JP2522146B2 - 電源保護回路 - Google Patents
電源保護回路Info
- Publication number
- JP2522146B2 JP2522146B2 JP5077234A JP7723493A JP2522146B2 JP 2522146 B2 JP2522146 B2 JP 2522146B2 JP 5077234 A JP5077234 A JP 5077234A JP 7723493 A JP7723493 A JP 7723493A JP 2522146 B2 JP2522146 B2 JP 2522146B2
- Authority
- JP
- Japan
- Prior art keywords
- protection circuit
- output
- current
- load
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電源保護回路に関し、特
に負荷に流れる電流が異常に大となったとき、負荷に流
れる電流を制限して直流電源の破壊を防止する電源保護
回路に関する。
に負荷に流れる電流が異常に大となったとき、負荷に流
れる電流を制限して直流電源の破壊を防止する電源保護
回路に関する。
【０００２】
【従来の技術】直流電源と負荷の間に介在させ、負荷に
異常に大きな電流が流れようとするときその電流を制限
し直流電源を保護するためのフの字型の保護回路として
は、たとえば、特開平１−１４４３２０号公報に記載さ
れているものがある。
異常に大きな電流が流れようとするときその電流を制限
し直流電源を保護するためのフの字型の保護回路として
は、たとえば、特開平１−１４４３２０号公報に記載さ
れているものがある。
【０００３】図４は、上述の特許公報記載の電源保護回
路の回路図である。また、図５は、図４に示す電源保護
回路の動作を示す出力電圧−電流特性である。
路の回路図である。また、図５は、図４に示す電源保護
回路の動作を示す出力電圧−電流特性である。
【０００４】負荷６が単なる抵抗負荷であり、またこの
とき、抵抗急変素子１２がないとすると、外部直流電源
１１から、図４に示すフの字型保護回路１８を介して、
負荷６に電力が供給されると、図５中に示す曲線（図で
は直線で近似）イを通り点ａより電流が小なる直線ロ上
に達する。ここで、負荷６が、短絡状態またはそれに近
い状態となり、出力電流が点ａよりも増加しようとする
と、フの字型保護回路１８が動作して、曲線イにそって
出力電圧が低下し、ついには、出力電流をゼロとするよ
うに動作し、電源回路１１を保護することになる。
とき、抵抗急変素子１２がないとすると、外部直流電源
１１から、図４に示すフの字型保護回路１８を介して、
負荷６に電力が供給されると、図５中に示す曲線（図で
は直線で近似）イを通り点ａより電流が小なる直線ロ上
に達する。ここで、負荷６が、短絡状態またはそれに近
い状態となり、出力電流が点ａよりも増加しようとする
と、フの字型保護回路１８が動作して、曲線イにそって
出力電圧が低下し、ついには、出力電流をゼロとするよ
うに動作し、電源回路１１を保護することになる。
【０００５】しかしながら、負荷６が、定電流回路であ
り、しかも、その電流値が図５中の直線ハのような特性
を持っている場合に、このような定電流特性を持つ負荷
６に対して電力の供給を開始すると、図５の曲線イに沿
って、点ａ方向に電流が増加して行くが、曲線イとの交
点Ｃ以上には、電圧が上昇しなくなり、ａ点と同じ所望
の電圧を得ることができなくなる。
り、しかも、その電流値が図５中の直線ハのような特性
を持っている場合に、このような定電流特性を持つ負荷
６に対して電力の供給を開始すると、図５の曲線イに沿
って、点ａ方向に電流が増加して行くが、曲線イとの交
点Ｃ以上には、電圧が上昇しなくなり、ａ点と同じ所望
の電圧を得ることができなくなる。
【０００６】そこで、上述の、特開平１−１４４３２０
号公報の構成の電源保護回路では、通常の電圧では、抵
抗値が小で、電流が通常より大となると、抵抗値が大と
なる抵抗急変素子１２を、図４に示すようにフの字型保
護回路１８に接続し、電力の供給の開始時には、図５に
示した負荷曲線ホとし曲線ニに沿って負荷６に流れる電
流を増加させ、点ａに達すると、抵抗急変素子１２の抵
抗値を小とし、たとえ、負荷６が異常となり電流が急減
に増加しようとしても、曲線イに沿って出力電圧と電流
を減少させている。
号公報の構成の電源保護回路では、通常の電圧では、抵
抗値が小で、電流が通常より大となると、抵抗値が大と
なる抵抗急変素子１２を、図４に示すようにフの字型保
護回路１８に接続し、電力の供給の開始時には、図５に
示した負荷曲線ホとし曲線ニに沿って負荷６に流れる電
流を増加させ、点ａに達すると、抵抗急変素子１２の抵
抗値を小とし、たとえ、負荷６が異常となり電流が急減
に増加しようとしても、曲線イに沿って出力電圧と電流
を減少させている。
【０００７】
【発明が解決しようとする課題】上述した従来の電源保
護回路は、負荷６が上述のような定電流負荷であって
も、抵抗急変素子１２を使用することにより、電力供給
開始時に規定の出力電圧が負荷に供給されるようにして
いる。
護回路は、負荷６が上述のような定電流負荷であって
も、抵抗急変素子１２を使用することにより、電力供給
開始時に規定の出力電圧が負荷に供給されるようにして
いる。
【０００８】しかしながら、上述のように電流値により
抵抗値が所望の値どうり変化する抵抗急変素子１２を入
手することは極めて困難であるという欠点を有してい
る。
抵抗値が所望の値どうり変化する抵抗急変素子１２を入
手することは極めて困難であるという欠点を有してい
る。
【０００９】本発明の目的は、容易に入手可能な構成要
素を組み合わせて、前記のように、定電流特性を持つ負
荷に対しても、所望の電圧を供給することができ、しか
も、負荷に異常に大きな電流が流れたときにも、その電
流を制限し、電源回路の破壊を防止することができる電
源保護回路を提供することにある。
素を組み合わせて、前記のように、定電流特性を持つ負
荷に対しても、所望の電圧を供給することができ、しか
も、負荷に異常に大きな電流が流れたときにも、その電
流を制限し、電源回路の破壊を防止することができる電
源保護回路を提供することにある。
【００１０】
【課題を解決するための手段】本発明の電源保護回路
は、フの字型保護回路を有し負荷に流れる電流が異常に
大となったときその電流を制限する電源保護回路におい
て、前記フの字型保護回路の入力側の電圧レベルを予め
定められた電圧レベルに分割する分圧抵抗回路と、前記
フの字型保護回路の出力の高電位側を第１の入力とし前
記分圧抵抗回路の出力を第２の入力とし前記第２の入力
の電圧レベルが第１の入力の電圧レベルより大なるとき
高レベルを出力するコンパレータと、前記コンパレータ
の出力にゲート端子が接続されソースとドレイン端子が
前記フの字型保護回路の出力側に並列に接続され前記コ
ンパレータの出力が高レベルのとき通電状態となるＦＥ
Ｔとを備えて構成されている。
は、フの字型保護回路を有し負荷に流れる電流が異常に
大となったときその電流を制限する電源保護回路におい
て、前記フの字型保護回路の入力側の電圧レベルを予め
定められた電圧レベルに分割する分圧抵抗回路と、前記
フの字型保護回路の出力の高電位側を第１の入力とし前
記分圧抵抗回路の出力を第２の入力とし前記第２の入力
の電圧レベルが第１の入力の電圧レベルより大なるとき
高レベルを出力するコンパレータと、前記コンパレータ
の出力にゲート端子が接続されソースとドレイン端子が
前記フの字型保護回路の出力側に並列に接続され前記コ
ンパレータの出力が高レベルのとき通電状態となるＦＥ
Ｔとを備えて構成されている。
【００１１】また、第２の発明の電源保護回路は、上述
のＦＥＴの代りにコンパレータの出力が高レベルのとき
オンとなるスイッチ回路とこのスイッチ回路に直列に接
続される抵抗器を備えて構成されている。
のＦＥＴの代りにコンパレータの出力が高レベルのとき
オンとなるスイッチ回路とこのスイッチ回路に直列に接
続される抵抗器を備えて構成されている。
【００１２】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１３】図１は本発明の電源保護回路の一実施例を
示す回路図であり、図２は、図１の電源保護回路の出力
電圧−電流特性を示す説明図である。
示す回路図であり、図２は、図１の電源保護回路の出力
電圧−電流特性を示す説明図である。
【００１４】図１中で、外部直流電源１１の高電位側に
は抵抗器Ｒ１を介してツェナーダイオード２の負極側が
接続され、他端の正極側は、外部直流電源の低レベル側
に接続されている。
は抵抗器Ｒ１を介してツェナーダイオード２の負極側が
接続され、他端の正極側は、外部直流電源の低レベル側
に接続されている。
【００１５】フの字型保護回路１８の入力側は外部直流
電源１１に並列に接続されており、さらに可変抵抗器３
のそれぞれの端部が外部直流電源１１の両端にそれぞれ
並列に接続されている。
電源１１に並列に接続されており、さらに可変抵抗器３
のそれぞれの端部が外部直流電源１１の両端にそれぞれ
並列に接続されている。
【００１６】また、コンパレータ４の第１の入力側はフ
の字型保護回路１８の出力側の内の高電位側に接続さ
れ、このコンパレータ４の第２の入力側である非反転入
力端子には、前述した可変抵抗器３の摺動部が接続され
ている。
の字型保護回路１８の出力側の内の高電位側に接続さ
れ、このコンパレータ４の第２の入力側である非反転入
力端子には、前述した可変抵抗器３の摺動部が接続され
ている。
【００１７】コンパレータ４の出力はＦＥＴ（電界効果
型トランジスタ）５のゲートに接続されている。ＦＥＴ
５のソースおよびドレイン電極はそれぞれフの字型保護
回路１８の出力側に並列に接続されている。
型トランジスタ）５のゲートに接続されている。ＦＥＴ
５のソースおよびドレイン電極はそれぞれフの字型保護
回路１８の出力側に並列に接続されている。
【００１８】また、このような電源保護回路中のフの字
型保護回路１８の出力側には、並列に、負荷６が接続さ
れる。
型保護回路１８の出力側には、並列に、負荷６が接続さ
れる。
【００１９】コンパレータ４の第２の入力側に加える電
圧レベルを、可変抵抗器３の摺動端子を調節して、図２
に示されている出力電圧レベルａと等しく設定してお
く。このコンパレータ４は、第１の入力側に加わる電圧
レベルが第２の入力側に加わる電圧レベルより、小なる
ときは、高レベルを出力し、それ以外のときには、低レ
ベルを出力するように設定する。
圧レベルを、可変抵抗器３の摺動端子を調節して、図２
に示されている出力電圧レベルａと等しく設定してお
く。このコンパレータ４は、第１の入力側に加わる電圧
レベルが第２の入力側に加わる電圧レベルより、小なる
ときは、高レベルを出力し、それ以外のときには、低レ
ベルを出力するように設定する。
【００２０】ここで、外部直流電源１１から電力の供給
が開始される時点では、フの字型保護回路１８の出力電
圧はまだ低いため、フの字型保護回路１８の出力側から
コンパレ−タ４の第１の入力側に加えられる電圧は第２
の入力側に加えられる図２に示されている出力電圧レベ
ルａより小であるから、コンパレ−タ４の出力は高レベ
ルとなるので、ＦＥＴ５をオン状態とする。その結果、
ＦＥＴ５のソ−スとドレイン電極間に電流が流れ、ＦＥ
Ｔ５は定電流負荷６とともにフの字型保護回路１８の負
荷となる。なお、コンパレ−タ４も厳密には負荷の１つ
であるが、入力端子のインピ−ダンスが非常に高く、電
流がほとんど流れないので無視できる。従って、図２の
フの字型保護回路１８の出力電流と出力電圧の特性にお
ける負荷は、定電流負荷６およびＦＥＴ５の両方を合わ
せたものを示している。その後、図２において、曲線イ
に沿って、フの字型保護回路１８の出力電圧と電流が増
加し、Ｃ点を通過してから、図２に示されているａ点に
達すると、コンパレ−タ４の第１と第２の入力の電圧レ
ベルは等しくなるので、コンパレ−タ４の出力が低レベ
ルとなる。従って、ＦＥＴ５はオフとなり、ソ−スとド
レイン電極間に電流が流れなくなる。つまり、フの字型
保護回路１８の出力電圧が図２のａ点に達すると、フの
字型保護回路１８の負荷は定電流負荷６のみとなる。な
お、図２の曲線イはフの字型保護回路１８の過電流保護
時の特性であり、フの字型保護回路１８が動作する原因
となった負荷ＦＥＴ５による過電流が取り除かれること
により、フの字型保護回路１８の出力電圧と電流は、定
電流負荷６のみの正常な動作状態となる。この時、定電
流負荷６の電流特性は図２の点線ハの通りであるので、
フの字型保護回路１８の出力電圧と電流は、ａ点から点
線ハ上に移行することになるが、定電流負荷６に流れる
電流のみではフの字型保護回路１８は動作しないため、
電圧は一定となり、その結果、フの字型保護回路１８の
出力電圧と電流は、点線ハと直線ロの交点であるｄ点に
移行し、正常な動作状態となる。このような動作状態に
あるとき、負荷６に異常に大なる電流が流れ、フの字型
保護回路１８より供給される出力電流が図２の点ａより
右方に増加しようとすると、フの字型保護回路１８によ
り、出力電流と電圧とは、図２の曲線イに沿って変化
し、外部直流電源１１および負荷６に異常な大電流が流
れることを防止する。
が開始される時点では、フの字型保護回路１８の出力電
圧はまだ低いため、フの字型保護回路１８の出力側から
コンパレ−タ４の第１の入力側に加えられる電圧は第２
の入力側に加えられる図２に示されている出力電圧レベ
ルａより小であるから、コンパレ−タ４の出力は高レベ
ルとなるので、ＦＥＴ５をオン状態とする。その結果、
ＦＥＴ５のソ−スとドレイン電極間に電流が流れ、ＦＥ
Ｔ５は定電流負荷６とともにフの字型保護回路１８の負
荷となる。なお、コンパレ−タ４も厳密には負荷の１つ
であるが、入力端子のインピ−ダンスが非常に高く、電
流がほとんど流れないので無視できる。従って、図２の
フの字型保護回路１８の出力電流と出力電圧の特性にお
ける負荷は、定電流負荷６およびＦＥＴ５の両方を合わ
せたものを示している。その後、図２において、曲線イ
に沿って、フの字型保護回路１８の出力電圧と電流が増
加し、Ｃ点を通過してから、図２に示されているａ点に
達すると、コンパレ−タ４の第１と第２の入力の電圧レ
ベルは等しくなるので、コンパレ−タ４の出力が低レベ
ルとなる。従って、ＦＥＴ５はオフとなり、ソ−スとド
レイン電極間に電流が流れなくなる。つまり、フの字型
保護回路１８の出力電圧が図２のａ点に達すると、フの
字型保護回路１８の負荷は定電流負荷６のみとなる。な
お、図２の曲線イはフの字型保護回路１８の過電流保護
時の特性であり、フの字型保護回路１８が動作する原因
となった負荷ＦＥＴ５による過電流が取り除かれること
により、フの字型保護回路１８の出力電圧と電流は、定
電流負荷６のみの正常な動作状態となる。この時、定電
流負荷６の電流特性は図２の点線ハの通りであるので、
フの字型保護回路１８の出力電圧と電流は、ａ点から点
線ハ上に移行することになるが、定電流負荷６に流れる
電流のみではフの字型保護回路１８は動作しないため、
電圧は一定となり、その結果、フの字型保護回路１８の
出力電圧と電流は、点線ハと直線ロの交点であるｄ点に
移行し、正常な動作状態となる。このような動作状態に
あるとき、負荷６に異常に大なる電流が流れ、フの字型
保護回路１８より供給される出力電流が図２の点ａより
右方に増加しようとすると、フの字型保護回路１８によ
り、出力電流と電圧とは、図２の曲線イに沿って変化
し、外部直流電源１１および負荷６に異常な大電流が流
れることを防止する。
【００２１】図３は、本発明の電源保護回路の別の実施
例を示す回路図である。図３においては、図１に示され
ているＦＥＴ５の代りに、スイッチ回路７と抵抗器Ｒ２
とを使用している以外は、図１に示した電源保護回路と
同じ構成である。
例を示す回路図である。図３においては、図１に示され
ているＦＥＴ５の代りに、スイッチ回路７と抵抗器Ｒ２
とを使用している以外は、図１に示した電源保護回路と
同じ構成である。
【００２２】すなわち、図３において、スイッチ回路７
は、コンパレータ４の出力により制御され、コンパレー
タ４の出力が高レベルであるとき、オンとなり、コンパ
レータ４の出力が低レベルのときには、オフとなる。
は、コンパレータ４の出力により制御され、コンパレー
タ４の出力が高レベルであるとき、オンとなり、コンパ
レータ４の出力が低レベルのときには、オフとなる。
【００２３】従って、フの字型保護回路１８により負荷
６に電力の供給を開始した時点では、スイッチ回路７が
オン状態となり、抵抗器Ｒ２にも電流が流れるので、先
述したＦＥＴ５と同様に動作することになる。
６に電力の供給を開始した時点では、スイッチ回路７が
オン状態となり、抵抗器Ｒ２にも電流が流れるので、先
述したＦＥＴ５と同様に動作することになる。
【００２４】なお、負荷として定電流特性を持つものを
接続した場合について、これまで、説明したが、負荷と
してはそれ以外の任意の特性を持つ負荷を使用すること
もできることは明らかである。
接続した場合について、これまで、説明したが、負荷と
してはそれ以外の任意の特性を持つ負荷を使用すること
もできることは明らかである。
【００２５】なお、図１と３において、外部直流電源１
１の電圧にほとんど変動がなければ、ツェナーダイオー
ド２と抵抗器Ｒ１とを省略することができる。
１の電圧にほとんど変動がなければ、ツェナーダイオー
ド２と抵抗器Ｒ１とを省略することができる。
【００２６】
【発明の効果】以上説明したように、本発明の電源保護
回路は、負荷に電力を供給開始する時点では、コンパレ
ータにより負荷と並列にＦＥＴをオン状態として、この
ＦＥＴにも電流を流すので、たとえ、負荷が定電流型で
あっても、所望の電圧と電流とを供給することができる
という効果を有している。
回路は、負荷に電力を供給開始する時点では、コンパレ
ータにより負荷と並列にＦＥＴをオン状態として、この
ＦＥＴにも電流を流すので、たとえ、負荷が定電流型で
あっても、所望の電圧と電流とを供給することができる
という効果を有している。
【００２７】また、上述のコンパレータとＦＥＴとは何
れも容易に入手することができるので、上述の電源保護
回路は容易に実現が可能であるという効果を有してい
る。
れも容易に入手することができるので、上述の電源保護
回路は容易に実現が可能であるという効果を有してい
る。
【図１】本発明の電源保護回路の一実施例を示す回路図
である。
である。
【図２】図１に示した電源保護回路の出力電流と電圧の
関係を示す説明図である。
関係を示す説明図である。
【図３】図１とは別の本発明の実施例を示す回路図であ
る。
る。
【図４】従来のこの種の電源保護回路の一例を示す回路
図である。
図である。
【図５】図４の電源保護回路の動作を示す説明図であ
る。
る。
２ ツェナーダイオード ３ 可変抵抗器 ４ コンパレータ ５ ＦＥＴ ６ 定電流負荷 ７ スイッチ回路 １８ フの字型保護回路 Ｒ２ 抵抗器
Claims (2)
- 【請求項１】 フの字型保護回路を有し負荷に流れる電
流が異常に大となったときその電流を制限する電源保護
回路において、前記フの字型保護回路の入力側の電圧レ
ベルを予め定められた電圧レベルに分割する分圧抵抗回
路と、前記フの字型保護回路の出力の高電位側を第１の
入力とし前記分圧抵抗回路の出力を第２の入力とし前記
第２の入力の電圧レベルが第１の入力の電圧レベルより
大なるとき高レベルを出力するコンパレータと、前記コ
ンパレータの出力にゲート端子が接続されソースとドレ
イン端子が前記フの字型保護回路の出力側に並列に接続
され前記コンパレータの出力が高レベルのとき通電状態
となるＦＥＴとを備えることを特徴とする電源保護回
路。 - 【請求項２】 フの字型保護回路を有し負荷に流れる電
流が異常に大となったときその電流を制限する電源保護
回路において、前記フの字型保護回路の入力側の電圧レ
ベルを予め定められた電圧レベルに分割する分圧抵抗回
路と、前記フの字型保護回路の出力側で高電位側を第１
の入力とし前記分圧抵抗回路の出力を第２の入力とし前
記第２の入力側の電圧レベルが第１の入力側の電圧レベ
ルより大なるとき高レベルを出力するコンパレータと、
前記フの字型保護回路の内の高電位側に一端が接続され
前記コンパレータの出力により制御され前記コンパレー
タの出力が高レベルのときオンとなるスイッチ回路と、
一端が前記スイッチ回路の他端に接続され他端が前記フ
の字型保護回路の出力側の低電位側に接続される抵抗器
とを備えることを特徴とする電源保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5077234A JP2522146B2 (ja) | 1993-04-02 | 1993-04-02 | 電源保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5077234A JP2522146B2 (ja) | 1993-04-02 | 1993-04-02 | 電源保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06289945A JPH06289945A (ja) | 1994-10-18 |
| JP2522146B2 true JP2522146B2 (ja) | 1996-08-07 |
Family
ID=13628181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5077234A Expired - Lifetime JP2522146B2 (ja) | 1993-04-02 | 1993-04-02 | 電源保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522146B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5783535B2 (ja) * | 2012-03-22 | 2015-09-24 | Fdk株式会社 | 直流電源装置の動作方法 |
-
1993
- 1993-04-02 JP JP5077234A patent/JP2522146B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06289945A (ja) | 1994-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6166530A (en) | Current-Limited switch with fast transient response | |
| US6720754B2 (en) | Voltage regulator | |
| JP4966592B2 (ja) | 電源回路 | |
| US7576524B2 (en) | Constant voltage generating apparatus with simple overcurrent/short-circuit protection circuit | |
| JPH10150354A (ja) | 電力ｆｅｔ及び短絡認識部を有するスイツチ装置 | |
| US6066979A (en) | Solid-state high voltage linear regulator circuit | |
| US6465999B2 (en) | Current-limited switch with fast transient response | |
| US20170060152A1 (en) | Current limiting electronic fuse circuit | |
| US3992650A (en) | Apparatus to prevent overcurrent or overvoltage | |
| JP4005481B2 (ja) | ボルテージ・レギュレータ及び電子機器 | |
| KR0134651B1 (ko) | 안정화 전원 회로 및 에미터 폴로워 출력 전류 제한 회로 | |
| KR102390730B1 (ko) | 과전류 보호 회로 및 전압 레귤레이터 | |
| KR20050033867A (ko) | 전압 조정기 | |
| US4156837A (en) | DC static switch circuit with power saving feature | |
| JP3822781B2 (ja) | 安定化電源回路 | |
| KR100904111B1 (ko) | 전압 제어 회로 | |
| JP2522146B2 (ja) | 電源保護回路 | |
| US6034515A (en) | Current limiting circuit | |
| JP3772516B2 (ja) | 電流制限回路 | |
| US6337587B2 (en) | Circuit arrangement for driving a load by two transistors | |
| JPS6037018A (ja) | 電流リミッタ装置 | |
| JP2000092830A (ja) | 電源回路 | |
| EP1018064B1 (en) | Solid-state high voltage linear regulator circuit | |
| US4419632A (en) | Bias circuit for microwave FETs | |
| JPH06335158A (ja) | 集積回路用の過電圧保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960402 |