JP2517782B2 - インダクタンス負荷駆動回路 - Google Patents
インダクタンス負荷駆動回路Info
- Publication number
- JP2517782B2 JP2517782B2 JP2169276A JP16927690A JP2517782B2 JP 2517782 B2 JP2517782 B2 JP 2517782B2 JP 2169276 A JP2169276 A JP 2169276A JP 16927690 A JP16927690 A JP 16927690A JP 2517782 B2 JP2517782 B2 JP 2517782B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- load
- inductance load
- voltage
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Stepping Motors (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はソレノイドプランジャー等のインダクタンス
負荷に電流を供給するインダクタンス負荷駆動回路に係
り、特にコイル電流を減少する方向に制御する場合、コ
イルに蓄積された電気エネルギーを効率良く消費または
電源に回生するインダクタンス負荷駆動回路に関する。
負荷に電流を供給するインダクタンス負荷駆動回路に係
り、特にコイル電流を減少する方向に制御する場合、コ
イルに蓄積された電気エネルギーを効率良く消費または
電源に回生するインダクタンス負荷駆動回路に関する。
（従来の技術） 従来、インダクタンスを含む負荷に流れる電流を希望
の値に制御する方式として電源から負荷両端に断続的に
電圧を印加し、これによる負荷の電流の増減を監視しつ
つ電圧の印加時間を制御する方式はPWM（pulsewidth mo
dulation）方式として良く知られている。この場合、電
源に接続された前記電圧印加用のスイッチの開路期間
中、インダクタンスに蓄積されたエネルギーによる回路
の破損を防止すると共に、目的の平均電流値近傍におけ
る電流の微小な増減（リップル）を低減するため、負荷
を含む電流の環流路を形成して前記電圧印加用スイッチ
が開路している時は該環流路に電流を環流させる方式が
採用される。
の値に制御する方式として電源から負荷両端に断続的に
電圧を印加し、これによる負荷の電流の増減を監視しつ
つ電圧の印加時間を制御する方式はPWM（pulsewidth mo
dulation）方式として良く知られている。この場合、電
源に接続された前記電圧印加用のスイッチの開路期間
中、インダクタンスに蓄積されたエネルギーによる回路
の破損を防止すると共に、目的の平均電流値近傍におけ
る電流の微小な増減（リップル）を低減するため、負荷
を含む電流の環流路を形成して前記電圧印加用スイッチ
が開路している時は該環流路に電流を環流させる方式が
採用される。
この時、当該回路への電流指令入力の値がそれまでの
値から減少すると回路は負荷に対する電圧の印加を停止
するが回路電流は前述のインダクタンスに蓄積されたエ
ネルギーのために環流を設け、前記環流路中の抵抗成分
（一般にはコイル巻線の直流抵抗）やその他の電圧降下
（環流用ダイオードの順方向電圧等）によって熱として
そのエネルギーが消費されながら減少する。
値から減少すると回路は負荷に対する電圧の印加を停止
するが回路電流は前述のインダクタンスに蓄積されたエ
ネルギーのために環流を設け、前記環流路中の抵抗成分
（一般にはコイル巻線の直流抵抗）やその他の電圧降下
（環流用ダイオードの順方向電圧等）によって熱として
そのエネルギーが消費されながら減少する。
従って、急峻な負荷電流の減少を必要とする用途では
前述したインダクタンスに蓄積されたエネルギーをより
速く吸収するために負荷電流の環流路に抵抗素子やツェ
ナー素子、またはZNRのような電圧クランプ素子を挿入
し、熱として消費を促す方法、あるいは環流している負
荷電流を電源に回生する方法がとられる。
前述したインダクタンスに蓄積されたエネルギーをより
速く吸収するために負荷電流の環流路に抵抗素子やツェ
ナー素子、またはZNRのような電圧クランプ素子を挿入
し、熱として消費を促す方法、あるいは環流している負
荷電流を電源に回生する方法がとられる。
しかしながら、従来の方式では、負荷に対する電圧の
印加が行われない時は、常に負荷のエネルギー吸収が行
われるため、負荷に対する電圧印加用スイッチの開閉頻
度を高くしないと該スイッチの開閉による負荷電流変化
が大きくなり、また、開閉頻度を高くすれば前記電圧印
加用スイッチのスイッチングロスの増大を招く。また熱
として蓄積エネルギーを消費する方法では更に回路の不
要な発熱を助長することになる。
印加が行われない時は、常に負荷のエネルギー吸収が行
われるため、負荷に対する電圧印加用スイッチの開閉頻
度を高くしないと該スイッチの開閉による負荷電流変化
が大きくなり、また、開閉頻度を高くすれば前記電圧印
加用スイッチのスイッチングロスの増大を招く。また熱
として蓄積エネルギーを消費する方法では更に回路の不
要な発熱を助長することになる。
第４図に上述した従来のインダクタンス負荷駆動回路
の一例を示す。
の一例を示す。
第４図において、インダクタンスＬおよび直流抵抗R1
からなる、例えばソレノイドプランジャーのごとき負荷
を想定し、該負荷に流れる電流を制御するため電源VBに
接続されたスイッチSW1と、該スイッチSW1が開路した
時、負荷電流の環流路を構成するダイオードFDより構成
されている。スイッチSW1は開閉信号PWMにより開閉され
SW1の閉路時は負荷電流ILは［dIL＝（VB−IL・R1）/L］
の式に示す上昇率に従い増加し、スイッチSW1の開路時
には［dIL＝−（VfFD＋IL・R1）/L］（ここでVfFDはダ
イオードFDの順方向電圧降下分を示す）の式に従い減少
する。
からなる、例えばソレノイドプランジャーのごとき負荷
を想定し、該負荷に流れる電流を制御するため電源VBに
接続されたスイッチSW1と、該スイッチSW1が開路した
時、負荷電流の環流路を構成するダイオードFDより構成
されている。スイッチSW1は開閉信号PWMにより開閉され
SW1の閉路時は負荷電流ILは［dIL＝（VB−IL・R1）/L］
の式に示す上昇率に従い増加し、スイッチSW1の開路時
には［dIL＝−（VfFD＋IL・R1）/L］（ここでVfFDはダ
イオードFDの順方向電圧降下分を示す）の式に従い減少
する。
今、減少方向のILの変化率を上式より大きく制御した
い時、この第４図の回路構成では原理的に不可能とな
る。
い時、この第４図の回路構成では原理的に不可能とな
る。
（発明が解決しようとする課題） そこで、本発明は上述の問題点に鑑みてなされたもの
で、負荷電流制御の際における指令値の変化に対する負
荷電流の変化を監視し、電流の減少方向変化時、負荷回
路での電流減少率が指令値の低下に見合う場合は負荷電
流を自然環流させ、また負荷電流の自然環流による電流
減少率が指令値の低下に追いつかない場合は前述のエネ
ルギー吸収用素子または回路を負荷電流の環流路に挿入
して負荷電流の減少率を改善するインダクタンス負荷駆
動回路を提供することを目的とする。
で、負荷電流制御の際における指令値の変化に対する負
荷電流の変化を監視し、電流の減少方向変化時、負荷回
路での電流減少率が指令値の低下に見合う場合は負荷電
流を自然環流させ、また負荷電流の自然環流による電流
減少率が指令値の低下に追いつかない場合は前述のエネ
ルギー吸収用素子または回路を負荷電流の環流路に挿入
して負荷電流の減少率を改善するインダクタンス負荷駆
動回路を提供することを目的とする。
［発明の構成］ （課題を解決するための手段） 第１のスイッチの開閉によってインダクタンス負荷に
対して印加する電圧の印加時間を断続させ、この断続に
より生じる平均電圧により前記インダクタンス負荷に供
給する電流を制御するとともに、前記第１の開閉スイッ
チの開路時に前記インダクタンス負荷を含む電流の還流
路を形成し該還流路に前記インダクタンス負荷に蓄積さ
れたエネルギーを電流として還流させるインダクタンス
負荷駆動装置において、前記インダクタンス負荷に流れ
る電流を検出する電流検出手段と、前記電流検出手段が
検出した前記インダクタンス負荷に流れる電流の検出値
と前記インダクタンス負荷に供給する電流指令信号との
差を積分する積分器と、前記積分器の出力電圧に基づき
前記第１のスイッチの開閉を制御するパルス幅変調器
と、前記積分器の出力電圧と予め設定される基準電圧を
比較し、該基準電圧よりも高いか低いかに応じた信号を
出力する比較器と、前記インダクタンス負荷を含む電流
の還流路に直列に挿入され前記比較器の出力信号が前記
積分器の出力電圧が前記基準電圧よりも低いことを示す
信号を出力している場合に閉路し、前記比較器の出力信
号が前記積分器の出力電圧が前記基準電圧よりも高いこ
とを示す信号を出力している場合に開路する第２のスイ
ッチと、前記第２のスイッチが開路した時、前記負荷を
含む電流の還流路に直列に挿入され、前記インダクタン
ス負荷に蓄積されたエネルギーを消費する回路素子とを
具備したことを特徴とする。
対して印加する電圧の印加時間を断続させ、この断続に
より生じる平均電圧により前記インダクタンス負荷に供
給する電流を制御するとともに、前記第１の開閉スイッ
チの開路時に前記インダクタンス負荷を含む電流の還流
路を形成し該還流路に前記インダクタンス負荷に蓄積さ
れたエネルギーを電流として還流させるインダクタンス
負荷駆動装置において、前記インダクタンス負荷に流れ
る電流を検出する電流検出手段と、前記電流検出手段が
検出した前記インダクタンス負荷に流れる電流の検出値
と前記インダクタンス負荷に供給する電流指令信号との
差を積分する積分器と、前記積分器の出力電圧に基づき
前記第１のスイッチの開閉を制御するパルス幅変調器
と、前記積分器の出力電圧と予め設定される基準電圧を
比較し、該基準電圧よりも高いか低いかに応じた信号を
出力する比較器と、前記インダクタンス負荷を含む電流
の還流路に直列に挿入され前記比較器の出力信号が前記
積分器の出力電圧が前記基準電圧よりも低いことを示す
信号を出力している場合に閉路し、前記比較器の出力信
号が前記積分器の出力電圧が前記基準電圧よりも高いこ
とを示す信号を出力している場合に開路する第２のスイ
ッチと、前記第２のスイッチが開路した時、前記負荷を
含む電流の還流路に直列に挿入され、前記インダクタン
ス負荷に蓄積されたエネルギーを消費する回路素子とを
具備したことを特徴とする。
（作用） 本発明のインダクタンス負荷駆動回路では、前記イン
ダクタンス負荷に流れる電流を検出する電流検出手段
と、該電流検出手段の出力と前記インダクタンス負荷に
供給する電流値指令信号との差を積分し、前記パルス幅
変調器の開閉期間の比率を制御する制御信号を出力する
積分器と、前記積分器の出力と予め設定される基準電圧
とを比較し、該基準電圧より高いか低いかに応じた信号
を出力する比較器と、前記インダクタンス負荷を含む電
流の環流路に直列に挿入され前記比較器の出力信号によ
って開閉される第２のスイッチと、前記第２のスイッチ
が開路した時、前記負荷を含む電流の環流路に直列に挿
入され、前記インダクタンス負荷に蓄積されたエネルギ
ーを消費する抵抗とを具備している。このため、前記電
流値指令信号が電流の減少方向に変化した時、前記イン
ダクタンス負荷に流れる環流電流と前記電流値指令信号
との差が拡大したことを前記積分器の出力によって検出
し、前記積分器における所定の偏差の累積により前記比
較器の出力が切り替わり前記第２のスイッチを開路して
前記抵抗を負荷開路に直列に挿入する。これにより、イ
ンダクタンス負荷に蓄積されたエネルギーの消費を促進
して当該インダクタンス負荷駆動回路における環流電流
を速やかに減少させることができる。
ダクタンス負荷に流れる電流を検出する電流検出手段
と、該電流検出手段の出力と前記インダクタンス負荷に
供給する電流値指令信号との差を積分し、前記パルス幅
変調器の開閉期間の比率を制御する制御信号を出力する
積分器と、前記積分器の出力と予め設定される基準電圧
とを比較し、該基準電圧より高いか低いかに応じた信号
を出力する比較器と、前記インダクタンス負荷を含む電
流の環流路に直列に挿入され前記比較器の出力信号によ
って開閉される第２のスイッチと、前記第２のスイッチ
が開路した時、前記負荷を含む電流の環流路に直列に挿
入され、前記インダクタンス負荷に蓄積されたエネルギ
ーを消費する抵抗とを具備している。このため、前記電
流値指令信号が電流の減少方向に変化した時、前記イン
ダクタンス負荷に流れる環流電流と前記電流値指令信号
との差が拡大したことを前記積分器の出力によって検出
し、前記積分器における所定の偏差の累積により前記比
較器の出力が切り替わり前記第２のスイッチを開路して
前記抵抗を負荷開路に直列に挿入する。これにより、イ
ンダクタンス負荷に蓄積されたエネルギーの消費を促進
して当該インダクタンス負荷駆動回路における環流電流
を速やかに減少させることができる。
（実施例） 以下、添付図面を参照して本発明の実施例について詳
細に説明する。
細に説明する。
第１図に本発明のインダクタンス負荷駆動回路を適用
した回路の一実施例を示す。
した回路の一実施例を示す。
第１図の回路において、負荷としてインダクタンスＬ
および抵抗R1よりなるソレノイドプランジャーを想定す
る。
および抵抗R1よりなるソレノイドプランジャーを想定す
る。
この第１図に示す回路は、該負荷に電圧を供給するス
イッチSW1および負荷電流ILの環流路を構成するダイオ
ードFDのほか、負荷電流検出用シャント抵抗SH、該シャ
ント抵抗SHからのフィードバック電圧VFBと電流値指令
信号（入力信号）Vinの差を積分する積分器S1、積分器S
1の出力電圧Verを所定の基準電圧Ｅと比較する比較器CO
M、比較器COMの出力により駆動されるトランジスタTR
1、該TR1により駆動され負荷に直列に挿入されているト
ランジスタTR2（ここではスイッチSW2に相当する）、該
トランジスタTR2がオフ（開路）した時、負荷に直列に
挿入される抵抗R2を有している。
イッチSW1および負荷電流ILの環流路を構成するダイオ
ードFDのほか、負荷電流検出用シャント抵抗SH、該シャ
ント抵抗SHからのフィードバック電圧VFBと電流値指令
信号（入力信号）Vinの差を積分する積分器S1、積分器S
1の出力電圧Verを所定の基準電圧Ｅと比較する比較器CO
M、比較器COMの出力により駆動されるトランジスタTR
1、該TR1により駆動され負荷に直列に挿入されているト
ランジスタTR2（ここではスイッチSW2に相当する）、該
トランジスタTR2がオフ（開路）した時、負荷に直列に
挿入される抵抗R2を有している。
第１図において、フィードバック電圧VFBが電流値指
令信号Vinに相当する値に満たない時、積分器S1の出力
電圧Verは減少方向に推移する。PWM信号生成回路MODは
積分器S1の出力が減少するとSW1に対しその閉路時間を
回路時間に比して長くなるようなPWM信号を送出する。
これにより負荷電流ILは増加し、最終的に電流値指令信
号Vinに見合う平均値に安定する。この時、積分器S1の
出力電圧Verは所定の基準電圧Ｅを超えることはなく、
このため比較器COMの出力はGNDレベルにある。従って、
トランジスタTR1はR6に流れるベース電流によって駆動
され、これにより更にトランジスタTR2をオンさせる。
令信号Vinに相当する値に満たない時、積分器S1の出力
電圧Verは減少方向に推移する。PWM信号生成回路MODは
積分器S1の出力が減少するとSW1に対しその閉路時間を
回路時間に比して長くなるようなPWM信号を送出する。
これにより負荷電流ILは増加し、最終的に電流値指令信
号Vinに見合う平均値に安定する。この時、積分器S1の
出力電圧Verは所定の基準電圧Ｅを超えることはなく、
このため比較器COMの出力はGNDレベルにある。従って、
トランジスタTR1はR6に流れるベース電流によって駆動
され、これにより更にトランジスタTR2をオンさせる。
トランジスタTR2がオンしている間、スイッチSW1の開
路時間中の負荷電流はダイオードFD、トランジスタTR2
により構成される環流路を流れている。
路時間中の負荷電流はダイオードFD、トランジスタTR2
により構成される環流路を流れている。
電流値指令信号Vinが減少に転ずるとS1の出力Verは増
加し、このためMODによりスイッチSW1の開路時間は閉路
時間に比して次第に長くなり、負荷の電流値は減少す
る。
加し、このためMODによりスイッチSW1の開路時間は閉路
時間に比して次第に長くなり、負荷の電流値は減少す
る。
ここで電流値指令信号Vinの減少率が大きく負荷電流
の減少がこれに追従できないとき、S1の出力Verは増加
を続け、所定の基準電圧Ｅを超える。これにより比較器
COMの出力は電源レベル側に切り替わり、トランジスタT
R1の駆動を停止する。これに伴い、トランジスタTR2も
オフして負荷電流ILの環流路に抵抗R2が挿入される。従
って、負荷のインダクタンスＬに蓄積されているエネル
ギーは負荷電流ILの環流に伴う抵抗R2の発熱によってそ
の消費を促され負荷電流ILの降下率は改善される。
の減少がこれに追従できないとき、S1の出力Verは増加
を続け、所定の基準電圧Ｅを超える。これにより比較器
COMの出力は電源レベル側に切り替わり、トランジスタT
R1の駆動を停止する。これに伴い、トランジスタTR2も
オフして負荷電流ILの環流路に抵抗R2が挿入される。従
って、負荷のインダクタンスＬに蓄積されているエネル
ギーは負荷電流ILの環流に伴う抵抗R2の発熱によってそ
の消費を促され負荷電流ILの降下率は改善される。
このように負荷電流ILが効果的に減少し、積分器S1の
出力Verが再び所定の基準電圧Ｅを下回ると比較器COMの
出力はGNDレベルとなり、トランジスタTR2がオンするこ
とで抵抗R2でのエネルギー消費は中止され、インダクタ
ンス負荷駆動回路の発熱は減少する。
出力Verが再び所定の基準電圧Ｅを下回ると比較器COMの
出力はGNDレベルとなり、トランジスタTR2がオンするこ
とで抵抗R2でのエネルギー消費は中止され、インダクタ
ンス負荷駆動回路の発熱は減少する。
上述のように、必要な時だけ、R2を負荷に挿入するこ
とで回路の不必要な発熱を抑制しつつ、所望の負荷電流
制御特性を得られる。
とで回路の不必要な発熱を抑制しつつ、所望の負荷電流
制御特性を得られる。
また第１図において、比較器COMにヒステリシス特性
を与えトランジスタTR2のスイッチング頻度を制限する
ようにすれば、回路の消費電力を更に低減できる。
を与えトランジスタTR2のスイッチング頻度を制限する
ようにすれば、回路の消費電力を更に低減できる。
また、他の実施例として、前記第１図に示すインダク
タンス負荷駆動回路において、前記第２のスイッチ（ト
ランジスタTR2）が開路した時、負荷を含む電流の環流
路に直列に挿入される抵抗R2を、ツェナー素子、または
弁抵抗素子の如き電圧制限素子（例えばZNRのようなも
の）に代えた構成のものも上げられる。
タンス負荷駆動回路において、前記第２のスイッチ（ト
ランジスタTR2）が開路した時、負荷を含む電流の環流
路に直列に挿入される抵抗R2を、ツェナー素子、または
弁抵抗素子の如き電圧制限素子（例えばZNRのようなも
の）に代えた構成のものも上げられる。
また、他の実施例として、第２図に示す構成のものが
上げられる。
上げられる。
第２図に他の実施例を示す。
この実施例では、負荷に抵抗を挿入するためのトラン
ジスタTR3（ここでは第１図におけるスイッチSW2に相当
する）の接続が前記第１図の回路と異なる。
ジスタTR3（ここでは第１図におけるスイッチSW2に相当
する）の接続が前記第１図の回路と異なる。
第２図における電圧印加用のスイッチSW1の開路時の
回路動作は前記第１図におけるスイッチSW1の開路時の
回路動作と同様である。
回路動作は前記第１図におけるスイッチSW1の開路時の
回路動作と同様である。
第２図において、比較器COMの出力によりトランジス
タTR3がオフされるべき積分器S1の出力時においてもス
イッチSW1の閉路時にはトランジスタTR3をオンし抵抗R2
による発熱を制限する必要がある。
タTR3がオフされるべき積分器S1の出力時においてもス
イッチSW1の閉路時にはトランジスタTR3をオンし抵抗R2
による発熱を制限する必要がある。
この場合、スイッチSW1が閉路したことを検出しトラ
ンジスタTR3をオン（閉路）する手段として、トランジ
スタTR3にPNP型を用い、スイッチSW1の閉路時、トラン
ジスタTR3のエミッタから抵抗R3を介してGNDに至るベー
ス駆動回路を成立させるようにして、これを行ってい
る。
ンジスタTR3をオン（閉路）する手段として、トランジ
スタTR3にPNP型を用い、スイッチSW1の閉路時、トラン
ジスタTR3のエミッタから抵抗R3を介してGNDに至るベー
ス駆動回路を成立させるようにして、これを行ってい
る。
第３図に更に他の実施例を説明する。
第３図のインダクタンス負荷駆動開路では前述した負
荷のインダクタンスＬに蓄積されたエネルギーを消費す
るための抵抗に代わり、該エネルギーを電源に回生する
ための電子回路を採用し、比較器COMの出力が切り替わ
った時、前記電子回路が負荷電流環流路に挿入されるよ
うになっている。
荷のインダクタンスＬに蓄積されたエネルギーを消費す
るための抵抗に代わり、該エネルギーを電源に回生する
ための電子回路を採用し、比較器COMの出力が切り替わ
った時、前記電子回路が負荷電流環流路に挿入されるよ
うになっている。
ここに、負荷電流が所定の一定値に安定している状態
から電流値指令信号Vinが下降し、負荷電流ILが減少に
転じた時点よりのインダクタンス負荷駆動回路の動作を
説明する。
から電流値指令信号Vinが下降し、負荷電流ILが減少に
転じた時点よりのインダクタンス負荷駆動回路の動作を
説明する。
それまで、負荷に対する電圧印加用スイッチSW1は閉
路しており、負荷に電源電圧VBが印加されていたとす
る。負荷への印加電圧は電圧検出手段TH2により検出さ
れ、TH2の出力は論理和手段D3を介してSW2を閉路させて
いる。従って、負荷電流ILは電源VBよりSW1、SW2、R1、
Ｌ、SHを通過してGNDに至る経路を通り、その値は増加
方向にあったとする。
路しており、負荷に電源電圧VBが印加されていたとす
る。負荷への印加電圧は電圧検出手段TH2により検出さ
れ、TH2の出力は論理和手段D3を介してSW2を閉路させて
いる。従って、負荷電流ILは電源VBよりSW1、SW2、R1、
Ｌ、SHを通過してGNDに至る経路を通り、その値は増加
方向にあったとする。
電流値指令信号Vinが減少を始めると、電流値指令信
号Vinと増加しつつあるフィードバック電圧VFBとの差に
より積分器S1の出力は増加する。前記第１図で述べたよ
うに積分器S1の出力の増加によりPWM信号生成回路MODは
SW1の開路時間を閉路時間に比して長くなるようなPWM信
号をSW1に対し出力する。
号Vinと増加しつつあるフィードバック電圧VFBとの差に
より積分器S1の出力は増加する。前記第１図で述べたよ
うに積分器S1の出力の増加によりPWM信号生成回路MODは
SW1の開路時間を閉路時間に比して長くなるようなPWM信
号をSW1に対し出力する。
この時、積分器S1の出力Verはまだ所定の基準電圧Ｅ
を超えていない。従って、比較器COMはSW2を閉路させる
信号を出力し続け、該信号は論理和手段D5を介してSW2
を閉路させている。
を超えていない。従って、比較器COMはSW2を閉路させる
信号を出力し続け、該信号は論理和手段D5を介してSW2
を閉路させている。
前記PWM信号によりSW1が開路すると負荷電流ILはＬ、
SH、FD、SW2、R1を経路として環流を開始する。
SH、FD、SW2、R1を経路として環流を開始する。
もし、電流値指令信号Vinを急峻に減少し、前記環流
している負荷電流ILが電流値指令信号Vinに見合って減
少出来なかった場合、前記積分器S1の出力Verは増加を
続け、やがて所定の基準電圧Ｅを超える。これにより比
較器COMの出力は停止する。
している負荷電流ILが電流値指令信号Vinに見合って減
少出来なかった場合、前記積分器S1の出力Verは増加を
続け、やがて所定の基準電圧Ｅを超える。これにより比
較器COMの出力は停止する。
すでにSW1は開路しており、負荷には電圧は印加され
ていないため前記電圧検出手段TH2も出力を停止してい
る。またTH1はまだ出力していないので論理和手段D5を
介して供給されるCOMからの信号の停止によりSW2は速や
かに開路する。
ていないため前記電圧検出手段TH2も出力を停止してい
る。またTH1はまだ出力していないので論理和手段D5を
介して供給されるCOMからの信号の停止によりSW2は速や
かに開路する。
SW2が開路したことで、負荷電流ILの環流経路はＬ、S
H、FD、D1、C1、R1となり、負荷のインダクタンスＬに
蓄積されたエネルギーは環流電流としてC1を充電する。
この充電によりC1の両端電圧が上昇し電源電圧VBを超え
て設定されている所定の限界電圧EMに達すると、電圧検
出手段TH1はこれを検出してC1に蓄えられたエネルギー
を電源に回生するために論理和手段D4を介してSW2を再
投入する。これにより負荷電流の環流路は再びSW2を介
すると共に電源電圧VBを超えたことによりC1に蓄積され
た電荷はD2、C2、FD、SW2の経路で一時蓄積用のコンデ
ンサC2を充電する。
H、FD、D1、C1、R1となり、負荷のインダクタンスＬに
蓄積されたエネルギーは環流電流としてC1を充電する。
この充電によりC1の両端電圧が上昇し電源電圧VBを超え
て設定されている所定の限界電圧EMに達すると、電圧検
出手段TH1はこれを検出してC1に蓄えられたエネルギー
を電源に回生するために論理和手段D4を介してSW2を再
投入する。これにより負荷電流の環流路は再びSW2を介
すると共に電源電圧VBを超えたことによりC1に蓄積され
た電荷はD2、C2、FD、SW2の経路で一時蓄積用のコンデ
ンサC2を充電する。
電圧検出手段TH1はC1の両端電圧、およびC2の両端電
圧を監視しており、放電によりC1の両端電圧が前記所定
の限界電圧EMを下回ってもC1およびC2の両端電圧が等し
くなる（C1の放電電流がなくなる）まで前記論理和手段
D4を介してSW2を閉路させるための信号を出力し続け
る。
圧を監視しており、放電によりC1の両端電圧が前記所定
の限界電圧EMを下回ってもC1およびC2の両端電圧が等し
くなる（C1の放電電流がなくなる）まで前記論理和手段
D4を介してSW2を閉路させるための信号を出力し続け
る。
C1の放電電流がなくなった時、C1の両端電圧は十分に
低下しており、TH1はSW2への閉路信号を停止する。C2に
蓄積された電荷はC2の放電用の抵抗R20を介して徐々に
電源VBに回生される。この時の回路の状態は前記C1の充
電期間のそれと同一であり、回路はC1の充放電を繰り返
しながらインダクタンスＬに蓄積されたエネルギーをC2
を仲介として電源VBに回生する。この回生動作によりエ
ネルギーが吸収されて負荷の環流電流が減少してフィー
ドバック電圧VFBが電流値指令信号Vinを下回ると積分器
S1の出力電圧は再び下降を始めやがて基準電圧Ｅを下回
る。これにより比較器COMはSW2を閉路するための信号を
出力し、該信号は論理和手段D5を介してSW2を閉路させ
る。
低下しており、TH1はSW2への閉路信号を停止する。C2に
蓄積された電荷はC2の放電用の抵抗R20を介して徐々に
電源VBに回生される。この時の回路の状態は前記C1の充
電期間のそれと同一であり、回路はC1の充放電を繰り返
しながらインダクタンスＬに蓄積されたエネルギーをC2
を仲介として電源VBに回生する。この回生動作によりエ
ネルギーが吸収されて負荷の環流電流が減少してフィー
ドバック電圧VFBが電流値指令信号Vinを下回ると積分器
S1の出力電圧は再び下降を始めやがて基準電圧Ｅを下回
る。これにより比較器COMはSW2を閉路するための信号を
出力し、該信号は論理和手段D5を介してSW2を閉路させ
る。
以後、上記動作を繰り返すことで負荷電流値を効率よ
く所定の値に制御することができる。
く所定の値に制御することができる。
［発明の効果］ 上述のように、本発明のインダクタンス負荷駆動回路
によれば、負荷電流制御の際における電流値指令信号の
変化に対する負荷電流の変化を監視し、電流の減少方向
変化時、回路での電流減少率が指令値の低下に見合う場
合は負荷電流を自然環流させ、また負荷電流の自然環流
による電流減少率が電流値指令信号の低下に追いつかな
い場合は前述のエネルギー吸収用素子または回路を負荷
電流の環流路に挿入して負荷電流の減少率を改善するこ
とができる。
によれば、負荷電流制御の際における電流値指令信号の
変化に対する負荷電流の変化を監視し、電流の減少方向
変化時、回路での電流減少率が指令値の低下に見合う場
合は負荷電流を自然環流させ、また負荷電流の自然環流
による電流減少率が電流値指令信号の低下に追いつかな
い場合は前述のエネルギー吸収用素子または回路を負荷
電流の環流路に挿入して負荷電流の減少率を改善するこ
とができる。
第１図は本発明のインダクタンス負荷駆動回路の一実施
例、第２図、第３図は他の実施例、第４図は従来のイン
ダクタンス負荷駆動回路の例である。 MOD……PWM信号生成回路、Ｌ……インダクタンス負荷、
S1……積分器、COM……比較器、SW1……第１のスイッ
チ、SW2……第２のスイッチ、R2……抵抗、R20……抵
抗、C1、C2……コンデンサ、D1、D2……ダイオード、SH
……シャント抵抗、FD……フライホイールダイオード、
VB……電源電圧、Vin……電流値指令信号、Ver……積分
器の出力、Ｅ……基準電圧。
例、第２図、第３図は他の実施例、第４図は従来のイン
ダクタンス負荷駆動回路の例である。 MOD……PWM信号生成回路、Ｌ……インダクタンス負荷、
S1……積分器、COM……比較器、SW1……第１のスイッ
チ、SW2……第２のスイッチ、R2……抵抗、R20……抵
抗、C1、C2……コンデンサ、D1、D2……ダイオード、SH
……シャント抵抗、FD……フライホイールダイオード、
VB……電源電圧、Vin……電流値指令信号、Ver……積分
器の出力、Ｅ……基準電圧。
Claims (4)
- 【請求項１】第１のスイッチの開閉によってインダクタ
ンス負荷に対して印加する電圧の印加時間を断続させ、
この断続により生じる平均電圧により前記インダクタン
ス負荷に供給する電流を制御するとともに、前記第１の
開閉スイッチの開路時に前記インダクタンス負荷を含む
電流の還流路を形成し該還流路に前記インダクタンス負
荷に蓄積されたエネルギーを電流として還流させるイン
ダクタンス負荷駆動装置において、 前記インダクタンス負荷に流れる電流を検出する電流検
出手段と、 前記電流検出手段が検出した前記インダクタンス負荷に
流れる電流の検出値と前記インダクタンス負荷に供給す
る電流指令信号との差を積分する積分器と、 前記積分器の出力電圧に基づき前記第１のスイッチの開
閉を制御するパルス幅変調器と、 前記積分器の出力電圧と予め設定される基準電圧を比較
し、該基準電圧よりも高いか低いかに応じた信号を出力
する比較器と、 前記インダクタンス負荷を含む電流の還流路に直列に挿
入され前記比較器の出力信号が前記積分器の出力電圧が
前記基準電圧よりも低いことを示す信号を出力している
場合に閉路し、前記比較器の出力信号が前記積分器の出
力電圧が前記基準電圧よりも高いことを示す信号を出力
している場合に開路する第２のスイッチと、 前記第２のスイッチが開路した時、前記負荷を含む電流
の還流路に直列に挿入され、前記インダクタンス負荷に
蓄積されたエネルギーを消費する回路素子と を具備したことを特徴とするインダクタンス負荷駆動装
置。 - 【請求項２】前記回路素子は抵抗であることを特徴とす
る請求項（１）記載のインダクタンス負荷駆動装置。 - 【請求項３】前記回路素子はツェナー素子または、弁抵
抗素子のごとき電圧制限素子であることを特徴とする請
求項（１）記載のインダクタンス負荷駆動装置。 - 【請求項４】前記第２のスイッチが開路したとき、前記
インダクタンス負荷に蓄積されたエネルギーを電源に回
生する回生回路をさらに具備したことを特徴とする請求
項（１）記載のインダクタンス負荷駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2169276A JP2517782B2 (ja) | 1990-06-27 | 1990-06-27 | インダクタンス負荷駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2169276A JP2517782B2 (ja) | 1990-06-27 | 1990-06-27 | インダクタンス負荷駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0457303A JPH0457303A (ja) | 1992-02-25 |
| JP2517782B2 true JP2517782B2 (ja) | 1996-07-24 |
Family
ID=15883514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2169276A Expired - Fee Related JP2517782B2 (ja) | 1990-06-27 | 1990-06-27 | インダクタンス負荷駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2517782B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3799706B2 (ja) * | 1997-01-23 | 2006-07-19 | ヤマハ株式会社 | ソレノイド駆動回路 |
| WO2006035938A1 (ja) * | 2004-09-30 | 2006-04-06 | Fujirebio Inc. | 振動磁界発生装置及び電磁石駆動回路、並びにそれらを用いるパーツフィーダー |
| JP5373257B2 (ja) * | 2006-08-04 | 2013-12-18 | 日立オートモティブシステムズ株式会社 | エンジン用高圧ポンプ駆動回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57150585A (en) * | 1981-03-13 | 1982-09-17 | Fujitsu Ltd | Electromagnet drive circuit |
| JPS596805U (ja) * | 1982-07-07 | 1984-01-17 | 三明電機株式会社 | 比例ソレノイド駆動回路 |
-
1990
- 1990-06-27 JP JP2169276A patent/JP2517782B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0457303A (ja) | 1992-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5955872A (en) | Low drop-out switching regulators | |
| US5627460A (en) | DC/DC converter having a bootstrapped high side driver | |
| EP0927450B1 (en) | Sample-and-hold circuit for a switched-mode power supply | |
| US4959606A (en) | Current mode switching regulator with programmed offtime | |
| US7042178B2 (en) | Motor driving apparatus | |
| EP0617501B1 (en) | Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit | |
| US5808883A (en) | DC-to-DC converter having charge pump and associated methods | |
| US5912552A (en) | DC to DC converter with high efficiency for light loads | |
| US8248053B2 (en) | Off-line converter with digital control | |
| US7030596B1 (en) | Methods and circuits for programmable automatic burst mode control using average output current | |
| US7254000B1 (en) | Over voltage protection scheme for synchronous buck converter | |
| CN100588097C (zh) | 电源控制器方法和结构 | |
| US4933623A (en) | Generator voltage regulator power circuit | |
| JP6942549B2 (ja) | 電源装置及び画像形成装置 | |
| JP2010057361A (ja) | 電圧モードフィードバックバーストモード回路 | |
| EP0735657B1 (en) | Dc-dc converter circuit and inductive-load driving apparatus using the same | |
| US5821740A (en) | DC-to-DC converter having fast over-current detection and associated methods | |
| JP2517782B2 (ja) | インダクタンス負荷駆動回路 | |
| US5523632A (en) | Method and device to recover energy from driving inductive loads | |
| US6344983B1 (en) | Flyback transformer regulator | |
| US4352054A (en) | Method for actuating a switching transistor operating as a setting member in a DC/DC converter | |
| EP0067174B1 (en) | Flyback power supply booster circuit | |
| JPH0549255A (ja) | スイツチング電源における負荷調整装置および方法 | |
| JP2536949B2 (ja) | インダクタンス負荷駆動回路 | |
| JP3198215B2 (ja) | スイッチング電源装置およびその電力供給方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |