JP2506771Y2 - Ｆｓｋ信号処理装置 - Google Patents
Ｆｓｋ信号処理装置Info
- Publication number
- JP2506771Y2 JP2506771Y2 JP6149890U JP6149890U JP2506771Y2 JP 2506771 Y2 JP2506771 Y2 JP 2506771Y2 JP 6149890 U JP6149890 U JP 6149890U JP 6149890 U JP6149890 U JP 6149890U JP 2506771 Y2 JP2506771 Y2 JP 2506771Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- modulation signal
- signal
- capacitance diode
- digital modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は２値（ディジタル）変調信号が入力されて周
波数変調波出力が好適に得られるFSK信号処理装置関す
る。
波数変調波出力が好適に得られるFSK信号処理装置関す
る。
一層詳細には、２値変調信号のローレベル部を零以上
の電圧に形成した発振手段の可変容量ダイオードに印加
することにより、安定した周波数変調波出力が得られる
ようにしたものである。
の電圧に形成した発振手段の可変容量ダイオードに印加
することにより、安定した周波数変調波出力が得られる
ようにしたものである。
従来、変調信号がディジタルの場合の周波数変調方式
に係るFSK信号処理装置を第５図に示す。
に係るFSK信号処理装置を第５図に示す。
第５図において、１はエミッタ帰還型のVCO（Voltage
Control Crystal Osillator）を示し、さらに２は２値
のマーク、スペースからなるデジタル変調信号Smを出力
するAND回路を示す。
Control Crystal Osillator）を示し、さらに２は２値
のマーク、スペースからなるデジタル変調信号Smを出力
するAND回路を示す。
VCO1において、トランジスタTrのベースＢにはインピ
ーダンス整合用の抵抗素子Ｒ0が直列接続され、さら
に、ベースＢとVccおよび接地間にバイアス設定用抵抗
素子Ｒ1、Ｒ2が接続されている。さらにベースＢと接地
間に水晶発振子Ｘ1とコイルＬ1と可変容量ダイオードVC
Iが直列接続されている。さらに、エミッタＥと接地間
に抵抗素子Ｒ3、コンデンサＣ1が設けられ、またエミッ
タＥとベースＢ間に帰還用のコンデンサＣ2が接続され
ている。さらにコレクタＣとVccとの間にピーキングコ
イルＬ2が設けられている。さらにコレクタＣには、直
流阻止してFM信号Snを得るためのコンデンサＣ3が接続
されている。
ーダンス整合用の抵抗素子Ｒ0が直列接続され、さら
に、ベースＢとVccおよび接地間にバイアス設定用抵抗
素子Ｒ1、Ｒ2が接続されている。さらにベースＢと接地
間に水晶発振子Ｘ1とコイルＬ1と可変容量ダイオードVC
Iが直列接続されている。さらに、エミッタＥと接地間
に抵抗素子Ｒ3、コンデンサＣ1が設けられ、またエミッ
タＥとベースＢ間に帰還用のコンデンサＣ2が接続され
ている。さらにコレクタＣとVccとの間にピーキングコ
イルＬ2が設けられている。さらにコレクタＣには、直
流阻止してFM信号Snを得るためのコンデンサＣ3が接続
されている。
そして、抵抗素子Ｒ0を介して第６図に示すAND回路２
からディジタル変調信号Smが可変容量ダイオードVCIに
印加され、このディジタル変調信号Smの逆電圧のレベル
で可変容量ダイオードVCIの静電容量が変化する。ここ
で直列接続される水晶発振子Ｘ1の等価的な静電容量が
２値のマーク、スペースに対応して変化するものとな
り、コンデンサＣ3からディジタル変調信号Smに対応し
てマーク周波数、スペース周波数に形成されたFM信号Sn
が出力される。
からディジタル変調信号Smが可変容量ダイオードVCIに
印加され、このディジタル変調信号Smの逆電圧のレベル
で可変容量ダイオードVCIの静電容量が変化する。ここ
で直列接続される水晶発振子Ｘ1の等価的な静電容量が
２値のマーク、スペースに対応して変化するものとな
り、コンデンサＣ3からディジタル変調信号Smに対応し
てマーク周波数、スペース周波数に形成されたFM信号Sn
が出力される。
ところで、可変容量ダイオードVCIは印加される逆電
圧が小さい程、静電容量の変動（バラツキ）を生起し、
さらに温度変化による静電容量の変動が大きいことが知
られている。前記のディジタル変調信号Smは、例えば、
ローレベル乃至ハイレベル間が０（零）Ｖ乃至3.5Vで変
化しており、このためローレベルの０（零）Ｖの近辺で
は、可変容量ダイオードVCIの静電容量が変動してしま
い、第７図の夫々常温（25℃）、75℃に係るFM信号Snの
出力特性（dBm）に示されるように安定したFM信号Snが
得られ難い欠点を有している。
圧が小さい程、静電容量の変動（バラツキ）を生起し、
さらに温度変化による静電容量の変動が大きいことが知
られている。前記のディジタル変調信号Smは、例えば、
ローレベル乃至ハイレベル間が０（零）Ｖ乃至3.5Vで変
化しており、このためローレベルの０（零）Ｖの近辺で
は、可変容量ダイオードVCIの静電容量が変動してしま
い、第７図の夫々常温（25℃）、75℃に係るFM信号Snの
出力特性（dBm）に示されるように安定したFM信号Snが
得られ難い欠点を有している。
本考案は上記の課題に鑑みてなされ、その目的は安定
した周波数変調波出力が得られるFSK信号処理装置を提
供することにある。
した周波数変調波出力が得られるFSK信号処理装置を提
供することにある。
前記の課題を解決するために、本考案のFSK信号処理
装置は、印加される２値変調信号により発振周波数を変
化させるための可変容量ダイオードを有する発振手段を
備えたFSK信号処理装置において、前記２値変調信号の
ローレベル部を零以上の電圧に形成して前記可変容量ダ
イオードに印加する電圧印加手段を備えることを特徴と
する。
装置は、印加される２値変調信号により発振周波数を変
化させるための可変容量ダイオードを有する発振手段を
備えたFSK信号処理装置において、前記２値変調信号の
ローレベル部を零以上の電圧に形成して前記可変容量ダ
イオードに印加する電圧印加手段を備えることを特徴と
する。
上記の構成において、２値変調信号のローレベル部が
零以上の電圧に形成して発振手段の可変容量ダイオード
に印加される。この場合、印加される逆電圧の例えば、
0Vの近辺での静電容量の変動及び温度変化による静電容
量の変動が阻止される。これにより、安定した周波数変
調波出力が得られる。
零以上の電圧に形成して発振手段の可変容量ダイオード
に印加される。この場合、印加される逆電圧の例えば、
0Vの近辺での静電容量の変動及び温度変化による静電容
量の変動が阻止される。これにより、安定した周波数変
調波出力が得られる。
次に、本考案に係るFSK信号処理装置の実施例を添付
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
なお、文中及び図面の煩瑣を避けるため従来例と同一
の構成要素には同一の符号を付し、その重複した説明は
省略する。
の構成要素には同一の符号を付し、その重複した説明は
省略する。
第１図は第１の実施例の構成を示す配線図、第２図
（ａ）（ｂ）は動作説明に供される信号波形図、第３図
は信号入力側から電圧を印加したときに得られる、可変
容量ダイオードの印加電圧に対する出力特性図、第４図
は第２の実施例の構成を示す配線図である。
（ａ）（ｂ）は動作説明に供される信号波形図、第３図
は信号入力側から電圧を印加したときに得られる、可変
容量ダイオードの印加電圧に対する出力特性図、第４図
は第２の実施例の構成を示す配線図である。
先ず、第１の実施例の構成を説明する。
第１図において、１はエミッタ帰還型のVCOを示す。
さらに２は２値のマーク、スペースからなるデジタル変
調信号Smを出力するAND回路を示し、さらに、３はデジ
タル変調信号Smのローレベルを、より高電圧に形成した
重畳デジタル変調信号Smaを出力するための電圧印加部
（電圧印加手段に対応）を示す。
さらに２は２値のマーク、スペースからなるデジタル変
調信号Smを出力するAND回路を示し、さらに、３はデジ
タル変調信号Smのローレベルを、より高電圧に形成した
重畳デジタル変調信号Smaを出力するための電圧印加部
（電圧印加手段に対応）を示す。
VCO1において、トランジスタTrのベースＢにはインピ
ーダンス整合用の抵抗素子Ｒ0が直列接続され、さら
に、ベースＢと電源Vccおよび接地間にバイアス設定用
抵抗素子Ｒ1、Ｒ2が接続されている。さらにベースＢと
接地間に水晶発振子Ｘ1とコイルＬ1と可変容量ダイオー
ドVCIが直列接続されている。さらに、エミッタＥと接
地間に抵抗素子Ｒ3、コンデンサＣ1が設けられ、またエ
ミッタＥとベースＢ間に帰還用のコンデンサＣ2が接続
されている。さらにコレクタＣと電源Vccとの間にピー
キングコイルＬ2が設けられ、さらにコレクタＣには、
直流を阻止してFM信号Snを得るためのコンデンサ3が接
続されている。
ーダンス整合用の抵抗素子Ｒ0が直列接続され、さら
に、ベースＢと電源Vccおよび接地間にバイアス設定用
抵抗素子Ｒ1、Ｒ2が接続されている。さらにベースＢと
接地間に水晶発振子Ｘ1とコイルＬ1と可変容量ダイオー
ドVCIが直列接続されている。さらに、エミッタＥと接
地間に抵抗素子Ｒ3、コンデンサＣ1が設けられ、またエ
ミッタＥとベースＢ間に帰還用のコンデンサＣ2が接続
されている。さらにコレクタＣと電源Vccとの間にピー
キングコイルＬ2が設けられ、さらにコレクタＣには、
直流を阻止してFM信号Snを得るためのコンデンサ3が接
続されている。
電圧印加部３はAND回路２からのデジタル変調信号Sm
が供給される抵抗素子Ｒ5と、さらに所定電源Vccが印加
される逆電圧阻止用のダイオードＤ1と、これに直列接
続される抵抗素子Ｒ6とからなり、抵抗素子Ｒ5、Ｒ6の
合成端が抵抗素子Ｒ0に接続されており、ここでの電圧V
uがデジタル変調信号Smに加算されて、その重畳デジタ
ル変調信号SmaがVCO1に供給されている。
が供給される抵抗素子Ｒ5と、さらに所定電源Vccが印加
される逆電圧阻止用のダイオードＤ1と、これに直列接
続される抵抗素子Ｒ6とからなり、抵抗素子Ｒ5、Ｒ6の
合成端が抵抗素子Ｒ0に接続されており、ここでの電圧V
uがデジタル変調信号Smに加算されて、その重畳デジタ
ル変調信号SmaがVCO1に供給されている。
次に、上記に係る動作を説明する。
第２図（ａ）に示されるAND回路２からの変調信号
（ベースバンド信号）であるディジタル変調信号Smが電
圧印加部３の抵抗素子Ｒ5に入力される。この抵抗素子
Ｒ5の出力端には所定電源Vccから逆電圧阻止用のダイオ
ードＤ1、抵抗素子Ｒ6を介した、すなわち、等価的に接
地されるバイアス抵抗により電圧Vuが印加され、この電
圧Vuでレベルが高くなる重畳デジタル変調信号Smaが得
られる。例えば、ディジタル変調信号Smがローレベル乃
至ハイレベル間が0V乃至3.5Vで変化する場合、下記式
（１）により表される。
（ベースバンド信号）であるディジタル変調信号Smが電
圧印加部３の抵抗素子Ｒ5に入力される。この抵抗素子
Ｒ5の出力端には所定電源Vccから逆電圧阻止用のダイオ
ードＤ1、抵抗素子Ｒ6を介した、すなわち、等価的に接
地されるバイアス抵抗により電圧Vuが印加され、この電
圧Vuでレベルが高くなる重畳デジタル変調信号Smaが得
られる。例えば、ディジタル変調信号Smがローレベル乃
至ハイレベル間が0V乃至3.5Vで変化する場合、下記式
（１）により表される。
（Vcc−ＶD）×Ｒ6／（Ｒ5＋Ｒ6）〜（Vcc−ＶD−3.5）
×Ｒ6／（Ｒ5＋Ｒ6） …（１） ＶD：ダイオードＤ1のドロップ電圧 このようにして、第２図（ｂ）に示すように、バイア
ス電圧Ｖ1〜Ｖ2の電圧Vuがディジタル変調信号Smに重畳
（加算）された重畳デジタル変調信号Smaが抵抗素子Ｒ0
を介して可変容量ダイオードVCIに印加される。この重
畳デジタル変調信号Smaの電圧レベルで可変容量ダイオ
ードVCIの静電容量が変化して、ここに直列接続される
水晶発振子Ｘ1の等価的な静電容量が２値のマーク、ス
ペースに対応して変化するものとなる。ここで、変化に
対応したVCO1における発振信号がコンデンサＣ3から重
畳デジタル変調信号Smaに対応してマーク周波数、スペ
ース周波数に形成されたFM信号Snが出力される。
×Ｒ6／（Ｒ5＋Ｒ6） …（１） ＶD：ダイオードＤ1のドロップ電圧 このようにして、第２図（ｂ）に示すように、バイア
ス電圧Ｖ1〜Ｖ2の電圧Vuがディジタル変調信号Smに重畳
（加算）された重畳デジタル変調信号Smaが抵抗素子Ｒ0
を介して可変容量ダイオードVCIに印加される。この重
畳デジタル変調信号Smaの電圧レベルで可変容量ダイオ
ードVCIの静電容量が変化して、ここに直列接続される
水晶発振子Ｘ1の等価的な静電容量が２値のマーク、ス
ペースに対応して変化するものとなる。ここで、変化に
対応したVCO1における発振信号がコンデンサＣ3から重
畳デジタル変調信号Smaに対応してマーク周波数、スペ
ース周波数に形成されたFM信号Snが出力される。
この場合、可変容量ダイオードVCIに印加される重畳
デジタル変調信号Smaのローレベルの電圧が上昇（かさ
あげ）されており、逆電圧が小さい領域の静電容量の変
動（バラツキ）を生起することなく、さらに温度変化に
よる静電容量の変動が低減される。例えば、第３図に示
すように常温（25℃）、75℃に係る出力特性（dBm）は
変動が顕著に低減された安定したFM信号Snが得られる。
デジタル変調信号Smaのローレベルの電圧が上昇（かさ
あげ）されており、逆電圧が小さい領域の静電容量の変
動（バラツキ）を生起することなく、さらに温度変化に
よる静電容量の変動が低減される。例えば、第３図に示
すように常温（25℃）、75℃に係る出力特性（dBm）は
変動が顕著に低減された安定したFM信号Snが得られる。
次に、第２の実施例を説明する。
この例は、第１の実施例の電圧印加部３が変更されて
おり、AND回路２からの出力端に逆電圧阻止用ダイオー
ドＤ2が接続され、さらに電源Vccと接地との間に抵抗素
子Ｒ7、Ｒ8が設けられている。この場合、動作、効果等
は第１の実施例と同様であり、その説明は省略する。
おり、AND回路２からの出力端に逆電圧阻止用ダイオー
ドＤ2が接続され、さらに電源Vccと接地との間に抵抗素
子Ｒ7、Ｒ8が設けられている。この場合、動作、効果等
は第１の実施例と同様であり、その説明は省略する。
以上の説明から理解されるように、本考案に係るFSK
信号処理装置においては、２値変調信号におけ実質的零
のローレベル部が零以上の電圧に形成して発振手段の可
変容量ダイオードに印加され、印加される逆電圧の0Vの
近辺での静電容量の変動及び温度変化による静電容量の
変動が阻止されるため、安定した周波数変調波出力が得
られる利点が有る。
信号処理装置においては、２値変調信号におけ実質的零
のローレベル部が零以上の電圧に形成して発振手段の可
変容量ダイオードに印加され、印加される逆電圧の0Vの
近辺での静電容量の変動及び温度変化による静電容量の
変動が阻止されるため、安定した周波数変調波出力が得
られる利点が有る。
第１図は本考案のFSK信号処理装置の第１の実施例に係
る構成を示す配線図、第２図（ａ）（ｂ）は第１の実施
例に係る動作説明に供される信号波形図、第３図は第１
の実施例に係る動作説明に供される可変容量ダイオード
の特性図、第４図は第２の実施例に係る構成を示す配線
図、第５図は従来の技術に係るFSK信号処理装置の構成
を示す回路図、第６図は第４図のFSK信号処理装置の動
作説明に供される信号波形図、第７図は従来例に係る動
作説明に供される可変容量ダイオードの特性図である。 １……VCO、２……AND回路、３……電圧印加部、Tr……
トランジスタ、Ｘ1……水晶発振子、VCI……可変容量ダ
イオード、Sn……FM信号、Sm……デジタル変調信号、Sm
a……重畳デジタル変調信号。
る構成を示す配線図、第２図（ａ）（ｂ）は第１の実施
例に係る動作説明に供される信号波形図、第３図は第１
の実施例に係る動作説明に供される可変容量ダイオード
の特性図、第４図は第２の実施例に係る構成を示す配線
図、第５図は従来の技術に係るFSK信号処理装置の構成
を示す回路図、第６図は第４図のFSK信号処理装置の動
作説明に供される信号波形図、第７図は従来例に係る動
作説明に供される可変容量ダイオードの特性図である。 １……VCO、２……AND回路、３……電圧印加部、Tr……
トランジスタ、Ｘ1……水晶発振子、VCI……可変容量ダ
イオード、Sn……FM信号、Sm……デジタル変調信号、Sm
a……重畳デジタル変調信号。
Claims (1)
- 【請求項１】印加される２値変調信号により発振周波数
を変化させるための可変容量ダイオードを有する発振手
段を備えたFSK信号処理装置において、前記２値変調信
号のローレベル部を零以上の電圧に形成して前記可変容
量ダイオードに印加する電圧印加手段を備えることを特
徴とするFSK信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6149890U JP2506771Y2 (ja) | 1990-06-11 | 1990-06-11 | Ｆｓｋ信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6149890U JP2506771Y2 (ja) | 1990-06-11 | 1990-06-11 | Ｆｓｋ信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0420743U JPH0420743U (ja) | 1992-02-21 |
| JP2506771Y2 true JP2506771Y2 (ja) | 1996-08-14 |
Family
ID=31589799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6149890U Expired - Lifetime JP2506771Y2 (ja) | 1990-06-11 | 1990-06-11 | Ｆｓｋ信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2506771Y2 (ja) |
-
1990
- 1990-06-11 JP JP6149890U patent/JP2506771Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0420743U (ja) | 1992-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0466388B1 (en) | Voltage controlled balanced crystal oscillator circuit | |
| US6734747B1 (en) | Piezoelectric oscillator | |
| EP0431067A4 (en) | Temperature stable oscillator | |
| EP0535883B1 (en) | Voltage controlled oscillator employing negative resistance | |
| US3641463A (en) | Linearity compensation for a voltage-controlled oscillator | |
| US4518930A (en) | Negative resistance circuit for VCO | |
| US4152675A (en) | Crystal oscillator with adjustable duty cycle | |
| JPH0250606A (ja) | 周波数シンセサイザ | |
| JP2506771Y2 (ja) | Ｆｓｋ信号処理装置 | |
| US6172574B1 (en) | Quartz crystal oscillator frequency modulation circuit | |
| JPH062333Y2 (ja) | 変調器付電圧制御発振器 | |
| TW504894B (en) | FM signal resonance circuit and modulation level modification method | |
| US3763440A (en) | Temperature compensated signal generation circuit employing a single temperature sensing element | |
| US3614667A (en) | Switchable and modulatory crystal oscillator | |
| JPH0671190B2 (ja) | 集積可変容量性リアクタンス回路 | |
| JP3263719B2 (ja) | Ｆｍ変調回路 | |
| JPH02298107A (ja) | 電圧制御発振器 | |
| EP0702452A1 (en) | Voltage-controlled oscillator arrangement | |
| JPH0618289B2 (ja) | 発振回路 | |
| JPS6340928Y2 (ja) | ||
| JPS6132603A (ja) | 電圧制御発振回路 | |
| JPH06350335A (ja) | 電圧制御発振器 | |
| JPS6369303A (ja) | 発振回路 | |
| JPS60257606A (ja) | 電圧制御発振器 | |
| JPH0722841A (ja) | 電圧制御発振器 |