JP2505792B2 - Micro computer system - Google Patents

Micro computer system

Info

Publication number
JP2505792B2
JP2505792B2 JP62029374A JP2937487A JP2505792B2 JP 2505792 B2 JP2505792 B2 JP 2505792B2 JP 62029374 A JP62029374 A JP 62029374A JP 2937487 A JP2937487 A JP 2937487A JP 2505792 B2 JP2505792 B2 JP 2505792B2
Authority
JP
Japan
Prior art keywords
circuit
data
memory
microcomputer
external input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62029374A
Other languages
Japanese (ja)
Other versions
JPS63196951A (en
Inventor
武彦 星野
久丹彦 木村
幸一 織原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Signal Co Ltd
Original Assignee
Nippon Signal Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Signal Co Ltd filed Critical Nippon Signal Co Ltd
Priority to JP62029374A priority Critical patent/JP2505792B2/en
Publication of JPS63196951A publication Critical patent/JPS63196951A/en
Application granted granted Critical
Publication of JP2505792B2 publication Critical patent/JP2505792B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、複数のマイクロコンピュータを同期して動
作させ、各マイクロコンピュータのデータバスの内容を
照合回路で照合させて、内容が不一致の場合に照合出力
を停止させるバス同期方式のマイクロコンピュータシス
テムに関し、メモリと外部入出力回路との間のデータ授
受の時に、ダイレクト.メモリ.アクセス(DirectMemo
ryAccess。以下「DMA」と称する。)回路により、マイ
クロコンピュータ及び照合回路を一旦停止させると共
に、外部入出力回路とメモリとの間で直接にデータの授
受を行ない、その後にマイクロコンピュータによりメモ
リの内容を読み出し、照合回路に入力して照合させるこ
とにより、簡単な回路構成で、外部入出力回路との間の
データ授受を高速化できるようにしたものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention operates a plurality of microcomputers in synchronism with each other, collates the contents of a data bus of each microcomputer with a collating circuit, and collates the contents when the contents do not match. Regarding a bus-synchronized microcomputer system that stops output, direct data transfer between a memory and an external input / output circuit. memory. Access (DirectMemo
ryAccess. Hereinafter referred to as "DMA". ) Circuit temporarily stops the microcomputer and the matching circuit, and directly exchanges data between the external input / output circuit and the memory, then reads the contents of the memory by the microcomputer and inputs it to the matching circuit. By collating, the speed of data exchange with the external input / output circuit can be increased with a simple circuit configuration.

従来の技術 この種のマイクロコンピュータシステムとしては、第
2図に示すような構成のものが知られている。図におい
て、1及び2はマイクロコンピュータ、3は照合回路、
4及び5は外部入出力回路である。
2. Description of the Related Art A microcomputer system of this type is known as this type of microcomputer system. In the figure, 1 and 2 are microcomputers, 3 is a matching circuit,
Reference numerals 4 and 5 are external input / output circuits.

照合回路3はマイクロコンピュータ1、2のデータバ
スA、Bの内容を照合し、データバスA、Bの内容が一
致している場合には照合出力を発生させ、不一致の場合
は照合出力を停止させる。マイクロコンピュータ1、2
と外部入出力回路4、5との間でのデータ授受はデータ
バスA、Bを介して行う。
The collation circuit 3 collates the contents of the data buses A and B of the microcomputers 1 and 2, generates a collation output when the contents of the data buses A and B match, and stops the collation output when they do not match. Let Microcomputer 1, 2
Data is transmitted and received between the external input / output circuits 4 and 5 via the data buses A and B.

発明が解決しようとする問題点 しかしながら、第2図に示す従来例の場合、照合回路
3を働かせながら、同時に、データバスA、Bと外部入
出力回路4、5との間で、データ授受を行なわせる構成
であるので、外部入出力回路4、5との間のデータ授受
に高速処理が要求される場合、同期信号作成回路が必要
になり、回路構成が複雑化すると共に、同期をとるため
に処理時間が遅くなり高速処理に不利になる等の問題点
があった。
Problems to be Solved by the Invention However, in the case of the conventional example shown in FIG. 2, data transmission / reception is simultaneously performed between the data buses A and B and the external input / output circuits 4 and 5 while operating the collation circuit 3. Since the configuration is performed, when high-speed processing is required for data exchange with the external input / output circuits 4 and 5, a synchronization signal generation circuit is required, which complicates the circuit configuration and ensures synchronization. In addition, there is a problem that the processing time becomes slow and it is disadvantageous for high speed processing.

問題点を解決するための手段 上述する従来の問題点を解決するため、本発明は、複
数のマイクロコンピュータを同期して動作させ、各マイ
クロコンピュータのデータバスの内容を照合回路で照合
させ、内容が不一致の場合に照合出力を停止させるマイ
クロコンピュータシステムにおいて、メモリと外部入出
力回路との間のデータ授受の時に、DAM回路により、前
記マイクロコンピュータ及び前記照合回路を一旦停止さ
せると共に、前記データバスを通して前記外部入出力回
路と前記メモリとの間で直接にデータの授受を行ない、
その後に前記マイクロコンピュータにより前記メモリの
内容を読み出し、前記照合回路に入力して照合させるこ
とを特徴とする。
Means for Solving Problems In order to solve the above-mentioned conventional problems, the present invention operates a plurality of microcomputers in synchronization and causes the contents of a data bus of each microcomputer to be collated by a collation circuit. In the microcomputer system that stops the collation output when there is a mismatch, the DAM circuit temporarily suspends the microcomputer and the collation circuit at the time of data transfer between the memory and the external input / output circuit, and the data bus Data is directly exchanged between the external input / output circuit and the memory through
After that, the contents of the memory are read out by the microcomputer and input to the matching circuit for matching.

作用 本発明に係るマイクロコンピュータシステムにおいて
は、メモリと外部入出力回路との間のデータ授受の時
に、DMA回路により、マイクロコンピュータ及び照合回
路を一旦停止させる共に、データバスを通して外部入出
力回路とメモリとの間で直接にデータの授受を行なう。
DMA時には照合回路を停止させてあるから、同期信号作
成回路等は不要であり、回路構成が簡単になると共に、
同期をとるための処理時間も不要になり、高速処理の要
求に充分に応えることができる。
In the microcomputer system according to the present invention, the DMA circuit temporarily stops the microcomputer and the matching circuit when data is exchanged between the memory and the external input / output circuit, and the external input / output circuit and the memory are connected through the data bus. Directly exchange data with.
Since the collation circuit is stopped during DMA, a synchronization signal creation circuit etc. is not required, and the circuit configuration is simple and
The processing time for synchronization is not necessary, and the demand for high-speed processing can be sufficiently satisfied.

そして、外部入出力回路とメモリとの間のデータ授受
が完成した後、マイクロコンピュータによりメモリの内
容を読み出し、照合回路に入力して照合させ、データ内
容の一致、不一致を判定する。
Then, after the data transfer between the external input / output circuit and the memory is completed, the contents of the memory are read out by the microcomputer and are input to the matching circuit for matching to determine whether the data contents match or mismatch.

実施例 第1図は本発明に係るマイクロコンピュータシステム
のブロック図である。図において、第2図と同一の参照
符号は同一性ある構成部分を示している。6はマイクロ
コンピュータ1のデータバスAに備えられたDMA回路、
7はマイクロコンピュータ2のデータバスBに接続され
たDMA回路、8はマイクロコンピュータ1のデータバス
Aに接続されたメモリ、9はマイクロコンピュータ2の
データバスBに接続されたメモリである。
First Embodiment FIG. 1 is a block diagram of a microcomputer system according to the present invention. In the figure, the same reference numerals as those in FIG. 2 denote the same components. 6 is a DMA circuit provided on the data bus A of the microcomputer 1;
Reference numeral 7 is a DMA circuit connected to the data bus B of the microcomputer 2, 8 is a memory connected to the data bus A of the microcomputer 1, and 9 is a memory connected to the data bus B of the microcomputer 2.

外部入出力回路4、5とデータ授受を行なっていない
通常動作においては、データバスA、Bの内容を照合回
路3で照合し、データバスA、Bのデータ内容が一致し
ている場合は、照合回路3から照合出力を生じさせ、不
一致の場合には照合出力を停止させる。
In a normal operation in which data is not exchanged with the external input / output circuits 4 and 5, the contents of the data buses A and B are collated by the collation circuit 3, and when the data contents of the data buses A and B are the same, A collation output is generated from the collation circuit 3, and if there is no coincidence, the collation output is stopped.

次に、外部入出力回路4、5とデータ授受を行なう場
合、外部入出力回路4、5からDMA回路6、7に対して
データ授受を行なう旨の信号a11、a21を入力する。DMA
回路6、7は信号a11、a21を受け取ったとき、マイクロ
コンピュータ1、2に対してその動作を停止させるため
の信号a12、a22を与える。マイクロコンピュータ1、2
は信号a12、a22に応答して、外部入出力回路4、5との
データ授受を許可する旨の信号a13、a23をDMA回路6、
7に返すと同時に自己の動作を停止させる。マイクロコ
ンピュータ1、2の動作停止と同時に照合回路3も動作
を停止する。
Next, when exchanging data with the external input / output circuits 4 and 5, signals a 11 and a 21 indicating that data is to be exchanged are input from the external input / output circuits 4 and 5 to the DMA circuits 6 and 7. DMA
When the circuits 6 and 7 receive the signals a 11 and a 21 , they give the microcomputers 1 and 2 the signals a 12 and a 22 for stopping their operations. Microcomputer 1, 2
Responds to the signals a 12 and a 22, and sends signals a 13 and a 23 indicating that the data transmission / reception to / from the external input / output circuits 4 and 5 is permitted, to the DMA circuit 6,
At the same time as returning to 7, the operation of its own is stopped. At the same time that the microcomputers 1 and 2 stop operating, the matching circuit 3 also stops operating.

DMA回路6、7はマイクロコンピュータ1、2から信
号a13、a23を受信した後、外部入出力回路4、5及びメ
モリ8、9に対し、両者4−8間、5−9間で直接にデ
ータ授受を行なわせる信号a14、a24を与える。これによ
りデータバスA、Bを通して点線b1、b2で示す如く外部
入出力回路4とメモリ8との間、及び外部入出力回路5
とメモリ9との間で直接にデータの授受が行なわれる。
これにより、外部入出力回路4、5との間のデータ授受
を高速で処理することができる。
The DMA circuits 6 and 7 receive the signals a 13 and a 23 from the microcomputers 1 and 2, and then directly to the external input / output circuits 4 and 5 and the memories 8 and 9 between both 4-8 and 5-9. The signals a 14 and a 24 for giving and receiving data are given to the. As a result, through the data buses A and B, as shown by dotted lines b 1 and b 2 , between the external input / output circuit 4 and the memory 8 and the external input / output circuit 5
Data is directly exchanged between the memory 9 and the memory 9.
As a result, data exchange with the external input / output circuits 4 and 5 can be processed at high speed.

そして、外部入出力回路4とメモリ8との間、外部入
出力回路5とメモリ9との間で、データ授受が完了した
後、DMA回路6、7からマイクロコンピュータ1、2に
データ授受動作完了の信号a15、a25を与える。マイクロ
コンピュータ1、2は信号a15、a25に基づき、メモリ
8、9の内容を読み出し、照合回路3にて照合させ、デ
ータ内容の一致、不一致を判定する。
Then, after the data transfer is completed between the external input / output circuit 4 and the memory 8 and between the external input / output circuit 5 and the memory 9, the data transfer operation is completed from the DMA circuits 6 and 7 to the microcomputers 1 and 2. Give signals a 15 and a 25 . The microcomputers 1 and 2 read the contents of the memories 8 and 9 on the basis of the signals a 15 and a 25 and make the collation circuit 3 collate them to determine whether the data contents match or do not match.

発明の効果 以上述べたように、本発明は、複数のマイクロコンピ
ュータを同期して動作させ、各マイクロコンピュータの
データバスの内容を照合回路で照合させ、内容が不一致
の場合に照合出力を停止させるマイクロコンピュータシ
ステムにおいて、メモリと外部入出力回路との間のデー
タ授受の時に、DMA回路により、前記マイクロコンピュ
ータ及び前記照合回路を一旦停止させると共に、前記デ
ータバスを通して前記外部入出力回路と前記メモリとの
間で直接にデータの授受を行ない、その後に前記マイク
ロコンピュータにより前記メモリの内容を読み出し、前
記照合回路に入力して照合させることを特徴とするか
ら、簡単な回路構成で、外部入出力回路との間のデータ
授受を高速化し得るマイクロコンピュータシステムを提
供することができる。
As described above, according to the present invention, a plurality of microcomputers are operated in synchronization, the contents of the data buses of the respective microcomputers are collated by the collation circuit, and collation output is stopped when the contents do not coincide. In the microcomputer system, when data is exchanged between the memory and the external input / output circuit, the DMA circuit temporarily stops the microcomputer and the matching circuit, and the external input / output circuit and the memory are connected through the data bus. Externally input / output circuit with a simple circuit configuration, since data is directly exchanged between them, and thereafter the contents of the memory are read by the microcomputer and input to the verification circuit for verification. To provide a microcomputer system capable of speeding up data exchange with it can.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明に係るマイクロコンピュータシステムの
ブロック図、第2図は従来のマイクロコンピュータシス
テムのブロック図である。 1、2……マイクロコンピュータ 3……照合回路 4、5……外部入出力回路 6、7……DMA回路 8、9……メモリ
FIG. 1 is a block diagram of a microcomputer system according to the present invention, and FIG. 2 is a block diagram of a conventional microcomputer system. 1, 2 ... Microcomputer 3 ... Collation circuit 4, 5 ... External input / output circuit 6, 7 ... DMA circuit 8, 9 ... Memory

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複数のマイクロコンピュータを同期して動
作させ、各マイクロコンピュータのデータバスの内容を
照合回路で照合させるマイクロコンピュータシステムに
おいて、メモリと外部入出力回路との間のデータ授受の
時に、ダイレクト.メモリ.アクセス回路により、前記
マイクロコピュータ及び前記照合回路を一旦停止させる
と共に、前記データバスを通して前記外部入出力回路と
前記メモリとの間で直接にデータの授受を行ない、その
後に前記マイクロコンピュータにより前記メモリの内容
を読み出し、前記照合回路に入力して照合させることを
特徴とするマイクロコンピュータシステム。
1. A microcomputer system in which a plurality of microcomputers are operated in synchronization and the contents of a data bus of each microcomputer are collated by a collation circuit, when data is exchanged between a memory and an external input / output circuit, direct. memory. The access circuit temporarily stops the micro computer and the collation circuit, and directly exchanges data between the external input / output circuit and the memory through the data bus, and then the microcomputer stores the data in the memory. A microcomputer system, wherein contents are read out and input into the matching circuit for matching.
JP62029374A 1987-02-10 1987-02-10 Micro computer system Expired - Lifetime JP2505792B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62029374A JP2505792B2 (en) 1987-02-10 1987-02-10 Micro computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62029374A JP2505792B2 (en) 1987-02-10 1987-02-10 Micro computer system

Publications (2)

Publication Number Publication Date
JPS63196951A JPS63196951A (en) 1988-08-15
JP2505792B2 true JP2505792B2 (en) 1996-06-12

Family

ID=12274371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62029374A Expired - Lifetime JP2505792B2 (en) 1987-02-10 1987-02-10 Micro computer system

Country Status (1)

Country Link
JP (1) JP2505792B2 (en)

Also Published As

Publication number Publication date
JPS63196951A (en) 1988-08-15

Similar Documents

Publication Publication Date Title
US3800287A (en) Data processing system having automatic interrupt identification technique
AU615688B2 (en) State machine checker
CA1319761C (en) Asynchronous microprocessor random access memory arbitration controller
GB2148563A (en) Multiprocessor system
JPS63255759A (en) Control system
US4250547A (en) Information processing apparatus capable of effecting parallel processings by using a divided common bus
JPS63255760A (en) Control system
JP2505792B2 (en) Micro computer system
AU597824B2 (en) Interprocessor communication system in information processing system enabling communication between execution processor units during communication between other processor units
US4180855A (en) Direct memory access expander unit for use with a microprocessor
SU1337902A1 (en) System for interfacing several computing devices
JPS6061859A (en) Data communication system of microcomputer
JPS5937878Y2 (en) information processing equipment
JPH0215094B2 (en)
JPS5834858B2 (en) Data exchange control method
JPS6130300B2 (en)
JPS6065372A (en) Decentralized processing type microcomputer
JPH054041Y2 (en)
JPH03769Y2 (en)
JPS63197260A (en) Memory device control system
JPS63141167A (en) Inter-processor data communication system
JPS5975354A (en) Processor device
JPH05143521A (en) Information processing system and input/output instruction responsing system using the same
JPS6261976B2 (en)
JPS63104155A (en) Electronic computer

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term