JP2503873B2 - Structure of integrated circuit package - Google Patents

Structure of integrated circuit package

Info

Publication number
JP2503873B2
JP2503873B2 JP12959293A JP12959293A JP2503873B2 JP 2503873 B2 JP2503873 B2 JP 2503873B2 JP 12959293 A JP12959293 A JP 12959293A JP 12959293 A JP12959293 A JP 12959293A JP 2503873 B2 JP2503873 B2 JP 2503873B2
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit package
flexible
external input
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12959293A
Other languages
Japanese (ja)
Other versions
JPH06338585A (en
Inventor
亮一 長岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP12959293A priority Critical patent/JP2503873B2/en
Publication of JPH06338585A publication Critical patent/JPH06338585A/en
Application granted granted Critical
Publication of JP2503873B2 publication Critical patent/JP2503873B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、多層基板上に複数個の
半導体素子を実装してなる集積回路パッケージの構造に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of an integrated circuit package formed by mounting a plurality of semiconductor elements on a multi-layer substrate.

【0002】[0002]

【従来の技術】この種の集積回路パッケージは、多層基
板に複数の半導体素子と放熱フィンを実装してなる構造
のものが一般的である。
2. Description of the Related Art This type of integrated circuit package generally has a structure in which a plurality of semiconductor elements and heat radiation fins are mounted on a multilayer substrate.

【0003】図5および図6は、従来の集積回路パッケ
ージの構造を示す側面図である。これらの図に示す集積
回路パッケージの構造は、多層基板101の図示下面に
IC(集積回路)、LSI(大規模集積回路)等の半導
体素子103を実装するとともに、多層基板101の図
示上面であって各半導体素子103の位置に合わせて放
熱フィン105を実装し、かつ多層基板101の図示下
面に外部入力出力端子109,111を備えた構造とな
っている。そして、多層基板101としては、配線密度
が大きくとれるセラミックを使用していることは周知の
とおりである。
5 and 6 are side views showing the structure of a conventional integrated circuit package. In the structure of the integrated circuit package shown in these figures, a semiconductor element 103 such as an IC (integrated circuit) or an LSI (large-scale integrated circuit) is mounted on the lower surface of the multilayer substrate 101 shown in the figure, and the upper surface of the multilayer substrate 101 is shown in the figure. The heat radiation fins 105 are mounted according to the positions of the semiconductor elements 103, and external input / output terminals 109 and 111 are provided on the lower surface of the multilayer substrate 101 in the drawing. It is well known that the multilayer substrate 101 is made of a ceramic that has a high wiring density.

【0004】また、上記集積回路パッケージの構造にお
いて、多層基板101の外部入出力端子109は、図5
に示すように、多層基板101の平面上にピン状部材を
植設した構造となっている。このような外部入出力端子
109を備えた集積回路パッケージの構造では外部入出
力端子109をマザーボードのプリント基板孔に直接挿
入して外部との電気的接続を行っている。このため、外
部入出力端子109の端子ピッチは、例えば2.54
〔mm〕が製造可能な寸法になる。したがって、多層基板
101上で外部入出力端子109の占める面積が大きく
なる。例えば、100〔mm〕角の集積回路パッケージ
に、仮に1000〔ピン〕の外部入力出力端子109を
想定した場合、外部入出力端子109の端子ピッチを
2.5〔mm〕としたときには多層基板101の全面積に
対して64バーセントを、その端子ピッチを1.27
〔mm〕としたときには全面積に対して16パーセントを
入出力端子109が占めることになる。
In the structure of the integrated circuit package described above, the external input / output terminal 109 of the multi-layer substrate 101 is shown in FIG.
As shown in FIG. 5, a pin-shaped member is planted on the plane of the multilayer substrate 101. In the structure of the integrated circuit package including the external input / output terminal 109, the external input / output terminal 109 is directly inserted into the printed board hole of the mother board to electrically connect to the outside. Therefore, the terminal pitch of the external input / output terminals 109 is, for example, 2.54.
[Mm] is the size that can be manufactured. Therefore, the area occupied by the external input / output terminal 109 on the multilayer substrate 101 becomes large. For example, assuming an external input / output terminal 109 of 1000 [pins] in a 100 [mm] square integrated circuit package, when the terminal pitch of the external input / output terminals 109 is 2.5 [mm], the multilayer substrate 101 64% of the total area, and its terminal pitch is 1.27
When [mm] is set, 16% of the total area is occupied by the input / output terminal 109.

【0005】また、外部入出力端子111が、図6に示
すように、多層基板101の周囲に板状の金属板で構成
した構造の場合には、その外部入出力端子111の採り
うるピッチはマザーボードとの接続を考慮すると、0.
5〔mm〕程度のピッチで、上述の100〔mm〕角のモジ
ュールを想定した場合に、接続できる入出力端子は80
0ピン少なくなり、ピンを多くしようとすると多層基板
101を大きくする必要があった。
Further, as shown in FIG. 6, when the external input / output terminal 111 has a structure in which a plate-like metal plate is formed around the multilayer substrate 101, the pitch that the external input / output terminal 111 can adopt is Considering the connection with the motherboard, 0.
Assuming a module of 100 mm square with a pitch of about 5 mm, 80 input / output terminals can be connected.
When the number of pins is reduced by 0 and the number of pins is increased, it is necessary to enlarge the multilayer substrate 101.

【0006】このような背景から、集積回路パッケージ
の寸法は、半導体素子103の数と外部入出力端子10
9または111の数で決定されることになる。
From such a background, the size of the integrated circuit package depends on the number of semiconductor elements 103 and the external input / output terminals 10.
It will be determined by the number of 9 or 111.

【0007】近年、半導体素子内に集積化される回路が
増大する傾向にあり、外部入出力端子の数も増大する傾
向にある。いいかえれば、集積回路パッケージの寸法
は、外部入出力端子により決定されることになる。
In recent years, the number of circuits integrated in a semiconductor device tends to increase, and the number of external input / output terminals also tends to increase. In other words, the dimensions of the integrated circuit package are determined by the external input / output terminals.

【0008】一方、フレキシブル基板を使用して多数の
半導体素子を高密度で実装する構造のものが提案されて
いるが(例えば、特開平3−148842号、実開昭6
3−67278号参照)、これらはフレキシブル基板に
半導体素子を実装し、かつその半導体素子が実装された
フレキシブル基板を外部入出力ピンを備えたガラスエポ
キシ系基板(多層基板に相当)等にさらに実装するもの
であって、外部入出力ピンの基づく各種の問題点につい
ては上述と同様である。
On the other hand, there has been proposed a structure in which a large number of semiconductor elements are mounted at a high density using a flexible substrate (see, for example, Japanese Patent Laid-Open No. 148842/1993, SHOKAI 6).
No. 3-67278), these are semiconductor elements mounted on a flexible board, and the flexible board on which the semiconductor elements are mounted is further mounted on a glass epoxy board (equivalent to a multilayer board) having external input / output pins. However, various problems due to the external input / output pins are the same as described above.

【0009】[0009]

【発明が解決しようとする課題】上述した従来の集積回
路パッケージの構造や、フレキシブル基板を使用して多
数の半導体素子を高密度で実装する構造のものの場合、
次のような問題点があった。
In the case of the above-mentioned conventional integrated circuit package structure or a structure in which a large number of semiconductor elements are mounted at high density using a flexible substrate,
There were the following problems.

【0010】(1)外部入出力端子の増大により多層基
板の寸法が大きくなり小型化できない問題点があった。
(1) There has been a problem that the size of the multi-layer substrate becomes large due to the increase of the external input / output terminals and the size cannot be reduced.

【0011】(2)多層基板にセラミックを使用し、か
つ集積回路パッケージを実装するマザーボードにガラス
エポキシ系のプリント基板を使用した場合、各々の基板
材料の熱膨張係差により外部入出力端子に機械的ストレ
スが発生し、信頼上好ましくないという問題点があっ
た。
(2) When ceramic is used for the multi-layered board and a glass epoxy printed board is used for the mother board for mounting the integrated circuit package, the mechanical expansion and contraction of the external input / output terminals is caused by the thermal expansion difference of each board material. There is a problem in that it is unfavorable in terms of reliability due to physical stress.

【0012】本発明は、上述した問題点を解消し、入出
力端子が多ピン化しても基本サイズを大きくしない集積
回路パッケージの構造を提供することを目的とする。
An object of the present invention is to solve the above-mentioned problems and to provide a structure of an integrated circuit package which does not increase the basic size even if the number of input / output terminals is increased.

【0013】[0013]

【課題を解決するための手段】上記目的を達成するため
に、請求項1記載の発明による集積回路パッケージの構
造は、多層基板に複数個の半導体素子と放熱フィンを実
装してなる集積回路パッケージにおいて、フレキシブル
基板の一端側に外部入出力端子を設け、前記フレキシブ
ル基板の他端を多層基板の電極パターンに接続した構造
を具備したことを特徴とするものである。
In order to achieve the above object, the structure of an integrated circuit package according to the present invention is an integrated circuit package in which a plurality of semiconductor elements and heat radiation fins are mounted on a multilayer substrate. In the second aspect, an external input / output terminal is provided on one end side of the flexible substrate, and the other end of the flexible substrate is connected to the electrode pattern of the multilayer substrate.

【0014】上記目的を達成するために、請求項2記載
の発明による集積回路パッケージの構造は、多層基板に
複数個の半導体素子と放熱フィンを実装してなる集積回
路パッケージにおいて、少なくとも二つのフレキシブル
基板の各一端側に外部入出力端子をそれぞれ設け、各フ
レキシブル基板の他端を多層基板の両側方側に設けた電
極パターンにそれぞれ接続した構造を具備したことを特
徴とするものである。
In order to achieve the above-mentioned object, the structure of the integrated circuit package according to the invention as defined in claim 2 is at least two flexible in the integrated circuit package in which a plurality of semiconductor elements and heat radiation fins are mounted on a multilayer substrate. An external input / output terminal is provided at one end of each board, and the other end of each flexible board is connected to an electrode pattern provided on each side of the multilayer board.

【0015】上記目的を達成するために、請求項3記載
の発明による集積回路パッケージの構造は、多層基板に
複数個の半導体素子と放熱フィンを実装してなる集積回
路パッケージにおいて、少なくとも二つのフレキシブル
基板の一端側に外部入出力端子をそれぞれ設け、各フレ
キシブル基板の他端を多層基板の一方の側方側に設けた
電極パターンに接続した構造を具備したことを特徴とす
るものである。
In order to achieve the above object, the structure of an integrated circuit package according to a third aspect of the invention is an integrated circuit package in which a plurality of semiconductor elements and heat radiation fins are mounted on a multilayer substrate, and at least two flexible elements are provided. An external input / output terminal is provided on one end of the substrate, and the other end of each flexible substrate is connected to an electrode pattern provided on one side of the multilayer substrate.

【0016】請求項1記載に発明では、外部入出力端子
がフレキシブル基板に取り付けられており、従来のよう
に外部入出力端子を多層基板に取り付けることなくマザ
ーボードへの接続が行うことができる。また、請求項1
記載の発明による集積回路パッケージの構造では、外部
入出力端子を設けたフレキシブル基板はマザーボードの
基板とほぼ同様の熱膨張係数であることから、熱膨張係
数差がなくなる。
According to the first aspect of the present invention, the external input / output terminals are attached to the flexible substrate, and the connection to the mother board can be performed without attaching the external input / output terminals to the multilayer substrate as in the conventional case. In addition, claim 1
In the structure of the integrated circuit package according to the invention described above, since the flexible substrate provided with the external input / output terminals has a coefficient of thermal expansion similar to that of the board of the motherboard, there is no difference in coefficient of thermal expansion.

【0017】請求項2記載に発明では、請求項1記載の
発明と同様であるが、その他に少なくとも二つのフレキ
シブル基板が多層基板の両側方に設けた電極パターンに
接続していることから、一方のフレキシブル基板を入力
用に、他方のフレキシブル基板を出力用に使用すること
ができる。
The invention according to claim 2 is the same as the invention according to claim 1, except that at least two flexible substrates are connected to electrode patterns provided on both sides of the multilayer substrate. The flexible board of can be used for input, and the other flexible board can be used for output.

【0018】請求項3記載の発明では、多層基板の一方
の側方側に設けた電極パターンに少なくとも二つのフレ
キシブル基板を接続しているため、一方をマザーボード
の所定の接続部分に接続したり、他方をマザーボードの
他の部分に接続したりすることができる。
According to the third aspect of the present invention, since at least two flexible boards are connected to the electrode pattern provided on one side of the multilayer board, one of them is connected to a predetermined connection portion of the motherboard, The other can be connected to other parts of the motherboard.

【0019】[0019]

【実施例】以下実施例につき本発明を詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to embodiments.

【0020】図1は、本発明の集積回路パッケージの構
造の一実施例を示す斜視図である。図2は図1の縦断面
図である。
FIG. 1 is a perspective view showing an embodiment of the structure of an integrated circuit package of the present invention. FIG. 2 is a longitudinal sectional view of FIG.

【0021】これらの図に示す集積回路パッケージの構
造は、まず、多層基板1の下面に複数個の半導体素子3
を実装している。また、多層基板1の上面には、半導体
素子3の位置に相当する部分に放熱フィン5が実装され
ている。多層基板1の上面に外部入出力対して接続され
る電極パターン7を設け、この電極パターン7にフレキ
シブル基板9の一端を電気的に接続している。フレキシ
ブル基板9の先端側の一定面積部分には、端子板11が
設けられている。この端子板11は、フレキシブル基板
9の強度を補強している。また、端子板11には、図示
下方に向けて外部入出力端子13が植設されている。
In the structure of the integrated circuit package shown in these figures, first, a plurality of semiconductor elements 3 are formed on the lower surface of the multilayer substrate 1.
Has been implemented. Further, on the upper surface of the multilayer substrate 1, heat radiation fins 5 are mounted at portions corresponding to the positions of the semiconductor elements 3. An electrode pattern 7 connected to the external input / output is provided on the upper surface of the multilayer substrate 1, and one end of a flexible substrate 9 is electrically connected to the electrode pattern 7. A terminal board 11 is provided on the tip of the flexible substrate 9 at a certain area. The terminal board 11 reinforces the strength of the flexible board 9. In addition, external input / output terminals 13 are planted in the terminal plate 11 so as to face downward in the drawing.

【0022】この集積回路パッケージの構造を図示しな
いマザーボードに実装するときには、図1および図2に
示すように、フレキシブル基板9の中央部を内側に折り
曲げ、外部入出力端子13を多層基板1の下面に配置し
てから、実装することになる。この場合、多層基板を機
械的に保持する金具等が施されるが図では省略してい
る。
When the structure of this integrated circuit package is mounted on a motherboard (not shown), as shown in FIGS. 1 and 2, the central portion of the flexible substrate 9 is bent inward and the external input / output terminals 13 are formed on the lower surface of the multilayer substrate 1. It will be implemented after placing it in. In this case, metal fittings or the like for mechanically holding the multilayer substrate are provided, but they are omitted in the figure.

【0023】図3は、本発明の第2の実施例を示す縦断
面図である。この図に示す実施例は、外部入出力端子1
3が設けられたフレキシブル基板9a、9bを多層基板
1の両側面側の電極パターン7a,7bから引き出した
例である。各フレキシブル基板9a、9bの他端側の所
定の面積部分には補強用の端子板11a,11bが設け
られており、端子板11a,11bの一面から入出力端
子13a,13bがそれぞれ植設されている。
FIG. 3 is a vertical sectional view showing a second embodiment of the present invention. The embodiment shown in this figure has an external input / output terminal 1
3 is an example in which the flexible substrates 9a and 9b provided with 3 are drawn from the electrode patterns 7a and 7b on both side surfaces of the multilayer substrate 1. Reinforcing terminal plates 11a and 11b are provided on predetermined areas of the other ends of the flexible boards 9a and 9b, and input / output terminals 13a and 13b are planted from one surface of the terminal plates 11a and 11b, respectively. ing.

【0024】このような第2の実施例の集積回路パッケ
ージの構造を図示しないマザーボードに実装するときに
は、図3に示すように、フレキシブル基板9a、9bの
各中央部をそれぞれ内側に折り曲げ、各入出力端子13
a,13bを多層基板1の下面に配置してから、実装す
ることになる。この場合、多層基板を機械的に保持する
金具等が施されるが図では省略している。
When mounting the structure of the integrated circuit package of the second embodiment on a mother board (not shown), as shown in FIG. 3, the central portions of the flexible substrates 9a and 9b are respectively bent inward and the respective packages are inserted. Output terminal 13
The a and 13b are arranged on the lower surface of the multilayer substrate 1 and then mounted. In this case, metal fittings or the like for mechanically holding the multilayer substrate are provided, but they are omitted in the figure.

【0025】この第2の実施例によれば、例えば一方の
フレキシブル基板9aを入力専用とし、他方のフレキシ
ブル基板9bを出力専用に分割して使用することができ
る。このような他の実施例によれば、多層基板内の配線
効率を上げることができる。
According to the second embodiment, for example, one flexible board 9a can be divided for input only and the other flexible board 9b can be divided for output only. According to such another embodiment, the wiring efficiency in the multilayer substrate can be improved.

【0026】図4は、本発明の第3の実施例を示す斜視
図である。この図に示すフレキシブル基板9を目的に合
わせて分割して第一のフレキシブル基板91a、第二の
フレキシブル基板91bを得る。これらフレキシブル基
板9a、9bの各一方の端子は、多層基板1の一側方に
設けた電極パターン7に所定の部分にそれぞれ接続され
ている。また、各フレキシブル基板91a,91bの先
端側の所定の面積部分には、端子板11a,11bが設
けられている。これら端子板11a,11bには、外部
入出力端子13a,13bが植設されている。
FIG. 4 is a perspective view showing a third embodiment of the present invention. The flexible substrate 9 shown in this figure is divided according to the purpose to obtain a first flexible substrate 91a and a second flexible substrate 91b. One terminal of each of the flexible substrates 9a and 9b is connected to a predetermined portion of an electrode pattern 7 provided on one side of the multilayer substrate 1. Further, terminal boards 11a and 11b are provided at predetermined area portions on the tip side of the flexible boards 91a and 91b. External input / output terminals 13a and 13b are planted in these terminal plates 11a and 11b.

【0027】このような第3の実施例の集積回路パッケ
ージの構造を図示しないマザーボードに実装するときに
は、図4に示すように、第一のフレキシブル基板91a
の中央部を内側に折り曲げ、入出力端子13aを多層基
板1の下面に配置してから、図示しないマザーボードの
所定の場所に接続し、また第二のフレキシブル基板91
bを図示のように直線状にして入出力端子13bをマザ
ーボードの他の部分に接続することができので、マザー
ボード内の配線効率の向上や入出力端子の間の結合を考
慮した場合に有用である。
When the structure of the integrated circuit package of the third embodiment as described above is mounted on a mother board (not shown), as shown in FIG. 4, a first flexible substrate 91a is provided.
Is bent inward, the input / output terminals 13a are arranged on the lower surface of the multilayer substrate 1, and then connected to a predetermined place on a mother board (not shown).
Since it is possible to connect the input / output terminal 13b to other parts of the motherboard by linearizing b as shown in the drawing, it is useful when improving the wiring efficiency in the motherboard and coupling between the input / output terminals. is there.

【0028】[0028]

【発明の効果】以上説明したように請求項1記載の発明
による集積回路パッケージの構造では、外部入出力端子
を多層基板に取り付けることなくマザーボードへの接続
が行えるため、外部入出力端子部の寸法を多層基板内に
設ける必要がなく、小型化が可能で、かつ所定の位置へ
の入出力端子の接続ができる利点がある。
As described above, in the structure of the integrated circuit package according to the first aspect of the present invention, since the external input / output terminals can be connected to the motherboard without being attached to the multilayer substrate, the dimensions of the external input / output terminal portions can be increased. Is not required to be provided in the multi-layer substrate, the size can be reduced, and the input / output terminals can be connected to predetermined positions.

【0029】また、請求項1記載の発明による集積回路
パッケージの構造では、外部入出力端子を設けたフレキ
シブル基板とマザーボードの基板との熱膨張係数差がな
いため、外部入出力部の機械的ストレスが少なく、信頼
性のよい集積回路パッケージの構造を得ることができ
る。
In the structure of the integrated circuit package according to the first aspect of the present invention, since there is no difference in the coefficient of thermal expansion between the flexible substrate having the external input / output terminals and the substrate of the mother board, the mechanical stress of the external input / output portion is increased. And a highly reliable structure of the integrated circuit package can be obtained.

【0030】請求項2記載に発明では、請求項1記載の
発明と同様の効果の他に、少なくとも二つのフレキシブ
ル基板が多層基板の両側方に設けた電極パターンに接続
されているため、一方のフレキシブル基板を入力用に、
他方のフレキシブル基板を出力用に使用すること等、利
用範囲が広がり、多層基板内の配線効率を上げることが
できる効果がある。
According to the invention described in claim 2, in addition to the effect similar to that of the invention described in claim 1, at least two flexible substrates are connected to electrode patterns provided on both sides of the multilayer substrate, so Flexible board for input,
By using the other flexible substrate for output, the range of use is widened, and the wiring efficiency in the multilayer substrate can be improved.

【0031】請求項3記載の発明では、上記請求項1記
載の発明と同様の効果の他に、多層基板の一方の側方側
に設けた電極パターンに少なくとも二つのフレキシブル
基板を接続しているため、一方をマザーボードの所定の
接続部分に接続したり、他方をマザーボードの他の部分
に接続したりすることができるなど、自由度が大きく、
マザーボード内の配線効率の向上や入出力端子の間の結
合を考慮した場合に効果がある。
According to the invention of claim 3, in addition to the same effect as the invention of claim 1, at least two flexible substrates are connected to an electrode pattern provided on one side of the multilayer substrate. Therefore, one side can be connected to a predetermined connection part of the motherboard, the other can be connected to other parts of the motherboard, etc.
This is effective when considering the improvement of wiring efficiency in the motherboard and the coupling between input and output terminals.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る集積回路パッケージの構造の一実
施例を示す斜視図である。
FIG. 1 is a perspective view showing an embodiment of the structure of an integrated circuit package according to the present invention.

【図2】同実施例の縦断面図である。FIG. 2 is a vertical sectional view of the embodiment.

【図3】本発明の第2の実施例を示す縦断面図である。FIG. 3 is a vertical cross-sectional view showing a second embodiment of the present invention.

【図4】本発明の第3の実施例を示す縦断面図である。FIG. 4 is a vertical sectional view showing a third embodiment of the present invention.

【図5】従来の集積回路パッケージの構造の縦断面図で
ある。
FIG. 5 is a vertical cross-sectional view of the structure of a conventional integrated circuit package.

【図6】従来の他の集積回路パッケージの構造の縦断面
図である。
FIG. 6 is a vertical cross-sectional view of the structure of another conventional integrated circuit package.

【符号の説明】[Explanation of symbols]

1 多層基板 3 半導体素子 5 放熱フィン 7,7a,7b 電極パターン 9,9a,9b フレキシブル基板 11,11a,11b 端子板 13,13a,13b 入出力端子 91a 第一のフレキシブル基板 91b 第二のフレキシブル基板 DESCRIPTION OF SYMBOLS 1 Multilayer substrate 3 Semiconductor element 5 Radiating fin 7, 7a, 7b Electrode pattern 9, 9a, 9b Flexible substrate 11, 11a, 11b Terminal plate 13, 13a, 13b Input / output terminal 91a First flexible substrate 91b Second flexible substrate

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 多層基板に複数個の半導体素子と放熱フ
ィンを実装してなる集積回路パッケージにおいて、 フレキシブル基板の一端側に外部入出力端子を設け、前
記フレキシブル基板の他端を前記多層基板の電極パター
ンに接続した構造を具備したことを特徴とする集積回路
パッケージの構造。
1. An integrated circuit package in which a plurality of semiconductor elements and heat radiation fins are mounted on a multi-layer substrate, wherein an external input / output terminal is provided on one end side of the flexible substrate and the other end of the flexible substrate is connected to the multi-layer substrate. A structure of an integrated circuit package comprising a structure connected to an electrode pattern.
【請求項2】 多層基板に複数個の半導体素子と放熱フ
ィンを実装してなる集積回路パッケージにおいて、 少なくとも二つのフレキシブル基板の各一端側に外部入
出力端子をそれぞれ設け、前記各フレキシブル基板の他
端を前記多層基板の両側方側に設けた電極パターンにそ
れぞれ接続した構造を具備したことを特徴とする集積回
路パッケージの構造。
2. An integrated circuit package in which a plurality of semiconductor elements and heat radiation fins are mounted on a multi-layer substrate, wherein external input / output terminals are provided on one end sides of at least two flexible substrates, respectively. A structure of an integrated circuit package comprising a structure in which ends are respectively connected to electrode patterns provided on both sides of the multilayer substrate.
【請求項3】 多層基板に複数個の半導体素子と放熱フ
ィンを実装してなる集積回路パッケージにおいて、 少なくとも二つのフレキシブル基板の一端側に外部入出
力端子をそれぞれ設け、前記各フレキシブル基板の他端
を前記多層基板の一方の側方側に設けた電極パターンに
接続した構造を具備したことを特徴とする集積回路パッ
ケージの構造。
3. An integrated circuit package in which a plurality of semiconductor elements and heat radiation fins are mounted on a multi-layer board, wherein external input / output terminals are provided on one end side of at least two flexible boards, and the other end of each flexible board is provided. A structure of an integrated circuit package, characterized in that the structure is connected to an electrode pattern provided on one side of the multilayer substrate.
JP12959293A 1993-05-31 1993-05-31 Structure of integrated circuit package Expired - Fee Related JP2503873B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12959293A JP2503873B2 (en) 1993-05-31 1993-05-31 Structure of integrated circuit package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12959293A JP2503873B2 (en) 1993-05-31 1993-05-31 Structure of integrated circuit package

Publications (2)

Publication Number Publication Date
JPH06338585A JPH06338585A (en) 1994-12-06
JP2503873B2 true JP2503873B2 (en) 1996-06-05

Family

ID=15013261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12959293A Expired - Fee Related JP2503873B2 (en) 1993-05-31 1993-05-31 Structure of integrated circuit package

Country Status (1)

Country Link
JP (1) JP2503873B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI962816A (en) * 1996-07-11 1998-01-12 Nokia Mobile Phones Ltd Enclosure design for microcircuit modules
US6014320A (en) * 1998-03-30 2000-01-11 Hei, Inc. High density stacked circuit module
US6674869B2 (en) 2000-02-23 2004-01-06 Hei, Inc. Hearing-aid assembly using folded flex circuits

Also Published As

Publication number Publication date
JPH06338585A (en) 1994-12-06

Similar Documents

Publication Publication Date Title
US7508061B2 (en) Three-dimensional semiconductor module having multi-sided ground block
US5420751A (en) Ultra high density modular integrated circuit package
KR100556177B1 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
TW563213B (en) Semiconductor device and its manufacturing method, circuit board and electronic machine
US7936063B2 (en) Carrier assembly for an integrated circuit
US5760469A (en) Semiconductor device and semiconductor device mounting board
EP0653789A2 (en) Electronic package structure and method of making same
US4739125A (en) Electric component part having lead terminals
US20030068920A1 (en) High density, high frequency memory chip modules having thermal management structures
KR100719384B1 (en) Low profile interconnect structure and interconnecting method
JPH04233268A (en) Electronic package
JP2004235606A (en) Electronic module having canopy-type carriers
EP1065717A2 (en) Multilayer circuit boards
US6584685B2 (en) System and method for package socket with embedded power and ground planes
JPH08330473A (en) Printed circuit board with installation groove of solder ball and ball grid array package using it
US7161238B2 (en) Structural reinforcement for electronic substrate
US20050140001A1 (en) Integrated circuit arrangement
US20070169342A1 (en) Connection pad layouts
JP2503873B2 (en) Structure of integrated circuit package
US6512293B1 (en) Mechanically interlocking ball grid array packages and method of making
JPH0338737B2 (en)
JPH09199665A (en) Mounting device
JPH03798B2 (en)
JPH04262590A (en) Flexible circuit board
JP2722451B2 (en) Semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees