JP2503838Y2 - Microprocessor device - Google Patents

Microprocessor device

Info

Publication number
JP2503838Y2
JP2503838Y2 JP5944489U JP5944489U JP2503838Y2 JP 2503838 Y2 JP2503838 Y2 JP 2503838Y2 JP 5944489 U JP5944489 U JP 5944489U JP 5944489 U JP5944489 U JP 5944489U JP 2503838 Y2 JP2503838 Y2 JP 2503838Y2
Authority
JP
Japan
Prior art keywords
microprocessor
stop
stopped
register means
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5944489U
Other languages
Japanese (ja)
Other versions
JPH02149444U (en
Inventor
栄司 中本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP5944489U priority Critical patent/JP2503838Y2/en
Publication of JPH02149444U publication Critical patent/JPH02149444U/ja
Application granted granted Critical
Publication of JP2503838Y2 publication Critical patent/JP2503838Y2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【考案の詳細な説明】 <産業上の利用分野> 本考案は、マイクロプロセッサを主要な構成要素とす
るマイクロプロセッサ装置に関し、更に詳しくは、マイ
クロプロセッサの動作停止要因を情報として得られるよ
うにしたマイクロプロセッサ装置に関する。
DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a microprocessor device having a microprocessor as a main constituent element, and more specifically, to obtain a factor for stopping operation of the microprocessor as information. The present invention relates to a microprocessor device.

<従来の技術> マイクロプロセッサ装置において、その動作の停止要
因は、内部の故障によるもの、プログラムによる自己停
止など内的要因と、外的要因、例えばストップスイッチ
によるものや、システムにおいて他の装置からのストッ
プ信号によるもの等がある。マイクロプロセッサの動作
が停止した場合、その停止の要因が何であったかを知る
ことは、再起動をする場合や、異常個所の予測を行う場
合において重要である。
<Prior Art> In a microprocessor device, the operation stop factor is an internal factor such as an internal failure or a self-stop by a program, and an external factor, for example, a stop switch, or another device in the system. There is a stop signal. When the operation of the microprocessor is stopped, it is important to know what caused the stop when restarting or predicting an abnormal part.

従来の装置においては、マイクロプロセッサの動作が
停止した場合、メモリ内容をダンプアウトして解析した
り、アナライザーをセットして解析するなどの手法が取
られている。
In the conventional device, when the operation of the microprocessor is stopped, the memory contents are dumped out and analyzed, or an analyzer is set and analyzed.

<考案が解決しようとする課題> しかしながら、この様な手法は手続きが繁雑な上に、
特別なアナライザ等を必要とする問題点がある。
<Problems to be solved by the device> However, in addition to complicated procedures, such a method
There is a problem that requires a special analyzer.

本考案は、この様な問題点に鑑みてなされたもので、
その目的は、簡便な手法によりマイクロプロセッサの動
作停止の要因を知ることができるようにしたマイクロプ
ロセッサ装置を実現することにある。
The present invention has been made in view of such problems.
It is an object of the present invention to realize a microprocessor device capable of knowing the cause of the microprocessor operation stop by a simple method.

<課題を解決するための手段> 前記した目的を達成する本考案は、 マイクロプロセッサと、 複数の停止要求信号のいずれかを受け前記マイクロプ
ロセッサに対して停止信号を出力する起動停止制御回路
と、 前記複数の停止要求信号を入力しこれらの停止要求信
号を保持するレジスタ手段と、 前記マイクロプロセッサの動作とは独立して動作し前
記レジスタ手段の内容を内部バスを介して読出し、当該
データを転送するDMA手段と を備えて構成される。
<Means for Solving the Problems> According to the present invention, which achieves the above-mentioned object, a microprocessor, and a start-stop control circuit that outputs a stop signal to the microprocessor upon receiving one of a plurality of stop request signals, Register means for inputting the plurality of stop request signals and holding these stop request signals, and operation independent of the operation of the microprocessor to read the contents of the register means through an internal bus and transfer the data. And a DMA means for doing so.

<作用> レジスタ手段は、起動停止制御回路に印加される停止
要求信号を保持する。マイクロプロセッサが、起動停止
制御回路からの停止信号を受けると、その動作が停止す
る。動作停止後、DMA手段はレジスタ手段の内容を読み
出すことにより、停止要因に関するデータを他の装置に
転送する。
<Operation> The register means holds the stop request signal applied to the start / stop control circuit. When the microprocessor receives the stop signal from the start / stop control circuit, its operation is stopped. After the operation is stopped, the DMA means transfers the data related to the stop cause to another device by reading the contents of the register means.

<実施例> 以下図面を用いて、本考案の一実施例を詳細に説明す
る。
<Embodiment> Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.

第1図は、本考案の一実施例を示す構成ブロック図で
ある。図において、1はマイクロプロセッサ、2は起動
停止制御回路で、プログラムによる自己停止信号,スイ
ッチによる停止信号,他の装置からの停止信号等複数の
停止要求信号を受け、これらの停止信号のいずれかの信
号によりマイクロプロセッサ1に対して停止信号を出力
する。
FIG. 1 is a configuration block diagram showing an embodiment of the present invention. In the figure, 1 is a microprocessor, 2 is a start / stop control circuit, which receives a plurality of stop request signals such as a self-stop signal by a program, a stop signal by a switch, a stop signal from another device, and any one of these stop signals. The stop signal is output to the microprocessor 1 by the signal of.

3は起動停止制御回路2に与えられる複数の停止要求
信号を入力し、これらの停止要求信号のいずれかが入力
されると、その要求信号に対応するビットのフラグを立
て保持するレジスタ手段で、内部データバスDBに接続さ
れている。
Reference numeral 3 denotes register means for inputting a plurality of stop request signals provided to the start / stop control circuit 2, and when any of these stop request signals is input, a register means for setting and holding a flag of a bit corresponding to the request signal. It is connected to the internal data bus DB.

4はDMA(ダイレクト・メモリ・アクセス)手段で、
マイクロプロセッサ1の動作とは独立して動作し、レジ
スタ手段3の内容を内部データバスDBを介して読出し、
当該データを例えば他の装置に転送する。
4 is a DMA (Direct Memory Access) means,
It operates independently of the operation of the microprocessor 1, reads the contents of the register means 3 via the internal data bus DB,
The data is transferred to another device, for example.

マイクロプロセッサ1は、この装置の主要な構成要素
で、内部データバスDBを介して図示してないが、各種の
メモリやI/O装置等に結合している。このマイクロプロ
セッサは内部の故障によっても停止するが、起動停止制
御回路2からの停止信号によっても停止するようになっ
ている。
The microprocessor 1 is a main component of this device, and is connected to various memories, I / O devices, and the like via an internal data bus DB (not shown). The microprocessor is stopped by an internal failure but is stopped by a stop signal from the start / stop control circuit 2.

この様に構成した装置の動作を次に説明する。 The operation of the device configured as described above will be described below.

第2図は、この装置の動作の一例を示すフローチャー
トである。
FIG. 2 is a flowchart showing an example of the operation of this device.

マイクロプロセッサ1は、動作正常時において、内部
データバスDBを介して他のメモリやI/O装置との間でデ
ータのやり取りを行い、各種の仕事を処理している。
During normal operation, the microprocessor 1 exchanges data with other memories and I / O devices via the internal data bus DB to process various jobs.

いま、例えば、停止スイッチが駆動されたり、システ
ムの動作に不具合が発生しマイクロプロセッサ1の動作
を停止すべきと判断されると、起動・停止制御回路2に
何等かの停止要求信号が印加される(ステップ1)。
Now, for example, when the stop switch is driven or it is determined that the operation of the system should be stopped and the operation of the microprocessor 1 should be stopped, some kind of stop request signal is applied to the start / stop control circuit 2. (Step 1).

起動・停止制御回路2は、この停止要求信号を受ける
とマイクロプロセッサ1に対して、プロセッサ停止信号
を出力する。また、レジスタ手段3は、入力された停止
信号の種類に応じたビットのフラグを立てて、これを記
憶する(ステップ2)。
Upon receiving the stop request signal, the start / stop control circuit 2 outputs a processor stop signal to the microprocessor 1. Further, the register means 3 sets a bit flag according to the type of the input stop signal and stores it (step 2).

マイクロプロセッサ1は、プロセッサ停止信号を受け
ると、直ちに停止する(ステップ3)。
Upon receiving the processor stop signal, the microprocessor 1 immediately stops (step 3).

これにより、マイクロプロセッサ1による仕事処理は
停止し、内部データバスDBにつながる各種のメモリやI/
Oへのアクセスも停止する。
As a result, the work processing by the microprocessor 1 is stopped and various memories and I / O connected to the internal data bus DB are stopped.
Access to O will also be stopped.

その後、マイクロプロセッサ1の停止の要因解析時に
おいて、DMA手段4につながる他の装置が、DMA手段4を
起動し、レジスタ手段3の内容を読出して、どの様な種
類な停止要求信号によってマイクロプロセッサ1が停止
したかを知る(ステップ4)。
After that, when the cause of the stop of the microprocessor 1 is analyzed, another device connected to the DMA means 4 activates the DMA means 4, reads the contents of the register means 3, and sends a microprocessor with any kind of stop request signal. Know if 1 has stopped (step 4).

なお、マイクロプロセッサ1が停止する要因として、
外部からの停止要求信号による場合の外に、内部故障が
あるが、レジスタ手段3のいずれのフラグも立っていな
い場合、マイクロプロセッサ1の停止は、内部故障によ
るものと判断される。
In addition, as a factor that the microprocessor 1 is stopped,
When there is an internal failure other than the case of a stop request signal from the outside, but none of the flags of the register means 3 are set, it is determined that the stop of the microprocessor 1 is due to the internal failure.

<考案の効果> 以上詳細に説明したように、本考案によればマイクロ
プロセッサ1が何等かの要因で停止した場合において、
その要因をレジスタ手段3の内容から容易に判断するこ
とができる。従って、マイクロプロセッサ1を再起動す
るか否かの判断や、異常個所の予測を的確に行うことが
できる。
<Effect of the Invention> As described in detail above, according to the present invention, when the microprocessor 1 is stopped due to some cause,
The factor can be easily determined from the contents of the register means 3. Therefore, it is possible to accurately judge whether or not to restart the microprocessor 1 and accurately predict the abnormal portion.

【図面の簡単な説明】[Brief description of drawings]

第1図は本考案の一実施例の構成ブロック図、第2図は
動作の一例を示すフローチャートである。 1……マイクロプロセッサ 2……起動・停止制御回路 3……レジスタ手段 4……DMA手段 DS……内部データバス
FIG. 1 is a configuration block diagram of an embodiment of the present invention, and FIG. 2 is a flow chart showing an example of the operation. 1 ... Microprocessor 2 ... Start / stop control circuit 3 ... Register means 4 ... DMA means DS ... Internal data bus

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of utility model registration request] 【請求項1】マイクロプロセッサと、 複数の停止要求信号のいずれかを受け前記マイクロプロ
セッサに対して停止信号を出力する起動停止制御回路
と、 前記複数の停止要求信号を入力しこれらの停止要求信号
を保持するレジスタ手段と、 前記マイクロプロセッサの動作とは独立して動作し前記
レジスタ手段の内容を内部バスを介して読出し、当該デ
ータを転送するDMA手段と を備えたマイクロプロセッサ装置。
1. A microprocessor, a start / stop control circuit for receiving one of a plurality of stop request signals and outputting a stop signal to the microprocessor, and a plurality of stop request signals for inputting the plurality of stop request signals. A microprocessor device comprising: register means for holding the data; and DMA means for operating independently of the operation of the microprocessor to read the contents of the register means via an internal bus and transfer the data.
JP5944489U 1989-05-23 1989-05-23 Microprocessor device Expired - Fee Related JP2503838Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5944489U JP2503838Y2 (en) 1989-05-23 1989-05-23 Microprocessor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5944489U JP2503838Y2 (en) 1989-05-23 1989-05-23 Microprocessor device

Publications (2)

Publication Number Publication Date
JPH02149444U JPH02149444U (en) 1990-12-20
JP2503838Y2 true JP2503838Y2 (en) 1996-07-03

Family

ID=31585940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5944489U Expired - Fee Related JP2503838Y2 (en) 1989-05-23 1989-05-23 Microprocessor device

Country Status (1)

Country Link
JP (1) JP2503838Y2 (en)

Also Published As

Publication number Publication date
JPH02149444U (en) 1990-12-20

Similar Documents

Publication Publication Date Title
JPH05250305A (en) Data transfer control system
JPH0496163A (en) Dma controller
JP2503838Y2 (en) Microprocessor device
JPH11232211A (en) Dma control device and its method
JPH0330917Y2 (en)
JPH0250495B2 (en)
JPS6037062A (en) Memory reading-out method
JPH0399326A (en) Microprogram loading method, loading controller, information processor, and information processing system
JP2869205B2 (en) Repeater circuit for data processing device
JPH03119449A (en) Calculating device
JPH064469A (en) Input/output device control system
JPS61117651A (en) Interface device
JPH0562791B2 (en)
JPH1027153A (en) Bus transfer device
JPH02125303A (en) Programmable controller
JPH08202647A (en) Virtual port for computer input and output device
JPH0652333A (en) Single chip microcomputer
JPH0520252A (en) Registering system for information processing system
JPH0821021B2 (en) Data processing device
JPH0635750A (en) Semiconductor integrated circuit device
JPH0315948A (en) Address bus test system
JPS59169650U (en) Debugging device
JPS5887612A (en) Controlling and diagnosing device for input and output
JPH03252830A (en) Debugging mechanism for information processor
JPH0721083A (en) Memory reader

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees