JP2502536B2 - Pattern formation method - Google Patents

Pattern formation method

Info

Publication number
JP2502536B2
JP2502536B2 JP61187124A JP18712486A JP2502536B2 JP 2502536 B2 JP2502536 B2 JP 2502536B2 JP 61187124 A JP61187124 A JP 61187124A JP 18712486 A JP18712486 A JP 18712486A JP 2502536 B2 JP2502536 B2 JP 2502536B2
Authority
JP
Japan
Prior art keywords
etching
opening
groove
dry etching
condition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61187124A
Other languages
Japanese (ja)
Other versions
JPS6343321A (en
Inventor
徳彦 玉置
正文 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61187124A priority Critical patent/JP2502536B2/en
Publication of JPS6343321A publication Critical patent/JPS6343321A/en
Application granted granted Critical
Publication of JP2502536B2 publication Critical patent/JP2502536B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、高密度・高精度に1μm以下の線幅の非常
に垂直性の良い溝などの開口部を形成するパターン形成
方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pattern forming method for forming an opening such as a groove having a line width of 1 μm or less and having a very good verticality with high density and high accuracy.

従来の技術 半導体集積回路は近年特に高密度化に進んでおり、素
子間分離やキャパシタに半導体基板表面に形成された深
い(3μm以上)溝を利用するという試みがなされてい
る。これら素子間トレンチ分離やトレンチキャパシタは
トレンチエッチング工程後に埋め込み工程が必要となる
為、溝形状が逆テーパー状になったりすると埋め込み工
程でトレンチ内に空洞ができ長期信頼性等に問題がでて
くる。
2. Description of the Related Art In recent years, semiconductor integrated circuits have been particularly highly densified, and attempts have been made to utilize deep (3 μm or more) grooves formed on the surface of a semiconductor substrate for element isolation and capacitors. These inter-element trench isolations and trench capacitors require an embedding step after the trench etching step. Therefore, if the groove shape becomes an inverse taper, cavities will be created in the trench during the embedding step, and problems such as long-term reliability will arise. .

またテーパーを順方向にかけすぎると1μm以下の線
幅の溝では溝深さに大きな制限がでてくる。以上のよう
な点から溝形状は側面の垂直性が非常に重要であり、そ
れが制御できるかどうかがポイントとなっている。
If the taper is applied in the forward direction too much, the groove depth of the groove having a line width of 1 μm or less is greatly limited. From the above points, the verticality of the side surface is very important for the groove shape, and the point is whether it can be controlled.

現在、トレンチエッチングの主流は、R.I.E(リアク
ティブ イオン エッチング)であるが、RIEで形成す
るトレンチが、溝幅1μm以下,溝深さ3μm以上程度
のものとなると、エッチャント(イオン)の入射角度・
イオンの溝内での散乱・エッチング生成物の蒸発・溝内
に発生する電界の影響などが、溝がまだ浅い時点でのエ
ッチングと溝が深くなってときとで変化し、溝上部から
底部まで垂直にエッチングを行なうのが非常に難しくな
る。
Currently, the mainstream of trench etching is RIE (Reactive Ion Etching). However, if the trench formed by RIE has a groove width of 1 μm or less and a groove depth of 3 μm or more, the incident angle of the etchant (ion)
The scattering of ions in the groove, the evaporation of etching products, and the effect of the electric field generated in the groove change between etching when the groove is still shallow and when the groove becomes deeper. Vertical etching becomes very difficult.

このような理由から、良好な(垂直な)トレンチ形状
を出す為に側面へのデポ物を利用する試みが数多くなさ
れている。これらは、M.sato and Y.Arita“Energy Dis
tribution and Directionality of Ion in Reactive lo
n Etch"1984ドライプロセス シンポジウム(Dry Proce
ss Symposium)V−4p109〜114.M.Sato et.al“Etched
Shape Control of Single Crystallin Silicon in Reac
tive lon Etching Containing Chlorin"1985ドライプロ
セスシンポジウム(Dry Process Symposium)1V−4p102
〜107に示されている。
For this reason, many attempts have been made to utilize the side deposits in order to obtain a good (vertical) trench shape. These are M.sato and Y.Arita “Energy Dis
tribution and Directionality of Ion in Reactive lo
n Etch "1984 Dry Process Symposium (Dry Proce
ss Symposium) V-4p109〜114.M.Sato et.al “Etched
Shape Control of Single Crystallin Silicon in Reac
tive lon Etching Containing Chlorin "1985 Dry Process Symposium 1V-4p102
~ 107.

発明が解決しようとする問題点 前述した側面へのデポ物は良好な形状を得る為にはあ
る程度は許さなければならないが、デポ物の厚みが溝幅
と同じオーダーになったり(例えば1μmの溝幅のトレ
ンチで0.1〜0.2μmのデポ物が碓積)すると、同時に違
う溝幅のトレンチを形成しようとする場合全く異なるト
レンチ形状になってしまう。また、これらのデポ物をト
レンチ形成後除去する為にはO2プラズマやフッ酸水溶液
を用いたウェットエッチ工程が必要となるが、例えばフ
ッ酸水溶液を用いたウェットエッチ工程を追加するとSi
O2の目減りや形状の変化が発生し、イオン注入工程など
に問題が生じプロセスに制限がでてくる場合が多い。
Problems to be Solved by the Invention The deposits on the above-mentioned side surface must be allowed to some extent in order to obtain a good shape, but the thickness of the deposits may be the same order as the groove width (for example, a groove of 1 μm). When deposits of 0.1 to 0.2 μm are piled up in a trench having a width), when a trench having a different groove width is formed at the same time, the trench shape becomes completely different. Further, in order to remove these deposits after forming the trench, a wet etching process using O 2 plasma or a hydrofluoric acid aqueous solution is required. For example, if a wet etching process using a hydrofluoric acid aqueous solution is added,
In many cases, the amount of O 2 is reduced and the shape is changed, which causes a problem in the ion implantation process and the like, which limits the process.

このデポ物を利用しなければいけないという背景に
は、前述したように溝が浅い時点と溝が深くなってゆく
時点での最適エッチング条件が異なるにもかかわらず、
同条件でエッチングを行なおうとすることがある。
The reason why this deposit must be used is that, although the optimum etching conditions differ when the groove is shallow and when the groove becomes deeper as described above,
There are cases where etching is attempted under the same conditions.

問題点を解決する為の手段 本発明はデポ物の碓積を最小限に抑えながら良好なパ
ターン形状を得るために、溝などの開口部が深まるにつ
れRIE等では真空度を良くするあるいはパワーを上げる
などにより、イオンのエネルギーを高くし開口部の深さ
に応じたその時点での最適エッチング条件でエッチング
を行なおうとするものである。
Means for Solving the Problems In order to obtain a good pattern shape while minimizing the accumulation of deposits, the present invention improves the degree of vacuum or power in RIE etc. as the opening such as a groove deepens. By raising the energy of the ions, the etching is performed under the optimum etching conditions at that time according to the depth of the opening.

作用 一般にRIE等でイオンのエネルギーを高くする方向に
エッチング条件を変化させてゆくと、イオンの半導体基
板に対する垂直方向の速度成分は水平方向に対して大き
くなってゆく傾向をとる。またエッチングを化学的エッ
チングと物理的エッチングに単純に分類すると、イオン
のエネルギーが大きくなる程、物理的エッチングの要素
が大きくなりエッチングは異方性を持つ方向に変化して
ゆく。しかし、物理的エッチングはイオンの物理的な衝
撃によりエッチングを促進させるのであるから、耐エッ
チングマスクと半導体基板とのエッチング選択性は悪く
なり、結果としてマスク(SiO2,レジスト等)からのエ
ッチング生成物の量が多くなり開口部内への再付着の割
合が増すことになる。
Action Generally, when the etching conditions are changed by RIE or the like to increase the energy of ions, the velocity component of ions in the vertical direction with respect to the semiconductor substrate tends to increase in the horizontal direction. When the etching is simply classified into chemical etching and physical etching, the element of physical etching increases as the ion energy increases, and the etching changes to have anisotropy. However, since physical etching accelerates etching by physical impact of ions, the etching selectivity between the etching resistant mask and the semiconductor substrate deteriorates, and as a result, etching generated from the mask (SiO 2 , resist, etc.) The amount of the substance increases and the rate of redeposition in the opening increases.

後述するように開口部深さが深くなってもイオンのエ
ネルギーを小さいままにするとイオンの方向性が開口部
の影響(イオンの側面での反射・開口部内にかかる電界
等)を受けやすくなり、また開口部が深くなるにつれ開
口部内でのイオンの散乱などによりイオンのエネルギー
が消費され、開口部がふくらんだり、ゆがんだりという
現象が起きてしまう。また、最初からイオンのエネルギ
ーを大きくしてしまうと開口部のゆがみなどはなくなる
が、耐エッチングマスクから開口部へのテポ物が多くな
り、デポ物の除去が困難となったり開口部形状がV字形
になったりという問題点が出てくる。
As will be described later, if the ion energy is kept small even if the depth of the opening becomes deep, the directionality of the ion is easily affected by the opening (reflection on the side surface of the ion, electric field applied inside the opening, etc.), Further, as the opening becomes deeper, ion energy is consumed due to scattering of ions in the opening, and the phenomenon that the opening expands or warps occurs. Further, if the energy of the ions is increased from the beginning, the distortion of the opening disappears, but the amount of deposits from the etching-resistant mask to the opening increases, and it becomes difficult to remove the deposits or the shape of the opening becomes V. There is a problem that it becomes a glyph.

本発明では開口部の浅い時点ではイオンのエネルギー
を小さくして化学的エッチングの割合を大きくしエッチ
ング生成物の再付着を抑制し、開口部深さが深くなるに
つれイオンのエネルギーを大きくして物理的エッチング
の割合を増加させ、側壁デポ物やイオンエネルギー自体
を開口部深さに合わせて最適化し、良好な形状を得るも
のである。
In the present invention, when the opening is shallow, the energy of the ions is reduced to increase the ratio of chemical etching to suppress the reattachment of etching products, and the energy of the ions is increased to increase the physical energy as the depth of the opening becomes deeper. By increasing the ratio of selective etching and optimizing the side wall deposits and ion energy itself according to the depth of the opening, a good shape is obtained.

実施例 第1図は本発明の一実施例によるトレンチエッチング
の一実施例の形状(断面図)であり、第2図は第1図の
エッチングを行なう際に使用したそれぞれのエッチング
条件で、エッチング条件を変化させずにエッチングした
ときの溝形状を示したものである。
Embodiment FIG. 1 shows the shape (cross-sectional view) of an embodiment of trench etching according to an embodiment of the present invention, and FIG. 2 shows the etching conditions under which the etching of FIG. 1 was performed. It shows the groove shape when etching is performed without changing the conditions.

ここでは半導体基板として比抵抗5〜10Ω・cmのP型
シリコン基板2を、耐エッチングマスクとして1μm厚
のシリコン酸化膜1を用い、反応性イオンエッチング
(RIE)でエッチングを行ないSi溝3を形成した。エッ
チング条件としてはSi溝を形成する代表的なガス条件の
一つとして知られているSiCl4,Cl2,SF6の混合ガスを
使用した。
Here, a P-type silicon substrate 2 having a specific resistance of 5 to 10 Ω · cm is used as a semiconductor substrate, and a silicon oxide film 1 having a thickness of 1 μm is used as an etching resistant mask, and etching is performed by reactive ion etching (RIE) to form a Si groove 3. did. As the etching condition, a mixed gas of SiCl 4 , Cl 2 , and SF 6 , which is known as one of the typical gas conditions for forming the Si groove, was used.

RIEでのイオンの平均エネルギーはVDCが大きくなる程
大きくなるという関係があり、通常ガス条件(ガス種・
構成比・流量)を固定した場合、真空度を良くするある
いはRFパワーを大きくすることによりVDCは大きくな
り、したがってイオンエネルギーも大きくなる傾向にあ
る。第2図(a),(b),(c)のエッチングを行な
った条件はそれぞれ(a)SiCl4:20sccm,Cl2:10sccm,SF
6:12sccm 9Pa 550W,(b)SiCl4:20sccm,Cl2:10sccm,SF
6:12sccm 6Pa,550W,(c)SiCl4:20sccm,Cl2:10sccm,SF
6:12sccm,6Pa,600Wである。ガス条件は(a),
(b),(c)同じに設定してあるが(b)条件は
(a)条件より真空度が良くイオンのエネルギーが大き
い条件となっており、(c)条件は(b)条件よりRFパ
ワーが大きくイオンのエネルギーが大きい条件である。
ちなみにイオンエネルギーの測定は行なっていないが、
VDCについては(a),(b),(c)条件においてそ
れぞれ50,60,80Vが得られている。VDCが比較的低いのは
これがマグネトロンを用いたRIE装置でのデータである
為で、通常は(a),(b),(c)条件でそれぞれV
DCは250,300,350V程度である。第2図に示すようにイオ
ンのエネルギーが大きくなるにつれて側壁デポ物4(第
2図cに示す)は増え、溝が狭くなってゆくことがわか
る。またイオンのエネルギーがこの3条件の中では中間
なものにあたる(b)において、溝の上部と溝の下部で
の溝側壁の傾きが異なり、溝の上部と下部でのエッチン
グの状態が異なっていることがわかる。
There is a relationship that the average energy of ions in RIE increases as V DC increases.
When the composition ratio / flow rate) is fixed, VDC is increased by increasing the vacuum degree or increasing the RF power, and therefore the ion energy also tends to be increased. Figure 2 (a), (b), the conditions of performing the etching of (c), respectively (a) SiCl 4: 20sccm, Cl 2: 10sccm, SF
6 : 12sccm 9Pa 550W, (b) SiCl 4 : 20sccm, Cl 2 : 10sccm, SF
6 : 12sccm 6Pa, 550W, (c) SiCl 4 : 20sccm, Cl 2 : 10sccm, SF
6 : 12sccm, 6Pa, 600W. Gas conditions are (a),
(B) and (c) are set the same, but the condition (b) is a condition that the degree of vacuum is higher and the energy of the ions is larger than the condition (a), and the condition (c) is RF than the condition (b). This is a condition where the power is large and the energy of the ions is large.
By the way, although the ion energy is not measured,
Regarding V DC , 50, 60, and 80 V are obtained under the conditions (a), (b), and (c), respectively. The reason that V DC is relatively low is that this is the data obtained by the RIE device using the magnetron, and normally, under the conditions (a), (b), and (c)
DC is about 250,300,350V. As shown in FIG. 2, as the ion energy increases, the number of side wall deposits 4 (shown in FIG. 2c) increases, and the groove becomes narrower. Further, in (b) where the ion energy is intermediate among these three conditions, the inclination of the groove side wall is different between the upper part of the groove and the lower part of the groove, and the etching state is different between the upper part and the lower part of the groove. I understand.

これらの現象はイオンエネルギーそのものまたイオン
エネルギーに対応するデポ物の変化により起こる訳であ
るが、本発明では第1図に示すように、まずイオンのエ
ネルギーが小さな(a)条件で一定時間(30sec)エッ
チングし、その後ひき続き(b)条件でまた一定時間
(120sec)エッチングし、さらにひき続きイオンのエネ
ルギーが大きな条件(c)条件で150secエッチングを行
ない溝深さに対応するエッチング条件の最適化により良
好な形状を得た。ガス条件を変えることによってイオン
エネルギーを変化させることももちろんできるが、量産
を考えた場合、ガス種を変えるということは、装置への
ガス配管の複雑化・ガス雰囲気の変化によるエッチング
の低信頼性・ガス条件を切り換えることによるスループ
ットの低下などの問題点があり、同一ガス条件にするこ
とが望ましい。
These phenomena are caused by the change of the ion energy itself or the deposit material corresponding to the ion energy. In the present invention, as shown in FIG. 1, first, the ion energy is small (a) for a fixed time (30 seconds). ) Etching, then continue etching for a certain period of time (120 seconds) under the condition (b), and continue for 150 seconds under the condition that the ion energy is large (c). Optimization of etching conditions corresponding to the groove depth As a result, a good shape was obtained. Of course, it is possible to change the ion energy by changing the gas conditions, but in the case of mass production, changing the gas species means complicated gas piping to the equipment and low reliability of etching due to changes in the gas atmosphere.・ It is desirable to use the same gas conditions because there are problems such as a decrease in throughput due to switching gas conditions.

またここではRIEに本発明を適用した一実施例につい
て述べたが、ECR(エレクトロン・サイクロトン・レゾ
ナンス)を利用したプラズマエッチングにおいても同様
なことが言える。
In addition, although one embodiment in which the present invention is applied to RIE has been described here, the same can be said for plasma etching using ECR (electron cycloton resonance).

発明の効果 以上説明した発明により、溝幅1μm以下の溝形成に
おいてその形状を容易にコントロールすることが可能に
なった。今後半導体集積回路がますます高密度化してゆ
く中で素子間分離やトレンチキャパシタなどさまざまな
用途に用いられる溝形成技術として極めて工業的価値の
高いものである。
EFFECTS OF THE INVENTION The invention described above makes it possible to easily control the shape of a groove having a groove width of 1 μm or less. As semiconductor integrated circuits become more and more dense in the future, they will be of extremely high industrial value as groove formation technology used for various applications such as element isolation and trench capacitors.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例方法により形成された溝の断
面図、第2図は溝形成技術におけるエッチング条件を変
えた場合に形成された溝の断面図である。 1……シリコン酸化膜、2……シリコン基板、3……
溝。
FIG. 1 is a sectional view of a groove formed by a method of one embodiment of the present invention, and FIG. 2 is a sectional view of a groove formed when etching conditions in the groove forming technique are changed. 1 ... Silicon oxide film, 2 ... Silicon substrate, 3 ...
groove.

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】第1のエッチング条件で行なう第1のドラ
イエッチング工程と、前記第1のドライエッチング工程
の後に行い前記第1のエッチング条件よりもイオンエネ
ルギーの高い第2のエッチング条件で行なう第2のドラ
イエッチング工程とを有する複数のドライエッチング工
程により幅が1μm以下で所望の深さを有する開口部を
形成するパターン形成方法であって、前記第1のエッチ
ング条件が、そのエッチング条件により前記開口部を形
成した場合に前記開口部の上部の面積が前記開口部の下
部の面積よりも小さくなるエッチング条件であり、前記
第2のエッチング条件が、そのエッチング条件により前
記開口部を形成した場合に前記開口部側壁に堆積膜が形
成されることにより前記開口部の上部の面積が前記開口
部の下部の面積よりも大きくなるエッチング条件である
ことを特徴とするパターン形成方法。
1. A first dry etching step performed under a first etching condition, and a second etching condition performed after the first dry etching step and having a higher ion energy than the first etching condition. 2. A pattern forming method, wherein an opening having a width of 1 μm or less and a desired depth is formed by a plurality of dry etching steps including two dry etching steps, wherein the first etching condition depends on the etching condition. When the area of the upper part of the opening is smaller than the area of the lower part of the opening when the opening is formed, and the second etching condition is that the opening is formed according to the etching condition. Since the deposited film is formed on the side wall of the opening, the area of the upper part of the opening is larger than the area of the lower part of the opening. Pattern forming method characterized in that also a larger etching conditions.
【請求項2】第2のドライエッチング工程において、真
空度を高くするか、またはRFパワーを大きくすることに
よりイオンエネルギーを大きくすることを特徴とする特
許請求の範囲第1項記載のパターン形成方法。
2. The pattern forming method according to claim 1, wherein in the second dry etching step, the ion energy is increased by increasing the degree of vacuum or increasing the RF power. .
【請求項3】ドライエッチングとしてリアクティブイオ
ンエッチングを用い、陰極降下電圧を高めることにより
イオンエネルギーを大きくすることを特徴とする特許請
求の範囲第1項記載のパターン形成方法。
3. The pattern forming method according to claim 1, wherein reactive ion etching is used as the dry etching, and the cathode energy drop is increased to increase the ion energy.
【請求項4】第1及び第2のドライエッチング工程にお
いて、ガス構成比及びガス流量を一定にしたことを特徴
とする特許請求の範囲第1項記載のパターン形成方法。
4. The pattern forming method according to claim 1, wherein the gas composition ratio and the gas flow rate are constant in the first and second dry etching steps.
JP61187124A 1986-08-08 1986-08-08 Pattern formation method Expired - Lifetime JP2502536B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61187124A JP2502536B2 (en) 1986-08-08 1986-08-08 Pattern formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61187124A JP2502536B2 (en) 1986-08-08 1986-08-08 Pattern formation method

Publications (2)

Publication Number Publication Date
JPS6343321A JPS6343321A (en) 1988-02-24
JP2502536B2 true JP2502536B2 (en) 1996-05-29

Family

ID=16200532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61187124A Expired - Lifetime JP2502536B2 (en) 1986-08-08 1986-08-08 Pattern formation method

Country Status (1)

Country Link
JP (1) JP2502536B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0822582B1 (en) * 1996-08-01 2003-10-01 Surface Technology Systems Plc Method of etching substrates
DE19736370C2 (en) * 1997-08-21 2001-12-06 Bosch Gmbh Robert Process for anisotropic etching of silicon
WO2002025714A1 (en) * 2000-09-20 2002-03-28 Infineon Technologies Sc300 Gmbh & Co. Kg A process for dry-etching a semiconductor wafer surface
FR2834382B1 (en) * 2002-01-03 2005-03-18 Cit Alcatel METHOD AND DEVICE FOR ANISOTROPIC SILICON ETCHING WITH HIGH ASPECT FACTOR
JP2005085996A (en) 2003-09-09 2005-03-31 Toshiba Corp Semiconductor device and method for manufacturing the same
GB0401622D0 (en) * 2004-01-26 2004-02-25 Oxford Instr Plasma Technology Plasma etching process
JP5172417B2 (en) * 2008-03-27 2013-03-27 Sppテクノロジーズ株式会社 Manufacturing method of silicon structure, manufacturing apparatus thereof, and manufacturing program thereof
JP5792613B2 (en) * 2011-12-28 2015-10-14 株式会社日立ハイテクノロジーズ Plasma etching method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62276829A (en) * 1986-05-26 1987-12-01 Hitachi Micro Comput Eng Ltd Method and apparatus for etching

Also Published As

Publication number Publication date
JPS6343321A (en) 1988-02-24

Similar Documents

Publication Publication Date Title
EP0388796B1 (en) Method for etching tapered vias
US7879728B2 (en) Sub-lithographic printing method
Jansen et al. The black silicon method II: The effect of mask material and loading on the reactive ion etching of deep silicon trenches
KR970007109B1 (en) Sloped contact etch process
US4472237A (en) Reactive ion etching of tantalum and silicon
JP2884970B2 (en) Dry etching method for semiconductor
JPH06177090A (en) Manufacturing method of integrated circuit and integrated circuit manufactured by said method
US4460434A (en) Method for planarizing patterned surfaces
JPH08250466A (en) Method of manufacturing deep and perpendicular structure to silicon substrate
JP2502536B2 (en) Pattern formation method
US4631248A (en) Method for forming an electrical contact in an integrated circuit
JPH0770511B2 (en) Plasma etching process for single crystal silicon with improved selectivity to silicon dioxide
EP0177105A2 (en) Method for providing a semiconductor device with planarized contacts
US5068207A (en) Method for producing a planar surface in integrated circuit manufacturing
US4654119A (en) Method for making submicron mask openings using sidewall and lift-off techniques
US4784719A (en) Dry etching procedure
US20140252589A1 (en) Charge Dissipation of Cavities
JP3094470B2 (en) Dry etching method
US4608118A (en) Reactive sputter etching of metal silicide structures
JP2000216148A (en) Device manufacturing process including dry etching
US20010051386A1 (en) Method of manufacturing a semiconductor device
US20050042837A1 (en) Method of controlling depth of trench in shallow trench isolation and method of forming trench for isolation using the same
US20050142886A1 (en) Method for forming a contact in semiconductor device
KR100277858B1 (en) Gap Filling Method for Semiconductor Devices
KR20030038651A (en) Process for selectively etching doped silicon dioxide over undoped silicon dioxide and silicon nitride

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term