JP2024530708A - 固体拡散による極浅ドーパント及びオーミックコンタクト領域 - Google Patents

固体拡散による極浅ドーパント及びオーミックコンタクト領域 Download PDF

Info

Publication number
JP2024530708A
JP2024530708A JP2024510276A JP2024510276A JP2024530708A JP 2024530708 A JP2024530708 A JP 2024530708A JP 2024510276 A JP2024510276 A JP 2024510276A JP 2024510276 A JP2024510276 A JP 2024510276A JP 2024530708 A JP2024530708 A JP 2024530708A
Authority
JP
Japan
Prior art keywords
substrate
dopant
layer
forming
shows
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2024510276A
Other languages
English (en)
Inventor
ディー クラーク，ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2024530708A publication Critical patent/JP2024530708A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

基板を処理する方法であって、半導体の隆起フィーチャを含む基板を処理チャンバ内に装填することと、原子層堆積（ＡＬＤ）によって隆起フィーチャ上にコンフォーマルドーパント層を形成することと、隆起フィーチャの上に金属層を形成することと、ドーパント層を熱処理して、ドーパント層から隆起フィーチャ内へのドーパントの拡散によって隆起フィーチャ内に極浅ドーパント領域を形成することと、金属層を熱処理して、金属層から隆起フィーチャ内への金属の拡散によって隆起フィーチャ内にオーミックコンタクト領域を形成することと、を含む方法。

Description

関連出願の相互参照
本願は、２０２１年８月２０日付出願の米国仮特許出願第６３／２３５，５９５号明細書の利益を主張するものであり、その出願を引用して本明細書に組み込む。
本発明は、一般に、基板を処理する方法に関し、特定の実施形態において、固体拡散によって極浅ドーパント及びオーミックコンタクト領域を形成することに関する。
半導体産業は、所定の半導体チップ上により大きく、より複雑な回路を製造する傾向を特徴とする。より大きく、より複雑な回路は、回路内部の個々のデバイスサイズを縮小し、デバイスを互いにより近接して配置することによって達成される。金属酸化物半導体（ＭＯＳ）又はバイポーラトランジスタ等のデバイス内部の個々のコンポーネントの寸法が縮小され、デバイスコンポーネントが互いに接近するにつれて、向上した電気的性能を得ることができる。しかし、有害な電界条件が生じないことを保証するよう、基板におけるドープ領域の形成に注意を払わなければならない。
本発明の実施形態によれば、基板を処理する方法であって、半導体の隆起フィーチャを含む基板を処理チャンバ内に装填することと、原子層堆積（ＡＬＤ）によって隆起フィーチャ上にコンフォーマルドーパント層を形成することと、隆起フィーチャの上に金属層を形成することと、ドーパント層を熱処理して、ドーパント層から隆起フィーチャ内へのドーパントの拡散によって隆起フィーチャ内に極浅ドーパント領域を形成することと、金属層を熱処理して、金属層から隆起フィーチャ内への金属の拡散によって隆起フィーチャ内にオーミックコンタクト領域を形成することと、を含む方法。
本発明の実施形態によれば、半導体デバイスを形成するための方法であって、基板上のシリコン（Ｓｉ）フィーチャと直接接触するドーパント層を形成することと、Ｓｉフィーチャ内に金属シリサイドを形成する金属を含有する金属層をドーパント層上に形成することと、熱処理を実施して、基板内へのドーパント及び金属の拡散によって、極浅ドーパント領域及び金属シリサイド領域を形成することであって、熱処理は基板をアニーリング温度に加熱することを含む、ことと、を含み、ドーパント層を形成した後、且つ熱処理の前に、基板はアニール温度未満に維持される、方法。
本発明の実施形態によれば、基板を処理する方法であって、基板を処理チャンバ内に装填することであって、基板は、側壁を有する垂直凹部を備え、側壁は、側壁の主面から横方向に突出するフィーチャを備え、フィーチャは、曝露される少なくとも３つの面を有する、ことと、第１の温度範囲で原子層堆積（ＡＬＤ）によってフィーチャの上にドーパント層を形成することであって、ドーパント層は、フィーチャの少なくとも３つの面をコンフォーマルに被覆する、ことと、第２の温度範囲でフィーチャの上に金属層を形成することと、基板を第１の温度範囲及び第２の温度範囲よりも高く維持することによってドーパント層を熱処理して、フィーチャ内に極浅ドーパント領域を形成することと、基板を第１の温度範囲及び第２の温度範囲よりも高く維持することによって金属層を熱処理して、フィーチャ内にオーミックコンタクト領域を形成することと、を含む、方法。
本発明及びその利点のより完全な理解のために、ここで、以下の記載を添付図面と併せて参照する。
一実施形態による、基板において極浅ドーパント及びオーミックコンタクト領域を形成するためのプロセスフローの断面略図を示し、図１Ａは入来する基板を示し、図１Ｂはドーパント層を形成した後の基板を示し、図１Ｃは金属層を形成した後の基板を示し、図１Ｄは熱処理中の基板を示し、図１Ｅは熱処理後の基板を示し、図１Ｆは金属層の残留物を除去した後の基板を示す。 一実施形態による、基板において極浅ドーパント及びオーミックコンタクト領域を形成するためのプロセスフローの断面略図を示し、図１Ａは入来する基板を示し、図１Ｂはドーパント層を形成した後の基板を示し、図１Ｃは金属層を形成した後の基板を示し、図１Ｄは熱処理中の基板を示し、図１Ｅは熱処理後の基板を示し、図１Ｆは金属層の残留物を除去した後の基板を示す。 一実施形態による、基板において極浅ドーパント及びオーミックコンタクト領域を形成するためのプロセスフローの断面略図を示し、図１Ａは入来する基板を示し、図１Ｂはドーパント層を形成した後の基板を示し、図１Ｃは金属層を形成した後の基板を示し、図１Ｄは熱処理中の基板を示し、図１Ｅは熱処理後の基板を示し、図１Ｆは金属層の残留物を除去した後の基板を示す。 一実施形態による、基板において極浅ドーパント及びオーミックコンタクト領域を形成するためのプロセスフローの断面略図を示し、図１Ａは入来する基板を示し、図１Ｂはドーパント層を形成した後の基板を示し、図１Ｃは金属層を形成した後の基板を示し、図１Ｄは熱処理中の基板を示し、図１Ｅは熱処理後の基板を示し、図１Ｆは金属層の残留物を除去した後の基板を示す。 一実施形態による、基板において極浅ドーパント及びオーミックコンタクト領域を形成するためのプロセスフローの断面略図を示し、図１Ａは入来する基板を示し、図１Ｂはドーパント層を形成した後の基板を示し、図１Ｃは金属層を形成した後の基板を示し、図１Ｄは熱処理中の基板を示し、図１Ｅは熱処理後の基板を示し、図１Ｆは金属層の残留物を除去した後の基板を示す。 一実施形態による、基板において極浅ドーパント及びオーミックコンタクト領域を形成するためのプロセスフローの断面略図を示し、図１Ａは入来する基板を示し、図１Ｂはドーパント層を形成した後の基板を示し、図１Ｃは金属層を形成した後の基板を示し、図１Ｄは熱処理中の基板を示し、図１Ｅは熱処理後の基板を示し、図１Ｆは金属層の残留物を除去した後の基板を示す。 別の実施形態による、基板において極浅ドーパント及びオーミックコンタクト領域を形成するためのプロセスフローの断面略図を示し、図２Ａは入来する基板を示し、図２Ｂはドーパント層を形成した後の基板を示し、図２Ｃは第１の熱処理中の基板を示し、図２Ｄは金属層を形成した後を示し、図２Ｅは第２の熱処理中の基板を示し、図２Ｆは第２の熱処理後の基板を示し、図２Ｇは金属層の残留物を除去した後の基板を示す。 別の実施形態による、基板において極浅ドーパント及びオーミックコンタクト領域を形成するためのプロセスフローの断面略図を示し、図２Ａは入来する基板を示し、図２Ｂはドーパント層を形成した後の基板を示し、図２Ｃは第１の熱処理中の基板を示し、図２Ｄは金属層を形成した後を示し、図２Ｅは第２の熱処理中の基板を示し、図２Ｆは第２の熱処理後の基板を示し、図２Ｇは金属層の残留物を除去した後の基板を示す。 別の実施形態による、基板において極浅ドーパント及びオーミックコンタクト領域を形成するためのプロセスフローの断面略図を示し、図２Ａは入来する基板を示し、図２Ｂはドーパント層を形成した後の基板を示し、図２Ｃは第１の熱処理中の基板を示し、図２Ｄは金属層を形成した後を示し、図２Ｅは第２の熱処理中の基板を示し、図２Ｆは第２の熱処理後の基板を示し、図２Ｇは金属層の残留物を除去した後の基板を示す。 別の実施形態による、基板において極浅ドーパント及びオーミックコンタクト領域を形成するためのプロセスフローの断面略図を示し、図２Ａは入来する基板を示し、図２Ｂはドーパント層を形成した後の基板を示し、図２Ｃは第１の熱処理中の基板を示し、図２Ｄは金属層を形成した後を示し、図２Ｅは第２の熱処理中の基板を示し、図２Ｆは第２の熱処理後の基板を示し、図２Ｇは金属層の残留物を除去した後の基板を示す。 別の実施形態による、基板において極浅ドーパント及びオーミックコンタクト領域を形成するためのプロセスフローの断面略図を示し、図２Ａは入来する基板を示し、図２Ｂはドーパント層を形成した後の基板を示し、図２Ｃは第１の熱処理中の基板を示し、図２Ｄは金属層を形成した後を示し、図２Ｅは第２の熱処理中の基板を示し、図２Ｆは第２の熱処理後の基板を示し、図２Ｇは金属層の残留物を除去した後の基板を示す。 別の実施形態による、基板において極浅ドーパント及びオーミックコンタクト領域を形成するためのプロセスフローの断面略図を示し、図２Ａは入来する基板を示し、図２Ｂはドーパント層を形成した後の基板を示し、図２Ｃは第１の熱処理中の基板を示し、図２Ｄは金属層を形成した後を示し、図２Ｅは第２の熱処理中の基板を示し、図２Ｆは第２の熱処理後の基板を示し、図２Ｇは金属層の残留物を除去した後の基板を示す。 別の実施形態による、基板において極浅ドーパント及びオーミックコンタクト領域を形成するためのプロセスフローの断面略図を示し、図２Ａは入来する基板を示し、図２Ｂはドーパント層を形成した後の基板を示し、図２Ｃは第１の熱処理中の基板を示し、図２Ｄは金属層を形成した後を示し、図２Ｅは第２の熱処理中の基板を示し、図２Ｆは第２の熱処理後の基板を示し、図２Ｇは金属層の残留物を除去した後の基板を示す。 別の実施形態による、基板において極浅ドーパント及びオーミックコンタクト領域を形成するためのプロセスフローの断面略図を示し、図３Ａはパターニングされたマスク層を有する入来する基板を示し、図３Ｂはドーパント層及び金属層を形成した後の基板を示し、図３Ｃは熱処理中の基板を示し、図３Ｄは金属層、ドーパント層、及びパターニングされたマスク層の残留物を除去した後の基板を示す。 別の実施形態による、基板において極浅ドーパント及びオーミックコンタクト領域を形成するためのプロセスフローの断面略図を示し、図３Ａはパターニングされたマスク層を有する入来する基板を示し、図３Ｂはドーパント層及び金属層を形成した後の基板を示し、図３Ｃは熱処理中の基板を示し、図３Ｄは金属層、ドーパント層、及びパターニングされたマスク層の残留物を除去した後の基板を示す。 別の実施形態による、基板において極浅ドーパント及びオーミックコンタクト領域を形成するためのプロセスフローの断面略図を示し、図３Ａはパターニングされたマスク層を有する入来する基板を示し、図３Ｂはドーパント層及び金属層を形成した後の基板を示し、図３Ｃは熱処理中の基板を示し、図３Ｄは金属層、ドーパント層、及びパターニングされたマスク層の残留物を除去した後の基板を示す。 別の実施形態による、基板において極浅ドーパント及びオーミックコンタクト領域を形成するためのプロセスフローの断面略図を示し、図３Ａはパターニングされたマスク層を有する入来する基板を示し、図３Ｂはドーパント層及び金属層を形成した後の基板を示し、図３Ｃは熱処理中の基板を示し、図３Ｄは金属層、ドーパント層、及びパターニングされたマスク層の残留物を除去した後の基板を示す。 更に別の実施形態による、基板上の隆起フィーチャにおいて極浅ドーパント領域を形成するためのプロセスフローの断面略図を示し、図４Ａはフィンフィーチャを有する入来する基板を示し、図４Ｂはドーパント層及び金属層を形成した後の基板を示し、図４Ｃは熱処理後の基板を示し、図４Ｄは金属層及びドーパント層の残留物を除去した後の基板を示す。 更に別の実施形態による、基板上の隆起フィーチャにおいて極浅ドーパント領域を形成するためのプロセスフローの断面略図を示し、図４Ａはフィンフィーチャを有する入来する基板を示し、図４Ｂはドーパント層及び金属層を形成した後の基板を示し、図４Ｃは熱処理後の基板を示し、図４Ｄは金属層及びドーパント層の残留物を除去した後の基板を示す。 更に別の実施形態による、基板上の隆起フィーチャにおいて極浅ドーパント領域を形成するためのプロセスフローの断面略図を示し、図４Ａはフィンフィーチャを有する入来する基板を示し、図４Ｂはドーパント層及び金属層を形成した後の基板を示し、図４Ｃは熱処理後の基板を示し、図４Ｄは金属層及びドーパント層の残留物を除去した後の基板を示す。 更に別の実施形態による、基板上の隆起フィーチャにおいて極浅ドーパント領域を形成するためのプロセスフローの断面略図を示し、図４Ａはフィンフィーチャを有する入来する基板を示し、図４Ｂはドーパント層及び金属層を形成した後の基板を示し、図４Ｃは熱処理後の基板を示し、図４Ｄは金属層及びドーパント層の残留物を除去した後の基板を示す。 更に別の実施形態による、基板上の隆起フィーチャにおいて極浅ドーパント領域を形成するためのプロセスフローの断面略図を示し、図５Ａはナノワイヤフィーチャを有する入来する基板を示し、図５Ｂはドーパント層及び金属層を形成した後の基板を示し、図５Ｃは熱処理後の基板を示し、図５Ｄは金属層及びドーパント層の残留物を除去した後の基板を示し、図５Ｅはソース／ドレイン領域のエピタキシャル成長後の基板を示す。 更に別の実施形態による、基板上の隆起フィーチャにおいて極浅ドーパント領域を形成するためのプロセスフローの断面略図を示し、図５Ａはナノワイヤフィーチャを有する入来する基板を示し、図５Ｂはドーパント層及び金属層を形成した後の基板を示し、図５Ｃは熱処理後の基板を示し、図５Ｄは金属層及びドーパント層の残留物を除去した後の基板を示し、図５Ｅはソース／ドレイン領域のエピタキシャル成長後の基板を示す。 更に別の実施形態による、基板上の隆起フィーチャにおいて極浅ドーパント領域を形成するためのプロセスフローの断面略図を示し、図５Ａはナノワイヤフィーチャを有する入来する基板を示し、図５Ｂはドーパント層及び金属層を形成した後の基板を示し、図５Ｃは熱処理後の基板を示し、図５Ｄは金属層及びドーパント層の残留物を除去した後の基板を示し、図５Ｅはソース／ドレイン領域のエピタキシャル成長後の基板を示す。 更に別の実施形態による、基板上の隆起フィーチャにおいて極浅ドーパント領域を形成するためのプロセスフローの断面略図を示し、図５Ａはナノワイヤフィーチャを有する入来する基板を示し、図５Ｂはドーパント層及び金属層を形成した後の基板を示し、図５Ｃは熱処理後の基板を示し、図５Ｄは金属層及びドーパント層の残留物を除去した後の基板を示し、図５Ｅはソース／ドレイン領域のエピタキシャル成長後の基板を示す。 更に別の実施形態による、基板上の隆起フィーチャにおいて極浅ドーパント領域を形成するためのプロセスフローの断面略図を示し、図５Ａはナノワイヤフィーチャを有する入来する基板を示し、図５Ｂはドーパント層及び金属層を形成した後の基板を示し、図５Ｃは熱処理後の基板を示し、図５Ｄは金属層及びドーパント層の残留物を除去した後の基板を示し、図５Ｅはソース／ドレイン領域のエピタキシャル成長後の基板を示す。 様々な実施形態による、極浅ドーパント領域を形成する方法のプロセスフロー図を示し、図６Ａは一実施形態を示し、図６Ｂは別の実施形態を示し、図６Ｃは代替の実施形態を示す。 様々な実施形態による、極浅ドーパント領域を形成する方法のプロセスフロー図を示し、図６Ａは一実施形態を示し、図６Ｂは別の実施形態を示し、図６Ｃは代替の実施形態を示す。 様々な実施形態による、極浅ドーパント領域を形成する方法のプロセスフロー図を示し、図６Ａは一実施形態を示し、図６Ｂは別の実施形態を示し、図６Ｃは代替の実施形態を示す。
本願は、基板を処理する方法に関し、特に、固体拡散によって極浅ドーパント及びオーミックコンタクト領域を形成することに関する。ＭＯＳデバイスにおけるトランジスタゲート及びバイポーラデバイスにおけるエミッタ領域等のデバイスコンポーネントの大きさが縮小されると、半導体基板内に形成されるドープ領域の接合深さも減少させなければならない。均一なドーピングプロファイル及び高い表面濃度を有する浅い接合の形成は、達成するのが極めて困難であることが証明されている。一般的に用いられる技術は、イオン注入装置によりドーパント原子を基板に注入することである。イオン注入において、高エネルギーのドーパント原子が高速で基板の表面に衝突し、その後のアニーリングプロセスによって基板に打ち込まれる。この方法は、適度に深い接合を有するドープ領域の形成に有効であることが証明されている一方で、イオン注入を用いる極浅接合の形成は極めて困難である。基板内部の付勢されたドーパント原子の経路と注入均一性の両方は、浅い注入接合を形成するのに必要な低いエネルギーで制御するのが困難である。付勢されたドーパント原子の注入は、基板内の結晶格子を損傷させ、修復が困難である。格子損傷から生じる転位は、浅い接合を横切って容易にスパイクし、接合を横切る電流漏れを引き起こす可能性がある。その上、シリコン内で急速に拡散するホウ素等のｐ型ドーパントの注入は、結果として、ドーパント原子が基板内に導入された後にドーパント原子の過剰な分散を生じる。その場合、基板内の特定領域、特に基板の表面に、高度に閉じ込められた濃度のｐ型ドーパント原子を形成することが困難になる。
加えて、ドープされた３次元構造を利用する、トランジスタ及びメモリデバイスのための新しいデバイス構造が実装されつつある。かかるデバイスの例は、フィン電界効果トランジスタ（ＦｉｎＦＥＴ）、トライゲートＦＥＴ、リセスチャネルトランジスタ（ＲＣＡＴ）、及び埋め込みダイナミックランダムアクセスメモリ（ＥＤＲＡＭ）トレンチを含むが、これらに限定されるものではない。これらの構造を均一にドープするために、コンフォーマルなドーピング方法を有することが望ましい。イオン注入プロセスは、実質上見通し線であり、従って、フィン及びトレンチ構造を均一にドープするよう、特別な基板配向を必要とする。加えて、高デバイス密度において、シャドーイング効果が、イオン注入技術によるフィン構造の均一なドーピングを極めて困難にするか、又は不可能でさえある。従来のプラズマドーピング及び原子層ドーピングは、３次元半導体構造のコンフォーマルドーピングを実証した技術であるが、これらのそれぞれは、理想的な条件下でアクセスすることができるドーパント密度及び深さの範囲に限定される。更に、高度な半導体ノードにおいて、ドーパントレベルを上げ続けることができないこと、並びにフェルミレベルピニングから生じるショットキー障壁のために、接触抵抗がますます問題になってきている。
本願の実施形態は、これらの困難の幾つかを克服する極浅ドーパント及びオーミックコンタクト領域を形成するための方法を提供する。オーミックコンタクト領域は、電流が印加電圧と共に線形に変化する低抵抗接合（非整流）を含んでもよい。
基板層内への固相拡散によって半導体デバイス内に極浅ドーパント及びオーミックコンタクト領域を形成するための方法を、様々な実施形態において開示する。オーミックコンタクト領域の形成（金属／半導体複合体、例えばＮｉＳｉ又はＴｉＳｉを形成する反応による）は、「雪かき効果」及び半導体基板を置換的にドープする傾向があるドーパントの活性化に起因して、基板層へのドーパント拡散を高めると考えられる。
様々な実施形態において、固相拡散による極浅ドーパント及びオーミックコンタクト領域のための方法は、従来のイオン注入プロセスに勝る、低抵抗接合及び３Ｄ構造（即ち、非平面構造）における適用性を含む様々な利点を提供する可能性がある。原子層堆積（ＡＬＤ）を用いて、様々な３Ｄ構造に適用可能なコンフォーマルドーパント層を形成してもよい。従って、本願において開示する方法は、イオン注入プロセスを置換するために、又はある特定の実施形態において、イオン注入プロセスを補完するために利用され、組み合わせて利用されてもよい。
極浅ドーパント及びオーミックコンタクト領域は、例えば、平面トランジスタ、ＦｉｎＦＥＴ、又はトライゲートＦＥＴのためのソース－ドレイン拡張部を含んでもよい。極浅ドーパント及びオーミックコンタクト領域の他の用途は、閾値電圧（Ｖｔ）を設定するリプレースメントゲートプロセスフローにおけるチャネルドーピング、Ｖｔを設定するＦｉｎＦＥＴ用、若しくはバルクＦｉｎＦＥＴにおける電気的パンチスルーを阻止するフィン／ＳＴＩ界面におけるチャネルドーピング、又は極薄シリコンオンインシュレータ（ＥＴ－ＳＯＩ）デバイス用、平面又はＦｉｎＦＥＴを含むＥＴ－ＳＯＩデバイス用の接地面ドーピング、及び埋め込みＤＲＡＭキャパシタ用のドーピングトレンチを含んでもよいが、これらに限定されるものではない。極薄の代替半導体チャネルを有するデバイス、例えば、ゲルマニウムオンインシュレータデバイス（ＧｅＯＩ）又はＧｅ ＦｉｎＦＥＴ、及び、ＧａＡｓ、ＩｎＳｂ、ＩｎＡｓ、ＩｎＧａＡｓ、又はＩｎＧａＳｂ ＦｉｎＦＥＴ等の化合物半導体チャネルデバイスもまた、開示する方法を用いてドープされてもよい。加えて、ＥＤＲＡＭデバイス等のアモルファスＳｉ又は多結晶Ｓｉ層において形成されるデバイスは、開示された方法を利用してＳｉドーピングレベルを調整してもよい。更に、本開示の実施形態は、ゲートオールアラウンド（ＧＡＡ）及びナノワイヤトランジスタ構造を含むＣＭＯＳデバイスに適用されてもよい。
以下において、ドーパント及び金属拡散の両方に対して共通の熱処理による固相拡散によって、極浅ドーパント及びオーミックコンタクト領域を形成するための方法を、図１Ａ～１Ｆを参照して説明する。次に、別々の熱処理による方法を、図２Ａ～２Ｇを参照して説明する。更なる実施形態を、図３Ａ～３Ｄ（パターニングされたマスク層を有する）、図４Ａ～４Ｄ（フィン構造の場合）、及び図５Ａ～５Ｅ（ナノワイヤ構造の場合）を参照して説明する。例示的なプロセスフロー図を、図６Ａ～６Ｃに示している。この開示における全ての図は、例示だけを目的として描かれており、フィーチャのアスペクト比を含めて縮尺通りとは限らない。
関連技術の当業者には様々な実施形態が、１つ以上の特定の詳細事項無しに、又は他の代替的及び／又は追加的な方法、材料、或いは要素を用いて実施できることが認識されよう。他の例において、本発明の様々な実施形態の態様が分かり難くなるのを避けるため、公知の構造、材料、又は動作を詳細に図示又は記述していない。同様に、説明目的で、本発明を完全に理解いただけるよう、特定の番号、材料、及び構成を開示している。更に、図に示す様々な実施形態は例示的表現であり、必ずしも定縮尺では描画されていないことを理解されたい。
図１Ａ～１Ｆは、一実施形態による、基板１００において極浅ドーパント及びオーミックコンタクト領域を形成するためのプロセスフローの断面略図を示している。
図１Ａは、基板１００の断面略図を示している。様々な実施形態において、基板１００は、半導体デバイスの一部であってもよく、又は半導体デバイスを含んでもよく、例えば、従来のプロセスの後に続く幾つかの処理ステップを受けていてもよい。従って、基板１００は、様々なマイクロエレクトロニクスにおいて有用な半導体の層を備えてもよい。例えば、半導体構造は、様々なデバイス領域が形成される基板１００を備えてもよい。基板１００は、任意のサイズ、例えば、２００ｍｍ基板、３００ｍｍ基板、又は更に大きい基板であってもよい。一実施形態によれば、基板１００は、Ｓｉ、例えば、結晶Ｓｉ、多結晶Ｓｉ、又はアモルファスＳｉを含有してもよい。一実施例において、基板１００は、伸張歪Ｓｉ層であってもよい。別の実施形態によれば、基板１００は、Ｇｅ又はＳｉｘＧｅ１－ｘ化合物を含有するか、又はそれからなってもよく、ここでｘは、Ｓｉの原子分率であり、１－ｘは、Ｇｅの原子分率であり、０＜ｘ＜１である。例示的なＳｉｘＧｅ１－ｘ化合物は、Ｓｉ０．１Ｇｅ０．９、Ｓｉ０．２Ｇｅ０．８、Ｓｉ０．３Ｇｅ０．７、Ｓｉ０．４Ｇｅ０．６、Ｓｉ０．５Ｇｅ０．５、Ｓｉ０．６Ｇｅ０．４、Ｓｉ０．７Ｇｅ０．３、Ｓｉ０．８Ｇｅ０．２、及びＳｉ０．９Ｇｅ０．１を含む。一実施例において、基板１００は、緩和Ｓｉ０．５Ｇｅ０．５バッファ層上に堆積される圧縮歪Ｇｅ層又は伸張歪ＳｉｘＧｅ１－ｘ（ｘ＞０．５）であってもよい。幾つかの実施形態によれば、基板１００は、シリコンオンインシュレータ（ＳＯＩ）を含んでもよい。更に、基板１００は、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎＳｂ、ＩｎＡｓ、ＩｎＧａＡｓ、ＩｎＧａＳｂ等の化合物半導体を含んでもよい。様々な実施形態において、基板１００は、半導体デバイスの他のコンポーネントにパターニングされるか、又は埋め込まれる。
図１Ｂは、基板１００と直接物理的に接触しているドーパント層１０２を有する基板１００の断面略図を示している。
ドーパント層１０２は、ブランケット膜として原子層堆積（ＡＬＤ）によって堆積され、その後、基板１００の一部の上にドーパント層１０２を形成するようパターニングされてもよい。例えば、従来のフォトリソグラフィパターニング及びエッチング方法を用いて、ドーパント層１０２をパターニングしてもよい。ＡＬＤは、大きなアスペクト比を有する３Ｄ構造（例えば、図４Ａ及び５Ａ）の上にドーパント層１０２をコンフォーマルに堆積させるのに良好に適している。
様々な実施形態において、ドーパント層１０２は、ｎ型ドーパント又はｐ型ドーパントを含んでもよい。ドーパント層１０２は、元素周期表の以下のＩＩＩＡ族、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びタリウム（Ｔｌ）、並びに以下のＶＡ族、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、及びビスマス（Ｂｉ）からの１つ以上のドーパントを含んでもよい。幾つかの実施形態によれば、ドーパント層１０２は、低いドーパントレベル、例えば約０．５～約５原子％の間のドーパントを含有してもよい。他の実施形態によれば、ドーパント層１０２は、中程度のドーパントレベル、例えば約５～約２０原子％の間のドーパントを含有してもよい。更に他の実施形態によれば、ドーパント層は、高いドーパントレベル、例えば２０原子パーセントを超えるドーパントを含有してもよい。幾つかの実施例において、ドーパント層１０２の厚さは、４ｎｍ以下、例えば、１ｎｍ～４ｎｍの間、２ｎｍ～４ｎｍの間、又は３ｎｍ～４ｎｍの間であってもよい。しかし、他の厚さが他の実施形態において用いられてもよい。
ドーパント層１０２は、酸化物、窒化物、酸窒化物、又は１つ以上のドーパントを含有する他の材料を含んでもよい。一実施形態において、ドーパント層１０２は、ドーパントの酸化物、ドーパントの窒化物、又はドーパントの酸窒化物を含んでもよい。一実施例において、１つ以上のドーパントは、ドーパント層１０２全体に少なくとも略均一に分布していてもよい。他の実施例において、１つ以上のドーパントは、ドーパント層１０２全体に不均一に分布していてもよい。他の実施例において、１つ以上のドーパントの濃度は、ドーパント層１０２と基板１００との界面から離れてドーパント層１０２の厚さにわたって減少又は増加してもよい。ドーパント層１０２内のドーパントの濃度勾配を有利に利用して、ドーピング速度を調整してもよい。幾つかの実施形態によれば、ドーパント層１０２は、酸化物材料、窒化物材料、又は酸窒化物材料の形態においてドープされた高ｋ誘電体材料を含有するか、又はそれからなってもよい。高ｋ誘電体材料におけるドーパントは、上記のドーパントのリストから選択されてもよい。高ｋ誘電体材料は、アルカリ土類元素、希土類元素、元素周期表のＩＩＩＡ族、ＩＶＡ族、及びＩＶＢ族元素から選択される１つ以上の金属元素を含有してもよい。アルカリ土類金属元素は、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、及びバリウム（Ｂａ）を含む。例示的な酸化物材料は、酸化マグネシウム、酸化カルシウム、及び酸化バリウム、並びにこれらの組み合わせを含む。希土類元素は、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ルテチウム（Ｌｕ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、及びイッテルビウム（Ｙｂ）の群から選択されてもよい。ＩＶＢ族元素は、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、及びジルコニウム（Ｚｒ）を含む。本発明の幾つかの実施形態によれば、高ｋ誘電体材料は、ＨｆＯ２、ＨｆＯＮ、ＨｆＳｉＯＮ、ＺｒＯ２、ＺｒＯＮ、ＺｒＳｉＯＮ、ＴｉＯ２、ＴｉＯＮ、Ａｌ２Ｏ３、Ｌａ２Ｏ３、Ｗ２Ｏ３、ＣｅＯ２、Ｙ２Ｏ３、若しくはＴａ２Ｏ５、又はそれらの２つ以上の組み合わせを含有してもよい。しかし、他の誘電体材料も考えられ、用いられてもよい。
図１Ｃは、ドーパント層１０２上に形成される金属層１０４を有する基板１００の断面略図を示している。
金属層１０４は、ブランケット膜として堆積され、その後、金属層１０４を形成するようパターニングされてもよい。例えば、従来のフォトリソグラフィパターニング及びエッチング方法を用いて、金属層１０４を形成してもよい。別の実施形態によれば、ドーパント層１０２及び金属層１０４は、両方ともブランケット膜として堆積され、その後、両方とも、図１Ｃに略図で示す膜構造を形成するようパターニングされてもよい。
金属層１０４は、基板１００と反応する場合にオーミックコンタクト領域を形成することができる金属を含有するか、又はそれからなる。例えば、Ｓｉ基板の場合、金属は、金属シリサイドコンタクト領域を形成することができる。ゲルマニウム（Ｇｅ）の場合、金属は、金属ゲルマニウム化物コンタクト領域を形成することができる。更に、金属は、ＩＩＩ－Ｖ族半導体と反応して、オーム導体である金属－半導体合金を形成することができる。非限定的な実施例において、金属は、チタン（Ｔｉ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、若しくはタングステン（Ｗ）、又はそれらの２つ以上の組み合わせを含んでもよい。金属層１０４は、例えば、物理気相成長法（ＰＶＤ）、ＡＬＤ、又はＣＶＤによって堆積されてもよい。幾つかの実施例において、金属層１０４の厚さは、１ｎｍ～１００ｎｍの間、２ｎｍ～５０ｎｍの間、又は２ｎｍ～２０ｎｍの間であってもよい。
図１Ｄは、熱処理中の基板１００の断面略図を示している。
図１Ｃのパターニングされた膜構造は、ドーパント（例えば、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｎ、Ｐ、Ａｓ、Ｓｂ、又はＢｉ）及び金属（例えば、Ｔｉ、Ｎｉ、Ｐｔ、又はＷ）の両方を拡散させるよう熱処理されてもよい。熱処理中、ドーパントは基板１００に拡散し、基板１００の化学組成を、特に表面付近で局所的に変化させる。ドーパント層１０２から基板１００内へのドーパントの拡散は、図１Ｄにおいて矢印１０３によって示されており、ドーピングの結果として、極浅ドーパント領域１０８がドーパント層１０２の下の基板１００内に形成されてもよい。熱処理は、ドーパント領域１０８内のドーパントを更に活性化し、また、矢印１０５によって示すように、金属層１０４から基板１００内に金属原子を拡散させ、オーミックコンタクト領域１０６を形成する。オーミックコンタクト領域１０６は、例えば、Ｔｉ、Ｎｉ、Ｐｔ、又はＷの金属シリサイドであってもよい。様々な実施形態において、ドーパント領域１０８及びオーミックコンタクト領域１０６は、空間的に重なってもよい。様々な実施形態において、オーミックコンタクト形成は、基板１００内へのドーパント拡散及びドーパント領域１０８内のドーパントの活性化を向上させる。
図１Ｅは、熱処理後の基板１００の断面略図を示している。図１Ｆは、金属層の残留物を除去した後の基板１００の断面略図を示している。
幾つかの実施例において、極浅ドーパント領域１０８及びオーミックコンタクト領域１０６の厚さは、１ｎｍ～１０ｎｍの間、又は２ｎｍ～５ｎｍの間であってもよい。しかし、当業者であれば、基板１００における領域（即ち、オーミックコンタクト領域１０６及び極浅ドーパント領域１０８）の下方境界は、急峻ではなく、むしろドーパント濃度及び金属濃度の漸減によって特徴付けられる可能性があることを容易に理解するであろう。
熱処理後、残留金属層１１０が基板１００上に存在する可能性がある。これは、図１Ｅに示されている。残留金属層１１０は、ドライエッチングプロセス又はウェットエッチングプロセスを用いて基板１００から除去されてもよい。結果的に得られた構造を図１Ｆに示す。幾つかの実施例において、追加の熱処理が、基板１００から残留金属を除去した後に用いられてもよい。かかる追加処理は、ドーパントを更に活性化させてもよい。幾つかの実施形態において、追加の熱処理は、保護キャップ層、例えば、酸化ケイ素、窒化ケイ素、若しくはその組み合わせ等の酸化物又は窒化物を堆積させた後に実行されてもよい。保護キャップ層は、後続のアニールプロセス中のドーパントのガス放出を防止する可能性がある。後続のアニールプロセスは、オーミックコンタクト領域１０８からの金属原子の外方拡散を増加させることなくドーパントを活性化するよう選択されてもよい。
図２Ａ～２Ｇは、別の実施形態による、基板１００において極浅ドーパント及びオーミックコンタクト領域を形成するためのプロセスフローの断面略図を示している。この実施形態において、２つの熱処理が、ドーパント層及び金属層に対して別々に実行されてもよい。図１Ａ～１Ｆを参照して既に上で説明した材料（例えば、基板、ドーパント層、ドーパント、及び金属層の組成）、処理ステップ、処理条件（例えば、堆積方法及び熱処理条件）、並びに層の厚さは、図２Ａ～２Ｇに略図で説明する実施形態において容易に用いられてもよく、それによって、幾つかの詳細は繰り返さない。
図２Ａは、基板１００の断面略図を示し、図２Ｂは、基板１００と直接接触するドーパント層１０２を形成した後の基板１００の断面略図を示している。図２Ｃは、第１の熱処理中の基板１００の断面略図を示している。図２Ｂにおけるドーパント層１０２は、熱処理されて、図２Ｃにおいて矢印１０３によって示すように、ドーパント層１０２から基板１００内にドーパントを拡散させて、ドーパント層１０２の下の基板１００内に極浅ドーパント領域１０８を形成してもよい。第１の熱処理は、ドーパント領域１０８内のドーパントを更に活性化させてもよい。
図２Ｄは、金属層１０４を形成した後の基板１００の断面略図を示し、図２Ｅは、第２熱処理中の基板１００の断面略図を示し、図２Ｆは、第２の熱処理後の基板１００の断面略図を示し、図２Ｇは、金属層の残留物を除去した後の基板１００の断面略図を示している。
金属層１０４は、ブランケット膜として堆積され、その後、図２Ｄにおける金属層１０４を形成するようパターニングされてもよい。金属層１０４は、熱処理されて、図２Ｅにおける矢印１０５によって示すように、金属層１０４から基板１００内に金属を拡散させ、オーミックコンタクト領域１０６を形成してもよい。ドーパント領域１０８及びオーミックコンタクト領域１０６は、空間的に重なってもよいが、ドーパント領域１０８は、オーミックコンタクト領域１０６よりも基板１００内により深く延在することが予想される。
第２の熱処理後、残留金属層１１０が基板１００上に存在する可能性がある。これは、図２Ｆに示されている。残留金属層１１０は、ドライエッチングプロセス又はウェットエッチングプロセスを用いて基板１００から除去されてもよい。結果的に得られた構造を図２Ｇに示す。
図３Ａ～３Ｄは、代替実施形態による、基板３００において極浅ドーパント及びオーミックコンタクト領域を形成するためのプロセスフローの断面略図を示している。この実施形態において、基板３００は、極浅ドーパント及びオーミックコンタクト領域のためのエリアを画成するマスク層を有してもよい。図１Ａ～１Ｆを参照して既に上で説明した材料（例えば、基板、ドーパント層、ドーパント、及びキャップ層の組成）、処理条件（例えば、堆積方法及び熱処理条件）、並びに層の厚さは、図３Ａ～３Ｄに略図で説明する実施形態において容易に用いられてもよい。
図３Ａは、基板３００の上方のパターニングされたマスク層３０７内にドーパント窓（ウェル）３０１を画成するよう、基板３００上に形成されるパターニングされたマスク層３０７を含有する基板３００の断面略図を示している。パターニングされたマスク層３０７は、例えば、従来のフォトリソグラフィパターニング及びエッチング方法を用いて形成されてもよい窒化物ハードマスク（例えば、ＳｉＮハードマスク）であってもよい。
図３Ｂは、ドーパント層３０２を形成した後の基板３００の断面略図を示している。
ドーパント層３０２は、ＡＬＤによって、ドーパント窓３０１内及びパターニングされたマスク層３０７上で基板３００と直接接触して堆積されてもよい。図３Ｂにおいて、金属層３０４は、また、ドーパント層３０２上に堆積させてもよい。ドーパント層３０２は、ｎ型ドーパント又はｐ型ドーパントを含有してもよい。
図３Ｃは、熱処理中の基板３００の断面略図を示している。
図３Ｃに示すように、図３Ｂにおける膜構造を熱処理して、ドーパント３０３をドーパント層３０２から基板３００内に拡散させ、ドーパント窓３０１内のドーパント層３０２の下の基板３００内に極浅ドーパント領域３０８を形成してもよい。熱処理は、ドーパント領域３０８内のドーパントを活性化し、また、矢印３０５によって示すように、金属層３０４から基板３００内に金属を拡散させ、オーミックコンタクト領域３０６を形成する。ドーパント領域３０８及びオーミックコンタクト領域３０６は空間的に重なるが、ドーパント層３０２は金属層３０４よりも基板１００に近いため、ドーパント領域３０８は、オーミックコンタクト領域３０６よりも基板３００内に深く延在することが予想される。オーミックコンタクト形成は、基板３００内へのドーパント拡散及びドーパント領域３０８内のドーパントの活性化を向上させる。
図３Ｄは、残留層を除去した後の基板３００の断面略図を示している。
熱処理後、残留金属層、残留ドーパント層、及びパターニングされたマスク層３０７は、ドライエッチングプロセス又はウェットエッチングプロセスを用いて基板１００から除去されてもよい。結果的に得られた構造を図３Ｄに示す。
別の実施形態によれば、図２Ａ～２Ｇを参照して説明した２つの別個の熱処理を有する先の実施形態と同様に、基板３００上に金属層３０４を形成する前に、基板３００を熱処理して極浅ドーパント領域３０８を形成し、その後、基板３００上に金属層３０４を形成し、再度、基板３００を熱処理してオーミックコンタクト領域３０６を形成してもよい。
図４Ａ～４Ｄは、更に別の実施形態による、基板４００上の隆起フィーチャ内に極浅ドーパント領域を形成するためのプロセスフローの断面略図を示している。
図４Ａは、基板４００上の隆起フィーチャ（フィン）４０４及び酸化物層（例えば、ＳｉＯ２）４０２の断面略図を示している。基板４００及び隆起フィーチャ４０４の材料は、図１Ａの基板１００について上で説明した材料のうちの１つ以上を含んでもよい。一実施例において、基板４００及び隆起フィーチャ４０４は、同じ材料（例えば、Ｓｉ）を含有するか、又はそれからなってもよい。当業者であれば、本発明の実施形態が基板上の他の単純又は複雑な隆起フィーチャに適用されてもよいことを容易に理解するであろう。一実施形態によれば、隆起フィーチャは、凹状フィーチャの底部に位置してもよい。凹状フィーチャは、例えば、ビア、トレンチを含んでもよい。一実施形態において、隆起フィーチャは、ＦｉｎＦＥＴのフィンを含んでもよい。図４Ａにおいて、隆起フィーチャ４０４は、以下で説明するように、曝露され、膜形成に利用可能な３つの面（即ち、図４Ａにおける上面及び２つの側壁）を有してもよい。
図４Ｂは、隆起フィーチャ４０７上及び酸化物層４０２上に堆積されるコンフォーマルドーパント層４０６及びコンフォーマル金属層４０８を有する基板４００の断面略図を示している。
コンフォーマルドーパント層４０６の材料は、図１Ｂのドーパント層１０２について上で説明した材料のうちの１つ以上を含んでもよい。コンフォーマル金属層４０８の金属は、図１Ｃの金属層１０４について上で説明した金属のうちの１つ以上を含んでもよい。図４Ｂに示すように、曝露した隆起フィーチャ４０４の全ての面（図４Ａにおける３つの可視面を含む）は、ドーパント層４０６及び金属層４０８の層スタックによってコンフォーマルに被覆されてもよい。
図４Ｃは、熱処理後の基板４００の断面略図を示している。
図４Ｂにおける構造を熱処理して、ドーパント層４０６からのドーパント及び金属層４０８からの金属を隆起フィーチャ４０４内に拡散させて、極浅ドーパント及びオーミックコンタクト領域４０３を形成してもよい。極浅ドーパント及びオーミックコンタクト領域４０３は、単一領域として示しているが、図１Ｆに示すように、部分的に重なり合う極浅ドーパント領域及びオーミックコンタクト領域を含んでもよい。熱処理は、極浅ドーパント及びオーミックコンタクト領域４０３内のドーパントを更に活性化させる。熱処理後、残留金属層４１２及び残留ドーパント層４１０が存在する可能性がある。
熱処理は、不活性雰囲気（例えば、アルゴン（Ａｒ）又は窒素（Ｎ２））において、酸化性雰囲気（例えば、酸素（Ｏ２）又は水蒸気（Ｈ２Ｏ））において、又は還元性雰囲気（例えば、アンモニア）において基板４００を加熱することを含んでもよい。熱処理は、金属層４０８の組成に基づいて選択されてもよい。例えば、金属層４０８がニッケルを含む場合、熱処理は３００℃～６００℃の間で１０秒～１０分間行われてもよい。金属層４０８がチタンを含む場合、熱処理は４００℃～７００℃の間で１０秒～１０分間行われてもよい。場合によっては、２回以上の熱処理を用いてもよく、例えば、複数回の熱処理を用いて、ドーパントを基板内に拡散させて、第１の金属半導体複合体を形成して、第２の金属半導体複合体を形成し、ドーパントを活性化させてもよい。様々な実施形態において、熱処理のための温度は、ドーパント及び金属の拡散が可能になるように選択されてもよい。金属がＮｉを含む一実施形態において、温度は、例えば、４５０～５５０℃の間であってもよい。金属がＴｉを含む別の実施形態において、温度は５５０～６５０℃の間であってもよい。幾つかの実施例において、熱処理は、急速熱アニール（ＲＴＡ）、スパイクアニール、又はレーザスパイクアニールを含んでもよい。
様々な実施形態において、熱処理前の望ましくない固体状態拡散を防止するために、ドーパント層４０６及び金属層４０８の形成は、熱処理の温度未満で行われてもよい。従って、一実施形態において、ドーパント層４０６の形成は、第１の温度範囲で行われてもよく、金属層４０８の形成は、第２の温度範囲で行われてもよく、ここで第１及び第２の温度範囲は両方とも、熱処理の温度範囲未満である。
有利には、１つ以上の実施形態において、トランジスタのソース／ドレイン領域は、固体ドーピングの使用により、大量注入プロセスを欠いて形成されてもよい。注入の欠如により、複雑な非平面構造におけるシャドウ領域の形成が回避される。シリサイド形成中のシリコン格子へのドーパント原子の優先的な偏析のために、高活性な階段接合が形成される可能性がある。かかる接合は、従来の固体拡散を用いるドーピング技術では達成することができない可能性がある。
図４Ｄは、残留層を除去した後の基板４００の断面略図を示している。
熱処理後の残留層（例えば、図４Ｃにおける残留金属層４１２及び残留ドーパント層４１０）は、ドライエッチングプロセス又はウェットエッチングプロセスを用いて基板４００から除去されてもよい。
図５Ａ～５Ｅは、更に別の実施形態による、基板５００上の隆起フィーチャ内に極浅ドーパント領域を形成するためのプロセスフローによる作製中のデバイスの断面略図を示している。この実施形態において、隆起フィーチャは、ナノワイヤＦＥＴを作製するために横方向に位置決めされるナノワイヤの一部であってもよいか、又はそれを含んでもよい。
図５Ａは、凹状フィーチャ５０１内に形成される隆起フィーチャ（ナノワイヤ５０４）の断面略図を示している。基板５００及びナノワイヤ５０４の材料は、図１Ａの基板１００について上で説明した材料のうちの１つ以上を含んでもよい。一実施例において、基板５００及びナノワイヤ５０４は、同じ材料（例えば、Ｓｉ）を含有するか、又はそれからなってもよい。
図５Ａに示すように、基板５００は、複数のナノワイヤ５０４を備えてもよい。特に、ナノワイヤ５０４は、異なる材料に埋め込まれる。ナノワイヤ５０４は、複数の犠牲層のうちの１つ又は複数の犠牲層５２０によって互いに離間されてもよい。従って、基板５００は、犠牲層５２０及びナノワイヤ５０４の交互の層を備える。様々な実施形態において、ナノワイヤ５０４は、作製の終わりに、トランジスタチャネルを形成してもよい一方で、犠牲層５２０は、ゲート誘電体及びゲート端子の形成のためのボイドスペースを解放するよう、作製の後のステップにおいて除去される。様々な実施形態において、ナノワイヤ５０４は、数ナノメートル～数十ナノメートル、例えば、一実施形態において、約１ｎｍ～約２０ｎｍの厚さを有する。別の実施形態において、ナノワイヤ５０４は、一実施形態において約１ｎｍ～約１０ｎｍの厚さを有する。
ある特定の実施形態において、犠牲層５２０はシリコンゲルマニウム（ＳｉＧｅ）を含み、ナノワイヤ５０４はシリコンを含む。代替の実施形態において、犠牲層５２０はシリコンを含み、ナノワイヤ５０４はシリコンゲルマニウムを含む。
図５Ａに更に示すように、犠牲層５２０は、断面図の横方向においてナノワイヤ５０４よりも短くしてもよく、結果として、ナノワイヤ５０４の先端を曝露させる横方向凹部５０５を生じる。かかるフィーチャは、例えば、ナノワイヤ５０４に対して犠牲層５２０の一部を選択的に除去するよう、横方向凹部エッチング（キャビティエッチング）によって作製されてもよい。
更に、様々な実施形態において、内側スペーサ５９０が、犠牲層５２０の表面を被覆するよう形成されてもよい。内側スペーサ５９０は、シリコン窒化物、シリコン炭窒化物（ＳｉＣＮ）、シリコン炭窒酸化物（ＳｉＯＣＮ）、及びシリコンホウ素ｃａｒｂｏｎｉｔｉｄｅ（ＳｉＢＣＮ）等のシリコン含有誘電体材料を含んでもよい。第２の側壁スペーサ層１９０の形成は、例えば、化学気相成長法（ＣＶＤ）、プラズマ強化ＣＶＤ（ＰＥＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ）、物理気相成長法（ＰＶＤ）、原子層堆積（ＡＬＤ）、及び／又は他の堆積プロセスを用いて、気相からの堆積によって実行されてもよい。ある特定の実施形態において、内側スペーサ材料のブランケット堆積が実行され、その後、ナノワイヤ５０４の先端を曝露させるようエッチバックプロセスが続いてもよい。
図５Ａに更に示すように、基板５００は、ナノワイヤ５０４及び犠牲層５２０の交互層スタックの上に誘電体ブロッキング層５４０を備えてもよい。誘電体ブロッキング層１４０は、一実施形態において酸化物層であってもよい。誘電体ブロッキング層５４０の上に、基板５００は、更に、ダミーゲート５５０を備えてもよい。ダミーゲート５５０は、実施例として、ポリシリコン又はアモルファスシリコンを含んでもよい。ダミーゲート５５０は、様々な実施形態において、約５０ｎｍ～約５００ｎｍの厚さを有してもよい。
更に図５Ａを参照すると、パターニングされたハードマスク５６０は、ダミーゲート５５０の上に形成され、一実施形態において酸化ケイ素を含んでもよい。様々な実施形態において、ハードマスク５６０は、窒化シリコン、炭窒化シリコン（ＳｉＣＮ）、又はシリコンオキシカーバイド（ＳｉＯＣ）を含んでもよい。代替の実施形態において、ハードマスク５６０は、窒化チタンを含んでもよい。ハードマスク５６０は、様々な実施形態において、約５ｎｍ～約５０ｎｍの厚さを有してもよい。
ある特定の実施形態において、第１の側壁スペーサ層５７０が、ダミーゲート５５０を被覆するよう形成されてもよい。第１の側壁スペーサ層５７０は、酸化物又は窒化物を含む誘電体材料を含んでもよい。幾つかの実施形態において、第１の側壁スペーサ層５７０は、酸化シリコン、酸窒化シリコン（ＳｉＯＮ）、酸炭窒化シリコン（ＳｉＯＣＮ）及び炭窒化シリコンホウ素（ＳｉＢＣＮ）等のシリコン含有誘電体材料を含んでもよい。第１の側壁スペーサ層５７０は、様々な実施形態において、約１ｎｍ～約１０ｎｍの厚さを有してもよい。ある特定の実施形態において、第１の側壁スペーサ層５７０は、例えば、２つの異なる材料を用いる２つ以上の層を備える、積層された層であってもよい。
図５Ｂは、ドーパント層５０６及び金属層５０８を形成した後の基板５００の断面略図を示している。
ドーパント層５０６は、コンフォーマルブランケット膜として原子層堆積（ＡＬＤ）によって堆積されてもよい。ＡＬＤは、イオン注入技術では困難な、複数の面を有する３Ｄ構造上にコンフォーマル膜を形成するのに特に適している。図５Ｂに示すように、例えば、図５Ａの曝露されるナノワイヤ５０４の全ての面は、コンフォーマルドーパント層５０６によってコンフォーマルに被覆されてもよい。
様々な実施形態において、コンフォーマルドーパント層５０６は、ｎ型ドーパント又はｐ型ドーパントを含んでもよい。シリコンのためのｎ型ドーパントは、ヒ素、リン、及びアンチモンであってもよい一方で、シリコンのためのｐ型ドーパントは、ホウ素であってもよい。コンフォーマルドーパント層５０６は、酸化物、窒化物、酸窒化物、又は１つ以上のドーパントを含有する他の材料を含んでもよい。コンフォーマルドーパント層５０６は、更に、アルカリ土類元素、希土類元素、元素周期表のＩＩＩＡ族、ＩＶＡ族、及びＩＶＢ族元素から選択される１つ以上の金属元素を含有してもよい。
コンフォーマル金属層５０８の金属は、チタン（Ｔｉ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、若しくはタングステン（Ｗ）、又はそれらの２つ以上の組み合わせを含んでもよい。コンフォーマル金属層５０８は、例えば、物理気相成長法（ＰＶＤ）、ＡＬＤ、又はＣＶＤによって堆積されてもよい。
図５Ｃは、熱処理後の基板５００の断面略図を示している。
図５Ｂにおける構造を熱処理して、ドーパント層５０６からのドーパント及び金属層５０８からの金属をナノワイヤ５０４内に拡散させて、極浅ドーパント及びオーミックコンタクト領域５０３を形成してもよい。極浅ドーパント及びオーミックコンタクト領域５０３は、単一領域として示しているが、図１Ｆに示すように、部分的に重なり合う極浅ドーパント領域及びオーミックコンタクト領域を含んでもよい。熱処理は、不活性雰囲気（例えば、アルゴン（Ａｒ）又は窒素（Ｎ２））において、酸化性雰囲気（例えば、酸素（Ｏ２）又は水蒸気（Ｈ２Ｏ））において、又は還元性雰囲気（例えば、アンモニア）において基板５００を４５０℃～６５０℃の間の温度で１０秒～１０分間加熱することを含んでもよい。図４Ａ～４Ｄにおいて説明した先の実施形態と同様に、熱処理のための温度は、ドーパント及び金属の拡散が可能になるように選択されてもよい。熱処理は、極浅ドーパント及びオーミックコンタクト領域５０３内のドーパントを更に活性化させる。熱処理後、残留金属層５１２及び残留ドーパント層５１０が形成されてもよい。
図５Ｄは、残留層を除去した後の基板５００の断面略図を示している。
熱処理後の残留層（例えば、図５Ｃにおける残留金属層５１２及び残留ドーパント層５１０）は、ドライエッチングプロセス又はウェットエッチングプロセスを用いて基板５００から除去されてもよい。
図５Ｅは、ソース／ドレイン領域のエピタキシャル成長後の基板５００の断面略図を示している。
極浅ドーパント及びオーミックコンタクト領域５０３を形成し、残留層を除去した後、後続の作製プロセスが続いてもよい。１つ以上の実施形態において、図５Ｅに示すように、ソース／ドレイン領域５１５が、極浅ドーパント及びオーミックコンタクト領域５０３の周囲に形成されてもよい。ソース／ドレイン領域５１５は、横方向凹部５０５（図５Ｄに示す）及びナノワイヤ５０４の曝露した先端を充填する。ソース／ドレイン領域５１５の形成は、例えば、エピタキシャル成長によって行われてもよい。図示していないが、エピタキシャル成長プロセスにより形成されたソース／ドレイン領域５１５は、通常、ファセット外面を有する。様々な実施形態において、ソース／ドレイン材料は、堆積プロセス中にｐ型ドーピングによりドープされてもよいシリコン－ゲルマニウムを含む。幾つかの実施形態において、ソース／ドレイン材料は、堆積プロセス中にｎ型ドーピングによりドープされてもよいシリコン又はシリコン－炭素を含む。
図６Ａ～６Ｃは、様々な実施形態による、極浅ドーパント領域を形成する方法のプロセスフロー図を示し、図６Ａは一実施形態を示し、図６Ｂは別の実施形態を示し、図６Ｃは代替の実施形態を示している。プロセスフローは上で検討した図（例えば、図１Ｂ～１Ｆ、２Ｂ～２Ｇ、及び４Ａ～４Ｄ）に従うことができ、故に再度説明しない。
図６Ａにおいて、プロセスフロー６０は、基板上にドーパント層を形成することから開始する（ブロック６１０、例えば、図２Ｂ）。次に、ドーパント層を熱処理して、ドーパント層から基板内へのドーパントの拡散によって基板内に極浅ドーパント領域を形成して（ブロック６２０、例えば、図２Ｃ）、基板の第１の導電性材料を含む導電層の一部を曝露させてもよい。金属層が、次いで、基板の上に形成されてもよい（ブロック６３０、例えば、図２Ｄ）。金属層を次に熱処理して、金属層から基板内への金属の拡散によって基板内にオーミックコンタクト領域を形成してもよい（ブロック６４０、例えば、図２Ｅ～２Ｆ）。ある特定の実施形態において、金属層の残留物を除去してもよい（ブロック６５０、例えば図２Ｇ）。代替の実施形態において、金属層は、図６Ｂに示すように、ドーパント層を熱処理する前に形成されてもよい。
図６Ｂにおいて、プロセスフロー６２は、基板上にドーパント層を形成することから開始する（ブロック６１０、例えば、図１Ｂ）。次に、金属層が、次いで、ドーパント層の上に形成されてもよい（ブロック６３０、例えば、図１Ｃ）。その後、ドーパント層及び金属層の両方を熱処理して、基板内に極浅ドーパント領域及びオーミックコンタクト領域を形成してもよい（ブロック６４２、例えば、図１Ｄ～１Ｅ）。
図６Ｃにおいて、プロセスフロー６４は、処理チャンバ内に基板を装填することから開始し、ここで基板は、フィン又はナノワイヤ構造等の半導体の隆起フィーチャを備える（ブロック６０５、例えば、図４Ａ）。次に、ドーパント層を原子層堆積（ＡＬＤ）によって隆起フィーチャ上に形成し（ブロック６１４、例えば、図４Ｂ）、続いて、隆起フィーチャ上に金属層を形成してもよい（ブロック６３４、例えば、図４Ｂ）。その後、ドーパント層を熱処理して、隆起フィーチャ内に極浅ドーパント領域を形成してもよい（ブロック６２０、例えば、図４Ｃ）。金属層を次いで熱処理して、隆起フィーチャ内にオーミックコンタクト領域を形成してもよい（ブロック６４０、例えば、図４Ｃ）。ある特定の実施形態において、上記２つの熱処理、一方はドーパント層のためであり、他方は金属層のためのものは、ドーパント及び金属の同時拡散を可能にするよう、単一の熱処理として実施されてもよい。
本発明の様々な実施形態による、基板上にドーパント層を堆積させるための例示的な方法をここで説明する。
一実施形態によれば、ホウ素ドーパント層は、酸化ホウ素、窒化ホウ素、又は酸窒化ホウ素を含んでもよい。他の実施形態によれば、ホウ素ドーパント層は、酸化物層、窒化物層、又は酸窒化物層の形態のホウ素ドープ高ｋ材料を含有するか、又はそれからなってもよい。一実施例において、酸化ホウ素ドーパント層は、ａ）ＡＬＤプロセスを実行するために構成されるプロセスチャンバ内に基板を提供することと、ｂ）気相ホウ素アミド又は有機ボラン前駆体に基板を曝露することと、ｃ）プロセスチャンバをパージ／排気することと、ｄ）Ｈ２Ｏ、Ｏ２、又はＯ３、それらの組み合わせを含有する反応ガスに基板を曝露することと、ｅ）プロセスチャンバをパージ／排気することと、ｆ）酸化ホウ素ドーパント層が所望の厚さを有するまでステップｂ）～ｅ）を任意の回数繰り返すこととによって、ＡＬＤによって堆積させてもよい。他の実施形態によれば、窒化ホウ素ドーパント層は、ステップｄ）においてＮＨ３を含有する反応ガスを用いて堆積させてもよく、又は、酸窒化ホウ素ドーパント層は、ステップｄ）において、１）Ｈ２Ｏ、Ｏ２、若しくはＯ３、及びＮＨ３、或いは２）ＮＯ、ＮＯ２、若しくはＮ２Ｏ、並びに任意選択によりＨ２Ｏ、Ｏ２、Ｏ３、及びＮＨ３のうちの１つ以上を含有する反応ガスを用いて堆積させてもよい。
本発明の実施形態によれば、ホウ素アミドは、ＬｎＢ（ＮＲ１Ｒ２）３の形態のホウ素化合物を含んでもよく、ここで、Ｌは中性ルイス塩基であり、ｎは０又は１であり、Ｒ１及びＲ２のそれぞれは、アルキル、アリール、フルオロアルキル、フルオロアリール、アルコキシアルキル、及びアミノアルキルから選択されてもよい。ホウ素アミドの例は、Ｂ（ＮＭｅ２）３、（Ｍｅ３）Ｂ（ＮＭｅ２）３、及びＢ［Ｎ（ＣＦ３）２］３を含む。本発明の実施形態によれば、有機ボランは、Ｌｎ ＢＲ１Ｒ２Ｒ３の形態のホウ素化合物を含んでもよく、ここで、Ｌは中性ルイス塩基であり、ｎは０又は１であり、Ｒ１、Ｒ２、及びＲ３のそれぞれは、アルキル、アリール、フルオロアルキル、フルオロアリール、アルコキシアルキル、及びアミノアルキルから選択されてもよい。ホウ素アミドの例は、ＢＭｅ３、（Ｍｅ３Ｎ）ＢＭｅ３、Ｂ（ＣＦ３）３、及び（Ｍｅ３Ｎ）Ｂ（Ｃ６Ｆ３）を含む。
一実施形態によれば、ヒ素ドーパント層は、酸化ヒ素、窒化ヒ素、又は酸窒化ヒ素を含んでもよい。他の実施形態によれば、ヒ素ドーパント層は、酸化物層、窒化物層、又は酸窒化物層の形態のヒ素ドープ高ｋ材料を含有するか、又はそれからなってもよい。一実施例において、酸化ヒ素ドーパント層は、ａ）ＡＬＤプロセスを実行するために構成されるプロセスチャンバ内に基板を提供することと、ｂ）ヒ素を含有する気相前駆体に基板を曝露することと、ｃ）プロセスチャンバをパージ／排気することと、ｄ）Ｈ２Ｏ、Ｏ２、又はＯ３、それらの組み合わせに基板を曝露することと、ｅ）プロセスチャンバをパージ／排気することと、ｆ）酸化ヒ素ドーパント層が所望の厚さを有するまでステップｂ）～ｅ）を任意の回数繰り返すこととによって、ＡＬＤによって堆積させてもよい。他の実施形態によれば、窒化ヒ素ドーパント層は、ステップｄ）においてＮＨ３を用いて堆積させてもよいか、又は、酸窒化ヒ素ドーパント層は、ステップｄ）において以下を用いて堆積させてもよい。１）Ｈ２Ｏ、Ｏ２、若しくはＯ３、及びＮＨ３、又は、２）ＮＯ、ＮＯ２、若しくはＮ２Ｏ、並びに任意選択により、Ｈ２Ｏ、Ｏ２、Ｏ３、及びＮＨ３のうちの１つ以上。本発明の幾つかの実施形態によれば、ヒ素を含有する気相前駆体は、ハロゲン化ヒ素、例えば、ＡｓＣｌ３、ＡｓＢｒ３、又はＡｓＩ３を含んでもよい。
一実施形態によれば、リンドーパント層は、酸化リン、窒化リン、又は酸窒化リンを含んでもよい。他の実施形態によれば、リンドーパント層は、酸化物層、窒化物層、又は酸窒化物層の形態のリンドープ高ｋ材料を含有するか、又はそれからなってもよい。一実施例において、酸化リンドーパント層は、ａ）ＡＬＤプロセスを実行するために構成されるプロセスチャンバ内に基板を提供することと、ｂ）リンを含有する気相前駆体に基板を曝露することと、ｃ）プロセスチャンバをパージ／排気することと、ｄ）Ｈ２Ｏ、Ｏ２、又はＯ３、それらの組み合わせを含有する反応ガスに基板を曝露することと、ｅ）プロセスチャンバをパージ／排気することと、ｆ）酸化ホウ素ドーパント層が所望の厚さを有するまでステップｂ）～ｅ）を任意の回数繰り返すこととによって、ＡＬＤによって堆積させてもよい。他の実施形態によれば、窒化リンドーパント層は、ステップｄ）において
ＮＨ３を含有する反応ガスを用いて堆積させてもよいか、又は、酸窒化リンドーパント層は、ステップｄ）において以下を含有する反応ガスを用いて堆積させてもよい。１）Ｈ２Ｏ、Ｏ２、若しくはＯ３、及びＮＨ３、又は、２）ＮＯ、ＮＯ２、若しくはＮ２Ｏ、並びに任意選択により、Ｈ２Ｏ、Ｏ２、Ｏ３、及びＮＨ３のうちの１つ以上。本発明の幾つかの実施形態によれば、リンを含有する気相前駆体は、［（ＣＨ３）２Ｎ］３ＰＯ、Ｐ（ＣＨ３）３、ＰＨ３、ＯＰ（Ｃ６Ｈ５）３、ＯＰＣｌ３、ＰＣｌ３、ＰＢｒ３、［（ＣＨ３）２Ｎ］３Ｐ、Ｐ（Ｃ４Ｈ９）３を含んでもよい。
本発明の例示的な実施形態を以下に要約する。他の実施形態も、本明細書の全文及び添付する請求項から理解することができる。
実施例１．基板を処理する方法であって、半導体の隆起フィーチャを含む基板を処理チャンバ内に装填することと、原子層堆積（ＡＬＤ）によって隆起フィーチャ上にコンフォーマルドーパント層を形成することと、隆起フィーチャの上に金属層を形成することと、ドーパント層を熱処理して、ドーパント層から隆起フィーチャ内へのドーパントの拡散によって隆起フィーチャ内に極浅ドーパント領域を形成することと、金属層を熱処理して、金属層から隆起フィーチャ内への金属の拡散によって隆起フィーチャ内にオーミックコンタクト領域を形成することと、を含む方法。
実施例２．ドーパント層を熱処理することは、金属層を熱処理することの前に行われる、実施例１の方法。
実施例３．ドーパント層は、ドーパントの酸化物、ドーパントの窒化物、又はドーパントの酸窒化物を含み、オーミックコンタクト領域は、金属シリサイドを含む、実施例１又は２のうちの１つの方法。
実施例４．ドーパントは、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びタリウム（Ｔｌ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、及びビスマス（Ｂｉ）からなる群から選択され、金属は、チタン（Ｔｉ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、又はタングステン（Ｗ）を含む、実施例１～３のうちの１つの方法。
実施例５．更に、金属層を熱処理した後、基板から金属層の残留物を除去することを含む、実施例１～４のうちの１つの方法。
実施例６．極浅ドーパント領域及びオーミックコンタクト領域は、基板において部分的に重なり、極浅ドーパント領域は、オーミックコンタクト領域よりも基板内に更に延在する、実施例１～５のうちの１つの方法。
実施例７．半導体デバイスを形成するための方法であって、基板上のシリコン（Ｓｉ）フィーチャと直接接触するドーパント層を形成することと、Ｓｉフィーチャ内に金属シリサイドを形成する金属を含有する金属層をドーパント層上に形成することと、熱処理を実施して、基板内へのドーパント及び金属の拡散によって、極浅ドーパント領域及び金属シリサイド領域を形成することであって、熱処理は基板をアニーリング温度に加熱することを含む、ことと、を含み、ドーパント層を形成した後、且つ熱処理の前に、基板はアニール温度未満に維持される、方法。
実施例８．ドーパント層を形成することは、原子層堆積（ＡＬＤ）によって基板の上にドーパント層をコンフォーマルに堆積させることを含む、実施例７の方法。
実施例９．ドーパント層を形成することは、ドーパントの酸化物、窒化物、酸窒化物を堆積させることを含む、実施例７又は８のうちの１つの方法。
実施例１０．ドーパント層を形成することは、基板を気相ホウ素アミド又は有機ボラン前駆体に曝露することを含む、実施例７～９のうちの１つの方法。
実施例１１．ドーパント層を形成することは、基板をヒ素又はリンを含有する気相前駆体に曝露することを含む、実施例７～１０のうちの１つの方法。
実施例１２．Ｓｉフィーチャは、隆起フィーチャを含む、実施例７～１１のうちの１つの方法。
実施例１３．ドーパント層は、基板の１つを超える面を被覆する、実施例７～１２のうちの１つの方法。
実施例１４．ドーパントは、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びタリウム（Ｔｌ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、及びビスマス（Ｂｉ）からなる群から選択され、金属は、チタン（Ｔｉ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、又はタングステン（Ｗ）を含む、実施例７～１３のうちの１つの方法。
実施例１５．アニーリング温度は、４５０℃～６５０℃の間である、実施例７～１４のうちの１つの方法。
実施例１６．基板を処理する方法であって、基板を処理チャンバ内に装填することであって、基板は、側壁を有する垂直凹部を備え、側壁は、側壁の主面から横方向に突出するフィーチャを備え、フィーチャは、曝露される少なくとも３つの面を有する、ことと、第１の温度範囲で原子層堆積（ＡＬＤ）によってフィーチャの上にドーパント層を形成することであって、ドーパント層は、フィーチャの少なくとも３つの面をコンフォーマルに被覆する、ことと、第２の温度範囲でフィーチャの上に金属層を形成することと、基板を第１の温度範囲及び第２の温度範囲よりも高く維持することによってドーパント層を熱処理して、フィーチャ内に極浅ドーパント領域を形成することと、基板を第１の温度範囲及び第２の温度範囲よりも高く維持することによって金属層を熱処理して、フィーチャ内にオーミックコンタクト領域を形成することと、を含む、方法。
実施例１７．金属層は、ドーパント層と直接接触する、実施例１６の方法。
実施例１８．ドーパント層を熱処理することは、金属層を形成することの前に行われ、金属層は、フィーチャと直接接触する、実施例１６又は１７のうちの１つの方法。
実施例１９．ドーパント層を熱処理すること又は金属層を熱処理することは、不活性雰囲気下又は酸化性雰囲気において行われる、実施例１６～１８のうちの１つの方法。
実施例２０．フィーチャはシリコン（Ｓｉ）を含み、オーミックコンタクト領域は金属シリサイドを含む、実施例１６～１９のうちの１つの方法。
本発明について複数の例示的な実施形態を参照しながら記述してきたが、限定的な意味で解釈されることは意図していない。例示的な実施形態の様々な変更及び組み合わせ、並びに本発明の他の実施形態は、上の記述を参照すれば当業者には明らかになろう。従って、添付の請求項はかかる変更又は実施形態を包含することを意図している。

Claims (20)

  1. 基板を処理する方法であって、
    基板を処理チャンバ内に装填するステップであって、前記基板は、半導体の隆起特徴部を有する、ステップと、
    原子層成膜（ＡＬＤ）により、前記隆起特徴部にコンフォーマルなドーパント層を形成するステップと、
    前記隆起特徴部の上に金属層を形成するステップと、
    前記ドーパント層を熱処理して、前記ドーパント層から前記隆起特徴部へのドーパントの拡散により、前記隆起特徴部に極浅ドーパント領域を形成するステップと、
    前記金属層を熱処理して、前記金属層から前記隆起特徴部への金属の拡散により、前記隆起特徴部にオーミックコンタクト領域を形成するステップと、
    を有する、方法。
  2. 前記ドーパント層を熱処理するステップは、前記金属層を熱処理するステップの前に実施される、請求項１に記載の方法。
  3. 前記ドーパント層は、前記ドーパントの酸化物、前記ドーパントの窒化物、または前記ドーパントの酸窒化物を含み、前記オーミックコンタクト領域は、金属シリサイドを含む、請求項１に記載の方法。
  4. 前記ドーパントは、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、およびタリウム（Ｔｌ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、およびビスマス（Ｂｉ）からなる群から選択され、前記金属は、チタン（Ｔｉ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、またはタングステン（Ｗ）を含む、請求項１に記載の方法。
  5. さらに、前記金属層を熱処理するステップの後、前記基板から前記金属層の残留物を除去するステップを有する、請求項１に記載の方法。
  6. 前記極浅ドーパント領域およびオーミックコンタクト領域は、前記基板において部分的に重なっており、
    前記極浅ドーパント領域は、前記オーミックコンタクト領域よりも前記基板内にさらに延在する、請求項１に記載の方法。
  7. 半導体デバイスを形成する方法であって、
    基板上のシリコン（Ｓｉ）特徴部と直接接触するドーパント層を形成するステップと、
    前記ドーパント層上に金属層を形成するステップであって、前記金属層は、金属を含み、前記Ｓｉ特徴部に金属シリサイドが形成される、ステップと、
    熱処理を実施して、前記基板への前記ドーパントおよび前記金属の拡散により、極浅ドーパント領域および金属シリサイド領域を形成するステップであって、前記熱処理は、前記基板をアニーリング温度に加熱するステップを有する、ステップと、
    を有し、
    前記ドーパント層を形成するステップの後であって前記熱処理の前に、前記基板は、前記アニーリング温度未満に維持される、方法。
  8. 前記ドーパント層を形成するステップは、原子層成膜（ＡＬＤ）により、前記基板の上に前記ドーパント層をコンフォーマルに成膜するステップを有する、請求項７に記載の方法。
  9. 前記ドーパント層を形成するステップは、前記ドーパントの酸化物、窒化物、酸窒化物を成膜するステップを有する、請求項７に記載の方法。
  10. 前記ドーパント層を形成するステップは、気相ホウ素アミドまたは有機ボラン前駆体に前記基板を曝露するステップを有する、請求項７に記載の方法。
  11. 前記ドーパント層を形成するステップは、ヒ素またはリンを含有する気相前駆体に前記基板を曝露するステップを有する、請求項７に記載の方法。
  12. 前記Ｓｉ特徴部は、隆起特徴部を有する、請求項７に記載の方法。
  13. 前記ドーパント層は、前記基板の２以上の面を被覆する、請求項７に記載の方法。
  14. 前記ドーパントは、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、およびタリウム（Ｔｌ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、およびビスマス（Ｂｉ）からなる群から選択され、前記金属は、チタン（Ｔｉ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、またはタングステン（Ｗ）を含む、請求項７に記載の方法。
  15. 前記アニーリング温度は、４５０℃と６５０℃の間である、請求項７に記載の方法。
  16. 基板を処理する方法であって、
    前記基板を処理チャンバ内に装填するステップであって、前記基板は、側壁を有する垂直凹部を有し、前記側壁は、前記側壁の主面から横方向に突出する特徴部を有し、前記特徴部は、露出された少なくとも３つの面を有する、ステップと、
    第１の温度範囲において、原子層成膜（ＡＬＤ）により、前記特徴部の上にドーパント層を形成するステップであって、前記ドーパント層は、前記特徴部の少なくとも３つの面をコンフォーマルに被覆する、ステップと、
    第２の温度範囲で前記特徴部の上に金属層を形成するステップと、
    前記基板を前記第１の温度範囲および前記第２の温度範囲を超える温度に維持することにより前記ドーパント層を熱処理して、前記特徴部に極浅ドーパント領域を形成するステップと、
    前記基板を前記第１の温度範囲および前記第２の温度範囲を超える温度に維持することにより前記金属層を熱処理して、前記特徴部にオーミックコンタクト領域を形成するステップと、
    を有する、方法。
  17. 前記金属層は、前記ドーパント層と直接接触する、請求項１６に記載の方法。
  18. 前記ドーパント層を熱処理するステップは、前記金属層を形成するステップの前に実施され、
    前記金属層は、前記特徴部と直接接触する、請求項１６に記載の方法。
  19. 前記ドーパント層を熱処理するステップまたは前記金属層を熱処理するステップは、不活性雰囲気下または酸化性雰囲気で実施される、請求項１６に記載の方法。
  20. 前記特徴部は、シリコン（Ｓｉ）を含み、前記オーミックコンタクト領域は、金属シリサイドを含む、請求項１６に記載の方法。
JP2024510276A 2021-08-20 2022-08-10 固体拡散による極浅ドーパント及びオーミックコンタクト領域 Pending JP2024530708A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163235595P 2021-08-20 2021-08-20
US63/235,595 2021-08-20
PCT/US2022/039917 WO2023022911A1 (en) 2021-08-20 2022-08-10 Ultra-shallow dopant and ohmic contact regions by solid state diffusion

Publications (1)

Publication Number Publication Date
JP2024530708A true JP2024530708A (ja) 2024-08-23

Family

ID=85228321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024510276A Pending JP2024530708A (ja) 2021-08-20 2022-08-10 固体拡散による極浅ドーパント及びオーミックコンタクト領域

Country Status (5)

Country Link
US (1) US20230058186A1 (ja)
JP (1) JP2024530708A (ja)
KR (1) KR20240051949A (ja)
TW (1) TW202321492A (ja)
WO (1) WO2023022911A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342422B1 (en) * 1999-04-30 2002-01-29 Tsmc-Acer Semiconductor Manufacturing Company Method for forming MOSFET with an elevated source/drain
US8361834B2 (en) * 2008-03-18 2013-01-29 Innovalight, Inc. Methods of forming a low resistance silicon-metal contact
CN101771088A (zh) * 2010-01-21 2010-07-07 复旦大学 Pn结和肖特基结混合式二极管及其制备方法
US20130001657A1 (en) * 2011-06-30 2013-01-03 International Business Machines Corporation Self-aligned iii-v mosfet diffusion regions and silicide-like alloy contact
US10032628B2 (en) * 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping

Also Published As

Publication number Publication date
TW202321492A (zh) 2023-06-01
KR20240051949A (ko) 2024-04-22
US20230058186A1 (en) 2023-02-23
WO2023022911A1 (en) 2023-02-23

Similar Documents

Publication Publication Date Title
US8877620B2 (en) Method for forming ultra-shallow doping regions by solid phase diffusion
US9012316B2 (en) Method for forming ultra-shallow boron doping regions by solid phase diffusion
US9997631B2 (en) Methods for reducing contact resistance in semiconductors manufacturing process
JP6085592B2 (ja) 固相拡散により極浅ドーピング領域を形成する方法
US8395215B2 (en) Germanium field effect transistors and fabrication thereof
CN102931222B (zh) 半导体器件及其制造方法
US11776911B2 (en) Semiconductor device and manufacturing method thereof
CN105470133A (zh) 半导体器件制造方法
US20200411671A1 (en) Semiconductor device and manufacturing method thereof
US20060081928A1 (en) Isolation spacer for thin SOI devices
CN105470136A (zh) 半导体器件制造方法
US20230058186A1 (en) Ultra-shallow dopant and ohmic contact regions by solid state diffusion
US9865731B2 (en) Semiconductor device and manufacturing method thereof
US20230061683A1 (en) Method of Forming 3-Dimensional Spacer
CN114121658B (zh) 半导体结构及其形成方法
US20210193506A1 (en) Bilayer seal material for air gaps in semiconductor devices
US20240162083A1 (en) Bilayer seal material for air gaps in semiconductor devices