JP2024524871A - オプトエレクトロニクスデバイス及びその加工方法 - Google Patents

Abstract

オプトエレクトロニクスデバイス（１）は、周縁の側壁領域を有する積層体であって、ｎドープ層（１０）と、ｎドープ層（１０）上に堆積された活性領域層（１１、１２、１３）であって、活性領域層（１１、１２、１３）が、中央の第１の部分（２５）と、周囲の第２の部分（１７）とを有する、活性領域層（１１、１２、１３）とを含む、積層体を含む。活性領域層上にｐドープ層（１４）が配置され、周囲の第２の部分は、周囲の第２の部分（１７）に量子井戸インターミキシングを生じさせるｐ型ドーパントを含む。さらに、周縁の側壁にある、薄いｎドープ表面層（２０）が、ｎドープ層（１０）から実質的にｐドープ層（１４）の上部に向かって延在し、そのため、周縁の側壁領域に実質的に平行であり、周囲の第２の部分及びｐドープ層（１４）の少なくとも部分的に内部にある人工のｐｎ接合部を形成する。【選択図】図２

Description

本発明は、オプトエレクトロニクスデバイス及びその加工方法に関する。

最新のディスプレイ及び他の様々な用途では、側端の長さが数１０μｍ以下の小型オプトエレクトロニクスデバイスが使用されている。このデバイスは、表面積が非常に小さいため、小電流で十分な輝度を得るための独自の課題を生じさせる。いわゆる非放射再結合は、関連する問題であり、損傷のリスクを伴う発熱を制限して、デバイスを流れる電流を多くするには、最小限に抑える必要がある。

最近では、非放射再結合を低減するために様々な対策が実施されているが、小型オプトエレクトロニクスデバイス及びその加工方法の効率を向上させることが依然として望まれている。

小型及び超小型のオプトエレクトロニクスデバイスを製造する間に、様々なオプトエレクトロニクス構成要素を相互に分離するために、メサ構造が画定され、作り出される。これらのメサ構造に沿って、デバイスを分離することができる。小型及び超小型のデバイスでは、周囲メサとメサ自体の周縁部との間にあるエリアが、エリア／周縁部の比を小さくする。すなわち、オプトエレクトロニクス構成要素の縁端部は、囲みエリアに比べると比較的大きい。

その結果、結晶損傷、表面効果及び他の効果により、比較的大量の非放射再結合中心が縁端部に沿って生じる。したがって、放射再結合／非放射再結合の比率によって与えられる量子効率が低下する。上記の効果に対抗するために、Ｚｎを拡散させることにより、超小型ＩｎＧａＡｌＰオプトエレクトロニクスデバイスまたはＬＥＤの効率を高めて、量子井戸インターミキシング（ＱＷＩ）を達成させることが提案された。

そのようなＱＷＩは、後続のプロセスステップで画定されるオプトエレクトロニクスデバイスの外側エリアに属するエリアで発生する。ＱＷＩは、メサの縁端部及びデバイスの側壁に近いこの外側エリアで量子井戸のバンドギャップを拡大して、ＱＷ内の電荷キャリアが量子井戸の近傍の外側デバイス表面にもはや到達できないようにし、その結果、超小型ＩｎＧａＡｌＰ ＬＥＤの効率が向上する。

しかし、オプトエレクトロニクスデバイスの外側領域で、以前はｎ領域であったところにＺｎを拡散させることにより、Ｚｎ拡散領域とｎドープ領域との間に、新たな望まないｐｎ接合部が、メサ構造の近傍に再び作製される。この寄生ｐｎ接合のメサ表面において、電荷キャリアが、非放射的に再結合する（非放射再結合ＮＲＲとも称される）ので、この寄生ｐｎ接合は、超小型ＩｎＧａＡｌＰ ＬＥＤの効率を低下させる。

したがって、本開示の目的は、これらの影響を低減し、オプトエレクトロニクスデバイスの効率を向上させることである。

本発明者らは、ＱＷＩを生成するために、ｐ型ドーパントによって形成される寄生ｐｎ接合部が、やはり、特にメサ構造の表面付近のこの周縁部エリアにおいて、非放射再結合ＮＲＲを引き起こす可能性があることを認識した。そこで、本発明者は、デバイスの外側面に、追加の非常に薄いｎドープ層を作製することを提案する。この層は、ｎドープ層からｐドープ層の初めから終わりまで延在することができ、ＱＷＩエリアを覆い、一方の側のｎドープ層と、他方の側のｐドープ層及びＱＷＩエリアとの間の界面に、人工的なｐｎ接合部を生成する。

そのような層は、ＱＷＩに使用されている以前のｐ型ドーパントの濃度を超える濃度のｎ型ドーパントを導入する追加の拡散ステップで実現することができる。結果として生じる人工的なｐｎ接合部は、以前の構造を上回るいくつかの利点を有する。一つには、今回、ｐｎ接合部は（非常に小さなエリアを除いて）材料内に埋設されており、その多くのＮＲＲ中心を伴う表面に到達していない。さらに、この追加の拡散ステップによって形成されるｐｎ接合部は、中央の非混合活性領域よりも大きなバンドギャップを有するので、中央のｐｎ接合部は、最初に順方向に開かれる。さらに、ｎドープ表面層は、既に述べたように、周囲の層と比較して比較的薄い。その結果、電荷キャリアは、薄い表面層を通っていく際に、大きな面積抵抗に対抗する。人工的なｐｎ接合部は、中央のｎドープ領域からさらに離れて位置しており、このことは、電荷キャリアが、薄いｎドープ表面層またはクラッド層のみを通過できることを意味する。より大きな抵抗のため、薄い表面層を通って人工のｐｎ接合部に流れる電流は著しく減少し、ほとんど無視することができる。いずれにせよ、多くのＮＲＲ中心が電荷キャリアから遠く離れており、かつ既に小さい電流のごく一部のみが、残りのＮＲＲ中心に近いｐｎ接合部に達する。したがって、人工的に作り出されたｐｎ接合部によってＮＲＲが動かされた構造は、中央領域における放射再結合に寄与して改善をもたらすようになる。

この構造は、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＡｌＰ材料系に基づく小型オプトエレクトロニクスデバイス、またはデバイスを画定するメサ構造の表面エリアに電荷キャリアが到達するのを防ぐためＱＷＩインターミキシングが使用される任意の系に有用である。

本発明のいくつかの態様は、オプトエレクトロニクスデバイスに関する。本デバイスは、周縁の側壁領域を有する積層体であって、ｎドープ層と、ｎドープ層上に堆積された活性領域層であって、活性領域層が、中央の第１の部分と、周囲の第２の部分とを有する、活性領域層とを含む、積層体を含む。活性領域層上にｐドープ層が配置される。さらに、周囲の第２の部分は、周囲の第２の部分に量子井戸インターミキシングを生じさせる追加のｐ型ドーパントを含む。最後に、ｎドープ層から実質的にｐドープ層の上部に向かって延在する周縁の側壁に、薄いｎドープ表面層が設けられている。薄いｎドープ表面層は、周縁の側壁に実質的に平行であり、かつ周囲の第２の部分及びｐドープ層の少なくとも部分的に内部にも配置される人工のｐｎ接合部を形成する。

その結果、側壁表面はｎドープになり、このようなドーピングが、ｐドープ層と、活性領域のＱＷＩ混合エリアとを覆う。前述のように、デバイスの側壁のｎドープ表面層によって提供される人工のｐｎ接合部は、大きな面積抵抗を有し、ごく少ない寄生電流のみを流す。デバイス表面のｐｎ接合部の面積は、従来のデバイスにおける側壁でのＱＷＩ混合表面領域の比較的大きな面積に比べて、さらに減少している。最後に、ｐｎ接合部は、活性領域のバンドギャップと比較して、より大きなバンドギャップを含む。

いくつかの態様では、薄いｎドープ表面層は、１０ｎｍ～２５０ｎｍの範囲、特に５０ｎｍ～１５０ｎｍの範囲の厚さを含む。したがって、この厚さは、活性領域と比較して、非常に小さい。量子効果は、電子が表面層を通っていく際に、電子をより小さな寸法に向かわせ、それにより、このエリアを通る電流をさらに減少させ得る。いくつかの態様では、ＱＷＩを生じさせるｐ型ドーパントは、少なくとも部分的にｎドープ層の近くまで延在し、またはそれどころかｎドープ層の中にまで延在していてもよく、それによって、望ましくないｐｎ接合部を作り出す。このｐｎ接合部は、中央部分を取り囲み、少なくとも５００ｎｍの横幅を有し得る。

ｐ型ドーパント及びｎドープ層によって生成されるｐｎ接合部は、デバイスの表面側壁まで横方向に延在し得る。提案の原理に従ったｎ型表面層は、このエリアを覆い、側壁の表面にｐｎ接合部が形成されることを防止する。

別の態様は、ＱＷＩ及びｎ型表面層を生成するために使用される異なるドーパント及び材料に関する。いくつかの態様では、ｐ型ドーパントはＺｎを含み、ｎドープ表面層はＴｅまたはＳｅを含む。いくつかのさらなる態様では、ｎドープ表面層はまた、先行の加工ステップの残留物であるｐ型ドーパントを含む。ただし、ｎ型ドーパントは、ｐ型ドーパントよりも高濃度である。

他の態様は、提案する原理に従ってオプトエレクトロニクスデバイスを製造する方法に関する。キャリア基板を提供した後に、キャリア基板上にｎドープ層を堆積させる。このプロセスは、表面を滑らかにすること、後続の再接合プロセス用の犠牲層を追加することなど、いくつかの準備するステップを含むことができる。

次のステップでは、ｎドープ層上に、異なる材料及び／または異なるドーパント濃度の各層を堆積させることによって、活性領域層を形成する。活性領域層は、１つ以上の量子井戸を含むことができる。したがって、活性領域層を堆積させる際に、ｎドープ層上に、異なる材料組成の１つ以上の層であって、その結果、異なるバンドギャップを形成する１つ以上の層を堆積させる。

活性領域を形成した後に、活性領域層上にｐドープ層を堆積させる。次いで、第１の構造マスクをｐドープ層上に形成し、第１の構造化マスクの下方の活性領域内に第１のエリアを画定する。上記の第１のエリアは、後のステップでオプトエレクトロニクスデバイスの活性ゾーンを形成することが意図されている。

次のステップでは、第１のエリアを取り囲む活性領域層の一部に、ｐ型ドーパントを拡散させる。ｐ型ドーパントは、Ｚｎを含んでもよい。ドーパントの活性領域層への拡散は、第１のエリアに隣接する第２のエリアに量子井戸インターミキシングを生じさせる。拡散プロセスの後、活性領域内の第１のエリアと、第１のエリアに隣接する第２のエリアの部分とを覆う第２の構造化マスクをｐドープ層上に堆積させる。次いで、第２のエリアの部分で隣接するメサ構造を形成し、それによって、第１のｎ型ドープ層から第１のｎ型ドープ層とｐ型ドープ領域との間のｐｎ接合部を横切ってｐ型ドープ層まで延在する側壁を露出させることができる。したがって、メサ構造は、ｐ型ドーパントを拡散させた部分であるデバイスの第２のエリア内にデバイスの側面を露出させる。

提案する原理によれば、側壁に、第１のｎドープ層から、実質的にｐドープ層の表面まで延在する、薄いｎ型表面層を生じさせる。側壁の表面から分離した薄い表面層によって、人工的にｐｎ接合部を作り出す。具体的に、薄層はメサ構造の側壁上のＱＷＩエリアを覆う。

その後、結果として生じるメサ構造を、一時的なキャリア上に再接合させて、ｎドープ層へのアクセスを得ることができる。半導体材料を保護するために、ｎコンタクトを付けて、絶縁層を堆積させることができる。いくつかの態様では、第１の構造化マスクが、後でｐコンタクトに使用される導電性材料を既に含んでいてもよい。同様に、ｎドープ層及びｐドープ層の両方に、追加の高度にドープされた電流分布層が設けられてもよい。

いくつかの他の態様では、活性領域層は、活性層領域構造を堆積させるより前に、ｎドープ層上に、ノンドープ層またはわずかにｎドープした層を含む。この層は、活性層領域を形成するより前に堆積させることができる。いくつかの他の態様では、ｐドープ層を堆積させることは、ｐドープ層を堆積させるより前に、活性領域層上に、ノンドープ層またはわずかにｐドープした層を堆積させることを含む。

種々のドーパントについては、以下の元素、テルル、ケイ素、セレン、マグネシウム及び亜鉛のうちの１つ以上を使用することができる。当業者であれば、他の適切な元素または元素の組み合わせを使用することに気付く可能性がある。ドープされた層またはドープされていない層の材料の堆積は、ＭＢＥ、ＭＯＣＶＤ、ＭＯＶＰＥ、イオン堆積、及び他の適切なプロセスによって実施することができる。

他の態様は、様々な堆積プロセス中のさらなるパラメータに関する。いくつかの態様では、ｐ型ドーパントを拡散させることはいくつかのステップを含むことができる。第１のステップでは、ｐドープ層上に、第１の温度で、ドーパントを堆積させる。次いで、ドーパントを、少なくとも部分的に第１の温度よりも高い第２の温度で、ｐドープ層内に拡散させる。これにより、拡散深度のより良好な制御を提供することができる。

いくつかの他の態様では、第２の構造化マスクを堆積させることは、マスク層、特にＳｉＯ_２層をｐドープ層上に、かつ任意選択的に第１の構造化マスク上に、堆積させるステップを含む。次いで、第１のエリアを取り囲む第２のエリアの投影において構造化マスクの要素が除去されるように、ｐドープ層上の第２のマスクを構造化する。

いくつかの他の態様では、メサ構造を、例えば、ドーパント、活性層領域及びｎドープ領域の一部を含むｐドープ層のエッチング材料によって形成して、１つ以上のキャビティを形成する。これらのキャビティは、デバイス材料を取り囲み、したがってメサ構造を形成することができる。いくつかの態様では、キャビティの側壁は、メサ構造におけるｎドープ層の底部に関して傾斜している。この場合、デバイスは角錐台を形成してもよい。

いくつかのその他の態様は、デバイスの側壁への薄い表面層の形成に関する。ｎ型ドーパント、特にＴｅまたはＳｅを、第１の温度で側壁に提供することができる。次のステップでは、堆積させたｎ型ドーパントを、第２の温度で側壁表面に拡散させる。ここでは、堆積させたドーパントの濃度が、堆積させたドーパントを側壁表面に拡散させた後に、側壁が、薄いｎ型表面層を含むように選択される。拡散プロセスの場合、第２の温度は、少なくともしばらくの間、第１の温度よりも高くてもよい。

堆積プロセスは、様々なアプローチを含み得る。例えば、ｎ型ドーパントを、側壁表面上の第１の温度で蒸発させ、またはスパッタさせることができる。これに代えて、ｎ型ドーパントを、有機金属気相成長法により、第１の温度で、側壁表面上に堆積させてもよい。さらに代替として、側壁にｎ型ドーパントを注入するために、イオン堆積を使用してもよい。

提案する原理によるさらなる態様及び実施形態は、添付の図面に関連して詳細に説明される様々な実施形態及び実施例との関連で明らかになるであろう。

従来のオプトエレクトロニクスデバイスを示す。 提案する原理のいくつかの態様によるオプトエレクトロニクスデバイスを例示する。 提案する原理のいくつかの態様によるオプトエレクトロニクスデバイスの別の実施形態を示す。 提案する原理のいくつかの態様による製造プロセス中の中間構造を示す。 提案する原理のいくつかの態様による製造プロセスの後続ステップを例示する。 提案する原理のいくつかの態様による、２つのさらなる製造プロセスステップ後の中間構造を例示する。 提案する原理のいくつかの態様による製造プロセスの後続ステップを示す。 提案する原理のいくつかの態様によるオプトエレクトロニクスデバイスを示す。

以下の実施形態及び実施例は、提案する原理による異なる態様及びそれらの組み合わせを開示する。実施形態及び実施例は、必ずしも正確な縮尺ではない。同様に、個々の態様を強調するために、異なる要素を拡大または縮小して表示する場合がある。図に示した実施形態及び実施例の個々の態様は、これが本発明による原理と矛盾することなく、それ以上説明せずに、互いに組み合わせることが可能であることは自明である。いくつかの態様は規則的な構造または形態を示す。実際には、本発明の着想と矛盾することなく、理想形とのわずかな違いや理想形からの逸脱が生じることがあることに留意されたい。

さらに、個々の図面及び態様は、必ずしも正しい大きさで示されているわけではなく、個々の要素間の比率も本質的に正しい必要はない。いくつかの態様は、それらを拡大して示すことによって強調される。しかしながら、「上」、「上」、「下」、「より大きい」、「より小さい」などの用語は、図中の要素に関して正しく表されている。したがって、要素間のそのような関係を図に基づいて推定することができる。

「～に堆積させる」という表現は直接堆積を意味するのではなく、大まかな方向を示すものとする。したがって、第１の層を第２の層に堆積させることは、直接堆積を意味する場合があるが、その間に１つ以上の追加の層を伴う堆積を意味する場合もある。「ドープ層」の表現は、ドーパントの濃度が一定であることに限定されるのではなく、成長方向に沿ったドーパント勾配、急激な変化、または他の任意のドーパントプロファイルも含む。「ｐ型」または「ｎ型」ドーパントは、対応するｐドープ領域またはｎドープ領域をもたらすドーパントである。一般に、提案する原理から逸脱せずに、成長方向を逆にするだけでなく、ドーパントの種類を交換することもできることに留意されたい。

図１は、従来のオプトエレクトロニクスデバイスであって、量子井戸インターミキシングＱＷＩに起因して電荷キャリアの非放射再結合が低減される、オプトエレクトロニクスデバイスを示す。

デバイスは、層１０、１１～１３及び１４を有する積層体としての本体を含む。層１０は、ｎドープ材料、例えば、ＧａＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮまたは類似の材料系を含む。ｎドープ層１０は、ｎコンタクト１６を用いて電気的に接触させる。オプトエレクトロニクスデバイスはまた、それぞれの中央に互いに重なり合う層１１、１２及び１３を含む活性領域としての量子井戸構造を含む。量子井戸層１２とｎドープ層１０との間に配置される層１１は、ｎドープ層１０と同じ基材の真性層である。量子井戸層１２は、互いに積み重ねられた１つ以上の量子井戸を含むことができる。第２の真性層１３は、量子井戸層１２の上に配置されている。第１の真性層と同様に、第２の真性層はｐドープ層１３と同じ基材を含み、このｐドープ層１３上にｐコンタクト１５が堆積されている。

図１によるオプトエレクトロニクスデバイスは、非常に小さい発光表面積を含み、数μｍ、例えば３μｍ～１５μｍの範囲の側端長を含むことができる。したがって、活性エリアの高さまたはこれに近い高さでのデバイスの側壁に沿った外周部は、主エリアと比較して比較的大きい。その結果、エリア２２におけるデバイスの側壁の近くで、格子不整合、不純物または他の影響に起因して、非放射再結合が起こり得る。

したがって、従来のデバイスは、非放射再結合中心２２に近い周縁エリアで例示されているように、量子井戸インターミキシング１７を実装する。量子井戸インターミキシング１７は、オプトエレクトロニクスデバイスの放射再結合が行われる中央エリア２５を取り囲むエリアに拡散される追加のｐ型ドーパントによって達成される。

しかしながら、ライトニングシンボルによって示されるように、ｐドープエリア１７及びｎドープ層１０は、残存ｐｎ接合部を形成し、この残存ｐｎ接合部は、部分的には、オプトエレクトロニクスデバイスの材料内にあるが、ライトニングシンボルによって表される表面で、デバイスの周りに横方向にも延在している。非放射再結合中心は量子井戸インターミキシングエリア１７によって一般に低減されるが、特に側壁の近くの残存ｐｎ接合部は、非放射再結合の新たな中心を生成する。その結果、量子井戸インターミキシングによって改善が達成されるが、新たに生成される中心２２により、人工的なｐｎ接合部が新たに形成されるので、オプトエレクトロニクスデバイスの性能がさらに低下することになる。この人工的なｐｎ接合部は、量子井戸層１２を含む中央活性領域のバンドギャップに比べて大きいバンドギャップを含み得るが、それにもかかわらず非放射再結合を起こし得る。

非放射再結合の量をさらに低減させるために、本発明者は、ｎドープ層１０から量子井戸混合領域１７全体にわたってｐドープ層１４まで延在する追加の小規模なｎドープ層を、オプトエレクトロニクスデバイスの側壁に堆積させることを提案する。そのようなオプトエレクトロニクスデバイスのそれぞれの実施形態を、図２にその構造を用いて例示する。薄いｎドープ表面層２０は、オプトエレクトロニクスデバイスの側壁を覆い、ｎドープ層１０からｐドープ層１４の上面まで延在する。その結果、ｎドープ層からｐドープ層１４の上面に向かって延在し、それによって量子混合エリア１７を横切る人工的なｐｎ接合部が作製される。ただし、作製されたｐｎ接合部は、ここでは、オプトエレクトロニクスデバイス自体の材料内に埋設されている。ｐドープ層の上面では、人工的なｐｎ接合部が表面まで延在しており、したがって、ｐドープ層の上面に非放射再結合中心２２が形成される。

前の実施形態とは異なり、薄いｎドープ表面層２１は、従来の解決策を上回るいくつかの利点を有する。一つには、非放射再結合に曝され、または主として非放射再結合に関与する表面積は、従来の実施形態と比較して著しく小さい。加えて、薄い表面層２１は、比較的大きな表面抵抗を有し、その結果、ｐｎ接合部を流れる電流が極めて少なくなる。これに関して、薄い表面層とｐドープ材料とによって作製されるｐｎ接合部は、多重量子井戸層１２よりも広いバンドギャップを有することに留意されたい。このより大きなバンドギャップは、薄い表面層２１のより大きな表面抵抗と相まって、人工的なｐｎ接合部を流れる電流をごく少なくし、具体的に、ｐドープ層１４の上面で非放射再結合中心を伴う上面に到達する電荷キャリアの数がさらに減少する。

図３は、提案した原理のいくつかの態様による、より詳細な実施例を例示する。この実施形態では、ｎドープ層１０は、量子井戸混合領域１７の界面にドーパントとしてＴｅを含み、これはｐ型ドーパント、すなわちＺｎによって生成される。メサ構造の側壁の表面上に、ｎドープ材料層を含む薄い表面層を堆積させる。薄い表面層は、Ｔｅドープ層１０とＺｎドープエリアとの間のｐｎ接合界面の非放射再結合中心を覆う。ｎドープ材料層２０は、ドーパントとしてＴｅを含み、量子井戸インターミキシングドーパント１８と比較して高いドーピング濃度を有する。薄い表面層２０の厚さｘは、数１０ｎｍから約３００ｎｍ～７００ｎｍの範囲であり、量子井戸混合エリアよりも著しく小さい。薄層２０と、ここで多重量子井戸層１２によって与えられるオプトエレクトロニクスデバイスの活性領域２５との間の量子井戸混合エリア１７の距離ｄは、より著しく大きく、約１００ｎｍ～１．５μｍの範囲であり得る。

図４～図８は、提案する原理による製造方法の様々なステップを例示する。

図４では、オプトエレクトロニクスデバイスが基板９上に配置されている。基板９上に製造する目的で、第１のｎドープ層１０ａを堆積させる。ｎドープ層１０ａは、後の再接合ステップのために１つ以上の犠牲層（本明細書には明示的に示されていない）を含むことができ、さらに、異なる濃度のドーパントを有する層を含むことができる。この実施形態では、ドーパントとしてＴｅを使用するが、それぞれの基材に適した他のドーパントを使用することもできる。ｎドープ層１０ａは、高ｎドープ電流分布層を含む。

ｎドープ層１０ａの上に、層１０ａと同じ基材を含む第１の真性層１１を堆積させる。この堆積は、基材を（ＭＯＣＶＤもしくはＭＯＶＰＥまたは他の適切な堆積プロセスを使用して）成長させ、それぞれのＴｅドーパントを適切な濃度に調整することによる連続的なステップで行うことができる。次に、真性層１１上に多重量子井戸層１２を堆積させて配置し、その後に第２の真性層１３が続く。第２の真性層１３は、以下のｐドープ層１４と同じ基材を含む。Ｐドープ層１４は、例えば電流分布に適した１つ以上の追加の層を含んでもよい。層１０ａ及び１１の堆積と同様に、ＭＯＶＣＤ、ＭＯＶＰＥまたは他の適切なプロセスを使用して、かつそれぞれのドーパント濃度を調整して、層１３及びｐドープ層１４を堆積させる。

既存の積層体を、例えばＭＯＣＶＤ、ＭＯＶＰＥ等のような様々な堆積方法を使用して製造し、加工することができる。ｐドープ層１４を堆積させた後、ｐドープ層１４の上面に第１の構造化マスクを配置する。このために、ｐドープ層１４上にＧａＡｓの層を堆積させ、続いて、ガリウムヒ素材料が、後で活性領域を形成する多重量子井戸層１２のエリアを覆って残存するように構造化する。その結果、ＧａＡｓ層１５ａはマスクとして機能する。

構造化されたＧａＡｓマスク１５ａは、後のステップにおいてｐコンタクトとして使用することもでき、その面積抵抗を減らすために高度にドープされる。ＧａＡｓマスク１５ａを構造化した後、第１のステップで、ｐ型ドーパント１８、この実施例ではＺｎ１８を、ｐドープ層１４の露出した表面の上に第１の温度で堆積させる。その後、Ｚｎドーパント１８を、第１の温度よりも高い第２の温度でｐドープ層１４中に拡散させ、それにより、活性領域を取り囲むエリア内に追加のドーパントを作製する。この拡散プロセスは、それに続く任意選択の、さらに別の温度でのアニーリングステップと共に、量子井戸インターミキシングが行われるエリア１７を生成する。量子井戸混合エリアは、活性領域２５を取り囲む。

取り囲まれた領域２５は、真性層１３、量子井戸層１２及び第２の真性層１１の部分を含む。さらに、図４に例示するように、ドーパント濃度は少なくとも部分的にｎドープ層領域１０ａ内へ拡散することになり、これにより、少なくとも真性部分の拡張をもたらし、場合によっては、ｎドープ層１０ａと量子井戸混合エリア１７との間に人工的なｐｎ接合部を生じさせる。

図５において、ｐ型コンタクト１５を、ＧａＡｓコンタクト層１５ａ上にＩＴＯのような透明導電性材料を層１５ｂとして堆積させることによって、さらに処理する。

次に、図６によれば、ｐコンタクト１５を覆うオプトエレクトロニクスデバイスの表面の一部と、隣接するｐドープ層１４の周囲部分との上に、第２の構造化マスク２３を設ける。ハードマスク２３は、ＳｉＯ_２、または図６に例示される後続のメサ構造化ステップに対して耐性を有する他の適切な材料を含むことができる。

メサ構造化ステップ中に、エッチングプロセスを適用し、これによって、量子井戸混合エリア１７、ｎドープ層１４及びｎドープ層１０ａの一部を除去し、その結果、ｐドープ層１４の上部からｎドープ層１０ａに至るまでオプトエレクトロニクスデバイスの側端を露出させる。その結果として、オプトエレクトロニクスデバイスは、活性領域層に隣接する量子井戸混合エリア１７を露出する側壁を含む。さらに、本明細書に示すように、側壁は傾斜していてもよいが、傾斜は、実施される製造方法及びエッチングステップに依存し得る。

続くステップでは、次に、側壁にｎ型ドーパントを堆積させ、続いて、オプトエレクトロニクスデバイスの側壁及びそのメサ構造の側壁に拡散させる。Ｔｅまたは他の任意の適切なｎ型ドーパントが使用される。拡散プロセスは、表面近接エリア内でドーパント濃度を変化させることになり、その結果、ｎドープ層１０ａから量子井戸混合エリア１７を越えてｐドープ層１４の表面のハードマスクまで延在する、薄いｎドープ表面層２０が得られる。ｎドーパントの濃度は、量子井戸混合エリア１７内の導電型、及び表面におけるｐドープ層１４内の導電型が、ｐ型材料からｎ型材料に変化するように選択される。その結果、一方の側の薄い表面層２０と、他方の側の量子井戸混合エリア１７及びｐドープ層１４との間の界面に、人工的なｐｎ接合部が生成される。このｐｎ接合部は、オプトエレクトロニクスデバイスの材料内に埋設されている。この人工的に作製されたｐｎ接合部のバンドギャップは、量子井戸層１２内のバンドギャップよりも大きい。さらに、表面層２０の厚さはごく小さいため、ｐｎ接合部の活性領域内に移動する可能性のある電荷キャリアに対して、高い表面抵抗を発生させる。

したがって、人工的に作製されたｐｎ接合部を流れる残留電流は、量子井戸層１２を流れる電流と比較して非常に少ない。さらに、提案する原理によれば、あらゆる非放射再結合中心が、側壁及び量子井戸混合エリア１７とｎドープ層１０ａとの境界面から、ｐドープ層１４の上面に移動する。すなわち、中心は、薄い表面層を有しない従来の解決策よりも、活性領域からかなり離れて位置する。側壁の傾斜のため、非放射再結合エリアは従来の解決策よりも小さくなる。さらに、表面抵抗が高いため、人工的に作り出されたｐｎ接合部には、ごく少ない電流しか流れず、上部にある非放射再結合中心に到達する電流はさらに少なくなる。

図８は、提案する原理による、さらなる方法ステップを例示する。オプトエレクトロニクスデバイスを、一時的な支持体であるキャリア９ａに再接合させ、キャリア９ａに取り付ける。続くステップでは、メサ構造が開放され、オプトエレクトロニクスデバイスが分離されるまで、ｎドープ層１０ａの材料を除去する。オプトエレクトロニクスデバイスの分離後、ｎドープ層１０の表面にコンタクト１６を付ける。

１ オプトエレクトロニクスデバイス
９、９ａ キャリア基板
１０ ｎドープ層
１０ａ ｎドープ層
１１ 真性層
１２ 活性領域、量子井戸
１３ 真性層
１４ ｐドープ層
１５ ｐコンタクト
１５ａ 第１の構造化マスク、コンタクト層
１５ｂ 導電層
１６ ｎコンタクト
１７ ＱＷＩエリア
１８ ｐ型ドーパント拡散領域
１８’ ガス状ｐ型ドーパント
２０ ｎドープ表面層
２１、２２ 非放射再結合中心
２３ ２の構造化マスク
３０ キャビティ、メサ構造

Claims (17)

1. オプトエレクトロニクスデバイスを加工する方法であって、
   －キャリア基板を提供することと、
   －前記キャリア基板上にｎドープ層を堆積させることと、
   －第１のｎドープ層上に活性領域層を堆積させることと、
   －前記活性領域層上にｐドープ層を堆積させることと、
   －前記ｐドープ層上に第１の構造化マスクを形成し、前記第１の構造化マスクの下方の前記活性領域内に第１のエリアを画定することと、
   －ｐ型ドーパント、特にＺｎを、前記活性領域層内に拡散させ、それによって、前記第１のエリアに隣接する第２のエリアに量子井戸インターミキシングを生じさせることと、
   －前記活性領域内の前記第１のエリアと、前記第１のエリアに隣接する前記第２のエリアの部分とを覆う第２の構造化マスクを、前記ｐドープ層上に堆積させることと、
   －前記第２のエリアの前記部分に隣接するメサ構造を形成することであって、前記メサ構造が前記第１のｎドープ層まで延在し、それによって、前記第１のｎドープ層とｐ型ドーパントドープ領域との間のｐｎ接合部を、その側壁に沿って露出させる、前記形成することと、
   －前記側壁に、前記第１のｎドープ層から実質的に前記ｐドープ層の表面まで延在する、薄いｎ型表面層を作製することと、を含む、前記方法。
2. 前記第１の構造化マスクが、導電性材料、特にｐコンタクト材料を含む、請求項１に記載の方法。
3. 前記活性領域層を堆積させるステップが、量子井戸または多重量子井戸の層構造を堆積させることを含む、請求項１または２に記載の方法。
4. 活性領域層を堆積させることが、活性層領域構造を堆積させるより前に、前記ｎドープ層上に、ノンドープ層またはわずかにｎドープした層を堆積させることを含む、請求項１～３のいずれか１項に記載の方法。
5. ｐドープ層を堆積させることが、前記ｐドープ層を堆積させるより前に、前記活性領域層上に、ノンドープ層またはわずかにｐドープした層を堆積させることを含む、請求項１～４のいずれか１項に記載の方法。
6. 前記ｎドープ層用のドーパントが、
   －テルル、
   －ケイ素、
   －セレン、
   からなる群から選択され、
   前記ｐドープ層用のドーパントが、
   －マグネシウム、
   －亜鉛、
   からなる群から選択される、請求項１～５のいずれか１項に記載の方法。
7. ｐ型ドーパントを拡散させることが、
   －前記ｐドープ層上に第１の温度で前記ドーパントを堆積させることと、
   －前記ドーパントを、少なくとも部分的に前記第１の温度よりも高い第２の温度で、前記ｐドープ層内に拡散させることと、を含む、請求項１～６のいずれか１項に記載の方法。
8. 第２の構造化マスクを堆積させることが、
   －マスク層、特にＳｉＯ_２層を、前記ｐドープ層上に、かつ任意選択的に前記第１の構造化マスク上に、堆積させることと、
   －前記第１のエリアを取り囲む前記第２のエリアの上方の領域が除去されるように、前記ｐドープ層上の前記第２のマスクを構造化することと、を含む、請求項１～７のいずれか１項に記載の方法。
9. メサ構造を形成することが、
   －前記メサ構造を構築する１つ以上のキャビティを形成するために、前記ドーパントと、前記活性層領域と、前記ｎドープ領域の一部とを含む前記ｐドープ層の材料をエッチングすることであって、任意選択的に、前記キャビティの前記側壁が、前記メサ構造における前記ｎドープ層の底部に関して傾斜している、前記エッチングすること、を含む、請求項１～８のいずれか１項に記載の方法。
10. 前記側壁上に薄いｎ型表面層を作製することが、
    －ｎ型ドーパント、特にＴｅまたはＳｅを、前記側壁上に堆積させることと、
    －前記堆積させたｎ型ドーパントを前記側壁表面に拡散させることであって、前記堆積させたドーパントの濃度が、堆積させたドーパントを前記側壁表面に拡散させた後に、前記側壁が、薄いｎ型表面層を含むように選択される、前記拡散させることと、を含む、請求項１～９のいずれか１項に記載の方法。
11. 前記堆積させるステップが、
    －前記側壁表面上に、第１の温度で、前記ｎ型ドーパントを蒸発させ、またはスパッタさせること、
    あるいは
    －前記側壁表面上に、第１の温度で、有機金属気相成長法によってｎ型ドーパントを堆積させること、
    及び
    －前記ドーパントを、少なくとも部分的に前記第１の温度よりも高い第２の温度で、前記側壁表面に拡散させること、を含む、請求項１０に記載の方法。
12. －周縁の側壁領域を有する積層体であって、
    －ｎドープ層と、
    －前記ｎドープ層上に堆積された活性領域層であって、前記活性領域層が、中央の第１の部分と、周囲の第２の部分とを有する、前記活性領域層と、
    －前記活性領域層上に配置されたｐドープ層と、
    を含み、
    前記周囲の第２の部分が、前記周囲の第２の部分に量子井戸インターミキシングを生じさせるｐ型ドーパントを含む、前記積層体と、
    －前記ｎドープ層から実質的に前記ｐドープ層の上部に向かって延在し、そのため、前記周縁の側壁領域に実質的に平行であり、前記周囲の第２の部分及び前記ｐドープ層の少なくとも部分的に内部にある人工のｐｎ接合部を形成する、前記周縁の側壁にある、薄いｎドープ表面層と、
    を含む、オプトエレクトロニクスデバイス。
13. 前記薄いｎドープ表面層が、１０ｎｍ～２５０ｎｍの範囲、特に５０ｎｍ～１５０ｎｍの範囲の厚さを含む、請求項１２に記載のオプトエレクトロニクスデバイス。
14. 前記ｐ型ドーパントが、前記ｎドープ層の近くまたは中にまで少なくとも部分的に延在して、前記中央の第１の部分を取り囲む人工のｐｎ接合部を形成する、請求項１２または１３に記載のオプトエレクトロニクスデバイス。
15. 前記周囲の第２の部分が、少なくとも５００ｎｍの横幅を有する、請求項１２～１４のいずれか１項に記載のオプトエレクトロニクスデバイス。
16. 前記ｐ型ドーパントがＺｎを含み、前記ｎドープ表面層がＴｅを含む、請求項１２～１５のいずれか１項に記載のオプトエレクトロニクスデバイス。
17. 前記ｎドープ表面層が、前記ｐ型ドーパントと、前記ｐ型ドーパントよりも高濃度のｎ型ドーパントとを含む、請求項１２～１５のいずれか１項に記載のオプトエレクトロニクスデバイス。
    

Images