JP2024519077A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2024519077A JP2024519077A JP2023571725A JP2023571725A JP2024519077A JP 2024519077 A JP2024519077 A JP 2024519077A JP 2023571725 A JP2023571725 A JP 2023571725A JP 2023571725 A JP2023571725 A JP 2023571725A JP 2024519077 A JP2024519077 A JP 2024519077A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- forming
- dielectric
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 222
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 66
- 239000012530 fluid Substances 0.000 claims abstract description 41
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims description 34
- 238000002161 passivation Methods 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 295
- 239000000463 material Substances 0.000 description 18
- 235000012431 wafers Nutrition 0.000 description 15
- 239000000203 mixture Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000005670 electromagnetic radiation Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- -1 nitride compound Chemical class 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000005693 optoelectronics Effects 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000708 deep reactive-ion etching Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- AFCARXCZXQIEQB-UHFFFAOYSA-N N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CCNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 AFCARXCZXQIEQB-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000004038 photonic crystal Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/0217—Removal of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
- H01S5/18369—Structure of the reflectors, e.g. hybrid mirrors based on dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
- H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Weting (AREA)
Abstract
半導体装置（１０）を製造する方法は、ＧａＮ基板（１００）の上に犠牲層（１０５）をエピタキシャル成長させる工程（Ｓ１００）と、犠牲層（１０５）の上に第１半導体層（１２０）をエピタキシャル成長させる工程（Ｓ１１０）と、第１半導体層（１２０）の第１主面（１２１）であって、ＧａＮ基板（１００）から遠い側にある第１主面（１２１）の上に第１層（１２４）を形成する工程（Ｓ１２０）と、を有する。製造方法はさらに、第１層（１２４）および第１半導体層（１２０）を通って犠牲層（１０５）まで延在する流体流路または溝（１３０、１０８）を形成する（Ｓ１３０）工程と、流体流路または溝（１３０、１０８）にエッチング液を導入する工程を有する、ＧａＮ基板（１００）を除去するために犠牲層（１０５）をエッチングする工程（Ｓ１４０）と、第１半導体層（１２０）の第２主面（１２２）の上に第２誘電体層（１３７）を形成する工程（Ｓ１５０）と、を有する。【選択図】図１Ｅ
Description
面発光レーザ装置またはＶＣＳＥＬ（「垂直共振器面発光レーザ」）は、通常、第１共振器ミラーおよび第２共振器ミラーと、電磁放射を生成するための半導体積層体とを有する。半導体積層体は、第１共振器ミラーと第２共振器ミラーとの間に配置される。ＧａＮ材料系でＶＣＳＥＬを製造する試みがなされている。特に、ＧａＮ材料系で、例えば誘電体ミラーを有するＶＣＳＥＬを開発する試みがなされている。
本発明の目的は、半導体装置を製造する改良された方法を提供することである。さらに、本発明の目的は、改良された半導体装置を提供することである。
実施形態によれば、上記の目的は、独立請求項に記載の事項によって達成される。さらなる展開は従属請求項で定義される。
半導体装置を製造する方法は以下の工程を有する。すなわち、ＧａＮ基板の上に犠牲層をエピタキシャル成長させる工程と、犠牲層の上に第１半導体層をエピタキシャル成長させる工程と、第１半導体層の第１主面であって、ＧａＮ基板から遠い側にある第１主面の上に第１層を形成する工程と、を有する。製造方法はさらに以下の工程を有する。すなわち、第１層および第１半導体層を通って犠牲層まで延在する流体流路を形成する工程と、流体流路にエッチング液を導入する工程を有する、ＧａＮ基板を除去するために犠牲層をエッチングする工程と、第１半導体層の第２主面の上に第２誘電体層を形成する工程と、を有する。
例えば、流体流路を形成する工程が、第１層において開口部を形成する工程を有してもよく、開口部の広がりは、水平方向よりも垂直方向に大きい。
本方法は、流体流路の側壁の上に、エッチング液に対して耐性を有するパッシベーション層を形成する工程をさらに有してもよい。
実施形態によれば、本方法は、流体流路を形成する前に、第１層の上にキャリア基板を形成する工程をさらに有してもよく、流体流路はキャリア基板を通って延在する。
さらなる実施形態によれば、流体流路を形成する工程は、第１層および第１半導体層の中に、第１の水平方向に延在する溝を形成する工程を有してもよい。
本方法は、第１層および第１半導体層の中に、第２の水平方向に延在するさらなる溝を形成する工程をさらに有してもよい。
例えば、溝の側壁の上に、エッチング液に対して耐性を有するパッシベーション層を形成してもよい。
本方法は、流体流路を形成した後に、第１層の上にキャリア基板を形成する工程をさらに有してもよい。
本方法は、第１層を形成する前に、さらなる半導体層をエピタキシャルに形成して、半導体積層体を形成する工程をさらに有してもよい。
例えば、さらなる半導体層を形成する工程は、エッチング停止層を形成する工程を有してもよい。本方法は、ＧａＮ基板を除去した後にエッチングする工程をさらに有してもよい。例えば、このエッチングする工程の最終点は、エッチング停止層を使用して検出または決定されてもよい。
例えば、エッチング停止層は、犠牲層を形成した後に形成してもよい。さらなる実施形態によれば、エッチング停止層は、犠牲層を形成する前に形成してもよい。さらなる実施形態によれば、犠牲層を形成する前に、第１エッチング停止層（または中間層）を形成してもよい。犠牲層を形成した後に、さらなるエッチング停止層を形成してもよい。
実施形態によれば、第１層は、第１誘電体層を含んでもよい。例えば、本方法は、さらなる誘電体層をそれぞれ形成することで、第１誘電体層を有する第１の誘電体積層体と、第２誘電体層を有する第２の誘電体積層体と、を形成する工程を有してもよい。
さらなる実施形態によれば、第１層はさらなる半導体層を有してもよい。例えば、本方法は、さらなる半導体層を形成して、さらなる半導体層を有する第１共振器ミラーを形成する工程をさらに有してもよい。
実施形態によれば、犠牲層をエッチングする工程は、犠牲層を有する加工対象物に電圧を印加する工程をさらに有してもよい。
実施形態によれば、半導体装置は、ＧａＮを含む第１半導体層と、第１半導体層の第１主面の上の第１誘電体層と、第１半導体層の第２主面の上の第２誘電体層と、を有する。
例えば、第１半導体層は半導体積層体の一部であってもよく、半導体積層体は、第１の導電型の第１半導体層と、第２の導電型の第２半導体層と、第１半導体層および第２半導体層の間の活性領域と、を有する。
第１誘電体層は第１の誘電体積層体の一部であってもよく、第２誘電体層は第２の誘電体積層体の一部であってもよい。半導体装置は垂直共振器面発光レーザであってもよく、第１の誘電体積層体は第１共振器ミラーを形成してもよく、第２の誘電体積層体は第２共振器ミラーを形成してもよい。
添付の図面は、本発明の実施形態のさらなる理解を提供するために含まれており、本明細書に組み込まれ、その一部を構成する。図面は本発明の実施形態を示し、本明細書の記載とともに原理を説明するために使用される。本発明の他の実施形態および意図された利点の多くは、以下の詳細な説明を参照することによってより良く理解されるにつれて、容易に理解されるであろう。図面の要素は、互いの縮尺が必ずしも一致しているわけではない。同様の参照番号は、対応する同様の部分を示す。
実施形態に係る半導体装置の製造方法を実行する際の加工対象物の断面図を示す図である。
実施形態に係る半導体装置の製造方法を実行する際の加工対象物の断面図を示す図である。
実施形態に係る半導体装置の製造方法を実行する際の加工対象物の断面図を示す図である。
実施形態に係る半導体装置の製造方法を実行する際の加工対象物の断面図を示す図である。
流体流路を形成した後のウェハの上面図である。
実施形態に係る半導体装置の断面図である。
さらなる実施形態に係る半導体装置の製造方法を実行する際の加工対象物の断面図である。
さらなる実施形態に係る半導体装置の製造方法を実行する際の加工対象物の断面図である。
さらなる実施形態に係る半導体装置の製造方法を実行する際の加工対象物の断面図である。
さらなる実施形態に係る半導体装置の製造方法を実行する際の加工対象物の断面図である。
流体流路を有するウェハの上面図である。
さらなる実施形態に係る半導体装置の断面図である。
実施形態に係る方法を要約して示す。
以下の詳細な説明では、本明細書の一部を形成し、本発明を実施することができる特定の実施形態を例示として示す添付図面を参照する。この点に関して、「頂部」、「底部」、「前」、「後」、「の上」、「上」、「上方」、「先頭」、「末尾」などの向きを表す用語は、記載される以下の図面の方位を参照して使用される。本発明の実施形態の構成要素は多くの異なる向きで配置することができるため、方向に関する用語は説明の目的で使用されており、決して限定するものではない。特許請求の範囲によって定義される範囲から逸脱することなく、他の実施形態が利用されてもよく、構造的または論理的変更が行われてもよいことを理解されたい。
実施形態の記載は限定的なものではない。特に、以下に説明する実施形態の要素は、異なる実施形態の要素と組み合わせることができる。
以下の説明で使用される「ウェハ」または「半導体基板」という用語は、半導体表面を有する任意の半導体ベースの構造を含み得る。ウェハおよび構造は、ドープされた半導体およびドープされていない半導体、例えば基礎となる半導体基盤によって支持されるエピタキシャル半導体層、および他の半導体構造を含むものと理解されたい。例えば、第１半導体材料の層は、第２半導体材料の成長基板上に成長させてもよい。さらなる実施形態によれば、成長基板は、サファイア基板などの絶縁基板であってもよい。使用目的に応じて、半導体は直接半導体材料または間接半導体材料に基づいてもよい。電磁放射の発生に特に適した半導体材料の例として、例えば紫外、青色、またはより長い波長の光を生成し得るＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮなどの窒化物化合物半導体と、例えば緑色またはそれより長い波長の光を生成し得るＧａＡｓＰ、ＡｌＧａＩｎＰ、ＧａＰ、ＡｌＧａＰなどのリン化合物半導体と、ＡｌＧａＡｓ、ＳｉＣ、ＺｎＳｅ、ＧａＡｓ、ＺｎＯ、Ｇａ２Ｏ３、ダイヤモンド、六方晶ＢＮなどのさらなる半導体材料と、それら材料の組み合わせとが挙げられる。半導体材料のさらなる例は、シリコン、シリコンゲルマニウム、およびゲルマニウムであってもよい。化合物半導体材料の化学量論比は変化してもよい。
本明細書において、半導体装置の構成要素を形成する材料とは、具体的には窒化物化合物半導体を含む。
本明細書で使用される「垂直」という用語は、基板または半導体本体の第１の表面に対して垂直に配置される向きを指すことを意図する。
本明細書で使用される「横に、または横方向」および「水平に、または水平方向」という用語は、基板または半導体本体の第１の表面に対して平行な向きを指すことを意図する。これは、たとえばウェハまたはダイの表面であり得る。
本明細書で使用される用語「持つ」、「含有する」、「有する」、「含む」などの用語は、記載された要素または特徴の存在を示すオープンエンドの用語であり、追加の要素または特徴を排除するものではない。冠詞「ａ」、「ａｎ」、および「ｔｈｅ」は（本翻訳においては「それらの」等複数を指す用語がなくても）、明確に別段の指示がない限り、単数形だけでなく複数形も含むことを意図する。
実施形態に係る方法を実行するための出発点は、例えば図１Ａに示されるような第１主面１０１を有するＧａＮ基板１００である。半導体積層体１１７は、半導体基板１００の第１主面１０１の上に形成される。半導体積層体は、例えばｎドープＧａＮであってもよい（例えば約７Ｅ１８ｃｍ－３より高いドーピングレベルでシリコンまたはゲルマニウムがドープされたＧａＮである）犠牲層１０５を有する。例えば、犠牲層１０５は、ＧａＮ基板１００の第１主面１０１に直接接触して形成されてもよい。さらなる実施形態によれば、中間層１０３が、犠牲層１０５とＧａＮ基板１００との間に配置されてもよい。中間層１０３の組成は、犠牲層１０５の組成とは異なってもよい。中間層の組成の例には、より高いＡｌ含有量を有するか、より低いドーピングレベルを有するか、またはドープされていないＡｌＧａＮが挙げられ、そのため、図１Ｅと１Ｆとに関して後述する電気化学的エッチングはこの層で停止する。中間層１０３は、選択的にエッチングすることによって、またはＣＭＰなどの別の選択的除去方法によって後程除去することもできる。中間層１０３は、ＧａＮ基板をエッチングから保護することができる。その結果、例えば、ＧａＮ基板を加工対象物から除去した後、ＧａＮ基板をさらに容易に再利用することができる。その後、第２半導体層１１０がＧａＮ基板１００の上にエピタキシャル成長される。例えば、第２半導体層１１０はＧａＮを含んでもよい。第２半導体層１１０は、第２の導電型、例えば、ｎ型のドーパントでドープされてもよい。その後、活性領域１１５を形成してもよい。
活性領域１１５は、電磁放射を生成するように構成されてもよい。活性領域１１５は、例えば、放射を生成するためのｐｎ接合、ダブルヘテロ構造、単一量子井戸（ＳＱＷ）または多重量子井戸（ＭＱＷ）を含んでもよい。「量子井戸」という表現は、量子化の特徴をさらに指定するものではない。したがって、「量子井戸」という用語は、量子井戸、量子細線および量子ドット、ならびにこれらの層の任意の組み合わせを含む。
その後、第２の導電型、例えばｐ型の第１半導体層１２０が活性領域１１５の上に形成されてもよい。図１Ｂは、生成される加工対象物１５の一例を示す。図１Ｂはまた、第１半導体層１２０の第１主面１２１を示す。第１半導体層１２０は、半導体積層体１１７の最上層を形成してもよい。
次に、誘電体層１１８（図１Ｂには図示せず、図２Ｂに図示）を第１半導体層１２０の上に堆積させてもよく、電流注入開口１１９を規定するための穴を形成するようにパターン化してもよい。
その後、例えば、ＩＴＯ（インジウム錫酸化物）などの透明導電性酸化物等の透明な導電性材料を含むコンタクト層１２７が半導体積層体の上に形成されてもよい。コンタクト層１２７は、第１半導体層１２０の第１主面１２１に隣接していてもよい。その後、第１層、例えば第１誘電体層１２４がコンタクト層１２７の上に形成されてもよい。第１誘電体層１２４は、第１の誘電体積層体１２５の一部であってもよい。例えば、第１の誘電体積層体１２５は、ブラッグミラーを形成する誘電体層を有してもよい。
さらなる実施形態によれば、第１層は、エピタキシャル成長されたさらなる半導体層であってもよい。この場合、ブラッグミラーは半導体積層体を有してもよい。これらの実施形態によれば、コンタクト層１２７および開口１１９を有する誘電体層１１８を省略することができる。
一般に、ブラッグミラーは、交互に積層された第１の組成の第１層と第２の組成の第２層とを有してもよい。第１層および第２層は、誘電体層であってもよいし、あるいは半導体層であってもよい。例えば、第１層は高い屈折率、第２層は低い屈折率を有してもよい。上記に関連して、「高屈折率」および「低屈折率」という用語は、高屈折率が材料系に依存し得るある値よりも大きいことを意味してもよい。低屈折率とは、ある値よりも小さいことをいう。
例えば、層の厚さは、λ／４またはλ／４の倍数であってもよく、λは、特定の媒体内で反射される光の波長を示す。ブラッグミラーは、３つ以上の異なる層を有してもよい。例えば、層の最大数は５０であってもよい。単層の典型的な層の厚さは、３０～９０ｎｍ、例えば約５０ｎｍであってもよい。積層体は、約１８０ｎｍより大きい、例えば約２００ｎｍを超える厚さを有する１つ以上の層をさらに有してもよい。
コンタクト層１２７に接触するためのコンタクト構造１２８は、第１の誘電体積層体１２５内に形成されてもよい。例えば、コンタクト構造１２８の形成は、コンタクト層１２７まで垂直に延在するビア開口部の形成を含んでもよい。ビア開口部は導電性材料で充填されてもよい。さらなる実施形態によれば、コンタクト層１２７または第１半導体層への接触は、別の方法で行われてもよい。例えば、誘電体積層体１２５は、加工対象物の端部でエッチングされてもよい。さらに、導電層、例えば金属が、端部におけるコンタクト層１２７または第１半導体層１２０の上に形成されてもよい。第１共振器ミラーが半導体層を有する実施形態によれば、第１半導体層への接触は、第１共振器ミラーの頂部に配置された接触要素を介して達成されてもよい。これらの接触要素は、後の処理段階で提供されてもよい。
図１Ｃは、生成される加工対象物１５の例を示す。複数のコンタクト構造１２８は、第１の誘電体積層体１２５を通ってコンタクト層１２７まで垂直に延在する。その後、キャリア基板１３１を第１の誘電体積層体１２５の表面に付けてもよい。例えば、これは、シリコンウェハを第１の誘電体積層体１２５に接合し、その後任意であるがシリコンウェハを薄くすることによって達成してもよい。
図１Ｄは、生成される加工対象物１５の例を示す。
次の工程において、生成される加工対象物１５に流体流路１３０が形成される。特に、流体流路１３０は、キャリア基板１３１の表面から犠牲層１０５まで延在するように形成される。流体流路を形成する工程は、第１誘電体層における開口部を形成する工程を有してもよい。開口部の広がりは、水平方向（例えばｘ方向またはｙ方向）よりも垂直方向（例えばｚ方向）に大きくてもよい。例えば、開口部を形成する方法は、キャリア基板をエッチングするためのＤＲＩＥ（「深層反応性イオンエッチング」）を有してもよい。開口部を形成する方法は、第１の誘電体積層体１２５および半導体積層体をエッチングするためのＩＣＰ（「誘導結合プラズマ」）エッチングプロセスと組み合わされた反応性イオンエッチングプロセスをさらに有してもよい。例えば、流体流路１３０の横方向の広がりは、数μｍであってもよい。
さらなる変形例によれば、キャリア基板１３１を加工対象物１５に付ける前に、キャリア基板１３１に開口部がすでに規定されていてもよい。
開口部の側壁に、パッシベーション層１２９を形成する耐エッチング性の材料が塗布されていてもよい。パッシベーション層１２９の材料は、例えば、酸化シリコンまたは窒化シリコンを含んでもよい。例えば、塗布は、アスペクト比が高い開口部であっても、側壁を覆うためにＡＬＤ（「原子層堆積」）プロセスを使用して達成することができる。その後、水平部分から塗布材料を除去するために、異方性エッチングプロセスが実行されてもよい。
図１Ｅは、生成される加工対象物１５の例を示す。図１Ｅに示すように、流体流路１３０は犠牲層１０５まで延在する。その結果、エッチング液が犠牲層１０５に到達するように導入され得る。
次の工程において、エッチングプロセスが実行される。エッチングは、犠牲層１０５に電圧を印加しながら、ＨＮＯ３などのエッチング液を用いて行ってもよい。印加電圧および犠牲層１０５のドーピングレベルに応じて、犠牲層１０５は完全にエッチングされ得る。その結果、基板１００が加工対象物１５から除去される。
図１Ｆは、生成される加工対象物１５の例を示す。図に示されるように、基板１００および任意で中間層１０３が加工対象物１５から除去される。その結果、第２半導体層１１０の第１主面１１１はこのとき覆われていない。
露出した第２半導体層１１０の第１主面１１１を保護するために、保護層１３３を形成してもよい。例えば、保護層１３３は、第２半導体層の第１主面１１１の上に積層される保護箔であってもよい。保護箔は、加工対象物１５から容易に除去できる剥離箔または一時的なキャリアであってもよい。
図１Ｇは、生成される加工対象物１５の例を示す。さらなる処理のために、例えば、シリコンウェハなどの第２のキャリア１３２がキャリア基板１３１の上に形成されてもよい。第２のキャリアは流体流路１３０を閉じてもよい。
図１Ｈは、生成される加工対象物の例を示す。その後、さらなる処理工程を実行してもよい。例えば、保護層１３３は、第２半導体層の第１主面１１１から除去されてもよい。
図１Ｉは、生成される加工対象物１５の例を示す。図１Ｉに示されるように、半導体積層体１１７は、エッチング停止層１１６をさらに有してもよい。エッチング停止層があることで、半導体層１１７の高さ、したがって光共振器の長さは、さらなるエッチングプロセスを使用して正確に規定され得る。例えば、エッチング停止層１１６の存在により、エッチングプロセスの最終点を正確に決定することができる。さらなる実施形態によれば、エッチング停止層の代わりにＣＭＰ（「化学機械研磨」）停止層が使用されてもよく、半導体積層体１１７の高さはＣＭＰ法を使用して設定されてもよい。
半導体装置のさらなる構成要素を形成してもよい。例えば、透明導電性酸化物などの透明な導電性材料を含む第２コンタクト層１３５が、第２半導体層１１０の第１主面１１１の上に形成されてもよい。第２共振器ミラーが、第２コンタクト層１３５の上に形成されてもよい。例えば、第２共振器ミラーは、第２の誘電体積層体１３８を有してもよい。さらに、第２ビアコンタクト１３９が、第２の誘電体積層体１３８内に形成されてもよい。
図１Ｊは、生成される加工対象物の例を示す。
上述したように、このプロセスは、例えば半導体積層体の両側に誘電体層を有する、ＧａＮ系半導体積層体を製造する方法を提供する。ＧａＮ系半導体層は、ＧａＮ成長基板の上にエピタキシャル成長させてもよい。第１誘電体層１２４の形成後にＧａＮ成長基板の除去を有する特別な製造プロセスにより、ＧａＮ系半導体積層体の両側に誘電体層を形成することができる。例えば、誘電体層はスパッタリングによって形成してもよい。例えば、誘電体層は、互いの屈折率が大きく違っていてもよい。そうすることで、高い反射率を有する共振器ミラーを形成することができる。その結果、ＧａＮ系ＶＣＳＥＬを製造することができる。さらなる実施形態によれば、第１層はさらなる半導体層であってもよい。さらに、共振器ミラーのうちの少なくとも１つは、１つ以上の半導体層を有してもよい。
ＧａＮ基板１００を除去した後、ＧａＮ基板１００を再利用することができるため、資源を節約することができる。上記の方法は、任意の半導体装置を製造するために使用してもよい。
図２Ａは、流体流路１３０を有するウェハ２０の上面図であり、図１Ａ－図１Ｊを参照して記載したように、流体流路１３０は開口部１０７を有し、犠牲層まで延在する。図に示されるように、流体流路１３０の横方向の広がりは、流体流路の垂直方向の広がりと比較して小さい。例えば、流体流路の直径は、１～５０μｍであってもよい。より具体的には、直径は５～２０μｍ、例えば８～１２μｍであってもよい。直径は円形である必要はなく、任意の形状であってもよい。流体流路１３０は、作業時間がウェハの大きさに依存しないように、ウェハに分散させてもよい。流体流路同士の距離は、約数ｃｍ、例えば２．２ｃｍであってもよい。
図２Ｂは実施形態による半導体装置１０の一例を示す。図２Ｂに示される半導体装置１０は、ＧａＮを含む第１半導体層１２０と、第１半導体層１２０の第１主面１２１の上の第１誘電体層１２４とを有する。半導体装置１０は、第１半導体層１２０の第２主面１２２の上に第２誘電体層１３７をさらに有する。図２Ｂにおいて、第１半導体層１２０は半導体積層体の一部であり、半導体積層体は、第１の導電型の第１半導体層１２０と、第２の導電型の第２半導体層１１０と、第１半導体層１２０および第２半導体層１１０の間の活性領域１１５とを有する。例えば、半導体積層体１１７の半導体層はＧａＮを含んでもよい。第１誘電体層１２４は、第１の誘電体積層体１２５の一部であってもよく、第２誘電体層１３７は、第２の誘電体積層体１３８の一部であってもよい。第１の誘電体積層体１２５は、第１共振器ミラー１４１を形成してもよく、第２の誘電体積層体１３８は、第２共振器ミラー１４２を形成してもよい。第１半導体層１２０は、コンタクト層１２７およびビアコンタクト１２８を介して第１接触要素１４４に電気的に接触してもよい。誘電体層１１８は、第１半導体層１２０とコンタクト層１２７との間に配置されてもよい。誘電体層１１８は、電流注入開口１１９を規定するための穴を形成するようにパターン化される。
第２接触要素１４５は、第２ビアコンタクト１３９および第２コンタクト層１３５を介して第２半導体層１１０に電気的に接続されてもよい。第１誘電体層１２４は、第１半導体層１２０の第１主面１２１の表面全体を覆ってもよい。第２誘電体層１３７は、第１半導体層１２０の第２主面１２２の表面全体を覆ってもよい。半導体装置１０には成長基板がなくてもよい。
例えば、第１半導体層の厚さが、１μｍ未満、さらには５００ｎｍ未満であってもよい。
実施形態による半導装置を、ＶＣＳＥＬを参照として記載したが、実施形態による半導体装置は、異なる光電子装置または他の装置としても実行され得ることが明らかに理解される。一般に、実施形態による半導体装置は、ＧａＮ層の両側に、誘電体層を有するＧａＮ層内に形成された任意の半導体装置の構成要素を有してもよい。
さらなる実施形態によれば、流体流路は、水平方向の広がりが小さな開口部の代わりに、第１または第２の水平方向に延在する溝によって実現されてもよい。対応する方法については、図３Ａ－図３Ｉを参照して以下に説明する。
上記で説明したのと同様に、実施形態による方法を実行するための出発点は、図３Ａに示されるような第１主面１０１を有するＧａＮ基板１００であってもよい。
その後、図３Ｂに示されるように、半導体積層体１１７が、ＧａＮ基板１００の第１主面１０１の上にエピタキシャル成長されてもよい。図１Ｂを参照して上述したのと同様の方法で、半導体積層体１１７は犠牲層１０５を有してもよく、犠牲層１０５は例えば、約７Ｅ１８ｃｍ－３より高いドーピングレベルでシリコンまたはゲルマニウムがドープされたｎドープＧａＮ層であってもよい。その後、第２の導電型、例えばｎ型の第２半導体層１１０と、活性領域１１５と、第１の導電型、例えばｐ型の第１半導体層１２０とは、犠牲層１０５の上にエピタキシャル成長されてもよい。第１半導体層１２０の第１主面１２１は覆われていない。
任意であるが、中間層１０３がＧａＮ基板１００と犠牲層１０５との間においてエピタキシャル形成されてもよい。中間層１０３の組成は、犠牲層１０５の組成とは異なってもよい。中間層の組成の例には、より高いＡｌ含有量を有するか、より低いドーピングレベルを有するか、またはドープされていないＡｌＧａＮが挙げられ、そのため、図３Ｅと３Ｆとに関して後述する電気化学的エッチングはこの層で停止する。中間層１０３は、選択的にエッチングすることによって、またはＣＭＰなどの別の選択的除去方法によって後程除去することもできる。中間層１０３は、ＧａＮ基板をエッチングから保護することができる。その結果、例えば、ＧａＮ基板を加工対象物から除去した後、ＧａＮ基板をさらに容易に再利用することができる。
次に、誘電体層１１８（図３Ｂには図示せず）を第１半導体層１２０の上に堆積させてもよく、電流注入開口１１９（図３Ｂには図示せず、図４Ｂに図示）を規定するための穴を形成するようにパターン化してもよい。
その後、図３Ｃに示すように、第１半導体層１２０の上に透明導電層１２７を形成してもよい。その後、第１層、例えば第１誘電体層１２４が透明導電層１２７の上に形成される。さらなる誘電体層を第１誘電体層１２４の上に形成し、ブラッグミラーを実現する第１の誘電体積層体１２５を形成してもよい。図３Ｃは、生成される加工対象物の例を示す。
さらなる実施形態によれば、第１層は、エピタキシャル成長されたさらなる半導体層であってもよい。この場合、ブラッグミラーは半導体積層体を有してもよい。これらの実施形態によれば、コンタクト層１２７および開口１１９を有する誘電体層１１８を省略することができる。
さらに、コンタクト層１２７まで延在するビアコンタクト１２８が形成され、導電性材料が充填される。さらなる実施形態によれば、コンタクト層１２７または第１半導体層への接触は、別の方法で行われてもよい。例えば、誘電体積層体１２５は、加工対象物の端部でエッチングされてもよい。さらに、導電層、例えば金属が、コンタクト層１２７または第１半導体層１２０の上に形成されてもよい。共振器ミラーが半導体層を有する実施形態によれば、接触要素は、第１共振器ミラーを形成する半導体層の頂部に形成されてもよい。
図３Ｄに示されるように、溝１０８は、第１の誘電体積層体１２５と半導体積層体１１７の一部とを有する積層体内にエッチングされる。溝１０８は、犠牲層１０５まで延在するようにエッチングされる。例えば、溝１０８は、ドライエッチングプロセスを使用してエッチングされてもよい溝のエッチングにより、半導体積層体はメサにパターン化される。例えば、ウェハは、後の処理段階で溝１０８に沿って個々のチップにダイシングされてもよい。
図３Ｄは、生成される加工対象物の例を示す。例えば、溝１０８の幅は、２μｍ未満、例えば１～２μｍであってもよい。幅はｘ方向において測定することができる。
例えば、側壁パッシベーション層１２９を形成してもよい。例えば、耐エッチング性の材料を溝１０８の側壁に形成してもよい。側壁パッシベーション層１２９の材料は、酸化シリコンまたは窒化シリコンなどの誘電体層を含む。例えば、側壁パッシベーション層１２９はパッシベーション積層体を有してもよい。さらに、溝１０８の水平部分からパッシベーション層１２９を除去するために、異方性エッチングプロセスが実行されてもよい。
その後、キャリア基板１３１が、第１の誘電体積層体１２５の露出表面に付けられる。例えば、キャリア基板は、ゲルマニウムまたはシリコンなどの半導体材料を含んでもよい。任意であるが、キャリア基板１３１を加工対象物１５に付けた後、キャリア基板１３１を薄くしてもよい。図３Ｅは、生成される加工対象物の例を示す。
例えば、キャリアを、ＩＴＯ－ＩＴＯ結合、誘電体－誘電体結合、または金属－金属結合を介して接合してもよい。その後、エッチング液、例えば、ＨＮＯ３を溝１０８に導入してもよい。さらに、犠牲層１０５を有する加工対象物に電圧を印加してもよい。印加電圧および犠牲層１０５のドーピングレベルに応じて、犠牲層１０５は完全にエッチングされ得る。その結果、ＧａＮ基板が加工対象物１５から除去される。
図３Ｆは、犠牲層１０５を除去した後の加工対象物の一例を示す。実施形態によれば、半導体積層体１１７は、さらなるエッチングプロセスを実行するときに積層体の厚さを正確に設計するために使用され得る特定のエッチング停止層１１６を有してもよい。
エッチング停止層１１６の組成は、犠牲層の組成とは異なってもよい。エッチング停止層１１６の組成の例には、より高いＡｌ含有量を有するか、より低いドーピングレベルを有するか、またはドープされていないＡｌＧａＮが挙げられ、そのため、電気化学的エッチングはこの層で停止する。エッチング停止層１１６は、選択的にエッチングすることによって、またはＣＭＰなどの別の選択的除去方法によって後程除去することもできる。このエッチング停止層があることで、ＶＣＳＥＬの光共振器の長さを正確に規定することができる。共振器の長さを正確に設定する場合、活性領域１１５の位置に腹が存在し、半導体積層体１１７と隣接層との界面に節が存在するように積層体の厚さを調整することが可能である。その結果、発生した電磁放射の吸収は減少し、電磁放射の発生は増加し得る。すなわち、半導体装置の効率はさらに改善される可能性がある。例えば、エッチング停止層１１６の存在により、エッチングプロセスの最終点を正確に決定することができる。さらなる実施形態によれば、エッチング停止層の代わりにＣＭＰ（「化学機械研磨」）停止層が使用されてもよく、半導体積層体１１７の高さはＣＭＰ法を使用して設定されてもよい。
図３Ｇは、ＧａＮ基板１００を除去し、加工対象物１５を裏返した後の加工対象物１５の一例を示す。
その後、第２誘電体層１３７が半導体積層体１１７の上に形成されてもよい。さらに、第２の誘電体積層体１３８のさらなる層が半導体積層体１１７の上に形成されてもよい。例えば、誘電体層はスパッタリングによって形成してもよい。その後、加工対象物の上にさらなる層を形成するために、さらなる処理工程を実行してもよい。例えば、金属層を堆積し、パターニングプロセスを実行してもよい。図３Ｈは、生成される加工対象物１５の例を示す。
その後、図３Ｉに示すように、溝１０８をそこでチップを個別に分離する位置として用いて、ウェハを個々の半導体チップに個片化することができる。
図４Ａは、溝１０８を有するウェハ２０の上面図である。図示されるように、溝１０８は、それぞれｘ方向およびｙ方向に延在して十字のパターンを形成してもよい。
図４Ｂは、ＶＣＳＥＬを実現する半導体装置の断面図を示す。図４Ｂに示される半導体装置１０は、第１半導体層１２０と、第１半導体層１２０の第１主面１２１の上の第１誘電体層１２４と、第１半導体層１２０の第２主面１２２の上の第２誘電体層１３７とを有する。第１半導体層１２０は半導体積層体１１７の一部であってもよく、半導体積層体１１７は、第１の導電型の第１半導体層１２０と、第２の導電型の第２半導体層１１０と、第１半導体層１２０および第２半導体層１１０の間の活性領域１１５とを有する。第１誘電体層１２４は、第１の誘電体積層体１２５の一部であってもよく、第２誘電体層１３７は、第２の誘電体積層体１３８の一部であってもよい。例えば、半導体装置は垂直共振器面発光レーザであってもよく、第１の誘電体積層体１２５は第１共振器ミラー１４１を実現する。第２の誘電体積層体１３８は第２共振器ミラー１４２を実現する。第１半導体層１２０は、第１コンタクト層１２７、第１ビアコンタクト１２８および導電性キャリア基板１３１を介して第１接触要素１４５に電気的に接続されてもよい。誘電体層１１８は、第１半導体層１２０とコンタクト層１２７との間に配置されてもよい。誘電体層１１８を、電流注入開口１１９を規定するための穴を形成するようにパターン化する。
第２半導体層１１０は、第２コンタクト層１３５および第２ビアコンタクト１３９を介して第２接触要素１４４に電気的に接続されてもよい。
第１誘電体層１２４は、第１半導体層１２０の第１主面１２１全体を覆ってもよい。第２誘電体層１３７は、第１半導体層１２０の第２主面１２２全体を覆ってもよい。半導体装置１０には成長基板がなくてもよい。例えば、第１半導体層の厚さが、１μｍ未満、さらには５００ｎｍ未満であってもよい。
本明細書に記載される実施形態は具体的には垂直共振器面発光レーザについてであるが、記載される方法が、ＧａＮを含む他の半導体装置を製造するために同様に使用され得ることは当業者には明らかである。例えば、これらの方法は、ＬＥＤ、端面発光レーザまたはＰＣＳＥＬ（「フォトニック結晶面発光レーザ」）などの他の光電子半導体装置を製造するために使用されてもよい。さらに、この方法は、さらなる半導体装置、例えばＨＥＭＴ「高電子移動度トランジスタ」）といったトランジスタを製造するために使用されてもよい。したがって、本明細書に記載の半導体装置は、ＬＥＤ、端面発光レーザまたはＰＣＳＥＬなどの光電子半導体装置、さらにはＨＥＭＴなどのトランジスタのような装置を例として、任意の方法で実現されてもよい。
上述のように、ＧａＮ成長基板１００が加工対象物から除去される。その結果、ＧａＮ基板のリサイクルができるため、コストの削減が可能となる。
図４Ｃは実施形態に係る方法を要約して示す。半導体装置を製造する方法は以下の工程を有する。すなわち、ＧａＮ基板の上に犠牲層をエピタキシャル成長させる工程（Ｓ１００）と、犠牲層の上に第１半導体層をエピタキシャル成長させる工程（Ｓ１１０）と、第１半導体層の第１主面であって、ＧａＮ基板から遠い側にある第１主面の上に第１層を形成する工程（Ｓ１２０）と、を有する。製造方法はさらに以下の工程を有する。すなわち、第１層および第１半導体層を通って犠牲層まで延在する流体流路を形成する（Ｓ１３０）工程と、流体流路にエッチング液を導入することを有する、ＧａＮ基板を除去するために犠牲層をエッチングする工程（Ｓ１４０）と、第１半導体層の第２主面の上に第２誘電体層を形成する工程（Ｓ１５０）と、を有する。
上述のように、ＧａＮ成長基板１００が加工対象物から除去される。その結果、ＧａＮ基板のリサイクルができるため、コストの削減と資源効率の高い方法とが可能になる。エッチング液が流体流路に導入されるため、加工対象物内部の位置から犠牲層をエッチングすることが可能である。エッチング液が加工対象物の端部からエッチングする場合と比較して、エッチングプロセスを早めることができる。本方法は、任意の半導体装置の製造に適用することができる。
以上、本発明の実施形態を説明したが、さらなる実施形態を実施できることは明らかである。例えば、さらなる実施形態は、特許請求の範囲に記載された特徴の任意の部分組合せ、または上記の例に記載された要素の任意の部分組合せを含んでもよい。したがって、添付の特許請求の範囲の趣旨および範囲は、本明細書に含まれる実施形態の記載に限定されるべきではない。
１０ 半導体装置
１５ 加工対象物
２０ 半導体ウェハ
１００ ＧａＮ基板
１０１ 第１主面
１０３ 中間層
１０５ 犠牲層
１０７ 開口部
１０８ 溝
１１０ 第２半導体層
１１１ 第２半導体層の第１主面
１１５ 活性領域
１１６ エッチング停止層
１１７ 半導体積層体
１１８ 誘電体層
１１９ 開口
１２０ 第１半導体層
１２１ 第１半導体層の第１主面
１２２ 第１半導体層の第２主面
１２４ 第１誘電体層
１２５ 第１の誘電体積層体
１２７ コンタクト層
１２８ ビアコンタクト
１２９ パッシベーション層
１３０ 流体流路
１３１ キャリア基板
１３２ 第２のキャリア
１３３ 保護層
１３５ 第２コンタクト層
１３７ 第２誘電体層
１３８ 第２の誘電体積層体
１３９ 第２ビアコンタクト
１４１ 第１共振器ミラー
１４２ 第２共振器ミラー
１４３ 光共振器
１４４ 第１接触要素
１４５ 第２接触要素
１５ 加工対象物
２０ 半導体ウェハ
１００ ＧａＮ基板
１０１ 第１主面
１０３ 中間層
１０５ 犠牲層
１０７ 開口部
１０８ 溝
１１０ 第２半導体層
１１１ 第２半導体層の第１主面
１１５ 活性領域
１１６ エッチング停止層
１１７ 半導体積層体
１１８ 誘電体層
１１９ 開口
１２０ 第１半導体層
１２１ 第１半導体層の第１主面
１２２ 第１半導体層の第２主面
１２４ 第１誘電体層
１２５ 第１の誘電体積層体
１２７ コンタクト層
１２８ ビアコンタクト
１２９ パッシベーション層
１３０ 流体流路
１３１ キャリア基板
１３２ 第２のキャリア
１３３ 保護層
１３５ 第２コンタクト層
１３７ 第２誘電体層
１３８ 第２の誘電体積層体
１３９ 第２ビアコンタクト
１４１ 第１共振器ミラー
１４２ 第２共振器ミラー
１４３ 光共振器
１４４ 第１接触要素
１４５ 第２接触要素
Claims (21)
- 半導体装置（１０）を製造する方法であって、
ＧａＮ基板（１００）の上に犠牲層（１０５）をエピタキシャル成長させる工程（Ｓ１００）と、
前記犠牲層（１０５）の上に第１半導体層（１２０）をエピタキシャル成長させる工程（Ｓ１１０）と、
前記第１半導体層（１２０）の第１主面（１２１）であって、前記ＧａＮ基板（１００）から遠い側にある第１主面（１２１）の上に第１層（１２４）を形成する工程（Ｓ１２０）と、
前記第１層（１２４）および前記第１半導体層（１２０）を通って前記犠牲層（１０５）まで延在する流体流路（１３０）を形成する（Ｓ１３０）工程と、
前記流体流路（１３０）にエッチング液を導入する工程を有する、前記ＧａＮ基板（１００）を除去するために前記犠牲層（１０５）をエッチングする工程（Ｓ１４０）と、
前記第１半導体層（１２０）の第２主面（１２２）の上に第２誘電体層（１３７）を形成する工程（Ｓ１５０）と、を有する、方法。 - 前記流体流路（１３０）を形成する（Ｓ１３０）工程が、第１層（１２４）において開口部を形成する工程を有し、前記開口部の広がりは、水平方向よりも垂直方向に大きい、請求項１に記載の方法。
- 前記流体流路（１３０）の側壁の上に、エッチング液に対して耐性を有するパッシベーション層（１２９）を形成する工程をさらに有する、請求項１または２に記載の方法。
- 前記流体流路（１３０）を形成する前に、前記第１層（１２４）の上にキャリア基板（１３１）を形成する工程をさらに有し、前記流体流路は前記キャリア基板（１３１）を通って延在する、請求項１～３のいずれか一項に記載の方法。
- 流体流路（１３０）を形成する工程は、前記第１層（１２４）および前記第１半導体層（１２０）の中に、第１の水平方向に延在する溝（１０８）を形成する工程を有する、請求項１に記載の方法。
- 前記第１層（１２４）および前記第１半導体層（１２０）の中に、第２の水平方向に延在するさらなる溝（１０８）を形成する工程をさらに有する、請求項５に記載の方法。
- 前記溝（１０８）の側壁の上に、エッチング液に対して耐性を有するパッシベーション層（１２９）を形成する工程をさらに有する、請求項５または６に記載の方法。
- 前記流体流路（１３０）を形成した後に、前記第１層（１２４）の上にキャリア基板（１３１）を付ける工程をさらに有する、請求項５～７のいずれか一項に記載の方法。
- 前記第１層（１２４）を形成する前に、さらなる半導体層をエピタキシャルに形成して、半導体積層体（１１７）を形成する工程をさらに有する、請求項１～８のいずれか一項に記載の方法。
- 前記さらなる半導体層を形成する工程は、前記犠牲層（１０５）をエピタキシャル成長させた後にエッチング停止層（１１６）を形成する工程を有し、前記方法は、前記ＧａＮ基板（１００）を除去した後にエッチングする工程をさらに有する、請求項９に記載の方法。
- 前記犠牲層（１０５）をエピタキシャル成長させる前に、さらなるエッチング停止層（１０３）を形成する工程をさらに有する、請求項１～１０のいずれか一項に記載の方法。
- 前記第１層は、第１誘電体層（１２４）を有する、請求項１～１１のいずれか一項に記載の方法。
- さらなる誘電体層をそれぞれ形成することで、前記第１誘電体層（１２４）を有する第１の誘電体積層体（１２５）と、前記第２誘電体層（１３７）を有する第２の誘電体積層体（１３８）と、を形成する工程をさらに有する、請求項１２に記載の方法。
- 前記第１層は、さらなる半導体層を有する、請求項１～１１のいずれか一項に記載の方法。
- さらなる複数の半導体層を形成して、前記さらなる複数の半導体層を有する第１共振器ミラー（１４１）を形成する工程をさらに有する、請求項１４に記載の方法。
- 前記犠牲層（１０５）をエッチングする工程は、前記犠牲層（１０５）を有する加工対象物（１５）に電圧を印加する工程をさらに有する、請求項１～１５のいずれか一項に記載の方法。
- 半導体装置（１０）であって、
ＧａＮを含む第１半導体層（１２０）と、
前記第１半導体層（１２０）の第１主面（１２１）の上の第１誘電体層（１２４）と、
前記第１半導体層（１２０）の第２主面（１２２）の上の第２誘電体層（１３７）と、を有する、半導体装置（１０）。 - 前記第１誘電体層（１２４）の、前記第１半導体層（１２０）から遠い側に配置される第１接触要素（１４５）であって、前記第１誘電体層（１２４）を通って延在する第１ビアコンタクト（１２８）を介して前記第１半導体層（１２０）に電気的に接続される第１接触要素（１４５）をさらに有する、請求項１７に記載の半導体装置（１０）。
- 前記第１誘電体層（１２４）と前記第２誘電体層（１３７）との間の距離は１μｍ未満である、請求項１７または１８に記載の半導体装置（１０）。
- 前記第１半導体層（１２０）は半導体積層体（１１７）の一部であり、前記半導体積層体（１１７）は、第１の導電型の前記第１半導体層（１２０）と、第２の導電型の第２半導体層（１１０）と、前記第１半導体層（１２０）および前記第２半導体層（１１０）の間の活性領域（１１５）とを有する、請求項１７～１９のいずれか一項に記載の半導体装置（１０）。
- 前記第１誘電体層（１２４）は第１の誘電体積層体（１２５）の一部であり、
前記第２誘電体層（１３７）は第２の誘電体積層体（１３８）の一部であって、
前記半導体装置（１０）は垂直共振器面発光レーザであり、前記第１の誘電体積層体（１２５）は第１共振器ミラー（１４１）を形成し、前記第２の誘電体積層体（１３８）は第２共振器ミラー（１４２）を形成する、請求項１７～２０のいずれか一項に記載の半導体装置（１０）。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102021113331.9 | 2021-05-21 | ||
| DE102021113331 | 2021-05-21 | ||
| PCT/EP2022/061595 WO2022243014A1 (en) | 2021-05-21 | 2022-04-29 | Method of manufacturing a semiconductor device and semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2024519077A true JP2024519077A (ja) | 2024-05-08 |
Family
ID=82258545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023571725A Pending JP2024519077A (ja) | 2021-05-21 | 2022-04-29 | 半導体装置の製造方法および半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2024519077A (ja) |
| DE (1) | DE112022002708T5 (ja) |
| WO (1) | WO2022243014A1 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013141561A1 (ko) * | 2012-03-19 | 2013-09-26 | 서울옵토디바이스주식회사 | 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자 |
| US9136673B2 (en) * | 2012-07-20 | 2015-09-15 | The Regents Of The University Of California | Structure and method for the fabrication of a gallium nitride vertical cavity surface emitting laser |
| KR102071034B1 (ko) * | 2013-02-28 | 2020-01-29 | 서울바이오시스 주식회사 | 질화물 기판 제조 방법 |
| US9520695B2 (en) * | 2013-10-18 | 2016-12-13 | Soraa Laser Diode, Inc. | Gallium and nitrogen containing laser device having confinement region |
| US9368939B2 (en) * | 2013-10-18 | 2016-06-14 | Soraa Laser Diode, Inc. | Manufacturable laser diode formed on C-plane gallium and nitrogen material |
| KR101925565B1 (ko) * | 2016-12-30 | 2018-12-06 | (재)한국나노기술원 | 갈라짐 패턴을 이용한 에피층 분리 방법 |
-
2022
- 2022-04-29 DE DE112022002708.8T patent/DE112022002708T5/de active Pending
- 2022-04-29 JP JP2023571725A patent/JP2024519077A/ja active Pending
- 2022-04-29 WO PCT/EP2022/061595 patent/WO2022243014A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| DE112022002708T5 (de) | 2024-03-07 |
| WO2022243014A1 (en) | 2022-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1830416B1 (en) | Methods of forming semiconductor devices including mesa structures and multiple passivation layers and related devices | |
| US9082934B2 (en) | Semiconductor optoelectronic structure with increased light extraction efficiency | |
| US8227818B2 (en) | Horizontal emitting, vertical emitting, beam shaped, distributed feedback (DFB) lasers fabricated by growth over a patterned substrate with multiple overgrowth | |
| EP1590834B1 (en) | MICRO-LEDs | |
| US9059012B2 (en) | Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same | |
| US8012780B2 (en) | Method of fabricating semiconductor laser | |
| WO2016054232A1 (en) | A METHOD FOR GaN VERTICAL MICROCAVITY SURFACE EMITTING LASER (VCSEL) | |
| US20150129915A1 (en) | Light-emitting diode provided with substrate having pattern on rear side thereof, and method for manufacturing same | |
| US9373496B2 (en) | Substrate recycling method and recycled substrate | |
| JP2006074043A (ja) | レーザダイオードの製造方法 | |
| US8367443B2 (en) | Method of manufacturing semiconductor light emitting device | |
| US9419176B2 (en) | Three-dimensional light-emitting device and fabrication method thereof | |
| JP2024519077A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR101550200B1 (ko) | Dbr층 패턴을 포함하는 발광다이오드 및 이의 제조방법 | |
| CN113410759A (zh) | 一种半导体激光器集成芯片及其制备方法 | |
| KR101701041B1 (ko) | 실리콘 다면체 상에 형성된 발광다이오드 및 이의 제조방법 | |
| KR20150089548A (ko) | 다공성 GaN층을 포함하는 수직형 발광다이오드 및 이의 제조방법 | |
| KR102612511B1 (ko) | 접촉 엘리먼트를 포함하는 광전자 반도체 칩 및 광전자 반도체 칩을 제조하는 방법 | |
| US20220093826A1 (en) | Optoelectronic semiconductor device having dielectric layers, and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231117 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231117 |