JP2024516926A - 可変長の命令を用いた並列復号命令セットコンピュータアーキテクチャ - Google Patents

Abstract

この開示は、可変長の命令を用いた並列復号命令セットコンピュータアーキテクチャをサポートするための装置、方法、および手法を説明する。さまざまな局面では、プロセッサが、実行のための命令を受信する。復号器が、命令における複数の固定長の接頭辞を識別し、命令における複数の可変長の接尾辞を識別する。複数の固定長の接頭辞の各々は、可変長の接尾辞のうちの１つに関連付けられ得る。命令は次に、複数の可変長の接尾辞に基づいて実行される。そうすることにより、説明されるシステムおよび方法は、プログラムサイズを減少させ、シリコンチップ上での必要な面積を減少させる態様で実現され得る。

Description

背景
命令セット符号化は、並列に実行可能な作業量を最大化することとプログラムサイズを最小化することというトレードオフで、中央処理装置（central processing unit：ＣＰＵ）の性能に影響を与える場合があり、それは、プログラムを実行するために必要とされるリソースを減少させる。いくつかの既存のシステムは、３２ビット長の命令といった固定幅の命令を使用する。これらのシステムは、複数の命令を同時にフェッチして復号するために、スーパースカラーコンピュータアーキテクチャをサポートする。これらの命令は次に、並列に実行され得る。しかしながら、このタイプのシステムは、単純な命令を含むすべての命令が同じ長さを有することを必要とする。たとえば、すべての命令が３２ビットである場合、数ビットしか必要としない単純な命令さえ、３２ビットという固定長まで増加されるであろう。それは、単純な命令を必要以上により長くすることによってプログラムサイズを増加させる。

他の既存のシステムは可変長の命令を使用するが、それらは並列に復号することが困難である場合がある。この困難は、第２の命令がどこで始まるかをシステムが判定し得る前に、システムが命令の長さを見出すために第１の命令を復号する必要があるために生じる。この制限を減少させる手法はあるものの、これらの手法は、異なる長さのさまざまな命令を処理するためのキャッシュを実現するために、著しい追加処理を必要とするかもしれず、または、シリコンチップ上でのより大きい面積を必要とするかもしれない。

概要
この文書は、可変長の命令を用いた並列復号命令セットコンピュータアーキテクチャに関するシステムおよび方法を開示する。いくつかの局面では、ハイブリッド符号化アプローチが、可変長の命令を用いた並列復号を行なう際のリソース浪費を回避するために使用され、固定長の命令の非効率的な符号化を回避する。たとえば、ハイブリッド符号化アプローチは、各命令についての固定長の接頭辞と可変長の接尾辞とを含む命令フォーマットを使用し得る。

さまざまな局面では、プロセッサが、実行のための命令ブロックを受信する。復号器が、命令ブロックにおける複数の固定長の接頭辞を識別し、命令における複数の可変長の接尾辞を識別する。複数の固定長の接頭辞の各々は、可変長の接尾辞のうちの１つに関連付けられ得る。命令ブロックは次に、複数の可変長の接尾辞に基づいて実行される。そうすることにより、説明されるシステムおよび方法は、プログラムサイズを減少させ、シリコンチップ上での必要な面積を減少させる態様で実現され得る。

この概要は、可変長の命令を用いた並列復号命令セットコンピュータアーキテクチャを実現するための簡略化された概念を紹介するために提供される。これらの簡略化された概念は、以下の詳細な説明においてさらに説明される。この概要は、請求される主題の本質的特徴を識別するよう意図されてはおらず、請求される主題の範囲を決定する際に使用するよう意図されてもいない。

図面の簡単な説明
説明されるシステムおよび方法の１つ以上の局面の詳細を以下に説明する。説明および図面における異なる事例での同じ参照番号の使用は、同様の要素を示す。

さまざまな命令を実行可能なＣＰＵ（Central Processing Unit：中央処理装置）の例を示す図である。 固定長の接頭辞と可変長の接尾辞とを含む命令ブロックの例を示す図である。 接尾辞オフセットを決定可能な並列加算器の例を示す図である。 固定長の接頭辞と可変長の接尾辞とを有する命令ブロックを復号するためのプロセスの例を示す図である。 即値／レジスタ値Ｘのための復号および実行アプローチ（decoding and execution approach for an immediate/register value X：ＤＥＸＶ）の例を示す図である。 オフセットに基づいてＸをジャンプし、復号し、実行すること（jump, decode, and execute X based on an offset：ＪＤＥＸＯ）の例を示す図である。

詳細な説明
説明されるシステムおよび方法は、可変長の命令を使用する並列復号命令セットコンピュータを提供する。これらの命令は、接頭辞と接尾辞とを含むハイブリッド命令と呼ばれ得る。いくつかの局面では、システムおよび方法は、各ハイブリッド命令を、接頭辞および接尾辞という２つの部分に分離し得る。接頭辞は、関連付けられたかまたは対応する接尾辞の長さを示すデータを含み得る。本明細書で説明されるように、各接頭辞は、命令の接頭辞部分内の固定位置で固定長（たとえば固定数のビット）を有し得る。各接尾辞は可変長を有し得る。このため、各接頭辞は、関連付けられた接尾辞の（たとえばビット単位での）長さを示す。接頭辞の他のセクションはオプションであり、特定の命令セットがどのように定義されるかに依存し得る。たとえば、接頭辞は、命令に関連付けられた命令識別子およびデータを含み得る。

説明されるシステムおよび方法のいくつかの局面では、命令の部分は、可変長の命令も提供しつつ、並列に復号され得る。これらのシステムおよび方法は、プログラムサイズを減少させ、シリコンチップ上での必要な面積を減少させる態様で実現され得る。

図１は、さまざまな命令を実行可能な中央処理装置（ＣＰＵ）１００の例を示す。ＣＰＵ１００は、復号器１０２、算術論理演算ユニット（arithmetic logic unit：ＡＬＵ）１０４、浮動小数点演算ユニット（floating-point unit：ＦＰＵ）１０６、およびキャッシュ１０８といった、特定のタスクを行なうさまざまなサブコンポーネントを含み、それらはランダムアクセスメモリ（random-access memory：ＲＡＭ）１１０または他のメモリデバイスに結合され得る。特定のサブコンポーネントがＣＰＵ１００内に示されているが、代替的な実施形態は、ＣＰＵ１００内に追加のサブコンポーネントを含んでいてもよく、または、ＣＰＵ１００内により少ないサブコンポーネントを含んでいてもよい。

いくつかの局面では、プログラムコードが復号器１０２によって受信され、復号器１０２は、受信されたプログラムコードにおける命令を復号する。ＡＬＵ１０４は、特定の命令のために必要とされるような整数計算を行なう。整数計算は、整数を用いた数学的計算を伴う。ＦＰＵ１０６は、特定の命令のために必要とされるような浮動小数点計算を行なう。浮動小数点とは、小数位を有する数を２進法形式で表わすための手法である。浮動小数点計算は、整数計算とは異なるように取り扱われる。

いくつかの局面では、ＡＬＵ１０４は、レジスタ内の値にアクセスし、それらの値に対してさまざまな演算（operations）を行なう。特定の実現化例では、ＣＰＵ１００は、互いから独立して動作可能な複数のＡＬＵ１０４を含み得る。同様に、ＦＰＵ１０６は、レジスタ内の値にアクセスし、それらの値に対してさまざまな演算を行ない得る。いくつかの局面では、ＣＰＵ１００は、互いから独立して動作可能な複数のＦＰＵ１０６を含み得る。キャッシュ１０８は、ＲＡＭ１１０に書き込まれているかまたはＲＡＭ１１０から読み取られているさまざまなデータを格納することができる。

図２は、固定長の接頭辞（たとえば固定数のビット）と可変長の接尾辞（たとえば可変数のビット）とを含む命令ブロック２００の例を示す。図２に示されるように、命令ブロック２００はメモリに格納され、始点２０２と終点２０４とを有する。いくつかの局面では、命令ブロックは、メモリの隣接ブロックに格納される。説明される例では、命令ブロック２００は、接頭辞２０６、２０８、２１０、２１２、２１４、２１６、２１８、および２２０の８つのブロックを有する。いくつかの局面では、接頭辞２０６～２２０は、メモリ内に連続して位置する。加えて、命令ブロック２００は、接尾辞２２２、２２４、２２６、２２８、２３０、２３２、２３４、および２３６の８つのブロックを有する。いくつかの局面では、接尾辞２２２～２３６は、接頭辞２０６～２２０に続いて、メモリ内に連続して位置する。

本明細書で説明されるように、接頭辞２０６～２２０は（図２に示されるように）固定長を有し、接尾辞２２２～２３６は可変長を有する。いくつかの局面では、接頭辞２０６～２２０は１６ビットの長さを有し得る。他の例では、接頭辞２０６～２２０は任意の長さを有し得る。接尾辞２２２～２３６の変化する長さは、図２に示されている。たとえば、接尾辞２２２は、接尾辞２２４および２３０よりも短い長さを有する。図２には８つの接頭辞２０６～２２０と８つの接尾辞２２２～２３６とが示されているが、他の実現化例は、任意の数の接頭辞と任意の数の接尾辞とを含んでいてもよい。

いくつかの局面では、各接頭辞は、特定の接尾辞に関連付けられている。たとえば、図２に示されるように、接頭辞２０６は接尾辞２２２に関連付けられ、接頭辞２０８は接尾辞２２４に関連付けられ、接頭辞２１０は接尾辞２２６に関連付けられている、などとなっている。命令の２つの部分（接頭辞および接尾辞）間の分裂は、第２の部分（接尾辞）におけるデータが、復号器によって格納または解析されることなく、実行ユニットのためにロードされ得る間に、復号器が第１の部分（接頭辞）におけるデータのみをロードすることを可能にする。このアプローチは、小さい固定数のビットを格納する簡略化された復号器の使用をサポートし、それにより、復号器のサイズを減少させ、復号器の消費電力を減少させ、復号器の性能を向上させる。

８つの固定長の接頭辞２０６～２２０を有する命令ブロック２００の構成は、並列に復号され得る。各接頭辞２０６～２２０は同じ長さを有するため、メモリ内の各接頭辞についての開始位置を識別することは単純なプロセスである。たとえば、接頭辞２０６についてのメモリ内の開始位置は、始点２０２に基づいて知られている。次の接頭辞（２０８）についてのメモリ内の開始位置は、（ビット単位での）固定長を接頭辞２０６に追加することによって容易に決定される。このプロセスは、各接頭辞２０６～２２０についてのメモリ内の開始位置、および、第１の接尾辞２２２についてのメモリ内の開始位置を見出すために続く。

いくつかの実現化例では、各接頭辞２０６～２２０は、命令識別子、関連付けられた接尾辞の長さ、および、命令によって使用されるデータ（たとえば、実行される場合に可変長の接尾辞によって使用されるデータ）といったデータを含む。他の実現化例では、命令によって使用されるデータは、接頭辞の代わりに（または接頭辞に加えて）接尾辞に格納され得る。

図３は、接尾辞オフセットを決定可能な並列加算器３００の例を示す。いくつかの局面では、各接尾辞の長さは、関連付けられた接頭辞に格納された情報に基づいて知られている。このため、説明されるシステムおよび方法は、並列加算器３００の出力に基づいて、メモリ内の各接尾辞の開始位置を速やかに決定することができる。各接頭辞および各接尾辞についてのメモリ内の開始位置が決定された後で、ＣＰＵ１００は、命令を実行するために必要な情報のすべてを有する。図３の例では、例を簡略化するために、並列加算器３００は、４つの接頭辞と４つの接尾辞とを有する命令を管理する。

いくつかの局面では、図３の例は、メモリ内の各接尾辞の開始位置を決定するために、接尾辞の累積長さを使用する。並列加算器３００では、各接尾辞の開始位置を速やかに決定するために、複数の加算が並列に実行される。いくつかの局面では、並列加算器３００は（たとえば、接頭辞から復号された）復号された接尾辞サイズ３３０を受信し、それらはブロック３０４、３０６、３０８、および３１０として表わされる。図３に示されるように、４つの復号された接尾辞サイズはそれぞれ２バイト、０バイト、４バイト、および８バイトである。

いくつかの局面では、破線３０２によって識別される複数の加算器回路は、加算器３１２、３１４、３１６、および３１８を含み得る。たとえば、加算器３１２は、ブロック３０４の値（２バイト）とブロック３０６の値（０バイト）とを加算して２バイトの出力を生成し、それはブロック３２４に通信される。加算器３１２の出力は、加算器３１６および３１８にも通信される。ブロック３２０、３２２、３２４、３２６、および３２８は、命令の接尾辞ブロック内の各接尾辞についてのオフセットを表わす。特に、ブロック３２０はゼロ（接尾辞ブロックの始点）である。ブロック３２２はブロック３０４と同じであり、それが第１のオフセットである。ブロック３２４および３２６は、接尾辞ブロック内の次の２つのオフセットを表わす。いくつかの局面では、ブロック３２８は、次の命令ブロックまでのオフセットを表わす。図３の例では、３３２は、接尾辞ブロック内の各接尾辞についてのオフセットを表わす。

加算器３１４は、ブロック３０８の値（４バイト）とブロック３１０の値（８バイト）とを加算して１２バイトの出力を生成し、それは加算器３１８に通信される。加算器３１６は、ブロック３０８の出力（４バイト）を加算器３１２の出力（２バイト）に加算して６バイトの出力を生成し、それはブロック３２６に通信される。加算器３１８は、加算器３１２の出力（２バイト）を加算器３１４の出力（１２バイト）に加算して１４バイトの出力を生成し、それはブロック３２８に通信される。図３の例は、任意の数の接頭辞と任意の数の接尾辞とを有する命令に適用され得る。いくつかの局面では、追加の加算器が、メモリ内のすべての接尾辞の開始位置を決定するために使用されてもよい。

図４は、固定長の接頭辞と可変長の接尾辞とを有する命令ブロックを復号するためのプロセス４００の例を示す。プロセス４００は１組のブロックとして図示され、それらは、行なわれる動作を特定するものの、それぞれのブロックによって当該動作を行なうために示された順序または組合せに必ずしも限定されない。また、当該動作のうちの１つ以上のいずれも、幅広い追加のおよび／または代替的な方法を提供するために繰り返され、組合され、再編成され、またはリンクされてもよい。手法は、１つのデバイス上で動作する１つのエンティティまたは複数のエンティティによる実行に限定されない。

４０２で、デバイスまたはシステムは、ＣＰＵなどのプロセッサによる実行のための命令ブロックを受信する。いくつかの局面では、命令ブロックは、開始メモリ位置、および、場合によっては終了メモリ位置を用いて識別されたメモリの隣接ブロックに格納される。４０４で、プロセス４００は、受信された命令ブロックにおける複数の固定長の接頭辞を識別する。本明細書で説明されるように、複数の固定長の接頭辞の各々のオフセット値は、すべての接頭辞の同じ固定長に起因して、接頭辞間の既知のオフセットに基づいて決定され得る。

４０６で、プロセス４００は、命令ブロックにおける複数の可変長の接尾辞を識別する。本明細書で説明されるように、固定長の接頭辞の各々は、可変長の接尾辞のうちの１つに関連付けられている。４０８で、可変長の接尾辞の各々の長さが、関連付けられた固定長の接頭辞に含まれるデータに基づいて決定される。可変長の接尾辞の長さは、次の接尾辞の開始までのオフセット値を決定するために使用される。４１０で、プロセス４００は、複数の加算器回路を使用して、可変長の接尾辞の各々についてのオフセット値を決定する。本明細書で説明されるように、複数の加算器回路は並列加算演算を行なって、接頭辞における接尾辞長さデータを処理し、次の接尾辞の開始までのオフセット値を決定する。４１２で、プロセス４００は、複数の可変長の接尾辞に基づいて命令を実行する。

いくつかの局面では、本明細書で説明されるシステムおよび方法は、ルーティングを容易にするために、分裂レジスタセットを作成してもよい。たとえば、複数のレジスタセットが作成され、異なるＡＬＵに関連付けられ得る。単純な例では、２つのレジスタセットが作成され、レジスタセットＡおよびレジスタセットＢとラベル付けされる。ＡＬＵの第１のグループがレジスタセットＡにアクセスしてもよく、ＡＬＵの第２のグループがレジスタセットＢにアクセスしてもよく、ＡＬＵの第３のグループがレジスタセットＡおよびレジスタセットＢにアクセスしてもよい。特定の実現化例では、任意の数のレジスタセットが作成されてもよい。いくつかの局面では、レジスタセットは、マイクロアーキテクチャに関連付けられた物理レジスタのためのレジスタネーミングと並んで実現されてもよい。これは、追加の複雑性をＩＳＡ（Instruction Set Architecture：命令セットアーキテクチャ）にさらすことなく、減少したルーティングの利点のすべてを提供し得る。

ＣＰＵはより大きいサイズ（たとえば、より多数のコア）へスケール変更するため、それらは、増加したルーティングに対する需要を満たすために、増加した数の物理レジスタを必要とし得る。上述の複数のレジスタセットの使用は、より大きいＣＰＵによって引き起こされる潜在的なルーティングの問題を緩和し得る。

図５は、即値／レジスタ値Ｘのための復号および実行アプローチ（ＤＥＸＶ）の例を示す。いくつかの局面では、ある命令は復号を必要としない。たとえば、８つの命令のブロックは、分岐または他の状況に起因して、実際に復号される必要がある命令を８つよりも少なく有し得る。空所を埋めるためにＮｏ－Ｏｐ（無演算）命令がブロックに追加され得るが、そのアプローチは余分なスペースを不必要に占める。本明細書で説明されるように、いくつかの局面では、未使用のブロックを浪費することを回避するために、より小さいブロックサイズが構築される。特定の実現化例では、命令が、次の命令ブロックのフェッチおよび復号活動を修正してもよい。

いくつかの局面では、命令の２つの部分間の分裂は、復号器が接頭辞をロードするだけでいいように行なわれ得る。このため、接尾辞におけるデータは、復号器によって格納または解析されることなく、実行ユニットのためにロードされ得る。このアプローチは、小さい固定数のビットを格納する簡略化された復号器の使用をサポートし、それは、復号器の性能を向上させつつ、復号器のサイズおよび消費電力を減少させる。

図５の例は、いくつかの命令が復号を必要としない状況を取り扱うための、Ｘを復号して実行する命令の追加を示す。Ｘを復号して実行する命令は、命令の先行ブロックにおけるスタンドアロンの命令として、もしくは、分岐またはジャンプ命令の一部として実行される。スタンドアロンの命令は各々、命令の数を特定する即値（たとえば、この値は命令の一部である）を有し得る。ジャンプおよび分岐命令については、即値が使用されてもよいが、それは、ジャンプ位置がたとえば仮想関数である場合には有用ではない。その状況では、（Ｘの復号および実行における）Ｘがレジスタ値の引数であり得ること、または、（Ｘの復号および実行における）Ｘが接頭辞ブロックサイズからのオフセットに基づき得ること、という２つのオプションがある。

特定の例では、各接頭辞が１６ビット（２バイト）で、ブロックに８つの接頭辞があると仮定されたい。ジャンプアドレスが、整列された１６バイトプラス８バイトである場合、それは、本明細書で説明されるシステムおよび方法が次のブロックにおける４つの命令を復号して実行することができることを意味する。このため、ジャンプターゲットは、そのブロックにおける命令の数に従って整列されたメモリである必要がある。

図５の例では、Ｘ＝４、ブロックサイズが８、および、接頭辞サイズが２バイト（１６ビット）である。図５に示されるように、即値５００は、接頭辞と接尾辞との間で分裂され得る命令識別子を示す。ブロック５０４は接尾辞の長さを識別し、ブロック５０６は次のブロックの長さ（この例では４）を識別する。レジスタ値５０２は、接尾辞の長さを識別するブロック５０８とレジスタアドレスを識別するブロック５１０とを含む命令識別子を示す。図５の例では、ブロック５１０でアドレス指定されたレジスタは、ブロック５１２として示される。

Ｘ＝４、ブロックサイズが８、および、接頭辞サイズが２バイト（１６ビット）で、図５に示される命令を実行することは、図５の下部に示される命令ブロックの実行をもたらすであろう。その命令ブロックは、４つの接頭辞５１４、５１６、５１８、および５２０を含む。（５３０によって示されるように）４つの命令接頭辞が命令ブロックから外される。命令ブロックはまた、４つの接尾辞５２２、５２４、５２６、および５２８を含む。４つの接尾辞は、接頭辞５２０の直後に続く。いくつかの局面では、ジャンプ（ＪＤＥＸＶ）を含む状況については、（以下に説明される）図６に示される実施形態などのメモリアドレス指定スキームを使用して、アドレスが命令の終わりに添付される。

図６は、オフセットに基づいてＸをジャンプし、復号し、実行すること（ＪＤＥＸＯ）の例を示す。図６に示されるように、命令識別子６００は、接頭辞と接尾辞との間で分裂され得る。命令識別子６００は、ゼロであり得る接尾辞の長さを識別するブロック６０２を含む。ブロック６０４はジャンプターゲットを識別し、それは、レジスタ値または即値を識別するメモリアドレス指定スキームを使用して定義されたメモリアドレスであり得る。いくつかの局面では、メモリアドレスは、命令識別子６００において定義された値、または、全体的に定義された値であってもよい。

図６に示されるように、６１４で、ジャンプターゲットアドレスが識別される。この例では、Ｘ＝４、ブロックサイズが８、および、接頭辞サイズが２バイト（１６ビット）である。６１４で識別されたジャンプターゲットアドレスは８であり、それは４つの接頭辞のサイズである。このため、図６の例は、４つの接頭辞６０６、６０８、６１０、および６１２を越えてジャンプする。処理は接頭辞６１６で始まり、接頭辞６１８、６２０、および６２２へと続き、その後に接尾辞ブロック６２４が続く。

上述のシステムおよび方法は、可変長の命令を用いた並列復号命令セットコンピュータのさまざまな例のコンテキストで説明されているが、説明されたシステム、デバイス、装置、および方法は非限定的であり、他のコンテキスト、電子デバイス、コンピューティング構成、プロセッサ構成、コンピューティング環境などに当てはまり得る。

一般に、本明細書で説明されるコンポーネント、モジュール、方法、および動作は、ソフトウェア、ファームウェア、ハードウェア（たとえば固定論理回路）、手動処理、またはそれらの任意の組合せを使用して実現され得る。例示的な方法のいくつかの動作は、コンピュータ処理システムに対してローカルおよび／またはリモートのコンピュータ読取可能記憶メモリ上に格納された実行可能命令の一般的コンテキストで説明されてもよく、実現化例は、ソフトウェアアプリケーション、プログラム、関数などを含み得る。それに代えて、またはそれに加えて、本明細書で説明される機能性のうちのいずれも、ＦＰＧＡ、ＡＳＩＣ、ＡＳＳＰ、ＳｏＣ、ＣＰＬＤ、コプロセッサ、コンテキストハブ、モーション・コプロセッサ、センサ・コプロセッサなどといった１つ以上のハードウェア論理コンポーネントによって、少なくとも部分的に行なわれ得る。

以下では、可変長の命令を用いた並列復号命令セットコンピュータアーキテクチャの１つ以上の局面に従って、追加の例が説明される。

プロセッサと関連して実現される方法は、プロセッサによる実行のための命令を受信するステップと、復号器が、命令における複数の固定長の接頭辞を識別するステップと、復号器が、命令における複数の可変長の接尾辞を識別するステップとを含み、複数の固定長の接頭辞の各々は、可変長の接尾辞のうちの１つに関連付けられ、方法はさらに、複数の可変長の接尾辞に基づいて命令を実行するステップを含む。

本明細書で説明される方法のうちのいずれかに加えて、複数の固定長の接頭辞の各々は、関連付けられた可変長の接尾辞の長さを識別するデータを含み得る。

本明細書で説明される方法のうちのいずれかに加えて、複数の固定長の接頭辞の各々は、関連付けられた可変長の接尾辞の命令識別子を識別するデータを含み得る。

本明細書で説明される方法のうちのいずれかに加えて、複数の固定長の接頭辞の各々は、実行される場合に可変長の接尾辞によって使用されるデータを含み得る。

本明細書で説明される方法のうちのいずれかは、複数の固定長の接頭辞の各々に関連付けられたオフセット値を、各接頭辞の固定長に基づいて決定するステップをさらに含み得る。

本明細書で説明される方法のうちのいずれかは、複数の可変長の接尾辞の各々に関連付けられたオフセット値を、複数の加算器回路によって生成された結果に基づいて決定するステップをさらに含み得る。

本明細書で説明される方法のうちのいずれかに加えて、複数の加算器回路は、複数の可変長の接尾辞に関連付けられたオフセット値を計算するために、複数の固定長の接頭辞からの接尾辞長さデータを処理し得る。

本明細書で説明される方法のうちのいずれかは、複数の固定長の接頭辞の一部と可変長の接尾辞の一部とを含むブロックを作成するステップをさらに含み得る。

本明細書で説明される方法のうちのいずれかは、複数の固定長の接頭辞の一部と可変長の接尾辞の一部とを含むブロックに基づいて命令を実行するステップをさらに含み得る。

本明細書で説明される方法のうちのいずれかは、実行を必要としない少なくとも１つの固定長の接頭辞を識別するステップと、固定長の接頭辞に関連付けられた少なくとも１つの可変長の接尾辞を識別するステップとをさらに含み得る。命令を実行するステップは、少なくとも１つの固定長の接頭辞と少なくとも１つの可変長の接尾辞とを越えてジャンプするステップを含む。

上述の方法に加えて、装置は、プロセッサと、プロセッサによる実行のための命令を受信するように構成された復号器とを含み、復号器は、命令における複数の固定長の接頭辞を識別することと、命令における複数の可変長の接尾辞を識別することとを含む動作を行ない、複数の固定長の接頭辞の各々は、可変長の接尾辞のうちの１つに関連付けられ、プロセッサは、複数の可変長の接尾辞に基づいて命令を実行する。

本明細書で説明される装置のうちのいずれかに加えて、複数の固定長の接頭辞の各々は、関連付けられた可変長の接尾辞の長さを識別するデータを含み得る。

本明細書で説明される装置のうちのいずれかに加えて、複数の固定長の接頭辞の各々は、関連付けられた可変長の接尾辞の命令識別子を識別するデータを含み得る。

本明細書で説明される装置のうちのいずれかに加えて、複数の固定長の接頭辞の各々は、実行される場合に可変長の接尾辞によって使用されるデータを含み得る。

本明細書で説明される装置のうちのいずれかに加えて、復号器はさらに、複数の固定長の接頭辞の各々に関連付けられたオフセット値を、各接頭辞の固定長に基づいて決定する動作を行なうように構成され得る。

本明細書で説明される装置のうちのいずれかに加えて、装置は複数の加算器回路をさらに含み得る。復号器はさらに、複数の可変長の接尾辞の各々に関連付けられたオフセット値を、複数の加算器回路によって生成された結果に基づいて決定する動作を行なうように構成される。

本明細書で説明される装置のうちのいずれかに加えて、複数の加算器回路は、複数の可変長の接尾辞に関連付けられたオフセット値を計算するために、複数の固定長の接頭辞からの接尾辞長さデータを処理するように構成され得る。

本明細書で説明される装置のうちのいずれかに加えて、復号器は、複数の固定長の接頭辞の一部と可変長の接尾辞の一部とを含むブロックを作成するための動作をさらに行なうように構成され得る。

本明細書で説明される装置のうちのいずれかに加えて、復号器は、複数の固定長の接頭辞の一部と可変長の接尾辞の一部とを含むブロックに基づいて命令を実行する動作をさらに行なうように構成され得る。

本明細書で説明される装置のうちのいずれかに加えて、復号器はさらに、実行を必要としない少なくとも１つの固定長の接頭辞を識別し、固定長の接頭辞に関連付けられた少なくとも１つの可変長の接尾辞を識別する動作を行なうように構成され得る。命令を実行することは、少なくとも１つの固定長の接頭辞と少なくとも１つの可変長の接尾辞とを越えてジャンプすることを含む。

結論
説明されたシステムおよび方法の局面は、特徴および／または方法に特有の文言で説明されてきたが、添付された請求項の主題は、説明された特定の特徴および／または方法に必ずしも限定されない。むしろ、特定の特徴および方法は、説明された手法の例示的な実現化例として開示されており、他の同等の特徴および方法は、添付された請求項の範囲内に該当するよう意図される。また、さまざまな異なる局面が説明されており、説明された各局面は独立してまたは１つ以上の他の説明された局面に関連して実現され得るということが理解されるべきである。

Claims (20)

1. 方法であって、
   プロセッサによる実行のための命令を受信するステップと、
   復号器が、前記命令における複数の固定長の接頭辞を識別するステップと、
   前記復号器が、前記命令における複数の可変長の接尾辞を識別するステップとを含み、前記複数の固定長の接頭辞の各々は、前記可変長の接尾辞のうちの１つに関連付けられ、前記方法はさらに、
   前記複数の可変長の接尾辞に基づいて前記命令を実行するステップを含む、方法。
2. 前記複数の固定長の接頭辞の各々は、関連付けられた前記可変長の接尾辞の長さを識別するデータを含む、請求項１に記載の方法。
3. 前記複数の固定長の接頭辞の各々は、関連付けられた前記可変長の接尾辞の命令識別子を識別するデータを含む、請求項１または２に記載の方法。
4. 前記複数の固定長の接頭辞の各々は、実行される場合に前記可変長の接尾辞によって使用されるデータを含む、請求項１～３のいずれか１項に記載の方法。
5. 前記複数の固定長の接頭辞の各々に関連付けられたオフセット値を、各接頭辞の固定長に基づいて決定するステップをさらに含む、先行する請求項のいずれか１項に記載の方法。
6. 前記複数の可変長の接尾辞の各々に関連付けられたオフセット値を、複数の加算器回路によって生成された結果に基づいて決定するステップをさらに含む、先行する請求項のいずれか１項に記載の方法。
7. 前記複数の加算器回路は、前記複数の可変長の接尾辞に関連付けられたオフセット値を計算するために、前記複数の固定長の接頭辞からの接尾辞長さデータを処理する、請求項６に記載の方法。
8. 前記複数の固定長の接頭辞の一部と前記可変長の接尾辞の一部とを含むブロックを作成するステップをさらに含む、先行する請求項のいずれか１項に記載の方法。
9. 前記複数の固定長の接頭辞の一部と前記可変長の接尾辞の一部とを含む前記ブロックに基づいて前記命令を実行するステップをさらに含む、請求項８に記載の方法。
10. 実行を必要としない少なくとも１つの固定長の接頭辞を識別するステップと、
    前記固定長の接頭辞に関連付けられた少なくとも１つの可変長の接尾辞を識別するステップとをさらに含み、
    前記命令を実行するステップは、前記少なくとも１つの固定長の接頭辞と前記少なくとも１つの可変長の接尾辞とを越えてジャンプするステップを含む、先行する請求項のいずれか１項に記載の方法。
11. 装置であって、
    プロセッサと、
    前記プロセッサによる実行のための命令を受信するように構成された復号器とを含み、前記復号器は、
    前記命令における複数の固定長の接頭辞を識別することと、
    前記命令における複数の可変長の接尾辞を識別することとを含む動作を行なうように構成され、
    前記複数の固定長の接頭辞の各々は、前記可変長の接尾辞のうちの１つに関連付けられ、前記プロセッサは、前記複数の可変長の接尾辞に基づいて前記命令を実行する、装置。
12. 前記複数の固定長の接頭辞の各々は、関連付けられた前記可変長の接尾辞の長さを識別するデータを含む、請求項１１に記載の装置。
13. 前記複数の固定長の接頭辞の各々は、関連付けられた前記可変長の接尾辞の命令識別子を識別するデータを含む、請求項１１または１２に記載の装置。
14. 前記複数の固定長の接頭辞の各々は、実行される場合に前記可変長の接尾辞によって使用されるデータを含む、請求項１１～１３のいずれか１項に記載の装置。
15. 前記復号器はさらに、前記複数の固定長の接頭辞の各々に関連付けられたオフセット値を、各接頭辞の固定長に基づいて決定する動作を行なうように構成される、請求項１１～１４のいずれか１項に記載の装置。
16. 複数の加算器回路をさらに含み、
    前記復号器はさらに、前記複数の可変長の接尾辞の各々に関連付けられたオフセット値を、複数の加算器回路によって生成された結果に基づいて決定する動作を行なうように構成される、請求項１１～１５のいずれか１項に記載の装置。
17. 前記複数の加算器回路は、前記複数の可変長の接尾辞に関連付けられたオフセット値を計算するために、前記複数の固定長の接頭辞からの接尾辞長さデータを処理するように構成される、請求項１６に記載の装置。
18. 前記復号器はさらに、前記複数の固定長の接頭辞の一部と前記可変長の接尾辞の一部とを含むブロックを作成するための動作を行なうように構成される、請求項１１～１７のいずれか１項に記載の装置。
19. 前記復号器はさらに、前記複数の固定長の接頭辞の一部と前記可変長の接尾辞の一部とを含む前記ブロックに基づいて前記命令を実行する動作を行なうように構成される、請求項１８に記載の装置。
20. 前記復号器はさらに、
    実行を必要としない少なくとも１つの固定長の接頭辞を識別し、
    前記固定長の接頭辞に関連付けられた少なくとも１つの可変長の接尾辞を識別する動作を行なうように構成され、
    前記命令を実行することは、前記少なくとも１つの固定長の接頭辞と前記少なくとも１つの可変長の接尾辞とを越えてジャンプすることを含む、請求項１１～１９のいずれか１項に記載の装置。

Images