JP2024512696A - 直接接合方法及び構造体 - Google Patents
直接接合方法及び構造体 Download PDFInfo
- Publication number
- JP2024512696A JP2024512696A JP2023560466A JP2023560466A JP2024512696A JP 2024512696 A JP2024512696 A JP 2024512696A JP 2023560466 A JP2023560466 A JP 2023560466A JP 2023560466 A JP2023560466 A JP 2023560466A JP 2024512696 A JP2024512696 A JP 2024512696A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- protective layer
- conductive
- contact pads
- bonding surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 156
- 238000005304 joining Methods 0.000 title claims description 29
- 239000011241 protective layer Substances 0.000 claims abstract description 183
- 239000010410 layer Substances 0.000 claims description 95
- 239000004065 semiconductor Substances 0.000 claims description 68
- 230000008569 process Effects 0.000 claims description 42
- 238000002161 passivation Methods 0.000 claims description 36
- 238000004140 cleaning Methods 0.000 claims description 28
- 239000000853 adhesive Substances 0.000 claims description 23
- 230000001070 adhesive effect Effects 0.000 claims description 23
- 239000011248 coating agent Substances 0.000 claims description 22
- 238000000576 coating method Methods 0.000 claims description 22
- 230000003213 activating effect Effects 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000001020 plasma etching Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 230000002209 hydrophobic effect Effects 0.000 claims description 8
- 239000012811 non-conductive material Substances 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000007373 indentation Methods 0.000 claims description 7
- 239000012044 organic layer Substances 0.000 claims description 7
- 239000002245 particle Substances 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 4
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 3
- 239000011253 protective coating Substances 0.000 description 20
- 239000002184 metal Substances 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000000463 material Substances 0.000 description 15
- 235000012431 wafers Nutrition 0.000 description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 13
- 239000010949 copper Substances 0.000 description 13
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 13
- 239000011295 pitch Substances 0.000 description 10
- 238000001994 activation Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 230000004913 activation Effects 0.000 description 8
- 239000012459 cleaning agent Substances 0.000 description 7
- 239000002904 solvent Substances 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 150000002576 ketones Chemical class 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000013626 chemical specie Substances 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 239000004094 surface-active agent Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QRUDEWIWKLJBPS-UHFFFAOYSA-N benzotriazole Chemical compound C1=CC=C2N[N][N]C2=C1 QRUDEWIWKLJBPS-UHFFFAOYSA-N 0.000 description 1
- 239000012964 benzotriazole Substances 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000008139 complexing agent Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 231100001010 corrosive Toxicity 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 239000010695 polyglycol Substances 0.000 description 1
- 229920000151 polyglycol Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- -1 singulation Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/03009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/038—Post-treatment of the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/80004—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80009—Pre-treatment of the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80009—Pre-treatment of the bonding area
- H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80009—Pre-treatment of the bonding area
- H01L2224/8003—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area
- H01L2224/80031—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area by chemical means, e.g. etching, anodisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
- H01L2224/80379—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Dicing (AREA)
Abstract
本明細書に開示するのは、直接接合のための方法である。一部の実施形態では、直接接合方法は、第２の素子の第２の接合面への直接接合のための第１の素子の第１の接合面を準備する段階と、準備する段階の後に、第１の素子の準備された第１の接合面にわたって３ミクロン未満の厚みを有する保護層を設ける段階とを含む。【選択図】 図４
Description
〔あらゆる優先権出願に対する引用による組み込み〕
この出願は、これにより引用によって本明細書にその全体が組み込まれる２０２１年３月３１日出願の「直接接合方法及び構造体」という名称の米国仮特許出願第６３／１６８９８８号の利益を主張するものである。
この出願は、これにより引用によって本明細書にその全体が組み込まれる２０２１年３月３１日出願の「直接接合方法及び構造体」という名称の米国仮特許出願第６３／１６８９８８号の利益を主張するものである。
本発明の分野は、直接接合方法及び構造体（Ｄｉｒｅｃｔ Ｂｏｎｄｉｎｇ Ｍｅｔｈｏｄｓ ａｎｄ Ｓｔｒｕｃｔｕｒｅｓ）に関する。
半導体ウェーハ又は集積デバイスのような半導体素子は、積み重ねて接着剤なしで互いに直接接合することができる。例えば、一部のハイブリッド直接接合構造体では、素子の非導電性フィールド領域は、互いに直接接合することができ、対応する導電性コンタクト構造体も互いに直接接合することができる。一部の用途では、接合の前にコンタクトパッドを保護することが困難である可能性がある。従って、直接接合のための改善されたコンタクト構造体に対する必要性が依然として残っている。
一実施形態では、接合方法は、第２の素子の第２の接合面への直接接合のための第１の素子の第１の接合面を準備する段階と、準備する段階の後に、第１の素子の準備された第１の接合面にわたって３ミクロン未満の厚みを有する保護層を設ける段階とを含むことができる。
一部の実施形態では、第１の接合面を準備する段階は、第１の接合面を活性化する段階を含む。一部の実施形態では、第１の接合面を活性化する段階は、第１の接合面をプラズマ活性化する段階を含む。一部の実施形態では、第１の接合面をプラズマ活性化する段階は、第１の接合面を窒素含有プラズマに露出する段階を含む。一部の実施形態では、保護層の厚みは、２ミクロン未満である。一部の実施形態では、保護層の厚みは、０．２５ミクロン未満である。一部の実施形態では、保護層の厚みは、０．０５ミクロンから２ミクロンの範囲にある。一部の実施形態では、保護層の厚みは、０．１ミクロンから０．２５ミクロンの範囲にある。一部の実施形態では、保護層は、有機層を含む。一部の実施形態では、保護層は、疎水性コーティング及び／又は親水性コーティングを含む。一部の実施形態では、保護層は、フォトレジストを含む。一部の実施形態では、保護層を設ける段階は、第１の接合面にわたって保護層をブランケット堆積させる段階を含む。一部の実施形態では、接合方法は、反応性イオンエッチング（ＲＩＥ）プロセスを使用してブランケット堆積保護層を除去する段階を含む。一部の実施形態では、接合方法は、除去する段階の前に、第１の素子から粒子を洗浄する段階を含む。一部の実施形態では、接合方法は、保護層を設ける段階の前に、複数のコンタクトパッドにわたって不動態化層を選択的に設ける段階を含み、保護層を設ける段階は、不動態化層にわたって保護層を設ける段階を含む。一部の実施形態では、保護層を設ける段階は、第１の接合面の導電性コンタクトパッドにわたって保護層を選択的に設ける段階を含む。一部の実施形態では、第１の接合面は、複数のコンタクトパッドを含み、コンタクトパッドは、第１の接合面の第１の非導電性領域の上方に突出し、保護層を設ける段階は、少なくとも突出コンタクトパッドにわたって保護層を設ける段階を含む。一部の実施形態では、保護層を設ける段階は、第１の接合面にわたって保護層をブランケット堆積させる段階を含む。一部の実施形態では、接合方法は、複数のコンタクトパッドが第１の非導電性領域と面一になる又はその下方に凹むように第１の素子を平坦化する段階を含む。一部の実施形態では、第１の接合面は、第１の複数の導電性コンタクトパッドと第１の非導電性接合領域とを含み、第１の複数の導電性コンタクトパッドは、第１の非導電性接合領域の下方に凹んでいる。一部の実施形態では、第１の複数の導電性コンタクトパッドは、第１の非導電性接合領域の下方に１０ｎｍ以下だけ凹んでいる。一部の実施形態では、第１の素子にわたる第１の複数のコンタクトパッドの凹み深さの変動は、２５％未満である。一部の実施形態では、第１の素子にわたる第１の複数のコンタクトパッドの凹み深さの変動は、１０％未満である。一部の実施形態では、第１の素子にわたる第１の複数のコンタクトパッドの凹み深さの変動は、５％未満である。一部の実施形態では、接合方法は、保護層を除去する段階を含む。一部の実施形態では、第１の素子は、ウェーハを備え、本方法は、保護層を除去する段階の前に、ウェーハを個片化（ｓｉｎｇｕｌａｔｉｎｇ）して複数の個片化素子（ｓｉｎｇｕｌａｔｅｄ ｅｌｅｍｅｎｔ）を形成する段階を更に含む。一部の実施形態では、接合方法は、保護層を除去する段階の後に、接着剤を介在させずに第１の素子の第１の接合面を第２の素子の第２の接合面に直接接合する段階を含む。一部の実施形態では、第１の接合面は、第１の複数の導電性コンタクトパッドと第１の非導電性接合領域とを備え、第２の接合面は、第２の複数の導電性コンタクトパッドと第２の非導電性接合領域とを備え、直接接合する段階は、接着剤なしで第１及び第２の複数の導電性コンタクトパッドを互いに直接接合する段階と接着剤なしで第１及び第２の非導電性接合領域を互いに直接接合する段階とを含むハイブリッド直接接合する段階を含む。一部の実施形態では、第１の非導電性接合領域は、シリコン含有誘電体層を含む。一部の実施形態では、接合方法は、直接接合する段階の前に第２の接合面を活性化する段階を含む。一部の実施形態では、第１の接合面を準備する段階と保護層を設ける段階は、第１の施設で実行され、直接接合する段階は、第１の施設とは異なる場所にある第２の施設で実行される。一部の実施形態では、直接接合する段階は、第１の接合層を活性化する段階の後に２４時間よりも長く経過してから実行される。
他の実施形態では、接合方法は、第２の素子の第２の接合面への直接接合のための第１の素子の第１の接合面を準備する段階と、準備する段階の後に、第１の接合面の複数のコンタクトパッドにわたって不動態化層を選択的に設ける段階と、不動態化層を設ける段階の後に、不動態化層にわたって保護層を設ける段階とを含む。
一部の実施形態では、保護層を設ける段階は、第１の接合面にわたって保護層をブランケット堆積させる段階を含む。一部の実施形態では、保護層は、３ミクロン未満の厚みを有する。一部の実施形態では、保護層の厚みは、２ミクロン未満である。一部の実施形態では、保護層の厚みは、０．２５ミクロン未満である。一部の実施形態では、保護層の厚みは、０．０５ミクロンから２ミクロンの範囲にある。一部の実施形態では、保護層の厚みは、０．１ミクロンから０．２５ミクロンの範囲にある。一部の実施形態では、保護層は、有機層を含む。一部の実施形態では、保護層は、疎水性コーティング及び／又は親水性コーティングを含む。一部の実施形態では、本方法は、保護層を除去する段階を含むことができる。一部の実施形態では、第１の素子は、ウェーハを備え、本方法は、保護層を除去する段階の前に、ウェーハを個片化して複数の個片化素子を形成する段階を更に含む。一部の実施形態では、本方法は、保護層を除去する段階の後に、接着剤を介在させずに第１の素子の第１の接合面を第２の素子の第２の接合面に直接接合する段階を含むことができる。一部の実施形態では、第１の複数の導電性コンタクトパッドは、第１の接合面の第１の非導電性接合領域の下方に凹んでいる。一部の実施形態では、第１の複数の導電性コンタクトパッドは、第１の非導電性接合領域の下方に１０ｎｍ以下だけ凹んでいる。一部の実施形態では、第１の複数のコンタクトパッドの凹み深さの変動は、２５％未満である。一部の実施形態では、第１の複数のコンタクトパッドの凹み深さの変動は、１０％未満、例えば、５％未満である。
他の実施形態では、接合方法は、第２の素子の第２の接合面への直接接合のための第１の素子の第１の接合面を準備する段階と、準備する段階の後に、第１の接合面の複数のコンタクトパッドにわたって不動態化層を選択的に設ける段階とを含むことができる。
一部の実施形態では、第１の接合面は、第１の非導電材料を更に含み、保護層は、第１の非導電材料の全体にわたって設けられない。一部の実施形態では、保護層は、３ミクロン未満の厚みを有する。一部の実施形態では、保護層の厚みは、２ミクロン未満である。一部の実施形態では、保護層の厚みは、０．２５ミクロン未満である。一部の実施形態では、保護層の厚みは、０．０５ミクロンから２ミクロンの範囲にある。一部の実施形態では、保護層の厚みは、０．１ミクロンから０．２５ミクロンの範囲にある。一部の実施形態では、保護層は、有機層を含む。一部の実施形態では、保護層は、疎水性コーティング及び／又は親水性コーティングを含む。一部の実施形態では、本方法は、コンタクトパッドの面を酸化させる段階を含む不動態化層を設ける段階を含むことができる。一部の実施形態では、本方法は、保護層を除去する段階を含むことができる。一部の実施形態では、第１の素子は、ウェーハを備え、本方法は、保護層を除去する段階の前に、ウェーハを個片化して複数の個片化素子を形成する段階を更に含む。一部の実施形態では、本方法は、保護層を除去する段階の後に、接着剤を介在させずに第１の素子の第１の接合面を第２の素子の第２の接合面に直接接合する段階を含むことができる。
他の実施形態では、接合方法は、第２の素子の第２の接合面への直接接合のための第１の素子の第１の接合面を準備する段階であって、第１の接合面が第１の非導電性領域と第１の非導電性領域の上方に突出する第１の複数のコンタクトパッドとを含む上記準備する段階と、準備する段階の後に、少なくとも第１の複数のコンタクトパッドにわたって保護層を設ける段階とを含むことができる。
一部の実施形態では、保護層を設ける段階は、第１の接合面にわたって保護層をブランケット堆積させる段階を含む。一部の実施形態では、本方法は、第１の複数のコンタクトパッドが第１の非導電性領域の下方に凹むように第１の素子を平坦化する段階を含むことができる。一部の実施形態では、本方法は、保護材料を除去する段階を含むことができる。
他の実施形態では、接合方法は、第２の素子の第２の接合面への直接接合のための第１の素子の第１の接合面を準備する段階と、準備する段階の後に、第１の接合面の複数のコンタクトパッドにわたって不動態化層を選択的に設ける段階とを含むことができる。
一部の実施形態では、不動態化層を設ける段階は、コンタクトパッドの面を酸化させる段階を含む。一部の実施形態では、本方法は、複数のコンタクトパッドにわたって不動態化層を用いて第１の素子を個片化する段階を含むことができ、不動態化層は、個片化する段階中にその素子の上面で露出される。
一部の実施形態では、半導体素子は、デバイス領域と、デバイス領域にわたる接合層であって、第２の素子への直接ハイブリッド接合のために準備された接合面を有する上記接合層と、準備された第１の接合面の少なくとも一部分にわたる保護層であって、３ミクロン未満の厚みを有する上記保護層とを備える。一部の実施形態では、保護層は、フォトレジストを含む。一部の実施形態では、半導体素子は、ウェーハ形態にある。一部の実施形態では、保護層の厚みは、０．０５ミクロンから２ミクロンの範囲にある。一部の実施形態では、接合層は、複数の導電性コンタクトパッドと、非導電性接合領域とを備える。一部の実施形態では、半導体素子は、複数のコンタクトパッドと保護層の間に複数の導電性コンタクトパッドにわたる不動態化層を更に備える。一部の実施形態では、保護層は、複数の導電性コンタクトパッドにわたって選択的に設けられる。一部の実施形態では、複数の導電性コンタクトパッドは、接合層の上方に突出する。一部の実施形態では、複数の導電性コンタクトパッドは、接合層の上面の下方に凹んでいる。一部の実施形態では、保護層は、接合面にわたってブランケット堆積される。
一部の実施形態では、半導体素子は、デバイス領域と、デバイス領域にわたる接合層であって、第２の素子への直接ハイブリッド接合のために準備された接合面を有し、かつ複数の導電性コンタクトパッドと非導電性接合領域とを含む上記接合層とを備え、複数の導電性コンタクトパッドの各々は、凹み深さを有し、それによって導電性コンタクトパッドは、接合面の下方に凹み、複数のコンタクトパッドの凹み深さの変動は、２５％未満である。一部の実施形態では、複数の導電性コンタクトパッドの凹み深さの変動は、１０５％未満である。一部の実施形態では、複数の導電性コンタクトパッドの凹み深さの変動は、０．５％から１０％の範囲又は０．１％から５％の範囲にある。
一部の実施形態では、半導体素子は、デバイス領域と、デバイス領域にわたる接合層であって、直接ハイブリッド接合のために準備された接合面を有する上記接合層と、準備された接合面の一部分で露出された導電層であって、デバイスの接合面内で５ｎｍ未満の凹み変動を有する上記導電層とを備える。一部の実施形態では、凹み変動は、デバイスの接合面内で３ｎｍ未満である。一部の実施形態では、凹み変動は、デバイスの接合面内で２ｎｍ未満である。一部の実施形態では、凹み変動は、デバイスの接合面内で１ｎｍ未満である。一部の実施形態では、凹み変動は、デバイスの接合面内で０．５ｎｍと５ｎｍの間である。一部の実施形態では、導電層は、複数の導電性コンタクトパッドを含み、複数の導電性コンタクトパッドの各々は、凹み深さを有し、それによってそれらは、接合面の下方に凹む。一部の実施形態では、接合層は、導電層が少なくとも部分的に埋め込まれた非導電層を含む。一部の実施形態では、非導電層は、研磨される。
本発明の開示のこれら及び他の特徴、態様、及び利点をある一定の実施形態の図面に関連して説明するが、これらは、本発明の開示を例示するように意図しており、限定するものではない。本明細書に組み込まれてその一部を構成する添付図面は、本明細書に開示する概念の例示を目的としており、一定の縮尺でない可能性があることは理解されるであろう。
本明細書に開示する様々な実施形態は、接着剤を介在させずに２つの素子を互いに直接接合することができる直接接合構造体に関する。図１ａ及び１ｂは、一部の実施形態に従って接着剤を介在させずに直接接合構造体を形成するプロセスを模式的に示している。図１ａ及び１ｂでは、直接接合構造体１００は、接着剤を介在させずに互いに直接接合させることができる２つの素子１０２及び１０４を備える。２又は３以上の半導体素子（例えば、集積デバイスダイ、ウェーハなど）１０２と１０４を互いに積み重ねて又は接合して接合構造体１００を形成することができる。第１の素子の導電性コンタクトパッド１０６ａを第２の素子１０４の対応する導電性コンタクトパッドに電気接続することができる。いずれかの適切な数の素子を接合構造体１００内に積み重ねることができる。例えば、第３の素子（図示せず）を第２の素子１０４の上に積み重ねることができ、第４の素子（図示せず）を第３の素子の上に積み重ねることができる等々である。これに加えて又はこれに代えて、１又は２以上の追加の素子（図示せず）を第１の素子１０２に沿って互いに横方向に隣接して積み重ねることができる。一部の実施形態では、横方向に積み重ねられる追加の素子は、第２の素子よりも小さいとすることができる。一部の実施形態では、横方向に積み重ねられる追加の素子は、第２の素子と比べて２倍小さい場合がある。
一部の実施形態では、素子１０２及び１０４は接着剤なしで互いに直接接合される。様々な実施形態では、非導電性又は誘電材料が第１の素子１０２の第１の接合層１０８ａとして機能することができ、これを第２の素子１０４の第２の接合層１０８ｂとして機能する対応した非導電性又は誘電材料フィールド領域に接着剤なしで直接接合することができる。非導電性接合層１０８ａ及び１０８ｂは、素子２、３の半導体（例えば、シリコン）部分のようなデバイス部分１１０ａ及び１１０ｂの各々の表側１１４ａ及び１１４ｂの上に配置することができる。能動デバイス及び／又は回路は、デバイス部分１１０ａ及び１１０ｂの中に又は上にパターン形成する及び／又は別の方法で配置することができる。能動デバイス及び／又は回路は、デバイス部分１１０ａ及び１１０ｂの表側１１４ａ及び１１４ｂに、又はその付近に及び／又はデバイス部分１１０ａ及び１１０ｂの反対の裏側１１６ａ及び１１６ｂに又はその付近に配置することができる。非導電材料は、第１の素子１０２の非導電性接合領域又は接合層１０８ａと呼ぶことができる。一部の実施形態では、第１の素子１０２の非導電性接合層１０８ａは、誘電体－誘電体間接合技術を使用して第２の素子１０４の対応する非導電性接合層１０８ｂに直接接合させることができる。例えば、非導電性接合又は誘電体－誘電体間接合は、少なくとも、各々の全内容があらゆる目的に対してその全体が引用によって本明細書に組み込まれている米国特許第９，５６４，４１４号明細書、第９，３９１，１４３号明細書、及び第１０，４３４，７４９号明細書に開示している直接接合技術を使用して、接着剤なしで形成することができる。様々な実施形態では、接合層１０８ａ及び／又は１０８ｂは、酸化シリコンのような誘電体又は非ドープシリコンのような非ドープ半導体材料といった非導電材料を含むことができることを認めなければならない。
様々な実施形態では、接着剤を介在させずに直接ハイブリッド接合を形成することができる。例えば、誘電体接合面を平滑度高く研磨することができる。接合面１１２ａ及び１１２ｂを洗浄し、プラズマ及び／又はエッチャントに露出して接合面１１２ａ及び１１２ｂを活性化することができる。一部の実施形態では、活性化後又は活性化中に（例えば、プラズマ及び／又はエッチングプロセス中に）、接合面１１２ａ及び１１２ｂを化学種で終端させることができる。理論に限定されることなく、一部の実施形態では、活性化プロセスを実行して接合面１１２ａ及び１１２ｂの化学接合を切断することができ、終端プロセスは、直接接合中の接合エネルギを改善する追加の化学種を接合面１１２ａ及び１１２ｂに提供することができる。一部の実施形態では、活性化と終端処理は、同じ段階で、例えば、接合面１１２ａ及び１１２ｂを活性化して終端させるプラズマで提供される。他の実施形態では、接合面１１２ａ及び１１２ｂを別々の処理で終端させ、直接接合のために追加の化学種を提供することができる。様々な実施形態では、終端化学種は窒素を含むことができる。更に、一部の実施形態では、接合面１１２ａ及び１１２ｂをフッ素に露出することができる。例えば、層及び／又は接合界面１１８の付近に１又は複数のフッ素ピークが存在する場合がある。従って、直接接合構造体１００では、２つの非導電材料（例えば、接合層１０８ａ及び１０８ｂ）間の接合界面１１８は、より高い窒素含有量及び／又はフッ素ピークを接合界面１１８に有する、非常に平滑な界面を含むことができる。活性化及び／又は終端処理の追加の例は、各々の内容全体があらゆる目的に対してその全体が引用によって本明細書に組み込まれている米国特許第９，５６４，４１４号明細書、第９，３９１，１４３号明細書、及び第１０，４３４，７４９号明細書の全体を通して見出すことができる。
様々な実施形態では、第１の素子１０２の導電性コンタクトパッド１０６ａは、第２の素子１０４の対応する導電性コンタクトパッド１０６ｂに直接接合することができる。例えば、ハイブリッド接合技術を使用して、上述のように準備された共有結合的に直接接合される不導体－不導体間（例えば、誘電体－誘電体間）面を含む接合界面１１８に沿って導体－導体間直接接合を提供することができる。様々な実施形態では、導体－導体間（例えば、コンタクトパッド１０６ａ－コンタクトパッド１０６ｂ間）の直接接合及び誘電体－誘電体間のハイブリッド接合は、少なくとも、各々の内容全体があらゆる目的に対して引用によってその全体が本明細書に組み込まれている米国特許第９，７１６，０３３号明細書及び第９，８５２，９８８号明細書に開示している直接接合技術を使用して形成することができる。
例えば、非導電性（例えば、誘電体）の接合面１１２ａ、１１２ｂを準備し、上述のように接着剤を介在させずに互いに直接接合させることができる。導電性コンタクトパッド１０６ａ及び１０６ｂ（非導電性誘電体のフィールド領域に囲まれるとすることができる）も接着剤を介在させずに互いに直接接合させることができる。一部の実施形態では、それぞれのコンタクトパッド１０６ａ及び１０６ｂは、誘電体フィールド又は非導電性接合層１０８ａ及び１０８ｂの外面（例えば、上面）１１２ａ及び１１２ｂの下方に、例えば、３０ｎｍ未満、２０ｎｍ未満、１５ｎｍ未満、又は１０ｎｍ未満だけ凹ませることができ、例えば、２ｎｍから２０ｎｍの範囲、又は４ｎｍから１０ｎｍの範囲で凹ませることができる。様々な実施形態では、直接接合する段階の前に、対向する素子の凹部を対向するコンタクトパッド間の総間隙が１５ｎｍ未満、又は１０ｎｍ未満になるようにサイズ決定することができる。非導電性接合層１０８ａ及び１０８ｂは、一部の実施形態では室温で接着剤なしで互いに直接接合させることができ、その後に、接合された構造体１００をアニールすることができる。アニールした状態で、コンタクトパッド１０６ａ及び１０６ｂが膨張して互いに接触し、金属－金属間の直接接合を形成することができる。有利なことに、カリフォルニア州サンノゼのＸｐｅｒｉ社から市販されている技術である直接接合相互接続、すなわち、ＤＢＩ（登録商標）を使用すると、直接接合界面１１８の全体を通して接続された高密度パッド（例えば、規則的な配列に関する小ピッチ又は微細ピッチ）を可能にすることができる。一部の実施形態では、一方の接合素子の接合面に埋め込まれた接合パッド１０６ａ及び１０６ｂ又は導電性トレースのピッチは、４０ミクロン未満、又は１０ミクロン未満、更に２ミクロン未満とすることができる。一部の用途では、接合パッド１０６ａ及び１０６ｂのピッチと接合パッド寸法の１つ（例えば、直径）との比は、５未満、又は３未満であり、一部の事例では２未満であることが望ましい。別の用途では、一方の接合素子の接合面に埋め込まれた導電性トレースの幅は、０．３ミクロンから２０ミクロンの範囲にすることができ、例えば、０．３ミクロンから３ミクロンの範囲である。様々な実施形態では、コンタクトパッド１０６ａ及び１０６ｂ及び／又はトレースは、銅を含むことができるが、他の金属も適する可能性がある。
従って、直接接合プロセスでは、接着剤を介在させることなく第１の素子１０２を第２の素子１０４に直接接合することができる。一部の配置では、第１の素子１０２は、個片化された集積デバイスダイのような個片化素子を含むことができる。他の配置では、図１ａから１ｂに示すように、第１の素子１０２は、個片化された場合に複数の集積デバイスダイを形成する複数の（例えば、数十の数百の又はそれを超える）デバイス領域を含む担体又は基板（例えば、ウェーハ）を備えることができる。同様に、第２の素子１０４は、図１ａから１ｂに示すように、個片化された集積デバイスダイのような個片化素子を含むことができる。他の配置では、第２の素子１０４は、担体又は基板（例えば、ウェーハ）を備えることができる。従って、本明細書に開示する実施形態は、ウェーハ－ウェーハ間、ダイ－ダイ間、又はダイ－ウェーハ間の接合プロセスに適用することができる。
本明細書で説明するように、第１の素子１０２と第２の素子１０４は、接着剤なしで互いに直接接合させることができ、これは堆積プロセスとは異なる。一用途では、接合構造体内の第１の素子１０２の幅は、第２の素子１０４の幅と同様とすることができる。一部の他の実施形態では、接合構造体内の第１の素子１０２の幅は、第２の素子１０４の幅とは異なる。同様に、接合構造体内の大きい方の素子の幅又は面積は、小さい方の素子の幅又は面積より少なくとも１０％大きい場合がある。従って、第１の素子１０２及び第２の素子１０４は、非堆積素子を含むことができる。更に、直接接合構造体１００は、堆積した層とは異なり、ナノスケールの空隙（ナノ空隙）が存在する接合界面１１８に沿って欠陥領域を含む可能性がある。ナノ空隙は、接合面１１２ａ及び１１２ｂの活性化（例えば、プラズマへの露出）が原因で形成される場合がある。上述のように、接合界面１１８は、活性化及び／又は最後の化学処理プロセスに由来する物質の集中を含む可能性がある。例えば、活性化のために窒素プラズマを利用する実施形態では、接合界面１１８に窒素ピークが形成される可能性がある。活性化に酸素プラズマを利用する実施形態では、接合界面に酸素ピークが形成される可能性がある。一部の実施形態では、接合界面１１８は、酸窒化珪素、酸炭窒化珪素、又は炭窒化珪素を含むことができる。本明細書で説明するように、直接接合する段階は、ファンデルワールス接合よりも強い共有接合を含むことができる。接合層１０８ａ及び１０８ｂは、高い平滑度に平坦化された研磨面を含むことができる。
様々な実施形態では、コンタクトパッド１０６ａ及び１０６ｂ間の金属－金属間接合は、銅粒子が接合界面１１８を横切って互いの中に成長するように接合させることができる。一部の実施形態では、銅は、接合界面１１８を横切る銅の拡散を改善するために（１１１）結晶面に沿って向けた粒子を有することができる。接合界面１１８は、接合されたコンタクトパッド１０６ａ及び１０６ｂの少なくとも一部分まで実質的に完全に延びることができるので、接合されたコンタクトパッド１０６ａ及び１０６ｂに又はその付近にある非導電性接合層１０８ａ及び１０８ｂ間には実質的に間隙が存在しない。一部の実施形態では、コンタクトパッド１０６ａ及び１０６ｂ（例えば、銅を含むことができる）の下に障壁層を設けることができる。しかし、他の実施形態では、例えば、引用によってその全体があらゆる目的に対して本明細書に組み込まれている米国特許第１１，１９５，７４８号明細書に説明されているように、コンタクトパッド１０６ａ及び１０６ｂの下に障壁層がない場合がある。
有利なことに、本明細書に説明するハイブリッド接合技術を使用すると、隣接するコンタクトパッド１０６ａ及び１０６ｂ間の極めて微細なピッチ及び／又は小パッドサイズが可能になる。例えば、様々な実施形態では、隣接するパッド１０６ａ（又は１０６ｂ）間のピッチｐ（すなわち、図１ａに示すように、端から端まで又は中心から中心までの距離）は、０．５ミクロンから５０ミクロンの範囲、０．７５ミクロンから２５ミクロンの範囲、１ミクロンから２５ミクロンの範囲、１ミクロンから１０ミクロンの範囲、又は１ミクロンから５ミクロンの範囲にすることができる。更に、主要な横方向寸法（例えば、パッド直径）も同様に小さくすることができ、例えば、０．２５ミクロンから３０ミクロンの範囲、０．２５ミクロンから５ミクロンの範囲、又は０．５ミクロンから５ミクロンの範囲にすることができる。
様々な実施形態では、第２の素子１０４は、個片化デバイスダイを含むことができ、第１の素子１０２は、ウェーハを含むことができる。他の実施形態では、素子１０２も素子１０４も個片化デバイスダイを含むことができる。そのような実施形態では、第２の素子１０４を最初はウェーハ形態又はより大きい基板で準備して個片化し、個片化された第１の素子１０４を形成することができる。しかし、個片化プロセス及び／又は他の処理段階は、平らな接合面を汚染する可能性があるデブリを生成する場合があり、２つの素子を接合する時に空隙及び／又は欠陥が残る可能性がある。従って、個片化の前に、デブリが接合面を汚染しないように防ぐために、活性化及び直接接合する段階の前に接合面にわたって保護層を設けることができる。保護層は、接合面にわたって堆積される（例えば、スピンコーティング、原子層堆積、気相コーティングなどによる）有機又は無機の層（例えば、フォトレジスト）を含むことができる。保護層の追加の詳細は、内容全体があらゆる目的に対して引用によってその全体が本明細書に組み込まれている米国特許第１０，７１４，４４９号明細書の全体を通して見出すことができる。第１の素子を収容するウェーハは、いずれかの適切な方法を使用して個片化することができる。接合面上の保護層は、接合面をデブリから有利に保護することができる。直接接合する段階の前に、例えば、アルカリ溶液のような適切な溶媒を有する洗浄剤又は保護層の供給業者が推奨する他の適切な洗浄剤を使用して保護層を接合面から除去することができる。保護層洗浄剤は、接着層の平滑な接合面を実質的に粗くせず、コンタクトパッドの金属をかなりエッチングして又は汚染して洗浄作動後にパッド金属の凹みを増大させることのないように選択することができる。過度のパッド凹みは深すぎる凹部を形成する可能性があり、適切なアニール条件（例えば、アニールの温度及び時間）ではパッド－パッド間の接合が阻止される（又は接合強度が低下する）場合がある。洗浄剤は、液体洗浄剤のファンスプレー又は他の公知の方法で適用することができる。例えば、洗浄された接合面を（例えば、酸素プラズマを使用して）灰化し、脱イオン水（ＤＩＷ）で洗浄することができる。一部の実施形態では、洗浄された素子は、直接接合する段階の前に活性化することができる。
金属接点パッドが非導電性接合領域の下方に過度に凹まないように、金属接点パッドを保護することが重要になる場合がある。過度のパッド凹みは、ハイブリッド接合デバイスの製造に関して問題になる可能性がある。例えば、パッド凹みの増大により、対向するパッド間に大きい間隙が形成される可能性があるので、アニール温度を上昇させてパッド間に電気的接触を形成するようにする。凹みが大きいほど、対向する導電性特徴部（ｃｏｎｄｕｃｔｉｖｅ ｆｅａｔｕｒｅ）が接触して電気接続を形成するのに使用される接合温度が高くなる。本明細書に開示する様々な実施形態は、約２００℃よりも低い、好ましくは約１８０℃よりも低い、より好ましくは約１５０℃よりも低い温度で信頼性の高い金属－金属間直接接合界面を形成することができる。様々な実施形態では、接合前の金属凹みは１０ｎｍ未満とすることができ、例えば、幅が約４μｍ未満の金属構造体の場合に１から５ｎｍ／μｍの範囲にある。シリコン貫通ビア（ＴＳＶ）の場合に、接合前の金属凹みは、１５から４１００ｎｍとすることができ、例えば、ＴＳＶの深さと接合温度に応じて深さ約０．２から４ｎｍ／μｍの範囲にある。通常、化学機械的研磨により、約０．５ｎｍから約１００ｎｍの凹みを有するパッドを得ることができる。一部の実施形態では、ＣＭＰ段階の後に、パッド１０６ａ又は１０６ｂが突出している場合がある。接合面１１２ａ又は１１２ｂに対する突出パッド１０６ａ又は１０６ｂの高さは、プロセス仕様に応じて約０．５ｎｍから約２０ｎｍの範囲にすることができる。
従って、本明細書に開示する様々な実施形態は、ハイブリッド直接接合されることになる構造体の凹み深さを有利に低減することができる。更に、様々な実施形態は、凹みのウェーハ内及びウェーハ間変動を低減することができる。低減された及び／又は均一な凹みを提供することにより、ミクロンスケール及びサブミクロンの特徴部に関して比較的低いアニール温度で（例えば、２７５℃よりも低い、好ましくは２００℃よりも低い、より好ましくは約１８０℃よりも低い、より好ましくは約１５０℃よりも低い）非常に信頼性の高い金属間直接接合の形成が可能になる。直接ハイブリッド接合デバイスの製造に関して、サーマルバジェット及び／又は製造コストも低減することができる。
図２は、異なる厚みを有するパッドに対して銅パッド凹みに対するアニール温度を示す図表を例証している。図示のように、凹み深さが増大すると、より高いアニール温度が利用され、それによって直接接合プロセスのサーマルバジェットが増加している。更に、銅パッドの劣化は、この凹みを増大させ、従って、対向する銅パッドが部分的又は完全に互いに接触して冶金的接合を形成するためのアニール温度を上昇させる。冶金的接合は、例えば、その全体があらゆる目的で引用によって本明細書に組み込まれている米国特許第１１，０１１，４９４号明細書に開示している方法、構造体、及び装置に従って形成することができる。
本明細書に開示する様々な実施形態では、例えば、個片化又はダイスカットのプロセス中に接合面及び半導体素子を保護するために接合面にわたる薄い保護層を利用することができる。図３は、厚い保護コーティング又は層（例えば、厚み３ミクロンを超える）を使用する典型的なプロセスを示している。ブロック３２０で、ダイスカットテープ３０４上に固定された半導体領域３１４（例えば、デバイス部分）の上部に非導電性領域３０６及び導電性コンタクト領域３０８を有する半導体素子３０２の接合面３１０にわたって保護コーティング３１２が付加されている。半導体領域３１４は、その内部にパターン形成された能動回路を有するデバイス部分を含むことができる。保護コーティング３１２は、例えば、スピンコーティングで付加することができる。一部の実施形態では、保護コーティング３１２は、例えば、フォトレジストのようなポリマーを含むことができる。一部の実施形態では、保護コーティング３１２に使用される材料は溶媒を含むことができる。保護コーティング３１２内の溶媒を除去するために、典型的に半導体素子３０２を１３５℃で約１８０秒間焼き付けして保護コーティング３１２（例えば、フォトレジスト）を硬化させ、保護コーティング３１２とその下の半導体素子３０２との良好な密着性を保証する。保護コーティング３１２は、半導体素子３０２にわたって堆積させることができ、ブロック３２２では、半導体素子３０２を個片化して非導電性領域３０６ａ－３０６ｄと導電性コンタクト領域３０８ａ－３０８ｄとを有する個片化素子３０２ａ－３０２ｄを形成することができる。ブロック３２４では、保護コーティング３１２を除去することができる。
図３に描写するプロセスは、ボールグリッドアレイ、制御式圧壊チップ接続（Ｃ４）などを使用する相互接続プロセスで比較的大きいトポグラフィ特徴部を有する面を使用する場合に確実に機能する（例えば、典型的なＣ４プロセスでは、直径数ミクロンから数十ミクロンの半田ボールを使用する場合がある）。しかし、直接接合プロセスに使用する場合に、保護層３１２を除去するのに使用される洗浄液は、直接接合に使用する銅パッドの凹み３０９を許容することができないほど増大させる可能性がある。例えば、比較的厚いコーティングは、コーティング除去時間が長く（例えば、約３００秒から約１２００秒）、洗浄媒体に露出される時間が長くなる可能性があり、より程度の大きい凹み３０９をもたらす場合がある。基板にわたる保護コーティング３１２の不均一な除去も、半導体素子３０２にわたる凹み不均一性の増大を引き起こす可能性がある。洗浄された基板の中心から端までの変動、並びにウェーハ毎の大きい変動も存在する可能性がある。一部のプロセス、例えば、直接接合では、ダイ内の全パッドの凹みが実質的に均一であることが重要である。例えば、本明細書に開示する様々な実施形態（例えば、図４から７の実施形態）は、有利なことに、ダイのパッド間の凹み変動が２５％未満、１０％未満、５％未満、２％未満、又は１％未満、又は約０．５％未満になることを保証することができる。様々な実施形態では、ダイのパッド間の凹み変動は、０．１％から１０％の範囲、０．１％から５％の範囲、又は０．５％から５％の範囲にすることができる。凹み変動は、５ｎｍ未満、３ｎｍ未満、２ｎｍ未満、又は１ｎｍ未満とすることができ、例えば、一部の実施形態では、０．５ｎｍから５ｎｍの範囲にある。一部の配置では、凹み変動は、複数の導電性コンタクト特徴部間での凹み深さ間の平均差を含むことができる。一部の配置では、凹み変動は、複数の導電性コンタクト特徴部間での凹み深さ間の平均差を含むことができる。厚い保護コーティング３１２は、半導体素子３０２ａ－３０２ｄから完全に除去することが困難である、比較的多量の残留物をもたらす場合があるために、残留物の管理も困難になる可能性がある。更に、焼き付け温度が高いほど、半導体素子３０２ａ－３０２ｄから保護層３１２を剥離することがより困難になる可能性がある。更に、高温では保護層３１２が金属パッド３０８ａ－３０８ｄと反応する場合があり、そのような反応は、金属接合パッド３０８ａ－３０８ｄを粗くし、金属接合パッド３０８ａ－３０８ｄの凹みを増大させる傾向を有する可能性がある。
一部の実施形態では、従来の厚いレジストと高い焼き付け温度という手法の場合に、パッド３０８ａ－３０８ｄの凹みは、例えば、厚み２マイクロメートルの金属パッドに対して約６０ｎｍから約２００ｎｍ又はそれ以上の範囲にすることができる。保護層３１２を除去するための溶剤洗浄段階の後に、接合面３１０の異なる部分に配置されたパッド３０８ａ－３０８ｄの一部は、例えば、１８０秒後には清浄になるが、接合面３１０の他の部分のパッドは、強く焼き付けされた保護層３１２でまだ汚染されている可能性がある。例えば、１８０秒又はそれ以上の追加洗浄時間を使用してパッド３０８ａ－３０８ｄの面又は接合面３１０から保護層を剥離することができる。従って、一部の清浄なパッドは、更に長時間にわたって溶剤の作用に露出される可能性がある。保護層３１２を除去する間のパッド材料の溶解又は損失に応じて、所与のダイ内で及び／又は基板３１４の異なる部分に位置するダイ間で、例えば、中心に位置するダイと基板３１４の縁の近くに配置されたダイとの間で凹みに大きい変動が形成される可能性がある。いずれかの所与のダイ内にあるパッドの凹み変動（すなわち、いずれか２つのパッドに対して接合面３１０からの凹み深さ間の最大差）は、１０ｎｍを超える量、例えば、１５ｎｍ又はそれ以上になる可能性がある。所与のダイ内の及び基板３１４にわたる凹み３０９のこの大きい変動は、問題になる可能性があり、その理由は、図２に示すように、より深い凹みを有するパッドに対して図１ｂの接合基板１００内に適切な金属－金属間接合を形成するためには、より高い接合温度を必要とする可能性があるからである。
従って、様々な実施形態では、ブロック４２０で図４に示すように、これに代えて、例えば、スピンコーティング、原子層堆積、又は気相コーティングにより、より薄い保護コーティング４１２を半導体素子３０２の接合面３１０にわたって付加することができる。薄い保護コーティングは、３ミクロン未満、２ミクロン未満、０．２５ミクロン未満、又は０．１ミクロン未満の厚みを有することができる。例えば、様々な実施形態では、保護コーティングの厚みは、０．０５ミクロンから２ミクロンの範囲、又は０．１ミクロンから０．２５ミクロンの範囲にすることができる。薄い保護コーティングは、例えば、一部の実施形態では有機層を含むことができる。薄い保護層は、１３０℃よりも低い温度で、好ましくは１１０℃よりも低い、更に７０℃よりも低い温度で焼き付けることができる。例えば、保護層は、疎水性コーティング及び／又は親水性コーティング、又は両方の組合せを含むことができる。一部の実施形態では、保護層は、フォトレジストを含むことができる。図４の実施形態では、保護層は、コンタクトパッド３０８の上、及び非導電性接合領域３０６の上を含む半導体素子全体を通してブランケット堆積させることができる。有利なことに、より薄い保護層は、より厚い層と比べてコーティング厚みの変動が小さくなる可能性がある。
様々な実施形態では、保護層３１２を設ける前に、直接接合のための接合面を準備することができる。例えば、保護層３１２を設ける前に、接合面を平坦化することができる。一部の実施形態では、保護層３１２を設ける前に接合面を活性化することができる。第１の接合面を活性化する段階は、第１の接合面をプラズマ活性化する段階を含むことができる。第１の接合面をプラズマ活性化する段階は、第１の接合面を窒素含有プラズマに露出する段階を含むことができる。他の実施形態では、保護層３１２を付加する前に、個片化されることになる半導体素子３０２の接合面を酸素プラズマに短時間露出して（灰化）、パッド３０８の面に非常に薄い酸化物（例えば、厚み数ナノメートル）を形成することができる。
半導体素子３０２は、いずれかの適切な期間にわたって保護層３１２で覆われたままにすることができる。例えば、一部の実施形態では、半導体素子３０２は、直接接合のために準備され、保護層３１２で被覆され、その後に保管する及び／又は異なる場所又は施設に搬送することができる。一部の場合に、保護された半導体素子３０２は、２４時間を超える期間、又は１週間又はそれ以上、又は１か月又はそれ以上の期間にわたって保護層３１２で保護されたままにすることができる。ブロック４２２に示すように、保護層３１２を除去する段階の前に、半導体素子を個片化して接合面３１０ａから３１０ｄ、非導電性領域３０６ａ－３０６ｄ、及び導電性コンタクト領域３０８ａ－３０８ｄを有する複数の半導体素子にすることができる。ブロック４２４では、直接接合する段階の前に、保護層３１２をいずれかの適切な方法で除去することができる。例えば、保護層３１２は、いずれかの適切な洗浄プロセスを使用して除去することができる。一部の実施形態では、第１の洗浄プロセスは、高アルカリ溶液、例えば、希水酸化テトラメチルアンモニウム、又は保護層の供給業者が推奨する他の適切な溶媒（例えば、ポリグリコールの配合物、又は変性ケトンなど）を利用して保護コーティング４１２を剥離することができる。変成ケトンは、ダイスカットテープ及び／又はコンタクトパッド３０６ａ及び３０６ｂの金属との相互作用が最小限にすることができる（ダイスカットテープを容易に攻撃する可能性があるアセトンとは異なり）。一実施形態では、保護層がフォトレジスト材料である場合に、付加されたフォトレジスト保護層をＵＶ光に露出してレジスト層を劣化させることができ、それにより、半導体素子の接合面から保護層を剥離するための洗浄時間を短縮することができる。有利なことに、保護層３１２は、図３に示すような厚い保護層よりも迅速に（例えば、約６０秒又はそれ未満で）除去することができる。過剰剥離時間も、例えば、３０秒未満、２０秒未満、又は１５秒未満のように大幅に短くすることができるのに対して、厚い層の過剰剥離時間は、多くの場合に、１分、２分を超える、又はそれよりも長い可能性がある。これに加えて、残存するデブリが少なくなる場合がある。
一部の実施形態では、これに加えて又はこれに代えて、第２の洗浄プロセスを使用することができる。例えば、第２の洗浄プロセスを使用して、ダイ又はダイスカットシートからのダイスカット粒子及び他のデブリを洗浄することができる。この例では、第１の洗浄段階で半導体素子の接合面から保護層３１２を剥離することができ、第２の洗浄段階は、複数の半導体素子及びダイスカットテープのダイスカットレーンからの不要な有機材料及び不要な微粒子を除去するように構成された洗浄液を含むことができる。この実施形態では、第１の洗浄段階は、例えば、酸素プラズマを適用して個片化された半導体素子の面から非常に薄い有機保護層を剥離する段階のような乾式プロセスを含むことができる。一部の実施形態では、第２の洗浄段階は、湿式洗浄液を含むことができる。そのような洗浄段階では、適切な界面活性剤又は微粒子除去剤を含有する適切な溶媒を使用して、半導体素子の灰化された面を洗浄することができる。通常、洗浄段階の後は、脱イオン（ＤＩ）水による濯ぎと乾燥段階が続く。
有益なことに、薄い保護コーティングは、上述のように、半導体素子に使用される材料により適する洗浄液を利用することができる。除去プロセスの所要時間と全体の洗浄時間が短いために、より厚い保護層とより長い洗浄プロセスとを使用するプロセスと比べて洗浄プロセスによる銅パッドの劣化の程度を有利に低減することができる。従って、図４の実施形態は、より浅い凹み３０９と、より均一な凹み深さ（すなわち、より少ない凹み変動）とを提供することができ、ハイブリッド接合構造体での直接接合の信頼性を改善することができる。一部の実施形態では、どの２つのパッドにも、５ｎｍを超える、３ｎｍを超える、１ｎｍを超える、又は０．５ｎｍを超える凹み深さの差がないとすることができる。ダイのパッド間の凹み変動は、２５％未満、１０％未満、５％未満、２％未満、又は１％未満、又は約０．５％未満である。様々な実施形態では、パッド間の凹み変動は、０．１％から１０％の範囲、０．１％から５％の範囲、又は０．５％から５％の範囲にすることができる。凹み変動は、５ｎｍ未満、３ｎｍ未満、２ｎｍ未満、又は１ｎｍ未満とすることができ、例えば、一部の実施形態では０．５ｎｍから５ｎｍの範囲にある。一部の配置では、凹み変動は、複数の導電性コンタクト特徴部間での凹み深さ間の平均差を含むことができる。一部の配置では、凹み変動は、複数の導電性コンタクト特徴部間での凹み深さ間の平均差を含むことができる。
図５は、一部の実施形態に従って薄い保護層５１２が不動態化層５１４にわたって設けられる別の例示的プロセス５００を示している。段階５２０では、不動態化層５１４をコンタクトパッド３０８にわたって選択的に設けることができる。例えば、湿式化学プロセス及び／又はプラズマプロセスを使用して、コンタクトパッド３０８を選択的に酸化させることができる。一部の実施形態では、ベンゾトリアゾール又は類似化合物のような金属錯化剤の少数の単層を公知の方法でコンタクトパッド３０８にわたって選択的に被覆することができる。
段階５２２では、薄い保護層５１２（例えば、厚みが約２μｍ未満、好ましくは厚みが約０．２μｍ未満の保護層）をパッド３０８と素子の非導電性接合領域３０６とにわたって設けることができる。図示の実施形態では、保護層５１２は、素子にわたってブランケット堆積される。段階５２４では、素子３０２は、個片化することができ、段階５２６では、上述のように保護層５１２を除去することができる。一部の実施形態では、保護層を約３分未満で剥離することができる。段階５２８では、不動態化層５１４を湿式エッチング、発泡ガス、又は他の適切な手段でコンタクトパッド３０８から選択的に除去することができる。粒子管理のために追加の洗浄を行う場合がある。
図６は、保護層６１２を付加する前にコンタクトパッド３０８が非導電性接合材料３０６の上方に突出している一部の実施形態による別の例示的プロセス６００を示している。ブロック６２０に示すように、コンタクトパッド３０８は、非導電性接合材料３０６の接合面３１０の上方に突出することができる（例えば、非導電性接合材料３０６が事前にエッチングされている場合に又は化学機械研磨又はＣＭＰプロセスの結果として）。ブロック６２２では、保護層６１２（保護層４１２と同じとすることができる）を突出コンタクトパッド３０８と非導電性接合材料３０６とにわたって設けることができ、素子３０２を個片化することができる。ブロック６２４では、保護層６１２を除去することができる。一部の実施形態では、ブロック６２４で保護層６１２を除去することでコンタクトパッド３０８の面にも何らかの除去が引き起こされ、非導電性接合材料３０６の面の上方へのコンタクトパッド３０８の突出が減少する。ブロック６２６では、接合面を平坦化して（例えば、化学機械研磨又はＣＭＰプロセスにより）、コンタクトパッド３０８が非導電性接合材料３０６の面に対して凹むようにすることができる。パッドの凹みは、銅／酸素の相互作用を管理することによって制御することができる。他の実施形態では、保護層６１２を剥離した後に、希釈したパッド洗浄剤で接合面３１０及びパッド３０８を洗浄することにより、パッド３０８の不要な突出を除去し、パッド３０８に既知の又は望ましい凹みを形成することができる。この洗浄により、接合面３１０又は凹んだパッドの接合面を劣化させることなく、既知の凹みを形成することができる。例えば、洗浄剤は、接合面３１０又はパッド３０８の有意な粗面化をもたらさないと考えられ、かつ接着剤を使用しない対向基板間に直接影響する可能性があると考えられる接合面上の不要な粒子の形成をもたらさないと考えられる。
図７は、保護コーティングがブランケットコーティングとして堆積されるのではなく、コンタクトパッドにわたって選択的に設けられる一部の実施形態による例示的プロセス７００を示している。ブロック７２０では、不動態化層７１４（不動態化層５１４と類似するか又は同じとすることができる）をパッド３０８にわたって付加することができ、保護層７１２を不動態化層７１４にわたって付加することができる。一部の実施形態では、保護層７１２を使用せずに不動態化層７１４だけを選択的に付加してパッドを保護することができ、それにより、保護層７１２の除去による凹みの変動及び増大を低減することができる。従って、半導体素子の面全体にわたって有機ブランケット層を設けない場合がある。結果として一部の実施形態では、不動態化層７１４が個片化中にパッドを保護する保護層として機能することができるので、別々の保護層７１２を付加しない場合がある。不動態化層７１４は、パッドを酸化させるために設けることができ、銅よりも洗浄のための化学物質に耐えることができる。ブロック７２２では、湿った面を維持しながら素子３０２をダイスカットすることができる。ダイスカット後に、素子３０２は、例えば、水と界面活性剤を使用して洗浄することができる。パッド上の不動態化層は、いずれかの適切な方法を使用して除去することができる。例えば、希釈した酸溶液又は塩基溶液を使用して及び／又は酸化剤／腐食剤により、不動態化層を除去し、銅パッドを実質的に攻撃することなく疎水性被覆領域を除去することができる。
一部の実施形態では、反応性イオンエッチング（ＲＩＥ）を使用して、薄い保護コーティングを除去することができる。
一部の実施形態では、鋸を使用して素子を個片化することができる。他の実施形態では、ＲＩＥを使用して半導体素子を個片化し、複数の個片化デバイスダイにすることができる。そのような実施形態では、約１ミクロン、例えば、１ミクロンから３ミクロンの範囲の厚みまで保護層を設けることができる。ＲＩＥプロセスを使用して素子を個片化することができ、保護層は、ＲＩＥ中にパッドを保護することができる。しかし、ＲＩＥプロセスは、保護層の厚みを十分に低減する場合があるので、その後の洗浄プロセスを使用して過度に大きい凹みを生じさせることなく残りの薄い保護層を除去することができる。ブロック７２４では、存在する場合に保護層７１２を除去することができ、ブロック７２６では、不動態化層７１４を除去して導電性コンタクト領域３０８ａ－３０８ｄの面を露出させることができる。
一部の実施形態では、様々な寸法を有する導電性パッド３０８を誘電体層３０６内に形成することができ、導電性パッド３０８は、露出した接合面を有することができる。例えば、ダイ内の異なる導電性特徴部は、２から４ミクロン、５から８ミクロン、又は１０から１５ミクロンの幅を有するパッドを含むことができる。導電性パッドは、定められたピッチを有する配列に配置することができる。一部の実施形態では、小パッドのピッチは、大パッドのピッチよりも小さいとすることができる。有利なことに、本明細書に説明する方法により、幅及びピッチが変化する様々なパッドにわたって形成された凹みは、同じか又は類似するという結果を得ることができる。例えば、保護層コーティング、個片化、保護層剥離、及び他の面準備段階によって引き起こされる凹みの変動は、所与のダイ全体で約３ｎｍ未満とすることができ、例えば、ダイ全体で２ｎｍ未満又は１ｎｍ未満である。一部の実施形態では、ダイ全体での凹み変動は、０．３ｎｍから３ｎｍの範囲、０．５ｎｍから３ｎｍの範囲、又は１ｎｍから３ｎｍの範囲にすることができる。凹みが浅くてダイ全体で凹みの変動が小さいことにより、凹みが深く及び／又は所与のダイに対して凹みの変動が大きいダイと比べて接合構造体（接合構造体１００など）を比較的低い温度で形成することができる。より低温の接合作動を使用して、熱膨張の差が大きいダイを接着層なしで直接接合することができる。例えば、半導体素子１０４の熱膨張は、半導体素子１０２の熱膨張とは異なる可能性がある。単に一例として、一部の実施形態では、接合された半導体素子１０２と１０４の熱膨張の差は少なくとも１０％である場合がある。
文脈上明らかに他を意味しない限り、本明細書及び特許請求の範囲を通して単語「備える」、「備えている」、「含む」、及び「含んでいる」などは、限定的又は包括的な意味に対立するものとして包括的な意味、すなわち、「含むがこれに限定されない」という意味で解釈されるものとする。本明細書で一般的に使用する単語「接合された」は、直接に接続されるか又は１又は２以上の中間要素を通して接続されるかのいずれかである２又は３以上の要素を指す。同様に、本明細書で一般的に使用する単語「接続された」は、直接に接続されるか又は１又は２以上の中間要素を通して接続されるかのいずれかである２又は３以上の要素を指す。これに加えて、単語「本明細書で」、「上記に」、「下記に」、及び類似の主旨を有する単語は、この出願に使用する場合に全体としてこの出願を指し、この出願のいずれかを特定の部分に言及しないものである。更に、本明細書に使用するように、第１の要素が第２の要素「上に」又は「それにわたって」あると説明する場合に、第１の要素は、第１及び第２の要素が直接接触するように直接的に第２の要素上に又はそれにわたってあるとすることができ、又は第１の要素は、第１の要素と第２の要素の間に１又は２以上の要素が介在するように間接的に第２の要素上に又はそれにわたってあるとすることができる。状況が許す限り、上述の詳細説明で単数又は複数を使用する単語は、それぞれ複数又は単数も包含することができる。２又は３以上の項目のリストに関連付けられた単語「又は」は、その単語に対して以下の解釈、すなわち、リスト中の項目のいずれか、リスト中の項目の全て、及びリスト中の項目のあらゆる組合せの全てを網羅する。
更に、取りわけ、「することができる」、「することができると考えられる」、「場合があると考えられる」、「場合がある」、「例えば」、「例えると」、及び「のような」などのような本明細書に使用する条件付き言語は、特に別段の記載がない限り、又は使用する関連内で別様に理解されない限り、ある一定の実施形態が特定の特徴、要素、及び／又は状態を含むのに対して、他の実施形態は含まないことを伝えるように一般的に意図している。従って、そのような条件付き用語は、一般的に、特徴、要素、及び／又は状態が１又は２以上の実施形態にいずれかの方法で必要であることと示唆するように意図していない。
ある一定の実施形態を説明したが、これらの実施形態は、一例として提示したに過ぎず、開示の範囲を限定することは意図していない。実際に、本明細書に説明した新しい装置、方法、及びシステムは、異なる他の形態に具現化することができ、更に、本発明の開示の精神から逸脱することなく本明細書に説明した方法及びシステムの形態に様々な省略、置換、及び修正を行うことができる。例えば、ブロックを所与の配置で提示したが、代替実施形態では、異なる構成要素及び／又は回路トポロジーを使用して類似の機能を実行することができ、一部のブロックは、削除、移動、追加、細分化、接合、及び／又は修正が可能である。これらブロックの各々は、様々な異なる方法で実施することができる。上述の様々な実施形態の要素及び作動に対していずれかの適切な組合せを行って更に別の実施形態を提供することができる。特許請求の範囲及びその均等物は、本発明の開示の範囲及び精神に属するような形態又は修正を網羅するように意図している。
Claims (88)
- 第２の素子の第２の接合面への直接接合のための第１の素子の第１の接合面を準備する段階と、
前記準備する段階の後に、前記第１の素子の前記準備された第１の接合面の少なくとも一部分にわたって３ミクロン未満の厚みを有する保護層を設ける段階と、
を含む、接合方法。 - 前記第１の接合面を準備する段階は、前記第１の接合面を活性化する段階を含む、請求項１に記載の接合方法。
- 前記第１の接合面を活性化する段階は、前記第１の接合面をプラズマ活性化する段階を含む、請求項２に記載の接合方法。
- 前記第１の接合面をプラズマ活性化する段階は、前記第１の接合面を窒素含有プラズマに露出する段階を含む、請求項３に記載の接合方法。
- 前記保護層の厚みが、２ミクロン未満である、請求項１から４のいずれか１項に記載の接合方法。
- 前記保護層の前記厚みは、０．２５ミクロン未満である、請求項５に記載の接合方法。
- 前記保護層の前記厚みは、０．０５ミクロンから２ミクロンの範囲にある、請求項５に記載の接合方法。
- 前記保護層の前記厚みは、０．１ミクロンから０．２５ミクロンの範囲にある、請求項５に記載の接合方法。
- 前記保護層は、有機層を含む、請求項１から８のいずれか１項に記載の接合方法。
- 前記保護層は、疎水性コーティング及び／又は親水性コーティングを含む、請求項１から９のいずれか１項に記載の接合方法。
- 前記保護層は、フォトレジストを含む、請求項１から１０のいずれか１項に記載の接合方法。
- 前記保護層を設ける段階は、前記第１の接合面にわたって前記保護層をブランケット堆積させる段階を含む、請求項１から１０のいずれか１項に記載の接合方法。
- 前記ブランケット堆積された保護層を反応性イオンエッチング（ＲＩＥ）プロセスを使用して除去する段階を更に含む、請求項１２に記載の接合方法。
- 前記除去する段階の前に、前記第１の素子から粒子を洗浄する段階を更に含む、請求項１３に記載の接合方法。
- 前記保護層を設ける段階の前に、複数のコンタクトパッドにわたって不動態化層を選択的に設ける段階を更に備え、
前記保護層を設ける段階は、前記不動態化層にわたって前記保護層を設ける段階を含む、
請求項１から１４のいずれか１項に記載の接合方法。 - 前記保護層を設ける段階は、前記第１の接合面の導電性コンタクトパッドにわたって前記保護層を選択的に設ける段階を含む、請求項１から１０のいずれか１項に記載の接合方法。
- 前記第１の接合面は、前記第１の接合面の第１の非導電性領域の上方に突出する複数のコンタクトパッドを含み、
前記保護層を設ける段階は、少なくとも前記突出するコンタクトパッドにわたって前記保護層を設ける段階を含む、
請求項１から１６のいずれか１項に記載の接合方法。 - 前記保護層を設ける段階は、前記第１の接合面にわたって前記保護層をブランケット堆積させる段階を含む、請求項１７に記載の接合方法。
- 前記複数のコンタクトパッドが前記第１の非導電性領域と面一であるか又はその下方に凹むように、前記第１の素子を平坦化する段階を更に含む、請求項１７又は１８に記載の接合方法。
- 前記第１の接合面は、第１の複数の導電性コンタクトパッド及び第１の非導電性接合領域を含み、前記第１の複数の導電性コンタクトパッドは、前記第１の非導電性接合領域の下方に凹んでいる、請求項１から１９のいずれか１項に記載の接合方法。
- 前記第１の複数の導電性コンタクトパッドは、前記第１の非導電性接合領域の下方に１０ｎｍ以下だけ凹んでいる、請求項２０に記載の接合方法。
- 前記第１の素子にわたる前記第１の複数のコンタクトパッドの凹み深さの変動が、２５％未満である、請求項２０又は２１に記載の接合方法。
- 前記第１の素子にわたる前記第１の複数のコンタクトパッドの凹み深さの前記変動は、１０％未満である、請求項２２に記載の接合方法。
- 前記保護層を除去する段階を更に含む、請求項１から１９のいずれか１項に記載の接合方法。
- 前記第１の素子は、ウェーハを備え、
前記方法が、前記保護層を除去する段階の前に、前記ウェーハを個片化して複数の個片化素子を形成する段階を更に含む、
請求項２４に記載の接合方法。 - 前記保護層を除去する段階の後に、接着剤を介在させずに前記第１の素子の前記第１の接合面を前記第２の素子の前記第２の接合面に直接接合する段階を更に含む、請求項２４又は２５に記載の接合方法。
- 前記第１の接合面は、第１の複数の導電性コンタクトパッド及び第１の非導電性接合領域を備え、
前記第２の接合面は、第２の複数の導電性コンタクトパッド及び第２の非導電性接合領域を備え、
直接接合する段階は、接着剤なしで前記第１及び第２の複数の導電性コンタクトパッドを互いに直接接合する段階と接着剤なしで前記第１及び第２の非導電性接合領域を互いに直接接合する段階とを含むハイブリッド直接接合する段階を含む、
請求項２６に記載の接合方法。 - 前記第１の非導電性接合領域は、シリコン含有誘電体層を含む、請求項２７に記載の接合方法。
- 直接接合する段階の前に前記第２の接合面を活性化する段階を更に含む、請求項２６から２８のいずれか１項に記載の接合方法。
- 前記第１の接合面を準備する段階及び前記保護層を設ける段階は、第１の施設で実行され、
直接接合する段階は、前記第１の施設とは異なる場所にある第２の施設で実行される、
請求項２６から２９のいずれか１項に記載の接合方法。 - 直接接合する段階は、前記第１の接合層を活性化する段階の後に２４時間よりも長く経過してから実行される、請求項２６から３０のいずれか１項に記載の接合方法。
- 第２の素子の第２の接合面への直接接合のための第１の素子の第１の接合面を準備する段階と、
前記第１の素子の前記第１の接合面を準備した後に、前記第１の接合面の第１の複数のコンタクトパッドにわたって不動態化層を選択的に設ける段階と、
前記不動態化層を設ける段階の後に、前記不動態化層にわたって保護層を設ける段階と、
を含む接合方法。 - 前記保護層を設ける段階は、前記第１の接合面にわたって前記保護層をブランケット堆積させる段階を含む、請求項３２に記載の接合方法。
- 前記保護層は、３ミクロン未満の厚みを有する、請求項３２又は３３に記載の接合方法。
- 前記保護層の前記厚みは、２ミクロン未満である、請求項３４に記載の接合方法。
- 前記保護層の前記厚みは、０．２５ミクロン未満である、請求項３５に記載の接合方法。
- 前記保護層の前記厚みは、０．０５ミクロンから２ミクロンの範囲にある、請求項３５に記載の接合方法。
- 前記保護層の前記厚みは、０．１ミクロンから０．２５ミクロンの範囲にある、請求項３５に記載の接合方法。
- 前記保護層は、有機層を含む、請求項３２から３８のいずれか１項に記載の接合方法。
- 前記保護層は、疎水性コーティング及び／又は親水性コーティングを含む、請求項３２から３９のいずれか１項に記載の接合方法。
- 前記保護層を除去する段階を更に含む、請求項３２から４０のいずれか１項に記載の接合方法。
- 前記第１の素子は、ウェーハを備え、
前記方法が、前記保護層を除去する段階の前に、前記ウェーハを個片化して複数の個片化素子を形成する段階を更に含む、
請求項４１に記載の接合方法。 - 前記保護層を除去する段階の後に、接着剤を介在させずに前記第１の素子の前記第１の接合面を前記第２の素子の前記第２の接合面に直接接合する段階を更に含む、請求項４１又は４２に記載の接合方法。
- 前記第１の複数のコンタクトパッドは、前記第１の接合面の第１の非導電性接合領域の下方に凹んでいる、請求項３２から４３のいずれか１項に記載の接合方法。
- 前記第１の複数のコンタクトパッドは、前記第１の非導電性接合領域の下方に１０ｎｍ以下だけ凹んでいる、請求項４４に記載の接合方法。
- 前記第１の複数のコンタクトパッドの凹み深さの変動が、２５％未満である、請求項４４又は４５に記載の接合方法。
- 前記第１の複数のコンタクトパッドの凹み深さの前記変動は、１０％未満である、請求項４６に記載の接合方法。
- 第２の素子の第２の接合面への直接接合のための第１の素子の第１の接合面を準備する段階と、
前記準備する段階の後に、前記第１の接合面の複数のコンタクトパッドにわたって保護層を選択的に設ける段階と、
を含む接合方法。 - 前記第１の接合面は、第１の非導電材料を更に含み、
前記第１の非導電材料の全体にわたって保護層が設けられない、
請求項４８に記載の接合方法。 - 前記保護層は、３ミクロン未満の厚みを有する、請求項４８又は４９に記載の接合方法。
- 前記保護層の前記厚みは、２ミクロン未満である、請求項５０に記載の接合方法。
- 前記保護層の前記厚みは、０．２５ミクロン未満である、請求項５０に記載の接合方法。
- 前記保護層の前記厚みは、０．０５ミクロンから２ミクロンの範囲にある、請求項５０に記載の接合方法。
- 前記保護層の前記厚みは、０．１ミクロンから０．２５ミクロンの範囲にある、請求項５０に記載の接合方法。
- 前記保護層は、有機層を含む、請求項４８から５４のいずれか１項に記載の接合方法。
- 前記保護層は、疎水性コーティング及び／又は親水性コーティングを含む、請求項４８から５５のいずれか１項に記載の接合方法。
- 前記コンタクトパッドの面を酸化させる段階を含む不動態化層を設ける段階を更に含む、請求項４８から５６のいずれか１項に記載の接合方法。
- 前記保護層を除去する段階を更に含む、請求項４８から５７のいずれか１項に記載の接合方法。
- 前記第１の素子は、ウェーハを備え、
前記方法が、前記保護層を除去する段階の前に、前記ウェーハを個片化して複数の個片化素子を形成する段階を更に含む、
請求項５８に記載の接合方法。 - 前記保護層を除去する段階の後に、接着剤を介在させずに前記第１の素子の前記第１の接合面を前記第２の素子の前記第２の接合面に直接接合する段階を更に含む、請求項５８又は５９に記載の接合方法。
- 第２の素子の第２の接合面への直接接合のための第１の素子の第１の接合面を準備する段階であって、前記第１の接合面が、第１の非導電性領域と、前記第１の非導電性領域の上方に突出する第１の複数のコンタクトパッドとを含む、前記準備する段階と、
前記準備する段階の後に、少なくとも前記第１の複数のコンタクトパッドにわたって保護層を設ける段階と、
を含む接合方法。 - 前記保護層を設ける段階は、前記第１の接合面にわたって前記保護層をブランケット堆積させる段階を含む、請求項６１に記載の接合方法。
- 前記第１の複数のコンタクトパッドが前記第１の非導電性領域の下方に凹むように、前記第１の素子を平坦化する段階を更に含む、請求項６１又は６２に記載の接合方法。
- 前記保護層を除去する段階を更に含む、請求項６１から６３のいずれか１項に記載の接合方法。
- 第２の素子の第２の接合面への直接接合のための第１の素子の第１の接合面を準備する段階と、
前記準備する段階の後に、前記第１の接合面の複数のコンタクトパッドにわたって不動態化層を選択的に設ける段階と、
を含む接合方法。 - 前記不動態化層を設ける段階は、前記コンタクトパッドの面を酸化させる段階を含む、請求項６５に記載の接合方法。
- 前記複数のコンタクトパッドにわたって前記不動態化層を用いて前記第１の素子を個片化する段階を更に備え、
前記不動態化層は、前記個片化する段階中に前記素子の上面で露出される、
請求項６５に記載の接合方法。 - デバイス領域と、
前記デバイス領域にわたる接合層であって、第２の素子への直接ハイブリッド接合のために準備された第１の接合面を有する前記接合層と、
前記準備された第１の接合面の少なくとも一部分にわたる保護層であって、３ミクロン未満の厚みを有する前記保護層と、
を備える半導体素子。 - 前記保護層は、フォトレジストを含む、請求項６８に記載の半導体素子。
- 前記半導体素子はウェーハ形態である、請求項６８に記載の半導体素子。
- 前記保護層の厚みが、０．０５ミクロンから２ミクロンの範囲にある、請求項６８に記載の半導体素子。
- 前記接合層は、複数の導電性コンタクトパッドと、非導電性接合領域とを備える、請求項６８に記載の半導体素子。
- 前記複数のコンタクトパッドと前記保護層との間に、前記複数の導電性コンタクトパッドにわたる不動態化層を更に備える、請求項７２に記載の半導体素子。
- 前記保護層は、前記複数の導電性コンタクトパッドにわたって選択的に設けられる、請求項７２に記載の半導体素子。
- 前記複数の導電性コンタクトパッドは、前記接合層の上方に突出する、請求項７２に記載の半導体素子。
- 前記複数の導電性コンタクトパッドは、前記接合層の上面の下方に凹んでいる、請求項７２に記載の半導体素子。
- 前記保護層は、前記接合面にわたってブランケット堆積される、請求項６８に記載の半導体素子。
- デバイス領域と、
前記デバイス領域にわたる接合層であって、前記接合層が、第２の素子への直接ハイブリッド接合のために準備された接合面を有し、かつ複数の導電性コンタクトパッド及び非導電性接合領域を含み、前記複数の導電性コンタクトパッドの各々が、凹み深さを有し、それによって前記導電性コンタクトパッドが前記接合面の下方に凹んでいる前記接合層と、
を備え、
前記複数のコンタクトパッドの凹み深さの変動が、２５％未満である、
半導体素子。 - 前記複数の導電性コンタクトパッドの凹み深さの前記変動は、１０％未満である、請求項７８に記載の半導体素子。
- 前記複数の導電性コンタクトパッドの凹み深さの前記変動は、０．５％から１０％の範囲にある、請求項７８に記載の半導体素子。
- デバイス領域と、
前記デバイス領域にわたる接合層であって、前記接合層が、直接ハイブリッド接合のために準備された接合面を有し、かつ前記準備された接合面の一部分で露出される導電層を含み、前記導電層が、デバイスの前記接合面内で５ｎｍ未満の凹み変動を有する、前記接合層と、
を備える半導体素子。 - 前記凹み変動は、前記デバイスの前記接合面内で３ｎｍ未満である、請求項８１に記載の半導体素子。
- 前記凹み変動は、前記デバイスの前記接合面内で２ｎｍ未満である、請求項８１に記載の半導体素子。
- 前記凹み変動は、前記デバイスの前記接合面内で１ｎｍ未満である、請求項８３に記載の半導体素子。
- 前記凹み変動は、前記デバイスの前記接合面内で０．５ｎｍと５ｎｍの間である、請求項８１に記載の半導体素子。
- 前記導電層は、複数の導電性コンタクトパッドを含み、前記複数の導電性コンタクトパッドの各々が、前記接合面の下方に凹む凹み深さを有し、前記凹み変動は、前記複数の導電性コンタクトパッドに対する凹み深さ間の最大差を含む、請求項８１に記載の半導体素子。
- 前記接合層は、前記導電層が少なくとも部分的に埋め込まれた非導電層を含む、請求項８１に記載の半導体素子。
- 前記非導電層は研磨されている、請求項８７に記載の半導体素子。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202163168988P | 2021-03-31 | 2021-03-31 | |
| US63/168,988 | 2021-03-31 | ||
| PCT/US2022/022677 WO2022212596A1 (en) | 2021-03-31 | 2022-03-30 | Direct bonding methods and structures |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2024512696A true JP2024512696A (ja) | 2024-03-19 |
Family
ID=83449473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023560466A Pending JP2024512696A (ja) | 2021-03-31 | 2022-03-30 | 直接接合方法及び構造体 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20220320035A1 (ja) |
| EP (1) | EP4315411A1 (ja) |
| JP (1) | JP2024512696A (ja) |
| KR (1) | KR20230164716A (ja) |
| CN (1) | CN117397019A (ja) |
| WO (1) | WO2022212596A1 (ja) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7109092B2 (en) | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
| US8735219B2 (en) | 2012-08-30 | 2014-05-27 | Ziptronix, Inc. | Heterogeneous annealing method and device |
| US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10204893B2 (en) | 2016-05-19 | 2019-02-12 | Invensas Bonding Technologies, Inc. | Stacked dies and methods for forming bonded structures |
| US10580735B2 (en) | 2016-10-07 | 2020-03-03 | Xcelsis Corporation | Stacked IC structure with system level wiring on multiple sides of the IC die |
| US11176450B2 (en) | 2017-08-03 | 2021-11-16 | Xcelsis Corporation | Three dimensional circuit implementing machine trained network |
| TWI822659B (zh) | 2016-10-27 | 2023-11-21 | 美商艾德亞半導體科技有限責任公司 | 用於低溫接合的結構和方法 |
| US10002844B1 (en) | 2016-12-21 | 2018-06-19 | Invensas Bonding Technologies, Inc. | Bonded structures |
| US11626363B2 (en) | 2016-12-29 | 2023-04-11 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structures with integrated passive component |
| US10629577B2 (en) | 2017-03-16 | 2020-04-21 | Invensas Corporation | Direct-bonded LED arrays and applications |
| US10515913B2 (en) | 2017-03-17 | 2019-12-24 | Invensas Bonding Technologies, Inc. | Multi-metal contact structure |
| US10269756B2 (en) | 2017-04-21 | 2019-04-23 | Invensas Bonding Technologies, Inc. | Die processing |
| US10879212B2 (en) | 2017-05-11 | 2020-12-29 | Invensas Bonding Technologies, Inc. | Processed stacked dies |
| US10446441B2 (en) | 2017-06-05 | 2019-10-15 | Invensas Corporation | Flat metal features for microelectronics applications |
| US11031285B2 (en) | 2017-10-06 | 2021-06-08 | Invensas Bonding Technologies, Inc. | Diffusion barrier collar for interconnects |
| US11380597B2 (en) | 2017-12-22 | 2022-07-05 | Invensas Bonding Technologies, Inc. | Bonded structures |
| US10727219B2 (en) | 2018-02-15 | 2020-07-28 | Invensas Bonding Technologies, Inc. | Techniques for processing devices |
| US11169326B2 (en) | 2018-02-26 | 2021-11-09 | Invensas Bonding Technologies, Inc. | Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects |
| US11056348B2 (en) | 2018-04-05 | 2021-07-06 | Invensas Bonding Technologies, Inc. | Bonding surfaces for microelectronics |
| US10964664B2 (en) | 2018-04-20 | 2021-03-30 | Invensas Bonding Technologies, Inc. | DBI to Si bonding for simplified handle wafer |
| US11004757B2 (en) | 2018-05-14 | 2021-05-11 | Invensas Bonding Technologies, Inc. | Bonded structures |
| US11276676B2 (en) | 2018-05-15 | 2022-03-15 | Invensas Bonding Technologies, Inc. | Stacked devices and methods of fabrication |
| US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
| KR20210009426A (ko) | 2018-06-13 | 2021-01-26 | 인벤사스 본딩 테크놀로지스 인코포레이티드 | 패드로서의 ｔｓｖ |
| US10910344B2 (en) | 2018-06-22 | 2021-02-02 | Xcelsis Corporation | Systems and methods for releveled bump planes for chiplets |
| US11664357B2 (en) | 2018-07-03 | 2023-05-30 | Adeia Semiconductor Bonding Technologies Inc. | Techniques for joining dissimilar materials in microelectronics |
| US11158606B2 (en) | 2018-07-06 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Molded direct bonded and interconnected stack |
| US11515291B2 (en) | 2018-08-28 | 2022-11-29 | Adeia Semiconductor Inc. | Integrated voltage regulator and passive components |
| US20200075533A1 (en) | 2018-08-29 | 2020-03-05 | Invensas Bonding Technologies, Inc. | Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes |
| US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
| US11476213B2 (en) | 2019-01-14 | 2022-10-18 | Invensas Bonding Technologies, Inc. | Bonded structures without intervening adhesive |
| US11901281B2 (en) | 2019-03-11 | 2024-02-13 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structures with integrated passive component |
| US10854578B2 (en) | 2019-03-29 | 2020-12-01 | Invensas Corporation | Diffused bitline replacement in stacked wafer memory |
| US11373963B2 (en) | 2019-04-12 | 2022-06-28 | Invensas Bonding Technologies, Inc. | Protective elements for bonded structures |
| US11355404B2 (en) | 2019-04-22 | 2022-06-07 | Invensas Bonding Technologies, Inc. | Mitigating surface damage of probe pads in preparation for direct bonding of a substrate |
| US11296053B2 (en) | 2019-06-26 | 2022-04-05 | Invensas Bonding Technologies, Inc. | Direct bonded stack structures for increased reliability and improved yield in microelectronics |
| US11862602B2 (en) | 2019-11-07 | 2024-01-02 | Adeia Semiconductor Technologies Llc | Scalable architecture for reduced cycles across SOC |
| US11762200B2 (en) | 2019-12-17 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Bonded optical devices |
| US11876076B2 (en) | 2019-12-20 | 2024-01-16 | Adeia Semiconductor Technologies Llc | Apparatus for non-volatile random access memory stacks |
| US11721653B2 (en) | 2019-12-23 | 2023-08-08 | Adeia Semiconductor Bonding Technologies Inc. | Circuitry for electrical redundancy in bonded structures |
| US11842894B2 (en) | 2019-12-23 | 2023-12-12 | Adeia Semiconductor Bonding Technologies Inc. | Electrical redundancy for bonded structures |
| US11742314B2 (en) | 2020-03-31 | 2023-08-29 | Adeia Semiconductor Bonding Technologies Inc. | Reliable hybrid bonded apparatus |
| US11735523B2 (en) | 2020-05-19 | 2023-08-22 | Adeia Semiconductor Bonding Technologies Inc. | Laterally unconfined structure |
| US11631647B2 (en) | 2020-06-30 | 2023-04-18 | Adeia Semiconductor Bonding Technologies Inc. | Integrated device packages with integrated device die and dummy element |
| US11764177B2 (en) | 2020-09-04 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structure with interconnect structure |
| US11728273B2 (en) | 2020-09-04 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structure with interconnect structure |
| US11264357B1 (en) | 2020-10-20 | 2022-03-01 | Invensas Corporation | Mixed exposure for large die |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2931585B1 (fr) * | 2008-05-26 | 2010-09-03 | Commissariat Energie Atomique | Traitement de surface par plasma d'azote dans un procede de collage direct |
| US9048283B2 (en) * | 2012-06-05 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid bonding systems and methods for semiconductor wafers |
| US10269756B2 (en) * | 2017-04-21 | 2019-04-23 | Invensas Bonding Technologies, Inc. | Die processing |
| US10727219B2 (en) * | 2018-02-15 | 2020-07-28 | Invensas Bonding Technologies, Inc. | Techniques for processing devices |
| US10964664B2 (en) * | 2018-04-20 | 2021-03-30 | Invensas Bonding Technologies, Inc. | DBI to Si bonding for simplified handle wafer |
-
2022
- 2022-03-30 EP EP22782147.7A patent/EP4315411A1/en active Pending
- 2022-03-30 CN CN202280038973.7A patent/CN117397019A/zh active Pending
- 2022-03-30 KR KR1020237037563A patent/KR20230164716A/ko unknown
- 2022-03-30 JP JP2023560466A patent/JP2024512696A/ja active Pending
- 2022-03-30 WO PCT/US2022/022677 patent/WO2022212596A1/en active Application Filing
- 2022-03-30 US US17/657,332 patent/US20220320035A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP4315411A1 (en) | 2024-02-07 |
| US20220320035A1 (en) | 2022-10-06 |
| KR20230164716A (ko) | 2023-12-04 |
| WO2022212596A1 (en) | 2022-10-06 |
| CN117397019A (zh) | 2024-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2024512696A (ja) | 直接接合方法及び構造体 | |
| US20230140107A1 (en) | Direct bonding methods and structures | |
| US11652083B2 (en) | Processed stacked dies | |
| US11742314B2 (en) | Reliable hybrid bonded apparatus | |
| US11855064B2 (en) | Techniques for processing devices | |
| US11791307B2 (en) | DBI to SI bonding for simplified handle wafer | |
| US20220139869A1 (en) | Direct bonding methods and structures | |
| WO2022094587A1 (en) | Direct bonding methods and structures | |
| US8866305B2 (en) | Methods of forming bonded semiconductor structures | |
| CA2515375C (en) | Room temperature metal direct bonding | |
| TW202021092A (zh) | 用於混合接合的後化學機械研磨處理 | |
| JP2019096738A (ja) | 素子チップの製造方法 | |
| JP2009524932A (ja) | 接合用の隣接収納部を有する半導体相互接続、及び形成方法 | |
| KR101128725B1 (ko) | 반도체 장치의 제조방법 | |
| KR20100054462A (ko) | 반도체 소자의 제조방법 |