JP2024510384A - マイクロエレクトロニクスｈフレームデバイス - Google Patents

マイクロエレクトロニクスｈフレームデバイス Download PDF

Info

Publication number
JP2024510384A
JP2024510384A JP2023549908A JP2023549908A JP2024510384A JP 2024510384 A JP2024510384 A JP 2024510384A JP 2023549908 A JP2023549908 A JP 2023549908A JP 2023549908 A JP2023549908 A JP 2023549908A JP 2024510384 A JP2024510384 A JP 2024510384A
Authority
JP
Japan
Prior art keywords
substrate
metallization
cover
bumps
bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023549908A
Other languages
English (en)
Inventor
デューン、ダー－ウェイ
カンキー、エリザベス、ティー．
ローデン、マーティン、イー．
ウー、ローラ、エム．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Systems Corp
Original Assignee
Northrop Grumman Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northrop Grumman Systems Corp filed Critical Northrop Grumman Systems Corp
Publication of JP2024510384A publication Critical patent/JP2024510384A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B81B7/0019—Protection against thermal alteration or destruction
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/002—Aligning microparts
    • B81C3/005—Passive alignment, i.e. without a detection of the position of the elements or using only structural arrangements or thermodynamic forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/04—Fixed joints
    • H01P1/047—Strip line joints
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1414—Circular array, i.e. array with radial symmetry
    • H01L2224/14141—Circular array, i.e. array with radial symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/30104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/3011—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the layer connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3018—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/30181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/33104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/33106—Disposition relative to the bonding areas, e.g. bond pads the layer connectors being bonded to at least one common bonding area
    • H01L2224/33107—Disposition relative to the bonding areas, e.g. bond pads the layer connectors being bonded to at least one common bonding area the layer connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • General Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)

Abstract

マイクロエレクトロニクスＨフレームデバイスは、２つ以上の基板のスタックであって、基板のスタックが上部基板及び底部基板を含み、底部基板への上部基板の接合が、上部基板と底部基板との間の垂直電気接続を作成し、上部基板の上面が上部基板上部メタライゼーションを含み、底部基板の底面が底部基板底部メタライゼーションを含む、２つ以上の基板のスタックと、上部基板と底部基板との間に位置する中間基板メタライゼーションと、基板のスタックの上部側に接合された微細加工された上部カバーと、基板のスタックの底部側に接合された微細加工された底部カバーとを含む。

Description

本発明は、マイクロエレクトロニクスＨフレームデバイスに関する。
政府の権利に関する声明
アメリカ合衆国政府は、政府契約第１７－Ｃ－３１８６号に従い、本発明に関する権利を有する。
関連出願の相互参照
本出願は、本出願と同じ譲受人に譲渡された以下の出願の主題に関係する主題を含む。以下にリストする出願は、その全体が参照により本明細書に組み込まれる。
「ＦＩＬＴＥＲ ＷＩＴＨ ＡＮ ＥＮＣＬＯＳＵＲＥ ＨＡＶＩＮＧ Ａ ＭＩＣＲＯＭＡＣＨＩＮＥＤ ＩＮＴＥＲＩＯＲ ＵＳＩＮＧ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＦＡＢＲＩＣＡＴＩＯＮ」、Ｋｕｎｋｅｅら、２０２０年４月２８日出願、シリアル番号１６／８６０，６４２。
「ＣＨＡＮＮＥＬＩＺＥＤ ＦＩＬＴＥＲ ＵＳＩＮＧ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＦＡＢＲＩＣＡＴＩＯＮ」、Ｄｕａｎら、２０２０年６月３０日出願、シリアル番号１６／９１６，６４４。
マイクロエレクトロニクスＨフレームデバイスは２つ以上の基板のスタックを含み、微細加工された上部カバーがデバイスの上部側に接合され、微細加工された底部カバーがデバイスの底部側に接合され、完全にマイクロエレクトロニクス技術で作製された「Ｈフレーム」パッケージが形成される。「Ｈフレーム」は、「モジュール」を形成するためにエレクトロニクスがパッケージングされる両面金属ハウジングを指す。具体的には、文字「Ｈ」は、ハウジングの垂直断面の形状を指す。「Ｈ」の横棒は、「中央ウェブ」、又は構成要素取付けのための共通の共有フロアを指す。基板伝送線路、プリント回路基板、及び他の電子的構成要素が、中央ウェブの上部側と底部側の両方に接合される。「Ｈ」の縦棒は、ハウジングの周囲の垂直壁を指す。
マイクロエレクトロニクスＨフレームデバイスは、４つ以上の半導体層のスタックを含む。上部半導体及び底部半導体のうちの１又は複数は、デバイスのハウジングを作成する。中間半導体は、電気信号伝送のための表面を提供する基板を含む。上部半導体及び底部半導体のうちの１又は複数は、無線周波数（ＲＦ）信号を絶縁するためにキャビティ及び壁のうちの１又は複数を形成するように微細加工される。次いで、上部半導体及び底部半導体のうちの１又は複数が金属化される。上部半導体及び底部半導体のうちの１又は複数の壁の底部に金属バンプが追加される。中間基板がウエハ上で処理される。中間基板上に、伝送線路、フィルタ、他の回路、接地平面、及び接合バンプのうちの１又は複数がめっきされる。中間基板のすべての表面間の電気接続が、基板間のスルーウエハビア及び圧潰された金属接合バンプのうちの１又は複数を使用して提供される。それにより、Ｈフレームハウジングの２つの側面の間に電気接続が作成される。次いで、４つすべての半導体層が整列され、一緒に接合される。２つの中間基板間の金属化された層は、信号がマイクロエレクトロニクスＨフレームハウジングからエスケープすることを、機械的な穴及びコネクタのうちの１又は複数をハウジング内に追加する必要なしに、可能にする。
水平面は、圧着を使用して接合される。代替又は追加として、２つ以上の基板のスタックと上側シリコン微細加工キャビティ及び下側シリコン微細加工キャビティを一緒に接合するために、ウエハスケーリング共晶合金接合が使用される。例えば、上側キャビティ及び下側キャビティは、ウエハスケール金－インジウムボンド及びウエハスケール金－金ボンドのうちの１又は複数を使用して中心導体と接合される。例えば、水平面は、金－金熱圧着を使用して接合される。
Ｈフレームデバイスは、垂直電気接続を作るために一緒に接合された２つのチップを有する。Ｈフレームでは、導電性アートワークを形成し、アートワークに沿って伝播する電気信号を遮蔽するために金の層が使用され得るか、又は、それは、垂直相互接続を可能にするための特徴及び開口部を有し得る。
上部チップのアートワークと底部チップのアートワークとは異なり得る。上側チップと下側チップとは、異なる場合でも、同じウエハ上で作製され得る。上部チップの上面と底部チップの底面とは、ウエハの前面上に一緒に作製される。ウエハがチップにダイシングされると、上側チップ及び下側チップは、底面と底面で一緒に接合され得る。所望のチップの数が多いとき、例えば、所望のチップの数が約２０個よりも多いとき、上側チップのために第１の専用ウエハを使用し、下側チップのために第２の専用ウエハを使用することも可能である。
一例として、本発明の実施形態は、スパイラルインダクタが封止されたキャビティから「エスケープ」することを可能にする、コンパクトな垂直フィードスルー遷移を提供する。
デバイスは、上部基板と底部基板との間に位置する中間基板メタライゼーションを含む。上部カバー及び底部カバーにおけるメタライゼーションと、基板に含まれるスルー基板ビアとは、一緒に、パッケージのための連続金属遮蔽、又は「壁」を形成する。スルー基板ビアは、好ましくは金属化される。底部基板上部メタライゼーション及び上部基板底部メタライゼーションのうちの１又は複数を含む中間基板メタライゼーション（「中間」金属層）は、新しいＨフレーム内の２つの基板間に挟まれる。バンプが、接合プロセスを通してこれらの２つのメタライゼーションを一緒に結合する。本明細書で使用される「バンプ（ｂｕｍｐ）」又は「バンプ（ｂｕｍｐｓ）」という用語は、電気接続及び物理接続のうちの１又は複数を作成することを意図した金属マウンドを指す。例えば、電気接続及び物理接続のうちの１又は複数は、金－インジウム熱圧着及び金－金熱圧着のうちの１又は複数を使用して作成される。
フィルタ、電力スプリッタ、カプラなどの受動回路が、基板の上部側で直接パターニングされ得る。同様に、パッドが、基板の上部側で直接パターニングされ得る。パッドは、モノリシックマイクロ波集積回路（ＭＭＩＣ）、キャパシタなど、ディスクリート回路を取り付けるために使用可能である。無線周波数（ＲＦ）伝送線路は、マイクロストリップ、共面導波路（ＣＰＷ）、及びストリップ線路のうちの１又は複数を含み得る。ＲＦ伝送線路は、基板、さらには薄い「中央ウェブ」層、すなわち「中間」金属層のいずれかの上部側で進み得る。ＲＦ伝送線路は、金属化されたスルー基板ビアによって層を切り替えることができる。ＲＦ伝送線路は、スルー基板ビア、基板上のパターニングされたメタライゼーション、金属化されたスルー基板ビアからなる絶縁壁、及びカバーに含まれる垂直壁のうちの１又は複数を含む完全に一体化された遷移で、最小の電気的反射損失を維持しながら異なる線路タイプに遷移することができる。
Ｈフレームの電気入力及び出力において配置された、カバーのうちの１つにおいて作成されたアルコーブは、金属化された壁を有し、電界の方向を（マイクロストリップ線路における）垂直から（信号ビア及びその周囲の接地ビアによって形成されたいわゆる「垂直同軸ケーブル」における）水平に徐々に変換するのを助ける。これは、良好なリターン損失を達成し、並びに放射漏れを抑えるのを助け、正常なＲＦ完全性を有する遷移設計がもたらされる。
アルコーブは、エスケープ遷移を作成するために使用されるカバーの外壁の一部である。アルコーブは、良好なＲＦ遷移を容易にするように輪郭付けされる。アルコーブは、壁を破壊しないか又は外壁に穴を導入せず、したがって、カバーの外壁によって提供される環境シールを維持する。
マイクロエレクトロニクスＨフレームデバイスは、２つ以上の基板のスタックであって、基板のスタックが上部基板及び底部基板を含み、底部基板への上部基板の接合が、上部基板と底部基板との間の垂直電気接続を作成し、上部基板の上面が上部基板上部メタライゼーションを含み、底部基板の底面が底部基板底部メタライゼーションを含む、２つ以上の基板のスタックと、上部基板と底部基板との間に位置する中間基板メタライゼーションと、基板のスタックの上部側に接合された微細加工された上部カバーと、基板のスタックの底部側に接合された微細加工された底部カバーとを含む。マイクロエレクトロニクスＨフレームデバイスを作製するための方法は、デバイスにおいて使用可能な上部カバーを微細加工することと、デバイスにおいて使用可能な底部カバーを微細加工することと、ウエハの前面上に一緒に、デバイスにおいて使用可能な上部基板の上面と、デバイスにおいて使用可能な底部基板の底面とを作製することであって、上部基板の上面が上部基板上部メタライゼーションを含み、底部基板の底面が底面底部メタライゼーションを含む、作製することと、中間基板メタライゼーションを作製することと、上部基板を上部カバーに接合することと、底部基板を底部カバーに接合することと、上部基板を中間基板メタライゼーションの上面に接合し、底部基板を中間基板メタライゼーションの底面に接合し、それにより、上部基板と底部基板との間の垂直電気接続を作成することとを含む。
マイクロエレクトロニクスＨフレームデバイスは、２つ以上の基板のスタックであって、基板のスタックが上部基板及び底部基板を含み、上部基板の上面及び底面の底部基板が、ウエハの前面上に一緒に作製され、上部基板及び底部基板のうちの少なくとも１つが、伝送線路、フィルタ、電力スプリッタ、カプラ、及び別の電子的構成要素のうちの少なくとも１つを含み、底部基板への上部基板の接合が、上部基板と底部基板との間の垂直電気接続を作成し、上部基板の上面が上部基板上部メタライゼーションを含み、底部基板の底面が底部基板底部メタライゼーションを含む、２つ以上の基板のスタックと、上部基板と底部基板との間に位置する中間基板メタライゼーションと、基板のスタックの上部側に接合された微細加工された上部カバーであって、上部カバーが上部カバーメタライゼーションを含む、微細加工された上部カバーと、基板のスタックの底部側に接合された微細加工された底部カバーであって、底部カバーが底部カバーメタライゼーションを含む、微細加工された底部カバーとを含む。
添付の図面は、様々な代表的な実施形態をより完全に説明するために使用され、本明細書で開示される代表的な実施形態及びそれらの固有の利点をより良く理解するために当業者によって使用され得る視覚表現を提供する。これらの図面において、同様の参照番号は対応する要素を識別する。
マイクロエレクトロニクスＨフレームデバイスの図である。 マイクロエレクトロニクスＨフレームデバイスの図である。 マイクロエレクトロニクスＨフレームデバイスの図である。 マイクロエレクトロニクスＨフレームデバイスの図である。 マイクロエレクトロニクスＨフレームデバイスの図である。 マイクロエレクトロニクスＨフレームデバイスの図である。 マイクロエレクトロニクスＨフレームデバイスの図である。 マイクロエレクトロニクスＨフレームデバイスの図である。 マイクロエレクトロニクスＨフレームデバイスにおけるストリップ線路及びフィードスルー遷移を使用する回路の図である。 マイクロエレクトロニクスＨフレームデバイスにおけるストリップ線路及びフィードスルー遷移を使用する回路の図である。 マイクロエレクトロニクスＨフレームデバイスにおけるストリップ線路及びフィードスルー遷移を使用する回路の図である。 マイクロエレクトロニクスＨフレームデバイスにおけるストリップ線路及びフィードスルー遷移を使用する回路の図である。 マイクロエレクトロニクスＨフレームデバイスにおけるストリップ線路及びフィードスルー遷移を使用する回路の図である。 マイクロエレクトロニクスＨフレームデバイスにおけるストリップ線路及びフィードスルー遷移を使用する回路の図である。 マイクロエレクトロニクスＨフレームデバイスにおけるストリップ線路及びフィードスルー遷移を使用する回路の図である。 マイクロエレクトロニクスＨフレームデバイスの作製方法を示す図である。 マイクロエレクトロニクスＨフレームデバイスの作製方法を示す図である。 マイクロエレクトロニクスＨフレームデバイスの作製方法を示す図である。 マイクロエレクトロニクスＨフレームデバイスの作製方法を示す図である。 マイクロエレクトロニクスＨフレームデバイスの作製方法を示す図である。 マイクロエレクトロニクスＨフレームデバイスの作製方法を示す図である。 マイクロエレクトロニクスＨフレームデバイスを作製するための方法４００のフローチャートである。
図１Ａ～図１Ｈは、マイクロエレクトロニクスＨフレームデバイスの８つの図面のセットである。
図１Ａは、マイクロエレクトロニクスＨフレームデバイス１００の分解図を示す。
マイクロエレクトロニクスＨフレームデバイス１００は、上部カバー１０２を含む。例えば、上部カバー１０２は半導体を含む。
例えば、図示のように、上部カバー１０２は、３つの上部カバーキャビティ１０４Ａ～１０４Ｃ、第１の上部カバーキャビティ１０４Ａと、第２の上部カバーキャビティ１０４Ｂと、第３の上部カバーキャビティ１０４Ｃとを含む。第１の上部カバーキャビティ１０４Ａは、部分的な第１の上部カバーキャビティ１０４Ａを含む。第２の上部カバーキャビティ１０４Ｂは、完全に形成された第２の上部カバーキャビティ１０４Ｂを含む。第３の上部カバーキャビティ１０４Ｃは、部分的な第３の上部カバーキャビティ１０４Ｃを含む。
例えば、以下でさらに詳細に説明されるように、上部カバー１０２は、上部カバーキャビティ１０４Ａ～１０４Ｃのうちの１又は複数を形成するように微細加工される。例えば、以下でさらに詳細に説明されるように、上部カバー１０２は、上部カバーキャビティ１０４Ａ～１０４Ｃのうちの１又は複数を形成するようにめっきされる。例えば、上部カバー１０２は、上部カバーキャビティ１０４Ａ～１０４Ｃのうちの１又は複数を形成するように、金を使用してめっきされる。
マイクロエレクトロニクスＨフレームデバイス１００は、底部カバー１０６をさらに含む。例えば、底部カバー１０６は半導体を含む。底部カバー１０６は、１又は複数の底部カバーキャビティ１０８を含む。例えば、図示のように、底部カバー１０６は、１つの底部カバーキャビティ１０８を含む。例えば、以下でさらに詳細に説明されるように、底部カバー１０６は、底部カバーキャビティ１０８を形成するように微細加工される。例えば、以下でさらに詳細に説明されるように、底部カバー１０６は、底部カバーキャビティ１０８を形成するようにめっきされる。例えば、底部カバー１０６は、底部カバーキャビティ１０８を形成するように、金を使用してめっきされる。
マイクロエレクトロニクスＨフレームデバイス１００は、基板１１０をさらに含む。必須ではないが好ましくは、基板１１０は、実質的に平坦な基板１１０を含む。必須ではないが好ましくは、基板１１０は、底部カバー１０６と上部カバー１０２との間にカプセル化されるように構成される。例えば、基板１１０は、約２００ミクロン～約８００ミクロンの厚さを有する。
基板１１０は上部基板１１２を含む。必須ではないが好ましくは、上部基板１１２は炭化ケイ素（ＳｉＣ）を含む。
上部基板１１２は、上部カバー１０２に動作可能に接続される。好ましくは、上部基板１１２は、上部カバー１０２に接合される。上部基板１１２は、上部基板上面１１４を含む。必須ではないが好ましくは、上部基板上面１１４は、例えば、トランジスタ、抵抗器、キャパシタ、及び伝送線路のうちの１又は複数など、Ｈフレームデバイス１００の回路構成要素を含む。
必須ではないが好ましくは、上部基板上面１１４は、上部基板１１２が上部カバー１０２に物理的に接合される第１の接合界面１１４を含む。必須ではないが好ましくは、上部基板１１２は、上部カバー１０２に物理的に接合される。例えば、上部基板１１２は、上部基板上面１１４において上部カバー１０２に物理的に接合される。例えば、上部基板１１２を上部基板上面１１４において上部カバー１０２に物理的に取り付けるために、金－金圧着が使用される。例えば、第１の接着剤（図１Ａに図示せず）が、上部基板１１２を上部基板上面１１４において上部カバー１０２に物理的に取り付ける。例えば、第１の接着剤はエポキシを含む。例えば、第１の接着剤は、導電性エポキシを含む。例えば、第１の接着剤は、上部カバー１０２上で金に圧着することができる金を含む。
必須ではないが好ましくは、上部基板上面１１４は、上部基板上部メタライゼーション１１６を支持するように構成される。例えば、上部基板上部メタライゼーション１１６は、約１ミクロン～約１３ミクロンの厚さを有する。例えば、上部基板上部メタライゼーション１１６は、約３．５ミクロンの厚さを有する。例えば、上部基板上部メタライゼーション１１６は、約５．５ミクロンの厚さを有する。上部基板上部メタライゼーション１１６は、Ｈフレームデバイス１００において基準導体及び「接地導体」のうちの１又は複数として使用される上部基板上部接地平面１１６Ａを含む。上部基板上部メタライゼーション１１６Ｂは、図１Ｃにおいて以下でより詳細に説明される、第１の入出力ポート１１６Ｂを含む。上部基板上部メタライゼーション１１６Ｃは、同じく図１Ｃにおいて以下でより詳細に説明される、第２の入出力ポート１１６Ｃを含む。上部基板上部メタライゼーション１１６Ｄは、信号を伝導するように構成された第１の上部基板上部信号線１１６Ｄを含む。
上部基板上部メタライゼーション１１６は、１又は複数の上部基板上部メタライゼーション開口部１１８Ａ～１１８Ｃを含む。例えば、図示のように、上部基板上部メタライゼーション１１６は、３つの上部基板上部メタライゼーション開口部１１８Ａ～１１８Ｃ、第１の上部基板上部メタライゼーション開口部１１８Ａと、第２の上部基板上部メタライゼーション開口部１１８Ｂと、第３の上部基板上部メタライゼーション開口部１１８Ｃとを含む。第１の上部基板上部メタライゼーション開口部１１８Ａは、部分的な第１の上部基板上部メタライゼーション開口部１１８Ａを含む。第２の上部基板上部メタライゼーション開口部１１８Ｂは、完全に形成された第２の上部基板上部メタライゼーション開口部１１８Ｂを含む。第３の上部基板上部メタライゼーション開口部１１８Ｃは、部分的な第３の上部基板上部メタライゼーション開口部１１８Ｃを含む。
以下でより詳細に説明されるように、第１の上部基板上部メタライゼーション開口部１１８Ａは、第１の上部カバーキャビティ１０４Ａとほぼ整列するように設計される。同様に、以下でより詳細に説明されるように、第２の上部基板上部メタライゼーション開口部１１８Ｂは、第２の上部カバーキャビティ１０４Ｂとほぼ整列するように設計される。以下でより詳細に説明されるように、第３の上部基板メタライゼーション開口部１１８Ｃは、第３の上部カバーキャビティ１０４Ｃとほぼ整列するように設計される。
上部基板１１２は、上部基板底面１２０をさらに含む。上部基板底面１２０は、Ｈフレームデバイス１００において基準導体及び接地導体のうちの１又は複数として使用される上部基板底部接地平面１２２Ａを含む。
必須ではないが好ましくは、上部基板底面１２０は、上部基板底部メタライゼーション１２２を支持するように構成される。例えば、上部基板底部メタライゼーション１２２は、約１ミクロン～約１３ミクロンの厚さを有する。例えば、上部基板底部メタライゼーション１２２は、約３．５ミクロンの厚さを有する。例えば、上部基板底部メタライゼーション１２２は、約５．５ミクロンの厚さを有する。上部基板底部メタライゼーション１２２は、上部基板底部接地平面１２２Ａと、第１の上部基板底部信号線１２２Ｂと、円形上部基板底部メタライゼーションビアパッド１２２Ｃと、第２の上部基板底部信号線１２２Ｄとを含む。これらの３つの上部基板底部メタライゼーション１２２Ｂ、１２２Ｃ、及び１２２Ｄは、図２Ａ及び図２Ｂでより詳細に説明される。
上部基板底部メタライゼーション１２２は、１又は複数の上部基板底部メタライゼーション開口部１２３Ａ～１２３Ｃを含む。例えば、図示のように、上部基板底部メタライゼーション１２２は、３つの上部基板底部メタライゼーション開口部１２３Ａ～１２３Ｃ、第１の上部基板底部メタライゼーション開口部１２３Ａと、第２の上部基板底部メタライゼーション開口部１２３Ｂと、第３の上部基板底部メタライゼーション開口部１２３Ｃとを含む。
上部基板１１２は、複数の金属化された上部基板スルー基板ビア１２４Ａ～１２４Ｄをさらに含み、上部基板スルー基板ビア１２４Ａ～１２４Ｄは、上部基板上部メタライゼーション１１６と上部基板底部メタライゼーション１２２との間の垂直電気接続を提供するように構成される。上部基板１１２への上部カバー１０２の接合は、上部基板１１２と上部カバー１０２との間の垂直電気接続を作成する。
以下でより詳細に説明されるように、上部基板スルー基板信号ビア１２４Ａ～１２４Ｄは、好ましくは、気密封止された電気フィードスルービアである。上部基板スルー基板ビア１２４Ａ～１２４Ｄは、好ましくは、以下でより詳細に説明されるように、上部基板１１２を通してエッチングし、エッチングによって生成された空隙の内壁をめっきすることによって形成される。好ましくは、上部基板スルー基板ビア１２４Ａ～１２４Ｄのうちの少なくとも１つの上面が封止される。例えば、好ましくは、上部基板スルー基板ビア１２４Ａ～１２４Ｄのすべての上面が、金を使用して封止される。例えば、好ましくは、上部基板スルー基板ビア１２４Ａ～１２４Ｄのすべての上面が、金を使用して封止される。
例えば、好ましくは、上部基板スルー基板ビア１２４Ａ～１２４Ｄのうちの少なくとも１つの上面が、金を含む固体キャップを使用して封止される。上部基板スルー基板ビア１２４Ａ～１２４Ｄは、第１の上部基板スルー基板ビア１２４Ａと、第２の上部基板スルー基板ビア１２４Ｂと、第３の上部基板スルー基板ビア１２４Ｃと、第４の上部基板スルー基板ビア１２４Ｄとを含む。以下でより詳細に説明されるように、上部基板スルー基板ビア１２４Ａ～１２４Ｄは、好ましくは、気密封止された電気フィードスルービアである。上部基板スルー基板ビア１２４Ａ～１２４Ｄは、好ましくは、以下でより詳細に説明されるように、上部基板１１２を通してエッチングし、エッチングによって生成された空隙の内壁をめっきすることによって形成される。好ましくは、上部基板スルー基板ビア１２４Ａ～１２４Ｄのうちの少なくとも１つの上面が封止される。例えば、好ましくは、上部基板スルー基板ビア１２４Ａ～１２４Ｄのうちの少なくとも１つの上面が、金を使用して封止される。第２の上部基板スルー基板ビア１２４Ｂ及び第３の上部基板スルー基板ビア１２４Ｅの機能が、図２Ａ及び図２Ｂでより詳細に説明される。
上部基板１１２は、複数の上部基板接地ビア１２５Ａ～１２５Ｏをさらに含み、上部基板接地ビア１２５Ａ～１２５Ｏは、電気接地を提供するように構成される。上部基板接地ビア１２５Ａ～１２５Ｏは、第１の上部基板接地ビア１２５Ａと、第２の上部基板接地ビア１２５Ｆと、第３の上部基板接地ビア１２５Ｋとを含む。第１の上部基板接地ビア１２５Ａ、第２の上部基板接地ビア１２５Ｆ、第３の上部基板接地ビア１２５Ｋ、及び第４の上部基板接地ビア１２５Ｍの機能は、図１Ｃ、図１Ｄ、図１Ｅ、及び図２Ａでより詳細に説明される。
基板１１０は、底部基板１２６をさらに含む。したがって、基板１１０は、上部基板１１２及び底部基板１２６のスタックを含む。より一般的には、基板１１０は、２つ以上の基板のスタックを含む。デバイス１００は、上部基板１１２と底部基板１２６との間に位置するメタライゼーションをさらに含む。
必須ではないが好ましくは、底部基板１２６は炭化ケイ素（ＳｉＣ）を含む。
底部基板１２６は、底部カバー１０６に動作可能に接続される。好ましくは、底部基板１２６は、底部カバー１０６に接合される。底部基板１２６は、底部基板底面１２８を含む。必須ではないが好ましくは、底部基板底面１２８は、例えば、トランジスタ、キャパシタ、及び伝送線路のうちの１又は複数など、Ｈフレームデバイス１００の回路構成要素を含む。必須ではないが好ましくは、底部基板底面１２８は、底部基板１２６が底部カバー１０６に物理的に接合される第２の接合界面１２８を含む。必須ではないが好ましくは、底部基板１２６は、底部カバー１０６に物理的に接合される。例えば、底部基板１２６は、底部基板底面１２８において底部カバー１０６に物理的に接合される。例えば、上部基板１１２を底部基板底面１２８において底部カバー１０６に物理的に取り付けるために、金－金加圧接合が使用される。例えば、第２の接着剤（図１Ａに図示せず）が、底部基板１２６を底部基板底面１２８において底部カバー１０６に物理的に取り付ける。例えば、第２の接着剤はエポキシを含む。
必須ではないが好ましくは、底部基板底面１２８は、底部基板底部メタライゼーション１３０を支持するように構成される。例えば、底部基板底部メタライゼーション１３０は、約１ミクロン～約１３ミクロンの厚さを有する。例えば、底部基板底部メタライゼーション１３０は、約３．５ミクロンの厚さを有する。例えば、底部基板底部メタライゼーション１３０は、約５．５ミクロンの厚さを有する。
底部基板１２６は、底部基板上面１３２をさらに含む。底部基板上面１３２は、上部基板底面１２０に接合される。以下でより詳細に説明されるように、底部基板上面１３２は、底部基板上面１３２と上部基板底面１２０の両方に含まれる複数の接合バンプを使用して、上部基板底面１２０に接合される。
底部基板上面１３２と上部基板底面１２０とは、第３の接合界面１３４において交わる。必須ではないが好ましくは、底部基板上面１３２は、底部基板上部メタライゼーション１３５を支持するように構成される。
底部基板上部メタライゼーション１３５は、底部基板上部接地平面１３５Ａと、第１の底部基板上部信号線１３５Ｂと、円形底部基板上部メタライゼーションビアパッド１３５Ｃと、第２の底部基板上部信号線１３５Ｄとを含む。第１の上部基板底部信号線１２２Ｂ及び第１の底部基板上部信号線１３５Ｂは、一緒に、第１の中間基板信号線１２２Ｂ～１３５Ｂを形成し、これは、エスケープ遷移（図１Ａに図示せず、図２Ａ中の項目２１０）がデバイス１００の内側とデバイス１００の外側とを接続するために使用するストリップ線路１２２Ｂ～１３５Ｂである。
底部基板上部メタライゼーション１３５は、１又は複数の底部基板上部メタライゼーション開口部１３６Ａ～１３６Ｃを含む。例えば、図示のように、底部基板上部メタライゼーション１３５は、３つの底部基板上部メタライゼーション開口部１３６Ａ～１３６Ｃ、第１の底部基板上部メタライゼーション開口部１３６Ａと、第２の底部基板上部メタライゼーション開口部１３６Ｂと、第３の底部基板上部メタライゼーション開口部１３６Ｃとを含む。
以下でより詳細に説明されるように、第１の底部基板上部メタライゼーション開口部１３６Ａは、第１の上部基板底部キャビティ１２３Ａとほぼ整列するように構成される。同様に、第２の底部基板上部メタライゼーション開口部１３６Ｂは、第２の上部基板底部キャビティ１２３Ｂとほぼ整列するように構成される。同じく、第３の底部基板上部メタライゼーション開口部１３６Ｃは、第３の上部基板底部キャビティ１２３Ｃとほぼ整列するように構成される。Ｈフレームデバイス１００を設計する際に、第１の上部基板底部キャビティ１２３Ａは、第１の底部基板上部メタライゼーション開口部１３６Ａに形状がほぼ一致する。同様に、Ｈフレームデバイス１００を設計する際に、第２の上部基板底部キャビティ１２３Ｂは、第２の底部基板上部メタライゼーション開口部１３６Ｂに形状がほぼ一致する。同じく、Ｈフレームデバイス１００を設計する際に、第３の上部基板底部キャビティ１２３Ｃは、第３の底部基板上部メタライゼーション開口部１３６Ｃに形状がほぼ一致する。
例えば、底部基板上部メタライゼーション１３５は、約１ミクロン～約１３ミクロンの厚さを有する。例えば、底部基板上部メタライゼーション１３５は、約３．５ミクロンの厚さを有する。例えば、底部基板上部メタライゼーション１３５は、約５．５ミクロンの厚さを有する。底部基板上部メタライゼーション１３５は、好ましくは、上部基板底部メタライゼーション１２２と電気的に接触しており、それにより、上部基板底部メタライゼーション１２２と底部基板上部メタライゼーション１３５との間の垂直電気接続を作成する。底部基板１２６への底部カバー１０６の接合は、底部基板１２６と底部カバー１０６との間の第１の垂直電気接続を作成する。
第１の垂直電気接続を使用して、上部基板上部メタライゼーション１１６は、上部カバー１０２の外側において上部基板底部メタライゼーション１２２に電気的に接続される。上部基板底部メタライゼーション１２２の形状は、上部カバー１０２の外側における第１の垂直電気接続を、上部カバー１０２の内側における第１の垂直電気接続に接続する。第１の垂直電気接続を使用して、上部基板底部メタライゼーション１２２は、上部カバー１０２の内側で上部基板上部メタライゼーション１１６に電気的に接続される。
第２の垂直電気接続を使用して、底部基板底部メタライゼーション１３０は、底部カバー１０６の内側において底部基板上部メタライゼーション１３５に電気的に接続される。
底部基板底部メタライゼーション１３０は、信号を伝導するように構成された底部基板底部信号線１３７をさらに含む。
底部基板底部メタライゼーション１３０は、１又は複数の底部基板底部メタライゼーション開口部１３８を含む。図示のように、底部基板メタライゼーション１３０は、１つの底部基板底部メタライゼーション開口部１３８を含む。底部基板底部メタライゼーション開口部１３８は、完全に形成された底部基板底部メタライゼーション開口部１３８を含む。
以下でより詳細に説明されるように、底部基板底部メタライゼーション開口部１３８は、底部カバーキャビティ１０８とほぼ整列するように設計される。
底部基板１２６は、複数の底部基板スルー基板ビア１４０Ａ～１４０Ｂをさらに含み、底部基板スルー基板ビア１４０Ａ～１４０Ｂは、底部基板上部メタライゼーション１３５と底部基板底部メタライゼーション１３０との間の第２の垂直電気接続を提供するように構成される。底部基板１２６への底部カバー１０６の接合は、底部基板１２６と底部カバー１０６との間の第２の垂直電気接続を作成する。
以下でより詳細に説明されるように、底部基板スルー基板ビア１４０Ａ～１４０Ｂは、好ましくは、気密封止された電気フィードスルービアである。底部基板スルー基板ビア１４０Ａ～１４０Ｂは、好ましくは、以下でより詳細に説明されるように、上部基板１１２を通してエッチングし、エッチングによって生成された空隙の内壁をめっきすることによって形成される。好ましくは、底部基板スルー基板ビア１４０Ａ～１４０Ｂのうちの少なくとも１つの上面が封止される。例えば、好ましくは、底部基板スルー基板ビア１４０Ａ～１４０Ｂのうちの少なくとも１つの上面が、金を使用して封止される。例えば、好ましくは、底部基板スルー基板ビア１４０Ａ～１４０Ｂのうちの少なくとも１つの上面が、金を含む固体キャップを使用して封止される。例えば、好ましくは、底部基板スルー基板ビア１４０Ａ～１４０Ｂのうちの少なくとも１つの上面が、金からなる固体キャップを使用して封止される。
底部基板スルー基板ビア１４０Ａ～１４０Ｂは、第１の底部基板信号ビア１４０Ａと第２の底部基板スルー基板ビア１４０Ｂとを含む。これらの２つの底部基板スルー基板ビア１４０Ａ及び１４０Ｂは、図１Ｈ、図２Ａ、及び図２Ｇでより詳細に説明される。
底部基板１２６は、複数の底部基板接地ビア１４１Ａ～１４１Ｎをさらに含み、底部基板接地ビア１４１Ａ～１４１Ｎは、電気接地を提供するように構成される。底部基板接地ビア１４１Ａ～１４１Ｎは、第１の底部基板接地ビア１４１Ａと、第２の底部基板接地ビア１４１Ｆと、第３の底部基板接地ビア１４１Ｈとを含む。第１の底部基板接地ビア１４１Ａ、第２の底部基板接地ビア１４１Ｆ、及び第３の底部基板接地ビア１４１Ｈの機能は、図１Ｈ、図２Ａ、及び図２Ｂでより詳細に説明される。
図１Ｂは、上部カバー１０２及び底部カバー１０６の詳細図を示す。
同じく、上部カバー１０２は、第１の上部カバーキャビティ１０４Ａと、第２の上部カバーキャビティ１０４Ｂと、第３の上部カバーキャビティ１０４Ｃとを含む。
同じく、第１の上部カバーキャビティ１０４Ａは、部分的な第１の上部カバーキャビティ１０４Ａを含む。部分的な第１の上部カバーキャビティ１０４Ａは、上部の第１のキャビティ壁１４３Ａを含む。上部の第１のキャビティ壁１４３Ａは、以下でより詳細に説明されるように、上部カバー１０２が基板１１０に接合された後に見えるようになる。
同じく、第２の上部カバーキャビティ１０４Ｂは、完全に形成された第２の上部カバーキャビティ１０４Ｂを含む。第２の上部カバーキャビティ１０４Ｂは、第２の上部キャビティ壁１４３Ｂを含む。
同じく、第３の上部カバーキャビティ１０４Ｃは、部分的な第３の上部カバーキャビティ１０４Ｃを含む。部分的な第３の上部カバーキャビティ１０４Ｃは、上部の第３のキャビティ壁１４３Ｃを含む。上部の第３のキャビティ壁１４３Ｃは、以下でより詳細に説明されるように、上部カバー１０２が基板１１０に接合された後に見えるようになる。
上部カバー１０２は、上部カバーメタライゼーション１４５をさらに含む。上部カバーメタライゼーション１４５は、上部カバー１０２を接地する。それにより、上部カバーメタライゼーション１４５は、マイクロエレクトロニクスＨフレームデバイス１００の全体的な接地構造の不可欠な部分を提供する。例えば、上部カバーメタライゼーション１４５は、単独で接続された上部カバーメタライゼーション１４５を含む。例えば、以下でより詳細に説明されるように、上部カバーメタライゼーション１４５は、微細加工されたシリコンウエハ上で金めっきを実施することによって生成される。
上部カバーメタライゼーション１４５は、金属化された上部キャビティ床１４６を含む。第２の上部カバーキャビティ１０４Ｂは、金属化された上部キャビティ床１４６を含む。上部カバー１０２を上部基板１２０に接合すると、金属化された上部キャビティ床１４６は、上部カバー１０２の上部カバー天井１４６になる。
上部カバーメタライゼーション１４５は、金属化された上部カバー上面１４７をさらに含む。以下でより詳細に説明されるように、デバイス（図１Ａ中の項目１００）の作製中、金属化された上部カバー上面１４７は、上部基板上面１１４上のバンプに接合されて接合を完了する。
上部カバーメタライゼーション１４５は、金属化された第２の上部キャビティ壁１４３Ｂをさらに含む。第２の上部カバーキャビティ１０４Ｂは、金属化され第２の上部キャビティ壁１４３Ｂを含む。
底部カバー１０６は、底部カバーメタライゼーション１４９をさらに含む。底部カバーメタライゼーション１４９は、上部カバー１０２を接地する。それにより、底部カバーメタライゼーション１４９は、マイクロエレクトロニクスＨフレームデバイス（図１Ａ中の項目１００）の全体的な接地構造の不可欠な部分を提供する。例えば、底部カバーメタライゼーション１４９は、単独で接続された底部カバーメタライゼーション１４９を含む。例えば、以下でより詳細に説明されるように、底部カバーメタライゼーション１４９は、微細加工されたシリコンウエハ上で金めっきを実施することによって生成される。
底部カバーメタライゼーション１４９は、金属化された底部キャビティ床１５０を含む。底部カバーキャビティ１０８は、金属化された底部キャビティ床１５０を含む。底部カバー１０６を底部基板１２６に接合すると、金属化された底部キャビティ床１５０は、底部カバー１０６の床１５０になる。
底部カバーメタライゼーション１４９は、金属化された底部カバー上面１５１をさらに含む。以下でより詳細に説明されるように、デバイス（図１Ａ中の項目１００）の作製中、金属化された底部カバー上面１５１は、底部基板底面（図１Ａ中の項目１２８）上のバンプに接合されて接合を完了する。
底部カバーメタライゼーション１４９は、金属化された底部キャビティ壁１５２をさらに含む。底部カバーキャビティ１０８は、金属化された底部キャビティ壁１５２を含む。
図１Ｃは、上部基板１１２の詳細図を示す。同じく、上部基板１１２は、上部基板上面１１４と、上部基板上部メタライゼーション１１６と、上部基板底面１２０と、上部基板スルー基板ビア１２４Ａ～１２４Ｄと、上部基板接地ビア１２５Ａ、１２５Ｆ、１２５Ｋ、及び１２５Ｍとを含む。同じく、上部基板底面１２０は、上部基板底部メタライゼーション１２２を含む。（上部基板底部メタライゼーション１２２の詳細は、図１Ｃでは見えないが、図２Ａ及び図２Ｂでより詳細に説明される。）
同じく、上部基板上部メタライゼーション１１６は、上部基板上部接地平面１１６Ａと、第１の入出力ポート１１６Ｂと、第２の入出力ポート１１６Ｃと、第１の上部基板上部信号線１１６Ｄとを含む。
同じく、上部基板１１２は、第１の入出力ポート１１６Ｂをさらに含む。必須ではないが好ましくは、上部基板上面１１４は、第１の入出力ポート１１６Ｂを含む。第１の入出力ポート１１６Ｂは、入力信号の受信及び出力信号の送信のうちの１又は複数を行うように構成される。第１の入出力ポート１１６Ｂは、第１のポートの第１の接地金属パッド１５４Ａと、第１のポート信号金属パッド１５４Ｂと、第１のポートの第２の接地金属パッド１５４Ｃとを含む。第１のポートの信号金属パッドは、第２の信号線１５４Ｂを含む。
第１のポートの第１の接地金属パッド１５４Ａは、上部基板スルー基板ビア１２４Ａ～１２４Ｄのうちの１又は複数によって上部基板底面１２０に動作可能に接続される。第１のポートの第２の接地金属パッド１５４Ｃは、上部基板スルー基板ビア１２４Ａ～１２４Ｄのうちの１又は複数によって上部基板接地平面１２０に動作可能に接続される。
上部基板１１２は、第２の入出力ポート１１６Ｃをさらに含む。必須ではないが好ましくは、上部基板上面１１４は、第２の入出力ポート１１６Ｃを含む。第２の入出力ポート１１６Ｃは、入力信号の受信及び出力信号の送信のうちの１又は複数を行うように構成される。第２の入出力ポート１１６Ｃは、第２のポートの第１の接地金属パッド１５６Ａと、第２のポート信号金属パッド１５６Ｂと、第２のポートの第２の接地金属パッド１５６Ｃとを含む。第２のポート信号金属パッドは、第３の信号線１５６Ｂを含む。
第２のポートの第１の接地金属パッド１５６Ａは、上部基板スルー基板ビア１２４Ａ～１２４Ｄのうちの１又は複数によって上部基板底面１２０に動作可能に接続される。第２のポートの第２の接地金属パッド１５６Ｃは、上部基板スルー基板ビア１２４Ａ～１２４Ｄのうちの１又は複数によって上部基板底面１２０に動作可能に接続される。
上部基板上部メタライゼーション１１６は、１又は複数の上部基板上部メタライゼーション連続バンプ１５８Ａ～１５８Ｂをさらに含む。図示のように、上部基板上部メタライゼーション１１６は、２つの上部基板上部メタライゼーション同心連続バンプ１５８Ａ、１５８Ｂを含み、同心上部基板上部メタライゼーション連続バンプ１５８Ａ、１５８Ｂは、上部基板１１２を上部カバー１０２に接合するために使用可能である。好ましくは、同心上部基板上部メタライゼーション連続バンプ１５８Ａ、１５８Ｂは、関心の最高周波数の約０．１波長未満だけ分離されるように離間している。
上部基板上部メタライゼーション１１６は、１又は複数の上部基板上部メタライゼーション個別バンプ１６０Ａ～１６０Ｐをさらに含み、上部基板上部メタライゼーション個別バンプ１６０Ａ～１６０Ｐは、上部基板１１２を上部カバー１０２に接合するために使用可能である。好ましくは、上部基板上部メタライゼーション個別バンプ１６０Ａ～１６０Ｐは、関心の最高周波数の約０．１波長未満だけ分離されるように離間している。
好ましくは、上部基板上部メタライゼーション連続バンプ１５８Ａ、１５８Ｂは、上部基板上面１１４におけるボンドの形成後に異物が上部カバー１０２に入るのを防止し、それにより、Ｈフレームデバイス１００を保護するように構成された、環境シールを提供するように構成される。
好ましくは、上部基板上部メタライゼーション個別バンプ１６０Ａ～１６０Ｐは、上部基板上面１１４におけるボンドの形成後に異物が上部カバー１０２に入るのを防止し、それにより、Ｈフレームデバイス１００を保護するように構成された、環境シールを提供するように構成される。
図１Ｃ中の点線１６１は、図１Ｅでより詳細に提供及び説明されるデバイスの詳細図の境界である。
図１Ｄは、上部基板１１２の分解図を示す。上部基板１１２は、上部基板上部メタライゼーション１１６と、上部基板底部メタライゼーション１２２と、上部誘電体１６２とを含む。上部誘電体１６２は電気絶縁体１６２を含む。同じく、上部基板上部メタライゼーション１１６は、上部基板スルー基板ビア１２４Ａ～１２４Ｄと、上部基板接地ビア１２５Ｆ、１２５Ｋ、及び１２５Ｍと、上部基板上部メタライゼーション連続バンプ１５８Ａ～１５８Ｂと、上部基板上部メタライゼーション個別バンプ１６０Ａ～１６０Ｐとを含む。
同じく、上部基板上面１１４、上部基板底面１２０、及び上部基板スルー基板ビア１２４Ａ～１２４Ｄも示されている。
上部基板上部メタライゼーション１１６は、第１の入出力ポート１１６Ｂをさらに含む。上部基板上部メタライゼーション１１６は、第２の入出力ポート１１６Ｃをさらに含む。
上部誘電体１６２は、上部基板上面１１４と、上部基板底面１２０と、上部基板スルー基板ビア１２４Ａ～１２４Ｄとを含む。
同じく、第１の入出力ポート１１６Ｂは、第１のポートの第１の接地金属パッド１５４Ａと、第１のポート信号金属パッド１５４Ｂと、第１のポートの第２の接地金属パッド１５４Ｃとを含む。同じく、第１のポートの第１の接地金属パッド１５４Ａは、上部基板スルー基板ビア１２４Ａ～１２４Ｄのうちの１又は複数によって上部基板底部接地平面１２２Ａに動作可能に接続される。第１のポートの第２の接地金属パッド１５４Ｃは、上部基板スルー基板ビア１２４Ａ～１２４Ｄのうちの１又は複数によって上部基板接地平面１２２Ａに動作可能に接続される。
同じく、第２の入出力ポート１１６Ｃは、第２のポートの第１の接地金属パッド１５６Ａと、第２のポート信号金属パッド１５６Ｂと、第２のポートの第２の接地金属パッド１５６Ｃとを含む。同じく、第２のポートの第１の接地金属パッド１５６Ａは、上部基板スルー基板ビア１２４Ａ～１２４Ｄのうちの１又は複数によって上部基板底部接地平面１２２Ａに動作可能に接続される。同じく、第２のポートの第２の接地金属パッド１５６Ｃは、上部基板スルー基板ビア１２４Ａ～１２４Ｄのうちの１又は複数によって上部基板接地平面１２２Ａに動作可能に接続される。
上部基板底部メタライゼーション１２２は、接地された上部基板底部接地平面１２２Ａを含む。上部基板底部メタライゼーション１２２は、信号を伝導するように構成された第１の上部基板底部信号線１２２Ｂを含む。同じく、上部基板底部メタライゼーション１２２は、第１の上部基板底部メタライゼーション開口部１２３Ａと、第２の上部基板底部メタライゼーション開口部１２３Ｂと、第３の上部基板底部メタライゼーション開口部１２３Ｃとを含む。
Ｈフレームデバイス１００を設計する際に、第１の上部基板底部信号線１２２Ｂは、底部基板上部信号線（図１Ｄに図示せず、図１Ａに示されている項目１３５Ｂ）に形状がほぼ一致する。第１の上部基板底部信号線１２２Ｂは、複数の接合バンプ（図１Ｄに図示せず）を使用して、第３の接合界面１３４において、底部基板上部信号線（図１Ｄに図示せず、図１Ａに示されている項目１３５Ｂ）に接合される。第１の上部基板底部信号線１２２Ｂ及び第１の底部基板上部信号線（図１Ｄに図示せず、図１Ａに示されている項目１３５Ｂ）は、一緒に、第１の中間基板信号線１２２Ｂ～１３５Ｂを形成し、これは、エスケープ遷移（図１Ａに図示せず、図２Ａ中の項目２１０）がデバイス１００の内側とデバイス１００の外側とを接続するために使用するストリップ線路１２２Ｂ～１３５Ｂである。
Ｈフレームデバイス１００を設計する際に、円形上部基板底部メタライゼーションビアパッド１２２Ｃは、円形底部基板上部メタライゼーションビアパッド（図１Ｄに図示せず、図１Ａに示されている項目１３５Ｃ）に形状がほぼ一致する。円形上部基板底部メタライゼーションビアパッド１２２Ｃは、複数の接合バンプ（図１Ｄに図示せず）を使用して、第３の接合界面１３４において、円形底部基板上部メタライゼーションビアパッド（図１Ｄに図示せず、図１Ａに示されている項目１３５Ｃ）に接合される。円形上部基板底部メタライゼーションビアパッド１２２Ｃ及び円形底部基板上部メタライゼーションビアパッド（図１Ｄに図示せず、図１Ａに示されている項目１３５Ｃ）は、一緒に、ビアパッド１２２Ｃ～１３５Ｃを形成し、これは、電気接続及び電気フェンシングのうちの１又は複数を提供するのを助ける。
同じく、上部基板底部メタライゼーション１２２は、円形上部基板底部メタライゼーション１２２Ｃと、第２の上部基板底部信号線１２２Ｄとをさらに含む。
上部基板底部メタライゼーション１２２は、１又は複数の上部基板底部メタライゼーション連続バンプ１６３Ａ～１６３Ｂをさらに含む。図示のように、上部基板底部メタライゼーション１２２は、２つの同心上部基板底部メタライゼーション連続バンプ１６３Ａ、１６３Ｂを含み、同心上部基板底部メタライゼーション連続バンプ１６３Ａ、１６３Ｂは、上部基板１１２を底部基板１２６に接合するために使用可能である。好ましくは、同心上部基板底部メタライゼーション連続バンプ１６３Ａ、１６３Ｂは、関心の最高周波数の約０．１波長未満だけ分離されるように離間している。
上部基板底部メタライゼーション１２２は、１又は複数の上部基板底部メタライゼーション個別バンプ１６４Ａ～１６４Ｐをさらに含み、上部基板底部メタライゼーション個別バンプ１６４Ａ～１６４Ｐは、上部基板１１２を底部基板１２６に接合するために使用可能である。好ましくは、上部基板底部メタライゼーション個別バンプ１６４Ａ～１６４Ｐは、関心の最高周波数の約０．１波長未満だけ分離されるように離間している。
好ましくは、上部基板底部メタライゼーション連続バンプ１６３Ａ、１６３Ｂは、上部基板底面１２０におけるボンドの形成後に異物が基板１１０に入るのを防止し、それにより、Ｈフレームデバイス１００を保護するように構成された、環境シールを提供するように構成される。
好ましくは、上部基板底部メタライゼーション個別バンプ１６４Ａ～１６４Ｐは、上部基板底面１２０におけるボンドの形成後に異物が基板１１０に入るのを防止し、それにより、Ｈフレームデバイス１００を保護するように構成された、環境シールを提供するように構成される。
図１Ｅは、上部基板１１２の一部分を示す、図１Ｃの一部分１６１の詳細図を示す。図１Ｃ中の点線１６１は、図１Ｅに示されているデバイスの詳細図の境界である。
同じく、上部基板１１２は、上部基板上面１１４と、上部基板上部メタライゼーション１１６Ａ及び１１６Ｃと、上部基板底面１２０と、上部基板スルー基板ビア１２４Ａ～１２４Ｄと、上部基板接地ビア１２５Ｆ、１２５Ｋ、及び１２５Ｍとを含む。
同じく、上部基板１１２は、第２の入出力ポート１１６Ｃをさらに含む。必須ではないが好ましくは、上部基板上面１１４は、第２の入出力ポート１１６Ｃを含む。同じく、第２の入出力ポート１１６Ｃは、第２のポートの第１の接地金属パッド１５６Ａと、第２のポート信号金属パッド１５６Ｂと、第２のポートの第２の接地金属パッド１５６Ｃとを含む。
第２のポートの第１の接地金属パッド１５６Ａは、第２の上部基板接地ビア１２５Ｆによって上部基板底部接地平面１２２Ａに動作可能に接続される。第２のポートの第２の信号金属パッド１５６Ｂは、第４の上部基板信号ビア１２Ｄによって第２の上部基板底部信号線１２２Ｄに動作可能に接続される。第４の上部基板スルー基板ビア１２４Ｄは、遷移において使用可能な高温上部基板スルー基板ビア１２４Ｄを含む。第２のポートの第３の上部金属パッド１５６Ｃは、第３の上部基板接地ビア１２５Ｋによって上部基板底部接地平面１２２Ａに動作可能に接続される。第３の上部基板接地ビア１２５Ｋは、上部基板１１２及びＨフレームデバイス１００のうちの１又は複数の一般的な接地を提供するように構成される。第４の上部基板接地ビア１２５Ｍは、上部基板１１２及びＨフレームデバイス１００のうちの１又は複数の一般的な接地を提供するように構成される。
同じく、上部基板上部メタライゼーション１１６は、１又は複数の上部基板上部メタライゼーション連続バンプ１５８Ａ～１５８Ｂをさらに含む。図示のように、上部基板上部メタライゼーション１１６は、２つの同心上部基板上部メタライゼーション連続バンプ１５８Ａ、１５８Ｂを含み、同心上部基板上部メタライゼーション連続バンプ１５８Ａ、１５８Ｂは、上部基板１１２を上部カバー１０２に接合するために使用可能である。好ましくは、上部基板上部メタライゼーション同心連続バンプ１５８Ａ、１５８Ｂは、関心の最高周波数の約０．１波長未満だけ分離されるように離間している。
同じく、上部基板上部メタライゼーション１１６は、１又は複数の上部基板上部メタライゼーション個別バンプ１６０Ａ～１６０Ｐをさらに含み、上部基板上部メタライゼーション個別バンプ１６０Ａ～１６０Ｐは、上部基板１１２を上部カバー１０２に接合するために使用可能である。好ましくは、個別バンプ１６０Ａ～１６０Ｐは、関心の最高周波数の約０．１波長未満だけ分離されるように離間している。
好ましくは、同じく、上部基板上部メタライゼーション連続バンプ１５８Ａ、１５８Ｂは、上部基板上面１１４におけるボンドの形成後に異物が上部カバー１０２に入るのを防止し、それにより、Ｈフレームデバイス１００を保護するように構成された、環境シールを提供するように構成される。
図１Ｆは、底部基板１２６の詳細図を示す。同じく、底部基板１２６は、底部基板底面１２８と、底部基板上面１３２と、底部基板上部メタライゼーション１３５（ここでより詳細に示され、したがって、４つの底部基板上部メタライゼーション領域がここに示されている）と、底部基板底部メタライゼーション開口部１３８と、底部基板スルー基板ビア１４０Ａ及び１４０Ｂと、底部基板接地ビア１４１Ｆ及び１４１Ｈとを含む。同じく、底部基板上面１３２は、底部基板上部メタライゼーション１３５を含む。同じく、底部基板上部メタライゼーション１３５は、第１の底部基板の第１のメタライゼーション開口部１３６Ａと、第２の底部基板上部メタライゼーション開口部１３６Ｂと、第３の底部基板上部メタライゼーション開口部１３６Ｃとを含む。
底部基板上部メタライゼーション１３５Ａは、１又は複数の底部基板上部メタライゼーション連続バンプ１６５Ａ～１６５Ｂをさらに含む。図示のように、底部基板上部メタライゼーション１３５Ａは、２つの同心底部基板上部メタライゼーション連続バンプ１６５Ａ、１６５Ｂを含み、同心底部基板上部メタライゼーション連続バンプ１６５Ａ、１６５Ｂは、底部基板１２６を上部基板１１２に接合するために使用可能である。好ましくは、同心底部基板上部メタライゼーション連続バンプ１６５Ａ、１６５Ｂは、関心の最高周波数の約０．１波長未満だけ分離されるように離間している。
底部基板上部メタライゼーション１３５Ａは、１又は複数の底部基板上部メタライゼーション個別バンプ１６６Ａ～１６６Ｐをさらに含み、底部基板上部メタライゼーション個別バンプ１６６Ａ～１６６Ｐは、底部基板１２６を上部基板１１２に接合するために使用可能である。好ましくは、底部基板上部メタライゼーション個別バンプ１６６Ａ～１６６Ｐは、関心の最高周波数の約０．１波長未満だけ分離されるように離間している。
好ましくは、底部基板上部メタライゼーション連続バンプ１６５Ａ、１６５Ｂは、表面１３４におけるボンドの形成後に、上部基板１１２と底部基板１２６との間に異物が入るのを防止し、それにより、Ｈフレームデバイス１００を保護するように構成された、環境シールを提供するように構成される。
好ましくは、底部基板上部メタライゼーション個別バンプ１６６Ａ～１６６Ｐは、底部基板上面１３２におけるボンドの形成後に、上部基板１１２と底部基板１２６との間に、水分及び異物のうちの１又は複数が入るのを防止し、それにより、Ｈフレームデバイス１００を保護するように構成された、環境シールのうちの１又は複数を提供するように構成される。
図１Ｆ中の点線１７５は、図１Ｈでより詳細に提供及び説明されるデバイスの詳細図の境界である。
図１Ｇは、底部基板１２６の分解図を示す。同じく、底部基板１２６は、底部基板底部メタライゼーション１３０、底部基板上部メタライゼーション１３５、及び底部基板底部メタライゼーション開口部１３８を含む。底部基板底部メタライゼーション１３０は、信号を伝導するように構成された底部基板底部信号線１３７を含む。
底部基板１２６は、底部誘電体１７９をさらに含む。底部誘電体１７９は電気絶縁体を含む。同じく、底部基板上部メタライゼーション１３５は、底部基板上部メタライゼーション連続バンプ１６５Ａ～１６５Ｂと、底部基板上部メタライゼーション個別バンプ１６６Ａ～１６６Ｐとを含む。
同じく、底部基板底面１２８、底部基板上面１３２、底部基板スルー基板ビア１４０Ａ及び１４０Ｂ、並びに底部基板接地ビア１４１Ｆ及び１４１Ｈも示されている。
底部誘電体１７９は、底部基板底面１２８と、底部基板上面１３２と、底部基板スルー基板ビア１４０Ａ及び１４０Ｂとを含む。
底部基板底部メタライゼーション１３０は、接地された底部基板底部接地平面１８０を含む。底部基板底部メタライゼーション１３０は、信号を伝導するように構成された底部基板底部信号線１３７を含む。
底部基板底部メタライゼーション１３０は、１又は複数の底部基板底部メタライゼーション連続バンプ１８３Ａ～１８３Ｂをさらに含む。図示のように、底部基板底部メタライゼーション１３０は、２つの同心底部基板底部メタライゼーション連続バンプ１８３Ａ、１８３Ｂを含み、底部基板底部メタライゼーション同心連続バンプ１８３Ａ、１８３Ｂは、底部基板１２６を底部カバー１０６に接合するために使用可能である。好ましくは、底部基板底部メタライゼーション同心連続バンプ１８３Ａ、１８３Ｂは、関心の最高周波数の約０．１波長未満だけ分離されるように離間している。好ましくは、底部基板底部メタライゼーション個別バンプ１８５Ａ～１８５Ｐは、関心の最高周波数の約０．１波長未満だけ分離されるように離間している。
好ましくは、底部基板底部メタライゼーション連続バンプ１８３Ａ、１８３Ｂは、底部基板底面１２８におけるボンドの形成後に異物が基板１１０に入るのを防止し、それにより、Ｈフレームデバイス１００を保護するように構成された、環境シールを提供するように構成される。
好ましくは、底部基板底部メタライゼーション個別バンプ１８５Ａ～１８５Ｐは、底部基板底面１２８におけるボンドの形成後に、底部カバー１０６に、水分及び異物のうちの１又は複数が入るのを防止し、それにより、Ｈフレームデバイス１００を保護するように構成された、環境シールのうちの１又は複数を提供するように構成される。
図１Ｈは、底部基板１２６の一部分を示す、図１Ｆの一部分１７５の詳細図を示す。図１Ｆ中の点線１７５は、図１Ｈに示されているデバイスの詳細図の境界である。
同じく、底部基板１２６は、底部基板底面１２８と、底部基板上面１３２と、底部基板上部メタライゼーション１３５Ａ及び１３５Ｃ～１３５Ｄと、底部基板スルー基板ビア１４０Ａ及び１４０Ｂと、底部基板上部メタライゼーション同心連続バンプ１６５Ａ～１６５Ｂと、底部基板上部メタライゼーション個別バンプ１６４Ａ～１６４Ｐと、底部基板底部接地平面１８０とを含む。好ましくは、同心底部基板底部メタライゼーション連続バンプ１６５Ａ、１６５Ｂは、関心の最高周波数の約０．１波長未満だけ分離されるように離間している。
底部基板１２６は、遷移において使用可能な第２の高温底部基板スルー基板ビア１４０Ｂを含む第２の底部基板スルー基板ビア１４０Ｂを含む。底部基板１２６は、第２の底部基板接地ビア１４１Ｆ及び第３の底部基板接地ビア１４１Ｈをさらに含む。第２の底部基板接地ビア１４１Ｆは、底部基板１２６及びＨフレームデバイス１００のうちの１又は複数の一般的な接地を提供するように構成される。同様に、第３の底部基板接地ビア１４１Ｈは、底部基板１２６及びＨフレームデバイス１００のうちの１又は複数の一般的な接地を提供するように構成される。
底部基板底部メタライゼーション１３０は、１又は複数の個別バンプ１８５Ａ～１８５Ｐをさらに含み、個別バンプ１８５Ａ～１８５Ｐは、底部基板１２６を底部カバー１０６に接合するために使用可能である。好ましくは、個別バンプ１８５Ａ～１８５Ｐは、関心の最高周波数の約０．１波長未満だけ分離されるように離間している。
好ましくは、底部基板底部メタライゼーション連続バンプ１８３Ａ、１８３Ｂは、底部基板底面１２８における底部カバー１０６へのボンドの形成後に異物が底部キャビティ（この図に図示せず、図１Ａ中の項目１０８）に入るのを防止し、それにより、Ｈフレームデバイス１００を保護するように構成された、環境シールを提供するように構成される。
図２Ａ～図２Ｇは、マイクロエレクトロニクスＨフレームデバイスにおけるストリップ線路及びフィードスルー遷移を使用する回路の７つの図のセットである。
図２Ａは、Ｈフレームデバイス１００及びＨフレームデバイス１００によって形成された回路２０５の図を示す。同じく、上部カバー１０２と、底部カバー１０６と、基板１１０と、上部基板１１２と、第１の接合界面１１４と、第１の入出力ポート１１６Ｂと、第２の入出力ポート１１６Ｃと、第１の上部基板上部信号線１１６Ｄと、上部基板底面１２０と、第１の上部基板底部信号線１２２Ｂと、円形上部基板底部メタライゼーションビアパッド１２２Ｃと、第２の上部基板底部信号線１２２Ｄと、第１の上部基板スルー基板ビア１２４Ａと、第２の上部基板スルー基板ビア１２４Ｂと、第３の上部基板スルー基板ビア１２４Ｃと、第４の上部基板スルー基板ビア１２４Ｄと、第２の上部基板接地ビア１２５Ｆと、第３の上部基板接地ビア１２５Ｋと、第４の上部基板接地ビア１２５Ｍと、底部基板１２６と、第２の接合界面１２８と、第３の接合界面１３４と、底部基板底部信号線１３７と、第１の底部基板スルー基板ビア１４０Ａと、第２の底部基板スルー基板ビア１４０Ｂと、第１のポートの第１の接地金属パッド１５４Ａと、第１のポート信号金属パッド１５４Ｂと、第１のポートの第２の接地金属パッド１５４Ｃと、第２のポートの第１の接地金属パッド１５６Ａと、第２のポート信号金属パッド１５６Ｂと、第２のポートの第２の接地金属パッド１５６Ｃとが示されている。この例では、ＳｉＣ基板１１０の代表的な厚さは約２００ミクロンであり、ＳｉＣ基板の相対誘電値は約９．７である。
回路２０５は、第１のサブ回路２１０と、第２のサブ回路２２０と、第３のサブ回路２３０とを含む。第２のサブ回路２２０は、第１のサブ回路２１０に動作可能に接続される。例えば、好ましくは、第２のサブ回路２２０は、第１のサブ回路２１０に電気的に接続される。第３のサブ回路２３０は、第２のサブ回路２２０に動作可能に接続される。例えば、好ましくは、第３のサブ回路２３０は、第２のサブ回路２２０に電気的に接続される。
第１のサブ回路２１０は第１のエスケープ遷移２１０を含む。第１のサブ回路２１０は、（上部カバー１０２及び底部カバー１０６のうちの１又は複数の外部）と上部カバー１０２及び底部カバー１０６のうちの１又は複数の内部との間に信号をもたらすように構成された第１のエスケープ遷移２１０を含む。この例では、第１のサブ回路２１０は、上部カバー１０２の外部からの信号を上部カバー１０２の内部にもたらす。したがって、第１のサブ回路２１０は第１のマイクロストリップ２１０を含む。第１のマイクロストリップ２１０は、上部基板上面１１４上を延びる第２の信号線１５４Ｂを含む。第１のマイクロストリップ２１０は、上部基板１１２と底部基板１２６との間に配置された上部基板底面１２０をさらに含む。
第１のサブ回路２１０は、第２の信号線１５４Ｂと、第１の上部基板スルー基板ビア１２４Ａと、第１の上部基板底部信号線１２２Ｂと、第２の上部基板スルー基板ビア１２４Ｂと、第１の上部基板上部信号線１１６Ｄの一部分とを含む。第２の信号線１５４Ｂは、第１の上部基板スルー基板ビア１２４Ａに動作可能に接続される。好ましくは、図示のように、第２の信号線１５４Ｂは、第１の上部基板スルー基板ビア１２４Ａに電気的に接続される。第１の上部基板スルー基板ビア１２４Ａは、第１の上部基板底部信号線１２２Ｂに動作可能に接続される。好ましくは、図示のように、第１の上部基板スルー基板ビア１２４Ａは、第１の上部基板底部信号線１２２Ｂに電気的に接続される。第１の上部基板底部信号線１２２Ｂは、第２の上部基板スルー基板ビア１２４Ｂに動作可能に接続される。好ましくは、図示のように、第１の上部基板底部信号線１２２Ｂは、第２の上部基板信号ビア１２４Ｂに電気的に接続される。第２の上部基板スルー基板ビア１２４Ｂは、第１の上部基板信号線１１６Ｄに動作可能に接続される。好ましくは、図示のように、第２の上部基板スルー基板ビア１２４Ｂは、第１の上部基板上部信号線１１６Ｄに電気的に接続される。
第２のサブ回路２２０は、第１のサブ回路２１０から第３のサブ回路２３０に信号を供給する垂直フィードスルー回路２２０又は第２のマイクロストリップ２２０を含む。第２のマイクロストリップ２２０は、上部基板上面１１４上を延びる第１の上部基板上部信号線１１６Ｄを含む。第２のマイクロストリップ２２０は、上部基板１１２と底部基板１２６との間に配置された上部基板底面１２０をさらに含む。
第２のサブ回路２２０は、第１の上部基板信号線１１６Ｄの一部分と、第３の上部基板スルー基板ビア１２４Ｃと、円形上部基板底部メタライゼーションビアパッド１２２Ｃと、第１の底部基板スルー基板ビア１４０Ａと、底部基板底部信号線１３７の一部分とを含む。第１の上部基板信号線１１６Ｄは、第３の上部基板スルー基板ビア１２４Ｃに動作可能に接続される。好ましくは、図示のように、第１の上部基板信号線１１６Ｄは、第３の上部基板スルー基板ビア１２４Ｃに電気的に接続される。第３の上部基板スルー基板ビア１２４Ｃは、円形上部基板底部メタライゼーションビアパッド１２２Ｃに動作可能に接続される。
好ましくは、図示のように、第３の上部基板スルー基板ビア１２４Ｃは、円形上部基板底部メタライゼーションビアパッド１２２Ｃに電気的に接続される。円形上部基板底部メタライゼーションビアパッド１２２Ｃは、第１の底部基板スルー基板ビア１４０Ａに動作可能に接続される。好ましくは、図示のように、円形上部基板底部メタライゼーションビアパッド１２２Ｃは、第１の底部基板スルー基板ビア１４０Ａに電気的に接続される。第１の底部基板スルー基板ビア１４０Ａは、底部基板底部信号線１３７に動作可能に接続される。好ましくは、図示のように、第１の底部基板スルー基板ビア１４０Ａは、底部基板底部信号線１３７に電気的に接続される。
第３のサブ回路２３０は第２のエスケープ遷移２３０を含む。第３のサブ回路２３０は、（上部カバー１０２及び底部カバー１０６のうちの１又は複数の外部）と上部カバー１０２及び底部カバー１０６のうちの１又は複数の内部との間に信号をもたらすことのうちの１又は複数を行うように構成された第２のエスケープ遷移２３０を含む。この例では、第３のサブ回路２３０は、底部カバー１０６の内部からの信号を底部カバー１０６の外部にもたらす。したがって、第３のサブ回路２３０は第２のマイクロストリップ２３０を含む。第３のマイクロストリップ２３０は、上部基板上面１１４上を延びる第３の信号線１５６Ｂを含む。第３のマイクロストリップ２３０は、上部基板１１２と底部基板１２６との間に配置された上部基板底面１２０をさらに含む。
第３のサブ回路２３０は、底部基板底部信号線１３７の一部分と、第２の底部基板スルー基板ビア１４０Ｂと、第２の上部基板底部信号線１２２Ｄと、第４の上部基板スルー基板ビア１２４Ｄと、第２のポート信号金属パッド１５６Ｂとを含む。底部基板信号線１３７は、第２の底部基板スルー基板ビア１４０Ｂに動作可能に接続される。好ましくは、図示のように、底部基板信号線１３７は、第２の底部基板スルー基板ビア１４０Ｂに電気的に接続される。第２の底部基板スルー基板ビア１４０Ｂは、第２の上部基板底部信号線１２２Ｄに動作可能に接続される。好ましくは、図示のように、第２の底部基板スルー基板ビア１４０Ｂは、第２の上部基板底部信号線１２２Ｄに電気的に接続される。第２の上部基板底部信号線１２２Ｄは、第４の上部基板スルー基板ビア１２４Ｄに動作可能に接続される。好ましくは、図示のように、第２の上部基板底部信号線１２２Ｄは、第４の上部基板スルー基板ビア１２４Ｄに電気的に接続される。第４の上部基板スルー基板ビア１２４Ｄは、第２のポート信号金属パッド１５６Ｂに動作可能に接続される。好ましくは、図示のように、第４の上部基板信号ビア１２４Ｄは、第２のポート信号金属パッド１５６Ｂに電気的に接続される。
図２Ｂは、回路２０５の信号経路の図を示す。同じく、回路２０５は、第１のサブ回路２１０と、第２のサブ回路２２０と、第３のサブ回路２３０とを含む。同じく、第２のサブ回路２２０は、第１のサブ回路２１０に動作可能に接続される。例えば、好ましくは、同じく、第２のサブ回路２２０は、第１のサブ回路２１０に電気的に接続される。同じく、第３のサブ回路２３０は、第２のサブ回路２２０に動作可能に接続される。例えば、好ましくは、同じく、第３のサブ回路２３０は、第２のサブ回路２２０に電気的に接続される。
同じく、第１の上部基板上部信号線１１６Ｄと、第１の入出力ポート１５４Ｂと、第２の入出力ポート１５６Ｂと、第１の上部基板上部信号線１１６Ｄと、第１の上部基板底部信号線１２２Ｂと、円形上部基板底部メタライゼーションビアパッド１２２Ｃと、第２の上部基板底部信号線１２２Ｄと、第１の上部基板スルー基板ビア１２４Ａと、第２の上部基板スルー基板ビア１２４Ｂと、第３の上部基板スルー基板ビア１２４Ｃと、第４の上部基板スルー基板ビア１２４Ｄと、第３の上部基板接地ビア１２５Ｈと、第４の上部基板接地ビア１２５Ｋと、第１の底部基板スルー基板ビア１４０Ａと、第２の底部基板スルー基板ビア１４０Ｂと、底部基板底部信号線１３７とが示されている。
同じく、第１のサブ回路２１０は、第２の信号線１５４Ｂと、第１の上部基板スルー基板ビア１２４Ａと、第１の上部基板底部信号線１２２Ｂと、第２の上部基板スルー基板ビア１２４Ｂと、第１の上部基板上部信号線１１６Ｄの一部分とを含む。同じく、第２の信号線１５４Ｂは、第１の上部基板スルー基板ビア１２４Ａに電気的に接続され、同じく、第１の上部基板スルー基板ビア１２４Ａは、第１の上部基板底部信号線１２２Ｂに電気的に接続され、同じく、第１の上部基板底部信号線１２２Ｂは、第２の上部基板スルー基板ビア１２４Ｂに電気的に接続され、同じく、第２の上部基板スルー基板ビア１２４Ｂは、第１の上部基板上部信号線１１６Ｄに電気的に接続される。
第２のサブ回路２２０は、第１のサブ回路２１０から第３のサブ回路２３０に信号を供給する垂直フィードスルー回路２２０を含む。同じく、垂直フィードスルー回路２２０は、上部基板上面（図２Ａ中の項目１１４、図２Ｂ中に図示せず）上を延びる第１の上部基板信号線１１６Ｄの一部分を含む。同じく、垂直フィードスルー回路２２０は、第３の上部基板スルー基板ビア１２４Ｃと、円形上部基板底部メタライゼーションビアパッド１２２Ｃと、第１の底部基板スルー基板ビア１４０Ａと、底部基板底部信号線１３７の一部分とをさらに含む。同じく、第１の上部基板信号線１１６Ｄは、第３の上部基板スルー基板ビア１２４Ｃに電気的に接続され、同じく、第３の上部基板スルー基板ビア１２４Ｃは、円形上部基板底部メタライゼーションビアパッド１２２Ｃに電気的に接続され、同じく、円形上部基板底部メタライゼーションビアパッド１２２Ｃは、第１の底部基板スルー基板ビア１４０Ａに電気的に接続され、同じく、第１の底部基板スルー基板ビア１４０Ａは、底部基板底部信号線１３７に電気的に接続される。
第３のサブ回路２３０は第２のエスケープ遷移２３０を含む。第３のサブ回路２３０は、（上部カバー１０２及び底部カバー１０６のうちの１又は複数の外部）と上部カバー１０２及び底部カバー１０６のうちの１又は複数の内部との間に信号をもたらすように構成された第２のエスケープ遷移２３０を含む。この例では、第３のサブ回路２３０は、底部カバー１０６の内部からの信号を上部カバー１０２の外部にもたらす。したがって、第３のサブ回路２３０は第２のマイクロストリップ２３０を含む。同じく、第２のマイクロストリップ２３０は、底部基板底部信号線１３７の一部分と、第２の底部基板スルー基板ビア１４０Ｂと、第２の上部基板底部信号線１２２Ｄと、第４の上部基板スルー基板ビア１２４Ｄと、第２のポート信号金属パッド１５６Ｂとを含む。同じく、底部基板底部信号線１３７は、第２の底部基板底部スルー基板ビア１４０Ｂに電気的に接続され、同じく、第２の底部基板底部スルー基板ビア１４０Ｂは、第２の上部基板底部信号線１２２Ｄに電気的に接続され、同じく、第２の上部基板底部信号線１２２Ｄは、第４の上部基板スルー基板ビア１２４Ｄに電気的に接続され、同じく、第４の上部基板スルー基板ビア１２４Ｄは、第２のポート信号金属パッド１５６Ｂに電気的に接続される。
したがって、全体として考慮すると、回路２０５は、左から右に順に、第２の信号線１５４Ｂ、第１の上部基板スルー基板線１２４Ａ、第１の上部基板底部信号線１２２Ｂ、第２の上部基板スルー基板ビア１２４Ｂ、第１の上部基板上部信号線１１６Ｄ、第３の上部基板スルー基板ビア１２４Ｃ、円形上部基板底部メタライゼーションビアパッド１２２Ｃ、第１の底部基板スルー基板ビア１４０Ａ、底部基板底部信号線１３７、第２の底部基板底部スルー基板ビア１４０Ｂ、第２の上部基板底部信号線１２２Ｄ、第４の上部基板スルー基板ビア１２４Ｄ、及び最後に、第２のポート信号金属パッド１５６Ｂを含む。
回路２０５を最適化するために、第１のサブ回路２１０は、第３のサブ回路２３０とは異なる設計を有し得る。第１のサブ回路２１０の代表的なインピーダンスＺ０は、約５０オームである。第２のサブ回路２２０の代表的なインピーダンスＺ０は、約５０オームである。第３のサブ回路２３０の代表的なインピーダンスＺ０は、約５０オームである。
図２Ｃは、第１のサブ回路２１０の詳細を示し、これは、Ｈフレームデバイス１００に入る信号の垂直フィードスルー回路２１０を示す。同じく、Ｈフレームデバイス１００は、上部カバー１０２と、第１の上部カバーキャビティ１０４Ａと、第２の上部カバーキャビティ１０４Ｂと、底部カバー１０６と、基板１１０とを含む。同じく、基板１１０は、上部基板１１２及び底部基板１２６を含む。同じく、上部基板１１２は、上部基板上面１１４及び上部基板底面１２０を含む。同じく、上部基板１１２は、第１の上部基板スルー基板ビア１２４Ａ及び第２の上部基板スルー基板ビア１２４Ｂをさらに含む。第１の上部基板スルー基板ビア１２４Ａは、第１の上部基板スルー基板ビア１２４Ａの上部において第１の上部基板ビアパッド２３２に動作可能に接続する。好ましくは、図示のように、第１の上部基板スルー基板ビア１２４Ａは、第１の上部基板ビアパッド２３２に電気的に接続する。第１の上部基板スルー基板ビア１２４Ａは、第１の上部基板スルー基板ビア１２４Ａの底部において第２の上部基板ビアパッド２３４に動作可能に接続する。
図１Ｄ及び図２Ｅに関して説明されるビアパッド１２２Ｃ～１３５Ｃと同様に、ビアパッド１２２Ｃ～１３５Ｃを参照すると、第２の上部基板ビアパッド２３４は、上部基板底部メタライゼーション（図２Ｃに図示せず）の一部分を含み、底部基板上部メタライゼーション（図２Ｃに図示せず）の一部分をさらに含み、これらは複数の接合バンプ（図２Ｃに図示せず）を使用して一緒に結合される。上部基板ビアパッド２３４は、電気接続及び電気フェンシングのうちの１又は複数を提供するのを助ける。
好ましくは、図示のように、第１の上部基板スルー基板ビア１２４Ａは、第２の上部基板ビアパッド２３４に電気的に接続する。同じく、上部基板上面１１４は、第１のポート信号金属パッド１５４Ｂ及び第１の上部基板上部信号線１１６Ｄを含む。同じく、底部基板１２６は、底部基板上面１３２を含み、底部基板上面１３２は、組立て後に第３の接合界面１３４において上部基板底面１２０に結合される。同じく、上部基板底面１２０は、第１の上部基板底部信号線１２２Ｂを含む。同じく、底部基板１２６は、底部基板底面１２８をさらに含む。
好ましくは、第１のポート信号金属パッド１５４Ｂを介して外部からＨフレームデバイス１００に電子信号が入る。電子信号は、第１のポート信号金属パッド１５４Ｂから第１の上部基板ビアパッド２３２に進む。第１の上部基板スルー基板ビア１２４Ａは、第１のポート信号金属パッド１５４Ｂを、上部基板底面１２０と底部基板上面１３２とバンプとを含む第１の上部基板底部信号線１２２Ｂに電気的に接続する。第１の上部基板スルー基板ビア１２４Ａは、１層垂直フィードスルー１２４Ｂを含む。電子信号は、次いで、第１の上部基板スルー基板ビア１２４Ａから上部基板底面信号線１２２Ｂに進み、これは、上部基板底面１２０と底部基板上面１２６とバンプとを含む。第１の上部基板底部信号線１２２Ｂは、第１のストリップ線路１２２Ｂを含み、第１のストリップ線路１２２Ｂは、第２の上部カバーキャビティ１０４Ｂに入るために、上部カバー１０２の下を進むように構成され、底部カバー１０６の上を進むようにさらに構成される。
所望の周波数帯域にわたる垂直フィードスルー回路２１０における反射を最小限に抑えるために、垂直フィードスルー回路２１０内の特徴の寸法は慎重に設計され得る。反射を最小限に抑えるように慎重に設計され得る寸法は、第１の上部キャビティ１０４Ａの直径、第２の上部キャビティ１０４Ｂの直径、第１の上部基板ビアパッド２３２の直径、第２の上部基板ビアパッド２３４の直径、及び開口部の直径のうちの１又は複数を含む。（開口部はこの図に示されていないが、開口部の一例は、図２Ｅ中の上部及び底部メタライゼーション開口部２６２として見ることができる。）特定の用途の要件に応じて、例えば、図２Ｃに示されているように、第１の上部基板ビアパッド２３２及び第２の上部基板ビアパッド２３４のうちの１又は複数に隣接するより狭いマイクロストリップセクション（又は、「ネック」）など、特徴が、マイクロエレクトロニクスＨフレームデバイスの設計に含まれ得る。代替又は追加として、マイクロストリップのより狭いセクションは、より広いマイクロストリップセクション（又は、「ショルダー」）に隣接し得る。例えば、そのような設計は、広い周波数帯域にわたって良好なリターン損失を容易にし得る。
例えば、設計要件に基づいて周波数帯域が選択される。例えば、最大約２０ＧＨｚの直流下で動作するように意図されたシステムでは、約１００ミクロン～約３００ミクロンの厚さを有するＳｉＣ基板が選択され得る。例えば、最大約２０ＧＨｚの直流下で動作するように意図されたシステムでは、約５０ミクロン～約１５０ミクロンのビア直径を有するＳｉＣ基板が選択され得る。例えば、約３３ＧＨｚ～約５０ＧＨｚのＱ帯域において動作するように意図されたシステムでは、約７５ミクロン～約１２５ミクロンの厚さを有するＳｉＣ基板が選択され得る。
次いで、電子信号は、第１のストリップ線路１２２Ｂから第２の上部基板スルー基板ビア１２４Ｂに進む。第２の上部基板スルー基板ビア１２４Ｂは、１層垂直フィードスルー１２４Ｃを含む。第２の上部基板スルー基板ビア１２４Ｂは、第１のストリップ線路１２２Ｂを、上部基板上面１１４上に位置する第１の上部基板上部信号線１１６Ｄに電気的に接続する。信号は、第１の上部基板上部信号線１１６Ｄに到達し、第１のサブ回路２１０を出て、それにより、図２Ｃの右側からも出る。
図２Ｄは、第１のサブ回路２１０について、ギガヘルツ（ＧＨｚ）単位の周波数２５８に対する挿入損失デシベル（ｄＢ）２５５及びリターン損失（ｄＢ）２５６のプロットにおいて、挿入損失２５２及びリターン損失２５４の代表値を示すシミュレーションデータのグラフ２５０である。
グラフ２５０によって示されているように、挿入損失２５４は、周波数帯域２５８全体にわたって約０．２ｄＢ未満である。同じくグラフ２５０によって示されているように、リターン損失２５６は、周波数帯域２５８全体にわたって約２０ｄＢを超える。一般に、代表的な挿入損失は、材料、遷移のタイプ、遷移のサイズ、周波数、及び設計のうちの１又は複数に応じて、約０．０１ｄＢ～約０．５ｄＢにわたる。一般に、代表的なリターン損失は、用途に応じて約１５ｄＢ～約３０ｄＢにわたる。
図２Ｅは、第２のサブ回路２２０の詳細を示し、これは、Ｈフレームデバイス１００の第２のサブ回路２２０に入る信号の垂直フィードスルー回路２２０を示す。同じく、Ｈフレームデバイス１００は、上部カバー１０２と、底部カバー１０６と、基板１１０とを含む。同じく、上部カバー１０２は第２の上部キャビティ１０４Ｂを含む。同じく、第２の上部キャビティ１０４Ｂは、第２の上部キャビティ壁１４３Ｂを含む。同じく、底部カバー１０６は、底部キャビティ１０８を含む。同じく、底部キャビティ１０８は、底部キャビティ壁１５２を含む。底部キャビティ１０８は、約８００ミクロンに等しい代表的な底部キャビティ直径２６０を有する。
同じく、基板１１０は、上部基板１１２及び底部基板１２６を含む。同じく、上部基板１１２は、上部基板上面１１４及び上部基板底面１２０を含む。同じく、上部基板上面１１４は、第１の上部基板上部信号線１１６Ｄを含む。同じく、底部基板１２６は、底部基板上面１３２を含み、底部基板上面１３２は、組立て後に第３の接合界面１３４において上部基板底面１２０に結合される。同じく、上部基板底面１２０は、第１の信号底部基板スルー基板ビア１４０Ａ及び底部基板底部信号線１３７を含む。底部基板上面１３２及び上部基板底面１２０は、基板材料が除去された上部及び底部メタライゼーション開口部２６２を含み、これは、信号が底部基板上面１３２及び上部基板底面１２０を通過することを可能にする。上部及び底部メタライゼーション開口部２６２は、約６００ミクロンに等しい代表的な切り欠き直径２６５を有する。
同じく、底面は、底部基板底面１２８をさらに含む。
電子信号は、好ましくは、第１の上部基板上部信号線１１６Ｄを介して第１のサブ回路２１０から上部基板上面１１４上の第２のサブ回路２２０に入る。電子信号は、第２の上部キャビティ壁１４３Ｂに突き当たる前に、第１の上部基板上部信号線１１６Ｄから第３の上部基板スルー基板ビア１２４Ｃに進む。第３の上部基板スルー基板ビア１２４Ｃは、第１の上部基板上部信号線１１６Ｄを、図１Ｄに関して上記で説明されたビアパッド１２２Ｃ～１３５Ｃに電気的に接続する。
図１Ｄに関して上述したように、Ｈフレームデバイス１００を設計する際に、円形上部基板底部メタライゼーションビアパッド１２２Ｃは、円形底部基板上部メタライゼーションビアパッド（図２Ｅに図示せず、図１Ａに示されている項目１３５Ｃ）に形状がほぼ一致する。円形上部基板底部メタライゼーションビアパッド１２２Ｃは、複数の接合バンプ（図２Ｅに図示せず）を使用して、第３の接合界面１３４において、円形底部基板上部メタライゼーションビアパッド（図２Ｅに図示せず、図１Ａに示されている項目１３５Ｃ）に接合される。円形上部基板底部メタライゼーションビアパッド１２２Ｃ及び円形底部基板上部メタライゼーションビアパッド（図２Ｅに図示せず、図１Ａに示されている項目１３５Ｃ）は、一緒に、ビアパッド１２２Ｃ～１３５Ｃを形成し、これは、電気接続及び電気フェンシングのうちの１又は複数を提供するのを助ける。ビアパッド１２２Ｃ～１３５Ｃは、約２００ミクロンに等しい代表的なビアパッド直径２７０を有する。
第３の上部基板スルー基板ビア１２４Ｃは、第３の接合界面１３４において底部基板上面１３２に結合される。第３の上部基板スルー基板ビア１２４Ｃは、１層垂直フィードスルー１２４Ｅを含む。次いで、電子信号は、円形上部基板底部メタライゼーションビアパッド１２２Ｃから上部及び底部メタライゼーション開口部２４０を通って第１の底部基板スルー基板ビア１４０Ａに進む。第１の底部基板スルー基板ビア１４０Ａは、信号を底部基板底部信号線１３７に電気的に接続する。信号が底部基板底部信号線１３７に到達すると、信号は、図２Ｇにより詳細に示されている、底部キャビティ壁１５２から離れて第３のサブ回路２３０に向かって進む反転マイクロストリップとして続く。
第２の上部キャビティ壁１４３Ｂ及び底部キャビティ壁１５２は、垂直フィードスルー遷移回路２２０の一体構成要素を含む。第２の上部キャビティ壁１４３Ｂ及び底部キャビティ壁１５２は、垂直フィードスルー遷移回路２２０内の電界の方向を徐々に変換するのを助ける。第２の上部キャビティ壁１４３Ｂ及び底部キャビティ壁１５２は、本質的に、第１の上部基板上部信号線１１６Ｄと第１の底部基板スルー基板ビア１４０Ａとを接続する垂直チャネルを形成する。第１の上部基板上部信号線１１６Ｄ及び第１の底部基板スルー基板ビア１４０Ａは、各々、１層垂直フィードスルー１２４Ｅ、円形上部基板底部メタライゼーションビアパッド１２２Ｃ、及び第１の底部基板スルー基板ビア１４０Ａを介して互いに接続された水平チャネル１１６Ｄ及び１３７になる。これらの要素は、一緒に、Ｚ字形三次元チャネライゼーション２７２を形成し、Ｚ字型三次元チャネライゼーション２７２は、信号がチャネライゼーション２７２の外部の領域に漏れるのを防止する。チャネライゼーション２７２のＺ字形状は一例であり、本発明の実施形態の範囲内で、他の構成が可能である。チャネライゼーション２７２は、電子信号が方向の変更及び高さの変更のうちの１又は複数を行うことを可能にする。図示のように、信号は、最初、第１の上部基板上部信号線１１６Ｄを通る間、水平であり、１層垂直フィードスルー１２４Ｅ、円形上部基板底部メタライゼーションビアパッド１２２Ｃ、及び第１の底部基板スルー基板ビア１４０Ａを通過する間、垂直になる。次いで、信号は、底部基板底部信号線１３７を通過する間に再び水平になる。
したがって、信号は、底部基板底面１２８上に位置する底部基板底部信号線１３７を介して、図２Ｅの右側で第２のサブ回路２２０を出る。したがって、第２のサブ回路２２０は、垂直フィードスルー遷移２２０として機能し、第１の上部基板上部信号線１１６Ｄを介して上部基板上面１１４上で信号を受信し、底部基板底面１２８上で出力信号を生成する。
図２Ｆは、第３のサブ回路２３０の詳細を示し、これは、Ｈフレームデバイス１００の第３のサブ回路２３０に入り、Ｈフレームデバイス１００を出る信号の垂直フィードスルー回路２３０を示す。同じく、Ｈフレームデバイス１００は、上部カバー１０２と、第３の上部カバーキャビティ１０４Ｃと、底部カバー１０６と、基板１１０とを含む。同じく、基板１１０は、上部基板１１２及び底部基板１２６を含む。同じく、上部基板１１２は、上部基板上面１１４及び上部基板底面１２０を含む。同じく、上部基板１１２は、第４の上部基板スルー基板ビア１２４Ｄ及び第４の上部基板接地ビア１２５Ｋをさらに含む。同じく、底部基板１２６は、第２の底部基板スルー基板ビア１４０Ｂをさらに含む。同じく、上部基板上面１１４は、第２のポート信号金属パッド１５６Ｂを含む。同じく、底部基板１２６は、底部基板上面１３２を含み、底部基板上面１３２は、組立て後に第３の接合界面１３４において上部基板底面１２０に結合される。同じく、上部基板底面１２０は、第２の上部基板底部信号線１２２Ｄ及び底部基板底部信号線１３７を含む。同じく、底部基板１２６は、底部基板底面１２８をさらに含む。
好ましくは、底部基板底部信号線１３７を介して第２のサブ回路２２０からＨフレームデバイス１００に電子信号が入る。電子信号は、底部基板底部信号線１３７から第２の底部基板スルー基板ビア１４０Ｂに進む。第２の底部基板スルー基板ビア１４０Ｂは、底部基板底部信号線１３７を、上部基板底面１２０上に位置する第２の上部基板底部信号線１２２Ｄに電気的に接続する。次いで、電子信号は、第２の底部基板スルー基板ビア１４０Ｂから第２の上部基板底部信号線１２２Ｄに進む。第２の上部基板底部信号線１２２Ｄは、第２のストリップ線路１２２Ｄを含み、第２のストリップ線路１２２Ｄは、底部キャビティ１０８を出て第３の上部キャビティ１０４Ｃに到達するために、上部カバー１０２の下を進むように構成され、底部カバー１０６の上を進むようにさらに構成される。
次いで、電子信号は、第２の上部基板底部信号線１２２Ｄから第４の上部基板スルー基板ビア１２４Ｄに進む。第３の上部基板スルー基板ビア１２４Ｄは、１層垂直フィードスルー１２４Ｄを含む。
第４の上部基板スルー基板ビア１２４Ｄは、第２の上部基板底部信号線１２２Ｄを、上部基板上面１１４上に位置する第２のポート信号金属パッド１５６Ｂに電気的に接続する。信号は、第２のポート信号金属パッド１５６Ｂに到達し、図２Ｆの右側を出て、それにより、第３のサブ回路２３０を出て、それによりＨフレームデバイス１００からも出る。
第２の底部基板スルー基板ビア１４０Ｂ及び第４の上部基板スルー基板ビア１２４Ｄは、一緒に、オフセット垂直フィードスルー遷移を形成する。垂直に整列されていないが、第２の底部基板スルー基板ビア１４０Ｂ及び第４の上部基板スルー基板ビア１２４Ｄは、一緒に、信号線を、底部基板底面１２８上に位置する底部基板底部信号線１３７から上部基板上面１１４上に位置する第２のポート信号金属パッド１５６Ｂにもたらし、その後、第３のサブ回路２３０を出て、それによりＨフレームデバイス１００を出る。
図２Ｇは、マイクロエレクトロニクスＨフレームデバイスのための接地構造２８０の詳細図を示す。接地構造２８０は、上部カバー接地構造２８５と、基板接地構造２９０と、底部カバー接地構造２９５とを含む。上部カバー接地構造２８５は、上部基板上面１１４において基板接地構造２９０に接続する。底部カバー接地構造２９５は、底部基板底面１２８において基板接地構造２９０に接続する。
上部カバー接地構造２８５は、上部カバーメタライゼーション１４５を含む。上部カバーメタライゼーション１４５は、上部カバー１０２を接地する。それにより、上部カバーメタライゼーション１４５は、マイクロエレクトロニクスＨフレームデバイス１００の全体的な接地構造の不可欠な部分を提供する。例えば、上部カバーメタライゼーション１４５は、単独で接続された上部カバーメタライゼーション１４５を含む。例えば、以下でより詳細に説明されるように、上部カバーメタライゼーション１４５は、微細加工されたシリコンウエハ上で金めっきを実施することによって生成される。上部カバーメタライゼーション１４５は、金属化された上部カバー上面１４７を含む。以下でより詳細に説明されるように、デバイス（図１Ａ中の項目１００）の作製中、金属化された上部カバー上面１４７は、上部基板上面１１４上のバンプに接合されて接合を完了する。上部カバー上部接地平面１１６Ａは上部基板接地ビア１２５Ａ～１２５Ｋに接続し、上部基板接地ビア１２５Ａ～１２５Ｋは上部基板底部接地平面１２２Ａに接続する。
基板接地構造２９０は、上部カバー上部接地平面１１６Ａを含む上部カバー上部メタライゼーション１１６と、上部基板底部接地平面１２２Ａを含む上部基板底部メタライゼーション１２２と、上部基板接地ビア１２５Ａ～１２５Ｋと、底部基板底部メタライゼーション１３０と、底部基板上部接地平面１３５Ａを含む底部基板上部メタライゼーション１３５と、底部基板接地ビア１４１Ａ～１４１Ｎとを含む。底部基板上面１３２は、第３の接合界面１３４において上部基板底面１２０に接合される。以下でより詳細に説明されるように、底部基板上面１３２は、底部基板上面１３２と上部基板底面１２０の両方に含まれる複数の接合バンプを使用して、上部基板底面１２０に接合され、より厚い金属層を形成する。
したがって、上部基板底部メタライゼーション１２２は電気的に接続され、実際に、底部基板上部メタライゼーション１３５に物理的に接続される。底部基板上部接地平面１３５Ａは、底部基板接地ビア１４１Ａ～１４１Ｎに電気的に接続する。
底部カバー１０６は、底部カバーメタライゼーション１４９を含む。底部基板接地ビア１４１Ａ～１４１Ｎは、底部カバーメタライゼーション１４９に電気的に接続し、接地構造を完成する。底部カバーメタライゼーション１４９は、底部カバー１０６を接地する。底部カバーメタライゼーション１４９は、金属化された底部カバー上面１５１を含む。それにより、底部カバーメタライゼーション１４９は、マイクロエレクトロニクスＨフレームデバイス（図１Ａ中の項目１００）の全体的な接地構造の不可欠な部分を提供する。例えば、底部カバーメタライゼーション１４９は、単独で接続された底部カバーメタライゼーション１４９を含む。例えば、以下でより詳細に説明されるように、底部カバーメタライゼーション１４９は、微細加工されたシリコンウエハ上で金めっきを実施することによって生成される。以下でより詳細に説明されるように、デバイス（図１Ａ中の項目１００）の作製中、金属化された底部カバー上面１５１は、底部基板上面１３２上のバンプに接合されて接合を完了する。底部カバーメタライゼーション１４９は底部基板接地ビア１４１Ａ～１４１Ｎに接続し、上部基板接地ビア１２５Ａ～１２５Ｋは上部基板底部接地平面１２２Ａに接続する。
底部カバーメタライゼーション１４９は、金属化された底部キャビティ床１５０を含む。底部カバーキャビティ１０８は、金属化された底部キャビティ床１５０を含む。底部カバー１０６を底部基板１２６に接合すると、金属化された底部キャビティ床１５０は、底部カバー１０６の床１５０になる。
底部カバーメタライゼーション１４９は、金属化された底部キャビティ壁１５２をさらに含む。底部カバーキャビティ１０８は、金属化された底部キャビティ壁１５２を含む。
接地構造２８０は、従来のエレクトロニクスモジュール内の金属ハウジングと同等の役割をマイクロエレクトロニクスＨフレームデバイス１００内で果たす。接地構造２８０は、マイクロエレクトロニクスＨフレームデバイス１００を通って進むマイクロ波のための基準メタライゼーションを提供する。接地構造２８０は、回路要素及び伝送線路のための高絶縁チャネルを形成する。接地構造２８０は、チャネル内及び接地領域内の共振を所望の周波数まで抑制する。接地構造２８０は、放射漏れを防止する。接地構造２８０は、ファラデーケージに類似した電磁シールを提供する。接地構造２８０は、環境シールのうちの１又は複数を提供する。好ましくは、接地構造２８０は、環境シールを提供する。
図３Ａ～図３Ｆは、マイクロエレクトロニクスＨフレームデバイスの作製方法を示す６つの図のセットである。
図３Ａ～図３Ｂは、上部基板１１２への上部カバー１０２の接合を示す。
必須ではないが好ましくは、マイクロエレクトロニクスＨフレームデバイスの作製は、上部基板１１２及び底部基板（図３Ａ～図３Ｂに図示せず、図３Ｃ～図３Ｄ中の項目１２６）の作製から始まる。代替的に、デバイスの作製は、上部カバー１０２及び底部カバー（図３Ａ～図３Ｂに図示せず、図３Ｃ～図３Ｄ中の項目１０６）の作製から始まる。
例えば、上部基板１１２は、約２００ミクロン又は約８ミルの厚さで作製される。好ましくは、上部基板１１２は炭化ケイ素（ＳｉＣ）を含む。好ましくは、上部基板１１２は、好ましくは金を含む高精度メタライゼーション特徴をさらに含む。例えば、上部基板１１２上のメタライゼーションは、高精度のめっきされた金及び蒸着された金のうちの１又は複数を含む。
図３Ａでは、互いに接合する直前の上部カバー１０２及び上部基板１１２が見られる。
マイクロエレクトロニクスＨフレームデバイス作製プロセスでは、上部カバー１０２及び底部カバー（図３Ａ～図３Ｂに図示せず、図３Ｃ～図３Ｄ中の項目１０６）が作製される。例えば、上部カバー１０２及び底部カバー（図３Ａ～図３Ｂに図示せず、図３Ｃ～図３Ｄ中の項目１０６）のうちの１又は複数は、深掘り反応性イオンエッチング（ＤＲＩＥ）を使用して作製される。例えば、上部キャビティ（この図に図示せず、図１Ａ中の項目１０４Ａ～１０４Ｃ）のうちの１又は複数は、約．６３５ミリメートル（ｍｍ）又は約２５ミルの深さで作製される。例えば、底部キャビティ（この図に図示せず、図１Ａ中の項目１０８）は、約．６３５ミリメートル（ｍｍ）又は約２５ミルの深さで作製される。
同じく、上部基板１１２は、上部基板上面１１４を含む。同じく、上部基板１１２は、上部基板底面１２０をさらに含む。
上部基板１１２は、上部基板上部接地平面１１６Ａ上に複数の上部基板－カバー接合バンプ３０２Ａ及び３０２Ｂをさらに含む。上部基板－カバー接合バンプ３０２Ａ及び３０２Ｂは、各々、上部基板上部メタライゼーション連続バンプ１５８Ａ～１５８Ｂ及び上部基板上部メタライゼーション個別バンプ１６０Ａ～１６０Ｐのうちの１又は複数を含む。好ましくは、図示のように、上部基板上面１１４は、複数の上部基板－カバー接合バンプ３０２Ａ及び３０２Ｂを含む。好ましくは、上部基板－カバー接合バンプ３０２Ａ及び３０２Ｂは、上部基板上面１１４を約５ミクロンの厚さにめっきすることによって形成される。上部基板－カバー接合バンプ３０２Ａ及び３０２Ｂは、上部基板１１２を上部カバー１０２に接合する際に使用可能である。上部基板－カバー接合バンプ３０２Ａ及び３０２Ｂは、接合中に圧潰され、それにより、上部基板上面１１４のわずかな非平面性を補償し、それにより、強い金－金熱圧縮を容易にするように構成される。例えば、非平面性は、約１００ｍｍの直径を有するウエハの場合、約１ミクロン～約３ミクロンの範囲内にあり得る。接合バンプのめっきは、両方が同じ厚さを有する場合、信号チャネルのメタライゼーションのめっきと同時に行われ得る。そうでない場合、接合バンプのめっきは、別個のフォトリソグラフィ及びめっき工程において行われる。
例えば、接合バンプは、約１５ミクロンの直径を有する。例えば、接合バンプは、約５ミクロンのバンプ高さを有する。例えば、バンプは、約２００ミクロンの距離だけ離間している。最大バンプ間隔は、約１／４波長である。好ましくは、バンプ間隔は、約１／１０波長である。
上部基板１１２は、上部基板１１２の底部接地平面１２２Ａ上に複数の上部基板－基板接合バンプ３１０Ａ及び３１０Ｂをさらに含み、上部基板－基板接合バンプ３１０Ａ及び３１０Ｂは、底部基板（図３Ｃ～図３Ｄ中の項目１２６、図３Ａに図示せず）への上部基板１１２の接合を容易にするように構成される。底部基板（図３Ｃ～図３Ｄ中の項目１２６、図３Ａに図示せず）への上部基板１１２の接合は、上部基板１１２と底部基板１２６との間の第３の垂直電気接続を作成する。
底部基板上部メタライゼーション１３５の形状は、底部カバー１０６の内側における第２の垂直電気接続を、上部カバー１０２の外側における第３の垂直電気接続に接続する。第３の垂直電気接続を使用して、底部基板上部メタライゼーション１３５は、上部カバー１０２の外側において上部基板底部メタライゼーション１２２に電気的に接続される。第１の垂直電気接続を使用して、上部基板上部メタライゼーション１１６は、上部基板底部メタライゼーション１２２に電気的に接続される。例えば、第１の垂直電気接続を使用して、上部基板上部メタライゼーション１１６は、上部カバー１０２の外側において上部基板底部メタライゼーション１２２に電気的に接続される。上記のように、第３の垂直接続を使用して、上部基板底部メタライゼーション１２２は、底部基板上部メタライゼーション１３５に電気的に接続され、第２の垂直接続を使用して、底部基板上部メタライゼーション１３５は、底部基板底部メタライゼーション１３０に電気的に接続される。
例えば、底部基板１２６への上部基板１１２の接合は、１又は複数の信号メタライゼーションを形成し、信号メタライゼーションの各々が、信号上部基板上部メタライゼーション、上部基板に含まれる信号スルー基板ビア、信号上部基板底部メタライゼーション、信号底部基板上部メタライゼーション、底部基板に含まれる信号スルー基板ビア、及び信号底部基板底部メタライゼーションのうちの２つ以上の相互接続を含む。
好ましくは、図示のように、上部基板底面１２０は、第１の上部基板－基板接合バンプ３１０Ａ及び第２の上部基板－基板接合バンプ３１０Ｂをさらに含む。好ましくは、上部基板－基板接合バンプ３１０Ａ及び３１０Ｂは、上部基板底面１２０を約５ミクロンの厚さにめっきすることによって形成される。
図３Ｃ～図３Ｄに以下でより詳細に示されるように、底部基板（図３Ｃ～図３Ｄ中の項目１２６、図３Ａに図示せず）は、複数の底部基板－基板接合バンプ（図３Ｃ～図３Ｄ中の項目３１０Ｃ及び３１０Ｄ、図３Ａに図示せず）をさらに含む。
図３Ｅ及び図３Ｆに以下でより詳細に示されるように、底部基板－基板接合バンプ（図３Ｃ～図３Ｄ中の項目３１０Ｃ及び３１０Ｄ、図３Ａに図示せず）は、接合中に上部基板－基板接合バンプ３１０Ａ及び３１０Ｂと嵌合するように構成される。
上部基板底面１２０は、上部基板底部接地平面１２２Ａの上部に作製された複数の上部スタンドオフバンプ３２０Ａ及び３２０Ｂをさらに含み、これは上部基板底面上のすべてのバンプ３２０Ａ、３１０Ａ、３１０Ｂ、及び３２０Ｂに対する有効圧力を減少させ、それにより、これらのバンプは、１１２及び１０２の接合中に変形しない。好ましくは、図示のように、上部基板底面１２０は、第１の上部スタンドオフバンプ３２０Ａ及び第２の上部スタンドオフバンプ３２０Ｂをさらに含む。必須ではないが好ましくは、図示のように、第１の上部スタンドオフバンプ３２０Ａは、上部基板－基板接合バンプ３１０Ａと３１０Ｂの両方よりも幅広い。必須ではないが好ましくは、図示のように、第２の上部スタンドオフバンプ３２０Ｂは、上部基板－基板接合バンプ３１０Ａと３１０Ｂの両方よりも幅広い。
必須ではないが好ましくは、図示のように、第１の上部スタンドオフバンプ３２０Ａは、上部基板－基板接合バンプ３１０Ａと３１０Ｂの両方よりも大きい。必須ではないが好ましくは、図示のように、第２の上部スタンドオフバンプ３２０Ｂは、上部基板－基板接合バンプ３１０Ａ及び３１０Ｂよりも大きい。したがって、上部スタンドオフバンプ３２０Ａ及び３２０Ｂは互いに接合しない。
好ましくは、上部スタンドオフバンプ３２０Ａ及び３２０Ｂは、上部基板底面１２０を約５ミクロンの厚さにめっきすることによって形成される。図３Ｅ及び図３Ｆにより詳細に示されているように、上部スタンドオフバンプ３２０Ａ及び３２０Ｂは、上部基板への上部カバーの接合中に、上部基板－基板接合バンプ３１０Ａ及び３１０Ｂのうちの１又は複数の圧潰を防止するように構成される。第１の上部スタンドオフバンプ３２０Ａは、底部スタンドオフバンプ３２０Ｃ～３２０Ｄの両方からオフセットされる。同様に、第２の上部スタンドオフバンプ３２０Ｂも、底部スタンドオフバンプ３２０Ｃ～３２０Ｄの両方からオフセットされる。
要約すると、上部スタンドオフバンプ３２０Ａ及び３２０Ｂは、上部基板－基板接合バンプ３１０Ａ～３１０Ｂと底部基板－基板接合バンプ３１０Ｃ～３１０Ｄとの間の接合を可能にするように、すべての他のバンプ３０２Ａ、３０２Ｂ、３０４Ａ、３０４Ｂ、３１０Ａ～３１０Ｄ、３２０Ｃ、及び３２０Ｄから離間し、底部スタンドオフバンプ３２０Ｃ及び３２０Ｄは、上部基板－基板接合バンプ３１０Ａ～３１０Ｂと底部基板－基板接合バンプ３１０Ｃ～３１０Ｄとの間の接合に影響を与えることを回避するように、すべての他のバンプ３０２Ａ、３０２Ｂ、３０４Ａ、３０４Ｂ、３１０Ａ～３１０Ｄ、３２０Ａ、及び３２０Ｂから離間している。
したがって、上部スタンドオフバンプ３２０Ａ及び３２０Ｂは、上部基板－基板接合バンプ３１０Ａ及び３１０Ｂに接合しない。
図３Ｂは、上部基板上部接地平面１１６Ａ上の上部基板－カバー接合バンプ３０２Ａ及び３０２Ｂを使用して上部基板１１２に接合し、上部アセンブリ３３０を作成した後の上部カバー１０２を示す。同じく、上部基板１１２は、上部基板上面１１４を含む。同じく、上部基板１１２は、上部基板底面１２０をさらに含む。同じく、上部基板１１２は、上部基板底部接地平面１２２Ａ上に複数の上部基板－基板接合バンプ３１０Ａ及び３１０Ｂをさらに含み、上部基板－基板接合バンプ３１０Ａ及び３１０Ｂは、底部基板（図３Ｃ～図３Ｄ中の項目１２６、図３Ｂに図示せず）への上部基板１１２の接合を容易にするように構成される。底部基板（図３Ｃ～図３Ｄ中の項目１２６、図３Ａに図示せず）への上部基板１１２の接合は、上部基板１１２と底部基板１２６との間の垂直電気接続を作成する。同じく、上部基板１１２は、上部基板底部接地平面１２２Ａ上に複数の上部スタンドオフバンプ３２０Ａ及び３２０Ｂをさらに含む。
圧潰後の上部基板－カバーバンプ３０２Ａ及び３０２Ｂのサイズの低減が示されている。この段階では、例示的な圧力は約６００メガパスカル（ＭＰａ）である。
上部カバー１０２は、上部基板１１２に接合される。例えば、上部カバー１０２及び上部基板１１２は、高確度チップボンダーを使用して一緒に接合される。例えば、上部カバー１０２及び上部基板１１２は、強固な金－金熱圧縮ボンドを形成するように一緒に接合される。
図３Ｃ～図３Ｄは、底部基板１２６への底部カバー１０６の接合を示す。例えば、底部基板１２６は、約２００ミクロン又は約８ミルの厚さで作製される。好ましくは、底部基板１２６は炭化ケイ素（ＳｉＣ）を含む。好ましくは、底部基板１２６は、高精度メタライゼーション特徴をさらに含む。好ましくは、底部基板１２６は金をさらに含む。例えば、底部基板１２６は、高精度のめっきされた金及び蒸着された金のうちの１又は複数を含む。
図３Ｃでは、互いに接合する前の底部カバー１０６及び底部基板１２６が見られる。
同じく、底部基板１２６は、底部基板底面１２８及び底部基板上面１３２を含む。
底部基板１２６は、底部基板底部接地平面１８０上に複数の底部基板－カバー接合バンプ３０４Ａ及び３０４Ｂをさらに含む。上部基板－カバー接合バンプ３０２Ａ及び３０２Ｂは、各々、底部基板底部メタライゼーション連続バンプ１８３Ａ～１８３Ｂ及び底部基板底部メタライゼーション個別バンプ１８５Ａ～１８５Ｐのうちの１又は複数を含む。好ましくは、図示のように、底部基板底面１２８は、複数の底部基板－カバー接合バンプ３０４Ａ及び３０４Ｂを含む。好ましくは、底部基板－カバー接合バンプ３０４Ａ及び３０４Ｂは、底部基板底面１２８を約５ミクロンの厚さにめっきすることによって形成される。底部基板－カバー接合バンプ３０４Ａ及び３０４Ｂは、底部基板１１０を底部カバー１０６に接合する際に使用可能である。底部基板－カバー接合バンプ３０４Ａ及び３０４Ｂは、接合中に圧潰され、それにより、底部基板底面１２８のわずかな非平面性を補償し、それにより、強い金－金熱圧縮を容易にするように構成される。例えば、非平面性は、約１ミクロン～約３ミクロンの範囲内にあり得る。
底部基板１２６は、底部基板上部接地平面１３５Ａ上に複数の底部基板－基板接合バンプ３１０Ｃ及び３１０Ｄをさらに含み、底部基板－基板接合バンプ３１０Ｃ及び３１０Ｄは、上部基板（図３Ａ～図３Ｂ中の項目１１２、図３Ｃに図示せず）への底部基板１２６の接合を容易にするように構成される。好ましくは、図示のように、底部基板上面１３２は、第１の底部基板－基板接合バンプ３１０Ｃ及び第２の底部基板－基板接合バンプ３１０Ｄをさらに含む。好ましくは、底部基板－基板接合バンプ３１０Ｃ及び３１０Ｄは、底部基板上面１３２を約５ミクロンの厚さにめっきすることによって形成される。
図３Ｅ及び図３Ｆに以下でより詳細に示されるように、底部基板－基板接合バンプ３１０Ｃ及び３１０Ｄは、接合中に上部基板－基板接合バンプ（図３Ａ～図３Ｂ中の項目３１０Ａ及び３１０Ｂ、図３Ｃに図示せず）と嵌合するように構成される。
底部基板１２６は、底部基板上部接地平面１３５Ａ上に複数の底部スタンドオフバンプ３２０Ｃ及び３２０Ｄをさらに含む。必須ではないが好ましくは、図示のように、底部スタンドオフバンプ３２０Ｃ及び３２０Ｄは、基板－基板接合バンプ３１０Ｃ及び３１０Ｄよりも幅広い。必須ではないが好ましくは、図示のように、底部スタンドオフバンプ３２０Ｃ及び３２０Ｄは、基板－基板接合バンプ３１０Ｃ及び３１０Ｄよりも大きい。必須ではないが好ましくは、図示のように、底部スタンドオフバンプ３２０Ｃ及び３２０Ｄは、基板－基板接合バンプ３１０Ｃ及び３１０Ｄよりも幅広い。必須ではないが好ましくは、図示のように、底部スタンドオフバンプ３２０Ｃ及び３２０Ｄは、基板－基板接合バンプ３１０Ｃ及び３１０Ｄよりも大きい。したがって、底部スタンドオフバンプ３２０Ｃ及び３２０Ｄは互いに接合しない。
底部スタンドオフバンプ３２０Ｃ及び３２０Ｄは、底部基板１２６への底部カバー１０６の接合中に、底部基板－基板接合バンプ３１０Ｃ及び３１０Ｄのうちの１又は複数の圧潰を防止するように構成される。必須ではないが好ましくは、図示のように、底部スタンドオフバンプ３２０Ｃ及び３２０Ｄは、底部基板－基板接合バンプ３１０Ｃ及び３１０Ｄよりも大きい。必須ではないが好ましくは、図示のように、底部スタンドオフバンプ３２０Ｃ及び３２０Ｄは、底部基板－基板接合バンプ３１０Ｃ及び３１０Ｄよりも幅広い。したがって、底部スタンドオフバンプ３２０Ｃ及び３２０Ｄは、底部基板－基板接合バンプ３１０Ｃ及び３１０Ｄに接合しない。
図３Ｄは、底部基板底部接地平面１８０上の底部基板－カバーバンプ３０４Ａ及び３０４Ｂを使用して底部基板１２６に接合し、底部アセンブリ３４０を作成した後の底部カバー１０６を示す。同じく、底部基板１２６は、底部基板底面１２８及び底部基板上面１３２を含む。同じく、底部基板１２６は、底部基板上部接地平面１３５Ａ上に複数の底部基板－基板接合バンプ３１０Ｃ及び３１０Ｄをさらに含み、底部基板－基板接合バンプ３１０Ｃ及び３１０Ｄは、上部基板（図３Ａ～図３Ｂ中の項目１１２、図３Ｄに図示せず）への底部基板１２６の接合を容易にするように構成される。同じく、底部基板１２６は、底部基板上部接地平面１３５Ａ上に複数の底部スタンドオフバンプ３２０Ｃ及び３２０Ｄをさらに含む。
圧潰後の底部基板－カバーバンプ３０４Ａ及び３０４Ｂのサイズの低減が示されている。この段階では、例示的な圧力は約６００メガパスカル（ＭＰａ）である。
好ましくは、底部スタンドオフバンプ３２０Ｃ及び３２０Ｄは、底部基板上面１３２を約５ミクロンの厚さにめっきすることによって形成される。図３Ｅ及び図３Ｆにより詳細に示されているように、底部スタンドオフバンプ３２０Ｃ及び３２０Ｄは、底部基板１２６への底部カバー１０６の接合中に、底部基板－基板接合バンプ３１０Ｃ及び３１０Ｄのうちの１又は複数の圧潰を防止するように構成される。第１の底部スタンドオフバンプ３２０Ｃは、上部基板－基板接合バンプ（図３Ａ～図３Ｂ中の項目３１０Ａ～３１０Ｂ、図３Ｃに図示せず）の両方からオフセットされる。同様に、第２の底部スタンドオフバンプ３２０Ｄも、上部基板－基板接合バンプ（図３Ａ～図３Ｂ中の項目３１０Ａ～３１０Ｂ、図３Ｃに図示せず）の両方からオフセットされる。
第１の底部スタンドオフバンプ３２０Ｃはまた、上部スタンドオフバンプ（図３Ａ～図３Ｂ中の項目３２０Ａ～３２０Ｂ、図３Ｃに図示せず）の両方からオフセットされる。同様に、第２の底部スタンドオフバンプ３２０Ｄも、上部スタンドオフバンプ（図３Ａ～図３Ｂ中の項目３２０Ａ～３２０Ｂ、図３Ｃに図示せず）の両方からオフセットされる。したがって、底部基板１２６への底部カバー１０６の接合中に、接合からのすべての圧力が底部スタンドオフバンプ３２０Ｃ及び３２０Ｄと底部接合バンプ３１０Ｃ及び３１０Ｄとの間で分散し、底部基板－基板接合バンプ３１０Ｃ及び３１０Ｄが変形されるのを防止する。
図３Ｅ～図３Ｆは、底部基板１２６への上部基板１１２の接合を示す。底部基板（図３Ｃ～図３Ｄ中の項目１２６、図３Ａに図示せず）への上部基板１１２の接合は、上部基板１１２と底部基板１２６との間の垂直電気接続を作成する。同じく、上部基板１１２は、上部基板上面１１４及び上部基板底面１２０を含む。同じく、底部基板１２６は、底部基板底面１２８及び底部基板上面１３２を含む。
図３Ｃ～図３Ｄ中の底部基板上部接地平面１３５Ａ上の底部基板－基板接合バンプ３１０Ｃ及び３１０Ｄは、接合中に上部基板底部接地平面１２２Ａ上の上部基板－基板接合バンプ３１０Ａ及び３１０Ｂと整列し、嵌合するように構成される。例えば、図示のように、上部基板－基板接合バンプ３１０Ｃは、接合中に上部基板－基板接合バンプ３１０Ａと嵌合するように構成される。例えば、図示のように、上部基板－基板接合バンプ３１０Ｄは、接合中に上部基板－基板接合バンプ３１０Ｂと嵌合するように構成される。
上部基板底部接地平面１２２Ａ上の上部スタンドオフバンプ３２０Ａ及び３２０Ｂは、上部基板１１２への上部カバー１０２の接合中に、上部基板－基板接合バンプ３１０Ａ及び３１０Ｂのうちの１又は複数の圧潰を防止するように構成される。
上部基板１１２への上部カバー１０２の接合は、上部基板上部メタライゼーション１１６と上部カバーメタライゼーション１４５との間の垂直電気接続を作成する。同様に、底部基板１２６への底部カバー１０６の接合は、底部基板上部メタライゼーション１３５と底部カバーメタライゼーション１４９との間の垂直電気接続を作成する。
上部カバー１０２、上部基板１１２、底部基板１２６、及び底部カバー１０６の接合は、基準メタライゼーションを形成し、基準メタライゼーションは、ａ）上部カバーメタライゼーション１４５、ｂ）基準上部基板上部メタライゼーション、ｃ）上部基板に含まれる基準上部基板スルー基板ビア、ｄ）基準上部基板底部メタライゼーション、ｅ）基準底部基板上部メタライゼーション、ｆ）底部基板に含まれる基準底部基板スルー基板ビア、ｇ）基準底部基板底部メタライゼーション、及びｈ）底部カバーメタライゼーション１４９のうちの１又は複数を含む。
底部基板上部接地平面１３５Ａ上の底部スタンドオフバンプ３２０Ｃ及び３２０Ｄは、底部基板１２６への底部カバー１０６の接合中に、底部基板－基板接合バンプ３１０Ｃ及び３１０Ｄのうちの１又は複数の圧潰を防止するように構成される。第１の上部スタンドオフバンプ３２０Ａは、底部基板－基板接合バンプ３１０Ｃ～３１０Ｄの両方からオフセットされる。同様に、第２の上部スタンドオフバンプ３２０Ｂも、底部基板－基板接合バンプ３１０Ｃ～３１０Ｄの両方からオフセットされる。
底部スタンドオフバンプ３２０Ｃは、上部基板－基板接合バンプ３１０Ａ～３１０Ｂの両方からオフセットされる。同様に、底部スタンドオフバンプ３２０Ｄも、上部基板－基板接合バンプ３１０Ａ～３１０Ｂの両方からオフセットされる。
したがって、底部アセンブリへの上部アセンブリの接合中に、接合からのすべての圧力が、上部基板－基板接合バンプ３１０Ａ、３１０Ｂ並びに底部基板－基板接合バンプ３１０Ｃ及び３１０Ｄ上にある。
図３Ｅでは、互いに接合する直前の上部アセンブリ３３０及び底部アセンブリ３４０が見られる。同じく、上部アセンブリ３３０は、上部カバー１０２及び上部基板１１２を含む。同じく、底部アセンブリ３４０は、底部カバー１０６及び底部基板１２６を含む。
同じく、上部アセンブリ３３０は、上部カバー１０２及び上部基板１１２を含む。同じく、上部基板１１２は、上部基板上面１１４及び上部基板底面１２０を含む。同じく、底部基板１２６は、底部基板底面１２８及び底部基板上面１３２を含む。
同じく、上部基板底面１２０は、上部スタンドオフバンプ３２０Ａ及び３２０Ｂを含む。同じく、底部基板上面１３２は、底部基板上部接地平面１３５Ａ上に底部基板－基板接合バンプ３１０Ｃ及び３１０Ｄを含む。同じく、底部基板１３２は、上部基板底部接地平面１２２Ａ上に底部スタンドオフバンプ３２０Ａ及び３２０Ｂをさらに含む。上部基板－基板接合バンプ（図３Ｅ中の項目３１０Ａ、図３Ｆに図示せず）は、底部基板－基板接合バンプ（図３Ｅ中の項目３１０Ｃ、図３Ｆに図示せず）と結合して第１の結合接合バンプ３５０Ａを形成し、第１の結合接合バンプ３５０Ａは、上部基板１１２を底部基板１２６に接合するのを助けるように構成される。同様に、上部基板－基板接合バンプ（図３Ｅ中の項目３１０Ｂ、図３Ｆに図示せず）は、底部基板－基板接合バンプ（図３Ｅ中の項目３１０Ｄ、図３Ｆに図示せず）と結合して第２の結合接合バンプ３５０Ｂを形成し、第２の結合接合バンプ３５０Ｂは、上部基板１１２を底部基板１２６に接合するのを助けるように構成される。
上部基板上部接地平面（図３Ａ～図３Ｂ中の項目１１６Ａ）及び上部基板底部接地平面（図３Ａ～図３Ｂ中の項目１２２Ａ）は、図３Ａ～図３Ｄに示されている作製工程が完了した後、もはや見えず、したがって、上部基板上部接地平面（図３Ａ～図３Ｂ中の項目１１６Ａ）及び上部基板底部接地平面（図３Ａ～図３Ｂ中の項目１２２Ａ）は、図３Ｅ～図３Ｆに示されていない。同様に、底部基板底部接地平面（図３Ｃ～図３Ｄ中の項目１８０）及び底部基板上部接地平面（図３Ｃ～図３Ｄ中の項目１３５Ａ）は、図３Ａ～図３Ｄに示されている作製工程が完了した後、もはや見えず、したがって、底部基板底部接地平面（図３Ｃ～図３Ｄ中の項目１８０）及び底部基板上部接地平面（図３Ｃ～図３Ｄ中の項目１３５Ａ）は、図３Ｅ～図３Ｆに示されていない。
図３Ｆは、上部アセンブリ３３０と底部アセンブリ３４０とを一緒に接合し、それにより、完全なＨフレームデバイス１００を作成した直後の瞬間を示す。
図３Ｆでは、上部基板－基板接合バンプ（図３Ａ～図３Ｂ及び図３Ｅ中の項目３１０Ａ及び３１０Ｂ）及び底部基板－基板接合バンプ（図３Ｃ～図３Ｅ中の項目３１０Ｃ及び３１０Ｄ）の接合及び圧潰後、上部基板－基板接合バンプ（図３Ａ～図３Ｂ及び図３Ｅ中の項目３１０Ａ及び３１０Ｂ）と底部基板－基板接合バンプ（図３Ｃ～図３Ｅ中の項目３１０Ｃ及び３１０Ｄ）とは、結合して、接合された単一のバンプになる。
図４は、マイクロエレクトロニクスＨフレームデバイスを作製するための方法４００のフローチャートである。
方法４００における工程の順序は、図４に示されている又は以下の説明に記載される順序に制約されない。工程のうちのいくつかは、最終結果に影響を与えることなく異なる順序で行われ得る。
工程４１０において、マイクロエレクトロニクスＨフレームデバイスにおいて使用可能な上部カバーが微細加工される。次いで、ブロック４１０は、制御をブロック４２０に移す。
工程４２０において、マイクロエレクトロニクスＨフレームデバイスにおいて使用可能な底部カバーが微細加工される。次いで、ブロック４２０は、制御をブロック４３０に移す。
工程４３０において、マイクロエレクトロニクスＨフレームデバイスにおいて使用可能な上部基板の上面と、マイクロエレクトロニクスＨフレームデバイスにおいて使用可能な底部基板の底面とが、ウエハの前面上に一緒に作製され、上部基板の上面は上部基板上部メタライゼーションを含み、底部基板の底面は底面底部メタライゼーションを含む。例えば、上部基板は、パターンめっきされ、ビアエッチングされる。例えば、底部基板は、パターンめっきされ、ビアエッチングされる。次いで、ブロック４３０は、制御をブロック４３５に移す。
工程４３５において、中間基板メタライゼーションが作製される。次いで、ブロック４３５は、制御をブロック４４０に移す。
工程４４０において、上部基板は、上部カバーに接合される。次いで、ブロック４４０は、制御をブロック４５０に移す。
工程４５０において、底部基板は、底部カバーに接合される。次いで、ブロック４５０は、制御をブロック４６０に移す。
工程４６０において、上部基板は中間基板メタライゼーションの上面に接合され、底部基板は中間基板メタライゼーションの底面に接合され、それにより、上部基板と底部基板との間の垂直電気接続を作成する。次いで、ブロック４６０はプロセスを終了する。
ＨフレームＳｉＣコアチップ及びシリコンサブカバーチップのために使用される作製プロセスは、重要な追加機能の鍵である。
作製プロセス及び本発明の概念は、アルコーブ、壁、島、半島、及び閉鎖チャンバなど、シリコンサブカバー内の幾何学的形状の使用によって、広範囲の機能を可能にする。
微細加工によって達成される優れた寸法正確度、並びにエンクロージャの内部の凹部及び内部の表面の表面平滑性が、本発明の利点である。追加の利点は、再現性の高い特性及び性能を有し、電気損失が低いデバイスを製造する能力を含む。機械加工、放電加工（ＥＤＭ）、電鋳など、従来の機械的製造技法によって作られた従来技術のエンクロージャは、０．２ミル～１ミルの範囲内の公差を有し、これは、本明細書で説明される半導体技術によって提供される精度よりも１～２桁大きい。
例えば、例示的なエンクロージャ内の微細加工された内面は、約９．４μｍの山対谷粗さを有する従来技術の機械加工された銅ハウジングと比較して、２μｍ未満、すなわち１．３μｍの山対谷粗さを有する。したがって、本発明の実施形態は、７倍を超える平滑性の改善を提供する。
シリコン及びＳｉＣの組立てを達成するために導電性エポキシペーストを利用することができるが、導電性ペーストは、滲出、厚さ変動、空隙及び電気的接触不良など、並びに配置確度に関して、制御するのがより困難な技法を提供する。
ビアに関して、高絶縁電磁ビアフェンスを形成するために、基板上の対向する表面上の接地メタライゼーションを接続する直径１００ミクロンの金属化されたスルー基板ビアが使用される。シミュレーションは、それらのビアを使用して、４００ミクロン（μｍ）の最小ピッチにおいて離間したときに２０ＧＨｚにおいて最高４０デシベル（ｄＢ）の高絶縁を提供することができることを示している。ビアフェンス及び金めっきされたシリコンエンクロージャ壁は、２つの分離された回路の個々の要素が、それら自体の電磁的に遮蔽されたキャビティに効果的に入れられて、クロスカップリングを最小限に抑えることを可能にする。スルーウエハビアは、上部カバーと底部カバーとの間のＲＦリターン電流のための実質的に連続的な接地連続性を促進し、作製後のフィルタのプローブ試験を可能にする。
本発明の実施形態のさらなる利点は、金めっきされたシリコンエンクロージャ壁及びビアフェンスによって形成された「壁」を使用してチャネルを絶縁することができるだけでなく、それらを使用して個々の要素を絶縁することもできることである。本発明の実施形態によれば、個々の要素間の電気的絶縁は、従来技術のオープンフェイスプリント設計に見られる望ましくないクロスカップリングを排除し、したがって、迅速な開発及びコンパクトなレイアウトを可能にする。
本発明の実施形態のまたさらなる利点は、それらが温度にわたって安定しており、素晴らしい製造再現性を提供し、機械的応力の下で信頼性があり、大量生産における低コストを提供し、異物破片（ＦＯＤ）防止のために完全に封止されることである。
本発明の実施形態の別の利点は、それらが、片面の従来技術と比較して２倍の「深い」コンパクションを提供し、効果的に回路面積を半減することである。
本発明の実施形態の追加の利点は、追加の基板を使用する従来技術の技法と比較して、現在、受動構成要素を基板上に直接プリントすることができることである。本発明の実施形態のまたさらなる利点は、従来技術の平面フィルタで必要とされるサブカバーの必要性を排除し、それにより、中央ウェブに垂直な方向の、すなわち「Ｚ」方向のコンパクションを促進することである。
本発明の実施形態のさらに追加の利点は、ハウジング床面積における、すなわち「Ｘ－Ｙ」平面におけるコンパクションを低減することである。本発明の実施形態は、構成要素基板の設置のためのヘッドルームを確保する必要性、及び構成要素基板の再加工のためのヘッドルームを確保する必要性のうちの１又は複数を排除する。さらに、本発明の実施形態は、コンパクトなチャネライゼーションの容易な作成を可能にする。本発明の実施形態は、ガラスビーズ、垂直ピン、リボンボンド、中央ウェブ、プラグ、及び異なる層のうちの１又は複数を含む多くの個別の構成要素を含む、中央ウェブを有する従来技術のデバイスよりも１００倍コンパクトなデバイスを提供する。著しく対照的に、本発明の実施形態は、上部カバー、上部基板、底部基板、及び底部カバーを含む単純な単一の４層設計を採用し、それにより、新規かつ完全に異なる方法論によって同等のトポロジを達成する。
本発明の実施形態のさらなる利点は、デバイスのサイズ及びデバイスの重量のうちの１又は複数が、上部カバー及び底部カバーのうちの１又は複数における半導体の使用によって低減されることである。
本発明の実施形態のさらに追加の利点は、上部カバー及び底部カバーのうちの１又は複数の微細加工及びめっきのうちの１又は複数が、正確なキャビティコンパクション、ＲＦ絶縁、及び容易な大量生産のうちの１又は複数を可能にすることである。例えば、約１３０ミクロンの厚さを有する壁が、マイクロストリップの設計において可能である。
本発明の実施形態の別の利点は、均質な金－金ボンドを作成するために使用される熱圧着が、極めて強いボンド及び高確度の整列のうちの１又は複数を可能にすることである。本発明の実施形態のさらなる利点は、高確度の整列が、手動組立てを必要とせずに、自動化されたＨフレーム構築及び環境保護のうちの１又は複数を可能にすることである。
本発明の実施形態のさらに他の利点は、カバーに機械加工されたバンプ及び基板上に作成されたバンプのうちの１又は複数が、強い金－金熱圧縮を生成することである。
信号経路のために硬質基板及び高精度マイクロエレクトロニクスめっきを使用することは、より高精度のめっき技法、相互接続のための一貫した大量生産ビアを可能にする。さらに、透明な基板を使用することが、選択的に採用され得る。これは、信頼性の高い信号伝送のためのビアの一貫した整列のために、接合中の層間の整列の増加を提供し得る。さらに、スルーウエハビアを使用することも選択的に採用され得、これは、Ｈフレームの層間の信号と接地の両方について高度に一貫した相互接続の大量生産を可能にし、それにより、手動組立ての必要性を低減する。
本発明の実施形態は、高い精度及び再現性で任意の輪郭の壁を作成する能力を提供する。
本発明の実施形態によって提供される別の利点は、従来のＨフレーム内の金属中央ウェブを概念的な３層プリント回路基板（ＰＣＢ）で置き換えることによって、追加のコンパクションが提供されることである。凝縮されたルーティング及びより高い構成要素数のうちの１又は複数により、本発明の実施形態によって、より高いコンパクションが提供される。
本発明の実施形態のまたさらなる利点は、大きい製造ばらつき及び電界漏れのうちの１又は複数のリスクを招きながら、多くの入り組んだ部品及び複雑な組立て手順を必要とする、従来技術のフィードスルー遷移を排除することである。著しく対照的に、本発明の実施形態は、単一の製造工程における両方のチップの製造を可能にする。
本発明の実施形態のまたさらなる利点は、それらが、リターン損失及び挿入損失に対する最適な性能のための追加コストなしでの入り組んだ特徴を有するＲＦ遷移の設計を可能にし、特に、同じカバーの下の他の領域に対するほぼ完全な絶縁が提供されることを含む。
本発明の実施形態のまたさらなる利点は、低い挿入損失及び高いリターン損失を含む。図２Ｄ中のグラフ２５０によって示されているように、挿入損失２５４は、周波数帯域２５８全体にわたって約０．２ｄＢ未満である。同じく図２Ｄ中のグラフ２５０によって示されているように、リターン損失２５６は、周波数帯域２５８全体にわたって約２０ｄＢを超える。
本発明の実施形態によって提供されるさらなる利点は、複数の位置における遷移が基板内で同時に形成され得ることである。
開示されたマイクロエレクトロニクスＨフレームデバイスには、いくつかの明確な利点がある。このデバイスは、収縮しやすい、従来技術のより柔らかいプリント回路基板層及び従来技術の低温同時焼成セラミック（ＬＴＣＣ）層よりもはるかに良好に画定された形状を有する硬質基板を提供する。より良好に画定された幾何学的形状は、線路インピーダンス及び損失など、より良好に制御されたＲＦ特性、したがって、より予測可能なＲＦ性能を暗示する。
本発明の実施形態のまたさらなる利点は、従来技術の従来の機械加工されたＨフレームハウジングの典型的な寸法である約１０２ミルと比較して、接地平面内の端壁及び切り欠きを含むフィードスルー遷移のサイズが、厚さ８ミルの２つの基板のスタックでは約３０ミルであることである。本発明の実施形態のさらなる利点は、遷移領域において１０倍以上の節約を提供することである。本発明の実施形態によって提供されるまた別の利点は、追加の部品を作成するか、又はそれらを作るのに必要とされる追加の製造工程を追加する必要なしに、フィードスルー遷移を提供することである。本発明の実施形態と従来の従来技術の機械加工されたＨフレームデバイスとの間の主な違いは、本発明の実施形態がコンパクトでコストのかからない垂直フィードスルーを提供することである。
本発明の実施形態の追加の利点は、三次元フィールドチャネライゼーション及び絶縁を提供することである。本発明の実施形態は、回路要素が、近接して、ただし壁を間に挟んで配置されることを可能にし、これは、潜在的なカップリングを排除し、したがって、よりコンパクトなレイアウトをもたらす。したがって、本発明の実施形態の別の利点は、回路レイアウトのコンパクションである。
マイクロエレクトロニクスＨフレームデバイスは、確度、精度、及び高い再現性のうちの１又は複数を提供する、環境的及び電磁的に封止された回路パッケージを提供する。
本発明の実施形態のさらなる利点は、エッチングされたビアが、より小さいビア直径及びより小さいビアピッチのうちの１又は複数を提供することである。さらに、本発明の実施形態によれば、数万個に達することもある所与の基板内のすべてのビアが同時に作製され、均一性、一貫性、及び品質のうちの１又は複数を促進する。
本発明の実施形態は、メタライゼーションをパターニングする際に高い精度を提供する。本発明の実施形態の代表的な線幅誤差は、典型的には少なくとも１０倍高い典型的な線幅誤差を有する従来技術の技術と比較して、約１ミクロンである。
本発明の実施形態は、独立型パッケージを含む。本発明の実施形態は、他の構成要素を直接作ることができるか、又は他の構成要素を接合することができる上位レベルアセンブリを含む。
エレクトロニクスモジュールを構築するための開示された新しい方法、及び新しい電子デバイスは、サイズ、重量、及び電力（ＳＷＡＰ）の一桁の低減を容易にする。開示された新しい方法及び新しいデバイスは、高品質ＲＦ製品に備わったＲＦ完全性をも提供する。
深いコンパクション、マイクロエレクトロニクス精度、並びに前例のないＲＦルーティング柔軟性及び製造再現性を有する劇的に異なるエレクトロニクスデバイスシステムについて説明する。
本発明の実施形態の別の利点は、利用可能である伝送線路スタイルの汎用性である。開示されたマイクロエレクトロニクスＨフレームデバイスは、ＲＦ伝送線路が、マイクロストリップ、共面導波路（ＣＰＷ）、及びストリップ線路のうちの１又は複数を使用して構築されることを可能にする。この柔軟性は、設計者が、最適なＲＦ性能のために異なる領域において適切な線路タイプを選択することを可能にする。
エッチングされたビアは、他の技術におけるパンチされた又は穿孔されたビアとは異なり、追加の利点を提供する。エッチングにより、ビア直径とビアピッチの両方がより小さくなり、基板内のすべてのビア、場合によっては数万個のビアが同時に作られ、より均一な、又は一貫した品質が得られる。
本発明の実施形態のまたさらなる利点は、スタック内の２つのウエハを結合することが、本質的に、従来の機械加工されたＨフレームにおいて４０～１６０ミルの範囲内の典型的な薄さを有する中央ウェブを、わずか数ミクロンの厚さであり得る薄い金属層に圧壊することである。有限の厚さから「０」の厚さの中央ウェブへの変更は、従来のフィードスルーの必要性を排除する。より重要なことに、中央ウェブの圧壊は、設計パラダイムを平面技術の使用に変更し、平面技術において、最適なＲＦ性能のためにパターニングされたメタライゼーションにおいて実現される入り組んだ特徴が、現在、追加コストなしで可能である。
本発明の実施形態のさらなる利点は、従来技術に対して容易な組立てである。本発明の実施形態によれば、スタック内の２つのカバーと２つのウエハとを結合することは、マイクロエレクトロニクスＨフレームアセンブリを完成させる。これは、金属ハウジングが、最初に、機械加工され、めっきされ、次いで、複数の基板及び構成要素を取り付けられなければならず、次いで、サブカバーが設置されなければならないなど、従来の機械加工されたＨフレームと比較して、多大なコスト節約をもたらす。
本発明の実施形態によって提供される別の利点は、汎用性のある垂直壁である。カバーは、異物破片（ＦＯＤ）防止のためにパッケージを完全に封止するだけでなく、必要に応じて垂直壁をも提供する。例えば、垂直壁は、ＲＦ経路のチャネライゼーション、安定性のためのキャビティのデモーディング、及び垂直遷移設計における良好な絶縁を提供する。
マイクロエレクトロニクスＨフレーム内の垂直フィードスルー（図２Ｅ）は、基板上のパターニングされたメタライゼーション、スルー基板ビア、及び微細加工されたカバーによって提供される垂直金属壁のうちの１又は複数を含む。遷移は、リターン損失及び挿入損失に対する最適な性能のための追加コストなしでの入り組んだ特徴、特に、同じカバーの下の他の領域に対するほぼ完全な絶縁を備えて設計される。
本発明の実施形態のさらなる利点は、エスケープラインとスパイラルターンとの間の距離が、代表的な従来技術のエアブリッジの約３ミクロンから約２００ミクロンのウエハ厚さまで増加することである。間隔の増加は容量結合を低減し、それにより、製造ばらつきに対する性能感度を低減するのを助ける。
上記の代表的な実施形態は、例示的な構成においていくつかの構成要素を用いて説明されたが、他の代表的な実施形態が異なる構成及び／又は異なる構成要素を使用して実装され得ることが、当業者には理解されよう。例えば、いくつかの工程及びいくつかの構成要素の順序を本発明の機能を実質的に損なうことなく変えることができることが、当業者には理解されよう。本発明の実施形態の変形形態の数はほぼ無限であることが、当業者にさらに理解されよう。例えば、３つ以上のウエハを含むスタックが使用され得る。例えば、３つのウエハが使用される場合、４つの金属層、４つの異なる垂直ＲＦ遷移、及び５面封止カバー及び入出力からエスケープするための２つの金属層が存在することになる。例えば、「上部」及び「底部」のそれぞれの指定は任意である。そのような指定は、本発明を実質的に変えることなく、逆転させることができ、又は他の方法で変更することができる。例えば、基板上にめっきされる代わりに、接合バンプは、上部カバー及び底部カバーのうちの１又は複数の上にめっきされ得る。
例えば、上部基板信号ビアの数は、任意であり、提供された特定の例に限定されない。例えば、上部基板接地ビアの数は、任意であり、提供された特定の例に限定されない。例えば、底部基板信号ビアの数は、任意であり、提供された特定の例に限定されない。例えば、底部基板接地ビアの数は、任意であり、提供された特定の例に限定されない。
本明細書で詳細に説明された代表的な実施形態及び開示された主題は、限定ではなく例及び例示として提示された。説明された実施形態の形態及び詳細の様々な変更が行われ得、本発明の範囲内にとどまる同等の実施形態をもたらすことが、当業者には理解されよう。したがって、上記の説明における主題は、例示として解釈されるものであり、限定的な意味で解釈されるものではないことが意図される。

Claims (23)

  1. ２つ以上の基板のスタックであって、前記基板のスタックが上部基板及び底部基板を含み、前記底部基板への前記上部基板の接合が、前記上部基板と前記底部基板との間の垂直電気接続を作成し、前記上部基板の上面が上部基板上部メタライゼーションを含み、前記底部基板の底面が底部基板底部メタライゼーションを含む、２つ以上の基板のスタックと、
    前記上部基板と前記底部基板との間に位置する中間基板メタライゼーションと、
    前記基板のスタックの上部側に接合された微細加工された上部カバーと、
    前記基板のスタックの底部側に接合された微細加工された底部カバーと
    を含む、マイクロエレクトロニクスＨフレームデバイス。
  2. 前記基板のスタックが上部基板と底部基板の両方を含む、請求項１に記載のデバイス。
  3. 前記上部基板の上面及び前記底部基板の底面が、ウエハの前面上に一緒に作製される、請求項２に記載のデバイス。
  4. 前記上部基板と前記底部基板との間に位置するメタライゼーションをさらに含む、請求項２に記載のデバイス。
  5. 前記上部基板の上面が上部基板上部メタライゼーションを含み、前記上部基板の底面が上部基板底部メタライゼーションを含み、前記上部基板が、前記上部基板上部メタライゼーションと前記上部基板底部メタライゼーションとを接続する金属化された上部基板スルー基板ビアをさらに含み、前記金属化された上部基板スルー基板ビアが、前記上部基板上部メタライゼーションと前記上部基板底部メタライゼーションとの間の第１の垂直電気接続を形成する、請求項２に記載のデバイス。
  6. 前記底部基板の底面が底部基板底部メタライゼーションを含み、前記底部基板の上面が底部基板上部メタライゼーションを含み、前記底部基板が、前記底部基板上部メタライゼーションと前記底部基板底部メタライゼーションとを接続する金属化された底部基板スルー基板ビアをさらに含み、前記金属化された底部基板スルー基板ビアが、前記底部基板上部メタライゼーションと前記底部基板底部メタライゼーションとの間の第２の垂直電気接続を形成する、請求項５に記載のデバイス。
  7. 前記底部基板への前記上部基板の接合が、前記上部基板底部メタライゼーションと前記底部基板上部メタライゼーションとの間の第３の垂直電気接続を作成する、請求項６に記載のデバイス。
  8. 前記第１の垂直電気接続を使用して、前記上部基板上部メタライゼーションが、前記上部カバーの外側において前記上部基板底部メタライゼーションに電気的に接続され、前記上部基板底部メタライゼーションの形状が、前記上部カバーの外側における前記第１の垂直電気接続を前記上部カバーの内側における第１の垂直電気接続に接続し、前記第１の垂直電気接続を使用して、前記上部基板底部メタライゼーションが、前記上部カバーの内側で前記上部基板上部メタライゼーションに電気的に接続される、請求項７に記載のデバイス。
  9. 前記第２の垂直電気接続を使用して、前記底部基板底部メタライゼーションが、前記底部カバーの内側において前記底部基板上部メタライゼーションに電気的に接続され、前記底部基板上部メタライゼーションの形状が、前記底部カバーの内側における前記第２の垂直電気接続を前記上部カバーの外側における前記第３の垂直電気接続に接続し、前記第３の垂直電気接続を使用して、前記底部基板上部メタライゼーションが、前記上部カバーの外側において前記上部基板底部メタライゼーションに電気的に接続され、前記第１の垂直電気接続を使用して、前記上部基板底部メタライゼーションが、前記上部カバーの外側において前記上部基板上部メタライゼーションに電気的に接続される、請求項７に記載のデバイス。
  10. 前記第１の垂直電気接続を使用して、前記上部基板上部メタライゼーションが前記上部基板底部メタライゼーションに電気的に接続され、前記第３の垂直電気接続を使用して、前記上部基板底部メタライゼーションが前記底部基板上部メタライゼーションに電気的に接続され、前記第２の垂直電気接続を使用して、前記底部基板上部メタライゼーションが前記底部基板底部メタライゼーションに電気的に接続される、請求項７に記載のデバイス。
  11. 前記底部基板への前記上部基板の接合が、１又は複数の信号メタライゼーションを形成し、前記信号メタライゼーションの各々が、
    ａ．信号上部基板上部メタライゼーション、
    ｂ．前記上部基板に含まれる信号スルー基板ビア、
    ｃ．信号上部基板底部メタライゼーション、
    ｄ．信号底部基板上部メタライゼーション、
    ｅ．前記底部基板に含まれる信号スルー基板ビア、及び
    ｆ．信号底部基板底部メタライゼーション
    のうちの２つ以上の相互接続を含む、請求項７に記載のデバイス。
  12. 前記上部カバーが上部カバーメタライゼーションを含む、請求項１に記載のデバイス。
  13. 前記底部カバーが底部カバーメタライゼーションを含む、請求項１に記載のデバイス。
  14. 前記上部基板への前記上部カバーの接合が、前記上部基板上部メタライゼーションと前記上部カバーメタライゼーションとの間の第１の垂直電気接続を作成し、前記底部基板への前記底部カバーの接合が、前記底部基板上部メタライゼーションと前記底部カバーメタライゼーションとの間の第２の垂直電気接続を作成する、請求項７に記載のデバイス。
  15. 前記上部カバー、前記上部基板、前記底部基板及び前記底部カバーの接合が、基準メタライゼーションを形成し、前記基準メタライゼーションが、
    ａ．前記上部カバーメタライゼーション、
    ｂ．基準上部基板上部メタライゼーション、
    ｃ．前記上部基板に含まれる基準上部基板スルー基板ビア、
    ｄ．基準上部基板底部メタライゼーション、
    ｅ．基準底部基板上部メタライゼーション、
    ｆ．前記底部基板に含まれる基準底部基板スルー基板ビア、
    ｇ．前記基準底部基板底部メタライゼーション、及び
    ｈ．前記底部カバーメタライゼーション
    のうちの１又は複数を含む、請求項１４に記載のデバイス。
  16. マイクロエレクトロニクスＨフレームデバイスを作製するための方法であって、
    前記デバイスにおいて使用可能な上部カバーを微細加工することと、
    前記デバイスにおいて使用可能な底部カバーを微細加工することと、
    ウエハの前面上に一緒に、前記デバイスにおいて使用可能な上部基板の上面と、前記デバイスにおいて使用可能な底部基板の底面とを作製することであって、前記上部基板の前記上面が上部基板上部メタライゼーションを含み、前記底部基板の前記底面が底面底部メタライゼーションを含む、作製することと、
    中間基板メタライゼーションを作製することと、
    前記上部基板を前記上部カバーに接合することと、
    前記底部基板を前記底部カバーに接合することと、
    前記上部基板を前記中間基板メタライゼーションの上面に接合し、前記底部基板を前記中間基板メタライゼーションの底面に接合し、それにより、前記上部基板と前記底部基板との間の垂直電気接続を作成することと
    を含む、方法。
  17. 前記作製する工程が、前記上部基板を前記上部カバーに接合する際に使用可能な上部基板－カバー接合バンプを作製することを含む、請求項１６に記載の方法。
  18. 前記上部基板－カバー接合バンプが、接合中に圧潰され、それにより、前記上部基板のわずかな非平面性を補償し、それにより、強い金－金熱圧縮を容易にするように構成される、請求項１７に記載の方法。
  19. 前記作製する工程が、前記底部基板を前記底部カバーに接合する際に使用可能な底部基板－カバー接合バンプを作製することを含む、請求項１６に記載の方法。
  20. 前記底部基板－カバー接合バンプが、接合中に圧潰され、それにより、前記底部基板のわずかな非平面性を補償し、それにより、強い金－金熱圧縮を容易にするように構成される、請求項１９に記載の方法。
  21. 前記作製する工程は、
    上部基板－基板接合バンプ及び上部スタンドオフバンプを含む上部基板を作製し、底部基板－基板接合バンプ及び底部スタンドオフバンプを含む底部基板を作製することであって、前記上部スタンドオフバンプが、前記上部基板への前記上部カバーの接合中に前記上部基板－基板接合バンプの圧潰を防止するように構成され、前記底部スタンドオフバンプが、前記底部基板への前記底部カバーの接合中に前記底部基板－基板接合バンプの圧潰を防止するように構成され、前記上部スタンドオフバンプが、前記底部スタンドオフバンプからオフセットされ、前記上部スタンドオフバンプが、前記底部基板－基板接合バンプからオフセットされ、前記底部スタンドオフバンプが、前記上部スタンドオフバンプからオフセットされ、前記底部スタンドオフバンプが、前記上部基板－基板接合バンプからオフセットされ、前記上部スタンドオフバンプが、前記上部基板－基板接合バンプと前記底部基板－基板接合バンプとの間の接合に影響を与えることを回避するように、すべての他のバンプから離間し、前記底部スタンドオフバンプが、前記上部基板－基板接合バンプと前記底部基板－基板接合バンプとの間の接合に影響を与えることを回避するように、すべての他のバンプから離間している、作製すること
    をさらに含む、請求項１６に記載の方法。
  22. 前記上部カバーを微細加工する工程が、上部基板－カバー接合バンプを作製することを含み、前記底部カバーを微細加工する工程が、底部基板－カバー接合バンプを作製することを含む、請求項１６に記載の方法。
  23. ２つ以上の基板のスタックであって、前記基板のスタックが上部基板及び底部基板を含み、前記上部基板の上面及び底面の底部基板が、ウエハの前面上に一緒に作製され、前記上部基板及び前記底部基板のうちの少なくとも１つが、伝送線路、フィルタ、電力スプリッタ、カプラ、及び別の電子的構成要素のうちの少なくとも１つを含み、前記底部基板への前記上部基板の接合が、前記上部基板と前記底部基板との間の垂直電気接続を作成し、前記上部基板の前記上面が上部基板上部メタライゼーションを含み、前記底部基板の前記底面が底部基板底部メタライゼーションを含む、２つ以上の基板のスタックと、
    前記上部基板と前記底部基板との間に位置する中間基板メタライゼーションと、
    前記基板のスタックの上部側に接合された微細加工された上部カバーであって、前記上部カバーが上部カバーメタライゼーションを含む、微細加工された上部カバーと、
    前記基板のスタックの底部側に接合された微細加工された底部カバーであって、前記底部カバーが底部カバーメタライゼーションを含む、微細加工された底部カバーと
    を含む、マイクロエレクトロニクスＨフレームデバイス。
JP2023549908A 2021-03-11 2022-02-04 マイクロエレクトロニクスｈフレームデバイス Pending JP2024510384A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/198,700 2021-03-11
US17/198,700 US20220289559A1 (en) 2021-03-11 2021-03-11 Microelectronics h-frame device
PCT/US2022/015204 WO2022191937A1 (en) 2021-03-11 2022-02-04 Microelectronics h-frame device

Publications (1)

Publication Number Publication Date
JP2024510384A true JP2024510384A (ja) 2024-03-07

Family

ID=80447404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023549908A Pending JP2024510384A (ja) 2021-03-11 2022-02-04 マイクロエレクトロニクスｈフレームデバイス

Country Status (5)

Country Link
US (1) US20220289559A1 (ja)
EP (1) EP4305669A1 (ja)
JP (1) JP2024510384A (ja)
TW (1) TW202240800A (ja)
WO (1) WO2022191937A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109803523B (zh) * 2019-02-23 2021-01-29 华为技术有限公司 一种封装屏蔽结构及电子设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6128195A (en) * 1997-11-18 2000-10-03 Hestia Technologies, Inc. Transfer molded PCMCIA standard cards
US8390047B2 (en) * 2008-11-14 2013-03-05 Faquir Chand Jain Miniaturized implantable sensor platform having multiple devices and sub-chips
US9168743B1 (en) * 2014-07-31 2015-10-27 Chung Hua University Nozzle device
US9761547B1 (en) * 2016-10-17 2017-09-12 Northrop Grumman Systems Corporation Crystalline tile

Also Published As

Publication number Publication date
TW202240800A (zh) 2022-10-16
WO2022191937A1 (en) 2022-09-15
EP4305669A1 (en) 2024-01-17
US20220289559A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
EP1094541B1 (en) Millimeter wave multilayer assembly
US20080290959A1 (en) Millimeter wave integrated circuit interconnection scheme
EP2013937A2 (en) Planar mixed-signal circuit board
US11706851B2 (en) RF circuit and enclosure having a micromachined interior using semiconductor fabrication
CN104332413A (zh) 一体化集成t/r组件芯片的3d组装方法
Li et al. Embedded wafer level packaging for 77-GHz automotive radar front-end with through silicon via and its 3-D integration
US6803252B2 (en) Single and multiple layer packaging of high-speed/high-density ICs
EP3151276B1 (en) Methods to improve bga package isolation in radio frequency and millimeter wave products
US4901041A (en) High-performance package for monolithic microwave integrated circuits
EP3956942A1 (en) Integrated structures with antenna elements and ic chips employing edge contact connections
JP2024510384A (ja) マイクロエレクトロニクスｈフレームデバイス
US10847469B2 (en) CTE compensation for wafer-level and chip-scale packages and assemblies
Hou et al. Micropackaged compact switchable filters with high isolation in 3-D TSV-MEMS process
JP5789701B1 (ja) 伝送モード変換装置
US20220295629A1 (en) Radio frequency crossover with high isolation in microelectronics h-frame device
CN210489608U (zh) 一种满足Ka波段TR组件封装的陶瓷外壳
US20240106123A1 (en) Rf modules with an enclosure having a micromachined interior using semiconductor fabrication
CN112687617B (zh) 绝缘子针的制备方法及绝缘子针
Crump et al. A Substrate-less Process for Heterogeneous Integration of mm-Wave Circuits
JP5545904B1 (ja) 導波管マイクロストリップ線路変換器
JP4559029B2 (ja) 高周波集積回路マイクロシステム・アセンブリ
JP2024035168A (ja) 半導体製造を用いて微細加工された内部を有する筐体を有するｒｆモジュール
US20220157747A1 (en) Systems for millimeter-wave chip packaging
US20210391633A1 (en) Integrated circulator system
Müller et al. Improved design options and microwave performance by combining thin film with LTCC