JP2024506420A - プロトグラフ準巡回極性コードおよび関連する低密度生成行列ファミリ - Google Patents

Abstract

データ通信および格納システムは、確実にうまく転送するための誤り制御技術を必要とする。極性コーディングは、このような誤り制御技術のための最新の前方誤り訂正コードとして用いられてきた。しかしながら、逐次除去に基づいた従来のデコーディングは、成績が悪く、完了までのレイテンシが長いという欠点がある。極性コードの因子グラフは多くの短いサイクルを有するので、並列化可能な信念伝搬デコーディングも適切に機能しない。本発明の方法およびシステムは、計算複雑度およびレイテンシを高めることなく高いコーディング利得および高いスループットを達成するために高度に並列化可能なデコーディングが実現されるように、極性コーディングファミリのためのプロトグラフリフティング拡張を導入することによって問題を解決するための方法を提供する。本発明は、凍結ビットの割当ておよび置換の山登り最適化によって短いサイクルを排除することにより、反復的なメッセージ受渡しが適切に機能することを可能にする。

Description

本発明は、概して、データ格納およびデータ送信のための誤り訂正符号の分野に関し、より特定的には、プロトグラフベースの準巡回極性コードおよびその一般化された低密度生成行列ファミリのための方法およびシステムに関する。

低密度パリティチェック（low-density parity-check：ＬＤＰＣ）コードに基づいた容量アプローチ型の順方向誤り訂正（forward error correction：ＦＥＣ）は、データ格納、無線データ送信システム、および光データ送信システムの信頼性向上に大きく寄与してきた。ＬＤＰＣコードは、サイズＭ×Ｎのパリティチェック行列（parity-check matrix：ＰＣＭ）「Ｈ」を用いる。ここで、ＭおよびＮは、それぞれパリティビットの数およびコードワードビットの長さを表わす。コードレートは、コードワード長ごとの正味の情報ビット、すなわちＫ／Ｎとして定義され、この場合、情報ビットの数は多くてもＫ＝Ｎ－Ｍである。バイナリＬＤＰＣコードの場合、ＰＣＭは「０」または「１」で構成される。ガロア体サイズがＱである非バイナリの場合、ＰＣＭの要素は０からＱ－１の整数で形成される。ＰＣＭは、Ｎビットコードワードに対するＭ個のパリティ方程式が全てゼロになるように有効なコードワードを制限する。すなわち、バイナリコードに関してモジュール２の演算ではｘＨ^Ｔ＝０（［.］^Ｔは転置を示す）であり、ここで、ｘは、Ｎビットのバイナリコードワードを表わす行ベクトルである。ＬＤＰＣコードのＰＣＭは因子グラフまたは二部グラフで表現することができ、Ｎ個のコーディングされたビットは変数ノード（variable node：ＶＮ）で示され、Ｍ個のパリティチェックはチェックノード（check node：ＣＮ）で示される。ＰＣＭの（ｉ,ｊ）番目の要素がゼロ以外である場合、ｉ番目のＣＮとｊ番目のＶＮとが因子グラフにおいて相互に接続される。典型的には、ＬＤＰＣコードは、並列化可能な信念伝搬（belief-propagation：ＢＰ）デコーディングによってデコードすることができ、これは、ＶＮおよびＣＮにおいて特定のルールを用いて信念メッセージを伝搬させて、例えば対数尤度比（log-likelihood ratio：ＬＬＲ）の形式でチャネル出力を前提として潜在的な誤りを補正する。ＢＰデコーディングは、階層化されたラウンドロビンおよびフラッディング等の特定のスケジューリングに従って、sum-productアルゴリズム、delta-minアルゴリズムおよびmin-sumアルゴリズム等の反復的なメッセージ受渡しを用いる。

プロトグラフコードは、ＬＤＰＣコードまたは累積反復累積（accumulate-repeat-accumulate：ＡＲＡ）コードを設計するために導入されたものであり、ＰＣＭ中の１′はサイズＱ×Ｑの置換行列と置き換えられ、０′はサイズＱ×Ｑの全ゼロ行列と置き換えられる。置換サイズＱはリフティングサイズとも呼ばれる。実際の因子グラフは、コンパクトなプロトグラフから、リフティング演算によって形成され、この場合、同じ短いグラフをＱ回複製し、複製されたグラフにわたってエッジを置換する。これは、置換されたメッセージ交換による結合でのＱ倍のＬＤＰＣコードの並列使用と同等である。コードワード長全体はＱＮにまで増大する。置換行列の最も典型的な選択は、サイズＱ×Ｑの単位行列をｓの位置だけ巡回的に右シフトすることによって得られる重み１の巡回行列であり、ここで、ｓは設計すべき巡回シフト値である。この場合、プロトグラフＬＤＰＣコードは、準巡回（quasi-cyclic：ＱＣ）ＬＤＰＣコードと呼ばれる。ＱＣ ＬＤＰＣコードは多くの実用的な利点を有する。例えば、ｉ）巡回置換はハードウェアにおいて実施するのが容易である。ｉｉ）基本ＰＣＭは、そのコードワード長がＱ分の１だけ短いので設計するのがより容易である。ｉｉｉ）プロトグラフコードは、元のＰＣＭが高密度であっても、リフティング係数Ｑが増加するにつれてより低密度になり得る。ｉｖ）因子グラフにおける短いサイクルは巡回シフト設計によって容易に増加させることができる。従来の規則的なＱＣ ＬＤＰＣコードの最大周長が１２であることが示された。ここで、周長（girth）はコードグラフにおける最短サイクルの長さである。ＢＰデコーディングをループ状グラフにおいて適切に機能させるために、コード周長を最大化することが特に重要である。いくつかの不規則なＱＣ ＬＤＰＣコードの場合、１２よりも大きい周長が実現可能であることが示された。周長を最大化することによって短いサイクルが排除されると仮定すると、ＱＣ ＬＤＰＣコードの性能は、プロトグラフ内のメッセージ経路にわたって相互情報を追跡するプロトグラフ外部情報転送（protograph extrinsic information transfer：Ｐ－ＥＸＩＴ）技術によって分析することができる。プロトグラフは正確な因子グラフよりもＱ倍コンパクトであるので、Ｐ－ＥＸＩＴ分析はＱＣ ＬＤＰＣコードに対してより効率的である。

［技術的課題］
モデムシステムでは、空間結合された（spatially-coupled：ＳＣ）ＬＤＰＣコード等のＱＣ ＬＤＰＣコードを用いて、シャノン限界に近い誤り訂正性能が実用化されてきた。しかしながら、高ＬＤＰＣ性能を追求した結果、消費電力および回路規模が著しく増大した。従って、性能と計算複雑度との間で適切に兼ね合いを図ることは実用的なシステムにとってより重要である。加えて、近年の高性能ＬＤＰＣコードは、通常、長いデコーディングレイテンシを引起こす非常に長いコードワード長を必要とするのに対して、モノのインターネット（Internet-of-Things：ｌｏＴ）アプリケーションおよびマシン間（machine-to-machine：Ｍ２Ｍ）通信等のレイテンシ制約付きシステムにとっては、ＦＥＣコードはより短い方が好ましい。さらに、ＬＤＰＣコードは、一般に、コード設計がＰＣＭ最適化に基づいているのに対して、コードワード生成がサイズＮ×Ｋの対応する生成行列（generator matrix：ＧＭ）「Ｇ」を必要とするので、効率的なエンコーディングに適していない。ＧＭは、通常、ＧＨ^Ｔ＝０を満たして、Ｋビットの情報データｕからＮビットのコードワードｘをｘ＝ｕＧとして生成するように、ＰＣＭのガウス消去法を必要とする。

近年、ブロック長が短い場合にＬＤＰＣコードの代わる代替的な容量アプローチ型コードとして、極性コードが大いに注目を集めてきた。極性コードは、逐次除去（successive cancellation：ＳＣ）デコーディングの単純なアルゴリズムであっても、いわゆる分極現象により、任意のチャネルでチャネル容量を漸近的に達成できることが判明した。密度進化（density evolution：ＤＥ）等のエンコーダ設計法に加えて、逐次除去リスト（successive cancellation list：ＳＣＬ）デコーディングおよびＢＰリストデコーディングを含むいくつかのデコーダアルゴリズムが開発された。ＳＣＬデコーディングであれば、極性コードは最先端のＬＤＰＣコードに大いに匹敵するものである。特に、ＳＣＬデコーディング性能が埋込み型の巡回冗長検査（cyclic-redundancy check：ＣＲＣ）多項式に大いに依存していること、および、適切に設計されたＣＲＣコードによって極性ＣＲＣ連結コードの最小ハミング距離を増大できることが判明した。これまでに、例えば、非バイナリ極性コード、混合されたカーネル極性コード、不規則な極性コード、連結された極性コード、畳み込み極性コード、および極性ターボ積コード等の極性コーディングに基づく様々な拡張バージョンも文献において提案されてきた。

極性コードはＰＣＭではなくＧＭに基づいているので、ＬＤＰＣコードとは異なり、エンコーディングおよびデコーディングをともに余分な計算なしに系統的に実行することができる。極性ＳＣＬデコーディングの対数線形複雑度は長いコードワードに対するＬＤＰＣ ＢＰデコーディングの線形複雑度と比べると大きな不利点であるが、デコーディングレイテンシを減らすためにより短いブロックサイズが好ましい場合には有利であることが分かっている。短いブロック長では典型的なＬＤＰＣデコーディングよりも極性デコーディングが効率的であることが実証された。これにより、レイテンシが重要となるシステムのための有力な候補として極性コードが推進されてきた。

しかしながら、極性ＳＣＬデコーディングは、レイテンシがより長くなってしまうという逐次デコーディングアルゴリズムの性質のために、並列実装にあまり適していない。並列化可能なＢＰデコーディングが極性デコーディングのために使用可能であるにもかかわらず、４という本質的に短い周長のためにＢＰデコーディングが極性コードに対して十分に機能しないという問題が長年にわたって存在してきた。非バイナリ極性コードおよび極性積コードは限定的な並列性を部分的に提供することができるが、エンコーディングおよびデコーディングに関する計算複雑度が規則的なバイナリ極性コードと比べて著しく高くなる。

本発明のいくつかの実施形態は、データ通信およびデータ格納には、連続して確実に送信するための誤り制御技術が必要であるという認識に基づいている。順方向誤り訂正として、逐次除去デコーディングを用いることによってチャネル容量を達成するために極性コーディングが実証された。しかしながら、逐次除去デコーディングは、その性能が不良であり完了までのレイテンシが長いという欠点を有する。極性コードの因子グラフは多くの短いサイクルを有するので、並列化可能な信念伝搬デコーディングも適切に機能しない。本発明の方法およびシステムは、計算複雑度およびレイテンシを高めることなく高いコーディング利得および高いスループットを達成するために高度に並列化可能なデコーディングが実現されるように、極性コーディングファミリのためのプロトグラフリフティング拡張を導入することによって、上述の問題を解決するための方法を提供する。本発明は、凍結ビット割当ておよびプロトグラフ置換の山登り最適化により短いサイクルを排除することによって反復的なメッセージ受渡しが適切に機能することを可能にする。いくつかの実施形態は、準巡回（ＱＣ）置換を用いて、ハードウェア実装に適した高度に並列化可能な構造を実現する。また、別の実施形態は、プロトグラフにおけるプロト分極単位の不規則なプルーニングを用いて複雑度、レイテンシおよび短いサイクルの数をさらに低減させる。これにより、プロトグラフリフティングなしに、浅い分極段階の性能を従来の深い分極段階よりも優れたものにすることができる。いくつかの実施形態は、任意の線形コードの生成行列を多段階分解でさらに一般化して、極性型低密度生成行列（low-density generator matrix：ＬＤＧＭ）コードファミリを構築する。いくつかの実施形態は、階段状に空間結合する、低レイテンシのウィンドウ化されたスケジューリングを可能にする。

本開示は、プロトグラフ設計に基づいた新しい極性コーディングを提供するものであり、完全に並列な短い極性コードが中間分極段階において計算なしの置換メッセージ交換と結合されることで、高いコーディング利得、低い計算複雑度、低デコーディングレイテンシ、および高スループット処理が同時に実現される。本発明の方法およびシステムは、いくつかの実施形態ではプロト分極単位で巡回置換を有し擬似巡回（ＱＣ）極性コードと呼ばれるプロトグラフベースの極性コードの新規なファミリを提供する。巡回シフト値が適切であれば、ＱＣ極性コードはコードグラフ内の短いサイクルを排除することができ、これにより、ＢＰデコーディングが従来の極性コードに対して十分に機能しないという長年にわたる問題の解決に向けて顕著な飛躍的進歩が達成される。ＱＣ極性コードでは、高度に並列な短い極性コードが結合されることにより、より短い極性コードの場合と同程度に低い計算複雑度を維持しながら、より長い極性コードに匹敵する性能を達成する。

本開示は、ＬＤＰＣコードまたは累積反復累積（ＡＲＡ）コードを設計するためのＰＣＭのリフティング演算に基づいた従来のいずれのプロトグラフコードとも異なっている。本発明の方法およびシステムは、ＬＤＰＣコードとは異なり、低密度生成行列（ＬＤＧＭ）を設計するためのＧＭのリフティング演算に向けてプロトグラフの概念を一般化する。コードはＧＭに基づいているので、従来のプロトグラフＬＤＰＣコードとは異なり、エンコーディングは困難ではない。加えて、本発明は、分極演算のＧＭをリフティングすることによって多段階構造を提供し、これにより、プロト分極の新しい概念を実現して、チャネル容量にアプローチするための分極現象を達成する。プロトグラフＬＤＧＭコードのいくつかの実施形態の場合、プロトグラフベースの極性コードを実現することにより、極性コーディングに固有の構造化されたエンコーディングおよびデコーディングの利点が達成される。具体的には、従来の極性コードで用いられている分極単位を、プロト変数ノードおよびプロトチェックノードからなるプロト分極単位に置換えて、リフティング演算により複数ビットを同時に処理する。いくつかの実施形態は、プロトグラフの特別な事例として、プロト分極単位における巡回置換を用いて、リフティング演算によって複製された高度に並列化可能なＱＣ極性コードを用いる。これにより、計算複雑度を高めることなく、但しコード設計における自由度は高めつつ、ハードウェアに配慮した並列的なエンコーディングおよびデコーディングが実現される。

ＱＣ極性コードは、プロトグラフリフティング係数とともに計算複雑度を著しく低下させることができる。さらに、本発明は、山登り法によって、プロトグラフ極性コードの短いサイクルを排除して周長を増加させることができる。短いサイクルを排除することにより、ＢＰデコーディングがＱＣ極性コードに対して適切に機能することが可能となる。分極段階が浅いＱＣ極性コードによって、より深い分極コードの競合性能を達成することができる。いくつかの実施形態では、プロトグラフ内のループを切断するためにプロト分極単位を不規則にプルーニングすることで、複雑度のさらなる低下および性能の改善が達成される。

いくつかの実施形態は、極性コードの計算複雑度およびデコーディングレイテンシが、ＬＤＰＣコードとは異なり、コードワードビット数の対数線形関数のオーダであるという認識に基づいている。従って、コードワードの長さを短くすることにより、必要な計算複雑度だけでなくデコーディングレイテンシも大幅に減らすことができる。本開示は、巡回メッセージ交換に加えて、複雑度を高めることなく完全に並列に実装される複数の短い極性エンコーダおよびデコーダを用いるための方法およびシステムを提供する。これにより、従来の短い極性コードよりも良好に機能させつつ、より短い極性コードと同等に低い計算複雑度および低デコーディングレイテンシが実現される。

いくつかの実施形態は、極性コードが深い分極段階に関するシャノン限界に近い最適なコーディング性能に向けて収束する一方で、複数の極性コードを空間的に結合することによって、コード長がより短い場合のその実用的な誤り訂正性能を改善可能であるという別の認識に基づいている。本発明の方法は、浅い分極によって、複雑度を高めることなくより深い分極が提供するのと同等の性能を達成することを可能にする。いくつかの実施形態は、凍結ビット位置が異なっている不均一な短い極性コードの空間結合によって実現される。例えば、階段状リフティング演算との空間結合により、いくつかの実施形態の場合、コードワード長が無限に長い場合に低レイテンシのウィンドウ化デコーディングが可能となる。

いくつかの実施形態の場合、複数の巡回冗長検査（ＣＲＣ）コードが、空間的に結合されたエンコーダにわたって埋込まれており、このため、各ビットプレーンが増分的な凍結ビットとして独立して決定され得る。本発明の方法は、増分的な凍結ビットを用いることにより、反復的メッセージ受渡しアルゴリズムの収束を加速させる。いくつかの実施形態は、信念メッセージの大きさに基づいた確率的硬判定を用いて硬判定候補のリストを作成して、有効なＣＲＣコードワードとなる可能性を向上させる。高リフティング係数を用いると、いくつかの実施形態では、複合的なＣＲＣ冗長性に起因するレート損失が無視出来るほど些細なものになり得る。

いくつかの実施形態は、プロトグラフにおいて適切な置換行列を用いることによって極性コードの周長を有意に増加させることができる一方で、従来の極性コードは本質的に周長が４であるという認識に基づいている。従来の極性コードは、周長が短いため、ＢＰデコーディング等の反復デコーディングではうまく機能しない。なぜなら、メッセージ受渡しがしばしばコードグラフの短いサイクルループにトラップされてしまうからである。本発明の方法は、山登り法を用いることでさらに複雑度を高める必要のない置換および巡回シフトを伴うプロトグラフリフティング演算することによって、短いサイクルを排除するための方法を提供する。ＱＣ極性コードのＢＰデコーディングは最先端のＳＣＬデコーディングに匹敵し得る。ＢＰデコーディングにより、高度に並列なデコーディングが実現されて、デコーディング処理のスループットが増大する。

いくつかの実施形態は、プロトグラフ極性コードが、同様の態様で従来のＱＣ ＬＤＰＣ設計のために確立された技術を使用できるという認識に基づいている。ＱＣ極性コードのための適切な巡回シフト値は、周長を増加させるために貪欲法および山登り法で設計することができる。プロトグラフ極性コードは、因子グラフ全体と比較してコンパクトであるため、コード設計がより効率的になり得る。加えて、本発明は、有限反復ＢＰデコーディングのためにＰ－ＥＸＩＴ進化を用いることにより、凍結ビット位置および不規則なプルーニングならびにシフト値を設計するための方法およびシステムを提供する。加えて、プロトグラフ極性コードは、リフティング係数を調整することによって２の冪乗を超えてコードワード長の柔軟性を高めるという利点を有する。これらのプロトグラフコード仕様は、信号対ノイズ比等のチャネル統計の事前知識に従って適応的に制御される。

いくつかの実施形態は、極性コードの生成行列（ＧＭ）が多段階分極演算に分解されるという認識に基づいている。本開示の方法は、線形ブロックコードの任意の生成行列を複数のより単純な段階に分解するための方法を提供する。例えば、ハミングコードおよびＢＣＨ（Bose-Chaudhuri-Hocquenghem）コード等の巡回コードを系統的に拡張し、対応する多項式係数で指定される複数の分極段階に分解することができる。分解された多段階演算は、さらに、プロト分極単位として表現されて、高周長を有する一般化されたＬＤＧＭプロトグラフを作成する。線形コーディングＧＭに基づく一般化されたＬＤＧＭプロトグラフは、極性コードに類似した複数の分極段階および凍結ビットを有するので、極性型ＬＤＧＭコードと呼ばれる。ＬＤＧＭプロトグラフは、同じ多段階プロト分極をリフティング係数で複製し、複製された段階間で分極単位を置換して、小規模なプロトグラフに基づいた大規模な因子グラフを提供する。この複製および置換のプロセスはリフティング演算と称される。プロトグラフＬＤＧＭコードは、そのＰＣＭを計算しなくてもエンコーディングおよびデコーディングがそのＧＭに基づく同じグラフィカル構造を共有するという利点を有する一方で、従来のＬＤＰＣプロトグラフは、そのＰＣＭに基づくデコーディングに対してのみ優れたものであり、そのエンコーディングはそのＧＭ対応物を生成するために複雑度を高めることを必要とする。

いくつかの実施形態は、メッセージ受渡しをプロトグラフにわたって適応的にスケジューリングすることで、プロトグラフ極性型ＬＤＧＭコードのためのＢＰデコーディング反復の必要回数を減らすという認識に基づいている。メッセージ受渡しスケジュールは、貪欲なアニーリング最適化法によりＰ－ＥＸＩＴ進化に基づいて設計される。有限のリフティング係数を確率論的な相互情報更新として考慮に入れることにより、デコーディングの収束をさらに加速させることができる。一実施形態では、スケジューリング設計は、チャネル出力データを前提として適応的に実行される。さらに別の実施形態は、メッセージ受渡しルールおよび量子化精度に応じて、適応スケジューリングポリシーを選択するために、相互の情報パターンを前提としてルックアップテーブルを用いる。

いくつかの実施形態は、通信チャネルのパラメータの変化に対する極性コードの適応性が、パラメータの値に依存するものであるという認識に基づいている。当該パラメータは、例えば、コードワード中のデータビットの数を定義するパラメータと、エンコードされたコードワード中の凍結ビットの位置を指定するデータインデックスセットを定義するパラメータと、エンコードされたコードワード中のパリティビットの数を定義するパラメータと、分極カーネルを定義するパラメータと、分極段階の深さを定義するパラメータと、リフティングサイズを定義するパラメータと、基本生成行列を定義するパラメータと、プロト分極単位における置換を定義するパラメータと、空間結合を定義するパラメータと、非アクティブ化された分極の選択を定義するパラメータと、ＣＲＣ埋込みを定義するパラメータと、メッセージ受渡しルールを定義するパラメータと、デコーディング反復戦略を定義するパラメータと、インターリーバを定義するパラメータと、硬判定ルールを定義するパラメータとの組合せ等である。

これらのパラメータは、本明細書ではプロトグラフ仕様パラメータと称される。プロトグラフ仕様パラメータを用いて設計されたプロトグラフコードは、本明細書ではプロトグラフ極性型ＬＤＧＭコードと称される。プロトグラフ極性型ＬＤＧＭコードを用いてソースデータをエンコードするエンコーダは、本明細書ではプロトグラフ極性エンコーダと称される。プロトグラフ極性エンコーダによってエンコードされたノイズのあるコードワードをデコードするデコーダは、本明細書ではプロトグラフ極性デコーダと称される。重みが１である巡回置換行列を用いるプロトグラフ極性エンコーダ（デコーダ）は、本明細書ではＱＣ極性エンコーダ（デコーダ）と称される。

例えば、いくつかの実施形態は、極性コードの複製を使用し、そのコードワードの長さは比較的短いので、短いレイテンシおよび低い複雑度でデコーディングを実行することができる。この場合、各デコーディングにより信念メッセージ情報を前後に伝搬させることで潜在的な誤りが訂正される。この反復極性エンコーディングおよびデコーディングアーキテクチャの場合、例えば、様々なコードレート、様々な凍結ビット位置、様々なコードワード長、様々なインタリーブ、および様々な分極カーネルを用いて、短い極性コードを結合することによって誤り訂正性能を向上させる。さらに別の実施形態では、極性エンコーディングアーキテクチャを異なる分極段階間で置換することで、畳み込みエンコーディングおよびウィンドウ化デコーディングを実現して、デコーディングレイテンシを低減させる。テールバイティングは、長い畳み込みプロトグラフ極性型ＬＤＧＭコードのためにゼロパディングの有無に係わらず用いられる。複雑度を減らし、性能を向上させるために、このプロトグラフ極性型ＬＤＧＭコードアーキテクチャは、いくつかのプロト分極演算を不規則に非アクティブ化することによってさらに一般化される。いくつかの実施形態では、非アクティブ化プロト分極演算は、様々な非バイナリカーネルおよび高次カーネルならびに多重重み置換を伴うことにより、さらに一般化される。

従って、いくつかの実施形態は、通信チャネルを介して送信機から受信機にデータを確実に転送するための方法を開示する。当該方法は、ソースデータを受入れるステップと、当該ソースデータをプロトグラフ極性型ＬＤＧＭコードでエンコードしてエンコードされたコードワードを生成するステップとを含む。当該プロトグラフ極性型ＬＤＧＭコードは、コードワード中のデータビットの数を定義するパラメータと、プロト分極段階の深さを定義するパラメータと、エンコードされたコードワード中の凍結ビットの位置を指定するデータインデックスセットを定義するパラメータと、エンコードされたコードワード中のパリティビットの数を定義するパラメータと、プロトグラフリフティングサイズを定義するパラメータと、シフト値で基本生成行列を定義するパラメータと、中間ビットの置換の不規則性を定義するパラメータと、極性コード中の分極カーネルの不規則性を定義するパラメータと、空間結合の不規則性を定義するパラメータと、極性エンコーディングの様々な段階での非アクティブ化されたプロト分極の選択時における不規則性を定義するパラメータと、の組合せを含むパラメータのセットによって指定される。プロトグラフ極性型ＬＤＧＭエンコーダは、コードのパラメータを用いてソースデータをエンコードする。当該方法はさらに、エンコードされたコードワードを変調するステップと、変調されたメッセージを通信チャネルを介して送信するステップと、ノイズのあるバージョンである変調されたメッセージを受信するステップと、復調されたコードワードをデコードして、メッセージ受渡しによって元のソースデータを確実に取出すステップとを含む。

いくつかの実施形態は、通信チャネルを介してデータを確実に送信するための送信機および受信機の対を有するシステムを開示する。送信機は、通信チャネルを介してデータを確実に送信するために上述の方法を実行する。受信機は、メッセージ受渡しによって元のソースデータを確実に取出すために上述の方法を実行する。

本発明のいくつかの実施形態に従うと、デジタルデータをエンコードするための、コンピュータにより実現されるエンコーディング方法が提供される。エンコーディング方法は、コード仕様に基づいて極性型低密度生成行列（ＬＤＧＭ）コードのプロトグラフ構造を定義するステップを１つ以上のコンピューティングプロセッサに実行させることができ、コード仕様は、プロト分極の少なくとも２つの段階と、凍結ビット割当ての少なくとも１つのルールと、プロトグラフ置換の少なくとも１つのルールと、メッセージ受渡しの少なくとも１つのルールとを含む。当該方法は、入力デジタルデータとしてのソースビットストリームにアクセスするステップと、凍結ビット割当てのルールに従ってソースビットストリームと凍結ビットのセットとでデータ配列を初期化するステップと、プロト分極の全ての段階に渡るメッセージ受渡しのルールに従ってデータ配列を伝搬させるステップとを含む。伝搬させるステップは、さらに、（ａ）当該データ配列をプロト分極段階に、１つの段階から別の段階へと順次供給するステップを含み、当該プロト分極段階は少なくとも１つのプロト分極単位を含み、さらに、（ｂ）当該プロトグラフ置換のルールに従って当該プロト分極単位の各々において当該データ配列を置換するステップと、（ｃ）当該メッセージ受渡しのルールに従って当該プロト分極単位の各々において当該データ配列を修正するステップとを含む。当該コンピュータにより実現されるエンコーディング方法はさらに、当該修正されたデータ配列を指定された順序でコードワードに配置するステップと、当該コードワードを当該入力デジタルデータのエンコードされたデジタルデータとして提供するステップとを含む。

エンコーディングのための本方法は、通信チャネルを通じて発生し得る未知のノイズおよび誤りに対するロバスト性を高めることができる。加えて、反復方法によって凍結ビット割当てのルールおよびプロトグラフ置換のルールが決定されると、未知のノイズおよび誤りに対するロバスト性を更に高めることができ、反復方法は、プロトグラフの短いサイクルを排除することによりコード周長を最大化するとともに、凍結ビットの位置を最適化することにより、プロトグラフ外部情報転送において相互情報が最大化されるようにする。このエンコーディング方法は、従来の極性コードが長さ４の固有の短いサイクルを有しているために、ＢＰデコーディング等の並列化可能なデコーディングが使用できなくなるという長年にわたる問題を解決することができる。

さらに、本発明の他の実施形態は、ノイズのあるコードワードをデコードするための、コンピュータにより実現されるデコーディング方法を提供する。当該デコーディング方法は、コード仕様に基づいて極性型低密度生成行列（ＬＤＧＭ）コードのプロトグラフ構造を定義するステップを１つ以上のコンピューティングプロセッサに実行させることができる。当該コード仕様は、プロト分極の少なくとも２つの段階と、凍結ビット割当ての少なくとも１つのルールと、プロトグラフ置換の少なくとも１つのルールと、メッセージ受渡しの少なくとも１つのルールとを含む。当該デコーディング方法はさらに、
ノイズのあるコードワードについての信念メッセージを表わす入力データにアクセスするステップと、
当該プロトグラフにおける各エッジに関連付けられた左向きメッセージおよび右向きメッセージの配列を初期化するステップとを含む。当該プロト分極の第１の段階に供給する当該右向きメッセージは、当該凍結ビット割当てのルールに基づいて固定され、当該プロト分極の最後の段階に供給する当該左向きメッセージは、指定された順序で当該入力データに基づいて固定される。当該デコーディング方法はさらに、少なくとも１つの変数ノードおよび少なくとも１つのチェックノードを含む当該プロト分極の複数の段階にわたるメッセージ受渡しのルールに従って当該左向きメッセージおよび当該右向きメッセージを伝搬させるステップを含む。当該左向きメッセージおよび当該右向きメッセージは反復方法によって更新される。当該反復方法は、（ａ）メッセージ受渡しのルールに従って変数ノードおよびチェックノードの並列化可能なセットを選択するステップと、（ｂ）当該プロトグラフ置換のルールに従って、当該左向きメッセージおよび当該右向きメッセージのセットを着信メッセージとして当該選択された変数ノードおよびチェックノードに供給するステップと、（ｃ）当該メッセージ受渡しのルールに従って、当該選択された変数ノードおよびチェックノードにおける当該着信メッセージに基づいて発信メッセージのセットを計算するステップと、（ｄ）当該左向きメッセージおよび右向きメッセージのセットを、当該選択された変数ノードおよびチェックノードにおける当該発信メッセージと置き換えるステップと、（ｅ）当該メッセージ受渡しのルールに従って当該ステップ（ａ）～（ｄ）を指定された回数だけ繰返すステップとを含む。当該デコーディング方法はさらに、当該左向きメッセージのセットを指定された順序で出力メッセージとして選択するステップと、当該出力メッセージをデコードされたデジタルデータとして提供するステップとを含む。

従って、当該デコーディング方法は、反復的なメッセージ受渡しを利用して未知のノイズおよび誤りを訂正することによって誤り率を低下させることができる。本発明のこのデコーディング方法は、従来の極性コードが４という短い周長のために並列デコーディングに適用できないために、ＢＰデコーディング等の並列化可能なデコーディングが使用できなくなるという長年にわたる問題を解決することができる。本方法は、短い極性コードを複製して用いるのでデコーディングの複雑度を高めることなくデコーディングスループットを高めることができる。従って、従来の短い極性コードの場合と同程度に低い複雑度で高いエンコーディング利得が達成可能である。加えて、メッセージ受渡しのデコーディングは、高度に並列なデコーディングによりデコーディングの高速化を可能にする。

本発明のいくつかの実施形態は、エンコードされたデジタルデータを入力デジタルデータとしてソースビットストリームから生成するように構成されたエンコーダ回路を提供する。エンコーダ回路は、未知のノイズおよび誤りに対するロバスト性を高めることができる。当該エンコーダは、当該ソースビットストリームを受信するように構成されたエンコーダインターフェイスと、コンピュータにより実行可能なエンコーディング方法を格納するように構成された少なくとも１つのメモリバンクと、当該コンピュータにより実行可能なエンコーディング方法のステップを実行することによって、コードワードをエンコードされたデジタルデータとして当該入力デジタルデータから生成するように構成された１つ以上のコンピューティングプロセッサとを含む。当該エンコーディング方法のステップはさらに、コード仕様に基づいて極性型低密度生成行列（ＬＤＧＭ）コードのプロトグラフ構造を定義するステップを含み、当該コード仕様は、プロト分極の少なくとも２つの段階と、凍結ビット割当ての少なくとも１つのルールと、プロトグラフ置換の少なくとも１つのルールと、メッセージ受渡しの少なくとも１つのルールとを含む。当該ステップはさらに、当該凍結ビット割当ての少なくとも１つのルールに従って、当該ソースビットストリームと凍結ビットのセットとでデータ配列を初期化するステップと、当該プロト分極の段階全体にわたる当該メッセージ受渡しの少なくとも１つのルールに従って当該データ配列を伝搬させるステップとを含む。当該伝搬させるステップはさらに、（ａ）当該データ配列を当該プロト分極の少なくとも２つの段階に、１つの段階から別の段階へと順次供給するステップを含み、当該プロト分極の各段階は少なくとも１つのプロト分極単位を含み、さらに、（ｂ）当該プロトグラフ置換の少なくとも１つのルールに従って当該プロト分極単位の各々において当該データ配列を置換するステップと、（ｃ）当該メッセージ受渡しの少なくとも１つのルールに従って当該プロト分極単位の各々において当該データ配列を修正するステップとを含む。当該エンコーディング方法のステップはさらに、当該修正されたデータ配列を配置することにより、指定された順序に基づいて当該コードワードを当該エンコードされたデジタルデータとして生成するステップを含む。例えば、コンピュータにより実行可能なエンコーディング方法の実行ステップが、プロトグラフ置換のルールに従ったデータ交換によるエンコーディング方法のセットにわたって並列化および直列化されると、エンコーダ回路は、エンコーダのスループットをさらに高めることができる。

さらに、本発明のいくつかの実施形態は、ノイズのあるバージョンであるエンコードされたコードワードからデコードされたデジタルデータを生成するように構成されたデコーダ回路を提供する。当該デコーダ回路に従うと、未知のノイズおよび誤りを低減させることができる。当該デコーダ回路は、当該ノイズのあるエンコードされたコードワードを入力データとして受信するように構成されたデコーダインターフェイスと、コンピュータにより実行可能なデコーディング方法を格納するように構成された少なくとも１つのメモリバンクと、当該コンピュータにより実行可能なデコーディング方法のステップを実行することによって、当該デコーダインターフェイスからのエンコードされたコードワードから当該デコードされたデジタルデータを生成するように構成された１つ以上のコンピューティングプロセッサとを含む。当該デコーディング方法のステップは、コード仕様に基づいて極性型低密度生成行列（ＬＤＧＭ）コードのプロトグラフ構造を定義するステップを含み、当該コード仕様は、プロト分極の少なくとも２つの段階と、凍結ビット割当ての少なくとも１つのルールと、プロトグラフ置換の少なくとも１つのルールと、メッセージ受渡しの少なくとも１つのルールとを含む。当該デコーディング方法のステップはさらに、当該プロトグラフ構造における各エッジに関連付けられた左向きメッセージおよび右向きメッセージの配列を初期化するステップを含み、当該プロト分極の第１の段階に供給する当該右向きメッセージは、当該凍結ビット割当ての少なくとも１つのルールに基づいて固定され、当該プロト分極の最後の段階に供給する当該左向きメッセージは、当該エンコードされたコードワードに基づいて指定された順序で固定される。当該デコーディング方法のステップはさらに、少なくとも１つの変数ノードおよび少なくとも１つのチェックノードを含む当該プロト分極の当該少なくとも２つの段階にわたる当該メッセージ受渡しの少なくとも１つのルールに従って当該左向きメッセージおよび当該右向きメッセージを伝搬させるステップを含む。当該左向きメッセージおよび当該右向きメッセージは反復方法によって更新される。当該反復方法は、（ａ）メッセージ受渡しの少なくとも１つのルールに従って変数ノードおよびチェックノードの並列化可能なセットを選択するステップと、（ｂ）当該プロトグラフ置換の少なくとも１つのルールに従って、当該左向きメッセージおよび当該右向きメッセージのセットを着信メッセージとして当該選択された変数ノードおよびチェックノードに供給するステップと、（ｃ）当該メッセージ受渡しの少なくとも１つのルールに従って、当該選択された変数ノードおよびチェックノードにおける当該着信メッセージに基づいて発信メッセージのセットを計算するステップと、（ｄ）当該左向きのメッセージ左向きメッセージおよび右向きメッセージのセットを、当該選択された変数ノードおよびチェックノードにおける当該発信メッセージのセットと置き換えるステップと、（ｅ）当該メッセージ受渡しの少なくとも１つのルールに従って、当該ステップ（ａ）～（ｄ）を指定された回数だけ繰返すステップとを含む。当該デコーディング方法のステップはさらに、当該左向きメッセージのセットを指定された順序で選択することにより、出力メッセージをデコードされたデジタルデータとして生成するステップを含む。

さらに、本発明の別の実施形態は、通信チャネルを介してデジタルデータを転送するためのシステムを提供する。当該システムは、少なくとも１つのコンピューティングプロセッサと、少なくとも１つのメモリバンクと、送信機とを含む。当該送信機は、転送すべきソースデータを受入れるソースと、当該ソースデータをエンコードするためのエンコーダとを含み、当該エンコーダは、当該コンピュータにより実現されるエンコーディング方法を実行することによって、エンコードされたコードワードを生成する。当該送信機はさらに、エンコードされたコードワードを変調信号に変換するための変調器を含み、当該変調信号は、振幅変調、位相変調、直交振幅変調、位相シフトキーイング、周波数変調、直交周波数分割多重化、空間分割多重化、パルス位置変調、またはこれらの変形例に基づいている。当該送信機はさらに、当該変調信号を当該通信チャネルに送信するためのフロントエンドインターフェイスを含む。当該システムはさらに、有線媒体チャネル、無線媒体チャネル、光ファイバチャネル、真空自由空間チャネル、データ記憶媒体、またはこれらの変形例を含む通信チャネルと、受信機とを含む。当該受信機は、当該通信チャネルから出力信号を受信するためのフロントエンドインターフェイスと、当該チャネルの当該出力信号を復調するための復調器とを含む。当該復調器は、尤度情報を入力信念メッセージとして生成する。当該受信機はさらに、当該入力信念メッセージをデコードするためのデコーダを含み、当該デコーダは、当該コンピュータにより実現されるデコーディング方法を実行することによって、デコードされたコードワードを生成する。当該受信機はさらに、当該デコードされたコードワードを提供するためのシンクと、当該チャネルの知識に応じて、当該エンコーダおよび当該デコーダにおいて用いられるべき極性型低密度生成行列（ＬＤＧＭ）コードのコード仕様を定義するためのコントローラとを含む。当該コード仕様は、プロト分極の少なくとも２つの段階と、当該凍結ビット割当ての少なくとも１つのルールと、プロトグラフ置換の少なくとも１つのルールと、エンコーディングおよびデコーディングのためのメッセージ受渡しの少なくとも１つのルールとを含む。

本発明のシステムに従うと、未知のノイズおよび誤りを低減させることができる。さらに、パイプライン化されたデコーダの各々が、置換相互接続のセットを備えた並列デコーダのセットをさらに含む場合、デコーダのスループットをさらに高めることができる。さらに、パイプライン化されたエンコーダの各々が、置換相互接続のセットを備えた並列エンコーダのセットをさらに含む場合、エンコーダのスループットをさらに高めることができる。従って、開示されるエンコーダおよびデコーダはともに、毎秒テラビットを超えるデータスループットを必要とするデータセンタ相互接続等の高スループットデータを処理することができる。実装の複雑度が短い極性コードの場合と同程度に低く維持されるので、開示されるシステムは、極性型ＬＤＧＭコード用のエンコーダおよびデコーダを用いて、より低電力のデータ送信を実現することができる。

さらに別の実施形態は、デジタルデータを確実に転送するための上述の方法を実行するためにプロセッサによって実行可能なプログラムが具現化された非一時的なコンピュータ可読記憶媒体を開示する。

本開示の実施形態に従ったプロトグラフ極性コードおよび関連するＬＤＧＭコードのエンコーディングのためのシステムおよび方法は、誤り訂正およびデコーディングスループットの性能を向上させることができるとともに、リアルタイムハードウェアプロセッサの計算複雑度、デコーディングレイテンシ、および電力消費を低減させることもできる。

いくつかの実施形態に従った、デジタルデータの送信のための通信システムを示す機能図である。 いくつかの実施形態に従った、システムのエンコーダによって採用される例示的なエンコーディングを示す概略図である。 いくつかの実施形態に従った、メッセージ受渡しを処理するための、因子グラフとして表わされる分極単位を示す概略図である。 いくつかの実施形態に従った、システムのデコーダによって採用される例示的なデコーディングを示す概略図である。 いくつかの実施形態に従った、並列エンコーダを結合するために複数の分極単位の複製およびエッジの置換を行なうことにより複数のビットを同時に伝搬させる、プロト分極単位のための例示的なプロトグラフリフティング演算を示す概略図である。 いくつかの実施形態に従った、コードグラフの周長を増大させるためのプロトグラフ極性コードの短いサイクルと巡回シフト値とを例示的に示す図である。 いくつかの実施形態に従った、コードグラフの周長を増大させるためのプロトグラフ極性コードの短いサイクルと巡回シフト値とを例示的に示す図である。 いくつかの実施形態に従った、ＱＣ極性コードについての置換シフト値を最適化することによってプロトグラフにおける短いサイクルを排除するための周長最大化手順を示すブロック図である。 実施形態のいくつかに従った、プロトグラフ極性コードのためのデータビットに１つ以上のＣＲＣコードを埋込む例を示す概略図である。 実施形態のいくつかに従った、プロトグラフ極性コードのためのデータビットに１つ以上のＣＲＣコードを埋込む例を示す概略図である。 実施形態のいくつかに従った、プロトグラフ極性コードのためのデータビットに１つ以上のＣＲＣコードを埋込む例を示す概略図である。 実施形態のいくつかに従った、プロトグラフ極性コードのためのデータビットに１つ以上のＣＲＣコードを埋込む例を示す概略図である。 いくつかの実施形態に従った、チャネルを介して送信される埋込まれたＣＲＣコードを用いてコードワードをデコードするための方法を示すブロック図である。 いくつかの実施形態に従った、不均一なチャネルのためのビットインターリーブされたプロトグラフ極性コーディング済み変調を示す概略図である。 いくつかの実施形態に従った、不均一なチャネルについてのインターリーバおよびプロトグラフ極性コード構造のためのジョイント最適化手順を示すブロック図である。 いくつかの実施形態に従った、疎に選択された非アクティブなプロト分極単位を有する例示的な不規則なＱＣ極性コーディング構造を示す図である。 いくつかの実施形態に従った、短いサイクルを除去するための非アクティブ化プロトポラライザの影響を示す、２段階のＱＣ極性コードのための非アクティブなプロト分極単位を有する例示的な不規則なＱＣ極性コーディング構造を示す図である。 いくつかの実施形態に従った、不規則なＱＣ極性コーディング構造の非アクティブなプロトポラライザを選択するための方法を示すブロック図である。 いくつかの実施形態に従った、複製された極性エンコーダを空間的に結合するための方法を示す例示的な概略図である。 いくつかの実施形態に従った、複製された極性エンコーダを畳み込み結合するための方法を示す例示的な概略図である。 いくつかの実施形態に従った、ハミングコードから一般化された極性型ＬＤＧＭコードを構築するための方法を示す例示的な概略図である。 いくつかの実施形態に従った、ハミングコードから一般化された極性型ＬＤＧＭコードを構築するための方法を示す例示的な概略図である。 いくつかの実施形態に従った、高スループットシステムのための並列なエンコーディングおよびデコーディングの一例を示す図である。 いくつかの実施形態に従った、高スループットシステムのための並列なエンコーディングおよびデコーディングの一例を示す図である。 いくつかの実施形態に従ってデコーディングを実行するための受信機および／またはいくつかの実施形態に従ってデータメッセージをエンコードするための送信機、の様々な構成要素を実装するのに適したシステムを示すブロック図である。 本発明のいくつかの実施形態に従った、入力デジタルデータからエンコードされたデジタルデータを生成するためのエンコーダ回路を概略的に示すブロック図である。 本発明のいくつかの実施形態に従った、エンコードされたデジタルデータをデコードするためのデコーダ回路を概略的に示すブロック図である。

［実施形態の説明］
以下、本発明の様々な実施形態について図を参照しながら説明する。図が縮尺通りに描かれておらず、同様の構造または機能の要素が、図全体を通じて同様の参照番号によって表わされていることに留意されたい。図が、本発明の特定の実施形態の説明を容易にすることのみを意図していることにも留意されたい。これらは、本発明の網羅的な説明として、または本発明の範囲に対する限定として意図されたものではない。加えて、本発明の特定の実施形態に関連付けて記載される局面は、必ずしもその実施形態に限定されるものではなく、本発明の他のいずれの実施形態においても実施することができる。

デジタル通信の分野では、誤り訂正符号（error correcting code：ＥＣＣ）を適用した順方向誤り訂正（ＦＥＣ）は、ノイズのある通信チャネルによってもたらされる不確実性を軽減するために冗長性を追加するためのメッセージをエンコードする技術であり、デコーダによって送信エラーを減らすことを可能にする。一般に、ＥＣＣエンコーダは、（ソースメッセージまたはソースビットストリームを表わす）データシンボルのシーケンスを、ノイズのあるチャネルを介して送信される（エンコードされたメッセージまたはコードワードを表わす）コードシンボルのより冗長なシーケンスに変換するためのシステムまたは方法である。ＥＣＣデコーダは、訂正すべき未知のランダムな摂動を引起こしたノイズのあるチャネル出力から元のソースデータシンボルの推定値を回復させるためのシステムまたは方法である。

図１は、いくつかの実施形態に従った、チャネル１２０を介して送信機１１０から受信機１３０にデジタルデータを送信するための通信システムを示す。例えば、通信チャネル１２０は、無線通信のための空気媒体、有線通信のための銅ケーブル、データストレージ転送のためのソリッドステートドライブ、自由空間衛星通信のための真空、および光ファイバ通信のためのファイバケーブルを含むがこれらに限定されない。デジタルデータを送信機から受信機に転送するための通信中に、デジタルデータは、エンコーダ１１２とデコーダ１３３との間のチャネルおよびデータ処理経路にわたって発生するＡＷＧＮ等のノイズによって破損する可能性がある。例えば、ノイズは、熱ノイズ、自然放出増幅器ノイズ、およびインパルス性ショットノイズを含むが、これらに限定されない。送信機１１０は、信頼できるデータ送信を実現するために、プロトグラフパラメータ１４０によって指定される順方向誤り訂正（ＦＥＣ）コードを用いる。受信機は、エンコーダ１１２によってエンコードされたノイズのあるメッセージから元のデータを復元するために、プロトグラフパラメータによって指定されるデコーダ１３３を用いる。

送信機１１０において、送信すべきデータは、元のデータを受入れるように構成されたソース１１１から着信する。ソースは、データを格納するためのメモリ、データを受信するための入力ポート、および／またはデータを生成するためのデバイスを含み得るが、それらに限定されない。例えば、一実施形態では、ソースは、入力音声信号をデジタルデータに変換する音声通信デバイスを含む。ソース１１１からの入力データはＦＥＣエンコーダ１１２によってエンコードされる。場合によっては、エンコードされたデータはコードワードと称する場合もある。エンコードされたデータは、直交周波数分割多重（frequency-division multiplexing：ＯＦＤＭ）等の線形変換を伴う直交振幅変調（quadrature-amplitude modulation：ＱＡＭ）および当該線形変換を伴わないＱＡＭを含むがこれに限定されない様々な変調フォーマットを用いる変調器１１３によって変調される。変調方式は、振幅変調と、位相変調と、周波数変調との組合わせに基づいた他の多くの変形例、例えば、振幅シフトキーイング、位相シフトキーイング、周波数シフトキーイング、空間分割多重化、パルス位置変調、パルス振幅変調などを含む。変調されたデータは、フロントエンド回路１１４を介してチャネルに送信される。当該フロントエンド回路１１４は、光通信のための電気光学回路および無線通信のための無線周波数回路を含み得るが、それらに限定されない。フロントエンドはまた、デジタル・アナログ変換器および信号前処理、例えば、帯域通過フィルタ、パルス整形、プリコーディング、パワーローディング、パイロット挿入、および予歪等を含み得る。

チャネル１２０は送信された信号を歪ませる。例えば、チャネルは、ＡＷＧＮ、同一チャネル干渉、ディープフェーディング、インパルス性ノイズ、シンボル間干渉、カー（Kerr）誘起非線形干渉、分極クロストーク、および線形色分散、ならびに残留ハードウェア欠陥、例えば、量子化誤差、クロックジッタ、オーバーフロー、レーザ線幅、およびキャリア位相ノイズ等を増やしてしまう。

受信機１３０は、まず、チャネル出力を、典型的には送信機におけるフロントエンド１１４に対して相補的であるフロントエンド回路１３１を介して電気受信信号に変換する。例えば、フロントエンドは、アナログ・デジタル変換器、線形等化、非線形等化、適応フィルタリング、チャネル推定、搬送波位相回復、同期、および分極回復を含むが、それらに限定されない。受信された信号が復調器１３２において復調されて、ソースデータを復元するためにデコーダ１３３によって用いられる送信コードワードのビットの初期推定値が生成される。例えば、復調器は、対数尤度比（log-likelihood ratio：ＬＬＲ）の値を軟入力メッセージとしてデコーダ１３３に提供する。様々な実施形態では、デコーダ１３３は、軟入力メッセージを取得して、プロトグラフコード仕様１４０を前提として軟出力メッセージを生成する。いくつかの実施形態は、通信チャネルのパラメータの変化に対するプロトグラフコードの適応性が、パラメータの値、例えば、コードワード中のデータビットの数を定義するパラメータ、エンコーディングデータ中の凍結ビットの位置を指定するデータインデックスセットを定義するパラメータ、およびエンコードされたコードワード中のパリティビットの数を定義するパラメータ等に依存するという認識に基づいている。従って、プロトグラフコード仕様１４０は、チャネルの事前知識１５０に従って適応的に制御される。例えば、信号対ノイズ比（signal-to-noise ratio：ＳＮＲ）、電力遅延プロファイル、チャネルスペクトル、および非線形統計についてのチャネル知識に基づいて、コードレートおよびコードワード長等のコードパラメータが適応的に選択される。いくつかの実施形態では、デコーダ１３３は、デコーダの軟入力メッセージおよび軟出力メッセージに基づいてビットのＬＬＲを示す値を生成するための硬判定（hard-decision：ＨＤ）デコーダである。デコードされたデータは、データを格納するためのメモリ、データを送信するための出力ポート、および／またはデータを受信するためのデバイスを含むがこれらに限定されないデータシンク１３４に供給される。例えば、一実施形態では、シンクは、デコードされたデータを音響信号に変換する音声通信デバイスを含む。

送信機１１０および／または受信機１３０は、メモリに動作可能に接続されたハードウェアプロセッサを用いて実装され得る。送信機１１０および受信機１３０の各々は１つ以上のプロセッサを含み得る。例えば、受信機１３０のメモリは、プロトグラフコーディング、デコーダ１３３の軟入力および軟出力、中間計算の結果、ならびにエンコーディングおよびデコーディングのパラメータのうちの１つまたはこれらの組合せに関連するいくつかの情報を格納することができる。例えば、デジタルデータは、極性カーネル行列Ｆのクロネッカー累乗として形成されるエンコーディングＧＭを用いてエンコードされる。そのために、受信機のメモリは、ノイズのあるコードワードをデコードするためにデコーダのプロセッサによって用いられるエンコーディング行列を格納することができる。エンコーダ１１２、変調器１１３、復調器１３２、およびデコーダ１３３を含む、送信機１１０および受信機１３０内の全ての構成要素は、ハードウェア、１つ以上のハードウェアプロセッサ、コンピュータソフトウェア（プログラムもしくはプログラムモジュール）、またはハードウェアとコンピュータソフトウェアとの組合せによって実装され得る。
極性エンコーディング

コード仕様１４０によって定義されてエンコーダ１１２において用いられる同じ構造がデコーダ１３３のために用いられる。複数のｎ個の段階２２１、２２２、２２３、２２４を通じて分極演算２２０を適用すると、デコーダに供給する軟入力メッセージは、優れたサブチャネルと不良なサブチャネルとに徐々に分極され得る。ＳＣデコーディングを伴う良好なサブチャネルの割合は、長いコードワードにおける任意のチャネルのシャノン限界に向かって漸近的に収束する。これを分極現象と呼ぶ。分極単位２２０は、上方分岐および下方分岐を有し、そのストライドはしばしば段階ごとに異なっている。例えば、第１の分極段階２２１は８のストライドを用い、第２の分極段階２２２は４のストライドを用い、第３の分極段階２２３は２のストライドを用い、最終段階２２４は１のストライドを用いる。これは、極性コードのＧＭが、対角線位置から２の冪乗のストライドで非対角要素を有するｎ個のスパースなサブ生成行列に分解され得るからである。例えば、２段階分極のＧＭは以下のとおり表わされる。

２つの非対角要素を有する第１のサブＧＭは、２のストライドを有する第１の段階の分極に対応し、最後のサブＧＭは、１のストライドを有する第２の段階の分極に対応する。各段階は、分極単位のＸＯＲ演算に対応するＮ／２個の非対角要素を有する。従って、この分解されたＧＭ表現は、極性コーディングプロトグラフを構築するための多段階接続ルールの定義を提供する。

分極単位２２０は、図３に示すように、上方分岐と下方分岐との間でＸＯＲ演算を用いる。この分極単位２２０は因子グラフ３１０によって表わすことができ、因子グラフ３１０は、上方分岐変数ノード（ＶＮ）３１１と、下方分岐ＶＮ３１３と、上方分岐チェックノード（ＣＮ）３１２と、下方分岐ＣＮ３１４とを有する。上方ＶＮおよび下方ＣＮは次数２であり、すなわち、接続されたエッジの数は２である。それらの次数２の因子ノードについては、計算演算は関与しないため、しばしば無視される。残りのＶＮ３１３およびＣＮ３１２は次数３であり、すなわち、接続されたエッジの数は３である。極性コードの利点の１つは、その低数次因子ノードが多くても３の次数であり、その計算複雑度がメッセージ受渡しの場合に最も低くなる点にある。対照的に、典型的な不規則なプロトグラフＬＤＰＣコードは高次数因子ノードを用いるため、メッセージ受渡しのためのこのような高次数ノードにおいて計算複雑度が高くなる。
極性デコーディング

デコーダ１３３は、復調器１３２から入力信念メッセージを受信（アクセス）するとともに、復元されたビットシーケンスをシンク１３４に送信（提供）する、コンピュータにより実現される方法またはシステムである。極性デコーダ１３３は、メッセージ受渡し３２０の特定のルールを用いて、分極単位２２０の各ＶＮおよびＣＮにおける軟判定信念メッセージを処理する。例えば、上方ＣＮ３１２は、チェックノードデコーダ（check-node decoder：ＣＮＤ）ルールであるＥ_１＝ＣＮＤ（Ａ_１，Ｂ_１）に従って、左向きのＬＬＲ値Ａ_１３２１および右向きのＬＬＲ値Ｂ_１３２３を取得して、下向きのＬＬＲ値Ｅ_１３３０を計算する。下方ＶＮ３１３は、左向きのＬＬＲ値Ａ_２３２２および右向きのＬＬＲ値Ｂ_２３２４を取得し、変数ノードデコーダ（variable-node decoder：ＶＮＤ）であるルールＥ_２＝ＶＮＤ（Ａ_２，Ｂ_２）に従って上向きのＬＬＲ値Ｅ_２３２９を計算する。次いで、上方分岐Ｃ_１３２５および下方分岐Ｃ_２３２６における左向きのＬＬＲ値は、ＣＮ３１２およびＶＮ３１３を通じ、それぞれＣ_１＝ＣＮＤ（Ａ_１，Ｅ_２）およびＣ_２＝ＶＮＤ（Ａ_２，Ｅ_１）のように、次の分極段階に伝搬される。同様に、必要に応じて、上方分岐Ｄ_１３２７および下方分岐Ｄ_２３２８における右向きのＬＬＲ値は、ＣＮ３１２およびＶＮ３１３を通じて、それぞれＤ_１＝ＣＮＤ（Ｂ_１，Ｅ_２）およびＤ_２＝ＶＮＤ（Ｂ_２，Ｅ_１）のように、前の分極段階に逆伝搬される。

ＶＮＤおよびＣＮＤの伝搬ルールは、sum-productアルゴリズム、delta-minアルゴリズム、min-sumアルゴリズム、オフセットmin-sumアルゴリズム、正規化min-sumアルゴリズム、修正min-sumアルゴリズム、減衰min-sum、拡張min-sum、量子化ルックアップテーブル、またはこれらの変形例を含むが、それらに限定されない。例えば、軟判定バイナリデコーディングのためのsum-productアルゴリズムは、以下のように指定されるメッセージ受渡しルールを有する。
ＶＮＤ（Ａ，Ｂ）＝Ａ＋Ｂ，
ＣＮＤ（Ａ，Ｂ）＝２ｔａｎｈ^－１（ｔａｎｈ（Ａ／２）ｔａｎｈ（Ｂ／２））,
式中、ｔａｎｈ（．）は双曲線正接関数であり、ｔａｎｈ^－１（．）はその逆関数である。いくつかの実施形態では、信念メッセージは、ＬＬＲ値ではなく、０から∞までの範囲にわたる非対数尤度比（likelihood ratio：ＬＲ）、または０から１までの範囲にわたる対応するシグモイド確率領域である。別の実施形態では、信念メッセージは、エンコードされたコードワードの直接的なノイズのあるバージョンである軟判定値、または誤ったコードワードを表わすための硬判定値であり得る。いくつかの実施形態では、ＶＮＤルールおよびＣＮＤルールは、計算複雑度をセーブするためにルックアップテーブル（look-up table：ＬＵＴ）によって実装される。いくつかの実施形態では、信念メッセージは、ＬＵＴのメモリサイズを節約するために、低精度でさらに量子化される。量子化レベルは、統計に応じて分極単位ごとに調整される。デコーダ１３３は、メモリに動作可能に接続されるとともにデコーディングステップを実施するように構成されたプロセッサを含み得る。従って、ＶＮＤルールおよびＣＮＤルールは、いくつかの実施形態では非バイナリコーディングの場合に関して定義される。

図４は、プロトグラフ仕様１４０によって制御されるデコーダ１３３の例示的な概略図を示す。図４のデコーダ構造は、エンコーディングおよびデコーディングの両方にｎ段階分極の同じグラフィック表現が用いられるという意味で、図２のエンコーダ構造と同じである。これは、ＬＤＧＭコード等のＧＭベースのコーディングとＬＤＰＣコード等のＰＣＭベースのコーディングとの間の大きな違いであり、このため、ＰＣＭに加えてＧＭ計算が必要となる。メッセージ受渡しアルゴリズムの場合、各段階における全ての中間メッセージは最初にゼロに初期化されるが、最も右側の段階（すなわち、最後の分極段階）における左向きメッセージ４１０は、復調器１３２から与えられる軟入力メッセージ（例えば、チャネルＬＬＲ値）に設定され、最も左側の段階（すなわち第１の分極段階）における右向きメッセージ４００は、凍結ビット２０１に応じて（０，＋∞，－∞）のいずれかに設定される。具体的には、「０」である凍結ビットについての位置は、＋∞という事前信念メッセージを有し、「１」である凍結ビットについての位置は、－∞という事前信念メッセージを有し、それ以外の場合、情報データビットについては事前信念メッセージは０である。信念メッセージがＬＬＲドメインでない場合、初期化がそれに応じて修正され、例えば、ゼロＬＬＲ値は１のＬＲに等しくなる。従って、信念メッセージの初期化が凍結ビット割当てに応じて定義される。次いで、信念メッセージを伝搬させるためのルールのセットがプロト分極単位ごとに相応に定義される。

プロトグラフコード仕様１４０は、どのメッセージがプロトグラフ内の複数のＶＮおよびＣＮにわたってどの順序で伝搬されるかを決定するスケジューリングパラメータを提供する。いくつかの実施形態は、第１の段階から第２の段階へ（４２０）、第２の段階から第３の段階へ（４３０）等、右向きの信念メッセージを伝搬させるラウンドロビンスケジューリングを用いる。次いで、左向きの信念メッセージは、最後の段階から第２の最後の段階へ（４３０）、最後から２番目の段階から、最後から３番目の段階へ（４３１）等、後向きに伝搬される。左から右へ、および右から左へのこの往復メッセージ受渡しは、潜在的な誤りを補正するために交互に複数回反復される。１つの段階内では、全てのメッセージは、並行して同時に、または最上部から最下部まで（４４０）連続的に、または最下部から最上部まで（４５０）連続的に、更新することができる。いくつかの実施形態では、メッセージ受渡しは、高度に並列なデコーディングを実現するためにフラッディングスケジューリングとしての段階にかかわらず、全てのＶＮおよびＣＮにおいて完全に並列に行なわれる。最終的な軟出力判定は、反復後の第１の段階における左向きメッセージである。硬判定は、左向きメッセージＬＬＲ値の記号に基づいている。スケジューリングポリシー、メッセージ受渡しルール、および反復回数は、いくつかの実施形態では、プロトグラフコード仕様１４０によって適応的に制御される。

いくつかの実施形態では、特定のスケジューリングが、ＳＣデコーディングおよびＳＣＬデコーディングを実現するために左端のメッセージを順次取得するために用いられ、右向きのＬＬＲは、常に、左端の信念メッセージに基づく硬判定の利用可能性に応じて、｛０，＋∞，－∞｝のいずれか１つにわたる硬判定メッセージに基づいている。このＳＣ／ＳＣＬデコーディングスケジュールは計算複雑度をさらに低下させる一方で、デコーディングレイテンシが全体として増加する。いくつかの実施形態では、瞬時信念メッセージ、例えば、その大きさまたは導関数に応じて、メッセージ受渡しのためのランダムなスケジューリングが用いられるか、または適応的なスケジューリングが用いられる。

デコーダ１３３が、特定のメッセージ受渡しスケジューリングおよび計算のルールとともにエンコーダ１１２として使用可能であることに留意されたい。具体的には、エンコーディングビットｕによって第１の段階で右向きメッセージを初期化すると、第１の段階から最後の段階への右向きメッセージ受渡しによって、取得すべきコードワードｘを生成することができる。ここで、メッセージ受渡しルールはプロトチェックノードにおけるＸＯＲ演算（または、非バイナリの場合には代数算術演算）に基づいている。従って、いくつかの実施形態は、エンコーディングおよびデコーディングの両方の場合に同じモジュールを共有し、この場合、メッセージ受渡しのルールはコード仕様１４０によって制御される。
プロトグラフベースの極性コード

本開示の方法およびシステムは、ＬＤＰＣまたは反復累積コードのために元々用いられていた従来の極性コーディングおよび極性デコーディングを、プロトグラフの概念を導入することによってさらに向上させるための方法を提供する。２００３年、Thorpeは、最初に、ＰＣＭ内の１′がＱ×Ｑ置換行列に置き換えられ、ＰＣＭ内の０′がＱ×Ｑゼロ行列に置き換えられるようにプロトグラフから構築されたＬＤＰＣコードのクラスとして、プロトグラフコードの概念を導入した。置換サイズＱはリフティングサイズ、リフティング係数、またはＱＣサイズとも呼ばれる。置換行列が巡回である場合、プロトグラフＬＤＰＣコードは、周知の準巡回（ＱＣ）ＬＤＰＣコードにまで小さくなる。しかしながら、極性コードおよび関連するＬＤＧＭコードを設計するためにプロトグラフを使用した従来技術は存在しない。

従って、図２に示すエンコーダ１１２および図４に示すデコーダ１３３は、プロトグラフリフティング係数、すなわち整数値Ｑを含むプロトグラフベースの極性コードを実現するためにより多くの仕様パラメータを有する。従来の極性コードでは、ｎ段階の分極はＮ＝２^ｎコードワードビットを提供する。本発明のプロトグラフ極性コードでは、コードワードビットの総数は、Ｎ＝２^ｎＱとしてリフティング係数Ｑずつ増やされ（２３２）、情報ビットの数もＱ倍ずつ増やされる（２３１）。各々のエンコーディングメッセージｕ_ｉおよびエンコードされたメッセージｘ_ｉは、単一のバイナリビットではなく、プロトグラフ極性コードのためのＱビットタプルである。また、各分極単位におけるＸＯＲ演算は、Ｑビットを並列に処理するプロト分極単位として拡張される。プロトグラフ極性コードは、より深い分極段階を有する従来の極性コードよりも優れた性能を含むがこれらに限定されない多数の優れた特徴を有するが、計算複雑度は浅い分極の場合と同程度に低い。

高周長設計

優れた性能を達成するために、我々はＱＣ極性コードの置換シフト値を設計するものとする。明らかに劣った選択の１つとして、全てのシフト値がゼロであるため、互いに独立したＱ並列の短い極性コードになってしまい、結合の利点が得られないという場合が挙げられる。従来のプロトグラフＬＤＰＣコードは高い周長を達成するように設計されることが多い。コードの「周長（girth）」は、コードグラフにおける最短サイクルの長さである。任意の従来のＱＣ ＬＤＰＣコードの周長の上限が１２で定められていることは公知である。Tannerは、１２の周長を達成するためにシフト値を最適化するための系統的な方法を提案した。さらに、不規則なＱＣ ＬＤＰＣコードが１２より大きい周長を達成できることが示された。

極性コードの因子グラフは本質的にループ状であり、コードグラフ中に多数の短いサイクルが存在し、このため、ＢＰデコーディングは従来の極性コードに対してうまく機能することができない。それにもかかわらず、シフト値を最適化することにより、我々は、Ｑ＞１の場合にＱＣ極性コードについての周長を増加させることができる。

図６Ｂは、シフト値を有する１２個のプロト分極単位を有し以下のようにサイズ３×４の基本行列を形成する３段階のＱＣ極性コードについての短いサイクルの別の例を示す。

これは、ｓ_１３→ｓ_３４→ｓ_２４→ｓ_１２→ｓ_３１→ｓ_２１のメッセージ経路におけるサイクル６ループ６６０を含む多くの短いサイクルを含む。同様に、このサイクル６ループは、累積シフト値が以下のようにゼロ以外である場合、排除することができる。
－ｓ_１３－ｓ_３４＋ｓ_２４＋ｓ_１２＋ｓ_３１－ｓ_２１≠０（ｍｏｄ Ｑ）
ここでも、シフト値は、コードグラフのループ内の下向きの経路に対して負である。サイクル４ループおよびサイクル６ループの両方を排除する場合、コード周長は少なくとも８であり得る。実際には、サイクル４を除去することは、優れた性能を達成するのに最も有効である。同様に、より多くの分極段階を伴う、より高いサイクルも排除することができる。リフティング係数が大きい場合、ランダムシフト基本行列であっても、全体的に短いサイクルを有効に除去することができる。プロト分極のプルーニングも短いサイクルのいくつかを除去することができるのに対して、凍結ビット位置が短いサイクルの長さを短縮できることに留意されたい。従って、凍結ビットの割当ておよびシフト値の最適化はともに重要である。

本開示の方法およびシステムは、プロトグラフ極性コードにおける短いサイクルを排除する巡回シフト値を見つけるために貪欲・山登り法を用いることにより、ＱＣ極性コードについての高周長シフト値を設計するための方法を提供する。図７は、高周長ＱＣ極性コードを設計するためのブロック図を示す。最初に、サイズｎ×２^ｎ－１の基本行列Ｓ中の置換シフト値が、例えば、Ｑのリフティング係数に対して０とＱ－１との間に均等に分散されたランダム整数によって初期化される（７００）。我々は、それぞれ２の段階、３の段階、４の段階および５の段階を伴うサイクル４、サイクル６、サイクル８およびサイクル１０を含む短いサイクルループを発見する（７０１）ためにｎ段階のプロトグラフ極性コードを探索する。加重スコアが全てのシフト値に対して計算される（７０２）。スコアは、重み付け制御（７０３）に基づいてサイクルの長さに依存する。例えば、シフト値がサイクル４のループに関与する場合、スコアは１００ポイント増加し、シフト値がサイクル６のループに関与する場合、スコアは１０ポイント増加する。上述したように、累積シフト値がゼロ以外である場合、スコアが重み付け点分増加されない限り、当該スコアは増加されない。２回分のサイクル４ループはサイクル８ループと同等であることに留意されたい。各シフト値で全てのスコアを計算した後、スコア間での最大値を目標値と比較する（７０４）。最大スコアが目標値を下回る場合、最適化の反復が終了して、最適化されたシフト値を有する最適化されたシフト基本行列が生成される（７０７）。特に規定の限り、最適化反復７０６が続けられる。目標値は反復回数に応じて制御される（７０５）。例えば、目標値を徐々に大きくして、短いサイクルを除去するための要件を緩和させる。

最大スコアが目標値よりも大きい場合、他のスコアよりも高いスコアを有する複数のシフト値を選択し、それらのシフト値は、０からＱ－１まで均等に分配される整数によってランダムに修正される（７０８）。例えば、１つの最悪なシフト値のみが選択されるか、または修正すべき最悪な１０％シフト値が選択される。シフト値の修正後、最適化プロセスが繰返される（７０６）。

上述の山登り手順は、デコーディングのためのメッセージ受渡しアルゴリズムを適切に実行することができるように、プロトグラフ極性コードにおける短いサイクルを排除することができる。例えば、図２に示すようなＱ＝２５６のリフティング係数のための４段階のＱＣ極性コードは、山登り法によって最適化された以下のシフト基本行列とともにサイクル６ループおよびサイクル８ループを排除することができる。

上述の基本行列を有するこの４段階のＱＣ極性コードは、従来の４段階極性コードと比べて２．４ｄＢよりも大きい有意な利得を達成するが、計算複雑度は同じオーダで維持される。
不均一な結合

誤り訂正性能をさらに高めるために、いくつかの実施形態は、データビットに埋込まれた巡回冗長検査（ＣＲＣ）コードを用いる。この変更により、デコーダは無効なコードワードを容易に除外することができる。デコーディング候補のうちの少なくとも１つが有効なＣＲＣを伴うデータシーケンスに対応する場合、有効なＣＲＣを伴う最も可能性の高い候補が推定のために選択され得る。具体的には、軟判定デコーダ出力は、デコーダの第１の段階における左向きＬＬＲメッセージ値の大きさに応じて様々な信用レベルを有する。軟出力判定のいくつかの最悪なＬＬＲ値を選択することで、我々は、誤り訂正能力を向上させるためにＣＲＣの妥当性をチェックするための判定を反転させることができる。

図８Ａおよび図８Ｂは、プロトグラフエンコーダに供給するデータビットに少なくとも１つのＣＲＣコードを埋込む概略を示す。例えば、図８Ａは、デコーディングの正確さを検証するために１つのＣＲＣパリティシーケンスが情報ビットの末端に埋込まれる例を示す。この例では、コードワード８００のビットが、実際のメッセージデータを含む単一のデータ部分８０１に分割され、その後に、データ部分８０１から計算される（８０３）単一のＣＲＣコード８０２が続く。例えば、ＣビットのＣＲＣパリティチェックシーケンスは、（ＱＫ－Ｃ）ビットのデータメッセージに付加される。パリティビットＣの数は比較的小さく、正味コードレートの損失、すなわち（ＱＫ－Ｃ）／Ｑ２^ｎは限られている。例えば、１ビットパリティはＤ＋１のＣＲＣ多項式を用い、２ビットパリティはＤ^２＋Ｄ＋１のＣＲＣ多項式を用い、３ビットパリティはＤ^３＋Ｄ^２＋Ｄ＋１のＣＲＣ多項式を用い、４ビットパリティはＤ^４＋Ｄ^２＋Ｄ＋１のＣＲＣ多項式を用い、８ビットパリティはＤ^８＋Ｄ^４＋Ｄ^３＋Ｄ^２＋Ｄ＋１のＣＲＣ多項式を用い、１６ビットパリティはＤ^１６＋Ｄ^２＋１のＣＲＣ多項式を用いる、等々である。式中、Ｄは遅延単位を示す。パリティ多項式は、プロトグラフコード仕様１４０に応じて適応的に修正することができる。

図８Ｂは複数のＣＲＣコードを用いる別の例を示し、第１のＣＲＣは、極性デコーディングの性能を向上させるためにデータビットの中間に埋込まれ、第２のＣＲＣは、データビットの末端に埋込まれる。データビット内に埋込まれたこのような複数のＣＲＣコードは、部分的なデコーディング候補を検証するために用いることができる。このように、ＣＲＣは、極性デコーダがデコーディング手順の中間ステップで候補コードワードをプルーニングするのを支援することができる。加えて、複数のＣＲＣコードは、極性デコーディングにおける潜在的な誤り伝搬を防止することができる。データビット８１０には、データビットを４つの部分に分割した複数のＣＲＣコードが埋込まれている。第１のデータ部分８１１の後には、第１のデータ部分８１１から計算された（８１３）第１のＣＲＣ部分８１２が続く。第２のデータ部分８１４の後には、第２のデータ部分８１４から計算された（８１６）第２のＣＲＣ部分８１５が続く。

いくつかの実施形態は、デコーダがビットシーケンスのより多くのセグメントにおいてＣＲＣ妥当性をチェックすることができるように、３以上のＣＲＣコードを用いてデータビットを分割する。しかしながら、より多くのＣＲＣコードを用いると、冗長パリティビットが増加し、コードワード長が短いときに正味コードレートが低下する可能性がある。これは従来の極性コードにとって重大な問題であった。本発明の方法およびシステムは、高いリフティング係数Ｑを用いることによって、複数のＣＲＣコードに起因するレート損失が著しく低減されるという認識に基づいている。この実施形態はまた、複製されたＱ並列エンコーダにわたってＣＲＣを検証する際に、第１の分極段階における各プロト分極単位が右向きメッセージ受渡しに対する硬判定を取消すことができるという非自明な利点を提供する。

より高い自由度を得るために、いくつかの実施形態は、部分的なＣＲＣコードを用いた不均一な結合演算を用いる。図８Ｄは不均一な結合の例示的な実施形態を示す。実施形態では、極性エンコーダのＱ回分の複製では、非同一の凍結ビット位置およびコードレートを用いる。例えば、第１のＱ_１の短い極性エンコーダ８４３は、サイズＫ_１×Ｑ_１の第１の情報配列に対してＲ_１＝Ｋ_１／２^ｎというより低いコードレートを用い、中間のＱ_２の短い極性エンコーダ８４４は、サイズＫ_２×Ｑ_２の第２のデータ配列に対してＲ_２＝Ｋ_２／２^ｎという中程度のコードレートを用い、最後のＱ_３の短い極性エンコーダ８４５は、サイズＫ_３×Ｑ_３の最後のデータ配列に対してＲ_３＝Ｋ_３／２^ｎというより高いコードレートを用いる。凍結ビット部分はここでは階段状である（８４２）。Ｑ＝Ｑ_１＋Ｑ_２＋Ｑ_３のエンコーダにわたる行８４６は個々のＣＲＣコードでエンコードされる（８４７）。いくつかの実施形態では、ＣＲＣパリティビット長は非同一であり得るとともに、いくつかの行にはＣＲＣコードが埋込まれない。例えば、１０％の列は１６ビットＣＲＣコードを用い、２０％の行は８ビットＣＲＣコードを用いるが、残りの行はＣＲＣコードをいずれも用いない。この不均一な結合を用いる場合、ｕ_ｉビットプレーン毎の信頼性は軟凍結ビットとしてさらにより調整することができる。信念メッセージは、より低レートのエンコーダからより高レートのエンコーダに伝搬させることができる。いくつかの実施形態は、より低レートのエンコーダ部分からより高レートのエンコーダ部分へのウィンドウ化デコーディング等の特定のスケジューリングを用いる。このウィンドウ化デコーディングは、デコーディングレイテンシをさらに改善することができる。いくつかの実施形態の場合、ＣＲＣコードに加えて、他の誤り訂正コードにはプロトグラフ極性コードが埋込まれる。例えば、このような実施形態では、誤りフロアを除去するために高レートＢＣＨコードが埋込まれる。

図９は、いくつかの実施形態に従った、複数のＣＲＣコードが埋込まれた場合に結合が均一または不均一になるプロトグラフ極性デコーディングのブロック図を示す。プロトグラフ極性デコーダは、軟入力メッセージ９０２を取得して潜在的な誤りを補正する。プロトグラフ極性デコーダは、Ｑの並列な短い極性デコーダ９０２を用い、全ての信念メッセージは凍結ビット位置に従って初期化される。複数の段階およびデコーダにわたるメッセージ受渡しを１回分更新した後、硬判定演算９０３が、第１の分極段階において右向きメッセージに対して行なわれる。硬判定は、信念メッセージの記号を用いて、「０」または「１」を決定する。いくつかの実施形態では、硬判定は、信念メッセージの大きさに応じて確率的に適用される。例えば、ｕ_ｉについてのｉ番目のデータの推定値は、以下のように確率的に決定される。

この確率的な硬判定により、データビット推定値に関する複数の硬判定候補９０３のリストを生成することができる。いくつかの実施形態では、大きさが小さいＬＬＲを有するいくつかの低信頼性ビットに関する単純なビット反転を用いて、硬判定リストを生成する。リスト中の全ての候補は、各ＣＲＣコードセグメントにおいて検証される（９０４）。全てのＣＲＣチェックが妥当性について合格する場合、反復デコーディングが終了し（９０５）、軟出力および硬判定の結果が生成される（９０６）。そうでない限り、予め定義された最大カウントになるまでデコーディング反復が継続される（９０８）。いくつかの実施形態は増分的な凍結ビットを用いる（９０７）。この場合、ＣＲＣ検証に合格したいくつかの部分硬判定データ（または、閾値を上回った信頼性の高い信念メッセージ）は、次回のメッセージ受渡し反復を更新するために追加の凍結ビットとして固定される（９０２）。これらの増分的な凍結ビットは、デコーディングの収束を加速させることができる。これは、部分データがセグメント的に凍結可能であるので、プロトグラフ極性コードのために複数のＣＲＣコードを用いる場合に特に有効である。
凍結ビット設計

いくつかの実施形態は、従来の極性コーディング構造が、通信チャネルおよび変調方式が送信されるコードワードビットごとに均一な送信信頼性を提供する状況を想定しているという認識に基づいている。しかしながら、高次変調、周波数選択型フェージングチャネル、時変チャネル、および複数のアンテナを備える多入力多出力（multiple-input multiple-output：ＭＩＭＯ）チャネル等のいくつかの実用的なシステムは、結果として、送信ビットにわたって不均一な信頼性をもたらす。いくつかの実施形態は、極性コーディング性能がチャネル統計に従って凍結ビット位置に大きく依存するという別の認識に基づいている。本発明は、プロトグラフベースの外部情報転送（Ｐ－ＥＸＩＴ）分析を用いることによって、このような状況においてプロトグラフ極性コードについての凍結ビット位置を最適化するための方法を開示する。

いくつかの実施形態では、送信機１１０および／または受信機１３０は、通信チャネル１２０のパラメータを決定するように構成されたチャネル推定器を含む。例えば、通信チャネルのパラメータは、エンコードされたコードワードのビットの送信のための不均一な信頼性の値、ならびに／またはＳＮＲおよび電力遅延プロファイル等のチャネルの他の統計値を含む。通信チャネルのパラメータは、パイロットおよびトレーニングシンボルに基づく最小二乗チャネル推定またはブラインドのパワー推定等の様々な方法を用いて決定され得る。プロトグラフコード仕様１４０は、通信チャネルのパラメータの様々な値に対するコードパラメータの様々な値間でのマッピングを格納するためのメモリを含む。このように、本実施形態は、チャネル推定器により決定された通信チャネルのパラメータに基づいて、プロトグラフ極性コードのコードパラメータの値の組合わせを選択することができる。

プロトグラフデコーディングを容易にするために、デコーディング中に尤度の統計に対処することによって分極効果がブーストされ得るように凍結ビット位置が改良される。凍結ビット位置設計は、高次変調および周波数選択型フェージングチャネルにとって特に重要であり、コーディングされた様々なビットが様々なノイズ強度で破損してしまい、ビット信頼性が不均一になってしまう。この実施形態は、凍結ビット位置を選択するための尤度の統計の知識を利用して、軟判定デコーディングの性能を向上させる。加えて、どの変調ビットに対して当該コーディングされたビットをどのようにマッピングするかは、このような不均一な信頼性のために重要である。なぜなら、様々なマッピングにより分極効果が低下する可能性があるからである。従って、凍結ビット位置設計に加えて、コーディングされたビットを変調ビットにマッピングするための慎重なインターリーブ設計が必要となる。本発明の方法は、このような高次変調およびフェージングチャネルのための凍結ビット位置およびインターリービングを共同で設計するための方法を提供する。

図１０Ａは、インターリービングとともに送信機の例示的な概略図を示す。この場合、プロトグラフ極性コーディング１１２はコーディングされたビット（ｘ_１,…,ｘ_Ｎ）を生成し、これらビットは、ＱＡＭ変調器、ＭＩＭＯアンテナ多重化、またはＯＦＤＭ変調器１０１０において、最下位ビット（least-significant bit：ＬＳＢ）プレーンから最上位ビット（most-significant bit：ＭＳＢ）プレーンにわたって、インターリーバ１０２０によって様々な変調ビットにマッピングされる。ＬＳＢからＭＳＢは様々なビット信頼性を有する。ビット有意性に加えて、各々の変調されたシンボル（ｔ_１,…,ｔ_Ｎ′）は、例えば、周波数選択型フェージングチャネルおよびマルチアンテナ送信に起因して、様々なチャネルノイズレベルを有し得る。本発明の方法は、高いデコーディング性能が実現されるように、重要なコーディング済みビットを信頼できる変調ビットに慎重にマッピングする。

図１０Ｂは、不均一なチャネルに対してインターリーバおよび凍結ビット位置を共同で最適化する手順を示す。この方法は、インターリーバによって実行される置換が、起こり得る全ての置換を考慮することなく、扱い易くなるように最適化され得るパラメータのセットによって決定されるインターリーバ方式を採用する。例えば、インターリービングの１つの実現例は、２次多項式置換（quadratic polynomial permutation：ＱＰＰ）インターリーバを含みコーディングされたビットインデックスｉ（０ベース）を以下のように変調ビットインデックスに並べ替える多項式置換に基づいている。

式中、（ｆ_０，ｆ_１，ｆ_２）は、インターリービングのために設計すべき多項式係数である。ＱＰＰインターリービングの前後において、プロトグラフ極性コーディング用のインターリービングを設計するためにより高い自由度が可能となるように、短い辞書編集式置換テーブルを用いることができる。

まず、インターリーバが初期置換に設定される（１００１）。次いで、最も信頼性の高い擬似チャネルに対応するデータインデックスセットを選択することによって、この初期インターリーバ置換のために極性コード構造が最適化される（１００２）。次に、極性コード構造およびインターリーバの誤り訂正性能が評価される（１００３）。この評価は、シミュレーションにより経験的に、および／またはデータインデックスセットによって選択される擬似チャネルの信頼性から計算可能な誤り限界により分析的に、実行され得る。例えば、分極演算ごとに、尤度の統計は、Bhattacharyyaパラメータ、密度進化、ガウス近似、または外部情報伝達（ＥＸＩＴ）法によって追跡することができる。プロトグラフ極性コードについての非均一な信頼性を捕捉するために、いくつかの実施形態の方法は、従来とは異なるトレースにてＰ－ＥＸＩＴと呼ばれる拡張バージョンのＥＸＩＴを用いる。

指定されたスケジューリングに従って有限反復デコーディング後の相互情報を計算すると、ｉ番目の入力ビットにおける誤り率は、

によって得られる。式中、erfc(x)は相補的な誤り関数である。各分極段階における相互情報計算は、量子化された軟判定デコーディングのための非同一のＬＵＴを考慮すべきものであることに留意されたい。具体的には、上述のＪ関数は、連続ガウス関数から離散入力および離散出力関数に修正され、その相互情報は、対応する遷移行列によって容易に計算することができる。加えて、Ｐ－ＥＸＩＴ進化方程式は、min-sumアルゴリズム等の様々なデコーディング方法、さらにはラウンドロビンスケジューリング等の様々なスケジューリングのために修正される。凍結ビット位置は、例えば、従来のリード・ミュラー（Reed-Muller）コード、Bhattacharyyaパラメータまたはベータ拡張によって初期化される。次いで、アニーリング方法が適用され、ここで、分析誤り率が下げられるかどうかを調べるために凍結ビット位置が摂動される。

プロト変数ノードおよびプロトチェックノード内の分散が反比例的に減少し得るので、リフティング係数Ｑを増加させるとＰ－ＥＸＩＴ分析がより正確になることに留意されたい。具体的には、外部情報の分散は以下のようにモデル化される。

次に、誤り訂正性能が収束した（すなわち、以前の反復に対して有意に変化しない）かどうか、または反復の総数の限度に達したかどうかに基づいて、反復最適化手順を継続するかまたは終了するかの判断がなされる（１００４）。継続する場合、極性コードデータセットインデックスを固定したままでインターリーバ置換が最適化され（１００５）、次いで、インターリーバを固定したままでデータセットインデックスが再び最適化され（１００２）、次いで、プロトグラフ極性コーディングおよびインターリーバの性能が再評価され（１００３）、反復最適化を継続または終了するかの判断が再びなされる（１００４）。これらの反復を終了した後、最終結果は、共同で最適化されたインターリーバおよび極性コード構造となる（１００６）。凍結ビット位置およびインターリービングのこの共同最適化により、特に無線フェージングチャネルに関して強化された分極効果が提供される。
不規則なプルーニング

従来技術では、従来の極性コードは、分極単位の不規則なプルーニングを導入することによって向上させることができ、これにより、ハミング重み分布の改善に起因して、エンコーディング／デコーディングの複雑度、デコーディングレイテンシ、さらには誤り率さえも低減できることが明らかにされた。本発明の方法およびシステムは、分極単位を非アクティブ化することによってプロトグラフ極性コードをさらに改善させる。これにより、プロトグラフ極性コードに関して別の利点が提供される。具体的には、プロト分極単位のプルーニングにより短いサイクルの除去を支援することができる。

図１１Ａは、いくつかのプロト分極単位が非アクティブ化される（１１１０）不規則なプロトグラフ極性コーディング構造の例を示す。非アクティブなプロト分極単位を慎重に選択することにより、誤り訂正性能を向上させることができ、エンコーディングおよびデコーディングのための計算複雑度を低下させることができる。加えて、非アクティブ化されたプロト分極単位のいくつかのセットは部分的に並列なデコーディングを可能にして、デコーディングのレイテンシを低下させる。非アクティブなプロト分極単位の位置は、誤り限界が貪欲方式で最小化されるように、Ｐ－ＥＸＩＴ法で当該誤り限界を分析することによって決定される。ほとんどのプロト分極はデコーディング性能を劇的に劣化させることはないので、この不規則な非アクティブ化は、より非アクティブなプロト分極単位を選択することによってデコーディング複雑度を有意に低下させることができる。

実際には、プロトグラフ極性コードのためにプロト分極単位を非アクティブ化することにより、メッセージ受渡し能力を向上させるためにいくつかの短いサイクルを除去するという別の利点が得られる。図１１Ｂは、プロト分極単位を非アクティブ化することによって提供される利点を示すために、２段階分極についての不規則なＱＣ極性コーディング構造の例を示す。規則的なプロトグラフ極性コーディングは２つのプロト分極段階を有し、各段階は２つのプロト分極単位を有する。図６Ａに示すように、このようなプロトグラフは、ｓ_１１→ｓ_２２→ｓ_１２→ｓ_２１のプロトチェックノードを通るサイクル４ループ１１２４を有する。この不規則なＱＣ極性コーディングは、第２の段階において第１のプロトポラライザ単位を非アクティブ化する（１１２３）。この非アクティブなプロト分極は、シフト値にかかわらずサイクル４ループ１１２４を切断することができる。この不規則なＱＣ極性コードは、複雑度を２５％低下させながらも、規則的な極性コードに対して０．９ｄＢの利得を有する。この例は、プロトポラライザ単位を非アクティブ化することにより、計算複雑度だけでなく短いサイクルの数も低減できることを示唆している。いくつかのグラフエッジにおける無限の信用度によりサイクルの長さを除去することができるので、短いサイクルが凍結ビット位置にも依存し、従って、凍結ビット位置を最適化することが周長の最適化と同様に重要であることに留意されたい。

図１２は、いくつかの実施形態に従った、不規則なＱＣ極性コーディング構造の非アクティブなポストポラライザを選択するための方法のブロック図を示す。この方法は、スケルトン基本行列と呼ばれるアクティブ化行列を「＋」（１２０２）に初期化して（１２０１）、アクティブなポスト分極単位を示す。次に、当該方法は、前のアクティブ化行列を非アクティブ化し（１２０３）、すなわち、「＋」の要素を「－」に変更して非アクティブ化を示す。非アクティブ化は全ての起こり得るＮ′の位置１２０４について考慮される。次に、誤り率確率が不規則なＱＣ極性コーディングごとに計算される。ここで、インターリーバおよび凍結ビット位置は、Ｐ－ＥＸＩＴ進化による誤り率性能の分析中に、図１１Ｂに記載したのと同様に最適化される。当該方法は、最小の誤り確率を有する最良のＬ′の不規則なＱＣ極性コーディングを選択する（１２０６）。本方法はさらに、選択された不規則なＱＣ極性コーディングごとに、様々なプロトポラライザ単位（１２０７）を非アクティブ化する（１２０３）。終了条件が満たされるまでこの手順は続く（１２０８）。終了条件は、例えば、誤り率性能が最小化される場合、または、誤り率性能が規則的なＱＣ極性コーディングの場合よりも悪化する場合を含む。リストツリー検索が終了した後、アクティブ化テーブル、インターリーバ、および凍結ビット位置が最適化された不規則なＱＣ極性コーディングが生成される（１２０９）。アクティブなプロト分極は、スケルトン基本行列において「＋」として示され、これらのアクティブなシフト値は、スケルトン基本行列および凍結ビット位置が設計された後に、図７に記載するのと同様に周長を増大させるように最適化されることに留意されたい。従って、多段階のプロト分極単位を接続または切断するためのルールのセットが、最適化されたスケルトン基本行列で定義される。

例えば、Ｑ＝１０２４を有する６段階のＱＣ極性コードの場合、図１２に記載の最適化方法を用いて、数十パーセンテージのプロト分極単位をプルーニングすることにより、規則的な複製物よりも誤り訂正性能を改善させることができる。加えて、不規則なＱＣ極性コードは、分極単位の６０％超をプルーニングする場合であっても、従来の極性コードよりも優れたものになり得る。その結果、不規則なＱＣ極性コードは、潜在的な性能改善に伴ってデコーディングの複雑度をさらに低下させることができる。
拡張されたカーネルおよび置換

ガロア体演算

等の、高次数カーネルの不規則な組合せを用いる。高次数および非バイナリのカーネルは、いくつかの実施形態の場合も同様に組合わせることができる。図５で説明したプロトグラフリフティング演算は、高次数および非バイナリのカーネルに容易に適用可能であることに留意されたい。従って、エンコーディングおよびデコーディングについてのメッセージ受渡しのルールはカーネルに応じて定義される。

いくつかの実施形態の場合、プロトグラフ極性コードは、リフティング演算において置換行列Ｐ_ｉｊに対して非巡回行列を用いる。いくつかの実施形態は、巡回行列Ｉ（ｓ）が唯一の重み１の置換行列ではないという認識に基づいている。例えば、別の重み１の置換行列は、以下のように水平軸に沿って巡回行列を反転させる逆巡回行列である。

いくつかの実施形態では、重み１の置換は、様々なパラメータでＱＰＰインターリーバ等の多項式置換によって実現される。ランダムな置換でさえも、いくつかの実施形態ではランダムな重み１の置換として用いられる。他の例の場合、いくつかの実施形態では、

等の重み２および重み３の置換行列が用いられる。ここで、置換重みは、１列ごとに非ゼロ要素の平均数によって決定される。従って、いくつかの実施形態では、ランダムな重み２またはランダムな重み３の置換が用いられる。いくつかのより高い重みの置換は、より低い重みの置換の組合せによっても実現され得る。より高い重みの置換は、エンコーディングおよびデコーディングのための計算複雑度を高める可能性があるものの、ＱＣ極性コードを向上させ得る。置換は、いくつかの実施形態では非バイナリ算術のためにさらに拡張される。従って、プロトグラフ置換のルールがコード仕様に応じて定義される。
空間結合

いくつかの実施形態はさらに、コード長、コードレートおよび凍結ビット位置等の様々なパラメータを用いて従来とは異なる方法で複数の極性コードを空間的に結合することによって軟判定デコーディングを容易にするように設計空間における自由度を高める。いくつかの実施形態は、複製されたエンコーダを部分的に畳み込み方式で結合するためにリフティング演算を用いる。

図１３は空間結合の例示的な概略図を示す。ここで、２段階の極性エンコーダ１３００は、通常のリフティングのようにＱ回分複製される（１３０１）が、置換はエンコーダのサブセットにわたって部分的に適用される。例えば、第１の分極段階は最初の２つのエンコーダのために結合され（１３０２）、最後のエンコーダは置換されないままである（１３０３）。第２の分極段階の場合、（全てのＱではなく）最後の２つのエンコーダが結合される（１３０４）。このようにして、空間的に結合された極性エンコーダを実現することができる。

図１４は、畳み込みリフティング演算を用いる空間結合の別の例示的な概略図を示す。２段階の極性エンコーダ１４００が複製される（１４０１）。この実施形態は、複製された極性エンコーダを階段状に整列させる。第１のエンコーダにおける第２の分極段階は、第２のエンコーダにおける第１の分極段階と結合される（１４０２）。同様にして、第２のエンコーダにおける第２の分極段階は、第３のエンコーダにおける第１の分極段階と結合される（１４０３）。このようにして、エンコーディングおよびデコーディングを畳み込み的に行なうことができる。具体的には、第１のエンコーダにおけるエンコードされたコードワード（１４０４）は第１のエンコーディングビットおよび第２のエンコーディングビットに依存するが、他のエンコーダからは独立している。このウィンドウ化されたメモリ特徴はウィンドウ化されたエンコーディングおよびデコーディングを可能にする。次いで、コードワード全体を受信するのを待つことなく、エンコーディングおよびデコーディングが実行可能である間に無限に多数のエンコーダを畳み込み結合することができるので、デコーディングレイテンシを低下させることができる。空間的に結合されたプロトグラフ極性コーディングの他の実施形態の例は、編組構造、三次元畳み込み、テールバイティングおよびトーラス型テールバイティングを含むがこれらに限定されない。具体的には、テールバイティングは、入力データの巡回パディングを用いて、シーケンスの終わりをシーケンスの先頭に複製するので、最初の畳み込みにおいてメモリ効果を気にすることなく空間結合がエンコード可能となる。

一実施形態では、プロトグラフベースの極性コーディング構造が構築され、並列な極性コードがシフト演算によって異なる位置のポラライザ間で混合される。別の実施形態は、レートレス（rateless）機能を提供するために増大し続ける階段階構造を用いる。ここで、受信機がデコーディング完了を承認するまで、複製された極性コードによってパリティビットのみが連続的に生成される。従って、不規則なプロトグラフ極性コーディング構造および様々なコーディングパラメータを伴うさまざまなコンポーネント極性コードの適用により、結合されたコードのコードワード全体にわたってさまざまな自由度（および、これにより、様々な程度の誤り訂正性能）がもたらされる。この全体的なコードワードは、通信チャネルを介する送信のために直列化され、この直列化は、場合によっては誤り訂正性能利得を得るために、不均一なチャネルを介する送信前の置換によって置換され得る。
プロトグラフ極性型ＬＤＧＭコード

本発明の方法およびシステムは、基本コードの生成行列をリフティングするためにプロトグラフの概念を導入することによって、他の様々な線形コードを改善するための方法を提供する。本発明のいくつかの実施形態は、我々が極性型ＬＤＧＭコードと呼ぶ一般化されたＬＤＧＭコードを実現するために、ＧＭベースの線形コードのためのプロトグラフベースの設計方法の適用をさらに拡張する。

例えば、いくつかの実施形態は、データビットをエンコードするために生成多項式を用いる従来のサイクルコードを改善させる。周知のハミングコードおよびＢＣＨコードは、このような巡回コードのファミリである。具体的には、ハミングコードは、１＋Ｄ＋Ｄ^３の生成多項式を用いる。Ｋ＝４情報ビットおよびＮ＝７コードワードビットについてのハミングコード（系統的）のＧＭは、以下のようにＫ×Ｎの行列サイズＧで表わされる。

いくつかの実施形態では、同様のプロトグラフリフティング演算が置換行列を伴う上述の基本コードのＧＭに適用されて、以下のようにコードワードをＱ倍に増加させる。

このＱ倍のリフティングは、任意の線形コードのためにＧＭの密度を低下させることができ、これらは一般化ＬＤＧＭコードと呼ばれる。置換行列が巡回である場合、これらはＱＣ ＬＤＧＭコードとも呼ばれる。図１５Ａは、上述の系統的なハミングコードのプロトグラフに基づく例示的なＱＣ ＬＤＧＭコードを示し、単位行列、すなわちＰ_ｉｉ＝Ｉ（０）となるように対角置換が選択される。非対角置換は以下のように３段階の分極単位に分解される。

上位の３ビットプレーンは「０」１５５１に凍結され、下位の４ビットプレーンは情報ビット１５５２に割当てられる。なお、この図では、便宜上、ｕ_７からｕ_１までの逆順のビットプレーンを用いている。データ配列ｕのサイズは、１よりも大きいリフティング係数ＱでＮ×Ｑに増加される。第１の分極段階１５５３は基本生成行列Ｇ_ｓの最後の行に対応する。第２の段階１５５４および第３の段階１５５５を通過した後、エンコードされた配列１５５６が生成される。各々のプロト分極単位は、巡回シフト値Ｓ_ｉｊとともに置換ルールを用いる（１５５７）。このプロトグラフはサイクル２を有するが、シフト値最適化によって排除することができる。また、図１５Ａのプロトグラフは、異なる順序の分極段階を構築することができるので、基本生成行列から固有ではないことに留意されたい。従って、コードを指定するために、プロトグラフを構築するための接続ルールが用いられる。

いくつかの実施形態の場合、プロトグラフＬＤＧＭコードは、多段階分極で十分に構造化される。従来のハミングコードのＧＭは、非系統的な場合についても以下のように表わされることが公知である。

このＧＭは、以下のようにｕ＝（ｕ_１，ｕ_２，ｕ_３，ｕ_４，０，０，０）をエンコードするための極性コードのような３つのゼロ凍結ビットを導入することによって、Ｎ×Ｎ行列にさらに拡張することができる。

式中、生成多項式１＋Ｄ＋Ｄ^３の係数［１，１，０，１］は、行ごとに巡回的にシフトされる。いずれの巡回コードのＧＭも同様に拡張させることができる。本発明の方法は、ＧＭを複数の分極段階に分解することによって、ＧＭを極性型構造で表わすための方法を提供する。具体的には、拡張されたＧＭは、以下のように巡回行列から構成される複数のサブＧＭにさらに分解される。
Ｇ_ｅｘ＝Ｉ（０）＋Ｉ（１）＋Ｉ（３）
式中、Ｉ（ｓ）は適切なサイズ（Ｎ×Ｎ）の巡回行列である。従って、このＧＭ分解手順は、極性型プロトグラフを構築するための多段階接続ルールを提供する。図１５Ｂは、ハミングコードに基づくこのような極性型ＬＤＧＭ構造の例示的な概略図を示す。Ｋ＝４のデータビット１５０１および３の凍結ビット１５０２は、入力メッセージｕ＝（ｕ_１,…,ｕ_Ｎ）として極性型ＬＤＧＭエンコーダに供給される。ここで、凍結ビットは全てゼロである。入力メッセージは、まず、サイズ２Ｎの２倍のビットプレーンを有するように複製される（１５０３）。エンコーダは、生成多項式に応じて、多段階分極を用いる。第１の段階１５０４は一次単項式係数に従って用いられる（１５０５）。二次単項式係数が「０」である（１５０７）ので、次の分極段階はスキップされる（１５０６）。３次単項式係数のために（１５０９）別の分極段階が構成される（１５０８）。従って、ｊ番目の分極段階は、生成多項式のうちｊ番目の係数に対応する。各段階は、分極単位の異なるストライドを有する。具体的には、ｊ番目の分極段階はＮ－ｊの巡回ストライドを有する。この例では、第１の段階は６の巡回ストライド１５１０を有し、第３の段階は４の巡回ストライド１５１１を有する。上位Ｎのビットプレーンはコードワード１５２０として用いられ、最後のＮのビットプレーン１５２１はエンコーディングビットｕのコピーである。このように、従来の巡回コードのエンコーディングおよびデコーディングは極性コードと同様に実行することができる。

並列処理

本発明の上述の実施形態は、以下を含むがそれらに限定されない多数の優れた特徴を有する。
エンコーディングおよびデコーディングは、ＰＣＭを計算することなくＧＭで指定された同じグラフィカル構造を共有する。
エンコーディングおよびデコーディングは完全に並列化することができる。
プロトグラフにおける短いサイクルを効率的に排除することができる。
より短い基本コードが結合されるので、コード設計を単純化することができる。
信念伝搬デコーディングは高周長設計で適切に機能することができる。
プロトグラフデコーディングについての計算複雑度は、元の短いコードの計算複雑度と同程度に低く維持される。
最先端の性能が達成可能である。
任意の線形コードを基本プロトグラフとして用いて、複数の分極段階を有する極性型ＬＤＧＭコードに変換することができる。
ＳＣデコーディングおよびＢＰデコーディングは、部分的なＣＲＣコードが複製されたエンコーダにわたって埋込まれる場合、増分的な凍結ビットと組合わせることができる。
不規則なコーディングは、プロト分極のプルーニングとともに採用することが簡単である。
非バイナリコーディングを容易に適用できる。
デコーディング並列性およびデコーディングレイテンシを調整するために空間結合を用いることができる。
プロトグラフＬＤＰＣコードに用いられる確立された技術は、Ｐ－ＥＸＩＴ法および周長最大化法等のプロトグラフＬＤＧＭコードのために、ロトグラフＬＤＰＣコードに用いられる確立された技術を用いることができる。

上述の利点のほとんどは、従来の極性コードおよび従来のプロトグラフＬＤＰＣコードには利用できなかった。特に、高度に並列なエンコーディングおよびデコーディングの能力は、毎秒テラビットを超えるデータレートを必要とする光ファイバ通信等の高スループット処理を必要とする実用的な用途に対する本発明の優れた利点である。

図１６Ａは、本発明に従った高スループット送信のための極性型ＬＤＧＭエンコーダ１６００の高度に並列かつパイプライン化された実装の例を示す。例えば、ＱＣ極性コードは、ｎ＝８段階のＱ＝２５６の極性エンコーダ１６０２を並列に動作させ、次いで、Ｎ＝６５５３６のビットが、サイズＫ×Ｑのソースデータ１６０１を前提としてエンコードされたコードワード１６０３として生成される。複数のエンコーダを結合するためのリフティング置換は、如何なる計算複雑度も伴わないが、各段階におけるエンコーダ間でのデータ交換を伴うことに留意されたい。各々の基本エンコーダ１６０２はｎ＝８の浅い段階を有するので、エンコーディングは、８つの段階を通じてエンコードするために８つのクロックで達成され得る。このように、Ｎビット全てに対してエンコーディングを高度に並列化することで、少ない数の８段階のパイプライン化で大きなコードワードを生成する。従って、上述の極性型ＬＤＧＭエンコーダの高度並列実装は、ソースデータのエンコーディング処理の有効性を向上させることができるとともに、送信機におけるプロセッサ（ハードウェアプロセッサ）の性能を高めることができ、これにより、送信機のスループットを高めることができる。

図１６Ｂは、実施形態に従った、高スループット処理のための極性型ＬＤＧＭデコーダの高度に並列なパイプライン化された実装の例を示す。例えば、極性型ＬＤＧＭデコーダ１６１０は、（ＳＣＬデコーディングまたはＢＰデコーディングを含む）メッセージ受渡しスケジュールにかかわらず、Ｑ＝２５６の短いデコーダ１６１２に対して完全に並列化される。各デコーダは、軟入力信念メッセージ１６１１を取得して、置換相互接続１６１３を介して複数の段階にわたるメッセージ受渡しにより軟出力メッセージ１６１４を生成して、並列デコーダにわたってデータを交換する。いくつかの実施形態はさらに、同じデコーダ１６１０においてメッセージ受渡しを反復するのではなく、デコーディングスループットを増加させるために追加のデコーダ１６２０を用いて同じデコーディングプロセスをパイプライン化することを用いる。例えば、第１回目のデコーディング反復は並列デコーダの第１のセット１６１０で実行され、第２回目のデコーディング反復はＱの並列デコーダの第２のセット１６２０で実行される。さらなる反復は、直列化された相互接続１６２３を介して、パイプライン化されたデコーダに展開される。信念メッセージが余分な複雑度なしで単に様々なデコーダ間で交換されるので、各デコーダ１６１２、１６２２が並列に処理され得ることに留意されたい。並列およびパイプライン実装の能力は、高スループットトランシーバについての極性型ＬＤＧＭコードの優れた利点である。従って、上述の極性型ＬＤＧＭデコーダの実装は、コードワードのデコーディングプロセスの有効性を向上させることができるとともに、受信機におけるプロセッサ（ハードウェアプロセッサ）の性能を高めることができ、これにより、受信機のスループットを高めることができる。
他の関連する特徴

図１７Ａは、いくつかの実施形態に従った軟デコーディングを実行するための受信機および／またはいくつかの実施形態に従ったコードワードをエンコードするための送信機の、様々な構成要素を実装するのに適したシステムの例示的なブロック図を示す。システム１７００は、接続部１７２０を介して他の構成要素に動作可能に結合可能なセンサ１７１０、慣性計測装置（inertial measurement unit：ＩＭＵ）１７３０、プロセッサ１７５０、メモリ１７６０、トランシーバ１７７０、およびディスプレイ／スクリーン１７８０のうちの１つまたはこれらの組合せを含み得る。接続部１７２０は、バス、ライン、ファイバ、リンク、またはこれらの組合わせを含み得る。

トランシーバ１７７０は、例えば、１つ以上のタイプの通信ネットワークを介して１つ以上の信号を送信することが可能な送信機と、１つ以上のタイプの通信ネットワークを介して送信される１つ以上の信号を受信するための受信機とを含み得る。トランシーバ１７７０は、限定はしないが、フェムトセル、ＩＥＥＥ８０２．１１ファミリ規格に基づき得るWi-Fiネットワークまたは無線ローカルエリアネットワーク（wireless local area network：ＷＬＡＮ）、Bluetooth（登録商標）等の無線パーソナルエリアネットワーク（wireless personal area networks：ＷＰＡＮＳ）、近距離無線通信（near field communication：ＮＦＣ）、ＩＥＥＥ８０２．１１ファミリ規格に基づくネットワーク、および／または、ＬＴＥ、ＷｉＭＡＸ等の無線広域ネットワーク（wireless wide area network：ＷＷＡＮ）等の、様々な技術に基づく有線ネットワークまたは無線ネットワークとの通信を可能にし得る。システム１７００はまた、光ファイバ通信等の有線ネットワークを介して通信するための１つ以上のポートを含み得る。

いくつかの実施形態では、プロセッサ１７５０はまた、ＩＭＵ１７３０から入力を受信することができる。他の実施形態では、ＩＭＵ１７３０は３軸加速度計、３軸ジャイロスコープ、および／または磁力計を含み得る。ＩＭＵ１７３０は、速度、向きおよび／または他の位置関連情報をプロセッサ１７５０に提供することができる。いくつかの実施形態では、ＩＭＵ１７３０は、センサ１７１０による各画像フレームの取込みと同期して、測定された情報を出力することができる。いくつかの実施形態では、ＩＭＵ１７３０の出力は、センサ測定値を融合するために、および／または融合された測定値をさらに処理するために、プロセッサ１７５０によって部分的に用いられる。

システム１７００はまた、カラー画像および／または深度画像等の画像をレンダリングするスクリーンまたはディスプレイ１７８０を含み得る。いくつかの実施形態では、ディスプレイ１７８０を用いて、センサ１７１０が捕捉したライブ画像、融合された画像、拡張現実（augmented reality：ＡＲ）画像、グラフィカルユーザインターフェイス（graphical user interface：ＧＵＩ）、およびその他のプログラム出力を表示することができる。いくつかの実施形態では、ディスプレイ１７８０は、仮想キーボード、アイコン、メニュー、またはその他のＧＵＩ、ユーザジェスチャおよび／または入力デバイス、例えばスタイラスおよびその他の書込手段等のなんらかの組合せによりユーザがデータを入力できるようにするタッチスクリーンを含み得る、および／または当該タッチスクリーンが収容され得る。いくつかの実施形態では、ディスプレイ１７８０を、液晶ディスプレイまたは発光ダイオード（light emitting diode：ＬＥＤ）ディスプレイ、例えば有機ＬＥＤ（organic LED：ＯＬＥＤ）ディスプレイ等を用いて実現することができる。その他の実施形態では、ディスプレイ１７８０はウェアラブルディスプレイであってもよい。

例示的なシステム１７００はまた、図示される機能ブロックの１つ以上を追加すること、組合わせること、または省略すること等によって、本開示に従う様々なやり方で修正することもできる。例えば、いくつかの構成においては、システム１７００はＩＭＵ１７３０またはセンサ１７１０を含まない。いくつかの実施形態では、システム１７００の一部は、１つ以上のチップセット等および／または同様のものの形態を取る。

プロセッサ１７５０は、ハードウェア、ファームウェアおよびソフトウェアの組合せを用いて実装され得る。プロセッサ１７５０は、融合された測定値をさらに処理するためのセンサ融合および／または方法に関連する計算手順またはプロセスの少なくとも一部を実行するように構成可能な１つ以上の回路を表わし得る。プロセッサ１７５０はメモリ１７６０から命令および／またはデータを取出す。プロセッサ１７５０は、１つ以上の特定用途向け集積回路（application specific integrated circuit：ＡＳＩＣ）、中央処理装置（central processing unit：ＣＰＵ）、グラフィック処理装置（graphical processing unit：ＧＰＵ）、デジタル信号プロセッサ（digital signal processor：ＤＳＰ）、ＤＳＰデバイス、プログラマブル論理デバイス（programmable logic device：ＰＬＤ）、フィールドプログラマブルゲートアレイ（field programmable gate array：ＦＰＧＡ）、コントローラ、マイクロコントローラ、マイクロプロセッサ、埋込み型プロセッサコア、電子デバイス、本明細書に記載の機能を実行するように設計された他の電子ユニット、またはこれらの組合せを用いて実装可能である。

メモリ１７６０は、プロセッサ１７５０内および／またはプロセッサ１７５０外で実装され得る。本明細書で用いる「メモリ」という語は、長期、短期、揮発性、不揮発性、または他のメモリのうちのいずれかの種類を指しており、任意の特定の種類のメモリまたはメモリの数、またはメモリが格納される物理媒体の種類に限定されない。いくつかの実施形態では、メモリ１７６０は、軟デコーディングおよび極性コーディングを容易にするプログラムコードを保持する。

いくつかの実施形態では、軟デコーディングに加えて、またはその代わりに、プロセッサ１７５０は、軟デコーディングアプリケーション１７５５のうちの１つまたはこれらの組合せを実行することができる。例えば、デコーディングの軟出力は、より高性能のコードに結合される複数のコンポーネントＥＣＣから形成される連結ＥＣＣをデコードするために使用可能である。別の例は、反復的な等化およびデコーディングを用いるシステムであり、デコーダからの軟判定出力は、デコーダ入力を反復的に改良するために復調器に送り返される。さらに別の例は、デコードされた出力に作用することであり、例えば、ディスプレイ１７８０上に出力を示すこと、出力をメモリ１７６０に格納すること、トランシーバ１７７０を用いて出力を送信すること、ならびに／または、出力およびセンサ１７１０の測定値に基づいて動作を実行することである。

さらに、本発明の別の実施形態は、エンコードされたデジタルデータを入力デジタルデータから生成するためのエンコーダ回路を提供することができる。図１７Ｂは、エンコードされたデジタルデータを入力デジタルデータから生成するためのエンコーダ回路１１２のブロック図を示す概略図である。エンコーダ回路１１２はエンコーダ１１２と称することもある。エンコーダ回路１１２は、エンコードされたデジタルデータを入力デジタルデータとしてソースビットストリームから生成するように構成されている。エンコーダ回路１１２は、ソースビットストリーム１１１を受信するように構成されたエンコーダインターフェイス１１２０と、コンピュータにより実行可能なエンコーディング方法１２５５（プログラム／コンピュータ実行可能命令／または等価回路）を格納するように構成された少なくとも１つのメモリバンク１２６０と、コンピュータにより実行可能なエンコーディング方法のステップを実行することによってコードワードをエンコードされたデジタルデータとして入力デジタルデータから生成するように構成された１つ以上のコンピューティングプロセッサ１２５０とを含み得る。この場合、コンピュータにより実行可能なエンコーディング方法１２５５は、プロセッサ１２５０に、コード仕様に基づいて極性型低密度生成行列（ＬＤＧＭ）コードのプロトグラフ構造を定義するステップを含むステップを実行させるように構成される。コード仕様は、プロト分極の少なくとも２つの段階と、凍結ビット割当ての少なくとも１つのルールと、プロトグラフ置換の少なくとも１つのルールと、メッセージ受渡しの少なくとも１つのルールとを含む。コンピュータにより実行可能なエンコーディング方法１２５５の方法ステップはさらに、凍結ビット割当ての少なくとも１つのルールに従って、ソースビットストリームおよび凍結ビットのセットを伴うデータ配列を初期化するステップと、プロト分極の段階全体にわたるメッセージ受渡しの少なくとも１つのルールに従ってデータ配列を伝搬させるステップとを含む。さらに、当該ステップは、（ａ）データ配列をプロト分極の少なくとも２つの段階に、１つの段階から別の段階へと順次供給するステップを含み、プロト分極の各段階は少なくとも１つのプロト分極単位を含み、当該ステップはさらに、（ｂ）プロトグラフ置換の少なくとも１つのルールに従ってプロト分極単位の各々においてデータ配列を置換するステップと、（ｃ）メッセージ受渡しの少なくとも１つのルールに従ってプロト分極単位の各々においてデータ配列を修正し、修正されたデータ配列を配置することによって、指定された順序に基づいてコードワードをエンコードされたデジタルデータとして生成するステップとを含む。いくつかの実施形態では、生成されたデジタルデータは、変調器１１３によって変調され、フロントエンド回路１１４を介して通信チャネル１２０から送信される。

図１７Ｃは、本発明のいくつかの実施形態に従った、エンコードされたデジタルデータをデコードするためのデコーダ回路（または単にデコーダ）１３３のブロック図を示す概略図である。デコーダ回路１３３は、通信チャネル１２０から受信したエンコードされた（ノイズのある）コードワードによって表わされるエンコードされたデジタルデータからデコードされたデジタルデータを生成するように構成される。

デコーダ回路１３３は、ノイズのあるバージョンである変調されたエンコード済みのデジタルデータを復調する復調器１３２からエンコードされたコードワードを入力データとして受信するように構成されたデコーダインターフェイス１３２０と、コンピュータにより実行可能なデコーディング方法（プログラム／コンピュータ実行可能命令／または等価回路）１３５５を格納するように構成された少なくとも１つのメモリバンク１３６０と、１つ以上のコンピューティングプロセッサ１３５０とを含む。この場合、コンピュータにより実行可能なデコーディング方法（プログラム）１３５５は、コンピュータにより実行可能なデコーディング方法のステップを実行することにより、１つ以上のコンピューティングプロセッサ１３５０に、デコーダインターフェイス１３２０からのエンコードされたコードワードからデコードされたデジタルデータを生成させる。コンピュータにより実行可能なデコーディング方法に従うと、１つ以上のコンピューティングプロセッサ１３５０は、コード仕様に基づいて極性型低密度生成行列（ＬＤＧＭ）コードのプロトグラフ構造を定義するステップを含むステップを実行する。コード仕様は、プロト分極の少なくとも２つの段階と、凍結ビット割当ての少なくとも１つのルールと、プロトグラフ置換の少なくとも１つのルールと、メッセージ受渡しの少なくとも１つのルールとを含む。上記ステップはさらに、プロトグラフ構造内の各エッジに関連付けられた左向きおよび右向きメッセージの配列を初期化するステップを含む。この場合、プロト分極の第１の段階に供給する右向きメッセージは、凍結ビット割当ての少なくとも１つのルールに基づいて固定され、プロト分極の最後の段階に供給する左向きメッセージは、エンコードされたコードワードに基づいて指定された順序で固定される。上記ステップはさらに、少なくとも１つの変数ノードおよび少なくとも１つのチェックノードを含むプロト分極の少なくとも２つの段階にわたってメッセージ受渡しの少なくとも１つのルールに従って左向きメッセージおよび右向きメッセージを伝搬させるステップを含む。左向きおよび右向きメッセージは反復方法によって更新される。反復方法は、（ａ）メッセージ受渡しの少なくとも１つのルールに従って変数ノードおよびチェックノードの並列化可能なセットを選択するステップと、（ｂ）プロトグラフ置換の少なくとも１つのルールに従って、左向きメッセージおよび右向きメッセージのセットを着信メッセージとして、選択された変数ノードおよびチェックノードに供給するステップと、（ｃ）メッセージ受渡しの少なくとも１つのルールに従って、選択された変数ノードおよびチェックノードにおける着信メッセージに基づいて発信メッセージのセットを計算するステップと、（ｄ）左向きメッセージおよび右向きメッセージのセットを、選択された変数ノードおよびチェックノードにおける発信メッセージのセットと置き換えるステップと、（ｅ）メッセージ受渡しの少なくとも１つのルールに従ってステップ（ａ）～（ｄ）を指定された回数だけ繰返すステップとを含む。さらに、１つ以上のプロセッサ１３５０は、コンピュータにより実行可能なデコーディング方法１３５５に従って、指定された順序で左向きメッセージのセットを選択することにより、出力メッセージをデコードされたデジタルデータとして生成する。

本発明の上述の実施形態は全て、多数の方法のいずれかで実施することができる。例えば、実施形態は、ハードウェア、ファームウェア、ソフトウェアまたはこれらの組合せを用いて実装され得る。ソフトウェアで実装される場合、ソフトウェアコードは、単一のコンピュータで提供されるか、または複数のコンピュータ間で分散されるかにかかわらず、任意の好適なプロセッサまたはプロセッサの集合上で実行することができる。このようなプロセッサは、集積回路構成要素内の１つ以上のプロセッサとともに集積回路として実装され得る。但し、プロセッサは任意の適切なフォーマットで回路を用いて実装され得る。

また、本発明の実施形態は、方法として実施されてもよく、その一例は既に示されている。当該方法の一部として実行される動作は任意の適切なやり方で順序付けられてもよい。従って、例示した順序とは異なる順序で動作が実行される実施形態が構成されてもよく、これは、例示的な実施形態では連続的な動作として示されているが、いくつかの動作を同時に実行することを含み得る。

請求項において、請求項要素を修飾するために「第１」、「第２」等の順序を表す用語を使用する場合、それ自体が、ある請求項要素の、別の請求項要素に対する優先、先行、または順序を暗示しているのではなく、実行する方法の動作の時間的順序を暗示しているのでもなく、請求項要素を区別するために、特定の名称を有するある請求項要素を、同一の名称を有する（が順序を表す用語を使用する）別の要素から区別するためのラベルとして用いているに過ぎない。

本発明を好ましい実施形態の例として説明してきたが、本発明の精神および範囲内で他の様々な応用および修正が実施可能であることを理解されたい。

従って、添付の特許請求の範囲は、本発明の真の精神および範囲内に含まれる全てのこのような変更および修正を網羅することを目的としている。

Claims (27)

1. １つ以上のコンピューティングプロセッサによって実行される、デジタルデータをエンコードするための、コンピュータにより実現される方法であって、
   コード仕様に基づいて極性型低密度生成行列（low-density generator matrix：ＬＤＧＭ）コードのプロトグラフ構造を定義するステップを含み、前記コード仕様は、プロト分極の少なくとも２つの段階と、凍結ビット割当ての少なくとも１つのルールと、プロトグラフ置換の少なくとも１つのルールと、メッセージ受渡しの少なくとも１つのルールとを含み、前記コンピュータにより実現される方法はさらに、
   入力デジタルデータとしてのソースビットストリームにアクセスするステップと、
   前記凍結ビット割当てのルールに従って前記ソースビットストリームと凍結ビットのセットとを用いてデータ配列を初期化するステップと、
   前記プロト分極の段階全てにわたる前記メッセージ受渡しのルールに従って前記データ配列を伝搬させるステップとを含み、当該伝搬させるステップはさらに、
   （ａ）前記データ配列をプロト分極段階に、１つの段階から別の段階へと順次供給するステップを含み、前記プロト分極段階は少なくとも１つのプロト分極単位を含み、さらに、
   （ｂ）前記プロトグラフ置換のルールに従って前記プロト分極単位の各々において前記データ配列を置換するステップと、
   （ｃ）前記メッセージ受渡しのルールに従って、前記プロト分極単位の各々において前記データ配列を修正するステップとを含み、前記コンピュータにより実現される方法はさらに、
   前記修正されたデータ配列を指定された順序でコードワードに配置するステップと、
   前記コードワードを前記入力デジタルデータのエンコードされたデジタルデータとして提供するステップとを含む、コンピュータにより実現される方法。
2. 前記プロト分極単位は、
   少なくとも１つのプロトチェックノードと、
   少なくとも１つのプロト変数ノードとを含み、
   前記プロトチェックノードおよび前記プロト変数ノードの少なくとも１つの対は、前記プロトグラフ置換のルールに従ってマルチビットメッセージを受渡すために相互に接続される、請求項１に記載の方法。
3. 前記メッセージ受渡しのルールに基づいて前記データ配列を修正するステップは、前記プロト分極単位の各々において代数算術演算のセットを適用するステップを含み、前記代数算術演算は、有限環、有限ガロア体、ルックアップテーブル、またはこれらの組合せに基づいている、請求項１に記載の方法。
4. 前記極性型ＬＤＧＭコードの前記プロトグラフ構造を定義する前記コード仕様は、基本コードの生成行列についてのリフティング演算に基づいており、前記リフティング演算は、前記生成行列の各要素を置換行列と置き換えることによって基本コードの複製および置換を適用し、前記生成行列は、複数のプロト分極段階を定義するために少なくとも２つのサブ生成行列に分解される、請求項１に記載の方法。
5. 前記プロトグラフ置換のルールは、前記プロト分極の各々に関連付けられた、シフト値との巡回置換、シフト値との逆巡回置換、多項式係数のセットとの多項式置換、ランダム重み１の置換行列、ランダム重み２の置換行列、ランダム重み３の置換行列、またはこれらの組合せ、を定義するパラメータのセットを含む、請求項１に記載の方法。
6. 前記凍結ビット割当てのルールおよび前記プロトグラフ置換のルールは、反復方法によって決定され、前記反復方法は、
   （ａ）凍結ビット位置、スケルトン基本行列、および置換パラメータのセットを初期化するステップと、
   （ｂ）前記スケルトン基本行列に応じて前記プロト分極単位のセットをプルーニングするステップと、
   （ｃ）プロトグラフ外部情報転送（protograph extrinsic information transfer：Ｐ－ＥＸＩＴ）法に基づいて誤り率の上限を計算するステップとを含み、前記Ｐ－ＥＸＩＴ法はさらに、
   （ｃ１）チャネル相互情報のセットを前提として前記凍結ビット位置および前記置換パラメータに応じて、プロトグラフ内の各エッジに関連付けられた外部情報のセットを初期化するステップと、
   （ｃ２）前記外部情報の進化を定義するＰ－ＥＸＩＴルールのセットに基づいて、プロト分極単位において前記外部情報を更新するステップと、
   （ｃ３）デコーディングスケジュールに応じて、指定された順序で、前記プロト分極単位のセットに関して前記更新するステップ（ｃ２）を繰返すステップと、
   （ｃ４）前記更新された外部情報および前記凍結ビット位置に基づいて誤り率の前記上限を計算するステップとを含み、前記反復方法はさらに、
   （ｄ）プロト分極単位の各々におけるスコアを計算するステップを含み、前記スコアは、
   （ｄｌ）プロト分極単位から離れるサイクルを見つけ、前記プロトグラフを通じて同じプロト分極単位を戻すステップと、
   （ｄ２）前記凍結ビット位置、前記スケルトン基本行列、および前記置換パラメータに応じてサイクル長を決定するステップと、
   （ｄ３）前記サイクルに関与した前記プロト分極単位に関連付けられた前記スコアの全てに、前記サイクル長に応じた加重値を加算するステップと、
   （ｄ４）前記プロトグラフ内の経路の指定されたセットに関して、前記ステップ（ｄ１）～（ｄ３）を繰返すステップと、
   によって計算され、前記反復方法はさらに、
   （ｅ）前記上限および前記スコアに基づいて、前記凍結ビット位置、前記スケルトン基本行列、および前記置換パラメータを修正するステップと、
   （ｆ）前記上限および前記スコアに関して指定された条件が満たされるまで前記ステップ（ｂ）から（ｅ）を繰返すステップとを含む、請求項１に記載の方法。
7. 前記凍結ビット割当てのルールに基づいて前記データ配列を初期化するステップはさらに、
   （ａ）前記データ配列の一部から選択的に選択されたビットシーケンスを形成するステップと、
   （ｂ）巡回冗長検査（cyclic redundancy check：ＣＲＣ）コード、ＢＣＨ（Bose-Chaudhuri-Hocquenghem）コード、巡回コード、準巡回コード、畳み込みコード、またはこれらの組合わせを含む線形コードに基づいて、前記ビットシーケンスからパリティシーケンスを計算するステップと、
   （ｃ）前記パリティシーケンスを前記データ配列の選択された部分に埋込むステップと、
   （ｄ）複数の前記パリティビットを前記データ配列に指定された回数だけ埋込むために前記ステップ（ａ）～（ｃ）を繰返すステップとを含む、請求項１に記載の方法。
8. 前記基本コードは、カーネル行列のうちの少なくとも２つのクロネッカー累乗（Kronecker power）に基づいた少なくとも２つの分極段階を含む極性コードであり、前記カーネル行列は、１よりも大きい次数サイズのフルランク行列であり、前記カーネル行列は、有限ガロア体、有限環、またはこれらの組合わせに基づいている、請求項４に記載の方法。
9. 前記コード仕様によって定義される前記プロトグラフ構造は、前記プロト分極単位の空間結合に基づいており、前記空間結合は、テールバイティングの有無にかかわらず、前記プロトグラフの矩形状、立方体形状、編組形状、階段形状、またはトーラス形状を構築するために均一または不均一に前記プロトグラフ構造を形成する、請求項１に記載の方法。
10. １つ以上のコンピューティングプロセッサによって実行される、ノイズのあるコードワードをデコードするための、コンピュータにより実現される方法であって、
    コード仕様に基づいて極性型低密度生成行列（ＬＤＧＭ）コードのプロトグラフ構造を定義するステップを含み、前記コード仕様は、プロト分極の少なくとも２つの段階と、凍結ビット割当ての少なくとも１つのルールと、プロトグラフ置換の少なくとも１つのルールと、メッセージ受渡しの少なくとも１つのルールとを含み、前記コンピュータにより実現される方法はさらに、
    ノイズのあるコードワードについての信念メッセージを表わす入力データにアクセスするステップと、
    前記プロトグラフにおける各エッジに関連付けられた左向きメッセージおよび右向きメッセージの配列を初期化するステップとを含み、前記プロト分極の第１の段階に供給する前記右向きメッセージは、前記凍結ビット割当てのルールに基づいて固定され、前記プロト分極の最後の段階に供給する前記左向きメッセージは、指定された順序で前記入力データに基づいて固定され、前記コンピュータにより実現される方法はさらに、
    少なくとも１つの変数ノードおよび少なくとも１つのチェックノードを含む前記プロト分極の複数の段階にわたる前記メッセージ受渡しのルールに従って前記左向きメッセージおよび前記右向きメッセージを伝搬させるステップを含み、前記左向きメッセージおよび前記右向きメッセージは反復方法によって更新され、前記反復方法は、
    （ａ）前記メッセージ受渡しのルールに従って変数ノードおよびチェックノードの並列化可能なセットを選択するステップと、
    （ｂ）前記プロトグラフ置換のルールに従って、前記左向きメッセージおよび前記右向きメッセージのセットを着信メッセージとして前記選択された変数ノードおよびチェックノードに供給するステップと、
    （ｃ）前記メッセージ受渡しのルールに従って、前記選択された変数ノードおよびチェックノードにおける前記着信メッセージに基づいて発信メッセージのセットを計算するステップと、
    （ｄ）前記左向きメッセージおよび前記右向きメッセージのセットを、前記選択された変数ノードおよびチェックノードにおける前記発信メッセージと置き換えるステップと、
    （ｅ）前記メッセージ受渡しのルールに従って、前記ステップ（ａ）～（ｄ）を指定された回数だけ繰返すステップとを含み、前記コンピュータにより実現される方法はさらに、
    前記左向きメッセージのセットを指定された順序で出力メッセージとして選択するステップと、
    前記出力メッセージをデコードされたデジタルデータとして提供するステップとを含む、コンピュータにより実現される方法。
11. 前記プロト分極単位は、
    少なくとも１つのプロトチェックノードと、
    少なくとも１つのプロト変数ノードとを含み、
    前記プロトチェックノードおよび前記プロト変数ノードの少なくとも１つの対は、前記プロトグラフ置換のルールに従ってマルチビットメッセージを受渡すために相互に接続される、請求項１０に記載の方法。
12. 変数ノードおよびチェックノードにおける前記発信メッセージを計算するステップは、sum-productアルゴリズム、delta-minアルゴリズム、min-sumアルゴリズム、オフセットされたmin-sumアルゴリズム、正規化されたmin-sumアルゴリズム、修正されたmin-sumアルゴリズム、減衰されたmin-sum、拡張されたmin-sum、量子化されたルックアップテーブル、またはこれらの変形例に基づいた、前記メッセージ受渡しのルール、変数ノードデコーダを定義するルール、およびチェックノードデコーダを定義するルールに基づいている、請求項１０に記載の方法。
13. 前記極性型ＬＤＧＭコードの前記プロトグラフ構造を定義する前記コード仕様は、基本コードの生成行列のリフティング演算に基づいており、前記リフティング演算は、前記生成行列の各要素を置換行列と置き換えることによって前記基本コードの複製および置換を適用し、前記生成行列は、複数のプロト分極段階を定義するために少なくとも２つのサブ生成行列に分解される、請求項１０に記載の方法。
14. 前記プロトグラフ置換のルールは、前記プロト分極の各々に関連付けられた、シフト値との巡回置換、シフト値との逆巡回置換、多項式係数のセットとの多項式置換、ランダム重み１の置換行列、ランダム重み２の置換行列、ランダム重み３の置換行列、またはこれらの組合せ、を定義するパラメータのセットを含む、請求項１０に記載の方法。
15. 前記左向きメッセージおよび前記右向きメッセージを伝搬させるステップはさらに、
    （ａ）決定論的または確率的にプロト分極の第１の段階から着信する前記左向きメッセージに基づいて、硬判定コードワードの有限リストを生成するステップと、
    （ｂ）前記硬判定コードワードリストの一部から選択的に選択されたビットシーケンスを形成するステップと、
    （ｃ）巡回冗長検査（ＣＲＣ）コード、ＢＣＨ（Bose-Chaudhuri-Hocquenghem）コード、巡回コード、準巡回コード、畳み込みコード、またはこれらの組合わせを含む線形コードに基づいて、前記ビットシーケンスの信頼性を計算するステップと、
    （ｄ）前記ステップ（ｂ）および（ｃ）を指定された回数だけ繰返すステップと、
    （ｅ）前記計算された信頼性に基づいて前記硬判定コードワードの最も可能性の高いシーケンスを決定するステップと、
    （ｆ）前記信頼性に応じて前記硬判定コードワードの前記最も可能性の高いシーケンスに基づいて、前記プロト分極の前記第１の段階に供給する前記右向きメッセージの一部を更新するステップとを含む、請求項１０に記載の方法。
16. 前記基本コードは、カーネル行列のうちの少なくとも２つのクロネッカー累乗（Kronecker power）に基づいた少なくとも２つの分極段階を含む極性コードであり、前記カーネル行列は、１よりも大きい次数サイズのフルランク行列であり、前記カーネル行列は、有限ガロア体、有限環、またはこれらの組合わせに基づいている、請求項１３に記載の方法。
17. 前記コード仕様によって定義される前記プロトグラフ構造は、前記プロト分極単位の空間結合に基づいており、前記空間結合は、テールバイティングの有無にかかわらず、前記プロトグラフの矩形状、立方体形状、編組形状、階段形状、またはトーラス形状を構築するために均一または不均一に前記プロトグラフ構造を形成する、請求項１０に記載の方法。
18. 前記メッセージ受渡しのルールはさらに、ラウンドロビンスケジュール、フラッディングスケジュール、適応スケジュール、ウィンドウ化デコーディングスケジュール、ランダム化スケジュール、直列化スケジュール、逐次除去スケジュール、またはこれらの組合せに基づいたデコーディングスケジュールを含む、請求項１０に記載の方法。
19. 通信チャネルを介してデジタルデータを転送するためのシステムであって、
    少なくとも１つのコンピューティングプロセッサと、
    少なくとも１つのメモリバンクと、
    送信機とを含み、前記送信機は、
    転送すべきソースデータを受入れるソースと、
    前記ソースデータをエンコードするためのエンコーダとを含み、前記エンコーダは、請求項１に記載の方法を実行することによって、エンコードされたコードワードを生成し、前記送信機はさらに、
    エンコードされたコードワードを変調信号に変換するための変調器を含み、前記変調信号は、振幅変調、位相変調、直交振幅変調、位相シフトキーイング、周波数変調、直交周波数分割多重化、空間分割多重化、パルス位置変調、またはこれらの変形例に基づいており、前記送信機はさらに、
    前記変調信号を前記通信チャネルに送信するためのフロントエンドインターフェイスを含み、前記システムはさらに、
    有線媒体チャネル、無線媒体チャネル、光ファイバチャネル、真空自由空間チャネル、データ記憶媒体、またはこれらの変形例を含む通信チャネルと、
    受信機とを含み、前記受信機は、
    前記通信チャネルから出力信号を受信するためのフロントエンドインターフェイスと、
    前記チャネルの前記出力信号を復調するための復調器とを含み、前記復調器は尤度情報を入力信念メッセージとして生成し、前記受信機はさらに、
    前記入力信念メッセージをデコードするためのデコーダを含み、前記デコーダは、請求項１０に記載の方法を実行することによって、デコードされたコードワードを生成し、前記受信機はさらに、
    前記デコードされたコードワードを提供するためのシンクを含み、前記システムはさらに、
    前記チャネルの知識に応じて、前記エンコーダおよび前記デコーダにおいて用いられるべき極性型低密度生成行列（ＬＤＧＭ）コードのコード仕様を定義するためのコントローラを含み、前記コード仕様は、プロト分極の少なくとも２つの段階と、凍結ビット割当ての少なくとも１つのルールと、プロトグラフ置換の少なくとも１つのルールと、エンコーディングおよびデコーディングのためのメッセージ受渡しの少なくとも１つのルールとを含む、システム。
20. 前記デコーダはさらに、直列化された相互接続のセットを備えたパイプライン化されたデコーダの展開されたセットを備え、前記パイプライン化されたデコーダの各々はさらに、置換相互接続のセットを備えた並列デコーダのセットを含む、請求項１９に記載のシステム。
21. 前記エンコーダはさらに、プロト分極の複数の段階にわたって、直列化された相互接続のセットを備えたパイプライン化されたエンコーダの展開されたセットを備え、前記パイプライン化されたエンコーダの各々はさらに、置換相互接続のセットを備えた並列エンコーダのセットを備える、請求項１９に記載のシステム。
22. エンコードされたデジタルデータを入力デジタルデータとしてソースビットストリームから生成するように構成されたエンコーダ回路であって、
    前記ソースビットストリームを受信するように構成されたエンコーダインターフェイスと、
    コンピュータにより実行可能なエンコーディング方法を格納するように構成された少なくとも１つのメモリバンクと、
    前記コンピュータにより実行可能なエンコーディング方法のステップを実行することによって、コードワードをエンコードされたデジタルデータとして前記入力デジタルデータから生成するように構成された１つ以上のコンピューティングプロセッサとを含み、前記ステップは、
    コード仕様に基づいて極性型低密度生成行列（ＬＤＧＭ）コードのプロトグラフ構造を定義するステップを含み、前記コード仕様は、プロト分極の少なくとも２つの段階と、凍結ビット割当ての少なくとも１つのルールと、プロトグラフ置換の少なくとも１つのルールと、メッセージ受渡しの少なくとも１つのルールとを含み、前記ステップはさらに、
    前記凍結ビット割当ての少なくとも１つのルールに従って、前記ソースビットストリームと凍結ビットのセットとでデータ配列を初期化するステップと、
    前記プロト分極の段階全体にわたる前記メッセージ受渡しの少なくとも１つのルールに従って前記データ配列を伝搬させるステップとを含み、前記伝搬させるステップはさらに、
    （ａ）前記データ配列を前記プロト分極の少なくとも２つの段階に、１つの段階から別の段階へと順次供給するステップを含み、前記プロト分極の各段階は少なくとも１つのプロト分極単位を含み、さらに、
    （ｂ）前記プロトグラフ置換の少なくとも１つのルールに従って前記プロト分極単位の各々において前記データ配列を置換するステップと、
    （ｃ）前記メッセージ受渡しの少なくとも１つのルールに従って前記プロト分極単位の各々において前記データ配列を修正するステップとを含み、前記ステップはさらに、
    前記修正されたデータ配列を配置することにより、指定された順序に基づいて前記コードワードを前記エンコードされたデジタルデータとして生成するステップを含む、エンコーダ回路。
23. 前記エンコーダインターフェイスは、前記コードワードを変調器回路に送信するように構成され、前記変調器回路は、前記コードワードを前記エンコードされたデジタルデータとして通信チャネルを介して送信するために前記コードワードを変調する、請求項２２に記載のエンコーダ回路。
24. 前記コンピュータにより実行可能なエンコーディング方法のステップを実行することは、前記プロトグラフ置換のルールに従ったデータ交換によりエンコーディング方法のセットに対して並列化および直列化される、請求項２２に記載のエンコーダ回路。
25. ノイズのあるバージョンであるエンコードされたコードワードからデコードされたデジタルデータを生成するように構成されたデコーダ回路であって、
    前記ノイズのあるエンコードされたコードワードを入力データとして受信するように構成されたデコーダインターフェイスと、
    コンピュータにより実行可能なデコーディング方法を格納するように構成された少なくとも１つのメモリバンクと、
    前記コンピュータにより実行可能なデコーディング方法のステップを実行することによって、前記デコーダインターフェイスからの前記エンコードされたコードワードから前記デコードされたデジタルデータを生成するように構成された１つ以上のコンピューティングプロセッサとを含み、前記ステップは、
    コード仕様に基づいて極性型低密度生成行列（ＬＤＧＭ）コードのプロトグラフ構造を定義するステップを含み、前記コード仕様は、プロト分極の少なくとも２つの段階と、凍結ビット割当ての少なくとも１つのルールと、プロトグラフ置換の少なくとも１つのルールと、メッセージ受渡しの少なくとも１つのルールとを含み、前記ステップはさらに、
    前記プロトグラフ構造における各エッジに関連付けられた左向きメッセージおよび右向きメッセージの配列を初期化するステップを含み、前記プロト分極の第１の段階に供給する前記右向きメッセージは、前記凍結ビット割当ての少なくとも１つのルールに基づいて固定され、前記プロト分極の最後の段階に供給する前記左向きメッセージは、前記エンコードされたコードワードに基づいて指定された順序で固定され、前記ステップはさらに、
    少なくとも１つの変数ノードおよび少なくとも１つのチェックノードを含む前記プロト分極の少なくとも２つの段階にわたる前記メッセージ受渡しの少なくとも１つのルールに従って前記左向きメッセージおよび前記右向きメッセージを伝搬させるステップを含み、前記左向きメッセージおよび前記右向きメッセージは反復方法によって更新され、前記反復方法は、
    （ａ）前記メッセージ受渡しの少なくとも１つのルールに従って変数ノードおよびチェックノードの並列化可能なセットを選択するステップと、
    （ｂ）前記プロトグラフ置換の少なくとも１つのルールに従って、前記左向きメッセージおよび前記右向きメッセージのセットを着信メッセージとして前記選択された変数ノードおよびチェックノードに供給するステップと、
    （ｃ）前記メッセージ受渡しの少なくとも１つのルールに従って、前記選択された変数ノードおよびチェックノードにおける前記着信メッセージに基づいて発信メッセージのセットを計算するステップと、
    （ｄ）前記左向きメッセージおよび前記右向きメッセージのセットを、前記選択された変数ノードおよびチェックノードにおける前記発信メッセージのセットと置き換えるステップと、
    （ｅ）前記メッセージ受渡しの少なくとも１つのルールに従って、前記ステップ（ａ）～（ｄ）を指定された回数だけ繰返すステップとを含み、さらに、
    前記左向きメッセージのセットを指定された順序で選択することにより、出力メッセージをデコードされたデジタルデータとして生成するステップを含む、デコーダ回路。
26. 前記デコーダインターフェイスは復調器回路に接続され、前記復調器回路は、通信チャネルからの前記エンコードされたコードワードを復調してデコーディングのための初期信念メッセージを提供し、前記初期信念メッセージは、対数尤度比、対数尤度、尤度、軟判定値、硬判定値、またはこれらの変形例に基づいている、請求項２５に記載のデコーダ回路。
27. 前記コンピュータにより実行可能なデコーディング方法のステップを実行するステップは、複数の反復にわたって、直列化された相互接続のセットで前記デコーディング方法を実行するために、パイプライン化されたステップに展開され、前記パイプライン化されたデコーディング方法の各々はさらに、前記デコーダのスループットを増加させるために、置換相互接続のセットでデコーディング方法のセットに並列化される、請求項２５に記載のデコーダ回路。