JP2024505916A - シールド端子を有するバックプレーンコネクタ - Google Patents

Abstract

【解決手段】バックプレーンコネクタシステムは、有害な電磁信号から高速差動データ信号を保護するための電磁シールド端子エンクロージャを含む。そのような端子エンクロージャは、複数の電気接地経路を形成するために互いに摺動可能に接触する突出部を含む接続されたＵ字形シールドを含む。複数の経路は、そのような有害な信号を高速差動データ信号から離れる方向に向ける。【選択図】図１

Description

（関連出願の相互参照）
本出願は、２０２１年１月２９日に出願された米国特許仮出願第６３／１４３，６５８号の優先権を主張するものであり、その全体が参照として本明細書に組み込まれる。

本開示は、コネクタの分野に関し、より具体的には、高速データコネクタに関する。

多くの異なる用途で使用されるバックプレーンコネクタは、高速データレートをサポートする能力などの特定の特徴を提供するように設計されている。

いくつかのバックプレーンコネクタは、直交構成（例えば、互いに直交して配置された２つの電子回路基板を含む構成）で構成され得る。直交構成は、底部の主回路基板と、主回路基板に直交するが互いに平行して配置された複数の二次回路基板（多くの場合はドーターカードと称される）と、を可能にする。それぞれのドーターカードは、所望の処理機能を提供する１つ以上の集積回路（ＩＣ）をサポートし得る。

バックプレーンコネクタに関する１つの問題は、高速差動データ信号の隣接する対の間の電気的クロストークの量である。クロストークを低減する既存の技術は不十分である。

したがって、最小限のクロストークで高速データレートを確実にサポートするバックプレーンコネクタが必要とされている。

一実施形態では、例示的なバックプレーンコネクタシステムは、第１のハウジング及び第１のウェハセットを含む第１の直交配置されたコネクタアセンブリであって、第１のウェハセットは１つ以上の第１のウェハを含み、それぞれの第１のウェハは１つ以上の第１のＵ字形シールドを含み、それぞれの第１のシールドは、有害な電磁信号から高速差動データ信号（例えば、少なくとも最大１１２ギガビット／秒（Ｇｂｐｓ）の信号）を保護するための電磁シールド端子エンクロージャの第１の部分として構成されている、第１の直交配置されたコネクタアセンブリと、第１のハウジングに接続するように構成された第２のハウジングと、第２のウェハセットと、を含む第２の直交配置されたコネクタアセンブリであって、第２のウェハセットは１つ以上の第２のウェハを含み、それぞれの第２のウェハは、１つ以上の一体型の第２のＵ字形シールドを含む電気接地面を含み、それぞれの第２のシールドは、有害な電磁信号から高速差動データ信号を保護するための電磁シールド端子エンクロージャの第２の部分として構成されている、第２の直交配置されたコネクタアセンブリと、を備え得る。

第１のアセンブリは、それぞれの接続部において電気接地経路を形成するために、それぞれの第１のウェハの１つ以上の第１のＵ字形シールドのそれぞれに接続された電気接地インサートを更に含み得る。

実施形態では、それぞれの第１のウェハの１つ以上の第１のＵ字形シールドのそれぞれは、対向する側壁を含み得、それぞれの対向する側壁は、少なくとも１つの第１の突出部を含み得る。更に、それぞれの第１の突出部は、１つ以上の第２のＵ字形シールドのうちの１つからの１つ以上の第２の突出部に摺動可能に接触して、電磁シールド端子エンクロージャを形成し、かつ第１の突出部及び１つ以上の第２の突出部を含む電気接地経路を形成するように構成され得る。

１つ以上の第１のウェハのそれぞれは、望ましくない有害な電磁信号（例えば、クロストーク）の影響を低減するために、第１のウェハセット内の近接するウェハからオフセットして構成され得る。

第２のハウジングは、少なくとも電磁シールド端子エンクロージャを支持して位置合わせするための支持構造を更に含み得る。そのような支持構造は、１つ以上の開口部と、１つ以上の分離リブと、１つ以上のタワー基礎と、を含み得る。実施形態では、（ｉ）１つ以上の開口部のうちの１つは、１つ以上の第１のＵ字形シールドのうちの１つ及び１つ以上の第２のＵ字形シールドのうちの１つを含むシールドのセットを受容するように構成されてもよく、（ｉｉ）１つ以上の基礎のうちの１つは、シールドのセットを支持してもよく、及び／又は（ｉｉｉ）１つ以上のリブのうちの１つは、シールドのセットの位置合わせ及び分離を維持するように構成されてもよい。

なお更に、第１のＵ字形シールドのそれぞれは、第１の端子支持構造を含み得、第２のＵ字形シールドのそれぞれは、第２の端子支持構造を含み得る。実施形態では、第１の端子支持構造は、第１のウェハセットのそれぞれの端子の端部を支持する支点として機能するように、それぞれの第１のＵ字形シールド内の位置に構成され得、同様に、第２の端子支持構造は、第２のウェハセットのそれぞれの端子の端部を支持する支点として機能するように、それぞれの第２のＵ字形シールド内の位置に構成され得る。

１つ以上の第２のＵ字形シールドのそれぞれは、対向する側壁を含み得、それぞれの側壁は、１つ以上の第１のＵ字形シールドのうちの１つの１つ以上の第１の突出部に摺動可能に接触して、電磁シールド端子エンクロージャを形成し、かつ第１の突出部及び第２の突出部を含む電気接地経路を形成するように構成された、１つ以上の第２の突出部を含み得る。

なお更に、１つ以上の第２のＵ字形シールドのそれぞれは、１つ以上の一体型接地ウィングを含み得、それぞれのウィングは、第１のＵ字形シールドのうちの１つと接触して電気接地経路を形成するように構成され得る。したがって、複数の第１のＵ字形シールドに接触し得る複数の接触ウィングを備えた第２のＵ字形シールドを有することによって、システム全体にわたって非常に冗長な接地構造が確立され得る。

１つ以上の第２のＵ字形シールドのそれぞれは、電気接地カバーに接続されてシールドとカバーとの間に電気接地経路を形成する延長部を追加的に含んでもよい。

上で説明した実施形態に加えて、別の例示的なバックプレーンコネクタシステムは、第１のハウジング及び第１のウェハセットを含む第１の直交配置されたコネクタアセンブリであって、第１のウェハセットは、１つ以上の第１のウェハを含み、それぞれの第１のウェハは、１つ以上の第１のＵ字形シールドを含み、それぞれの第１のシールドは、有害な電磁信号から高速差動データ信号を保護するための電磁シールド端子エンクロージャの第１の部分として構成されている、第１の直交配置されたコネクタアセンブリと、第１のハウジングに接続して第１のアセンブリと第２のアセンブリとの間に複数の電気接地経路を提供するように構成された第２のハウジングと、第２のウェハセットと、を含む第２の直交配置されたコネクタアセンブリであって、第２のウェハセットは、１つ以上の第２のウェハを含み、それぞれの第２のウェハは、１つ以上の一体型の第２のＵ字形シールドを含む電気接地面を含み、それぞれの第２のシールドは、有害な電磁信号から高速差動データ信号を保護するための電磁シールド端子エンクロージャの第２の部分として構成されている、第２の直交配置されたコネクタアセンブリと、を備え得る。

そのような実施形態では、それぞれの第１のウェハの１つ以上の第１のＵ字形シールドのそれぞれは、対向する側壁を含み得、それぞれの対向する側壁は、少なくとも１つの第１の突出部を含み得る。そのような突出部のそれぞれは、１つ以上の第２のＵ字形シールドのうちの１つからの１つ以上の第２の突出部に摺動可能に接触して、電磁シールド端子エンクロージャを形成し、かつ第１の突出部及び第２の突出部を含む接地経路のうちの少なくとも１つを形成するように構成され得る。更に、１つ以上の第２のＵ字形シールドのそれぞれは、１つ以上の一体型接地ウィングを含み得、それぞれのウィングは、第１のＵ字形シールドのうちの１つと接触して、接地経路のうちの少なくとも第２の接地経路を形成するように構成され得る。

更に別の例示的なバックプレーンコネクタシステムは、オフセット電磁シールド端子エンクロージャのパターンを備えてもよく、それぞれの端子エンクロージャは、１つ以上の電気接地経路を形成する電磁Ｕ字形シールドのセットとして構成されており、それぞれの端子エンクロージャは、別の電磁Ｕ字形シールドのセットによって形成された近接する端子エンクロージャの隣に位置合わせされない。

本開示は、一例として示され、添付図面に限定されるものではなく、同様の参照番号は、類似の要素を指す場合がある。

２つの接続されたアセンブリを含む例示的なバックプレーンコネクタシステムの図を示す。 図１と同じバックプレーンコネクタシステムを示しているが、アセンブリは切り離されている。 図２の切り離されたアセンブリの別の図を示す。 前の図のアセンブリのうちの１つの分解図を示す。 前の図のアセンブリのうちの１つの別の分解図を示す。 高速差動データ信号を伝送している導電端子をシールドする電磁シールド端子エンクロージャ構造の第１の部分を形成するために使用され得る例示的なＵ字形電磁シールドの拡大図である（以下、電磁シールド端子エンクロージャは、「端子エンクロージャ」又は「ケージ」と称される場合がある）。 コネクタアセンブリのオフセット端子の図を示す。 例示的なウェハの簡略図を示す。 図８に示される実施形態の拡大図を示す。 第２のアセンブリの分解図を示す。 図９のアセンブリの別の分解図を示す。 例示的な端子エンクロージャの第２の部分を形成する複数の第２のＵ字形シールドを示す。 例示的な端子エンクロージャの第２の部分を形成するいくつかの第２のＵ字形シールドの拡大図を示す。 第１及び第２のＵ字形シールドの例示的な接続の図を示す。 端子エンクロージャを形成する第１及び第２のＵ字形シールドの例示的な接続の拡大図を示す。 １つ以上の電気接地経路を形成するオフセット端子エンクロージャのパターンを示す。 １つ以上の電気接地経路を形成するオフセット端子エンクロージャのパターンの拡大図を示す。 ウェハがオフセット端子エンクロージャを形成するように構成され得ることを理解するために、ウェハが除去された部分的コネクタアセンブリの図を示す。 図１７に示された実施形態で使用され得るウェハの図を示す。 図１８の線１８－１８に沿った断面の簡略図を示す。 電気接地カバーへの第２のＵ字形電磁シールドの接続の拡大図を示す。 ウェハの分解図を示す。 電気接地カバーがウェハから分離されているウェハの別の部分分解図を示す。 ウェハの例示的な電気接地面を示す。 電気接地面が取り付けられていないウェハの図を示す。 オフセットウェハのオフセットテール位置合わせ構造への接続を示す。 オフセットテール位置合わせ構造の別の図を示す。 オフセットウェハのオフセットテール位置合わせ構造への接続の更に別の図を示す。 オフセットウェハのオフセットテール位置合わせ構造への接続の拡大図を示す。 例示的なウェハ把持部の図を示す。 例示的なシステムのアセンブリのうちの１つのハウジングによって支持される端子エンクロージャの拡大図を示す。 例示的な端子支持構造を含む端子エンクロージャの側面図を示す。 例示的な端子支持構造を受容するための例示的な開口部を示す。 例示的な第２のコネクタと嵌合する例示的な第１のコネクタの部分図を示す。 例示的な第１のコネクタと例示的な第２のコネクタとの間の嵌合インターフェースの別の図を示す。 第１のコネクタの簡略化された断面の図を示し、ウェハシールドがどのようにインサートに係合し得るかを示す。 ウェハシールド及びフレームが省略された第１のコネクタの簡略化された断面の別の図を示す。 インサートに係合する第１のシールドの拡大断面図を示す。

当業者が、当該技術分野において既に知られていることに鑑みて、本明細書に開示される実施形態を製作、使用、及び最良に実施することを効果的に可能にするために、例示及び記載の両方における簡潔さ及び明瞭さが求められる。当業者であれば、本開示の趣旨及び範囲から逸脱することなく、本明細書に記載の特定の実施形態に様々な修正及び変更がなされ得ることが理解されよう。そのため、本明細書及び図面は、限定的又は包括的ではなく、例証的かつ例示的であると見なされるべきであり、本明細書に記載される特定の実施形態への全てのそのような修正は、本開示の範囲内に含まれることが意図される。更に、特に明記されない限り、本明細書で開示される特徴は、簡潔にする目的で別様に説明又は示されなかった追加の組み合わせを形成するために、一緒に組み合わせてもよい。

１つ又は複数の例示的な実施形態を、方法又は工程として説明又は例示する場合があることにも留意されたい。方法又は工程は、例示的なシーケンスとして説明され得るが、特に断らない限り、シーケンス内のステップは、並行して、同時並行して、又は同時に実施され得ることを理解されたい。加えて、方法や工程内の各形成ステップの順序を変更してもよい。説明又は例示する方法又は工程は、完了したときに終了することができ、また、例えば、そのようなステップが当業者に既知である場合、本明細書に説明又は例示されていない追加のステップを含んでもよい。

本明細書で使用される場合、「高速」、「高速データ」、及び「高データレート」という用語は、互換的に使用され得る。本明細書で使用する場合、「実施形態」又は「例示的」という用語は、本開示の範囲内に入る実施例を意味する。

ここで図１を参照すると、典型的にはバックプレーン用途で使用される例示的なコネクタシステム１の図が示されている。図示のように、コネクタアセンブリ１は、コネクタシステム１を形成するために互いに接続されて示されているコネクタアセンブリ２、３を含み得る。また、図１には、コネクタアセンブリ２の第２のハウジング５に重ねて接続されたコネクタアセンブリ３の第１のハウジング４が示されており、それぞれのコネクタアセンブリ２、３は少なくとも１つのハウジングを含むことが理解される（本明細書で使用される「第１の」及び「第２の」という用語は、それぞれのアセンブリ２、３に１つずつある２つの別個の構成要素を区別するために使用される）。図１には示されていないが、それぞれのコネクタアセンブリ２、３は、回路基板などの１つの基板に接続され得る。

図２及び図３は、同じコネクタシステム１を示すが、コネクタアセンブリ２、３は互いに嵌合されていない。

ここで図４を参照すると、第１のコネクタアセンブリ３（以下、「第２の」コネクタアセンブリ２と区別するために「第１の」コネクタアセンブリ又は単に「第１のアセンブリ」）の分解図が示されている。図示のように、第１のコネクタアセンブリ３は、他の構成要素の中でも、第１のハウジング４、シールド支持構造６、インサート７、保持部材８、第１のテール位置合わせ構造９ａ、９ｂ、及びウェハセット１０（複数のウェハセットが論じられる場合には第１のウェハセットであり得る）を含み得る。実施形態では、ウェハセット１０は、保持部材８によって位置合わせされ支持され得る複数のウェハ１０ａ～１０ｉ（ここで、「ｉ」は最後のウェハを示し、複数のウェハセットが論じられている場合、ウェハは第１のウェハとみなされ得る）を含み得る。

実施形態では、ウェハセット１０のそれぞれのウェハは、高速差動データ信号（例えば、少なくとも最大１１２Ｇｂｐｓ）を送受信する１対以上の端子を支持し得る。端子は、本明細書でより完全に説明されるように、嵌合インターフェースのシールドを提供するのに役立つ端子エンクロージャの第１の部分として構成され得る第１のシールド１１によって電磁的にシールドされ得る。実施形態では、端子及びシールド１１は、支持構造６によって構造的に支持され得る。

更に、一実施形態では、インサート７は、所望の接続を提供するトレースに沿って、又はその表面の実質的に全体に沿って導電性めっきが施されたプラスチックで形成されてもよく、それにより、インサート７は、それぞれの第１のウェハ１０ａ～１０ｉの１つ以上の第１のシールド１１のそれぞれに接続されて、シールド１１及びインサート７を含むそれぞれの接続において電気接地経路を形成し得る。代替的に、インサート７は、打ち抜かれた板金からなる導電性キャップとして構成されてもよい。

図５は、アセンブリ３の別の分解図を示す。この図では、複数の第１のウェハ１０ａ～１０ｉのうちの１つの第１のウェハ１０ｎがウェハセット１０に挿入されているものとして示されている（「ｎ」は、ウェハセット１０内の１つの例示的なウェハを指す）。

図６は、端子エンクロージャの第１の部分を形成するために使用され得る例示的な第１のシールド１１ａ、１１ｂ、１１ｎ（「ｎ」はシールドのうちの１つを指す）に接続された接地インサート７の拡大図である。図示のように、シールド１１ａ、１１ｂ、１１ｎｍはＵ字形である。図示のように、それぞれの第１のシールド１１ａ、１１ｂ、１１ｎは、点７ａなどの１つ以上の点でインサート７に接続されて、導電路がインサート上に提供される電気接地経路（「Ｇ」で示す）を形成し得る。インサート７とシールドとの間のそれぞれの接続点が接地経路を形成し得るが、図６ではそのような点のうちのいくつかのみが例示的にラベル付けされていることに留意されたい。更に、図６には４つのシールドのみが示されているが、これは単なる例示である。より多くの又はより少ないシールドがインサート７に接続されてもよい（典型的には、４つより多いシールドが提供される）。

それぞれの第１のシールド１１ａ、１１ｂは、差動高速データ信号を送受信している接点のセットを受容するためのフィンガ１３ａ、１３ｂを支持し得る。

実施形態では、それぞれの第１のウェハ１０ａ～１０ｉの１つ以上の第１のシールドのそれぞれが、対向するシールド側壁上にそれぞれの第１の突出部１２ａ、１２ｂを含み得る。図示のように、それぞれのシールドは、２つの対向する側壁を含み、それぞれの対向する側壁は、少なくとも１つの突出部１２ａ、１２ｂをそれぞれ含む（図６では、それぞれのシールドの１つの対向する側壁にのみ突出部が示されている）。

前述したように、第１のＵ字形電磁シールド１１のそれぞれは、端子エンクロージャの第１の部分（例えば、端子エンクロージャの配向に応じて頂部、底部、又は一方の側部）として構成され得る。実施形態では、それぞれの第１のシールドのそれぞれの突出部１２ａ、１２ｂは、同じ端子エンクロージャの「第２の」部分（例えば、同じ端子エンクロージャの底部、頂部、又は第２の側部）として構成され得るコネクタアセンブリ２の嵌合シールドからの１つ以上の突出部に摺動可能に接触して、それらの間に少なくとも１つの電気接地経路を形成するように構成され得る。別の言い方をすれば、第１のシールド１１及びそれらのそれぞれの突出部１２は、それぞれのケージ内の端子によって伝送される高速差動データ信号に対する望ましくない電磁信号又は干渉からの有害な影響を低減する端子エンクロージャの一部を形成することができる。

望ましくない有害な信号（例えば、クロストーク又はより一般的にはノイズ）の影響を更に低減するために、１つ以上の第１のウェハ１０ａ～１０ｉのそれぞれは、第１のウェハセット１０内の隣接するウェハ１０ａ～１０ｉからオフセットして構成されてもよい。更に、１つのウェハのそれぞれの端子及び対応するシールド１１は、隣接するウェハからオフセットされてもよい。例えば、ここで図７を参照すると、ウェハセット１０内に２つの隣接するウェハ１０ａ、１０ｂを有するウェハセット１０（第１のウェハセットであってもよい）が示されている。更に、１つの接点のセット２３ａがウェハ１０ａに対してラベル付けされ、１つの接点のセット２３ｂがウェハ１０ｂに対してラベル付けされているが、それぞれのウェハが複数の接点のセットを含んでもよいことを理解されたい（ウェハ１０ｎが複数端子１４ｎ及び接点２３のセットを含み、接点が塞がれている図８を参照されたい）。一実施形態では、接点２３ａは、図６のフィンガ１３ａによって受容されてもよく、接点２３ｂは、フィンガ１３ｂによって受容されてもよい。

クロストークを低減することに加えて、オフセットウェハは、隣接するチャネルを１つのウェハから別のウェハに再配置することを可能にする。チャネルの位置におけるウェハの部分は、高レベルの潜在的に有害な電磁信号を受ける可能性があるので、チャネルの位置を調整してそのような信号を低減することが望ましい場合がある。

更に、ウェハの位置をオフセットすることにより、コネクタアセンブリ２、３を適切に接続又は嵌合させることができる。例えば、嵌合インターフェースにおける例示的なウェハオフセットは、ウェハ構造内の一般的な対間のピッチ（４ｍｍであり得る）の半ピッチ（２ｍｍ）であってもよく、かつ／又はウェハ間のピッチ（２ｍｍであり得る）に等しくてもよい。当然ながら、所望のピッチは、コネクタシステムの競合する密度及び信号完全性要求に応じて変化する。

図７に示すように、近接する第１のウェハ１０ａ、１０ｂの接点２３ａ及び２３ｂは、隣り合って位置合わせされない。代わりに、それらは互いにオフセットされる。したがって、ウェハ１０ａ内の端子によって伝送される高速差動データ信号は、ウェハ１０ａ、１０ｂ及びそれらのそれぞれの接点のオフセット構成並びにそれぞれのシールド１１ａ、１１ｂによって提供される保護により、ウェハ１０ｂ内の端子（例えば、接点２３ｂ）による高速差動データ信号の伝送によって引き起こされる有害な電磁の影響から保護され得、逆もまた同様である。

図８は、チャネル３８をより良く見るためにフレーム及びシールドウェハが省略された例示的な第１のウェハ１０ｎの部分を示す。第１のウェハ１０ｎの一般的な構造は、３層構造を形成するカバー５０、ウェハ本体５１、及びウェハシールド５２（図３２～図３６を参照されたい）であるが、第１のウェハ１０ｎのウェハシールド５２は、Ｕ字形シールドを含まない。代わりに、ウェハシールド５２は、インサート７と係合するインサート突出部５５を含む。シールド１１ａは、例えば、同様にインサート７に係合するシールドフィンガ５８を含む。インサートは、インサート突出部５５とシールドフィンガ５８との間に接地接続を提供する導電路を有する。これに対して、図２０から分かるように、また以下で論じるように、第２のウェハは、カバー２８と、ウェハ本体２９と、ウェハシールド３０と、を含み得、したがって、第１のウェハと同様の構造を有するが、ウェハシールド３０は、ウェハシールド３０内に一体的に形成されたシールド１７を含む。カバー２８は、ウェハ本体２９のフレーム内の突出部３６に係合する開口部３７を含み得る。フレーム（図８には図示せず）は、絶縁材料（エンジニアリンググレードプラスチックなど）から構成され得、フレームは、端子１４を支持する複数のウェブ（図２０に示すウェブ３９など）を含み得る。実施形態では、フレームが端子を支持するそれぞれのウェブの寸法は、隣接する導体のセット間のクロストークを低減するように構成され得る。例えば、導体の幅及び／又は導体間の間隙は、ウェブがより均一なインピーダンスを維持するために空気によって置換されるとき、誘電特性の変化を補償するために調節されてもよい（例えば、４０～６０％）。

図９は、第２のコネクタアセンブリ２の分解図を示す。図示のように、コネクタアセンブリ２は、他の構成要素の中でも、第２のハウジング５、第２の保持部材１５、第２のテール位置合わせ構造１８ａ、１８ｂ、及び第２のウェハセット１６を含み得る。実施形態では、ウェハセット１６は、１つ以上の第２のウェハ１６ａ～１６ｉ（ここで、「ｉ」は最後のウェハを示す）を含み得、これらのウェハは、保持部材１５によって位置合わせ及び分離され得、保持部材１５は、図示されているようにＪ字形であり、少なくとも２つの場所でウェハセット１６に係合する。この図では、複数のウェハのうちの１つのそのような第２のウェハ１６ｎが、第２のウェハセット１６に挿入されるものとして示されている（「ｎ」は、セット１６内のウェハのうちの１つを指す）。

ここで図２０～図２２を参照すると、それぞれの第２のウェハ１６ｎの詳細が示されている。より詳細には、図２０は、接点２２を含む端子９を支持する絶縁材料からなるウェハ本体２９と、ウェハ本体２９の第１の側に複数の一体型の第２のシールド１７（図示されるようにＵ字形である）を含むウェハシールド３０と、ウェハ本体２９の第２の側にカバー２８と、を含む第２のウェハ１６ｎの分解図を示す。コネクタアセンブリ３のウェハセット１０の追加のウェハは、同様の特徴及び構造を含み得ることに留意されたい。図２０及び図２１に示されるように、ウェハ本体２９は、そのそれぞれの側に１つ以上の接続構造３６（円形ペグとして示されるが、そのように限定されない）を伴って構成された、そのフレーム２７を有してもよく、フレーム２７の一方の側のみが示されているが、両側とも、カバー２８内に対応して成形された開口部３７及びウェハシールド３０内の開口部４０に挿入されるように成形され得る接続構造３６を有し、カバー及び平面をウェハ本体に固定することができ、逆もまた同様である。

更に、図１８、図１８ａ、及び図２０の組み合わせから理解され得るように、ウェハシールド、ウェハ本体２９、及びカバー２８は、フレーム２９のウェブ３９を使用することによって、端子９がチャネル３８内に位置付けられることを確実にするように構成及び成形され得る。上述の実施形態と同様に、それぞれのウェブ３９及びそれぞれの端子の寸法は、隣接するチャネル３８間のクロストークを低減するように構成され得る。例えば、端子の幅及び／又は端子間の間隙は、ウェブが均一なインピーダンスを維持するために空気によって置換される誘電特性の変化を補償するために、調節されてもよい（例えば、４０～６０％）。好ましくは、損失を低減するために、ウェブは、実効誘電率が空気の誘電率により近くなるように端子９を支持するために断続的に使用される。

図８の拡大図である図８Ａから分かるように、チャネル３８は、カバー５０の壁４８によって部分的に形成される。

実施形態では、第２のウェハセット１６のそれぞれの第２のウェハ（例えば、ウェハ１６ｎ）は、高速差動データ信号（例えば、少なくとも最大１１２Ｇｂｐｓ）を送受信する１つ以上の端子を支持し得る。端子は、本明細書でより完全に説明されるように、端子エンクロージャの第２の部分として構成され得る第２のＵ字形電磁シールド１７によって電磁的にシールドされ得る。

図１０は、第２のコネクタアセンブリ２の別の分解図を示す。この図では、支持構造１９を含む例示的な第２のハウジング５が示されている。本明細書の他の箇所でより詳細に説明するように、構造１９は、アセンブリ３の第１のＵ字形シールド１１とアセンブリ２の第２のＵ字形シールド１７との接続によって形成された端子エンクロージャを支持し、位置合わせし得る。

ここで図１１を参照すると、端子エンクロージャの第２の部分を形成する複数の第２の一体型Ｕ字形シールド１７が示されている。シールド１７は、ウェハの電気接地面３０の一体部分として形成されてもよい。実施形態では、第２のウェハセット１６内のそれぞれの第２のウェハは、それ自体の平面３０と、複数の第２の一体型Ｕ字形シールド１７と、を含み得る。

それぞれの第２のシールド１７は、シールド側壁上にそれぞれの例示的な突出部２４ａを含み得る。それぞれのシールド１７は２つの対向する側壁を含み、それぞれの対向する側壁はそれぞれに対応の突出部２４ａを含み得るが、図１１ではそれぞれのシールドの１つの対向する側壁上のみに突出部が示されていることを理解されたい。図１１では、２つのそのような突出部２４ａが示されているが、これは単なる例示である。より多くの又はより少ない突出部が使用されてもよい（例えば、図１２の単一の突出部２４ｂを参照されたい）。第２のシールド１７及びそれらのそれぞれの突出部２４ａは、それぞれの端子エンクロージャ内の端子によって伝送される高速データ信号からの望ましくない電磁信号の有害な影響を低減する端子エンクロージャの一部（「第２の」部分）を形成し得る。例えば、シールド１７のうちの２つは、例示的に１７ａ、１７ｂとラベル付けされている。したがって、１つの第２のシールド１７ａ内の端子によって伝送される高速差動データ信号（図１２の接点２２を参照されたい）は、別の第２のシールド１７ｂ内の端子によって伝送される高速差動データ信号によって生成される電磁クロストークの有害な影響から電磁的にシールドされ得、逆もまた同様である。

図１２を参照すると、いくつかの第２のシールド１７の拡大図が示されている。図示のように、それぞれのシールド１７は、例えば側壁に垂直な壁（例えば、アセンブリ又はウェハの配向に応じて上壁又は底壁のいずれか）に開口部２１を含み得る。それぞれの開口部２１は、例えば、差動高速データ信号を送受信している第２のウェハの接点２２のうちの１つ以上と位置合わせされるように構成され得る。開口部２１内に接点２２を受容する能力は、接点２２が接地シールド１７に不注意に接触して、データの潜在的な損失又は信号エラーをもたらす可能性を低減する。

前述したように、第２のシールド１７は、電気接地面３０の一体部分として形成されてもよい。図１１及び図１２はまた、１つ以上（複数）の一体型接地「ウィング」２０を示す。本明細書の他の箇所でより詳細に示され説明されるように、実施形態では、第２のコネクタアセンブリ２のシールド１７の１つ以上のウィング２０のそれぞれは、第１のコネクタアセンブリ３のシールド１１と接触して、両方のアセンブリ２、３を含む接地経路を形成するように構成され得る。それぞれのアセンブリ２、３内に複数のシールド１１、１７が存在するので、それぞれのシールド１７の複数のウィング２０は、アセンブリ２、３の間に、アセンブリ２、３を含む複数の接地経路を形成する。本発明者らは、複数の接地経路を形成することにより、望ましくない有害な電磁信号が、複数の接地経路によってそれぞれのシールド１１、１７内に受容された端子から離れる方向に伝導され得る可能性が高まると考えている。更に、高速データ信号を確実に伝送するために、一貫した電気接地を維持することが重要である。したがって、複数の冗長接地経路を形成する複数の冗長接地構造の形成は、システム１内の一貫した電気接地を保証するのに役立つ。

それぞれの第２のシールド１７は４つの接地ウィング２０を含むように示されているが、これは単なる例示である。ウィングの数及びそれらの位置決めが同様の接地経路を形成し、本明細書の他の箇所で説明されるように、アセンブリ２、３のウェハがオフセットパターンで位置合わせされることを可能にするならば、より多くの又はより少ないウィングが含まれてもよい。

第２のシールド１７のそれぞれは、端子エンクロージャの第２の部分（例えば、端子エンクロージャの配向に応じて、頂部、底部、又は一方の側部）として構成され得る。実施形態では、アセンブリ２（第２の部分）のシールド１７がアセンブリ３（第１の部分）のシールド１１と組み合わされるとき、端子エンクロージャが形成され得る。

例として、読者にはここで図１３及び図１４を参照されたい。図１３では、例示的な端子エンクロージャを形成するために例示的な第１のシールド１１に接続された例示的な第２のシールド１７が示されている。図１４は、そのような接続部及び端子エンクロージャの拡大図を示す。

より詳細には、図１４に見られるように、一実施形態では、アセンブリ３の第１のウェハ１０ｎの接点２３を電磁的にシールドしている第１のシールド１１が、アセンブリ２の第２のウェハ１６ｎの接点２２を電磁的にシールドしている第２のシールド１７に接続されている。一実施形態では、そのような例示的な接続を行うために、シールド１７のそれぞれの側壁は、１つ以上の第１のシールド１１のうちの１つの１つ以上の第１の突出部１２（又は１２ｎ）に係合して端子エンクロージャを形成し、かつ１つ以上の第１の突出部及び１つ以上の第２の突出部を含む電気接地経路を形成するように構成され得る１つ以上の第２の突出部２４ａ（又は２４ｂ）を含む。読者を助けるために、例示的な第１の突出部１２、１２ｎと例示的な第２の突出部２４ａとの間の例示的な接続点は、それぞれの接続がそのように接続されたシールド１１、１７間の接地経路を形成することを示すために、図１３、図１４において１７ｃ又は「Ｇ」とラベル付けされている。

例示的なシールド１１、１７を組み合わせることによるシールド領域の形成は、通常はシールドすることが困難である、接触インターフェース内の端子によって伝送される高速差動データ信号に対する不要な電磁信号からの有害な影響を低減すると考えられる。例えば、１つのシールド１１、１７のセットによって形成された１つの端子エンクロージャ内の端子間で伝送される高速データ信号は、別のシールド１１、１７のセット内の端子間で伝送される高速データ信号によって生成されるノイズの有害な影響から電磁的にシールドされ得、逆もまた同様である。

上の説明では、シールド１１、１７が突出部を有するものとして説明したが、これは単なる例示である。すなわち、突出部の代わりに、第１のシールド１１又は第２のシールド１７のいずれかが１つ以上の窪みを含んでもよく、第２のシールド１７又は第１のシールドのいずれかが１つ以上の突出部を含んでもよい。

まとめると、これまでの議論は、第１のハウジング４及び第１のウェハセット１０を含む第１のコネクタアセンブリ３を備え得るバックプレーンコネクタシステム１であって、第１のウェハセット１０は、１つ以上の第１のウェハ１０ａ～１０ｉを含み得、それぞれの第１のウェハは、インサート内の導電路を介して１つ以上の第１のシールド１１に接続されている、バックプレーンコネクタシステム１について説明してきたと言える。それぞれの第１のシールド１１は、高速差動データ信号を有害な電磁信号から保護するための、端子エンクロージャの第１の部分として構成され得る。更に、これまで説明してきたようなシステムは、第１のハウジング４に接続して、本明細書で論じる第１のアセンブリと第２のアセンブリとの間に複数の電気接地経路を提供するように構成され得る第２のハウジング５と、第２のウェハセット１６と、を含む第２のコネクタアセンブリ２を含み得る。実施形態では、第２のウェハセット１６は、１つ以上の第２のウェハ１６ａ～１６ｉを含み得、それぞれの第２のウェハは、１つ以上の一体型の第２のシールド１７を含む電気接地面を含み得る。更に、それぞれの第２のシールドは、高速差動データ信号を有害な電磁信号から保護するための、端子エンクロージャの第２の部分として構成され得る。

続いて、前述したように、望ましくない有害な信号（例えば、クロストーク）の影響を低減するために、それぞれのシールド内の端子及び対応するシールド１１、１７はオフセットされ得る。これは、接続されたシールドによって形成される端子エンクロージャにも当てはまる。例えば、ここで図１５及び図１６を参照すると、アセンブリ２、３のシールド１１、１７の接続によって形成されたオフセット端子エンクロージャのパターンの形成の断面図が示されている（図１６は、オフセット端子エンクロージャのパターンの拡大図を示す）。

図示のように、端子エンクロージャは、オフセット端子エンクロージャのパターンを形成し、それぞれの端子エンクロージャは、１つ以上の電気接地経路を形成するそれぞれのシールド１１、１７のセットとして構成されており、それぞれの端子エンクロージャは、別のシールド１１、１７のセットによって形成された近接する端子エンクロージャの隣に位置合わせされない。代わりに、それらは互いにオフセットされる。例えば、図１５及び図１６では、２つの端子エンクロージャが、それぞれのシールド１１ｄ、１７ｄ及び１１ｅ、１７ｅによって形成されるものとしてラベル付けされている。このように、シールド１１ｄ、１７ｄのセットによって形成される端子エンクロージャは、シールド１１ｅ、１７ｅのセットによって形成される端子エンクロージャの隣に位置合わせされない。むしろ、端子エンクロージャは互いにオフセットされる。したがって、ウェハのそれぞれのケージ内の接点２２、２３によって伝送される高速差動データ信号は、別のウェハ内の端子による高速差動データ信号の伝送によって引き起こされる有害な電磁の影響から保護され得、逆もまた同様である。

図１５及び図１６はまた、第２のコネクタアセンブリ２のシールド１７のウィング２０を第１のコネクタアセンブリ３のシールド１１に接続することによって形成される複数の接地経路を示す。例えば、１７ｃ又は「Ｇ」とラベル付けされた例示的な点は、複数の接地経路のうちのいくつかを形成する（他の接続点はラベル付けされていないが、図から明らかである）。複数の端子エンクロージャによる複数の接地経路の形成は、任意の望ましくない有害な電磁信号が、そのような接地経路によって、それぞれのシールド１１、１７によって形成されるそれぞれの端子エンクロージャ内の端子から離れる方向に伝導され得る可能性を高める。

ここで図２９を参照すると、第１のシールド１１及び第２のシールド１７（両方のシールドはＵシールドとも称され得る）によって形成された端子エンクロージャの拡大図が示されている。図示のように、それぞれの端子エンクロージャは、ハウジング５の支持構造１９によって支持され、位置合わせされ得る（図１０を参照されたい）。実施形態では、構造１９は、１つ以上の開口部１９ａと、１つ以上の分離リブ１９ｂと、１つ以上のタワー基礎１９ｃ（略して「基礎」）と、を含み得る。単一の端子エンクロージャのみが図２９に示されているが、複数の電磁シールド端子エンクロージャ（例えば、端子エンクロージャ）がコネクタシステム１の一部として形成されてもよいことを理解されたい。実施形態では、それぞれの開口部１９ａは、１つ以上の第１のシールド１１のうちの１つと、１つ以上の第２のシールド１７のうちの１つと、それらのそれぞれの接点２２、２３と、を含むシールドのセットを受容するように構成され得る。受容されると、端子エンクロージャを構成するシールドのセットは、１つ以上のそれぞれの基礎１９ｃのうちの１つによって支持され得る。更に、１つ以上の分離リブ１９ｂのそれぞれは、例えば、１つのシールドのセットの位置合わせ及び別のシールドのセットからの分離を維持するのに役立つように構成され得る。それぞれの端子エンクロージャ間の分離を維持することによって、電気的クロストーク及び他の望ましくない電気的干渉の有害な影響が低減され得る。

図２９に示すように、アセンブリ２からのウェハの接点２２は、シールド１１、１７によって形成された端子エンクロージャ内でアセンブリ３の接点２３に接続され得る。この図では、それぞれの接点２２、２３の端部のみが示されている。ここで図３０を参照すると、シールド１１、１７によって形成された端子エンクロージャの側面図が示されている。この図では、シールド１１は第１の端子支持構造４５を含み得、シールド１７は第２の端子支持構造４４を含み得る。実施形態では、支持構造４４、４５のそれぞれは、それぞれの端部が開口部１９ａに挿入され、構造１９ｃによって支持されるときに、それぞれの支持構造がそれぞれの接点２２、２３の端部を支持する支点として機能するように、それぞれのシールド１１、１７内の位置に構成され得る。例えば、第２の支持構造４４は、構造４４がそれぞれの接点２２の端部を支持する支点として機能するように、シールド１７内の位置に構成され得る。構造４５は、端子２３の端部を支持するように同様に機能し得る。

一実施形態では、それぞれの例示的な第２の端子支持構造４４は、支持構造４４をシールド１７に接続するためにシールド１７内に対応して成形された開口部４７を通って突出するように成形され得る一体型延長部４６を含み得る（図３１を参照されたい。また、延長部４６の例示的な場所について図１４も参照されたい）。

図３０はまた、間に形成される２つの接点を分離する例示的な端子エンクロージャの接点２２、２３間の間隙ｄ₁ を示す。実施形態では、少なくとも接点２２、２３及び支持構造４４、４５の寸法は、この間隙の寸法が、接点２２から端子２３（又はその逆）に伝送される高速電気信号を損失又は歪曲させ得る閾値を超過し得ないように構成され得る。

ここで図１７を参照すると、ウェハセット１６のウェハ１６ａ、１６ｂ、１６ｃのうちのいくつかを示す追加の図が示されており、それぞれのウェハ１６ａ、１６ｂ、１６ｃは、近接するウェハからオフセットされ得る（例えば、ウェハ１６ｂは、近接するウェハ１６ａ、１６ｃからオフセットされる）。図１７はまた、例示的な第２のテール位置合わせ構造１８ａ、１８ｂ及びウェハ位置合わせ構造１５を示す。一実施形態では、構造１８ａ、１８ｂは、ウェハに向かって突出する列に形成された複数の保持タブをそれぞれ含む。図１７では、例示的なタブのうちの２つは、３３ａ、３３ｂとラベル付けされており、タブ３３ａは、１つの列に含まれ、タブ３３ｂは、タブの別のオフセット列に含まれる。実施形態では、それぞれのウェハは、タブの列によって分離され得、保持タブの列は、ウェハセット１６内のそれぞれの個別ウェハの位置を係止するのを助ける。

ここで図１８及び図１９を参照すると、例示的な点２５又は「Ｇ」における、アセンブリ２の第２のウェハ１６ｎの第２のシールド１７の、ウェハ１６ｎの電気接地カバー２８への接続が示されており、図１９は、そのような接続の拡大図を示す。実施形態では、シールド１７の延長部２６（それぞれのシールドはそのような延長部を含み得る）は、所望の接続プロセス（圧入、溶接など）を介して接地カバー２８に接続されて、シールド１７とカバー２８との間に接地経路を形成し得る。

ここで図２３を参照すると、電気接地面３０及びシールド１７が取り付けられていないウェハ１６ｎの図が示されている。図示のように、ウェハ１６ｎは複数のテール３２を含んでもよい。実施形態では、ウェハセット１６（及びウェハセット１０）のそれぞれのウェハのテールのそれぞれは、図２４～図２７に示されるように、テール位置合わせ構造１８ａ、１８ｂに接続され得ることを理解されたい。接地カバーの、成形され隆起した１つ以上の突出部３１も示されている。これらの突出部は、ウェハ（例えば、１６ｎ）をテール位置合わせ構造に接続するのを助け、したがって、それぞれのウェハは、それ自体の隆起した突出部を有し得る。

より詳細には、図２４は、本体１６のオフセットウェハ１６ａ～１６ｉのオフセットテール位置合わせ構造１８ａ、１８ｂへの接続を示す。構造１８ａ、１８ｂは、複数の開口部４２（拡大図を示す図２７も参照されたい）を含むリッジ部分３４を含んでもよく、それぞれの開口部４２は、ウェハを構造１８ａ、１８ｂに接続するために、対応して成形され隆起した突出部３１を受容する形状であるように構成される。

図２４及び図２５の両方は、オフセットウェハ１６ａ～１６ｉのオフセットテール位置合わせ構造１８ａ、１８ｂへの接続の図を示す。前述のように、構造１８ａ、１８ｂは、ウェハに向かって突出するオフセット列に形成された複数の保持タブをそれぞれ含み得る。２つの例示的なタブは、３３ａ、３３ｂとラベル付けされ、タブ３３ａは１つの列に含まれ、タブ３３ｂは別の列に含まれる。実施形態では、それぞれのウェハ１６ａ～１６ｉは、タブの列によって分離されてもよく、保持タブの列は、ウェハセット１６内のそれぞれの個別ウェハの位置を係止するのを助ける。

図２６は、アセンブリ１の下からみた、オフセットウェハ１６ｎのオフセットテール位置合わせ構造１８ａ、１８ｂへの接続の図を示す。この図では、ウェハ１６ｎの例示的なテール３２が、導電性めっきの施されたプラスチックから構成され得る構造１８ａ、１８ｎに接続されて示されている。実施形態では、構造１８ａ、１８ｂは、めっきの施されたプラスチックで構成されて、複数の開口部４３を有し得、それぞれの開口部４３は、ウェハの突出する差動信号テール３２のセットと位置合わせされ得る。同様に、それぞれのウェハの接地テールは、構造１８ａ、１８ｂ（図示せず）に接続され得る。実施形態では、接続されたテールのインピーダンスを管理するのに役立てるために、差動信号テール３２のそれぞれの対の周りにエアギャップが形成され得る。更に、エアギャップの存在は、接続されたテールの寸法の小さな変化が曲げをもたらす可能性を低減し得るなど、接続のインピーダンスに影響を与えない。

図２８は、例示的なウェハ把持部３５の図を示す。実施形態では、把持部３５は、アセンブリ２、３のいずれかのウェハフレームからのペグを収容するための複数の開口部（図示せず）を含み得る。リブ把持部３５は、ウェハ１６ｎ（例えば、カバー上）に接続されるように構成されてもよく、それにより、リブ把持部は、ウェハの頂部からウェハの底部まで、互い違い又はジグザグ構成で延在する。代替的に、リブ把持部は、ウェハの縁部に向かって斜め横方向に延在してもよい。リブ把持部は、ハウジング（図示せず）を把持して定位置に保持するために、嵌合縁部に向かって延在する１対以上の延長部を含んでもよい。なお更に、リブ把持部は、接地インサートに接続されてもよい。

本発明の特定の実施形態に関して、利益、利点、及び解決策を以上で説明してきたが、そのような利益、利点、若しくは解決策をより顕著にし得る、又はもたらし得る部品（複数可）は、本開示に添付された若しくは本開示に起因する、いずれか若しくは全ての請求項の重要な、必要な、又は必須の特徴若しくは要素として解釈されるべきではないことを理解されたい。

更に、本明細書で提供される開示は、特定の例示的な実施形態の観点から特徴を説明する。しかしながら、添付の請求項の範囲及び趣旨内での多数の追加の実施形態及び修正が、本開示を検討することにより当業者に想起されるであろうし、本開示及び添付の特許請求の範囲に含まれることが意図される。したがって、適用法によって許容されるように、本明細書に添付された特許請求の範囲に列挙された主題の全てのかかる追加の実施形態、修正及び等価物が含まれることが意図される。更に、本明細書に別段の記載がない限り、又は文脈に明らかな矛盾がない限り、その全ての可能な変形における上述の部品の任意の組み合わせが本開示に含まれる。

Claims (20)

1. バックプレーンコネクタのシステムであって、
   第１のハウジング及び第１のウェハセットを含む第１の直交配置されたコネクタアセンブリであって、
   前記第１のウェハセットは、第１のウェハを含み、該第１のウェハは、第１の端子のセットと、第１のウェハシールドと、を含み、該第１のウェハシールドは、インサートを介して第１のシールドに接続されており、該第１のシールドは、端子エンクロージャの第１の部分として構成されている、第１の直交配置されたコネクタアセンブリと、
   前記第１のハウジングに接続するように構成された第２のハウジングと、第２のウェハセットと、を含む第２の直交配置されたコネクタアセンブリであって、前記第２のウェハセットは、第２のウェハを含み、該第２のウェハは、第２の端子の対と、一体型の第２のシールドを有する第２のウェハシールドと、を含み、前記第２のシールドは、前記第１のシールドに係合して前記端子エンクロージャの第２の部分を形成するように構成されており、前記第１の端子の対及び前記第２の端子の対は、差動信号経路を提供するように構成されている、第２の直交配置されたコネクタアセンブリと、を備える、バックプレーンコネクタのシステム。
2. 前記差動信号経路は、１１２ギガビット／秒の高速データ信号をサポートするように構成されている、請求項１に記載のシステム。
3. 前記第１のアセンブリは、それぞれの接続部において電気接地経路を形成するために、それぞれの第１のウェハの１つ以上の第１のＵ字形シールドのそれぞれに接続された電気接地インサートを更に含む、請求項１に記載のシステム。
4. それぞれの第１のウェハの１つ以上の第１のＵ字形シールドのそれぞれは、対向する側壁を含み、それぞれの対向する側壁は、少なくとも１つの第１の突出部を含み、それぞれの第１の突出部は、１つ以上の第２のＵ字形シールドのうちの１つからの１つ以上の第２の突出部に摺動可能に接触して、前記端子エンクロージャを形成し、かつ前記第１の突出部及び前記第２の突出部を含む電気接地経路を形成するように構成されている、請求項１に記載のシステム。
5. １つ以上の第１のウェハのそれぞれは、望ましくない有害な電磁信号の影響を低減するために、前記第１のウェハセット内の近接するウェハからオフセットして構成されている、請求項１に記載のシステム。
6. 前記第２のハウジングは、少なくとも前記端子エンクロージャを支持して位置合わせするための支持構造を更に含む、請求項１に記載のシステム。
7. 前記支持構造は、１つ以上の開口部と、１つ以上の分離リブと、１つ以上のタワー基礎と、を含む、請求項６に記載のシステム。
8. 前記１つ以上の開口部のうちの１つは、１つ以上の第１のＵ字形シールドのうちの１つ及び１つ以上の第２のＵ字形シールドのうちの１つを含むシールドのセットを受容するように構成されている、請求項７に記載のシステム。
9. １つ以上の基礎のうちの１つは、前記シールドのセットを支持する、請求項８に記載のシステム。
10. １つ以上のリブのうちの１つは、前記シールドのセットの位置合わせ及び分離を維持するように構成されている、請求項８に記載のシステム。
11. 第１のＵ字形シールドのそれぞれは、第１の端子支持構造を含む、請求項１に記載のシステム。
12. 前記第１の端子支持構造は、それぞれの端子の端部を支持するための支点として機能するように、それぞれの第１のＵ字形シールド内の位置に構成されている、請求項１１に記載のシステム。
13. 第２のＵ字形シールドのそれぞれは、第２の端子支持構造を含む、請求項１に記載のシステム。
14. 前記第２の端子支持構造は、それぞれの端子の端部を支持するための支点として機能するように、それぞれの第２のＵ字形シールド内の位置に構成されている、請求項１３に記載のシステム。
15. １つ以上の第２のＵ字形シールドのそれぞれは、対向する側壁を含み、それぞれの側壁は、１つ以上の第１のＵ字形シールドのうちの１つの１つ以上の第１の突出部に摺動可能に接触して、前記端子エンクロージャを形成し、かつ前記第１の突出部及び前記第２の突出部を含む電気接地経路を形成するように構成された１つ以上の第２の突出部を含む、請求項１に記載のシステム。
16. １つ以上の第２のＵ字形シールドのそれぞれは、１つ以上の一体型接地ウィングを含み、それぞれのウィングは、第１のＵ字形シールドのうちの１つに接触して、電気接地経路を形成するように構成されている、請求項１に記載のシステム。
17. １つ以上の第２のＵ字形シールドのそれぞれは、電気接地カバーに接続して、前記シールドと前記カバーとの間に電気接地経路を形成する延長部を含む、請求項１に記載のシステム。
18. バックプレーンコネクタのシステムであって、
    第１のハウジング及び第１のウェハセットを含む第１の直交配置されたコネクタアセンブリであって、
    前記第１のウェハセットは、１つ以上の第１のウェハを含み、それぞれの第１のウェハは、１つ以上の第１のＵ字形シールドを含み、それぞれの第１のシールドは、有害な電磁信号から高速差動データ信号を保護するための端子エンクロージャの第１の部分として構成されている、第１の直交配置されたコネクタアセンブリと、
    第１のアセンブリと第２のアセンブリとの間に複数の電気接地経路を提供するために、前記第１のハウジングに接続するように構成された第２のハウジングと、第２のウェハセットと、を含む第２の直交配置されたコネクタアセンブリであって、
    前記第２のウェハセットは、１つ以上の第２のウェハを含み、それぞれの第２のウェハは、１つ以上の一体型の第２のＵ字形シールドを含む電気接地面を含み、それぞれの第２のシールドは、有害な電磁信号から前記高速差動データ信号を保護するための前記端子エンクロージャの第２の部分として構成されている、第２の直交配置されたコネクタアセンブリと、を備える、バックプレーンコネクタのシステム。
19. それぞれの第１のウェハの１つ以上の第１のＵ字形シールドのそれぞれは、対向する側壁を含み、それぞれの対向する側壁は、少なくとも１つの第１の突出部を含み、それぞれの第１の突出部は、前記１つ以上の第２のＵ字形シールドのうちの１つからの１つ以上の第２の突出部に摺動可能に接触して、前記端子エンクロージャを形成し、かつ前記第１の突出部及び前記第２の突出部を含む前記接地経路のうちの少なくとも１つを形成するように構成されており、
    前記１つ以上の第２のＵ字形シールドのそれぞれは、１つ以上の一体型接地ウィングを含み、それぞれのウィングは、前記第１のＵ字形シールドのうちの１つに接触して、前記接地経路のうちの少なくとも第２の接地経路を形成するように構成されている、請求項１８に記載のシステム。
20. オフセットされた端子エンクロージャのパターンを備えるバックプレーンコネクタのシステムであって、それぞれの端子エンクロージャは、１つ以上の電気接地経路を形成するＵ字形電磁シールドのセットとして構成されており、それぞれの端子エンクロージャは、別のＵ字形電磁シールドのセットによって形成された近接する端子エンクロージャの隣に位置合わせされない、バックプレーンコネクタのシステム。

Images