JP2024501927A - 電流密度を増大させるｌｅｄ構造のためのシステム及び方法 - Google Patents

電流密度を増大させるｌｅｄ構造のためのシステム及び方法 Download PDF

Info

Publication number
JP2024501927A
JP2024501927A JP2023535677A JP2023535677A JP2024501927A JP 2024501927 A JP2024501927 A JP 2024501927A JP 2023535677 A JP2023535677 A JP 2023535677A JP 2023535677 A JP2023535677 A JP 2023535677A JP 2024501927 A JP2024501927 A JP 2024501927A
Authority
JP
Japan
Prior art keywords
layer
type
conductivity type
conductive
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023535677A
Other languages
English (en)
Inventor
リ，キミン
ファン，アンル
Original Assignee
ジェイド バード ディスプレイ（シャンハイ） リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジェイド バード ディスプレイ（シャンハイ） リミテッド filed Critical ジェイド バード ディスプレイ（シャンハイ） リミテッド
Publication of JP2024501927A publication Critical patent/JP2024501927A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

マイクロ発光ダイオード（ＬＥＤ）のためのエピタキシャル構造は、半導体基板（１０２）と、半導体基板（１０２）上のＮ型導電層（１０８）と、Ｎ型導電層（１０８）上のＮ型クラッド層（１１０）と、Ｎ型クラッド層（１１０）内の、又は／及びＮ型導電層（１０８）とＮ型クラッド層（１１０）との間の酸化物層（２１０）と、第１の導電タイプのクラッド層（１１０）上の活性発光層（１１４）と、活性発光層（１１４）上のＰ型クラッド層（１１８）と、Ｐ型クラッド層（１１８）上のＰ型導電層（１２０、１２２、１２４）と、を含む。酸化物層（２１０、４１０）は、後続の酸化プロセスで酸化物層前駆体ＡｌｘＧａ１－ｘＡｓ（ｘは０．９以上であり、且つ１未満である）から酸化環として形成されている。酸化環は、ＰＮ接合電流密度及び形成されたＬＥＤデバイスの発光効率を効果的に増大させる。二度の転写製作プロセスを使用して、ＬＥＤデバイスを形成する。

Description

技術分野
[0001] 本開示は、概して、発光ダイオード（ＬＥＤ）ディスプレイデバイスに関し、より詳細には、ＬＥＤのＰＮ接合電流密度を増大させるマイクロＬＥＤ半導体デバイス及び構造のためのシステム及び製作方法に関する。
背景
[0002] ディスプレイ技術は、今日の商用電子デバイスにおいてますます人気になりつつある。これらのディスプレイパネルは、液晶ディスプレイテレビジョン（ＬＣＤ ＴＶ）及び有機発光ダイオードテレビジョン（ＯＬＥＤ ＴＶ）などの静止大型画面、並びにラップトップパーソナルコンピュータ、スマートフォン、タブレット、及びウェアラブル電子デバイスなどのポータブル電子デバイスに広く使用されている。近年のミニＬＥＤ及びマイクロＬＥＤ技術の開発に伴い、拡張現実（ＡＲ：augmented reality）、プロジェクション、ヘッドアップディスプレイ（ＨＵＤ：heads-up display）、モバイルデバイスディスプレイ、ウェアラブルデバイスディスプレイ、及び自動車用ディスプレイなどの消費者向けデバイス及びアプリケーションは、効率及び解像度が高められたＬＥＤパネルを必要とする。例えば、ゴーグル内に一体化され、着用者の目の近くに位置決めされたＡＲディスプレイは、ＨＤ鮮明度（１２８０×７２０ピクセル）以上をなお必要としながら、指の爪ほどの寸法を有し得る。
[0003] 薄膜トランジスタ（ＴＦＴ）技術と組み合わせたアクティブマトリックス液晶ディスプレイ（ＬＣＤ）及び有機発光ダイオード（ＯＬＥＤ）ディスプレイもまた、今日の商用電子デバイスでますます人気になりつつある。これらのディスプレイは、ラップトップパーソナルコンピュータ、スマートフォン、及び個人用情報端末で広く使用されている。数百万ものピクセルが一緒になって画像をディスプレイ上に作り出す。ＴＦＴは各ピクセルを個々にオンオフして、ピクセルを明るく又は暗くするスイッチとして作用し、各ピクセル及びディスプレイ全体の好都合で効率的な制御を可能にする。
[0004] しかしながら、従来のＬＣＤディスプレイには光効率が低いという問題があり、消費電力が高くなり、電池の動作時間が制限されることになる。アクティブマトリックス有機発光ダイオード（ＡＭＯＬＥＤ）ディスプレイパネルは、概して、ＬＣＤパネルよりも消費電力が低いが、ＡＭＯＬＥＤディスプレイパネルはそれでもなお、電池動作式デバイスでは大きな電力消費者であり得る。電池寿命を延ばすために、ディスプレイパネルの消費電力を低減することが望ましい。
[0005] 従来の無機半導体発光ダイオード（ＬＥＤ）は、優れた光効率を示してきており、これにより、アクティブマトリックスＬＥＤディスプレイは電池動作式電子機器にとってより望ましいものになっている。駆動回路類のアレイ及び発光ダイオード（ＬＥＤ）を使用して数百万ものピクセルを制御し、画像をディスプレイ上に表示する。単色ディスプレイパネル及びフルカラーディスプレイパネルは両方とも、多種多様な製作方法に従って製造することができる。
[0006] しかしながら、ピクセル駆動回路アレイを有する数千、さらには数百万ものマイクロＬＥＤを集積することはかなり難易度が高い。様々な製作方法が提案されてきた。一手法では、制御回路類が１つの基板上に製作され、ＬＥＤは別個の基板上に製作される。ＬＥＤは中間基板に転写され、元の基板は除去される。次に、中間基板上のＬＥＤは一度に１つ又は数個ずつ、制御回路類を有する基板上にピックアンドプレースされる。しかしながら、この製作プロセスは非効率的であり、コストがかかり、且つ信頼性が低い。加えて、マイクロＬＥＤを大量に転写するための既存の製造ツールは存在しない。したがって、新たなツールが開発されなければならない。
[0007] 別の手法では、元の基板を有するＬＥＤアレイ全体が制御回路類に位置合わせされ、金属接合を使用して制御回路類に接合される。ＬＥＤが製作された基板は最終製品に残り、光クロストークの原因となり得る。加えて、２つの異なる基板間の熱的不整合が、接合境界面に応力を生じさせ、信頼性の問題を生じさせるおそれがある。さらに、マルチカラーディスプレイパネルでは通常、単色ディスプレイパネルと比較して多くのＬＥＤ及び異なる色のＬＥＤを異なる基板材料上に成長させる必要があり、それゆえ、従来の製造プロセスがさらに複雑性を増し、且つ非効率的になっている。
[0008] このため、とりわけ、上記欠点のうちの１つ又は複数に対処する、ディスプレイパネルのためのＬＥＤ構造を提供することが望ましい。
概要
[0009] 上述した短所など、従来のディスプレイシステムのうちの１つ又は複数の短所を改善し、対処するのに役立つ改良されたＬＥＤ設計が必要とされる。特に、低消費電力を効率的に維持しながら、発光効率、製作効率、信頼性、及び解像度を同時に高めることが可能なＬＥＤデバイス構造が必要とされる。
[0010] 発光ダイオード（ＬＥＤ）は接合ルミネッセントデバイスであり、ＬＥＤの主要な構造はＰＮ接合である。順方向バイアス下で、ＰＮ接合は、視覚光又は赤外光を発する。ＬＥＤの発光効率は、エピタキシ材料、オーミック接触電極、チップ構造、幾何学的形状、等々によって決まる。
[0011] ディスプレイパネルは、赤、緑、及び青などの色の混合を使用して様々な色を表示する。ディスプレイパネルのピクセルはそれぞれ、赤サブピクセル、緑サブピクセル、及び青サブピクセルなどのサブピクセルを含む。特定のピクセルの色は、サブピクセルからの色の重ね合わせに基づいて決定される。ディスプレイパネルによって形成される画像は、ピクセルのそれぞれによって形成される組み合わせによって決まる。
[0012] いくつかの実施形態では、マルチカラーＬＥＤデバイスは、ディスプレイパネル上のピクセルエリア内の別々のエリアに水平に配置された少なくとも２つのマイクロＬＥＤ構造を一体化している。いくつかの実施形態では、複数の発光層が、マルチカラーＬＥＤデバイスの開始構造として積層構造に接合することによって製作される。複数の発光層はそれぞれ、別個の色を発するように構成される。発光層の数は、ディスプレイパネルのピクセルエリア内のＬＥＤ構造の数に対応する。例えば、マルチカラーＬＥＤデバイスが２つのサブピクセルを含む場合、マルチカラーＬＥＤ製作プロセス中に必要とされる積層発光層の数は２である。別の例では、マルチカラーＬＥＤデバイスが３つのサブピクセルを含む場合、マルチカラーＬＥＤ製作プロセス中に必要とされる積層発光層の数は３である。いくつかの実施形態では、複数の積層ＬＥＤ構造は、垂直に同軸状に位置合わせされる。すなわち、複数のＬＥＤ構造が同じ共通の中心軸に沿って位置合わせされる。
[0013] いくつかの実施形態では、積層ＬＥＤ構造は、下部ＬＥＤ構造から発せられた光が中間ＬＥＤ構造及び上部ＬＥＤ構造を通り抜けることを可能にするとともに、中間ＬＥＤ構造から発せられた光が上部ＬＥＤ構造を通り抜けることを可能にする。積層ＬＥＤ構造の色の組み合わせが、単一ピクセル積層ＬＥＤデバイスの最終的な発光色になる。
[0014] ピッチとは、ディスプレイパネル上の隣接するピクセルの中心間の距離を指す。いくつかの実施形態では、ピッチは約４０ミクロンから、約２０ミクロンまで、約１０ミクロンまで、及び／又は好ましくは約５ミクロン以下まで、変わり得る。ピッチを低減するために多くの努力がなされてきた。ピッチ仕様が決定されると、単一のピクセルエリアが固定される。
[0015] 非効率的なピックアンドプレースプロセスに依拠するマイクロＬＥＤディスプレイチップの従来の製作プロセスと比較して、本明細書に開示されているマイクロＬＥＤ製作プロセスは、発光効率及びマイクロＬＥＤデバイス製作の信頼性を効率的に高め、ＬＥＤピクセルデバイス構造を簡素化し、ＬＥＤデバイスのエピタキシャル層へのダメージを低減する。例えば、ＰＮ接合電流密度は、縁部で酸化された層又は酸化環によって電流を閉じ込めることにより向上する。別の例では、二度の転写プロセスを使用して、ＬＥＤデバイスのｐ側から光が発せられるＬＥＤデバイスを製作する。加えて、マイクロＬＥＤ構造のための基板は最終的なマルチカラーデバイスに残らず、したがって、クロストーク及び不整合を低減することができる。
[0016] 加えて、ＬＥＤ発光層はそれぞれＰＮ接合であるので、いくつかの実施形態では、積層構造におけるそれぞれのＬＥＤ発光層内のＰ型領域層及びＮ型領域層の相対位置、例えば、上（ＬＥＤの発光面に最も近い）位置及び下（ＬＥＤの支持基板に最も近い）位置は一貫しない。これにより、マルチカラーＬＥＤ構造内の電極接続を柔軟にし、効率的にすることが可能になる。
[0017] 本開示は、限定なしに、以下の例示的な実施形態を含む。
[0018] 本開示のいくつかの例示的な実施形態は、マイクロ発光ダイオード（ＬＥＤ）チップ構造を含む。マイクロＬＥＤチップ構造は、半導体基板と、半導体基板の表面上の電気接触層と、半導体基板上の第１のタイプの導電層と、第１のタイプの導電層上の活性発光層と、活性発光層上の第２のタイプの導電層と、を含む。いくつかの実施形態では、第２のタイプの導電層の厚さは、第１のタイプの導電層の厚さよりも薄く、第２のタイプの導電層の表面は、有機材料層が除去された後に得られる。
[0019] 本開示のいくつかの例示的な実施形態は、マイクロ発光ダイオード（ＬＥＤ）チップ構造を含む。マイクロＬＥＤチップ構造は、半導体基板と、半導体基板の表面上の電気接触層と、半導体基板上の第１のタイプの導電層と、第１のタイプの導電層上の活性発光層と、活性発光層上の第２のタイプの導電層と、を含む。いくつかの実施形態では、第２のタイプの導電層の表面は、有機材料層が除去された後に得られる。
[0020] マイクロＬＥＤチップ構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、マイクロＬＥＤチップ構造は、活性発光層と第２のタイプの導電層との間に第２のタイプのスペーサ層をさらに含む。いくつかの実施形態では、第２のタイプのスペーサ層は、活性発光層及び第１のタイプの導電層とのＰＮ接合構造を形成するために使用され、第２のタイプの導電層は、第２のタイプの導電性遷移層のうちの１つ又は複数を含む。
[0021] マイクロＬＥＤチップ構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、第１のタイプの導電層はＮ型層であり、第２のタイプの導電層はＰ型層である。
[0022] マイクロＬＥＤチップ構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、半導体基板は集積回路（ＩＣ）基板である。
[0023] マイクロＬＥＤチップ構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、電気接触層は金属接合層であり、半導体基板及び第１のタイプの導電層は、接合プロセスを通して一緒に接合される。
[0024] マイクロＬＥＤチップ構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、第２のタイプの導電層はＰ型ＧａＰ層であり、第１のタイプの導電層はＮ型ＧａＡｓ層である。
[0025] マイクロＬＥＤチップ構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、マイクロＬＥＤチップ構造は、第１のタイプの導電層と活性発光層との間に第１のタイプのクラッド層をさらに含む。
[0026] マイクロＬＥＤチップ構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、マイクロＬＥＤチップ構造は、第１のタイプのクラッド層内に酸化物層をさらに含む。
[0027] マイクロＬＥＤチップ構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、マイクロＬＥＤチップ構造は、第１のタイプの導電層と第１のタイプのクラッド層との間に酸化物層をさらに含む。
[0028] マイクロＬＥＤチップ構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、マイクロＬＥＤチップ構造は、第２のタイプの導電層と活性発光層との間に第２のタイプのクラッド層をさらに含む。
[0029] マイクロＬＥＤチップ構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、マイクロＬＥＤチップ構造は、第２のタイプのクラッド層内に酸化物層をさらに含む。
[0030] マイクロＬＥＤチップ構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、マイクロＬＥＤチップ構造は、第２のタイプの導電層と第２のタイプのクラッド層との間に酸化物層をさらに含む。
[0031] マイクロＬＥＤチップ構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、酸化物層の材料は、ＡｌｘＯＧａ１－ｘＡｓであり、ｘは０．９以上であり、且つ１未満である。
[0032] マイクロＬＥＤチップ構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、第１のタイプのクラッド層の材料は、ＡｌＩｎＰである。
[0033] マイクロＬＥＤチップ構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、第２のタイプのクラッド層は、ＡｌＩｎＰ、ＡｌｘＧａ１－ｘＩｎＰ（ｘは０よりも大きく、且つ１未満である）、及びＧａＩｎＰの１つ又は複数の層を含む。
[0034] マイクロＬＥＤチップ構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、有機材料層は紫外線（ＵＶ）硬化型接合層である。
[0035] マイクロＬＥＤチップ構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、第２のタイプの導電層の厚さの、第１のタイプの導電層の厚さに対する比率は、０．０２５対１００である。
[0036] マイクロＬＥＤチップ構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、第２のタイプの導電層の厚さの、第１のタイプの導電層の厚さに対する比率は、１．５対２である。
[0037] マイクロＬＥＤチップ構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、マイクロＬＥＤチップ構造は、第２のタイプの導電層と活性発光層との間に第２のタイプのクラッド層をさらに含み、第２のタイプの導電層は、第２のタイプの導電性遷移層を含む。
[0038] マイクロＬＥＤチップ構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、第２のタイプのクラッド層の厚さの、第２のタイプの導電性遷移層の厚さに対する比率は、０．０２対１２０である。
[0039] マイクロＬＥＤチップ構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、第２のタイプのクラッド層の厚さの、第２のタイプの導電性遷移層の厚さに対する比率は、１対２．５である。
[0040] マイクロＬＥＤチップ構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、第２のタイプの導電層は、半導体基板から第１のタイプの導電層への方向に、順番に、下側の第２のタイプの導電性遷移層、中間の第２のタイプの導電性遷移層、及び上側の第２のタイプの導電性遷移層を含む。
[0041] マイクロＬＥＤチップ構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、下側の第２のタイプの導電性遷移層の導電性は、中間の第２のタイプの導電性遷移層の導電性よりも小さく、中間の第２のタイプの導電性遷移層の導電性は、上側の第２のタイプの導電性遷移層よりも小さい。
[0042] マイクロＬＥＤチップ構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、第２のタイプのクラッド層は、ＡｌＩｎＰ、及びＡｌｘＧａ１－ｘＩｎＰ（ｘは０以上であり、且つ１以下である）の１つ又は複数の層を含む。
[0043] 本開示のいくつかの例示的な実施形態は、マイクロ発光ダイオード（ＬＥＤ）のためのエピタキシャル構造を含む。マイクロＬＥＤのためのエピタキシャル構造は、半導体基板と、半導体基板上の第１の導電タイプの導電層と、第１の導電タイプの導電層上の第１の導電タイプのクラッド層と、第１の導電タイプのクラッド層内の第１の酸化物層と、第１の導電タイプのクラッド層上の活性発光層と、活性発光層上の第２の導電タイプのクラッド層と、第２の導電タイプのクラッド層上の第２の導電タイプの導電層と、を含む。
[0044] マイクロＬＥＤのためのエピタキシャル構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、マイクロＬＥＤのためのエピタキシャル構造は、第２の導電タイプのクラッド層内に第２の酸化物層をさらに含む。
[0045] マイクロＬＥＤのためのエピタキシャル構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、マイクロＬＥＤのためのエピタキシャル構造は、第２の導電タイプのクラッド層と第２の導電タイプの導電層との間に第２の酸化物層をさらに含む。
[0046] 本開示のいくつかの例示的な実施形態は、マイクロ発光ダイオード（ＬＥＤ）のためのエピタキシャル構造を含む。マイクロＬＥＤのためのエピタキシャル構造は、半導体基板と、半導体基板上の第１の導電タイプの導電層と、第１の導電タイプの導電層上の第１の導電タイプのクラッド層と、第１の導電タイプの導電層と第１の導電タイプのクラッド層との間の第１の酸化物層と、第１の導電タイプのクラッド層上の活性発光層と、活性発光層上の第２の導電タイプのクラッド層と、第２の導電タイプのクラッド層上の第２の導電タイプの導電層と、を含む。
[0047] マイクロＬＥＤのためのエピタキシャル構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、マイクロＬＥＤのためのエピタキシャル構造は、第２の導電タイプのクラッド層と第２の導電タイプの導電層との間に第２の酸化物層をさらに含む。
[0048] マイクロＬＥＤのためのエピタキシャル構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、マイクロＬＥＤのためのエピタキシャル構造は、第２の導電タイプのクラッド層内に第２の酸化物層をさらに含む。
[0049] 本開示のいくつかの例示的な実施形態は、マイクロ発光ダイオード（ＬＥＤ）のためのエピタキシャル構造を含む。マイクロＬＥＤのためのエピタキシャル構造は、半導体基板と、半導体基板上の第１の導電タイプの導電層と、第１の導電タイプの導電層上の第１の導電タイプのクラッド層と、第１の導電タイプのクラッド層上の活性発光層と、活性発光層上の第２の導電タイプのクラッド層と、第２の導電タイプのクラッド層内の第１の酸化物層と、第２の導電タイプのクラッド層上の第２の導電タイプの導電層と、を含む。
[0050] マイクロＬＥＤのためのエピタキシャル構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、マイクロＬＥＤのためのエピタキシャル構造は、第１の導電タイプのクラッド層内に第２の酸化物層をさらに含む。
[0051] マイクロＬＥＤのためのエピタキシャル構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、マイクロＬＥＤのためのエピタキシャル構造は、第１の導電タイプのクラッド層と第１の導電タイプの導電層との間に第２の酸化物層をさらに含む。
[0052] 本開示のいくつかの例示的な実施形態は、マイクロ発光ダイオード（ＬＥＤ）のためのエピタキシャル構造を含む。マイクロＬＥＤのためのエピタキシャル構造は、半導体基板と、半導体基板上の第１の導電タイプの導電層と、第１の導電タイプの導電層上の第１の導電タイプのクラッド層と、第１の導電タイプのクラッド層上の活性発光層と、活性発光層上の第２の導電タイプのクラッド層と、第２の導電タイプのクラッド層上の第２の導電タイプの導電層と、第２の導電タイプのクラッド層と第２の導電タイプの導電層との間の第１の酸化物層と、を含む。
[0053] マイクロＬＥＤのためのエピタキシャル構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、マイクロＬＥＤのためのエピタキシャル構造は、第１の導電タイプのクラッド層と第１の導電タイプの導電層との間に第２の酸化物層をさらに含む。
[0054] マイクロＬＥＤのためのエピタキシャル構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、マイクロＬＥＤのためのエピタキシャル構造は、第１の導電タイプのクラッド層内に第２の酸化物層をさらに含む。
[0055] マイクロＬＥＤのためのエピタキシャル構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、酸化物層は、酸化物層前駆体ＡｌｘＧａ１－ｘＡｓから酸化環として形成され、ｘは０．９以上であり、且つ１未満である。
[0056] マイクロＬＥＤのためのエピタキシャル構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、第１の導電タイプのクラッド層は、１つ又は複数の層を含む。
[0057] マイクロＬＥＤのためのエピタキシャル構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、第２の導電タイプのクラッド層は、１つ又は複数の層を含む。
[0058] マイクロＬＥＤのためのエピタキシャル構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、マイクロＬＥＤのためのエピタキシャル構造は、半導体基板と第１の導電タイプの導電層との間に、半導体基板から第１の導電タイプの導電層への方向に、順番に、第１の導電タイプのバッファ層、及び第１の導電タイプのエッチング停止層をさらに含む。
[0059] マイクロＬＥＤのためのエピタキシャル構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、マイクロＬＥＤのためのエピタキシャル構造は、活性発光層の下部に位置する第１の導電タイプのスペーサ層、及び活性発光層の上部に位置する第２の導電タイプのスペーサ層をさらに含む。
[0060] マイクロＬＥＤのためのエピタキシャル構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、第２の導電タイプの導電層は、１つ又は複数の導電性遷移層を含む。
[0061] マイクロＬＥＤのためのエピタキシャル構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、第２の導電タイプの導電層は、半導体基板から第１の導電タイプの導電層への方向に、順番に、第２の導電タイプの下側導電性遷移層、第２の導電タイプの中間導電性遷移層、及び第２の導電タイプの上側導電性遷移層を含む。
[0062] マイクロＬＥＤのためのエピタキシャル構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、第２の導電タイプの下側導電性遷移層の導電性は、第２の導電タイプの中間導電性遷移層の導電性よりも小さく、第２の導電タイプの中間導電性遷移層の導電性は、第２の導電タイプの上側導電性遷移層よりも小さい。
[0063] マイクロＬＥＤのためのエピタキシャル構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、第１の酸化物層の材料は、ＡｌｘＯＧａ１－ｘＡｓであり、ｘは０．９以上であり、且つ１未満である。
[0064] マイクロＬＥＤのためのエピタキシャル構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、第１の導電タイプのクラッド層の材料は、ＡｌＩｎＰである。
[0065] マイクロＬＥＤのためのエピタキシャル構造のいくつかの例示的な実施形態、又は例示的な実施形態の任意の組み合わせでは、第２の導電タイプのクラッド層の材料は、ＡｌＩｎＰ、及びＡｌｘＧａ１－ｘＩｎＰ（ｘは０以上であり、且つ１以下である）の１つ又は複数の層を含む。
[0066] 本明細書に開示されているＬＥＤデバイス及びシステムのコンパクトな設計は、接合層を利用し、中間基板を導入し、これにより、製作ステップの複雑さを低減し、ＬＥＤディスプレイシステムの全体の性能対価格比を上げる。さらに、ＬＥＤディスプレイシステムの製作は、追加の基板を保持することなく、ＬＥＤ構造パターンを確実且つ効率的に形成することができる。したがって、マルチカラーＬＥＤディスプレイシステムを実装すると、従来のＬＥＤを使用することに比べて、ＡＲ及びＶＲ、ヘッドアップディスプレイ（ＨＵＤ）、モバイルデバイスディスプレイ、ウェアラブルデバイスディスプレイ、高精細小型プロジェクタ、及び自動車用ディスプレイの厳しいディスプレイ要件を満たすことができる。
[0067] なお、上述した様々な実施形態は、本明細書に記載の任意の他の実施形態と組み合わせることができる。本明細書に記載の特徴及び利点はすべてを包含するものではなく、特に、多くの追加の特徴及び利点が、図面、明細書、及び特許請求の範囲に鑑みて当業者に明らかになろう。その上に、本明細書で使用される言い回しは主に、読みやすさ及び教示目的で選択されており、本発明の主題の線引き又は範囲の限定のために選択されていないことがあることに留意されたい。
図面の簡単な説明
[0068] 本開示をより詳しく理解し得るように、より具体的な説明が様々な実施形態の特徴を参照して示される場合があり、そのうちのいくつかが、添付の図面に図示されている。しかしながら、添付の図面は単に本開示の関連する特徴を図示しているのみであり、したがって、限定ではなく説明と見なされるものとし、他の有効な特徴が可能な場合がある。
[0069]いくつかの実施形態による、ＬＥＤ構造の断面図である。 [0070]いくつかの実施形態による、ｎ型クラッド層内に酸化物前駆体層を有するＬＥＤ構造の断面図である。 [0071]いくつかの実施形態による、ｎ型クラッド層内に酸化物層を有するＬＥＤ構造の断面図である。 [0072]いくつかの実施形態による、ｎ＋型接触層とｎ型クラッド層との間に酸化物前駆体層を有するＬＥＤ構造の断面図である。 [0073]いくつかの実施形態による、ｎ＋型接触層とｎ型クラッド層との間に酸化物層を有するＬＥＤ構造の断面図である。 [0074]いくつかの実施形態による、ｐ型クラッド層内に酸化物前駆体層を有するＬＥＤ構造の断面図である。 [0075]いくつかの実施形態による、ｐ型クラッド層内に酸化物層を有するＬＥＤ構造の断面図である。 [0076]いくつかの実施形態による、ｐ型クラッド層とｐ型遷移層１２０との間に酸化物前駆体層を有するＬＥＤ構造の断面図である。 [0077]いくつかの実施形態による、ｐ型クラッド層とｐ型遷移層との間に酸化物層を有するＬＥＤ構造の断面図である。 [0078]いくつかの実施形態による、一度の転写プロセスを利用して、集積回路を有する支持基板を有するＬＥＤ構造を形成する製作プロセスを図示する。 [0078]いくつかの実施形態による、一度の転写プロセスを利用して、集積回路を有する支持基板を有するＬＥＤ構造を形成する製作プロセスを図示する。 [0078]いくつかの実施形態による、一度の転写プロセスを利用して、集積回路を有する支持基板を有するＬＥＤ構造を形成する製作プロセスを図示する。 [0078]いくつかの実施形態による、一度の転写プロセスを利用して、集積回路を有する支持基板を有するＬＥＤ構造を形成する製作プロセスを図示する。 [0079]いくつかの実施形態による、二度の転写プロセスを利用して、集積回路を有する支持基板を有するＬＥＤ構造を形成する製作プロセスを図示する。 [0079]いくつかの実施形態による、二度の転写プロセスを利用して、集積回路を有する支持基板を有するＬＥＤ構造を形成する製作プロセスを図示する。 [0079]いくつかの実施形態による、二度の転写プロセスを利用して、集積回路を有する支持基板を有するＬＥＤ構造を形成する製作プロセスを図示する。 [0079]いくつかの実施形態による、二度の転写プロセスを利用して、集積回路を有する支持基板を有するＬＥＤ構造を形成する製作プロセスを図示する。 [0079]いくつかの実施形態による、二度の転写プロセスを利用して、集積回路を有する支持基板を有するＬＥＤ構造を形成する製作プロセスを図示する。 [0079]いくつかの実施形態による、二度の転写プロセスを利用して、集積回路を有する支持基板を有するＬＥＤ構造を形成する製作プロセスを図示する。 [0079]いくつかの実施形態による、二度の転写プロセスを利用して、集積回路を有する支持基板を有するＬＥＤ構造を形成する製作プロセスを図示する。 [0079]いくつかの実施形態による、二度の転写プロセスを利用して、集積回路を有する支持基板を有するＬＥＤ構造を形成する製作プロセスを図示する。 [0080]いくつかの実施形態による、マイクロＬＥＤディスプレイパネルの上面図である。
[0081] 慣例に従い、図面に示されている様々な特徴は、一定の比率で描かれていない場合がある。このため、様々な特徴の寸法は、わかりやすくするために任意に拡大又は縮小されている場合がある。加えて、図面によっては、所与のシステム、方法、又はデバイスの構成要素をすべて描いていない場合がある。最後に、同様の参照番号は、本明細書及び図面全体を通して同様の特徴を示すのに使用することができる。
詳細な説明
[0082] 添付の図面に示されている実施形態例を完全に理解するために、多くの詳細が本明細書に記載されている。しかしながら、いくつかの実施形態は、具体的な詳細のうちの多くがなくても実践することができ、特許請求の範囲は、特許請求の範囲に具体的に記載されている特徴及び態様によってのみ限定される。さらに、本明細書に記載の実施形態の関連する態様を不必要に曖昧にしないように、周知のプロセス、構成要素、及び材料については精緻に詳述していない。
[0083] 本開示に矛盾しない実施形態は、ピクセル駆動回路のアレイを有する基板を含むディスプレイパネル、基板上に形成された以下に説明する構造を有するＬＥＤのアレイ、及びディスプレイパネルを作製する方法、を含む。高い光抽出効率を有するディスプレイパネルは、従来のディスプレイシステムの欠点を克服することができる。
[0084] 概して、少なくとも赤色、緑色、及び青色が重ねられて、広範囲の色のアレイを再現する。いくつかの場合では、ピクセルエリア内に少なくとも赤色、緑色、及び青色を含むために、別々の単色ＬＥＤ構造がピクセルエリア内の異なる非重複ゾーンに製作される。
[0085] いくつかの実施形態では、３つのＬＥＤが積層構造で形成されており、例えば、基板によって形成されたベース層から始まって、緑色ＬＥＤが赤色ＬＥＤの上に直接あり、青色ＬＥＤが緑色ＬＥＤの上に直接ある。いくつかの実施形態では、赤色ＬＥＤから発せられた光は、緑色ＬＥＤを通り、次に青色ＬＥＤを通って伝播して、３色ＬＥＤデバイスから発することができる。いくつかの実施形態では、緑色ＬＥＤから発せられた光は、青色ＬＥＤを通って伝播して、３色ＬＥＤデバイスから発することができる。他の実施形態では、単色ＬＥＤの色は、赤、緑及び青に限定されておらず、任意の他の目に見える色、又は目に見えない色とすることができる。他の実施形態では、（基板に最も近い）下部から、（ＬＥＤの発光面に最も近い）上部への単色ＬＥＤの順番は、赤色、緑色及び青色に限定されない。
[0086] いくつかの実施形態では、ディスプレイパネル上の単一のピクセルエリアは、ＬＥＤ若しくはマイクロＬＥＤ、又はＯＬＥＤなどの少なくとも１つの単一ピクセル発光デバイスを含み、光がＬＥＤから発せられる。ＬＥＤは、上面及び底面を有する。いくつかの実施形態では、ＬＥＤの上面の直径又は幅は、１μｍ～８μｍの範囲にあり、ＬＥＤの底面の直径又は幅は、３μｍ～１０μｍの範囲にある。いくつかの実施形態では、ＬＥＤの上面の直径又は幅は、８μｍ～２５μｍの範囲にあり、ＬＥＤの底面の直径又は幅は、１０μｍ～３５μｍの範囲にある。いくつかの実施形態では、ＬＥＤの高さは、１～１０μｍの範囲にある。いくつかの実施形態では、ＬＥＤの高さは、約１．３μｍである。いくつかの実施形態では、ＬＥＤの上面の直径又は幅は、ＬＥＤの底面の直径又は幅以下である。
[0087] いくつかの実施形態では、ディスプレイパネルは、単一のピクセルＬＥＤのアレイを含む。いくつかの実施形態では、２つの隣接するＬＥＤの中心軸間の距離は、１μｍ～１０μｍの範囲にある。いくつかの実施形態では、２つの隣接するＬＥＤの中心軸間の距離は、約４０μｍから約２０μｍまで、約１０μｍまで、及び／又は約５μｍ以下まで変わり得る。いくつかの実施形態では、メサのサイズ及びＬＥＤ間の距離は、ディスプレイの解像度によって決まる場合がある。例えば、１インチ当たりのピクセル（ＰＰＩ）が５０００であるディスプレイパネルの場合、ＬＥＤの上面の直径又は幅は１．５μｍであり、ＬＥＤの底面の直径又は幅は２．７μｍである。いくつかの実施形態では、２つの隣接するＬＥＤの最も近い底縁部間の距離は、１μｍ～１０μｍの範囲とすることができる。いくつかの実施形態では、２つの隣接するＬＥＤの最も近い底縁部間の距離は、２．３μｍである。
[0088] 図１は、いくつかの実施形態による、ＬＥＤ構造１００の断面図である。いくつかの実施形態では、ＬＥＤ構造１００は、ディスプレイパネルのピクセルエリア内に３色ＬＥＤデバイスのうちの１つを形成するためのものである。いくつかの実施形態では、３色ＬＥＤデバイスは、参照番号１００のような３色ＬＥＤ構造を含む。３色ＬＥＤ構造はそれぞれ、単一のピクセルエリア内にサブピクセルを形成している。いくつかの実施形態では、３色ＬＥＤ構造はそれぞれ、単一の色、例えば、青、緑、及び赤を発する。いくつかの実施形態では、３色ＬＥＤ構造によって発せられる色は異なり、別個のものである。いくつかの実施形態では、ＬＥＤ構造１００によって発せられる色は赤である。
[0089] いくつかの実施形態では、ディスプレイパネルは、数百万個のピクセルなど複数のピクセルを含み、各ピクセルは３色ＬＥＤデバイスのセットを含む。いくつかの実施形態では、カラーＬＥＤデバイスは、マイクロＬＥＤとすることができる。マイクロＬＥＤは典型的には、５０ミクロン（ｕｍ）以下の横方向寸法を有し、１０ｕｍ未満、さらにはわずか数ｕｍの横方向寸法を有することができる。
[0090] いくつかの実施形態では、ＬＥＤ構造１００は、基板１０２を含む。便宜上、「上（up）」は基板１０２から離れることを意味するように使用され、「下（down）」は基板１０２の方に向かうことを意味し、上部（top）、下部（bottom）、上方（above）、下方（below）、下に（under）、下で（beneath）、等々といったような他の方向用語はそれに従って解釈される。
[0091] 概して、ＬＥＤカラー発光層は、ｐ型領域／層及びｎ型領域／層とのＰＮ接合と、ｐ型領域／層とｎ型領域／層との間の活性層と、を含む。
[0092] いくつかの実施形態では、基板１０２はＧａＡｓでできている。いくつかの実施形態では、基板１０２の厚さは、約３５０μｍである。いくつかの実施形態では、基板１０２の厚さは、約３２５μｍ～３７５μｍである。いくつかの実施形態では、基板１０２は、０．４×１０１８～４．０×１０１８ｃｍ－３のキャリア濃度で、Ｓｉでドープされる。
[0093] いくつかの特徴は用語「層（layer）」を用いて本明細書に記載されるが、このような特徴は単一の層に限定されず、複数の下層（sublayer）を含み得ることを理解されたい。いくつかの場合では、「構造（structure）」は、「層」の形態をとることができる。
[0094] いくつかの実施形態では、ＬＥＤ構造の層は、有機金属気相成長法（ＭＯＣＶＤ：metal organic chemical vapor deposition）などのエピタキシャルプロセスから形成される。
[0095] いくつかの実施形態では、ｎ型バッファ層１０４が基板１０２の上方に形成されている。後続の層を形成する前にバッファ層を形成して、エピタキシャルプロセス時の格子成長の不整合を低減する。いくつかの実施形態では、ｎ型バッファ層１０４はＧａＡｓによって形成されている。いくつかの実施形態では、ｎ型バッファ層１０４の厚さは、約２００ｎｍである。いくつかの実施形態では、ｎ型バッファ層１０４の厚さは、約１９０ｎｍ～２１０ｎｍである。いくつかの実施形態では、ｎ型バッファ層１０４は、１．０×１０１８～５．０×１０１８ｃｍ－３のキャリア濃度で、Ｓｉでドープされる。
[0096] いくつかの実施形態では、ｎ型エッチング停止層１０６がｎ型バッファ層１０４の上方に形成されている。後続のプロセスでｎ型エッチング停止層１０６を使用して、ｎ＋型接触層１０８のエッチングが後続のエッチングプロセスにおいて基板１０２を除去することを防ぐ。ｎ型エッチング停止層１０６は、ＧａＡｓを除去するための選択エッチング溶液に反応しない。いくつかの実施形態では、ｎ型エッチング停止層１０６は、Ａｌ０．１５ＧａＩｎＰによって形成されている。いくつかの実施形態では、ｎ型エッチング停止層１０６の厚さは、約２００ｎｍである。いくつかの実施形態では、ｎ型エッチング停止層１０６の厚さは、約１９０ｎｍ～２１０ｎｍである。いくつかの実施形態では、ｎ型エッチング停止層１０６は、１．０×１０１８～５．０×１０１８ｃｍ－３のキャリア濃度で、Ｓｉでドープされる。
[0097] いくつかの実施形態では、ｎ＋型接触層１０８がｎ型エッチング停止層１０６の上方に形成されている。ｎ＋型接触層１０８は、ｎ型導電層である。いくつかの実施形態では、ｎ＋型接触層１０８は、ＧａＡｓによって形成されている。いくつかの実施形態では、ｎ＋型接触層１０８の厚さは、約５ｎｍ～２００ｎｍである。いくつかの実施形態では、ｎ＋型接触層１０８は、１．０×１０１８～５．０×１０１８ｃｍ－３のキャリア濃度で、Ｓｉでドープされる。
[0098] いくつかの実施形態では、ｎ型クラッド層１１０がｎ＋型接触層１０８の上方に形成されている。ｎ型クラッド層１１０は、ＰＮ接合にｎ型キャリアを供給し、閉じ込めるために使用される。いくつかの実施形態では、ｎ型クラッド層１１０は、ＡｌＩｎＰによって形成されている。いくつかの実施形態では、ｎ型クラッド層１１０の厚さは、約１００ｎｍ～５μｍである。いくつかの実施形態では、ｎ型クラッド層１１０は、１．０×１０１８～５．０×１０１８ｃｍ－３のキャリア濃度で、Ｓｉでドープされる。
[0099] いくつかの実施形態では、ｎ型スペーサ層１１２が、ｎ型クラッド層１１０の上方、且つ、活性発光層１１４の下方に形成されている。ｎ型スペーサ層１１２は、ｎ型クラッド層１１０と活性発光層１１４との間のバリア層として使用される。いくつかの実施形態では、ｎ型スペーサ層１１２は、Ａｌ０．８ＧａＩｎＰによって形成されている。いくつかの実施形態では、ｎ型スペーサ層１１２の厚さは、約１０ｎｍ～２００ｎｍである。
[00100] いくつかの実施形態では、活性発光層１１４が、ｎ型スペーサ層１１２の上方に形成されている。いくつかの実施形態では、活性発光層１１４は、多重量子井戸構造として形成されている。いくつかの実施形態では、活性発光層１１４は、ＡｌｘＩｎＧａＰ（ｘは０から０．５である）及びＡｌ０．８ＩｎＧａＰの交互の層で形成されており、例えば、ＡｌｘＩｎＧａＰの第１の層が、Ａｌ０．８ＩｎＧａＰの第１の層の上方に形成され、Ａｌ０．８ＩｎＧａＰの第２の層が、ＡｌｘＩｎＧａＰの第１の層上に形成され、ＡｌｘＩｎＧａＰの第２の層が、Ａｌ０．８ＩｎＧａＰの第２の層上に形成されている。いくつかの実施形態では、活性発光層１１４は、１～３０対のＡｌｘＩｎＧａＰ（ｘは０から０．５である）及びＡｌ０．８ＩｎＧａＰの層で構成されている。いくつかの実施形態では、ＡｌｘＩｎＧａＰ（ｘは０から０．５である）の単一の層は、約３．５ｎｍである。いくつかの実施形態では、ＡｌｘＩｎＧａＰ（ｘは０から０．５である）の単一の層は、約１～３０ｎｍである。いくつかの実施形態では、Ａｌ０．８ＩｎＧａＰの単一の層は、約６．５ｎｍである。いくつかの実施形態では、Ａｌ０．８ＩｎＧａＰの単一の層は、約１～３０ｎｍである。
[00101] いくつかの実施形態では、活性ＬＥＤ発光層１１４は、異なる組成を有する多数のエピタキシャル下層を含む。活性ＬＥＤ発光層の例には、ＩＩＩ－Ｖ族窒化物、ＩＩＩ－Ｖ族ヒ化物、ＩＩＩ－Ｖ族リン化物、及びＩＩＩ－Ｖ族アンチモン化物エピタキシャル構造が含まれる。活性ＬＥＤ発光層の例には、ＧａＮ系のＵＶ／青色／緑色発光層、ＡｌＩｎＧａＰ系の赤色／橙色発光層、及び、ＧａＡｓ又はＩｎＰ系の赤外線（ＩＲ）発光層が含まれる。
[00102] いくつかの実施形態では、ｐ型スペーサ層１１６が、活性発光層１１４の上方に形成されている。ｐ型スペーサ層１１６は、ｐ型クラッド層１１８と活性発光層１１４との間のバリア層として使用される。いくつかの実施形態では、ｐ型スペーサ層１１６は、Ａｌ０．８ＧａＩｎＰによって形成されている。いくつかの実施形態では、ｐ型スペーサ層１１６の厚さは、約１０ｎｍ～２００ｎｍである。
[00103] いくつかの実施形態では、ｐ型クラッド層１１８が、ｐ型スペーサ層１１６の上方に形成されている。ｐ型クラッド層１１８は、ＰＮ接合にｐ型キャリアを供給し、閉じ込めるために使用される。いくつかの実施形態では、ｐ型クラッド層１１８は、ＡｌＩｎＰ、ＡｌｘＧａｙＩｎＰ（ｘは１から０．９まで変化し、ｙは０から１まで変化する）、及びＡｌ０．５ＧａＩｎＰで構成された１つ又は複数の層によって形成されている。例えば、ｐ型クラッド層１１８は、下部から上部に、ＡｌＩｎＰ、ＡｌＩｎＰ、及びＡｌ０．５ＧａＩｎＰの３つの層によって形成されている。別の例では、ｐ型クラッド層１１８は、下部から上部に、ＡｌＩｎＰ、Ａｌ０．９ＧａＩｎＰ、及びＡｌ０．５ＧａＩｎＰの３つの層によって形成されている。さらに別の例では、ｐ型クラッド層１１８は、ＡｌＩｎＰで構成された下部層、ＡｌｘＧａ１－ｘＩｎＰで構成された上部層によって形成されている（下部から上部へと、層の組成は徐々に変化する。すなわち、ｘは０から１まで変化する）。いくつかの例では、ｐ型クラッド層１１８は、ＡｌＩｎＰ、及びＡｌｘＧａ１－ｘＩｎＰ（ｘは０から１まで変化する）の層の複数の群によって、周期的に形成されている。いくつかの実施形態では、ｐ型クラッド層１１８の厚さは、約１００ｎｍ～５μｍである。いくつかの実施形態では、ｐ型クラッド層１１８は、１．０×１０１７～９．０×１０１７ｃｍ－３のキャリア濃度で、Ｍｇでドープされる。
[00104] いくつかの実施形態では、ｐ型遷移層１２０が、ｐ型クラッド層１１８の上方に形成されている。いくつかの実施形態では、ｐ型遷移層１２０は、Ａｌ０．１７ＧａＩｎＰによって形成されている。いくつかの実施形態では、ｐ型遷移層１２０の厚さは、約２０ｎｍ～１００ｎｍである。いくつかの実施形態では、ｐ型遷移層１２０は、１．０×１０１８ｃｍ－３よりも大きく、且つ２．０×１０１８ｃｍ－３未満のキャリア濃度で、Ｍｇでドープされる。
[00105] いくつかの実施形態では、ｐ＋型遷移層１２２が、ｐ型遷移層１２０の上方に形成されている。いくつかの実施形態では、ｐ＋型遷移層１２２は、ＧａＰによって形成されている。いくつかの実施形態では、ｐ＋型遷移層１２２の厚さは、約１０ｎｍ～５μｍである。いくつかの実施形態では、ｐ＋型遷移層１２２は、２．０×１０１８～９．０×１０１８ｃｍ－３のキャリア濃度で、Ｍｇでドープされる。ｐ＋型遷移層１２２のドーピング濃度は、ｐ型遷移層１２０のドーピング濃度よりも高い。
[00106] いくつかの実施形態では、ｐ＋＋型遷移層１２４が、ｐ＋型遷移層１２２の上方に形成されている。いくつかの実施形態では、ｐ＋＋型遷移層１２４は、ＧａＰによって形成されている。いくつかの実施形態では、ｐ＋＋型遷移層１２４の厚さは、約１０ｎｍ～３０ｎｍである。いくつかの実施形態では、ｐ＋＋型遷移層１２４は、１．０×１０１９～９．０×１０１９ｃｍ－３のキャリア濃度で、炭素でドープされる。ｐ＋＋型遷移層１２４のドーピング濃度は、ｐ＋型遷移層１２２のドーピング濃度よりも高い。ドーピング濃度を徐々に上昇させると、ｐ型遷移層の成長を安定させ、格子変化から形成される欠損及び応力を、防止又は緩和することができる。
[00107] ｐ型導電層は、ｐ型遷移層１２０、ｐ＋型遷移層１２２、及びｐ＋＋型遷移層１２４などの層を含む。
[00108] 図２Ａは、いくつかの実施形態による、ｎ型クラッド層１１０内に酸化物前駆体層２０２を有するＬＥＤ構造２００の断面図である。いくつかの実施形態では、ＬＥＤ構造２００は、ＡｌｘＧａ１－ｘＡｓ（ｘは０．９以上であり、且つ１未満である）で構成された層２０２を含む。いくつかの実施形態では、層２０２の厚さは、約１ｎｍ～１００ｎｍである。ＬＥＤ構造のその他の構造は、図１に記載されているようなＬＥＤ構造１００のすべての層に類似しているか、又は同じである。いくつかの実施形態では、層２０２は、ｎ型クラッド層１１０内に、例えば、ｎ型クラッド層１１０内の第１の層２０４と、ｎ型クラッド層１１０内の第２の層２０６との中間に位置する。いくつかの実施形態では、層２０２は、後続の酸化プロセスの前に前駆体として使用される。いくつかの実施形態では、層２０２は、１．０×１０１７～９．０×１０１８ｃｍ－３のキャリア濃度で、Ｓｉでドープされる。
[00109] 図２Ｂは、いくつかの実施形態による、ｎ型クラッド層１１０内に酸化物層２１０を有するＬＥＤ構造２０８の断面図である。いくつかの実施形態では、ＬＥＤ構造２０８は、酸化物層２１０を含む。いくつかの実施形態では、酸化物層２１０は、ＡｌｘＯＧａ１－ｘＡｓ（ｘは０．９以上であり、且つ１未満である）で構成されている。ＬＥＤ構造２０８のその他の構造は、図１に記載されているようなＬＥＤ構造１００のすべての層に類似しているか、又は同じである。いくつかの実施形態では、層２１０は、ｎ型クラッド層１１０内に、例えば、ｎ型クラッド層１１０内の第１の層２０４と、ｎ型クラッド層１１０内の第２の層２０６との中間に位置する。いくつかの実施形態では、酸化物層２１０は、図２Ａに記載されているようなＬＥＤ構造２００のすべての層が形成された後に、酸化プロセスから形成されている。
[00110] いくつかの実施形態では、ＬＥＤ構造２００のエピタキシャル層がすべて形成された後に、後続の酸化プロセスが適用される。いくつかの実施形態では、酸化プロセスはウェット酸化である。いくつかの実施形態では、ウェット酸化はウェット酸素酸化炉内で行われる。一例では、ウェット酸素酸化炉は、光洋サーモシステム株式会社（Koyo Thermo Systems）製のＶＦ３０００ ＶＣＳＥＬ炉である。いくつかの実施形態では、窒素ガスを毎分１リットルの流量でキャリアガスとして使用する。酸素は、ウェット酸素酸化炉内で、９８℃前後で加熱した水から得られる。いくつかの実施形態では、ウェット酸化は、３８０℃から５００℃の周囲温度、及び２時間以内の時間を使用する。酸化は、ＬＥＤ構造２００の側壁上で制御された酸化である。ＬＥＤ構造２００の他のすべての層は酸化プロセスに反応しないので、層２０２の側壁が酸化される。層２０２の側壁の所望の酸化深度に達すると、酸化プロセスは停止される。いくつかの実施形態では、層２０２の側壁の好適な酸化深度は、層２０２の横方向の直径の４分の１前後である。いくつかの実施形態では、層２０２の側壁の好適な酸化深度は、層２０２の横方向の直径の５分の１前後である。いくつかの実施形態では、層２０２の側壁の好適な酸化深度は、層２０２の横方向の直径の３分の１前後である。
[00111] いくつかの実施形態では、酸化プロセスの後に、ＡｌｘＯＧａ１－ｘＡｓ（ｘは０．９以上であり、且つ１未満である）で構成された酸化物層２１０が、ＡｌｘＧａ１－ｘＡｓ（ｘは０．９以上であり、且つ１未満である）で構成された元の層２０２から形成される。好適な一実施形態では、酸化物層２１０は、層２１０の縁部のまわり、例えば、２１２及び２１４に、すなわち、ＬＥＤ構造２０８の側面の方に向かって、ＡｌｘＯＧａ１－ｘＡｓ（ｘは０．９以上であり、且つ１未満である）が形成されているが、一方、層２１０の中心部はそれほど酸化されないままであるか／又は酸化されないままである。いくつかの実施形態では、ＬＥＤ構造２００／２０８内の、ＡｌｘＧａ１－ｘＡｓ（ｘは０．９以上であり、且つ１未満である）で構成された元の層２０２以外の他のすべての層は、酸化プロセスに耐性があり、非酸化のままである。
[00112] ｎ型クラッド層１１０の側面での電子正孔対の非発光性再結合、特に、欠損箇所が、熱損など、さらなるエネルギー損を引き起こし、発光効率が低下する可能性がある。ｎ型クラッド層１１０内に酸化物層２１０を導入することにより、表面の非発光性再結合を低減し、ＬＥＤデバイスの発光効率を高めることができる。具体的には、酸化が主として層２１０の縁部に起こると、形成された酸化物層は、層２１０のまわりの場所２１２及び２１４のような、側面又は縁部における非発光性再結合を低減、又は除去することができる。ＬＥＤの主電流は垂直方向であり、電流が流れる過程でＬＥＤの側面への電流の多少の拡散がある。いくつかの実施形態では、酸化が主として層２１０の縁部に起こると、形成された酸化物層は、縁部への電流の横方向の拡散を低減し、ＬＥＤ構造２０８から形成されたＬＥＤデバイスの中心部分に電流を閉じ込めることができ、したがって、有効電流密度が増大し、ＬＥＤ発光効率が高められる。いくつかの実施形態では、発光効率は少なくとも２０％である。いくつかの実施形態では、発光効率は少なくとも３０％である。いくつかの実施形態では、発光効率は少なくとも４０％である。いくつかの実施形態では、発光効率は少なくとも５０％である。いくつかの実施形態では、発光効率は少なくとも６０％である。
[00113] 図３Ａは、いくつかの実施形態による、ｎ＋型接触層１０８とｎ型クラッド層１１０との間に酸化物前駆体層３０２を有するＬＥＤ構造３００の断面図である。いくつかの実施形態では、ＬＥＤ構造３００は、ＡｌｘＧａ１－ｘＡｓ（ｘは０．９以上であり、且つ１未満である）で構成された層３０２を含む。いくつかの実施形態では、層３０２の厚さは、約１ｎｍ～１００ｎｍである。ＬＥＤ構造のその他の構造は、図１に記載されているようなＬＥＤ構造１００のすべての層に類似しているか、又は同じである。いくつかの実施形態では、層３０２は、ｎ＋型接触層１０８とｎ型クラッド層１１０との間に位置している。いくつかの実施形態では、層３０２は、後続の酸化プロセスの前に前駆体として使用される。いくつかの実施形態では、層３０２は、１．０×１０１７～９．０×１０１８ｃｍ－３のキャリア濃度で、Ｓｉでドープされる。
[00114] 図３Ｂは、いくつかの実施形態による、ｎ＋型接触層１０８とｎ型クラッド層１１０との間に酸化物層３１０を有するＬＥＤ構造３０８の断面図である。いくつかの実施形態では、ＬＥＤ構造３０８は、酸化物層３１０を含む。いくつかの実施形態では、酸化物層３１０は、ＡｌｘＯＧａ１－ｘＡｓ（ｘは０．９以上であり、且つ１未満である）で構成されている。ＬＥＤ構造３０８のその他の構造は、図１に記載されているようなＬＥＤ構造１００のすべての層に類似しているか、又は同じである。いくつかの実施形態では、層３１０は、ｎ＋型接触層１０８とｎ型クラッド層１１０との間に位置している。いくつかの実施形態では、酸化物層３１０は、図３Ａに記載されているようなＬＥＤ構造３００のすべての層が形成された後に、酸化プロセスから形成されている。
[00115] いくつかの実施形態では、ＬＥＤ構造３００のエピタキシャル層がすべて形成された後に、後続の酸化プロセスが適用される。いくつかの実施形態では、酸化プロセスはウェット酸化である。いくつかの実施形態では、ウェット酸化はウェット酸素酸化炉内で行われる。一例では、ウェット酸素酸化炉は、光洋サーモシステム株式会社製のＶＦ３０００ ＶＣＳＥＬ炉である。いくつかの実施形態では、窒素ガスを毎分１リットルの流量でキャリアガスとして使用する。酸素は、ウェット酸素酸化炉内で、９８℃前後で加熱した水から得られる。いくつかの実施形態では、ウェット酸化は、３８０℃から５００℃の周囲温度、及び２時間以内の時間を使用する。酸化は、ＬＥＤ構造３００の側壁上で制御された酸化である。ＬＥＤ構造３００の他のすべての層は酸化プロセスに反応しないので、層３０２の側壁が酸化される。層３０２の側壁の所望の酸化深度に達すると、酸化プロセスは停止される。いくつかの実施形態では、層３０２の側壁の好適な酸化深度は、層３０２の横方向の直径の４分の１前後である。いくつかの実施形態では、層３０２の側壁の好適な酸化深度は、層３０２の横方向の直径の５分の１前後である。いくつかの実施形態では、層３０２の側壁の好適な酸化深度は、層３０２の横方向の直径の３分の１前後である。
[00116] いくつかの実施形態では、酸化プロセスの後に、ＡｌｘＯＧａ１－ｘＡｓ（ｘは０．９以上であり、且つ１未満である）で構成された酸化物層３１０が、ＡｌｘＧａ１－ｘＡｓ（ｘは０．９以上であり、且つ１未満である）で構成された元の層３０２から形成される。好適な一実施形態では、酸化物層３１０は、層３１０の縁部のまわり、例えば、３１２及び３１４に、すなわち、ＬＥＤ構造３０８の側面の方に向かって、ＡｌｘＯＧａ１－ｘＡｓ（ｘは０．９以上であり、且つ１未満である）が形成されているが、一方、層３１０の中心部はそれほど酸化されないままであるか／又は酸化されないままである。いくつかの実施形態では、ＬＥＤ構造３００／３０８内の、ＡｌｘＧａ１－ｘＡｓ（ｘは０．９以上であり、且つ１未満である）で構成された元の層３０２以外の他のすべての層は、酸化プロセスに耐性があり、非酸化のままである。
[00117] ｎ＋型接触層１０８及びｎ型クラッド層１１０の側面での電子正孔対の非発光性再結合、特に、欠損箇所が、熱損など、さらなるエネルギー損を引き起こし、発光効率が低下する可能性がある。ｎ＋型接触層１０８とｎ型クラッド層１１０との間に酸化物層３１０を導入することにより、表面の非発光性再結合を低減し、ＬＥＤデバイスの発光効率を高めることができる。具体的には、酸化が主として層３１０の縁部に起こると、形成された酸化物層は、層３１０のまわりの場所３１２及び３１４のような、側面又は縁部における非発光性再結合を低減、又は除去することができる。ＬＥＤの主電流は垂直方向であり、電流が流れる過程でＬＥＤの側面への電流の多少の拡散がある。いくつかの実施形態では、酸化が主として層３１０の縁部に起こると、形成された酸化物層は、縁部への電流の横方向の拡散を低減し、ＬＥＤ構造３０８から形成されたＬＥＤデバイスの中心部分に電流を閉じ込めることができ、したがって、有効電流密度が増大し、ＬＥＤ発光効率が高められる。いくつかの実施形態では、発光効率は少なくとも２０％である。いくつかの実施形態では、発光効率は少なくとも３０％である。いくつかの実施形態では、発光効率は少なくとも４０％である。いくつかの実施形態では、発光効率は少なくとも５０％である。いくつかの実施形態では、発光効率は少なくとも６０％である。
[00118] 図４Ａは、いくつかの実施形態による、ｐ型クラッド層１１８内に酸化物前駆体層４０２を有するＬＥＤ構造４００の断面図である。いくつかの実施形態では、ＬＥＤ構造４００は、ＡｌｘＧａ１－ｘＡｓ（ｘは０．９以上であり、且つ１未満である）で構成された層４０２を含む。いくつかの実施形態では、層４０２の厚さは、約１ｎｍ～１００ｎｍである。ＬＥＤ構造のその他の構造は、図１に記載されているようなＬＥＤ構造１００のすべての層に類似しているか、又は同じである。いくつかの実施形態では、層４０２は、ｐ型クラッド層１１８内に、例えば、ｐ型クラッド層１１８内の第１の層４０４と、ｐ型クラッド層１１８内の第２の層４０６との中間に位置する。いくつかの実施形態では、層４０２は、後続の酸化プロセスの前に前駆体として使用される。いくつかの実施形態では、層４０２は、１．０×１０１７～９．０×１０１８ｃｍ－３のキャリア濃度で、Ｍｇでドープされる。
[00119] 図４Ｂは、いくつかの実施形態による、ｐ型クラッド層１１８内に酸化物層４１０を有するＬＥＤ構造４０８の断面図である。いくつかの実施形態では、ＬＥＤ構造４０８は、酸化物層４１０を含む。いくつかの実施形態では、酸化物層４１０は、ＡｌｘＯＧａ１－ｘＡｓ（ｘは０．９以上であり、且つ１未満である）で構成されている。ＬＥＤ構造４０８のその他の構造は、図１に記載されているようなＬＥＤ構造１００のすべての層に類似しているか、又は同じである。いくつかの実施形態では、層４１０は、ｐ型クラッド層１１８内に、例えば、ｐ型クラッド層１１８内の第１の層４０４と、ｐ型クラッド層１１８内の第２の層４０６との中間に位置する。いくつかの実施形態では、酸化物層４１０は、図４Ａに記載されているようなＬＥＤ構造４００のすべての層が形成された後に、酸化プロセスから形成されている。
[00120] いくつかの実施形態では、ＬＥＤ構造４００のエピタキシャル層がすべて形成された後に、後続の酸化プロセスが適用される。いくつかの実施形態では、酸化プロセスはウェット酸化である。いくつかの実施形態では、ウェット酸化はウェット酸素酸化炉内で行われる。一例では、ウェット酸素酸化炉は、光洋サーモシステム株式会社製のＶＦ３０００ ＶＣＳＥＬ炉である。いくつかの実施形態では、窒素ガスを毎分１リットルの流量でキャリアガスとして使用する。酸素は、ウェット酸素酸化炉内で、９８℃前後で加熱した水から得られる。いくつかの実施形態では、ウェット酸化は、３８０℃から５００℃の周囲温度、及び２時間以内の時間を使用する。酸化は、ＬＥＤ構造４００の側壁上で制御された酸化である。ＬＥＤ構造４００の他のすべての層は酸化プロセスに反応しないので、層４０２の側壁が酸化される。層４０２の側壁の所望の酸化深度に達すると、酸化プロセスは停止される。いくつかの実施形態では、層４０２の側壁の好適な酸化深度は、層４０２の横方向の直径の４分の１前後である。いくつかの実施形態では、層４０２の側壁の好適な酸化深度は、層４０２の横方向の直径の５分の１前後である。いくつかの実施形態では、層４０２の側壁の好適な酸化深度は、層４０２の横方向の直径の３分の１前後である。
[00121] いくつかの実施形態では、酸化プロセスの後に、ＡｌｘＯＧａ１－ｘＡｓ（ｘは０．９以上であり、且つ１未満である）で構成された酸化物層４１０が、ＡｌｘＧａ１－ｘＡｓ（ｘは０．９以上であり、且つ１未満である）で構成された元の層４０２から形成される。好適な一実施形態では、酸化物層４１０は、層４１０の縁部のまわり、例えば、４１２及び４１４に、すなわち、ＬＥＤ構造４０８の側面の方に向かって、ＡｌｘＯＧａ１－ｘＡｓ（ｘは０．９以上であり、且つ１未満である）が形成されているが、一方、層４１０の中心部はそれほど酸化されないままであるか／又は酸化されないままである。いくつかの実施形態では、ＬＥＤ構造４００／４０８内の、ＡｌｘＧａ１－ｘＡｓ（ｘは０．９以上であり、且つ１未満である）で構成された元の層４０２以外の他のすべての層は、酸化プロセスに耐性があり、非酸化のままである。
[00122] ｐ型クラッド層１１８の側面での電子正孔対の非発光性再結合、特に、欠損箇所が、熱損など、さらなるエネルギー損を引き起こし、発光効率が低下する可能性がある。ｐ型クラッド層１１８内に酸化物層４１０を導入することにより、表面の非発光性再結合を低減し、ＬＥＤデバイスの発光効率を高めることができる。具体的には、酸化が主として層４１０の縁部に起こると、形成された酸化物層は、層４１０のまわりの場所４１２及び４１４のような、側面又は縁部における非発光性再結合を低減、又は除去することができる。ＬＥＤの主電流は垂直方向であり、電流が流れる過程でＬＥＤの側面への電流の多少の拡散がある。いくつかの実施形態では、酸化が主として層４１０の縁部に起こると、形成された酸化物層は、縁部への電流の横方向の拡散を低減し、ＬＥＤ構造４０８から形成されたＬＥＤデバイスの中心部分に電流を閉じ込めることができ、したがって、有効電流密度が増大し、ＬＥＤ発光効率が高められる。いくつかの実施形態では、発光効率は少なくとも２０％である。いくつかの実施形態では、発光効率は少なくとも３０％である。いくつかの実施形態では、発光効率は少なくとも４０％である。いくつかの実施形態では、発光効率は少なくとも５０％である。いくつかの実施形態では、発光効率は少なくとも６０％である。
[00123] 図５Ａは、いくつかの実施形態による、ｐ型クラッド層１１８とｐ型遷移層１２０との間に酸化物前駆体層５０２を有するＬＥＤ構造５００の断面図である。いくつかの実施形態では、ＬＥＤ構造５００は、ＡｌｘＧａ１－ｘＡｓ（ｘは０．９以上であり、且つ１未満である）で構成された層５０２を含む。いくつかの実施形態では、層５０２の厚さは、約１ｎｍ～１００ｎｍである。ＬＥＤ構造のその他の構造は、図１に記載されているようなＬＥＤ構造１００のすべての層に類似しているか、又は同じである。いくつかの実施形態では、層５０２は、ｐ型クラッド層１１８とｐ型遷移層１２０との間に位置している。いくつかの実施形態では、層５０２は、後続の酸化プロセスの前に前駆体として使用される。いくつかの実施形態では、層５０２は、１．０×１０１７～９．０×１０１８ｃｍ－３のキャリア濃度で、Ｍｇでドープされる。
[00124] 図５Ｂは、いくつかの実施形態による、ｐ型クラッド層１１８とｐ型遷移層１２０との間に酸化物層を有するＬＥＤ構造５０８の断面図である。いくつかの実施形態では、ＬＥＤ構造５０８は、酸化物層５１０を含む。いくつかの実施形態では、酸化物層５１０は、ＡｌｘＯＧａ１－ｘＡｓ（ｘは０．９以上であり、且つ１未満である）で構成されている。ＬＥＤ構造５０８のその他の構造は、図１に記載されているようなＬＥＤ構造１００のすべての層に類似しているか、又は同じである。いくつかの実施形態では、層５１０は、ｐ型クラッド層１１８とｐ型遷移層１２０との間に位置している。いくつかの実施形態では、酸化物層５１０は、図５Ａに記載されているようなＬＥＤ構造５００のすべての層が形成された後に、酸化プロセスから形成されている。
[00125] いくつかの実施形態では、ＬＥＤ構造５００のエピタキシャル層がすべて形成された後に、後続の酸化プロセスが適用される。いくつかの実施形態では、酸化プロセスはウェット酸化である。いくつかの実施形態では、ウェット酸化はウェット酸素酸化炉内で行われる。一例では、ウェット酸素酸化炉は、光洋サーモシステム株式会社製のＶＦ３０００ ＶＣＳＥＬ炉である。いくつかの実施形態では、窒素ガスを毎分１リットルの流量でキャリアガスとして使用する。酸素は、ウェット酸素酸化炉内で、９８℃前後で加熱した水から得られる。いくつかの実施形態では、ウェット酸化は、３８０℃から５００℃の周囲温度、及び２時間以内の時間を使用する。酸化は、ＬＥＤ構造５００の側壁上で制御された酸化である。ＬＥＤ構造５００の他のすべての層は酸化プロセスに反応しないので、層５０２の側壁が酸化される。層５０２の側壁の所望の酸化深度に達すると、酸化プロセスは停止される。いくつかの実施形態では、層５０２の側壁の好適な酸化深度は、層５０２の横方向の直径の４分の１前後である。いくつかの実施形態では、層５０２の側壁の好適な酸化深度は、層５０２の横方向の直径の５分の１前後である。いくつかの実施形態では、層５０２の側壁の好適な酸化深度は、層５０２の横方向の直径の３分の１前後である。
[00126] いくつかの実施形態では、酸化プロセスの後に、ＡｌｘＯＧａ１－ｘＡｓ（ｘは０．９以上であり、且つ１未満である）で構成された酸化物層５１０が、ＡｌｘＧａ１－ｘＡｓ（ｘは０．９以上であり、且つ１未満である）で構成された元の層５０２から形成される。好適な一実施形態では、酸化物層５１０は、層５１０の縁部のまわり、例えば、５１２及び５１４に、すなわち、ＬＥＤ構造５０８の側面の方に向かって、ＡｌｘＯＧａ１－ｘＡｓ（ｘは０．９以上であり、且つ１未満である）が形成されているが、一方、層５１０の中心部は、それほど酸化されないままであるか／又は酸化されないままである。いくつかの実施形態では、ＬＥＤ構造５００／５０８内の、ＡｌｘＧａ１－ｘＡｓ（ｘは０．９以上であり、且つ１未満である）で構成された元の層５０２以外の他のすべての層は、酸化プロセスに耐性があり、非酸化のままである。
[00127] ｐ型クラッド層１１８及びｐ型遷移層１２０の側面での電子正孔対の非発光性再結合、特に、欠損箇所が、熱損など、さらなるエネルギー損を引き起こし、発光効率が低下する可能性がある。ｐ型クラッド層１１８とｐ型遷移層１２０との間に酸化物層５１０を導入することにより、表面の非発光性再結合を低減し、ＬＥＤデバイスの発光効率を高めることができる。具体的には、酸化が主として層５１０の縁部に起こると、形成された酸化物層は、層５１０のまわりの場所５１２及び５１４のような、側面又は縁部における非発光性再結合を低減、又は除去することができる。ＬＥＤの主電流は垂直方向であり、電流が流れる過程でＬＥＤの側面への電流の多少の拡散がある。いくつかの実施形態では、酸化が主として層５１０の縁部に起こると、形成された酸化物層は、縁部への電流の横方向の拡散を低減し、ＬＥＤ構造５０８から形成されたＬＥＤデバイスの中心部分に電流を閉じ込めることができ、したがって、有効電流密度が増大し、ＬＥＤ発光効率が高められる。いくつかの実施形態では、発光効率は少なくとも２０％である。いくつかの実施形態では、発光効率は少なくとも３０％である。いくつかの実施形態では、発光効率は少なくとも４０％である。いくつかの実施形態では、発光効率は少なくとも５０％である。いくつかの実施形態では、発光効率は少なくとも６０％である。
[00128] いくつかの他の実施形態では、前駆体層又は酸化層は、ｎ型クラッド層１１０とｎ型スペーサ層１１２との間に形成されている。さらにいくつかの他の実施形態では、前駆体層又は酸化層は、ｐ型クラッド層１１８とｐ型遷移層１２０との間に形成されている。
[00129] いくつかの実施形態では、図２Ａ～図５Ｂのうちのいずれか１つに示されているか、又は上記で言及されている前駆体層又は酸化層は、任意の組み合わせでＬＥＤ構造に含めることができる。例えば、ＬＥＤ構造は、上記で言及されているようなＬＥＤ構造の異なる位置で前駆体層又は酸化層の１～４つの層を含むことができる。別の例では、ＬＥＤ構造は、上記で言及されているようなＬＥＤ構造の異なる位置で前駆体層又は酸化層の１～６つの層を含むことができる。
[00130] いくつかの実施形態では、ＬＥＤ構造のｎ側に形成された酸化物層を有することが好適である。いくつかのプロセスでは、デバイスの安定性に影響を与える可能性があるＬＥＤ構造のｐ側に任意のヒ素含有層を導入することは可能であるが、困難である。
[00131] いくつかの実施形態では、基板１０２、例えば、ＬＥＤ構造層のその他の層をエピタキシャルプロセスによってそこから成長させるＧａＡｓ基板は、エピタキシャル層との良好な格子整合特性を有するが、回路構造を支持する導電性が低く、ＬＥＤから発せられる光に対する光吸収性が高いといったような、最終的なＬＥＤデバイス基板として、いくつかの好ましくない特性を有する。したがって、元の基板１０２は、最終的なＬＥＤ構造から除去される場合があり、ＬＥＤデバイスを形成するために、回路構造をより良好に支持するための新たな基板が必要な場合がある。
[00132] 図６Ａ～図６Ｄは、いくつかの実施形態による、一度の転写プロセスを利用して、集積回路を有する支持基板６０４を有するＬＥＤ構造６１２を形成する製作プロセスを図示する。いくつかの実施形態では、図６Ａ及び図６Ｃに示されている初期のカラーＬＥＤ構造６０２は、図１～図５Ｂに記載されているＬＥＤ構造のうちのいずれか１つ、又はそれらの任意の組み合わせと同じ又は類似した構造を有する。例示目的で、図１に記載されている例示的な構造１００が、ＬＥＤ構造６０２として図６Ａ～図６Ｄに示されている。図２Ａ～図５Ｂに記載されている参照番号２００、２０８、３００、３０８、４００、４０８、５００、及び５０８などの他のカラーＬＥＤ構造、又は本明細書に記載の任意の他のＬＥＤ構造の実施形態は、ＬＥＤ構造１００と同じＰからＮへの方向に、ＬＥＤ構造６０２として図６Ａ～図６Ｄに示すことができる。
[00133] いくつかの実施形態では、図６Ａにおいて、金属接合層６０６が、ＬＥＤ構造６０２のｐ側に、例えば、ｐ＋＋型遷移層１２４の上方に堆積されている。
[00134] いくつかの実施形態では、図６Ｂにおいて、金属接合層６０８が、集積回路を有する支持基板６０４上に堆積されている。いくつかの実施形態では、支持基板６０４は、個々の駆動回路６１０のアレイがその上に製作される基板である。各駆動回路６１０は、ピクセルドライバである。いくつかの場合では、ピクセルドライバは薄膜トランジスタピクセルドライバ、又はシリコンＣＭＯＳピクセルドライバである。好適な一実施形態では、基板６０４はシリコン基板である。別の実施形態では、支持基板６０４は透明基板、例えば、ガラス基板である。他の基板例には、ＧａＡｓ、ＧａＰ、ＩｎＰ、ＳｉＣ、ＺｎＯ、及びサファイア基板が含まれる。駆動回路６１０は、ＬＥＤ構造６０２から形成された個々のカラーＬＥＤデバイスの動作を制御する個々のピクセルドライバを形成する。基板６０４上の回路類は、個々の各ピクセルドライバ６１０への接点を含み、接地接点もまた含む。
[00135] いくつかの実施形態では、ＬＥＤ構造６０２は、２つのタイプの接点、すなわち、ＬＥＤ構造６０２のｐ側及びそれぞれの駆動回路６１０の両方に接続された、Ｐ型電極又はアノード（図６Ａ～図６Ｄに示されていない）と、ＬＥＤ構造６０２のｎ側及び接地（すなわち、共通電極）の両方に接続された、Ｎ型電極又はカソード（図６Ａ～図６Ｄに示されていない）と、もまた有する。
[00136] いくつかの実施形態では、駆動回路６１０、例えば、ピクセルドライバは、複数のトランジスタ及びキャパシタ（図６Ａ～図６Ｄに示されていない）を含む。トランジスタは、電圧源に接続された駆動トランジスタと、ゲートが走査信号バス線に接続されて構成された制御トランジスタと、を含む。キャパシタは、走査信号が他のピクセルを設定している時間の間、駆動トランジスタのゲート電圧を維持するために使用されるストレージキャパシタを含む。
[00137] いくつかの実施形態では、図６Ｃにおいて、ＬＥＤ構造６０２及び支持基板６０４は、金属接合層６０６及び６０８を接合することによって一緒に接合されている。金属接合層６０６及び６０８を結合させた層は、金属接合層に加えてオーミック接触層を含むことができる。いくつかの実施形態では、金属接合層６０６及び６０８を結合させた層の厚さは、約０．１ミクロン～約３ミクロンである。いくつかの場合では、２つの金属層、６０６及び６０８などが、金属接合層に含まれている。金属層のうちの１つが、ＬＥＤ構造６０２上に堆積されている。相手方の金属接合層は、支持基板６０４上に堆積されている。いくつかの実施形態では、金属接合層を結合させた層の組成は、Ａｕ－Ａｕ接合、Ａｕ－Ｓｎ接合、Ａｕ－Ｉｎ接合、Ｔｉ－Ｔｉ接合、Ｃｕ－Ｃｕ接合、又はそれらの混合を含む。例えば、Ａｕ－Ａｕ接合が選択される場合、Ａｕの２つの層はそれぞれ、接着層としてのＣｒ被膜、及び拡散防止層としてのＰｔ被膜が必要である。そしてＰｔ被膜は、Ａｕ層とＣｒ層との間にある。Ｃｒ層及びＰｔ層は、２つの接合されたＡｕ層の上部及び下部に位置決めされる。いくつかの実施形態では、２つのＡｕ層の厚さが概ね同じであるとき、高圧且つ高温下で、両方の層上のＡｕの相互拡散が２つの層を一緒に接合する。共晶接合、熱圧縮接合、及び遷移液相（ＴＬＰ：transient liquid phase）接合は、使用し得る技法例である。
[00138] 図６Ｃに示されているように、ＬＥＤ構造６０２のｐ側、例えば、ｐ＋＋型遷移層１２４は、接合金属層６０６及び６０８を通して支持基板６０４と接合されている。いくつかの実施形態では、Ｐ型電極（図６Ａ～図６Ｄに示されていない）は、金属接合層６０６及び６０８を結合させた層を通してｐ＋＋型遷移層１２４に接続している。いくつかの実施形態では、Ｐ型電極は、金属接合層６０６及び６０８を通して駆動回路６１０に接続されている。いくつかの実施形態では、金属接合層は電気接触層としての機能を果たすことができる。
[00139] いくつかの実施形態では、ＬＥＤ構造６０２の基板１０２は、次に、例えば、レーザリフトオフプロセス又はウェット化学エッチングによる接合ステップの後に除去され、図６Ｄに示されているＬＥＤ構造６１２が残され、支持基板６０４と、金属接合層６０６及び６０８を結合させた層と、基板１０２のないＬＥＤ構造６０２のその他の層と、を含んでいる。いくつかの実施形態では、ｎ型バッファ層１０４もまた基板１０２とともに除去される。いくつかの実施形態では、ｎ型バッファ層１０４及びｎ型エッチング停止層１０６もまた、同じプロセス又は異なるプロセスで基板１０２とともに除去される。
[00140] 図６Ｄでは、ＬＥＤ構造６１２のｎ側、例えば、ｎ＋型接触層１０８は、ＬＥＤ構造６１２から形成されたカラーＬＥＤデバイスからの光が発せられる側である。
[00141] 図７Ａ～図７Ｈは、いくつかの実施形態による、二度の転写プロセスを利用して、集積回路を有する支持基板７１４を有するＬＥＤ構造７３２を形成する製作プロセスを図示する。いくつかの実施形態では、初期のカラーＬＥＤ構造７０２は、図１～図５Ｂに記載されているＬＥＤ構造のうちのいずれか１つ、又はそれらの任意の組み合わせと同じ又は類似した構造を有する。例示目的で、図１に記載されている例示的な構造１００が、ＬＥＤ構造７０２として図７Ａ～図７Ｈに示されている。図２～図５に記載されている参照番号２００、２０８、３００、３０８、４００、４０８、５００、及び５０８などの他のカラーＬＥＤ構造、又は本明細書に記載の任意の他のＬＥＤ構造の実施形態は、ＬＥＤ構造１００と同じＰからＮへの方向に、ＬＥＤ構造７０２として図７Ａ～図７Ｈに示すことができる。
[00142] いくつかの実施形態では、図７Ａにおいて、紫外線（ＵＶ）硬化型接着層７０６が、ＬＥＤ構造７０２のｐ側に、例えば、ｐ＋＋型遷移層１２４の上方に堆積されている。ＵＶ硬化型接着材料には、接合接着剤マイクロレジスト（Micro Resist）ＢＣＬ－１２００、ＳＵ－８、感光性ポリイミド（ＰＳＰＩ）、ＰｅｒｍｉＮｅｘ、ベンゾシクロブテン（ＢＣＢ：Benzocyclobutene）からなる群から選択される１つ又は複数のポリマー、及び塗布ガラス（ＳＯＧ：spin-on glass）を含む透明プラスティック（樹脂）、又はそれらの任意の組み合わせが含まれる。
[00143] いくつかの実施形態では、図７Ｂにおいて、中間基板７０４及びＬＥＤカラー構造７０２が、ＵＶ硬化型接着層７０６によって一緒に接合されている。いくつかの実施形態では、中間基板７０４はサファイアでできている。ＬＥＤチップは薄く、転写することが困難であるので、中間基板は、基板上でＬＥＤ構造を保持するために必要である。別の実施形態では、中間基板７０４は、透明基板、例えば、ガラス基板である。他の基板例には、ＧａＡｓ、ＧａＰ、ＩｎＰ、ＳｉＣ、及びＺｎＯ基板が含まれる。いくつかの実施形態では、ＵＶ硬化型接着層７０６は、ＵＶ硬化型接着層７０６上の中間基板７０４を通してＵＶ光を当てることによって硬化され、したがって、中間基板７０４とＬＥＤカラー構造７０２との間に強度の高い接合を形成している。図７Ｂに示されているように、ＬＥＤ構造７０２のｐ側、例えば、ｐ＋＋型遷移層１２４は、ＵＶ硬化型接着層７０６を通して中間基板７０４と接合されている。
[00144] 代替的な一実施形態では、ＵＶ硬化型接着剤は、接合のために中間基板７０４上に堆積される。いくつかの実施形態では、ＵＶ硬化型接着剤は、接合のためにＬＥＤカラー構造７０２のｐ側、及び中間基板７０４の表面上の両方に堆積される。
[00145] 図７Ｃに示されているように、いくつかの実施形態では、ＬＥＤ構造７０２の基板１０２は、次に、例えば、レーザリフトオフプロセス又はウェット化学エッチングによる接合ステップの後に除去され、図７Ｃに示されているＬＥＤ構造７１２が残され、支持基板７０４と、ＵＶ硬化型接着層７０６と、基板１０２のないＬＥＤ構造７０２のその他の層と、を含んでいる。いくつかの実施形態では、ｎ型バッファ層１０４もまた基板１０２とともに除去される。いくつかの実施形態では、図７Ｃに示されているように、ｎ型バッファ層１０４及びｎ型エッチング停止層１０６もまた、基板１０２とともに除去される。
[00146] いくつかの実施形態では、図７Ｄにおいて、金属接合層７１６が、ＬＥＤ構造７１２のｎ側に、例えば、ｎ＋型接触層１０８の上方に堆積されている。
[00147] いくつかの実施形態では、図７Ｅにおいて、金属接合層７１８が、集積回路を有する支持基板７１４上に堆積されている。いくつかの実施形態では、支持基板７１４は、個々の駆動回路７１０のアレイがその上に製作される基板である。各駆動回路７１０は、ピクセルドライバである。いくつかの場合では、ピクセルドライバは薄膜トランジスタピクセルドライバ、又はシリコンＣＭＯＳピクセルドライバである。好適な一実施形態では、基板７１４はシリコン基板である。別の実施形態では、支持基板７１４は透明基板、例えば、ガラス基板である。他の基板例には、ＧａＡｓ、ＧａＰ、ＩｎＰ、ＳｉＣ、ＺｎＯ、及びサファイア基板が含まれる。駆動回路７１０は、ＬＥＤ構造７１２から形成された個々のカラーＬＥＤデバイスの動作を制御する個々のピクセルドライバを形成する。基板７１４上の回路類は、個々の各ピクセルドライバ７１０への接点を含み、接地接点もまた含む。
[00148] いくつかの実施形態では、ＬＥＤ構造７１２は、２つのタイプの接点、すなわち、ＬＥＤ構造７１２のｐ側及びそれぞれの駆動回路７１０の両方に接続された、Ｐ型電極又はアノード（図７Ａ～図７Ｈに示されていない）と、ＬＥＤ構造７１２のｎ側及び接地（すなわち、共通電極）の両方に接続された、Ｎ型電極又はカソード（図７Ａ～図７Ｈに示されていない）と、もまた有する。
[00149] いくつかの実施形態では、駆動回路７１０、例えば、ピクセルドライバは、複数のトランジスタ及びキャパシタ（図７Ａ～図７Ｈに示されていない）を含む。トランジスタは、電圧源に接続された駆動トランジスタと、ゲートが走査信号バス線に接続されて構成された制御トランジスタとを含む。キャパシタは、走査信号が他のピクセルを設定している時間の間、駆動トランジスタのゲート電圧を維持するために使用されるストレージキャパシタを含む。
[00150] いくつかの実施形態では、図７Ｆにおいて、ＬＥＤ構造７１２及び支持基板７１４は、金属接合層７１６及び７１８を接合することによって一緒に接合されている。金属接合層７１６及び７１８を結合させた層は、金属接合層に加えてオーミック接触層を含むことができる。いくつかの実施形態では、金属接合層７１６及び７１８を結合させた層の厚さは、約０．１ミクロン～約３ミクロンである。いくつかの場合では、７１６及び７１８のような２つの金属層が、金属接合層に含まれている。金属層のうちの１つが、ＬＥＤ構造７１２上に堆積されている。相手方の金属接合層は、支持基板７１４上に堆積されている。いくつかの実施形態では、金属接合層を結合させた層の組成は、Ａｕ－Ａｕ接合、Ａｕ－Ｓｎ接合、Ａｕ－Ｉｎ接合、Ｔｉ－Ｔｉ接合、Ｃｕ－Ｃｕ接合、又はそれらの混合を含む。例えば、Ａｕ－Ａｕ接合が選択される場合、Ａｕの２つの層はそれぞれ、接着層としてのＣｒ被膜、及び拡散防止層としてのＰｔ被膜が必要である。そしてＰｔ被膜は、Ａｕ層とＣｒ層との間にある。Ｃｒ層及びＰｔ層は、２つの接合されたＡｕ層の上部及び下部に位置決めされる。いくつかの実施形態では、２つのＡｕ層の厚さが概ね同じであるとき、高圧且つ高温下で、両方の層上のＡｕの相互拡散が２つの層を一緒に接合する。共晶接合、熱圧縮接合、及び遷移液相（ＴＬＰ）接合は、使用し得る技法例である。
[00151] 図７Ｆに示されているように、ＬＥＤ構造７１２のｎ側、例えば、ｎ＋型接触層１０８は、接合金属層７１６及び７１８を通して支持基板７１４と接合されている。いくつかの実施形態では、Ｐ型電極（図７Ａ～図７Ｈに示されていない）が、ｐ＋＋型遷移層１２４に接続しているか、又はＮ型電極（図７Ａ～図７Ｈに示されていない）が、金属接合層７１６及び７１８を結合させた層を通してｎ＋型接触層１０８に接続している。いくつかの実施形態では、Ｐ型電極又はＮ型電極は、金属接合層７１６及び７１８を通して駆動回路７１０に接続されている。いくつかの実施形態では、金属接合層は電気接触層としての機能を果たすことができる。
[00152] いくつかの実施形態では、図７Ｇにおいて、ＬＥＤ構造７１２の中間基板７０４は、次に、例えば、レーザリフトオフプロセス又はウェット化学エッチングによる接合ステップの後に除去され、図７Ｇに示されているＬＥＤ構造７２２が残され、支持基板７１４と、金属接合層７１６及び７１８を結合させた層と、中間基板７０４のないＬＥＤ構造７１２のその他の層と、を含んでいる。
[00153] いくつかの実施形態では、ＬＥＤ構造７２２のＵＶ硬化型接着層７０６は、次に、例えば、化学エッチング又はレーザリフトオフによって中間基板７０４が除去された後に除去され、図７Ｈに示されているＬＥＤ構造７３２が残され、支持基板７１４と、金属接合層７１６及び７１８を結合させた層と、ＵＶ硬化型接着層７０６のないＬＥＤ構造７２２のその他の層と、を含んでいる。
[00154] 図７Ｈでは、ＬＥＤ構造７３２のｐ側、例えば、ｐ＋＋型遷移層１２４は、ＬＥＤ構造７３２から形成されたカラーＬＥＤデバイスからの光が発せられる側である。
[00155] いくつかの実施形態では、ｐ側がＬＥＤデバイスからの光が発せられる側であるとき、インジウムスズ酸化物（ＩＴＯ：Indium tin oxide）層のような、ＬＥＤの光に対して透明な電極層をＬＥＤのｐ側の層（図７Ａ～図７Ｈに示されていない）の上部に堆積させて、光がさらに透明電極を通して伝わるようにすることができる。いくつかの実施形態では、透明電極はｐ型電極である。いくつかの実施形態では、上部電極層の材料は、グラフェン、ＩＴＯ、アルミニウムドープ酸化亜鉛（ＡＺＯ：Aluminum-Doped Zinc Oxide）、及びフッ素ドープ酸化スズ（ＦＴＯ：Fluorine doped Tin Oxide）からなる群から選択される。概して、ＩＴＯ層がＬＥＤのｎ側とのオーミック接触を形成することは困難である。ＬＥＤのｎ側に使用される電極層は、ＬＥＤから発せられる光に対して透明でない可能性のある金属でできている。図６Ａ～図６Ｄに記載されているような一度の転写と比較して、図７Ａ～図７Ｈに記載されている二度の転写は、ＬＥＤデバイスの上部での透明電極のより良好な一体化、及び容易な製作が可能になるｐ側発光ＬＥＤを形成する。
[00156] いくつかの実施形態では、ｐ側層は、ｐ型スペーサ層１１６、ｐ型クラッド層１１８、ｐ型遷移層１２０、ｐ＋型遷移層１２２、及びｐ＋＋型遷移層１２４などのｐ型層を含む。いくつかの実施形態では、ｎ側層は、ｎ型スペーサ層１１２、ｎ型クラッド層１１０、及びｎ＋型接触層１０８などのｎ型層を含む。
[00157] いくつかの実施形態では、ＬＥＤ構造７３２のｐ側層の厚さは、ＬＥＤ構造７３２のｎ側層の厚さよりも薄い。いくつかの実施形態では、ＵＶ硬化型接着層を除去した結果として、ＬＥＤ構造７３２のｐ側層の厚さは、ＬＥＤ構造７３２のｎ側層の厚さよりも薄い。いくつかの実施形態では、ＬＥＤのｐ側層の厚さが減少したことにより、電流の横方向の拡散を制限することができ、電流をＬＥＤの垂直方向に集中させることができ、発光効率を向上させることができる。
[00158] いくつかの実施形態では、ｐ型層の全厚さの、ｎ型層の全厚さに対する比率は、０．０２５対１００である。いくつかの好適な実施形態では、ｐ型層の全厚さの、ｎ型層の全厚さに対する比率は、１．５対２である。
[00159] いくつかの実施形態では、ｐ型遷移層１２０、ｐ＋型遷移層１２２、及びｐ＋＋型遷移層１２４を含むｐ型導電層の厚さの、ｎ＋型接触層１０８を含むｎ型導電層の厚さに対する比率は、０．０２５対１００である。いくつかの好適な実施形態では、ｐ型遷移層１２０、ｐ＋型遷移層１２２、及びｐ＋＋型遷移層１２４を含むｐ型導電層の厚さの、ｎ＋型接触層１０８を含むｎ型導電層の厚さに対する比率は、１．５対２である。
[00160] いくつかの実施形態では、ｐ型クラッド層１１８の厚さの、ｐ型遷移層１２０、ｐ＋型遷移層１２２、及びｐ＋＋型遷移層１２４のうちの１つ又は複数の全厚さに対する比率は、０．０２対１２０である。いくつかの好適な実施形態では、ｐ型クラッド層１１８の厚さの、ｐ型遷移層１２０、ｐ＋型遷移層１２２、及びｐ＋＋型遷移層１２４のうちの１つ又は複数の全厚さに対する比率は、１対２．５である。
[00161] 層の寸法（例えば、各層の幅、長さ、高さ、及び断面積）、電極の寸法、２つ以上のＬＥＤ構造、２つ以上の活性発光層、接合層、導電層、他の反射層のサイズ、形状、間隔、及び配置、並びに集積回路間の構成、ピクセルドライバ及び電気接続など、単色又はマルチカラーＬＥＤデバイスの様々な設計態様が、所望のＬＥＤ特性を得るために選択される（例えば、費用関数又は性能関数を使用して最適化される）。上記設計態様に基づいて変わるＬＥＤ特性には、例えば、サイズ、材料、コスト、製作効率、発光効率、消費電力、指向性、ルミナンス強度、ルミナンス束、色、スペクトル、及び空間放射パターンが含まれる。
[00162] さらなる実施形態は、様々な実施形態において組み合わせ又はそれ以外の方法で再配置される、図１～図７Ｈの実施形態を含む上記実施形態の様々なサブセットもまた含む。
[00163] 図８は、いくつかの実施形態による、マイクロＬＥＤディスプレイパネル８００の上面図である。ディスプレイパネル８００は、データインタフェース８１０と、制御モジュール８２０と、ピクセル領域８５０と、を含む。データインタフェース８１０は、表示する画像を定義するデータを受信する。このデータの出所及びフォーマットは用途に応じて変わることになる。制御モジュール８２０は、入力データを受信し、ディスプレイパネルのピクセルを駆動するのに適した形態に変換する。制御モジュール８２０は、受信したフォーマットからピクセル領域８４０に適切なフォーマットに変換するデジタル論理及び／又は状態機械、シフトレジスタ又はデータを記憶、転送する他のタイプのバッファ及びメモリ、デジタル－アナログ変換器及びレベルシフタ、並びにクロック回路を含む走査コントローラを含み得る。
[00164] ピクセル領域８５０は、ピクセルを含むメサのアレイ（図８ではＬＥＤ８３４とは別に示されていない）を含む。ピクセルは、例えば、上述したようなピクセルドライバと一体化された単色又はマルチカラーＬＥＤ８３４などのマイクロＬＥＤを含む。マイクロレンズのアレイ（図８ではＬＥＤ８３４とは別に示されていない）が、メサのアレイの上部を覆っている。この例では、ディスプレイパネル８００はカラーＲＧＢディスプレイパネルである。それは赤、緑、及び青のピクセルを含む。各ピクセル内で、ＬＥＤ８３４はピクセルドライバにより制御される。ピクセルは、先に示した実施形態によれば、供給電圧（図８に示されていない）及び接地パッド８３６を介して接地に接触するとともに、制御信号にも接触する。図８に示されていないが、ＬＥＤ８３４のｐ型電極と駆動トランジスタの出力とは電気的に接続されている。ＬＥＤ電流駆動信号接続（ＬＥＤのｐ型電極とピクセルドライバの出力との間）、接地接続（ｎ型電極とシステム接地との間）、供給電圧Ｖｄｄ接続（ピクセルドライバのソースとシステムＶｄｄとの間）、及びピクセルドライバのゲートへの制御信号接続は、様々な実施形態に従ってなされる。本明細書に開示されているマイクロレンズアレイはいずれも、マイクロＬＥＤディスプレイパネル８００とともに実装することができる。
[00165] 図８は代表的な図にすぎない。他の設計も明らかであろう。例えば、色は赤、緑、及び青である必要はない。列又は縞に配置される必要もない。一例として、図８に示されているピクセルの正方形行列の配置とは別に、ピクセルの六角形行列の配置を使用して、ディスプレイパネル８００を形成することもまた可能である。
[00166] いくつかの用途では、完全にプログラム可能なピクセルの矩形アレイは必要ない。本明細書に記載のデバイス構造を使用して、多種多様な形状及びディスプレイを有する他の設計のディスプレイパネルを形成してもまたよい。一クラスの例は、看板及び自動車を含む特殊用途である。例えば、複数のピクセルを星又は螺旋の形状に配置して、ディスプレイパネルを形成してもよいし、ＬＥＤをオンオフすることによりディスプレイパネル上に異なるパターンを生成することができる。別の特殊な例は、自動車のヘッドライト及びスマート照明であり、これらではある特定のピクセルが一緒にグループ化されて、様々な照明形状を形成し、ＬＥＤピクセルの各グループは、個々のピクセルドライバによってオンオフにするか、又はそれ以外の方法で調節することができる。
[00167] 各ピクセル内ではデバイスの横方向配置でさえも変わり得る。図１Ａでは、ＬＥＤ及びピクセルドライバは垂直に配置され、すなわち、各ＬＥＤは対応するピクセル駆動回路の上部に位置している。他の配置も可能である。例えば、ピクセルドライバはＬＥＤの「後方（behind）」、「前方（in front of）」、又は「横（beside）」に位置することも可能であろう。
[00168] 異なるタイプのディスプレイパネルを製作することができる。例えば、ディスプレイパネルの解像度は通常、８×８から３８４０×２１６０の範囲とすることができる。一般的なディスプレイ解像度には、解像度３２０×２４０及びアスペクト比４：３を有するＱＶＧＡ、解像度１０２４×７６８及びアスペクト比４：３を有するＸＧＡ、解像度１２８０×７２０及びアスペクト比１６：９を有するＤ、解像度１９２０×１０８０及びアスペクト比１６：９を有するＦＨＤ、解像度３８４０×２１６０及びアスペクト比１６：９を有するＵＨＤ、並びに解像度＄３２６ｘ２１６０を有する４Ｋが含まれる。サブミクロン以下から１０ｍｍ以上までの範囲の広く多種多様なピクセルサイズもまた存在し得る。全体的なディスプレイ領域のサイズもまた数十ミクロン以下という小さな対角線から、数百インチ以上までの範囲で、広く変わり得る。
[00169] 用途が異なれば、光学輝度及び視野角の要件もまた異なってくる。用途の例には、直視型ディスプレイ画面、家庭用／オフィス用プロジェクタ及びスマートフォン、ラップトップ、ウェアラブル電子機器、ＡＲ及びＶＲ眼鏡などのポータブル電子機器、並びに網膜投影のライトエンジンが含まれる。消費電力は、網膜プロジェクタの数ミリワットというわずかな量から、大型画面屋外ディスプレイ、プロジェクタ、及びスマート自動車ヘッドライトの数キロワットという大きな量まで、変わり得る。フレームレートに関しては、無機ＬＥＤの高速の応答（ナノ秒）に起因して、フレームレートはＫＨｚ、さらには低解像度でＭＨｚにまで高くなり得る。
[00170] さらなる実施形態は、様々な他の実施形態において組み合わされるか、又はそれ以外の方法で再配置された、図１～図８に示されているような実施形態を含む、上記の実施形態の様々なサブセットもまた含む。
[00171] 詳述した説明は多くの詳細を含んでいるが、これらは本発明の範囲の限定として解釈されないものとし、単に本発明の異なる例及び態様の例示として解釈されるものとする。本発明の範囲は、上記で詳述していない他の実施形態を含むことを理解されたい。例えば、上述した手法は、ＬＥＤ以外の機能デバイスの、ピクセルドライバ以外の制御回路類との統合に適用することができる。非ＬＥＤデバイスの例には、垂直キャビティ面発光レーザ（ＶＣＳＥＬ：vertical cavity surface emitting laser）、光検出器、マイクロ電子機械システム（ＭＥＭＳ：micro-electro-mechanical system）、シリコンフォトニックデバイス、パワー電子デバイス、及び分布フィードバックレーザ（ＤＦＢ：distributed feedback laser）が含まれる。例には、有機ＬＥＤ（ＯＬＥＤ）デバイスもまた含まれる。他の制御回路類の例には、電流ドライバ、電圧ドライバ、トランスインピーダンス増幅器、及び論理回路が含まれる。
[00172] 開示されている実施形態の上記説明は、当業者が本明細書に記載の実施形態及びそれらの変形を作製又は使用できるようにするために提供される。これらの実施形態への様々な修正が当業者には容易に明らかになり、本明細書に定義される一般原理は、本明細書に開示されている主題の趣旨又は範囲から逸脱せずに他の実施形態に適用し得る。このため、本開示は、本明細書に示されている実施形態に限定されるようには意図しておらず、以下の特許請求の範囲並びに本明細書に開示されている原理及び新規な特徴に矛盾しない最も広い範囲に従うように意図するものである。
[00173] 本発明の特徴は、本明細書に提示されている特徴のいずれかを実行するように処理システムをプログラムするのに使用することができる命令がそこに／その中に記憶された記憶媒体又はコンピュータ可読記憶媒体などのコンピュータプログラム製品において、コンピュータプログラム製品を使用して、又はコンピュータプログラム製品の助けを用いて実装することができる。記憶媒体は、限定ではないが、ＤＲＡＭ、ＳＲＡＭ、ＤＤＲ ＲＡＭ、又は他のランダムアクセスソリッドステートメモリデバイスなどの高速ランダムアクセスメモリを含むことができ、１つ又は複数の磁気ディスク記憶デバイス、光ディスク記憶デバイス、フラッシュメモリデバイス、又は他の不揮発性ソリッドステート記憶デバイスなどの不揮発性メモリを含み得る。メモリは、任意に、ＣＰＵから遠隔して位置する１つ又は複数の記憶デバイスを含む。メモリ又は代替的にはメモリ内の不揮発性メモリデバイスは、非一時的コンピュータ可読記憶媒体を含む。
[00174] 任意の機械可読媒体に記憶される場合、本発明の特徴は、処理システムのハードウェアを制御し、処理システムが本発明の結果を利用して他のメカニズムと対話できるようにするために、ソフトウェア及び／又はファームウェアに組み込むことができる。このようなソフトウェア又はファームウェアは、限定ではないが、アプリケーションコード、デバイスドライバ、オペレーティングシステム、及び実行環境／コンテナを含むことができる。
[00175] 用語「第１の（first）」、「第２の（second）」等々が、様々な要素を説明するために本明細書で使用されている場合があるが、これらの要素は、これらの用語によって限定されないものとすることが理解されよう。これらの用語は、ある要素を別の要素から区別するためだけに使用される。
[00176] 本明細書で使用されている専門用語は、特定の実施形態を説明することのみを目的とし、特許請求の範囲を限定するように意図されるものではない。実施形態の説明及び添付の特許請求の範囲で使用されるとき、単数形「１つの（a）」、「１つの（an）」、及び「その（the）」は、文脈により明らかにそうではないことが示されない限り、複数形も同様に含むように意図される。用語「及び／又は（and/or）」が本明細書で使用されるとき、関連する列記された項目の１つ又は複数のありとあらゆる可能な組み合わせを指し、包含することもまた理解されよう。用語「含む（comprises）」及び／又は「含んでいる（comprising）」が本明細書で使用されるとき、述べられた特徴、完全体、ステップ、動作、要素、及び／又は構成要素の存在を特定するが、１つ又は複数の他の特徴、完全体、ステップ、動作、要素、構成要素、及び／又はそれらの群の存在又は追加を除外しないことがさらに理解されよう。
[00177] 本明細書で使用されるとき、用語「場合（if）」は、文脈に応じて、述べられた前提条件が真である「とき（when）」又は真である「と（upon）」又は真である「という判断に応答して（in response to determining）」又は真である「という判断に従って（in accordance with a determination）」又は真である「ことの検出に応答して（in response to detecting）」を意味するものと解釈し得る。同様に、句「［述べられた前提条件が真であると］判断される場合（if it is determined）」又は「［述べられた前提条件が真である］場合（if）」又は「［述べられた前提条件が真である］とき（when）」は、文脈に応じて、述べられた前提条件が真である「と判断されると（upon determining）」又は真である「という判断に応答して（in response to determining）」又は真である「という判断に従って（in accordance with a determination）」又は真である「と検出されると（upon detecting）」又は真である「という検出に応答して（in response to detecting）」を意味するものと解釈し得る。
[00178] 説明を目的とした上記記載を、特定の実施形態を参照しながら記載してきた。しかしながら、上記の例示的な論考は、網羅的であるように、又は開示されている厳密な形態に特許請求の範囲を限定するように意図するものではない。上記教示に鑑みて多くの修正及び変形が可能である。実施形態は、動作の原理及び実用的な用途を最良に説明し、これにより当業者が使用できるようにするために選ばれ、記載されたものである。

Claims (48)

  1. 半導体基板と、
    前記半導体基板の表面上の電気接触層と、
    前記半導体基板上の第１のタイプの導電層と、
    前記第１のタイプの導電層上の活性発光層と、
    前記活性発光層上の第２のタイプの導電層と、
    を含み、
    前記第２のタイプの導電層の厚さが、前記第１のタイプの導電層の厚さよりも薄く、前記第２のタイプの導電層の表面が、有機材料層が除去された後に得られる、マイクロ発光ダイオード（ＬＥＤ）チップ構造。
  2. 半導体基板と、
    前記半導体基板の表面上の電気接触層と、
    前記半導体基板上の第１のタイプの導電層と、
    前記第１のタイプの導電層上の活性発光層と、
    前記活性発光層上の第２のタイプの導電層と、
    を含み、
    前記第２のタイプの導電層の表面が、有機材料層が除去された後に得られる、マイクロ発光ダイオード（ＬＥＤ）チップ構造。
  3. 前記活性発光層と前記第２のタイプの導電層との間に第２のタイプのスペーサ層をさらに含み、前記第２のタイプのスペーサ層が、前記活性発光層及び前記第１のタイプの導電層とのＰＮ接合構造を形成するために使用され、前記第２のタイプの導電層が、第２のタイプの導電性遷移層のうちの１つ又は複数を含む、請求項１又は請求項２に記載のマイクロＬＥＤチップ構造。
  4. 前記第１のタイプの導電層がＮ型層であり、前記第２のタイプの導電層がＰ型層である、請求項１又は請求項２に記載のマイクロＬＥＤチップ構造。
  5. 前記半導体基板が集積回路（ＩＣ）基板である、請求項１又は請求項２に記載のマイクロＬＥＤチップ構造。
  6. 前記電気接触層が金属接合層であり、前記半導体基板及び前記第１のタイプの導電層が、接合プロセスを通して一緒に接合される、請求項１又は請求項２に記載のマイクロＬＥＤチップ構造。
  7. 前記第２のタイプの導電層がＰ型ＧａＰ層であり、前記第１のタイプの導電層がＮ型ＧａＡｓ層である、請求項１又は請求項２に記載のマイクロＬＥＤチップ構造。
  8. 前記第１のタイプの導電層と前記活性発光層との間に、第１のタイプのクラッド層をさらに含む、請求項１又は請求項２に記載のマイクロＬＥＤチップ構造。
  9. 前記第１のタイプのクラッド層内に酸化物層をさらに含む、請求項８に記載のマイクロＬＥＤチップ構造。
  10. 前記第１のタイプの導電層と前記第１のタイプのクラッド層との間に酸化物層をさらに含む、請求項８に記載のマイクロＬＥＤチップ構造。
  11. 前記第２のタイプの導電層と前記活性発光層との間に、第２のタイプのクラッド層をさらに含む、請求項１又は請求項２に記載のマイクロＬＥＤチップ構造。
  12. 前記第２のタイプのクラッド層内に酸化物層をさらに含む、請求項１１に記載のマイクロＬＥＤチップ構造。
  13. 前記第２のタイプの導電層と前記第２のタイプのクラッド層との間に酸化物層をさらに含む、請求項１１に記載のマイクロＬＥＤチップ構造。
  14. 前記酸化物層の材料がＡｌｘＯＧａ１－ｘＡｓであり、ｘが０．９以上且つ１未満である、請求項９、１０、１２、又は１３のいずれか一項に記載のマイクロＬＥＤチップ構造。
  15. 前記第１のタイプのクラッド層の材料がＡｌＩｎＰである、請求項８に記載のマイクロＬＥＤチップ。
  16. 前記第２のタイプのクラッド層が、ＡｌＩｎＰ、ＡｌｘＧａ１－ｘＩｎＰ（ｘは０よりも大きく、且つ１未満である）、及びＧａＩｎＰの１つ又は複数の層を含む、請求項１１に記載のマイクロＬＥＤチップ。
  17. 前記有機材料層が紫外線（ＵＶ）硬化型接合層である、請求項１又は請求項２に記載のマイクロＬＥＤチップ。
  18. 前記第２のタイプの導電層の厚さの、前記第１のタイプの導電層の厚さに対する比率が、０．０２５対１００である、請求項１又は請求項２に記載のマイクロＬＥＤチップ構造。
  19. 前記第２のタイプの導電層の厚さの、前記第１のタイプの導電層の厚さに対する比率が、１．５対２である、請求項１又は請求項２に記載のマイクロＬＥＤチップ構造。
  20. 前記第２のタイプの導電層と前記活性発光層との間に第２のタイプのクラッド層をさらに含み、前記第２のタイプの導電層が第２のタイプの導電性遷移層を含む、請求項１又は請求項２に記載のマイクロＬＥＤチップ構造。
  21. 前記第２のタイプのクラッド層の厚さの、前記第２のタイプの導電性遷移層の厚さに対する比率が、０．０２対１２０である、請求項２０に記載のマイクロＬＥＤチップ構造。
  22. 前記第２のタイプのクラッド層の厚さの、前記第２のタイプの導電性遷移層の厚さに対する比率が、１対２．５である、請求項２０に記載のマイクロＬＥＤチップ構造。
  23. 前記第２のタイプの導電層が、前記半導体基板から前記第１のタイプの導電層への方向に、順番に、下側の第２のタイプの導電性遷移層、中間の第２のタイプの導電性遷移層、及び上側の第２のタイプの導電性遷移層を含む、請求項１又は請求項２に記載のマイクロＬＥＤチップ構造。
  24. 前記下側の第２のタイプの導電性遷移層の導電性が、前記中間の第２のタイプの導電性遷移層の導電性よりも小さく、前記中間の第２のタイプの導電性遷移層の前記導電性が、前記上側の第２のタイプの導電性遷移層よりも小さい、請求項２３に記載のマイクロＬＥＤチップ構造。
  25. 前記第２のタイプのクラッド層が、ＡｌＩｎＰ、及びＡｌｘＧａ１－ｘＩｎＰ（ｘは０以上であり、且つ１以下である）の１つ又は複数の層を含む、請求項１１に記載のマイクロＬＥＤチップ。
  26. 半導体基板と、
    前記半導体基板上の第１の導電タイプの導電層と、
    前記第１の導電タイプの前記導電層上の前記第１の導電タイプのクラッド層と、
    前記第１の導電タイプの前記クラッド層内の第１の酸化物層と、
    前記第１の導電タイプの前記クラッド層上の活性発光層と、
    前記活性発光層上の第２の導電タイプのクラッド層と、
    前記第２の導電タイプの前記クラッド層上の前記第２の導電タイプの導電層と、
    を含む、マイクロ発光ダイオード（ＬＥＤ）のためのエピタキシャル構造。
  27. 前記第２の導電タイプの前記クラッド層内に第２の酸化物層をさらに含む、請求項２６に記載のマイクロＬＥＤのためのエピタキシャル構造。
  28. 前記第２の導電タイプの前記クラッド層と前記第２の導電タイプの前記導電層との間に、第２の酸化物層をさらに含む、請求項２６に記載のマイクロＬＥＤのためのエピタキシャル構造。
  29. 半導体基板と、
    前記半導体基板上の第１の導電タイプの導電層と、
    前記第１の導電タイプの前記導電層上の前記第１の導電タイプのクラッド層と、
    前記第１の導電タイプの前記導電層と、前記第１の導電タイプの前記クラッド層との間の第１の酸化物層と、
    前記第１の導電タイプの前記クラッド層上の活性発光層と、
    前記活性発光層上の第２の導電タイプのクラッド層と、
    前記第２の導電タイプの前記クラッド層上の前記第２の導電タイプの導電層と、
    を含む、マイクロ発光ダイオード（ＬＥＤ）のためのエピタキシャル構造。
  30. 前記第２の導電タイプの前記クラッド層と前記第２の導電タイプの前記導電層との間に、第２の酸化物層をさらに含む、請求項２９に記載のマイクロＬＥＤのためのエピタキシャル構造。
  31. 前記第２の導電タイプの前記クラッド層内に第２の酸化物層をさらに含む、請求項２９に記載のマイクロＬＥＤのためのエピタキシャル構造。
  32. 半導体基板と、
    前記半導体基板上の第１の導電タイプの導電層と、
    前記第１の導電タイプの前記導電層上の前記第１の導電タイプのクラッド層と、
    前記第１の導電タイプの前記クラッド層上の活性発光層と、
    前記活性発光層上の第２の導電タイプのクラッド層と、
    前記第２の導電タイプの前記クラッド層内の第１の酸化物層と、
    前記第２の導電タイプの前記クラッド層上の前記第２の導電タイプの導電層と、
    を含む、マイクロ発光ダイオード（ＬＥＤ）のためのエピタキシャル構造。
  33. 前記第１の導電タイプの前記クラッド層内に第２の酸化物層をさらに含む、請求項３２に記載のマイクロＬＥＤのためのエピタキシャル構造。
  34. 前記第１の導電タイプの前記クラッド層と前記第１の導電タイプの前記導電層との間に、第２の酸化物層をさらに含む、請求項３２に記載のマイクロＬＥＤのためのエピタキシャル構造。
  35. 半導体基板と、
    前記半導体基板上の第１の導電タイプの導電層と、
    前記第１の導電タイプの前記導電層上の前記第１の導電タイプのクラッド層と、
    前記第１の導電タイプの前記クラッド層上の活性発光層と、
    前記活性発光層上の第２の導電タイプのクラッド層と、
    前記第２の導電タイプの前記クラッド層上の前記第２の導電タイプの導電層と、
    前記第２の導電タイプの前記クラッド層と前記第２の導電タイプの前記導電層との間の第１の酸化物層と、
    を含む、マイクロ発光ダイオード（ＬＥＤ）のためのエピタキシャル構造。
  36. 前記第１の導電タイプの前記クラッド層と前記第１の導電タイプの前記導電層との間に、第２の酸化物層をさらに含む、請求項３５に記載のマイクロＬＥＤのためのエピタキシャル構造。
  37. 前記第１の導電タイプの前記クラッド層内に第２の酸化物層をさらに含む、請求項３５に記載のマイクロＬＥＤのためのエピタキシャル構造。
  38. 前記第１の酸化物層が、酸化物層前駆体ＡｌｘＧａ１－ｘＡｓから酸化環として形成され、ｘが０．９以上であり、且つ１未満である、請求項２６、２９、３２、又は３５のいずれか一項に記載のマイクロＬＥＤのためのエピタキシャル構造。
  39. 前記第１の導電タイプの前記クラッド層が１つ又は複数の層を含む、請求項２６、２９、３２、又は３５のいずれか一項に記載のマイクロＬＥＤのためのエピタキシャル構造。
  40. 前記第２の導電タイプの前記クラッド層が１つ又は複数の層を含む、請求項２６、２９、３２、又は３５のいずれか一項に記載のマイクロＬＥＤのためのエピタキシャル構造。
  41. 前記半導体基板と前記第１の導電タイプの前記導電層との間に、前記半導体基板から前記第１の導電タイプの前記導電層への方向に、順番に、前記第１の導電タイプのバッファ層、及び前記第１の導電タイプのエッチング停止層をさらに含む、請求項２６、２９、３２、又は３５のいずれか一項に記載のマイクロＬＥＤのためのエピタキシャル構造。
  42. 前記活性発光層の下部に位置する前記第１の導電タイプのスペーサ層と、前記活性発光層の上部に位置する前記第２の導電タイプのスペーサ層と、をさらに含む、請求項２６、２９、３２、又は３５のいずれか一項に記載のマイクロＬＥＤのためのエピタキシャル構造。
  43. 前記第２の導電タイプの前記導電層が１つ又は複数の導電性遷移層を含む、請求項２６、２９、３２、又は３５のいずれか一項に記載のマイクロＬＥＤのエピタキシャル構造。
  44. 前記第２の導電タイプの前記導電層が、前記半導体基板から前記第１の導電タイプの前記導電層への方向に、順番に、前記第２の導電タイプの下側導電性遷移層、前記第２の導電タイプの中間導電性遷移層、及び前記第２の導電タイプの上側導電性遷移層を含む、請求項２６、２９、３２、又は３５のいずれか一項に記載のマイクロＬＥＤのためのエピタキシャル構造。
  45. 前記第２の導電タイプの前記下側導電性遷移層の導電性が、前記第２の導電タイプの前記中間導電性遷移層の導電性よりも小さく、前記第２の導電タイプの前記中間導電性遷移層の前記導電性が、前記第２の導電タイプの前記上側導電性遷移層よりも小さい、請求項４４に記載のマイクロＬＥＤのエピタキシャル構造。
  46. 前記第１の酸化物層の材料がＡｌｘＯＧａ１－ｘＡｓであり、ｘが０．９以上であり且つ１未満である、請求項２６、２９、３２、又は３５のいずれか一項に記載のマイクロＬＥＤのためのエピタキシャル構造。
  47. 前記第１の導電タイプの前記クラッド層の材料がＡｌＩｎＰである、請求項２６、２９、３２、又は３５のいずれか一項に記載のマイクロＬＥＤのためのエピタキシャル構造。
  48. 前記第２の導電タイプの前記クラッド層の材料が、ＡｌＩｎＰ、及びＡｌｘＧａ１－ｘＩｎＰ（ｘは０以上であり、且つ１以下である）の１つ又は複数の層を含む、請求項２６、２９、３２、又は３５のいずれか一項に記載のマイクロＬＥＤのためのエピタキシャル構造。
JP2023535677A 2021-01-08 2021-01-08 電流密度を増大させるｌｅｄ構造のためのシステム及び方法 Pending JP2024501927A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/070780 WO2022147742A1 (en) 2021-01-08 2021-01-08 Systems and methods for led structures that increase current flow density

Publications (1)

Publication Number Publication Date
JP2024501927A true JP2024501927A (ja) 2024-01-17

Family

ID=82357581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023535677A Pending JP2024501927A (ja) 2021-01-08 2021-01-08 電流密度を増大させるｌｅｄ構造のためのシステム及び方法

Country Status (9)

Country Link
US (1) US20240072202A1 (ja)
EP (1) EP4275232A1 (ja)
JP (1) JP2024501927A (ja)
KR (1) KR20230129427A (ja)
CN (1) CN116783720A (ja)
AU (1) AU2021417264A1 (ja)
DE (1) DE21916799T1 (ja)
TW (1) TW202243235A (ja)
WO (1) WO2022147742A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9865772B2 (en) * 2015-01-06 2018-01-09 Apple Inc. LED structures for reduced non-radiative sidewall recombination
CN109037250B (zh) * 2017-06-12 2021-11-05 上海耕岩智能科技有限公司 一种影像侦测显示装置、器件及其制备方法
JP2020527857A (ja) * 2017-07-14 2020-09-10 キング・アブドゥッラー・ユニバーシティ・オブ・サイエンス・アンド・テクノロジー 酸化物クラッド層を有する窒化物ベースの電子デバイス及び製造方法
CN107394015A (zh) * 2017-07-15 2017-11-24 太原理工大学 一种基于3D打印的AlGaInP反极性发光二极管制备方法
US11195975B2 (en) * 2018-06-12 2021-12-07 Ostendo Technologies, Inc. Device and method for III-V light emitting micropixel array device having hydrogen diffusion barrier layer
CN111261658B (zh) * 2020-02-10 2023-02-28 Tcl华星光电技术有限公司 微型发光二极管显示面板及微型发光二极管的转印方法

Also Published As

Publication number Publication date
EP4275232A1 (en) 2023-11-15
WO2022147742A1 (en) 2022-07-14
DE21916799T1 (de) 2024-03-14
KR20230129427A (ko) 2023-09-08
TW202243235A (zh) 2022-11-01
CN116783720A (zh) 2023-09-19
US20240072202A1 (en) 2024-02-29
AU2021417264A2 (en) 2023-08-17
AU2021417264A1 (en) 2023-07-20

Similar Documents

Publication Publication Date Title
TWI685095B (zh) 以對準接合及基板移除來製造半導體裝置
TWI702585B (zh) 具有積體薄膜電晶體電路之半導體裝置
US11380738B2 (en) LED-OLED hybrid self-emissive display
US11538850B2 (en) Systems and methods for coaxial multi-color LED
TW201828517A (zh) 使用黏著劑之微結構的質量轉遞
US20210305220A1 (en) Systems And Methods For Multi-Color LED With Stacked Bonding Structures
US11908988B2 (en) Micro light emitting diode with high light extraction efficiency
TW202226633A (zh) 用於同軸多色led之系統和方法
WO2022147742A1 (en) Systems and methods for led structures that increase current flow density

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240301