JP2024097628A - 誤り率測定装置及び誤り率測定方法 - Google Patents

Abstract

【課題】ハイスピードシリアルバス規格で開発された被測定物のデバッグを効率的に行うことができる。【解決手段】被測定物ＷからのＰＡＭ４信号をハイスピードシリアルバス規格で定義されるＦｌｉｔ長で区切り、区切った領域のＦＥＣシンボルとして定義されない領域をマスクしたときの１Ｆｌｉｔ内のＦＥＣシンボルエラーやＥＣＣ Ｇｒｏｕｐ毎のＦＥＣシンボルエラーをエラーカウント手段７ｃにてカウントする。表示制御手段７ｄによりエラーカウント手段７ｃによるカウント結果を表示画面に一覧表示する。【選択図】図１

Description

本発明は、被測定物を信号パターン折り返しのステートに遷移させた状態で既知パターン（ＰＡＭ４信号）をテスト信号として被測定物に送信し、このテスト信号の送信に伴って被測定物から折り返して受信する入力データのビット誤り率を測定するにあたって、特に、被測定物のＦＥＣ（Forward Error Correction：前方誤り訂正）動作が可能か否かを測定する誤り率測定装置及び誤り率測定方法に関する。

誤り率測定装置は、固定データを含む既知パターンのテスト信号を被測定物に送信し、このテスト信号の送信に伴って被測定物から折り返して受信した被測定信号と基準となる参照信号とをビット単位で比較してビット誤り率（ＢＥＲ：Bit Error Rate）を測定する装置として従来から知られている。

また、下記特許文献１に開示されるように、ＩＥＥＥ ８０２．３規格に準拠したＲＳ－ＦＥＣ測定機能を有する誤り率測定装置が知られている。この誤り率測定装置では、コードワード長で区切った領域のコードワード長ごとのＦＥＣシンボルエラー数を集計し、各々のエラーカウント数及びエラーレートを取得して表示していた。

特開２０２１－１３６６５１号公報

上記特許文献１の誤り率測定装置では、コードワード当たりのシンボルエラー数ごとにコードワード数をカウントし、複数のシンボルエラーが訂正されたコードワードの有無の表示を行っている。

しかしながら、上記特許文献１の誤り率測定装置では、ハイスピードシリアルバス規格として例えば、ＰＣＩ Ｅｘｐｒｅｓｓ６規格で定義されるＦｌｉｔ長で区切った領域の１Ｆｌｉｔ内のＦＥＣシンボルエラー数やＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラー数を確認することができなかった。このため、例えば、ＰＣＩ Ｅｘｐｒｅｓｓ６規格で開発された被測定物のデバッグを進めることが困難となる問題があった。

そこで、本発明は上記問題点に鑑みてなされたものであって、ハイスピードシリアルバス規格で開発された被測定物のデバッグを効率的に行うことができる誤り率測定装置及び誤り率測定方法を提供することを目的としている。

上記目的を達成するため、本発明の請求項１に記載された誤り率測定装置は、被測定物ＷのＦＥＣ（Forward Error Correction）動作が可能か否かを測定する誤り率測定装置１であって、
前記被測定物からのＰＡＭ４信号をハイスピードシリアルバス規格で定義されるＦｌｉｔ長で区切り、区切った領域のＦＥＣシンボルとして定義されない領域をマスクしたときの１Ｆｌｉｔ内のＦＥＣシンボルエラーおよび／またはＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラーをカウントするエラーカウント手段７ｃと、
前記エラーカウント手段によるカウント結果を表示画面に一覧表示する表示制御手段７ｄと、を備えたことを特徴とする。

本発明の請求項２に記載された誤り率測定装置は、請求項１の誤り率測定装置において、
前記エラーカウント手段にてカウントされた前記１Ｆｌｉｔ内のＦＥＣシンボルエラー数の発生頻度またはＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラー数の発生頻度を表示することを特徴とする。

本発明の請求項３に記載された誤り率測定方法は、被測定物ＷのＦＥＣ（Forward Error Correction）動作が可能か否かを測定する誤り率測定方法であって、
前記被測定物からのＰＡＭ４信号をハイスピードシリアルバス規格で定義されるＦｌｉｔ長で区切り、区切った領域のＦＥＣシンボルとして定義されない領域をマスクしたときの１Ｆｌｉｔ内のＦＥＣシンボルエラーおよび／またはＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラーをエラーカウント手段７ｃにてカウントするステップと、
前記エラーカウント手段によるカウント結果を表示画面に一覧表示するステップと、を含むことを特徴とする。

本発明の請求項４に記載された誤り率測定方法は、請求項３の誤り率測定方法において、
前記エラーカウント手段にてカウントされた前記１Ｆｌｉｔ内のＦＥＣシンボルエラー数の発生頻度またはＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラー数の発生頻度を表示するステップを含むことを特徴とする。

本発明によれば、ハイスピードシリアルバス規格で定義されるＦｌｉｔ長で区切った領域の１Ｆｌｉｔ内のＦＥＣシンボルエラー数やＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラー数を確認することができ、ハイスピードシリアルバス規格で開発された被測定物のデバッグを効率的に行うことができる。

本発明に係る誤り率測定装置の概略構成を示すブロック図である。 ＰＣＩ Ｅｘｐｒｅｓｓ６規格で定義されるＦｌｉｔの説明図である。 ＦｌｉｔのＥＣＣ Ｇｒｏｕｐごとのエラー数、Ｆｌｉｔ内のＦＥＣシンボルエラー数ごとのＦｌｉｔ数の一例を示す図である。 本発明に係る誤り率測定装置におけるＰＣＩ Ｅｘｐｒｅｓｓ６規格のＦＥＣ測定画面の一例を示す図である。 本発明に係る誤り率測定装置におけるエラーカウント結果の一覧表示画面の一例を示す図である。 本発明に係る誤り率測定装置において、１Ｆｌｉｔ内でＦＥＣシンボルエラーが発生したＦｌｉｔ数をＦＥＣシンボルエラー数別に集計して棒グラフで表示したときのＦＥＣ測定画面の一例を示す図である。 本発明に係る誤り率測定装置において、１Ｆｌｉｔ内に発生したＦＥＣシンボルエラーをＥＣＣ Ｇｒｏｕｐごとのエラー数にカウントし直して棒グラフで表示したときのＦＥＣ測定画面の一例を示す図である。 本発明に係る誤り率測定装置の処理動作のフローチャートである。

以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。

本発明に係る誤り率測定装置は、被測定物を信号パターン折り返しのステートに遷移させた状態で既知パターンのテスト信号を被測定物に送信し、このテスト信号の送信に伴って被測定物から折り返される受信信号の誤り率を測定するものである。

図１に示すように、本実施の形態の誤り率測定装置１は、パターン発生器２、誤り検出器３、操作部４、記憶部５、表示部６、制御部７を備えて概略構成され、被測定物ＷのＦＥＣ（Forward Error Correction）動作が可能か否かを測定するにあたって、ＰＡＭ４信号のシンボル測定結果とビット測定結果に加え、ハイスピードシリアルバス規格としてＰＣＩ Ｅｘｐｒｅｓｓ６（以下、ＰＣＩｅ Ｇｅｎ６規格と言う）で定義されるＦｌｉｔ長で区切った領域の１Ｆｌｉｔ内のＦＥＣシンボルエラー数および／またはＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラー数を集計した一覧表示やこれらの発生頻度の棒グラフ（または円グラフ）表示を行う機能を有する。

なお、Ｆｌｉｔの概念はＰＣＩｅ Ｇｅｎ６から定義されたが、同様のＦｌｉｔの概念を用いた今後のＰＣＩ Ｅｘｐｒｅｓｓ規格にも本発明の適用は可能である。また、本実施の形態では、ＰＣＩｅ Ｇｅｎ６を例示して説明するが、例えばＵＳＢ等の他のハイスピードシリアルバス規格において、Ｆｌｉｔ長で区切った領域の１Ｆｌｉｔ内のＦＥＣシンボルエラー数やＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラー数を確認する場合にも本発明の適用は可能である。

まず、本実施の形態の誤り率測定装置１が取り扱うＰＣＩｅ Ｇｅｎ６規格で定義されるＦｌｉｔについて説明する。Ｆｌｉｔは、ＰＣＩｅ Ｇｅｎ６規格において、ＬＴＳＳＭ（Link Training and Status State Machine：リンク状態管理機構）のステートがＬ０のとき送信されるデータフォーマットであり、ＦＥＣによるエラー訂正機能を有している。

１Ｆｌｉｔは、図２に示すように、３つのＥＣＣ Ｇｒｏｕｐ（ＥＣＣ Ｇｒｏｕｐ０、ＥＣＣ Ｇｒｏｕｐ１、ＥＣＣ Ｇｒｏｕｐ２）でインターリーブされる。１つのＥＣＣ Ｇｒｏｕｐは、１ＦＥＣ Ｓｙｍｂｏｌ（４ＰＡＭ４ Ｓｙｍｂｏｌ＝８ｂｉｔ）で区切られる。

そして、ＦｌｉｔがＵｎｃｏｒｒｅｃｔａｂｌｅになる条件を要約すると、１Ｆｌｉｔ内において同じＥＣＣ Ｇｒｏｕｐに２回ＦＥＣ Ｓｙｍｂｏｌ Ｅｒｒｏｒが入った場合にＵｎｃｏｒｒｅｃｔａｂｌｅとなる。

さらに図３を用いて説明する。図３はＦｌｉｔのＥＣＣ Ｇｒｏｕｐごとのエラー数、Ｕｎｃｏｒｒｅｃｔａｂｌｅ数（２以上）、Ｆｌｉｔ内のＦＥＣシンボルエラー数（０～７、８以上）ごとのＦｌｉｔ数の一例を示している。なお、図３において、右下がりの斜線で示す部分はＵｎｃｏｒｒｅｃｔａｂｌｅになる部分を示し、右上がりの斜線で示す部分はＵｎｃｏｒｒｅｃｔａｂｌｅになる場合とＵｎｃｏｒｒｅｃｔａｂｌｅにならない場合がある部分を示している。

例えばＦＥＣ Ｓｙｍｂｏｌ Ｅｒｒｏｒ Ｔｈｒｅｓｈｏｌｄ ｉｎ Ｏｎｅ ＥＣＣ Ｇｒｏｕｐ（後述する閾値ｎ）≧２の場合を例にとって図３を参照しながら説明する。図３の点線で囲まれるＡ（Ｆｌｉｔ数：３）では、Ｆｌｉｔ内のＦＥＣシンボルエラーが２個発生しているが、別々のＥＣＣ Ｇｒｏｕｐ（この場合、ＥＣＣ Ｇｒｏｕｐ０とＥＣＣ Ｇｒｏｕｐ１）のエラー数が１個ずつなので、Ｕｎｃｏｒｒｅｃｔａｂｌｅにならない。

これに対し、図３の点線で囲まれるＢ（Ｆｌｉｔ数：５）では、Ｆｌｉｔ内のＦＥＣシンボルエラーが４個発生しているだけでなく、ＥＣＣ Ｇｒｏｕｐごとのエラー数で見ても、何れかのＥＣＣ Ｇｒｏｕｐ（この場合、ＥＣＣ Ｇｒｏｕｐ０）のエラー数が２個なので、Ｕｎｃｏｒｒｅｃｔａｂｌｅになる。

また、図３の点線で囲まれるＣ（Ｆｌｉｔ数：９）では、Ｆｌｉｔ内のＦＥＣシンボルエラーが２個発生し、同じＥＣＣ Ｇｒｏｕｐ（この場合、ＥＣＣ Ｇｒｏｕｐ０）のエラー数が２個なので、Ｕｎｃｏｒｒｅｃｔａｂｌｅになる。

そして、本実施の形態では、後述するＦｌｉｔエラーを判別するための閾値として、１Ｆｌｉｔ内の１つのＥＣＣ Ｇｒｏｕｐで発生したＦＥＣシンボルエラー数の閾値：ｎを操作部４にて設定し、閾値ｎを超えたエラーをカウントしている。具体的には、図４の設定項目の「ＦＥＣ Ｓｙｍｂｏｌ Ｅｒｒｏｒ Ｔｈｒｅｓｈｏｌｄ ｉｎ Ｏｎｅ ＥＣＣ Ｇｒｏｕｐ」（後述する閾値ｎ）を超えたものはＵｎｃｏｒｒｅｃｔａｂｌｅ．Ｆｌｉｔとしてカウントを行い、ｎ以下のエラーは１Ｆｌｉｔ内のＦＥＣシンボルエラー数とＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラー数としてそれぞれカウントする。

例えばｎ≧２の場合、ｎ＝０、１は１Ｆｌｉｔ内のＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラー数をそれぞれカウントし、ｎ＝２以上はＵｎｃｏｒｒｅｃｔａｂｌｅ．Ｆｌｉｔとしてカウントする。

なお、後述するが、図４の設定項目において、「Ｃｏｎｓｅｃｕｔｉｖｅ ＦＥＣ Ｅｒｒｏｒ Ｔｈｒｅｓｈｏｌｄ」は、連続して発生したＦＥＣシンボルエラー数の閾値：ｍであり、「Ｃｏｎｓｅｃｕｔｉｖｅ Ｅｒｒｏｒｅｄ Ｆｌｉｔ Ｔｈｒｅｓｈｏｌｄ」は、連続して発生したＦｌｉｔエラー数の閾値ｋである。

次に、誤り率測定装置１の各部の構成について説明する。パターン発生器２は、操作部４の設定に基づき、ＰＲＢＳ、ＰＣＩｅ Ｇｅｎ６規格で定義されるＦｌｉｔ、ＭＣＰ（Modified Compliance Pattern ）、ＣＰ（Compliance Pattern）の何れかのビット列データに基づくＰＡＭ４信号を発生する。このパターン発生器２で発生したＰＡＭ４信号は、既知パターンのテスト信号として被測定物Ｗに送信される。

誤り検出器３は、パターン発生器２が発生するテスト信号（ＰＲＢＳ、Ｆｌｉｔ、ＭＣＰ、ＣＰの何れかのパターンに基づくＰＡＭ４信号）の送信に伴って被測定物Ｗから折り返されるＰＡＭ４信号を受信して誤り検出を行うもので、信号受信部３ａ、エラー検出部３ｂを備える。

信号受信部３ａは、データ分割手段３ａａを含み、リンクトレーニングにより被測定物Ｗが信号折り返しのステートに遷移した状態でパターン発生器２から被測定物Ｗにテスト信号（ＰＡＭ４信号）が送信されたときに、被測定物Ｗから折り返されるＰＡＭ４信号を受信する。

データ分割手段３ａａは、被測定物Ｗから受信したＰＡＭ４信号を必要に応じて最上位ビット列信号（以下、ＭＳＢデータと言う）と最下位ビット列信号（以下、ＬＳＢデータと言う）に分割する。

エラー検出部３ｂは、記憶部５に保存した被測定物ＷからのＰＡＭ４信号のＳＫＰ，ＥＩＥＯＳに相当する部分（ＦＥＣ Ｓｙｍｂｏｌとして定義されないＦｌｉｔ外領域）をマスクパターンでマスクし、マスクしたＰＡＭ４信号と後述するリファレンスパターンとを比較して各種エラー（ビットエラー、ＰＡＭ４シンボルエラー、ＦＥＣシンボルエラー、１Ｆｌｉｔ内のＦＥＣシンボルエラー、ＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラー）の検出を行う。

操作部４は、設定手段としても機能するものであり、図１の誤り率測定装置１の本体に備える例えば操作ノブ、各種キー、スイッチ、ボタンや表示部６の表示画面上のソフトキーなどのユーザインタフェースで構成される。

操作部４は、パターン発生器２や誤り検出器３に関する各種設定や指示を行うもので、例えば被測定物Ｗに送信するＰＡＭ４信号を発生するための条件設定、被測定物Ｗから折り返されるＰＡＭ４信号に基づいて各種エラー（ビットエラー、ＰＡＭ４シンボルエラー、ＦＥＣシンボルエラー、１Ｆｌｉｔ内のＦＥＣシンボルエラー、１Ｆｌｉｔ内のＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラー）を検出するための条件設定、ボーレート、各種コンプライアンステストに関わる設定や指示などを行う。

例えば被測定物Ｗに送信するＰＡＭ４信号を発生するための条件設定、被測定物Ｗから折り返されるＰＡＭ４信号に基づいて各種エラーを検出するための条件設定について説明すると、被測定物ＷにＰＲＢＳのビット列データに基づくＰＡＭ４信号を送信して各種エラーを検出する場合は、ＰＲＢＳ段数、レーン数に応じたＦｌｉｔ長、ＳＫＰに相当する部分（Ｆｌｉｔ外部分）をマスクするためのマスクパターン長とマスクパターン周期、Ｆｌｉｔエラーを判別するための閾値、ＰＡＭ４ Ｇｒａｙｃｏｄｉｎｇの設定、ＰＡＭ４ Ｐｒｅｃｏｄｉｎｇの設定を行う。

また、被測定物ＷにＦｌｉｔのビット列データに基づくＰＡＭ４信号を送信して各種エラーを検出する場合は、レーン数に応じたＦｌｉｔパターン（ＥＩＥＯＳ、ＳＫＰを含む）の１周期、レーン数に応じたＦｌｉｔ長、ＥＩＥＯＳとＳＫＰに相当する部分（Ｆｌｉｔ外部分）をマスクするためのマスクパターン長とマスクパターン周期、Ｆｌｉｔエラーを判別するための閾値、ＰＡＭ４ Ｇｒａｙｃｏｄｉｎｇの設定、ＰＡＭ４ Ｐｒｅｃｏｄｉｎｇの設定、ＥＩＥＯＳの挿入周期、パターン先頭の設定を行う。

さらに、被測定物ＷにＭＣＰのビット列データに基づくＰＡＭ４信号を送信して各種エラーを検出する場合は、ＭＣＰパターン（ＥＩＥＯＳ、ＳＫＰを含む）の１周期、レーン数に応じたＦｌｉｔ長、ＥＩＥＯＳとＳＫＰに相当する部分（Ｆｌｉｔ外部分）をマスクするためのマスクパターン長とマスクパターン周期、Ｆｌｉｔエラーを判別するための閾値、ＰＡＭ４ Ｇｒａｙｃｏｄｉｎｇの設定、ＰＡＭ４ Ｐｒｅｃｏｄｉｎｇの設定、ＭＣＰパターン長、パターン先頭、ＳＲＩＳかＮｏｔ ＳＲＩＳの選択の設定を行う。

また、被測定物ＷにＣＰのビット列データに基づくＰＡＭ４信号を送信して各種エラーを検出する場合は、ＣＰパターン（ＥＩＥＯＳを含む）の１周期、レーン数に応じたＦｌｉｔ長、ＥＩＥＯＳに相当する部分（Ｆｌｉｔ外部分）をマスクするためのマスクパターン長とマスクパターン周期、Ｆｌｉｔエラーを判別するための閾値、ＰＡＭ４ Ｇｒａｙｃｏｄｉｎｇの設定、ＰＡＭ４ Ｐｒｅｃｏｄｉｎｇの設定、ＣＰパターン長、パターン先頭の設定を行う。

なお、上述したＦｌｉｔエラーを判別するための閾値は、１Ｆｌｉｔ内の１つのＥＣＣ Ｇｒｏｕｐで発生したＦＥＣシンボルエラー数の閾値：ｎ、連続して発生したＦＥＣシンボルエラー数の閾値：ｍ、連続して発生したＦｌｉｔエラー数の閾値：ｋからなる。

記憶部５は、信号受信部３ａが被測定物Ｗから受信したＰＡＭ４信号のデータ（ＭＳＢデータとＬＳＢデータを含む）を保存する。また、記憶部５には、操作部４にて設定された各種設定情報、後述するリファレンスパターン生成手段７ａにて生成されるリファレンスパターン、マスクパターン生成手段７ｂにて生成されるマスクパターンの情報、エラーカウント手段７ｃによるカウント結果なども記憶される。

表示部６は、図１の誤り率測定装置１の本体に備える例えば液晶表示器などで構成され、後述する表示制御手段７ｄの制御により、被測定物ＷのＦＥＣ動作が可能か否かの測定を含む各種コンプライアンステスト（被測定物Ｗが通信規格に適合するか否かの試験）の設定画面、キャプチャ画面、後述するＦＥＣ測定画面１１（図４、図６、図７）や一覧表示画面１５（図５）などを表示する。なお、表示部６は、表示画面上のソフトキーなどの操作部４の操作機能を兼ね備えている。

制御部７は、例えば中央処理装置（ＣＰＵ）、ＲＯＭ、ＲＡＭなどを含み、被測定物ＷのＦＥＣ動作が可能か否かの測定を含む各種コンプライアンステストを行う際に、パターン発生器２、誤り検出器３、操作部４、記憶部５、表示部６を統括制御するもので、リファレンスパターン生成手段７ａ、マスクパターン生成手段７ｂ、エラーカウント手段７ｃ、表示制御手段７ｄを備える。

リファレンスパターン生成手段７ａは、記憶部５に保存した被測定物ＷからのＰＡＭ４信号のデータを元にリファレンスパターンを生成する。

さらに説明すると、被測定物Ｗに送信するＰＡＭ４信号の元になるパターンがＰＲＢＳの場合には、操作部４にて設定されるＰＲＢＳ段数で、記憶部５に記憶されたＰＡＭ４信号のＭＳＢデータを種として、ＭＳＢのリファレンスパターンとなるＰＲＢＳを生成する。また、ＬＳＢのリファレンスパターンを生成するための種を生成する。さらに、操作部４にて設定されるＰＲＢＳ段数で、ＭＳＢのリファレンスパターンを種として、ＬＳＢのリファレンスパターンとなるＰＲＢＳを生成する。

被測定物Ｗに送信するＰＡＭ４信号の元になるパターンがＦｌｉｔの場合には、操作部４にて設定されたＦｌｉｔのパターン先頭と同じパターンを記憶部５に記憶されたＰＡＭ４信号から検索したときに発生するパターン先頭信号をトリガに、操作部４にて設定されたリファレンスとなるＦｌｉｔを生成し、生成したＦｌｉｔをＭＳＢのリファレンスパターンとＬＳＢのリファレンスパターンに分割して出力する。

被測定物Ｗに送信するＰＡＭ４信号の元になるパターンがＭＣＰの場合には、操作部４にて設定されたＭＣＰのパターン先頭と同じパターンを記憶部５に記憶されたＰＡＭ４信号から検索したときに発生するパターン先頭信号をトリガに、操作部４にて設定されたリファレンスとなるＭＣＰを生成し、生成したＭＣＰをＭＳＢのリファレンスパターンとＬＳＢのリファレンスパターンに分割して出力する。

被測定物Ｗに送信するＰＡＭ４信号の元になるパターンがＣＰの場合には、操作部４にて設定されたＣＰのパターン先頭と同じパターンを記憶部５に記憶されたＰＡＭ４信号から検索したときに発生するパターン先頭信号をトリガに、操作部４にて設定されたリファレンスとなるＣＰを生成し、生成したＣＰをＭＳＢのリファレンスパターンとＬＳＢのリファレンスパターンに分割して出力する。

マスクパターン生成手段７ｂは、操作部４にて設定されるマスクパターン長とマスクパターン周期に基づくマスクパターンを生成する。

エラーカウント手段７ｃは、エラー検出部３ｂのエラー検出結果に基づき、ビットエラー、ＰＡＭ４シンボルエラー、ＦＥＣシンボルエラー、１Ｆｌｉｔ内のＦＥＣシンボルエラー、ＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラーのそれぞれのカウントを行う。

表示制御手段７ｄは、各種コンプライアンステストに関する設定画面、記憶部５に保存された被測定物ＷからのＰＡＭ４信号のデータ（ＭＳＢデータとＬＳＢデータを含む）によるキャプチャ画面、エラーカウント手段７ｃのカウント結果に基づく各種エラー結果を含むＦＥＣ測定画面１１、各種エラー結果の一覧表示画面１５などを表示部６の表示画面上に表示制御する。

ここで、表示制御手段７ｄによって表示制御されるＦＥＣ測定画面１１と一覧表示画面１５について説明する。図４はＰＣＩｅ Ｇｅｎ６規格で定義されるＦｌｉｔ長で区切った領域の１Ｆｌｉｔ内のＦＥＣシンボルエラーやＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラーをカウントして一覧表示する場合のＰＣＩｅ６ ＦＥＣ Ｓｙｍｂｏｌショートカット選択時のＦＥＣ測定画面１１の一例を示している。

図４のＦＥＣ測定画面１１において、「ＦＥＣ Ｓｙｍｂｏｌ Ｅｒｒｏｒ Ｔｈｒｅｓｈｏｌｄ ｉｎ Ｏｎｅ ＥＣＣ Ｇｒｏｕｐ（Ｕｎｃｏｒｒｅｃｔａｂｌｅ Ｆｌｉｔ Ｔｈｒｅｓｈｏｌｄ）：ｎ」は、１Ｆｌｉｔ内の１つのＥＣＣ Ｇｒｏｕｐで発生したＦＥＣシンボルエラーの閾値である。閾値ｎは、プルダウンメニューボックス１２から等号付き不等号を選択し、数値入力ボックス１３に数値を入力して設定する。図４の例では閾値ｎ≧２に設定されている。

「Ｃｏｎｓｅｃｕｔｉｖｅ ＦＥＣ Ｓｙｍｂｏｌ Ｅｒｒｏｒ Ｔｈｒｅｓｈｏｌｄ：ｍ」は、連続して発生したＦＥＣシンボルエラーの閾値である。閾値ｍは、閾値ｎと同様に、プルダウンメニューボックス１２から等号付き不等号を選択し、数値入力ボックス１３に数値を入力して設定する。図４の例では閾値ｍ≧４に設定されている。

「Ｃｏｎｓｅｃｕｔｉｖｅ Ｅｒｒｏｒｅｄ Ｆｌｉｔ Ｔｈｒｅｓｈｏｌｄ：ｋ」は、連続してＵｎｃｏｒｒｅｃｔａｂｌｅになったＦｌｉｔエラーの閾値である。閾値ｋは、閾値ｎや閾値ｍと同様に、プルダウンメニューボックス１２から等号付き不等号を選択し、数値入力ボックス１３に数値を入力して設定する。図４の例では閾値ｋ≧１に設定されている。

上述した閾値ｎ，ｍ，ｋの設定領域の下部には、ＰＡＭ４結果を表示する際に選択するタブ「Ｒｅｓｕｌｔ ＰＡＭ４」、ＦＥＣ結果を表示する際に選択するタブ「Ｒｅｓｕｌｔ ＦＥＣ」、ＦｌｉｔまたはＥＣＣ Ｇｒｏｕｐの合計カウント数に対するＦＥＣシンボルエラーカウントのグラフを表示する際に選択するタブ「ＦＥＣ Ｅｒｒｏｒ Ｄｉｓｔｒｉｂｕｔｉｏｎ」が設けられる。

図４のＦＥＣ測定画面１１では、タブ「Ｒｅｓｕｌｔ ＦＥＣ」が選択された状態を示しており、その下部にはＰＣＩｅ６ ＦＥＣ測定によるＦｌｉｔ内結果１４が表示される。

Ｆｌｉｔ内結果１４の「Ｕｎｃｏｒｒ．Ｆｌｉｔ」の「ＥＲ」には、Ｆｌｉｔエラーカウント数／合計Ｆｌｉｔカウント数で算出したＥｒｒｏｒ Ｒａｔｅが表示される。「Ｕｎｃｏｒｒ．Ｆｌｉｔ」の「ＥＣ」には、ＵｎｃｏｒｒｅｃｔａｂｌｅとなったＦｌｉｔ（１Ｆｌｉｔ内のＦＥＣシンボルエラーが閾値ｎを超えたＦｌｉｔ数）をカウントして表示する。「Ｕｎｃｏｒｒ．Ｆｌｉｔ」の「％ＥＦＩ」には、測定時間に対するエラーフリー区間を％で表示する。例えばＥＩ／ＥＦＩ設定：１００ｍｓ、測定時間１０ｓでＥＣ＝１回された場合、９９％と表示される。「Ｕｎｃｏｒｒ．Ｆｌｉｔ」の「ＥＩ」には、１００ｍｓ区間の１ｍｓ／１０ｍｓＥＩカウントを表示する。なお、ＥＩ周期は予め設定されており、Ｕｎｃｏｒｒｅｃｔａｂｌｅ．Ｆｌｉｔが発生すると１カウントアップする。

また、Ｆｌｉｔ内結果１４の「ＦＥＣ Ｓｙｍｂｏｌ」の「ＥＲ」には、ＦＥＣ Ｓｙｍｂｏｌ Ｅｒｒｏｒ Ｃｏｕｎｔ／（Ｔｏｔａｌ Ｂｉｔ Ｃｏｕｎｔ／ＦＥＣ Ｓｙｍｂｏｌ Ｌｅｎｇｔｈ）で算出したＥｒｒｏｒ Ｒａｔｅが表示される。「ＦＥＣ Ｓｙｍｂｏｌ」の「ＥＣ」には、ＰＣＩｅ Ｇｅｎ６ １ｂ／１ｂ境界で同期を取り、Ｆｌｉｔ範囲内をＦＥＣ Ｓｙｍｂｏｌ単位で、ＦＥＣ Ｓｙｍｂｏｌ Ｅｒｒｏｒ数をカウントして表示する。「ＦＥＣ Ｓｙｍｂｏｌ」の「％ＥＦＩ」には、測定時間に対するエラーフリー区間を％表示する。「ＦＥＣ Ｓｙｍｂｏｌ」の「ＥＩ」には、１００ｍｓ区間の１ｍｓ／１０ｍｓＥＩカウントを表示する。なお、ＥＩ周期は予め設定されており、ＦＥＣ Ｓｙｍｂｏｌ Ｅｒｒｏｒが発生すると１カウントアップする。

さらに、Ｆｌｉｔ内結果１４の「Ｂｉｔ」の「ＥＲ」には、Ｆｌｉｔ内Ｂｉｔ数カウントとＢｉｔ Ｅｒｒｏｒ数によるＴｏｔａｌ Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｅが表示される。「Ｂｉｔ」の「ＥＣ」には、Ｆｌｉｔ内Ｂｉｔ数カウントによるＴｏｔａｌ Ｂｉｔ Ｅｒｒｏｒ Ｃｏｕｎｔが表示される。

次に、図５はエラーカウント結果の一覧表示画面１５の一例を示している。一覧表示画面１５には、Ｆｌｉｔ内のＵｎｃｏｒｒｅｃｔａｂｌｅ．Ｆｌｉｔ、ＦＥＣ Ｓｙｍｂｏｌ、Ｂｉｔ結果が一覧表示される。

具体的に、図５の一覧表示画面１５において、上段の表示領域１５ａの「Ｕｎｃｏｒｒ．Ｆｌｉｔ」の「ＭＳＢ＋ＬＳＢ：ＥＲ」には、Ｅｒｒｏｒｅｄ Ｆｌｉｔ Ｃｏｕｎｔ／Ｆｌｉｔ数 Ｃｏｕｎｔで算出したＵｎｃｏｒｒｅｃｔａｂｌｅ．Ｆｌｉｔ Ｅｒｒｏｒ Ｒａｔｅが表示される（Ｓｃｒａｍｂｌｅ領域のＦｌｉｔエラーカウントによるＦｌｉｔ内結果のみ）。「Ｕｎｃｏｒｒ．Ｆｌｉｔ」の「ＭＳＢ＋ＬＳＢ：ＥＣ」には、１レーンに割り当てられたＦｌｉｔ長内で、ＦＥＣ Ｓｙｍｂｏｌ Ｅｒｒｏｒ数が閾値ｎを超えたＦｌｉｔ数がカウント表示される。

また、「ＦＥＣ Ｓｙｍｂｏｌ」の「ＭＳＢ＋ＬＳＢ：ＥＲ」には、ＦＥＣ Ｓｙｍｂｏｌ Ｅｒｒｏｒ Ｃｏｕｎｔ／（Ｆｌｉｔ内Ｂｉｔ Ｃｏｕｎｔ／ＦＥＣ Ｓｙｍｂｏｌ Ｌｅｎｇｔｈ）で算出したＦＥＣ Ｓｙｍｂｏｌ Ｅｒｒｏｒ Ｒａｔｅが表示される（Ｓｃｒａｍｂｌｅ領域のＦｌｉｔエラーカウントによるＦｌｉｔ内結果のみ）。「ＦＥＣ Ｓｙｍｂｏｌ」の「ＭＳＢ＋ＬＳＢ：ＥＣ」には、ＰＣＩｅ Ｇｅｎ６ １ｂ／１ｂ境界で同期を取り、Ｆｌｉｔ範囲内をＦＥＣ Ｓｙｍｂｏｌ単位で、ＦＥＣ Ｓｙｍｂｏｌ Ｅｒｒｏｒ数がカウント表示される。

さらに、「Ｂｉｔ」には、Ｆｌｉｔ内の結果に基づき、「ＭＳＢ」のエラーレートとエラーカウント値、「ＬＳＢ」のエラーレートとエラーカウント値、「ＭＳＢ＋ＬＳＢ」のエラーレートとエラーカウント値が「Ｔｏｔａｌ」、「ＩＮＳ」、「ＯＭＩ」ごとに表示される。

図５の一覧表示画面１５において、中段の表示領域１５ｂには、Ｆｌｉｔ内において、ＦＥＣ Ｓｙｍｂｏｌ Ｅｒｒｏｒ数がＮ個（０、１、２、３、４、５、６、７、Ｏｖｅｒ８）のＦｌｉｔ数をカウントして表示する。

「ＥＣＣ Ｇｒｏｕｐ Ｃｏｕｎｔ」には、Ｆｌｉｔ内のＥＣＣ Ｇｒｏｕｐ単位でＦＥＣ Ｓｙｍｂｏｌ Ｅｒｒｏｒ分布をカウント表示する。

「ＥＣＣ Ｇｒｏｕｐ Ｒａｔｅ」には、Ｆｌｉｔ内のＥＣＣ Ｇｒｏｕｐ単位でのＦＥＣ Ｓｙｍｂｏｌ Ｅｒｒｏｒ分布からＥｒｒｏｒ Ｒａｔｅをカウント表示する。各分布のＥＲ＝各分布のＦＥＣ Ｓｙｍｂｏｌ ＥＣ／Ｆｌｉｔ数カウントとする。

「Ｆｌｉｔ Ｃｏｕｎｔ」には、Ｆｌｉｔ内のＦＥＣ Ｓｙｍｂｏｌ Ｅｒｒｏｒ分布をカウント表示する。

「Ｆｌｉｔ Ｒａｔｅ」には、Ｆｌｉｔ内のＦＥＣ Ｓｙｍｂｏｌ Ｅｒｒｏｒ分布からそれぞれＥｒｒｏｒ Ｒａｔｅをカウント表示する。各分布のＥＲ＝各分布のＦＥＣ Ｓｙｍｂｏｌ ＥＣ／Ｆｌｉｔ数カウントとする。

図５の一覧表示画面１５において、下段の表示領域１５ｃの「Ｃｏｎｓｅｃｕｔｉｖｅ Ｅｒｒｏｒ」には、Ｅｒｒｏｒｅｄ Ｆｌｉｔが閾値ｋを超えて連続発生した数のカウントをＣｏｎｓｅｃｕｔｉｖｅ Ｆｌｉｔ Ｅｒｒｏｒ Ｃｏｕｎｔとして、「Ｆｌｉｔ」の「ＥＣ」に表示する。

また、Ｃｏｎｓｅｃｕｔｉｖｅ Ｆｌｉｔ Ｅｒｒｏｒ Ｃｏｕｎｔ／Ｆｌｉｔ数カウントで算出したＣｏｎｓｅｃｕｔｉｖｅ Ｆｌｉｔ Ｅｒｒｏｒ Ｒａｔｅを「Ｆｌｉｔ」の「ＥＲ」に表示する。

さらに、Ｆｌｉｔ内のＦＥＣ Ｓｙｍｂｏｌ Ｅｒｒｏｒが閾値ｍを超えて連続発生した数のカウントをＣｏｎｓｅｃｕｔｉｖｅ ＦＥＣ Ｓｙｍｂｏｌ Ｅｒｒｏｒ Ｃｏｕｎｔとして、「ＦＥＣ Ｓｙｍｂｏｌ」の「ＥＣ」に表示する。

また、Ｃｏｎｓｅｃｕｔｉｖｅ ＦＥＣ Ｓｙｍｂｏｌ Ｅｒｒｏｒ Ｃｏｕｎｔ／（Ｆｌｉｔ内Ｂｉｔ Ｃｏｕｎｔ／ＦＥＣ Ｓｙｍｂｏｌ Ｌｅｎｇｔｈ）で算出したＣｏｎｓｅｃｕｔｉｖｅ ＦＥＣ Ｓｙｍｂｏｌ Ｅｒｒｏｒ Ｒａｔｅを「ＦＥＣ Ｓｙｍｂｏｌ」の「ＥＲ」に表示する。

次に、図６は１Ｆｌｉｔ内でＦＥＣシンボルエラーが発生したＦｌｉｔ数をＦＥＣシンボルエラー数別に集計して棒グラフで表示したときのＦＥＣ測定画面１１の一例を示している。

図６のＦＥＣ測定画面１１は、タブ「ＦＥＣ Ｅｒｒｏｒ Ｄｉｓｔｒｉｂｕｔｉｏｎ」が選択された状態を示しており、右側上部のプルダウンメニューボックス１６から「Ｆｌｉｔ」を選択すると、Ｆｌｉｔ内に発生したＦＥＣ Ｓｙｍｂｏｌ Ｅｒｒｏｒ数をカウントして発生頻度を棒グラフで表示する。

さらに説明すると、図６のＦＥＣ測定画面１１において、棒グラフの縦軸は該当するＦＥＣシンボルエラー数の発生頻度を示しており、ＦＥＣシンボルエラーが発生したＦｌｉｔ数をＦＥＣシンボルエラー数別に集計して発生頻度を棒グラフで表示する。

その際、設定項目のＦＥＣ Ｓｙｍｂｏｌ Ｅｒｒｏｒ Ｔｈｒｅｓｈｏｌｄ ｉｎ Ｏｎｅ ＥＣＣ Ｇｒｏｕｐ：閾値ｎまでカウントを行い、閾値ｎを超えたものは、全てＵｎｃｏｒｒ．Ｆｌｉｔにカウントする。例えば閾値ｎ≧４の場合、０－３まではそれぞれカウントを行い、４以上はＵｎｃｏｒｒ．Ｆｌｉｔでカウントする。

そして、閾値ｎに応じて棒グラフの色を変えて識別表示する。具体的に、緑色：Ｕｎｃｏｒｒｅｃｔａｂｌｅにならない場合：緑色、オレンジ：Ｕｎｃｏｒｒｅｃｔａｂｌｅにならない時となる時がある場合：オレンジ、必ずＵｎｃｏｒｒｅｃｔａｂｌｅになる場合：赤、Ｕｎｃｏｒｒｅｃｔａｂｌｅのグラフ：濃赤で表示する。図６の例では、横軸において右上がりの斜線で示す０、１が緑色、右下がりの斜線で示す２、３がオレンジ、網目で示す４、５、６、７、Ｏｖｅｒ８が赤、黒塗りで示すＵｎｃｏｒｒ．が濃赤で表示される。

次に、図７は１Ｆｌｉｔ内に発生したＦＥＣシンボルエラーをＥＣＣ Ｇｒｏｕｐごとのエラー数にカウントし直して棒グラフで表示したときのＦＥＣ測定画面１１の一例を示している。

図７のＦＥＣ測定画面１１において、タブ「ＦＥＣ ＥｒｒｏｒＤｉｓｔｒｉｂｕｔｉｏｎ」の右側上部のプルダウンメニューボックス１６から「ＥＣＣ Ｇｒｏｕｐ」を選択すると、Ｆｌｉｔ内に発生したＦＥＣシンボルエラーをＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラー数にカウントし直して発生頻度を棒グラフで表示する。

さらに説明すると、図７のＦＥＣ測定画面１１において、棒グラフの縦軸は該当するＦＥＣシンボルエラー数の発生頻度を示し、ＦＥＣシンボルエラーが発生したＦｌｉｔ数をＦＥＣシンボルエラー数別に集計して発生頻度を棒グラフで表示する。

その際、設定項目のＦＥＣ Ｓｙｍｂｏｌ Ｅｒｒｏｒ Ｔｈｒｅｓｈｏｌｄ ｉｎ Ｏｎｅ ＥＣＣ Ｇｒｏｕｐ：閾値ｎまでカウントを行い、閾値ｎを超えたものは、全てＵｎｃｏｒｒ．Ｆｌｉｔにカウントする。例えば閾値ｎ≧２の場合、０－１まではそれぞれカウントを行い、２以上はＵｎｃｏｒｒ．Ｆｌｉｔでカウントする。

そして、閾値ｎに応じて棒グラフの色を変えて識別表示する。具体的に、緑色：Ｕｎｃｏｒｒｅｃｔａｂｌｅにならない場合：緑色、必ずＵｎｃｏｒｒｅｃｔａｂｌｅになる場合：赤、Ｕｎｃｏｒｒｅｃｔａｂｌｅのグラフ：濃赤で表示する。図７の例では、横軸において右上がりの斜線で示す０、１が緑色、網目で示す２、３、４、５、６、７、Ｏｖｅｒ８が赤、黒塗りで示すＵｎｃｏｒｒ．が濃赤で表示される。

なお、図６および図７のＦＥＣ測定画面１１において、横軸の「０」はＦＥＣシンボルエラーが発生していないＦｌｉｔ数、「１」はＦＥＣシンボルエラー数が１のＦｌｉｔ数、「２」はＦＥＣシンボルエラー数が２のＦｌｉｔ数、「３」はＦＥＣシンボルエラー数が３のＦｌｉｔ数、「４」はＦＥＣシンボルエラー数が４のＦｌｉｔ数、「５」はＦＥＣシンボルエラー数が５のＦｌｉｔ数、「６」はＦＥＣシンボルエラー数が６のＦｌｉｔ数、「７」はＦＥＣシンボルエラー数が７のＦｌｉｔ数、「Ｕｎｃｏｒｒ．」は誤り訂正できないＦｌｉｔ数、「Ｏｖｅｒ８」はＦＥＣシンボルエラー数が８以上のＦｌｉｔ数をひとまとめにしたものである。

また、図６や図７のＦＥＣ測定画面１１において、「ＦＥＣ ＥｒｒｏｒＤｉｓｔｒｉｂｕｔｉｏｎ」の左側上部の「Ｓａｖｅ」は、測定したＦＥＣ Ｅｒｒｏｒ Ｄｉｓｔｒｉｂｕｔｉｏｎ結果を所定のファイル形式（例えばｃｓｖファイル形式）で保存するためのボタンである。なお、図６および図７のＦＥＣ測定画面１１において、棒グラフに代えて円グラフで表示することもできる。

次に、上記のように構成される誤り率測定装置１のエラーカウントの処理動作について図８のフローチャートを参照しながら説明する。なお、このエラーカウントの処理動作においては、リンクトレーニングにより被測定物Ｗが信号折り返しのステートに遷移しているものとする。また、操作部４にて被測定物Ｗに送信するＰＡＭ４信号を発生するための条件設定、Ｆｌｉｔエラーを判別するための閾値、エラーカウント動作に必要な各種設定が行われているものとする。

まず、ＰＲＢＳ、Ｆｌｉｔ、ＭＣＰ、ＣＰの何れかのビット列データに基づくＰＡＭ４信号をパターン発生器２から発生して被測定物Ｗに送信する（ＳＴ１）。

そして、パターン発生器２から被測定物ＷへのＰＡＭ４信号の送信に伴って被測定物Ｗから折り返されるＰＡＭ４信号を誤り検出器３の信号受信部３ａにより受信し、ＰＡＭ４信号のデータ（ＭＳＢデータとＬＳＢデータを含む）を記憶部５に保存する（ＳＴ２）。このＰＡＭ４信号のデータは、必要に応じてデータ分割手段３ａａによりＭＳＢデータとＬＳＢデータに分割される。

次に、記憶部５に保存した被測定物ＷからのＰＡＭ４信号のデータを元にリファレンスパターン生成手段７ａによりリファレンスパターンを生成する（ＳＴ３）。

また、操作部４にて設定されるマスク長、マスクパターン周期に基づくマスクパターンをマスクパターン生成手段７ｂにより生成する（ＳＴ４）。

そして、エラー検出部３ｂにおいて、記憶部５に保存した被測定物ＷからのＰＡＭ４信号の先頭（Ｆｌｉｔ内データの先頭）を検出し、被測定物ＷからのＰＡＭ４信号のＳＫＰ，ＥＩＥＯＳに相当する部分（ＦＥＣ Ｓｙｍｂｏｌとして定義されないＦｌｉｔ外領域）をマスクパターンでマスクし、マスクしたＰＡＭ４信号とリファレンスパターンとを比較して各種エラー（ビットエラー、ＰＡＭ４シンボルエラー、ＦＥＣシンボルエラー、１Ｆｌｉｔ内のＦＥＣシンボルエラー、ＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラー）を検出する（ＳＴ５）。

なお、ＰＡＭ４信号の先頭の検出するにあたっては、パターン発生器２が発生するＰＡＭ４信号がＰＲＢＳのビット列データに基づく場合、操作部４の設定（ＰＲＢＳ段数）に基づくＰＲＢＳパターン１周期の先頭を検出する。また、パターン発生器２が発生するＰＡＭ４信号がＦｌｉｔのビット列データに基づく場合、操作部４の設定（レーン数に応じたＦｌｉｔ長、ＥＩＥＯＳの挿入周期、ＳＫＰインターバル）に基づくＦｌｉｔパターンの先頭と同じパターンを入力データの中から検索して検出する。さらに、パターン発生器２が発生するＰＡＭ４信号がＭＣＰのビット列データに基づく場合、操作部４の設定（ＳＲＩＳかＮｏｔ ＳＲＩＳの選択、仮想Ｆｌｉｔの長さと数）に基づくＭＣＰの先頭と同じパターンを入力データの中から検索して検出する。また、パターン発生器２が発生するＰＡＭ４信号がＣＰのビット列データに基づく場合、操作部４の設定（仮想Ｆｌｉｔの長さと数）に基づくＣＰの先頭と同じパターンを入力データの中から検索して検出する。

続いて、エラー検出部３ｂのエラー検出結果に基づき、ビットエラーのカウント、ＰＡＭ４シンボルエラーのカウント、ＦＥＣシンボルエラーのカウント、１Ｆｌｉｔ内のＦＥＣシンボルエラーのカウント、ＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラーのカウントをエラーカウント手段７ｃにより行う（ＳＴ６）。

そして、エラーカウント手段７ｃのカウント結果に基づき、表示制御手段７ｄにより各種エラー（ビットエラー、ＰＡＭ４シンボルエラー、ＦＥＣシンボルエラー、１Ｆｌｉｔ内のＦＥＣシンボルエラー、ＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラー）の一覧表示（図４や図５の表示形式）やバーグラフ表示（図５や図６の表示形式）を行う（ＳＴ７）。

ところで、上述した実施の形態では、リンクトレーニングにより被測定物Ｗを信号パターン折り返しのステートに遷移させた状態で、パターン発生器２が発生したテスト信号（ＰＡＭ４信号）を被測定物Ｗに送信する構成として説明したが、リンクトレーニングを行わず被測定物Ｗ自身が信号折り返しのステートに遷移する機能を有する構成であってもよい。また、パターン発生器２を省くこともできる。この場合、被測定物Ｗ自身がテスト信号（ＰＡＭ４信号）を発生する。そして、この被測定物Ｗが発生するテスト信号（ＰＡＭ４信号）をリファレンスパターンとして誤り検出器３の記憶部５に記憶しておき、誤り検出器３が被測定物Ｗから受信したテスト信号（ＰＡＭ４信号）とリファレンスパターンとを比較して上述したエラーカウントの処理動作を実行する。

このように、本実施の形態によれば、１Ｆｌｉｔ内のＦＥＣシンボルエラー数とＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラー数を数値でユーザに見せるだけでなく、棒グラフ（ヒストグラム）や円グラフなどにより比率など発生頻度をわかりやすく図でユーザに認識させることができる。その結果、ＰＣＩｅ Ｇｅｎ６規格のＦｌｉｔ内でエラーとなったＦＥＣシンボルとエラー数の分布を容易に確認でき、ＰＣＩｅ Ｇｅｎ６規格で開発された被測定物のデバッグを効率的に行うことができる。

以上、本発明に係る誤り率測定装置及び誤り率測定方法の最良の形態について説明したが、この形態による記述および図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例および運用技術などはすべて本発明の範疇に含まれることは勿論である。

１ 誤り率測定装置
２ パターン発生器
３ 誤り検出器
３ａ 信号受信部
３ａａ データ分割手段
３ｂ エラー検出部
４ 操作部
５ 記憶部
６ 表示部
７ 制御部
７ａ リファレンスパターン生成手段
７ｂ マスクパターン生成手段
７ｃ エラーカウント手段
７ｄ 表示制御手段
７ｅ エラーサーチ手段
１１ ＦＥＣ測定画面
１２ プルダウンメニューボックス
１３ 数値入力ボックス
１４ Ｆｌｉｔ内結果
１５ 一覧表示画面
１５ａ 上段の表示領域
１５ｂ 中段の表示領域
１５ｃ 下段の表示領域
１６ プルダウンメニューボックス
Ｗ 被測定物

Claims (4)

1. 被測定物ＷのＦＥＣ（Forward Error Correction）動作が可能か否かを測定する誤り率測定装置（１）であって、
   前記被測定物からのＰＡＭ４信号をハイスピードシリアルバス規格で定義されるＦｌｉｔ長で区切り、区切った領域のＦＥＣシンボルとして定義されない領域をマスクしたときの１Ｆｌｉｔ内のＦＥＣシンボルエラーおよび／またはＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラーをカウントするエラーカウント手段（７ｃ）と、
   前記エラーカウント手段によるカウント結果を表示画面に一覧表示する表示制御手段（７ｄ）と、を備えたことを特徴とする誤り率測定装置。
2. 前記エラーカウント手段にてカウントされた前記１Ｆｌｉｔ内のＦＥＣシンボルエラー数の発生頻度またはＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラー数の発生頻度を表示することを特徴とする請求項１に記載の誤り率測定装置。
3. 被測定物ＷのＦＥＣ（Forward Error Correction）動作が可能か否かを測定する誤り率測定方法であって、
   前記被測定物からのＰＡＭ４信号をハイスピードシリアルバス規格で定義されるＦｌｉｔ長で区切り、区切った領域のＦＥＣシンボルとして定義されない領域をマスクしたときの１Ｆｌｉｔ内のＦＥＣシンボルエラーおよび／またはＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラーをエラーカウント手段（７ｃ）にてカウントするステップと、
   前記エラーカウント手段によるカウント結果を表示画面に一覧表示するステップと、を含むことを特徴とする誤り率測定方法。
4. 前記エラーカウント手段にてカウントされた前記１Ｆｌｉｔ内のＦＥＣシンボルエラー数の発生頻度またはＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラー数の発生頻度を表示するステップを含むことを特徴とする請求項３に記載の誤り率測定方法。

Images