JP2024084594A - 情報処理装置及び情報処理方法 - Google Patents

Abstract

【課題】容易に入力装置を構成することができるようにする。【解決手段】情報処理装置であって、誘導結合による無線通信可能な第１及び第２のコイルと、第１及び第２のコイルが通信可能になったことをトリガーとして検出する検出部と、を備えることを特徴とする。【選択図】図１

Description

本発明は、情報処理装置及び情報処理方法に関する。

特許文献１には、非接触の入力装置が開示されている。

特開２００６－３２３５２１号公報

より容易な入力装置の実装が求められている。

本発明はこのような背景を鑑みてなされたものであり、容易に入力装置を構成することのできる技術を提供することを目的とする。

上記課題を解決するための本発明の主たる発明は、情報処理装置であって、誘導結合による無線通信可能な第１及び第２のコイルと、前記第１及び第２のコイルが通信可能になったことをトリガーとして検出する検出部と、を備えることを特徴とする。

その他本願が開示する課題やその解決方法については、発明の実施形態の欄及び図面により明らかにされる。

本発明によれば、容易に入力装置を構成することができる。

本実施形態の情報処理装置１００の機能構成の一例を示す図である。 情報処理装置１００のハード構成例を示す図である。 チップ１１のコイル１１１とチップ１２のコイル１２２との配置例を示す図である。 チップ１１０のハード構成例を示す図である。 チップ１１０を配置したグローブ２０の一例を示す図である。 チップの配置例を示す図である。 チップの別の配置例を示す図である。 フリック入力を検出する処理の流れを示す図である。 フリック入力を行う他の実装例を説明する図である。 他の構成例に係るフリック入力を検出する処理の流れを示す図である。 他の構成例を示す図である。

＜実施の形態の詳細＞
本発明の一実施形態に係る情報処理装置１００の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、添付図面において、同一または類似の要素には同一または類似の参照符号及び名称が付され、各実施形態の説明において同一または類似の要素に関する重複する説明は省略することがある。また、各実施形態で示される特徴は、互いに矛盾しない限り他の実施形態にも適用可能である。

＜機能構成＞
図１は、本実施形態の情報処理装置１００の機能構成の一例を示す図である。図１に示されるように、本実施形態の情報処理装置１００は、少なくとも２つのチップ１１、１２を有する。

チップ１２は、送信コイル１２２と、当該送信コイル１２２に送信信号を供給する送信制御部１２７と、送信制御部１２７に電力を供給する電源部１２６を備える。

チップ１１は、前記送信コイル１２２と誘導結合することにより電圧（または電流）が発生する受信コイル１１１と、当該受信コイルに発生する電圧または電流（アナログ信号）をデジタル信号として検出する検出部１１７と、検出部１１７に電力を供給する電源部１１６を備える。検出部は、受信コイルに発生する電圧または電流を検出して、当該検出値に基づいて、送信コイルから送信される信号と共に、チップ１１とチップ１２の位置関係の変化に起因する電圧または電流の変化を検出する。

電源部１１６，１２６は、チップ外部から給電を受ける受電機能、又はチップ内部に電力を蓄える蓄電機能、又はチップ内部で発電を行う発電機能の少なくともいずれかで構成されている。

チップ１２の送信制御部１２７はＣＰＵで構成することができ、チップ１１の検出部１１７も同様にＣＰＵで構成することができる。

＜ハード構成＞
図２は、情報処理装置１００のハード構成例を示す図である。チップ１２は電源部と接続された送信コイル１２２がチップの外周部分に設けられており、チップ１１には受信コイル１１１がチップの外周部分に設けられている。チップ１１と１２は、互いに近接した位置に配置されることにより、コイル１１１，１２２間で誘導結合を利用した無線通信が可能となる。各チップのコイル径は約３００μｍ程度、隣接チップとのコイル間距離は約４０μｍ程度まで小型化することが可能である。

チップ１２には、チップの周辺部に配置された送信コイル１２２と、送信コイルへ電流信号を出力する送信回路１２３と、電流信号を生成するコア回路１２５（送信制御部１２７）と、コア回路へ電力を供給する電源部１２６と、メモリ１２８とが実装されうる。

また、チップ１１には、チップ周辺部に配置された受信コイル１１１と、受信コイルに印加された電圧又は電流を受信する受信回路１１３と、受信回路１１３で受信した電圧又は電流を検出するコア回路１１５（検出部１１７）と、コア回路１１５へ電力を供給する電源部１１６と、メモリ１１８とを備えることができる。

コア回路１１５、１２５は例えばＣＰＵで構成されうる。メモリ１１６，１１８は、揮発性又は不揮発性の記憶装置とすることができる。メモリ１１６，１１８にはプログラムを記憶しておくことができ、コア回路１１５，１２５がプログラムを実行することにより各種の機能を実現することができる。

送信側のコア回路１２５は送信制御部１２７の機能を有し、送信信号を生成して、送信回路１２３は当該送信信号に応じた電流を送信コイルへ出力することができる

＜通信検出によるスイッチ＞

図３は、チップ１１のコイル１１１とチップ１２のコイル１２２との配置例を示す図である。コイル１１１，１２２が形成され誘導結合による無線通信が可能なチップ１１，１２が配置され、コイル１１１，１２２間の距離Ｄが十分に近接すると、コイル１１１，１２２が誘導結合する。チップ１２の送信制御部１２７が定期的又は不定期に送信コイル１２２から送信信号を出力している場合に、コイル１１１，１２２が誘導結合可能な距離Ｄに近接したときに、チップ１１の検出部１１７は、チップ１１，１２が通信可能になったことを検出することができ、チップ１１，１２間での通信可否を判定することができる。これにより、チップ１１、１２間での通信可否をスイッチとして機能させることができる。また、検出部１１７は、チップ１１，１２が通信可能になったことを、処理のトリガーとして検出することができる。

本実施形態の情報処理装置によればチップ１１，１２を可動に配置すれば非接触での入力装置を容易に構成することが可能となる。

＜送受信可能な構成＞
チップ１１，１２が送受信可能な構成とすることもできる。図４は、チップ１１０のハード構成例を示す図である。チップ１１０は、受信回路１１３及び送信回路１２３に代えて、送受信回路１１９を備える。コイル１１１，１２２は送信コイル及び受信コイルの両方を含む。送受信回路１１９により、誘導結合した２つのコイル１１１間で信号を送受信することが可能となる。

＜グローブの実装例＞
図５は、チップ１１０を配置したグローブ２０の一例を示す図である。グローブ２０には、親指先端部分に第１のチップ１１０Ａが配され、他の指の各節に第２のチップ１１０Ｂが配されている。グローブ２０を装着したユーザは、親指の先端を他の指の節に近接又は接触することで、親指が近接又は接触した節に配された第２のチップ１１０Ｂでは、第１のチップ１１０Ａとの間の誘導結合により通信可能であることを検出することができる。したがって、第２のチップ１１０Ｂは、第１のチップ１１０Ａとの間の誘導結合による通信が可能になったことをトリガーとして処理を実行することができる。同様に、第１のチップ１１０Ａも第２のチップ１１０Ｂと誘導結合による通信が可能になったことをトリガーとして処理を実行することができる。

例えば、第２のチップ１１０Ｂのメモリ１１８には各第２のチップ１１０Ｂに割り当てた値（文字や文字列であってもよいし、文字以外の値であってもよい。）を記憶させておき、親指の第１のチップ１１０Ａが近接した第２のチップ１１０Ｂ（第１のチップ１１０Ａとの通信が可能であることを検出した第２のチップ１１０Ｂ）が、メモリ１１８に記憶された値が入力されたことを検出し、この値を出力することができる。これにより、グローブ２０を入力デバイスとして機能させることができる。

なお、第２のチップ１１０Ｂから値が第１のチップ１１０Ａに送信され、当該値を入力値として第１のチップ１１０Ａが出力するようにしてもよい。

＜フリック入力＞
図６は、チップの配置例を示す図である。図７は、チップの別の配置例を示す図である。例えば、図５に示したグローブ２０において、第２のチップ１１０Ｂの周囲に第３のチップ１１０Ｃを配置する。図６の左図の例では、第２のチップ１１０Ｂの上下左右の４箇所に第３のチップ１１０Ｃを配置している。図６の例では、第２のチップ１１０Ｂの周囲８箇所に第３のチップ１３０Ｃを配置している。

親指に配された第１のチップ１１０Ａが第２のチップ１１０Ｂの上部で誘導結合による通信可能な距離に近接し、第１のチップ１１０Ａが第２のチップ１１０Ｂと通信可能になった後に、親指が第２のチップ１１０Ｂの周囲に移動されると、第１のチップ１１０Ａと第３のチップ１１０Ｃとが誘導結合により通信可能となる。したがって、第２のチップ１１０Ｂが第１のチップ１１０Ａと通信可能になったことを検出した後、第３のチップ１１０Ｃが第１のチップ１１０Ａと通信可能になったことを検出することで、フリック入力を検出することが可能となる。

図８は、フリック入力を検出する処理の流れを示す図である。

第２のチップ１１０Ｂが第１のチップ１１０Ａと通信可能になったことを検出すると、その旨を周囲の第３のチップ１１０Ｃに通知し、第３のチップ１１０Ｃが待機状態に入る（Ｓ３０１）。待機状態中に、第３のチップ１１０Ｃが第１のチップ１１０Ａと通信可能になったことを検出すると、第３のチップ１１０Ｃに割り当てられた値（第３のチップ１１０Ｃのメモリ１１８に予め割り当てられた値が記憶されていることを想定する。）が入力値として確定し（Ｓ３０２）、確定した値が入力されたものとして第３のチップ１１０Ｃから出力される（Ｓ３０３）。なお、第３のチップ１１０Ｃから入力値が第１のチップ１１０Ａに通信され、第１のチップ１１０Ａから入力値が出力されるようにしてもよい。

第１のチップ１１０Ａとの通信を検出した第３のチップ１１０Ｃは、他の第３のチップ１１０Ｃに待機状態を解除する通知を行う（Ｓ３０４）。なお、第３のチップ１１０Ｃは、他の第３のチップ１１０Ｃと直接通信ができない場合には、隣接する第２のチップ１１０Ｂ（又は隣接する第３のチップ１１０Ｃ）に通知をし、第２のチップ１１０Ｂ（又は第３のチップ１１０Ｃ）から他の第３のチップ１１０Ｃに通知を行うことができる。第３のチップ１１０Ｃは、待機状態解除の通知に応じて待機状態を解除する（Ｓ３０５）。

以上のようにして、グローブ２０を用いたフリック入力を行うことができる。

なお、図８の例では、親指以外の指の節に配された第２のチップ１１０Ｂ側で検出を行うようにしたが、親指に配された第１のチップ１１０Ａ側で検出を行うようにしてもよい。この場合、第２のチップ１１０Ｂ及び第３のチップ１１０Ｃは、自身に設定された値（第２のチップ１１０Ｂには、第２のチップである旨を示す値が記憶されているものとする。）を送出するものとし、Ｓ３０１において、第１のチップ１１０Ａは、第２のチップである旨を示す値を受信した場合に、第３のチップ１１０Ｃからの入力を待機する状態に入り、Ｓ３０２において、第１のチップ１１０Ａが第３のチップ１１０Ｃから受信した値（第２のチップである旨を示す値以外の値）を入力値として確定し、入力値を出力し（Ｓ３０３）、Ｓ３０４を省略し、Ｓ３０５において第１のチップ１１０Ａが待機状態を解除することができる。

＜他のフリック入力の構成例＞
図９は、フリック入力を行う他の実装例を説明する図である。１つの第１のチップ１１０Ａと同時に通信可能な複数の第２のチップ１１０Ｂを配置する。図９の例では、三角形を構成するように３つの第２のチップ１１０Ｂが配置されており、図９の左図のように、三角形の略重心上に第１のチップ１１０Ａが配されて第１のチップ１１０Ａと第２のチップ１１０Ｂとの距離Ｄが十分に近接した場合には、第１のチップ１１０Ａと全ての第２のチップ１１０Ｂとが通信可能となる。その後第１のチップ１１０Ａが移動されて、複数の第２のチップ１１０Ｂの一部（図９の例では１つのペア）のみが第１のチップ１１０Ａと通信可能になった場合に、その一部（ペア）に紐付く値（文字や文字列であってもよいし、文字以外の値であってもよい。）が入力されたものとして受け付けることができる。

図１０は、他の構成例に係るフリック入力を検出する処理の流れを示す図である。

第１のチップ１１０Ａが全ての第２のチップ１１０Ｂと通信可能になったことを検出した後（Ｓ３２１：ＹＥＳ）、一部の第２のチップ１１０Ｂとの間の通信が不可になると（Ｓ３２２：ＮＯ）、第１のチップ１１０Ａと通信可能な第２のチップ１１０Ｂの組み合わせに対応する値をメモリ１１８から読み出して入力値として確定し（Ｓ３２３）、確定した入力値を出力することができる（Ｓ３２４）。

以上のようにして、出力可能な文字（値の種類）数よりも少ないチップ１１０を用いてフリック入力を実現することができる。

なお、図９の構成において、第２のチップ１１０Ｂの側でフリック入力を検出するようにしてもよい。図１１は、他の構成例を示す図である。この場合、全ての第２のチップ１１０Ｂと通信可能な処理部１４１と、処理部１４１がアクセス可能なメモリ１４２とを設けることができる。メモリ１４２には、第２のチップ１１０Ｂの一部（図９の例ではペア）に対応付けて、値を記憶しておく。処理部１４１は、全てのチップ１１０Ｂから第１のチップ１１０Ａとの通信可否を受信するようにし、Ｓ３２１－Ｓ３２４の処理を処理部１４１が行うようにすることができる。

以上、本実施形態について説明したが、上記実施形態は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。

例えば、本実施形態では、コイルを備えるチップが移動されるものとしたが、コイルのみが移動されるものとしてもよい。この場合、第１ないし第３のチップは、第１ないし第３のコイルと読み替え、コア回路１１５、電源部１１６、メモリ１１８、送受信回路１１９などはコイルの外部に配置するようにして、送受信回路１１９をコイルに電気的に接続するようにすればよい。

＜開示事項＞
なお、本開示には、以下のような構成も含まれる。
［項目１］
誘導結合による無線通信可能な第１及び第２のコイルと、
前記第１及び第２のコイルが通信可能になったことをトリガーとして検出する検出部と、
を備えることを特徴とする情報処理装置。
［項目２］
項目１に記載の情報処理装置であって、
複数の前記第２のコイルと、
前記第２のコイルを特定する情報に対応付けて値を記憶する記憶部と、
を備え、
前記検出部は、前記第１のコイルが通信可能である前記第２のコイルを検出した場合、検出した前記第２のコイルに対応する前記値を前記記憶部から読み出し、読み出した前記値が入力されたことを検出すること、
を特徴とする情報処理装置。
［項目３］
項目１に記載の情報処理装置であって、
前記第２のコイルの周辺に配置される第３のコイルと、
前記第３のコイルを特定する情報に対応付けて入力値を記憶する記憶部と、
を備え、
前記検出部は、前記第１のコイルが通信可能である前記第２のコイルを検出した後、前記第１のコイルが通信可能である前記第３のコイルを検出した場合、検出した前記第３のコイルに対応する前記入力値を前記記憶部から読み出し、読み出した前記入力値が入力されたことを検出すること、
を特徴とする情報処理装置。
［項目４］
項目１に記載の情報処理装置であって、
複数の第２のコイルと、
前記第２のコイルの一部を特定する情報に対応付けて値を記憶する記憶部と、
を備え、
前記検出部は、前記第１のコイルが全ての前記第２のコイルと通信可能であることを検出した後、前記第１のコイルが通信可能である一部の前記第２のコイルを検出した場合、検出した前記一部に対応する前記値を前記記憶部から読み出し、読み出した前記値が入力されたことを検出すること、
を特徴とする情報処理装置。
［項目５］
項目１に記載の情報処理装置であって、
三角形を形成するように配置された３つの第２のコイルと、
前記第２のコイルのペアを特定する情報に対応付けて値を記憶する記憶部と、
を備え、
前記検出部は、前記第１のコイルが３つの前記第２のコイルと通信可能であることを検出した後、前記第１のコイルが通信可能である２つの前記第２のコイルのペアを検出した場合、検出した前記ペアに対応する前記値を前記記憶部から読み出し、読み出した前記値が入力されたことを検出すること、
を特徴とする情報処理装置。
［項目６］
誘導結合による無線通信可能な第１及び第２のコイルを配置し、
前記第１及び第２のコイルが通信可能になったことをトリガーとして検出すること、
を特徴とする情報処理方法。

１１０ チップ
１１１ 受信コイル
１１６ 電源部
１１７ 検出部
１１８ メモリ
１２０ チップ
１２２ 送信コイル
１２６ 電源部
１２７ 送信制御部
１２８ メモリ

Claims (6)

1. 誘導結合による無線通信可能な第１及び第２のコイルと、
   前記第１及び第２のコイルが通信可能になったことをトリガーとして検出する検出部と、
   を備えることを特徴とする情報処理装置。
2. 請求項１に記載の情報処理装置であって、
   複数の前記第２のコイルと、
   前記第２のコイルを特定する情報に対応付けて値を記憶する記憶部と、
   を備え、
   前記検出部は、前記第１のコイルが通信可能である前記第２のコイルを検出した場合、検出した前記第２のコイルに対応する前記値を前記記憶部から読み出し、読み出した前記値が入力されたことを検出すること、
   を特徴とする情報処理装置。
3. 請求項１に記載の情報処理装置であって、
   前記第２のコイルの周辺に配置される第３のコイルと、
   前記第３のコイルを特定する情報に対応付けて入力値を記憶する記憶部と、
   を備え、
   前記検出部は、前記第１のコイルが通信可能である前記第２のコイルを検出した後、前記第１のコイルが通信可能である前記第３のコイルを検出した場合、検出した前記第３のコイルに対応する前記入力値を前記記憶部から読み出し、読み出した前記入力値が入力されたことを検出すること、
   を特徴とする情報処理装置。
4. 請求項１に記載の情報処理装置であって、
   複数の第２のコイルと、
   前記第２のコイルの一部を特定する情報に対応付けて値を記憶する記憶部と、
   を備え、
   前記検出部は、前記第１のコイルが全ての前記第２のコイルと通信可能であることを検出した後、前記第１のコイルが通信可能である一部の前記第２のコイルを検出した場合、検出した前記一部に対応する前記値を前記記憶部から読み出し、読み出した前記値が入力されたことを検出すること、
   を特徴とする情報処理装置。
5. 請求項１に記載の情報処理装置であって、
   三角形を形成するように配置された３つの第２のコイルと、
   前記第２のコイルのペアを特定する情報に対応付けて値を記憶する記憶部と、
   を備え、
   前記検出部は、前記第１のコイルが３つの前記第２のコイルと通信可能であることを検出した後、前記第１のコイルが通信可能である２つの前記第２のコイルのペアを検出した場合、検出した前記ペアに対応する前記値を前記記憶部から読み出し、読み出した前記値が入力されたことを検出すること、
   を特徴とする情報処理装置。
6. 誘導結合による無線通信可能な第１及び第２のコイルを配置し、
   前記第１及び第２のコイルが通信可能になったことをトリガーとして検出すること、
   を特徴とする情報処理方法。