JP2024082784A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2024082784A JP2024082784A JP2022196885A JP2022196885A JP2024082784A JP 2024082784 A JP2024082784 A JP 2024082784A JP 2022196885 A JP2022196885 A JP 2022196885A JP 2022196885 A JP2022196885 A JP 2022196885A JP 2024082784 A JP2024082784 A JP 2024082784A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layer
- wiring
- wiring board
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 368
- 229920005989 resin Polymers 0.000 claims abstract description 38
- 239000011347 resin Substances 0.000 claims abstract description 38
- 239000010954 inorganic particle Substances 0.000 claims abstract description 28
- 238000009713 electroplating Methods 0.000 claims description 25
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 397
- 229910052751 metal Inorganic materials 0.000 description 32
- 239000002184 metal Substances 0.000 description 32
- 238000007747 plating Methods 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 17
- 238000000034 method Methods 0.000 description 16
- 239000002245 particle Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 12
- 239000002346 layers by function Substances 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000012779 reinforcing material Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 239000011135 tin Substances 0.000 description 3
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- -1 fluororesin Polymers 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011256 inorganic filler Substances 0.000 description 2
- 229910003475 inorganic filler Inorganic materials 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 238000007766 curtain coating Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- XUCNUKMRBVNAPB-UHFFFAOYSA-N fluoroethene Chemical group FC=C XUCNUKMRBVNAPB-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
- H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】高い品質を有する配線基板の提供。
【解決手段】配線基板は、第1面及び前記第1面の反対面である第2面を有していて、交互に積層されている複数の導体層及び複数の絶縁層と、前記複数の絶縁層のいずれかに設けられた開口内に形成され、前記複数の導体層の各導体層同士を接続するビア導体と、を含む。前記複数の導体層のうちの前記第1面側の最も外側の導体層は、第1部品が搭載される第1導体パッド、及び、第2部品が搭載される第2導体パッドを含み、前記複数の導体層は、前記第1導体パッドと前記第2導体パッドとを接続する第1配線パターンを含む第1導体層を含み、前記複数の絶縁層は、無機粒子と樹脂によって形成されており、前記複数の導体層で覆われる前記複数の絶縁層の前記第1面側の表面は、前記樹脂で形成されている。
【選択図】図1
【解決手段】配線基板は、第1面及び前記第1面の反対面である第2面を有していて、交互に積層されている複数の導体層及び複数の絶縁層と、前記複数の絶縁層のいずれかに設けられた開口内に形成され、前記複数の導体層の各導体層同士を接続するビア導体と、を含む。前記複数の導体層のうちの前記第1面側の最も外側の導体層は、第1部品が搭載される第1導体パッド、及び、第2部品が搭載される第2導体パッドを含み、前記複数の導体層は、前記第1導体パッドと前記第2導体パッドとを接続する第1配線パターンを含む第1導体層を含み、前記複数の絶縁層は、無機粒子と樹脂によって形成されており、前記複数の導体層で覆われる前記複数の絶縁層の前記第1面側の表面は、前記樹脂で形成されている。
【選択図】図1
Description
本明細書によって開示される技術は、配線基板に関する。
特許文献1は、ビルドアップ用絶縁層を含む配線基板を開示している。ビルドアップ用絶縁層の例は第1絶縁層と第2絶縁層である。特許文献1の16段落によれば、熱硬化性樹脂中に絶縁粒子が分散されている。特許文献1の18段落によれば、絶縁粒子は部分露出粒子を含んでいる。本明細書では、部分露出粒子は露出粒子と称される。
[特許文献1の課題]
特許文献1の技術は、露出粒子を有している。従って、特許文献の第1絶縁層の上面はビルドアップ用絶縁層を形成する樹脂と露出粒子の露出面で形成されると考えられる。第1絶縁層の上面上に第1配線導体が形成されている。絶縁粒子の比誘電率とビルドアップ用絶縁層を形成する樹脂の比誘電率は異なると考えられる。露出粒子を均一に分散することは難しいと考えられる。各露出粒子の露出している部分の面積を同一にすることは難しいと考えられる。従って、第1絶縁層の上面の比誘電率は場所によって異なると考えられる。もし、第1配線導体が2つの信号配線を含むと、ひとつの信号配線で伝達される信号の伝搬速度と別の信号配線で伝達される信号の伝搬速度の差は大きいと考えられる。特許文献1の技術で複数の信号配線を含む配線基板が製造されると、大きいノイズが発生すると考えられる。
特許文献1の技術は、露出粒子を有している。従って、特許文献の第1絶縁層の上面はビルドアップ用絶縁層を形成する樹脂と露出粒子の露出面で形成されると考えられる。第1絶縁層の上面上に第1配線導体が形成されている。絶縁粒子の比誘電率とビルドアップ用絶縁層を形成する樹脂の比誘電率は異なると考えられる。露出粒子を均一に分散することは難しいと考えられる。各露出粒子の露出している部分の面積を同一にすることは難しいと考えられる。従って、第1絶縁層の上面の比誘電率は場所によって異なると考えられる。もし、第1配線導体が2つの信号配線を含むと、ひとつの信号配線で伝達される信号の伝搬速度と別の信号配線で伝達される信号の伝搬速度の差は大きいと考えられる。特許文献1の技術で複数の信号配線を含む配線基板が製造されると、大きいノイズが発生すると考えられる。
本発明の配線基板は、第1面及び前記第1面の反対面である第2面を有していて、交互に積層されている複数の導体層及び複数の絶縁層と、前記複数の絶縁層のいずれかに設けられた開口内に形成され、前記複数の導体層の各導体層同士を接続するビア導体と、を含む。前記複数の導体層のうちの前記第1面側の最も外側の導体層は、第1部品が搭載される第1導体パッド、及び、第2部品が搭載される第2導体パッドを含み、前記複数の導体層は、前記第1導体パッドと前記第2導体パッドとを接続する第1配線パターンを含む第1導体層を含み、前記複数の絶縁層は、無機粒子と樹脂によって形成されており、前記複数の導体層で覆われる前記複数の絶縁層の前記第1面側の表面は、前記樹脂で形成されている。
本発明の実施形態の配線基板では、複数の絶縁層の第1面側の表面は樹脂で形成されている。絶縁層の第1面側の表面は樹脂のみで形成されている。絶縁層の第1面側の表面は無機粒子の表面を含まない。絶縁層の第1面側の表面近傍部分の比誘電率の標準偏差が大きくなることが抑制される。絶縁層の第1面側の表面の比誘電率はほぼ同じである。絶縁層上に形成される導体層に含まれる信号配線間の電気信号の伝搬速度の差を小さくすることができる。実施形態の配線基板ではノイズが抑制される。
[第1実施形態]
本発明の第1実施形態の配線基板が図面を参照しながら説明される。図1には、本実施形態の配線基板の一例である配線基板1の断面図が示されている。図2には、配線基板1の平面視での一例が示され、図3には図1のIII部の拡大図が示されている。なお「平面視」は、配線基板1の厚さ方向に沿う視線で対象物を見ることを意味している。なお、配線基板1は実施形態の配線基板の一例に過ぎない。例えば、実施形態の配線基板の積層構造、並びに、実施形態の配線基板に含まれる導体層及び絶縁層それぞれの数は、図1の配線基板1の積層構造、及び配線基板1に含まれる導体層及び絶縁層それぞれの数に限定されない。また、以下の説明で参照される各図面では、開示される実施形態が理解され易いように特定の部分が拡大して描かれていることがあり、大きさや長さに関して、各構成要素が互いの間の正確な比率で描かれていない場合がある。
本発明の第1実施形態の配線基板が図面を参照しながら説明される。図1には、本実施形態の配線基板の一例である配線基板1の断面図が示されている。図2には、配線基板1の平面視での一例が示され、図3には図1のIII部の拡大図が示されている。なお「平面視」は、配線基板1の厚さ方向に沿う視線で対象物を見ることを意味している。なお、配線基板1は実施形態の配線基板の一例に過ぎない。例えば、実施形態の配線基板の積層構造、並びに、実施形態の配線基板に含まれる導体層及び絶縁層それぞれの数は、図1の配線基板1の積層構造、及び配線基板1に含まれる導体層及び絶縁層それぞれの数に限定されない。また、以下の説明で参照される各図面では、開示される実施形態が理解され易いように特定の部分が拡大して描かれていることがあり、大きさや長さに関して、各構成要素が互いの間の正確な比率で描かれていない場合がある。
図1に示されるように、配線基板1は、配線基板1の厚さ方向と直交する2つの表面(主面)のうちの一方である第1面1f及び第1面1fの反対面である第2面1sを有している。配線基板1は、交互に積層されている複数の導体層及び複数の絶縁層を含んでいる。具体的には、図1に例示の配線基板1は、交互に積層されている導体層21~25及び絶縁層31~35を含んでいる。図1の例において配線基板1は、導体層21~25及び絶縁層31~35を逐次形成することによって製造される、所謂ビルドアップ配線基板である。
導体層21~25のうち導体層21が、配線基板1の第2面1s側の最も外側に形成されている。導体層21における第2面1s側の表面以外の表面は絶縁層31に覆われている。そして、絶縁層31における第1面1f側の表面上に、第1面1fに向かって順に、導体層22、絶縁層32、導体層23、絶縁層33、導体層24、絶縁層34、導体層25、及び絶縁層35が形成されている。導体層25は、配線基板1における第1面1f側の最も外側の導体層である。配線基板1の第1面1fは、主に、導体層25を覆っている絶縁層35における導体層25と反対方向を向く表面によって構成されている。一方、配線基板1の第2面1sは、導体層21及び絶縁層31それぞれにおける導体層22と反対方向を向く表面によって構成されている。
なお、実施形態の説明では、配線基板1の厚さ方向(積層方向)において第1面1f側は、「上側」もしくは「上方」、又は単に「上」とも称され、第2面1s側は、「下側」もしくは「下方」、又は単に「下」とも称される。さらに、各導体層及び各絶縁層において、第1面1f側を向く表面は「上面」とも称され、第2面1s側を向く表面は「下面」とも称される。なお、実施形態の配線基板の厚さ方向は「Z方向」とも称される。
実施形態の配線基板1は、さらに、絶縁層31~34のいずれかを貫いて導体層21~25の各導体層同士を接続するビア導体4を含んでいる。図1の配線基板1は、絶縁層31~34それぞれを貫く複数のビア導体4を含んでいる。絶縁層31を貫くビア導体4は導体層21と導体層22とを接続し、絶縁層32を貫くビア導体4は導体層22と導体層23とを接続し、絶縁層33を貫くビア導体4は導体層23と導体層24とを接続し、絶縁層34を貫くビア導体4は導体層24と導体層25とを接続している。各ビア導体4は、自身の上側に形成される導体層と一体的に形成されている。各ビア導体4は、配線基板1の第1面1f側から第2面1s側に向かって幅が細くなるテーパー形状を有している。なおビア導体4の「幅」は、ビア導体4におけるZ方向と直交する断面(又は端面)の外周上の2点間の最長距離である。
導体層21~25は、それぞれ、所定の導体パターンを含んでいる。図1の例において第1面1f側の最も外側の導体層である導体層25は、配線基板1の使用時に配線基板1に搭載される部品(図1及び図2の例において第1部品E1及び第2部品E2)と接続される複数の導体パッド71及び複数の導体パッド72を含んでいる。導体パッド71は、第1部品E1が搭載される導体パッド(第1導体パッド)であり、導体パッド72は、第1部品E1とは別の部品である第2部品E2が搭載される導体パッド(第2導体パッド)である。なお「別の部品」は、単に第1部品E1と第2部品E2とが別個の部品であることを意味し、必ずしも異種の部品であることを意味しない。第1部品E1と第2部品E2とは、同種の部品であってもよく、互いに異なる機能を有する部品であってもよい。配線基板1に搭載される第1部品E1及び第2部品E2は、例えば、マイコンやメモリなどの半導体集積回路装置のような電子部品であり得る。
第1部品E1及び第2部品E2が搭載される配線基板1の第1面1fは、第1部品E1が配置される領域である部品搭載領域A1、及び、第2部品E2が配置される領域である部品搭載領域A2を有している。図1及び図2の例では、複数の導体パッド71は、全て、部品搭載領域A1に設けられており、複数の導体パッド72は、全て、部品搭載領域A2に設けられている。なお、図2では、絶縁層34よりも上側の構成要素の描画は省略されて導体パッド71及び導体パッド72だけが示されている。
図1の配線基板1は、さらに、導体パッド71又は導体パッド72の表面上に形成されている複数の導体ポスト5を含んでいる。導体ポスト5は、絶縁層35を貫通して、配線基板1の第1面1fを構成する絶縁層35の上面から突出している。絶縁層35の上面には、導体層は形成されておらず、導体ポスト5以外の導電体は存在しない。導体ポスト5によって、配線基板1に搭載される部品(図1の例では第1部品E1及び第2部品E2)と導体パッド71又は導体パッド72とが接続される。導体ポスト5を介して第1部品E1及び第2部品E2が配線基板1に接続されるので、各部品の搭載が容易になることや、導体パッド71同士の短絡や導体パッド72同士の短絡が防がれることがある。
導体ポスト5における導体層25と反対側の端面には、導体ポスト5の端面の保護層として、及び/又は、第1部品E1若しくは第2部品E2と導体ポスト5との接合層として、機能し得る機能層6が形成されている。機能層6は、例えばニッケル、すず、パラジウム、又は金などのめっき膜によって形成されている。
導体層25は、導体パッド71及び導体パッド72以外にも、導体パターン17及び複数の配線パターン15を含んでいる。図1に示されるように導体パターン17は、導体パッド71と導体パッド72とを接続している。配線パターン15は、図示されていないが、導体層21~25のいずれかが含む任意の導体パッド同士を接続して電気信号を伝播させる信号線路である。
導体層24は複数の配線パターン14を含み、導体層23は導体パターン16及び複数の配線パターン13を含み、そして導体層22は複数の配線パターン12を含んでいる。導体層23が含む導体パターン16の両端は、それぞれ、ビア導体4を介して1つの導体パッド71及び1つの導体パッド72に接続されている。これら導体パッド71と導体パッド72とは、導体パターン16を介して互いに接続されている。導体層24が含む複数の配線パターン14、導体層23が含む複数の配線パターン13、及び、導体層22が含む複数の配線パターン12は、それぞれ、配線パターン15と同様に、任意の導体パッド同士を接続して電気信号を伝播させる信号線路である。
導体層22が含む複数の配線パターン12は、第1信号配線12aと第2信号配線12bによって形成されるペア配線を含んでいる。第2信号配線12bは第1信号配線12aの隣に設けられていてもよい。同様に、導体層23が含む複数の配線パターン13は、第1信号配線13aと第2信号配線13bによって形成されるペア配線を含んでいる。導体層24が含む複数の配線パターン14は、第1信号配線14aと第2信号配線14bによって形成されるペア配線を含んでいる。導体層25が含む複数の配線パターン15は、第1信号配線15aと第2信号配線15bによって形成されるペア配線を含んでいる。
一方、図1の例において配線基板1の第2面1s側の最も外側の導体層である導体層21は、導体パッド73を含んでいる。導体パッド73は、配線基板1の外部の導電体(図示せず)に接続される導体パッド(第3導体パッド)である。導体パッド73と接続される外部の導電体は、例えば、第1部品E1及び第2部品E2と同様に半導体集積回路装置のような電子部品の電極であり得る。導体パッド73は、半導体集積回路装置に限らず、任意の電子部品の電極や、電子機器のマザーボードのような配線基板1以外の配線基板のパッド、又は任意の導電性の機構部品などと、接続され得る。
図1の例では、導体層25の導体パッド71と導体層21の導体パッド73とが、積層されている複数のビア導体4(所謂スタックビア導体)を介して接続されている。同様に、導体パッド72と導体パッド73とが、積層されている複数のビア導体4を介して接続されている。そのため、導体パッド71及び導体パッド72と、導体パッド73とが、略最短距離で接続されている。従って、配線基板1の使用時には、第1部品E1及び第2部品E2と、例えばマザーボードのような導体パッド73と接続される部材とが、短い経路で接続され得る。そのため意図通りの電気的特性が得られ易いと考えられる。なお、図1の例と異なり、導体パッド71及び導体パッド72のいずれか一方だけが、所謂スタックビア導体を介して導体パッド73と接続されていることもあり、導体パッド71、72のいずれもが導体パッド73と接続されていないこともある。
図2には、導体層24が含む複数の配線パターン14が破線で示されている。図2に示されるように、複数の配線パターン14は、それぞれ、複数の導体パッド71の1つの真下と、複数の導体パッド72の1つの真下との間に延びている。そして、各配線パターン14の両端は、それぞれ、ビア導体4を介して、導体パッド71又は導体パッド72に接続されている。すなわち、複数の導体パッド71のいずれかと、複数の導体パッド72のいずれかとは、配線パターン14を介して接続されている。
このように、実施形態の配線基板1が含む複数の導体層(図1の例では導体層21~25)は、導体パッド71と導体パッド72とを接続する配線パターンを含む導体層(図1及び図2の例では配線パターン14を含む導体層24)を含んでいる。なお、実施形態の説明では、第1部品E1が搭載される導体パッド71のような第1導体パッドと、第2部品E2が搭載される導体パッド72のような第2導体パッドとを接続する、配線パターン14のような配線パターンは、他の配線パターンとの区別のために適宜「第1配線パターン」とも称される。また、「第1配線パターン」を含む導体層24のような導体層は、他の導体層との区別のために適宜「第1導体層」とも称される。
前述したように、導体パターン16及び導体パターン17も、導体パッド71と導体パッド72とを接続している。導体パターン16、17は、所謂グランドプレーンや電源プレーンとして機能する、又は配線パターン14のシールドとして機能する、所謂ベタパターンであり得る。しかし、導体パターン16、17は、配線パターン14のように電気信号を伝播させる配線パターンであってもよい。導体パターン16、17が配線パターンである場合、導体パターン16、17も、それぞれ「第1配線パターン」であり得る。配線パターン12、配線パターン13、及び、配線パターン15も、それぞれが導体パッド71と導体パッド72とを接続していてもよく、その場合は、配線パターン12、13、15も「第1配線パターン」であり得る。従って、導体層22、23、25も、それぞれ「第1導体層」であり得る。すなわち、実施形態の配線基板は「第1配線パターン」を含む1以上の任意の数の「第1導体層」を含み得る。また「第1導体層」は1以上の任意の数の「第1配線パターン」を含み得る。
そして実施形態の配線基板において、配線基板1の導体層24のような「第1導体層」における第1面1f側の表面24aは、研磨で仕上げられた状態を有する研磨面であってもよい。そのため表面24aは、例えば、金属の析出によって形成されたままのめっき膜の面粗度よりも低い面粗度を有し得る。そのため、導体層24が含む配線パターン14などでは、高周波信号の伝送において見られる表皮効果による実質的な導体抵抗の増大による信号伝送特性の低下や電圧降下の増大が生じ難いと考えられる。例えば、導体層24のような「第1導体層」が第1面1f側の表面として有する研磨面は、0.3μm以下の算術平均粗さを有し得る。そのような面粗度が得られていると、上記のような伝送特性に関する好ましい効果が得られることがある。
また、研磨面である表面24aは、導体層24全体に渡って均一な高さ(例えば第2面1sからの距離)を有し易い。そのため、導体層24上に形成されるビア導体4の高さも揃いやすく、さらにその上に形成される導体ポスト5の高さも揃い易い。結果として、第1部品E1及び/又は第2部品E2が安定して配線基板1に搭載されると考えられる。また、表面24aが研磨面であると、配線パターン14などの厚さが、その全長に渡って略一定になり易く、もって、配線パターン14の特性インピーダンスに変動が生じ難い。そのため、配線パターン14における反射損失が抑制されることがある。
図3に示されるように、配線基板1の導体層24が含む配線パターン14は、配線幅W1、及び隣接する配線パターン14との間に間隔Gを有している。本実施形態では、配線パターン14のような導体パッド71と導体パッド72とを接続する配線パターンを含む導体層24のような「第1導体層」は、実施形態の配線基板が含む配線パターンの中で、比較的微細なピッチで配置される配線パターンを含んでいる。本実施形態の配線基板において「第1導体層」が含む配線パターンの配線幅W1の最小値は1μm以上、3μm以下であり、その配線パターン同士の間隔Gの最小値は1μm以上、3μm以下である。すなわち、「第1導体層」は、3μm以下の配線幅を有し、且つ、隣接する配線パターンとの間に3μm以下の間隔を有する配線パターンを含んでいる。図1~図3の例では、第1配線パターンである配線パターン14の配線幅W1が1μm以上、3μm以下であり、配線パターン14同士の間隔Gが1μm以上、3μm以下である。
本実施形態では、導体層24のような「第1導体層」が、このように微細な最小配線幅及び微細な最小配線間隔を有する配線パターンを含み、特に、配線パターン14のような「第1配線パターン」が微細な最小配線幅及び微細な最小配線間隔を有している。そのため、第1部品E1と第2部品E2とが、占有面積の小さい複数の信号線路で接続されると考えられる。従って、実施形態の配線基板1は、従来の配線基板と比べて小さく実現され得ることがある。また、部品と接続される導体パッド間に、このように微細な配線幅及び配線間隔の配線パターンを有する実施形態の配線基板の設計では、2つの部品の配置に関する自由度が高いことがある。
加えて、本実施形態では、このように微細な配線幅を有し得る配線パターン14のような「第1配線パターン」は、配線幅W1よりも大きな厚さTを有している。そのため、本実施形態において第1配線パターンは、比較的大きなアスペクト比(第1配線パターンの厚さT/第1配線パターンの幅W1)を有している。具体的には、配線パターン14のような「第1配線パターン」のアスペクト比は2.0以上、4.0以下である。このようなアスペクト比を有する第1配線パターンは、小さな配線幅の割に低い導体抵抗を有し得る。そのため、導体パッド71と導体パッド72とを接続する配線パターン14の挿入損失が低いと考えられる。そのため、第1部品E1と第2部品E2との間で、少ない伝送損失で信号を伝播させることができ、すなわち良好な伝送効率が得られることがある。また、第1部品E1と第2部品E2とを接続する信号線路において所望の特性インピーダンスがされ易く、さらに挿入損失を低減し得ることがある。
図1~図3の例において第1配線パターンである配線パターン14の厚さT、すなわち、第1導体層である導体層24の厚さは、4μm以上、7μm以下であり得る。このような厚さが得られていると、実施形態の配線基板の厚さを顕著に増大させずに、前述したような挿入損失の低減などの効果が得られることがある。
前述したように、本実施形態では、導体層22~25のいずれもが、比較的微細なピッチで配置される配線パターン14のような配線パターンを含み得る。そのため、小さなピッチで並ぶビア導体4、すなわち、小さな幅を有するビア導体4が好ましいことがあり、その観点から、大きなアスペクト比を有するビア導体4が好ましいことがある。実施形態の配線基板1では、ビア導体4のアスペクト比は、例えば、0.5以上、1.0以下であり得る。微細なピッチで並ぶ配線パターン14のような配線パターンが、その配線パターンを含む導体層と異なる導体層の配線パターンと、導体層間の接続部においても比較的微細なピッチを保って接続され得ることがある。なお、ビア導体4のアスペクト比は、図3に示される、(ビア導体4によって接続される2つの導体層のZ方向における間隔D)/(第1面1f側の導体層との界面におけるビア導体4の幅W2)である。
前述したように、配線基板1では、導体層22、23、25も「第1導体層」であり得る。従って、実施形態の配線基板1が含む複数の導体層のうちの第2面1s側の最も外側の導体層(図1~図3の例における導体層21)を除く全てにおいて、第1面1f側の表面が研磨面であってもよい。各導体層において、前述したような良好な伝送特性などの効果が得られることがある。また、前述したように、導体層22、23、25も、導体層24の配線パターン14のような「第1配線パターン」を含み得る。従って、実施形態の配線基板1が含む複数の導体層のうちの第2面1s側の最も外側の導体層を除く全てが、1μm以上、3μm以下の配線幅及び2.0以上、4.0以下のアスペクト比を有する配線パターンを含んでいてもよい。さらに、第2面1s側の最も外側の導体層を除く全ての導体層が、隣接する配線パターンとの間に1μm以上、3μm以下の間隔を有する配線パターンを含んでいてもよい。各導体層において挿入損失の小さい配線パターンが得られ、加えて、実施形態の配線基板が、一層高い自由度の下で設計され、そして従来の配線基板と比べて一層小さく実現され得ることがある。
絶縁層31~34は、2つの導体層の間に介在する層間絶縁層である。絶縁層31~34は、それぞれ、樹脂40と無機粒子50によって形成されている。樹脂40は絶縁性樹脂である。絶縁性樹脂としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)、又はフェノール樹脂のような熱硬化性樹脂、及び、フッ素樹脂、液晶ポリマー(LCP)、フッ化エチレン(PTFE)樹脂、ポリエステル(PE)樹脂、及び変性ポリイミド(MPI)樹脂のような熱可塑性樹脂が例示される。無機粒子50はフィラーとして機能する。無機粒子50は例えばシリカやアルミナである。絶縁層31~34は、図示されないガラス繊維などの補強材(芯材)を含んでいてもよい。しかし、補強材を含まない方が、微細なピッチで並ぶ配線パターンの形成の容易性の面で、好ましいことがある。
絶縁層31~34に含まれる無機粒子50としては、粒径(無機フィラーの表面上の2点間の最長距離)の小さな無機フィラーが好ましいと考えられる。無機粒子50の粒径は1μm以下であることが好ましい。各絶縁層に含まれる無機粒子50の粒径が小さいと、例えば、配線パターン14のように、微細なピッチで並ぶ配線パターン間においても、無機粒子50に沿ったリーク経路などによる短絡不良が生じ難いことがある。また、微小なビア導体4の形成などが容易なことがある。
絶縁層31~34の第1面1f側の表面(上面)は、樹脂40のみで形成されている。絶縁層31~34の上面から無機粒子50は露出しない。絶縁層31~34の上面は無機粒子50の表面を含まない。絶縁層31~34の上面には凹凸が形成されていない。絶縁層31~34の上面は荒らされていない。絶縁層31~34の上面は平滑に形成されている。
一方、絶縁層31~34のうち、ビア導体4用の開口3の内壁面には無機粒子50が露出する。開口3の内壁面は無機粒子50の表面を含む。開口3の内壁面は凹凸を有する。開口3の内壁面は樹脂40の露出面と無機粒子50の露出面で形成される。
絶縁層31~34の厚さは、それぞれの上面に設けられる導体層22~25の厚さの2倍以上である。絶縁層31~34の厚さは、上面と直下の導体層21~24の上面の間の距離である。例えば絶縁層34の厚さは、上面と導体層24の上面の間の距離(図3中の距離D)である。
また、配線基板1に含まれる導体層21~25それぞれが含む配線パターンにおいて良好な高周波信号の伝送特性を得るべく、低い誘電率及び誘電損失を有している絶縁層31~34が好ましい。例えば、5.8GHzの周波数において絶縁層31~34それぞれの比誘電率は、3.0以上、4.0以下程度であり、誘電正接は、0.001以上、0.005以下程度である。
導体層25を覆う絶縁層35は、ソルダーレジストとして機能する絶縁層である。絶縁層35は、絶縁層31~34と主成分又は添加剤が異なる材料で形成されている。例えば絶縁層35は、感光剤を含むエポキシ樹脂又はポリイミド樹脂などを用いて形成されていてもよい。他の例では、絶縁層35は、絶縁層31~34と同様の絶縁性樹脂を用いて形成されてもよい。
導体層21~25、ビア導体4、及び導体ポスト5は、例えば銅又はニッケルなどの任意の金属を用いて形成されている。
図3の例において、導体層21は、例えば電解めっき膜からなる1層の金属膜で形成されている。導体層21は絶縁層31に埋め込まれて第2面1s側の表面だけを露出させている。一方、導体層22~25、及び導体ポスト5は、それぞれ、シード層20aと、シード層20a上に形成されている電解めっき層20bとを含んでいる。電解めっき層20bは、全面的に、シード層20aの上に、すなわち、配線基板1の第1面1f側に形成されている。電解めっき層20bにおける第1面1f側の表面が、前述した導体層22~25それぞれが有し得る研磨面である。
シード層20aは、スパッタリングによって形成される金属膜(スパッタ膜)からなる。電解めっき層20bは、シード層20aを給電層として用いる電解めっきによって形成される金属膜からなる。シード層20aは、電解めっき層20bと、各導体層の下側の各絶縁層との間に介在している。シード層20aがスパッタ膜からなる場合、導体層22~25及び導体ポスト5それぞれと絶縁層31~35それぞれとの強固な密着性が得られていることがある。また、導体層22~25及び導体ポスト5それぞれの上面の平坦性が高いことがある。
図3に示されるように、機能層6も多層構造を有し得る。図3の例において機能層6は、導体ポスト5における導体層25と反対側の端面(上面)上に直接形成されている下層61と、下層61上に形成されている上層62とを有している。上層62は、例えば、すず、パラジウム、金、又はこれらの合金によって形成されている。上層62は、導体ポスト5の保護膜、及び/又は、導体ポスト5と第1部品E1又は第2部品E2(図1参照)との接合材として機能する。下層61は、例えばニッケルなどの適切な性状を有する金属で形成されており、上層62と導体ポスト5との間のバリア膜及び/又は両者の密着性の強化膜として機能し得る。
図4には、本実施形態の配線基板1の変形例である配線基板1aが示されている。図4は、配線基板1aにおける、図1に示される配線基板1の断面図と同様の箇所での断面図である。図4に示されるように、配線基板1aは、図1の例の配線基板1に加えて、支持体8を含んでいる。図4の例の配線基板1aは、支持体8を備えている点を除いて、図1の例の配線基板1と同様の構造を有している。従って、既に説明された図1の配線基板1の各構成要素と共通の構成要素には、図4において、図1に付されている符号と同じ符号が付されるか適宜省略され、それらの構成要素についての説明は省略される。
図4に示されるように、支持体8は、図1の例の配線基板1の第2面1sに付着している。換言すると、支持体8の一面上に配線基板1が形成されている。図4の例の支持体8は、基材81と、基材81の両面それぞれに積層されている第1金属膜層82と、第1金属膜層82上に形成されている剥離層83と、剥離層83上に積層されている第2金属膜層84と、を含んでいる。
基材81は、例えば、適切な剛性を有するガラス、シリコンなどの無機素材、又は、ガラス繊維などの補強材に含侵されたエポキシ樹脂などの有機素材からなる。第1金属膜層82及び第2金属膜層84は、例えば、銅、又は銅/チタン合金、などの任意の金属で構成され得る。剥離層83は、第1金属膜層82と第2金属膜層84同士を、所定の状況下で付着させることができ、そして、特定の処理を受けることによって、付着している第1金属膜層82と第2金属膜層84とを分離させることが可能な任意の材料で形成されている。例えば、特定の処理によって、軟化又は脆弱化したり、粘着性を喪失したりする材料が、剥離層83に用いられる。剥離層83は、例えば加熱によって軟化する熱可塑性の接着剤や、紫外線の照射によって変質する感光性の接着剤などで形成され得る。なお、絶縁層31と第2金属膜層84とは、例えば絶縁層31の形成時の絶縁層31自身の粘着性によって付着しており、導体層21と第2金属膜層84とは、例えばめっきによる導体層21の形成時の金属間結合によって付着している。
支持体8は、配線基板1よりも高い剛性を有している。そのため支持体8によって配線基板1が支持される。従って、図4の例の配線基板1aには、安定して、第1部品E1及び第2部品E2(図1参照)のような部品が実装され得る。さらに、実装された部品の樹脂などによる封止も容易に行われ得る。配線基板1を含む、例えばマルチチップパッケージデバイスのような、高集積度且つ小型の半導体集積回路装置が容易に製造されると考えられる。なお、部品実装後又は封止後に、例えば前述した加熱や紫外線照射などの適切な処理を経て第1金属膜層82と第2金属膜層84とが剥離層83を境に分離される。配線基板1側に残る第2金属膜層84は、例えばエッチングなどによって除去され得る。図4に例示の支持体8は、本実施形態の配線基板1aが含み得る支持体の一例に過ぎない。配線基板1を支持し得る、任意の材料、構造、及び形体の部材が、支持体8として用いられ得る。
[実施形態の配線基板1の製造方法]
つぎに、図5A~図5Jを参照して、図1に例示の配線基板1が製造される場合を例に、本実施形態の配線基板を製造する方法の一例が説明される。なお、先に為された配線基板1の各構成要素の材料の説明と異なる説明がない限り、各構成要素は、各構成要素について先に説明された材料のいずれかを用いて形成され得る。
つぎに、図5A~図5Jを参照して、図1に例示の配線基板1が製造される場合を例に、本実施形態の配線基板を製造する方法の一例が説明される。なお、先に為された配線基板1の各構成要素の材料の説明と異なる説明がない限り、各構成要素は、各構成要素について先に説明された材料のいずれかを用いて形成され得る。
図5Aに示されるように、支持体8が用意され、その一面8aに導体層21が形成される。図5Aに示される例では、先に参照された図4に例示の支持体8が用意されている。すなわち、図5Aの例では、先に説明されたように、基材81と、第1金属膜層82と、剥離層83と、第2金属膜層84と、を含む支持体8が用意されている。
導体層21は、例えば、電解めっきを用いるパターンめっきによって形成される。支持体8の一面8aを構成する第2金属膜層84上に、導体層21に含まれるべき導体パッド73などの導体パターンの形成位置に応じた開口を有するめっきレジスト(図示せず)が設けられる。そして、第2金属膜層84を給電層として用いる電解めっきによって、めっきレジストの開口内に銅などの金属が析出され、その析出される金属からなる導体パターンを含む導体層21が形成される。その後めっきレジストが除去される。なお、めっきレジストの除去の前に導体層21の上面(支持体8と反対側の表面)が、例えば化学機械研磨(CMP:Chemical Mechanical Polishing)などの任意の方法により研磨されてもよい。導体層21においても、前述したように良好な伝送特性が得られることがある。この研磨の際には、除去される前のめっきレジストの上面付近が、導体層21の上面と共に研磨されてもよい。
図5Bに示されるように、第2金属膜層84と導体層21上に絶縁層31と保護膜90が形成される。絶縁層31の下面が第2金属膜層84の上面と対向している。絶縁層31の上面(第1面1f側の表面)上に保護膜90が形成されている。絶縁層31の上面は樹脂40のみで形成されている。絶縁層31の上面から無機粒子50は露出しない。絶縁層31の上面は無機粒子50の表面を含まない。絶縁層31の上面には凹凸が形成されていない。なお、図5B、及び、以下で参照される図5C~図5Jでは、支持体8の一面8a側と反対側の描写は省略されている。しかし、支持体8の一面8a側と反対側においても、図5Aに示される工程で導体層21が形成され、さらに、図5B~図5Jを参照して説明される処理や各構成要素の形成が行われてもよい。
保護膜90は絶縁層31の上面を完全に覆っている。保護膜90の例は、ポリエチレンテレフタレート(PET)製のフィルムである。保護膜90と絶縁層31との間に離型剤(図示しない)が形成されている。
図5Cに示されるように、保護膜90の上からレーザ光Lが照射される。レーザ光Lは保護膜90と絶縁層31を同時に貫通する。導体層21のパッドに至るビア導体用の開口3が形成される。レーザ光Lは例えばUVレーザ光、CO2レーザ光である。開口3によりパッドが露出される。開口3が形成される時、絶縁層31の上面は保護膜90で覆われている。そのため、開口3が形成される時、樹脂が飛散しても、絶縁層31の上面に樹脂が付着することが抑制される。
その後、開口3内が洗浄される。開口3内を洗浄することにより開口3形成時に発生する樹脂残渣が除去される。開口3内の洗浄はプラズマによって行われる。即ち洗浄はドライプロセスで行われる。洗浄はデスミア処理を含む。プラズマにより、樹脂40が選択的に除去される。プラズマは無機粒子50より樹脂40を早く除去する。開口3の内壁面はプラズマで荒らされる。
開口3内を洗浄することにより、開口3の内壁面には無機粒子50が露出する(図5C)。開口3の内壁面は無機粒子50の表面を含む。開口3の内壁面には凹凸が形成される。一方、絶縁層31の上面は保護膜90で覆われている。絶縁層31の上面はプラズマの影響を受けない。絶縁層31の上面は樹脂40のみで形成されている。絶縁層31の上面から無機粒子50は露出しない。絶縁層31の上面は無機粒子50の表面を含まない。絶縁層31の上面には凹凸が形成されない。絶縁層31の上面は平滑に形成されている。
図5Dに示されるように、絶縁層31から保護膜90が除去される。保護膜90除去後、絶縁層31の上面を荒らすことは行われない。
図5Eに示されるように、絶縁層31の上面上にシード層20aが形成される。シード層20aはスパッタリングによって形成される。シード層20aの形成はドライプロセスで行われる。シード層20aは開口3から露出するパッドの上面と開口3の内壁面にも形成される。シード層20aは銅で形成される。シード層20aはニッケルで形成されてもよい。スパッタリングでシード層20aが形成されると、絶縁層31との間で高い密着性を示すシード層20aが形成されることがある。シード層20aの一部は、絶縁層31上に形成される導体層22のシード層20a(図3参照)となり得る。
図5Fに示されるように、シード層20a上に、開口R11を有するめっきレジストR1が設けられる。めっきレジストR1は、例えばシード層20a上へのドライフィルムレジストのラミネートにより形成され、開口R11は、例えばフォトリソグラフィ技術により形成される。開口R11は、絶縁層31上に形成される導体層22(図3参照)が含むべき導体パターンに対応するパターンで形成される。
導体層22に含まれる配線パターン12(図3参照)などの各導体パターンは、前述したように、3μm以下の配線幅を有することがある。各開口R11は、各開口R11内に形成される配線パターン12などの各導体パターンが有するべき配線幅に応じた開口幅で形成される。また、前述したように、導体層22の配線パターンは、2.0以上、4.0以下のアスペクト比を有することがある。従って、図5Fに例示の方法では、好ましくは、形成される配線パターンが有するべきアスペクト比を満たす配線パターンの厚さ(高さ)以上の厚さ(高さ)を有するめっきレジストR1が形成される。
シード層20aを給電層として用いる電解めっきによって、例えば銅やニッケルなどからなる電解めっき層20bがめっきレジストR1の開口R11内に形成される。電解めっき層20bの一部は、絶縁層31上に形成される導体層22の電解めっき層20b(図3参照)となり得る。絶縁層31の開口3内にはビア導体4が形成される。電解めっき層20bは、図5Fの例のように、開口R11内を全て充填し、さらにめっきレジストR1の上面よりも上側に向かって突出する湾曲した上面を有するように形成されてもよい。所望の厚さ及びアスペクト比を有する導体パターンをより確実に形成し得ることがある。
図5Gに示されるように、電解めっき層20bの上面側の一部が研磨によって除去される。少なくともめっきレジストR1の上面からの電解めっき層20bの突出部分は除去される。電解めっき層20bは、シード層20aとの合計の厚さが、絶縁層31上に形成される導体層22(図5E参照)に求められる厚さに達するまで、例えば、7μm以下となるように研磨される。図5Dの例のように、めっきレジストR1の上面側の一部も電解めっき層20bの一部と共に除去されてもよい。電解めっき層20bの研磨は、例えばCMPなどの任意の方法により行われる。研磨の結果、電解めっき層20bの上面は、0.3μm以下の算術平均粗さを有し得る。
電解めっき層20bの研磨後、めっきレジストR1が除去される。さらに、シード層20aのうちの電解めっき層20bに覆われていない部分が、例えばクイックエッチングなどによって除去される。
その結果、図5Hに示されるように、配線パターン12などの互いに分離された所定の導体パターンを含む導体層22が得られる。
図5Iに示されるように、絶縁層31及び導体層22の上に、絶縁層32~34及び導体層23~25が交互に形成される。絶縁層32~34は、例えば絶縁層31の形成方法と同様の方法で形成され得る。また、導体層23~25は、例えば導体層22の形成方法と同様の方法で形成され得る。導体層23~25は、それぞれ、導体層22に対するめっきレジストR1(図5C参照)のような、配線パターン13~15などの各導体層が含むべき導体パターンに対応する開口を有するめっきレジストを用いて形成される。
図5Jに示されるように、導体層25及び絶縁層34の上に絶縁層35が形成される。絶縁層35は、ソルダーレジストとして機能する絶縁層である。絶縁層35は、例えば、感光剤を含むエポキシ樹脂又はポリイミド樹脂などを用いたスプレーイングやカーテンコーティングなどの方法で形成される。導体ポスト5(図5J参照)が形成される。導体ポスト5は、例えばセミアディティブ法などの一般的な導体層の形成方法によって形成され得る。導体ポスト5の形成の際は、先に説明された導体層22の形成方法と同様の研磨を含む。
導体ポスト5の上に機能層6が形成される。機能層6は、例えば電解めっきによって形成される。例えば、ニッケル、すず、パラジウム、又は金などからなる1層又は2層以上の金属膜が、機能層6として形成される。電気的に分離された個々の導体ポスト5と機能層6が得られる。
支持体8が除去される。例えば、加熱や紫外線の照射などによって、支持体8に備えられている剥離層83の粘着性が喪失されたり、剥離層83自体が軟化している状態で、基材81及び第1金属膜層82が、第2金属膜層84から引き離される。その後、第2金属膜層84が、エッチングなどによって除去される。導体層21及び絶縁層31における導体層22と反対側の表面が露出する。以上の工程を経ることによって図1の例の配線基板1が完成する。
なお、図4に例示の配線基板1aが製造される場合は、導体層25及び絶縁層34の上に絶縁層35、導体ポスト5、機能層6が形成される工程までを経ることによって配線基板1aが完成する。
図6には、図4に例示の配線基板1aを用いた電子部品(マルチチップパッケージデバイス)の製造工程内の状態の一例が示されている。図6に示されるように、マルチチップパッケージデバイスEMの製造工程では、配線基板1aに、例えばマイコンやメモリなどである第1部品E1及び第2部品E2が、リフロー処理やフリップチップボンディングなどによって実装される。すなわち、支持体8を備えたままの配線基板1aに第1部品E1及び第2部品E2が実装される。導体層25などの各導体層及び絶縁層35などの各導体層が支持体8に支持されているので、安定した状態で第1部品E1及び第2部品E2を実装することができる。従って、第1部品E1及び第2部品E2と配線基板1aとが良好な品質と高い信頼性を備えて接続され得ると考えられる。
図6の例では、さらに、エポキシ樹脂などを含むモールド樹脂Mによって第1部品E1及び第2部品E2が封止されている。第1部品E1及び第2部品E2は例えばトランスファモールドやコンプレッションモールドによって封止される。この封止工程も、配線基板1aが支持体8を備えた状態で行われ得る。そのため、封止時の部品実装済み配線基板1aの取り扱いが容易であり、成型機内での配線基板1aの挙動も少なく安定した状態で第1部品E1及び第2部品E2が封止されると考えられる。従って、樹脂封止に関する不具合の発生が少ないと考えられる。
実施形態の配線基板1、1a(図1、図4)では、絶縁層31~34の第1面1f側の表面(上面)は樹脂40で形成されている。絶縁層31~34の上面には無機粒子50が露出しない。絶縁層31~34の上面には凹凸が形成されない。絶縁層31~34の上面近傍部分の比誘電率の標準偏差が大きくなることが抑制される。絶縁層31~34の上面の比誘電率は場所によって大きく変わらない。導体層22(23、24、25)が含む複数本の配線パターン12(13、14、15)のそれぞれが絶縁層31(32、33、34)の上面に接していても、隣り合う2本の配線パターン12(13、14、15)間の電気信号の伝搬速度の差を小さくすることができる。即ち、第1信号配線12a(13a、14a、15a)と第2信号配線12b(13b、14b、15b)の間の電気信号の伝搬速度の差を小さくすることができる。そのため、実施形態の配線基板1、1aではノイズが抑制される。実施形態の配線基板1、1aにロジックICである第1部品E1及び第2部品E2が実装されても、第1信号配線12a(13a、14a、15a)で伝達されるデータと第2信号配線12b(13b、14b、15b)で伝達されるデータがロジックICにほぼ遅延なく到達する。ロジックICの誤動作を抑制することができる。第1信号配線12a(13a、14a、15a)の長さと第2信号配線12b(13b、14b、15b)の長さが5mm以上であっても、伝搬速度の差を小さくすることができる。第1信号配線12a(13a、14a、15a)の長さと第2信号配線12b(13b、14b、15b)の長さが10mm以上、20mm以下であっても、ロジックICの誤動作を抑制することができる。高い品質を有する配線基板1、1aが提供される。
実施形態の配線基板1、1a(図1、図4)では、絶縁層31~34の厚さは、それぞれの上面に設けられる導体層22~25の厚さの2倍以上である。配線基板1、1aがヒートサイクルを受けると、開口3の内壁面とビア導体4の間に加わるストレスは、絶縁層31~34の上面と導体層22~25の間に加わるストレスより大きいと考えられる。また、開口3の内壁面は凹凸を有する。そのため、開口3の内壁面とビア導体4間の密着強度は、絶縁層31~34の上面と導体層22~25間の密着強度より高い。ビア導体4が絶縁層31~34から剥離し難い。導体層22~25が絶縁層31~34から剥離し難い。
実施形態の配線基板1、1a(図1、図4)では、導体層22~25のシード層20aはスパッタリングで形成される(図5E)。シード層20aを形成する粒子は絶縁層31~34の上面と垂直に衝突する。そのため、絶縁層31~34とシード層20aとの密着強度は高い。一方、シード層20aを形成する粒子と開口3の内壁面は斜めに衝突する。ただし、開口3の内壁面は凹凸を有する。そのため、シード層20aと開口3の内壁面間の密着強度は高い。絶縁層31~34が凹凸を有していなく、且つ、開口3の内壁面が凹凸を有しても、導体層22~25と絶縁層31~34の上面との間の密着強度とビア導体4と開口3の内壁面との間の密着強度の差を小さくすることができる。導体層22~25と絶縁層31~34の上面との間の界面にストレスが集中し難い。ビア導体4と開口3の内壁面との間の界面にストレスが集中し難い。配線基板1、1aがヒートサイクルを受けても、ビア導体4が絶縁層31~34から剥離し難い。高い品質を有する配線基板1、1aが提供される。
実施形態の配線基板は、各図面に例示される構造、並びに、本明細書において例示される構造、形状、及び材料を備えるものに限定されない。前述したように、実施形態の配線基板は、任意の数の導体層及び絶縁層を含み得る。実装部品が搭載される導体パッド同士を接続する配線パターン(第1配線パターン)は、1以上の任意の数の導体層に形成され得る。図1に例示の配線基板1が備える導体ポスト5及び機能層6は、実施形態の配線基板に必ずしも備えられない。図4などに例示の支持体8は、図4などに示される構造を必ずしも有しない。支持体8は、実施形態の配線基板に含まれる導体層及び絶縁層を少なくとも製造工程において求められる安定性で支持することができ、且つ、所望の時期に意図的に除去できるものであれば、その構造や材料について特に限定されない。
1、1a:配線基板
1f:第1面
1s:第2面
3:開口
4:ビア導体
8:支持体
12~15:配線パターン
12a、13a、14a、15a:第1信号配線
12b、13b、14b、15b:第2信号配線
20a:シード層
20b:電解めっき層
21~25:導体層
31~35:絶縁層
40:樹脂
50:無機粒子
71:導体パッド(第1導体パッド)
72:導体パッド(第2導体パッド)
73:導体パッド(第3導体パッド)
E1:第1部品
E2:第2部品
1f:第1面
1s:第2面
3:開口
4:ビア導体
8:支持体
12~15:配線パターン
12a、13a、14a、15a:第1信号配線
12b、13b、14b、15b:第2信号配線
20a:シード層
20b:電解めっき層
21~25:導体層
31~35:絶縁層
40:樹脂
50:無機粒子
71:導体パッド(第1導体パッド)
72:導体パッド(第2導体パッド)
73:導体パッド(第3導体パッド)
E1:第1部品
E2:第2部品
Claims (15)
- 第1面及び前記第1面の反対面である第2面を有していて、
交互に積層されている複数の導体層及び複数の絶縁層と、
前記複数の絶縁層のいずれかに設けられた開口内に形成され、前記複数の導体層の各導体層同士を接続するビア導体と、を含む配線基板であって、
前記複数の導体層のうちの前記第1面側の最も外側の導体層は、第1部品が搭載される第1導体パッド、及び、第2部品が搭載される第2導体パッドを含み、
前記複数の導体層は、前記第1導体パッドと前記第2導体パッドとを接続する第1配線パターンを含む第1導体層を含み、
前記複数の絶縁層は、無機粒子と樹脂によって形成されており、
前記複数の導体層で覆われる前記複数の絶縁層の前記第1面側の表面は、前記樹脂で形成されている。 - 請求項1の配線基板であって、前記開口の内壁面は前記樹脂と前記無機粒子の表面で形成されている。
- 請求項1の配線基板であって、前記複数の絶縁層の厚さは前記複数の導体層の厚さの2倍以上である。
- 請求項1の配線基板であって、前記複数の導体層は、シード層と前記シード層上に形成されている電解めっき層によって形成されており、前記シード層はスパッタリングによって形成されている。
- 請求項1の配線基板であって、前記複数の導体層は、第1信号配線と第2信号配線によって形成されるペア配線を含んでいる。
- 請求項1の配線基板であって、前記複数の絶縁層の前記第1面側の表面は前記無機粒子の表面を含まない。
- 請求項6の配線基板であって、前記複数の絶縁層の前記第1面側の表面は前記樹脂のみで形成されている。
- 請求項6の配線基板であって、前記複数の絶縁層の前記第1面側の表面から前記無機粒子は露出しない。
- 請求項1の配線基板であって、前記第1導体層に含まれる配線パターンの最小の配線幅は3μm以下であり、前記第1導体層に含まれる配線パターン同士の最小の間隔は3μm以下である。
- 請求項1の配線基板であって、前記第1配線パターンのアスペクト比は2.0以上、4.0以下である。
- 請求項1の配線基板であって、前記第1配線パターンの配線幅は3μm以下であり、前記第1配線パターン同士の間隔は3μm以下である。
- 請求項11の配線基板であって、前記第1配線パターンの厚さは7μm以下である。
- 請求項1記載の配線基板であって、前記ビア導体のアスペクト比は、0.5以上、1.0以下である。
- 請求項1の配線基板であって、さらに、前記第2面に付着している支持体を含んでいる。
- 請求項1の配線基板であって、前記複数の導体層のうちの前記第2面側の最も外側の導体層は、外部の導電体に接続される第3導体パッドを含み、前記第1導体パッド及び前記第2導体パッドのいずれか一方又は両方と前記第3導体パッドとが、積層されている複数の前記ビア導体を介して接続されている。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022196885A JP2024082784A (ja) | 2022-12-09 | 2022-12-09 | 配線基板 |
US18/522,588 US20240196526A1 (en) | 2022-12-09 | 2023-11-29 | Wiring substrate |
CN202311667230.9A CN118175730A (zh) | 2022-12-09 | 2023-12-06 | 布线基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022196885A JP2024082784A (ja) | 2022-12-09 | 2022-12-09 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024082784A true JP2024082784A (ja) | 2024-06-20 |
Family
ID=91347665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022196885A Pending JP2024082784A (ja) | 2022-12-09 | 2022-12-09 | 配線基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240196526A1 (ja) |
JP (1) | JP2024082784A (ja) |
CN (1) | CN118175730A (ja) |
-
2022
- 2022-12-09 JP JP2022196885A patent/JP2024082784A/ja active Pending
-
2023
- 2023-11-29 US US18/522,588 patent/US20240196526A1/en active Pending
- 2023-12-06 CN CN202311667230.9A patent/CN118175730A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN118175730A (zh) | 2024-06-11 |
US20240196526A1 (en) | 2024-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9232657B2 (en) | Wiring substrate and manufacturing method of wiring substrate | |
US8829355B2 (en) | Multilayer printed wiring board | |
US9119319B2 (en) | Wiring board, semiconductor device, and method for manufacturing wiring board | |
US9536801B2 (en) | Electronic component having encapsulated wiring board and method for manufacturing the same | |
US9167692B2 (en) | Wiring board, semiconductor device, and method of manufacturing wiring board | |
US8395054B2 (en) | Substrate for mounting semiconductor element and method for manufacturing substrate for mounting semiconductor element | |
JP3853219B2 (ja) | 半導体素子内蔵基板および多層回路基板 | |
JP2012044158A (ja) | 多層配線基板及びその製造方法 | |
JP2010283396A (ja) | 多層プリント配線板 | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
TW201524283A (zh) | 印刷電路板及其製造方法與使用其之半導體封裝件 | |
US8441133B2 (en) | Semiconductor device | |
KR100327887B1 (ko) | 전자회로부품탑재용기판 | |
JP6721143B2 (ja) | プリント回路基板及びその製造方法 | |
JP2004134679A (ja) | コア基板とその製造方法、および多層配線基板 | |
JP2004095854A (ja) | 多層配線基板 | |
JP2024082784A (ja) | 配線基板 | |
US11363719B2 (en) | Wiring substrate and component built-in wiring substrate | |
JP2002270991A (ja) | プリント配線板及びプリント配線板の製造方法 | |
US20240021532A1 (en) | Wiring substrate | |
KR100547349B1 (ko) | 반도체 패키지 기판 및 그 제조 방법 | |
US20240049398A1 (en) | Wiring substrate and method for manufacturing wiring substrate | |
JP2024031606A (ja) | 配線基板 | |
US20240030144A1 (en) | Wiring substrate | |
US11979985B2 (en) | Printed circuit board |