JP2024058805A

JP2024058805A - Radiation imaging apparatus, radiation imaging system, and method for controlling radiation imaging apparatus

Info

Publication number: JP2024058805A
Application number: JP2022166135A
Authority: JP
Inventors: 秀彦齋藤
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2022-10-17
Filing date: 2022-10-17
Publication date: 2024-04-30

Abstract

【課題】製造バラツキや発熱に伴う時定数の変化による画素の電圧が安定するまでの時間の変化に対応できるようにする。【解決手段】放射線撮像装置は、各々が、放射線を電荷信号に変換し、前記変換された電荷信号を容量にサンプルホールドする複数の画素と、前記サンプルホールドのサンプル期間に、前記容量の電圧を読み出す読み出し手段とを有する。【選択図】図４The present invention aims to accommodate changes in the time it takes for pixel voltages to stabilize due to manufacturing variations and changes in the time constant associated with heat generation. The radiation imaging device has a plurality of pixels, each of which converts radiation into a charge signal and samples and holds the converted charge signal in a capacitance, and a readout means for reading out the voltage of the capacitance during a sample period of the sample and hold. [Selected Figure] Figure 4

Description

本開示は、放射線撮像装置、放射線撮像システムおよび放射線撮像装置の制御方法に関する。 The present disclosure relates to a radiation imaging device, a radiation imaging system, and a method for controlling a radiation imaging device.

近年、デジタルＸ線撮像装置の分野では、イメージインテンシファイアに代わり、解像度の向上や体積の小型化、画像の歪みを抑えることを目的に、光電変換素子を行列状に配置した大面積のイメージセンサが普及してきている。イメージセンサには、アモルファスシリコン型、ＣＣＤ型やＣＭＯＳ型がある。 In recent years, in the field of digital X-ray imaging devices, large-area image sensors with photoelectric conversion elements arranged in a matrix have come to replace image intensifiers in order to improve resolution, reduce volume, and reduce image distortion. Image sensors come in amorphous silicon, CCD, and CMOS types.

上述のイメージセンサでは、回路内の素子等にノイズが重畳するため、ノイズを除去しつつ、受光量に応じた信号を取り出す必要がある。画素から信号を読み出していない期間では、走査回路に接続される行信号線と、画素回路の出力線となる列信号線がフローティングとなる。素子基板上の伝送路である信号線は、半導体素子よりも大きな容量を有しており、この容量の大きなフローティング部の影響で、ノイズが重畳し、画質に影響する。 In the image sensor described above, noise is superimposed on the elements in the circuit, so it is necessary to remove the noise while extracting a signal according to the amount of light received. During periods when signals are not being read from the pixels, the row signal lines connected to the scanning circuit and the column signal lines that serve as output lines for the pixel circuits are floating. The signal lines, which are the transmission paths on the element substrate, have a larger capacity than the semiconductor elements, and the large capacity of these floating parts causes noise to be superimposed, affecting image quality.

特許文献１には、リセット駆動で保持回路に基準電位を保持し、保持された基準電位を信号線に印加する内部走査によりフローティング部の電位を固定し、固定化後に蓄積信号を読み出すことで蓄積信号に重畳するノイズを安定して読み出す技術が記載されている。 Patent document 1 describes a technology in which a reference potential is held in a holding circuit by reset driving, the held reference potential is applied to a signal line by internal scanning to fix the potential of the floating section, and the stored signal is read out after fixation, thereby stably reading out noise superimposed on the stored signal.

特許第５６６５４８４号公報Patent No. 5665484

センサのリセット制御およびサンプリング制御を行うため、各制御信号の駆動タイミングは、各々の制御で固定となっている。イメージセンサを構成する画素センサには、製造バラツキがあるため、固定のタイミングでは、電位が安定する前に、サンプリング制御が終了しまう画素が発生するという課題がある。 The drive timing of each control signal is fixed for each control to perform reset control and sampling control of the sensor. Because there are manufacturing variations in the pixel sensors that make up the image sensor, there is an issue that with fixed timing, there are pixels where sampling control ends before the potential stabilizes.

上述のサンプリング制御時に、画素の電位が安定したタイミングでサンプリングを行うためには、サンプルホールド時間を数百マイクロ秒から数ミリ秒に延ばし、すべての画素の電位が安定したタイミングでサンプルホールドを行う方法が有効である。しかし、その期間、画素アレイ内のアンプがオンされ、画素回路内の定電流回路が定電流を流し続けるため、消費電力が増加し、画素アレイが発熱するという課題がある。また、画素アレイの発熱に伴う時定数の変化により、電位が安定するタイミングも変化するという課題がある。 In order to perform sampling at a timing when the pixel potential has stabilized during the above-mentioned sampling control, it is effective to extend the sample hold time from several hundred microseconds to several milliseconds and perform the sample hold at a timing when the potential of all pixels has stabilized. However, during that period, the amplifier in the pixel array is turned on and the constant current circuit in the pixel circuit continues to flow a constant current, which creates the problem of increased power consumption and heat generation in the pixel array. In addition, there is the problem that the timing when the potential stabilizes also changes due to a change in the time constant caused by heat generation in the pixel array.

本開示の目的は、製造バラツキや発熱に伴う時定数の変化による画素の電圧が安定するまでの時間の変化に対応できるようにすることである。 The purpose of this disclosure is to be able to accommodate changes in the time it takes for pixel voltage to stabilize due to manufacturing variations and changes in the time constant caused by heat generation.

放射線撮像装置は、各々が、放射線を電荷信号に変換し、前記変換された電荷信号を容量にサンプルホールドする複数の画素と、前記サンプルホールドのサンプル期間に、前記容量の電圧を読み出す読み出し手段とを有する。 The radiation imaging device has a number of pixels, each of which converts radiation into an electric charge signal and samples and holds the converted electric charge signal in a capacitance, and a readout means for reading out the voltage of the capacitance during the sample period of the sample and hold.

本開示によれば、製造バラツキや発熱に伴う時定数の変化による画素の電圧が安定するまでの時間の変化に対応することができる。 This disclosure makes it possible to accommodate changes in the time it takes for pixel voltage to stabilize due to manufacturing variations and changes in the time constant caused by heat generation.

画素の構成例を説明する等価回路図である。FIG. 2 is an equivalent circuit diagram illustrating an example of the configuration of a pixel. 画素アレイおよび信号読出部の構成例を説明する等価回路図である。4 is an equivalent circuit diagram illustrating a configuration example of a pixel array and a signal readout unit. FIG. 放射線撮像システムの構成例を説明する図である。FIG. 1 is a diagram illustrating an example of the configuration of a radiation imaging system. 駆動制御の一例を示すフローチャートである。4 is a flowchart showing an example of drive control. 駆動方法の一例を示すタイミングチャートである。1 is a timing chart showing an example of a driving method. 容量の安定タイミングを説明するためのグラフである。11 is a graph for explaining the timing at which the capacity becomes stable. 駆動制御の一例を示すフローチャートである。4 is a flowchart showing an example of drive control. 安定特性の劣る画素を特定するための制御例を示すフローチャートである。13 is a flowchart illustrating an example of control for identifying pixels with poor stability characteristics. 駆動制御の一例を示すフローチャートである。4 is a flowchart showing an example of drive control.

以下、図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は、特許請求の範囲を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。 The following embodiments are described in detail with reference to the drawings. Note that the following embodiments do not limit the scope of the claims. Although the embodiments describe multiple features, not all of these multiple features are necessarily essential, and multiple features may be combined in any manner. Furthermore, in the drawings, the same reference numbers are used for the same or similar configurations, and duplicate explanations are omitted.

（第１の実施形態）
図１は、第１の実施形態による１つの画素２０２の構成の一例を示す図である。画素２０２は、図２のＣＭＯＳ型矩形半導体基板２０１に、二次元行列状に構成される複数の画素のうちの１つである。 First Embodiment
Fig. 1 is a diagram showing an example of the configuration of one pixel 202 according to the first embodiment. The pixel 202 is one of a plurality of pixels arranged in a two-dimensional matrix on a CMOS type rectangular semiconductor substrate 201 shown in Fig. 2.

ＣＭＯＳ型矩形半導体基板２０１に対向して設けられたシンチレータは、放射線を光に変換する。光電変換素子ＰＤは、光電変換により、光を電荷に変換するフォトダイオードである。リセットスイッチＭ２は、フローティングディフュージョンＣｆｄに蓄積された電荷を放電させるためのリセットＭＯＳトランジスタである。フローティングディフュージョンＣｆｄは、電荷を蓄積する浮遊拡散領域の容量である。感度切り換えスイッチＭ１は、高ダイナミックレンジモードと高感度モードを切り換えるための感度切り換え用ＭＯＳトランジスタである。 The scintillator, which is provided opposite the CMOS-type rectangular semiconductor substrate 201, converts radiation into light. The photoelectric conversion element PD is a photodiode that converts light into electric charge through photoelectric conversion. The reset switch M2 is a reset MOS transistor for discharging the electric charge accumulated in the floating diffusion Cfd. The floating diffusion Cfd is the capacitance of the floating diffusion region that accumulates electric charge. The sensitivity switching switch M1 is a sensitivity switching MOS transistor for switching between a high dynamic range mode and a high sensitivity mode.

容量Ｃ１は、ダイナミックレンジ拡大用の容量であり、感度切り換えスイッチＭ１をオンすると、電荷の蓄積が可能となる。感度切り換えスイッチＭ１をオンすると、フローティングノード部の容量が実質増え、感度は低くなるが、ダイナミックレンジを拡大することができる。よって、例えば高感度が必要な透視撮影時には、感度切り換えスイッチＭ１をオフし、高ダイナミックレンジが必要なＤＳＡ撮影時などには、感度切り換えスイッチＭ１をオンする。 Capacitor C1 is a capacitance for expanding the dynamic range, and when sensitivity switch M1 is turned on, it becomes possible to accumulate electric charge. When sensitivity switch M1 is turned on, the capacitance of the floating node section actually increases, and although the sensitivity decreases, the dynamic range can be expanded. Therefore, for example, when performing fluoroscopic imaging, which requires high sensitivity, sensitivity switch M1 is turned off, and when performing DSA imaging, which requires a high dynamic range, sensitivity switch M1 is turned on.

画素アンプＭ４は、ソースフォロアとして動作する増幅ＭＯＳトランジスタである。選択スイッチＭ３は、画素アンプＭ４を動作状態とさせるための選択ＭＯＳトランジスタである。 The pixel amplifier M4 is an amplifying MOS transistor that operates as a source follower. The selection switch M3 is a selection MOS transistor that puts the pixel amplifier M4 into an operating state.

画素アンプＭ４の後段には、光電変換素子ＰＤで発生するｋＴＣノイズを除去するクランプ回路が設けられている。容量Ｃｃｌは、クランプ容量である。クランプスイッチＭ５は、クランプ用ＭＯＳトランジスタである。画素アンプＭ７は、ソースフォロアとして動作する増幅ＭＯＳトランジスタである。選択スイッチＭ６は、画素アンプＭ７を動作状態とするための選択ＭＯＳトランジスタである。 A clamp circuit that removes kTC noise generated in the photoelectric conversion element PD is provided downstream of the pixel amplifier M4. The capacitance Ccl is a clamp capacitance. The clamp switch M5 is a clamping MOS transistor. The pixel amplifier M7 is an amplifying MOS transistor that operates as a source follower. The selection switch M6 is a selection MOS transistor that puts the pixel amplifier M7 into an operating state.

画素アンプＭ７の後段には、２つのサンプルホールド回路が設けられている。サンプルホールドスイッチＭ８は、光信号蓄積用のサンプルホールド回路を構成する、サンプルホールド用ＭＯＳトランジスタである。容量Ｃｓｈは、光信号用ホールド容量である。サンプルホールドスイッチＭ１１は、ノイズ信号蓄積用のサンプルホールド回路を構成する、サンプルホールドＭＯＳトランジスタである。容量Ｃｎｈは、ノイズ信号用ホールド容量である。 Two sample-and-hold circuits are provided in the subsequent stage of pixel amplifier M7. Sample-and-hold switch M8 is a sample-and-hold MOS transistor that constitutes a sample-and-hold circuit for accumulating an optical signal. Capacitor Csh is a hold capacitance for an optical signal. Sample-and-hold switch M11 is a sample-and-hold MOS transistor that constitutes a sample-and-hold circuit for accumulating a noise signal. Capacitor Cnh is a hold capacitance for a noise signal.

画素アンプＭ１０は、ソースフォロアとして動作する光信号の増幅ＭＯＳトランジスタである。転送スイッチＭ９は、画素アンプＭ１０で増幅された光信号を光信号出力端子Ｓへ出力するためのアナログスイッチである。画素アンプＭ１３は、ソースフォロアとして動作するノイズ信号の増幅ＭＯＳトランジスタである。転送スイッチＭ１２は、画素アンプＭ１３で増幅されたノイズ信号をノイズ信号出力端子Ｎへ出力するためのアナログスイッチである。 The pixel amplifier M10 is an optical signal amplifying MOS transistor that operates as a source follower. The transfer switch M9 is an analog switch for outputting the optical signal amplified by the pixel amplifier M10 to the optical signal output terminal S. The pixel amplifier M13 is a noise signal amplifying MOS transistor that operates as a source follower. The transfer switch M12 is an analog switch for outputting the noise signal amplified by the pixel amplifier M13 to the noise signal output terminal N.

信号ＥＮは、選択スイッチと選択スイッチＭ６のゲートに接続され、画素アンプＭ４と画素アンプＭ７を動作状態とさせるための制御信号である。信号ＥＮがハイレベルの時、画素アンプＭ４と画素アンプＭ７は同時に動作状態となる。 The signal EN is connected to the gates of the selection switch and selection switch M6, and is a control signal for putting pixel amplifier M4 and pixel amplifier M7 into an operating state. When the signal EN is at a high level, pixel amplifier M4 and pixel amplifier M7 are simultaneously put into an operating state.

信号ＷＩＤＥは、感度切り換えスイッチＭ１のゲートに接続され、感度の切り換えを制御する。信号ＷＩＤＥがローレベルの時は、感度切り換えスイッチＭ１がオフし、高感度モードとなる。 The signal WIDE is connected to the gate of the sensitivity switch M1 and controls the sensitivity switching. When the signal WIDE is at a low level, the sensitivity switch M1 is turned off and the high sensitivity mode is selected.

信号ＰＲＥＳは、リセットスイッチＭ２をオンして、リセット電圧ＶＲＥＳにより、光電変換素子ＰＤに蓄積された電荷を放電させるリセット信号である。信号ＰＣＬは、クランプスイッチＭ５を制御する信号である。信号ＰＣＬがハイレベルのとき、クランプスイッチＭ５がオンし、クランプ容量Ｃｃｌを基準電圧ＶＣＬにセットする。 The signal PRES is a reset signal that turns on the reset switch M2 and discharges the charge accumulated in the photoelectric conversion element PD by the reset voltage VRES. The signal PCL is a signal that controls the clamp switch M5. When the signal PCL is at a high level, the clamp switch M5 turns on and sets the clamp capacitance Ccl to the reference voltage VCL.

信号ＴＳは、光信号サンプルホールド制御信号である。信号ＴＳをハイレベルとし、サンプルホールドスイッチＭ８をオンすることで、光信号が画素アンプＭ７を通して、容量Ｃｓｈに一括転送される。次いで、全画一括で信号ＴＳをローレベルとし、サンプルホールドスイッチＭ８をオフすることで、サンプルホールド回路への光信号電荷の保持が完了する。 The signal TS is an optical signal sample-and-hold control signal. By setting the signal TS to a high level and turning on the sample-and-hold switch M8, the optical signal is transferred in one go to the capacitor Csh through the pixel amplifier M7. Next, the signal TS is set to a low level for all pixels in one go and the sample-and-hold switch M8 is turned off, completing the retention of the optical signal charge in the sample-and-hold circuit.

信号ＴＮは、ノイズ信号サンプルホールド制御信号である。信号ＴＮをハイレベルとし、サンプルホールドスイッチＭ１１をオンすることで、ノイズ信号が画素アンプＭ７を通して、容量Ｃｎｈに一括転送される。次いで、全画一括で信号ＴＮをローレベルとし、サンプルホールドスイッチＭ１１をオフすることで、サンプルホールド回路へのノイズ信号電荷の保持が完了する。 Signal TN is a noise signal sample-and-hold control signal. By setting signal TN to high level and turning on sample-and-hold switch M11, the noise signal is transferred in one go to capacitance Cnh through pixel amplifier M7. Next, signal TN is set to low level for all pixels in one go and sample-and-hold switch M11 is turned off, completing the retention of the noise signal charge in the sample-and-hold circuit.

容量Ｃｓｈと容量Ｃｎｈのサンプルホールド後は、サンプルホールドスイッチＭ８とサンプルホールドスイッチＭ１１がオフとなる。これにより、容量Ｃｓｈと容量Ｃｎｈは、前段の蓄積回路と切り離されるため、再度サンプルホールドされるまで、蓄積した光信号を非破壊で読み出すことが可能である。信号ＶＳＲは、転送スイッチＭ９およびＭ１２を制御するための信号である。 After the capacitances Csh and Cnh are sampled and held, the sample and hold switches M8 and M11 are turned off. This disconnects the capacitances Csh and Cnh from the previous storage circuit, making it possible to read out the stored optical signal non-destructively until it is sampled and held again. The signal VSR is a signal for controlling the transfer switches M9 and M12.

図２は、ＣＭＯＳ型矩形半導体基板２０１の構造の一例を示す図である。矩形半導体基板２０１は、チップセレクト端子ＣＳと、光信号出力端子Ｓと、ノイズ信号出力端子Ｎと、垂直走査回路スタート信号端子ＶＳＴと、垂直走査回路クロック端子ＣＬＫＶを有する。さらに、矩形半導体基板２０１は、水平走査回路スタート信号端子ＨＳＴと、水平走査回路クロック端子ＣＬＫＨを有する。さらに、矩形半導体基板２０１は、行列状に配置された複数の画素２０２と、垂直走査回路２０３と、水平走査回路２０４を有する。 Figure 2 is a diagram showing an example of the structure of a CMOS type rectangular semiconductor substrate 201. The rectangular semiconductor substrate 201 has a chip select terminal CS, an optical signal output terminal S, a noise signal output terminal N, a vertical scanning circuit start signal terminal VST, and a vertical scanning circuit clock terminal CLKV. Furthermore, the rectangular semiconductor substrate 201 has a horizontal scanning circuit start signal terminal HST and a horizontal scanning circuit clock terminal CLKH. Furthermore, the rectangular semiconductor substrate 201 has a plurality of pixels 202 arranged in a matrix, a vertical scanning circuit 203, and a horizontal scanning circuit 204.

垂直走査回路２０３は、横方向の画素２０２の群を選択し、垂直走査回路クロック端子ＣＬＫＶのクロックに同期して、画素２０２の群を順次副走査方向である垂直方向に走査する。水平走査回路２０４は、垂直走査回路２０３により選択された主査方向である横方向の画素２０２の群の列信号線２０６および２０７を、水平走査回路クロック端子ＣＬＫＨのクロックに同期して順次１画素２０２ずつ選択する。 The vertical scanning circuit 203 selects a group of pixels 202 in the horizontal direction, and sequentially scans the group of pixels 202 in the vertical direction, which is the sub-scanning direction, in synchronization with the clock of the vertical scanning circuit clock terminal CLKV. The horizontal scanning circuit 204 sequentially selects the column signal lines 206 and 207 of the group of pixels 202 in the horizontal direction, which is the main scanning direction, selected by the vertical scanning circuit 203, one pixel at a time in synchronization with the clock of the horizontal scanning circuit clock terminal CLKH.

画素２０２は、図１に示した画素２０２であり、垂直走査回路２０３の出力線である行信号線２０５がイネーブルになることにより、サンプルホールドされた光信号出力端子Ｓの光信号とノイズ信号出力端子Ｎのノイズ信号を列信号線２０６および２０７に出力する。水平走査回路２０４が列信号線２０６および２０７に出力された電圧信号を順次選択することにより、アナログ出力線２０８および２０９に各画素２０２の電圧信号が順次出力される。 The pixel 202 is the pixel 202 shown in FIG. 1, and when the row signal line 205, which is the output line of the vertical scanning circuit 203, is enabled, the sampled and held optical signal of the optical signal output terminal S and the noise signal of the noise signal output terminal N are output to the column signal lines 206 and 207. The horizontal scanning circuit 204 sequentially selects the voltage signals output to the column signal lines 206 and 207, and the voltage signals of each pixel 202 are sequentially output to the analog output lines 208 and 209.

以上のように、矩形半導体基板２０１は、垂直走査回路２０３と水平走査回路２０４を使用したＸＹアドレス方式によるスイッチング動作によって、画素２０２の選択が行われる。トランジスタで増幅された各画素２０２の光信号とノイズ信号の電圧信号は、列信号線２０６，２０７とアナログ出力線２０８，２０９を通して、アナログ出力端子ＳＡおよびＮＡに出力される。 As described above, the rectangular semiconductor substrate 201 selects pixels 202 by switching operations using an XY address method that uses a vertical scanning circuit 203 and a horizontal scanning circuit 204. The voltage signals of the optical signal and noise signal of each pixel 202 amplified by the transistors are output to analog output terminals SA and NA through column signal lines 206 and 207 and analog output lines 208 and 209.

端子ＣＳは、チップセレクト信号入力端子である。端子ＣＳをイネーブルにすることにより、アナログ出力線２０８および２０９の光電圧信号とノイズ電圧信号がアナログ出力端子ＳＡおよびＮＡから出力される。図１の転送スイッチＭ９，Ｍ１２と、列信号線２０６，２０７と、水平走査回路２０４により切り換えるスイッチングトランジスタは、読み出し走査の伝送回路を構成している。 The terminal CS is a chip select signal input terminal. By enabling the terminal CS, the optical voltage signal and the noise voltage signal of the analog output lines 208 and 209 are output from the analog output terminals SA and NA. The transfer switches M9 and M12 in FIG. 1, the column signal lines 206 and 207, and the switching transistors switched by the horizontal scanning circuit 204 constitute a transmission circuit for readout scanning.

端子ＣＬＫＶは、垂直走査回路２０３のクロック端子である。端子ＶＳＴは、垂直走査回路２０３のスタート信号端子である。端子ＶＳＴをハイレベルにした後、垂直走査回路クロック端子ＣＬＫＶにクロックを入力することにより、垂直走査回路２０３は、行選択信号をＶ１，Ｖ２，・・・，Ｖｍと順次イネーブルに入れ替える。垂直走査が開始されたら、垂直走査回路スタート信号端子ＶＳＴをローレベルにする。 The terminal CLKV is a clock terminal of the vertical scanning circuit 203. The terminal VST is a start signal terminal of the vertical scanning circuit 203. After the terminal VST is set to high level, a clock is input to the vertical scanning circuit clock terminal CLKV, whereby the vertical scanning circuit 203 sequentially switches the row selection signals to enable V1, V2, ..., Vm. When vertical scanning starts, the vertical scanning circuit start signal terminal VST is set to low level.

端子ＣＬＫＨは、水平走査回路２０４のクロック端子である。端子ＨＳＴは、水平走査回路２０４のスタート信号端子である。端子ＨＳＴをハイレベルにし、水平走査回路クロック端子ＣＬＫＨにクロックを入力することにより、水平走査回路２０４は、列選択信号をＨ１，Ｈ２，・・・，Ｈｎと順次イネーブルに入れ替える。水平走査が開始されたら、水平走査回路スタート信号端子ＨＳＴをローレベルにする。 The terminal CLKH is a clock terminal of the horizontal scanning circuit 204. The terminal HST is a start signal terminal of the horizontal scanning circuit 204. By setting the terminal HST to high level and inputting a clock to the horizontal scanning circuit clock terminal CLKH, the horizontal scanning circuit 204 sequentially switches the column selection signals to enable H1, H2, ..., Hn. When horizontal scanning starts, the horizontal scanning circuit start signal terminal HST is set to low level.

垂直走査回路２０３の行選択信号Ｖ１がイネーブルになると、行選択信号Ｖ１が入力される横１行の画素２０２の群（１，１）～（ｎ，１）が選択される。すると、横１行の各画素２０２からそれぞれの列信号線２０６および２０７に光電圧信号およびノイズ電圧信号が出力される。 When the row selection signal V1 of the vertical scanning circuit 203 is enabled, a group of pixels 202 (1,1) to (n,1) in one horizontal row to which the row selection signal V1 is input is selected. Then, a photovoltage signal and a noise voltage signal are output from each pixel 202 in the horizontal row to the respective column signal lines 206 and 207.

水平走査回路２０４の列選択信号のイネーブルをＨ１，Ｈ２，・・・Ｈｎと順次切り換えることにより、横１行の画素２０２の光電圧信号およびノイズ電圧信号が順次アナログ出力線２０８および２０９を経由して、アナログ出力端子ＳＡおよびＮＡに出力される。行選択信号Ｖ１からＶｍまで、同様な水平走査を行うことにより、全画素２０２の光電圧信号およびノイズ電圧信号が得られる。 By sequentially switching the enable of the column selection signal of the horizontal scanning circuit 204 from H1, H2, ... Hn, the photovoltage signals and noise voltage signals of the pixels 202 in one horizontal row are sequentially output to the analog output terminals SA and NA via the analog output lines 208 and 209. By performing a similar horizontal scan from row selection signals V1 to Vm, the photovoltage signals and noise voltage signals of all the pixels 202 are obtained.

図３は、第１の実施形態による放射線撮像システムＳＹＳの構成例を示す図である。放射線撮像システムＳＹＳは、放射線撮像装置１００と、放射線を発生する放射線発生装置１０４と、照射制御部１０３と、画像処理およびシステム制御を行う信号処理部１０１と、ディスプレイ等を含む表示部１０２とを有する。 Fig. 3 is a diagram showing an example of the configuration of a radiation imaging system SYS according to the first embodiment. The radiation imaging system SYS includes a radiation imaging device 100, a radiation generating device 104 that generates radiation, an irradiation control unit 103, a signal processing unit 101 that performs image processing and system control, and a display unit 102 that includes a display and the like.

放射線発生装置１０４は、照射制御部１０３の制御により、放射線を発生する。放射線撮影を行う際には、信号処理部１０１によって、放射線撮像装置１００と照射制御部１０３とが同期制御される。放射線撮像装置１００は、被検者を通過した放射線（Ｘ線、α線、β線、γ線等）に基づいて、信号を生成する。信号処理部１０１は、この信号に対して、所定の処理を行い、当該放射線に基づく画像データを生成する。表示部１０２は、当該画像データを放射線画像として表示する。 The radiation generating device 104 generates radiation under the control of the irradiation control unit 103. When performing radiation imaging, the signal processing unit 101 synchronously controls the radiation imaging device 100 and the irradiation control unit 103. The radiation imaging device 100 generates a signal based on radiation (X-rays, alpha rays, beta rays, gamma rays, etc.) that has passed through the subject. The signal processing unit 101 performs a predetermined process on this signal to generate image data based on the radiation. The display unit 102 displays the image data as a radiation image.

放射線撮像装置１００は、撮像領域１０を有する撮像パネル１０５と、撮像領域１０から信号を読み出す読み出し回路２０と、各ユニットを制御する制御部１０９とを有する。放射線撮像装置１００は、図２の矩形半導体基板２０１に対応する。制御部１０９は、例えば信号処理部１０１との間で、制御コマンドの通信と、同期信号の通信を行い、信号処理部１０１への画像データの出力を行う。制御部１０９と信号処理部１０１との間では、各種インターフェースを介して、制御コマンドまたは制御信号および画像データの授受が行われる。 The radiation imaging device 100 has an imaging panel 105 having an imaging area 10, a readout circuit 20 that reads out signals from the imaging area 10, and a control unit 109 that controls each unit. The radiation imaging device 100 corresponds to the rectangular semiconductor substrate 201 in FIG. 2. The control unit 109 communicates control commands and synchronization signals with, for example, the signal processing unit 101, and outputs image data to the signal processing unit 101. Control commands or control signals and image data are exchanged between the control unit 109 and the signal processing unit 101 via various interfaces.

信号処理部１０１は、制御用インターフェース１１０を介して、動作モードや各種パラメータなどの設定情報または撮影情報を制御部１０９に出力する。制御部１０９は、画像データインターフェース１１１を介して、画像データを信号処理部１０１に出力する。また、制御部１０９は、信号処理部１０１に対して、ＲＥＡＤＹ信号１１２を出力し、同期信号１１３を入力し、照射許可信号１１４を出力する。 The signal processing unit 101 outputs setting information such as the operating mode and various parameters or shooting information to the control unit 109 via the control interface 110. The control unit 109 outputs image data to the signal processing unit 101 via the image data interface 111. The control unit 109 also outputs a READY signal 112 to the signal processing unit 101, inputs a synchronization signal 113, and outputs an irradiation permission signal 114.

信号処理部１０１は、撮影同期信号ＳＹＮＣを制御部１０９に出力し、放射線の照射開始のタイミングを通知する。制御部１０９は、同期信号ＳＹＮＣにおけるパルスの立ち上がりを検出すると、フレーム画像を生成するために画素アレイ１２０の駆動を開始する。 The signal processing unit 101 outputs an imaging synchronization signal SYNC to the control unit 109 to notify the control unit 109 of the timing to start irradiating radiation. When the control unit 109 detects the rising edge of a pulse in the synchronization signal SYNC, it starts driving the pixel array 120 to generate a frame image.

画素アレイ１２０は、図２の複数の画素２０２を有する。増幅器１０７は、図２の列信号線２０６の光電圧信号と列信号線２０７にノイズ電圧信号との差分の信号を出力する。ＡＤ変換器１０８は、上記の差分の信号をアナログからデジタルに変換し、デジタルの画素データを出力する。制御部１０９は、ＡＤ変換器１０８から入力された画素データの電位が安定したタイミングを検出し、安定する時間として記憶手段１１５に記憶する。 The pixel array 120 has a plurality of pixels 202 as shown in FIG. 2. The amplifier 107 outputs a signal that is the difference between the photovoltage signal on the column signal line 206 in FIG. 2 and the noise voltage signal on the column signal line 207. The AD converter 108 converts the difference signal from analog to digital and outputs digital pixel data. The control unit 109 detects the timing at which the potential of the pixel data input from the AD converter 108 becomes stable, and stores this in the storage means 115 as the time when the potential becomes stable.

図４は、第１の実施形態による放射線撮像装置１００の動画撮影制御を説明するためのフローチャートである。ステップＳ１０１では、放射線撮像装置１００の制御部１０９は、信号処理部１０１により、制御用インターフェース１１０を通して指定された撮影モードに従い、撮影準備を行う。 Figure 4 is a flowchart for explaining video imaging control of the radiation imaging device 100 according to the first embodiment. In step S101, the control unit 109 of the radiation imaging device 100 performs imaging preparation according to the imaging mode specified by the signal processing unit 101 through the control interface 110.

ステップＳ１０２では、制御部１０９は、同期信号ＳＹＮＣの状態を判定する。同期信号ＳＹＮＣがオン状態であれば、処理はステップＳ１０３に進み、同期信号ＳＹＮＣがオン状態でなければ、処理はステップＳ１０２に戻る。ステップＳ１０３では、制御部１０９は、リセット駆動を行う。 In step S102, the control unit 109 determines the state of the synchronization signal SYNC. If the synchronization signal SYNC is on, the process proceeds to step S103, and if the synchronization signal SYNC is not on, the process returns to step S102. In step S103, the control unit 109 performs reset driving.

ステップＳ１０４では、制御部１０９は、サンプルホールド駆動開始時間となっているか否かを判定する。サンプルホールド開始時間となっている場合には、処理はステップＳ１０５に進み、サンプルホールド開始時間となっていない場合には、処理はステップＳ１０４に戻る。 In step S104, the control unit 109 determines whether or not it is time to start the sample hold drive. If it is time to start the sample hold drive, the process proceeds to step S105. If it is not time to start the sample hold drive, the process returns to step S104.

ステップＳ１０５では、制御部１０９は、サンプルホールド駆動と電圧監視を実行し、容量Ｃｓｈの電圧が安定する時間ｔｓを測定し記憶手段１１５に記憶する。サンプルホールド駆動完了後、ステップＳ１０６では、制御部１０９は、画像取得を行い、１フレーム分の撮影が完了する。 In step S105, the control unit 109 executes sample-hold driving and voltage monitoring, measures the time ts at which the voltage of the capacitance Csh stabilizes, and stores this in the storage means 115. After completing the sample-hold driving, in step S106, the control unit 109 acquires an image, completing the shooting of one frame.

ステップＳ１０７では、制御部１０９は、動画撮影終了であるか否かを判定する。動画撮影終了でない場合には、処理はステップＳ１０８に進み、動画撮影終了である場合には、図４のフローチャートの処理を終了する。 In step S107, the control unit 109 determines whether or not video recording has ended. If video recording has not ended, the process proceeds to step S108, and if video recording has ended, the process of the flowchart in FIG. 4 ends.

ステップＳ１０８では、制御部１０９は、ステップＳ１０５の電圧監視で得られ記憶手段１１５に記憶された時間ｔｓを用いて、サンプルホールド駆動の設定時間を変更し、ステップＳ１０２へ戻る。制御部１０９は、ステップＳ１０７で動画撮影終了となるまで、ステップＳ１０２からＳ１０７までのフローを繰り返すことで、動画撮影を行う。 In step S108, the control unit 109 changes the set time of the sample hold drive using the time ts obtained by the voltage monitoring in step S105 and stored in the storage means 115, and returns to step S102. The control unit 109 performs video capture by repeating the flow from steps S102 to S107 until video capture ends in step S107.

図５（ａ）および（ｂ）は、動画撮影時に、容量Ｃｓｈが安定したタイミングで光信号をサンプルホールドする駆動制御の一例を示すタイミングチャートである。 Figures 5(a) and (b) are timing charts showing an example of drive control for sampling and holding an optical signal at a timing when the capacitance Csh becomes stable during video capture.

図５（ａ）は、動画撮影の１フレーム目の駆動制御の一例を示す。同期信号ＳＹＮＣの立ち上がり時刻ｔ０を起点として、次の同期信号ＳＹＮＣの立ち上がりまでの時間Ｔが１フレームの周期である。動画撮影中では、同期信号ＳＹＮＣの周期Ｔは一定である。 Figure 5 (a) shows an example of drive control for the first frame of video capture. Starting from the rising edge time t0 of the synchronization signal SYNC, the time T until the next rising edge of the synchronization signal SYNC is the period of one frame. During video capture, the period T of the synchronization signal SYNC is constant.

時刻ｔ１から時刻ｔ７までがリセット駆動期間である。制御部１０９は、同期信号ＳＹＮＣのオン状態を検出すると、時刻ｔ１で、信号ＥＮと信号ＰＲＥＳをハイレベルにし、時刻ｔ２で、信号ＰＣＬをハイレベルにし、時刻ｔ３で、信号ＴＳと信号ＴＮをハイレベルにする。これにより、容量Ｃｓｈと容量Ｃｎｈのリセットを開始する。 The reset drive period is from time t1 to time t7. When the control unit 109 detects that the synchronization signal SYNC is in the on state, it sets the signals EN and PRES to high level at time t1, sets the signal PCL to high level at time t2, and sets the signals TS and TN to high level at time t3. This starts the reset of the capacitances Csh and Cnh.

制御部１０９は、時刻ｔ４で、信号ＴＳと信号ＴＮをローレベルにし、時刻ｔ５で、信号ＰＲＥＳをローレベルにし、時刻ｔ６で、信号ＰＣＬをローレベルにし、時刻ｔ７で、信号ＥＮをローレベルにしてリセット駆動を終了する。 The control unit 109 sets signals TS and TN to low level at time t4, sets signal PRES to low level at time t5, sets signal PCL to low level at time t6, and sets signal EN to low level at time t7 to end the reset drive.

時刻ｔ７から時刻ｔ１０までが、Ｘ－ＲａｙＷｉｎｄｏｗ（Ｔｗ）である。Ｔｗの期間に光信号が光電変換素子ＰＤに蓄積され容量Ｃｓｈへ転送される。 The period from time t7 to time t10 is the X-Ray Window (Tw). During the period Tw, the optical signal is stored in the photoelectric conversion element PD and transferred to the capacitance Csh.

時刻ｔ８から時刻ｔ１５までが、サンプルホールド駆動期間である。制御部１０９は、時刻ｔ８で、信号ＥＮをハイレベルにし、時刻ｔ９で、信号ＴＳをハイレベルにする。これにより、制御部１０９は、容量Ｃｓｈのホールドを開始するとともに、容量Ｃｓｈの電圧を読み出しつつ（ＲＥＡＤのハイレベル期間）、電圧の変化量が安定する時間の測定を開始する。そして、制御部１０９は、時刻ｔ１０で、信号ＴＳをローレベルにするとともに容量Ｃｓｈの読み出しを終了する。 The sample hold drive period is from time t8 to time t15. The control unit 109 sets the signal EN to high level at time t8, and sets the signal TS to high level at time t9. This causes the control unit 109 to start holding the capacitance Csh, and while reading out the voltage of the capacitance Csh (high level period of READ), starts measuring the time until the amount of change in voltage stabilizes. Then, at time t10, the control unit 109 sets the signal TS to low level and ends reading out the capacitance Csh.

制御部１０９は、時刻ｔ１１で、信号ＰＲＥＳをハイレベルにし、時刻ｔ１２で、信号ＰＣＬをハイレベルにし、光電変換素子ＰＤのリセットを開始する。そして、制御部１０９は、時刻ｔ１３で、信号ＰＲＥＳをローレベルにし、時刻ｔ１４で、信号ＰＣＬをローレベルにし、時刻ｔ１５で、信号ＥＮをローレベルにし、サンプルホールド駆動を終了する。 The control unit 109 sets the signal PRES to a high level at time t11, sets the signal PCL to a high level at time t12, and starts resetting the photoelectric conversion element PD. Then, the control unit 109 sets the signal PRES to a low level at time t13, sets the signal PCL to a low level at time t14, and sets the signal EN to a low level at time t15, ending the sample and hold drive.

制御部１０９は、時刻ｔ１６から画素アレイ１２０の画素２０２の光信号とノイズ信号を順に読み出し（ＲＥＡＤのハイレベル期間）、時刻ｔ１７において、１フレーム分の読み出しが完了する。 The control unit 109 sequentially reads out the optical signals and noise signals of the pixels 202 in the pixel array 120 from time t16 (during the high level period of READ), and at time t17, reading out one frame is completed.

図６は、容量Ｃｓｈの電圧を読み出した際の経過時間と電圧変動の例を示す。時刻ｔ９において、信号ＴＳがハイレベルになり、光電変換素子ＰＤに蓄積された電荷の容量Ｃｓｈへの転送が開始される。時刻ｔｓにおいて、容量Ｃｓｈの電圧が安定する。時刻ｔ１０では、信号ＴＳがローレベルになり、容量Ｃｓｈへの電荷の転送が終了する。時刻ｔ９から時刻ｔｓまでの変動期間Ｔｖ（＝ｔｓ－ｔ９）の時間が、容量Ｃｓｈのサンプルホールドに必要な時間である。時刻ｔｓから時刻ｔ１０までの安定期間Ｔｓ（＝ｔ１０－ｔｓ）の時間が、削減可能な駆動時間となる。 Figure 6 shows an example of the elapsed time and voltage fluctuation when the voltage of capacitance Csh is read out. At time t9, signal TS goes high, and the charge stored in photoelectric conversion element PD starts to be transferred to capacitance Csh. At time ts, the voltage of capacitance Csh stabilizes. At time t10, signal TS goes low, and the transfer of charge to capacitance Csh ends. The fluctuation period Tv (= ts - t9) from time t9 to time ts is the time required to sample and hold capacitance Csh. The stable period Ts (= t10 - ts) from time ts to time t10 is the drive time that can be reduced.

図５（ｂ）は、動画撮影の２フレーム目以降の駆動制御の一例を示す。時刻ｔ１から時刻ｔ７までのリセット駆動期間と、時刻ｔ７から時刻ｔ１０までのＸ－ＲａｙＷｉｎｄｏｗ（ＴＷ）と、時刻ｔ１０以降のタイミングについては、図５（ａ）の説明と同じである。 Figure 5(b) shows an example of drive control from the second frame onwards in video capture. The reset drive period from time t1 to time t7, the X-Ray Window (TW) from time t7 to time t10, and the timing from time t10 onwards are the same as those explained in Figure 5(a).

時刻ｔ８’から時刻ｔ１５までが、サンプルホールド駆動期間である。制御部１０９は、時刻ｔ８’で、信号ＥＮをハイレベルにし、時刻ｔ９’で、信号ＴＳをハイレベルにする。これにより、制御部１０９は、容量Ｃｓｈのホールドを開始するとともに、容量Ｃｓｈの電圧を読み出しつつ（ＲＥＡＤのハイレベル期間）、電圧の変化量が安定する時間の測定を開始する。そして、制御部１０９は、時刻ｔ１０で、信号ＴＳをローレベルにするとともに、容量Ｃｓｈの読み出しを終了する。 The sample hold drive period is from time t8' to time t15. The control unit 109 sets the signal EN to high level at time t8', and sets the signal TS to high level at time t9'. As a result, the control unit 109 starts holding the capacitance Csh, and while reading out the voltage of the capacitance Csh (high level period of READ), starts measuring the time until the amount of change in voltage stabilizes. Then, at time t10, the control unit 109 sets the signal TS to low level and ends reading out the capacitance Csh.

時刻ｔ８’および時刻ｔ９’は、各々、時刻ｔ８および時刻９に比して、前フレームで測定した安定期間Ｔｓ分遅延させたものである。時刻８’から時刻ｔ９’までの間隔が、時刻ｔ８から時刻ｔ９までの間隔と等しい。時刻ｔ９’から時刻ｔ１０までが、前フレームで測定した変動期間Ｔｖと等しくなる。 Times t8' and t9' are delayed by the stable period Ts measured in the previous frame compared to times t8 and t9, respectively. The interval from time 8' to time t9' is equal to the interval from time t8 to time t9. The interval from time t9' to time t10 is equal to the fluctuation period Tv measured in the previous frame.

以上により、制御部１０９は、容量Ｃｓｈの電位が安定した最適なタイミングで、サンプリングホールドを行うことが可能となる。時刻ｔ８’は、時刻ｔ８に対して、時間Δｔだけ遅い時刻である。時刻ｔ９’は、時刻ｔ９に対して、時間Δｔだけ遅い時刻である。時間Δｔは、安定期間Ｔｓと等しい。なお、時間Δｔは、安定期間Ｔｓより短い時間（Δｔ＜Ｔｓ）としてもよい。Δｔ＜Ｔｓとすることで、画素アレイ１２０の温度上昇に伴う時定数の変化による変動期間Ｔｖの増加に対しても、容量Ｃｓｈの電位が安定する時刻ｔｓを測定することが可能となる。 As a result, the control unit 109 can perform sampling and holding at the optimal timing when the potential of the capacitance Csh is stable. Time t8' is later than time t8 by a time Δt. Time t9' is later than time t9 by a time Δt. The time Δt is equal to the stable period Ts. Note that the time Δt may be shorter than the stable period Ts (Δt<Ts). By making Δt<Ts, it is possible to measure the time ts at which the potential of the capacitance Csh stabilizes, even when the fluctuation period Tv increases due to a change in the time constant accompanying an increase in the temperature of the pixel array 120.

以上のように、複数の画素２０２は、各々が、放射線を電荷信号に変換し、その変換された電荷信号を容量Ｃｓｈにサンプルホールドする。制御部１０９は、読み出し部として機能し、上記のサンプルホールドのサンプル期間に、容量Ｃｓｈの電圧を読み出す。サンプル期間は、図５（ａ）および（ｂ）の信号ＴＳのハイレベル期間である。 As described above, each of the multiple pixels 202 converts radiation into a charge signal and samples and holds the converted charge signal in the capacitance Csh. The control unit 109 functions as a readout unit and reads out the voltage of the capacitance Csh during the sample period of the above-mentioned sample and hold. The sample period is the high-level period of the signal TS in Figures 5(a) and (b).

ステップＳ１０５では、制御部１０９は、容量Ｃｓｈの電圧が安定した時間ｔｓを検出する。ステップＳ１０８では、制御部１０９は、その検出した時間ｔｓを基に、次のフレームのサンプル期間を設定する。制御部１０９は、毎フレームで、容量Ｃｓｈの電圧が安定した時間ｔｓを検出し、その検出した時間ｔｓを基に、次のフレームのサンプル期間を設定する。 In step S105, the control unit 109 detects the time ts at which the voltage of the capacitance Csh becomes stable. In step S108, the control unit 109 sets the sample period of the next frame based on the detected time ts. The control unit 109 detects the time ts at which the voltage of the capacitance Csh becomes stable for each frame, and sets the sample period of the next frame based on the detected time ts.

図５（ｂ）の次のフレームのサンプル期間は、サンプル期間の開始時から容量Ｃｓｈの電圧が安定するまでの時間以上の期間であり、かつ、図５（ａ）の現在のフレームのサンプル期間より短い期間である。 The sample period of the next frame in FIG. 5(b) is equal to or longer than the time from the start of the sample period until the voltage of the capacitance Csh stabilizes, and is shorter than the sample period of the current frame in FIG. 5(a).

図５（ｂ）の次のフレームのサンプル期間の終了タイミングは、図５（ａ）の現在のフレームのサンプル期間の終了タイミングと同じである。図５（ｂ）の次のフレームのサンプル期間の開始タイミングは、図５（ａ）の現在のフレームのサンプル期間の開始タイミングより遅い。 The end timing of the sample period of the next frame in FIG. 5(b) is the same as the end timing of the sample period of the current frame in FIG. 5(a). The start timing of the sample period of the next frame in FIG. 5(b) is later than the start timing of the sample period of the current frame in FIG. 5(a).

以上、本実施形態によれば、放射線撮像装置１００は、容量Ｃｓｈの電圧が安定した時間を検出する。これにより、放射線撮像装置１００は、製造バラツキや画素アレイ１２０の発熱に伴う時定数の変化による容量Ｃｓｈの電圧が安定するまでの時間の変化に対応した、各制御信号の駆動タイミングを決定することができる。 As described above, according to this embodiment, the radiation imaging device 100 detects the time when the voltage of the capacitance Csh becomes stable. This allows the radiation imaging device 100 to determine the drive timing of each control signal in response to the change in the time until the voltage of the capacitance Csh becomes stable due to manufacturing variations and changes in the time constant associated with heat generation of the pixel array 120.

（第２の実施形態）
画素アレイ１２０の温度が安定している放射線撮像システムＳＹＳの場合、動画撮影のフレーム毎に容量Ｃｓｈの電位が安定する時刻ｔｓを測定する必要はない。制御部１０９は、動画撮影の１フレーム目のみ測定し、２フレーム目以降は１フレーム目で測定した時刻ｔｓに基づき設定した駆動タイミングで撮影を繰り返せばよい。 Second Embodiment
In the case of a radiation imaging system SYS in which the temperature of the pixel array 120 is stable, it is not necessary to measure the time ts at which the potential of the capacitance Csh becomes stable for each frame of moving image capture. The control unit 109 only needs to measure the time ts for the first frame of moving image capture, and from the second frame onwards, capture may be repeated at a drive timing set based on the time ts measured for the first frame.

図７は、第２の実施形態による放射線撮像装置１００の動画撮影制御を説明するためのフローチャートである。ステップＳ１０１では、放射線撮像装置１００の制御部１０９は、信号処理部１０１により、制御用インターフェース１１０を通して指定された撮影モードに従い、撮影準備を行う。 Figure 7 is a flowchart for explaining video imaging control of the radiation imaging device 100 according to the second embodiment. In step S101, the control unit 109 of the radiation imaging device 100 performs imaging preparation according to the imaging mode specified by the signal processing unit 101 through the control interface 110.

ステップＳ１０４では、制御部１０９は、サンプルホールド駆動開始時間となっているか否かを判定する。サンプルホールド開始時間となっている場合には、処理はステップＳ１０９に進み、サンプルホールド開始時間となっていない場合には、処理はステップＳ１０４に戻る。 In step S104, the control unit 109 determines whether or not it is time to start the sample hold drive. If it is time to start the sample hold drive, the process proceeds to step S109. If it is not time to start the sample hold drive, the process returns to step S104.

ステップＳ１０９では、制御部１０９は、先頭画像であるか否かを判定する。制御部１０９は、動画撮影の１フレーム目である場合には、先頭画像であると判定し、動画撮影の２フレーム目以降である場合には、先頭画像でないと判定する。先頭画像である場合には、処理はステップＳ１０５に進み、先頭画像でない場合には、処理はステップＳ１１０に進む。 In step S109, the control unit 109 determines whether or not it is the lead image. If it is the first frame of the video, the control unit 109 determines that it is the lead image, and if it is the second or subsequent frame of the video, the control unit 109 determines that it is not the lead image. If it is the lead image, the process proceeds to step S105, and if it is not the lead image, the process proceeds to step S110.

ステップＳ１０５では、制御部１０９は、サンプルホールド駆動と電圧監視を実行し、容量Ｃｓｈの電圧が安定する時間ｔｓを測定し記憶手段１１５に記憶する。サンプルホールド駆動完了後、処理はステップＳ１０６に進む。 In step S105, the control unit 109 executes sample-and-hold driving and voltage monitoring, measures the time ts at which the voltage of the capacitance Csh stabilizes, and stores the time ts in the storage means 115. After the sample-and-hold driving is completed, the process proceeds to step S106.

ステップＳ１１０では、制御部１０９は、サンプルホールド駆動を行う。サンプルホールド駆動完了後、処理はステップＳ１０６に進む。 In step S110, the control unit 109 performs sample-and-hold driving. After sample-and-hold driving is completed, processing proceeds to step S106.

ステップＳ１０６では、制御部１０９は、画像取得を行い、１フレーム分の撮影が完了する。ステップＳ１０７では、制御部１０９は、動画撮影終了であるか否かを判定する。動画撮影終了でない場合には、処理はステップＳ１１１に進み、動画撮影終了である場合には、図７のフローチャートの処理を終了する。 In step S106, the control unit 109 acquires an image, and one frame of image shooting is completed. In step S107, the control unit 109 determines whether or not video shooting has ended. If video shooting has not ended, the process proceeds to step S111, and if video shooting has ended, the process of the flowchart in FIG. 7 ends.

ステップＳ１１１では、制御部１０９は、先頭画像であるか否かを判定する。制御部１０９は、動画撮影の１フレーム目である場合には、先頭画像であると判定し、動画撮影の２フレーム目以降である場合には、先頭画像でないと判定する。先頭画像である場合には、処理はステップＳ１０８に進み、先頭画像でない場合には、処理はステップＳ１０２に戻る。 In step S111, the control unit 109 determines whether or not it is the lead image. If it is the first frame of the video, the control unit 109 determines that it is the lead image, and if it is the second or subsequent frame of the video, the control unit 109 determines that it is not the lead image. If it is the lead image, the process proceeds to step S108, and if it is not the lead image, the process returns to step S102.

動画撮影の１フレーム目のタイミングチャートは、第１の実施形態で説明した図５（ａ）と同じため、説明を省略する。 The timing chart for the first frame of video capture is the same as that shown in Figure 5(a) described in the first embodiment, so a detailed explanation will be omitted.

図５（ｃ）は、動画撮影の２フレーム目以降の駆動制御の一例を示す。時刻ｔ１から時刻ｔ７までのリセット駆動期間と、時刻ｔ７から時刻ｔ１０までのＸ－ＲａｙＷｉｎｄｏｗ（ＴＷ）と、時刻ｔ１０以降のタイミングについては、図５（ａ）の説明と同じである。図５（ｃ）は、図５（ｂ）に対して、時刻ｔ９’から時刻ｔ１０までに、容量Ｃｓｈの電圧を読み出さない点（ＲＥＡＤがローレベル）が異なる。 Figure 5(c) shows an example of drive control from the second frame onwards in video capture. The reset drive period from time t1 to time t7, the X-Ray Window (TW) from time t7 to time t10, and the timing from time t10 onwards are the same as those explained in Figure 5(a). Figure 5(c) differs from Figure 5(b) in that the voltage of the capacitance Csh is not read out from time t9' to time t10 (READ is at a low level).

時刻ｔ８’から時刻ｔ１５までが、サンプルホールド駆動期間である。制御部１０９は、時刻ｔ８’で、信号ＥＮをハイレベルにし、時刻ｔ９’で、信号ＴＳをハイレベルにすることで、容量Ｃｓｈのホールドを開始する。この際、制御部１０９は、容量Ｃｓｈの電圧を読み出さず（ＲＥＡＤがローレベル）、電圧の変化量が安定する時間の測定を行わない。そして、制御部１０９は、時刻ｔ１０で、信号ＴＳをローレベルにする。 The sample hold drive period is from time t8' to time t15. The control unit 109 sets the signal EN to high level at time t8', and sets the signal TS to high level at time t9' to start holding the capacitance Csh. At this time, the control unit 109 does not read the voltage of the capacitance Csh (READ is low level), and does not measure the time until the amount of change in voltage stabilizes. Then, the control unit 109 sets the signal TS to low level at time t10.

以上のように、制御部１０９は、１フレーム目で、容量Ｃｓｈの電圧が安定した時間ｔｓを検出し、その検出した時間ｔｓを基に、２フレーム目以降のサンプル期間を設定する。なお、制御部１０９は、任意のフレームで、容量Ｃｓｈの電圧が安定した時間ｔｓを検出し、その検出した時間ｔｓを基に、次のフレームのサンプル期間を設定してもよい。 As described above, the control unit 109 detects the time ts at which the voltage of the capacitance Csh stabilizes in the first frame, and sets the sample period for the second frame and thereafter based on the detected time ts. Note that the control unit 109 may also detect the time ts at which the voltage of the capacitance Csh stabilizes in any frame, and set the sample period for the next frame based on the detected time ts.

以上により、制御部１０９は、容量Ｃｓｈの電位が安定した最適なタイミングで、サンプリングホールドを行うことが可能となる。 As a result, the control unit 109 can perform sampling and holding at the optimal timing when the potential of the capacitance Csh is stable.

（第３の実施形態）
画素アレイ１２０は、複数の画素２０２により構成されており、製造バラツキにより個々の画素２０２の容量Ｃｓｈの特性も異なる。サンプルホールド信号ＴＳは、全画素２０２に共通であるため、サンプリング駆動時間も共通である。そのため、サンプルホールドされた画素２０２の電位が安定するまでに一番時間のかかる容量Ｃｓｈのサンプリングデータ安定期間Ｔｓを用いてサンプリング駆動時間を決める。 Third Embodiment
The pixel array 120 is composed of a plurality of pixels 202, and the characteristics of the capacitance Csh of each pixel 202 differ due to manufacturing variations. The sample and hold signal TS is common to all the pixels 202, so the sampling drive time is also common. Therefore, the sampling drive time is determined using the sampling data stabilization period Ts of the capacitance Csh, which takes the longest time for the potential of the sampled and held pixel 202 to stabilize.

図８は、第３の実施形態による放射線撮像装置１００の制御方法を説明するためのフローチャートである。放射線撮像装置１００は、サンプルホールドされた画素２０２の電位が安定するまでに一番時間のかかる容量Ｃｓｈを有する画素を特定する制御を行う。 Figure 8 is a flowchart for explaining a control method of the radiation imaging device 100 according to the third embodiment. The radiation imaging device 100 performs control to identify a pixel having a capacitance Csh that takes the longest time for the potential of the sampled and held pixel 202 to stabilize.

ステップＳ２０１では、放射線撮像装置１００の制御部１０９は、記憶手段１１５に記憶される容量Ｃｓｈの電圧が安定する時間ｔｓを０とし、画素アレイ１２０のＸＹアドレスを原点（０，０）として特定制御を開始する。ステップＳ２０２では、制御部１０９は、リセット駆動を行う。 In step S201, the control unit 109 of the radiation imaging device 100 sets the time ts at which the voltage of the capacitance Csh stored in the storage unit 115 stabilizes to 0, and starts specific control with the XY address of the pixel array 120 set to the origin (0,0). In step S202, the control unit 109 performs reset driving.

ステップＳ２０３では、制御部１０９は、垂直走査回路スタート信号端子ＶＳＴと、垂直走査回路クロック端子ＣＬＫＶと、水平走査回路スタート信号端子ＨＳＴと、水平走査回路クロック端子ＣＬＫＨを駆動する。これにより、制御部１０９は、ステップＳ２０１，Ｓ２０９，Ｓ２１１で指定したＸＹアドレスの画素２０２を選択する、画素選択駆動を行う。 In step S203, the control unit 109 drives the vertical scanning circuit start signal terminal VST, the vertical scanning circuit clock terminal CLKV, the horizontal scanning circuit start signal terminal HST, and the horizontal scanning circuit clock terminal CLKH. As a result, the control unit 109 performs pixel selection drive to select the pixel 202 at the XY address specified in steps S201, S209, and S211.

ステップＳ２０４では、制御部１０９は、サンプルホールド駆動開始時間となっているか否かを判定する。サンプルホールド開始時間となっている場合には、処理はステップＳ２０５に進み、サンプルホールド開始時間となっていない場合には、処理はステップＳ２０４に戻る。 In step S204, the control unit 109 determines whether or not it is time to start the sample hold drive. If it is time to start the sample hold drive, the process proceeds to step S205. If it is not time to start the sample hold drive, the process returns to step S204.

ステップＳ２０５では、制御部１０９は、サンプルホールド駆動と電圧監視を実行し、選択された画素２０２の容量Ｃｓｈの電圧が安定する時間ｔｓｐ（ｘ，ｙ）を測定する。ここで、（ｘ，ｙ）は、選択された画素２０２のＸＹアドレスを示す。 In step S205, the control unit 109 executes sample-and-hold driving and voltage monitoring, and measures the time tsp(x, y) at which the voltage of the capacitance Csh of the selected pixel 202 stabilizes. Here, (x, y) indicates the XY address of the selected pixel 202.

ステップＳ２０６では、制御部１０９は、記憶手段１１５に記憶された時間ｔｓとステップＳ２０５で測定した時間ｔｓｐ（ｘ，ｙ）とを比較する。時間ｔｓｐ（ｘ，ｙ）が時間ｔｓより大きい場合には、処理はステップＳ２０７に進み、時間ｔｓｐ（ｘ，ｙ）が時間ｔｓより大きくない場合には、処理はステップＳ２０８に進む。 In step S206, the control unit 109 compares the time ts stored in the storage means 115 with the time tsp(x, y) measured in step S205. If the time tsp(x, y) is greater than the time ts, the process proceeds to step S207, and if the time tsp(x, y) is not greater than the time ts, the process proceeds to step S208.

ステップＳ２０７では、制御部１０９は、記憶手段１１５に記憶された時間ｔｓを時間ｔｓｐ（ｘ，ｙ）に更新するとともに、記憶手段１１５には画素２０２のアドレス（ｘ，ｙ）を記憶し、ステップＳ２０８に進む。 In step S207, the control unit 109 updates the time ts stored in the storage means 115 to the time tsp(x, y), stores the address (x, y) of pixel 202 in the storage means 115, and proceeds to step S208.

ステップＳ２０８では、制御部１０９は、時間測定の対象画素が水平方向の最終画素であるか否かを判定する。水平方向の最終画素である場合には、処理はステップＳ２１０に進み、水平方向の最終画素でない場合には、処理はステップＳ２０９に進む。 In step S208, the control unit 109 determines whether the pixel being measured for time is the final pixel in the horizontal direction. If it is the final pixel in the horizontal direction, the process proceeds to step S210. If it is not the final pixel in the horizontal direction, the process proceeds to step S209.

ステップＳ２０９では、制御部１０９は、水平方向のアドレスを更新（＋１）し、ステップＳ２０２に戻る。 In step S209, the control unit 109 updates the horizontal address (+1) and returns to step S202.

ステップＳ２１０では、制御部１０９は、時間測定の対象画素が垂直方向の最終画素であるか否かを判定する。垂直方向の最終画素でない場合には、処理はステップＳ２１１に進み、垂直方向の最終画素である場合には、図８のフローチャートの処理を終了する。 In step S210, the control unit 109 determines whether the pixel being measured for time is the final pixel in the vertical direction. If it is not the final pixel in the vertical direction, the process proceeds to step S211. If it is the final pixel in the vertical direction, the process of the flowchart in FIG. 8 ends.

ステップＳ２１１では、制御部１０９は、水平方向のアドレスをリセット（０）し、垂直方向のアドレスを更新（＋１）し、ステップＳ２０２へ戻る。 In step S211, the control unit 109 resets the horizontal address (to 0), updates the vertical address (to +1), and returns to step S202.

以上の処理を繰り返すことで、記憶手段１１５に画素の電位が安定するまでに一番時間のかかる画素のアドレスと、容量Ｃｓｈの電圧が安定する時間が記憶される。 By repeating the above process, the memory means 115 stores the address of the pixel that takes the longest time for the pixel potential to stabilize, and the time it takes for the voltage of the capacitance Csh to stabilize.

図９は、第３の実施形態による放射線撮像装置１００の動画撮影制御を説明するためのフローチャートである。ステップＳ１０１では、放射線撮像装置１００の制御部１０９は、信号処理部１０１により、制御用インターフェース１１０を通して指定された撮影モードに従い、撮影準備を行う。 Figure 9 is a flowchart for explaining video imaging control of the radiation imaging device 100 according to the third embodiment. In step S101, the control unit 109 of the radiation imaging device 100 performs imaging preparation according to the imaging mode specified by the signal processing unit 101 through the control interface 110.

ステップＳ２０３では、制御部１０９は、記憶手段１１５に記憶された画素の電位が安定するまでに一番時間のかかる画素のアドレスの容量Ｃｓｈの電圧が読み出せるように、画素選択駆動を行う。 In step S203, the control unit 109 performs pixel selection driving so that the voltage of the capacitance Csh of the address of the pixel that takes the longest time for the potential of the pixel stored in the memory means 115 to stabilize can be read out.

ステップＳ１０７では、制御部１０９は、動画撮影終了であるか否かを判定する。動画撮影終了でない場合には、処理はステップＳ１０８に進み、動画撮影終了である場合には、図９のフローチャートの処理を終了する。 In step S107, the control unit 109 determines whether or not video recording has ended. If video recording has not ended, the process proceeds to step S108, and if video recording has ended, the process of the flowchart in FIG. 9 ends.

以上のように、制御部１０９は、複数の画素２０２の容量Ｃｓｈの電圧が安定した時間を検出し、その中で最も長い時間を基に、次のフレームのサンプル期間を設定する。 As described above, the control unit 109 detects the time when the voltage of the capacitance Csh of multiple pixels 202 becomes stable, and sets the sample period of the next frame based on the longest time among them.

以上により、制御部１０９は、画素アレイ１２０を構成する複数の画素２０２の中で、一番安定特性の劣る画素２０２のサンプリングデータの安定する時間ｔｓを基に、サンプリング時間を決定する。これにより、制御部１０９は、全画素２０２の容量Ｃｓｈの電位が安定した最適なタイミングで、サンプルホールドを行うことが可能となる。 As a result, the control unit 109 determines the sampling time based on the time ts at which the sampling data of the pixel 202 with the poorest stability characteristics among the multiple pixels 202 that make up the pixel array 120 stabilizes. This enables the control unit 109 to perform sample and hold at the optimal timing at which the potentials of the capacitances Csh of all pixels 202 stabilize.

なお、上述の実施形態は、何れも本開示を実施するにあたっての具体例を示したものに過ぎず、これらによって本開示の技術的範囲が限定的に解釈されない。すなわち、本開示はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。 The above-mentioned embodiments are merely illustrative examples of how the present disclosure may be implemented, and the technical scope of the present disclosure should not be interpreted in a limiting manner. In other words, the present disclosure may be implemented in various forms without departing from its technical concept or main features.

本実施形態の開示は、以下の構成、システムおよび方法を含む。
（構成１）
各々が、放射線を電荷信号に変換し、前記変換された電荷信号を容量にサンプルホールドする複数の画素と、
前記サンプルホールドのサンプル期間に、前記容量の電圧を読み出す読み出し手段と
を有することを特徴とする放射線撮像装置。
（構成２）
前記読み出し手段は、前記容量の電圧が安定した時間を検出し、前記検出した時間を基に、次のフレームのサンプル期間を設定することを特徴とする構成１に記載の放射線撮像装置。
（構成３）
前記次のフレームのサンプル期間は、前記サンプル期間の開始時から前記容量の電圧が安定するまでの時間以上の期間であり、かつ、現在のフレームのサンプル期間より短い期間であることを特徴とする構成２に記載の放射線撮像装置。
（構成４）
前記次のフレームのサンプル期間の終了タイミングは、現在のフレームのサンプル期間の終了タイミングと同じであり、
前記次のフレームのサンプル期間の開始タイミングは、現在のフレームのサンプル期間の開始タイミングより遅いことを特徴とする構成２または３に記載の放射線撮像装置。
（構成５）
前記読み出し手段は、毎フレームで、前記容量の電圧が安定した時間を検出し、前記検出した時間を基に、次のフレームのサンプル期間を設定することを特徴とする構成２～４のいずれか１項に記載の放射線撮像装置。
（構成６）
前記読み出し手段は、１フレーム目で、前記容量の電圧が安定した時間を検出し、前記検出した時間を基に、２フレーム目以降のサンプル期間を設定することを特徴とする構成２～４のいずれか１項に記載の放射線撮像装置。
（構成７）
前記読み出し手段は、任意のフレームで、前記容量の電圧が安定した時間を検出し、前記検出した時間を基に、次のフレームのサンプル期間を設定することを特徴とする構成２～４のいずれか１項に記載の放射線撮像装置。
（構成８）
前記読み出し手段は、前記複数の画素の前記容量の電圧が安定した時間を検出し、その中で最も長い時間を基に、次のフレームのサンプル期間を設定することを特徴とする構成１～７のいずれか１項に記載の放射線撮像装置。
（システム１）
構成１～８のいずれか１項に記載の放射線撮像装置と、
放射線を発生する放射線発生装置と
を有することを特徴とする放射線撮像システム。
（方法１）
各々が、放射線を電荷信号に変換し、前記変換された電荷信号を容量にサンプルホールドする複数の画素を有する放射線撮像装置の制御方法であって、
前記サンプルホールドのサンプル期間に、前記容量の電圧を読み出すステップを有することを特徴とする放射線撮像装置の制御方法。 The disclosure of the present embodiment includes the following configurations, systems, and methods.
(Configuration 1)
A plurality of pixels, each of which converts radiation into an electric charge signal and samples and holds the converted electric charge signal in a capacitance;
and a readout means for reading out a voltage of the capacitance during a sample period of the sample and hold.
(Configuration 2)
2. The radiation imaging apparatus according to claim 1, wherein the readout means detects a time when the voltage of the capacitor becomes stable, and sets a sample period for the next frame based on the detected time.
(Configuration 3)
The radiation imaging device described in configuration 2, characterized in that the sample period of the next frame is equal to or longer than the time from the start of the sample period until the voltage of the capacitance stabilizes, and is shorter than the sample period of the current frame.
(Configuration 4)
the end timing of the sample period of the next frame is the same as the end timing of the sample period of the current frame;
4. The radiation imaging apparatus according to claim 2, wherein a start timing of the sample period of the next frame is later than a start timing of the sample period of the current frame.
(Configuration 5)
The radiation imaging device according to any one of configurations 2 to 4, characterized in that the readout means detects the time when the voltage of the capacitance becomes stable for each frame, and sets a sample period for the next frame based on the detected time.
(Configuration 6)
The radiation imaging device according to any one of configurations 2 to 4, characterized in that the readout means detects the time when the voltage of the capacitance becomes stable in the first frame, and sets a sample period for the second frame and thereafter based on the detected time.
(Configuration 7)
The radiation imaging device according to any one of configurations 2 to 4, characterized in that the readout means detects the time when the voltage of the capacitance becomes stable in any frame, and sets a sample period for the next frame based on the detected time.
(Configuration 8)
The radiation imaging device according to any one of configurations 1 to 7, characterized in that the readout means detects the time when the voltage of the capacitance of the plurality of pixels becomes stable, and sets a sample period for the next frame based on the longest time among the detected times.
(System 1)
A radiation imaging apparatus according to any one of configurations 1 to 8,
and a radiation generating device that generates radiation.
(Method 1)
1. A method for controlling a radiation imaging apparatus having a plurality of pixels, each of which converts radiation into an electric charge signal and samples and holds the converted electric charge signal in a capacitance, comprising the steps of:
A method for controlling a radiation imaging apparatus, comprising the step of reading out a voltage of the capacitance during a sample period of the sample and hold.

１０撮像領域、２０信号読出部、１００放射線撮像装置、１０１信号処理部、１０２表示部、１０３照射制御部、１０４放射線発生装置、１０５撮像パネル、１０７増幅器、１０８ＡＤ変換器、１０９制御部、１１０制御用インターフェース、１１１画像データインターフェース、１１２ＲＥＡＤＹ信号、１１３同期信号、１１４照射許可信号、１１５記憶手段、１２０画素アレイ 10 imaging area, 20 signal readout unit, 100 radiation imaging device, 101 signal processing unit, 102 display unit, 103 irradiation control unit, 104 radiation generating device, 105 imaging panel, 107 amplifier, 108 AD converter, 109 control unit, 110 control interface, 111 image data interface, 112 READY signal, 113 synchronization signal, 114 irradiation permission signal, 115 storage means, 120 pixel array

Claims

A plurality of pixels, each of which converts radiation into an electric charge signal and samples and holds the converted electric charge signal in a capacitance;
and a readout means for reading out a voltage of the capacitance during a sample period of the sample and hold.

The radiation imaging device according to claim 1, characterized in that the readout means detects the time when the voltage of the capacitance becomes stable, and sets the sample period of the next frame based on the detected time.

The radiation imaging device according to claim 2, characterized in that the sample period of the next frame is equal to or longer than the time from the start of the sample period until the voltage of the capacitance becomes stable, and is shorter than the sample period of the current frame.

the end timing of the sample period of the next frame is the same as the end timing of the sample period of the current frame;
3. The radiation imaging apparatus according to claim 2, wherein a start timing of the sample period of the next frame is later than a start timing of the sample period of the current frame.

The radiation imaging device according to claim 2, characterized in that the readout means detects the time when the voltage of the capacitance becomes stable for each frame, and sets the sample period of the next frame based on the detected time.

The radiation imaging device according to claim 2, characterized in that the readout means detects the time when the voltage of the capacitance becomes stable in the first frame, and sets the sample period for the second frame and thereafter based on the detected time.

The radiation imaging device according to claim 2, characterized in that the readout means detects the time when the voltage of the capacitance becomes stable in any frame, and sets the sample period of the next frame based on the detected time.

The radiation imaging device according to claim 1, characterized in that the readout means detects the time when the voltage of the capacitance of the plurality of pixels becomes stable, and sets the sample period of the next frame based on the longest time among the detected times.

A radiation imaging apparatus according to any one of claims 1 to 8,
and a radiation generating device that generates radiation.

1. A method for controlling a radiation imaging apparatus having a plurality of pixels, each of which converts radiation into an electric charge signal and samples and holds the converted electric charge signal in a capacitance, comprising the steps of:
A method for controlling a radiation imaging apparatus, comprising the step of reading out a voltage of the capacitance during a sample period of the sample and hold.