JP2024055510A - 撮像素子および撮像装置 - Google Patents

Abstract

【課題】撮像素子の大面積化により画素数が増加しても、画素信号読出し時における１ライン分に要する時間を短縮でき、動画に必要な枚数の画像を取得することができ、動きの速い被写体を撮影した際にも像歪みを回避可能な撮像素子および撮像装置を提供する。【解決手段】 撮像素子１０１は、基板１１０を上下に貫通する貫通電極１１５を備えている。また、画素構造は、所望の数の画素１２０を含む駆動エリア１１１毎に区分され、駆動エリア１１１毎の配線電極１１８の各々に、対応する貫通電極１１５が電気的に接続され、かつ各駆動エリア１１１は、互いに並行して、これら駆動エリア１１１の各々に含まれる画素１２０を読み出す構成とされてなる。対向電極１１９の駆動電圧波形は、各フレーム期間毎に、所定期間が駆動期間として、その余の期間が画素１２０の電荷読出し処理を順次行う電荷読出し期間として設定される。【選択図】図２

Description

本発明は、広視野角映像の取得に有利な撮像素子、特に素子の撮像面積が大サイズの撮像素子および、その撮像素子を備えた監視カメラ等の撮像装置に関するものである。

現在の撮影システムでは、一般に、ＣＭＯＳ撮像素子とレンズを組み合わせた構成が用いられる。ＣＭＯＳ撮像素子により高精細で明るい映像を取得するためには、撮像素子のサイズを大きくするとともに受光面積を広くとる構成とすることが望まれる。
このような構成とするためには、Ｓｉ基板を大型化して多画素化する必要があるが、一般のＣＭＯＳの微細加工では大面積化に伴って製造コストが大幅に上昇する他、特にＣＭＯＳ撮像素子では、配線を素子の周辺部から外部に取り出すようにしているため、大面積化に応じて画素数が増加した場合、電荷読出し時における１ライン分の読出し時間が長くなってしまい、動画に必要な枚数の画像を取得することが困難になるという課題があった。

このような課題に対して、４枚のＣＭＯＳ撮像素子を組み合わせたタイル型の大面積素子に関する従来技術が知られている（下記非特許文献１を参照）。
また、大面積撮像素子を用いて広視野角映像を取得するために、大型で大重量の広角レンズに替えて、複数の小レンズからなるレンズアレイを採用し、このレンズアレイとＣＭＯＳ撮像素子を組み合わせた撮像システムが知られている（下記特許文献１～３を参照）。

特開２００１－６１１０９号公報 特開２００３－１６３９３８号公報 特開２００５－１６７４８４号公報

Hein Loijens et.al., "A 23 x 25.9cm2 RGB color CMOS Imager System for Digital Photography", IISW, R46, pp.289-292(2011)

しかしながら、上述した非特許文献１に記載の従来技術によっては、各ＣＭＯＳ撮像素子間の隣接領域における画素が欠損するとの課題の他、各ＣＭＯＳ撮像素子間での位置合わせのずれに伴う欠陥が視認されやすいという課題がある。
また、上述した特許文献１～３に記載の従来技術によっては、ＣＭＯＳ撮像素子の大面積化に伴う課題を根本的に解決することは困難である。
さらに、上述したような大面積化した撮像素子において、従来のローリングシャッタによる読出しではライン毎に露光タイミングのずれが目立つことになるため、特に、動きの速い被写体を撮影した際には像が歪む現象が発生するという問題があった。

本発明は、このような課題に鑑みてなされたものであり、撮像素子の大面積化により大幅に画素数が増加しても、画素信号読出し時における１ライン分に要する読出し時間を短縮し、動画に必要な枚数の画像を取得することができるとともに、動きの速い被写体を撮影した際にも像が歪む現象を回避することが可能な撮像素子および撮像装置を提供することを目的とするものである。

以上の目的を達成するため、本発明の撮像素子および撮像装置は以下のような構成とされている。
すなわち、本発明の撮像素子は、
上方向からの光を受けて該光が担持する被写体像情報を撮影する撮像素子において、
基板と、
該基板の所定の位置において、この基板を上下に貫通する貫通電極と、
該基板の上方に配された、画素電極と半導体素子を含む画素をアレイ状に配してなる画素構造であって、該半導体素子は外部からの読出し信号に応じて、該画素の信号読出し処理を行うように構成された画素構造と、
所望の前記画素に電気的に接続されるとともに、これら画素同士の間を通過するように配された配線電極と、
前記画素構造の上方に配された光電変換膜と、
該光電変換膜の上方に配され、該光電変換膜を駆動する駆動期間には所定の電位に設定される対向電極と、
該対向電極の上方に配され、前記被写体像情報を前記光電変換膜上に結像させる撮像レンズと、を備え、
前記画素構造は、所望の数の前記画素を含む画素グループからなる駆動エリア毎に区分され、
前記駆動エリア毎の前記配線電極の各々に、対応する前記貫通電極が電気的に接続されるように、かつ各前記駆動エリアは、互いに並行して、これら駆動エリアの各々に含まれる画素を読み出すように構成されてなり、
前記対向電極は、各フレーム期間毎に、所定期間が前記駆動期間として、かつ、その余の期間が前記画素の信号読出し処理を順次行う電荷読出し期間として、各々設定されてなることを特徴とするものである。

また、前記画素は行選択トランジスタを各々備えており、前記電荷読出し期間には、電荷読出しに係る該画素の該行選択トランジスタをＯＮ状態とする読出し信号が該行選択トランジスタに印加されることが好ましい。
また、前記撮像レンズが、複数のレンズを配列したレンズアレイからなることが好ましい。

また、前記駆動エリアの存在によっても、前記画素構造内の前記画素は等間隔に配されていることが好ましい。
また、前記光電変換膜が、有機膜から構成されていることが好ましい。

本発明の撮像装置は、前記撮像素子を備え、前記対向電極を前記所定の電位に設定する駆動波形を発生する対向電圧駆動波形発生部と、該行選択トランジスタをＯＮ状態とする前記読出し信号を発生する読出し信号発生部と、を備えたことを特徴とするものである。
また、上記撮像装置において、前記対向電圧駆動波形発生部により生成される対向電圧駆動波形と前記読出し信号発生部により生成される読出し信号が同期して出力されるように、前記対向電圧駆動波形発生部と前記読出し信号発生部に、同期したクロック信号を出力するクロック生成部を備えたことが好ましい。

本発明の撮像素子および撮像装置によれば、全画素に対して、少数の画素にグループ分けされてなる駆動エリア毎に、光電変換された画素信号を読み出すように、かつ互いに並行して該画素信号を読み出すように構成されているので、撮像素子が大面積で画素数が大幅に増加した場合であっても、画素信号読出し時における読出し時間を短縮することができ、動画に必要な枚数の画像を取得することが可能である。
さらに、上記各駆動エリアにおいて、各フレーム期間毎の所定期間は、対向電極を駆動する駆動期間とされ、その駆動期間が終了した後において、各フレーム期間毎の、駆動期間以外の期間（非駆動期間）に、画素構造における各画素の信号読出し処理を順次行う電荷読出し期間が行われることになる。したがって、画素の信号読出しタイミングがライン毎にずれていても、読み出される信号は、同一タイミング（対向電極の同一駆動期間）の撮影画像における各ライン毎の信号値であるから、読出し回路に蓄積ノードと転送トランジスタ等からなるメモリ機能を設けなくとも、動きの速い被写体を撮影した際における像が歪む現象を回避することができる。

本発明に係る撮像素子の概念的な構成を示す概略斜視図であって、レンズアレイを撮像レンズに用いた例を示す概念図である。 本発明の実施形態１に係る撮像素子を示す概念図である。 本発明の実施形態２に係る撮像素子を示す概念図であり、（ａ）撮像素子の全体構成図、および（ｂ）実施形態２に係る撮像素子の特徴部分を示す概念図である。 実施形態１に係る撮像素子の画素回路の概念的な構成を示す模式図である。 対向電極電圧と各行の電荷読出し信号を示すタイミングチャートである。 本実施形態における、対向電極電圧（Ｖ）の変化に対する、各画素から出力される電流密度（Ａ/cm²）の変化を示すグラフである。 本実施形態に係る撮像装置の概念的な構成を示すブロック図である。 従来技術における、対向電極電圧と各行の電荷読出し信号を示すタイミングチャートである。

以下、本発明の概念、および本発明の実施形態に係る撮像素子および撮像装置について図面を用いて説明する。なお、図１～３は、各構成要素の配置の理解を容易とするための模式図である（実際には、各部材が間隔を空けずに積み重ねられた構造とされている）。
まず、図１を用いて、本発明の、駆動エリア１１をマトリクス状に設けた撮像素子１の概念について簡単に説明する。また、図２は、実施形態１に係る撮像素子１０１を示す概念図であり、撮像レンズが多数の小径のレンズを縦横に配列してなるレンズアレイ１１３から構成されるものである、ことが示されている。

＜本発明の撮像素子、撮像装置の構造＞
本発明の撮像素子１の構造のポイントとしては、基板１０上に設けられた画素アレイを構成する全ての画素を、図１に示すように、複数の領域（駆動エリア１１）に分割し、各駆動エリア１１の信号読出しを個別かつ互いに並行して行うように構成されている、ことにある。
各駆動エリア１１に含まれる画素数を適切に設定することにより、１画素または１ライン当たりの選択時間を十分に確保することができるため、撮像素子１の画素数が増加しても画素信号の高速読出しが可能となる。例えば各駆動エリア１１に含まれる画素数をより少なく設定することにより、各駆動エリア１１では、より高い周波数での動画読出しも可能となる。例えば１２０Ｈｚ以上の応答も容易に行うことが可能である。
ただし、画素信号の読出し処理を行った後、後段の回路によって駆動エリア１１同士の画像合成等の演算処理が必要とされる。

すなわち、駆動エリア１１毎に、従来のCMOSセンサや有機撮像デバイス等と同様に信号読出しの画素回路（後述する）が構築されることにより、入射光に伴う信号を駆動エリア１１毎に並行して個別に読み出すことが可能である。それらは画素毎に従来の撮像素子と同様に画像信号に変換され、最終的には既存の画像処理により繋ぎ合わせた１枚の画像に変換することができる。このとき、駆動エリア１１同士の信号読出しについて適切に同期を取ることでフレームレートを制御することが可能となる。

またレンズアレイ１３の隣り合うレンズで取得される画像同士が、位置ずれのために互いに重複するような場合には、各画像に対して簡単な演算処理を行うことで、より解像度の高い画像を得ることも可能である。これらの画像処理は、各駆動エリア１１で取得される画像に応じて、適切な画像処理法を採用すればよい。また画素信号は貫通電極（１１５：図２に示す）を介して基板１０の裏面で読み出されるため、貫通電極（１１５）に接続するＩＣなどを、裏面に取り付けることができる。なお、駆動エリア１１毎に並列に処理されることから、画素数を相対的に小さくすることができるため、超多画素化を行うことも可能である。
駆動エリア１１の数に上限はなく、超大面積化や超多層化等により表現される、従来のＣＭＯＳデバイスでは作成が困難な撮像素子を構築することができる。

また、撮像レンズとしては、図１に示すレンズアレイ１３に替えて１つのレンズを用いることも可能であるし、その他の種々のレンズを用途に応じて選択することが可能である。そのため、例えば天体望遠鏡のような大口径レンズを適用した撮影システムや、大型の広角レンズを適用した広視野角の撮影システム、さらにはマルチレンズを適用した超広視野角の撮影システムに至るまで、種々のカメラへの適用が可能である。
また、プラスティック基板への適用も可能であるため、３６０度に亘る全周撮影が可能な映像システムを１つの撮像素子により構成することができるので、複数台のカメラを並べて撮影するような状況をとる必要がなくなり、複数台のカメラ間の複雑な位置合わせが不要となる。

＜本発明の撮像素子、撮像装置の駆動＞
ところで、本発明の撮像素子１の駆動系のポイントとしては、対向電極に印加される電圧が、各フレーム期間において所定の期間（駆動期間）ではＯＮ状態に、その余の期間（非駆動期間）ではＯＦＦ状態に設定され、この非駆動期間においてのみ各画素の電荷の読出し処理が行われるようになっている。
上記対向電極に印加される電圧がＯＮ状態とされているときは光電変換膜１２に入射光の光量に応じた電荷が生成されて光電流が発生し、一方、ＯＦＦ状態とされているときは光電変換膜１２に光が入射しても入射光に応じて電荷は生成されず、暗電流が生成されるのみである。
本発明の撮像素子においては、このような光電変換膜１２の性質を利用し、各フレーム期間において、駆動期間を終了して電荷の発生を終了させた状態で（非駆動期間に）、各ラインの読出し動作を順次行うようにしている。したがって、各駆動エリア１１毎にグローバルシャッター機能を持たせることができる。
以下、本発明の実施形態１に係る撮像素子について、図２を用いて具体的に説明する。なお、図１の各部材に対応する部材については、対応する、図１の各部材の符号に１００を加えた符号を付すものとする。

◎実施形態１
＜撮像素子＞
実施形態１に係る撮像素子１０１は、図２に、その一部が示されるように、図面上方向からの光を受けてその光が担持する被写体像情報を撮影する撮像素子であって、複数の貫通電極１１５が、上下方向に貫通するように形成されてなる基板１１０と、この基板１１０上に形成された、画素電極１１６と半導体素子１１７を含む画素１２０を縦横にアレイ状に配列してなる画素構造と、所定の画素１２０に電気的に接続されるとともに、各画素１２０同士の間を通過するように配される配線電極１１８と、画素構造の上方に配された光電変換膜１１２と、光電変換膜１１２の上方に配された対向電極１１９と、対向電極１１９の上方に配され、被写体像情報を光電変換膜１１２上に結像させるレンズアレイ１１３とを備えている。

また、画素構造は、所定個の画素１２０を含む画素グループからなる駆動エリア１１１毎に区分され（図２では、１つの駆動エリア１１１の一部に含まれる複数個の画素１２０が示されている）、駆動エリア１１１毎の配線電極１１８の各々に、対応する貫通電極１１５が電気的に接続されるように、かつ各駆動エリア１１１は、これら駆動エリア１１１の各々に含まれる画素１２０を、互いに並行して（時間的に重複して）読み出すように構成されている。なお、貫通電極１１５は、図示される、縦の配線にも横の配線にも接続することになる。なお、配線の数は画素回路によって異なるので、図２（および後述する図３（ａ）、（ｂ））に示される配線の数や配置は、適宜変更されるものである。

すなわち、駆動エリア１１１の全ての配線電極１１８（例えばゲート配線、リセット配線、電源ライン等）に対して、少なくとも１個の貫通電極１１５が割り当てられて接続されているので、駆動エリア１１１の各画素で発生した画素信号は、基板１１０の裏面側において貫通電極１１５と接続された配線により外部に取り出される。
なお、駆動エリア１１１は全て同じサイズ（同じ数の画素を含むもの）であってもよいし、互いに異なるサイズ（異なる数の画素を含むもの）であってもよい。

このように、実施形態１の撮像素子１０１においては、全画素１２０に対して、適切に設定された画素数毎にグループ分けされてなる駆動エリア１１１毎に光電変換された信号を読み出すように、かつこれらの駆動エリア１１１が互いに並行して画素信号を読み出すように構成されているので、撮像素子１０１が大面積で画素数が大幅に増加した場合であっても、画素信号読出し時における１ライン分に要する選択時間を短縮することができ、動画に必要な枚数の画像を取得することができる。

以下、上述した実施形態１に係る撮像素子１０１の各部材について、さらに詳細に説明する。
各画素１２０に配設される上記半導体素子１１７は、図４に示すように、画素当たり１つ、または複数個設けることが可能である。例えば、３トランジスタ型の撮像素子１０１の場合、半導体素子１１７は、行選択トランジスタ（行選択ＴＦＴ）Ｍ_Ｓ、増幅トランジスタ（増幅ＴＦＴ）Ｍ_Ａおよびリセットトランジスタ（リセットＴＦＴ）Ｍ_Ｒにより構成され、さらに画素１２０の外部には負荷トランジスタ（負荷ＴＦＴ）Ｍ_Ｌが配置され、これにより構成されたソースフォロワ回路により電荷増幅を行うことができるように構成される。

また、ソースフォロワ回路を構成する負荷トランジスタＭ_Ｌは、各々電荷が読み出される各行の縦に配列された画素に共通の読出し信号線に対応して形成されるが、これを基板１１０の裏側に配置し、貫通電極１１５を介して表側の配線電極１１８と接続されるように構成することもできる。一方、負荷トランジスタＭ_Ｌを駆動エリア１１１の下層に配設することにより、画素１２０の配置を変えることなく基板１１０の表面に配置することが可能である。

ここで、図４に示す例においては、光電変換膜１１２として有機膜３１２を用い、対向電極１１９に所定の電圧が印加されている期間（駆動期間）では、入射した光量に応じてこの有機膜３１２に電荷が発生する。この電荷は、対向電極１１９に所定の電圧が印加されない期間（非駆動期間）において、行選択トランジスタＭ_Ｓに外部からの読出し信号ＲＳが入力されることで画素１２０の外部に読み出され、最終的に信号出力Ｖ_ｏｕｔとして撮像素子１０１の外部に出力される。
なお、リセットトランジスタＭ_Ｒのドレイン/ソースの一方には電源電圧Ｖ_Ｄが印加されるように設定され、ドレイン/ソースの他方には容量Ｃ_１が接続されている。図４では、この他方と容量Ｃ_１を接続する配線が、有機膜３１２と増幅トランジスタＭ_Ａのゲートを接続する配線と交差する位置をＶ_ｉｎとして表している。なお、上記容量Ｃ_１は、ソースフォロワ回路の入力側の容量であり、有機膜３１２からの電荷を蓄積し、増幅トランジスタＭ_Ａのゲートに蓄積電荷に応じた電圧を印加する機能を有する。一方、容量Ｃ_２は、ソースフォロワ回路の出力側の容量であり、Ｃ_１とＣ_２の比に応じて信号電荷が増倍される。

また、上記画素構造としては、上述した構成に拘わらず、通常のＣＭＯＳ撮像素子に適用される種々の画素回路を用いることが可能である。
また、上記半導体素子１１７はＴＦＴではない通常のトランジスタであってもよいが、ＴＦＴを用いた場合、例えば酸化物半導体により形成した場合、ガラスに比べて耐熱性の低いプラスティックによる基板上にも大面積で形成することが可能である。
また、上記貫通電極１１５は基板１１０の表面側と裏面側を電気的に接続するものであり、構成材料としては、金属や導電性材料等を適用し得るが、抵抗はできるだけ小さいものとすることが望ましい。

また、撮像レンズとしては、上述したようなレンズアレイに限られず、１つの大きなレンズであってもよいし、複数のレンズを組み合わせた組み合わせレンズとしてもよいし、複数の小径のレンズをデバイス面内に縦横に配置したレンズアレイとしてもよい（図２ではレンズアレイ１１３とされている）。図２に示すようなレンズアレイ１１３を用いた複眼方式とした場合は、各レンズで取得された映像を合成することにより、高解像度化や広視野角化を実現することができる。またレンズアレイ１１３を適用した場合、各レンズの大きさは、必ずしも同じである必要はない。またレンズアレイにおいては、各レンズの間隔、個数、配置、光軸、材質等は一定である必要はなく、取得する映像、画角、または撮影する対象物の方向に応じて自由に配置することができる。

ところで、本実施形態の撮像素子１０１において、各フレーム期間は、図５に示すように、対向電極電圧が、ＯＮとなる露光期間と、ＯＦＦとなる電荷読出し期間に配分される。従来技術の撮像素子において、各フレーム期間は、図８に示すように、対向電極電圧がＯＮとなる露光期間が継続するように設定されていることから、本実施形態の撮像素子１０１は、この点においても、従来技術のものとは異なっている。
本実施形態の撮像素子１０１においては、各フレーム期間において、対向電極電圧が、ＯＮとなる露光期間の他に、ＯＦＦとなる電荷読出し期間を設けるように設定したことから、各フレーム期間毎の露光期間は、対向電極を駆動する駆動期間とされ、その露光期間が終了した後における、各フレーム期間毎の非駆動期間に相当する電荷読出し期間に、各画素の信号読出し処理を順次行う信号読出しが行われることになる。

したがって、画素の信号読出しタイミングがライン毎にずれていても、読み出される信号は、同一期間に撮影された画像における各ライン毎の信号値となる。すなわち、本実施形態の撮像素子によれば、グローバルシャッター機能を持たせることができ、読出し回路に蓄積ノードと転送トランジスタ等からなるメモリ機能を設けなくとも、動きの速い被写体を撮影した際における像が歪む現象を回避することができる。
なお、電荷読出し処理が円滑に行われる範囲内で、露光期間の配分をできるだけ大きくとることにより、読み出す信号量をより大きなものとすることができ、より正確な情報を取得することができる。

本実施形態の撮像素子においては、上述したように光電変換膜１１２として、印加電圧に応じて信号電荷の有無が変化する有機膜を用いているため、この光電変換膜１１２における対向電極電圧に対する光電流および暗電流の電流密度は、図６に示すような曲線で表される。すなわち、対向電極１１９に電圧を印加することで入射光を信号電荷に変換することができる。また、対向電極１１９の電圧が０Ｖ付近では、光の入射によっても照射時の信号電流は発生せず、暗電流とほぼ同値となる。
このように印加電圧に応じて信号電荷の有無が変化する特性を有する有機膜３１２を光電変換膜１１２に使用し、対向電極電圧を変化させる駆動を行うことで、各画素の読み出し回路に蓄積ノードと転送トランジスタ等からなるメモリ機能を追加することなく各駆動エリア１１１で露光タイミングの揃ったグローバルシャッター動作を実現することが可能となる。

＜撮像装置＞
図７は、本実施形態に係る撮像装置（撮像素子周辺回路部分）の概念的な構成を示すブロック図である。すなわち、本実施形態に係る撮像装置は、上述した実施形態１で用いたものと同等の撮像素子３０１を備え、対向電極１１９を、光電変換膜１１２である有機膜の駆動期間（露光期間）に亘って所定の駆動電位（ＯＮ電位）に設定するための駆動波形を発生する対向電極駆動波形発生部３２０と、対向電極１１９の非駆動期間に亘って画素１２０毎の行選択トランジスタＭ_ＳをＯＮ状態とするための読出し信号ＲＳを発生する読出し信号発生部３３０とを備えている。

また、上記対向電極駆動波形発生部３２０から発生する駆動波形（図５の最上段の波形チャート）がＯＦＦ状態となる期間（電荷読出し期間）に、読出し信号発生部３３０から、全ての行（Ｎ、Ｎ＋１、Ｎ＋２、～）における画素１２０（行選択トランジスタＭ_Ｓ）に入力される読出し信号を順次発生させるように、出力信号間で同期をとる必要がある。
そのために、本実施形態に係る撮像装置は、これら対向電極駆動波形発生部３２０および読出し信号発生部３３０に同期用のクロックを出力するクロック生成部３１０を備えている。
このように、本実施形態に係る撮像装置においては、対向電極１１９に所定の電圧が印加されている間のみ、光電変換膜１１２（有機膜）により生成された信号電荷が画素１２０に蓄積されるため、グローバルシャッター機能を奏することができ、画像中の各行の露光タイミングを揃えることが可能となる。

なお、図７において、撮像素子３０１から出力された各画素信号（電圧信号）は信号処理部３４０に入力される。この信号処理部３４０においては、入力された電圧信号にＡＤ変換処理を施して、デジタル信号として画像処理部３５０に出力する。
このデジタル信号を入力された画像処理部３５０においては、シリアル形式で入力されたデジタル値を２次元の画素値として並び替える処理を行ったり、分割された形式で得られた駆動エリア１１１毎の画像を結合したりして、撮像素子３０１の全面で得られた画像データとして再構成する処理を行う。
このようにして再構成された画像データは、画像処理部３５０から撮像装置の外部に出力される。

◎実施形態２
＜撮像素子および撮像装置＞
次に、図３（ａ）、（ｂ）を用いて、実施形態２に係る撮像素子２０１およびこれを用いた撮像装置について説明する。なお、実施形態１の撮像素子１０１と共通する部材も多いので、実施形態１の部材に対応する実施形態２の部材については、実施形態１の部材に付した符号に１００を加えて、その部材の符号とする。
本実施形態に係る撮像素子２０１の特徴は、上記基板２１０上に、貫通電極２１５と各種配線を接続するための中間配線層２２３を設けたものである。これにより貫通電極２１５の径を大きくすることができるので、種々の処理における作業性が向上し基板２１０の孔開け処理や電極形成プロセスを容易に行うことができ、また、回路が形成される基板２１０の表面の平坦性を高くすることも可能となる。
中間配線層２２３の内部に構築された接続電極２２１およびビア２２２は、金属や導電性高分子材料等を用いて自由に形成することが可能であるが、抵抗はできるだけ小さいものとすることが望ましい。

また、図３（ａ）、（ｂ）では、撮像レンズがレンズアレイ２１３とされているので、各駆動エリア２１１に対して１つのレンズを対応させて配置すれば、１つの駆動エリア２１１で１つの要素画像を取得することができる。
また、レンズアレイ２１３の下方には、各レンズに対応させて、図３（ａ）に示すようなアパーチャ板（所定位置に透孔を設けた板状部材）２２５や隔壁を形成することも可能であり、これによって、各画素において、隣接するレンズからの光を遮光することが可能となる。また、これらアパーチャ板２２５等の構造は、レンズアレイ２１３の上方に配置することも可能である。

＜その他の撮像素子＞
撮像用レンズアレイに替えて単一の撮像レンズを用いてもよく、さらに撮像用レンズとして、メタレンズやフレネルレンズ等の平面レンズを適用することも可能であり、これにより大面積でも薄型の撮像素子を構築することができる。

また、画素毎に異なる色情報を取得する場合には、上述した撮像用のレンズまたはレンズアレイの下方に、カラーフィルタや紫外線カットフィルタ、赤外線カットフィルタ等を配設することも可能である。

上述した光電変換膜１１２、２１２は、有機膜とすることが好ましいが、Se（セレン）等からなる無機材料で光電変換機能を有するものであってもよく、種々の材料を適用することが可能である。
また、例えば各色（例えば赤色・緑色・青色の３原色）に感度を有する複数の有機膜を積層した構成とすることも可能であり、このようにした場合には、それら各色に対応する有機膜を画素毎に適宜配置することにより、カラーフィルタを使用することなくカラー画像を取得することが可能である。
必要に応じて種々の既存の材料構成を適宜用いることが可能であるが、各色（赤色・緑色・青色）に感度を持つ各有機膜の具体例を挙げると、青色光のみに感度を有する有機材料としては、例えば、クマリン誘導体やポルフィリン誘導体が挙げられ、緑色光のみに感度を有する有機材料としては、例えば、キナクリドン誘導体やペリレン誘導体が挙げられ、赤色光のみに感度を有する有機材料としては、例えば、フタロシアニン誘導体やナフタロシアニン誘導体が挙げられる。

また、光電変換膜１１２、２１２は可視光以外に感度を有する材料を用いることにより、赤外線センサや紫外線センサ等を構築することも可能である。
また、光電変換膜１１２、２１２として、複数の材料を混合した材料を用いることが可能である。

基板１１０、２１０の構成材料としては、大面積化に適した材料が好ましく、例えばガラスやプラスティック、あるいはゴム等を用いることが可能である。表面や裏面に配線を形成しやすいように、基板１１０、２１０の表面および裏面はできるだけ平坦性の高いものとすることが好ましい。

＜その他の撮像装置＞
一方、基板１１０、２１０にプラスティックやゴム等の柔軟な材料を用いることによって、撮像素子を湾曲形状とすることが可能である。その際、撮像レンズとしてレンズアレイを用いることで、異なる方向の画像を効率よく取得することが可能となる。例えば、円筒状の撮像素子１０１、２０１を構成することにより、３６０度全周に亘る映像を取得可能な超広視野角カメラを構成することが可能である。
また、大面積撮像素子とレンズアレイを用いることにより、超大面積の壁型の撮像装置等への適用も可能である。

さらに、撮像素子１０１、２０１を円筒状の壁体の内側に形成することにより、その円筒状の壁体の内側に配置した物体（例えば、美術品）の３６０度全周映像を撮影することも可能である。この場合には、撮像レンズとしてレンズアレイ１１３、２１３を用いることが好ましい。
さらに、柔軟な基板を適用することにより、例えば、腕に装着するウェアラブルカメラとして用いることも可能である。この場合にも、撮像レンズとしてレンズアレイ１１３、２１３を用いることが好ましい。
なお、本発明の撮像素子においては基本的な構成のみを示してあり、上記では説明していない層、例えば、対向電極１１９、２１９の上部に透明な保護層等を適宜、配設することができる。

＜撮像素子の製造方法＞
以下、本発明に係る撮像素子を製造する方法について、下記参考形態１、２を用いて説明する。
なお、参考形態１に係る撮像素子の製造方法は、上記実施形態１に係る撮像素子を製造する方法であり、参考形態２に係る撮像素子の製造方法は、上記実施形態２に係る撮像素子を製造する方法であるが、各参考形態は一部のみにおいて互いに異なるので、まずは、図２を用いて参考形態１に係る撮像素子の製造方法について説明し、次に参考形態２に係る撮像素子の製造方法については、参考形態１に係る撮像素子の製造方法と相違する部分について、図３（ａ）、（ｂ）を用いて説明するものとする。

◎参考形態１
（１）基板に貫通電極を形成する工程
本参考形態方法では、まず、基板１１０内に貫通電極１１５を形成する。
この工程での、貫通電極１１５を形成する技術としては、既存の全ての製造技術を適用することが可能である。
例えば、基板１１０に、フォトリソグラフィ法等を用いて開口部を設け、この開口部内に、めっき法等を用いて貫通電極１１５を形成する。
あるいは、例えば、貫通電極１１５とされる柱状の金属材料を所定位置に配置した状態で、基板１１０の材料を流し込んで貫通電極１１５付きの基板１１０を形成してもよい。
また、例えば、貫通電極１１５を形成した後に、形成されたその貫通電極１１５の表面を研磨することにより平坦性を高める手法を適用することも可能である。

（２）配線電極、半導体素子および画素電極を形成する工程
貫通電極１１５を形成した基板１１０上に、順番を問わず、配線電極１１８、半導体素子１１７および画素電極１１６を形成する。これら、配線電極１１８、半導体素子１１７および画素電極１１６のパターニングは、フォトリソグラフィ法や、パターニング用マスク上から各種材料を所望の方法で成膜する手法等の中から自由に選択することができる。
これら、配線電極１１８、半導体素子１１７および画素電極１１６は、構成する材料に応じてスパッタ法、蒸着法、CVD法、各種コーティング法（スピンコート法、インクジェット法および各種の印刷技術等）等の種々の成膜技術を適用することが可能である。

（３）光電変換膜を形成する工程
光電変換膜１１２を構成する材料に応じて、スパッタ法、蒸着法、ＣＶＤ法および各種コーティング法（スピンコート法、インクジェット法、各種の印刷技術等）等の種々の成膜技術の中から所望の技術を用いて、配線電極１１８、半導体素子１１７および画素電極１１６の上に光電変換膜１１２を形成する。
光電変換膜１１２の形成には、パターニングは特に必要とされないが、例えば赤色、緑色、青色用の有機膜を用いてカラー化する際には、フォトリソグラフィ法等の既存技術を用いてパターニングするようにしてもよい。
また、この光電変換膜１１２を蒸着法を用いて形成する場合には、マスク蒸着等を適用することで成膜後のパターニングを不要とすることができる。さらに、塗布法による形成が可能な材料の場合には、インクジェット法等を用いて塗布材料を塗り分けることができる。

（４）対向電極を形成する工程
光電変換膜１１２上に、スパッタ法、蒸着法、CVD法および各種コーティング法（スピンコート法、インクジェット法、各種の印刷技術等）等の種々の成膜技術の中から所望の技術を用いて、対向電極１１９を形成する。対向電極１１９は単層構造であっても多層構造であってもよく、各々の材料に応じた成膜法を適用することができる。
対向電極１１９の形成には、パターニングは特に必要とされないが、周辺部等は、必要に応じて所望の形状にパターニングすることも可能である。パターニングは材料に応じて所望の成膜手法を適用することが可能である。

（５）レンズを形成する工程
形成された対向電極１１９上に、レンズアレイ１１３を形成する。その形成手法は、既存の撮像素子の場合と同様の手法を用いることができ、光学系の設計に応じてレンズアレイ１１３を適切な位置に配置する。レンズアレイ１１３に替えて、単一のレンズを用いる場合も同様である。また、これらのレンズを所定部材上に積層することにより形成することも可能である。その場合、３次元プリンタ等を用いてレンズの形状となるよう形成する手法や、レンズを構成する材料を所定部材上に積層した後に表面をレンズの形状に加工する手法等を適用することが可能である。
また、上記（１）～（５）の形成工程において、必要に応じて加熱処理（アニール）を施すことも可能である。

以上の各工程（１）～（５）を順次行うことにより、実施形態１に係る撮像素子１０１を作成することができる。
これにより、撮像素子１０１が大面積で画素数が大幅に増加した場合であっても、動画に必要な枚数の画像を取得し得る撮像素子１０１を製造することができる。

◎参考形態２
次に、図３（ａ）、（ｂ）を用いて、参考形態２に係る撮像素子の製造方法について説明するが、この説明においては、前述したように、参考形態１に係る撮像素子の製造方法と相違する部分についてのみ説明する。
参考形態２に係る撮像素子の製造方法においては、図３（ｂ）に示すように構成された、貫通電極２１５と接続電極２２１を介して接続されるビア２２２が、各画素電極２１６と接続されている。すなわち、貫通電極２１５よりも外径の小さいビア２２２を用いて、１つの配線電極２１８のみに接続し易いように構成されている（図３（ａ）を参照）。そのため、参考形態１における上記（２）配線電極、半導体素子および画素電極を形成する工程を行う前（または行った後）に、下記（１´）（または（２´））の中間配線層２２３を形成する工程を行う。

（１´）（または（２´））中間配線層を形成する工程
すなわち、貫通電極２１５の上部に、この貫通電極２１５に対して垂直方向に延びる接続電極２２１を接続し、フォトリソグラフィ法等の製法によりパターニングを行う。
貫通電極２１５をめっき法により形成する際には、基板２１０の表面上に残された電極をパターニングすることにより、接続電極２２１を形成することも可能である。
マスク蒸着法により予めパターニングしておく手法や、印刷技術を適用してパターニングする手法等の既存のパターニング技術を、材料に応じて、適宜選択すればよい。

また、例えば、接続電極２２１上に絶縁膜を形成し、接続する配線電極２１８の位置に開口部を設けて導電性材料からなるビア２２２を形成する。ビア２２２は配線電極２１８の一部で構成してもよいが、上記開口部を予め導電性材料で埋めた後に、各種配線電極２１８を形成してもよい。
なお、導電性材料の形成やパターニングには、既存の種々の加工技術を適用することができる。

また、参考形態２に係る撮像素子の製造方法においては、上記（４）の対向電極を形成する工程を行った後、上記（５）のレンズを形成する工程を行う前に、下記（４´）のアパーチャ板（および／または隔壁）を形成する工程を行う。
（４´）アパーチャ板（隔壁）を形成する工程
この（４´）のアパーチャ板２２５を形成する工程を行うことにより、対向電極２１９とレンズアレイ２１３の間にアパーチャ板２２５が配され、アパーチャ板２２５の各透孔はレンズアレイ２１３の各レンズに対応した配置とされる。これにより、隣接するレンズからの光が取り込まれることによる画質低下の虞を排除することができる。

なお、図３（ａ）、（ｂ）には記載されていないが、アパーチャ板２２５に替えて、またはアパーチャ板２２５とともに、隔壁を配設しても同様の効果を奏することができる。
さらに、撮像素子の上部に遮光用の材料を形成してパターニングする手法、画素に合わせた開口部が形成されているシートを配置する手法、および格子状の壁構造のシートを所望の位置に配設する手法等の中から、所望の手法を適宜選択して適用することも可能である。
なお、上記（４´）のアパーチャ板（隔壁）を形成する工程は、上述した参考形態１に係る撮像素子の製造方法の一工程として取り入れることも可能である。

本発明の撮像素子および撮像装置としては上記実施形態のものに限られるものではなく、その他の種々の態様のものに変更が可能である。例えば、上記実施形態のものでは、駆動エリアが正方形状とされ、この駆動エリアがマトリクス状とされているが、駆動エリアとしては、長方形状やハニカム形状等の他の形状とすることも可能である。
また、上記実施形態のものでは、走査される方向に配列された複数の駆動エリアの電荷読出しが、並行して行われることを前提としているが、一部の駆動エリアの電荷読出しが、並行して行われるように、構成することも可能である。
また、上記実施形態においては、１フレーム期間に１つの駆動期間（露光期間）と１つの非駆動期間（読出し期間）が配されているが、１フレーム期間に複数の駆動期間（露光期間）と複数の非駆動期間（読出し期間）を交互に設定するようにしてもよい。

１、１０１、２０１、３０１ 撮像素子
１０、１１０、２１０ 基板
１１、１１１（一部）、２１１（一部） 駆動エリア
１２、１１２、２１２ 光電変換膜
１３、１１３、２１３ レンズアレイ
１１５、２１５ 貫通電極
１１６、２１６ 画素電極
１１７、２１７ 半導体素子（ＴＦＴ）
１１８、２１８ 配線電極
１１９、２１９ 対向電極
１２０、２２０ 画素
２００、３００ 撮像装置
２２１ 接続電極
２２２ ビア
２２３ 中間配線層
２２５ アパーチャ板
３１０ クロック生成部
３１２ 有機膜
３２０ 対向電極駆動波形発生部
３３０ 読出し信号発生部
３４０ 信号処理部
３５０ 画像処理部
Ｍ_Ｓ 行選択トランジスタ（行選択ＴＦＴ）
Ｍ_Ａ 増幅トランジスタ（増幅ＴＦＴ）
Ｍ_Ｒ リセットトランジスタ（リセットＴＦＴ）
Ｍ_Ｌ 負荷トランジスタ（負荷ＴＦＴ）

Claims (7)

1. 上方向からの光を受けて該光が担持する被写体像情報を撮影する撮像素子において、
   基板と、
   該基板の所定の位置において、この基板を上下に貫通する貫通電極と、
   該基板の上方に配された、画素電極と半導体素子を含む画素をアレイ状に配してなる画素構造であって、該半導体素子は外部からの読出し信号に応じて、該画素の電荷読出し処理を行うように構成された画素構造と、
   所望の前記画素に電気的に接続されるとともに、これら画素同士の間を通過するように配された配線電極と、
   前記画素構造の上方に配された光電変換膜と、
   該光電変換膜の上方に配され、該光電変換膜を駆動する駆動期間には所定の電位に設定される対向電極と、
   該対向電極の上方に配され、前記被写体像情報を前記光電変換膜上に結像させる撮像レンズと、を備え、
   前記画素構造は、所望の数の前記画素を含む画素グループからなる駆動エリア毎に区分され、
   前記駆動エリア毎の前記配線電極の各々に、対応する前記貫通電極が電気的に接続されるように、かつ各前記駆動エリアは、互いに並行して、これら駆動エリアの各々に含まれる画素を読み出すように構成されてなり、
   前記対向電極は、各フレーム期間毎に、所定期間が前記駆動期間として、かつ、その余の期間が前記画素の電荷読出し処理を順次行う電荷読出し期間として、各々設定されてなることを特徴とする撮像素子。
2. 前記画素は行選択トランジスタを各々備えており、前記電荷読出し期間には、電荷読出しに係る該画素の該行選択トランジスタをＯＮ状態とする読出し信号が該行選択トランジスタに印加されることを特徴とする請求項１に記載の撮像素子。
3. 前記撮像レンズが、複数のレンズを配列したレンズアレイからなることを特徴とする請求項１に記載の撮像素子。
4. 前記駆動エリアの存在によっても、前記画素構造内の前記画素は等間隔に配されていることを特徴とする請求項１に記載の撮像素子。
5. 前記光電変換膜が、有機膜から構成されていることを特徴とする請求項１に記載の撮像素子。
6. 請求項２に記載の撮像素子を備え、前記対向電極を前記所定の電位に設定する駆動波形を発生する対向電圧駆動波形発生部と、前記行選択トランジスタをＯＮ状態とする前記読出し信号を発生する読出し信号発生部と、を備えたことを特徴とする撮像装置。
7. 前記対向電圧駆動波形発生部により生成される対向電圧駆動波形と前記読出し信号発生部により生成される読出し信号が同期して出力されるように、前記対向電圧駆動波形発生部と前記読出し信号発生部に、同期したクロック信号を出力するクロック生成部を備えたことを特徴とする請求項６に記載の撮像装置。
   

Images