JP2024041854A - Reverse connection damage prevention circuit - Google Patents

Reverse connection damage prevention circuit Download PDF

Info

Publication number
JP2024041854A
JP2024041854A JP2024000894A JP2024000894A JP2024041854A JP 2024041854 A JP2024041854 A JP 2024041854A JP 2024000894 A JP2024000894 A JP 2024000894A JP 2024000894 A JP2024000894 A JP 2024000894A JP 2024041854 A JP2024041854 A JP 2024041854A
Authority
JP
Japan
Prior art keywords
electric path
reverse connection
electric
circuit
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2024000894A
Other languages
Japanese (ja)
Inventor
直哉 池ヶ谷
直史 諸橋
正二 羽田
Original Assignee
株式会社新陽社
Anp株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社新陽社, Anp株式会社 filed Critical 株式会社新陽社
Priority to JP2024000894A priority Critical patent/JP2024041854A/en
Publication of JP2024041854A publication Critical patent/JP2024041854A/en
Pending legal-status Critical Current

Links

Images

Abstract

Figure 2024041854000001

【課題】入力電源の電圧検出用に別途回路を構成する必要がなく、また、電圧降下・電力損失が少ない逆接続破損防止回路を提供する。
【解決手段】逆接続破損防止回路Aであって、一端に電源が接続され、他端に負荷30が接続される第1電路11と、一端に前記電源が接続され、他端に負荷30が接続される第2電路12と、一端が第1電路11に接続され、他端がFET21に接続されている第3電路13と、一端が、第1電路11に接続され、他端が第2電路12に接続されている第5電路15と、一端が第3電路13と接続され、途中で第5電路15と電気的に接続して交差し、他端が第2電路12と接続されている第6電路16を備え、第2電路12上では、FET21が設けられ、第3電路13上では、第1抵抗が設けられ、第5電路15上では、ダイオード23、第2抵抗24、定電圧ダイオード25が設けられ、第6電路16上では、第3抵抗26が設けられている。
【選択図】図1

Figure 2024041854000001

An object of the present invention is to provide a reverse connection damage prevention circuit that does not require a separate circuit for detecting the voltage of an input power source and has low voltage drop and power loss.
[Solution] A reverse connection damage prevention circuit A includes a first electric path 11 connected to a power source at one end and a load 30 connected to the other end; A second electrical path 12 is connected, a third electrical path 13 is connected at one end to the first electrical circuit 11 and the other end is connected to the FET 21; A fifth electric line 15 connected to the electric line 12 has one end connected to the third electric line 13, is electrically connected to and intersects with the fifth electric line 15 in the middle, and the other end is connected to the second electric line 12. On the second electrical path 12, a FET 21 is provided, on the third electrical path 13, a first resistor is provided, and on the fifth electrical path 15, a diode 23, a second resistor 24, a constant A voltage diode 25 is provided, and on the sixth electric path 16, a third resistor 26 is provided.
[Selection diagram] Figure 1

Description

本発明は、入力電源の極性を逆に接続した場合に、負荷の破損を防止し、負荷を保護する逆接続破損防止回路に関するものである。 The present invention relates to a reverse connection damage prevention circuit that prevents damage to a load and protects the load when the polarity of an input power source is reversed.

直流配電用LED照明装置等の負荷に電力を供給する入力電源には、極性があるため、逆接続すると、負荷が破損するおそれがある。 Since the input power source that supplies power to a load such as a DC power distribution LED lighting device has polarity, there is a risk that the load will be damaged if the input power source is reversely connected.

そのため、従来から入力電源の極性を逆に接続した場合に、負荷の破損を防止し、負荷を保護するために、入力電源の電圧を検出し、適正であれば、ON(=電路を導通)させる、あるいは、不適切であれば、OFF(=電路を遮断)させる、コンパレータ等を用いた
電圧検出回路を設ける構成が開示されている。
Therefore, in order to prevent damage to the load and protect the load when the polarity of the input power supply is connected in reverse, the voltage of the input power supply is detected, and if it is appropriate, it is turned ON (= conduction of the electric circuit). A configuration is disclosed in which a voltage detection circuit using a comparator or the like is provided, or if it is inappropriate, turns it off (=cuts off the electric path).

また、入力電源の極性を逆に接続した場合に、電流が流れないように、電路に直列に、ダイオードを設ける構成が開示されている。 Further, a configuration is disclosed in which a diode is provided in series with the electric path so that no current flows when the polarity of the input power source is reversed.

例えば、特許文献1では、従来技術として、正側の電源端子と負側の電源端子との間には、ダイオードと保護対象となる電気回路とが直列に接続される構成が開示されている。この構成では、電源が逆接続されて、負側の電源端子の電位が正側の電源端子の電位よりも高い場合には、ダイオードにより電流が阻止される。 For example, Patent Document 1 discloses, as a prior art, a configuration in which a diode and an electric circuit to be protected are connected in series between a positive power terminal and a negative power terminal. In this configuration, when the power supplies are reversely connected and the potential of the negative power terminal is higher than the potential of the positive power terminal, the diode blocks current flow.

特開2001-314032号公報Japanese Patent Application Publication No. 2001-314032

しかしながら、電圧検出回路を設ける構成の場合、電圧検出用に別途回路を構成する必要があり、不便である。 However, in the case of a configuration in which a voltage detection circuit is provided, it is necessary to configure a separate circuit for voltage detection, which is inconvenient.

また、電路に直列にダイオードを設ける構成の場合、一般的なPN接合のダイオードは、電圧降下VFによって、約0.6(V)の電圧降下・電力損失が生じてしまう。回路内を流れる電流量が多い場合や電圧が大きい場合には、0.6(V)程度の電圧降下・電力損失は、あまり問題にならない。しかし、回路内に流れる電流量が少ない場合や電圧が小さい場合には、0.6(V)程度であっても、大きな損失となり、問題となる。 Further, in the case of a configuration in which a diode is provided in series with the electric path, a typical PN junction diode causes a voltage drop and power loss of about 0.6 (V) due to the voltage drop VF. When the amount of current flowing in the circuit is large or the voltage is large, a voltage drop and power loss of about 0.6 (V) does not pose much of a problem. However, if the amount of current flowing in the circuit is small or the voltage is small, even if it is about 0.6 (V), it will result in a large loss and become a problem.

そこで、本発明は、上述の課題を解決するものとして、入力電源の電圧検出用に別途回路を構成する必要がなく、また、電圧降下・電力損失が少ない逆接続破損防止回路を提供することを目的としたものである。 SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention aims to provide a reverse connection damage prevention circuit that eliminates the need to configure a separate circuit for detecting the voltage of the input power source and has low voltage drop and power loss. This is the purpose.

請求項1の発明は、
電源の逆接続による負荷の破損を防止する逆接続破損防止回路であって、
一端に電源の正極が接続され、他端に負荷の一端が接続される第1電路と、
一端に前記電源の負極が接続され、他端に負荷の他端が接続される第2電路と、
一端が前記第1電路に接続され、他端が電界効果トランジスタのゲートに接続されている第3電路と、
一端が、前記第1電路の前記一端に対し、前記第3電路の一端より遠い箇所で、前記第1電路に接続され、他端が前記第2電路に接続されている第5電路と、
一端が前記第3電路と接続され、途中で前記第5電路と電気的に接続して交差し、他端が前記第2電路と接続されている第6電路を備え、
前記第2電路上では、前記電源の負極側にドレインを接続し、負荷の他端側にソースを接続することで、前記電界効果トランジスタが設けられ、
前記第3電路上では、前記第6電路との接続箇所より、前記第1電路と接続されている前記一端に近い箇所に第1抵抗が設けられ、
前記第5電路上では、前記第1電路と接続されている前記一端に近い順に、前記第1電路側をカソードとしたダイオード、第2抵抗、前記第1電路側をカソードとした定電圧ダイオードが設けられ、
前記第6電路上では、前記第5電路との交差箇所より、前記第2電路と接続されている前記他端に近い箇所に第3抵抗が設けられている、逆接続破損防止回路とした。
The invention of claim 1 is:
A reverse connection damage prevention circuit that prevents damage to a load due to reverse connection of a power supply,
a first electric path to which the positive electrode of the power source is connected to one end and one end of the load is connected to the other end;
a second electric path having one end connected to the negative electrode of the power source and the other end connected to the other end of the load;
a third electric path whose one end is connected to the first electric path and whose other end is connected to the gate of the field effect transistor;
a fifth electric path, one end of which is connected to the first electric path at a location farther from the one end of the first electric path than one end of the third electric path, and the other end of which is connected to the second electric path;
a sixth electric path, one end of which is connected to the third electric path, electrically connected to and intersects with the fifth electric path in the middle, and the other end of which is connected to the second electric path;
On the second electric circuit, the field effect transistor is provided by connecting a drain to the negative electrode side of the power source and connecting a source to the other end side of the load,
On the third electrical circuit, a first resistor is provided at a location closer to the one end connected to the first electrical circuit than at a location where it is connected to the sixth electrical circuit,
On the fifth electrical circuit, in the order of proximity to the one end connected to the first electrical circuit, a diode with the cathode on the first electrical circuit side, a second resistor, and a constant voltage diode with the cathode on the first electrical circuit side. provided,
On the sixth electric path, a third resistor is provided at a location closer to the other end connected to the second electric path than at a point where it intersects with the fifth electric path, to provide a reverse connection damage prevention circuit.

本発明に係る逆接続破損防止回路を適用・使用することによって、入力電源の逆接続による、直流配電用LED照明装置等の負荷の破損を防止し、負荷を保護することができる。 By applying and using the reverse connection damage prevention circuit according to the present invention, damage to a load such as an LED lighting device for DC power distribution due to reverse connection of an input power source can be prevented and the load can be protected.

また、入力電源の極性が適切に接続されたか否かを検出するための、入力電源の電圧検出用に別途回路を構成する必要がなくなり、電界効果トランジスタ(FET)、抵抗といったシンプルな回路構成で、入力電源の逆接続による負荷の破損を防止し、負荷を保護することができ、便宜である。 In addition, there is no need to configure a separate circuit for detecting the voltage of the input power supply in order to detect whether the polarity of the input power supply is properly connected. This is convenient because it can prevent damage to the load due to reverse connection of the input power supply and protect the load.

また、本発明に係る逆接続破損防止回路は、入力電源の極性を逆に接続した場合に、回路内に電流が流れないように、電路に直列にダイオードを設ける構成に比べて、電圧降下・電力損失を最小限に抑える構成である。特に、回路内に流れる電流量が少ない場合や電圧が小さい場合には、この電圧降下・電力損失を最小限に抑えるというメリットは大きくなる。 In addition, the reverse connection damage prevention circuit according to the present invention has a voltage drop and a lower voltage drop compared to a configuration in which a diode is provided in series in the electric circuit to prevent current from flowing in the circuit when the polarity of the input power source is reversed. This configuration minimizes power loss. Particularly when the amount of current flowing in the circuit is small or when the voltage is small, the advantage of minimizing this voltage drop and power loss is significant.

本発明の実施の形態例1の逆接続破損防止回路の構成図である。1 is a configuration diagram of a reverse connection damage prevention circuit according to Embodiment 1 of the present invention. FIG. 本発明の実施の形態例1の逆接続破損防止回路に係る電界効果トランジスタの概念構成図である。1 is a conceptual configuration diagram of a field effect transistor according to a reverse connection damage prevention circuit according to Embodiment 1 of the present invention; FIG. 本発明の実施の形態例1の逆接続破損防止回路に係る電界効果トランジスタの動作を示す説明図である。FIG. 3 is an explanatory diagram showing the operation of the field effect transistor according to the reverse connection damage prevention circuit of Embodiment 1 of the present invention. 本発明の実施の形態例1の逆接続破損防止回路に係る電界効果トランジスタの動作を示す説明図である。FIG. 3 is an explanatory diagram showing the operation of the field effect transistor according to the reverse connection damage prevention circuit of Embodiment 1 of the present invention. 本発明の実施の形態例1の逆接続破損防止回路の動作を示す説明図である。FIG. 2 is an explanatory diagram showing the operation of the reverse connection damage prevention circuit according to Embodiment 1 of the present invention. 本発明の実施の形態例1の逆接続破損防止回路に係る電界効果トランジスタの動作を示す説明図である。FIG. 3 is an explanatory diagram showing the operation of the field effect transistor according to the reverse connection damage prevention circuit of Embodiment 1 of the present invention. 本発明の実施の形態例1の逆接続破損防止回路の動作を示す説明図である。FIG. 2 is an explanatory diagram showing the operation of the reverse connection damage prevention circuit according to Embodiment 1 of the present invention. 本発明の他の実施の形態例の逆接続破損防止回路の構成図である。FIG. 7 is a configuration diagram of a reverse connection damage prevention circuit according to another embodiment of the present invention.

(実施の形態例1)
まず、本発明の実施の形態例1の逆接続破損防止回路Aの構成を図1に基づいて説明する。直流配電用LED照明装置等の負荷に対し、誤って極性を逆にして、直流の入力電源を接続すると、負荷が破損するおそれがある。そのため、本発明の実施の形態例1の逆接続破損防止回路Aは、極性を逆にして、直流の入力電源を接続した場合であっても、負荷の
破損を防ぎ、負荷を保護する保護回路である。
(Embodiment 1)
First, the configuration of a reverse connection damage prevention circuit A according to Embodiment 1 of the present invention will be explained based on FIG. 1. If a DC input power source is connected to a load such as an LED lighting device for DC power distribution with the polarity reversed by mistake, the load may be damaged. Therefore, the reverse connection damage prevention circuit A of the first embodiment of the present invention is a protection circuit that prevents damage to the load and protects the load even when a DC input power source is connected with the polarity reversed. It is.

図1に示すように、第1電路11の一端は、直流の入力電源(図示省略)の正極が接続され、他端は、負荷30の一端が接続される。第2電路12の一端は、直流の入力電源の負極が接続され、他端は、負荷30の他端が接続される。第3電路13の一端は、第1電路11に接続され、他端は、電界効果トランジスタ(FET)21のゲート(G)に接続されている。 As shown in FIG. 1, one end of the first electric path 11 is connected to a positive electrode of a DC input power source (not shown), and the other end is connected to one end of a load 30. One end of the second electric path 12 is connected to the negative pole of the DC input power source, and the other end is connected to the other end of the load 30. One end of the third electric path 13 is connected to the first electric path 11, and the other end is connected to the gate (G) of a field effect transistor (FET) 21.

第5電路15の一端は、第1電路11の一端に対し、第3電路13の一端より遠い箇所で、第1電路11に接続され、他端は、第2電路12に接続されている。第6電路16の一端は、第3電路13と接続され、途中で第5電路15と電気的に接続して交差し、他端が第2電路12と接続されている。 One end of the fifth electric line 15 is connected to the first electric line 11 at a location farther from one end of the first electric line 11 than one end of the third electric line 13, and the other end is connected to the second electric line 12. One end of the sixth electric path 16 is connected to the third electric path 13 , electrically connected to and intersects with the fifth electric path 15 on the way, and the other end is connected to the second electric path 12 .

第2電路12上では、入力電源の負極が接続される一端側にドレイン(D)を接続し、負荷30の他端が接続される他端側にソース(S)を接続することで、電界効果トランジスタ(FET)21が設けられている。 On the second electric path 12, the drain (D) is connected to one end to which the negative electrode of the input power source is connected, and the source (S) is connected to the other end to which the other end of the load 30 is connected. An effect transistor (FET) 21 is provided.

第3電路13上では、第6電路16との接続箇所より、第1電路11と接続されている一端に近い位置に第1抵抗22が設けられている。なお、第1抵抗22の抵抗値は、例えば、1M(Ω)である。 On the third electric path 13 , the first resistor 22 is provided at a position closer to one end connected to the first electric path 11 than the connection point with the sixth electric path 16 . Note that the resistance value of the first resistor 22 is, for example, 1M (Ω).

第5電路15上では、第1電路11の接続箇所に近い順に、第1電路11側をカソード(K)としたダイオード23、第2抵抗24、第1電路11側をカソード(K)とした定電圧ダイオード25が設けられている。なお、第2抵抗24の抵抗値は、例えば、10(Ω)である。また、通常定電圧ダイオードは、pn接合に対して逆方向に、所定の電圧を印加すると、一定の電圧を出力する。定電圧ダイオード25は、10(V)、あるいは20(V)の一定の電圧を出力する。 On the fifth electric path 15, in order of proximity to the connection point of the first electric path 11, a diode 23 with the first electric path 11 side as the cathode (K), a second resistor 24, and a cathode (K) on the first electric path 11 side. A constant voltage diode 25 is provided. Note that the resistance value of the second resistor 24 is, for example, 10 (Ω). Further, a voltage regulator diode normally outputs a constant voltage when a predetermined voltage is applied in the opposite direction to the pn junction. The constant voltage diode 25 outputs a constant voltage of 10 (V) or 20 (V).

第6電路上16では、第5電路15との交差箇所より、第2電路12と接続されている他端に近い位置に第3抵抗26が設けられている。なお、第3抵抗26の抵抗値は、例えば、1M(Ω)である。 On the sixth electric line 16, a third resistor 26 is provided at a position closer to the other end connected to the second electric line 12 than the intersection with the fifth electric line 15. Note that the resistance value of the third resistor 26 is, for example, 1M (Ω).

また、電界効果トランジスタ(FET)21について説明する。本実施の形態例1における、電界効果トランジスタ(FET)21は、nチャネルMOS-FET(絶縁ゲート電界効果トランジスタ)である。 Also, the field effect transistor (FET) 21 will be explained. The field effect transistor (FET) 21 in the first embodiment is an n-channel MOS-FET (insulated gate field effect transistor).

図2に示すように、一般的に、電界効果トランジスタ(FET)21は、p型半導体211と、n型半導体212が接合して構成されている。そして、電界効果トランジスタ(FET)21は、ドレイン(D)、ソース(S)、ゲート(G)という3つの電極を有している。ドレイン(D)及びソース(S)は夫々、n型半導体212に接続されている。また、ソース(S)は、n型半導体212だけでなく、p型半導体211にも接続されている。ゲート(G)は、例えば金属製であり、酸化絶縁膜213を介して、p型半導体211に接続されている。 As shown in FIG. 2, a field effect transistor (FET) 21 is generally configured by joining a p-type semiconductor 211 and an n-type semiconductor 212. The field effect transistor (FET) 21 has three electrodes: a drain (D), a source (S), and a gate (G). The drain (D) and source (S) are each connected to an n-type semiconductor 212. Further, the source (S) is connected not only to the n-type semiconductor 212 but also to the p-type semiconductor 211. The gate (G) is made of metal, for example, and is connected to the p-type semiconductor 211 via an oxide insulating film 213.

ドレイン(D)・ソース(S)間に、ドレイン(D)+極性(プラス極性)で電圧を印加し、また、ゲート(G)・ソース(S)間に、ゲート(G)+極性(プラス極性)で電圧を印加する。すると、図3に示すように、酸化絶縁膜213直下のp型半導体211(反転層214)に電子が引き寄せられ、p型半導体211がn型半導体に変化する(反転する)。そして、ドレイン(D)からソース(S)に電流が流れる。 A voltage with drain (D) + polarity (positive polarity) is applied between the drain (D) and source (S), and a voltage with gate (G) + polarity (positive polarity) is applied between the gate (G) and source (S). Apply voltage with polarity). Then, as shown in FIG. 3, electrons are attracted to the p-type semiconductor 211 (inversion layer 214) directly under the oxide insulating film 213, and the p-type semiconductor 211 changes (inverts) to an n-type semiconductor. Then, a current flows from the drain (D) to the source (S).

ところで、上述したように、電界効果トランジスタ(FET)21は、p型半導体211と、n型半導体212が接合して構成されている。また、ソース(S)は、n型半導体212だけでなく、p型半導体211にも接続されている。従って、ドレイン(D)・ソース(S)間に、ソース(S)+極性(プラス極性)で電圧を印加すると、図4に示すように、ソース(S)からドレイン(D)に電流が流れる。これは、電界効果トランジスタ(FET)が、構造上、p型半導体とn型半導体が接合していることによって、ドレイン(D)・ソース(S)間で形成される、ボディダイオード(寄生ダイオード)のはたらきによるものである。 By the way, as described above, the field effect transistor (FET) 21 is configured by joining a p-type semiconductor 211 and an n-type semiconductor 212. Further, the source (S) is connected not only to the n-type semiconductor 212 but also to the p-type semiconductor 211. Therefore, when a voltage is applied between the drain (D) and the source (S) with source (S) + polarity (positive polarity), a current flows from the source (S) to the drain (D) as shown in Figure 4. . This is because a field effect transistor (FET) has a body diode (parasitic diode) formed between the drain (D) and source (S) due to the structure where a p-type semiconductor and an n-type semiconductor are connected. This is due to the function of

<逆接続破損防止回路Aの動作(順接続の場合)>
次に、本発明の実施の形態例1の逆接続破損防止回路Aの動作について説明する。図5に示すように、入力電源を逆接続破損防止回路Aに順接続した場合、「第1電路11→負荷30→第2電路12」の経路で、電流が流れる。なお、第2電路12上の電界効果トランジスタ(FET)21では、「ソース(S)→ドレイン(D)」に電流が流れる。以下、詳しく説明する。
<Operation of reverse connection damage prevention circuit A (in case of forward connection)>
Next, the operation of the reverse connection damage prevention circuit A according to the first embodiment of the present invention will be described. As shown in FIG. 5, when the input power source is sequentially connected to the reverse connection damage prevention circuit A, a current flows through the path of "first electric circuit 11→load 30→second electric circuit 12." Note that in the field effect transistor (FET) 21 on the second electric path 12, a current flows from "source (S) to drain (D)". This will be explained in detail below.

第3電路13には、第1抵抗22の抵抗値が1M(Ω)と、大きいため、少ない電流が流れる。「第3電路13→第6電路16」の経路で流れた電流は、第2電路12に流れ、同電路上の電界効果トランジスタ(FET)21のボディダイオードのはたらきによって、ソース(S)・ドレイン(D)間に流れる。また、「第3電路13→第6電路16」の経路で流れた電流は、定電圧ダイオード25に、一定の電圧(例えば、10V)を出力させる。 Since the resistance value of the first resistor 22 is as large as 1M (Ω), a small amount of current flows through the third electric path 13. The current that has flowed through the path of "third electric path 13 → sixth electric path 16" flows into the second electric path 12, and due to the function of the body diode of the field effect transistor (FET) 21 on the same electric path, the current flows through the source (S) and drain. (D) Flows between. Further, the current flowing through the path "third electric path 13→sixth electric path 16" causes the constant voltage diode 25 to output a constant voltage (for example, 10V).

なお、第1抵抗22は、定電圧ダイオード25に一定の電圧を出力させるために、定電圧ダイオード25に流れる電流の量を調整する役割を果たす。また、「第3電路13→第6電路16」の経路で流れてきた電流は、第3抵抗26に流れようとするが、第3抵抗26の抵抗値が大きいため、流れる電流は少ない。そのため、「第3電路13→第6電路16」の経路で流れてきた電流の多くは、定電圧ダイオード25に流れる。 Note that the first resistor 22 plays a role of adjusting the amount of current flowing through the constant voltage diode 25 in order to cause the constant voltage diode 25 to output a constant voltage. Furthermore, the current that has flowed through the path of "third electric path 13→sixth electric path 16" tries to flow to the third resistor 26, but since the resistance value of the third resistor 26 is large, the current that flows is small. Therefore, most of the current flowing through the path “third electric path 13→sixth electric path 16” flows to the constant voltage diode 25.

また、第3電路13上を流れてきた電流は、第6電流路16に流れるが、そのまま第3電路13上を流れる分もある。その結果、電界効果トランジスタ(FET)21のゲート(G)に電荷がたまることとなる。 Further, although the current flowing on the third electric path 13 flows to the sixth current path 16, some of the current flows directly on the third electric path 13. As a result, charges accumulate at the gate (G) of the field effect transistor (FET) 21.

電界効果トランジスタ(FET)21のゲート(G)に電荷がたまって+極性(プラス極性)の電圧が印加されると、酸化絶縁膜213直下のp型半導体211(反転層214)がn型半導体に変化(反転する)し、電界効果トランジスタ(FET)21はONし、電界効果トランジスタ(FET)21は、ONすると、単なる抵抗(R)となり、電流はいずれの方向でも流れる。現状では、図6に示すように、ソース(S)+極性(プラス極性)で電圧が印加されているため、「ソース(S)→ドレイン(D)」に電流が流れる。 When charges are accumulated on the gate (G) of the field effect transistor (FET) 21 and a voltage of + polarity (positive polarity) is applied, the p-type semiconductor 211 (inversion layer 214) directly under the oxide insulating film 213 becomes an n-type semiconductor. The field effect transistor (FET) 21 turns on. When the field effect transistor (FET) 21 turns on, it becomes a mere resistance (R), and current flows in either direction. Currently, as shown in FIG. 6, a voltage is applied with source (S) + polarity (positive polarity), so a current flows from "source (S) to drain (D)."

この場合、電界効果トランジスタ(FET)21はONしているため、抵抗値は低く、電圧降下はほとんどない。そのため、ボディダイオードのはたらきによって、電界効果トランジスタ(FET)21内のp型半導体211からn型半導体212に電流が流れるのではなく、「ソース(S)→ソース(S)に接続されているn型半導体212→反転層214(n型半導体)→ドレイン(D)に接続されているn型半導体212→ドレイン(D)」に電流が流れる。 In this case, the field effect transistor (FET) 21 is on, so the resistance value is low and there is almost no voltage drop. Therefore, due to the function of the body diode, current does not flow from the p-type semiconductor 211 to the n-type semiconductor 212 in the field-effect transistor (FET) 21, but instead flows from the source (S) to the n-type semiconductor connected to the source (S). A current flows through the n-type semiconductor 212 → the inversion layer 214 (n-type semiconductor) → the n-type semiconductor 212 connected to the drain (D) → the drain (D).

そして、入力電源と逆接続破損防止回路Aの接続を解除した場合には、電界効果トランジスタ(FET)21のゲート(G)にたまった電荷は、「抵抗値が小さい第2抵抗24」及び「ダイオード23」と「負荷30」によって迅速に消費(放電)される。なお、逆接
続破損防止回路Aに負荷30が接続されていない場合には、「第3抵抗26」によって、消費(放電)される。但し、第3抵抗26の抵抗値が大きいため、消費(放電)時間は長くなる。
When the input power source and the reverse connection damage prevention circuit A are disconnected, the electric charge accumulated in the gate (G) of the field effect transistor (FET) 21 is transferred to the second resistor 24 with a small resistance value and the reverse connection damage prevention circuit A. It is quickly consumed (discharged) by the diode 23 and the load 30. Note that when the load 30 is not connected to the reverse connection damage prevention circuit A, the power is consumed (discharged) by the "third resistor 26". However, since the resistance value of the third resistor 26 is large, the consumption (discharge) time becomes long.

ところで、第5電路15には、第1電路11側をカソード(K)としたダイオード23が設けられているため、第1電路11上を流れてきた電流は、第5電路15上を流れない。 By the way, since the fifth electric path 15 is provided with a diode 23 whose cathode (K) is on the first electric path 11 side, the current flowing on the first electric path 11 does not flow on the fifth electric path 15. .

<逆接続破損防止回路Aの動作(逆接続の場合)>
次に、図7に示すように、入力電源を逆接続破損防止回路Aに逆接続した場合、第2電路12上の電界効果トランジスタ(FET)21では、ドレイン(D)・ソース(S)間に、ドレイン(D)+極性(プラス極性)で電圧が印加されることとなる。しかし、ドレイン(D)を基準とすると、ゲート(G)は、-極性(マイナス極性)となるため、酸化絶縁膜213直下のp型半導体211は、n型半導体に変化せず(反転せず)、第2電路12上の電界効果トランジスタ(FET)21では、ドレイン(D)・ソース(S)間で、電流が流れない。そのため、負荷30にも電流が流れない。
<Operation of reverse connection damage prevention circuit A (in case of reverse connection)>
Next, as shown in FIG. 7, when the input power source is reversely connected to the reverse connection damage prevention circuit A, in the field effect transistor (FET) 21 on the second electric path 12, the drain (D) and source (S) A voltage is applied to the drain (D) + polarity (positive polarity). However, when the drain (D) is used as a reference, the gate (G) has - polarity (minus polarity), so the p-type semiconductor 211 directly under the oxide insulating film 213 does not change into an n-type semiconductor (does not invert). ), no current flows between the drain (D) and source (S) in the field effect transistor (FET) 21 on the second electric path 12. Therefore, no current flows to the load 30 either.

また、第2電路12上の電界効果トランジスタ(FET)21がON状態(=酸化絶縁膜213直下のp型半導体211が、n型半導体に変化し、ドレイン(D)・ソース(S)間で、電流が流れている)の直後に、入力電源を逆接続破損防止回路Aに逆接続した場合等、第2電路12上の電界効果トランジスタ(FET)21のドレイン(D)・ソース(S)間に、電流が流れてしまった場合でも、第5電路15上に定電圧ダイオード25が設けられ、第6電路26上に第3抵抗26が設けられていることによって、電界効果トランジスタ(FET)21のゲート(G)に向かう電荷を消費させ、ゲート(G)のON(=酸化絶縁膜213直下のp型半導体211を、n型半導体に変化させる)を阻止する。更に、電界効果トランジスタ(FET)21のゲート(G)に残っている電荷は、「抵抗値が小さい第2抵抗24」及び「ダイオード23」と「負荷30(又は、入力電源)」によって、消費(放電)される。特に、第5電路15上に、抵抗値が小さい第2抵抗24及びダイオード23が設けられていることによって、電荷の消費は促進される。 In addition, the field effect transistor (FET) 21 on the second electric path 12 is in the ON state (= the p-type semiconductor 211 directly under the oxide insulating film 213 changes to an n-type semiconductor, and the , current is flowing), the drain (D) and source (S) of the field effect transistor (FET) 21 on the second electric path 12, such as when the input power source is reversely connected to the reverse connection damage prevention circuit A. Even if a current flows between them, the constant voltage diode 25 is provided on the fifth electric path 15 and the third resistor 26 is provided on the sixth electric path 26, so that the field effect transistor (FET) The charge directed toward the gate (G) of 21 is consumed, thereby preventing the gate (G) from turning on (=changing the p-type semiconductor 211 directly under the oxide insulating film 213 into an n-type semiconductor). Furthermore, the charge remaining at the gate (G) of the field effect transistor (FET) 21 is consumed by the "second resistor 24 with a small resistance value", "diode 23", and "load 30 (or input power supply)". (discharge). In particular, by providing the second resistor 24 and the diode 23 with a small resistance value on the fifth electric path 15, the consumption of electric charges is promoted.

このように本発明の実施の形態例1の逆接続破損防止回路Aを構成することによって、入力電源の逆接続による、直流配電用LED照明装置等の負荷の破損を防止し、負荷を保護することができる。 By configuring the reverse connection damage prevention circuit A of Embodiment 1 of the present invention in this way, damage to the load such as an LED lighting device for DC power distribution due to reverse connection of the input power source can be prevented and the load can be protected. be able to.

また、入力電源の極性が適切に接続されたか否かを検出するための、入力電源の電圧検出用に別途回路を構成する必要がなくなり、電界効果トランジスタ(FET)、抵抗といったシンプルな回路構成で、入力電源の逆接続による負荷の破損を防止し、負荷を保護することができ、便宜である。 In addition, there is no need to configure a separate circuit for detecting the voltage of the input power supply in order to detect whether the polarity of the input power supply is properly connected. This is convenient because it can prevent damage to the load due to reverse connection of the input power supply and protect the load.

また、本発明に係る逆接続破損防止回路Aによれば、入力電源の極性を逆に接続した場合に、回路内に電流が流れないように、電路に直列にダイオードを設ける構成に比べて、電圧降下・電力損失を最小限に抑える構成である。特に、回路内に流れる電流量が少ない場合や電圧が小さい場合には、この電圧降下・電力損失を最小限に抑えるというメリットは大きくなる。 Further, according to the reverse connection damage prevention circuit A according to the present invention, compared to a configuration in which a diode is provided in series in the electric circuit so that current does not flow in the circuit when the polarity of the input power source is reversed, This configuration minimizes voltage drop and power loss. Particularly when the amount of current flowing in the circuit is small or when the voltage is small, the advantage of minimizing this voltage drop and power loss is significant.

<変形例>
なお、上記では、本発明の実施の形態例1の逆接続破損防止回路Aの構成について述べたが、この構成に限定されるものではない。例えば、図8に示すように、必要最小限の素子で、本発明に係る逆接続破損防止回路Bを構成しても良い。
<Modified example>
Although the configuration of the reverse connection damage prevention circuit A according to the first embodiment of the present invention has been described above, the configuration is not limited to this configuration. For example, as shown in FIG. 8, the reverse connection damage prevention circuit B according to the present invention may be configured with the minimum necessary elements.

逆接続破損防止回路Bは、一端に直流の入力電源の正極が接続され、他端に負荷30の一端が接続される第1電路11と、一端に電源の負極が接続され、他端に負荷30の他端が接続される第2電路12と、一端が第1電路11に接続され、他端が電界効果トランジスタ(FET)21のゲート(G)に接続されている第3電路13を備えている。 The reverse connection damage prevention circuit B includes a first electrical circuit 11 to which the positive pole of a DC input power source is connected to one end and one end of the load 30 to the other end, and a first electrical circuit 11 to which the negative pole of the power source is connected to one end and the load to the other end. 30 is connected to the second electric path 12, and one end is connected to the first electric path 11, and the other end is connected to the gate (G) of a field effect transistor (FET) 21. ing.

また、一端が第3電路13に接続され、他端が第2電路12に接続されている第4電路14を備えている。なお、第4電路14の一端は、第3電路13上の第1抵抗22と電界効果トランジスタ(FET)21の間の箇所で、第3電路13と接続されている。 Further, a fourth electric path 14 is provided, one end of which is connected to the third electric path 13 and the other end of which is connected to the second electric path 12 . Note that one end of the fourth electric path 14 is connected to the third electric path 13 at a location between the first resistor 22 and the field effect transistor (FET) 21 on the third electric path 13 .

第4電路14上では、第1電路側をカソード(K)とした定電圧ダイオード25が設けられている。 On the fourth electric path 14, a constant voltage diode 25 is provided with the first electric path side as a cathode (K).

入力電源を逆接続破損防止回路Bに順接続した場合、「第1電路11→負荷30→第2電路12」の経路で、電流が流れる。なお、上述したように、第2電路12上の電界効果トランジスタ(FET)21では、ボディダイオード(寄生ダイオード)のはたらきによって、「ソース(S)→ドレイン(D)」に電流が流れる。 When the input power source is sequentially connected to the reverse connection damage prevention circuit B, a current flows through the path of "first electric circuit 11 → load 30 → second electric circuit 12". As described above, in the field effect transistor (FET) 21 on the second electric path 12, a current flows from "source (S) to drain (D)" due to the function of the body diode (parasitic diode).

電界効果トランジスタ(FET)21のゲート(G)に電荷がたまってくると、電界効果トランジスタ(FET)21はONし、酸化絶縁膜213直下のp型半導体211(反転層214)がn型半導体に変化する(反転する)。そして、電界効果トランジスタ(FET)21の「ソース(S)→ソース(S)に接続されているn型半導体212→反転層214(n型半導体)→ドレイン(D)に接続されているn型半導体212→ドレイン(D)」に電流が流れる。 When charge accumulates on the gate (G) of the field effect transistor (FET) 21, the field effect transistor (FET) 21 turns on, and the p-type semiconductor 211 (inversion layer 214) directly under the oxide insulating film 213 becomes an n-type semiconductor. change to (reverse). Then, the "source (S) of the field effect transistor (FET) 21 → n-type semiconductor 212 connected to the source (S) → inversion layer 214 (n-type semiconductor) → n-type connected to the drain (D) A current flows from the semiconductor 212 to the drain (D).

次に、入力電源を逆接続破損防止回路Bに逆接続した場合、第2電路12上の電界効果トランジスタ(FET)21では、ドレイン(D)・ソース(S)間に、ドレイン(D)+極性(プラス極性)で電圧が印加されることとなる。しかし、ドレイン(D)を基準とすると、ゲート(G)は、-極性(マイナス極性)となるため、酸化絶縁膜213直下のp型半導体211は、n型半導体に変化せず(反転せず)、第2電路12上の電界効果トランジスタ(FET)21では、ドレイン(D)・ソース(S)間で、電流が流れない。そのため、負荷30にも電流が流れない。 Next, when the input power source is reversely connected to the reverse connection damage prevention circuit B, in the field effect transistor (FET) 21 on the second electric path 12, between the drain (D) and the source (S), the drain (D) + A voltage will be applied with polarity (positive polarity). However, if the drain (D) is used as a reference, the gate (G) has - polarity (minus polarity), so the p-type semiconductor 211 directly under the oxide insulating film 213 does not change into an n-type semiconductor (does not invert). ), no current flows between the drain (D) and source (S) in the field effect transistor (FET) 21 on the second electric path 12. Therefore, no current flows to the load 30 either.

以上、本発明の好ましい実施の形態例について述べたが、本発明に係る逆接続破損防止回路は上述した実施の形態例にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であるのは言うまでもない。 Although preferred embodiments of the present invention have been described above, the reverse connection damage prevention circuit according to the present invention is not limited to the above-described embodiments, and various modifications can be made within the scope of the present invention. Needless to say, it is possible.

11:第1電路、12:第2電路、13:第3電路、14:第4電路、15:第5電路、16:第6電路、
21:電界効果トランジスタ(FET)、211:p型半導体、212:n型半導体、213:酸化絶縁膜、214:反転層、22:第1抵抗、23:ダイオード、24:第2抵抗、25:定電圧ダイオード、26:第3抵抗、
30:負荷

11: first electric path, 12: second electric path, 13: third electric path, 14: fourth electric path, 15: fifth electric path, 16: sixth electric path,
21: Field effect transistor (FET), 211: P-type semiconductor, 212: N-type semiconductor, 213: Oxide insulating film, 214: Inversion layer, 22: First resistor, 23: Diode, 24: Second resistor, 25: Constant voltage diode, 26: third resistor,
30: Load

Claims (1)

電源の逆接続による負荷の破損を防止する逆接続破損防止回路であって、
一端に電源の正極が接続され、他端に負荷の一端が接続される第1電路と、
一端に前記電源の負極が接続され、他端に負荷の他端が接続される第2電路と、
一端が前記第1電路に接続され、他端が電界効果トランジスタのゲートに接続されている第3電路と、
一端が、前記第1電路の前記一端に対し、前記第3電路の一端より遠い箇所で、前記第1電路に接続され、他端が前記第2電路に接続されている第5電路と、
一端が前記第3電路と接続され、途中で前記第5電路と電気的に接続して交差し、他端が前記第2電路と接続されている第6電路を備え、
前記第2電路上では、前記電源の負極側にドレインを接続し、負荷の他端側にソースを接続することで、前記電界効果トランジスタが設けられ、
前記第3電路上では、前記第6電路との接続箇所より、前記第1電路と接続されている前記一端に近い箇所に第1抵抗が設けられ、
前記第5電路上では、前記第1電路と接続されている前記一端に近い順に、前記第1電路側をカソードとしたダイオード、第2抵抗、前記第1電路側をカソードとした定電圧ダイオードが設けられ、
前記第6電路上では、前記第5電路との交差箇所より、前記第2電路と接続されている前記他端に近い箇所に第3抵抗が設けられていることを特徴とする、逆接続破損防止回路。

A reverse connection damage prevention circuit that prevents damage to a load due to reverse connection of a power supply,
a first electric path to which the positive electrode of the power source is connected to one end and one end of the load is connected to the other end;
a second electric path having one end connected to the negative electrode of the power source and the other end connected to the other end of the load;
a third electric path whose one end is connected to the first electric path and whose other end is connected to the gate of the field effect transistor;
a fifth electric path, one end of which is connected to the first electric path at a location farther from the one end of the first electric path than one end of the third electric path, and the other end of which is connected to the second electric path;
a sixth electric path, one end of which is connected to the third electric path, electrically connected to and intersects with the fifth electric path in the middle, and the other end of which is connected to the second electric path;
On the second electric circuit, the field effect transistor is provided by connecting a drain to the negative electrode side of the power source and connecting a source to the other end side of the load,
On the third electrical circuit, a first resistor is provided at a location closer to the one end connected to the first electrical circuit than at a location where it is connected to the sixth electrical circuit,
On the fifth electrical circuit, in the order of proximity to the one end connected to the first electrical circuit, a diode with the cathode on the first electrical circuit side, a second resistor, and a constant voltage diode with the cathode on the first electrical circuit side. provided,
Reverse connection damage, characterized in that a third resistor is provided on the sixth electric path at a location closer to the other end connected to the second electric path than at a point where it intersects with the fifth electric path. prevention circuit.

JP2024000894A 2020-03-16 2024-01-05 Reverse connection damage prevention circuit Pending JP2024041854A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024000894A JP2024041854A (en) 2020-03-16 2024-01-05 Reverse connection damage prevention circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020045876A JP2021148469A (en) 2020-03-16 2020-03-16 Reverse connection breakage prevention circuit
JP2024000894A JP2024041854A (en) 2020-03-16 2024-01-05 Reverse connection damage prevention circuit

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020045876A Division JP2021148469A (en) 2020-03-16 2020-03-16 Reverse connection breakage prevention circuit

Publications (1)

Publication Number Publication Date
JP2024041854A true JP2024041854A (en) 2024-03-27

Family

ID=77848335

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2020045876A Pending JP2021148469A (en) 2020-03-16 2020-03-16 Reverse connection breakage prevention circuit
JP2024000894A Pending JP2024041854A (en) 2020-03-16 2024-01-05 Reverse connection damage prevention circuit
JP2024001410A Pending JP2024036350A (en) 2020-03-16 2024-01-09 Reverse connection damage prevention circuit

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020045876A Pending JP2021148469A (en) 2020-03-16 2020-03-16 Reverse connection breakage prevention circuit

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024001410A Pending JP2024036350A (en) 2020-03-16 2024-01-09 Reverse connection damage prevention circuit

Country Status (1)

Country Link
JP (3) JP2021148469A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116566177B (en) * 2023-07-11 2023-09-15 苏州锴威特半导体股份有限公司 Power supply management circuit, method and power supply circuit

Also Published As

Publication number Publication date
JP2024036350A (en) 2024-03-15
JP2021148469A (en) 2021-09-27

Similar Documents

Publication Publication Date Title
CN104079282B (en) Depletion MOS&#39;s EFT Drive Unit
US7312653B2 (en) NMOS reverse battery protection
US6043965A (en) Low loss reverse battery protection
US7342433B2 (en) Apparatus and method for enhanced transient blocking
US8054106B2 (en) Load driving device
TWI474571B (en) Input surge protection device and jfet therefor
US8116052B2 (en) Power supply control circuit including overvoltage protection circuit
JP2024041854A (en) Reverse connection damage prevention circuit
TWI580154B (en) Charge/discharge control circuit and battery device
US20130188287A1 (en) Protection circuit, charge control circuit, and reverse current prevention method employing charge control circuit
US7288856B2 (en) Reverse battery protection circuit for power switch
US8174808B2 (en) Load driving device
TW583805B (en) Countercurrent prevention circuit
JP7038531B2 (en) Load drive circuit with reverse power supply protection function
FR2964263A1 (en) ALTERNATING CURRENT LEAKAGE REDUCTION CIRCUIT
US11228305B2 (en) Load drive circuit configured to prevent a flyback current
JP2000341848A (en) Reverse-polarity input protective device
JP2023142322A (en) Non-polar circuit in direct-current power distribution system
JP2016174457A (en) Load protection circuit
US9941686B2 (en) Sensor device
JP2005224088A (en) Load protection circuit
JP3886501B2 (en) Battery overcurrent protection circuit
JPH10108359A (en) Input protective circuit
US10659039B2 (en) Semiconductor device
JP2001069674A (en) Negative-polarity input-voltage preventive circuit