JP2023142322A - Non-polar circuit in direct-current power distribution system - Google Patents
Non-polar circuit in direct-current power distribution system Download PDFInfo
- Publication number
- JP2023142322A JP2023142322A JP2022049175A JP2022049175A JP2023142322A JP 2023142322 A JP2023142322 A JP 2023142322A JP 2022049175 A JP2022049175 A JP 2022049175A JP 2022049175 A JP2022049175 A JP 2022049175A JP 2023142322 A JP2023142322 A JP 2023142322A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- field effect
- effect transistor
- electric path
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims description 147
- 239000004065 semiconductor Substances 0.000 claims description 119
- 239000004020 conductor Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
本発明は、電源の極性を順接続した場合、あるいは逆接続した場合であっても、回路が動作する無極性回路に関するものである。 The present invention relates to a non-polar circuit that operates even when the polarities of the power supplies are connected in the forward direction or in the reverse direction.
直流配電用LED照明装置等の負荷に電力を供給する電源には、極性があるため、逆接続すると、負荷が破損するおそれがある。 Since a power supply that supplies power to a load such as a DC power distribution LED lighting device has polarity, there is a risk that the load will be damaged if the power supply is reversely connected.
そのため、従来から電源の極性を逆に接続した場合に、負荷の破損を防止し、負荷を保護するために、電源の電圧を検出し、適正であれば、ON(=電路を導通)させる、あるいは、不適切であれば、OFF(=電路を遮断)させる、コンパレータ等を用いた電圧検出回路を設ける構成が開示されている。 Therefore, in order to prevent damage to the load and protect the load when the polarity of the power supply is reversed, it is conventional to detect the voltage of the power supply and, if appropriate, turn it on (=conduct the electric circuit). Alternatively, a configuration is disclosed in which a voltage detection circuit using a comparator or the like is provided, which turns off (=cuts off the electric circuit) if it is inappropriate.
また、電源の極性を逆に接続した場合に、電流が流れないように、電路に直列に、ダイオードを設ける構成が開示されている。 Further, a configuration is disclosed in which a diode is provided in series with the electric path so that no current flows even when the polarity of the power source is reversed.
例えば、特許文献1では、従来技術として、正側の電源端子と負側の電源端子との間には、ダイオードと保護対象となる電気回路とが直列に接続される構成が開示されている。この構成では、電源が逆接続されて、負側の電源端子の電位が正側の電源端子の電位よりも高い場合には、ダイオードにより電流が阻止される。
For example,
しかし、電圧検出回路を設ける構成の場合、電圧検出用に別途回路を構成する必要があり、不便である。 However, in the case of a configuration in which a voltage detection circuit is provided, it is necessary to configure a separate circuit for voltage detection, which is inconvenient.
また、電路に直列にダイオードを設ける構成の場合、一般的なPN接合のダイオードは、電圧降下VFによって、約0.6(V)の電圧降下・電力損失が生じてしまう。回路内を流れる電流量が多い場合や電圧が大きい場合には、0.6(V)程度の電圧降下・電力損失は、あまり問題にならない。しかし、回路内に流れる電流量が少ない場合や電圧が小さい場合には、0.6(V)程度であっても、大きな損失となり、問題となる。 Further, in the case of a configuration in which a diode is provided in series with the electric path, a typical PN junction diode causes a voltage drop and power loss of about 0.6 (V) due to the voltage drop VF . When the amount of current flowing in the circuit is large or the voltage is large, a voltage drop and power loss of about 0.6 (V) does not pose much of a problem. However, if the amount of current flowing in the circuit is small or the voltage is small, even if it is about 0.6 (V), it will result in a large loss and become a problem.
ところで、電源を逆接続した場合に、負荷を破損させないための方策として、電源の極性を順接続した場合、あるいは逆接続した場合であっても、回路が動作するように、無極性回路を作るという方策もある。そして、無極性化においては、ダイオードブリッジを回路内に設ける構成が知られている。 By the way, as a measure to prevent damage to the load when the power supply is connected in reverse, it is necessary to create a non-polar circuit so that the circuit will operate even if the power supply polarity is connected in the forward or reverse direction. There is also a strategy. For non-polarization, a configuration in which a diode bridge is provided in the circuit is known.
しかしながら、ダイオードブリッジを回路内に設ける構成の場合、ダイオード分の電圧降下VF(VF2個分)の損失が発生すること、そして、その熱処理について検討・対処しなければならない However, in the case of a configuration in which a diode bridge is provided in the circuit, a loss due to the voltage drop V F (2 V F ) due to the diode will occur, and the heat treatment must be considered and dealt with.
そこで、本発明は、上述の課題を解決するものとして、電圧降下による損失を抑えた無極性回路を提供することを目的としたものである。 SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, it is an object of the present invention to provide a non-polar circuit that suppresses loss due to voltage drop.
請求項1の発明は、
電源を順接続、あるいは逆接続しても動作する無極性回路であって、
一端に電源の正極が接続され、他端に負荷の一端が接続される第1電路と、
一端に前記電源の負極が接続され、他端に負荷の他端が接続される第3電路を備え、
前記第1電路上には、電圧下位方向にカソードが向くように第1半導体発光素子が直列に設けられ、
前記第3電路上には、電圧下位方向にアソードが向くように前記第1半導体発光素子が直列に設けられ、
前記第1半導体発光素子と並列に、前記第1半導体発光素子の向きとは逆の向きになるように第2半導体発光素子が設けられ、
前記第1電路上の前記第1半導体発光素子より電圧が下位の位置に、第1電界効果トランジスタNchが、電圧下位方向にドレインが接続され、電圧上位方向にソースが接続されて直列に設けられ、
第2電界効果トランジスタPchのソースが前記第1半導体発光素子より電圧が下位の位置で前記第1電路に接続され、
前記第2電界効果トランジスタPchのドレインが前記負荷より電圧が下位の位置で前記第3電路に接続され、
前記第1電界効果トランジスタNch及び前記第2電界効果トランジスタPchのゲートは、前記第1半導体発光素子より電圧が上位の位置で前記第1電路に接続され、
前記第3電路上の前記負荷より電圧が下位の位置に、第4電界効果トランジスタPchが、電圧上位方向にドレインが接続され、電圧下位方向にソースが接続されて直列に設けられ、
第3電界効果トランジスタNchのソースが前記第1半導体発光素子より電圧が上位の位置で前記第3電路に接続され、
前記第3電界効果トランジスタNchのドレインが前記負荷より電圧が上位の位置で前記第1電路に接続され、
前記第3電界効果トランジスタNch及び前記第4電界効果トランジスタPchのゲートは、前記第1半導体発光素子より電圧が下位の位置で前記第3電路に接続されている、無極性回路とした。
The invention of
It is a non-polar circuit that operates even if the power supply is connected in the forward or reverse direction.
a first electric path to which the positive pole of the power supply is connected to one end and one end of the load is connected to the other end;
a third electrical path, one end of which is connected to the negative electrode of the power supply, and the other end of which is connected to the other end of the load;
A first semiconductor light-emitting element is provided in series on the first electric circuit with a cathode facing in a lower voltage direction,
The first semiconductor light-emitting devices are arranged in series on the third electric current so that the anodes thereof are directed in the direction of lower voltage.
A second semiconductor light emitting element is provided in parallel with the first semiconductor light emitting element in a direction opposite to that of the first semiconductor light emitting element,
A first field effect transistor Nch is provided in series at a position on the first conductor at a lower voltage than the first semiconductor light emitting element, with a drain connected in a lower voltage direction and a source connected in a higher voltage direction. ,
The source of the second field effect transistor Pch is connected to the first electric path at a position where the voltage is lower than that of the first semiconductor light emitting element,
The drain of the second field effect transistor Pch is connected to the third electric path at a position where the voltage is lower than the load,
The gates of the first field effect transistor Nch and the second field effect transistor Pch are connected to the first electric path at a position where the voltage is higher than that of the first semiconductor light emitting element,
A fourth field effect transistor Pch is provided in series at a position on the third electric circuit at a lower voltage than the load, with a drain connected to an upper voltage direction and a source connected to a lower voltage direction,
A source of the third field effect transistor Nch is connected to the third electric path at a position where the voltage is higher than that of the first semiconductor light emitting element,
The drain of the third field effect transistor Nch is connected to the first electric path at a position where the voltage is higher than the load,
The gates of the third field effect transistor Nch and the fourth field effect transistor Pch are nonpolar circuits connected to the third electric path at a position where the voltage is lower than that of the first semiconductor light emitting element.
また、請求項2の発明は、
電源を順接続、あるいは逆接続しても動作する無極性回路であって、
一端に電源の正極が接続され、他端に負荷の一端が接続される第1電路と、
一端に前記電源の負極が接続され、他端に負荷の他端が接続される第3電路を備え、
前記第1電路上には、電圧下位方向にカソードが向くように第1半導体発光素子が直列に設けられ、
前記第3電路上には、電圧下位方向にアソードが向くように前記第1半導体発光素子が直列に設けられ、
前記第1半導体発光素子と並列に、前記第1半導体発光素子の向きとは逆の向きになるように第2半導体発光素子が設けられ、
前記第1電路上の前記第1半導体発光素子より電圧が下位の位置に、第1電界効果トランジスタNchが、電圧下位方向にドレインが接続され、電圧上位方向にソースが接続されて直列に設けられ、
前記第1電界効果トランジスタNchのゲートは、前記第1半導体発光素子より電圧が上位の位置で前記第1電路に接続され、
第2電界効果トランジスタNchのドレインが前記第1半導体発光素子より電圧が下位の位置で前記第1電路に接続され、
前記第2電界効果トランジスタNchのソースは、第2電路を通じて、前記負荷より電圧が下位の位置で前記第3電路に接続され、
前記第2電界効果トランジスタNchのゲートは、第5電路を通じて、前記第2電路に接続され、
前記第5電路は、前記第1半導体発光素子より電圧が上位の位置で、かつ第3電界効果トランジスタNchのドレインより電圧が下位の位置で、前記第3電路に接続され、
前記第5電路上には、前記第2電路方向にアノードが向くように、定電圧半導体素子が直列に設けられ、
前記第3電路上の前記負荷より電圧が下位の位置に、前記第3電界効果トランジスタNchが、電圧上位方向にソースが接続され、電圧下位方向にドレインが接続されて直列に設けられ、
前記第3電界効果トランジスタNchのゲートは、第4電路を通じて、前記第3電路に接続され、
前記第4電路は、前記第1半導体発光素子より電圧が下位の位置で、かつ前記第1電界効果トランジスタNchのソースより電圧が上位の位置で、前記第1電路に接続され、
前記第4電路上には、前記第3電路方向にアノードが向くように、定電圧半導体素子が直列に設けられ、
第4電界効果トランジスタNchのソースが前記第1半導体発光素子より電圧が上位の位置で前記第3電路に接続され、
前記第4電界効果トランジスタNchのドレインが前記負荷より電圧が上位の位置で前記第1電路に接続され、
前記第4電界効果トランジスタNchのゲートは、前記第1半導体発光素子より電圧が下位の位置で前記第3電路に接続されている、無極性回路とした。
Moreover, the invention of
It is a non-polar circuit that operates even if the power supply is connected in the forward or reverse direction.
a first electric path to which the positive pole of the power supply is connected to one end and one end of the load is connected to the other end;
a third electrical path, one end of which is connected to the negative electrode of the power supply, and the other end of which is connected to the other end of the load;
A first semiconductor light-emitting element is provided in series on the first electric circuit with a cathode facing in a lower voltage direction,
The first semiconductor light-emitting devices are arranged in series on the third electric current so that the anodes thereof are directed in the direction of lower voltage.
A second semiconductor light emitting element is provided in parallel with the first semiconductor light emitting element in a direction opposite to that of the first semiconductor light emitting element,
A first field effect transistor Nch is provided in series at a position on the first conductor at a lower voltage than the first semiconductor light emitting element, with a drain connected in a lower voltage direction and a source connected in a higher voltage direction. ,
The gate of the first field effect transistor Nch is connected to the first electric path at a position where the voltage is higher than that of the first semiconductor light emitting element,
A drain of the second field effect transistor Nch is connected to the first electric path at a position where the voltage is lower than that of the first semiconductor light emitting element,
The source of the second field effect transistor Nch is connected to the third electric path through a second electric path at a position where the voltage is lower than that of the load,
The gate of the second field effect transistor Nch is connected to the second electric path through a fifth electric path,
The fifth electric path is connected to the third electric path at a position where the voltage is higher than the first semiconductor light emitting element and at a position where the voltage is lower than the drain of the third field effect transistor Nch,
Constant voltage semiconductor elements are provided in series on the fifth electric circuit so that the anode faces in the direction of the second electric circuit,
The third field effect transistor Nch is provided in series at a position on the third electric circuit at a lower voltage than the load, with a source connected to an upper voltage direction and a drain connected to a lower voltage direction,
The gate of the third field effect transistor Nch is connected to the third electric path through a fourth electric path,
The fourth electric path is connected to the first electric path at a position where the voltage is lower than the first semiconductor light emitting element and at a position where the voltage is higher than the source of the first field effect transistor Nch,
Constant voltage semiconductor elements are provided in series on the fourth electrical circuit so that the anode faces in the direction of the third electrical circuit,
The source of the fourth field effect transistor Nch is connected to the third electric path at a position where the voltage is higher than that of the first semiconductor light emitting element,
The drain of the fourth field effect transistor Nch is connected to the first electric path at a position where the voltage is higher than the load,
The gate of the fourth field effect transistor Nch is a non-polar circuit connected to the third electric path at a position where the voltage is lower than that of the first semiconductor light emitting element.
本発明に係る無極性回路を適用・使用することによって、電源を接続する際に、極性に留意する必要がなくなり、便宜である。 By applying and using the non-polar circuit according to the present invention, there is no need to pay attention to polarity when connecting a power source, which is convenient.
ダイオードブリッジを回路内に設ける構成ではなく、電界効果トランジスタ(FET)を回路内に設ける構成にすることで、電圧降下・電力損失を最小限に抑えることができる。 By using a configuration in which a field effect transistor (FET) is provided in the circuit instead of a configuration in which a diode bridge is provided in the circuit, voltage drop and power loss can be minimized.
電界効果トランジスタを「ON」するためには、ゲートの電位がソースの電位より高くならなければならない。本発明に係る無極性回路では、半導体発光素子の順方向電圧(VF)・電圧降下を利用して、ソースの電位を下げているため、無極性回路に接続される負荷が半導体発光素子の基板の場合、効率が良い。 In order to turn a field effect transistor "ON", the potential at the gate must be higher than the potential at the source. In the non-polar circuit according to the present invention, the source potential is lowered by using the forward voltage (V F ) and the voltage drop of the semiconductor light emitting device, so that the load connected to the non-polar circuit is lowered by the voltage drop of the semiconductor light emitting device. In the case of substrates, efficiency is good.
(実施の形態例1)
まず、本発明の実施の形態例1の無極性回路Aの構成を図1に基づいて説明する。無極性回路Aは、電源の極性を順接続した場合、あるいは逆接続した場合であっても、動作する回路である。
(Embodiment 1)
First, the configuration of a non-polar circuit A according to
<無極性回路Aの構成>
図1に示すように、無極性回路Aは、一端に直流の電源1の正極が接続され、他端に負荷2の一端が接続される第1電路31と、一端に電源1の負極が接続され、他端に負荷2の他端が接続される第3電路33を備えている。なお、図1では、電源1の極性を順接続した場合を示しており、各素子の配置もそれを踏まえて説明する。
<Configuration of non-polar circuit A>
As shown in FIG. 1, the non-polar circuit A includes a first
第1電路31上には、電圧下位方向にカソード(図1では「K」と示されている)が向くように第1半導体発光素子(LED)4が直列に設けられている。そして、第3電路33上には、電圧下位方向にアソード(図1では「A」と示されている)が向くように第1半導体発光素子4が直列に設けられている。また、第1電路31及び第3電路電路33上の第1半導体発光素子4と夫々並列に、第1半導体発光素子4の向きとは逆の向きになるように第2半導体発光素子(LED)5が設けられている。
On the first
第1電路31上の第1半導体発光素子4より電圧が下位の位置に、第1電界効果トランジスタNch(Nチャネル)61が、電圧下位方向にドレイン(図1では「D」と示されている)が接続され、電圧上位方向にソース(図1では「S」と示されている)が接続されて直列に設けられている。
A first field effect transistor Nch (N channel) 61 is located at a lower voltage position than the first semiconductor
第2電界効果トランジスタPch(Pチャネル)71のソースが第1半導体発光素子4より電圧が下位の位置で第1電路31に接続され、第2電界効果トランジスタPch71のドレインが負荷2より電圧が下位の位置で第3電路33に接続されている。
The source of the second field effect transistor Pch (P channel) 71 is connected to the first
第1電界効果トランジスタNch61及び第2電界効果トランジスタPch71のゲート(図1では「G」と示されている)は、第1半導体発光素子4より電圧が上位の位置で第1電路31に接続されている。
The gates of the first field effect transistor Nch61 and the second field effect transistor Pch71 (indicated by "G" in FIG. 1) are connected to the first
第3電路33上の前記負荷2より電圧が下位の位置に、第4電界効果トランジスタPch91が、電圧上位方向にドレインが接続され、電圧下位方向にソースが接続されて直列に設けられている。
A fourth field effect transistor Pch91 is provided in series at a position on the third
第3電界効果トランジスタNch81のソースが第1半導体発光素子4より電圧が上位の位置で第3電路33に接続され、第3電界効果トランジスタNch81のドレインが負荷2より電圧が上位の位置で第1電路31に接続されている。
The source of the third field effect transistor Nch81 is connected to the third
第3電界効果トランジスタNch81及び第4電界効果トランジスタPch91のゲートは、第1半導体発光素子4より電圧が下位の位置で第3電路33に接続されている。
The gates of the third field effect transistor Nch81 and the fourth field effect transistor Pch91 are connected to the third
<電界効果トランジスタの電流の流れ>
次に、第1~第4電界効果トランジスタの電流の流れについて説明する。本実施の形態例1における、第1電界効果トランジスタNch61及び第3電界効果トランジスタNch81は、nチャネルMOS-FET(絶縁ゲート電界効果トランジスタ)である。また、第2電界効果トランジスタPch71及び第3電界効果トランジスタPch91は、pチャネルMOS-FETである。以下では、nチャネルMOS-FETである第1電界効果トランジスタNch61を例に挙げて、電界効果トランジスタの電流の流れを説明する。なお、第3電界効果トランジスタNch81は、第1電界効果トランジスタNch61と同様の構成であるため、説明を省略する。
<Current flow in field effect transistor>
Next, the flow of current in the first to fourth field effect transistors will be explained. In the first embodiment, the first field effect transistor Nch61 and the third field effect transistor Nch81 are n-channel MOS-FETs (insulated gate field effect transistors). Further, the second field effect transistor Pch71 and the third field effect transistor Pch91 are p-channel MOS-FETs. In the following, the flow of current in a field effect transistor will be explained using the first field effect transistor Nch61, which is an n-channel MOS-FET, as an example. Note that the third field effect transistor Nch81 has the same configuration as the first field effect transistor Nch61, so a description thereof will be omitted.
図2に示すように、一般的に、第1電界効果トランジスタNch61は、p型半導体611と、n型半導体612が接合して構成されている。詳しくは、ソース(S)-ドレイン(D)間で、「n型半導体612→p型半導体611→n型半導体612」と接合して構成されている。そして、第1電界効果トランジスタNch61は、ドレイン(D)、ソース(S)、ゲート(G)という3つの電極を有している。ドレイン(D)及びソース(S)は夫々、n型半導体612に接続されている。また、ソース(S)は、n型半導体612だけでなく、p型半導体611にも接続されている。ゲート(G)は、例えば金属製であり、酸化絶縁膜613を介して、p型半導体611に接続されている。
As shown in FIG. 2, the first field
ドレイン(D)・ソース(S)間に、ドレイン(D)+極性(プラス極性)で電圧を印加し、また、ゲート(G)・ソース(S)間に、ゲート(G)+極性(プラス極性)で電圧を印加する。すると、図3に示すように、酸化絶縁膜613直下のp型半導体611(反転層614)に電子が引き寄せられ、p型半導体611がn型半導体に変化する(反転する)。そして、ドレイン(D)からソース(S)に電流が流れる。
A voltage with drain (D) + polarity (positive polarity) is applied between the drain (D) and source (S), and a voltage with gate (G) + polarity (positive polarity) is applied between the gate (G) and source (S). Apply voltage with polarity). Then, as shown in FIG. 3, electrons are attracted to the p-type semiconductor 611 (inversion layer 614) directly under the
一方、pチャネルMOS-FETである第2電界効果トランジスタPch71及び第4電界効果トランジスタPch91では、ソース(S)-ドレイン(D)間で、「p型半導体→n型半導体→p型半導体」と接合して構成されている。ドレイン(D)・ソース(S)間に、ソース(S)+極性(プラス極性)で電圧を印加し、また、ゲート(G)・ソース(S)間に、ゲート(G)-極性(マイナス極性)で電圧を印加すると、ソース(S)からドレイン(D)に電流が流れる。 On the other hand, in the second field effect transistor Pch71 and the fourth field effect transistor Pch91, which are p-channel MOS-FETs, the relationship between the source (S) and the drain (D) is "p-type semiconductor → n-type semiconductor → p-type semiconductor". It is constructed by joining. A voltage with source (S) + polarity (positive polarity) is applied between the drain (D) and source (S), and a voltage with gate (G) - polarity (negative polarity) is applied between the gate (G) and source (S). When a voltage is applied depending on the polarity (polarity), a current flows from the source (S) to the drain (D).
ところで、上述したように、第1電界効果トランジスタNch61は、p型半導体611と、n型半導体612が接合して構成されている。また、ソース(S)は、n型半導体612だけでなく、p型半導体611にも接続されている。従って、ドレイン(D)・ソース(S)間に、ソース(S)+極性(プラス極性)で電圧を印加すると、図4に示すように、ソース(S)からドレイン(D)に電流が流れる。これは、電界効果トランジスタ(FET)が、構造上、p型半導体とn型半導体が接合していることによって、ドレイン(D)・ソース(S)間で形成される、ボディダイオード(寄生ダイオード)のはたらきによるものである。
By the way, as described above, the first field effect transistor Nch61 is configured by joining a p-
一方、pチャネルMOS-FETである第2電界効果トランジスタPch71及び第4電界効果トランジスタPch91では、ドレイン(D)・ソース(S)間に、ドレイン(D)+極性(プラス極性)で電圧を印加すると、ボディダイオードのはたきによって、ドレイン(D)からソース(S)に電流が流れる。 On the other hand, in the second field effect transistor Pch71 and the fourth field effect transistor Pch91, which are p-channel MOS-FETs, a voltage is applied between the drain (D) and the source (S) with the drain (D) + polarity (positive polarity). Then, current flows from the drain (D) to the source (S) due to the action of the body diode.
<無極性回路Aの動作(順接続の場合)>
次に、本発明の実施の形態例1の無極性回路Aの動作について説明する。図5に示すように、電源1を無極性回路Aに順接続した場合、「電源1→第1電路31上の第1半導体発光素子4→第1電界効果トランジスタNch61→負荷2→第4電界効果トランジスタPch91→第2半導体発光素子5→電源1」の経路で、電流が流れる。
<Operation of non-polar circuit A (in case of forward connection)>
Next, the operation of the non-polar circuit A according to the first embodiment of the present invention will be explained. As shown in FIG. 5, when the
なお、第1電界効果トランジスタNch61では、電源1によって、ドレイン(D)・ソース(S)間に、ソース(S)+極性(プラス極性)で電圧が印加されるため、ボディダイオードのはたきによって、ソース(S)からドレイン(D)に電流が流れる。
In addition, in the first field
また、第4電界効果トランジスタPch91では、電源1によって、ドレイン(D)・ソース(S)間に、ドレイン(D)+極性(プラス極性)で電圧が印加されるため、ボディダイオードのはたきによって、ドレイン(D)からソース(S)に電流が流れる。
In addition, in the fourth field effect transistor Pch91, a voltage is applied between the drain (D) and the source (S) by the
<無極性回路Aの動作(逆接続の場合)>
次に、図6に示すように、電源1を無極性回路Aに逆接続した場合、「電源1→第3電路33上の第1半導体発光素子4→第3電界効果トランジスタNch81→負荷2→第2電界効果トランジスタPch71→第2半導体発光素子5→電源1」の経路で、電流が流れる。
<Operation of non-polar circuit A (in case of reverse connection)>
Next, as shown in FIG. 6, when the
なお、第3電界効果トランジスタNch81では、電源1によって、ドレイン(D)・ソース(S)間に、ソース(S)+極性(プラス極性)で電圧が印加されるため、ボディダイオードのはたきによって、ソース(S)からドレイン(D)に電流が流れる。
In addition, in the third field effect transistor Nch81, since a voltage is applied between the drain (D) and the source (S) by the
また、第2電界効果トランジスタPch71では、電源1によって、ドレイン(D)・ソース(S)間に、ドレイン(D)+極性(プラス極性)で電圧が印加されるため、ボディダイオードのはたきによって、ドレイン(D)からソース(S)に電流が流れる。
In addition, in the second field effect transistor Pch71, a voltage is applied between the drain (D) and the source (S) by the
なお、上述したように、電源1の極性を順接続した場合、第1電界効果トランジスタNch61のゲート(図1では「G」と示されている)は、第1電路31上の第1半導体発光素子4より電圧が上位の位置で第1電路31に接続されていることとなる。また、第4電界効果トランジスタPch91のゲートは、第3電路33上の第1半導体発光素子4より電圧が下位の位置で第3電路33に接続されていることとなる。また、電源1の極性を逆接続した場合、第3電界効果トランジスタNch81のゲートは、第1半導体発光素子4より電圧が上位の位置で第3電路33に接続されていることとなる。また、第2電界効果トランジスタPch71のゲートは、第1電路31上の第1半導体発光素子4より電圧が下位の位置で第1電路31に接続されていることとなる。即ち、電源1が電圧を印加した場合、第1電界効果トランジスタNch61のゲート、あるいは第3電界効果トランジスタNch81のゲートは、対応するソースよりも、第1半導体発光素子4及び第2半導体発光素子5の電圧降下の分、電位が高くなる。一方、第2電界効果トランジスタPch71のゲート、あるいは第4電界効果トランジスタPch91のゲートは、対応するソースよりも、第1半導体発光素子4及び第2半導体発光素子5の電圧降下の分、電位が低くなる。そのため、電源1を順接続した場合、第1電界効果トランジスタNch61及び第4電界効果トランジスタPch91が「ON」となり、ドレイン(D)・ソース(S)間が導通する。また、電源1を逆接続した場合、第2電界効果トランジスタPch71及び第3電界効果トランジスタNch81が「ON」となり、ドレイン(D)・ソース(S)間が導通する。
Note that, as described above, when the polarities of the
このように本発明の実施の形態例1の無極性回路Aを構成することによって、電源1を接続する際に、極性に留意する必要がなくなり、便宜である。
By configuring the non-polar circuit A of
また、ダイオードブリッジを回路内に設ける構成ではなく、電界効果トランジスタを回路内に設ける構成にすることで、電圧降下・電力損失を最小限に抑えることができる。 In addition, voltage drop and power loss can be minimized by using a configuration in which a field effect transistor is provided in the circuit instead of a configuration in which a diode bridge is provided in the circuit.
更に、電界効果トランジスタを「ON」させ、ドレイン(D)・ソース(S)間を導通させるためには、ゲートの電位がソースの電位より高くならなければならない。本実施の形態例1に係る無極性回路Aでは、第1半導体発光素子4及び第2半導体発光素子5の順方向電圧(VF)・電圧降下を利用して、ソースの電位を下げているため、無極性回路Aに接続される負荷2が半導体発光素子の基板の場合、効率が良い。
Furthermore, in order to turn on the field effect transistor and establish conduction between the drain (D) and source (S), the gate potential must be higher than the source potential. In the non-polar circuit A according to the first embodiment, the forward voltage (V F ) and the voltage drop of the first semiconductor
(本実施の形態例2)
なお、上述した、本発明の実施の形態例1の無極性回路Aでは、Nchの電界効果トランジスタと、Pchの電界効果トランジスタを用いる構成を示したが、この構成に限定されるものではない。以下の本発明の実施の形態例2では、Nchの電界効果トランジスタのみを用いて構成された無極性回路Bについて説明する。
(Embodiment 2)
Although the non-polar circuit A of the first embodiment of the present invention described above has a configuration using an Nch field effect transistor and a Pch field effect transistor, the present invention is not limited to this configuration. In
<無極性回路Bの構成>
図7に示すように、無極性回路Bは、一端に電源1の正極が接続され、他端に負荷2の一端が接続される第1電路31と、一端に電源1の負極が接続され、他端に負荷2の他端が接続される第3電路33を備えている。なお、図7では、電源1の極性を順接続した場合を示しており、各素子の配置もそれを踏まえて説明する。
<Configuration of non-polar circuit B>
As shown in FIG. 7, the non-polar circuit B includes a first
第1電路31上には、電圧下位方向にカソード(図7では「K」と示されている)が向くように第1半導体発光素子4が直列に設けられている。そして、第3電路33上には、電圧下位方向にアソード(図7では「A」と示されている)が向くように第1半導体発光素子4が直列に設けられている。また、第1電路31及び第3電路電路33上の第1半導体発光素子4と夫々並列に、第1半導体発光素子4の向きとは逆の向きになるように第2半導体発光素子5が設けられている。
The first semiconductor
第1電路31上の第1半導体発光素子4より電圧が下位の位置に、第1電界効果トランジスタNch61が、電圧下位方向にドレインが接続され、電圧上位方向にソースが接続されて直列に設けられている。
A first field
第1電界効果トランジスタNch61のゲートは、第1半導体発光素子4より電圧が上位の位置で第1電路31に接続されている。
The gate of the first field effect transistor Nch61 is connected to the first
第2電界効果トランジスタNch101のドレインが第1半導体発光素子4より電圧が下位の位置で第1電路31に接続され、第2電界効果トランジスタNch101のソースは、第2電路32を通じて、負荷2より電圧が下位の位置で第3電路33に接続されている。
The drain of the second field effect transistor Nch101 is connected to the first
第2電界効果トランジスタNch101のゲートは、第5電路35を通じて、第2電路32に接続されている。 The gate of the second field effect transistor Nch101 is connected to the second electric path 32 through the fifth electric path 35.
第5電路35は、第1半導体発光素子4より電圧が上位の位置で、かつ後述する第3電界効果トランジスタNch81のドレインより電圧が下位の位置で、第3電路33に接続されている。
The fifth electric path 35 is connected to the third
第5電路35上では、第3電路33に近い順に、抵抗131と、定電圧素子121が直列に設けられている。なお、定電圧素子121は、第2電路32方向にアノード(図7では「A」と示されている)が向くように、設けられている。この第5電路35上の抵抗131の抵抗値は、例えば、1(MΩ)である。そして、第5電路35上に設けられた定電圧素子121は、第2電界効果トランジスタ101のゲートに過度な電圧を印加させることなく、適度な電圧を印加させ、第2電界効果トランジスタ101を「ON」させる役割を果たす。定電圧素子121に定電圧を発生させるためには、定電圧素子121に微弱な電流を流す必要がある。そのため、抵抗131は、第5電路35上に流れる電流を消費させる役割を果たす。
On the fifth electric path 35, a
第2電路32上の、第2電界効果トランジスタ101のソースと第5電路35の接続点の間の箇所と、第5電路35上の、第2電界効果トランジスタ101のゲートの接続点と定電圧素子121の間の箇所を接続する第6電路36上に、抵抗141が設けられている。この抵抗141の抵抗値は、例えば、1(MΩ)である。この抵抗141は、第2電界効果トランジスタ101に溜まった電荷を消費させる役割を果たす。電荷を消費させておけば、第2電界効果トランジスタ101が誤って「ON」し、ドレイン・ソース間が導通してしまうことを防止できる。
A constant voltage between a point on the second electric path 32 between the connection point of the source of the second field effect transistor 101 and the fifth electric path 35 and a connection point of the gate of the second field effect transistor 101 on the fifth electric path 35
第3電路33上の負荷2より電圧が下位の位置に、第3電界効果トランジスタNch81が、電圧上位方向にソースが接続され、電圧下位方向にドレインが接続されて直列に設けられている。
A third field effect transistor Nch81 is provided in series at a position on the third
第3電界効果トランジスタNch81のゲートは、第4電路34を通じて、第3電路33に接続されている。
The gate of the third field effect transistor Nch81 is connected to the third
第4電路34は、第1半導体発光素子4より電圧が下位の位置で、かつ第1電界効果トランジスタNch61のソースより電圧が上位の位置で、第1電路31に接続されている。
The fourth electric path 34 is connected to the first
第4電路34上では、第1電路31に近い順に、抵抗131と、定電圧素子121が直列に設けられている。なお、定電圧素子121は、第3電路33方向にアノード(図7では「A」と示されている)が向くように、設けられている。この第4電路34上の抵抗131の抵抗値は、例えば、1(MΩ)である。そして、第4電路34上に設けられた定電圧素子121は、第3電界効果トランジスタ81のゲートに過度な電圧を印加させることなく、適度な電圧を印加させ、第3電界効果トランジスタ81を「ON」させる役割を果たす。定電圧素子121に定電圧を発生させるためには、定電圧素子121に微弱な電流を流す必要がある。そのため、抵抗131は、第4電路34上に流れる電流を消費させる役割を果たす。
On the fourth electric path 34, a
第3電路33上の、第3電界効果トランジスタ81のソースと第4電路34の接続点の間の箇所と、第4電路34上の、第3電界効果トランジスタ81のゲートの接続点と定電圧素子121の間の箇所を接続する第7電路37上に、抵抗141が設けられている。この抵抗141の抵抗値は、例えば、1(MΩ)である。この抵抗141は、第3電界効果トランジスタ81に溜まった電荷を消費させる役割を果たす。電荷を消費させておけば、第3電界効果トランジスタ81が誤って「ON」し、ドレイン・ソース間が導通してしまうことを防止できる。
A constant voltage between a point on the third
第4電界効果トランジスタNch111のソースが第1半導体発光素子4より電圧が上位の位置で第3電路33に接続され、第4電界効果トランジスタNch111のドレインが負荷2より電圧が上位の位置で第1電路31に接続されている。
The source of the fourth field effect transistor Nch111 is connected to the third
第4電界効果トランジスタNch111のゲートは、第1半導体発光素子4より電圧が下位の位置で第3電路33に接続されている。
The gate of the fourth field effect transistor Nch111 is connected to the third
<無極性回路Bの動作(順接続の場合)>
次に、本発明の実施の形態例2の無極性回路Bの動作について説明する。図8に示すように、電源1を無極性回路Bに順接続した場合、「電源1→第1電路31上の第1半導体発光素子4→第1電界効果トランジスタNch61→負荷2→第3電界効果トランジスタNch81→第2半導体発光素子5→電源1」の経路で、電流が流れる。
<Operation of non-polar circuit B (in case of forward connection)>
Next, the operation of the non-polar circuit B according to the second embodiment of the present invention will be explained. As shown in FIG. 8, when the
なお、第1電界効果トランジスタNch61及び第3電界効果トランジスタNch81では、電源1によって、ドレイン(D)・ソース(S)間に、ソース(S)+極性(プラス極性)で電圧が印加されるため、ボディダイオードのはたきによって、ソース(S)からドレイン(D)に電流が流れる。
Note that in the first field effect transistor Nch61 and the third field effect transistor Nch81, a voltage is applied between the drain (D) and the source (S) by the
また、第1電界効果トランジスタNch61のゲートは、第1半導体発光素子4より電圧が上位の位置で第1電路31に接続されているため、ソースより電位が高くなり、第1電界効果トランジスタNch61は、「ON」する。
Further, since the gate of the first field effect transistor Nch61 is connected to the first
また、第3電界効果トランジスタNch81は、第4電路34上に電流が流れることで、定電圧ダイオード121が、第3電界効果トランジスタNch81のゲートに電圧を印加し、「ON」する。
Further, the third field effect transistor Nch81 is turned "ON" by the
<無極性回路Bの動作(逆接続の場合)>
次に、図9に示すように、電源1を無極性回路Bに逆接続した場合、「電源1→第3電路33上の第1半導体発光素子4→第4電界効果トランジスタNch111→負荷2→第2電界効果トランジスタNch101→第2半導体発光素子5→電源1」の経路で、電流が流れる。
<Operation of non-polar circuit B (in case of reverse connection)>
Next, as shown in FIG. 9, when the
なお、第4電界効果トランジスタNch111では、電源1によって、ドレイン(D)・ソース(S)間に、ソース(S)+極性(プラス極性)で電圧が印加されるため、ボディダイオードのはたきによって、ソース(S)からドレイン(D)に電流が流れる。
In addition, in the fourth field effect transistor Nch111, since a voltage of source (S) + polarity (positive polarity) is applied between the drain (D) and source (S) by the
また、第2電界効果トランジスタNch101では、電源1によって、ドレイン(D)・ソース(S)間に、ソース(S)+極性(プラス極性)で電圧が印加されるため、ボディダイオードのはたきによって、ソース(S)からドレイン(D)に電流が流れる。
In addition, in the second field effect transistor Nch101, since a voltage is applied between the drain (D) and the source (S) by the
また、第4電界効果トランジスタNch111のゲートは、電源1の極性を逆接続した場合、第1半導体発光素子4より電圧が上位の位置で第3電路33に接続されていることになるため、ソースより電位が高くなり、第4電界効果トランジスタNch111は、「ON」する。
Furthermore, when the polarity of the
また、第2電界効果トランジスタNch101は、第5電路35上に電流が流れることで、定電圧ダイオード121が、第2電界効果トランジスタNch101のゲートに電圧を印加し、「ON」する。
In addition, the second field effect transistor Nch101 is turned "ON" by the
以上、本発明の好ましい実施の形態例について述べたが、本発明に係る無極性回路は上述した実施の形態例にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であるのは言うまでもない。 Although preferred embodiments of the present invention have been described above, the non-polar circuit according to the present invention is not limited to the above-described embodiments, and various modifications can be made within the scope of the present invention. Needless to say, there is.
1:電源、2:負荷、
31:第1電路、32:第2電路、33:第3電路、34:第4電路、35:第5電路、36:第6電路、37:第7電路、
4:第1半導体発光素子、5:第2半導体発光素子、
61:第1電界効果トランジスタNch、611:p型半導体、612:n型半導体、613:酸化絶縁膜、614:反転層、
71:第2電界効果トランジスタPch、81:第3電界効果トランジスタNch、91:第4電界効果トランジスタPch
101:第2電界効果トランジスタNch、111:第4電界効果トランジスタNch、
121:定電圧半導体素子、
131:抵抗、
141:抵抗
1: power supply, 2: load,
31: first electric path, 32: second electric path, 33: third electric path, 34: fourth electric path, 35: fifth electric path, 36: sixth electric path, 37: seventh electric path,
4: first semiconductor light emitting device, 5: second semiconductor light emitting device,
61: first field effect transistor Nch, 611: p-type semiconductor, 612: n-type semiconductor, 613: oxide insulating film, 614: inversion layer,
71: Second field effect transistor Pch, 81: Third field effect transistor Nch, 91: Fourth field effect transistor Pch
101: Second field effect transistor Nch, 111: Fourth field effect transistor Nch,
121: Constant voltage semiconductor element,
131: Resistance,
141: Resistance
Claims (2)
一端に電源の正極が接続され、他端に負荷の一端が接続される第1電路と、
一端に前記電源の負極が接続され、他端に負荷の他端が接続される第3電路を備え、
前記第1電路上には、電圧下位方向にカソードが向くように第1半導体発光素子が直列に設けられ、
前記第3電路上には、電圧下位方向にアソードが向くように前記第1半導体発光素子が直列に設けられ、
前記第1半導体発光素子と並列に、前記第1半導体発光素子の向きとは逆の向きになるように第2半導体発光素子が設けられ、
前記第1電路上の前記第1半導体発光素子より電圧が下位の位置に、第1電界効果トランジスタNchが、電圧下位方向にドレインが接続され、電圧上位方向にソースが接続されて直列に設けられ、
第2電界効果トランジスタPchのソースが前記第1半導体発光素子より電圧が下位の位置で前記第1電路に接続され、
前記第2電界効果トランジスタPchのドレインが前記負荷より電圧が下位の位置で前記第3電路に接続され、
前記第1電界効果トランジスタNch及び前記第2電界効果トランジスタPchのゲートは、前記第1半導体発光素子より電圧が上位の位置で前記第1電路に接続され、
前記第3電路上の前記負荷より電圧が下位の位置に、第4電界効果トランジスタPchが、電圧上位方向にドレインが接続され、電圧下位方向にソースが接続されて直列に設けられ、
第3電界効果トランジスタNchのソースが前記第1半導体発光素子より電圧が上位の位置で前記第3電路に接続され、
前記第3電界効果トランジスタNchのドレインが前記負荷より電圧が上位の位置で前記第1電路に接続され、
前記第3電界効果トランジスタNch及び前記第4電界効果トランジスタPchのゲートは、前記第1半導体発光素子より電圧が下位の位置で前記第3電路に接続されていることを特徴とする、無極性回路。 It is a non-polar circuit that operates even if the power supply is connected in the forward or reverse direction.
a first electric path to which the positive pole of the power supply is connected to one end and one end of the load is connected to the other end;
a third electrical path, one end of which is connected to the negative electrode of the power supply, and the other end of which is connected to the other end of the load;
A first semiconductor light-emitting element is provided in series on the first electric circuit with a cathode facing in a lower voltage direction,
The first semiconductor light-emitting devices are arranged in series on the third electric current so that the anodes thereof are directed in the direction of lower voltage.
A second semiconductor light emitting element is provided in parallel with the first semiconductor light emitting element in a direction opposite to that of the first semiconductor light emitting element,
A first field effect transistor Nch is provided in series at a position on the first conductor at a lower voltage than the first semiconductor light emitting element, with a drain connected in a lower voltage direction and a source connected in a higher voltage direction. ,
The source of the second field effect transistor Pch is connected to the first electric path at a position where the voltage is lower than that of the first semiconductor light emitting element,
The drain of the second field effect transistor Pch is connected to the third electric path at a position where the voltage is lower than the load,
The gates of the first field effect transistor Nch and the second field effect transistor Pch are connected to the first electric path at a position where the voltage is higher than that of the first semiconductor light emitting element,
A fourth field effect transistor Pch is provided in series at a position on the third electric circuit at a lower voltage than the load, with a drain connected to an upper voltage direction and a source connected to a lower voltage direction,
A source of the third field effect transistor Nch is connected to the third electric path at a position where the voltage is higher than that of the first semiconductor light emitting element,
The drain of the third field effect transistor Nch is connected to the first electric path at a position where the voltage is higher than the load,
A non-polar circuit characterized in that gates of the third field effect transistor Nch and the fourth field effect transistor Pch are connected to the third electric path at a position lower in voltage than the first semiconductor light emitting element. .
一端に電源の正極が接続され、他端に負荷の一端が接続される第1電路と、
一端に前記電源の負極が接続され、他端に負荷の他端が接続される第3電路を備え、
前記第1電路上には、電圧下位方向にカソードが向くように第1半導体発光素子が直列に設けられ、
前記第3電路上には、電圧下位方向にアソードが向くように前記第1半導体発光素子が直列に設けられ、
前記第1半導体発光素子と並列に、前記第1半導体発光素子の向きとは逆の向きになるように第2半導体発光素子が設けられ、
前記第1電路上の前記第1半導体発光素子より電圧が下位の位置に、第1電界効果トランジスタNchが、電圧下位方向にドレインが接続され、電圧上位方向にソースが接続されて直列に設けられ、
前記第1電界効果トランジスタNchのゲートは、前記第1半導体発光素子より電圧が上位の位置で前記第1電路に接続され、
第2電界効果トランジスタNchのドレインが前記第1半導体発光素子より電圧が下位の位置で前記第1電路に接続され、
前記第2電界効果トランジスタNchのソースは、第2電路を通じて、前記負荷より電圧が下位の位置で前記第3電路に接続され、
前記第2電界効果トランジスタNchのゲートは、第5電路を通じて、前記第2電路に接続され、
前記第5電路は、前記第1半導体発光素子より電圧が上位の位置で、かつ第3電界効果トランジスタNchのドレインより電圧が下位の位置で、前記第3電路に接続され、
前記第5電路上には、前記第2電路方向にアノードが向くように、定電圧半導体素子が直列に設けられ、
前記第3電路上の前記負荷より電圧が下位の位置に、前記第3電界効果トランジスタNchが、電圧上位方向にソースが接続され、電圧下位方向にドレインが接続されて直列に設けられ、
前記第3電界効果トランジスタNchのゲートは、第4電路を通じて、前記第3電路に接続され、
前記第4電路は、前記第1半導体発光素子より電圧が下位の位置で、かつ前記第1電界効果トランジスタNchのソースより電圧が上位の位置で、前記第1電路に接続され、
前記第4電路上には、前記第3電路方向にアノードが向くように、定電圧半導体素子が直列に設けられ、
第4電界効果トランジスタNchのソースが前記第1半導体発光素子より電圧が上位の位置で前記第3電路に接続され、
前記第4電界効果トランジスタNchのドレインが前記負荷より電圧が上位の位置で前記第1電路に接続され、
前記第4電界効果トランジスタNchのゲートは、前記第1半導体発光素子より電圧が下位の位置で前記第3電路に接続されていることを特徴とする、無極性回路。
It is a non-polar circuit that operates even if the power supply is connected in the forward or reverse direction.
a first electric path to which the positive pole of the power supply is connected to one end and one end of the load is connected to the other end;
a third electrical path, one end of which is connected to the negative electrode of the power supply, and the other end of which is connected to the other end of the load;
A first semiconductor light-emitting element is provided in series on the first electric circuit with a cathode facing in a lower voltage direction,
The first semiconductor light-emitting devices are arranged in series on the third electric current so that the anodes thereof are directed in the direction of lower voltage.
A second semiconductor light emitting element is provided in parallel with the first semiconductor light emitting element in a direction opposite to that of the first semiconductor light emitting element,
A first field effect transistor Nch is provided in series at a position on the first conductor at a lower voltage than the first semiconductor light emitting element, with a drain connected in a lower voltage direction and a source connected in a higher voltage direction. ,
The gate of the first field effect transistor Nch is connected to the first electric path at a position where the voltage is higher than that of the first semiconductor light emitting element,
A drain of the second field effect transistor Nch is connected to the first electric path at a position where the voltage is lower than that of the first semiconductor light emitting element,
The source of the second field effect transistor Nch is connected to the third electric path through a second electric path at a position where the voltage is lower than that of the load,
The gate of the second field effect transistor Nch is connected to the second electric path through a fifth electric path,
The fifth electric path is connected to the third electric path at a position where the voltage is higher than the first semiconductor light emitting element and at a position where the voltage is lower than the drain of the third field effect transistor Nch,
Constant-voltage semiconductor elements are provided in series on the fifth electrical circuit so that the anode faces in the direction of the second electrical circuit,
The third field effect transistor Nch is provided in series at a position on the third electric circuit at a lower voltage than the load, with a source connected to an upper voltage direction and a drain connected to a lower voltage direction,
The gate of the third field effect transistor Nch is connected to the third electric path through a fourth electric path,
The fourth electric path is connected to the first electric path at a position where the voltage is lower than the first semiconductor light emitting element and at a position where the voltage is higher than the source of the first field effect transistor Nch,
Constant voltage semiconductor elements are provided in series on the fourth electrical circuit so that the anode faces in the direction of the third electrical circuit,
The source of the fourth field effect transistor Nch is connected to the third electric path at a position where the voltage is higher than that of the first semiconductor light emitting element,
The drain of the fourth field effect transistor Nch is connected to the first electric path at a position where the voltage is higher than the load,
A non-polar circuit, wherein the gate of the fourth field effect transistor Nch is connected to the third electric path at a position lower in voltage than the first semiconductor light emitting element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022049175A JP2023142322A (en) | 2022-03-24 | 2022-03-24 | Non-polar circuit in direct-current power distribution system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022049175A JP2023142322A (en) | 2022-03-24 | 2022-03-24 | Non-polar circuit in direct-current power distribution system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023142322A true JP2023142322A (en) | 2023-10-05 |
Family
ID=88205817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022049175A Pending JP2023142322A (en) | 2022-03-24 | 2022-03-24 | Non-polar circuit in direct-current power distribution system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023142322A (en) |
-
2022
- 2022-03-24 JP JP2022049175A patent/JP2023142322A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104079282B (en) | Depletion MOS's EFT Drive Unit | |
CN101068077B (en) | Shunt protection circuit and method therefor | |
US7312653B2 (en) | NMOS reverse battery protection | |
US8461769B2 (en) | LED driving circuit, LED driving control unit and transistor switch module thereof | |
US8803161B2 (en) | Semiconductor device and solid state relay using same | |
JP4842614B2 (en) | Current detection circuit | |
TWI543519B (en) | Bridge rectifier circuit | |
JP2024036350A (en) | Reverse connection damage prevention circuit | |
JP2009165114A5 (en) | ||
US7642502B2 (en) | Photo relay having an insulated gate field effect transistor with variable impedance | |
JP2023142322A (en) | Non-polar circuit in direct-current power distribution system | |
US20140354163A1 (en) | Led driving device | |
TW201517469A (en) | Load control device | |
JP7130495B2 (en) | load drive circuit | |
JP7038531B2 (en) | Load drive circuit with reverse power supply protection function | |
US8072162B2 (en) | Bi-direction constant current device | |
JP2020526022A (en) | High side gate driver | |
JP5053978B2 (en) | Hold circuit | |
JP2000341848A (en) | Reverse-polarity input protective device | |
JP2011130621A (en) | Reverse flow preventing circuit for power supply circuit | |
CN216672591U (en) | Single live wire switch panel circuit and intelligent switch panel | |
TW202404218A (en) | Semiconductor protector | |
JP7094181B2 (en) | Load drive circuit | |
JP3844617B2 (en) | Field effect transistor device | |
JP2005224088A (en) | Load protection circuit |