JP2024035498A - 量子デバイス - Google Patents

量子デバイス Download PDF

Info

Publication number
JP2024035498A
JP2024035498A JP2022139991A JP2022139991A JP2024035498A JP 2024035498 A JP2024035498 A JP 2024035498A JP 2022139991 A JP2022139991 A JP 2022139991A JP 2022139991 A JP2022139991 A JP 2022139991A JP 2024035498 A JP2024035498 A JP 2024035498A
Authority
JP
Japan
Prior art keywords
housing
interposer
opening
pedestal
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022139991A
Other languages
English (en)
Inventor
秀 渡辺
Hide Watanabe
邦彦 石原
Kunihiko Ishihara
克 菊池
Masaru Kikuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2022139991A priority Critical patent/JP2024035498A/ja
Priority to US18/239,447 priority patent/US20240079281A1/en
Publication of JP2024035498A publication Critical patent/JP2024035498A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • G01R1/0458Details related to environmental aspects, e.g. temperature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70Coupling devices
    • H01R12/7005Guiding, mounting, polarizing or locking means; Extractors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70Coupling devices
    • H01R12/7082Coupling device supported only by cooperation with PCB
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70Coupling devices
    • H01R12/71Coupling devices for rigid printing circuits or like structures
    • H01R12/712Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
    • H01R12/714Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit with contacts abutting directly the printed circuit; Button contacts therefore provided on the printed circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02Contact members
    • H01R13/22Contacts for co-operating by abutting
    • H01R13/24Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H01R13/2421Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means using coil springs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716Elastic
    • G01R1/06722Spring-loaded
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Measuring Leads Or Probes (AREA)
  • Connecting Device With Holders (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)

Abstract

【課題】プローブピンを用いて基板間の接続を行う量子デバイスの接続信頼性と信号品質を確保する。【解決手段】量子デバイスは、超伝導量子回路を備えた量子チップと、基板の第1面の配線層と、第1面と反対側の第2面の配線層とを有し、量子チップを第1面の配線層に実装するインターポーザと、インターポーザの第2面に対向する第1面から、第1面と反対側の第2面を貫通する複数の開口に、インターポーザの第2面の配線層の複数の端子と一端が接触する複数のプローブピンを収容したハウジングと、ハウジングの第2面に対向する第1面に、複数のプローブピンの他端と接触する端子を含む配線層を有し、第2面側から信号を外部に接続するボードと、ハウジングの第1面とインターポーザの第2面との間に、ハウジングの第1面と、ハウジングの第1面に対向するインターポーザの第2面との間のクリアランスを確保する、少なくとも一つのスペーサを備えている。【選択図】図1A

Description

本発明は、量子デバイスに関する。
基板間の安定した接続を確保するコネクタとして、プローブピン(「可動ピン」、「コンタクトプローブ」、「ポゴピン」ともいう)が用いられている。プローブピンに関して、例えば特許文献1には、図24Aに示すような構成が開示されている。
図24Aを参照すると、回路素子を搭載し下面に端子(入出力端子やグランド端子)103aを備えた回路基板103と、回路素子を覆うシールドカバー104とを備えた電子回路ユニット102の回路特性等を評価する測定装置101は、絶縁性材料からなる保持体105と、保持体105に組み込まれた複数のプローブピン109と、保持体105を載置した評価用基板106とを備えている。保持体105は複数本のねじ107によって評価用基板106に取り付けられている。保持体105には複数の貫通孔(不図示)が形成されており、両端可動型のプローブピン109が収容されている。プローブピン109の上部は不図示のスプリングの付勢力(弾発力)を受けて貫通孔から突出し、不図示のバレルの上端が貫通孔内の段部(不図示)と係止することにより、保持体105からの脱落が防止されており、プローブピン109の下部は、貫通孔に摺動可能に収納され、不図示のスプリングの付勢力を受けて評価用基板106の表面に圧接されている。
上記のとおり、プローブピンは、例えば回路基板やシリコン基板(ウェハ)等のテストにおいて、基板間の電気的接続用に用いられてきたが、近時、プローブピンの小型化、接続の高品質化、安定化等により、高い信頼性や耐久性、位置合わせ等の組み立て容易性、さらに給電性能等から、半導体や基板のテスト以外にも、各種電子装置において、基板間を接続するコネクタとして幅広く採用され、超伝導量子回路等を備えた量子コンピュータにおいても、量子デバイスにおいても用いられている(特許文献2)。
図24Aにおいて、回路基板103と保持体105や評価用基板106の線膨張係数の相違等により、図24Bに示すように、回路基板103に対して保持体105及び評価用基板106が、例えば凹に変形した場合、保持体105において、回路基板103との間の間隙が広がった中央部分において、保持体105に押し込まれて収容されたプローブピン109は、スプリングの付勢力を受けて回路基板103側にさらに突出して端子103aとの当接した状態を維持し電気的接続を確保することが可能とされる。このため、基板の変形等に対する接続信頼性や設計マージンを確保している。すなわち、プローブピンを用いることで、冷却に伴う収縮等の体積変化に対応して可動し、端子等への接触を維持することができ、断線を効果的に防ぐことができる。
しかし、例えば、極低温の冷凍機内に配置した場合、複数部材による累積誤差と線膨張係数の相違等により、さらに変形が進み、例えば図24Cに模式的に示すように、回路基板103に傾きが生じることも考えられる。この場合、回路基板103との間の間隙が拡がり、プローブピン109のストローク(可動範囲)を超え、端子103aと接触が不可能となるプローブピン109が存在することになる。
特開2002-148306号公報 特開2022-2234号公報
上記したように、基板間をプローブピンで接続する電子装置において、例えば常温から極低温等への温度変化時、複数部材による累積誤差と線膨張係数の相違等より、基板の変形や傾きが生じ、プローブピンと基板の端子との接触が不安定化したり断線となる場合がある。また、基板の変形や傾き等により、信号導体(例えば信号伝送用のプローブピン及び該プローブピンと接触する基板の端子)と誘電体との間の距離の変化等により、信号線路のインピーダンスに不整合等が生じることになり、接続信頼性、信号品質の劣化等といった問題が顕在化することになる。
したがって、本開示は、上記課題に鑑みて創案されたものであって、その目的は、プローブピンを用いて基板間の接続を行う量子デバイスにおいて、接続信頼性や信号品質を確保可能とした構成の量子デバイスを提供することにある。
本開示によれば、超伝導量子回路を備えた量子チップと、
基板の第1面の配線層と、前記第1面と反対側の第2面の配線層とを有し、前記量子チップを前記第1面の配線層に実装するインターポーザと、
前記インターポーザの前記第2面に対向する第1面から、前記第1面と反対側の第2面を貫通する複数の開口に、前記インターポーザの前記第2面の配線層の複数の端子と一端が接触する複数のプローブピンをそれぞれ収容したハウジングと、
前記ハウジングの前記第1面と反対側の第2面に対向する第1面に、前記複数のプローブピンの他端と接触する端子を含む配線層を有し、前記第1面と反対側の第2面側から信号を外部に接続するボードと、を備え、さらに、前記ハウジングの前記第1面と前記インターポーザの前記第2面との間に、前記ハウジングの前記第1面と、前記ハウジングの前記第1面に対向する前記インターポーザの前記第2面との間のクリアランスを確保する、少なくとも一つのスペーサを備えている量子デバイスが提供される。
本開示によれば、プローブピンを用いて基板間の接続を行う量子デバイスにおいて、接続信頼性や信号品質を確保可能としている。
実施形態を説明する模式的断面図である。 実施形態を説明する模式的斜視図である。 実施形態を説明する模式的平面図である。 (a)、(b)はプローブピンを説明する模式的断面図である。 実施形態におけるプローブピンの接続例を説明する模式的断面図である。 比較例を説明する模式的断面図である。 比較例を説明する模式的斜視図である。 実施形態の変形例を説明する模式的断面図である。 (a)~(i)は実施形態の変形例を説明する模式的平面図である。 (a)~(j)は実施形態の変形例を説明する模式的平面図である。 実施形態の変形例を説明する模式的断面図である。 実施形態の変形例を説明する模式的断面図である。 実施形態の変形例を説明する模式的断面図である。 図8Aの変形例を説明する模式的斜視図である。 図8Aの変形例を説明する模式的透視斜視図である。 図8Aの変形例を説明する模式的平面図である。 実施形態の変形例を説明する模式的断面図である。 実施形態の変形例を説明する模式的断面図である。 実施形態の変形例を説明する模式的断面図である。 実施形態の変形例を説明する模式的断面図である。 実施形態の変形例を説明する模式的断面図である。 実施形態の変形例を説明する模式的断面図である。 実施形態の変形例を説明する模式的断面図である。 (A)、(B)は実施形態の変形例を説明する模式的断面図である。 (C)、(D)は実施形態の変形例を説明する模式的断面図である。 (E)、(F)は実施形態の変形例を説明する模式的断面図である。 (G)、(H)は実施形態の変形例を説明する模式的断面図である。 (I)、(J)は実施形態の変形例を説明する模式的断面図である。 (K)、(L)は実施形態の変形例を説明する模式的断面図である。 (M)、(N)は実施形態の変形例を説明する模式的断面図である。 実施形態の変形例を説明する模式的断面図である。 特許文献1の電子装置を説明する図である。 図1Aの変形を説明する図である。 図1Aの変形を説明する図である。
実施形態について図面を参照して説明する。図1Aは、一実施形態を模式的に説明する図である。図1Aにおいて、量子デバイス1は、量子チップ10と、インターポーザ20と、ソケット40と、ボード50を備えている。図1Aの例では、インターポーザ20はホルダ30に載置されている。量子チップ10は、基板13と、第1面の配線層11を含む。量子チップ10の基板13は、例えばシリコン(Si)を含む。ただし、基板13はシリコンを含むものに限らず、サファイアや化合物半導体材料(IV族、III-V族、II-VI族)等の他の電子材料を含んでもよい。また、単結晶である方が望ましいが、多結晶やアモルファスでもよい。
図1Aにおいて、量子チップ10は、その第1面の配線層11を、インターポーザ20の第1面の配線層21に対向させてフリップチップ実装される。なお、貫通ビア(貫通電極)によって表裏の回路の導通をとるために用いられる基板(配線基板)をインターポーザという。インターポーザ20は、量子チップ10の微細ピッチの端子を、外部接続するためのピッチ変換機能も担っている。
量子チップ10の第1面の配線層11は、超伝導量子回路の配線パタンを含む。基板の第1面側にパタン形成された配線層11は、ニオブ(Nb)等の超伝導材料を含んでいる。なお、配線層11に用いられる超伝導材料は、例えば、ニオブ(Nb)に制限されるものでなく、ニオブ窒化物、アルミニウム(Al)、インジウム(In)、鉛(Pb)、錫(Sn)、レニウム(Re)、パラジウム(Pd)、チタン(Ti)、及び、これらのうちの少なくともいずれかを含む合金であってもよい。
特に制限されないが、量子チップ10の第1面の配線層11に形成される超伝導回路(量子回路)は、超伝導線路が二つ又はそれ以上のジョセフソン接合によって環状に接続された超伝導量子干渉デバイス(superconducting quantum interference device: SQUID)を有する共振器等を含む量子ビットや、複数の量子ビットを結合する結合器等を含む構成としてもよい。超伝導材料として例えばAlを用い、斜め蒸着により基板13上に第1のAl膜を蒸着し第1のAl膜を酸化させて酸化アルミニウム膜を形成し、逆方向の斜め蒸着により第2のAl膜を蒸着することでジョセフソン接合を形成してもよい。
量子チップ10の第1面の配線層11の端子と、インターポーザ20の第1面の配線層21の対応する端子とは互いに対向配置され、バンプ(金属突起)16で直接接続される。バンプ16は、インターポーザ20の第1面の配線層21に形成してもよいし、量子チップ10の第1面の配線層11側に形成してもよい。
バンプ16は、接合する基板間隔の高さの制御に適した突起状であり、柱状(円柱、多角柱等)、錐状(円錐台、角錐の他、円錐台、角錐台等も含み得る)、球状、矩形等の任意の形状を選定できる。バンプ16は、常伝導材料で構成して超伝導材料の積層により成型してもよい。バンプ16は、量子チップ10の配線層11と同じ超伝導材料を含んでもよいし、配線層11と異なる超伝導材料を含んでもよい。
バンプ16が複数の金属層を含む場合には、少なくとも1層は、超伝導材料を含むことが好ましい。バンプ16は、Nb/In(Sn、Pb及びこれらのうちの少なくともいずれかを含む合金)/Ti/Nb(インターポーザ20の第1面の配線層21表面)/Cuを含む層状でもよいし、Nb(量子チップ10の第1面の配線層11表面)/Nb(インターポーザ20の第1面の配線層21表面)/Cuを含む層状でもよいし、Nb(量子チップ10の配線層11表面)/In(Sn、Pb及びこれらのうちの少なくともいずれかを含む合金)/Ta(インターポーザ20の第1面の配線層21表面)/Cuを含む層状でもよい。また、バンプ16がAl及びInを含む場合には、AlとInとの間の合金化を防ぐために、TiNをバリア層に用いてもよい。その場合には、バンプ16は、Al(量子チップ10の配線層21表面)/Ti/TiN/In(Sn、Pb及びこれらのうちの少なくともいずれかを含む合金)/TiN/Ti/Al(インターポーザ20の第1面の配線層21表面)/Cuを含む層状でもよい。ここで、Tiは密着層である。好ましいフリップチップ接続は、Nb(量子チップ10の配線層11表面)/In/Ti/Nb(インターポーザ20の第1面の配線層21表面)/Cu、又は、Nb(量子チップ10の配線層11表面)/Nb(インターポーザ20の配線層21表面)/Cuである。バンプ16は、例えば銅等の常伝導部材又は二酸化シリコン(SiO2)等からなり、その表面を超伝導材料の膜が覆う構成としてもよい。
特に制限されないが、非限定的な一例として、バンプ16の幅は数乃至数十μmのオーダ、バンプ16の高さは数乃至数十μmのオーダであってもよい。量子チップ10とバンプ16の接合は、例えば固相接合で行うようにしてもよい。冷凍機内は真空排気される。また、固相接合のなかでも表面活性化接合や超音波接合工法で行ってもよい。さらに、接合の際に高温を加えることが可能な場合には溶融接合を行ってもよく、樹脂を使用できる場合には圧接接合を行ってもよい。
インターポーザ20は、基板23、第1面の配線層21、第2面の配線層22を備えており、第1面の配線層21と第2面の配線層22の対応する端子(パッド)同士を接続する貫通ビア24が設けられている。なお、インターポーザ20において、量子チップ10に対向する側の面を第1面といい、第1面と反対側の面を第2面という。
インターポーザ20の基板23は、量子チップ10の基板13がシリコンの場合、線膨張係数等を考慮すると、好ましくは、シリコンが用いられる。この場合、シリコンインタポーザともいう。ただし、基板23は、シリコンを含むものに限らず、サファイアや化合物半導体材料(IV族、III-V族、II-VI族)、ガラス、セラミック等の他の電子材料を含んでもよい。インターポーザ20の基板23がシリコンの場合、貫通ビア24はシリコン貫通電極(through silicon via: TSV)という。この場合、貫通ビア24(TSV)の穴開けは、例えば、ウェハプロセスにおいて、基板23の配線工程の後に行うようにしてもよい(ビアラスト)。ビアラストでは、ビアの穴開けは、例えばエッチングやレーザビーム等が用いられ、ビア穴への導体の埋め込みはめっき等が用いられる。ビアへ埋め込まれる導体は、第1面の配線層21や第2面の配線層22と同様、超伝導材料あるいは常伝導材料であってもよい。なお、インターポーザ20の基板23にビアの穴開けを行ったのち、基板両面の配線工程を行うようにしてもよい。
バンプ16は、インターポーザ20の製造プロセスで第1面の配線層21上に製造するようにしてもよい。インターポーザ20の第1面の配線層21は、上述した超伝導材料を含んでいる。第1面の配線層21は、量子チップ10の第1面の配線層11と同じ超伝導材料を含んでもよいし、量子チップ10の第1面の配線層11と異なる超伝導材料を含んでもよい。
インターポーザ20の第1面の配線層21は、上述した超伝導材料を含んでいる。インターポーザ20の第1面の配線層21は、量子チップ10の第1面の配線層11と同じ超伝導材料を含んでもよいし、配線層11と異なる超伝導材料を含んでもよい。例えば、インターポーザ20の第1面の配線層21は、表面から基板23まで順に、Nb(0.1μm(micrometer)厚)、Cu(2μm厚)、Tiを含むことが好ましい。例えば、基板23がシリコンを含む場合には、インターポーザ20の第1面側は、Nb/Cu/Ti/SiO2/Si(基板23)という構成が好ましい。インターポーザ20の第1面の配線層21は、単層でも多層でもよい。
インターポーザ20の第2面の配線層22は、量子チップ10の第1面の配線層11及びインターポーザ20の第1面の配線層21と同じ超伝導材料を含んでもよいし、量子チップ10の第1面の配線層11及びインターポーザ20の第1面の配線層21とは異なる超伝導材料を含んでもよい。また、インターポーザ20の第2面の配線層22は、常伝導材料を含んでもよい。常伝導材料は、例えば、銅(Cu)、銀(Ag)、金(Au)、白金(Pt)、及び、これらのうちの少なくともいずれかを含む合金である。例えば、インターポーザ20の第2面の配線層22は、表面から基板23まで順に、Cu、Tiを含むことが好ましい。例えば、基板23がシリコンを含む場合には、インターポーザ20の第2面側は、Cu/Ti/SiO2/Si(基板23)という構成が好ましい。インターポーザ20の第2面の配線層22は、単層でも多層でもよい。
インターポーザ20の第2面の配線層22に対向してソケット40が配設される。なお、ソケット40において、インターポーザ20に対向する側の面を第1面といい、第1面と反対側の面を第2の面という。ソケット40は、プローブピン44を収容するハウジング(「ソケットハウジング」ともいう)43と、ハウジング43の開口45に収容される複数のプローブピン44を含む。なお、プローブピン44を収容する開口について、ハウジング43の第1面41側と第2面42側の開口をそれぞれ45-1、45-2で表すが、特に第1面41側と第2面42側を区別しない場合、開口45と表記する。
特に制限されないが、ハウジング43は、線膨張係数として、例えば0.5~50×10-6/K(Kelvin)の材料を含むことが好ましい。また、ハウジング43は、絶縁性の材料を含むことが好ましい。ハウジング43は、少なくともプローブピン44と接する部分は、絶縁性の材料を含んでいる。また、ハウジング43は、非磁性の材料を含むことが好ましい。さらに、ハウジング43は、インターポーザ20の線膨張係数と同等の材料を含むことが好ましい。ハウジング43は、石英を含んでもよいし、エンジニアリングプラスチック等のプラスチックを含んでもよい。ハウジング43は、酸化アルミニウム(Al2O3)、マイカ系マシナブルセラミック、窒化アルミニウム(AlN)、ジルコニア(ZrO2)、マコール系マシナブルセラミック、ガラス、樹脂及びシリカフィラーを含んだ低線膨張係数の複合材料を含んでもよいし、プローブピン44との絶縁が取れるのであれば、超伝導材料を含んでもよい。ハウジング43は樹脂製で絶縁性があり、インターポーザ20に接触しても破損しない。
インターポーザ20の第2面の配線層22とハウジング43の第1面41の間に配置されているスペーサ47は、ハウジング43と一体成形されてもよいし、ハウジング43とは別体で作製してもよい。スペーサ47をハウジング43とは別体で作製する場合、スペーサ47をハウジング43の第2面42に接合(接着)して一体とするか、あるいは、ハウジング43とは別体のまま、スペーサ47の下面をインターポーザ20の第2面の配線層22に当接させ、ハウジング43の第1面41をスペーサ47の上面に当接させるようにしてもよい。ただし、スペーサ47をハウジング43と一体成形することで寸法精度を高めることができる。すなわち、ハウジング43と一体成形したほうが、別体で作製するよりも、インターポーザ20とのギャップの高さ制御がより高精度となる。
図1Cは、ハウジング43の第1面41におけるスペーサ47の配置の一例を模式的に示す平面図であり、ハウジング43の第1面41側から上方のボード50を見た図である。なお、図1Aの模式的断面図の一部は、図1CのA-A’線(又はこれに直交するB-B’線)の断面からみた図に対応している。ただし、図1Cでは、プローブピン44が収容される開口45の第1面41側の開口45-1が示されており、プローブピン44は示していない。なお、図1Aの断面図において、スペーサ47は、図1CのA-A’線に直交する方向から見た端面が示されている。
図1Cの例では、スペーサ47は、矩形形状(正方形)のハウジング43の四隅に配置されており、その平面形状は直角二等辺三角形とされる。特に制限されないが、スペーサ47の直角の頂角を挟む二辺はそれぞれハウジング43の二辺に平行とされ、ハウジング43の一の隅のスペーサ47の斜辺は、該一の隅のスペーサ47と、ハウジング43の矩形の第1面41における対角線を形成する、他の隅のスペーサ47の斜辺と平行となるように対向配置される。
図1Cに示すように、ハウジング43の第1面41の四隅に配置されたスペーサ47の重心は、A-A’線とB-B’線が交差する第1面41の中心とされる。また、ハウジング43の第1面41の開口45-1の位置にプローブピン44が収容されており、複数のプローブピン44の重心は、A-A’線とB-B’線が交差する第1面41の中心とされる。なお、図1A及び図1Cでは、簡単のため、ハウジング43に収容されるプローブピン44の本数は6×6=36本とされているが、かかる本数に制限されるものでないことは勿論である。
図1Cでは、スペーサ47は、ハウジング43の第1面41の四隅に配設されているが、ソケット40に支持されたプローブピン44を介してインターポーザ20とボード50の端子部が接続する構成において、プローブピン44に干渉しない箇所(開口45-1に重ならない位置)であれば、後述するように、任意の位置に配置される。この場合も、熱応力や熱ひずみの観点から、スペーサ47の配置の重心と、複数のプローブピン44の配置の重心とが一致することが好ましい。あるいは、ハウジング43の第1面41(第2面42であってもよい)の中心点と、四つのスペーサ47の中心点の位置が一致するようにしてもよい(図1Cの場合、A-A’線とB-B’線の交点)。
スペーサ47の配置の重心と複数のプローブピン44の配置の重心とを一致させる場合、矩形のハウジング43において、A-A’線とB-B’線の交差する中心を原点とし、各スペーサ47(二等辺三角形)の重心の座標(2次元座標)を(Xi,Yi)、重さをMi(i=1,…,4)とした場合、四つスペーサ47の重心座標(XG、YG)は、
XG4 i=1Xi×Mi/(Σ4 i=1Mi), YG4 i=1Yi×Mi/(Σ4 i=1Mi
で与えられる。また、各プローブピン44の中心の座標を(xi,yi)、重さをmi(i=1,…,36)とした場合、プローブピン44の重心座標(xG、yG)は、
xG36 i=1xi×mi/(Σ36 i=1mi), yG36 i=1yi×mi/(Σ36 i=1mi
で与えられる。したがって、
(XG、YG)=(xG、yG
となることが好ましい。各スペーサ47の重さが等しく、プローブピン44の重さが等しい場合、四隅のスペーサ47の重心座標(XG、YG)と、6×6個のアレイ状の配列されたプローブピン44の重心座標(xG、yG)は、ともに原点(図1CのA-A’線とB-B’線の交差する点)となる。例えば、矩形のハウジング43において、スペーサ47とプローブピン44はA-A’線とB-B’線に関して線対称に配置されているが、スペーサ47の配置の重心と複数のプローブピン44の配置の重心とが一致する構成は、図1Cの例に制限されるものでないことは勿論である。
図1Aでは、スペーサ47は、インターポーザ20の第2面の配線層22のグランド面(グランドパタン)に当接しているが、かかる構成に制限されるものでない。インターポーザ20において、スペーサ47の直下には、第2面の配線層22は設けられていず、スペーサ47の下面はインターポーザ20の基板23の第2面に当接するようにしてもよい。
スペーサ47が誘電体材料で構成される場合、
・短絡しない、
・プラスチックの場合、加工選択性が高い(切削・研削・成形・3Dプリントなど)、
・セラミックの場合、積層・研磨研削により高精度加工が可能である。
スペーサ47が導電材料で構成される場合、
・グランドの強化、
・放熱性の向上、
・高い加工選択性(切削・研削・成形・3Dプリントなど)、
・製造の容易性、
・導電材料の選択性(常伝導体又は超伝導体の選択ができる)、
等の利点がある。
図1Cの例では、スペーサ47は、その立体形状が三角柱(直角三角柱)として構成されているが、三角錐台等、三角錐状のものであってもよい。さらに、後述されるように、 スペーサ47の形状には各種形状(変形例)がある。
再び図1Aを参照すると、プローブピン44の一端(第1プランジャの先端)と他端(第2プランジャの先端)は、インターポーザ20の第2面の配線層22の端子(パッド)とボード50の第1面の配線層51の端子(パッド)に、それぞれ軸方向に圧縮された状態で当接している。
プローブピン44は、導電性に優れているとともに高硬度でかつ加工性に優れた金属(合金材料)が用いられる。プローブピン44は、量子チップ10の配線層11等と同じ超伝導材料を含んでもよいし、量子チップ10の配線層11等と異なる超伝導材料を含んでもよい。あるいは、プローブピン44は、インターポーザ20の第2面の配線層22と同じ常伝導材料を含んでもよいし、インターポーザ20の第2面の配線層22と異なる常伝導材料を含んでもよい。プローブピン44は、非磁性材料であることが好ましい。プローブピン44は、例えば、パラジウム合金、金合金、ベリリウム銅(BeCu)、金(めっき)、ニオブ(Nb)、ニオブチタン(Nb-Ti)、チタン(Ti)のいずれかを含むことが好ましい。
ボード50は、基板53と、基板53の第1面の配線層51と、第2面の配線層52を備え、基板53を貫通し第1面の配線層51と第2面の配線層52の端子同士を接続する貫通ビア55が設けられている。なお、ボード50において、ソケット40に対向する側の面を第1面といい、該第1面と反対側の面を第2面という。基板53は単層であってもよいし多層であってもよい。基板53の材料は、例えば、エポキシ、アクリル、ウレタン、ポリイミド、フェノール、液晶ポリマーなど、シリカ、有機樹脂、セラミックのフィラーやガラス繊維を含んでいてもよいし、セラミックの粉末を固めたものを含んでもよく、セラミックのアルミナやAlN、サファイア等を含んでもよい。ボード50の第2面の配線層52には、外部との信号の入力、出力を行うコネクタ54が配設されている。特に制限されないが、コネクタ54は、不図示のフレキシブル同軸ケーブル等の束に接続される複数の同軸コネクタ(同軸レセプタクル)を備えた構成としてもよい。貫通ビア55は、ビア穴の内壁に沿って一定の厚みで導体層が形成されたビア(コンフォーマルビア)として図示されているが、ビア穴を導電層で充填したフィルドビアであってもよい。
量子チップ10、インターポーザ20及びソケット40は、ホルダ30の表面の開口に配設されている。図1Bに示すように、ホルダ30の表面には開口径の最も大きな第1開口31が設けられ、第1開口31の底面(第1開口底)35の中央には、第2開口32が設けられている。なお、図2Bにおいて、ホルダ30は四角柱の隅が角丸加工された形状とされているが、平面形状、立体形状は図2Bの構成に制限されるものでないことは勿論である。
ホルダ30は、冷却機能を有する。ホルダ30は、例えば冷凍機によって10[mK](milli-Kelvin)程度の極低温に冷却可能なコールドステージである。ホルダ30は、例えば、Cu、Cu合金、Al等の金属を含むことが好ましい。Alを含むホルダ30の場合には、アルマイト処理による絶縁化を施してもよい。本実施形態の量子デバイス1は、例えば、量子チップ10の超伝導材料として、Nbを含む場合には9.2[K](Kelvin)以下、Alを含む場合には、1.2[K]以下の極低温における超伝導現象を用いる。このため、このような極低温に冷却可能なホルダ30が用いられる。なお、ホルダ30は、上記のとおり、金属を含むことが好ましいが、金属に制限されるものでない。例えば、ジルコニア(ZrO2)等の高熱伝導性セラミックをはじめガラスやCFRP(Carbon Fiber Reinforced Plastics:炭素繊維強化プラスチック)等を用いてもよい。ホルダ30は、板状の第3の台座(底部台座)30-3、第2開口32を備えた板状の第2の中空台座30-2、第1開口31を備えた板状の第1の中空台座30-1をこの順に積み重ねて固定することで構成してもよい。あるいは、ホルダ30の第1面34を穴あけ加工して第1開口31を形成し、第1開口31の底面を穴あけ加工して第2開口32を形成するようにしてもよい。
インターポーザ20は、第1面の配線層21に量子チップ10をフリップチップ実装しており、第1面の配線層21の量子チップ10の搭載領域を除いた外縁部は、ホルダ30の第1開口底35(第2開口32の外縁部)と当接している。
インターポーザ20は、ホルダ30の第1開口31(空洞)内に収容され、インターポーザ20の第1面の配線層21にフリップチップ実装される量子チップ10は、ホルダ30の第2開口32(空洞)内に収容される。なお、量子チップ10の第2面12と第2開口底36との間には、隙間(間隙)を設けてもよい。
インターポーザ20の側面と第1開口31の側面との間にも所定の間隙を設けてもよい。
図2Aにおいて、(a)は両端可動型のプローブピン44を説明する模式図である。両端可動型のプローブピン44は、中空円筒状の導電性のバレル(パイプ)44-3と、バレル44-3の軸方向(長手方向)の両端に配設される第1、第2プランジャ44-1、44-2と、バレル44-3内に収容され、第1、第2プランジャ44-1、44-2を軸方向反対向きに弾性的に付勢するスプリング(コイルスプリング)44-4を備えている。第1、第2プランジャ44-1、44-2は、バレル44-3の軸方向に摺動する。第1、第2プランジャ44-1、44-2は、接触部44-1a、44-2aと、バレル44-3内を摺動する摺動部44-1b、44-2bをそれぞれ含んで構成される。第1、第2プランジャ44-1、44-2の一方のプランジャからの電気信号はバレル44-3を通り他方のプランジャに流れる。第1、第2プランジャ44-1、44-2の接触部44-1a、44-2aの先端の形状は、簡単のため、円錐型又は円錐台等の凸型とされるが、スルーホール等とのコンタクト性のよい三角錐や、先端は鋭角な四つ割りになっておりコンタクト性の良い王冠型や、あるいはカップ状等であってもよい。
図2Aにおいて、(b)は片端可動型のプローブピン44を説明する模式図である。片端可動型のプローブピン44では、第2プランジャ44-2は、バレル44-3に固定されており、第1プランジャ44-1のみがバレル44-3の軸方向に摺動する。第2プランジャ44-2は固定プランジャともいう。第2プランジャ44-2の接触部44-2aは棒状でなく、凸型平板、又は平板であってもよい。
図2Bは、図1Aに示した両端可動型のプローブピン44と、ボード50の第1面の配線層51との接続の一例を模式的に示す図である。ハウジング43の開口45は、ハウジング43の第1面41側の開口45-1と、一端で開口45-1と連通し、径が開口45-1の径よりも大とされ、他端がハウジング43の第2面42に開口した開口45-2からなる。両端可動型のプローブピン44の第2プランジャ44-2(接触部44-2a)は、ボード50の第1面の配線層51における貫通ビア55の開口端(ビアパッド)に軸方向に押圧された状態で当接している。すなわち、ハウジング43の第1面41側の開口45-1から突出した第1プランジャ44-1の接触部44-1a(図2A)の先端は、インターポーザ20の第2面の配線層22の端子(パッド)に当接する。バレル44-3は、ハウジング43の開口45-2内に収容され、その下端が開口45-2の下端と当接した状態で保持される。第2プランジャ44-2の接触部44-2a(図2A)の先端は、開口45-2から突出してボード50の第1面の配線層51の貫通ビア55の開口端に当接する。貫通ビア55の穴の径は、プローブピン44の第2プランジャ44-2(接触部44-2a)の径よりも小とされる。両端可動型のプローブピン44の第1プランジャ44-1(接触部44-1a)は、インターポーザ20の第2面の配線層22の端子(パッド)に軸方向に押圧された状態で当接している。非限定的な例として、プローブピン44間の間隔(ピッチ)は例えば0.3mm程度とされる。
なお、図2Bの例では、プローブピン44の第2プランジャ44-2(接触部44-2a)は、ボード50の第1面の配線層51において貫通ビア55の開口端(ビアパッド)と接触しているが、ボード50の第1面の配線層51の端子(配線パッド等)に接触し配線を介して接触箇所とは別の位置の貫通ビア55に接続するようにしてもよい。また、貫通ビア55は、前述したように、ビア穴が導電材料で充填されたものであってもよい。なお、ハウジング43が導電部材で構成されている場合、開口45-1と開口45-2の内壁と開口底はそれぞれ絶縁部材で覆われる。絶縁部材は樹脂であってもよいし、あるいは、絶縁性、機械的強度や加工性の点からセラミック等であってもよい。
また、図2Bの例では、ボード50の第1面の配線層51(貫通ビア55のビアパッドを含む)は、ハウジング43の第2面42と当接しているが、ボード50が第1面側で不図示の支持部材等で支持され、ハウジング43との間隙が確保される構成の場合、ボード50の第1面の配線層51(貫通ビア55のビアパッドを含む)は、ハウジング43の第2面42とは離間している構成としてもよい。なお、基板53をビルドアップ基板等の多層基板で構成した場合、貫通ビア55(スルーホールビア)は、第1面でプローブピン44の第2プランジャ44-2(接触部44-2a)に当接するブラインドビアの端部を配線で他のビアに接続し、複数の他のビアを介して第2面の配線層52に接続する構成としてもよい。あるいは、複数のビアを重ねたスタックビアであってもよい。
両端可動型のプローブピン44をハウジング43に収容するソケット40を有することで、実装時のインターポーザ20、ボード50との間の間隙のバラツキを吸収し、常温から極低温への冷却時において、線膨張係数の違い等による変形によるコンタクト不良等を解消し接続信頼性を確保することができる。すなわち、プローブピン44の第1、第2プランジャ44-1、44-2は、ボード50の第1面の配線層51の端子と、インターポーザ20の第2面の配線層22の端子に、軸方向に圧縮された状態で当接している。すなわち、第1、第2プランジャ44-1、44-2は圧力を受けてバレル44-3内のスプリング44-4を押圧した状態とされる。この結果、インターポーザ20やボード50の変形等による間隙のバラツキに対してプローブピン自体で自律的に対応することができる。なお、プローブピン44の配列としては信号伝送用のプローブピン44の近傍にインターポーザ20の第2面の配線層22のグランド端子と、ボード50の第1面の配線層51のグランド端子に接続するプローブピン44を配置するようにしてもよい。図2Bでは、両端可動型のプローブピン44を例に説明したが、片端可動型のプローブピンの使用を排除するものでないことは勿論である。
図3Aは、比較例として、図2Aにおいて、スペーサ47がない場合の構成を説明する図である。図3Aの構成の場合、極低温への冷却時、例えば図3Bに示すように、複数部材による累積誤差と線膨張係数数等の相違により、ソケット40が傾いて、プローブピン44による電気的接続が確保できないという事態が起こり得る。すなわち、ソケット40とインターポーザ20の第2面の配線層22と間のクリアランスが確保できず、プローブピン44の接触が不安定化したり断線となることや、信号導体と誘電体間の距離が変化し高周波信号に不適切なインピーダンス不整合が起こる。そして、プローブピン44とインターポーザ20の第2面の配線層22の端子との接触状態が不良になると、接触抵抗による熱(ジュール熱)が発生し、超伝導を維持することができなくなる場合も起こり得る。すなわち、プローブピン44はバレル内のスプリング44-4(図2A)が圧縮されて第1プランジャ44-1の先端がインターポーザ20の第2面の配線層22の端子に押し付けられた状態で接触(密着)しているが、ソケット40とインターポーザ20間の間隔が拡がると、第1プランジャ44-1の先端とインターポーザ20の第2面の配線層22の端子との密着状態が緩み、金属同士が直接接触した状態から、接触抵抗が増大する。
また、図3Aにおいて、ソケット40より上層を支持する場所がないため、低温時の材料の線膨張係数の差や複数部材の組み合わせによる累積誤差が発生し、斜めに取り付いたり電気的接続が外れることがある。図3Bの例では、ソケット40が傾いて右側の2本のプローブピン44のプランジャはインターポーザ20から外れている。
非限定的な例として、プローブピン44のサイズは例えば直径0.5mm以下、長さ(高さ)は略3mm以下の組み合わせが好ましく、より好ましくは直径0.3mm以下、長さ2.5mm以下、さらに好ましくは直径0.2mm以下、長さ2mm以下とし、インターポーザ20とソケット40間をプローブピン44の有効可動範囲(フルストローク)が略百数十μm(micrometer)程度という中でインターポーザ20とソケット40間のギャップ(間隔)48として例えば数十μmを保持した状態で、プローブピン44のプランジャをインターポーザ20の端子に押し当てることが必要とされる。インターポーザ20とソケット40間のギャップ48は、設計許容範囲内であれば、大きいほど望ましいといえる。
本実施形態によれば、量子チップ10が極低温に冷却可能なホルダ30の第2開口32内に収容され、インターポーザ20はホルダ30の第1開口31内に収容されており、インターポーザ20の第1面の配線層21の外周領域が、ホルダ30の第1開口底35に当接している。インターポーザ20の第2面の配線層22とハウジング43の第1面41との間のクリアランス(間隔)を一定に維持するスペーサ47を有することで、スペーサ47の高さに応じたクリアランスを確保している。さらに、プローブピン44のインターポーザ20の第2面の配線層22の端子との接触の安定化を図ることができる。また、図3Bのように、ソケット40がインターポーザ20に対して斜めに取り付く(傾く)ことを抑制することができる。したがって、信号導体(例えば信号伝送用のプローブピン44が接触するインターポーザ20の第2面の配線層22の信号端子)と誘電体(例えばハウジング43)との間の距離をプローブピン間で均一化させることで、信号線路のインピーダンスの制御を可能としている。
本実施形態によれば、ソケット40とインターポーザ20の間隔を保持し、かつ傾きを抑制することができる。また、プローブピン44による電気接続時のインピーダンスの整合を確保可能としている。
さらに、ソケット40が、スペーサ47を介して、ホルダ30の第1開口31に収容されたインターポーザ20に接触しており、ソケット40の周辺の冷却効果を向上可能としている。
図4は、実施形態の変形例を示す模式的断面図である。図4において、図1Aと同じ要素には同一の参照符号が付されている。以下では、図1Aと同一要素の説明は省略し相違点について説明する。図4を参照すると、ハウジング43の第2面42の外縁に、ボード50の開口56に嵌合する位置決めピン46を備えている。位置決めピン46は、例えばハウジング43の第2面42の四隅にそれぞれ備えた構成としてもよいし、ハウジング43の第2面42において相対する二つの隅に備えた構成としてもよい。位置決めピン46の平面形状は丸型、矩形、三角等の柱、錐、あるいは錐台であってよい。ボード50の開口56は、位置決めピン46の形状に対応した形状にドリル等で穴開けされる。位置決めピン46は、ハウジング43と一体成形してもよい。実装時、ハウジング43の位置決めピン46の位置にボード50の開口56を合わせて挿入することで、配置の精度を向上させることができる。また、極低温までの冷却時におけるボード50とソケット40の位置のずれ等を防ぐことができる。
図5Aは、ハウジング43の第1面41におけるスペーサ47の配置と平面形状の別の例を示す図である。図5Aにおいて、(a)は、図1Cの構成に対応している。なお、図5Aにおいて、(b)以降では、スペーサ47以外の参照符号は省略されている。図5Aにおいて、ハウジング43の第1面41の四隅に配置されるスペーサ47の平面形状として、
(b)正方形、
(c)多角形、
(d)円形、
(e)楕円形:ハウジング43の各隅で直交する2辺に対して長軸を45度傾け、短軸の延長線が隅と交わる、
(f)L字形状:ハウジング43の各隅で直交する2辺に対してL字の2辺を平行に配置、
(g)トラック形状1(先端丸型):ハウジング43の各隅で直交する2辺に対して長手方向が45度の角度となるように配置、
(h)トラック形状2(先端丸型):ハウジング43の各隅で長手方向が対角線方向となるように配置、
(i)トラック形状3(先端丸型):ハウジング43の各隅毎に隣の隅での配置から90度回転させて配置。
ただし、スペーサ47の形状は上記に制限されるものでないことは勿論である。
図5Bは、ハウジング43の第1面41におけるスペーサ47の配置と平面形状について、スペーサ47の個数の視点からスペーサ47の配置パタンについて各種変形例を例示している。図5Bの(d)は、図5Aの(d)に対応している。
図5Bにおいて、
(a)ハウジング43の第1面41の中央の一か所にスペーサ47を1個配置、
(b)ハウジング43の第1面41の中心線上に上下にスペーサ47を2個配置、
(c)ハウジング43の第1面41において二つの隅と、二つの隅がなす辺に対向する辺の中央が作る三角形の各頂点にスペーサ47を3個配置、
(d)ハウジング43の第1面41の四隅にスペーサ47をそれぞれ配置(計4個)、
(e)ハウジング43の第1面41の四隅の4個と、ハウジング43の第1面41の中央の1個の計5個配置、
(f)ハウジング43の開口45-1の配列(アレイ)の周辺(四隅を含む)にスペーサ47を複数個配置、
(g)ハウジング43の開口45-1の配列(アレイ)を囲み、空気逃げ47aとして機能する切り欠きを有するリング(円環)型のスペーサ47を1個配置(空気逃げ47aは、インターポーザ20の第2面の配線層22に当接した状態において真空排気時に空気を排気する逃げ穴)、
(h)ハウジング43の開口45-1の配列(アレイ)を囲む複数の弧(各弧の間は空気逃げ47aとして機能する)のスペーサ47を配置、
(i)ハウジング43の開口45-1の配列(アレイ)を縦と横にそれぞれ延在され、該配列(アレイ)の中心で交差する2本の直線からなる十字形状のスペーサ47を配置、
(j)ハウジング43の開口45-1の配列(アレイ)を囲むリング(円環)型の1個のスペーサ47を配置。
なお、スペーサ47の個数や配置は、上記に制限されるものでないことは勿論である。例えば、図5Bの(g)、(j)において、スペーサ47は、リング(円環)でなく四角形や多角形型の閉路であってもよい。また、(i)において、スペーサ47はハウジング43の開口45-1の配列(アレイ)の対角線方向に延在され、該配列(アレイ)の中心で交差する2本の直線からなるX字形状であってもよいし、該配列(アレイ)の中心で交差する2本以上の直線で構成してもよい。
以下、図6乃至図15を参照して、ホルダ30とハウジング43の構成の変形例について説明する。なお、図6乃至図15では、図1Aと同一の要素には同一の参照符号が付されており、以下では、図1Aと同一の要素の説明は省略し図1Aとの相違点について説明する。
図6を参照すると、この変形例では、ホルダ30の第1面34と、ボード50の第1面との間に側壁部61を備えた構成とされ、高さ制御を容易化している。側壁部61は、ソケット40の側面の周囲を所定の間隙を介して囲繞し、ボード50の第1面の外縁部は側壁部61の上端(側壁部上端)67と当接し側壁部61で支持される。側壁部61の上端67は、ハウジング43の第2面42と同一の高さとされ、ボード50の高さ方向の位置制御を容易化している。側壁部61は好ましくはホルダ30と同一部材で構成される。ソケット40の側面を囲繞する側壁部61は、ホルダ30の第1面34(図1Bの第1の中空台座30-1の上面)上に配置される。側壁部61の内壁で確定される空間(開口)内にソケット40が収容されていることから、側壁部61は、開口内にソケット40を収容する第4の中空台座としてホルダ30の要素とみなすこともできる。
図7を参照すると、この変形例では、ホルダ30の第1面34の上に、ハウジング43の側面を覆うように、側壁部61Aを備えている。側壁部61Aを備えたことで、ソケット40横方向の位置制御を容易化している。側壁部61Aの高さは、図6の側壁部61よりも低く、厚さは側壁部61よりも大とされ、ハウジング43の側面に接している。ただし、ソケット40の収容を容易とするため、側壁部61Aの内周とハウジング43の側面との間に遊びがあってもよい。この変形例においても、極低温への冷却におけるソケット40の変形や傾きを防止可能としている。側壁部61Aは、好ましくはホルダ30と同一部材で構成される。
図8Aを参照すると、この変形例では、ホルダ30の第1面34の上に、ハウジング43の側面を覆うように、側壁部61Bを備えている。側壁部61Bの高さは、図6の側壁部61と同一とされ、側壁部61Bの上端67にボード50が載置される。側壁部61Bの厚さは、図7の側壁部61Aと同様とされ、ハウジング43に側面に接している。この変形例によれば、高さ制御と横方向の位置制御を容易化している。さらに、量子チップ10の冷却等、ホルダ30への放熱性能を向上させている。側壁部61Bは好ましくはホルダ30と同一部材で構成される。
図8Bは、図8Aの構成を模式的に例示した斜視図である。図8Bでは、ハウジング43の第1面41のスペーサ47は、図1Cの構成とされる。側壁部61Bの上端67は、ホルダ30の最上面となり、ボード50が載置される。特に制限されないが、図8Bの例では、側壁部61Bの上端67には、例えば側壁部61Bをホルダ30に固定するためのネジ穴68が設けられている。特に制限されないが、図8Bの例では、側壁部61Bの内壁で構成される開口(ソケット40が収容される開口)は、四隅は角丸加工されている。図8Bには、ソケット40を側壁部61Bの内壁で構成される開口に収容した状態で、ハウジング43の第2面側の開口45-2が示され、プローブピン44、第1面41側の開口45-1、スペーサ47、スペーサ47に当接するインターポーザ20、インターポーザ20直下の第2開口32が透視図法で模式的に示されている。
図8Cは、図8Bのソケット40を例示した模式的透視斜視図である。特に制限されないが、ハウジング43の四隅は、角丸加工されている。
図8Dは、図8Bを上からみた模式的平面図であり、図1Bに対応している。図8Dにおいて、ハウジング43の第2面42の開口45-2には、図8Cに示したように、プローブピン44が収容されているが、図面作成の都合で省略されている。ホルダ30の第2開口32の平面形状は十字型とされ、インターポーザ20の第1面の配線層22は、ホルダ30の第1開口底35における第2開口32の外縁部と当接している。
図9を参照すると、この変形例では、ホルダ30の第1面34の上に、ハウジング43の第1面41の外縁部を下から支持する支持部62Aを備えている。ハウジング43の第1面41のスペーサ47がインターポーザ20の第2面に当接し、ソケット40の第1面41の外縁部が、支持部62Aの上面に当接する構成としたことで、室温から極低温へ冷却されるソケット40の位置の安定化に貢献する。ソケット40の第1面41に関して、支持部62Aは、スペーサ47よりも外周側に配置されている。この変形例によれば、ソケット40の高さ制御を容易化している。
図10を参照すると、この変形例では、ホルダ30の第1面34の上に、ハウジング43の第1面41のスペーサ47の側面の一部に当接し横方向を支持する支持部62Bを備えている。支持部62Bは、実装時、スペーサ47の横方向の位置を案内する機能を有するためガイド(案内部)ともいう。支持部62Bの高さは、スペーサ47の高さよりも低い。すなわち、支持部62Bの高さは、インターポーザ20の第2面の配線層22とハウジング43の第1面41との間の間隔より小とされ、図9の支持部62Aの高さよりも低い。支持部(ガイド)62Bの幅は、図9の支持部62Aの幅よりも大とされる。この変形例によれば、ソケット40の横方向の位置制御を容易化している。ソケット40の第1面41のスペーサ47がインターポーザ20の第2面に置かれた状態でスペーサ47の側面の一部を支持部62Bの側面が当接する構成としたことで、室温から極低温へ冷却されるソケット40の横方向の位置の安定化に貢献する。
図11を参照すると、この変形例では、ホルダ30の第1面34の上に、ハウジング43の第1面41の外縁部とスペーサ47の側面に当接して案内する支持部62Cを備えている。支持部62Cは、図10の支持部62Bの高さを、ハウジング43の第1面41までとし、ハウジング43の第1面41の外縁部が、支持部62Cの上面に当接する構成としたことで、ソケット40の高さ制御と横方向の位置制御を容易化している。
図12を参照すると、この変形例では、図11の支持部62Cの上面に、ソケット40を横方向に支持する支持部63を備えている。支持部63の側面は、ハウジング43の側面の一部に当接している。支持部62Cは、ハウジング43の第1面41の外縁部を下から支持するとともにとスペーサ47の側面を支持する。この変形例によれば、ホルダ30の第1面34上に設けられた支持部62Cと、支持部62Cの上面に設けられた支持部63により、ソケット40の高さ制御とソケット40の横方向の位置制御を容易化している。
図13を参照すると、この変形例では、ホルダ30Aは、図6の側壁部61と、図1Bのホルダ30の台座30-1、30-2、30-3の外周と、ボード50の側面を囲む側壁部64を備えている。すなわち、ボード50は側壁部61によって高さ方向に位置制御され、側壁部64によって横方向に位置制御される。図13の例では、ホルダ30Aとボード50は一体化されている。
図14を参照すると、この変形例は、図13の側壁部64の上端(上面)にさらに、支持機構65と、支持機構65に取り付けられ、ボード50を上から支持する支持部66を備え、ボード50の高さ制御と横位置の制御を行っている。支持機構65は支持部66を可動自在に支持する構成としてもよい。例えば、支持部66は、ボード50をソケット40の上に載置する際に、支持機構65に対して紙面の横方向にスライドしてボード50を側壁部61の上端(上面)に載置する分の横方向の空間を確保し、ボード50をソケット40の第2面42と側壁部61の上端(上面)に載置したのち、支持部66をボード50の第2面の端部の一部を覆うようにスライドさせて係止する構成としてもよい。あるいは、支持部66が支持機構65に対して略90度(時計回り又は反時計回りに)回動する機構を備え、ボード50相当分の横方向の空間を確保し、ボード50をソケット40の第2面42と側壁部61の上端(上面)に載置したのち、略90度(反時計回り又は時計回りに)回動させて係止させ、ボード50の第2面の端部の一部を覆うようにしてもよい。側壁部64の上端(上面)に設置される支持機構65と支持部66の組は、ボード50の第2面の相対する辺に対応して備えてもよいし、ボード50の第2面の四隅に対応する位置に備えた構成としてもよい。
図15を参照すると、ホルダ30の第1の中空台座30-1の上面は、インターポーザ20の第2面の配線層22に達していず、インターポーザ20の第2面の縁は、スペーサ47の凹部と当接している。すなわち、スペーサ47は、その矩形形状の横断面の紙面右下部分が削り取られた段差を有し、スペーサ47の段差部にインターポーザ20の第2面の配線層22の端部が当接(嵌合)している。この変形例によれば、インターポーザ20に対するソケット40の横方向と縦方向の位置の制御を容易化している。
以下、図16乃至図23を参照して、インターポーザ20と量子チップ10のホルダ30への実装例について説明する。なお、図16乃至図23は、図面作成の都合で分図されている。図16乃至図23の変形例において、インターポーザ20の第2面の配線層22の上には、図1A等に例示したように、スペーサ47を介してソケット40が載置され、ソケット40の第2面42の上には、ボード50が載置される。図16乃至図23において、図1A等と同一の要素には同一の参照番号を付し、同一要素の説明は適宜省略する。
図16(A)を参照すると、インターポーザ20の第1面の外縁部は、第2の中空台座30-2の上面と当接している。インターポーザ20の第1面の配線層22に第1面の配線層11を対向させて実装される量子チップ10の第2面12は、ホルダ30の第2開口底36に接着されていない。
図16(B)を参照すると、量子チップ10の第2面12はホルダ30の第2開口底36に接着又は接合等の方法で固定されている。量子チップ10の第2面12を第2開口底36に接着で固定する場合、接着層17としてワニス及びグリス等を用いてもよい。
図17(C)を参照すると、量子チップ10の第2面12はホルダ30の第2開口底36に、接着層17で接着又は接合等の方法で固定されている。例えば、インターポーザ20の第1面の外縁部は第2の中空台座30-2の上面に接着層25で接着する。接着層25として、ワニス及びグリス等を用いてもよい。
図17(D)を参照すると、量子チップ10の第2面12はホルダ30の第2開口底36に接着されていない。一方、インターポーザ20の第1面の外縁部は、第2の中空台座30-2に、接着層25で接着又は接合等の方法で固定されている。
図18(E)を参照すると、量子チップ10の側面とインターポーザ20の側面にガイド(支持部)は設けられていず、量子チップ10の第2面12は第3の台座30-3に接着層17で接着又は接合等の方法で固定する構成としてもよい。図18(E)は、図16(B)において、第2の中空台座30-2を除いた構成に対応している。
図18(F)を参照すると、第2の中空台座30-2の開口内壁が量子チップ10の側面に当接し横方向の位置決めの案内(ガイド)となる。
図19(G)を参照すると、第1の中空台座30-1の開口内壁はインターポーザ20の側面に当接している。第1の中空台座30-1は、インターポーザ20の横方向のガイドとなる。
図19(H)を参照すると、第1、第2の中空台座30-1、30-2の開口内壁はインターポーザ20の側面と量子チップ10の側面にそれぞれ当接しこれらの位置決めのガイドとなる。第2の中空台座30-2の上面は、インターポーザ20の第1面の外縁部を支持し高さ方向の位置制御を容易化している。
図20(I)を参照すると、ドリル等で穴開けした第3の台座30-3に複数の支柱18が差し込まれており、量子チップ10の第2面12を複数の支柱18で支える。複数の支柱18により、量子チップ10の高さ方向の位置制御を容易化し、横方向の変形等を抑制している。支柱18は導電材料で構成されてもよい。あるいは、セラミック等の絶縁材料であってもよい。
図20(J)を参照すると、ドリル等で穴開けした第3の台座30-3に複数の支柱27が差し込まれており、支柱27はインターポーザ20の第1面の配線層21を下から支える。複数の支柱27により、インターポーザ20の高さ方向の位置制御を容易化し、横方向の変形等を抑制している。支柱27は導電材料で構成されてもよい。あるいは、セラミック等の絶縁材料であってもよい。
図21(K)を参照すると、ドリル等で穴開けした第3の台座30-3に複数の支柱18、27が差し込まれており、量子チップ10の第2面12を複数の支柱18で支え、支柱27はインターポーザ20の第1面の配線層21を支える。
図21(L)を参照すると、第3の台座30-3において、中央部をザグリ加工し、量子チップ10の第2面12の外縁部はザグリ部37の周辺に載置され、量子チップ10の第2面12の外縁部で囲まれた領域の直下は空洞とされる。
図22(M)を参照すると、図21(L)の第3の台座30-3のザグリ部37の底面に第3の台座30-3を貫通する開口38を備えている。
図22(N)を参照すると、第2の中空台座30-2の第2開口32と、第3の台座30-3のザグリ部37の平面形状が同一のサイズとされ、量子チップ10を収容する空洞(有底開口)を形成している。
図23を参照すると、第2の中空台座30-2の第2開口32と、第3の台座30-3を貫通する開口38が同一のサイズとして、量子チップ10を収容する空洞を形成している。
図19乃至図23を参照して説明した各変形例に対して、図6乃至図15を参照して説明した構成(例えば、側壁部61、61A、61B、あるいは、64、支持部62A~62C、63、あるいは66を備えた構成)のいずれかを組み合わせてもよい。
上記実施形態及び各種変形例によれば、ソケット40とインターポーザ20間の間隔を一定に保持可能とし、ソケット40の傾きを抑制することができる。
また、プローブピン44とインターポーザ20の第2面の配線層22の端子(信号端子)との電気接続時のインピーダンス整合を確保可能としている。
さらに、スペーサ47がインターポーザ20の第2面の配線層22と当接することにより、ソケット40周辺の冷却効果を向上可能としている。
ソケット40のインターポーザ20との対向面において、プローブピン44の配置の重心と、スペーサ47の配置の重心を一致させることで、インターポーザ20上にソケット40を実装した場合、スペーサ47に均一に荷重がかかることになり、ソケット40の高さ方向の位置の安定性を確保することができる。
上記した実施形態は、以下のように付記される(ただし、以下に制限されない)。
(付記1)
量子デバイスは、超伝導量子回路を備えた量子チップと、
基板の第1面の配線層と、前記第1面と反対側の第2面の配線層とを有し、前記量子チップを前記第1面の配線層に実装するインターポーザと、
前記インターポーザの前記第2面に対向する第1面から、前記第1面と反対側の第2面を貫通する複数の開口に、前記インターポーザの前記第2面の配線層の複数の端子と一端が接触する複数のプローブピンをそれぞれ収容したハウジングと、
前記ハウジングの前記第1面と反対側の第2面に対向する第1面に、前記複数のプローブピンの他端と接触する端子を含む配線層を有し、前記第1面と反対側の第2面側から信号を外部に接続するボードと、を備え、さらに、前記ハウジングの前記第1面と前記インターポーザの前記第2面との間に、前記ハウジングの前記第1面と、前記ハウジングの前記第1面に対向する前記インターポーザの前記第2面との間のクリアランスを確保する、少なくとも一つのスペーサを備えている。
(付記2)
付記1の量子デバイスにおいて、前記ハウジングが、前記ハウジングの前記第1面側から前記インターポーザの前記第2面側に突出して配設された、少なくとも一つの前記スペーサを備えている。
(付記3)
付記1又は2の量子デバイスにおいて、前記スペーサは導電材料又は誘電体材料からなる。
(付記4)
付記1乃至3のいずれかの量子デバイスにおいて、前記スペーサは前記ハウジングと一体とされている。
(付記5)
付記1乃至4のいずれかの量子デバイスにおいて、
前記ハウジングの前記第1面における前記スペーサの重心の位置と、前記複数のプローブピンの重心の位置が一致する。
(付記6)
付記1乃至5のいずれかの量子デバイスは、
前記ハウジングの前記第2面から突出し前記ボードの第1面側の開口に嵌合する位置決めピンを備える。
(付記7)
付記1乃至5のいずれかの量子デバイスは、
第1の開口を有する第1の中空台座と、
前記第1の中空台座を載置し前記第1の開口よりも小さな第2の開口を有する第2の中空台座と、
前記第2の中空台座を載置する第3の台座と、
を有し、
前記第2の開口に前記量子チップが収容され、
前記第1の開口に前記インターポーザが収容される金属製のホルダを備えている。
(付記8)
付記7の量子デバイスにおいて、
前記第1の中空台座の前記第1の開口の外周表面に、
前記ハウジングの側面を前記側面から離間して囲繞し、上面で前記ボードの前記第1面の外縁を載置する側壁部、
前記ハウジングの高さ以下の高さとされ、前記ハウジングの側面と当接する側壁部、
前記ハウジングの側面と当接し、上面で前記ボードの前記第1面の外縁を載置する側壁部、
前記ハウジングの前記第1面の外縁を下から支持する支持部、
前記スペーサの高さ以下の高さとされ、側面が前記スペーサの側面の一部に当接する支持部、
前記ハウジングの前記第1面の外縁を下から支持し、側面が前記スペーサの側面に当接する支持部、
前記ハウジングの前記第1面の外縁を下から支持し側面が前記スペーサの側面に当接する支持部と、前記ハウジングの高さ以下の高さとされ、側面が前記ハウジングの側面と当接する支持部からなる構成、
前記ハウジングの側面を前記側面から離間して囲繞し、上面で前記ボードの前記第1面の外縁を載置する側壁部、及び、前記側壁部と前記第1、第2の中空台座、及び前記第3の台座の側面を囲む側壁部からなる構成、
前記ハウジングの側面を前記側面から離間して囲繞し、上面で前記ボードの前記第1面の外縁を載置する側壁部、及び、前記ボードの側面と前記側壁部と前記第1、第2の中空台座、及び前記第3の台座の側面を囲む側壁部からなる構成、
前記ハウジングの側面を前記側面から離間して囲繞し、上面で前記ボードの前記第1面の外縁を載置する側壁部と、前記第1、第2の中空台座、及び前記第3の台座の側面及び前記側壁部と前記ボードの側部の外周を囲む側壁部の上に、前記ボードの前記第2面の外縁を上から抑える支持部を備えた構成、
前記インターポーザの前記第2面の端部と当接する平坦部と、前記平坦部から突出した凸部を備え、前記凸部の側面が前記インターポーザの側面の端部と当接する前記スペーサ、のいずれかを備えている。
(付記9)
付記7又は8の量子デバイスにおいて、
前記量子チップの前記第2面が前記第2の中空台座の前記第2の開口の底の前記第3の台座に当接する、
前記第2の中空台座の前記第2の開口の底の前記第3の台座に前記量子チップの第2面が接着される、
前記第2中空台座の表面に前記インターポーザの前記第1面の外縁が接着される、
前記第2の中空台座の前記第2の開口の側壁が前記量子チップの側面と当接する、
前記第2の中空台座の前記第2の開口の底の前記第3の台座に埋め込まれ、前記量子チップの前記第2面を支える支柱を有する、
前記第2の中空台座の前記第2の開口の底の前記第3の台座に埋め込まれ、前記インターポーザの前記第1面を支える支柱を有する、
前記第2の中空台座の前記第2の開口の底の前記第3の台座に埋め込まれ、前記量子チップの前記第2面を支える支柱と前記第2の開口の底の前記第3の台座に埋め込まれ、前記インターポーザの前記第1面を支える支柱を有する、
前記第2の中空台座の前記第2の開口の底の前記第3の台座は、前記量子チップ直下の少なくとも一部の領域に空洞を有する、
前記第2の中空台座の前記第2の開口の底の前記第3の台座は、前記量子チップ直下の少なくとも一部の領域に前記第3の台座を貫通した開口を有する、
前記第3の台座が、前記量子チップを収容する前記第2の開口と同じサイズの有底の第3の開口を有する、
前記第3の台座が、前記量子チップを収容する前記第2の開口と同じサイズの前記第3の台座を貫通した第3の開口を有する、
のうちのいずれかの構成を有する。
(付記10)
付記1乃至9のいずれか量子デバイスにおいて、
前記ハウジングの前記第1面における前記スペーサとして、
前記複数のプローブピンの重心の位置に一つ配置された前記スペーサ、
前記複数のプローブピンの配置領域の周辺に配置された複数個の前記スペーサ、
前記複数のプローブピンの配置領域を囲む閉路型の前記スペーサ、
前記複数のプローブピンの配置領域を囲み少なくとも一つの箇所で切り欠きを有する閉路型の前記スペーサ、
前記複数のプローブピンの配置領域をそれぞれ所定の方向に延在され、前記複数のプローブピンの配置領域の中心で互いに交差する少なくとも2本の直線からなる前記スペーサ、のうちの少なくともいずれかを含む。
なお、上記の特許文献1、2の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示(請求の範囲を含む)の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素(各請求項の各要素、各実施例の各要素、各図面の各要素等を含む)の多様な組み合わせ乃至選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
1 量子デバイス
10 量子チップ
11 第1面の配線層
12 第2面の配線層
13 基板(チップ基板)
16 バンプ(金属突起)
17 接着層
18 支柱
20 インターポーザ
21 第1面の配線層
22 第2面の配線層
23 基板(インターポーザ基板)
24 貫通ビア
25 接着層
27 支柱
30、30A ホルダ
30-1 第1の中空台座
30-2 第2の中空台座
30-3 第3の台座
31 第1開口
32 第2開口
33 第3開口
34 第1面(表面)
35 第1開口底
36 第2開口底
37 ザグリ部
38 開口
40 ソケット
41 第1面(ハウジングの第1面)
42 第2面(ハウジングの第2面)
43 ハウジング
44 プローブピン
44-1 第1プランジャ
44-1a 接触部
44-1b 摺動部
44-2 第2プランジャ
44-2a 接触部
44-2b 摺動部
44-3 バレル
44-4 スプリング
45、45-1、45-2 開口
46 位置決めピン
47 スペーサ
47a 空気逃げ
48 ギャップ
50 ボード
51 第1面の配線層
52 第2面の配線層
53 基板(ボード基板)
54 コネクタ
55 貫通ビア
56 開口
61、61A、61B、64 側壁部
62A、62B、62C、63 支持部
65 支持機構
66 支持部
67 上端
68 ネジ穴
101 測定装置
102 電子回路ユニット
103 回路基板
103a 端子
104 シールドカバー
105 保持体
106 評価用基板
107 ねじ
109 プローブピン

Claims (10)

  1. 超伝導量子回路を備えた量子チップと、
    基板の第1面の配線層と、前記第1面と反対側の第2面の配線層とを有し、前記量子チップを前記第1面の配線層に実装するインターポーザと、
    前記インターポーザの前記第2面に対向する第1面から、前記第1面と反対側の第2面を貫通する複数の開口に、前記インターポーザの前記第2面の配線層の複数の端子と一端が接触する複数のプローブピンをそれぞれ収容したハウジングと、
    前記ハウジングの前記第1面と反対側の第2面に対向する第1面に、前記複数のプローブピンの他端と接触する端子を含む配線層を有し、前記第1面と反対側の第2面側から信号を外部に接続するボードと、
    を備え、さらに、
    前記ハウジングの前記第1面と前記インターポーザの前記第2面との間に、前記ハウジングの前記第1面と、前記ハウジングの前記第1面に対向する前記インターポーザの前記第2面との間のクリアランスを確保する、少なくとも一つのスペーサを備えている、ことを特徴とする量子デバイス。
  2. 前記ハウジングが、前記ハウジングの前記第1面側から前記インターポーザの前記第2面側に突出して配設された、少なくとも一つの前記スペーサを備えている、ことを特徴とする請求項1記載の量子デバイス。
  3. 前記スペーサは、導電材料又は誘電体材料からなる、ことを特徴とする請求項1記載の量子デバイス。
  4. 前記スペーサは、前記ハウジングと一体成形されている、ことを特徴とする請求項1記載の量子デバイス。
  5. 前記ハウジングの前記第1面における前記スペーサの重心の位置と、前記複数のプローブピンの重心の位置が一致する、ことを特徴とする請求項1記載の量子デバイス。
  6. 前記ハウジングの前記第2面から突出し、前記ボードの第1面側の開口に嵌合する位置決めピンを備えた、ことを特徴とする請求項1記載の量子デバイス。
  7. 第1の開口を有する第1の中空台座と、
    前記第1の中空台座を載置し前記第1の開口よりも小さな第2の開口を有する第2の中空台座と、
    前記第2の中空台座を載置する第3の台座と、
    を有し、
    前記第2の開口に前記量子チップが収容され、
    前記第1の開口に前記インターポーザが収容される、ホルダを備えた、ことを特徴とする請求項1記載の量子デバイス。
  8. 前記第1の中空台座の前記第1の開口の外周表面に、
    前記ハウジングの側面を前記側面から離間して囲繞し、上面で前記ボードの前記第1面の外縁を載置する側壁部、
    前記ハウジングの高さ以下の高さとされ、前記ハウジングの側面と当接する側壁部、
    前記ハウジングの側面と当接し、上面で前記ボードの前記第1面の外縁を載置する側壁部、
    前記ハウジングの前記第1面の外縁を下から支持する支持部、
    前記スペーサの高さ以下の高さとされ、側面が前記スペーサの側面の一部に当接する支持部、
    前記ハウジングの前記第1面の外縁を下から支持し、側面が前記スペーサの側面に当接する支持部、
    前記ハウジングの前記第1面の外縁を下から支持し側面が前記スペーサの側面に当接する支持部と、前記ハウジングの高さ以下の高さとされ、側面が前記ハウジングの側面と当接する支持部からなる構成、
    前記ハウジングの側面を前記側面から離間して囲繞し、上面で前記ボードの前記第1面の外縁を載置する側壁部、及び、前記側壁部と前記第1、第2の中空台座、及び前記第3の台座の側面を囲む側壁部からなる構成、
    前記ハウジングの側面を前記側面から離間して囲繞し、上面で前記ボードの前記第1面の外縁を載置する側壁部、及び、前記ボードの側面と前記側壁部と前記第1、第2の中空台座、及び前記第3の台座の側面を囲む側壁部からなる構成、
    前記ハウジングの側面を前記側面から離間して囲繞し、上面で前記ボードの前記第1面の外縁を載置する側壁部と、前記第1、第2の中空台座、及び前記第3の台座の側面及び前記側壁部と前記ボードの側部の外周を囲む側壁部の上に、前記ボードの前記第2面の外縁を上から抑える支持部を備えた構成、
    前記インターポーザの前記第2面の端部と当接する平坦部と、前記平坦部から突出した凸部を備え、前記凸部の側面が前記インターポーザの側面の端部と当接する前記スペーサ、
    のいずれかを備えた、ことを特徴とする請求項7記載の量子デバイス。
  9. 前記超伝導量子回路を備えた第1面が前記インターポーザの前記第1面の配線層に対向して実装される前記量子チップについて、
    前記量子チップの前記第1面と反対側の第2面が、前記第2の中空台座の前記第2の開口の底をなす前記第3の台座に当接する、
    前記量子チップの前記第2面が前記第2の中空台座の前記第2の開口の底をなす前記第3の台座に接着される、
    前記第2の中空台座の表面に前記インターポーザの前記第1面の外縁が接着される、
    前記第2の中空台座の前記第2の開口の内壁が前記量子チップの側面と当接する、
    前記第2の中空台座の前記第2の開口の底をなす前記第3の台座に埋め込まれ、前記量子チップの前記第2面を支える支柱を有する、
    前記第2の中空台座の前記第2の開口の底をなす前記第3の台座に埋め込まれ、前記インターポーザの前記第1面を支える支柱を有する、
    前記第2の中空台座の前記第2の開口の底の前記第3の台座に埋め込まれ、前記量子チップの前記第2面を支える支柱と前記第2の開口の底をなす前記第3の台座に埋め込まれ、前記インターポーザの前記第1面を支える支柱を有する、
    前記第2の中空台座の前記第2の開口の底をなす前記第3の台座は、前記量子チップ直下の少なくとも一部の領域に空洞を有する、
    前記第2の中空台座の前記第2の開口の底をなす前記第3の台座は、前記量子チップ直下の少なくとも一部の領域に、前記第3の台座を貫通した開口を有する、
    前記第3の台座が、前記量子チップを収容する前記第2の開口と同じサイズの有底の第3の開口を有する、
    前記第3の台座が、前記量子チップを収容する前記第2の開口と同じサイズとされ前記第3の台座を貫通した第3の開口を有する、
    のうちのいずれかの構成を有する、ことを特徴とする請求項7記載の量子デバイス。
  10. 前記ハウジングの前記第1面における前記スペーサとして、
    前記複数のプローブピンの重心の位置に一つ配置された前記スペーサ、
    前記複数のプローブピンの配置領域の周辺に配置された複数個の前記スペーサ、
    前記複数のプローブピンの配置領域を囲む閉路型の前記スペーサ、
    前記複数のプローブピンの配置領域を囲み少なくとも一つの箇所で切り欠きを有する閉路型の前記スペーサ、
    前記複数のプローブピンの配置領域をそれぞれ所定の方向に延在され、前記複数のプローブピンの配置領域の中心で互いに交差する少なくとも2本の直線からなる前記スペーサ、
    のうちの少なくともいずれかを含む、ことを特徴とする請求項1記載の量子デバイス。
JP2022139991A 2022-09-02 2022-09-02 量子デバイス Pending JP2024035498A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022139991A JP2024035498A (ja) 2022-09-02 2022-09-02 量子デバイス
US18/239,447 US20240079281A1 (en) 2022-09-02 2023-08-29 Quantum device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022139991A JP2024035498A (ja) 2022-09-02 2022-09-02 量子デバイス

Publications (1)

Publication Number Publication Date
JP2024035498A true JP2024035498A (ja) 2024-03-14

Family

ID=90059883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022139991A Pending JP2024035498A (ja) 2022-09-02 2022-09-02 量子デバイス

Country Status (2)

Country Link
US (1) US20240079281A1 (ja)
JP (1) JP2024035498A (ja)

Also Published As

Publication number Publication date
US20240079281A1 (en) 2024-03-07

Similar Documents

Publication Publication Date Title
TWI522622B (zh) 用於微電子接觸器總成之探針頭及其形成方法
US8314624B2 (en) Probe card, semiconductor inspecting apparatus, and manufacturing method of semiconductor device
US7466152B2 (en) Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
TW502354B (en) Inspection device for semiconductor
US7884632B2 (en) Semiconductor inspecting device
KR100415245B1 (ko) 프로브 카드, 그에 사용되는 프로브 기판 및 스페이스 트랜스포머, 이들의 제조 방법
US20060138626A1 (en) Microelectronic packages using a ceramic substrate having a window and a conductive surface region
US20050110162A1 (en) Electronic component having at least one semiconductor chip and flip-chip contacts, and method for producing the same
JP2009204393A (ja) プローブカード、プローブカードの製造方法、半導体検査装置および半導体装置の製造方法
JPH05183019A (ja) 半導体装置およびその製造方法
US20210399196A1 (en) Quantum device
KR20070093450A (ko) Ic 패키지용 고밀도 상호접속 시스템 및 상호접속 조립체
JPWO2003003027A1 (ja) 導電性接触子用支持体アセンブリ
JP2024035498A (ja) 量子デバイス
US20080217748A1 (en) Low cost and low coefficient of thermal expansion packaging structures and processes
JP7290201B2 (ja) 量子デバイス
US20230008193A1 (en) Quantum device
JP7456304B2 (ja) 量子デバイス
US20240065116A1 (en) Quantum device
US20220344562A1 (en) Quantum device
US20230395580A1 (en) Stacked semiconductor package and method of manufacturing the same
US20220367780A1 (en) Superconducting device
US11879913B2 (en) Probe card structure
JP2022002236A (ja) 量子デバイス
JP2011179963A (ja) 半導体検査用プローブカードおよびその製造方法