JP2024034458A - Multilayer ceramic capacitors and mounting structures - Google Patents

Multilayer ceramic capacitors and mounting structures Download PDF

Info

Publication number
JP2024034458A
JP2024034458A JP2022138690A JP2022138690A JP2024034458A JP 2024034458 A JP2024034458 A JP 2024034458A JP 2022138690 A JP2022138690 A JP 2022138690A JP 2022138690 A JP2022138690 A JP 2022138690A JP 2024034458 A JP2024034458 A JP 2024034458A
Authority
JP
Japan
Prior art keywords
multilayer ceramic
electrode
ceramic capacitor
distance
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022138690A
Other languages
Japanese (ja)
Inventor
恒 佐藤
祐太 岡▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2022138690A priority Critical patent/JP2024034458A/en
Publication of JP2024034458A publication Critical patent/JP2024034458A/en
Pending legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】 基板の音鳴きを低減し得る積層セラミックコンデンサを提供する。
【解決手段】 積層セラミックコンデンサ1は、第1面7a及び第2面7b、第1端面8a及び第2端面8b、並びに、第1側面9a及び第2側面9bを有する積層体2と、第1側面9aに位置し、第1外側面3aaを有する第1サイドマージン部3aと、第1外部電極4a及び第2外部電極4bとを含む。第1外部電極4a及び第2外部電極4bはそれぞれ、第1面7aに位置する第1部分41と、第1外側面3aaに位置する第2部分42とを有する。第1部分41は、第1電極面41aを有し、第2部分42は、第2電極面42aを有する。第1外側面3aaは、第2部分42で覆われていない露出領域3acを有する。第2電極面42aと露出領域3acとの間隔s1が、第1電極面41aと第1面7aとの間隔s2より小さい。
【選択図】 図2

An object of the present invention is to provide a multilayer ceramic capacitor that can reduce noise caused by a substrate.
SOLUTION: A multilayer ceramic capacitor 1 includes a laminate 2 having a first surface 7a and a second surface 7b, a first end surface 8a and a second end surface 8b, and a first side surface 9a and a second side surface 9b; It includes a first side margin portion 3a located on the side surface 9a and having a first outer surface 3aa, a first external electrode 4a, and a second external electrode 4b. The first external electrode 4a and the second external electrode 4b each have a first portion 41 located on the first surface 7a and a second portion 42 located on the first outer surface 3aa. The first portion 41 has a first electrode surface 41a, and the second portion 42 has a second electrode surface 42a. The first outer surface 3aa has an exposed area 3ac that is not covered with the second portion 42. The distance s1 between the second electrode surface 42a and the exposed region 3ac is smaller than the distance s2 between the first electrode surface 41a and the first surface 7a.
[Selection diagram] Figure 2

Description

本開示は、積層セラミックコンデンサおよび実装構造体に関する。 The present disclosure relates to a multilayer ceramic capacitor and a mounting structure.

積層セラミックコンデンサは、誘電体層と内部電極層とが交互に積層されてなる積層体を含んで構成される。積層セラミックコンデンサは、通常、基板に実装されて使用されるが、積層セラミックコンデンサの駆動時に誘電体層が電歪効果によって伸縮することで、基板に撓みが発生し、基板の音鳴きが発生することがある。近年、積層セラミックコンデンサの小型化が進められているが、小型化された積層セラミックコンデンサであっても、薄層化および高積層化された積層セラミックコンデンサである場合、基板の音鳴きを引き起こすことがある。 A multilayer ceramic capacitor includes a laminate in which dielectric layers and internal electrode layers are alternately stacked. Multilayer ceramic capacitors are normally used mounted on a board, but when the multilayer ceramic capacitor is driven, the dielectric layer expands and contracts due to the electrostrictive effect, which causes the board to bend, causing board noise. Sometimes. In recent years, miniaturization of multilayer ceramic capacitors has been progressing, but even if the multilayer ceramic capacitors are miniaturized, if they are thinner or more laminated, they may cause noise on the board. There is.

基板の音鳴きを低減する積層セラミックコンデンサが種々提案されている。例えば特許文献1は、基板に対向する側の外層部の厚みを、基板に対向する側とは反対側の外層部の厚みより厚くすることで、基板の音鳴きを低減する積層セラミックコンデンサを開示している。 Various multilayer ceramic capacitors have been proposed that reduce noise caused by substrates. For example, Patent Document 1 discloses a multilayer ceramic capacitor that reduces the noise of the substrate by making the thickness of the outer layer on the side facing the substrate thicker than the thickness of the outer layer on the side opposite to the side facing the substrate. are doing.

特開2021-174829号公報Japanese Patent Application Publication No. 2021-174829

従来の積層セラミックコンデンサは、基板の音鳴きを低減することにおいて、改善の余地があった。 Conventional multilayer ceramic capacitors have room for improvement in reducing board noise.

本開示の積層セラミックコンデンサは、誘電体層と内部電極層とが交互に積層されてなる略直方体状の積層体であって、互いに対向する第1面および第2面、互いに対向する第1側面および第2側面、ならびに、互いに対向する第1端面および第2端面を有する積層体と、
前記第1側面に位置し、前記第1側面側とは反対側の第1外側面を有する第1サイドマージン部と、
前記第2側面に位置し、前記第2側面側とは反対側の第2外側面を有する第2サイドマージン部と、
前記第1端面から、前記第1面、前記第2面、前記第1外側面および前記第2外側面にかけて位置する第1外部電極と、
前記第2端面から、前記第1面、前記第2面、前記第1外側面および前記第2外側面にかけて位置する第2外部電極と、を含み、
前記第1外部電極および前記第2外部電極は、前記内部電極層のそれぞれ異なる内部電極層に接続され、
前記第1外部電極および前記第2外部電極はそれぞれ、前記第1面に位置する第1部分と、前記第1外側面に位置する第2部分とを有し、
前記第1部分は、前記第1面側とは反対側の第1電極面を有し、
前記第2部分は、前記第1外側面側とは反対側の第2電極面を有し、
前記第1外側面は、前記第2部分で覆われた被覆領域と、前記第2部分で覆われていない露出領域とを有し、
前記第1側面に垂直な方向における前記第2電極面と前記露出領域との間隔が、前記第1面に垂直な方向における前記第1電極面と前記第1面との間隔より小さい。
The multilayer ceramic capacitor of the present disclosure is a substantially rectangular laminate in which dielectric layers and internal electrode layers are alternately stacked, and has first and second surfaces facing each other and first side surfaces facing each other. and a second side surface, and a laminate having a first end surface and a second end surface facing each other,
a first side margin portion located on the first side surface and having a first outer surface opposite to the first side surface side;
a second side margin portion located on the second side surface and having a second outer surface opposite to the second side surface side;
a first external electrode located from the first end surface to the first surface, the second surface, the first outer surface, and the second outer surface;
a second external electrode located from the second end surface to the first surface, the second surface, the first outer surface, and the second outer surface;
The first external electrode and the second external electrode are connected to different internal electrode layers of the internal electrode layer,
The first external electrode and the second external electrode each have a first portion located on the first surface and a second portion located on the first outer surface,
The first portion has a first electrode surface opposite to the first surface side,
The second portion has a second electrode surface opposite to the first outer surface side,
The first outer surface has a covered region covered with the second portion and an exposed region not covered with the second portion,
The distance between the second electrode surface and the exposed region in the direction perpendicular to the first side surface is smaller than the distance between the first electrode surface and the first surface in the direction perpendicular to the first surface.

本開示の実装構造体は、上記の積層セラミックコンデンサと、
実装面を有する基板と、を備え、
前記積層セラミックコンデンサは、前記第1側面が前記実装面に対向するように、前記基板に実装されている。
A mounting structure of the present disclosure includes the above multilayer ceramic capacitor,
A board having a mounting surface;
The multilayer ceramic capacitor is mounted on the substrate so that the first side faces the mounting surface.

本開示の積層セラミックコンデンサおよび実装構造体によれば、基板の音鳴きを低減することができる。 According to the multilayer ceramic capacitor and mounting structure of the present disclosure, it is possible to reduce the noise of the substrate.

本開示の実施形態に係る積層セラミックコンデンサを示す斜視図である。FIG. 1 is a perspective view showing a multilayer ceramic capacitor according to an embodiment of the present disclosure. 図1の切断面線II-IIから見た断面図である。2 is a sectional view taken along section line II-II in FIG. 1. FIG. 図1の切断面線III-IIIから見た断面図である。2 is a sectional view taken along the section line III-III in FIG. 1. FIG. 本開示の実施形態に係る積層セラミックコンデンサの他の例を示す断面図である。FIG. 3 is a cross-sectional view showing another example of a multilayer ceramic capacitor according to an embodiment of the present disclosure. 本開示の実施形態に係る積層セラミックコンデンサの他の例を示す断面図である。FIG. 3 is a cross-sectional view showing another example of a multilayer ceramic capacitor according to an embodiment of the present disclosure. 本開示の実施形態に係る積層セラミックコンデンサの他の例を示す断面図である。FIG. 3 is a cross-sectional view showing another example of a multilayer ceramic capacitor according to an embodiment of the present disclosure. 仮積層体の作製工程を示す斜視図である。FIG. 3 is a perspective view showing a process for producing a temporary laminate. 母積層体を示す斜視図である。FIG. 3 is a perspective view showing a mother laminate. 母積層体を切断して得た複数の積層体前駆体を示す斜視図である。It is a perspective view showing a plurality of laminate precursors obtained by cutting a mother laminate. 積層体前駆体の側面にサイドマージン部を形成するための装置の構成を示す側面図である。FIG. 2 is a side view showing the configuration of an apparatus for forming a side margin portion on the side surface of a laminate precursor. 積層体前駆体の側面にサイドマージン部を形成する工程を示す側面図である。It is a side view which shows the process of forming a side margin part on the side surface of a laminated body precursor. 積層体前駆体の側面にサイドマージン部を形成する工程を示す側面図である。It is a side view which shows the process of forming a side margin part on the side surface of a laminated body precursor. 本体部を示す斜視図である。FIG. 3 is a perspective view showing the main body. 本開示の実施形態に係る実装構造体を示す斜視図である。FIG. 1 is a perspective view showing a mounting structure according to an embodiment of the present disclosure. 図10の切断面線XI-XIから見た断面図である。11 is a sectional view taken along the section line XI-XI in FIG. 10. FIG.

以下、図面を参照しつつ、本開示の積層セラミックコンデンサおよび実装構造体の実施形態について説明する。以下で参照する図面は、模式的なものであり、図面に示された寸法比率等は、必ずしも正確に図示されたものではない。また、本明細書においては、便宜的に、直交座標系XYZを定義する。X軸方向は、第1方向または長さ方向とも称される。Y軸方向は、第2方向または幅方向とも称される。Z軸方向は、第3方向または高さ方向とも称される。 Hereinafter, embodiments of a multilayer ceramic capacitor and a mounting structure of the present disclosure will be described with reference to the drawings. The drawings referred to below are schematic, and the dimensional ratios etc. shown in the drawings are not necessarily accurately illustrated. Further, in this specification, a rectangular coordinate system XYZ is defined for convenience. The X-axis direction is also referred to as the first direction or the length direction. The Y-axis direction is also referred to as the second direction or the width direction. The Z-axis direction is also referred to as the third direction or the height direction.

図1は、本開示の実施形態に係る積層セラミックコンデンサを示す斜視図であり、図2は、図1の切断面線II-IIから見た断面図であり、図3は、図1の切断面線III-IIIから見た断面図である。図4~6は、本開示の実施形態に係る積層セラミックコンデンサの他の例を示す断面図である。図4,5に示す断面図は、図2に示した断面図に対応し、図6に示す断面図は、図3に示した断面図に対応する。図7Aは、仮積層体の作製工程を示す斜視図であり、図7Bは、母積層体を示す斜視図であり、図7Cは、母積層体を切断して得た複数の積層体前駆体を示す斜視図である。図8Aは、積層体前駆体の側面にサイドマージン部を形成するための装置の構成を示す側面図であり、図8B,8Cは、積層体前駆体の側面にサイドマージン部を形成する工程を示す側面図である。図9は、本体部を示す斜視図である。図10は、本開示の実施形態に係る実装構造体を示す斜視図であり、図11は、図10の切断面線XI-XIから見た断面図である。 FIG. 1 is a perspective view showing a multilayer ceramic capacitor according to an embodiment of the present disclosure, FIG. 2 is a cross-sectional view taken from section line II-II in FIG. 1, and FIG. FIG. 3 is a sectional view taken along plane line III-III. 4 to 6 are cross-sectional views showing other examples of multilayer ceramic capacitors according to embodiments of the present disclosure. The cross-sectional views shown in FIGS. 4 and 5 correspond to the cross-sectional view shown in FIG. 2, and the cross-sectional view shown in FIG. 6 corresponds to the cross-sectional view shown in FIG. 3. FIG. 7A is a perspective view showing a process for producing a temporary laminate, FIG. 7B is a perspective view showing a mother laminate, and FIG. 7C is a perspective view showing a plurality of laminate precursors obtained by cutting the mother laminate. FIG. FIG. 8A is a side view showing the configuration of an apparatus for forming a side margin portion on the side surface of the laminate precursor, and FIGS. 8B and 8C show a step of forming the side margin portion on the side surface of the laminate precursor. FIG. FIG. 9 is a perspective view of the main body. FIG. 10 is a perspective view showing a mounting structure according to an embodiment of the present disclosure, and FIG. 11 is a cross-sectional view taken along section line XI-XI in FIG. 10.

本実施形態の積層セラミックコンデンサ1は、図1~3に示すように、積層体2と、第1サイドマージン部3aと、第2サイドマージン部3bと、第1外部電極4aと、第2外部電極4bとを備える。以下では、積層体2、第1サイドマージン部3aおよび第2サイドマージン部3bを纏めて本体部2,3a,3bと記載することがある。また、第1サイドマージン部3aおよび第2サイドマージン部3bを纏めてサイドマージン部3a,3bと記載することがある。さらに、第1外部電極4aおよび第2外部電極4bを纏めて外部電極4a,4bと記載することがある。 As shown in FIGS. 1 to 3, the multilayer ceramic capacitor 1 of this embodiment includes a multilayer body 2, a first side margin part 3a, a second side margin part 3b, a first external electrode 4a, and a second external electrode. and an electrode 4b. Hereinafter, the laminate 2, the first side margin part 3a, and the second side margin part 3b may be collectively referred to as main body parts 2, 3a, and 3b. Further, the first side margin portion 3a and the second side margin portion 3b may be collectively referred to as side margin portions 3a, 3b. Furthermore, the first external electrode 4a and the second external electrode 4b may be collectively referred to as external electrodes 4a and 4b.

積層体2は、略直方体状の形状を有している。積層体2は、第3方向に互いに対向する第1面7aおよび第2面7b、第1方向に互いに対向する第1端面8aおよび第2端面8b、ならびに、第2方向に互いに対向する第1側面9aおよび第2側面9bを有している。以下では、第1面7aおよび第2面7bを纏めて主面7a,7bと記載することがあり、第1端面8aおよび第2端面8bを纏めて端面8a,8bと記載することがあり、第1側面9aおよび第2側面9bを纏めて側面9a,9bと記載することがある。主面7a,7bは第3方向に垂直であってよく、端面8a,8bは第1方向に垂直であってよく、側面9a,9bは、第2方向に垂直であってよい。 The laminate 2 has a substantially rectangular parallelepiped shape. The laminate 2 has a first surface 7a and a second surface 7b facing each other in the third direction, a first end surface 8a and a second end surface 8b facing each other in the first direction, and a first surface 7a and a second surface 7b facing each other in the second direction. It has a side surface 9a and a second side surface 9b. Below, the first surface 7a and the second surface 7b may be collectively referred to as main surfaces 7a, 7b, and the first end surface 8a and second end surface 8b may be collectively referred to as end surfaces 8a, 8b. The first side surface 9a and the second side surface 9b may be collectively referred to as side surfaces 9a and 9b. The main surfaces 7a, 7b may be perpendicular to the third direction, the end surfaces 8a, 8b may be perpendicular to the first direction, and the side surfaces 9a, 9b may be perpendicular to the second direction.

積層体2は、誘電体層5と内部電極層6とが交互に積層されて構成されている。誘電体層5と内部電極層6とは、第3方向に積層されている。内部電極層6は、第1側面9aおよび第2側面9bに露出している。また、内部電極層6は、極性別に第1端面8aまたは第2端面8bに露出している。 The laminate 2 is constructed by alternately stacking dielectric layers 5 and internal electrode layers 6. The dielectric layer 5 and the internal electrode layer 6 are stacked in the third direction. Internal electrode layer 6 is exposed on first side surface 9a and second side surface 9b. Further, the internal electrode layer 6 is exposed at the first end surface 8a or the second end surface 8b depending on the polarity.

誘電体層5は、絶縁性を有する材料で構成されている。誘電体層5は、例えばBaTiO(チタン酸バリウム)、CaTiO(チタン酸カルシウム)、SrTiO(チタン酸ストロンチウム)、BaZrO(ジルコン酸バリウム)等を主成分とするセラミック材料で構成されていてもよい。なお、本明細書において、「主成分」とは、着目する材料または部材等において最も構成比率の高い成分のことを言う。構成比率は、含有濃度(mol%)であってよい。 The dielectric layer 5 is made of an insulating material. The dielectric layer 5 is made of a ceramic material whose main components are, for example, BaTiO 3 (barium titanate), CaTiO 3 (calcium titanate), SrTiO 3 (strontium titanate), BaZrO 3 (barium zirconate), etc. It's okay. In this specification, the term "main component" refers to a component having the highest composition ratio in the material or member of interest. The composition ratio may be the content concentration (mol%).

内部電極層6は、導電性を有する材料で構成されている。内部電極層6は、例えばNi(ニッケル)、Pd(パラジウム)、Ag(銀)、Cu(銅)等を主成分とする金属材料で構成されていてもよい。 The internal electrode layer 6 is made of a conductive material. The internal electrode layer 6 may be made of a metal material containing, for example, Ni (nickel), Pd (palladium), Ag (silver), Cu (copper), or the like as a main component.

誘電体層5の第3方向における厚みが薄いほど、積層セラミックコンデンサ1の静電容量(以下、単に、容量ともいう)を増加させることが可能となる。誘電体層5は、例えば0.1μm以上10μm以下の厚みを有していてもよい。また、コンデンサとしての特性が確保できる限りにおいて、内部電極層6の第3方向における厚みが薄いほど、内部応力に起因する内部欠陥を抑制し、積層セラミックコンデンサ1の信頼性を向上させることができる。内部電極層6は、例えば1.5μm以下の厚みを有していてもよい。 The thinner the dielectric layer 5 is in the third direction, the more the capacitance (hereinafter also simply referred to as capacitance) of the multilayer ceramic capacitor 1 can be increased. The dielectric layer 5 may have a thickness of, for example, 0.1 μm or more and 10 μm or less. Furthermore, as long as the characteristics as a capacitor can be secured, the thinner the internal electrode layer 6 is in the third direction, the more internal defects caused by internal stress can be suppressed, and the reliability of the multilayer ceramic capacitor 1 can be improved. . The internal electrode layer 6 may have a thickness of, for example, 1.5 μm or less.

第3方向における積層体2の両端部は、カバー層で構成されていてもよい。カバー層は、絶縁性を有する材料で構成される。カバー層は、例えば1層または複数層の誘電体層5で構成されていてもよい。 Both ends of the laminate 2 in the third direction may be comprised of cover layers. The cover layer is made of an insulating material. The cover layer may be composed of one or more dielectric layers 5, for example.

第1サイドマージン部3aは、積層体2の第1側面9aに位置し、第1側面9a側とは反対側の第1外側面3aaを有している。第1サイドマージン部3aは、第1側面9aに露出した極性の異なる内部電極層6同士を電気的に絶縁している。また、第1サイドマージン部3aは、第1側面9aに露出した内部電極層6の端部を物理的に保護している。 The first side margin portion 3a is located on the first side surface 9a of the laminate 2, and has a first outer side surface 3aa opposite to the first side surface 9a side. The first side margin portion 3a electrically insulates the internal electrode layers 6 of different polarities exposed on the first side surface 9a. Further, the first side margin portion 3a physically protects the end portion of the internal electrode layer 6 exposed on the first side surface 9a.

第2サイドマージン部3bは、積層体2の第2側面9bに位置し、第2側面9b側とは反対側の第2外側面3baを有している。第2サイドマージン部3bは、第2側面9bに露出した極性の異なる内部電極層6同士を電気的に絶縁している。また、第2サイドマージン部3bは、第2側面9bに露出した内部電極層6の端部を物理的に保護している。以下では、積層体2とサイドマージン部3a,3bとで構成される部品を本体部2,3a,3bと記載することがある。 The second side margin portion 3b is located on the second side surface 9b of the stacked body 2, and has a second outer side surface 3ba on the opposite side to the second side surface 9b side. The second side margin portion 3b electrically insulates the internal electrode layers 6 of different polarities exposed on the second side surface 9b. Further, the second side margin portion 3b physically protects the end portion of the internal electrode layer 6 exposed on the second side surface 9b. Hereinafter, a component composed of the laminate 2 and the side margin parts 3a, 3b may be referred to as main body parts 2, 3a, 3b.

サイドマージン部3a,3bは、絶縁性を有する材料で構成されている。サイドマージン部3a,3bは、セラミック材料で構成されていてもよい。この構成により、サイドマージン部3a,3bは、絶縁性および比較的高い機械的強度を有することができる。また、サイドマージン部3a,3bがセラミック材料で構成されている場合、積層体2とサイドマージン部3a,3bとを同時に焼成することが可能となる。サイドマージン部3a,3bは、例えばBaTiO、CaTiO、SrTiO、BaZrO等を主成分とするセラミック材料で構成されていてもよい。図1では、積層体2とサイドマージン部3a,3bとの境界を二点鎖線で示しているが、実際の境界は明瞭に現われるわけではない。 The side margin portions 3a and 3b are made of an insulating material. The side margin parts 3a and 3b may be made of ceramic material. With this configuration, the side margin parts 3a and 3b can have insulation properties and relatively high mechanical strength. Further, when the side margin parts 3a, 3b are made of a ceramic material, it becomes possible to simultaneously fire the laminate 2 and the side margin parts 3a, 3b. The side margin portions 3a and 3b may be made of a ceramic material containing, for example, BaTiO 3 , CaTiO 3 , SrTiO 3 , BaZrO 3 or the like as a main component. In FIG. 1, the boundary between the laminate 2 and the side margin parts 3a, 3b is shown by a two-dot chain line, but the actual boundary is not clearly visible.

サイドマージン部3a,3bの第2方向における厚みが薄いほど、積層セラミックコンデンサ1を小型大容量化することができる。第1サイドマージン部3aおよび第2サイドマージン部3bはそれぞれ、例えば30μm程度以下の厚みを有していてもよい。 The thinner the side margin portions 3a, 3b in the second direction, the smaller the multilayer ceramic capacitor 1 and the larger the capacity. The first side margin portion 3a and the second side margin portion 3b may each have a thickness of, for example, about 30 μm or less.

第1外部電極4aは、第1端面8aから第1面7a、第2面7b、第1外側面3aaおよび第2外側面3baにかけて位置している。第1外部電極4aは、第1端面8aに露出した内部電極層6と電気的に接続されている。第2外部電極4bは、第2端面8bから第1面7a、第2面7b、第1外側面3aaおよび第2外側面3baにかけて位置している。第2外部電極4bは、第2端面8bに露出した内部電極層6と電気的に接続されている。 The first external electrode 4a is located from the first end surface 8a to the first surface 7a, the second surface 7b, the first outer surface 3aa, and the second outer surface 3ba. The first external electrode 4a is electrically connected to the internal electrode layer 6 exposed on the first end surface 8a. The second external electrode 4b is located from the second end surface 8b to the first surface 7a, the second surface 7b, the first outer surface 3aa, and the second outer surface 3ba. The second external electrode 4b is electrically connected to the internal electrode layer 6 exposed on the second end surface 8b.

第1外部電極4aおよび第2外部電極4bは、第1部分41と、第2部分42とを有している。第1部分41は、第1面7aに位置し、第1面7aの第1端面8a寄りの部位および第1面7aの第2端面8b寄りの部位を覆っている。第1部分41は、第1面7a側とは反対側の第1電極面41aを有している。第2部分42は、第1外側面3aaに位置し、第1外側面3aaの第1端面8a寄りの部位および第1外側面3aaの第2端面8b寄りの部位を覆っている。第2部分42は、第1外側面3aa側とは反対側の第2電極面42aを有している。第1外側面3aaは、第2部分42で覆われた被覆領域3abと、第2部分42から露出した露出領域3acとを有している。 The first external electrode 4a and the second external electrode 4b have a first portion 41 and a second portion 42. The first portion 41 is located on the first surface 7a and covers a portion of the first surface 7a closer to the first end surface 8a and a portion of the first surface 7a closer to the second end surface 8b. The first portion 41 has a first electrode surface 41a on the opposite side to the first surface 7a side. The second portion 42 is located on the first outer surface 3aa and covers a portion of the first outer surface 3aa closer to the first end surface 8a and a portion of the first outer surface 3aa closer to the second end surface 8b. The second portion 42 has a second electrode surface 42a on the opposite side to the first outer surface 3aa side. The first outer surface 3 aa has a covered region 3 ab covered with the second portion 42 and an exposed region 3 ac exposed from the second portion 42 .

外部電極4a,4bは、1層または複数層の導電層で構成されている。外部電極4a,4bは、図2,3に示すように、第1層43と、第2層44とで構成されていてもよい。第1層43は、下地層とも称される。第2層44は、外層とも称される。下地層43は、本体部2,3a,3bに直接接しており、端面8a,8bに露出した、内部電極層6の端部と接続されている。外層44は、下地層43における積層体2側とは反対側の面を覆っている。外部電極4a,4bを複数層の導電層で構成することで、外部電極4a,4bと本体部2,3a,3bとの密着性を高めることができる。さらに、積層セラミックコンデンサ1を基板に実装する際に用いる導電性接合材に対する外部電極4a,4bの濡れ性を高めることができる。その結果、積層セラミックコンデンサ1および積層セラミックコンデンサ1を含む実装構造体の信頼性を向上させることができる。 The external electrodes 4a, 4b are composed of one or more conductive layers. The external electrodes 4a, 4b may be composed of a first layer 43 and a second layer 44, as shown in FIGS. 2 and 3. The first layer 43 is also called a base layer. The second layer 44 is also referred to as an outer layer. The base layer 43 is in direct contact with the main body portions 2, 3a, and 3b, and is connected to the end portions of the internal electrode layer 6 exposed on the end surfaces 8a, 8b. The outer layer 44 covers the surface of the base layer 43 on the side opposite to the laminate 2 side. By configuring the external electrodes 4a, 4b with a plurality of conductive layers, it is possible to improve the adhesion between the external electrodes 4a, 4b and the main body parts 2, 3a, 3b. Furthermore, the wettability of the external electrodes 4a and 4b with respect to the conductive bonding material used when mounting the multilayer ceramic capacitor 1 on a substrate can be improved. As a result, the reliability of the multilayer ceramic capacitor 1 and the mounting structure including the multilayer ceramic capacitor 1 can be improved.

下地層43は、金属材料から構成されている。下地層43に用いられる金属材料としては、例えば、Ni、Cu、Ag、Pd、Au等の金属またはこれらの金属から成る合金が挙げられる。下地層43は、例えば、めっき法、スパッタリング法、蒸着法等の薄膜形成技術を用いて形成されていてもよく、ディップ法、スクリーン印刷法、グラビア印刷法等の厚膜形成技術を用いて形成されていてもよい。 The base layer 43 is made of a metal material. Examples of the metal material used for the base layer 43 include metals such as Ni, Cu, Ag, Pd, and Au, and alloys made of these metals. The base layer 43 may be formed using a thin film forming technique such as a plating method, a sputtering method, or a vapor deposition method, or may be formed using a thick film forming technique such as a dipping method, a screen printing method, or a gravure printing method. may have been done.

外層44は、金属材料から構成されている。外層44に用いられる金属材料としては、例えば、Ni、Cu、Au、Sn等の金属が挙げられる。外層44は、例えば、無電解めっき法、電解めっき法等の薄膜形成技術を用いて形成されていてもよい。 The outer layer 44 is made of a metal material. Examples of the metal material used for the outer layer 44 include metals such as Ni, Cu, Au, and Sn. The outer layer 44 may be formed using a thin film forming technique such as electroless plating or electrolytic plating.

積層セラミックコンデンサ1は、図2,3に示すように、第1側面9aに垂直な方向における第2電極面42aと露出領域3acとの間隔s1が、第1面7aに垂直な方向における第1電極面41aと第1面7aとの間隔s2より小さい構成である。この構成により、積層セラミックコンデンサ1を基板10に実装する際、第1側面9aが基板10の実装面10aに対向するように実装することで(図10,11参照)、第1面7aが実装面10aに対向するように実装する場合と比べて、積層セラミックコンデンサ1と実装面10aとの間隔を小さくすることができる。その結果、積層セラミックコンデンサ1を駆動した際、積層セラミックコンデンサ1と基板10とを実質的に面接触させることができ、基板10の撓みを抑えることができる。ひいては、基板10の撓みによる基板10の振動を低減することができ、基板10の音鳴きを低減することができる。なお、本明細書において、積層セラミックコンデンサ1と実装面10aとの間隔とは、本体部2,3a,3bにおける外部電極4a,4bで覆われていない部位と実装面10aとの間隔を指す。また、第2電極面42aと露出領域3acとの間隔が一定でない場合、第2電極面42aと露出領域3acとの間隔の平均値を間隔s1としてよい。また、第1電極面41aと第1面7aとの間隔が一定でない場合、第1電極面41aと第1面7aとの間隔の平均値を間隔s2としてよい。 As shown in FIGS. 2 and 3, in the multilayer ceramic capacitor 1, the distance s1 between the second electrode surface 42a and the exposed area 3ac in the direction perpendicular to the first side surface 9a is equal to the distance s1 between the second electrode surface 42a and the exposed region 3ac in the direction perpendicular to the first surface 7a. This configuration is smaller than the spacing s2 between the electrode surface 41a and the first surface 7a. With this configuration, when mounting the multilayer ceramic capacitor 1 on the substrate 10, the first side surface 9a is mounted so as to face the mounting surface 10a of the substrate 10 (see FIGS. 10 and 11), so that the first surface 7a is mounted on the substrate 10. The distance between the multilayer ceramic capacitor 1 and the mounting surface 10a can be made smaller than when mounting the multilayer ceramic capacitor 1 so as to face the surface 10a. As a result, when the multilayer ceramic capacitor 1 is driven, the multilayer ceramic capacitor 1 and the substrate 10 can be brought into substantially surface contact, and the deflection of the substrate 10 can be suppressed. As a result, the vibration of the substrate 10 due to the deflection of the substrate 10 can be reduced, and the noise of the substrate 10 can be reduced. In this specification, the distance between the multilayer ceramic capacitor 1 and the mounting surface 10a refers to the distance between the mounting surface 10a and a portion of the main body portions 2, 3a, 3b that is not covered with the external electrodes 4a, 4b. Further, when the distance between the second electrode surface 42a and the exposed region 3ac is not constant, the average value of the distance between the second electrode surface 42a and the exposed region 3ac may be set as the distance s1. Moreover, when the distance between the first electrode surface 41a and the first surface 7a is not constant, the average value of the distance between the first electrode surface 41a and the first surface 7a may be set as the distance s2.

積層セラミックコンデンサ1は、第2電極面42aと露出領域3acとが面一である構成であってもよい。この構成により、積層セラミックコンデンサ1を基板10に実装する際、第1側面9aが実装面10aに対向するように実装することで、積層セラミックコンデンサ1と実装面10aとの間の間隔を実質的になくすことができる。その結果、積層セラミックコンデンサ1を駆動した際の基板10の撓みを効果的に低減することができ、基板10の音鳴きを効果的に低減できる。 The multilayer ceramic capacitor 1 may have a configuration in which the second electrode surface 42a and the exposed region 3ac are flush with each other. With this configuration, when mounting the multilayer ceramic capacitor 1 on the substrate 10, the distance between the multilayer ceramic capacitor 1 and the mounting surface 10a can be substantially reduced by mounting the multilayer ceramic capacitor 1 so that the first side surface 9a faces the mounting surface 10a. can be lost. As a result, the deflection of the substrate 10 when the multilayer ceramic capacitor 1 is driven can be effectively reduced, and the noise of the substrate 10 can be effectively reduced.

積層セラミックコンデンサ1によれば、間隔s1と間隔s2とが異なることで、第1面7a側から見たときの視認性と、第1外側面3aa側から見たときの視認性とが異なるため、第1外側面3aaを容易に判別できる。その結果、積層セラミックコンデンサ1を基板10に実装する際、第1側面9aを実装面10aに対向させて実装することが容易になる。 According to the multilayer ceramic capacitor 1, the visibility when viewed from the first surface 7a side is different from the visibility when viewed from the first outer surface 3aa side because the spacing s1 and the spacing s2 are different. , the first outer surface 3aa can be easily identified. As a result, when mounting the multilayer ceramic capacitor 1 on the substrate 10, it becomes easy to mount the multilayer ceramic capacitor 1 with the first side surface 9a facing the mounting surface 10a.

本開示の積層セラミックコンデンサ1において、第2サイドマージン部3bは、第1サイドマージン部3aと同様に構成されてよく、外部電極4a,4bにおける第2外側面3baに位置する部分は、外部電極4a,4bの第2部分42と同様に構成されてよい。また、第2面7bは、第1面7aと同様に構成されてよく、外部電極4a,4bにおける第2面7bに位置する部分は、外部電極4a,4bの第1部分41と同様に構成されてよい。 In the multilayer ceramic capacitor 1 of the present disclosure, the second side margin portion 3b may be configured similarly to the first side margin portion 3a, and the portion of the external electrodes 4a, 4b located on the second outer surface 3ba is It may be configured similarly to the second portion 42 of 4a, 4b. Further, the second surface 7b may be configured similarly to the first surface 7a, and the portions of the external electrodes 4a, 4b located on the second surface 7b are configured similarly to the first portion 41 of the external electrodes 4a, 4b. It's okay to be.

次に、本開示の積層セラミックコンデンサ1の他の例について説明する。 Next, another example of the multilayer ceramic capacitor 1 of the present disclosure will be described.

積層セラミックコンデンサ1は、図4に示すように、第1側面9aに垂直な方向において、第1外側面3aaの露出領域3acと第1側面9aとの間隔(中央側サイドマージンともいう)s3が、第1外側面3aaの被覆領域3abと第1側面9aとの間隔(端面側サイドマージンともいう)s4より大きい構成であってもよい。中央側サイドマージンs3が比較的大きいことで、本体部2,3a,3bの第1外側面3aa側の機械的強度を高めることができる。その結果、例えば積層セラミックコンデンサ1を基板10に実装する際に、露出領域3acに衝撃が加わった場合であっても、露出領域3acを起点とするクラックの発生を低減できるため、積層セラミックコンデンサ1の信頼性を向上させることができる。中央側サイドマージンs3の大きさは、例えば30μm程度以下であってもよい。また、所定寸法の積層セラミックコンデンサ1に所定大きさの中央側サイドマージンs3を確保する必要がある場合であっても、第3方向に沿って見たときの内部電極層6の広い面積を確保することができる。その結果、小型かつ大容量の積層セラミックコンデンサ1を提供することが可能となる。なお、露出領域3acと第1側面9aとの間隔が一定でない場合、露出領域3acと第1側面9aとの間隔の平均値を間隔s3としてよい。また、被覆領域3abと第1側面9aとの間隔が一定でない場合、被覆領域3abと第1側面9aとの間隔の平均値を間隔s4としてよい。 As shown in FIG. 4, the multilayer ceramic capacitor 1 has a distance s3 (also referred to as a center side margin) between the exposed area 3ac of the first outer surface 3aa and the first side surface 9a in the direction perpendicular to the first side surface 9a. , the distance between the covering region 3ab of the first outer surface 3aa and the first side surface 9a (also referred to as an end surface side margin) s4 may be larger. Since the central side margin s3 is relatively large, the mechanical strength of the first outer surface 3aa side of the main body portions 2, 3a, 3b can be increased. As a result, even if an impact is applied to the exposed region 3ac when mounting the multilayer ceramic capacitor 1 on the substrate 10, for example, the occurrence of cracks starting from the exposed region 3ac can be reduced, so the multilayer ceramic capacitor 1 reliability can be improved. The size of the central side margin s3 may be, for example, about 30 μm or less. Furthermore, even if it is necessary to secure a central side margin s3 of a predetermined size for the multilayer ceramic capacitor 1 of a predetermined size, a wide area of the internal electrode layer 6 when viewed along the third direction can be ensured. can do. As a result, it becomes possible to provide a small-sized and large-capacity multilayer ceramic capacitor 1. Note that when the distance between the exposed region 3ac and the first side surface 9a is not constant, the average value of the distance between the exposed region 3ac and the first side surface 9a may be set as the distance s3. Moreover, when the distance between the covering region 3ab and the first side surface 9a is not constant, the average value of the distance between the covering region 3ab and the first side surface 9a may be set as the distance s4.

端面側サイドマージンs4は、第1外部電極4aと第2外部電極4bに接続された内部電極層6とを電気的に絶縁し、第2外部電極4bと第1外部電極4aに接続された内部電極層6とを電気的に絶縁し得る大きさであればよい。端面側サイドマージンs4の大きさは、中央側サイドマージンs3の大きさの5%~80%程度であってもよい。端面側サイドマージンs4の大きさは、例えば1μm程度以上であってもよい。被覆領域3abは外部電極4a,4bによって覆われているため、端面側サイドマージンs4が比較的小さい場合であっても、被覆領域3abを起点とするクラックは発生し難い。 The end side margin s4 electrically insulates the first external electrode 4a and the internal electrode layer 6 connected to the second external electrode 4b, and the internal electrode layer 6 connected to the second external electrode 4b and the first external electrode 4a. It may have any size as long as it can electrically insulate it from the electrode layer 6. The size of the end side margin s4 may be about 5% to 80% of the size of the center side side margin s3. The size of the end side side margin s4 may be, for example, about 1 μm or more. Since the covering region 3ab is covered by the external electrodes 4a and 4b, cracks starting from the covering region 3ab are unlikely to occur even if the end face side side margin s4 is relatively small.

積層セラミックコンデンサ1は、図4に示すように、第1面7aと平行な断面において、第1外側面3aaが少なくとも2つの屈曲部3adを有し、第1外部電極4aおよび第2外部電極4bがそれぞれ2つの屈曲部3adまで延びている構成であってもよい。この構成により、外部電極4a,4bと第1サイドマージン部3aとの接触面積を増加させ、外部電極4a,4bと本体部2,3a,3bとの接続強度を高めることができる。その結果、外部電極4a,4bが本体部2,3a,3bから剥離する虞を低減できるため、積層セラミックコンデンサ1の信頼性を向上させることができる。 As shown in FIG. 4, the multilayer ceramic capacitor 1 has a first outer surface 3aa having at least two bent portions 3ad in a cross section parallel to the first surface 7a, and a first outer electrode 4a and a second outer electrode 4b. may extend to two bent portions 3ad. With this configuration, the contact area between the external electrodes 4a, 4b and the first side margin portion 3a can be increased, and the connection strength between the external electrodes 4a, 4b and the main body portions 2, 3a, 3b can be increased. As a result, the reliability of the multilayer ceramic capacitor 1 can be improved because the possibility that the external electrodes 4a, 4b will peel off from the main body parts 2, 3a, 3b can be reduced.

第1サイドマージン部3aは、2つの屈曲部3adのそれぞれにおいて、第2方向における厚みが、本体部2,3a,3bの端面8a,8b側から本体部2,3a,3bの第1方向における中央側に向かって、厚くなっていてもよい。これにより、第1サイドマージン部3aおよび外部電極4a,4bは、図4に示すように、凹部22を形成することができる。その結果、積層セラミックコンデンサ1を基板10に実装する際、多量の導電性接合材12が積層セラミックコンデンサ1と基板10との間に流れ込んだとしても、余分な導電性接合材12が凹部22に溜まるので、積層セラミックコンデンサ1の第1方向における中央側に流れにくくなる(図10,11参照)。ひいては、第1外部電極4aと第2外部電極4bとが電気的に短絡する虞を低減できるため、積層セラミックコンデンサ1を含む実装構造体の信頼性を向上させることができる。 The first side margin portion 3a has a thickness in the second direction in each of the two bent portions 3ad from the end surfaces 8a, 8b side of the main body portions 2, 3a, 3b in the first direction of the main body portions 2, 3a, 3b. It may become thicker toward the center. Thereby, the first side margin portion 3a and the external electrodes 4a, 4b can form a recess 22, as shown in FIG. As a result, even if a large amount of the conductive bonding material 12 flows between the multilayer ceramic capacitor 1 and the substrate 10 when the multilayer ceramic capacitor 1 is mounted on the substrate 10, the excess conductive bonding material 12 will enter the recess 22. Since it accumulates, it becomes difficult to flow toward the center of the multilayer ceramic capacitor 1 in the first direction (see FIGS. 10 and 11). Furthermore, since the risk of electrical short circuit between the first external electrode 4a and the second external electrode 4b can be reduced, the reliability of the mounting structure including the multilayer ceramic capacitor 1 can be improved.

積層セラミックコンデンサ1は、図5,6に示すように、第1側面9aに垂直な方向における第2電極面42aと露出領域3acとの間隔s5が、第1面7aに垂直な方向における第1電極面41aと第1面7aとの間隔s6より小さい構成であってもよい。言い換えると、積層セラミックコンデンサ1は、外部電極4a,4bの第2部分42の厚みが、外部電極4a,4bの第1部分41の厚みより薄い構成であってもよい。この構成により、積層セラミックコンデンサ1を基板10に実装する際、第1側面9aが基板10の実装面10aに対向するように実装することで(図10,11参照)、外部電極4a,4bが電気的に接続される基板電極11a,11bと内部電極層6との距離を短くすることができる。その結果、積層セラミックコンデンサ1を含む実装構造体の等価直列インダクタンス(Equivalent Series Inductance)を低減することができる。ひいては、基板10の音鳴きを低減するとともに、高周波領域で使用し得る積層セラミックコンデンサ1を提供することができる。なお、第2電極面42aと露出領域3acとの間隔が一定でない場合、第2電極面42aと露出領域3acとの間隔の平均値を間隔s5としてよい。また、第1電極面41aと第1面7aとの間隔が一定でない場合、第1電極面41aと第1面7aとの間隔の平均値を間隔s6としてよい。 As shown in FIGS. 5 and 6, in the multilayer ceramic capacitor 1, the distance s5 between the second electrode surface 42a and the exposed area 3ac in the direction perpendicular to the first side surface 9a is the same as the distance s5 between the second electrode surface 42a and the exposed region 3ac in the direction perpendicular to the first surface 7a. The structure may be smaller than the spacing s6 between the electrode surface 41a and the first surface 7a. In other words, the multilayer ceramic capacitor 1 may have a configuration in which the second portions 42 of the external electrodes 4a, 4b are thinner than the first portions 41 of the external electrodes 4a, 4b. With this configuration, when mounting the multilayer ceramic capacitor 1 on the substrate 10, the external electrodes 4a and 4b are mounted so that the first side surface 9a faces the mounting surface 10a of the substrate 10 (see FIGS. 10 and 11). The distance between the electrically connected substrate electrodes 11a, 11b and the internal electrode layer 6 can be shortened. As a result, the equivalent series inductance of the mounting structure including the multilayer ceramic capacitor 1 can be reduced. As a result, it is possible to provide a multilayer ceramic capacitor 1 that can reduce the noise of the substrate 10 and can be used in a high frequency region. Note that when the distance between the second electrode surface 42a and the exposed region 3ac is not constant, the average value of the distance between the second electrode surface 42a and the exposed region 3ac may be set as the distance s5. Further, when the distance between the first electrode surface 41a and the first surface 7a is not constant, the average value of the distance between the first electrode surface 41a and the first surface 7a may be set as the distance s6.

第2部分42の厚みを第1部分41の厚みより薄くすることで、第1サイドマージン部3aの厚みが一定である場合であっても、間隔s1を間隔s2より小さくすることができる(図2,3参照)。したがって、積層セラミックコンデンサ1の製造におけるサイドマージン部3a,3bを形成する工程を簡単化することができる。 By making the thickness of the second portion 42 thinner than the thickness of the first portion 41, the interval s1 can be made smaller than the interval s2 even when the thickness of the first side margin portion 3a is constant (Fig. (see 2, 3). Therefore, the process of forming the side margin portions 3a, 3b in manufacturing the multilayer ceramic capacitor 1 can be simplified.

次に、積層セラミックコンデンサ1の製造方法の一例について説明する。 Next, an example of a method for manufacturing the multilayer ceramic capacitor 1 will be described.

先ず、誘電体層5の材料として、BaTiO、CaTiO、SrTiO等の誘電体材料またはこれらの混合物を主成分とする粉末を準備し、当該粉末に有機ビヒクルを加えて、セラミックスラリーを調製する。次いで、ドクターブレード法、ダイコーター法等のシート成形法を用いて、セラミックグリーンシート(以下、単に、グリーンシートともいう)13を作製する。グリーンシート13の厚みは、例えば、0.5~10μm程度であってもよい。 First, a powder whose main component is a dielectric material such as BaTiO 3 , CaTiO 3 , SrTiO 3 or a mixture thereof is prepared as a material for the dielectric layer 5, and an organic vehicle is added to the powder to prepare a ceramic slurry. do. Next, a ceramic green sheet (hereinafter also simply referred to as a green sheet) 13 is produced using a sheet forming method such as a doctor blade method or a die coater method. The thickness of the green sheet 13 may be, for example, about 0.5 to 10 μm.

次に、内部電極層6の材料として、Ni、Cu、Ag等の金属材料またはこれらの混合物を主成分とする粉末を用いて、導電性ペーストを調製する。続いて、調整した導電性ペーストを用いて、グリーンシート13の主面上に内部電極層となる電極パターンが印刷されたパターンシート14を形成する。電極パターンの印刷には、例えばスクリーン印刷法、グラビア印刷法等の印刷法を用いることができる。 Next, as the material for the internal electrode layer 6, a conductive paste is prepared using a powder whose main component is a metal material such as Ni, Cu, Ag, or a mixture thereof. Next, using the adjusted conductive paste, a pattern sheet 14 is formed on the main surface of the green sheet 13 with an electrode pattern that will become an internal electrode layer printed thereon. For printing the electrode pattern, a printing method such as a screen printing method or a gravure printing method can be used, for example.

次に、所定枚数積層したグリーンシート13の上に、パターンシート14を所定枚数積層し、さらに、グリーンシート13を所定枚数積層することによって(図7A参照)、仮積層体を作製する。次に、仮積層体を積層方向にプレスして、母積層体15を得る(図7B参照)。仮積層体のプレスは、例えば静水圧プレス装置を用いて行うことができる。母積層体15を仮想分割ライン16に沿って切断し、積層体2となる積層体前駆体2pを作製する(図7C参照)。母積層体15の切断は、例えば押切切断機、ダイシングソウ装置等を用いて行うことができる。なお、積層体前駆体2pは積層体2と同一構造であるため、以下では、積層体前駆体2pについても、主面7a,7b、端面8a,8bおよび側面9a,9b等の用語および参照符号を用いる。 Next, a predetermined number of patterned sheets 14 are stacked on top of the predetermined number of stacked green sheets 13, and then a predetermined number of green sheets 13 are stacked (see FIG. 7A) to produce a temporary laminate. Next, the temporary laminate is pressed in the stacking direction to obtain a mother laminate 15 (see FIG. 7B). The temporary laminate can be pressed using, for example, a hydrostatic press device. The mother laminate 15 is cut along the virtual dividing line 16 to produce a laminate precursor 2p that will become the laminate 2 (see FIG. 7C). The mother laminate 15 can be cut using, for example, a push cutter, a dicing saw device, or the like. Note that since the laminate precursor 2p has the same structure as the laminate 2, terms such as main surfaces 7a, 7b, end surfaces 8a, 8b, side surfaces 9a, 9b, etc. and reference numerals will be used hereinafter also for the laminate precursor 2p. Use.

次に、積層体前駆体2pの側面9a,9bにサイドマージン部3a,3bとなるセラミックグリーンシートを形成する。図8Aは、側面9a,9bにサイドマージン部3a,3bとなるグリーンシートを形成するための装置の構成の一例を示している。積層体前駆体2pは、第2側面9bが、粘着および剥離が可能な支持シート17を介して、第1台座18aの下面に固定されている。第1台座18aに固定されている積層体前駆体2pの下方には、第2台座18bが配置されている。第1台座18aおよび第2台座18bは、第1台座18aの下面と第2台座18bの上面とが略平行となるように配置されている。第2台座18bの上面には、複数の帯状部材19が配置されている。複数の帯状部材19は、積層体前駆体2pの第1面7aに垂直な方向に延びるように配置されている。隣り合う帯状部材19同士の間隔は、積層体前駆体2pの長さ(第1端面8aと第2端面8bとの距離)より短くされている。第2台座18bの上方には、弾性を有する材料で構成された樹脂シート20が複数の帯状部材19を覆うように配置されている。樹脂シート20の上面には、第1サイドマージン部3aとなるグリーンシート21が配置されている。 Next, ceramic green sheets that will become the side margin parts 3a and 3b are formed on the side surfaces 9a and 9b of the laminate precursor 2p. FIG. 8A shows an example of the configuration of an apparatus for forming green sheets that will become side margin portions 3a and 3b on side surfaces 9a and 9b. The second side surface 9b of the laminate precursor 2p is fixed to the lower surface of the first pedestal 18a via an adhesive and removable support sheet 17. A second pedestal 18b is arranged below the laminate precursor 2p fixed to the first pedestal 18a. The first pedestal 18a and the second pedestal 18b are arranged such that the lower surface of the first pedestal 18a and the upper surface of the second pedestal 18b are substantially parallel. A plurality of band-like members 19 are arranged on the upper surface of the second pedestal 18b. The plurality of strip members 19 are arranged so as to extend in a direction perpendicular to the first surface 7a of the laminate precursor 2p. The interval between adjacent strip members 19 is shorter than the length of the laminate precursor 2p (the distance between the first end surface 8a and the second end surface 8b). A resin sheet 20 made of an elastic material is arranged above the second pedestal 18b so as to cover the plurality of band-shaped members 19. A green sheet 21 serving as the first side margin portion 3a is arranged on the upper surface of the resin sheet 20.

先ず、図8Bに示すように、第1台座18aを下方に移動させ、積層体前駆体2pをグリーンシート21に押圧することで、第1側面9aにグリーンシート21を圧着させる。その際、積層体前駆体2pを、樹脂シート20が第2台座18bと複数の帯状部材とによって形成されたストライプ状段差の形状に応じて変形する程度の押圧力で押圧する。これにより、第1側面9aに圧着されるグリーンシート21を、長さ方向(図9Bにおける左右方向)における中央側の厚みが端面側の厚みより厚いグリーンシート21とすることができる。 First, as shown in FIG. 8B, the first pedestal 18a is moved downward and the laminate precursor 2p is pressed against the green sheet 21, thereby pressing the green sheet 21 onto the first side surface 9a. At this time, the laminate precursor 2p is pressed with such a pressing force that the resin sheet 20 is deformed according to the shape of the striped steps formed by the second pedestal 18b and the plurality of strip members. Thereby, the green sheet 21 that is pressure-bonded to the first side surface 9a can be made so that the thickness of the center side in the length direction (left-right direction in FIG. 9B) is thicker than the thickness of the end surface side.

次に、図8Cに示すように、積層体前駆体2pの第1側面9aにグリーンシート21が圧着された状態で、第1台座18aを上方に移動させる。グリーンシート21における第1側面9aに接触していない部分は樹脂シート20上に残るため、第1側面9aに第1サイドマージン部3aとなるグリーンシート21を形成することができる。同様にして、第2側面9bに第2サイドマージン部3bとなるグリーンシート21を形成することができ、本体部2,3a,3bとなる本体部前駆体を作製することができる。 Next, as shown in FIG. 8C, the first pedestal 18a is moved upward with the green sheet 21 being pressed onto the first side surface 9a of the laminate precursor 2p. Since the portion of the green sheet 21 that is not in contact with the first side surface 9a remains on the resin sheet 20, the green sheet 21 that becomes the first side margin portion 3a can be formed on the first side surface 9a. Similarly, the green sheet 21 that will become the second side margin part 3b can be formed on the second side surface 9b, and the main body precursor that will become the main body parts 2, 3a, and 3b can be produced.

次に、本体部前駆体に、大気雰囲気、不活性ガス雰囲気または還元雰囲気で、大気圧または減圧で脱脂処理を行った後、還元雰囲気で焼成する。焼成温度は、例えば1100℃~1300℃程度であってよい。続いて、焼成後の本体部前駆体に窒素雰囲気で再酸化処理を行う。再酸化処理後の本体部前駆体を研磨粉、研磨メディア等が入ったポットの中に入れて回転させて研磨することによって、本体部前駆体の角およびバリを取り除き、図9に示すような本体部2,3a,3bを得る。得られた本体部2,3a,3bに外部電極4a,4bを形成することによって、積層セラミックコンデンサ1を製造することができる。 Next, the main body precursor is degreased in an air atmosphere, an inert gas atmosphere, or a reducing atmosphere at atmospheric pressure or reduced pressure, and then fired in a reducing atmosphere. The firing temperature may be, for example, about 1100°C to 1300°C. Subsequently, the fired main body precursor is subjected to reoxidation treatment in a nitrogen atmosphere. After the re-oxidation treatment, the main body precursor is placed in a pot containing polishing powder, polishing media, etc., and rotated and polished to remove corners and burrs, resulting in a product as shown in Figure 9. The main body parts 2, 3a, 3b are obtained. The multilayer ceramic capacitor 1 can be manufactured by forming external electrodes 4a, 4b on the obtained main body parts 2, 3a, 3b.

積層セラミックコンデンサ1は、前述したように、外部電極4a,4bの第2部分42の厚みが、外部電極4a,4bの第1部分41の厚みより薄い構成であってもよい(図5,6参照)。このような積層セラミックコンデンサ1は、以下のようにして製造することができる。 As described above, the multilayer ceramic capacitor 1 may have a configuration in which the second portion 42 of the external electrodes 4a, 4b is thinner than the first portion 41 of the external electrodes 4a, 4b (see FIGS. 5 and 6). reference). Such a multilayer ceramic capacitor 1 can be manufactured as follows.

先ず、本体部2,3a,3bを上記方法と同様の方法で作製する。なお、サイドマージン部3a,3bは、中央側サイドマージンs3が端面側サイドマージンs4より大きくてもよく(図4参照)、中央側サイドマージンs3と端面側サイドマージンs4とが同じ大きさであってもよい。言い換えれば、側面9a,9bにサイドマージン部3a,3bとなるセラミックグリーンシート21を形成する際、図9Aに示した構成の装置を用いてもよく、複数の帯状部材19が配置されておらず、第2台座18bの上面に樹脂シート20を介してセラミックグリーンシート21が配置されている構成の装置を用いてもよい。 First, the main body portions 2, 3a, and 3b are manufactured by a method similar to the above method. In addition, in the side margin parts 3a and 3b, the center side margin s3 may be larger than the end side side margin s4 (see FIG. 4), and the center side side margin s3 and the end side side margin s4 may be the same size. It's okay. In other words, when forming the ceramic green sheets 21 that will become the side margin parts 3a and 3b on the side surfaces 9a and 9b, the apparatus having the configuration shown in FIG. 9A may be used, and the plurality of strip members 19 are not arranged. , an apparatus may be used in which a ceramic green sheet 21 is disposed on the upper surface of the second pedestal 18b with a resin sheet 20 interposed therebetween.

次に、下地層43となる導電性ペーストを調製し、調製した導電性ペーストを本体部2,3a,3bにおける第1端面8a寄りの部位および第2端面8b寄りの部位に一定の厚みで塗布する。続いて、第1外側面3aaに塗布された導電性ペーストにブロット処理を施す。ブロット処理は、第1外側面3aaに塗布された導電性ペーストをプレートに押し付けた後引き離すことによって、第1外側面3aaに塗布された導電性ペーストの一部を除去する(拭い取る)処理である。導電性ペーストが塗布された本体部2,3a,3bを焼成し、下地層43を形成した後、外層44を形成することによって、第2部分42の厚みが第1部分41の厚みより薄い外部電極4a,4bを形成することができる。 Next, a conductive paste that will become the base layer 43 is prepared, and the prepared conductive paste is applied to a portion of the main body portions 2, 3a, 3b near the first end surface 8a and a portion near the second end surface 8b with a constant thickness. do. Subsequently, the conductive paste applied to the first outer surface 3aa is subjected to a blot process. The blot process is a process of removing (wiping off) a part of the conductive paste applied to the first outer surface 3aa by pressing the conductive paste applied to the first outer surface 3aa and then pulling it away. be. After firing the main body parts 2, 3a, 3b coated with the conductive paste and forming the base layer 43, the outer layer 44 is formed, so that the thickness of the second part 42 is thinner than the thickness of the first part 41. Electrodes 4a and 4b can be formed.

次に、本開示の実装構造体について説明する。 Next, the mounting structure of the present disclosure will be described.

本実施形態の実装構造体100は、図10,11に示すように、積層セラミックコンデンサ1および基板10を備える。基板10は、実装面10aを有している。実装面10aには、第1基板電極11aおよび第2基板電極11bが位置している。第1基板電極11aおよび第2基板電極11bには、第1外部電極4aおよび第2外部電極4bがそれぞれ電気的に接続される。実装面10aには、積層セラミックコンデンサ1と電気的に接続される電気回路が位置していてもよい。 The mounting structure 100 of this embodiment includes a multilayer ceramic capacitor 1 and a substrate 10, as shown in FIGS. The substrate 10 has a mounting surface 10a. A first substrate electrode 11a and a second substrate electrode 11b are located on the mounting surface 10a. A first external electrode 4a and a second external electrode 4b are electrically connected to the first substrate electrode 11a and the second substrate electrode 11b, respectively. An electric circuit electrically connected to the multilayer ceramic capacitor 1 may be located on the mounting surface 10a.

積層セラミックコンデンサ1は、第1側面9aが実装面10aに対向するように、実装面10aに実装されている。第1外部電極4aおよび第2外部電極4bは、導電性接合材12を介して、第1基板電極11aおよび第2基板電極11bにそれぞれ接合されている。導電性接合材12としては、はんだ、ろう材等を用いることができる。 Multilayer ceramic capacitor 1 is mounted on mounting surface 10a such that first side surface 9a faces mounting surface 10a. The first external electrode 4a and the second external electrode 4b are bonded to the first substrate electrode 11a and the second substrate electrode 11b, respectively, via the conductive bonding material 12. As the conductive bonding material 12, solder, brazing material, etc. can be used.

実装構造体100は、積層セラミックコンデンサ1と実装面10aとの間隔が小さいため、積層セラミックコンデンサ1の駆動時の基板10の音鳴きを低減することができる。 In the mounting structure 100, since the distance between the multilayer ceramic capacitor 1 and the mounting surface 10a is small, the noise of the substrate 10 when the multilayer ceramic capacitor 1 is driven can be reduced.

以上、本開示の実施形態について詳細に説明したが、本開示は上述の実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲内において、種々の変更、改良等が可能である。 Although the embodiments of the present disclosure have been described in detail above, the present disclosure is not limited to the above-described embodiments, and various changes and improvements can be made without departing from the gist of the present disclosure. be.

本開示の積層セラミックコンデンサおよび実装構造体は、以下の構成(1)~(6)の態様で実施可能である。 The multilayer ceramic capacitor and mounting structure of the present disclosure can be implemented in the following configurations (1) to (6).

(1)誘電体層と内部電極層とが交互に積層されてなる略直方体状の積層体であって、互いに対向する第1面および第2面、互いに対向する第1側面および第2側面、ならびに、互いに対向する第1端面および第2端面を有する積層体と、
前記第1側面に位置し、前記第1側面側とは反対側の第1外側面を有する第1サイドマージン部と、
前記第2側面に位置し、前記第2側面側とは反対側の第2外側面を有する第2サイドマージン部と、
前記第1端面から、前記第1面、前記第2面、前記第1外側面および前記第2外側面にかけて位置する第1外部電極と、
前記第2端面から、前記第1面、前記第2面、前記第1外側面および前記第2外側面にかけて位置する第2外部電極と、を含み、
前記第1外部電極および前記第2外部電極は、前記内部電極層のそれぞれ異なる内部電極層に接続され、
前記第1外部電極および前記第2外部電極はそれぞれ、前記第1面に位置する第1部分と、前記第1外側面に位置する第2部分とを有し、
前記第1部分は、前記第1面側とは反対側の第1電極面を有し、
前記第2部分は、前記第1外側面側とは反対側の第2電極面を有し、
前記第1外側面は、前記第2部分で覆われた被覆領域と、前記第2部分で覆われていない露出領域とを有し、
前記第1側面に垂直な方向における前記第2電極面と前記露出領域との間隔が、前記第1面に垂直な方向における前記第1電極面と前記第1面との間隔より小さい、積層セラミックコンデンサ。
(1) A substantially rectangular laminate in which dielectric layers and internal electrode layers are alternately stacked, a first surface and a second surface facing each other, a first side surface and a second side surface facing each other, and a laminate having a first end face and a second end face facing each other,
a first side margin portion located on the first side surface and having a first outer surface opposite to the first side surface side;
a second side margin portion located on the second side surface and having a second outer surface opposite to the second side surface side;
a first external electrode located from the first end surface to the first surface, the second surface, the first outer surface, and the second outer surface;
a second external electrode located from the second end surface to the first surface, the second surface, the first outer surface, and the second outer surface;
The first external electrode and the second external electrode are connected to different internal electrode layers of the internal electrode layer,
The first external electrode and the second external electrode each have a first portion located on the first surface and a second portion located on the first outer surface,
The first portion has a first electrode surface opposite to the first surface side,
The second portion has a second electrode surface opposite to the first outer surface side,
The first outer surface has a covered region covered with the second portion and an exposed region not covered with the second portion,
A multilayer ceramic, wherein a distance between the second electrode surface and the exposed region in a direction perpendicular to the first side surface is smaller than a distance between the first electrode surface and the first surface in the direction perpendicular to the first surface. capacitor.

(2)前記第1側面は、前記積層セラミックコンデンサが基板に実装される際、前記基板に対向するように位置付けられる、上記(1)に記載の積層セラミックコンデンサ。 (2) The multilayer ceramic capacitor according to (1) above, wherein the first side surface is positioned to face the substrate when the multilayer ceramic capacitor is mounted on the substrate.

(3)前記第1側面に垂直な方向において、前記露出領域と前記第1側面との間隔が、前記被覆領域と前記第1側面との間隔より大きい、上記(1)または(2)に記載の積層セラミックコンデンサ。 (3) According to (1) or (2) above, the distance between the exposed region and the first side surface is larger than the distance between the covered region and the first side surface in a direction perpendicular to the first side surface. multilayer ceramic capacitor.

(4)前記第1外側面は、2つの屈曲部を有しており、前記第1外部電極および前記第2外部電極はそれぞれ、前記2つの屈曲部まで延びている、上記(3)に記載の積層セラミックコンデンサ。 (4) The first outer surface has two bent parts, and the first external electrode and the second external electrode each extend to the two bent parts. multilayer ceramic capacitor.

(5)前記第1側面に垂直な方向における前記第2電極面と前記被覆領域との間隔が、前記第1面に垂直な方向における前記第1電極面と前記第1面との間隔より小さい、上記(1)~(4)のいずれかに記載の積層セラミックコンデンサ。 (5) The distance between the second electrode surface and the covered area in the direction perpendicular to the first side surface is smaller than the distance between the first electrode surface and the first surface in the direction perpendicular to the first surface. , the multilayer ceramic capacitor according to any one of (1) to (4) above.

(6)上記(1)~(5)のいずれかに記載の積層セラミックコンデンサと、
実装面を有する基板と、を含み、
前記積層セラミックコンデンサは、前記第1側面が前記実装面に対向するように、前記基板に実装されている、実装構造体。
(6) the multilayer ceramic capacitor according to any one of (1) to (5) above;
A board having a mounting surface;
The multilayer ceramic capacitor is a mounting structure mounted on the substrate so that the first side faces the mounting surface.

1 積層セラミックコンデンサ
2 積層体
2p 積層体前駆体
3a 第1サイドマージン部
3a サイドマージン部
3aa 第1外側面
3ab 被覆領域
3ac 露出領域
3ad 屈曲部
3b 第2サイドマージン部
3ba 第2外側面
4a 第1外部電極
4b 第2外部電極
41 第1部分
41a 第1電極面
42 第2部分
42a 第2電極面
43 第1層(下地層)
44 第2層(外層)
5 誘電体層
6 内部電極層
7a 第1面
7b 第2面
8a 第1端面
8b 第2端面
9a 第1側面
9b 第2側面
10 基板
10a 実装面
11a 第1基板電極
11b 第2基板電極
12 導電性接合材
13 セラミックグリーンシート
14 パターンシート
15 母積層体
16 仮想分割ライン
17 支持シート
18a 第1台座
18b 第2台座
19 帯状部材
20 樹脂シート
21 セラミックグリーンシート
22 凹部
100 実装構造体
1 Multilayer Ceramic Capacitor 2 Laminate 2p Laminate Precursor 3a First Side Margin Part 3a Side Margin Part 3aa First Outer Surface 3ab Covered Area 3ac Exposed Area 3ad Bent Part 3b Second Side Margin Part 3ba Second Outer Side 4a First External electrode 4b Second external electrode 41 First portion 41a First electrode surface 42 Second portion 42a Second electrode surface 43 First layer (base layer)
44 Second layer (outer layer)
5 Dielectric layer 6 Internal electrode layer 7a First surface 7b Second surface 8a First end surface 8b Second end surface 9a First side surface 9b Second side surface 10 Substrate 10a Mounting surface 11a First substrate electrode 11b Second substrate electrode 12 Conductivity Bonding material 13 Ceramic green sheet 14 Pattern sheet 15 Mother laminate 16 Virtual dividing line 17 Support sheet 18a First pedestal 18b Second pedestal 19 Band member 20 Resin sheet 21 Ceramic green sheet 22 Recess 100 Mounting structure

Claims (6)

誘電体層と内部電極層とが交互に積層されてなる略直方体状の積層体であって、互いに対向する第1面および第2面、互いに対向する第1側面および第2側面、ならびに、互いに対向する第1端面および第2端面を有する積層体と、
前記第1側面に位置し、前記第1側面側とは反対側の第1外側面を有する第1サイドマージン部と、
前記第2側面に位置し、前記第2側面側とは反対側の第2外側面を有する第2サイドマージン部と、
前記第1端面から、前記第1面、前記第2面、前記第1外側面および前記第2外側面にかけて位置する第1外部電極と、
前記第2端面から、前記第1面、前記第2面、前記第1外側面および前記第2外側面にかけて位置する第2外部電極と、を含み、
前記第1外部電極および前記第2外部電極は、前記内部電極層のそれぞれ異なる内部電極層に接続され、
前記第1外部電極および前記第2外部電極はそれぞれ、前記第1面に位置する第1部分と、前記第1外側面に位置する第2部分とを有し、
前記第1部分は、前記第1面側とは反対側の第1電極面を有し、
前記第2部分は、前記第1外側面側とは反対側の第2電極面を有し、
前記第1外側面は、前記第2部分で覆われた被覆領域と、前記第2部分で覆われていない露出領域とを有し、
前記第1側面に垂直な方向における前記第2電極面と前記露出領域との間隔が、前記第1面に垂直な方向における前記第1電極面と前記第1面との間隔より小さい、積層セラミックコンデンサ。
A substantially rectangular laminate in which dielectric layers and internal electrode layers are alternately laminated, the first and second surfaces facing each other, the first and second side surfaces facing each other, and the first and second sides facing each other. a laminate having a first end face and a second end face facing each other;
a first side margin portion located on the first side surface and having a first outer surface opposite to the first side surface side;
a second side margin portion located on the second side surface and having a second outer surface opposite to the second side surface side;
a first external electrode located from the first end surface to the first surface, the second surface, the first outer surface, and the second outer surface;
a second external electrode located from the second end surface to the first surface, the second surface, the first outer surface, and the second outer surface;
The first external electrode and the second external electrode are connected to different internal electrode layers of the internal electrode layer,
The first external electrode and the second external electrode each have a first portion located on the first surface and a second portion located on the first outer surface,
The first portion has a first electrode surface opposite to the first surface side,
The second portion has a second electrode surface opposite to the first outer surface side,
The first outer surface has a covered region covered with the second portion and an exposed region not covered with the second portion,
A multilayer ceramic, wherein the distance between the second electrode surface and the exposed region in the direction perpendicular to the first side surface is smaller than the distance between the first electrode surface and the first surface in the direction perpendicular to the first surface. capacitor.
前記第1側面は、前記積層セラミックコンデンサが基板に実装される際、前記基板に対向するように位置付けられる、請求項1に記載の積層セラミックコンデンサ。 The multilayer ceramic capacitor according to claim 1, wherein the first side surface is positioned to face the substrate when the multilayer ceramic capacitor is mounted on the substrate. 前記第1側面に垂直な方向において、前記露出領域と前記第1側面との間隔が、前記被覆領域と前記第1側面との間隔より大きい、請求項1または2に記載の積層セラミックコンデンサ。 3. The multilayer ceramic capacitor according to claim 1, wherein a distance between the exposed region and the first side surface is larger than a distance between the covered region and the first side surface in a direction perpendicular to the first side surface. 前記第1外側面は、2つの屈曲部を有しており、前記第1外部電極および前記第2外部電極はそれぞれ、前記2つの屈曲部まで延びている、請求項3に記載の積層セラミックコンデンサ。 The multilayer ceramic capacitor according to claim 3, wherein the first outer surface has two bent portions, and the first external electrode and the second external electrode each extend to the two bent portions. . 前記第1側面に垂直な方向における前記第2電極面と前記被覆領域との間隔が、前記第1面に垂直な方向における前記第1電極面と前記第1面との間隔より小さい、請求項1または2に記載の積層セラミックコンデンサ。 A distance between the second electrode surface and the covering region in a direction perpendicular to the first side surface is smaller than a distance between the first electrode surface and the first surface in a direction perpendicular to the first surface. 2. The multilayer ceramic capacitor according to 1 or 2. 請求項1に記載の積層セラミックコンデンサと、
実装面を有する基板と、を含み、
前記積層セラミックコンデンサは、前記第1側面が前記実装面に対向するように、前記基板に実装されている、実装構造体。
The multilayer ceramic capacitor according to claim 1,
A board having a mounting surface;
The multilayer ceramic capacitor is a mounting structure mounted on the substrate so that the first side faces the mounting surface.
JP2022138690A 2022-08-31 2022-08-31 Multilayer ceramic capacitors and mounting structures Pending JP2024034458A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022138690A JP2024034458A (en) 2022-08-31 2022-08-31 Multilayer ceramic capacitors and mounting structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022138690A JP2024034458A (en) 2022-08-31 2022-08-31 Multilayer ceramic capacitors and mounting structures

Publications (1)

Publication Number Publication Date
JP2024034458A true JP2024034458A (en) 2024-03-13

Family

ID=90194578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022138690A Pending JP2024034458A (en) 2022-08-31 2022-08-31 Multilayer ceramic capacitors and mounting structures

Country Status (1)

Country Link
JP (1) JP2024034458A (en)

Similar Documents

Publication Publication Date Title
JP7136427B2 (en) Laminated ceramic electronic component and its mounting board
JP6351159B2 (en) Multilayer ceramic electronic component, its mounting substrate, and manufacturing method
KR101251022B1 (en) Ceramic electronic component
CN108288544B (en) Multilayer ceramic capacitor and board mounted with the same
KR101736721B1 (en) Multi layer ceramic electronic component
US20170047168A1 (en) Multilayer ceramic capacitor and board for mounting of the same
US11848162B2 (en) Multilayer ceramic electronic component with metal terminals for high withstand voltage and reduced mounting area
US11170937B2 (en) Multilayer ceramic electronic component
JP6962305B2 (en) Multilayer ceramic electronic components
JP2014187216A (en) Method of manufacturing multilayer ceramic capacitor
JP2014229867A (en) Ceramic electronic component
JP2023052903A (en) Multilayer ceramic electronic component
JP6483400B2 (en) Multilayer capacitor and mounting structure
JP2020043272A (en) Multilayer ceramic capacitor and circuit board
JP5725678B2 (en) Multilayer ceramic electronic component, its manufacturing method and its mounting substrate
JP2012009556A (en) Ceramic electronic component and method of manufacturing the same
JP7331622B2 (en) multilayer ceramic electronic components
JP7089426B2 (en) Laminated ceramic electronic components, manufacturing method of laminated ceramic electronic components, and boards with built-in electronic components
JP2024034458A (en) Multilayer ceramic capacitors and mounting structures
JP2020021930A (en) Multilayer ceramic electronic component
JP2004289085A (en) Thin film laminated electronic component and its manufacturing method
JP3064556B2 (en) Chip type electronic components
JP2000315617A (en) Manufacture of laminated ceramic electronic parts
TWI436389B (en) Electronic Parts
WO2024070607A1 (en) Method for manufacturing laminated ceramic electronic component and laminated ceramic electronic component