JP2024034324A - 実数拡張情報処理装置及び方法 - Google Patents

Abstract

【課題】１か０かの論理ビットで構成されるデジタル情報に基づいて情報処理することによる情報損失を減少或いは無くし、一般のデジタル回路の情報伝達速度を超える装置及び方法を提供する。【解決手段】実数拡張情報処理装置１ａは、粒子検出センサー５１により出力されたアナログ電圧信号から時系列データ１０を取得する時系列データ取得部２ａと時系列データ１０に対して少なくとも１つの情報処理を実行する情報処理部２０ａとを備える。粒子検出センサー５１は、粒子発生源から発生した粒子が衝突する際に蛍光で発光するシンチレータ５２とシンチレータ５２で発光した光を電子に変換し増幅する光電子増倍管５３とを備える。時系列データ取得部２ａは、シンチレータ５２への粒子入射により光電子増倍管５３から出力された電流パルスをアナログ電圧信号に変換して伝送する伝送線３と伝送線３から送られてきたアナログ電圧信号をデジタル化するデジタイザ４とを備える。【選択図】図３

Description

本発明は、実数拡張情報処理装置及び方法に関する。

デジタル方式の情報、信号処理では、情報は１か０かの２値のみを取る。この情報を１つ、記録する単位が１ビットである。この２値の１ビットで、情報を伝達するためには時間方向に２進数の桁を並べるシリアル化の方法（図１３（A）参照）、及び、空間方向に２進数の桁を並列するパラレル化の方法（図１３（B））が採用されていた。図１３（A）、（B）では、数字の３（２進数で０１１）を伝達する例が記載されている。

また、ビット情報は、論理和、論理積を電子回路で実現する事ができ、それぞれＡＮＤ回路、ＯＲ回路と呼ばれている。これらの回路が大規模なデジタル回路の要素となるものである。従来のＡＮＤ回路、ＯＲ回路は、１か０かの論理ビットで構成される２つの２値信号（０又は１）に対して、図１３(Ｃ)、図１３（Ｄ）に示されるように、次の演算を実行する。

しかし、図１４に示されるように、２値信号を用いることによるデジタル化時の情報損失、並びに、パラレル化によるバス密度の限界、シリアル化による処理遅延といった問題が生じ得る。

以下、デジタル化時の情報損失について、粒子計数装置を例にして説明する（非特許文献１参照）。
上記のような演算を利用した従来の粒子計数装置は、粒子の入射により信号を出力するセンサーと、センサーの出力信号と基準となる閾値信号とを比較して粒子の入射の有無を示す２値信号（０又は１）をパルス出力するコンパレータ回路と、出力された２値信号（０又は１）の各パルスから各パルス幅内で粒子１個が入射したか否かを判定する判定回路とを備える。

従来の粒子計数装置では、コンパレータ回路は、パルスを処理するために一定の処理時間を要するため、この処理中に次の信号が来ても処理が出来ず、切り捨ててしまう、所謂デッドタイム（不感時間）と呼ばれる時間が存在する（図１５参照）。例えば、処理時間が１００ｎｓだとすると、１／１００ｎｓ～１０ＭＨｚが処理可能な繰り返し頻度となり、これ以上、繰り返し周期の高い入力情報は扱う事ができない。

また、従来の粒子計数装置では、コンパレータ回路の信号パルス幅以下のきわめて短時間の間に高頻度で複数の粒子がセンサーに入射する場合、上記論理和に基づく計数方法のため、１パルス幅内に入射した粒子が１つの場合と２つ以上の場合とを区別することができず（パイルアップ）、いずれも１つとしか数えられない「数え落とし」が発生する（図１５参照）。これが生じる程の高頻度では、コンパレータ回路を用いたデジタル回路では入射パルス数の情報を取得する事はもはやできず、信号パルス幅１０ｎｓの例では、図１６（Ａ）に示す粒子入射頻度１／１０ｎｓ＝１００ＭＨｚが限界である。図１６（Ｂ）、（Ｃ）に示されるように、頻度が１ＧＨｚ，１０ＧＨｚのようにさらに増大するにつれてパイルアップ量も増大していく。

一方で、図１６（Ｂ）、（Ｃ）に例示された１ＧＨｚを優に超える超高頻度の計測が必要になる場合が多々ある。既存技術でこれを克服するには、センサーの面積を小さくして入射頻度を下げる事、また、パルスの幅が小さくなるようなデバイスを用いる事、デッドタイムの小さな高速信号処理系を構築する事が求められる。いずれも大規模なシステムとなるだけでなく、既に技術的に達成可能な上限を遥かに超えるニーズが発生している。すなわち、既存技術の、デジタル回路を用いた計数回路は頻度上限がニーズを全く満たしていない状況である。

K M Kojima et al 2014 J. Phys.: Conf. Ser. 551 012063

本発明は、上記事実に鑑みてなされたもので、１か０かの論理ビットで構成されるデジタル情報に基づいて情報処理することによる情報損失を減少或いは無くす装置及び方法を提供することをその目的とする。

また、本発明は、一般のデジタル回路の情報伝達速度を超える装置及び方法を提供することをさらなる目的とする。

上記課題を解決するため本発明の実数拡張情報処理装置は、アナログ信号の振幅値又は該振幅値をｎ進数化（ｎ＞２）した値を振幅方向に有する、少なくとも１つの時系列データを取得する時系列データ取得部と、取得した前記時系列データの振幅値を２値化することなく該時系列データに対して少なくとも１つの情報処理を実行する情報処理部と、を備えて構成したものである。

好ましくは、前記時系列データは、アナログ電圧信号である。例えば、前記アナログ電圧信号は、粒子検出センサーから出力されたものであり、前記情報処理部の前記情報処理は、前記時系列データに基づいて前記粒子検出センサーにより検出された粒子の個数を計数する計数処理である。

好ましくは、前記時系列データ取得部は、前記アナログ電圧信号をＡＤ変換して前記情報処理部に出力するデジタイザを備える。
本発明の別の態様では、前記時系列データは、少なくとも２つのアナログ電圧信号であり、前記情報処理部は、前記情報処理として前記少なくとも２つのアナログ電圧信号同士を乗算する少なくとも１つの論理積回路、前記情報処理として前記少なくとも２つのアナログ電圧信号同士を加算する少なくとも１つの論理和回路、及び、前記少なくとも１つの論理積回路と前記少なくとも１つの論理和回路との組み合わせのうちいずれかを備える。

例えば、前記少なくとも２つのアナログ電圧信号は、少なくとも２つのセンサーから各々出力された信号である。前記時系列データ取得部は、センサーから出力されたアナログ信号を前記時系列データとして伝送する伝送線を備えていてもよい。

別の態様に係る前記時系列データ取得部は、デジタル情報をアナログ信号へとＤＡ変換するＤＡコンバータを備え、前記ＤＡコンバータにより変換されたアナログ信号を時系列データとして前記情報処理部に出力する。

例えば、前記論理積回路は、アナログ乗算器であり、前記論理和回路は、アナログ加算器で構成することができる。
本発明の応用例の一つでは、前記時系列データは、２つの粒子検出センサーから各々出力された２つのアナログ電圧信号であり、前記論理積回路は、前記２つのアナログ電圧信号を乗算し、前記情報処理部は、前記論理積回路の乗算結果に基づいて前記２つの粒子検出センサーにより同時に検出される２つの粒子の同時計数確率を演算する。

好ましくは、前記振幅値が処理可能な最大電圧を超える場合、前記時系列データ取得部は、前記時系列データをシリアル化及びパラレル化の少なくともいずれかで表現する。この場合、前記情報処理部は、シリアル化及びパラレル化の少なくともいずれかで表現された前記時系列データを元の振幅値に換算し、換算されたデータを用いて前記情報処理を実行する。

本発明のさらに別の態様に係る実数拡張情報処理方法は、アナログ信号の振幅値又は該振幅値をｎ進数化（ｎ＞２）した値を振幅方向に有する、少なくとも１つの時系列データを取得し、取得した前記時系列データの振幅値を２値化することなく該時系列データに対して少なくとも１つの情報処理を実行する、各工程を備えて構成したものである。

図１は、本発明の基本構成に係る実数拡張情報処理装置の概略図である。 図２は、本発明の実数拡張情報処理装置の時系列データを説明するための図であって、図２（Ａ）は、振幅方向がアナログ実数値である時系列データ、図２（Ｂ）は、振幅方向がｎ進数化（ｎ＞２）した値である時系列データ、図２（Ｃ）は、従来技術と対比した本発明の時系列データの概略を各々示す。 図３は、粒子計数装置に適用される、本発明の第１の実施形態に係る実数拡張情報処理装置の概略図である。 図４は、情報処理として論理積演算を実行する、本発明の第２の実施形態に係る実数拡張情報処理装置の概略図である。 図５は、情報処理として論理和演算を実行する、本発明の第３の実施形態に係る実数拡張情報処理装置の概略図である。 図６は、図４に示す第２の実施形態において論理積演算を行うアナログ乗算器の概略図である。 図７は、図５に示す第３の実施形態において論理和演算を行うアナログ加算器の概略図である。 図８は、第２及び第３の実施形態を拡張した情報処理として論理積演算及び論理和演算を実行する、本発明の第４の実施形態に係る実数拡張情報処理装置の概略図である。 図９は、上記各実施形態に係る実数拡張情報処理装置の入力情報を変更した、本発明の第５の実施形態に係る実数拡張情報処理装置の概略図である。 図１０は、図３に示す第１の実施形態に係る実数拡張情報処理装置（粒子計数装置）において１０ＭＨｚの計数率で測定された時間に対する電圧変化を示す時系列データの一例（実際のデータ）である。 図１１は、図３に示す第１の実施形態に係る実数拡張情報処理装置（粒子計数装置）において１０ＭＨｚの計数率で取得された、ミュー粒子の崩壊を示す崩壊曲線のグラフである。 図１２は、図４に示す第２の実施形態に係る実数拡張情報処理装置の論理積演算の結果を示すグラフである。 図１３は、従来技術の２値信号を説明する図であって、図１３（Ａ）は、シリアル化された信号、図１３（Ｂ）は、パラレル化された信号、図１３（Ｃ）は、２値信号でのＡＮＤ回路の入出力信号、図１３（Ｄ）は、２値信号でのＯＲ回路の入出力信号を各々示す。 図１４は、従来技術のアナログ情報の処理回路を示す概略図である。 図１５は、従来技術で問題となる、センサーから出力されたアナログ情報のパイルアップ、並びに、デジタル論理信号でのデッドタイムを説明するための図である。 図１６は、パイルアップを説明するため高頻度における信号シミュレーション結果を示すグラフであり、図１６（Ａ）は、１００ＭＨｚの頻度、図１６（Ｂ）は、１ＧＨｚの頻度、図１６（Ｃ）は、１０ＧＨｚの頻度での結果を各々示す。

以下、図面を参照して本発明を説明する。
＜本発明の基本構成＞
図１には、本発明の基本構成に係る実数拡張情報処理装置１が示されている。実数拡張情報処理装置１は、少なくとも１つの時系列データ１０を取得する時系列データ取得部２と、該時系列データ１０に対して少なくとも１つの情報処理を実行する情報処理部２０と、を備えている。時系列データ取得部２は、センサー５０から出力されたアナログ信号から時系列データを取得するが、本発明は、アナログ信号の供給源としてセンサーに限定するものではない。

次に、時系列データ取得部２により取得される時系列データ１０の内容について図２を用いて説明する。
図２（Ａ）には時系列データ１０の一例が示されている。図２（Ａ）の時系列データ１０は、アナログ信号の振幅値、すなわち実数値を振幅方向に有する時系列データとなる。このアナログ信号は、センサー５０から直接出力されたアナログ電圧信号そのものであってもよく、当該アナログ信号の電圧を増圧若しくは減圧或いはフィルタリングしたものであってもよい。従って、従来技術において論理ビットのパルスが１（例えば基準電圧５Ｖ）か０（０Ｖ）かの振幅値であるのに対して、図２（Ａ）の時系列データ１０の振幅値は、例えば、３．２Ｖや０．５Ｖのような値を取り得る。

情報処理部２０は、時系列データ１０の振幅値を２値化することなく該時系列データに対して少なくとも１つの情報処理を実行する。情報処理部２０は、この情報処理のため、最終段階で時系列データ１０のアナログ電圧信号を多ビットでＡＤ変換する図示しないＡＤコンバータ（ＡＤＣ）を備えることができる。このＡＤコンバータ（ＡＤＣ）のビット数に応じて時系列データ１０の振幅方向の電圧に格納させる情報量を増やすことができる。これによって、非常に短い時間内で多数の粒子がセンサー５０に入射してパイルアップが生じたとしても２値化を行わないため、時系列データ１０の電圧振幅値において粒子の個数情報が失われず、情報処理部２０において、入射粒子を数え落とすことなく正確な個数を検出することが可能となる。

図２（Ｂ）には時系列データ１０の別の例が示されている。図２（Ｂ）の時系列データ１０は、アナログ信号の振幅値をｎ進数化（ｎ＞２）した値を振幅方向に有する時系列データとなる。この時系列データ１０は、例えばセンサー５０から出力されたアナログ電圧信号の振幅をｎ進数（n＞２）の整数値、例えば３（Ｖ）で表したものである。図２（Ｂ）の時系列データ１０は、元の情報がアナログ電圧信号の場合は、後述するようにデジタイザ（図３）を用いて生成することができ、元の情報がｎビット（２値）のデジタル情報であれば、これをＤＡ変換することによって求めることができる（図９参照）。

時系列データ１０の振幅値が処理可能な最大電圧を超える場合、このオーバーフローの発生を予測して、必要に応じて情報単位を複数用意し、複数の情報単位から１つの電圧振幅（図２（Ｂ）の１つの振幅）を表すことができる。時系列データ取得部２は、複数の情報単位を、図２（Ｃ）の従来技術と同様に、時間方向に並べるか（シリアル化）、或いは、空間方向に並べる（パラレル化）ことができる。シリアル化及びパラレル化の両方を用いることもできる。情報処理部２は、シリアル化又はパラレル化された時系列データを元の振幅値に換算し、換算されたデータを用いて情報処理を実行することができる。

図２（Ａ）に示すアナログ電圧信号においても、シリアル化及びパラレル化の少なくともいずれかを適用することが可能である。例えば、アナログ電圧信号の全電圧が適用される抵抗を直列に接続された複数の分割抵抗とし、各分割抵抗にかかる電圧の組でアナログ電圧信号の１つの電圧振幅を表現し、この電圧の組を時間方向及び空間方向に並べることでシリアル化及びパラレル化のいずれも可能となる。

図２（Ｃ）には、本発明の時系列データ１０と従来技術の２値ビットのパルス列とが対比されて示されている。図２（Ｃ）に示されるように、従来技術では、１か０かの論理ビットを用いているため、通信速度を上げるためには、クロック周波数をより高くしてパルス幅を時間方向に圧縮するか、空間方向にバスを複数の伝送線へと拡張して並列化する方法が取られていた。しかし、パラレル化によるバス密度の限界、シリアル化による処理遅延といった問題を生じさせていた。

これに対して、本発明では、電圧を実数又はｎ進数（ｎ＞２）に拡張して振幅方向に情報を持たせているので、情報の損失が実質的に生じないだけでなく、情報の伝達速度を向上させることができる。また、本発明においても、上述したようにシリアル化及びパラレル化の少なくともいずれかが可能であるが、振幅方向にも情報を拡張しているので、従来技術ほど問題にはならず、バス密度の限界や処理遅延を生じさせることなく大量のデータを高速に処理することができる。

以上のように本発明では、情報を２値化させる事なく、入力信号（電圧）である時系列データをそのまま情報として用いる。センサーに何らかの入力があれば、出力電流が発生する。つまり、出力電流は、センサーへの入力の情報を持っている。従来技術では、確実に粒子がセンサーに入射したことをコンパレータ回路で判定させて１か０かを決定した上でその到達時刻や数を計測する。これに対して、本発明では、コンパレータ回路を用いず、入力電圧をそのまま記録し、電圧の高い値が観測された時刻には、センサーに何らかの入力があった事の信ぴょう性が高いと判断する。すなわち、本発明では、電圧を真度（Trueness）を有する情報として扱う。

真度を有する情報は、従来技術の１か０かの空間を実数空間（２以上の整数含む）に拡張したものである。本発明の実数拡張情報処理装置１の情報処理部２０は、例えば、実数空間に拡張した時系列データが１Ｖ以上の値を有すれば、何%の信頼性でセンサーに何らかの入力があった（粒子検出センサーの場合は粒子がセンサーに入射した）、入射した粒子は何個かなどの判断を行う。このため、情報処理部２０は、時系列データに基づいて正確な定量的判断を行うためのデータベース（例えば、電圧と粒子数との関係を示すテーブルや信頼度を算出するための統計データ）を備えていてもよい。

本発明は、以下の（１）及び（２）を組み合わせた点が特徴となる。
（１）情報を担った入力信号（電圧）を時系列データとして取得する
（２）取得した時系列データを真度を有する情報として解釈して適切に解析する
特徴（１）は高速の現象に対してはサンプリングレートの高いハードウェアが必要となる。
＜本発明の第１の実施形態＞
図３には、図１に示される実数拡張情報処理装置１を粒子計数装置に適用した、第１の実施形態に係る実数拡張情報処理装置１ａが示されている。

実数拡張情報処理装置１ａは、粒子検出センサー５１により出力されたアナログ電圧信号から時系列データ１０を取得する時系列データ取得部２ａと、該時系列データ１０に対して少なくとも１つの情報処理を実行する情報処理部２０ａと、を備えている。

粒子検出センサー５１は、放射性同位元素などの粒子発生源から発生した粒子が衝突する際に蛍光で発光するシンチレータ５２と、シンチレータ５２で発光した光を光電効果により電子に変換し増幅する光電子増倍管５３とを備えている。

時系列データ取得部２ａは、シンチレータ５２への粒子入射により光電子増倍管５３から出力された電流パルスをアナログ電圧信号に変換して伝送する伝送線３と、伝送線３から送られてきたアナログ電圧信号をデジタル化するデジタイザ４と、を備えている。デジタイザ４は、アナログ電圧信号をデジタル化するため、例えば、多段に分割された分割抵抗と、アナログ電圧信号により該分割抵抗の各々にかかる電圧と基準電圧とを比較するため段毎に各々設置された、多数の並列に並べられたコンパレータ回路とを備えている。デジタイザ４は、アナログ電圧信号をサンプリング周波数でサンプリングし、各段のコンパレータ回路により、各段の分割抵抗にかかる電圧と基準電圧とをサンプリング周期内の短時間で同時に比較することによりアナログ電圧信号を基準電圧の整数倍の値（図２（Ｂ）参照）に順次変換する。サンプリング毎に変換されたデータは、時系列データ１０を構成する。デジタイザの原理はフラッシュＡＤコンバータと同様であり、サンプリング周波数も１ＧＨｚ近くが可能である。

情報処理部２０ａは、パーソナルコンピュータ（PC）２１で実現することができる。パーソナルコンピュータ（ＰＣ）２１が、２進法のビット単位で演算処理を行う通常のＰＣの場合には、振幅値がｎ進数化（ｎ＞２）した整数値である時系列データ１０を処理させるために、その振幅値が１ビット（２値）より多いビット数、例えば２進数の１４ビットや１６ビットの時系列データに変換する。この変換は、デジタイザ４の内部に設けられたエンコーダで行われてもよく、或いは、パーソナルコンピュータ（ＰＣ）２１自体により実行されてもよい。いずれにしても時系列データは０か１かの２値のパルス列ではないため、情報の喪失を事実上無くすか或いは軽減することができる。

図３の装置１ａにより実際に取得された時系列データ１０の一例を図１０に示す。同図によれば、シンチレータ５３の発光の減衰時間が支配的な要因となって、信号が消えるまでに１０ｎｓ程度の時間を要していることが分かる。現在、実用化されている処理回路ではデッドタイムが１００ｎｓ程度存在する。このデッドタイムは、カスタムＩＣ（ＡＳＩＣ（Application Specific Integrated Circuit））によるアナログ波形処理、プログラム可能な論理回路デバイス（ＦＰＧＡ（Field Programmable Gate Array））によるハードウェアデジタル処理でもこれ以上は速くならないと考えられる。従って、デッドタイムが存在する１つのコンパレータ回路で粒子入射を判断する従来技術では、図１０の事象は記録されることなく、デッドタイムと重なった情報はそのまま捨てられる。

さらに粒子入射の頻度が高くなる場合には、図１６（Ａ）～（Ｃ）に示されるようなパイルアップが発生する。従来技術では、パイルアップが発生した部分についてコンパレータ回路の出力は１パルス分しか発生しないため、重なった２番目以降の入力の情報は捨てられる。特に、パイルアップが多数重なって常に０ではないセンサー出力電圧が発生する状況では、全くデジタルパルスが発行されないという深刻な状況となる。以上のようにパイルアップとデッドタイムが計数率の技術的上限を与えている。

第１の実施形態に係る実数拡張情報処理装置１ａによれば、コンパレータ回路で粒子の到来を１か０かの２値で判定させる事なく、アナログ電圧信号から取得された時系列データ（図１０の例）に基づいて情報処理部２０ａが粒子の計数処理を行っている。すなわち、時系列データを真度を有する情報と解釈し直す。短時間内の到来粒子の数に応じて時系列データの電圧振幅値が増大するため、パイルアップやデッドタイムの影響を受けることなく正確な計数処理を行うことができる。

上記とは別の応用例として、指数関数的に粒子到来の頻度が減少する現象を考える。例えば、ある短い寿命で壊変する放射性同位元素を図３の放射線源とする場合である。従来技術の測定では、崩壊時に放出される放射線をコンパレータ回路で判定し、その到来時刻をタイムデジタイザ（ＴＤＣ：Time to Digital Converter）を用いてデジタル化された時刻情報として記録する。タイムデジタイザの記録は、到来時刻が事象毎に並んだデータとなる。例えば、このデータから寿命という情報を求めたければ、このデータを時間を区切って度数分布表を作成し、度数分布図すなわちヒストグラムを作ればよい。これが崩壊頻度に比例した指数関数になる事から、その形状から寿命を決定できる。

しかし、上記従来の方式は、前述のデッドタイムとパイルアップで適用可能な頻度の上限がある。前述の例の通りであれば、１０ＭＨｚ程度以上は不可能であり、放射能に直せば１０ＭＢｑ以上の強い線源の計測が出来ない事を意味する。情報通信で言えば、１秒間に１Ｍパルス以上を扱う事が出来ないのであるから、情報のレートとして１Ｍｂｉｔ／ｓ=１／８Ｍｂｙｔｅ／ｓが上限という事になる。現実の情報通信機器は当然、もっと転送速度が速いが、これは元のデジタルパルスの幅を極めて狭く出来た事と、複数の伝送線をバス化し並列にした効果、そして処理を待たずに次の信号を順次受け付けて処理するパイプライン処理の結果である。デジタイザはフラッシュＡＤコンバータ（ＦＡＤＣ）に対しまさにこれをやった結果の製品である。しかし、センサー出力の処理の様に、デジタルパルスの幅を狭める事の出来ない場合の方がむしろ一般的である。発光時間の短いシンチレータ、ＭＣＰなどの動作速度の速い光センサーなどでそれがある程度出来たとしても、そこが限界であり、現状のデータ通信速度を上げるにはよりパルス幅の狭い、即ち同期回路であればクロック周波数を上げる、並列数を増やす、という方法しかなく、それはコストが高いだけでなく技術的に不可能に近づいている。

本発明のポイントは、寿命などの統計的な情報を最終的に得るのであれば、粒子１つ１つの到来時刻は中間で使用されるに過ぎない不必要な情報であると判断し、最終的にヒストグラムに情報を整理するのであれば、最初からヒストグラムの情報を取ればよい、という技術思想である。最終的に取得すべき情報が「時間に対する崩壊率」のヒストグラムであれば、崩壊率は信号数、つまりセンサー出力に比例するから、結局「時間に対する電圧」のヒストグラム、すなわち、時系列データ１０を記録すればよい。横軸は単純な時間でよく、パルスを判定する必要もない。

図１１に、図３の装置１ａを用いて、寿命が約２μｓで陽電子を放出して崩壊するミュー粒子を測定して得られた時系列データ１０のグラフを示す。積算された電圧値が時間の関数として、まさしく指数関数で減衰しており、正しい計測ができている事が分かる。従って、図３に示す情報処理部２０ａ（ＰＣ２１）は、図１１の時系列データの形状からミュー粒子の寿命を演算結果として出力することが可能となる。

図１１の測定では、最大で１１ＭＨｚ程度の計数率であった。これは従来技術としては限界に達しつつある高頻度であるが、本発明技術の結果はまだ全くパイルアップをしておらず、また、デッドタイムが存在しない事からまだその１００倍程度、即ち１ＧＨｚ程度は処理可能である。もし、パイルアップが生じていれば、図１１の高頻度領域で電圧値が直線からずれて飽和が見られるはずである。

上記１ＧＨｚ程度の上限であるが、これが原理的な上限ではなくデジタイザが観測する電圧の最大値をパイルアップによって信号電圧が超えてしまうことに起因している。これは、電圧を下げる事で解決可能であるので、センサーの印可電圧を下げる事、短絡抵抗を抵抗分割して低電圧化する事、減衰器を用いて低電圧化する事、また、微分回路を用いて寿命成分を抑制して興味のある周波数成分を取り出す事（信号が振動する計測の場合など）、などで容易に克服可能である。
＜本発明の第２の実施形態＞
図４には、第２の実施形態に係る実数拡張情報処理装置１ｂが示されている。第２の実施形態は、情報処理部が実行する情報処理の一つとして論理積演算を行うものである。なお、上記実施形態と同様の構成については同様の参照番号を附して詳細な説明を省略する。

実数拡張情報処理装置１ｂは、時系列データ１０として、２つのセンサー５４、５５から各々出力されたアナログ電圧信号V₁,V₂を取得する時系列データ取得部２ｂと、２つの時系列データ１０（V₁,V₂）に対して少なくとも１つの情報処理を実行する情報処理部２０ｂと、を備えている。

時系列データ取得部２ｂは、２つのセンサー５４、５５から各々出力されたアナログ電圧信号V₁,V₂を時系列データ１０として各々伝送する２本の伝送線３ｂ、３ｂを備えている。

情報処理部２０ｂは、２本の伝送線３ｂ、３ｂから伝送されてきた２つのアナログ電圧信号V₁,V₂に対して論理積演算（V₁×V₂）を行う論理積回路５と、論理積回路５のアナログ演算結果をＡＤ変換するＡＤコンバータ２２と、デジタルデータに変換された時系列データに基づいて所定の情報処理を実行するパーソナルコンピュータ（ＰＣ）２１とを備えている。

図６に示されるように、論理積回路５は、実数に拡張された２つのアナログ電圧信号V₁,V₂を乗算するアナログ乗算器として実現することができる。論理積回路５による乗算は以下の通りである。

V₁×V₂＝V₁V₂，V₁×０＝０
これに対して、従来技術の論理積回路は、次の演算を実行している。
１×１＝１，１×０＝０
従来技術の論理積結果も１か０かの値しか取り得ない。第２の実施形態に係る実数拡張情報処理装置１ｂでは、論理積回路５の演算結果も、真度を有する実数に拡張されたアナログ情報であるので、情報損失を抑えた情報処理を実行することが可能となる。

図４に示した第２の実施形態は、１つの論理積回路５を備えていたが、本発明はこの例に限定されるものではなく、複数の論理積回路５を備えていてもよい。これによって、様々な演算処理を実行することができる。また、センサーの個数も２個に限定するものではなく、３個以上のセンサーを用いてもよい。さらに、１個のセンサーでもよく、１個のセンサーから出力されたアナログ電圧信号から２以上の異なるアナログ電圧信号を作り出し、これらのアナログ電圧信号を論理積回路５に入力することもできる。
＜本発明の第３の実施形態＞
図５には、第３の実施形態に係る実数拡張情報処理装置１ｃが示されている。第３の実施形態は、情報処理部が実行する情報処理の一つとして論理和演算を行うものである。なお、上記実施形態と同様の構成については同様の参照番号を附して詳細な説明を省略する。

実数拡張情報処理装置１ｃは、時系列データ１０として、２つのセンサー５４、５５から各々出力されたアナログ電圧信号V₁,V₂を取得する時系列データ取得部２ｃと、２つの時系列データ１０（V₁,V₂）に対して少なくとも１つの情報処理を実行する情報処理部２０ｃと、を備えている。

時系列データ取得部２ｃは、２つのセンサー５４、５５から各々出力されたアナログ電圧信号V₁,V₂を時系列データ１０として各々伝送する２本の伝送線３ｃ、３ｃを備えている。

情報処理部２０ｃは、２本の伝送線３ｃ、３ｃから伝送されてきた２つのアナログ電圧信号V₁,V₂に対して論理和演算（V₁＋V₂）を行う論理和回路６と、論理和回路６のアナログ演算結果をＡＤ変換するＡＤコンバータ２２と、デジタルデータに変換された時系列データに基づいて所定の情報処理を実行するパーソナルコンピュータ（PC）２１とを備えている。

図７に示されるように、論理和回路６は、実数に拡張された２つのアナログ電圧信号V₁,V₂を加算するアナログ加算器として実現することができる。論理和回路６による加算は以下の通りである。

V₁＋V₂＝V₁＋V₂, V₁＋０＝V₁
これに対して、従来技術の論理和回路は、次の演算を実行している。
１＋１＝１，１＋０＝１
従来技術の論理積結果も１か０かの値しか取り得ない。１＋１＝１と１＋０＝１との結果が同じになることがパイルアップが問題となる原因となっている。

第３の実施形態に係る実数拡張情報処理装置１ｃでは、論理和回路６の演算結果も、真度を有する実数に拡張されたアナログ情報であるので、情報損失を抑えた情報処理を実行することが可能となる。

図５に示した第３の実施形態は、１つの論理和回路６を備えていたが、本発明はこの例に限定されるものではなく、複数の論理和回路６を備えていてもよい。これによって、様々な演算処理を実行することができる。また、センサーの個数も２個に限定するものではなく、３個以上のセンサーを用いてもよい。さらに、１個のセンサーでもよく、１個のセンサーから出力されたアナログ電圧信号から２以上の異なるアナログ電圧信号を作り出し、これらのアナログ電圧信号を論理和回路６に入力することもできる。
＜本発明の第４の実施形態＞
図８には、第４の実施形態に係る実数拡張情報処理装置１ｄが示されている。第４の実施形態は、情報処理部が実行する情報処理の一つとして論理積演算と論理和演算との組み合わせを行うものである。なお、上記実施形態と同様の構成については同様の参照番号を附して詳細な説明を省略する。

実数拡張情報処理装置１ｃは、時系列データ１０として、２以上のセンサー５４、５５、．．．から各々出力されたアナログ電圧信号V₁,V₂,…取得する時系列データ取得部２dと、２以上の時系列データ１０（V₁,V₂,…）に対して少なくとも１つの情報処理を実行する情報処理部２０ｄと、を備えている。

時系列データ取得部２ｄは、２以上のセンサー５４、５５，．．．から各々出力されたアナログ電圧信号V₁,V₂,…を時系列データ１０として各々伝送する２本以上の伝送線３ｄを備えている。

情報処理部２０ｄは、２本以上の伝送線３ｄ、３ｄから伝送されてきた２以上のアナログ電圧信号に対してアナログ演算を行う演算部７と、演算部７のアナログ演算結果をＡＤ変換するＡＤコンバータ２２と、デジタルデータに変換された時系列データに基づいて所定の情報処理を実行するパーソナルコンピュータ（ＰＣ）２１とを備えている。演算部７は、図6に示した少なくとも１つの論理積回路５と図７に示した少なくとも１つの論理積回路６とを備え、論理積演算と論理和演算とを組み合わせたアナログ演算を実行する。

第４の実施形態に係る実数拡張情報処理装置１ｄでは、演算部７の演算結果も、真度を有する実数に拡張されたアナログ情報であるので、情報損失を抑えた情報処理を実行することが可能となる。

図８に示した第４の実施形態は、２個以上のセンサーを備えていたが、本発明はこの例に限定されるものではなく、１個のセンサーでもよく、１個のセンサーから出力されたアナログ電圧信号から２以上の異なるアナログ電圧信号を作り出し、これらのアナログ電圧信号を演算部７に入力することもできる。
＜本発明の第５の実施形態＞
上記各実施形態では、センサーから出力されたアナログ電圧信号から時系列データ１０を取得していたが、本発明は、この例に限定されるものでない。図９には、センサー出力を直接には用いない第５の実施形態に係る実数拡張情報処理装置１ｅが示されている。なお、上記実施形態と同様の構成については同様の参照番号を附して詳細な説明を省略する。

実数拡張情報処理装置１ｅは、時系列データ取得部２ｅと、時系列データ１０に対して少なくとも１つの情報処理を実行する情報処理部２０ｅと、を備えている。時系列データ取得部２eは、デジタル情報６０をアナログ信号にＤＡ変換するＤＡコンバータ６１と、ＤＡ変換されたアナログ信号を時系列データ１０として伝送する伝送線３ｅとを備えている。デジタル情報６０がnビット（２値）で表されている場合、これをＤＡ変換したアナログ信号として図２（Ｂ）に示す整数値の電圧振幅を有する時系列データ１０を生成することができる。

ＤＡコンバータ６１及び伝送線３ｅを複数用意して各々異なる複数の時系列データ１０を情報処理部２０ｅに送ることもできる。情報処理部２０ｅは、上記各実施形態の情報処理部を採用することが可能である。

以上が、本発明の基本構成を含めた各実施形態であるが、本発明は上記例に限定されるものではなく、本発明の範囲において任意好適に変更可能である。

本実施例は、図４に示す第２の実施形態に係る実数拡張情報処理装置１ｂをミュー粒子を測定するために構成したものである。
実数拡張情報処理装置１ｂの２つのセンサー５４，５５として、図３に示すシンチレータ５２及び光電子増倍管５３とを備えるセンサーが選択され、ミュー粒子が測定された。

２つのセンサー５４，５５に到来するミュー粒子の頻度Ｎ_１、Ｎ_２それぞれは共にミュー粒子の寿命Ｔ＝２μｓの指数関数で減衰する。すなわち、頻度Ｎ_１、Ｎ_２は次式によって表される。

ここで、ｔは時間、Ｎ_１ ^０、Ｎ_２ ^０は、ｔ＝０における初期頻度である。
前述の図１１に示すようにセンサー５４，５５の出力信号から取得された時系列データの電圧は、時間の経過とともに指数関数的に減少しており、（１）式、（２）式を裏付けている。すなわち、時系列データの電圧は、頻度Ｎ_１、Ｎ_２に対応している。

同じ１つの粒子が２つのセンサー５４，５５を同時に通過する事象は無視できるため、２つのセンサー５４，５５により異なる粒子を偶然に同時に計数する偶然同時計数の確率は（１）式のＮ_１、（２）式のＮ_２との乗算結果となり、次式によって表される。

（３）式によれば、偶然同時計数の確率は、Ｔ／２＝１μｓで指数関数的に減少する。よって、論理積回路５の乗算結果の電圧も（３）式に対応してＴ／２＝１μｓで指数関数的に減少することが予想される。

図１２に、２つのセンサー５４，５５の出力信号から取得された時系列データに対して論理積回路５によって実際になされた論理積の結果が示されている。図１２に示されているように、論理積結果である電圧が、ほぼＴ／２＝１μｓで指数関数的に減少しており、（３）式による予想を裏付けている。

以上の通り、偶然同時計数の確率が実数拡張論理積、すなわち電圧の乗算を取る事で正しく測定出来ている事が確認できた。
従って、本実施例に係る情報処理部２０ｂのＰＣ２１は、図１２の結果から偶然同時計数の確率を演算し、出力することができる。

１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ 実数拡張情報処理装置
２，２ａ，２ｂ，２ｃ，２ｄ，２ｅ 時系列データ取得部
３，３ｂ，３ｃ，３ｄ，３ｅ 伝送線
４ デジタイザ
５ 論理積回路
６ 論理和回路
７ 演算部
１０ 時系列データ
２０，２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅ 情報処理部
２１ パーソナルコンピュータ（ＰＣ）
２２ ＡＤコンバータ
５０ センサー
５１ 粒子検出センサー
５２ シンチレータ
５３ 光電子増倍管
５４，５５ センサー
６０ デジタル情報
６１ ＤＡコンバータ

Claims (13)

1. 実数拡張情報処理装置であって、
   アナログ信号の振幅値又は該振幅値をｎ進数化（ｎ＞２）した値を振幅方向に有する、少なくとも１つの時系列データを取得する時系列データ取得部と、
   取得した前記時系列データの振幅値を２値化することなく該時系列データに対して少なくとも１つの情報処理を実行する情報処理部と、
   を備える、実数拡張情報処理装置。
2. 前記時系列データは、アナログ電圧信号である、請求項１に記載の実数拡張情報処理装置。
3. 前記アナログ電圧信号は、粒子検出センサーから出力されたものであり、
   前記情報処理部の前記情報処理は、前記時系列データに基づいて前記粒子検出センサーにより検出された粒子の個数を計数する計数処理である、請求項２に記載の実数拡張情報処理装置。
4. 前記時系列データ取得部は、前記アナログ電圧信号をＡＤ変換して前記情報処理部に出力するデジタイザを備える、請求項２に記載の実数拡張情報処理装置。
5. 前記時系列データは、少なくとも２つのアナログ電圧信号であり、
   前記情報処理部は、
   前記情報処理として前記少なくとも２つのアナログ電圧信号同士を乗算する少なくとも１つの論理積回路、
   前記情報処理として前記少なくとも２つのアナログ電圧信号同士を加算する少なくとも１つの論理和回路、及び、
   前記少なくとも１つの論理積回路と前記少なくとも１つの論理和回路との組み合わせ
   のうちいずれかを備える、請求項１に記載の実数拡張情報処理装置。
6. 前記少なくとも２つのアナログ電圧信号は、少なくとも２つのセンサーから各々出力された信号である、請求項５に記載の実数拡張情報処理装置。
7. 前記時系列データ取得部は、センサーから出力されたアナログ信号を前記時系列データとして伝送する伝送線を備える、請求項１に記載の実数拡張情報処理装置。
8. 前記時系列データ取得部は、デジタル情報をアナログ信号へとＤＡ変換するＤＡコンバータを備え、
   前記ＤＡコンバータにより変換されたアナログ信号を時系列データとして前記情報処理部に出力する、請求項１に記載の実数拡張情報処理装置。
9. 前記論理積回路は、アナログ乗算器であり、前記論理和回路は、アナログ加算器である、請求項５に記載の実数拡張情報処理装置。
10. 前記時系列データは、２つの粒子検出センサーから各々出力された２つのアナログ電圧信号であり、
    前記論理積回路は、前記２つのアナログ電圧信号を乗算し、
    前記情報処理部は、前記論理積回路の乗算結果に基づいて前記２つの粒子検出センサーにより同時に検出される２つの粒子の同時計数確率を演算する、請求項５に記載の実数拡張情報処理装置。
11. 前記振幅値が処理可能な最大電圧を超える場合、
    前記時系列データ取得部は、前記時系列データをシリアル化及びパラレル化の少なくともいずれかで表現する、
    請求項１に記載の実数拡張情報処理装置。
12. 前記情報処理部は、シリアル化及びパラレル化の少なくともいずれかで表現された前記時系列データを元の振幅値に換算し、換算されたデータを用いて前記情報処理を実行する請求項１１に記載の実数拡張情報処理装置。
13. 実数拡張情報処理方法であって、
    アナログ信号の振幅値又は該振幅値をｎ進数化（ｎ＞２）した値を振幅方向に有する、少なくとも１つの時系列データを取得し、
    取得した前記時系列データの振幅値を２値化することなく該時系列データに対して少なくとも１つの情報処理を実行する、
    各工程を備える、実数拡張情報処理方法。
    

Images