JP2024025721A - 表示装置 - Google Patents

Abstract

【課題】高速に駆動する表示装置を提供する。【解決手段】複数の画素、第１の信号線、第２の信号線、走査線及び絶縁層を有し、第１の信号線は、絶縁層を間に挟んで、第２の信号線と重畳する領域を有し、複数の画素のそれぞれは、第１のトランジスタ及び第２のトランジスタを有し、第１の信号線は、第１の画素を含む一列に属する画素のそれぞれにおいて、第１のトランジスタのソース及びドレインの一方として機能し、第１の画素において、第１のトランジスタは、第１の半導体層を有し、第１の半導体層は、絶縁層が有する第１開口における側壁と接する領域を有し、第２の信号線は、第１の画素を含む一行に属する画素のそれぞれにおいて、第２のトランジスタのソース及びドレインの一方として機能する表示装置である。【選択図】図９

Description

本発明の一態様は、表示装置、半導体装置、表示モジュール、及び電子機器に関する。本発明の一態様は、表示装置の作製方法、及び半導体装置の作製方法に関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本発明の一態様の技術分野として、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置（例えば、タッチセンサ）、入出力装置（例えば、タッチパネル）、それらの駆動方法、又はそれらの製造方法を一例として挙げることができる。

トランジスタを有する半導体装置は、表示装置及び電子機器に広く適用されており、半導体装置の高集積化、及び高速化が求められている。例えば、高精細な表示装置に半導体装置を適用する場合、高集積の半導体装置が求められる。トランジスタの集積度を高める手段の一つとして、微細なサイズのトランジスタの開発が進められている。

近年、仮想現実（ＶＲ：Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）、拡張現実（ＡＲ：Ａｕｇｍｅｎｔｅｄ Ｒｅａｌｉｔｙ）、代替現実（ＳＲ：Ｓｕｂｓｔｉｔｕｔｉｏｎａｌ Ｒｅａｌｉｔｙ）、又は複合現実（ＭＲ：Ｍｉｘｅｄ Ｒｅａｌｉｔｙ）に適用可能な表示装置が求められている。ＶＲ、ＡＲ、ＳＲ、及びＭＲは総称してＸＲ（Ｅｘｔｅｎｄｅｄ Ｒｅａｌｉｔｙ）とも呼ばれる。ＸＲ向けの表示装置は、現実感、及び没入感を高めるために、精細度の高いこと、及び色再現性の高いことが望まれている。当該表示装置に適用可能なものとして、例えば、液晶表示装置、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の発光素子を備える発光装置等が挙げられる。

特許文献１には、有機ＥＬ素子（有機ＥＬデバイスともいう。）を用いた、ＶＲ向けの表示装置が開示されている。

国際公開第２０１８／０８７６２５号

表示装置を高精細化し、単位面積当たりの画素の個数が多い場合、例えば所望のフレーム周波数で表示を行うために、表示装置をより高速に駆動させることが好ましい。

そこで、本発明の一態様は、高速に駆動する表示装置、及びその作製方法を提供することを課題の１つとする。又は、本発明の一態様は、高精細な表示装置、及びその作製方法を提供することを課題の１つとする。又は、本発明の一態様は、微細なサイズのトランジスタを有する表示装置、及びその作製方法を提供することを課題の１つとする。又は、本発明の一態様は、オン電流の大きいトランジスタを有する表示装置、及びその作製方法を提供することを課題の１つとする。又は、本発明の一態様は、電気特性の良好な表示装置、及びその作製方法を提供することを課題の１つとする。又は、本発明の一態様は、新規な半導体装置、及びその作製方法を提供することを課題の１つとする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項等の記載から抽出することが可能である。

（１）本発明の一態様は、複数の行と複数の列を有するマトリクス状に配置された複数の画素と、第１の信号線と、第２の信号線と、走査線と、絶縁層と、を有し、第１の信号線は、絶縁層を間に挟んで、第２の信号線と重畳する領域を有し、複数の画素のそれぞれは、第１のトランジスタと、第２のトランジスタと、を有し、第１の信号線は、第１の画素を含む一列に属する画素のそれぞれにおいて、第１のトランジスタのソース及びドレインの一方として機能し、第１の画素において、第１のトランジスタは、第１の半導体層と、第１の導電層と、第１の半導体層上のゲート絶縁層と、を有し、第１の導電層は、第１のトランジスタのソース及びドレインの他方として機能し、第１の半導体層は、絶縁層が有する第１開口における側壁と接する領域と、第１の信号線の上面と接し、かつ、前記第１開口と平面視において重畳する領域と、第１の導電層の上面と接する領域と、を有し、走査線は、ゲート絶縁層を間に挟んで第１の半導体層と重畳する領域を有し、走査線は、第１のトランジスタのゲートとして機能し、第２の信号線は、第１の画素を含む一行に属する画素のそれぞれにおいて、第２のトランジスタのソース及びドレインの一方として機能し、絶縁層は、第１の信号線上に位置し、第２の信号線及び第１の導電層は、絶縁層上に位置する表示装置である。

（２）上記（１）に示す構成において、第１の画素における第２のトランジスタは、第２の導電層と、第２の半導体層と、を有し、第２の導電層は、第２のトランジスタのソース及びドレインの他方として機能し、第２の半導体層は、絶縁層が有する第２開口における側壁と接する領域と、第２の導電層の上面と接し、かつ、前記第２開口と平面視において重畳する領域と、第２の信号線の上面と接する領域と、を有し、絶縁層は、第２の導電層上に位置することができる。

（３）本発明の一態様は、複数の行と複数の列を有するマトリクス状に配置された複数の画素と、第１の信号線と、第２の信号線と、走査線と、絶縁層と、を有し、第１の信号線は、絶縁層を間に挟んで、第２の信号線と重畳する領域を有し、複数の画素のそれぞれは、第１のトランジスタと、第２のトランジスタと、を有し、第１の信号線は、第１の画素を含む一列に属する画素のそれぞれにおいて、第１のトランジスタのソース及びドレインの一方として機能し、第１の画素において、第１のトランジスタは、第１の半導体層と、第１の導電層と、第１の半導体層上のゲート絶縁層と、を有し、第１の導電層は、第１のトランジスタのソース及びドレインの他方として機能し、第１の半導体層は、絶縁層が有する第１開口における側壁と接する領域と、第１の信号線の上面と接する領域と、第１の導電層の上面と接し、かつ、第１開口と平面視において重畳する領域と、を有し、走査線は、ゲート絶縁層を間に挟んで第１の半導体層と重畳する領域を有し、走査線は、第１のトランジスタのゲートとして機能し、第２の信号線は、第１の画素を含む一行に属する画素のそれぞれにおいて、第２のトランジスタのソース及びドレインの一方として機能し、絶縁層は、第２の信号線及び第１の導電層上に位置し、第１の信号線は、絶縁層上に位置する表示装置である。

（４）上記（３）に示す構成において、第１の画素における第２のトランジスタは、第２の導電層と、第２の半導体層と、を有し、第２の導電層は、第２のトランジスタのソース及びドレインの他方として機能し、第２の半導体層は、絶縁層が有する第２開口における側壁と接する領域と、第２の導電層の上面と接する領域と、第２の信号線の上面と接し、かつ、第２開口と平面視において重畳する領域と、を有し、第２の導電層は、絶縁層上に位置することができる。

（５）上記（１）、（３）に示す構成において、第１の導電層と、第２の信号線とは、同じ材料を用いて構成することができる。

（６）上記（２）、（４）に示す構成において、第１の導電層と、第２の信号線とは、同じ材料を用いて構成することができ、第２の導電層と、第１の信号線とは、同じ材料を用いて構成することができる。

（７）上記（１）乃至（４）に示す構成において、複数の画素のそれぞれにおいて、第２のトランジスタのゲートと、第１のトランジスタのソース及びドレインの一方は、電気的に接続されてもよい。

（８）本発明の一態様は、ｍ行ｎ列のマトリクス状に配置された複数の画素（ｍは２以上の整数、ｎは２以上の整数）と、ｍ本の走査線と、ｎ本の信号線と、ｍ本の電流供給線と、絶縁層と、を有し、ｎ本の信号線のそれぞれは、絶縁層を間に挟んでｍ本の電流供給線のそれぞれと重畳する領域を有し、複数の画素のそれぞれは、第１のトランジスタと、第２のトランジスタと、を有し、第ｈの走査線（ｈは１以上ｍ以下の整数）は、第ｈ行の画素のそれぞれが有する第１のトランジスタのゲートとして機能し、第ｋの信号線（ｋは１以上ｎ以下の整数）は、第ｋ列の画素のそれぞれが有する第１のトランジスタのソース及びドレインの一方として機能し、第ｈの電流供給線（ｈは１以上ｍ以下の整数）は、第ｈ行の画素のそれぞれが有する第２のトランジスタのソース及びドレインの一方として機能し、第ｋ列の画素のそれぞれにおいて、第１のトランジスタは第１の半導体層を有し、第１の半導体層は、絶縁層が有する開口における側壁と接する第１領域と、第ｋの信号線の上面と接する第２領域と、を有する表示装置である。

（９）上記（８）に示す構成において、第ｈの電流供給線と、第ｈの走査線とは、概略平行に配置される領域を有する場合において、第ｈの電流供給線と第ｈの走査線の間のスペースの幅は、第ｈの電流供給線の配線幅よりも狭い領域を有することができる。

（１０）上記（８）に示す構成において、ｈが３以上ｍ以下であり、第（ｈ－１）の電流供給線と、第ｈの走査線とは、概略平行に配置される領域を有する場合において、第（ｈ－１）の電流供給線と第ｈの走査線の間のスペースの幅は、第（ｈ－１）の電流供給線の配線幅よりも狭い領域を有することができる。

（１１）上記（８）乃至（１０）のいずれか一に示す構成において、ｎ本の信号線のそれぞれにおいて、ｍ本の電流供給線のそれぞれと重畳する領域は、絶縁層の上方に位置することができる。

（１２）上記（８）乃至（１０）のいずれか一に示す構成において、ｎ本の信号線のそれぞれにおいて、ｍ本の電流供給線のそれぞれと重畳する領域は、絶縁層の下方に位置することができる。

本発明の一態様により、高速に駆動する表示装置、及びその作製方法を提供できる。又は、本発明の一態様により、高精細な表示装置、及びその作製方法を提供できる。又は、本発明の一態様により、微細なサイズのトランジスタを有する表示装置、及びその作製方法を提供できる。又は、本発明の一態様により、オン電流の大きいトランジスタを有する表示装置、及びその作製方法を提供できる。又は、本発明の一態様により、電気特性の良好な表示装置、及びその作製方法を提供できる。又は、本発明の一態様により、新規な半導体装置、及びその作製方法を提供できる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。明細書、図面、請求項の記載から、これら以外の効果を抽出することが可能である。

図１（Ａ）は、表示装置の構成例を説明するブロック図である。図１（Ｂ）は、画素の構成例を説明する平面図である。図１（Ｃ）乃至図１（Ｅ）は、画素の構成例を説明する回路図である。 図２（Ａ）は、表示装置の構成例を説明するブロック図である。図２（Ｂ）は、画素の構成例を説明する回路図である。 図３（Ａ）乃至図３（Ｃ）は、画素の構成例を説明する回路図である。 図４（Ａ）は、トランジスタの構成例を説明する平面図である。図４（Ｂ）は、トランジスタの構成例を説明する断面図である。 図５（Ａ）は、トランジスタの構成例を説明する平面図である。図５（Ｂ）は、トランジスタの構成例を説明する断面図である。 図６（Ａ）は、画素回路を含む構成例を説明する回路図である。図６（Ｂ）は、画素回路を含む構成例を説明する平面図である。図６（Ｃ）及び図６（Ｄ）は、画素回路を含む構成例を説明する断面図である。 図７（Ａ）は、画素回路を含む構成例を説明する平面図である。図７（Ｂ）及び図７（Ｃ）は、画素回路を含む構成例を説明する断面図である。 図８（Ａ）乃至図８（Ｃ）は、画素回路を含む構成例を説明する平面図である。 図９（Ａ）は、画素回路を含む構成例を説明する平面図である。図９（Ｂ）は、画素回路を含む構成例を説明する断面図である。 図１０は、画素回路を含む構成例を説明する斜視図である。 図１１は、画素回路を含む構成例を説明する平面図である。 図１２は、画素回路を含む構成例を説明する断面図である。 図１３（Ａ）は、画素回路を含む構成例を説明する平面図である。図１３（Ｂ）は、画素回路を含む構成例を説明する断面図である。 図１４は、画素回路を含む構成例を説明する斜視図である。 図１５は、画素回路を含む構成例を説明する平面図である。 図１６は、画素回路を含む構成例を説明する断面図である。 図１７（Ａ）は、画素回路を含む構成例を説明する平面図である。図１７（Ｂ）は、画素回路を含む構成例を説明する断面図である。 図１８（Ａ）は、画素回路を含む構成例を説明する平面図である。図１８（Ｂ）及び図１８（Ｃ）は、画素回路を含む構成例を説明する断面図である。 図１９（Ａ）は、画素回路を含む構成例を説明する平面図である。図１９（Ｂ）は、画素回路を含む構成例を説明する断面図である。 図２０（Ａ）は、画素回路を含む構成例を説明する平面図である。図２０（Ｂ）乃至図２０（Ｄ）は、画素回路を含む構成例を説明する断面図である。 図２１（Ａ）は、画素回路を含む構成例を説明する平面図である。図２１（Ｂ）は、画素回路を含む構成例を説明する断面図である。 図２２は、画素回路を含む構成例を説明する平面図である。 図２３は、画素回路を含む構成例を説明する平面図である。 図２４は、画素回路を含む構成例を説明する平面図である。 図２５は、画素回路を含む構成例を説明する平面図である。 図２６（Ａ）及び図２６（Ｂ）は、画素回路を含む構成例を説明する平面図である。図２６（Ｃ）は、画素回路を含む構成例を説明する断面図である。 図２７（Ａ）乃至図２７（Ｃ）は、画素回路を含む構成例の作製方法を説明する断面図である。 図２８（Ａ）及び図２８（Ｂ）は、画素回路を含む構成例の作製方法を説明する断面図である。 図２９（Ａ）は、画素回路を含む構成例を説明する平面図である。図２９（Ｂ）は、画素回路を含む構成例を説明する断面図である。 図３０（Ａ）乃至図３０（Ｃ）は、表示装置の構成例を示す平面図である。 図３１（Ａ）は、表示装置の構成例を示す平面図である。図３１（Ｂ）および図３１（Ｃ）は、表示装置の構成例を示す断面図である。 図３２（Ａ）は、表示装置の構成例を示す平面図である。図３２（Ｂ）は、表示装置の構成例を示す断面図である。 図３３（Ａ）は、表示装置の構成例を示す平面図である。図３３（Ｂ１）乃至図３３（Ｂ３）は、表示装置の構成例を示す断面図である。 図３４（Ａ）、及び図３４（Ｂ）は、表示装置の構成例を示す平面図である。 図３５（Ａ１）、及び図３５（Ａ２）は、表示装置の構成例を示す平面図である。図３５（Ｂ）は、表示装置の構成例を示す断面図である。 図３６（Ａ）は、表示装置の構成例を示す平面図である。図３６（Ｂ）は、表示装置の構成例を示す断面図である。 図３７（Ａ）は、表示装置の構成例を示す平面図である。図３７（Ｂ）は、表示装置の構成例を示す断面図である。 図３８（Ａ）は、表示装置の構成例を示す平面図である。図３８（Ｂ）は、表示装置の構成例を示す断面図である。 図３９（Ａ１）、及び図３９（Ａ２）は、表示装置の構成例を示す平面図である。図３９（Ｂ）は、表示装置の構成例を示す断面図である。 図４０（Ａ）は、表示装置の構成例を示す平面図である。図４０（Ｂ）は、表示装置の構成例を示す断面図である。 図４１（Ａ）は、表示装置の構成例を示す平面図である。図４１（Ｂ）は、表示装置の構成例を示す断面図である。 図４２（Ａ）、及び図４２（Ｂ）は、表示装置の構成例を示す平面図である。 図４３（Ａ１）、及び図４３（Ａ２）は、表示装置の構成例を示す平面図である。図４３（Ｂ）は、表示装置の構成例を示す断面図である。 図４４（Ａ）は、表示装置の構成例を示す平面図である。図４４（Ｂ１）、及び図４４（Ｂ２）は、表示装置の構成例を示す断面図である。 図４５（Ａ）、及び図４５（Ｂ）は、表示装置の構成例を示す断面図である。 図４６（Ａ）、及び図４６（Ｂ）は、表示装置の構成例を示す断面図である。 図４７（Ａ）、及び図４７（Ｂ）は、表示装置の構成例を示す断面図である。 図４８（Ａ）は、表示装置の構成例を示す平面図である。図４８（Ｂ）は、表示装置の構成例を示す断面図である。 図４９（Ａ）、及び図４９（Ｂ）は、表示装置の構成例を示す平面図である。 図５０（Ａ）は、表示装置の構成例を示す平面図である。図５０（Ｂ）は、表示装置の構成例を示す断面図である。 図５１（Ａ）乃至図５１（Ｃ）は、表示装置の構成例を示す平面図である。 図５２（Ａ）乃至図５２（Ｃ）は、表示装置の構成例を示す平面図である。 図５３（Ａ）、及び図５３（Ｂ）は、表示装置の構成例を示す平面図である。 図５４（Ａ）は、表示装置の構成例を示す平面図である。図５４（Ｂ）は、表示装置の構成例を示す断面図である。 図５５（Ａ）乃至図５５（Ｇ）は、画素の構成例を示す平面図である。 図５６（Ａ）乃至図５６（Ｋ）は、画素の構成例を示す平面図である。 図５７は、表示装置の構成例を示す斜視図である。 図５８は、表示装置の構成例を示す断面図である。 図５９は、表示装置の構成例を示す断面図である。 図６０（Ａ）は、表示装置の構成例を示す断面図である。図６０（Ｂ）、及び図６０（Ｃ）は、トランジスタの構成例を示す断面図である。 図６１は、表示装置の構成例を示す断面図である。 図６２は、表示装置の構成例を示す断面図である。 図６３は、表示装置の構成例を示す断面図である。 図６４（Ａ）乃至図６４（Ｆ）は、発光素子の構成例を示す断面図である。 図６５（Ａ）乃至図６５（Ｃ）は、発光素子の構成例を示す断面図である。 図６６（Ａ）乃至図６６（Ｄ）は、電子機器の一例を示す図である。 図６７（Ａ）乃至図６７（Ｆ）は、電子機器の一例を示す図である。 図６８（Ａ）乃至図６８（Ｇ）は、電子機器の一例を示す図である。 図６９（Ａ）は、記憶装置の一例を示す図である。図６９（Ｂ）乃至図６９（Ｆ）は、メモリセルの構成例を示す回路図である。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチングパターンを同じくし、特に符号を付さない場合がある。さらに、同一の工程で形成できる複数の層には、互いに同一のハッチングパターンを付す場合がある。

図面において示す各構成の、位置、大きさ、及び、範囲等は、理解の簡単のため、実際の位置、大きさ、及び、範囲等を表していない場合がある。このため、開示する発明は、必ずしも、図面に開示された位置、大きさ、及び、範囲等に限定されない。

なお、「膜」という言葉と、「層」という言葉とは、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能である場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能である場合がある。

また、本明細書等において「電極」及び「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」又は「配線」の用語は、複数の「電極」又は「配線」が一体となって形成されている場合等も含む。

本明細書等において、トランジスタの接続関係を説明する際、「ソース又はドレインの一方」（又は第１電極、又は第１端子）、「ソース又はドレインの他方」（又は第２電極、又は第２端子）という表記を用いる。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子、またはソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。

本明細書等では、発光波長が異なる発光素子で少なくとも発光層を作り分ける構造をＳＢＳ（Ｓｉｄｅ Ｂｙ Ｓｉｄｅ）構造と呼ぶ場合がある。ＳＢＳ構造は、発光素子ごとに材料及び構成を最適化できるため、材料及び構成の選択の自由度が高まり、輝度の向上及び信頼性の向上を図ることが容易となる。

本明細書等において、正孔又は電子を、「キャリア」といって示す場合がある。具体的には、正孔注入層又は電子注入層を「キャリア注入層」といい、正孔輸送層又は電子輸送層を「キャリア輸送層」といい、正孔ブロック層又は電子ブロック層を「キャリアブロック層」という場合がある。なお、上述のキャリア注入層、キャリア輸送層、及びキャリアブロック層は、それぞれ、断面形状、又は特性等によって明確に区別できない場合がある。また、１つの層が、キャリア注入層、キャリア輸送層、及びキャリアブロック層のうち２つ又は３つの機能を兼ねる場合がある。

本明細書等において、発光素子（発光デバイスともいう。）は、一対の電極間にＥＬ層を有する。ＥＬ層は、少なくとも発光層を有する。ここで、ＥＬ層が有する層（機能層ともいう。）として、発光層、キャリア注入層（正孔注入層及び電子注入層）、キャリア輸送層（正孔輸送層及び電子輸送層）、及び、キャリアブロック層（正孔ブロック層及び電子ブロック層）等が挙げられる。

本明細書等において、受光素子（受光デバイスともいう。）は、一対の電極間に少なくとも光電変換層として機能する活性層を有する。

本明細書等において、島状とは、同一工程で形成された同一材料を用いた２以上の層が、物理的に分離されている状態であることを示す。例えば、島状の発光層とは、当該発光層と、隣接する発光層とが、物理的に分離されている状態であることを示す。

本明細書等において、テーパ形状とは、構造の側面の少なくとも一部が、基板面又は被形成面に対して傾斜して設けられている形状のことを指す。例えば、傾斜した側面と基板面又は被形成面とがなす角（テーパ角ともいう。）が９０度未満である領域を有すると好ましい。なお、構造の側面、基板面、及び被形成面は、必ずしも完全に平坦である必要はなく、微小な曲率を有する略平面状、又は微細な凹凸を有する略平面状であってもよい。

本明細書等において、層の側面がテーパ形状を有する場合、特に断りがある場合を除き、当該層の側面のうち最も外側に位置する部分を、層の端部という。例えば、層の下面端部が上面端部より外側に位置する場合、特に断りがある場合を除き、層の下面端部を単に端部という。

本明細書等において、マスク層（犠牲層ともいう。）とは、少なくとも発光層（より具体的には、ＥＬ層を構成する層のうち、島状に加工される層）の上方に位置し、製造工程中において、当該発光層を保護する機能を有する層を示す。

本明細書等において、段切れとは、層、膜、又は電極が、被形成面の形状（例えば段差等）に起因して分断されてしまう現象を示す。

本明細書等において「平面形状が概略一致」とは、積層した層と層との間で少なくとも輪郭の一部が重なることをいう。例えば、上層と下層とが、同一のマスクパターン、又は一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重なり合わず、上層が下層の内側に位置すること、又は、上層が下層の外側に位置することもあり、この場合も「平面形状が概略一致」という。

また、本明細書等において、「上」、「下」、「左」、及び「右」等の配置を示す語句は、構成要素同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成要素同士の位置関係は、各構成要素を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。

なお、本明細書では、一つの「画素」の中で独立した動作が行われる最小単位を便宜的に「副画素」と定義して説明を行うが、「副画素」を「画素」と置き換えてもよい場合がある。また、「画素」を「副画素」と置き換えてもよい場合がある。

本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、及び酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう。）等に分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体という場合がある。つまり、ＯＳトランジスタと記載する場合においては、金属酸化物又は酸化物半導体を有するトランジスタと言い換えることができる。なお、窒素を有する金属酸化物も金属酸化物と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）といってもよい。

（実施の形態１）
本実施の形態では、本発明の一態様の表示装置、及びトランジスタについて説明する。

ここで本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また、「略平行」または「概略平行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」または「概略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。

また、本明細書等において、「直交」とは、二つの直線が８０°以上１００°以下の角度で交差または接続されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略直交」または「概略直交」とは、二つの直線が６０°以上１２０°以下の角度で交差または接続されている状態をいう。

＜トランジスタ＞
本発明の一態様のトランジスタのソース電極とドレイン電極は、互いに異なる高さに位置する。

ソース電極と、ドレイン電極と、の間には絶縁層が設けられ、ソース電極とドレイン電極の高さが異なる。なお、該絶縁層は、ソース電極と高さが同じ領域を有していてもよい。また、該絶縁層は、ドレイン電極と高さが同じ領域を有していてもよい。

ソース電極とドレイン電極の間の該絶縁層には開口が設けられ、該開口における側壁に沿って、トランジスタの半導体層が配置される。該開口は、ソース電極及びドレイン電極のうち、高さが低い方の電極に達する。

また、本発明の一態様のトランジスタでは、ソース電極とドレイン電極が平面視において、互いに重畳する領域を有する場合がある。このような場合には例えば、ソース電極とドレイン電極とが重なる領域において、ソース電極とドレイン電極の間には該絶縁層が設けられる。

本発明の一態様のトランジスタを表示装置に適用することができる。

＜表示装置＞
本発明の一態様の表示装置は、マトリクス状に配置された複数の画素と、第１の信号線と、走査線と、第２の信号線と、を有する。マトリクスは例えば、複数の行と、複数の列と、を有する。マトリクスの列方向と行方向は例えば、直交、あるいは概略直交する。あるいは列方向と行方向は垂直に交差しなくてもよい。例えば、列方向と行方向が斜めに交差してもよい。また、本発明の一態様の表示装置は、ｍ行ｎ列に配置された複数の画素と、ｍ本の走査線と、ｎ本の信号線と、ｍ本の電流供給線と、を有する。ここで、ｍは２以上の整数であり、ｎは２以上の整数である。ｍ本の走査線及びｍ本の電流供給線は例えば、行方向に延伸する配線であり、ｎ本の信号線は例えば、列方向に延伸する配線である。ここで、本発明の一態様の表示装置において、電流供給線を例えば、列方向に延伸する構成としてもよい。この場合には例えば、電流供給線の本数はｎ本とすればよい。走査線は例えば、表示装置の走査線駆動回路からの信号を、画素等に与える機能を有することができる。走査線はゲート線と呼ばれる場合がある。第１の信号線は例えば、表示装置の信号線駆動回路からの信号を、画素等に与える機能を有することができる。第１の信号線はソース線と呼ばれる場合がある。第２の信号線は例えば、電源電位を、画素等に与える機能を有することができる。第２の信号線は電源線と呼ばれる場合がある。また第２の信号線は例えば、電流を発光素子等へ供給する機能を有することができる。第２の信号線は電流供給線と呼ばれる場合がある。また、第２の信号線を、表示装置の信号線駆動回路からの信号を与える機能を有する配線としてもよい。

複数の画素のそれぞれは、本発明の一態様のトランジスタを一以上、有する。

第１の信号線、走査線、及び第２の信号線はそれぞれ、一方向に延伸する配線である。それぞれの配線は例えば、直線に沿って延伸する。但し、それぞれの配線は、曲線の領域を有してもよい。また、それぞれの配線は、太さが変化する領域を有してもよい。また、それぞれの配線は、分岐する領域を有してもよい。

第１の信号線は列方向に概略沿って延伸し、走査線は行方向に概略沿って延伸する。第２の信号線は行方向に概略沿って延伸する。第１の信号線と第２の信号線は、交差する領域を有する。例えば、第１の信号線と第２の信号線は、直交、あるいは概略直交して配置される領域を有する。

表示装置の第１の信号線は例えば、画素の一列ごとに設けられる。すなわち、画素のマトリクスが複数の列を有する場合には、第１の信号線も複数設けられる。第１の信号線は、対応する列が有する複数の画素のそれぞれに、電気的に接続される。また、第１の信号線は例えば、対応する列に沿って延伸する。なお、複数列の画素に対して第１の信号線が一つ設けられてもよい。

表示装置の第２の信号線は例えば、画素の一行ごとに設けられる。すなわち、画素のマトリクスが複数の行を有する場合には、第２の信号線も複数設けられる。第２の信号線は、対応する行が有する複数の画素のそれぞれに、電気的に接続される。また、第２の信号線は例えば、対応する行に沿って延伸する。なお、複数行の画素に対して第２の信号線が一つ設けられてもよい。表示装置の走査線は例えば、画素の一行ごとに設けられる。すなわち、画素のマトリクスが複数の行を有する場合には、走査線も複数設けられる。走査線は、対応する行が有する複数の画素のそれぞれに、電気的に接続される。また、走査線は例えば、対応する行に沿って延伸する。なお、複数行の画素に対して走査線が一つ設けられてもよい。

走査線は、画素が有するトランジスタのゲートに電気的に接続されることが好ましい。なお、画素が複数のトランジスタを有する場合には、走査線は、複数のトランジスタのうち、少なくとも一に電気的に接続される。なお、表示装置は第２の走査線を有してもよい。走査線と第２の走査線は例えば、画素が有する異なるトランジスタのゲートにそれぞれ電気的に接続される。なお、ひとつの画素に接続される走査線の数は、１または２には限られず、３以上でもよい。

なお上記において、列と行が逆に適用されてもよい。例えば、第１の信号線が行方向に概略沿って延伸してもよい。また、走査線が列方向に概略沿って延伸してもよい。また、第２の信号線が列方向に概略沿って延伸してもよい。

［信号線とトランジスタ］
本発明の一態様において、画素は、第１のトランジスタと、第２のトランジスタを有し、第１の信号線は、第１のトランジスタのソースまたはドレインに電気的に接続され、第２の信号線は、第２のトランジスタのソースまたはドレインに電気的に接続される。

第１のトランジスタのソース電極とドレイン電極は、互いに異なる高さに位置する導電層である。そのため、ソース電極とドレイン電極をショートさせることなく、互いに重畳させることができる。

ここで、本発明の一態様の半導体装置において、第１のトランジスタのソース電極及びドレイン電極の一方と、第１の信号線とを概略同じ高さとし、第１のトランジスタのソース電極及びドレイン電極の他方と、第２の信号線とを概略同じ高さとすることにより、第１の信号線と第２の信号線をショートさせることなく、交差させて配置することができる。よって、表示装置が有する回路の面積を縮小することができる。

第１の信号線と第２の信号線は、平面視において、間に第１の絶縁層を挟んで重畳する領域を有する。また、第１の絶縁層は第１の開口を有し、第１の開口における側壁に沿うように、第１のトランジスタが有する第１の半導体層が設けられる。

なお、第１の信号線は第１のトランジスタのソース電極及びドレイン電極の一方を兼ねることが好ましい。第１の信号線と第１のトランジスタのソース電極及びドレイン電極の一方を兼ねる構成とすることにより、表示装置が有する回路の面積を縮小することができる。

第１の半導体層は、ソース電極の上面と接する領域と、ドレイン電極の上面と接する領域と、を有することが好ましい。また、第１の信号線は第１のトランジスタのソース電極及びドレイン電極の一方を兼ねる場合には、第１の半導体層は、第１の信号線の上面と接する領域を有することが好ましい。

［走査線］
本発明の一態様の表示装置が有する走査線は、第１の信号線及び第２の信号線とそれぞれ、異なる高さに設けられることが好ましい。走査線は例えば、第１のトランジスタのゲート電極と同じ高さに位置する領域を有する導電層である。

第２の信号線と、走査線と、は例えば、ともに画素のマトリクスの行に沿って配置される。第２の信号線と、走査線と、は平行、あるいは概略平行に配置される領域を有することが好ましい。ここで、第２の信号線と、走査線と、が平行、あるいは概略平行に配置される場合において、第２の信号線と、走査線と、は互いに異なる高さに配置されるため、平面視において、近接して配置することができる。

第２の信号線と、走査線と、の間のスペースの幅は例えば、第２の信号線の配線幅よりも狭い領域を有する。ここで第２の信号線の配線幅は例えば、走査線と並行して配置される領域の配線幅である。また、第２の信号線と、走査線と、の間のスペースの幅は例えば、走査線の配線幅よりも狭い領域を有する。ここで走査線の配線幅は例えば、第２の信号線と並行して配置される領域の配線幅である。また、第２の信号線と、走査線と、の間のスペースの幅は例えば、走査線となる導電膜（後述する第３の導電膜）を加工して得られる導電層の間のスペースの幅よりも狭い領域を有する。また、第２の信号線と、走査線と、の間のスペースの幅は例えば、第２の信号線となる導電膜（後述する第２の導電膜）を加工して得られる導電層の間のスペースの幅よりも狭い領域を有する。

ここで、２つの配線の間のスペースの幅とは例えば、平面視において、一方の配線における他方の配線と近い辺と、他方の配線における一方の配線に近い辺と、の間の最短の距離であり、それぞれの辺は、配線が延伸する方向に平行、あるいは概略平行であることが好ましい。

また、２つの導電層の間のスペースの幅とは例えば、平面視において、一方の導電層における他方の導電層と近い辺と、他方の導電層における一方の導電層に近い辺と、の間の最短の距離である。

＜表示装置の作製方法＞
本発明の一態様の表示装置の作製方法の一例について説明する。

［第１の導電膜及び第２の導電膜］
第１のトランジスタのソース電極及びドレイン電極の一方と、第１の信号線は、同じ導電膜（以下、第１の導電膜と呼ぶ）を加工して得られる導電層であることが好ましい。また、第１のトランジスタのソース電極及びドレイン電極の他方と、第２の信号線は、同じ導電膜（以下、第２の導電膜と呼ぶ）を加工して得られる導電層であることが好ましい。

まず、第１の導電膜を、第２の導電膜よりも先に形成する場合について説明する。

まず、第１の導電膜を成膜する。第１の導電膜を加工し、第１のトランジスタのソース電極及びドレイン電極の一方と、第１の信号線とを含む、複数の導電層を形成する。その後、複数の該導電層上に第１の絶縁層を形成し、第１の絶縁層上に第２の導電膜を成膜する。第２の導電膜を加工し、第１のトランジスタのソース電極及びドレイン電極の他方と、第２の信号線とを含む、複数の導電層を形成する。その後、第１の絶縁層に開口を形成し、開口における側壁に沿うように第１の半導体層を形成し、第１の半導体層上に第２の絶縁層、ゲート電極、等を形成する。第２の絶縁層は、第１のトランジスタのゲート絶縁層としての機能を有する。

次に、第１の導電膜を第２の導電膜よりも後に形成する場合について説明する。

まず、第２の導電膜を成膜し、第２の導電膜を加工して第１のトランジスタのソース電極及びドレイン電極の他方と、第２の信号線とを含む複数の導電層を形成する。その後、複数の該導電層上に第１の絶縁層を形成し、第１の絶縁層上に第１の導電膜を成膜し、第１の導電膜を加工して第１のトランジスタのソース電極及びドレイン電極の一方と、第１の信号線とを含む、複数の導電層を形成する。その後、第１の絶縁層に開口を形成し、開口における側壁に沿うように第１の半導体層を形成し、第１の半導体層上に第２の絶縁層、ゲート電極、等を形成する。

第１の導電膜を加工して得られる導電層と、第２の導電膜を加工して得られる導電層とは、異なる高さに位置する層である。具体的には、第１の導電膜を加工して得られる導電層と、第２の導電膜を加工して得られる導電層は例えば、表示装置の断面の観察を行う場合において、異なる高さに観察される導電層である。

第１の導電膜を加工して得られる導電層と、第２の導電膜を加工して得られる導電層は、間に第１の絶縁層、あるいは第１の絶縁層の一部を有する場合がある。

［第３の導電膜］
走査線と、第１のトランジスタのゲート電極は、同じ導電膜（以下、第３の導電膜）を加工して得られる導電層であることが好ましい。

本発明の一態様の表示装置の作製工程において、第１の半導体層上には、第２の絶縁層が形成される。第２の絶縁層は、第１のトランジスタのゲート絶縁層としての機能を有する。また、第２の絶縁層は、第１の信号線及び第２の信号線を覆って設けられる。第２の絶縁層上には、第３の導電膜が成膜される。第３の導電膜を加工し、第１のトランジスタのゲート電極と、走査線とを含む、複数の導電層が形成される。

なお、第３の導電膜を加工し、第１の信号線及び第２の信号線のうち、第１の絶縁層上に位置する信号線の補助配線を設けることができる。補助配線は、信号線と電気的に接続された配線であり、補助配線を設けることにより、信号線に与える信号の遅延、信号電圧の変動、等を抑制することができる。信号線と、補助配線と、は重畳して設けられることが好ましい。

なお、第１の導電膜を加工して得られる導電層と、第２の導電膜を加工して得られる導電層は、異なる高さに位置する層であるが、第２の導電膜を加工して得られる導電層の一部の領域が、第１の導電膜を加工して得られる導電層と同程度の高さとなる場合がある。その場合にも、該一部の領域以外の領域は、第１の導電膜を加工して得られる導電層と異なる高さに位置する。また、第１の導電膜を加工して得られる導電層の一部の領域が、第２の導電膜を加工して得られる導電層と同程度の高さとなる場合がある。その場合にも、該一部の領域以外の領域は、第２の導電膜を加工して得られる導電層と異なる高さに位置する。

［第２のトランジスタ］
第２のトランジスタが有するソース電極とドレイン電極として、互いに異なる高さに位置する導電層を用いてもよい。例えば、ソース電極及びドレイン電極の一方として第１の導電膜を加工して得られる導電層を用いることができ、他方として第２の導電膜を加工して得られる導電層を用いることができる。このような場合には例えば、第１の絶縁層が第２の開口を有し、第２の開口における側壁に沿うように、第２のトランジスタが有する第２の半導体層が設けられる。

また、第２の信号線は第２のトランジスタのソース電極及びドレイン電極の一方を兼ねることが好ましい。第２の信号線と第２のトランジスタのソース電極及びドレイン電極の一方を兼ねる構成とすることにより、表示装置が有する回路の面積を縮小することができる。

また第２の半導体層は、ソース電極の上面と接する領域と、ドレイン電極の上面と接する領域と、を有することが好ましい。第２の信号線が第２のトランジスタのソース電極及びドレイン電極の一方を兼ねる構成においては、第２の半導体層は、第２の信号線の上面と接する領域を有することが好ましい。

＜表示装置の構成例＞
図１（Ａ）は、本発明の一態様の表示装置である、表示装置１０の構成例を示すブロック図である。表示装置１０は、表示部２０と、走査線駆動回路１１と、信号線駆動回路１３と、電源回路１５と、を有する。表示部２０は、マトリクス状に配列された複数の画素２１を有する。

走査線駆動回路１１は、配線４１を介して画素２１と電気的に接続される。具体的には、同一行の画素２１は、同一の配線４１により走査線駆動回路１１と電気的に接続される。

信号線駆動回路１３は、配線４３を介して画素２１と電気的に接続される。具体的には、同一列の画素２１は、同一の配線４３により信号線駆動回路１３と電気的に接続される。

電源回路１５は、配線４５を介して画素２１と電気的に接続される。例えば、同じ行の画素２１を、同一の配線４５を介して電源回路１５と電気的に接続できる。

画素２１は、表示素子を有し、表示素子により画像を表示部２０に表示できる。具体的には、画素２１から射出される光の輝度を、表示素子で制御することにより、画像を表示部２０に表示できる。表示素子として、例えば発光素子を用いることができ、具体的には有機ＥＬ素子を用いることができる。また、表示素子として、液晶素子（液晶デバイスともいう。）を用いてもよい。

走査線駆動回路１１は、画像データを書き込む画素２１を選択する機能を有する。走査線駆動回路１１は、具体的には、配線４１に信号を出力することにより、画像データを書き込む画素２１を選択できる。ここで、走査線駆動回路１１は、１行目の配線４１に上記信号を出力した後、２行目の配線４１に上記信号を出力し、最終行の配線４１まで順に上記信号を出力することにより、画素２１に画像データを書き込むことができる。よって、走査線駆動回路１１が配線４１に出力する信号は走査信号であり、配線４１は走査線ということができる。なお走査線駆動回路はゲートドライバと呼ばれる場合がある。また、配線４１はゲート線と呼ばれる場合がある。

信号線駆動回路１３は、画像データを生成する機能を有する。画像データは、配線４３を介して画素２１に供給される。例えば、走査線駆動回路１１が選択している行に含まれる全ての画素２１に画像データを書き込むことができる。ここで、画像データは、信号として表すことができる。よって、配線４３は、信号線ということができる。なお信号線駆動回路はソースドライバと呼ばれる場合がある。また、配線４３は、ソース線と呼ばれる場合がある。

電源回路１５は、電源電位を生成し、配線４５に供給する機能を有する。電源回路１５は、例えば高電源電位（以下、単に「高電位」、又は「ＶＤＤ」ともいう。）を生成し、配線４５に供給する機能を有する。また、電源回路１５は、低電源電位（以下、単に「低電位」、又は「ＶＳＳ」ともいう。）を生成する機能を有してもよい。また、電源回路１５は、高電源電位と、低電源電位とを、順次切り替えて、パルス状の信号を出力することが出来る。または、パルス状の信号を、１行ずつ、スキャンして、出力することが出来る。配線４５に電源電位が供給されることから、配線４５は、電源線ということができる。また、配線４５から、画素に含まれるトランジスタ（後述のトランジスタ５２）を介して、発光素子（例えば後述の発光素子６０）に電流が流れる。よって配線４５は、電流供給線と呼ばれる場合がある。また、配線４５には、パルス状の信号が供給される場合があるため、パルス線とよばれる場合がある。配線４５にパルス状の電位を供給することにより、トランジスタ５２のしきい値電圧及び移動度のばらつきを補正することが可能となる。

配線４１、配線４３、及び配線４５には定電位信号、パルス信号、等が与えられる。

図１（Ｂ）は、画素２１の構成例を示す平面図である。画素２１は、複数の副画素２３を有する。図１（Ｂ）では、画素２１が、副画素２３Ｒ、副画素２３Ｇ、及び副画素２３Ｂを有する例を示している。ここで、画素２１が表示素子として発光素子を有する場合、例えば図１（Ｂ）に示す副画素の平面形状は、発光素子の発光領域の平面形状に相当する。なお図１（Ｂ）では、副画素２３Ｒ、副画素２３Ｇ、及び副画素２３Ｂの開口率、あるいは発光領域のサイズを等しく又は概略等しく示すが、本発明の一態様はこれに限定されない。副画素２３Ｒ、副画素２３Ｇ、及び副画素２３Ｂの開口率は、それぞれ適宜決定できる。副画素２３Ｒ、副画素２３Ｇ、及び副画素２３Ｂの開口率は、それぞれ異なっていてもよく、２つ以上が等しい又は概略等しくてもよい。

本明細書等において、例えば副画素２３Ｒ、副画素２３Ｇ、及び副画素２３Ｂに共通する事項を説明する場合には、これらを区別するアルファベットを省略し、副画素２３と記載する場合がある。アルファベットで区別する他の要素についても、これらに共通する事項を説明する場合には、アルファベットを省略した符号を用いて説明する場合がある。

図１（Ｂ）に示す画素２１には、副画素２３の配列法としてストライプ配列が適用されている。なお、副画素２３の配列法として、Ｓストライプ配列、マトリクス配列、デルタ配列、ベイヤー配列、又はペンタイル配列等を適用してもよい。副画素の平面形状の一例、及び副画素の配列等は、実施の形態２を参照できる。

副画素２３Ｒ、副画素２３Ｇ、及び副画素２３Ｂは、それぞれ異なる色の光を呈する。副画素２３Ｒ、副画素２３Ｇ、及び副画素２３Ｂとして、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）の３色の副画素、並びに黄色（Ｙ）、シアン（Ｃ）、及びマゼンタ（Ｍ）の３色の副画素等が挙げられる。また、画素２１に副画素２３を４個以上設けてもよい。例えば、画素２１に、Ｒ、Ｇ、Ｂ、及び白色（Ｗ）の４色の副画素を設けてもよい。又は、画素２１に、Ｒ、Ｇ、Ｂ、及び赤外光（ＩＲ）の４色の副画素を設けてもよい。以上により、表示装置１０は、表示部２０にフルカラーの画像を表示できる。

図１（Ｃ）は、副画素２３の構成例を示す回路図である。図１（Ｃ）に示す副画素２３は、画素回路４０Ａと、発光素子６０と、を有する。

画素回路４０Ａは、トランジスタ５１、トランジスタ５２、及び容量５７を有する。つまり、画素回路４０Ａは、２Ｔｒ１Ｃ型の画素回路である。

画素回路４０Ａにおいて、トランジスタ５１のソース又はドレインの一方は、配線４３と電気的に接続される。トランジスタ５１のソース又はドレインの他方は、トランジスタ５２のゲートと電気的に接続される。トランジスタ５２のゲートは、容量５７の一方の電極と電気的に接続される。トランジスタ５１のゲートは、配線４１と電気的に接続される。

トランジスタ５２のソース又はドレインの一方は、配線４５と電気的に接続される。トランジスタ５２のソース又はドレインの他方は、容量５７の他方の電極と電気的に接続される。容量５７の他方の電極は、発光素子６０の一方の電極と電気的に接続される。発光素子６０の他方の電極は、配線４７と電気的に接続される。ここで、発光素子６０の一方の電極は、画素電極ともいう。また、配線４７は、例えば全ての画素２１間で共有できることから、発光素子６０の他方の電極は、共通電極ともいうことができる。

前述のように、配線４１は走査線として機能し、配線４３は信号線として機能し、配線４５は電源線として機能する。また、配線４７は電源線として機能し、例えば配線４５に高電源電位が供給される場合は、配線４７には低電源電位が供給される。配線４７は、例えば電源回路１５と電気的に接続できる。

トランジスタ５１は、スイッチとしての機能を有し、配線４１の電位に基づいて、配線４３とトランジスタ５２のゲートとの間の導通状態、又は非導通状態を制御する機能を有する。トランジスタ５１をオン状態とすることにより、画像データが画素回路４０Ａに書き込まれ、トランジスタ５１をオフ状態とすることにより、書き込まれた画像データが保持される。

トランジスタ５２は、発光素子６０に流れる電流量を制御する機能を有し、駆動トランジスタともいう。容量５７は、トランジスタ５２のゲート電位を保持する機能を有する。発光素子６０の発光輝度は、トランジスタ５２のゲートに供給される、画像データに対応する電位に応じて制御される。具体的には、配線４５に高電源電位が供給され、配線４７に低電源電位が供給される場合、トランジスタ５２のゲートの電位に応じて、配線４５から配線４７に流れる電流の大きさが制御され、これにより発光素子６０の発光輝度が制御される。

トランジスタ５１、及びトランジスタ５２として、ＯＳトランジスタを用いることが好ましい。ＯＳトランジスタは、例えば非晶質シリコンを用いたトランジスタより、電界効果移動度が高い。よって、トランジスタ５１、及びトランジスタ５２として、ＯＳトランジスタを用いることにより、表示装置１０を高速に駆動させることができる。

また、ＯＳトランジスタは、オフ状態におけるソース－ドレイン間のリーク電流（以下、オフ電流ともいう。）が著しく小さい。よって、トランジスタ５１としてＯＳトランジスタを用いることにより、容量５７に蓄積した電荷を長期間保持できる。これにより、副画素２３に書き込まれた画像データを長期間保持できるため、リフレッシュ動作（副画素２３への画像データの再書き込み）の頻度を少なくできる。よって、表示装置１０の消費電力を低減できる。

ここで、発光素子６０の発光輝度を高くする場合、発光素子６０に流す電流量を大きくする必要がある。そのためには、駆動トランジスタであるトランジスタ５２のソース－ドレイン間電圧を高くする必要がある。ＯＳトランジスタは、シリコンを用いたトランジスタ（Ｓｉトランジスタともいう。）と比較して、ソース－ドレイン間において耐圧が高いため、ＯＳトランジスタのソース－ドレイン間には高い電圧を印加できる。したがって、トランジスタ５２をＯＳトランジスタとすることで、発光素子６０に流れる電流量を大きくし、発光素子６０の発光輝度を高くできる。

トランジスタが飽和領域で駆動する場合において、ＯＳトランジスタは、Ｓｉトランジスタよりも、ゲート－ソース間電圧の変化に対して、ソース－ドレイン間電流の変化を小さくできる。このため、トランジスタ５２としてＯＳトランジスタを適用することによって、ゲート－ソース間電圧の変化によって、ソース－ドレイン間に流れる電流を細かく定めることができるため、発光素子６０に流れる電流量を制御できる。このため、副画素２３が射出する光の輝度を、細かく制御できる。よって、副画素２３が表すことができる階調数を多くできる。

トランジスタが飽和領域で駆動するときに流れる電流の飽和特性において、ＯＳトランジスタは、ソース－ドレイン間電圧が徐々に高くなった場合においても、Ｓｉトランジスタよりも安定した電流（飽和電流）を流すことができる。そのため、ＯＳトランジスタをトランジスタ５２として用いることで、例えば、発光素子６０の電流－電圧特性にばらつきが生じた場合においても、発光素子６０に安定した電流を流すことができる。つまり、ＯＳトランジスタは、飽和領域で駆動する場合において、ソース－ドレイン間電圧を高くしても、ソース－ドレイン間電流がほぼ変化しないため、発光素子６０の発光輝度を安定させることができる。

上記のとおり、トランジスタ５２にＯＳトランジスタを用いることで、「黒浮きの抑制」、「発光輝度の上昇」、「多階調化」、及び「発光素子のばらつきの抑制」等を図ることができる。

発光素子６０として、例えば、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、又はＱＬＥＤ（Ｑｕａｎｔｕｍ－ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いることが好ましい。発光素子６０が有する発光物質として、例えば、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、熱活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ ａｃｔｉｖａｔｅｄ ｄｅｌａｙｅｄ ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料）、及び無機化合物（量子ドット材料等）が挙げられる。また、発光素子６０として、マイクロＬＥＤ等のＬＥＤを用いることもできる。

図１（Ｄ）に示す副画素２３は、画素回路４０Ａ＿２と、発光素子６０と、を有する。画素回路４０Ａ＿２は、画素回路４０Ａの構成に加えて容量５７ｂを有する。容量５７ｂの一方の電極は、トランジスタ５２のソース又はドレインの他方に電気的に接続される。容量５７ｂの他方の電極は、配線４７に電気的に接続される。容量５７ｂを配置し、その容量値を調整することにより、トランジスタ５２のしきい値電圧及び移動度のばらつきを補正する場合において、より適切にばらつきを補正することが可能となる。

図１（Ｅ）は、副画素２３の構成例を示す回路図である。図１（Ｅ）に示す副画素２３は、画素回路４０Ｂと、液晶素子６９と、を有する。

画素回路４０Ｂは、トランジスタ５１、及び容量５７を有する。つまり、画素回路４０Ｂは、１Ｔｒ１Ｃ型の画素回路である。

画素回路４０Ｂにおいて、トランジスタ５１のソース又はドレインの一方は、配線４３と電気的に接続される。トランジスタ５１のソース又はドレインの他方は、容量５７の一方の電極と電気的に接続される。容量５７の一方の電極は、液晶素子６９の一方の電極と電気的に接続される。トランジスタ５１のゲートは、配線４１と電気的に接続される。ここで、液晶素子６９の一方の電極は、画素電極ともいう。また、液晶素子６９の他方の電極は、共通電極という場合がある。

画素回路４０Ｂにおいて、トランジスタ５１はスイッチとしての機能を有し、配線４１の電位に基づいて、配線４３と液晶素子６９の一方の電極との間の導通状態、又は非導通状態を制御する機能を有する。トランジスタ５１をオン状態とすることにより、画像データが画素回路４０Ｂに書き込まれ、トランジスタ５１をオフ状態とすることにより、書き込まれた画像データが保持される。

容量５７は、液晶素子６９の一方の電極の電位を保持する機能を有する。液晶素子６９の一方の電極に供給される、画像データに対応する電位に応じて、液晶素子６９の配向状態が制御される。

液晶素子６９のモードとしては、例えば、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ－Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モード等を用いてもよい。また、他の例として、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、及びゲストホストモード等がある。ただし、これに限定されず、様々なモードを用いることができる。

図２（Ａ）は、表示装置１０の構成例を示すブロック図であり、図１（Ａ）に示す表示装置１０の変形例である。図２（Ａ）に示す表示装置１０は、配線４１として配線４１ａ及び配線４１ｂを有する点、並びに基準電位生成回路１７が設けられる点が、図１（Ａ）に示す表示装置１０と異なる。

基準電位生成回路１７は、配線４８を介して画素２１と電気的に接続される。例えば、全ての画素２１を、配線４８を介して基準電位生成回路１７と電気的に接続できる。基準電位生成回路１７は、基準電位を生成し、配線４８に供給する機能を有する。配線４８の電位が基準電位となることから、配線４８は基準電位線ということができる。なお、配線４８を介して、各画素の電気特性を画素の外の基準電位生成回路１７に読み出してもよい。つまり、基準電位生成回路１７は、各画素の電気特性をセンシングする機能を有していてもよい。基準電位生成回路１７で、各画素の電気特性を読み取ることによって、各画素内の素子（トランジスタまたは発光素子など）の劣化及びばらつきなどをセンシングしてもよい。そして、読み取った特性を映像信号にフィードバックすることによって、画質の劣化及びバラツキを補正してもよい。

図２（Ｂ）は、図２（Ａ）に示す画素２１が有する副画素２３の構成例を示す回路図である。図２（Ｂ）に示す副画素２３は、画素回路４０Ｃと、発光素子６０と、を有する。画素回路４０Ｃは、画素回路４０Ａにトランジスタ５３を追加した構成を有する。画素回路４０Ｃは、３Ｔｒ１Ｃ型の画素回路である。

画素回路４０Ｃにおいて、トランジスタ５１のゲートは、配線４１ａと電気的に接続される。トランジスタ５３のソース又はドレインの一方は、トランジスタ５２のソース又はドレインの他方、容量５７の他方の電極、及び発光素子６０の一方の電極と電気的に接続される。トランジスタ５３のソース又はドレインの他方は、配線４８と電気的に接続される。トランジスタ５３のゲートは、配線４１ｂと電気的に接続される。

トランジスタ５３は、スイッチとしての機能を有し、配線４１ｂの電位に基づいて、配線４８と発光素子６０の一方の電極との間の導通状態、又は非導通状態を制御する機能を有する。配線４８には、例えば基準電位が供給される。トランジスタ５３を介して供給される配線４８の基準電位によって、トランジスタ５２のゲート－ソース間電位のばらつきを抑制できる。

また配線４８を用いて、画素パラメータの設定に用いることのできる電流値を取得できる。より具体的には、配線４８は、トランジスタ５２に流れる電流、又は発光素子６０に流れる電流を、画素２１の外部に出力するためのモニタ線として機能させることができる。配線４８に出力された電流は、例えばソースフォロア回路により電位に変換できる。又は、例えばＡ－Ｄコンバータによりデジタル信号に変換できる。なお、配線４８がモニタ線として機能する場合、表示装置１０は基準電位生成回路１７を有さなくてもよい。また、配線４８がモニタ線として機能する場合、画素２１は、列毎に異なる配線４８と電気的に接続することができる。

トランジスタ５３として、ＯＳトランジスタを用いることが好ましい。前述のように、ＯＳトランジスタは、例えば非晶質シリコンを用いたトランジスタより、電界効果移動度が高い。よって、トランジスタ５３として、ＯＳトランジスタを用いることにより、表示装置１０を高速に駆動させることができる。

図３（Ａ）、図３（Ｂ）、及び図３（Ｃ）は、図２（Ａ）に示す画素２１が有する副画素２３の構成例を示す回路図である。図３（Ａ）に示す副画素２３は、画素回路４０Ｄと、発光素子６０と、を有する。画素回路４０Ｄは、画素回路４０Ｃにトランジスタ５４、及び容量５８を追加した構成を有する。画素回路４０Ｄは、４Ｔｒ２Ｃ型の画素回路である。

画素回路４０Ｄにおいて、トランジスタ５２のソース又はドレインの一方は、トランジスタ５４のソース又はドレインの一方と電気的に接続される。トランジスタ５４のソース又はドレインの他方は、配線４５と電気的に接続される。トランジスタ５４のゲートは、配線４１ｃと電気的に接続される。容量５８の一方の電極は、トランジスタ５２のソース又はドレインの他方、トランジスタ５３のソース又はドレインの一方、容量５７の他方の電極、及び発光素子６０の一方の電極と電気的に接続される。容量５８の他方の電極は、配線４５に電気的に接続される。

配線４１ｃは、走査線駆動回路１１と電気的に接続される。つまり、画素２１が有する副画素２３が図３（Ａ）に示す構成である場合、配線４１として配線４１ａ、配線４１ｂ、及び配線４１ｃが表示装置１０に設けられる。

トランジスタ５４は、スイッチとしての機能を有し、配線４１ｃの電位に基づいて、配線４５とトランジスタ５２のソース又はドレインの一方との間の導通状態、又は非導通状態を制御する機能を有する。

トランジスタ５４をオン状態とすることで、トランジスタ５２のゲート電位に応じた大きさの電流が、例えば配線４５から配線４７に向かって流れる。これにより、発光素子６０が、トランジスタ５２のゲート電位に応じた輝度の光を発する。一方、トランジスタ５４をオフ状態とすることで、発光素子６０に電流が流れなくすることができるため、発光素子６０が光を発しなくすることができる。

トランジスタ５４として、ＯＳトランジスタを用いることが好ましい。前述のように、ＯＳトランジスタは、例えば非晶質シリコンを用いたトランジスタより、電界効果移動度が高い。よって、トランジスタ５４として、ＯＳトランジスタを用いることにより、表示装置１０を高速に駆動させることができる。

図３（Ｂ）に示す副画素２３は、画素回路４０Ｅと、発光素子６０と、を有する。画素回路４０Ｅは、画素回路４０Ｃにトランジスタ５４を追加した構成を有する。画素回路４０Ｅは、４Ｔｒ１Ｃ型の画素回路である。

画素回路４０Ｅにおいて、トランジスタ５４のソース又はドレインの一方は、トランジスタ５１のソース又はドレインの他方、トランジスタ５２のゲート、及び容量５７の一方の電極と電気的に接続される。トランジスタ５４のソース又はドレインの他方は、配線４９と電気的に接続される。トランジスタ５４のゲートは、配線４１ｃと電気的に接続される。副画素２３が図３（Ｂ）に示す構成である場合、配線４１として配線４１ａ、配線４１ｂ、及び配線４１ｃが表示装置１０に設けられる。

トランジスタ５４をオン状態とすることで、トランジスタ５２のゲート電位を、配線４９の電位とすることができる。これにより、例えば発光素子６０に電流が流れなくすることができ、発光素子６０が光を発しなくすることができる。

図３（Ｃ）に示す副画素２３は、画素回路４０Ｆと、発光素子６０と、を有する。

画素回路４０Ｆは、トランジスタ６１、トランジスタ６２、トランジスタ６３、トランジスタ６４、トランジスタ６５、トランジスタ６６、容量６７、及び容量６８を有する。つまり、画素回路４０Ｆは、６Ｔｒ２Ｃ型の画素回路である。

画素回路４０Ｆにおいて、トランジスタ６１のソース又はドレインの一方は、配線４５と電気的に接続される。トランジスタ６１のソース又はドレインの他方は、トランジスタ６２のソース又はドレインの一方と電気的に接続される。トランジスタ６２のソース又はドレインの一方は、トランジスタ６３のソース又はドレインの一方と電気的に接続される。トランジスタ６１のゲートは、配線４１ｄと電気的に接続される。

トランジスタ６２のソース又はドレインの他方は、トランジスタ６３のゲートと電気的に接続される。トランジスタ６３のゲートは、容量６７の一方の電極と電気的に接続される。トランジスタ６２のゲートは、配線４１ｅと電気的に接続される。

トランジスタ６４のソース又はドレインの一方は、配線４３と電気的に接続される。トランジスタ６４のソース又はドレインの他方は、トランジスタ６３のソース又はドレインの他方と電気的に接続される。トランジスタ６３のソース又はドレインの他方は、トランジスタ６５のソース又はドレインの一方と電気的に接続される。トランジスタ６４のゲートは、配線４１ｆと電気的に接続される。

トランジスタ６５のソース又はドレインの他方は、トランジスタ６６のソース又はドレインの一方と電気的に接続される。トランジスタ６６のソース又はドレインの一方は、容量６７の他方の電極と電気的に接続される。容量６７の他方の電極は、容量６８の一方の電極と電気的に接続される。容量６８の一方の電極は、発光素子６０の一方の電極と電気的に接続される。トランジスタ６５のゲートは、配線４１ｇと電気的に接続される。

トランジスタ６６のソース又はドレインの他方は、配線４８と電気的に接続される。トランジスタ６６のゲートは、配線４１ｅと電気的に接続される。

容量６８の他方の電極は、配線４１ｆと電気的に接続される。発光素子６０の他方の電極は、配線４７と電気的に接続される。

配線４１ｄ、配線４１ｅ、配線４１ｆ、及び配線４１ｇは、走査線駆動回路１１と電気的に接続される。つまり、画素２１が有する副画素２３が図３（Ｃ）に示す構成である場合、配線４１として配線４１ｄ、配線４１ｅ、配線４１ｆ、及び配線４１ｇが表示装置１０に設けられる。

トランジスタ６１、トランジスタ６２、トランジスタ６４、トランジスタ６５、及びトランジスタ６６は、スイッチとしての機能を有する。トランジスタ６１は、配線４１ｄの電位に基づいて、配線４５と、トランジスタ６２のソース又はドレインの一方、及びトランジスタ６３のソース又はドレインの一方との間の導通状態、又は非導通状態を制御する機能を有する。トランジスタ６２は、配線４１ｅの電位に基づいて、トランジスタ６１のソース又はドレインの他方、及びトランジスタ６３のソース又はドレインの一方と、トランジスタ６３のゲート、及び容量６７の一方の電極との間の導通状態、又は非導通状態を制御する機能を有する。トランジスタ６４は、配線４１ｆの電位に基づいて、配線４３と、トランジスタ６３のソース又はドレインの他方、及びトランジスタ６５のソース又はドレインの一方との間の導通状態、又は非導通状態を制御する機能を有する。トランジスタ６５は、配線４１ｇの電位に基づいて、トランジスタ６３のソース又はドレインの他方、及びトランジスタ６４のソース又はドレインの他方と、発光素子６０の一方の電極との間の導通状態、又は非導通状態を制御する機能を有する。トランジスタ６６は、配線４１ｅの電位に基づいて、配線４８と発光素子６０の一方の電極との間の導通状態、又は非導通状態を制御する機能を有する。

トランジスタ６１乃至トランジスタ６６として、ＯＳトランジスタを用いることが好ましい。ＯＳトランジスタは、例えば非晶質シリコンを用いたトランジスタより、電界効果移動度が高い。よって、トランジスタ６１乃至トランジスタ６６として、ＯＳトランジスタを用いることにより、表示装置１０を高速に駆動させることができる。

［トランジスタの構成例］
図４（Ａ）及び図４（Ｂ）には、本発明の一態様のトランジスタの構成例を示す。

図４（Ａ）は、本発明の一態様の表示装置が有する半導体装置の構成例を示す平面図であり、具体的には本発明の一態様の表示装置が有するトランジスタであるトランジスタ５０、及びその周辺の構成を示す平面図である。図４（Ｂ）は、図４（Ａ）に示す一点鎖線Ｋ１－Ｋ２の断面図である。なお、図４（Ａ）において、例えば絶縁層等の、トランジスタ５０の構成要素の一部を省略する。例えばトランジスタの平面図においては、以降の図面においても、絶縁層等の構成要素の一部を省略する。

トランジスタ５０は、基板１０１上に設けられる。トランジスタ５０は、導電層１１１と、導電層１１２と、半導体層１１３と、絶縁層１０５と、導電層１１５と、を有する。

図４（Ａ）、及び図４（Ｂ）において、導電層１１５が延伸する方向をＸ方向とする。また、Ｘ方向と垂直、且つ例えば基板１０１の上面に対して平行な方向をＹ方向とし、基板１０１の上面に対して垂直な方向をＺ方向とする。Ｘ方向、Ｙ方向、及びＺ方向の定義は、以降の図面においても同様の場合があり、また異なる場合がある。Ｘ方向、Ｙ方向、及びＺ方向は、互いに垂直な方向とすることができる。

導電層１１１は、トランジスタ５０のソース電極又はドレイン電極の一方として機能する。導電層１１２は、トランジスタ５０のソース電極又はドレイン電極の他方として機能する。絶縁層１０５は、トランジスタ５０のゲート絶縁層として機能する。導電層１１５は、トランジスタ５０のゲート電極として機能する。

半導体層１１３のうち、ソース電極とドレイン電極との間において、ゲート絶縁層を介してゲート電極と重なる領域の全体がチャネル形成領域として機能する。また、半導体層１１３のうち、ソース電極と接する領域はソース領域として機能し、ドレイン電極と接する領域はドレイン領域として機能する。

基板１０１上に導電層１１１が設けられ、基板１０１上、及び導電層１１１上に絶縁層１０３が設けられ、絶縁層１０３上に導電層１１２が設けられる。絶縁層１０３は、層間絶縁層としての機能を有することができる。導電層１１１と導電層１１２は、絶縁層１０３を介して互いに重なる領域を有する。なお図４（Ｂ）には、絶縁層１０３が絶縁層１０３ａと、絶縁層１０３ａ上の絶縁層１０３ｂとの２層構造を有する例を示す。

絶縁層１０３は、導電層１１１に達する開口１２１を有する。導電層１１２は、開口１２１に達する開口１２３を有する。つまり、開口１２３は、開口１２１と重なる領域を有する。

導電層１１２は、導電層１１１と重なる領域に開口１２３を有する。また導電層１１２は、平面視において開口１２１の外周を囲む構成とすることができる。ここで、導電層１１２は、開口１２１の内部に設けないことが好ましい。つまり、導電層１１２は、絶縁層１０３の開口１２１側の側面と接しないことが好ましい。

図４（Ａ）では、開口１２１、及び開口１２３の形状がそれぞれ、平面視において円形である例を示している。開口１２１及び開口１２３の平面形状を円形とすることにより、開口１２１及び開口１２３を形成する際の加工精度を高めることができ、微細なサイズの開口１２１及び開口１２３を形成できる。なお、本明細書等において、円形とは真円に限定されない。また、開口１２１及び開口１２３の平面形状は、例えば楕円形としてもよい。

図４（Ｂ）では、導電層１１２の開口１２３側の端部が、絶縁層１０３の開口１２１側の端部と一致、又は概略一致する例を示している。開口１２３の平面形状は、開口１２１の平面形状と一致、又は概略一致するともいえる。なお、ここでの導電層１１２の開口１２３側の端部とは、導電層１１２の開口１２３側の下面端部を指す。導電層１１２の下面とは、絶縁層１０３側の面を指す。絶縁層１０３の開口１２１側の端部とは、絶縁層１０３の開口１２１側の上面端部を指す。絶縁層１０３の上面とは、導電層１１２側の面を指す。また、開口１２３の平面形状とは、導電層１１２の開口１２３側の下面端部の平面形状を指す。開口１２１の平面形状とは、絶縁層１０３の開口１２１側の上面端部の平面形状を指す。

なお、端部が一致、又は概略一致するとは、端部が揃っている、又は概略揃っているともいえる。端部が揃っている、又は概略揃っている場合、及び、平面形状が一致又は概略一致している場合、平面視において、積層した層と層との間で少なくとも輪郭の一部が重なっているといえる。例えば、上層と下層とが、同一のマスクパターン、又は一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重なり合わず、上層が下層の内側に位置すること、又は、上層が下層の外側に位置することもあり、この場合も端部が概略揃っている、又は、平面形状が概略一致している、という。

開口１２１は、例えば、開口１２３の形成に用いたレジストマスクを用いて形成できる。具体的には、まず、基板１０１上に導電層１１１を形成した後、基板１０１上、及び導電層１１１上に絶縁層１０３と、絶縁層１０３上の導電層１１２となる導電膜と、当該導電膜上のレジストマスクと、を形成する。そして、当該レジストマスクを用いて当該導電膜に開口１２３を形成した後に、当該レジストマスクを用いて当該絶縁層１０３に開口１２１を形成することにより、開口１２１の端部と開口１２３の端部を一致、又は概略一致させることができる。このような構成とすることにより、工程を簡略にできる。

半導体層１１３は、開口１２１及び開口１２３を覆うように、開口１２１及び開口１２３の内部に位置する領域を有するように設けられる。半導体層１１３は、導電層１１２の上面及び側面、絶縁層１０３の側面、並びに導電層１１１の上面の形状に沿った形状を有する。半導体層１１３は、例えば導電層１１２の上面及び側面、絶縁層１０３の側面、並びに導電層１１１の上面と接する領域を有する。

半導体層１１３は、導電層１１２の開口１２３側の端部を覆っていることが好ましい。また図４（Ｂ）では、半導体層１１３の端部が導電層１１２上に位置する構成を示している。半導体層１１３の端部は、導電層１１２の上面と接するともいえる。

例えば図４（Ｂ）では半導体層１１３を単層構造で示しているが、本発明の一態様はこれに限られない。半導体層１１３を２層以上の積層構造としてもよい。

トランジスタ５０のゲート絶縁層として機能する絶縁層１０５は、開口１２１及び開口１２３を覆うように、開口１２１及び開口１２３の内部に位置する領域を有するように設けられる。絶縁層１０５は、半導体層１１３上、導電層１１２上、及び絶縁層１０３上に設けられる。絶縁層１０５は、半導体層１１３の上面及び側面、導電層１１２の上面及び側面、並びに絶縁層１０３の上面と接する領域を有することができる。絶縁層１０５は、絶縁層１０３の上面、導電層１１２の上面及び側面、並びに半導体層１１３の上面及び側面の形状に沿った形状を有する。

トランジスタ５０のゲート電極として機能する導電層１１５は、絶縁層１０５上に設けられ、絶縁層１０５の上面と接する領域を有することができる。導電層１１５は、絶縁層１０５を介して、半導体層１１３と重なる領域を有する。導電層１１５は、絶縁層１０５の上面の形状に沿った形状を有する。

例えば図４（Ｂ）に示すように、開口１２１及び開口１２３において、導電層１１５は、絶縁層１０５を介して半導体層１１３と重なる領域を有する。また、図４（Ｂ）に示す例において、導電層１１５は、絶縁層１０５及び半導体層１１３を介して導電層１１１、及び導電層１１２と重なる領域を有する。また、導電層１１５は、開口１２１内において半導体層１１３の全体を覆っている。このような構成とすることで、半導体層１１３全体にゲート電界をかけることができるため、トランジスタ５０の電気特性を高めることができ、例えばトランジスタのオン電流を高めることができる。

図４（Ａ）においては、導電層１１１がＹ方向に延伸し、導電層１１５がＸ方向に延伸し、開口１２３が延伸する導電層１１１と延伸する導電層１１５が重畳する領域に設けられる例を示す。ここで、導電層１１１はＹ方向に延伸する配線であるということができ、導電層１１５はＸ方向に延伸する配線であるということができ、開口１２３は、Ｘ方向に延伸する配線と、Ｙ方向に延伸する配線との交点に重畳して設けられる、ということができる。

トランジスタ５０は、半導体層１１３よりも上方にゲート電極を有する、いわゆるトップゲート型のトランジスタである。さらに、半導体層１１３の下面がソース電極及びドレイン電極と接する領域を有することから、ＴＧＢＣ（Ｔｏｐ Ｇａｔｅ Ｂｏｔｔｏｍ Ｃｏｎｔａｃｔ）型のトランジスタということができる。

トランジスタ５０は、例えば画素２１が有するトランジスタのうち少なくとも一つに適用できる。例えば、トランジスタ５１乃至トランジスタ５４、及びトランジスタ６１乃至トランジスタ６６のうち少なくとも一つに、トランジスタ５０を適用できる。また、走査線駆動回路１１が有するトランジスタ、信号線駆動回路１３が有するトランジスタ、電源回路１５が有するトランジスタ、及び基準電位生成回路１７が有するトランジスタのうち少なくとも一つに、トランジスタ５０を適用してもよい。

ここで、トランジスタ５０のチャネル長及びチャネル幅について、図５（Ａ）及び図５（Ｂ）を用いて説明する。図５（Ａ）は、図４（Ａ）と同様に、トランジスタ５０、及びその周辺の構成例を示す平面図である。図５（Ｂ）は、図４（Ｂ）と同様に、トランジスタ５０、及びその周辺の構成例を示す断面図である。

半導体層１１３において、導電層１１１と接する領域はソース領域又はドレイン領域の一方として機能し、導電層１１２と接する領域はソース領域又はドレイン領域の他方として機能し、ソース領域とドレイン領域の間の領域はチャネル形成領域として機能する。

トランジスタ５０のチャネル長は、ソース領域とドレイン領域の間の距離となる。図５（Ｂ）は、トランジスタ５０のチャネル長Ｌ５０を破線の両矢印で示している。チャネル長Ｌ５０は、断面視において、半導体層１１３と導電層１１１が接する領域の端部と、半導体層１１３と導電層１１２が接する領域の端部との距離となる。

ここで、トランジスタ５０のチャネル長Ｌ５０は、ＸＺ面から見た場合における絶縁層１０３の開口１２１側の側面の長さに相当する。つまり、チャネル長Ｌ５０は、絶縁層１０３の膜厚Ｔ１０３、及び絶縁層１０３の開口１２１側の側面と絶縁層１０３の被形成面（ここでは、導電層１１１の上面）とのなす角θ１０３で決まり、トランジスタの作製に用いる露光装置の性能に影響されない。したがって、チャネル長Ｌ５０を露光装置の限界解像度よりも小さな値とすることができ、微細なサイズのトランジスタを実現できる。例えば、チャネル長Ｌ５０は、０．０１０μｍ以上３．０μｍ未満が好ましく、さらには０．０５０μｍ以上３．０μｍ未満が好ましく、さらには０．１０μｍ以上３．０μｍ未満が好ましく、さらには０．１５μｍ以上３．０μｍ未満が好ましく、さらには０．２０μｍ以上３．０μｍ未満が好ましく、さらには０．２０μｍ以上２．５μｍ未満が好ましく、さらには０．２０μｍ以上２．０μｍ未満が好ましく、さらには０．２０μｍ以上１．５μｍ未満が好ましく、さらには０．３０μｍ以上１．５μｍ未満が好ましく、さらには０．３０μｍ以上１．２μｍ以下が好ましく、さらには０．４０μｍ以上１．２μｍ以下が好ましく、さらには０．４０μｍ以上１．０μｍ以下が好ましく、さらには０．５０μｍ以上１．０μｍ以下が好ましい。図５（Ｂ）は、絶縁層１０３の膜厚Ｔ１０３を一点鎖線の両矢印で示している。

トランジスタ５０を、画素２１が有するトランジスタに適用することにより、画素２１が有するトランジスタを微細化できるため、画素２１を微細化できる。これにより、表示装置１０を、高精細な表示装置とすることができる。また、チャネル長Ｌ５０を小さくすることにより、トランジスタ５０のオン電流を高くできる。よって、表示装置１０が有するトランジスタ、例えば画素２１が有するトランジスタにトランジスタ５０を適用することにより、表示装置１０を高速に駆動させることができる。

絶縁層１０３の膜厚Ｔ１０３及び角θ１０３を調整することにより、チャネル長Ｌ５０を制御できる。

絶縁層１０３の膜厚Ｔ１０３は、０．０１０μｍ以上３．０μｍ未満が好ましく、さらには０．０５０μｍ以上３．０μｍ未満が好ましく、さらには０．１０μｍ以上３．０μｍ未満が好ましく、さらには０．１５μｍ以上３．０μｍ未満が好ましく、さらには０．２０μｍ以上３．０μｍ未満が好ましく、さらには０．２０μｍ以上２．５μｍ未満が好ましく、さらには０．２０μｍ以上２．０μｍ未満が好ましく、さらには０．２０μｍ以上１．５μｍ未満が好ましく、さらには０．３０μｍ以上１．５μｍ未満が好ましく、さらには０．３０μｍ以上１．２μｍ以下が好ましく、さらには０．４０μｍ以上１．２μｍ以下が好ましく、さらには０．４０μｍ以上１．０μｍ以下が好ましく、さらには０．５０μｍ以上１．０μｍ以下が好ましい。

絶縁層１０３の開口１２１側の側面は、テーパ形状であることが好ましい。絶縁層１０３の開口１２１側の側面と絶縁層１０３の被形成面（ここでは、導電層１１１の上面）とのなす角θ１０３は、９０度未満であることが好ましい。角θ１０３を小さくすることにより、絶縁層１０３上に設けられる層（例えば、半導体層１１３）の被覆性を高めることができる。しかしながら、角θ１０３を小さくすると、半導体層１１３と導電層１１１との接触面積が小さくなり、半導体層１１３と導電層１１１の接触抵抗が高くなってしまう場合がある。角θ１０３は４５度以上９０度未満が好ましく、さらには５０度以上９０度未満が好ましく、さらには５５度以上９０度未満が好ましく、さらには６０度以上９０度未満が好ましく、さらには６０度以上８５度以下が好ましく、さらには６５度以上８５度以下が好ましく、さらには６５度以上８０度以下が好ましく、さらには７０度以上８０度以下が好ましい。角θ１０３を前述の範囲とすることで、導電層１１１及び絶縁層１０３上に形成される層（例えば、半導体層１１３）の被覆性を高めることができ、当該層に段切れ又は鬆等の不具合が発生することを抑制できる。また、半導体層１１３と導電層１１１の接触抵抗を低くできる。

なお、例えば図５（Ｂ）では、断面視において、絶縁層１０３の開口１２１側の側面の形状が直線である構成を示しているが、本発明の一態様はこれに限られない。断面視において、絶縁層１０３の開口１２１側の側面の形状は曲線であってもよく、また側面の形状が直線である領域と曲線である領域の双方を有してもよい。

トランジスタ５０のチャネル幅は、チャネル長方向と直交する方向における、ソース領域の幅、又はドレイン領域の幅となる。つまり、チャネル幅は、チャネル長方向と直交する方向における、半導体層１１３と導電層１１１が接する領域の幅、又は半導体層１１３と導電層１１２が接する領域の幅となる。ここでは、トランジスタ５０のチャネル幅は、チャネル長方向と直交する方向における、半導体層１１３と導電層１１２が接する領域の幅として説明する。図５（Ａ）及び図５（Ｂ）では、トランジスタ５０のチャネル幅Ｗ５０を実線の両矢印で示している。チャネル幅Ｗ５０は、平面視において、開口１２３側の導電層１１２の下面端部の長さとなる。

チャネル幅Ｗ５０は、開口１２３の平面形状で決まる。図５（Ａ）及び図５（Ｂ）は、開口１２３の幅Ｄ１２３を二点鎖線の両矢印で示している。幅Ｄ１２３は、平面視において、開口１２３に外接する最小の矩形の短辺を指す。フォトリソグラフィ法を用いて開口１２３を形成する場合、開口１２３の幅Ｄ１２３は露光装置の限界解像度以上となる。幅Ｄ１２３は、例えば、０．２０μｍ以上５．０μｍ未満が好ましく、さらには０．２０μｍ以上４．５μｍ未満が好ましく、さらには０．２０μｍ以上４．０μｍ未満が好ましく、さらには０．２０μｍ以上３．５μｍ未満が好ましく、さらには０．２０μｍ以上３．０μｍ未満が好ましく、さらには０．２０μｍ以上２．５μｍ未満が好ましく、さらには０．２０μｍ以上２．０μｍ未満が好ましく、さらには０．２０μｍ以上１．５μｍ未満が好ましく、さらには０．３０μｍ以上１．５μｍ未満が好ましく、さらには０．３０μｍ以上１．２μｍ以下が好ましく、さらには０．４０μｍ以上１．２μｍ以下が好ましく、さらには０．４０μｍ以上１．０μｍ以下が好ましく、さらには０．５０μｍ以上１．０μｍ以下が好ましい。なお、開口１２３の平面形状が円形の場合、幅Ｄ１２３は開口１２３の直径に相当し、チャネル幅Ｗ５０は平面視における開口１２３の外周の長さと等しくでき、“Ｄ１２３×π”と算出できる。

以下に、画素回路を含む構成例について説明する。なお、図６（Ｂ）乃至図２６に記載の構成は、図１（Ｃ）、図１（Ｄ）または後述する図６（Ａ）の各要素を用いて説明するが、図６（Ｂ）乃至図２６に記載の構成を例えば、図２（Ｂ）乃至図３（Ｃ）の回路図に適宜、適用することができる。例えば、図６（Ｂ）乃至図２６に記載の構成が有する一または複数のトランジスタと、一または複数の配線と、の構成を、図２（Ｂ）乃至図３（Ｃ）の回路図が有するいずれか一または複数のトランジスタと、いずれか一または複数の配線と、に適宜、適用することができる。

具体的には例えば、図６（Ｂ）及び図６（Ｃ）に示すトランジスタ５１の構成を、図３（Ｃ）が有するトランジスタ６１乃至トランジスタ６６のいずれか一に適用することができる。

［複数のトランジスタを含む構成例］
図６（Ａ）には、図１（Ｃ）等に示す構成要素を一部、抜粋した回路図を示す。図６（Ａ）に示す回路図は、トランジスタ５１、トランジスタ５２、配線４１、配線４３及び配線４５を有する。

図６（Ｂ）は、図６（Ａ）に示す回路図に適用可能な構成例を示す。配線４１及び配線４５はそれぞれ、Ｙ方向に延伸する配線である。また、配線４３はＸ方向に延伸する配線であり、配線４１及び配線４５とそれぞれ、交差する。図６（Ｃ）は、図６（Ｂ）に示す一点鎖線Ｅ１－Ｅ２に対応する断面図である。また図６（Ｄ）は、図６（Ｂ）に示す一点鎖線Ｅ３－Ｅ４に対応する断面図である。

配線４３と配線４５は互いに高さが異なる配線であり、配線４５は配線４３よりも上方に位置する。配線４３と配線４５との間には、絶縁層１０３が設けられる。

配線４５と配線４１は互いに高さが異なる配線であり、配線４１は配線４５よりも上方に位置する。配線４１は例えば、配線４５の上面よりも半導体層１１３ａ及び絶縁層１０５の厚さ分だけ高い位置に配置される領域を有する。また、配線４１は例えば、配線４５の上面よりも絶縁層１０５の厚さ分だけ高い位置に配置される領域を有する。また、配線４１と配線４５は平面視において平行、あるいは概略平行に配置されている。

配線４３は、トランジスタ５１のソース電極及びドレイン電極の一方として機能することができる。トランジスタ５１の半導体層１１３ａは、配線４３と重畳する領域を有する。半導体層１１３ａは、配線４３の上面と接するように設けられる。

配線４１は、トランジスタ５１のゲート電極として機能することができる。

半導体層１１３ａと配線４１との間には、絶縁層１０５が設けられる。絶縁層１０５は、トランジスタ５１のゲート絶縁層としての機能を有する。

配線４５は、トランジスタ５２のソース電極及びドレイン電極の一方として機能することができる。トランジスタ５２の半導体層１１３ｂは、トランジスタ５２のソース電極及びドレイン電極の他方として機能する導電層１１１ｂの上面と接するように設けられる。導電層１１５ｂは、トランジスタ５２のゲート電極として機能する。

絶縁層１０５には開口９１が設けられる。導電層１１５ｂは開口９１と重畳する領域において、導電層１１２ａの上面と接することが好ましい。

図６（Ｂ）及び図６（Ｃ）に示す構成例において、トランジスタ５１及びトランジスタ５２はそれぞれ、図４（Ａ）及び図４（Ｂ）等に示すトランジスタ５０に関する記載を適用することができる。また、トランジスタ５１及びトランジスタ５２に関する構成要素は例えば、トランジスタ５０において、対応する構成要素の記載を参照することができる。

トランジスタ５０の導電層１１１、導電層１１２、半導体層１１３、及び導電層１１５は例えば、図６（Ｂ）及び図６（Ｃ）に示すトランジスタ５１において、配線４３、導電層１１２ａ、半導体層１１３ａ及び配線４１に対応するといえる。

またトランジスタ５０の導電層１１１、導電層１１２、半導体層１１３、及び導電層１１５は例えば、図６（Ｂ）及び図６（Ｃ）に示すトランジスタ５２において、導電層１１１ｂ、配線４５、半導体層１１３ｂ及び導電層１１５ｂに対応するといえる。

図６（Ｄ）に示すように、配線４３と配線４５が交差する領域においては、配線４３上に絶縁層１０３が設けられ、絶縁層１０３上に配線４５が設けられる。

図７（Ａ）に示す構成例は、図６（Ｂ）と比較して、配線４３が配線４５よりも上方に位置する点などにおいて異なる。図７（Ｂ）は、図７（Ａ）に示す一点鎖線Ｅ１－Ｅ２に対応する断面図である。また図７（Ｃ）は、図７（Ａ）に示す一点鎖線Ｅ３－Ｅ４に対応する断面図である。

図７（Ａ）及び図７（Ｂ）において、配線４３は配線４５よりも上方に位置し、互いに高さが異なる配線である。配線４３と配線４５との間には、絶縁層１０３が設けられる。

また配線４１は配線４３よりも上方に位置し、互いに高さが異なる配線である。配線４１は例えば、配線４３の上面よりも半導体層１１３ａ及び絶縁層１０５の厚さ分だけ高い位置に配置される領域を有する。また、配線４１は例えば、配線４３の上面よりも絶縁層１０５の厚さ分だけ高い位置に配置される領域を有する。

配線４３は、トランジスタ５１のソース電極及びドレイン電極の一方として機能することができる。半導体層１１３ａは、配線４３の開口内に位置する領域と、配線４３の上面と接するように設けられる領域と、を有する。また、半導体層１１３ａは、トランジスタ５１のソース電極及びドレイン電極の他方として機能する導電層１１１ａと重畳する領域を有する。半導体層１１３ａは、導電層１１１ａの上面と接するように設けられる。

半導体層１１３ａと配線４１との間には、絶縁層１０５が設けられる。絶縁層１０５は、トランジスタ５１のゲート絶縁層としての機能を有する。

配線４５は、トランジスタ５２のソース電極及びドレイン電極の一方として機能することができる。トランジスタ５２の半導体層１１３ｂは、配線４５の上面と接するように設けられる。導電層１１５ｂは、トランジスタ５２のゲート電極として機能する。導電層１１２ｂは、トランジスタ５２のソース電極及びドレイン電極の他方として機能する。

絶縁層１０５、絶縁層１０３ｂ及び絶縁層１０３ａには開口９２が設けられる。導電層１１５ｂは開口９２と重畳する領域において、導電層１１１ａの上面と接することが好ましい。

トランジスタ５０の導電層１１１、導電層１１２、半導体層１１３、及び導電層１１５は例えば、図７（Ａ）及び図７（Ｂ）に示すトランジスタ５１において、導電層１１１ａ、配線４３、半導体層１１３ａ及び配線４１に対応するといえる。

またトランジスタ５０の導電層１１１、導電層１１２、半導体層１１３、及び導電層１１５は例えば、図７（Ａ）及び図７（Ｂ）に示すトランジスタ５２において、配線４５、導電層１１２ｂ、半導体層１１３ｂ及び導電層１１５ｂに対応するといえる。

図７（Ｃ）に示すように、配線４３と配線４５が交差する領域においては、配線４５上に絶縁層１０３が設けられ、絶縁層１０３上に配線４３が設けられる。

図８（Ａ）及び図８（Ｂ）には、副画素２３が有する配線４１、配線４３及び配線４５を抜粋して示す。

図８（Ａ）において、配線４１と配線４５の間のスペースＳ１は、配線４１の配線幅Ｌ１より小さく、配線４５の配線幅Ｌ２より小さい。配線４１と配線４５の高さが異なるため、このように配線の間のスペースを小さくして配置することができる。

図８（Ｂ）においては、配線４１と配線４５の間のスペースＳ１は、配線４１の配線幅Ｌ１より大きく、配線４５の配線幅Ｌ２より大きい。このような配置とすることにより、配線４１と配線４５との間にトランジスタ、容量素子、他の配線、等を配置することができ、配置の自由度を高めることができる。また図８（Ｂ）に示す構成をＸ方向に２つ並べた構成の例を、図８（Ｃ）に示す。図８（Ｃ）においては、配線４５と、Ｘの正の方向に隣接する副画素２３の配線４１との間のスペースＳ２を小さくすることができる。スペースＳ２は例えば、配線４１の配線幅Ｌ１より小さく、配線４５の配線幅Ｌ２より小さい。配線４１と配線４５の高さが異なるため、このように、隣接する副画素の間においても、配線の間のスペースを小さくして配置することができる。

例えば、本発明の一態様の表示装置が、ｍ行ｎ列に配置された複数の画素と、行方向に延伸するｍ本の配線４１及びｍ本の配線４５と、列方向に延伸するｎ本の配線４３とを有する場合を考える。ここで、行方向は例えば、図８（Ｃ）におけるＹ方向とすることができ、列方向は例えば、図８（Ｃ）におけるＸ方向とすることができる。Ｘ方向に隣接する２つの画素を例えば、ｈ行ｋ列の画素及び（ｈ－１）行ｋ列の画素とする。ここで、ｈは３以上ｍ以下の整数であり、ｋは１以上ｎ以下の整数である。第（ｈ－１）の配線４５と、第ｈの配線４１の間のスペースの幅は、第（ｈ－１）の配線４５の配線幅よりも狭いことが好ましい。

なお、ここではｍ行ｎ列に配置された複数の画素、と表現したが、画素が複数の副画素を有する場合には、上記において、画素を副画素と言い換えることができる。

なお、列が行方向に配列された３つの副画素を有する場合には例えば、ｎは、３倍の数値となるため、ここでは上記と区別して、ｎをｎ’と表記する。ｎ’はｎの３倍の数値である。

すなわち、本発明の一態様の表示装置は、ｍ行ｎ’列に配置された複数の副画素と、行方向に延伸するｍ本の配線４１及びｍ本の配線４５と、列方向に延伸するｎ’本の配線４３とを有する。また第（ｈ－１）の配線４５と、第ｈの配線４１の間のスペースの幅は、第（ｈ－１）の配線４５の配線幅よりも狭いことが好ましい。

［画素回路を含む構成例１］
図９（Ａ）は、図１（Ｃ）に示す画素回路４０Ａ、配線４１、配線４３、及び配線４５を含む構成例を示す上面図である。また図９（Ｂ）は、図９（Ａ）に示す破線Ａ１－Ａ２に対応する断面図である。また図１０は、図９（Ａ）に示す矢印ＡＲＷの方向からみた、画素回路４０Ａ、配線４１、配線４３、及び配線４５を含む構成例の斜視図である。

なお図９（Ａ）、図１０及び後述する上面図、斜視図等において、発光素子６０に電気的に接続される導電層等の構成要素の一部を省略する。また、図９（Ａ）、図１０及び後述する上面図、斜視図等において例えば、基板、絶縁層、等の表示装置の構成要素の一部を省略する。

また、図１０においては導電層１１５ｂ及び配線４１よりも上の層は省略している。

本明細書等において、平面図は上面図ということができる場合がある。

なお、上面図及び斜視図において、導電層、半導体層などの形状が簡略化されることがある。また、図を見やすくするため、各構成要素の配置が上面図、斜視図、断面図の間で異なる場合がある。よって、上面図と断面図との間で、各構成要素の寸法、配置、及び形状が異なる場合がある。また斜視図と断面図との間で、各構成要素の寸法、配置、及び形状が異なる場合がある。

配線４１及び配線４５はそれぞれ、Ｙ方向に延伸する配線である。また、配線４３はＸ方向に延伸する配線であり、配線４１及び配線４５とそれぞれ、交差する。

配線４３と配線４５は互いに高さが異なる配線であり、配線４５は配線４３よりも上方に位置する。配線４３と配線４５との間には、絶縁層１０３が設けられる。

配線４５と配線４１は互いに高さが異なる配線であり、配線４１は配線４５よりも上方に位置する。配線４１は例えば、配線４５の上面よりも半導体層１１３ａ及び絶縁層１０５の厚さ分だけ高い位置に配置される領域を有する。また、配線４１は例えば、配線４５の上面よりも絶縁層１０５の厚さ分だけ高い位置に配置される領域を有する。また、配線４１と配線４５は平行、あるいは概略平行に配置されている。配線４１と配線４５の間のスペースＳ１は、配線４１の配線幅Ｌ１より小さく、配線４５の配線幅Ｌ２より小さい。配線４１と配線４５の高さが異なるため、スペースＳ１を小さくして配線４１と配線４５を配置することができる。

配線４３は、トランジスタ５１のソース電極及びドレイン電極の一方として機能することができる。トランジスタ５１の半導体層１１３ａは、配線４３と重畳する領域を有する。絶縁層１０３は、配線４３に達する開口１２１を有する。また、導電層１１２ａは、開口１２１と重なる位置に、開口１２３を有する。半導体層１１３ａは、開口１２１及び開口１２３を覆うように、開口１２１及び開口１２３の内部に位置する領域を有するように設けられる。半導体層１１３ａは、配線４３の上面と接するように設けられる。また、半導体層１１３ａは、トランジスタ５１のソース電極及びドレイン電極の他方として機能する導電層１１２ａの開口１２３内に位置する領域と、導電層１１２ａの上面と接するように設けられる領域と、を有する。

配線４１は、トランジスタ５１のゲート電極として機能することができる。配線４１は、トランジスタ５１の半導体層１１３ａと重なる領域において、配線幅が太くなっている。配線４１は、トランジスタ５１の半導体層１１３ａと重なる領域において、分岐を有すると表現することもできる。

半導体層１１３ａと配線４１との間には、絶縁層１０５が設けられる。絶縁層１０５は、トランジスタ５１のゲート絶縁層としての機能を有する。

配線４５は、トランジスタ５２のソース電極及びドレイン電極の一方として機能することができる。トランジスタ５２の半導体層１１３ｂは、トランジスタ５２のソース電極及びドレイン電極の他方として機能する導電層１１１ｂの上面と接するように設けられる。導電層１１５ｂは、トランジスタ５２のゲート電極、及び容量５７の一方の電極として機能する。

導電層１１２ｃは、容量５７の他方の電極として機能する。

配線４１と導電層１１５ｂは、高さが一致する領域を有することが好ましい。また、配線４１と導電層１１５ｂは例えば、同じ材料を有する。また、配線４１が積層構造を有する場合には、導電層１１５ｂも例えば、同様の積層構造を有する。配線４１及び導電層１１５ｂは例えば、同じ導電膜から加工して形成することができる。ここで、表示装置が有する配線、導電層、半導体層、絶縁層、等の高さは例えば、基準面からの距離とすることができる。基準面として例えば、基板の表面、基板上に設けられた膜の平坦領域、等を用いることができる。

また、配線４３と導電層１１１ｂは、高さが一致する領域を有することが好ましい。また、配線４３と導電層１１１ｂは例えば、同じ材料を有する。また、配線４３が積層構造を有する場合には、導電層１１１ｂも例えば、同様の積層構造を有する。配線４３及び導電層１１１ｂは例えば、同じ導電膜から加工して形成することができる。

また、配線４５、導電層１１２ａ及び導電層１１２ｃは、互いに高さが一致する領域を有することが好ましい。また、配線４５、導電層１１２ａ及び導電層１１２ｃは例えば、互いに同じ材料を有する。また、配線４５が積層構造を有する場合には、導電層１１２ａ及び導電層１１２ｃも例えば、同様の積層構造を有する。配線４５、導電層１１２ａ及び導電層１１２ｃは例えば、同じ導電膜から加工して形成することができる。

導電層１１２ｃは、絶縁層１０３が有する開口を埋めるように設けられる領域を有する。該領域において、導電層１１２ｃが導電層１１１ｂと接することが好ましい。また、絶縁層１０３の開口内にプラグを設けて、導電層１１２ｃと導電層１１１ｂを、該プラグを介して電気的に接続させる構成としてもよい。

また導電層１１５ｂは絶縁層１０５が有する開口を埋めるように設けられる領域を有する。該領域において、導電層１１５ｂは導電層１１２ａと接することが好ましい。また、絶縁層１０５の開口内にプラグを設けて、導電層１１５ｂと導電層１１２ａを、該プラグを介して電気的に接続させる構成としてもよい。

半導体層１１３ｂと導電層１１５ｂとの間、及び導電層１１２ｃと導電層１１５ｂの間には、絶縁層１０５が設けられる。絶縁層１０５は、トランジスタ５２のゲート絶縁層としての機能、及び容量５７の誘電体層としての機能を有する。

また、容量５７の上方に発光素子が設けられる場合には、発光素子の画素電極を例えば、導電層１１２ｃの上面の領域８１と接するように設ければよい。

トランジスタ５１及びトランジスタ５２はそれぞれ、図４（Ａ）及び図４（Ｂ）等に示すトランジスタ５０に関する記載を適用することができる。また、トランジスタ５１及びトランジスタ５２に関する構成要素は例えば、トランジスタ５０において、対応する構成要素の記載を参照することができる。

トランジスタ５０の導電層１１１、導電層１１２、半導体層１１３、及び導電層１１５は例えば、図９（Ａ）、図９（Ｂ）に示すトランジスタ５１において、配線４３、導電層１１２ａ、半導体層１１３ａ及び配線４１に対応するといえる。

またトランジスタ５０の導電層１１１、導電層１１２、半導体層１１３、及び導電層１１５は例えば、図９（Ａ）、図９（Ｂ）に示すトランジスタ５２において、導電層１１１ｂ、配線４５、半導体層１１３ｂ及び導電層１１５ｂに対応するといえる。

図１１には、図９（Ａ）に示す構成を行方向及び列方向に複数配置する例を示す。また、図１１においては、発光素子６０に電気的に接続される画素電極３１１を二点鎖線にて示す。画素電極３１１は例えば、導電層１１２ｃの上面の領域８１と接するように設けられる。画素電極３１１を含む断面の例については、後述する図１２等において示す。

また図１２には、図１１に示す太線Ａ３－Ａ４に対応する断面図を示す。配線４１、導電層１１５ｂ、絶縁層１０５及び導電層１１２ｃを覆うように絶縁層２１８が設けられる。絶縁層２１８上には絶縁層２３５が設けられる。絶縁層１０５、絶縁層２１８及び絶縁層２３５には、導電層１１２ｃに達する開口が設けられる。該開口と、導電層１１２ｃの上面の一部と、を覆うように画素電極３１１が設けられる。画素電極３１１は例えば、領域８１において、導電層１１２ｃの上面と接するように設けられる。

また画素電極３１１の上面端部を覆うように、絶縁層２３７を設けることができる。また、画素電極３１１上には層３１３が設けられ、層３１３上には共通電極３１５が設けられる。絶縁層２３７は、隔壁（土手、バンク、又はスペーサともいう。）として機能する。絶縁層２３７を設けることにより、画素電極３１１と共通電極３１５が接し、発光素子６０がショートすることを抑制できる。

層３１３は例えば、発光素子６０の発光層を含む層である。共通電極３１５を覆うように保護層３３１を設けてもよい。発光素子６０は、画素電極３１１と、画素電極３１１上の層３１３と、層３１３上の共通電極３１５と、を有する。なお、層３１３はＥＬ層ということができる。また、共通電極は対向電極ともいう。

保護層３３１上には、接着層１４２によって基板１５２が貼り合わされている。基板１５２の接着層１４２側の面には、遮光層３１７を設けてもよい。遮光層３１７は、隣り合う発光素子６０の間に設けることができる。遮光層３１７を設けることで、隣り合う副画素２３から発せられる光が遮られ、混色を防ぐことができる。なお、遮光層３１７を設けない構成としてもよい。

［画素回路を含む構成例２］
図１３（Ａ）は、図１（Ｃ）に示す画素回路４０Ａ、配線４１、配線４３、及び配線４５を含む構成例を示す上面図であり、図９（Ａ）とは、配線４３が配線４５よりも上方に位置する点などにおいて異なる。また図１３（Ｂ）は、図１３（Ａ）に示す破線Ａ１－Ａ２に対応する断面図である。また図１４は、図１３（Ａ）に示す矢印ＡＲＷの方向からみた、画素回路４０Ａ、配線４１、配線４３、及び配線４５を含む構成例の斜視図である。

なお、図１４においては導電層１１５ｂ及び配線４１よりも上の層は省略している。

図１３（Ａ）、図１３（Ｂ）及び図１４において、配線４３は配線４５よりも上方に位置し、互いに高さが異なる配線である。配線４３と配線４５との間には、絶縁層１０３が設けられる。

また配線４１は配線４３よりも上方に位置し、互いに高さが異なる配線である。配線４１は例えば、配線４３の上面よりも半導体層１１３ａ及び絶縁層１０５の厚さ分だけ高い位置に配置される領域を有する。また、配線４１は例えば、配線４３の上面よりも絶縁層１０５の厚さ分だけ高い位置に配置される領域を有する。

配線４３は、トランジスタ５１のソース電極及びドレイン電極の一方として機能することができる。半導体層１１３ａは、配線４３の開口内に位置する領域と、配線４３の上面と接するように設けられる領域と、を有する。また、半導体層１１３ａは、トランジスタ５１のソース電極及びドレイン電極の他方として機能する導電層１１１ａと重畳する領域を有する。半導体層１１３ａは、導電層１１１ａの上面と接するように設けられる。

半導体層１１３ａと配線４１との間には、絶縁層１０５が設けられる。絶縁層１０５は、トランジスタ５１のゲート絶縁層としての機能を有する。

半導体層１１３ａと配線４１との間には、絶縁層１０３が設けられる。絶縁層１０３は、トランジスタ５１のゲート絶縁層としての機能を有する。

配線４５は、トランジスタ５２のソース電極及びドレイン電極の一方として機能することができる。トランジスタ５２の半導体層１１３ｂは、配線４５の上面と接するように設けられる。導電層１１５ｂは、トランジスタ５２のゲート電極、及び容量５７の一方の電極として機能する。導電層１１２ｂは、トランジスタ５２のソース電極及びドレイン電極の他方及び容量５７の他方の電極として機能する。半導体層１１３ｂは、導電層１１２ｂの開口内に位置する領域と、導電層１１２ｂの上面と接するように設けられる領域と、を有する。

図１３（Ａ）、図１３（Ｂ）及び図１４に示す構成において、配線４３と導電層１１２ｂは、高さが一致する領域を有することが好ましい。配線４３及び導電層１１２ｂは例えば、同じ材料を有する。また、配線４３が積層構造を有する場合には、導電層１１２ｂも例えば、同様の積層構造を有する。配線４３及び導電層１１２ｂは例えば、同じ導電膜から加工して形成することができる。

また図１３（Ａ）、図１３（Ｂ）及び図１４に示す構成において、配線４５と導電層１１１ａは、高さが一致する領域を有することが好ましい。配線４５及び導電層１１１ａは例えば、同じ材料を有する。また、配線４５が積層構造を有する場合には、導電層１１１ａも例えば、同様の積層構造を有する。配線４５及び導電層１１１ａは例えば、同じ導電膜から加工して形成することができる。

半導体層１１３ｂと導電層１１５ｂとの間、及び導電層１１２ｂと導電層１１５ｂの間には、絶縁層１０５が設けられる。該絶縁層は、トランジスタ５２のゲート絶縁層としての機能、及び容量５７の誘電体層としての機能を有する。

また図１３（Ａ）、図１３（Ｂ）及び図１４においては、導電層１１５ｂは絶縁層１０３及び絶縁層１０５の開口内を埋めるように設けられる領域を有する。該領域において、導電層１１５ｂは導電層１１１ａと接することが好ましい。また、絶縁層１０３及び絶縁層１０５の開口にプラグを設けて、導電層１１５ｂと導電層１１１ａを、該プラグを介して電気的に接続させる構成としてもよい。

また、容量５７の上方に発光素子が設けられる場合には、発光素子の画素電極を例えば、導電層１１２ｂの上面の領域８１ｂと接するように設ければよい。

トランジスタ５０の導電層１１１、導電層１１２、半導体層１１３、及び導電層１１５は例えば、図１３（Ａ）、図１３（Ｂ）に示すトランジスタ５１において、導電層１１１ａ、配線４３、半導体層１１３ａ及び配線４１に対応するといえる。

またトランジスタ５０の導電層１１１、導電層１１２、半導体層１１３、及び導電層１１５は例えば、図１３（Ａ）、図１３（Ｂ）に示すトランジスタ５２において、配線４５、導電層１１２ｂ、半導体層１１３ｂ及び導電層１１５ｂに対応するといえる。

図１５には、図１３（Ａ）に示す画素回路４０Ａを行方向に２つ、列方向に２つ並べる例を示す。

また図１６には、図１５に示す太線Ａ３－Ａ４に対応する断面図を示す。配線４１、導電層１１５ｂ、絶縁層１０５及び導電層１１２ｂを覆うように絶縁層２１８が設けられる。絶縁層２１８上には絶縁層２３５が設けられる。絶縁層１０５、絶縁層２１８及び絶縁層２３５には、導電層１１２ｂに達する開口が設けられる。該開口と、導電層１１２ｂの上面の一部と、を覆うように画素電極３１１が設けられる。画素電極３１１は例えば、領域８１ｂにおいて、導電層１１２ｂの上面と接するように設けられる。また画素電極３１１の上面端部を覆うように、絶縁層２３７を設けてもよい。画素電極３１１上には層３１３が設けられ、層３１３上には共通電極３１５が設けられる。層３１３は例えば、発光素子６０の発光層を含む層である。共通電極３１５を覆うように保護層３３１を設けてもよい。

［画素回路を含む構成例３］
図１７（Ａ）は、図１（Ｃ）に示す画素回路４０Ａ、配線４１、配線４３、及び配線４５を含む構成例を示す上面図である。また図１７（Ｂ）は、図１７（Ａ）に示す破線Ｂ１－Ｂ２に対応する断面図である。図１７（Ａ）に示す構成は、配線４５に重畳して、補助配線４５ｂが設けられる点などにおいて、図９（Ａ）と異なる。

補助配線４５ｂは、Ｙ方向に延伸する配線である。補助配線４５ｂは、配線４５と重畳して設けられている。なお、図１７（Ａ）においては、補助配線４５ｂが配線４５よりも幅が狭い配線である例を示すが、補助配線４５ｂは、配線４５と同じ幅でもよいし、配線４５よりも幅が広くてもよい。また、補助配線４５ｂは例えば、少なくとも一部が配線４５と重畳するように設けられる。

あるいは、補助配線４５ｂの一部は、配線４５と重畳せずに設けられる場合がある。そのような場合には例えば、補助配線４５ｂは配線４５と近接して設けられる。

補助配線４５ｂは、配線４１と高さが一致する領域を有することが好ましい。また補助配線４５ｂと配線４１は例えば、同じ材料を有する。また、配線４１が積層構造を有する場合には、補助配線４５ｂも例えば、同様の積層構造を有する。補助配線４５ｂ及び配線４１は例えば、同じ導電膜から加工して形成することができる。

絶縁層１０５には、配線４５及び補助配線４５ｂと重畳する領域において開口８２が設けられる。開口８２が設けられることにより、配線４５と補助配線４５ｂとを接する構成とすることができ、電気的に接続させることができる。

［画素回路を含む構成例４］
図１８（Ａ）は、図１（Ｃ）に示す画素回路４０Ａ、配線４１、配線４３、及び配線４５を含む構成例を示す上面図である。また図１８（Ｂ）は、図１８（Ａ）に示す破線Ｃ１－Ｃ２に対応する断面図であり、図１８（Ｃ）は、図１８（Ａ）に示す破線Ｃ３－Ｃ４に対応する断面図である。図１８（Ａ）に示す構成は、配線４５と補助配線４５ｂが導電層３１１ｂにより電気的に接続される点、及び配線４５の形状が異なる点などにおいて、図１７（Ａ）と異なる。

また、図１８（Ａ）等においては、発光素子６０に電気的に接続される、画素電極３１１を示す。なお、図９（Ａ）、図１３（Ａ）及び図１７（Ａ）等においては図示していないが、図１８（Ａ）と同様にそれぞれ、画素電極を有する構成であることが好ましい。

図１８（Ｂ）に示すように、導電層１１２ｃ、絶縁層１０５及び導電層１１５ｂを覆うように絶縁層２１８が設けられる。絶縁層２１８上には絶縁層２３５が設けられる。絶縁層１０５、絶縁層２１８及び絶縁層２３５には、導電層１１２ｃに達する開口が設けられ、該開口を覆うように、画素電極３１１が設けられる。また画素電極３１１の上面端部を覆うように、絶縁層２３７を設けてもよい。画素電極３１１上には層３１３が設けられ、層３１３上には共通電極３１５が設けられる。共通電極３１５を覆うように保護層３３１を設けてもよい。

図１８（Ｃ）に示すように、絶縁層２３５及び絶縁層２１８には、補助配線４５ｂに達する開口８３が設けられ、絶縁層２３５、絶縁層２１８及び絶縁層１０５には、配線４５に達する開口８４が設けられる。開口８４は、配線４５において配線幅が太くなる領域と重畳する（図１８（Ａ）参照）。また、配線４５において、開口８４と重畳する領域においては、補助配線４５ｂとは重畳しない。

導電層３１１ｂは、絶縁層２３５の上面、開口８３、及び開口８４を覆うように設けられる。配線４５及び補助配線４５ｂは、導電層３１１ｂを介して電気的に接続される。導電層３１１ｂは、配線４５の上面と接することが好ましい。また導電層３１１ｂは、補助配線４５ｂの上面と接することが好ましい。

導電層３１１ｂ及び画素電極３１１は例えば、同じ導電膜から加工して形成することができる。導電層３１１ｂと画素電極３１１を同じ導電膜から加工することにより例えば、表示装置の作製工程を簡略化することができる。

［画素回路を含む構成例５］
図１９（Ａ）には、図１（Ｃ）に示す画素回路４０Ａ、配線４１、配線４３、及び配線４５を含む構成例を示す上面図である。また図１９（Ｂ）は、図１９（Ａ）に示す破線Ｂ３－Ｂ４に対応する断面図である。図１９（Ａ）に示す構成は、配線４５に重畳して、補助配線４５ｃが設けられる点などにおいて、図１３（Ａ）と異なる。

補助配線４５ｃは、Ｙ方向に延伸する配線である。補助配線４５ｃは、配線４５と重畳して設けられている。なお、図１９（Ａ）においては、補助配線４５ｃが配線４５よりも幅が狭い配線である例を示すが、補助配線４５ｃは、配線４５と同じ幅でもよいし、配線４５よりも幅が広くてもよい。また、補助配線４５ｃは例えば、少なくとも一部が配線４５と重畳するように設けられる。

あるいは、補助配線４５ｃの一部は、配線４５と重畳せずに設けられる場合がある。そのような場合には例えば、補助配線４５ｃは配線４５と近接して設けられる。

補助配線４５ｃは、配線４１と高さが一致する領域を有することが好ましい。また補助配線４５ｃと配線４１は例えば、同じ材料を有する。また、配線４１が積層構造を有する場合には、補助配線４５ｃも例えば、同様の積層構造を有する。補助配線４５ｃ及び配線４１は例えば、同じ導電膜から加工して形成することができる。

絶縁層１０３及び絶縁層１０５には、配線４５及び補助配線４５ｂと重畳する領域において開口８５が設けられる。開口８５が設けられることにより、配線４５と補助配線４５ｃとを接する構成とすることができ、電気的に接続させることができる。

［画素回路を含む構成例６］
図２０（Ａ）は、図１（Ｃ）に示す画素回路４０Ａ、配線４１、配線４３、及び配線４５を含む構成例を示す上面図である。また図２０（Ｂ）は、図２０（Ａ）に示す破線Ｃ１－Ｃ２に対応する断面図であり、図２０（Ｃ）は、図２０（Ａ）に示す破線Ｃ５－Ｃ６に対応する断面図である。図２０（Ａ）に示す構成は、配線４５と補助配線４５ｃが導電層３１１ｃにより電気的に接続される点、及び配線４５の形状が異なる点などにおいて、図１９（Ａ）と異なる。

また、図２０（Ａ）においては、発光素子６０に電気的に接続される、画素電極３１１を二点鎖線で示す。

図２０（Ｂ）に示すように、導電層１１２ｂ、絶縁層１０５及び導電層１１５ｂを覆うように絶縁層２１８が設けられる。絶縁層２１８上には絶縁層２３５が設けられる。絶縁層１０５、絶縁層２１８及び絶縁層２３５には、導電層１１２ｂに達する開口を有し、該開口を覆うように、画素電極３１１が設けられる。画素電極３１１は例えば、領域８１ｂにおいて、導電層１１２ｂの上面と接するように設けられる。

図２０（Ｃ）に示すように、絶縁層２３５及び絶縁層２１８には、補助配線４５ｃに達する開口８６が設けられ、絶縁層２３５、絶縁層２１８、絶縁層１０５及び絶縁層１０３には、配線４５に達する開口８７が設けられる。開口８７は、配線４５において配線幅が太くなる領域と重畳する（図２０（Ａ）参照）。また、配線４５において、開口８７と重畳する領域においては、補助配線４５ｃとは重畳しない。

導電層３１１ｃは、絶縁層２３５の上面、開口８６、及び開口８７を覆うように設けられる。配線４５及び補助配線４５ｃは、導電層３１１ｃを介して電気的に接続される。導電層３１１ｃは、配線４５の上面と接することが好ましい。また導電層３１１ｃは、補助配線４５ｂの上面と接することが好ましい。

導電層３１１ｃ及び画素電極３１１は例えば、同じ導電膜から加工して形成することができる。

なお、図２０（Ｄ）に示すように、絶縁層１０３に開口８７ｂを設け、開口８７ｂと、開口８７ｂを設けることにより露出した配線４５の上面を覆うように導電層１１２ｄを設けてもよい。この場合には開口８７は、絶縁層２３５、絶縁層２１８及び絶縁層１０５に設け、導電層３１１ｃは、開口８７と、開口８７を設けることにより露出した導電層１１２ｄの上面を覆うように設ければよい。図２０（Ｄ）においては、配線４５と補助配線４５ｃは、導電層３１１ｃ及び導電層１１２ｄを介して電気的に接続される。

なお、導電層１１２ｄは、配線４３と高さが一致する領域を有することが好ましい。また導電層１１２ｄと配線４３は例えば、同じ材料を有する。また、配線４３が積層構造を有する場合には、導電層１１２ｄも例えば、同様の積層構造を有する。

［画素回路を含む構成例７］
図２１（Ａ）に示す構成は、図９（Ａ）に示す構成に加えて、配線４７を有する。図２１（Ｂ）は、図２１（Ａ）に示す実線Ｄ１－Ｄ２に対応する断面図である。例えば、配線４７は信号線として機能することができる。配線４７は例えば、発光素子６０の共通電極３１５と電気的に接続される。

図２１（Ａ）及び図２１（Ｂ）において、配線４７は、配線４３よりも高い位置に配置される。また配線４７と配線４５は、高さが一致する領域を有することが好ましい。

図２１（Ａ）及び図２１（Ｂ）に示す構成例においては、共通電極３１５は、導電層３１１ｂを介して配線４７と電気的に接続される。導電層３１１ｂは例えば、画素電極３１１と同じ導電膜から加工することにより得られる導電層であることが好ましい。共通電極３１５は、絶縁層２３７の開口８８ａと、導電層３１１ｂの上面の一部と、を覆うように設けられる。導電層３１１ｂは、絶縁層２３５、絶縁層２１８、及び絶縁層１０５に設けられる開口８８ｂと、配線４７の上面の一部と、を覆うように設けられる。

図２２には、図２１（Ａ）に示す構成を行方向及び列方向に複数配置する例を示す。

図２３に示す構成は、配線４７が、配線４１と同じ層を用いて構成される点において、図２２と異なる。配線４７は、配線４１と同じ層を用いて構成されることから、断面視において例えば、配線４７と配線４１は高さが一致する領域を有する。

図２４には、図１３（Ａ）に示す構成に配線４７を加えた構成を、行方向及び列方向に複数配置する例を示す。

図２５に示す構成は、配線４７が、配線４１と同じ層を用いて構成される点において、図２４と異なる。配線４７は、配線４１と同じ層を用いて構成されることから、断面視において例えば、配線４７と配線４１は高さが一致する領域を有する。

図２１（Ａ）、図２１（Ｂ）、図２２及び図２４において、配線４７及び配線４５は例えば、同じ材料を有する。また、配線４７が積層構造を有する場合には、配線４５も例えば、同様の積層構造を有する。配線４７及び配線４５は例えば、同じ導電膜から加工して形成することができる。

図２３及び図２５において、配線４７及び配線４１は例えば、同じ材料を有する。また、配線４７が積層構造を有する場合には、配線４１も例えば、同様の積層構造を有する。配線４７及び配線４１は例えば、同じ導電膜から加工して形成することができる。

［画素回路を含む構成例８］
図２６（Ａ）に示す構成は、図１（Ｄ）に示す画素回路４０Ａ＿２、配線４１、配線４３、配線４５、及び配線４７を含む構成例を示す上面図である。画素回路４０Ａ＿２は、画素回路４０Ａの構成に加えて容量５７ｂを有する。

導電層１１２ｃは、容量５７ｂの一方の電極として機能する領域を有する。また、導電層１１５ｃは、容量５７ｂの他方の電極として機能する。導電層１１５ｃは、導電層１１５ｂと高さが一致する領域を有することが好ましい。また、導電層１１５ｃと導電層１１５ｂは例えば、同じ導電膜から加工して形成することができる。

導電層１１５ｃは例えば、配線４７と電気的に接続される。導電層１１５ｃは、配線４７と重畳する領域を有する。また導電層１１５ｃは、絶縁層１０５に設けられる開口８９ｃと、配線４７の上面の一部とを覆うように設けられる。

なお、図２６（Ｂ）に示すように、配線４７ｂとして、縦方向に延伸する配線と横方向に延伸する配線を組み合わせた形状としてもよい。図２６（Ｂ）は、図２６（Ａ）に示す構成と比較して、導電層３１１ｂに替えて配線４７ｂを有する点が異なる。図２６（Ｂ）に示す構成を、横方向及び縦方向にそれぞれ複数、配置することにより、配線４７ｂを格子状にすることができる。

配線４７ｂは、配線４７と重畳し、配線４７と概略同じ方向に直線に延伸する領域を有することが好ましい。配線４７と重畳する該領域における幅は、例えば配線４７と同程度、あるいは配線４７よりも狭くすればよい。あるいは該領域における幅は、配線４７よりも太くてもよいが、画素電極３１１等と離隔して設けられるように、幅を適宜、調整すればよい。また配線４７ｂは、配線４３と重畳し、配線４３と概略同じ方向に直線に延伸する領域を有することが好ましい。また配線４３と重畳する該領域における幅は、配線４３と同程度、あるいは配線４３よりも狭くすることができる。あるいは該領域における幅は、配線４３よりも太くてもよいが、画素電極３１１等と離隔して設けられるように、幅を適宜、調整すればよい。

図２６（Ｂ）に示す例においては、配線４７ｂは例えば、配線４７に重畳し、配線４７よりも配線幅が狭くて概略直線状に延伸する領域と、配線４３に重畳し、配線４３よりも配線幅が狭くて概略直線状に延伸する領域と、を組み合わせた形状を有する。図２６（Ｃ）には、図２６（Ｂ）に示す一点鎖線Ｄ３－Ｄ４に対応する領域の断面図を示す。

配線４７ｂは例えば、共通電極３１５の導電性を補助するための、補助電極として機能することが好ましい。表示装置が、共通電極３１５の補助電極を有することにより、大型の表示装置であっても共通電極の電気抵抗に起因する電圧降下の影響を抑制することができる。

図２６（Ｂ）及び図２６（Ｃ）において、配線４７ｂ及び画素電極３１１は例えば、同じ導電膜から加工して形成することができる。

図２６（Ｂ）及び図２６（Ｃ）に示す構成例においては、共通電極３１５は、配線４７ｂを介して配線４７と電気的に接続される。配線４７ｂは例えば、画素電極３１１と同じ導電膜から加工することにより得られる導電層であることが好ましい。共通電極３１５は、絶縁層２３７の開口８９ａと、配線４７ｂの上面の一部と、を覆うように設けられる。配線４７ｂは、絶縁層２３５、絶縁層２１８、及び絶縁層１０５に設けられる開口８９ｂと、配線４７の上面の一部と、を覆うように設けられる。

＜表示装置の作製方法例＞
図２７（Ａ）乃至図２８（Ｂ）を用いて、図９（Ｂ）に示す構成の作製方法例を説明する。

まず、基板１０１上に、配線４３、導電層１１１ｂ、等となる第１の導電膜４３ｆを成膜する（図２７（Ａ））。

次に、第１の導電膜４３ｆを加工し、配線４３、導電層１１１ｂを形成する。次に、基板１０１、配線４３、及び導電層１１１ｂ上に絶縁層１０３ａを成膜する。その後、絶縁層１０３ａ上に絶縁層１０３ｂを成膜する。その後、絶縁層１０３ａ及び絶縁層１０３ｂに、開口８０ａを設ける。その後、絶縁層１０３ｂの上面、開口８０ａ、及び開口８０ａにより露出した導電層１１１ｂの上面を覆うように、第２の導電膜４５ｆを成膜する。その後、第２の導電膜４５ｆ上にレジストマスク８０Ｒを形成する（図２７（Ｂ））。

次に、第２の導電膜４５ｆにおいて、レジストマスク８０Ｒに覆われない領域を除去する。その後、第２の導電膜４５ｆの残存した領域、絶縁層１０３ｂ、及び絶縁層１０３ａに開口８０ｂ及び開口８０ｃを設ける。開口８０ｂ及び開口８０ｃを設けることにより、配線４５、導電層１１２ａ、及び導電層１１２ｃが形成される（図２７（Ｃ））。

次に、配線４５、導電層１１２ａ、導電層１１２ｃ、及び絶縁層１０３ｂ上に半導体膜を成膜し、該半導体膜を加工することにより半導体層１１３ａ及び半導体層１１３ｂを形成する。その後、半導体層１１３ａ、半導体層１１３ｂ、導電層１１２ａ、及び導電層１１２ｃ上に、絶縁層１０５を成膜する。その後、絶縁層１０５に開口８０ｄを設ける（図２８（Ａ））。

次に、絶縁層１０５、開口８０ｄ、及び開口８０ｄにより露出した導電層１１２ａ上に第３の導電膜４１ｋを成膜する（図２８（Ｂ））。その後、第３の導電膜４１ｋを加工することにより、配線４１及び導電層１１５ｂを形成し、図９（Ｂ）に示す構成を作製することができる。

ここで、配線４３及び導電層１１１ｂはともに、第１の導電膜４３ｆから形成される導電層である。配線４３及び導電層１１１ｂはともに基板１０１上に接して設けられることが好ましい。また、配線４３及び導電層１１１ｂは例えば、高さが一致する領域を有することが好ましい。

配線４５、導電層１１２ａ及び導電層１１２ｃはともに、第２の導電膜４５ｆから形成される導電層である。配線４５、導電層１１２ａ及び導電層１１２ｃはともに絶縁層１０３上に接して設けられることが好ましい。また、配線４５、導電層１１２ａ及び導電層１１２ｃは例えば、高さが一致する領域を有することが好ましい。

但し、絶縁層１０３の上面には、絶縁層１０３の被形成面の凹凸に応じて、凹凸が生じる場合がある。その場合には、第２の導電膜４５ｆも、被形成面の凹凸に応じて、高さが異なる領域が生じる場合がある。よって、配線４５、導電層１１２ａ及び導電層１１２ｃの高さも、第２の導電膜４５ｆの被形成面の凹凸に応じて、異なる場合がある。

配線４１及び導電層１１５ｂはともに、第３の導電膜４１ｋから形成される導電層である。配線４１及び導電層１１５ｂはともに絶縁層１０５上に接して設けられることが好ましい。また、配線４１及び導電層１１５ｂは例えば、高さが一致する領域を有することが好ましい。

但し、絶縁層１０５の上面には、絶縁層１０５の被形成面の凹凸に応じて、凹凸が生じる場合がある。その場合には、第３の導電膜４１ｋも、被形成面の凹凸に応じて、高さが異なる領域が生じる場合がある。よって、配線４１及び導電層１１５ｂの高さも、第３の導電膜４１ｋの被形成面の凹凸に応じて、異なる場合がある。

図２９（Ａ）及び図２９（Ｂ）にはトランジスタ５１が有する半導体層１１３ａが、絶縁層１０３に設けられる複数の開口、及び導電層１１２ａに設けられる複数の開口の内部に位置するように設けられる例を示す。また、トランジスタ５２が有する半導体層１１３ｂが、絶縁層１０３に設けられる複数の開口、及び配線４５に設けられる複数の開口の内部に位置するように設けられる例を示す。図２９（Ｂ）に示すトランジスタ５１は、半導体層１１３ａにおいて開口１２１＿１内に設けられる領域をチャネル形成領域として含む第１のトランジスタと、半導体層１１３ａにおいて開口１２１＿２内に設けられる領域をチャネル形成領域として含む第２のトランジスタと、が並列に接続された構成である、と表現することもできる。また図２９（Ｂ）に示すトランジスタ５２は、半導体層１１３ｂにおいて開口１２１＿３内に設けられる領域をチャネル形成領域として含む第３のトランジスタと、半導体層１１３ｂにおいて開口１２１＿４内に設けられる領域をチャネル形成領域として含む第４のトランジスタと、が並列に接続された構成である、と表現することもできる。

図２９（Ａ）及び図２９（Ｂ）において絶縁層１０３は、導電層１１１ａに達する４つの開口１２１（以下、開口１２１＿１、開口１２１＿２、開口１２１＿３及び開口１２１＿４）を有する。導電層１１２ａは、開口１２１＿１に達する開口１２３＿１と、開口１２１＿２に達する開口１２３＿２と、を有する。また、配線４５は、開口１２１＿３に達する開口１２３＿３と、開口１２１＿４に達する開口１２３＿４と、を有する。

半導体層１１３ａは、開口１２１＿１、開口１２３＿１、開口１２１＿２、及び開口１２３＿２を覆うように、また開口１２１＿１、開口１２３＿１、開口１２１＿２、及び開口１２３＿２の内部に位置する領域を有するように設けられる。

半導体層１１３ｂは、開口１２１＿３、開口１２３＿３、開口１２１＿４、及び開口１２３＿４を覆うように、また開口１２１＿３、開口１２３＿３、開口１２１＿４、及び開口１２３＿４の内部に位置する領域を有するように設けられる。

以下では、本実施の形態の表示装置に含まれる構成要素について、説明する。

＜表示装置の構成要素＞
〔半導体層１１３〕
半導体層１１３に用いることができる半導体材料は、特に限定されない。例えば、単体半導体、又は化合物半導体を用いることができる。単体半導体として、例えば、シリコン又はゲルマニウムを用いることができる。化合物半導体として、例えば、ヒ化ガリウム、シリコンゲルマニウムが挙げられる。化合物半導体として、半導体特性を有する有機物、又は半導体特性を有する金属酸化物（酸化物半導体ともいう。）を用いることができる。なお、これらの半導体材料に、ドーパントとして不純物が含まれてもよい。

半導体層１１３に用いる半導体材料の結晶性は特に限定されず、非晶質半導体、又は結晶性を有する半導体（単結晶性半導体、多結晶半導体、微結晶半導体、又は一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。

半導体層１１３は、シリコンを用いることができる。シリコンとして、単結晶シリコン、多結晶シリコン、微結晶シリコン、及び非晶質シリコン等が挙げられる。多結晶シリコンとして、例えば、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ）が挙げられる。

半導体層１１３に非晶質シリコンを用いたトランジスタは、大型のガラス基板上に形成でき、低コストで作製できる。半導体層１１３に多結晶シリコンを用いたトランジスタは、電界効果移動度が高く、高速駆動が可能である。また、半導体層１１３に微結晶シリコンを用いたトランジスタは、非晶質シリコンを用いたトランジスタより電界効果移動度が高く、高速駆動が可能である。

半導体層１１３は、金属酸化物（酸化物半導体）を有することが好ましい。半導体層１１３に用いることができる金属酸化物として、例えば、インジウム酸化物、ガリウム酸化物、及び亜鉛酸化物が挙げられる。金属酸化物は、少なくともインジウム（Ｉｎ）又は亜鉛（Ｚｎ）を含むことが好ましい。また、金属酸化物は、インジウムと、元素Ｍと、亜鉛と、の中から選ばれる二又は三を有することが好ましい。なお、元素Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、コバルト、及びマグネシウムから選ばれた一種又は複数種である。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、及びスズから選ばれた一種又は複数種であることが好ましい。

半導体層１１３は、例えば、酸化インジウム、インジウム亜鉛酸化物（Ｉｎ－Ｚｎ酸化物）、インジウムスズ酸化物（Ｉｎ－Ｓｎ酸化物）、インジウムチタン酸化物（Ｉｎ－Ｔｉ酸化物）、インジウムアルミニウム亜鉛酸化物（Ｉｎ－Ａｌ－Ｚｎ酸化物、ＩＡＺＯとも記す）、インジウムスズ亜鉛酸化物（Ｉｎ－Ｓｎ－Ｚｎ酸化物）、インジウムチタン亜鉛酸化物（Ｉｎ－Ｔｉ－Ｚｎ酸化物）、インジウムガリウム亜鉛酸化物（Ｉｎ－Ｇａ－Ｚｎ酸化物、ＩＧＺＯとも記す）、インジウムガリウムスズ亜鉛酸化物（Ｉｎ－Ｇａ－Ｓｎ－Ｚｎ酸化物）、インジウムガリウムアルミニウム亜鉛酸化物（Ｉｎ－Ｇａ－Ａｌ－Ｚｎ酸化物、ＩＧＡＺＯ又はＩＡＧＺＯとも記す）等を用いることができる。又は、シリコンを含むインジウムスズ酸化物等を用いることができる。

元素Ｍは、特に、ガリウム、アルミニウム、イットリウム、及びスズから選ばれた一種又は複数種であることが好ましい。特に、元素Ｍは、ガリウムが好ましい。

ここで、半導体層１１３が有する金属酸化物の組成は、トランジスタ５０の電気的特性、及び信頼性に大きく影響する。

例えば、金属酸化物のインジウムの含有率を高くすることにより、オン電流の大きいトランジスタを実現できる。

半導体層１１３にＩｎ－Ｚｎ酸化物を用いる場合、インジウムの原子数比が亜鉛の原子数比以上である金属酸化物を適用することが好ましい。例えば、金属元素の原子数比が、Ｉｎ：Ｚｎ＝１：１、Ｉｎ：Ｚｎ＝２：１、Ｉｎ：Ｚｎ＝３：１、Ｉｎ：Ｚｎ＝４：１、Ｉｎ：Ｚｎ＝５：１、Ｉｎ：Ｚｎ＝７：１、又はＩｎ：Ｚｎ＝１０：１、又はこれらの近傍の金属酸化物を用いることができる。

半導体層１１３にＩｎ－Ｓｎ酸化物を用いる場合、インジウムの原子数比がスズの原子数比以上である金属酸化物を適用することが好ましい。例えば、金属元素の原子数比が、Ｉｎ：Ｓｎ＝１：１、Ｉｎ：Ｓｎ＝２：１、Ｉｎ：Ｓｎ＝３：１、Ｉｎ：Ｓｎ＝４：１、Ｉｎ：Ｓｎ＝５：１、Ｉｎ：Ｓｎ＝７：１、又はＩｎ：Ｓｎ＝１０：１、又はこれらの近傍の金属酸化物を用いることができる。

半導体層１１３にＩｎ－Ｓｎ－Ｚｎ酸化物を用いる場合、インジウムの原子数比が、スズの原子数比よりも高い金属酸化物を適用できる。さらには、亜鉛の原子数比が、スズの原子数比よりも高い金属酸化物を用いることが好ましい。例えば、金属元素の原子数比が、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３、Ｉｎ：Ｓｎ：Ｚｎ＝３：１：２、Ｉｎ：Ｓｎ：Ｚｎ＝４：２：３、Ｉｎ：Ｓｎ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｓｎ：Ｚｎ＝５：１：３、Ｉｎ：Ｓｎ：Ｚｎ＝５：１：６、Ｉｎ：Ｓｎ：Ｚｎ＝５：１：７、Ｉｎ：Ｓｎ：Ｚｎ＝５：１：８、Ｉｎ：Ｓｎ：Ｚｎ＝６：１：６、Ｉｎ：Ｓｎ：Ｚｎ＝１０：１：３、Ｉｎ：Ｓｎ：Ｚｎ＝１０：１：６、Ｉｎ：Ｓｎ：Ｚｎ＝１０：１：７、Ｉｎ：Ｓｎ：Ｚｎ＝１０：１：８、Ｉｎ：Ｓｎ：Ｚｎ＝５：２：５、Ｉｎ：Ｓｎ：Ｚｎ＝１０：１：１０、Ｉｎ：Ｓｎ：Ｚｎ＝２０：１：１０、Ｉｎ：Ｓｎ：Ｚｎ＝４０：１：１０、又はこれらの近傍の金属酸化物を用いることができる。

半導体層１１３にＩｎ－Ａｌ－Ｚｎ酸化物を用いる場合、インジウムの原子数比が、アルミニウムの原子数比よりも高い金属酸化物を適用できる。さらには、亜鉛の原子数比が、アルミニウムの原子数比よりも高い金属酸化物を用いることが好ましい。例えば、金属元素の原子数比が、Ｉｎ：Ａｌ：Ｚｎ＝２：１：３、Ｉｎ：Ａｌ：Ｚｎ＝３：１：２、Ｉｎ：Ａｌ：Ｚｎ＝４：２：３、Ｉｎ：Ａｌ：Ｚｎ＝４：２：４．１、Ｉｎ：Ａｌ：Ｚｎ＝５：１：３、Ｉｎ：Ａｌ：Ｚｎ＝５：１：６、Ｉｎ：Ａｌ：Ｚｎ＝５：１：７、Ｉｎ：Ａｌ：Ｚｎ＝５：１：８、Ｉｎ：Ａｌ：Ｚｎ＝６：１：６、Ｉｎ：Ａｌ：Ｚｎ＝１０：１：３、Ｉｎ：Ａｌ：Ｚｎ＝１０：１：６、Ｉｎ：Ａｌ：Ｚｎ＝１０：１：７、Ｉｎ：Ａｌ：Ｚｎ＝１０：１：８、Ｉｎ：Ａｌ：Ｚｎ＝５：２：５、Ｉｎ：Ａｌ：Ｚｎ＝１０：１：１０、Ｉｎ：Ａｌ：Ｚｎ＝２０：１：１０、Ｉｎ：Ａｌ：Ｚｎ＝４０：１：１０、又はこれらの近傍の金属酸化物を用いることができる。

半導体層１１３にＩｎ－Ｇａ－Ｚｎ酸化物を用いる場合、金属元素の原子数に対するインジウムの原子数比が、ガリウムの原子数比よりも高い金属酸化物を適用できる。さらには、亜鉛の原子数比が、ガリウムの原子数比よりも高い金属酸化物を用いることが、より好ましい。例えば、半導体層１１３は、金属元素の原子数比が、Ｉｎ：Ｇａ：Ｚｎ＝２：１：３、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６、Ｉｎ：Ｇａ：Ｚｎ＝５：１：７、Ｉｎ：Ｇａ：Ｚｎ＝５：１：８、Ｉｎ：Ｇａ：Ｚｎ＝６：１：６、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：３、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：６、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：７、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：８、Ｉｎ：Ｇａ：Ｚｎ＝５：２：５、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：１０、Ｉｎ：Ｇａ：Ｚｎ＝２０：１：１０、Ｉｎ：Ｇａ：Ｚｎ＝４０：１：１０、又はこれらの近傍の金属酸化物を用いることができる。

半導体層１１３にＩｎ－Ｍ－Ｚｎ酸化物を用いる場合、金属元素の原子数に対するインジウムの原子数比が、元素Ｍの原子数比よりも高い金属酸化物を適用できる。さらには、亜鉛の原子数比が、元素Ｍの原子数比よりも高い金属酸化物を用いることが、より好ましい。例えば、半導体層１１３は、金属元素の原子数比が、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：３、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝１０：１：３、Ｉｎ：Ｍ：Ｚｎ＝１０：１：６、Ｉｎ：Ｍ：Ｚｎ＝１０：１：７、Ｉｎ：Ｍ：Ｚｎ＝１０：１：８、Ｉｎ：Ｍ：Ｚｎ＝５：２：５、Ｉｎ：Ｍ：Ｚｎ＝１０：１：１０、Ｉｎ：Ｍ：Ｚｎ＝２０：１：１０、Ｉｎ：Ｍ：Ｚｎ＝４０：１：１０、又はこれらの近傍の金属酸化物を用いることができる。

なお、元素Ｍとして複数の金属元素を有する場合は、当該金属元素の原子数比の合計を、元素Ｍの原子数比とすることができる。例えば、元素Ｍとしてガリウムとアルミニウムを有するＩｎ－Ｇａ－Ａｌ－Ｚｎ酸化物の場合、ガリウムの原子数比とアルミニウムの原子数比の合計を元素Ｍの原子数比とすることができる。また、インジウム、元素Ｍ、及び亜鉛の原子数比が前述の範囲であることが好ましい。

金属酸化物に含有される金属元素の原子数に対するインジウムの原子数の割合が、３０原子％以上１００原子％以下、好ましくは３０原子％以上９５原子％以下、より好ましくは３５原子％以上９５原子％以下、より好ましくは３５原子％以上９０原子％以下、より好ましくは４０原子％以上９０原子％以下、より好ましくは４５原子％以上９０原子％以下、より好ましくは５０原子％以上８０原子％以下、より好ましくは６０原子％以上８０原子％以下、より好ましくは７０原子％以上８０原子％以下である金属酸化物を用いることが好ましい。例えば、半導体層１１３にＩｎ－Ｇａ－Ｚｎ酸化物を用いる場合、インジウム、元素Ｍ、及び亜鉛の原子数の合計に対する、インジウムの原子数の割合が前述の範囲であることが好ましい。

本明細書等において、含有される金属元素の原子数に対するインジウムの原子数の割合を、インジウムの含有率と記す場合がある。他の金属元素においても同様である。

金属酸化物のインジウムの含有率を高くすることにより、オン電流の大きいトランジスタとすることができる。当該トランジスタを大きいオン電流が求められるトランジスタに適用することにより、優れた電気特性を有する表示装置とすることができる。

金属酸化物の組成の分析は、例えば、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）、Ｘ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）、誘導結合プラズマ質量分析法（ＩＣＰ－ＭＳ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ－Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）、又は誘導結合高周波プラズマ発光分光法（ＩＣＰ－ＡＥＳ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ－Ａｔｏｍｉｃ Ｅｍｉｓｓｉｏｎ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いることができる。又は、これらの手法を複数組み合わせて分析を行ってもよい。なお、含有率が低い元素は、分析精度の影響により、実際の含有率と分析によって得られた含有率が異なる場合がある。例えば、元素Ｍの含有率が低い場合、分析によって得られた元素Ｍの含有率が、実際の含有率より低くなる場合がある。

本明細書等において、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。例えば、原子数比がＩｎ：Ｍ：Ｚｎ＝４：２：３又はその近傍の組成と記載する場合、インジウムの原子数比を４としたとき、Ｍの原子数比が１以上３以下であり、亜鉛の原子数比が２以上４以下である場合を含む。また、原子数比がＩｎ：Ｍ：Ｚｎ＝５：１：６又はその近傍の組成と記載する場合、インジウムの原子数比を５としたときに、Ｍの原子数比が０．１より大きく２以下であり、亜鉛の原子数比が５以上７以下である場合を含む。また、原子数比がＩｎ：Ｍ：Ｚｎ＝１：１：１又はその近傍の組成と記載する場合、インジウムの原子数比を１としたときに、Ｍの原子数比が０．１より大きく２以下であり、亜鉛の原子数比が０．１より大きく２以下である場合を含む。

金属酸化物の形成は、スパッタリング法、又は原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を好適に用いることができる。なお、金属酸化物をスパッタリング法で形成する場合、ターゲットの原子数比と、当該金属酸化物の原子数比が異なる場合がある。特に、亜鉛は、ターゲットの原子数比よりも金属酸化物の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数比の４０％以上９０％以下程度となる場合がある。

ここで、トランジスタの信頼性について、説明する。トランジスタの信頼性を評価する指標の１つとして、ゲートに電界を印加した状態で保持する、ＧＢＴ（Ｇａｔｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験がある。その中でも、ソース電位及びドレイン電位に対して、ゲートに正の電位（正バイアス）を与えた状態で、高温下で保持する試験をＰＢＴＳ（Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）試験、ゲートに負の電位（負バイアス）を与えた状態で、高温下で保持する試験をＮＢＴＳ（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）試験と呼ぶ。また、光を照射した状態で行うＰＢＴＳ試験及びＮＢＴＳ試験をそれぞれ、ＰＢＴＩＳ（Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｓｔｒｅｓｓ）試験、ＮＢＴＩＳ（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｓｔｒｅｓｓ）試験と呼ぶ。

ｎ型のトランジスタにおいては、トランジスタをオン状態（電流を流す状態）とする際にゲートに正の電位が与えられるため、ＰＢＴＳ試験でのしきい値電圧の変動量が、トランジスタの信頼性の指標として着目すべき重要な項目の１つとなる。

半導体層１１３にガリウムを含まない、又はガリウムの含有率の低い金属酸化物を用いることにより、正バイアス印加に対する信頼性が高いトランジスタとすることができる。つまり、ＰＢＴＳ試験でのしきい値電圧の変動量が小さいトランジスタとすることができる。また、ガリウムを含む金属酸化物を用いる場合は、インジウムの含有率よりも、ガリウムの含有率を低くすることが好ましい。これにより、信頼性の高いトランジスタを実現できる。

ＰＢＴＳ試験でのしきい値電圧の変動の１つの要因として、半導体層とゲート絶縁層の界面、又は界面近傍における欠陥準位が挙げられる。欠陥準位密度が大きいほど、ＰＢＴＳ試験での劣化が顕著になる。半導体層の、ゲート絶縁層と接する領域におけるガリウムの含有率を低くすることにより、当該欠陥準位の生成を抑制できる。

ガリウムを含まない、又はガリウムの含有率の低い金属酸化物を半導体層に用いることによりＰＢＴＳ試験でのしきい値電圧の変動を抑制できる理由として、例えば、以下のようなことが考えられる。金属酸化物に含まれるガリウムは、他の金属元素（例えば、インジウム又は亜鉛）と比較して、酸素を誘引しやすい性質を有する。そのため、ガリウムを多く含む金属酸化物と、ゲート絶縁層との界面において、ガリウムがゲート絶縁層中の余剰酸素と結合することにより、キャリア（ここでは電子）トラップサイトを生じさせやすくなると推察される。そのため、ゲートに正の電位を与えた際に、半導体層とゲート絶縁層との界面にキャリアがトラップされることにより、しきい値電圧が変動することが考えられる。

より具体的には、半導体層１１３にＩｎ－Ｇａ－Ｚｎ酸化物を用いた場合、インジウムの原子数比が、ガリウムの原子数比よりも高い金属酸化物を、半導体層１１３に適用できる。また、亜鉛の原子数比が、ガリウムの原子数比よりも高い金属酸化物を用いることが、より好ましい。言い換えると、金属元素の原子数比が、Ｉｎ＞Ｇａ、且つＺｎ＞Ｇａを満たす金属酸化物を、半導体層１１３に適用することが好ましい。

例えば、半導体層１１３は、金属元素の原子数比が、Ｉｎ：Ｇａ：Ｚｎ＝２：１：３、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６、Ｉｎ：Ｇａ：Ｚｎ＝５：１：７、Ｉｎ：Ｇａ：Ｚｎ＝５：１：８、Ｉｎ：Ｇａ：Ｚｎ＝６：１：６、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：３、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：６、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：７、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：８、Ｉｎ：Ｇａ：Ｚｎ＝５：２：５、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：１０、Ｉｎ：Ｇａ：Ｚｎ＝２０：１：１０、Ｉｎ：Ｇａ：Ｚｎ＝４０：１：１０、又はこれらの近傍の金属酸化物を用いることができる。

半導体層１１３は、含有される金属元素の原子数に対するガリウムの原子数の割合が、０原子％より高く５０原子％以下、好ましくは０．１原子％以上４０原子％以下、より好ましくは０．１原子％以上３５原子％以下、より好ましくは０．１原子％以上３０原子％以下、より好ましくは０．１原子％以上２５原子％以下、より好ましくは０．１原子％以上２０原子％以下、より好ましくは０．１原子％以上１５原子％以下、より好ましくは０．１原子％以上１０原子％以下である金属酸化物を用いることが好ましい。半導体層中のガリウムの含有率を低くすることにより、ＰＢＴＳ試験に対する耐性の高いトランジスタとすることができる。なお、金属酸化物にガリウムを含有させることにより、金属酸化物に酸素欠損（Ｖ_Ｏ：Ｏｘｙｇｅｎ Ｖａｃａｎｃｙ）が生じにくくなる等の効果を奏する。

半導体層１１３に、ガリウムを含まない金属酸化物を適用してもよい。例えば、Ｉｎ－Ｚｎ酸化物を半導体層１１３に適用できる。このとき、金属酸化物に含まれる金属元素の原子数に対するインジウムの原子数比を高くすることにより、トランジスタの電界効果移動度を高めることができる。一方、金属酸化物に含まれる金属元素の原子数に対する亜鉛の原子数比を高くすることにより、結晶性の高い金属酸化物となるため、トランジスタの電気特性の変動が抑制され、信頼性を高めることができる。また、半導体層１１３には、酸化インジウム等の、ガリウム及び亜鉛を含まない金属酸化物を適用してもよい。ガリウムを含まない金属酸化物を用いることにより、特に、ＰＢＴＳ試験におけるしきい値電圧の変動を極めて小さなものとすることができる。

例えば、半導体層１１３に、インジウムと亜鉛を含む酸化物を用いることができる。このとき、金属元素の原子数比が、例えばＩｎ：Ｚｎ＝２：３、Ｉｎ：Ｚｎ＝４：１、又はこれらの近傍である金属酸化物を用いることができる。

なお、代表的にガリウムを挙げて説明したが、ガリウムに代えて元素Ｍを用いた場合にも適用できる。半導体層１１３には、インジウムの原子数比が元素Ｍの原子数比よりも高い金属酸化物を適用することが好ましい。また、亜鉛の原子数比が元素Ｍの原子数比よりも高い金属酸化物を適用することが好ましい。

半導体層１１３に元素Ｍの含有率が低い金属酸化物を適用することにより、正バイアス印加に対する信頼性が高いトランジスタとすることができる。当該トランジスタを正バイアス印加に対する高い信頼性が求められるトランジスタに適用することにより、高い信頼性を有する表示装置とすることができる。

続いて、光に対するトランジスタの信頼性について、説明する。

トランジスタに光が入射することにより、トランジスタの電気特性が変動してしまう場合がある。特に、光が入射しうる領域に適用されるトランジスタは、光照射下での電気特性の変動が小さく、光に対する信頼性が高いことが好ましい。光に対する信頼性は、例えば、ＮＢＴＩＳ試験でのしきい値電圧の変動量により評価できる。

金属酸化物の元素Ｍの含有率を高くすることにより、光に対する信頼性の高いトランジスタとすることができる。つまり、ＮＢＴＩＳ試験でのしきい値電圧の変動量が小さいトランジスタとすることができる。具体的には、元素Ｍの原子数比がインジウムの原子数比以上である金属酸化物はバンドギャップがより大きくなり、トランジスタのＮＢＴＩＳ試験でのしきい値電圧の変動量を小さくできる。半導体層１１３が有する金属酸化物のバンドギャップは、２．０ｅＶ以上が好ましく、さらには２．５ｅＶ以上が好ましく、さらには３．０ｅＶ以上が好ましく、さらには３．２ｅＶ以上が好ましく、さらには３．３ｅＶ以上が好ましく、さらには３．４ｅＶ以上が好ましく、さらには３．５ｅＶ以上が好ましい。

例えば、半導体層１１３は、金属元素の原子数比が、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：３、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、又はこれらの近傍の金属酸化物を用いることができる。

半導体層１１３は、特に、含有される金属元素の原子数に対する元素Ｍの原子数の割合が、２０原子％以上７０原子％以下、好ましくは３０原子％以上７０原子％以下、より好ましくは３０原子％以上６０原子％以下、より好ましくは４０原子％以上６０原子％以下、より好ましくは５０原子％以上６０原子％以下である金属酸化物を好適に用いることができる。

半導体層１１３にＩｎ－Ｇａ－Ｚｎ酸化物を用いた場合、金属元素の原子数に対するインジウムの原子数比が、ガリウムの原子数比以下の金属酸化物を適用できる。例えば、金属元素の原子数比が、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：３、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４、又はこれらの近傍の金属酸化物を用いることができる。

半導体層１１３は、特に、含有される金属元素の原子数に対するガリウムの原子数の割合が、２０原子％以上６０原子％以下、好ましくは２０原子％以上５０原子％以下、より好ましくは３０原子％以上５０原子％以下、より好ましくは４０原子％以上６０原子％以下、より好ましくは５０原子％以上６０原子％以下である金属酸化物を好適に用いることができる。

半導体層１１３に元素Ｍの含有率が高い金属酸化物を適用することにより、光に対する信頼性が高いトランジスタとすることができる。当該トランジスタを光に対する高い信頼性が求められるトランジスタに適用することにより、高い信頼性を有する表示装置とすることができる。

前述したように、半導体層１１３に適用する金属酸化物の組成により、トランジスタの電気特性、及び信頼性が異なる。したがって、トランジスタに求められる電気特性、及び信頼性に応じて金属酸化物の組成を異ならせることにより、優れた電気特性と高い信頼性を両立した表示装置とすることができる。

半導体層１１３は、２以上の金属酸化物層を有する積層構造としてもよい。半導体層１１３が有する２以上の金属酸化物層は、組成が互いに同じ、又は概略同じであってもよい。組成が同じ金属酸化物層の積層構造とすることで、例えば、同じスパッタリングターゲットを用いて形成できるため、製造コストを削減できる。

半導体層１１３が有する２以上の金属酸化物層は、組成が互いに異なってもよい。例えば、Ｉｎ：Ｍ：Ｚｎ＝１：３：４［原子数比］若しくはその近傍の組成の第１の金属酸化物層と、当該第１の金属酸化物層上に設けられるＩｎ：Ｍ：Ｚｎ＝１：１：１［原子数比］若しくはその近傍の組成の第２の金属酸化物層と、の積層構造を好適に用いることができる。また、元素Ｍとして、ガリウム又はアルミニウムを用いることが特に好ましい。例えば、インジウム酸化物、インジウムガリウム酸化物、及びＩＧＺＯの中から選ばれるいずれか一と、ＩＡＺＯ、ＩＡＧＺＯ、及びＩＴＺＯ（登録商標）の中から選ばれるいずれか一と、の積層構造等を用いてもよい。

半導体層１１３は、結晶性を有する金属酸化物層を用いることが好ましい。例えば、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）構造、多結晶構造、又は微結晶（ｎｃ：ｎａｎｏ－ｃｒｙｓｔａｌ）構造等を有する金属酸化物層を用いることができる。結晶性を有する金属酸化物層を半導体層１１３に用いることにより、半導体層１１３中の欠陥準位密度を低減でき、信頼性の高い表示装置を実現できる。

半導体層１１３に用いる金属酸化物層の結晶性が高いほど、半導体層１１３中の欠陥準位密度を低減できる。一方、結晶性の低い金属酸化物層を用いることで、大きな電流を流すことができるトランジスタを実現できる。

金属酸化物層をスパッタリング法により形成する場合、形成時の基板温度（ステージ温度）が高いほど、結晶性の高い金属酸化物層を形成できる。また、形成時に用いる成膜ガス全体に対する酸素ガスの流量の割合（酸素流量比ともいう。）が高いほど、結晶性の高い金属酸化物層を形成できる。

半導体層１１３は、結晶性が異なる２以上の金属酸化物層の積層構造としてもよい。例えば、第１の金属酸化物層と、当該第１の金属酸化物層上に設けられる第２の金属酸化物層と、の積層構造とし、第２の金属酸化物層は、第１の金属酸化物層より結晶性が高い領域を有する構成とすることができる。又は、第２の金属酸化物層は、第１の金属酸化物層より結晶性が低い領域を有する構成とすることができる。半導体層１１３が有する２以上の金属酸化物層は、組成が互いに同じ、又は概略同じであってもよい。組成が同じ金属酸化物層の積層構造とすることで、例えば、同じスパッタリングターゲットを用いて形成できるため、製造コストを削減できる。例えば、同じスパッタリングターゲットを用いて、酸素流量比を異ならせることにより、結晶性が異なる２以上の金属酸化物層の積層構造を形成できる。なお、半導体層１１３が有する２以上の金属酸化物層は、組成が互いに異なってもよい。

半導体層１１３の厚さは、３ｎｍ以上１００ｎｍ以下が好ましく、さらには５ｎｍ以上１００ｎｍ以下が好ましく、さらには１０ｎｍ以上１００ｎｍ以下が好ましく、さらには１０ｎｍ以上７０ｎｍ以下が好ましく、さらには１５ｎｍ以上７０ｎｍ以下が好ましく、さらには１５ｎｍ以上５０ｎｍ以下が好ましく、さらには２０ｎｍ以上５０ｎｍ以下が好ましく、さらには２０ｎｍ以上４０ｎｍ以下が好ましく、さらには２５ｎｍ以上４０ｎｍ以下が好ましい。

半導体層１１３の形成時の基板温度は、室温（２５℃）以上２００℃以下が好ましく、室温以上１３０℃以下がより好ましい。基板温度を前述の範囲とすることで、大面積のガラス基板を用いる場合に、基板の撓み又は歪みを抑制できる。

ここで、半導体層１１３中に形成されうる酸素欠損について、説明する。

半導体層１１３に酸化物半導体を用いる場合、酸化物半導体に含まれる水素が金属原子と結合する酸素と反応して水になり、酸化物半導体中に酸素欠損（Ｖ_Ｏ）が形成される場合がある。さらに、酸素欠損に水素が入った欠陥（以下、Ｖ_ＯＨと記す）はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。また、酸化物半導体中の水素は、熱、又は電界等のストレスによって動きやすいため、酸化物半導体に多くの水素が含まれると、トランジスタの信頼性が悪化する恐れもある。

Ｖ_ＯＨは、酸化物半導体のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、酸化物半導体においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、酸化物半導体のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。

以上より、半導体層１１３に酸化物半導体を用いる場合、半導体層１１３中のＶ_ＯＨをできる限り低減し、高純度真性又は実質的に高純度真性にすることが好ましい。このように、Ｖ_ＯＨが十分低減された酸化物半導体を得るには、酸化物半導体中の水、及び水素等の不純物を除去すること（脱水、又は脱水素化処理と記載する場合がある。）と、酸化物半導体に酸素を供給して酸素欠損（Ｖ_Ｏ）を修復することが重要である。Ｖ_ＯＨ等の不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与できる。なお、酸化物半導体に酸素を供給して酸素欠損（Ｖ_Ｏ）を修復することを、加酸素化処理と記す場合がある。

半導体層１１３に酸化物半導体を用いる場合、チャネル形成領域として機能する領域の酸化物半導体のキャリア濃度は、１×１０^１８ｃｍ^－３以下であることが好ましく、１×１０^１７ｃｍ^－３未満であることがより好ましく、１×１０^１６ｃｍ^－３未満であることがさらに好ましく、１×１０^１３ｃｍ^－３未満であることがさらに好ましく、１×１０^１２ｃｍ^－３未満であることがさらに好ましい。なお、チャネル形成領域として機能する領域の酸化物半導体のキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０^－９ｃｍ^－３とすることができる。

〔絶縁層１０３〕
絶縁層１０３は、無機絶縁材料又は有機絶縁材料を用いることができる。絶縁層１０３は、無機絶縁材料と有機絶縁材料の積層構造としてもよい。

絶縁層１０３は、無機絶縁材料を好適に用いることができる。無機絶縁材料として、酸化物、酸化窒化物、窒化酸化物、及び窒化物の一又は複数を用いることができる。絶縁層１０３は、例えば、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化イットリウム、酸化ジルコニウム、酸化ガリウム、酸化タンタル、酸化マグネシウム、酸化ランタン、酸化セリウム、酸化ネオジム、窒化シリコン、窒化酸化シリコン、及び窒化アルミニウムの一又は複数を用いることができる。

なお、本明細書等において、酸化窒化物とは、その組成として窒素よりも酸素の含有量が多い材料を指す。窒化酸化物とは、その組成として酸素よりも窒素の含有量が多い材料を指す。例えば、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として酸素よりも窒素の含有量が多い材料を示す。

酸素及び窒素の含有量の分析は、例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）、又はＸ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いることができる。目的の元素の含有率が高い（例えば、０．５ａｔｏｍｉｃ％以上、又は１ａｔｏｍｉｃ％以上）場合は、ＸＰＳが適している。一方、目的の元素の含有率が低い（例えば０．５ａｔｏｍｉｃ％以下、又は１ａｔｏｍｉｃ％以下）場合には、ＳＩＭＳが適している。元素の含有量を比較する際には、ＳＩＭＳとＸＰＳの両方の分析手法を用いた複合解析を行うことがより好ましい。

絶縁層１０３を２層以上の積層構造としてもよい。例えば図９（Ｂ）では、絶縁層１０３が、絶縁層１０３ａと、絶縁層１０３ａ上の絶縁層１０３ｂとの積層構造を有する構成を示している。絶縁層１０３ａ及び絶縁層１０３ｂはそれぞれ、前述の絶縁層１０３に用いることができる材料を用いることができる。なお、絶縁層１０３ａと絶縁層１０３ｂで同じ材料を用いてもよく、異なる材料を用いてもよい。なお、絶縁層１０３ａを２層以上の積層構造としてもよい。絶縁層１０３ｂを２層以上の積層構造としてもよい。

絶縁層１０３ａの膜厚は、絶縁層１０３ｂの膜厚より厚い構成とすることができる。絶縁層１０３ａの成膜速度は速いことが好ましい。特に、絶縁層１０３ａの膜厚が厚い場合は、絶縁層１０３ａの成膜速度が速いことが好ましい。絶縁層１０３ａの成膜速度を速くすることにより、生産性を高めることができる。例えば、絶縁層１０３ａの形成時のパワーを高くすると、成膜速度を速くできる。

絶縁層１０３ａは、応力が小さいことが好ましい。絶縁層１０３ａの膜厚を厚くすると、絶縁層１０３ａの応力が大きくなり、基板の反りが発生する場合がある。絶縁層１０３ａの応力を小さくすることにより、基板の反り等の、応力に起因する工程中の問題の発生を抑制できる。

絶縁層１０３ｂは、絶縁層１０３ａからガスが脱離することを抑制するブロッキング膜として機能する。絶縁層１０３ｂは、ガスを拡散しづらい材料を用いることが好ましい。絶縁層１０３ｂは、絶縁層１０３ａより膜密度が高い領域を有することが好ましい。絶縁層１０３ｂの膜密度を高くすることで、ブロッキング性を高めることができる。絶縁層１０３ｂは、例えば、絶縁層１０３ａより窒素の含有量が多い材料を用いることができる。絶縁層１０３ｂの窒素の含有量を多くすることで、ブロッキング性を高めることができる。

絶縁層１０３ｂは、絶縁層１０３ａからガスが脱離することを抑制するブロッキング膜として機能する膜厚であればよく、絶縁層１０３ａの膜厚より薄い構成とすることができる。絶縁層１０３ｂの成膜速度は、絶縁層１０３ａの成膜速度より遅いことが好ましい。なお、絶縁層１０３ｂの成膜速度を遅くすることにより、絶縁層１０３ｂの膜密度が高くなり、ブロッキング性を高めることができる。同様に、絶縁層１０３ｂの成膜時の基板温度を高くすることで、絶縁層１０３ｂの膜密度が高くなり、ブロッキング性を高めることができる。

膜密度の評価は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）、又はＸ線反射率測定法（ＸＲＲ：Ｘ－Ｒａｙ Ｒｅｆｌｅｃｔｉｏｎ）を用いることができる。また、膜密度の違いは、断面の透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）像で評価できる場合がある。ＴＥＭ観察において、膜密度が高いと透過電子（ＴＥ）像が濃く（暗く）、膜密度が低いと透過電子（ＴＥ）像が淡く（明るく）なる。したがって、透過電子（ＴＥ）像において、絶縁層１０３ａと比較して、絶縁層１０３ｂは濃い（暗い）像となる場合がある。なお、絶縁層１０３ａと絶縁層１０３ｂに同じ材料を適用する場合であっても、膜密度が異なるため、断面のＴＥＭ像において、これらの境界をコントラストの違いとして観察できる場合がある。

絶縁層１０３ｂは、絶縁層１０３ａより膜中の水素濃度が低い領域を有する場合がある。絶縁層１０３ａ及び絶縁層１０３ｂの水素濃度の違いは、例えば、二次イオン質量分析法（ＳＩＭＳ）で評価できる。

ここで、半導体層１１３に金属酸化物を用いる構成を例に挙げて、絶縁層１０３について具体的に説明する。

半導体層１１３に酸化物半導体を用いる場合、絶縁層１０３ａ及び絶縁層１０３ｂはそれぞれ、無機絶縁材料を好適に用いることができる。

絶縁層１０３ａは、酸化物又は酸化窒化物を用いることが好ましい。絶縁層１０３ａは、加熱により酸素を放出する膜を用いることが好ましい。絶縁層１０３ａは、例えば、酸化シリコン又は酸化窒化シリコンを好適に用いることができる。

絶縁層１０３ａが酸素を放出することで、絶縁層１０３ａから半導体層１１３に酸素を供給できる。絶縁層１０３ａから半導体層１１３、特に半導体層１１３のチャネル形成領域に酸素を供給することで、半導体層１１３中の酸素欠損（Ｖ_Ｏ）及びＶ_ＯＨを低減でき、良好な電気特性を示し、かつ信頼性の高いトランジスタとすることができる。絶縁層１０３ａは、酸素の拡散係数が高いことが好ましい。絶縁層１０３ａの酸素の拡散係数を高くすることで、絶縁層１０３ａ中を酸素が拡散しやすくなり、効率よく絶縁層１０３ａから半導体層１１３に酸素を供給できる。なお、半導体層１１３に酸素を供給する処理は、他に、酸素を含む雰囲気での加熱処理、又は酸素を含む雰囲気下におけるプラズマ処理等がある。

絶縁層１０３ａは、自身からの不純物（例えば、水及び水素）の放出が少ないことが好ましい。絶縁層１０３ａからの不純物の放出を少なくすることにより、不純物が半導体層１１３に拡散することが抑制され、良好な電気特性を示し、かつ信頼性の高いトランジスタとすることができる。

絶縁層１０３ａは、例えば、ＰＥＣＶＤ法を用いて形成された酸化シリコン又は酸化窒化シリコンを好適に用いることができる。この場合、原料ガスは、シリコンを含むガスと、酸素を含むガスとの混合ガスを用いることが好ましい。シリコンを含むガスとして、例えば、シラン、ジシラン、トリシラン、又はフッ化シランのいずれか一又は複数を用いることができる。酸素を含むガスとして、例えば、酸素（Ｏ_２）、オゾン（Ｏ_３）、一酸化二窒素（Ｎ_２Ｏ）、一酸化窒素（ＮＯ）、又は二酸化窒素（ＮＯ_２）のいずれか一又は複数を用いることができる。なお、絶縁層１０３ａの形成時のパワーを高くすることにより、絶縁層１０３ａから放出される不純物（例えば、水及び水素）の量を少なくできる。

絶縁層１０３ｂは、酸素を透過しづらいことが好ましい。絶縁層１０３ｂは、絶縁層１０３ａから酸素が脱離することを抑制するブロッキング膜として機能する。さらに、絶縁層１０３ｂは、水素を透過しづらいことが好ましい。絶縁層１０３ｂは、トランジスタの外から絶縁層１０３を介して半導体層１１３へ水素が拡散することを抑制するブロッキング膜として機能する。絶縁層１０３ｂの膜密度は高いことが好ましい。絶縁層１０３ｂの膜密度を高くすることで、酸素及び水素のブロッキング性を高めることができる。絶縁層１０３ｂの膜密度は、絶縁層１０３ａの膜密度より高いことが好ましい。絶縁層１０３ａに酸化シリコン又は酸化窒化シリコンを用いる場合、絶縁層１０３ｂは、例えば、窒化シリコン、窒化酸化シリコン、又は酸化アルミニウムを好適に用いることができる。絶縁層１０３ｂは、例えば、絶縁層１０３ａより窒素の含有量が多い領域を有することが好ましい。絶縁層１０３ｂは、例えば、絶縁層１０３ａより窒素の含有量が多い材料を用いることができる。絶縁層１０３ｂは、窒化物又は窒化酸化物を用いることが好ましい。絶縁層１０３ｂは、例えば、窒化シリコン又は窒化酸化シリコンを好適に用いることができる。

絶縁層１０３ａに含まれる酸素が、絶縁層１０３ａの半導体層１１３と接しない領域（例えば、絶縁層１０３ａの上面）から上方へ拡散すると、絶縁層１０３ａから半導体層１１３へ供給される酸素の量が少なくなってしまう場合がある。絶縁層１０３ａ上に絶縁層１０３ｂを設けることにより、絶縁層１０３ａに含まれる酸素が、絶縁層１０３ａの半導体層１１３と接しない領域から拡散することを抑制できる。したがって、絶縁層１０３ａから半導体層１１３へ供給される酸素の量が増え、半導体層１１３中の酸素欠損（Ｖ_Ｏ）及びＶ_ＯＨを低減できる。したがって、良好な電気特性を示し、かつ信頼性の高いトランジスタとすることができる。

絶縁層１０３ａに含まれる酸素によって、導電層１１２が酸化され、抵抗が高くなってしまう場合がある。また、絶縁層１０３ａに含まれる酸素によって導電層１１２が酸化されることにより、絶縁層１０３ａから半導体層１１３に供給される酸素の量が少なくなってしまう場合がある。絶縁層１０３ａ上に絶縁層１０３ｂを設けることにより、導電層１１２が酸化され、抵抗が高くなることを抑制できる。それとともに、絶縁層１０３ａから半導体層１１３へ供給される酸素の量が増え、半導体層１１３中の酸素欠損（Ｖ_Ｏ）及びＶ_ＯＨを低減でき、良好な電気特性を示し、かつ信頼性の高いトランジスタとすることができる。

半導体層１１３に水素が拡散すると、酸化物半導体に含まれる酸素原子と反応して水になり、酸素欠損（Ｖ_Ｏ）が形成される場合がある。さらに、Ｖ_ＯＨが形成され、キャリア濃度が高くなってしまう場合がある。絶縁層１０３ａ上に絶縁層１０３ｂを設けることにより、半導体層１１３中の酸素欠損（Ｖ_Ｏ）及びＶ_ＯＨを低減でき、良好な電気特性を示し、かつ信頼性の高いトランジスタとすることができる。

絶縁層１０３ｂは、酸素及び水素のブロッキング膜として機能する膜厚であることが好ましい。絶縁層１０３ｂの膜厚が薄いと、ブロッキング膜としての機能が低くなってしまう場合がある。一方、絶縁層１０３ｂの膜厚が厚いと、絶縁層１０３ａと接する半導体層１１３の領域が狭くなり、絶縁層１０３ａから半導体層１１３へ供給される酸素の量が少なくなってしまう場合がある。絶縁層１０３ｂの膜厚は、絶縁層１０３ａの膜厚より薄くてもよい。絶縁層１０３ｂの膜厚は、５ｎｍ以上１００ｎｍ以下が好ましく、さらには５ｎｍ以上７０ｎｍ以下が好ましく、さらには１０ｎｍ以上７０ｎｍ以下が好ましく、さらには１０ｎｍ以上５０ｎｍ以下が好ましく、さらには２０ｎｍ以上５０ｎｍ以下が好ましく、さらには２０ｎｍ以上４０ｎｍ以下が好ましい。絶縁層１０３ｂの膜厚を前述の範囲とすることで、半導体層１１３中、特にチャネル形成領域の酸素欠損（Ｖ_Ｏ）及びＶ_ＯＨを低減でき、良好な電気特性を示し、かつ信頼性の高いトランジスタとすることができる。

絶縁層１０３ｂは、自身からの不純物（例えば、水及び水素）の放出が少ないことが好ましい。絶縁層１０３ｂからの不純物の放出を少なくすることにより、不純物が半導体層１１３に拡散することが抑制され、良好な電気特性を示し、かつ信頼性の高いトランジスタとすることができる。

トランジスタ５０において、半導体層１１３の絶縁層１０３と接する領域がチャネル形成領域として機能できる。つまり、チャネル形成領域に選択的に酸素が供給され、酸素欠損（Ｖ_Ｏ）及びＶ_ＯＨを低減できる。したがって、良好な電気特性を示し、かつ信頼性の高いトランジスタとすることができる。

〔導電層１１１、導電層１１２、及び導電層１１５〕
ソース電極又はドレイン電極として機能する導電層１１１及び導電層１１２、並びにゲート電極として機能する導電層１１５は、クロム、銅、アルミニウム、金、銀、亜鉛、モリブデン、タンタル、チタン、タングステン、マンガン、ニッケル、鉄、コバルト、及びニオブの一又は複数、若しくは前述した金属の一又は複数を成分とする合金を用いてそれぞれ形成できる。導電層１１５、導電層１１１、及び導電層１１２は、銅、銀、金、又はアルミニウムの一又は複数を含む、低抵抗な導電性材料を好適に用いることができる。特に、銅又はアルミニウムは量産性に優れるため好ましい。

導電層１１５、導電層１１１、及び導電層１１２は、金属酸化物膜（酸化物導電体（ＯＣ：Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）ともいう。）を用いることができる。酸化物導電体として、例えば、Ｉｎ－Ｓｎ酸化物（ＩＴＯ）、Ｉｎ－Ｗ酸化物、Ｉｎ－Ｗ－Ｚｎ酸化物、Ｉｎ－Ｔｉ酸化物、Ｉｎ－Ｔｉ－Ｓｎ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｓｎ－Ｓｉ酸化物（ＩＴＳＯ）、及びＩｎ－Ｇａ－Ｚｎ酸化物が挙げられる。

ここで、酸化物導電体について説明を行う。例えば、半導体特性を有する金属酸化物に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化された金属酸化物を、酸化物導電体ということができる。

導電層１１５、導電層１１１、及び導電層１１２は、前述の酸化物導電体（金属酸化物）を含む導電膜と、金属又は合金を含む導電膜の積層構造としてもよい。金属又は合金を含む導電膜を用いることで、配線抵抗を小さくできる。

導電層１１５、導電層１１１、及び導電層１１２は、Ｃｕ－Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、又はＴｉ）を適用してもよい。Ｃｕ－Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。

なお、導電層１１５、導電層１１１と導電層１１２で互いに同じ材料を用いてもよく、互いに異なる材料を用いてもよい。

ここで、半導体層１１３に金属酸化物を用いる構成を例に挙げて、導電層１１１、及び導電層１１２について具体的に説明する。

半導体層１１３に酸化物半導体を用いる場合、半導体層１１３に含まれる酸素によって導電層１１１及び導電層１１２が酸化され、抵抗が高くなってしまう場合がある。絶縁層１０３ａに含まれる酸素によって、導電層１１１及び導電層１１２が酸化され、抵抗が高くなってしまう場合がある。また、半導体層１１３に含まれる酸素によって導電層１１１及び導電層１１２が酸化されることにより、半導体層１１３中の酸素欠損（Ｖ_Ｏ）が増加してしまう場合がある。絶縁層１０３ａに含まれる酸素によって導電層１１１及び導電層１１２が酸化されることにより、絶縁層１０３ａから半導体層１１３に供給される酸素の量が少なくなってしまう場合がある。

導電層１１１及び導電層１１２はそれぞれ、酸化されにくい材料を用いることが好ましい。導電層１１１及び導電層１１２はそれぞれ、酸化物導電体を用いることが好ましい。例えば、Ｉｎ－Ｓｎ酸化物（ＩＴＯ）、又はＩｎ－Ｓｎ－Ｓｉ酸化物（ＩＴＳＯ）を好適に用いることができる。導電層１１１及び導電層１１２はそれぞれ、窒化物導電体を用いてもよい。窒化物導電体として、窒化タンタル、及び窒化チタンが挙げられる。導電層１１１及び導電層１１２は、前述の材料の積層構造を有してもよい。

導電層１１１及び導電層１１２に酸化されにくい材料を用いることにより、半導体層１１３に含まれる酸素又は絶縁層１０３ａに含まれる酸素によって酸化され、抵抗が高くなることを抑制できる。また、半導体層１１３中の酸素欠損（Ｖ_Ｏ）の増加が抑制されるとともに、絶縁層１０３ａから半導体層１１３に供給される酸素の量を増やすことができる。したがって、半導体層１１３中の酸素欠損（Ｖ_Ｏ）及びＶ_ＯＨを低減でき、良好な電気特性を示し、かつ信頼性の高いトランジスタとすることができる。なお、導電層１１１と導電層１１２で同じ材料を用いてもよく、異なる材料を用いてもよい。

〔絶縁層１０５〕
ゲート絶縁層として機能する絶縁層１０５は、欠陥密度が低いことが好ましい。絶縁層１０５の欠陥密度が低いことにより、良好な電気特性を示すトランジスタとすることができる。さらに、絶縁層１０５は、絶縁耐圧が高いことが好ましい。絶縁層１０５の絶縁耐圧が高いことにより、信頼性の高いトランジスタとすることができる。

絶縁層１０５は、例えば、絶縁性を有する酸化物、酸化窒化物、窒化酸化物、及び窒化物の一又は複数を用いることができる。絶縁層１０５は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、及びＧａ－Ｚｎ酸化物の一又は複数を用いることができる。絶縁層１０５は、単層でもよく、積層であってもよい。絶縁層１０５は、例えば、酸化物と窒化物の積層構造としてもよい。

なお、微細なトランジスタにおいて、ゲート絶縁層の膜厚が薄くなると、リーク電流が大きくなってしまう場合がある。ゲート絶縁層に、比誘電率の高い材料（ｈｉｇｈ－ｋ材料ともいう。）を用いることで物理膜厚を保ちながら、トランジスタ駆動時の低電圧化が可能となる。ｈｉｇｈ－ｋ材料として、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウム及びハフニウムを有する酸化物、アルミニウム及びハフニウムを有する酸化窒化物、シリコン及びハフニウムを有する酸化物、シリコン及びハフニウムを有する酸化窒化物、又はシリコン及びハフニウムを有する窒化物が挙げられる。

絶縁層１０５は、自身からの不純物（例えば、水、及び水素）の放出が少ないことが好ましい。絶縁層１０５からの不純物の放出が少ないことにより、不純物が半導体層１１３に拡散することが抑制され、良好な電気特性を示し、かつ信頼性の高いトランジスタとすることができる。

絶縁層１０５は半導体層１１３上に形成されるため、半導体層１１３へのダメージが少ない条件で形成された膜であることが好ましい。例えば、成膜速度（成膜レートともいう。）が十分に遅い条件で形成できる。例えば、プラズマＣＶＤ法により絶縁層１０５を形成する場合、低電力の条件で形成することにより、半導体層１１３に与えるダメージを小さくできる。

ここで、半導体層１１３に金属酸化物を用いる構成を例に挙げて、絶縁層１０５について具体的に説明する。

半導体層１１３との界面特性を向上させるため、絶縁層１０５の少なくとも半導体層１１３と接する側は酸化物を用いることが好ましい。絶縁層１０５は、例えば、酸化シリコン、及び酸化窒化シリコンの一以上を好適に用いることができる。また、絶縁層１０５には、加熱により酸素を放出する膜を用いるとより好ましい。

なお、絶縁層１０５を積層構造としてもよい。絶縁層１０５は、半導体層１１３と接する側の酸化物膜と、導電層１１５と接する側の窒化物膜との積層構造とすることができる。当該酸化物膜として、例えば、酸化シリコン、及び酸化窒化シリコンの一以上を好適に用いることができる。当該窒化物膜として、窒化シリコンを好適に用いることができる。

〔基板１０１〕
例えば基板１０１の材質に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、シリコン、又は炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板、ガラス基板、石英基板、サファイア基板、セラミック基板、又は有機樹脂基板を、基板１０１として用いてもよい。また、これらの基板上に半導体素子が設けられたものを、基板１０１として用いてもよい。さらに、プリント基板を、基板１０１として用いてもよい。なお、半導体基板、及び絶縁性基板の形状は円形であってもよく、角形であってもよい。

基板１０１として、可撓性基板を用い、可撓性基板上に直接、例えばトランジスタ５０を形成してもよい。又は、基板１０１とトランジスタ５０等の間に剥離層を設けてもよい。剥離層は、その上に表示装置を一部或いは全部完成させた後、基板１０１より分離し、他の基板に転載するために用いることができる。その際、例えばトランジスタ５０を耐熱性の劣る基板、又は可撓性の基板にも転載できる。

〔絶縁層２１８〕
絶縁層２１８は、不純物が拡散しにくい材料を用いることが好ましい。これにより、絶縁層２１８は、不純物が外部からトランジスタに拡散することを抑制するブロッキング膜として機能する。不純物として、例えば、水及び水素が挙げられる。絶縁層２１８を設けることにより、表示装置の信頼性を高めることができる。

絶縁層２１８は、無機材料を有する絶縁層、又は有機材料を有する絶縁層とすることができる。絶縁層２１８は、例えば、酸化物又は窒化物などの無機材料を好適に用いることができる。より具体的には、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化アルミニウム、酸化ハフニウム、及びハフニウムアルミネートの一又は複数を用いることができる。例えば、窒化酸化シリコンは自身からの不純物（例えば、水及び水素）の放出が少なく、また、トランジスタより上側からトランジスタへ不純物が拡散することを抑制するブロッキング膜として機能できるため、絶縁層２１８として好適に用いることができる。有機材料として、例えば、アクリル樹脂、及びポリイミド樹脂の一又は複数を用いることができる。有機材料は感光性の材料を用いてもよい。また、上述の絶縁膜を２以上積層して用いてもよい。絶縁層２１８は、無機材料を有する絶縁層と、有機材料を有する絶縁層との積層構造としてもよい。

〔絶縁層２３５〕
絶縁層２３５は、トランジスタ５１、トランジスタ５２、及び容量５７等に起因する凹凸を小さくする機能を有する。本明細書等において、絶縁層２３５を平坦化層と記す場合がある。

絶縁層２３５は、有機材料を有する絶縁層を好適に用いることができる。有機材料として、感光性の有機樹脂を用いることが好ましく、例えば、アクリル樹脂を含む感光性の樹脂組成物を用いることが好ましい。なお、本明細書等において、アクリル樹脂とは、ポリメタクリル酸エステル、又はメタクリル樹脂だけを指すものではなく、広義のアクリル系ポリマー全体を指す場合がある。

絶縁層２３５は、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、イミド樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シリコーン樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、及びこれら樹脂の前駆体等を用いてもよい。また、絶縁層２３５は、ポリビニルアルコール（ＰＶＡ）、ポリビニルブチラル、ポリビニルピロリドン、ポリエチレングリコール、ポリグリセリン、プルラン、水溶性のセルロース、又はアルコール可溶性のポリアミド樹脂等の有機材料を用いてもよい。また、感光性の樹脂としてフォトレジストを用いてもよい。感光性の有機樹脂として、ポジ型の材料及びネガ型の材料のどちらを用いてもよい。

絶縁層２３５を、有機絶縁層と、無機絶縁層との積層構造にしてもよい。例えば、絶縁層２３５を、有機絶縁層と、当該有機絶縁層上の無機絶縁層との積層構造とすることができる。絶縁層２３５の最表面に無機絶縁層を設けることにより、エッチング保護層として機能させることができる。これにより、画素電極３１１を形成する際に絶縁層２３５の一部がエッチングされ、絶縁層２３５の平坦性が低くなってしまうことを抑制できる。

発光素子６０の被形成面である絶縁層２３５の上面の平坦性が低い場合、例えば、共通電極３１５の段切れによる接続不良、又は共通電極３１５の膜厚が局所的に薄くなり、電気抵抗が上昇する場合がある。また、絶縁層２３５の上面の平坦性が低い場合、絶縁層２３５上に形成される層の加工精度が低くなる場合がある。絶縁層２３５の上面を平坦にすることにより、例えば絶縁層２３５上に設けられる発光素子６０の加工精度が高まり、精細度の高い表示装置とすることができる。また、共通電極３１５の段切れによる接続不良、及び共通電極３１５の膜厚が局所的に薄くなり、電気抵抗が上昇することを防止でき、表示品質の高い表示装置とすることができる。

なお、画素電極３１１を形成する際に絶縁層２３５の一部が除去される場合がある。絶縁層２３５は、画素電極３１１と重ならない領域に凹部を有してもよい。

〔絶縁層２３７〕
絶縁層２３７は、無機材料を有する絶縁層、又は有機材料を有する絶縁層とすることができる。絶縁層２３７は、絶縁層２１８に用いることができる材料、及び絶縁層２３５に用いることができる材料を用いることができる。絶縁層２３７は、無機材料を有する絶縁層と、有機材料を有する絶縁層との積層構造としてもよい。

〔保護層３３１〕
保護層３３１は単層構造でもよく、２層以上の積層構造であってもよい。また、保護層３３１の導電性は問わない。保護層３３１は、絶縁膜、半導体膜、及び、導電膜の少なくとも一種を用いることができる。

保護層３３１が無機膜を有することで、共通電極３１５が酸化されること、及び発光素子６０に不純物（水分及び酸素等）が入り込むことを抑制できる。したがって、発光素子６０の劣化が抑制され、表示装置の信頼性を高めることができる。

保護層３３１には、例えば、酸化絶縁膜、窒化絶縁膜、酸化窒化絶縁膜、及び窒化酸化絶縁膜等の無機絶縁膜を用いることができる。これらの無機絶縁膜の具体例として、後述の絶縁層３２５の説明を参照することができる。特に、保護層３３１は、窒化絶縁膜又は窒化酸化絶縁膜を有することが好ましく、窒化絶縁膜を有することがより好ましい。

保護層３３１には、Ｉｎ－Ｓｎ酸化物（ＩＴＯともいう。）、Ｉｎ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、Ａｌ－Ｚｎ酸化物、又はインジウムガリウム亜鉛酸化物（Ｉｎ－Ｇａ－Ｚｎ酸化物、又はＩＧＺＯともいう。）等を含む無機膜を用いることもできる。当該無機膜は、高抵抗であることが好ましく、具体的には、共通電極３１５よりも高抵抗であることが好ましい。当該無機膜は、さらに窒素を含んでいてもよい。

発光素子６０の発光を、保護層３３１を介して取り出す場合、保護層３３１は、可視光に対する透過性が高いことが好ましい。例えば、ＩＴＯ、ＩＧＺＯ、及び、酸化アルミニウムは、それぞれ、可視光に対する透過性が高い無機材料であるため、好ましい。

保護層３３１は、例えば、酸化アルミニウム膜と、酸化アルミニウム膜上の窒化シリコン膜と、の積層構造、又は、酸化アルミニウム膜と、酸化アルミニウム膜上のＩＧＺＯ膜と、の積層構造等を用いることができる。当該積層構造を用いることで、不純物（水及び酸素等）がＥＬ層側に入り込むことを抑制できる。

さらに、保護層３３１は、有機膜を有してもよい。例えば、保護層３３１は、有機膜と無機膜の双方を有してもよい。保護層３３１に用いることができる有機材料として、例えば、後述の絶縁層３２７に用いることができる有機絶縁材料を参照することができる。

保護層３３１は、異なる成膜方法を用いて形成された２層構造であってもよい。具体的には、ＡＬＤ法を用いて保護層３３１の第１層目を形成し、スパッタリング法を用いて保護層３３１の第２層目を形成してもよい。

〔基板１５２〕
基板１５２には、ガラス、石英、セラミックス、サファイア、樹脂、金属、合金、又は半導体等を用いることができる。発光素子６０からの光を取り出す側の基板には、該光を透過する材料を用いる。また、基板１５２に可撓性を有する材料を用いると、表示装置の可撓性を高めることができる。また、基板１５２として偏光板を用いてもよい。さらに、基板１５２として、貼り合わせフィルム、又は基材フィルムを用いてもよい。

基板１５２として、ポリエチレンテレフタレート（ＰＥＴ）若しくはポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、アクリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂（ナイロン、又はアラミド等）、ポリシロキサン樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリウレタン樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリプロピレン樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂、ＡＢＳ樹脂、又はセルロースナノファイバー等を用いることができる。基板１５２に、可撓性を有する程度の厚さのガラスを用いてもよい。

基板としてフィルムを用いる場合、フィルムが吸水することで、表示装置にしわが発生する等の形状変化が生じる恐れがある。そのため、基板には、吸水率の低いフィルムを用いることが好ましい。例えば、吸水率が１％以下のフィルムを用いることが好ましく、０．１％以下のフィルムを用いることがより好ましく、０．０１％以下のフィルムを用いることがさらに好ましい。

基板１５２の外側には各種光学部材を配置できる。光学部材として、偏光板（例えば円偏光板）、位相差板、光拡散層（例えば拡散フィルム）、反射防止層、及び集光フィルム等が挙げられる。また、基板１５２の外側には、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜、又は衝撃吸収層等、表面保護層を配置してもよい。例えば、表面保護層として、ガラス層又はシリカ層（ＳｉＯ_ｘ層）を設けることで、表面汚染及び傷の発生を抑制でき、好ましい。また、表面保護層として、ＤＬＣ（ダイヤモンドライクカーボン）、酸化アルミニウム（ＡｌＯ_ｘ）、ポリエステル系材料、又はポリカーボネート系材料等を用いてもよい。なお、表面保護層には、可視光に対する透過率が高い材料を用いることが好ましい。また、表面保護層には、硬度が高い材料を用いることが好ましい。

表示装置に円偏光板を重ねる場合、表示装置が有する基板には、光学等方性の高い基板を用いることが好ましい。光学等方性が高い基板は、複屈折が小さい（複屈折量が小さい、ともいえる）。

光学等方性が高い基板のリタデーション（位相差）値の絶対値は、３０ｎｍ以下が好ましく、２０ｎｍ以下がより好ましく、１０ｎｍ以下がさらに好ましい。

光学等方性が高いフィルムとして、トリアセチルセルロース（ＴＡＣ、又はセルローストリアセテートともいう。）フィルム、シクロオレフィンポリマー（ＣＯＰ）フィルム、シクロオレフィンコポリマー（ＣＯＣ）フィルム、及びアクリルフィルム等が挙げられる。

〔接着層１４２〕
接着層１４２として、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、又は嫌気型接着剤等の各種硬化型接着剤を用いることができる。これら接着剤として、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、及びＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、例えば接着シートを用いてもよい。

〔遮光層３１７〕
遮光層３１７に用いることのできる材料としては、カーボンブラック、酸化物半導体、及び複数の酸化物半導体の固溶体を含む複合酸化物等が挙げられる。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。

以上が構成要素についての説明である。

＜変形例＞
以下では、図４（Ａ）、及び図４（Ｂ）等と一部の構成が異なるトランジスタの構成例について説明する。なお、以下では、図４（Ａ）、及び図４（Ｂ）等と重複する部分は説明を省略する場合がある。

図４（Ａ）では、平面視において、導電層１１１及び導電層１１２はそれぞれ、Ｙ方向に延伸し、導電層１１５はＸ方向に延伸している。図４（Ａ）では平面視において、導電層１１１の延伸する方向と垂直な方向（図４（Ａ）においては、Ｘ方向）の両側の端部がそれぞれ、導電層１１２と重なる領域を有している。つまり、導電層１１１の延伸する方向と垂直な方向の両側の端部は、導電層１１２のＸ方向の端部よりもそれぞれ内側に位置している。また、図４（Ａ）では、平面視において、導電層１１５が延伸する方向と垂直な方向（図４（Ａ）においては、Ｙ方向）の端部は、半導体層１１３のＹ方向の端部のそれぞれよりも内側に位置している。なお、本発明の一態様は図４（Ａ）などの構成に限らない。図３０（Ａ）においては平面視において、導電層１１１及び導電層１１２はそれぞれ、Ｘ方向に延伸し、導電層１１５はＹ方向に延伸する。図３０（Ａ）は、平面視において、導電層１１２の下側端部が導電層１１１と重ならない例を示している。つまり、図３０（Ａ）に示す例では、導電層１１２の下側端部は導電層１１１の下側端部より外側に位置する。

図３０（Ｂ）は、平面視において、導電層１１２の上側端部が導電層１１１と重ならない例を示している。つまり、図３０（Ｂ）に示す例では、導電層１１２の上側端部は導電層１１１の上側端部より外側に位置する。

図３０（Ｃ）は、平面視において、導電層１１２の上側端部、及び下側端部の両方が、導電層１１１と重ならない例を示している。つまり、図３０（Ｃ）に示す例では、導電層１１２の上側端部は導電層１１１の上側端部より外側に位置し、導電層１１２の下側端部は導電層１１１の下側端部より外側に位置する。

なお、図３０（Ａ）、図３０（Ｂ）、及び図３０（Ｃ）に示す構成の、一点鎖線Ａ１－Ａ２の断面図を図３１（Ｃ）に示す。図３１（Ｃ）に示す断面では、開口１２１及び開口１２３において、導電層１１５は、絶縁層１０５を介して半導体層１１３と重なる領域を有する。また、導電層１１５は、絶縁層１０５及び半導体層１１３を介して導電層１１１、及び導電層１１２と重なる領域を有する。また、導電層１１５は、半導体層１１３の全体を覆っている。このような構成とすることで、半導体層１１３全体にゲート電界をかけることができるため、トランジスタ５０の電気特性を高めることができ、例えばトランジスタのオン電流を高めることができる。

図３１（Ａ）は、図４（Ａ）に示す構成の変形例であり、図３１（Ｂ）は、図３１（Ａ）に示す一点鎖線Ａ１－Ａ２の断面図である。図３１（Ａ）、及び図３１（Ｂ）では、Ｘ方向において、導電層１１５の端部が半導体層１１３の端部より内側、つまり開口１２３側に位置する例を示している。図３１（Ａ）、及び図３１（Ｂ）に示す例では、半導体層１１３は導電層１１５と重ならない領域を有する。このような構成により、導電層１１５と導電層１１２が重なる領域の面積を小さくできる。よって、寄生容量を小さくできる。

図３２（Ａ）は、図３１（Ａ）に示す構成の変形例であり、図３２（Ｂ）は、図３２（Ａ）に示す一点鎖線Ａ１－Ａ２の断面図である。図３２（Ａ）、及び図３２（Ｂ）では、Ｘ方向において、導電層１１５の端部が導電層１１２の開口１２３側の端部より内側に位置する例を示している。図３２（Ａ）、及び図３２（Ｂ）に示す例では、開口１２１、及び開口１２３は、導電層１１５と重ならない領域を有する。このような構成により、導電層１１５と導電層１１２が重なる領域の面積をさらに小さくできる。よって、寄生容量をさらに小さくできる。

図３３（Ａ）は、図４（Ａ）に示す構成の変形例であり、図３３（Ｂ１）は、図３３（Ａ）に示す一点鎖線Ａ１－Ａ２の断面図である。図３３（Ａ）、及び図３３（Ｂ１）では、導電層１１１と導電層１１２が重なる領域において、Ｘ方向における導電層１１５の端部が導電層１１２の端部より外側に位置する例を示している。図３３（Ａ）、及び図３３（Ｂ１）に示す例では、導電層１１５が、導電層１１１と導電層１１２が重なる領域の全体を覆う。このような構成により、例えば導電層１１５をフォトリソグラフィ法及びエッチング法を用いて形成する場合、フォトマスクの位置合わせ精度を低くできる。よって、トランジスタ５０を容易に作製できる。

図３３（Ｂ２）は、図３３（Ｂ１）に示す構成の変形例であり、絶縁層１０５の上面端部が導電層１１５の下面端部と一致、又は概略一致する例を示している。例えば導電層１１５をフォトリソグラフィ法及びエッチング法を用いて形成する場合、導電層１１５と絶縁層１０５のエッチング選択比が低いと、図３３（Ｂ２）に示す構成が形成される場合がある。

図３３（Ｂ３）は、図３３（Ｂ２）に示す構成の変形例であり、導電層１１５の下面端部が絶縁層１０５の上面端部より内側、つまり導電層１１２側に位置する例を示している。例えば、導電層１１５のＸ方向におけるエッチング速度が、絶縁層１０５のＸ方向におけるエッチング速度より速い場合、図３３（Ｂ３）に示す構成が形成される場合がある。

なお、図３３（Ｂ２）、及び図３３（Ｂ３）に示す構成の平面図は、図３３（Ａ）を参照できる。

図３４（Ａ）、及び図３４（Ｂ）は、図４（Ａ）に示す構成の変形例であり、平面視において、開口１２１、及び開口１２３が隅の丸い矩形である例を示している。図３４（Ａ）では、開口１２１、及び開口１２３のＸ方向の長さがＹ方向の長さより長い例を示しており、図３４（Ｂ）では、開口１２１、及び開口１２３のＸ方向の長さがＹ方向の長さより短い例を示している。なお、図３４（Ａ）、及び図３４（Ｂ）に示す構成の断面図を図３１（Ｃ）に示す。

図３４（Ａ）、及び図３４（Ｂ）に示す例では、開口１２１における絶縁層１０３の側面、及び開口１２３における導電層１１２の側面が、曲面ではなく平面である領域を有する。これにより、開口１２１の内部、及び開口１２３の内部において半導体層１１３、絶縁層１０５、及び導電層１１５の被覆性を高めることができる。なお、平面視において、開口１２１、及び開口１２３の隅は丸くなくてもよく、例えば開口１２１、及び開口１２３の平面形状を長方形、菱形、又は正方形としてもよい。また、開口１２１、及び開口１２３の平面形状は、三角形、又は隅が丸い三角形としてもよい。さらに、開口１２１、及び開口１２３の平面形状は、五角形等の多角形、又はこれら多角形の角が丸い形状としてもよい。以上は本明細書等に示す全ての構成に適用できる。

図３５（Ａ１）は、図４（Ａ）に示す構成の変形例であり、平面視において、導電層１１２が開口１２１の外周の一部を覆い、全体は覆わない例を示している。図３５（Ａ２）は、図３５（Ａ１）に示す構成の変形例であり、平面視において、導電層１１２の端部が開口１２１の外周の一点で接する例を示している。図３５（Ａ２）に示す例では、平面視において開口１２１が円形であり、且つ導電層１１２のＹ方向に延伸する端部の一方が、開口１２１の接線となる。図３５（Ｂ）は、図３５（Ａ１）、及び図３５（Ａ２）に示す一点鎖線Ａ１－Ａ２の断面図である。

図３５（Ａ１）、図３５（Ａ２）、及び図３５（Ｂ）に示す例では、導電層１１２と導電層１１５が重なる領域の面積を小さくできる。これにより、寄生容量を小さくできる。一方、図４（Ａ）、及び図４（Ｂ）等に示す例では、ソース領域又はドレイン領域の他方の幅を大きくできる。

図３６（Ａ）は、図３５（Ａ１）、及び図３５（Ａ２）に示す構成の変形例であり、平面視において、導電層１１２が開口１２１と接しない例を示している。図３６（Ｂ）は、図３６（Ａ）に示す一点鎖線Ａ１－Ａ２の断面図である。

図３６（Ａ）、及び図３６（Ｂ）に示す例では、導電層１１２と導電層１１５が重なる領域の面積をさらに小さくできる。これにより、寄生容量をさらに小さくできる。

図３７（Ａ）は、図４（Ａ）に示す構成の変形例であり、導電層１１１が開口１２１の全体とは重ならず、一部と重なる例を示している。図３７（Ｂ）は、図３７（Ａ）に示す一点鎖線Ａ１－Ａ２の断面図である。図３７（Ａ）、及び図３７（Ｂ）に示す例では、開口１２１において、半導体層１１３が導電層１１１と重ならない領域を有する。

図３７（Ａ）、及び図３７（Ｂ）に示す例では、例えば導電層１１１と導電層１１５の間に形成される寄生容量を小さくできる。一方、図４（Ａ）、及び図４（Ｂ）等に示す例では、ソース領域又はドレイン領域の一方の幅を大きくできる。

図３８（Ａ）は、図３７（Ａ）に示す構成の変形例であり、平面視において、開口１２１、及び開口１２３が隅の丸い矩形である例を示している。図３８（Ｂ）は、図３８（Ａ）に示す一点鎖線Ａ１－Ａ２の断面図である。

図３８（Ａ）に示す例では、開口１２１における絶縁層１０３の側面、及び開口１２３における導電層１１２の側面が、曲面ではなく平面である領域を有する。これにより、開口１２１の内部、及び開口１２３の内部において半導体層１１３、絶縁層１０５、及び導電層１１５の被覆性を高めることができる。なお、図３８（Ａ）では、開口１２１、及び開口１２３のＸ方向の長さがＹ方向の長さより長い例を示しているが、開口１２１、及び開口１２３のＸ方向の長さがＹ方向の長さより短くてもよい。

図３９（Ａ１）は、図３７（Ａ）に示す構成の変形例であり、平面視において、導電層１１２が開口１２１の外周の一部を覆い、全体は覆わない例を示している。図３９（Ａ２）は、図３９（Ａ１）に示す構成の変形例であり、平面視において、導電層１１２の端部が開口１２１の外周の一点で接する例を示している。図３９（Ａ２）に示す例では、平面視において開口１２１が円形であり、且つ導電層１１２のＹ方向に延伸する端部の一方が、開口１２１の接線となる。図３９（Ｂ）は、図３９（Ａ１）、及び図３９（Ａ２）に示す一点鎖線Ａ１－Ａ２の断面図である。

図３９（Ａ１）、図３９（Ａ２）、及び図３９（Ｂ）に示す例では、導電層１１２と導電層１１５が重なる領域の面積を小さくできる。これにより、寄生容量を小さくできる。一方、図３７（Ａ）、及び図３７（Ｂ）等に示す例では、ソース領域又はドレイン領域の他方の幅を大きくできる。

図４０（Ａ）は、図３９（Ａ１）、及び図３９（Ａ２）に示す構成の変形例であり、導電層１１２が開口１２１と重ならない例を示している。図４０（Ｂ）は、図４０（Ａ）に示す一点鎖線Ａ１－Ａ２の断面図である。

図４０（Ａ）、及び図４０（Ｂ）に示す例では、導電層１１２と導電層１１５が重なる領域の面積をさらに小さくできる。これにより、寄生容量をさらに小さくできる。

図４１（Ａ）は、図３８（Ａ）に示す構成の変形例であり、平面視において、開口１２１の一辺の一部が導電層１１２の端部と接し、且つ開口１２１のＸ方向の長さがＹ方向の長さより短い例を示している。図４１（Ｂ）は、図４１（Ａ）に示す一点鎖線Ａ１－Ａ２の断面図である。

図４１（Ａ）、及び図４１（Ｂ）に示す例では、導電層１１２と導電層１１５が重なる領域の面積を小さくできる。これにより、寄生容量を小さくできる。一方、図３８（Ａ）、及び図３８（Ｂ）等に示す例では、ソース領域又はドレイン領域の他方の幅を大きくできる。

図４２（Ａ）は、図４１（Ａ）に示す構成の変形例であり、開口１２１のＸ方向の長さがＹ方向の長さより長い例を示している。図４２（Ａ）に示す例では、平面視において、開口１２１の一辺の全体が導電層１１２の端部と接する構成とすることができる。

図４２（Ｂ）は、図４２（Ａ）に示す構成の変形例であり、平面視において、開口１２１の三辺の一部が導電層１１２の端部と接する例を示している。図４２（Ｂ）に示す例では、平面視において、開口１２１の、Ｙ方向に延伸する導電層１１２側の辺の全体、及びＸ方向に延伸する辺の一部が、導電層１１２により覆われる。

図４２（Ｂ）に示す例では、ソース領域又はドレイン領域の他方の幅を大きくできる。一方、図４２（Ａ）に示す例では、導電層１１２と導電層１１５が重なる領域の面積を小さくできるため、寄生容量を小さくできる。なお、図４２（Ａ）、及び図４２（Ｂ）に示す一点鎖線Ａ１－Ａ２の断面図は、図４１（Ｂ）を参照できる。

図４３（Ａ１）は、図４１（Ａ）に示す構成の変形例であり、平面視において、導電層１１２が開口１２１と接しない例を示している。図４３（Ａ２）は、図４３（Ａ１）に示す構成の変形例であり、開口１２１のＸ方向の長さがＹ方向の長さより長い例を示している。図４３（Ｂ）は、図４３（Ａ１）、及び図４３（Ａ２）に示す一点鎖線Ａ１－Ａ２の断面図である。

図４３（Ａ１）、図４３（Ａ２）、及び図４３（Ｂ）に示す例では、導電層１１２と導電層１１５が重なる領域の面積をさらに小さくできる。これにより、寄生容量をさらに小さくできる。

図４４（Ａ）は、図４（Ａ）に示す構成の変形例であり、開口１２１の平面形状と開口１２３の平面形状が一致しない例を示している。図４４（Ａ）に示す例では、開口１２３の平面形状を、開口１２１より半径が大きい円形としている。なお、開口１２１の平面形状、又は開口１２３の平面形状の一方又は双方を円形としなくてもよい。具体的には、開口１２１の平面形状、又は開口１２３の平面形状の一方又は双方を、隅の丸い矩形等の上述した形状とすることができる。図４４（Ｂ１）は、図４４（Ａ）に示す一点鎖線Ａ１－Ａ２の断面図である。

例えば、開口１２１と開口１２３を異なる工程で形成する場合、開口１２１、及び開口１２３が図４４（Ａ）、及び図４４（Ｂ１）に示す形状となる場合がある。また、開口１２１と開口１２３を同一の工程で形成する場合であっても、例えばＸ方向、及びＹ方向における導電層１１２のエッチング速度が、Ｘ方向、及びＹ方向における絶縁層１０３のエッチング速度と異なる場合は、開口１２１、及び開口１２３が図４４（Ａ）、及び図４４（Ｂ１）に示す形状となる場合がある。例えば、Ｘ方向、及びＹ方向における導電層１１２のエッチング速度が、Ｘ方向、及びＹ方向における絶縁層１０３のエッチング速度より速い場合は、開口１２１と開口１２３を同一の工程で形成する場合であっても、開口１２１、及び開口１２３が図４４（Ａ）、及び図４４（Ｂ１）に示す形状となる場合がある。

図４４（Ｂ２）は、図４４（Ｂ１）に示す構成の変形例であり、半導体層１１３の上面が導電層１１２と接する領域を有する例を示している。例えば、絶縁層１０３に開口１２１を形成した後に半導体層１１３を形成し、その後に導電層１１２となる膜を成膜して当該膜に開口１２３を形成することにより、図４４（Ｂ２）に示す構成を形成できる。

前述のように、トランジスタ５０のチャネル幅は、平面視における開口１２３の外周の長さと等しくできる。よって、例えば開口１２３の面積が開口１２１の面積より大きい場合、トランジスタ５０のチャネル幅を長くできる場合がある。一方、例えば開口１２３の面積が開口１２１の面積と等しい場合、トランジスタ５０を微細化できる場合がある。

図４５（Ａ）は、図４４（Ｂ１）に示すトランジスタ５０、及びその周辺の構成例を示す拡大図であり、図４５（Ｂ）は、図４４（Ｂ２）に示すトランジスタ５０、及びその周辺の構成例を示す拡大図である。図４５（Ａ）、及び図４５（Ｂ）に示すように、絶縁層１０３ａの開口１２１側の側面がテーパ部１６１ａを有し、絶縁層１０３ｂの開口１２１側の側面がテーパ部１６１ｂを有するものとする。

図４５（Ａ）、及び図４５（Ｂ）に示すように、絶縁層１０３ａの開口１２１側の上面端部と絶縁層１０３ｂの開口１２１側の下面端部は、一致又は概略一致させることができる。また、テーパ部１６１ａのテーパ角とテーパ部１６１ｂのテーパ角を、等しくすること、又は概略等しくすることができる。ここで、導電層１１２の開口１２３側の側面のテーパ角は、テーパ部１６１ａ及びテーパ部１６１ｂのテーパ角より大きくてもよく、小さくてもよい。また、導電層１１２の開口１２３側の側面のテーパ角が、テーパ部１６１ａ及びテーパ部１６１ｂのテーパ角と等しく、又は概略等しくてもよい。

図４６（Ａ）、及び図４６（Ｂ）は、それぞれ図４５（Ａ）、及び図４５（Ｂ）に示す構成の変形例であり、テーパ部１６１ａのテーパ角とテーパ部１６１ｂのテーパ角が異なる例を示している。図４６（Ａ）、及び図４６（Ｂ）では、テーパ部１６１ｂを絶縁層１０３ａ側に伸ばした直線を破線で示している。例えば、絶縁層１０３ａの材料と絶縁層１０３ｂの材料が異なり、これにより絶縁層１０３ａの加工性と絶縁層１０３ｂの加工性が異なる場合、テーパ部１６１ａのテーパ角とテーパ部１６１ｂのテーパ角が異なる場合がある。

図４６（Ａ）、及び図４６（Ｂ）では、テーパ部１６１ａのテーパ角がテーパ部１６１ｂのテーパ角より小さい例を示している。テーパ部１６１ａのテーパ角はテーパ部１６１ｂのテーパ角より大きくてもよい。ここで、導電層１１２の開口１２３側の側面のテーパ角は、テーパ部１６１ａのテーパ角より大きくても小さくてもよく、またテーパ部１６１ｂのテーパ角より大きくても小さくてもよい。さらに、導電層１１２の開口１２３側の側面のテーパ角は、テーパ部１６１ａのテーパ角と等しく、又は概略等しくてもよく、テーパ部１６１ｂのテーパ角と等しく、又は概略等しくてもよい。

図４７（Ａ）、及び図４７（Ｂ）は、それぞれ図４５（Ａ）、及び図４５（Ｂ）に示す構成の変形例であり、絶縁層１０３ａの上面端部と絶縁層１０３ｂの下面端部が一致しない例、具体的には絶縁層１０３ｂの開口１２１側の端部が絶縁層１０３ａの開口１２１側の端部より外側に位置する例を示している。図４７（Ａ）、及び図４７（Ｂ）では、絶縁層１０３ａに設けられる開口１２１を開口１２１ａとし、絶縁層１０３ｂに設けられる開口１２１を開口１２１ｂとしている。

例えば、絶縁層１０３ａのＸ方向におけるエッチング速度と、絶縁層１０３ｂのＸ方向におけるエッチング速度と、が異なる場合、絶縁層１０３ａの上面端部と絶縁層１０３ｂの下面端部が一致しない場合がある。具体的には、絶縁層１０３ｂのＸ方向におけるエッチング速度が、絶縁層１０３ａのＸ方向におけるエッチング速度より速い場合、図４７（Ａ）、及び図４７（Ｂ）に示す構成が形成される場合がある。ここで、テーパ部１６１ａのテーパ角とテーパ部１６１ｂのテーパ角は等しく、又は概略等しくてもよいし、異なってもよい。また、導電層１１２の開口１２３側の側面のテーパ角は、テーパ部１６１ａのテーパ角より大きくても小さくてもよく、またテーパ部１６１ｂのテーパ角より大きくても小さくてもよい。さらに、導電層１１２の開口１２３側の側面のテーパ角は、テーパ部１６１ａのテーパ角と等しく、又は概略等しくてもよく、テーパ部１６１ｂのテーパ角と等しく、又は概略等しくてもよい。

図４５（Ａ）乃至図４７（Ｂ）を用いて説明した、テーパ部１６１ａ、テーパ部１６１ｂ、及び導電層１１２の側面のテーパ角、並びに、絶縁層１０３ａ、絶縁層１０３ｂ、及び導電層１１２の端部の位置関係等については、本明細書等に示す全ての構成に適用できる。

図４８（Ａ）は、図４（Ａ）に示す構成の変形例であり、半導体層１１３が、導電層１１２の開口１２３に面しない端部を超えてＸ方向に延伸する例を示している。図４８（Ｂ）は、図４８（Ａ）に示す一点鎖線Ａ１－Ａ２の断面図である。

図４８（Ｂ）に示す例では、ＸＺ面から見た場合に、半導体層１１３は、導電層１１２の、開口１２３に面しない端部を覆う。また、半導体層１１３は、絶縁層１０３の上面と接する領域を有することができる。

図４９（Ａ）は、図４（Ａ）に示す構成の変形例であり、Ｙ方向において、半導体層１１３の端部が、導電層１１２の端部より外側、且つ導電層１１１の端部より内側に位置する例を示す。図４９（Ａ）に示す例では、Ｙ方向において、半導体層１１３の端部は、導電層１１１と重なるが導電層１１２とは重ならない。

図４９（Ｂ）は、図４（Ａ）に示す構成の変形例であり、Ｙ方向において、半導体層１１３の端部が、導電層１１２の端部、及び導電層１１１の端部より外側に位置する例を示す。図４９（Ｂ）に示す例では、Ｙ方向において、半導体層１１３の端部は、導電層１１１、及び導電層１１２のいずれとも重ならない。なお、図４９（Ａ）、及び図４９（Ｂ）に示す一点鎖線Ａ１－Ａ２の断面図を図３１（Ｃ）に示す。

図５０（Ａ）は、図４（Ａ）に示す構成の変形例であり、トランジスタ５０が開口１２１、及び開口１２３をそれぞれ２つ有し、これらがＸ方向に配列される例を示している。図５０（Ｂ）は、図５０（Ａ）に示す一点鎖線Ａ１－Ａ２の断面図である。ここで、１つのトランジスタ５０が開口１２１、及び開口１２３をそれぞれ複数有する構成の説明において、Ｘ方向を行方向といい、Ｙ方向を列方向という場合がある。

図５０（Ａ）、及び図５０（Ｂ）では、２つの開口１２１をそれぞれ開口１２１＿１、及び開口１２１＿２と記載して区別し、２つの開口１２３をそれぞれ開口１２３＿１、及び開口１２３＿２と記載して区別している。また、図５０（Ａ）、及び図５０（Ｂ）では、開口１２１＿１及び開口１２３＿１の内部と、開口１２１＿２及び開口１２３＿２の内部と、に異なる半導体層１１３が設けられる例を示しており、これら２つの半導体層１１３をそれぞれ半導体層１１３＿１、及び半導体層１１３＿２と記載して区別している。以降の図面でも同様の記載をする。

図５１（Ａ）は、図５０（Ａ）に示す構成の変形例であり、開口１２１と開口１２３の組を図面では符号１２１、１２３として示している。２つの開口１２１及び開口１２３が、Ｙ方向に配列される例を示している。図５１（Ｂ）は、図５１（Ａ）に示す構成の変形例であり、Ｙ方向に配列される２つの開口１２１及び開口１２３の右側に、開口１２１及び開口１２３が１つ設けられる例を示している。ここで、Ｙ方向に配列される２つの開口１２１及び開口１２３が１列目に設けられるとし、１つの開口１２１及び開口１２３が２列目に設けられるとすると、例えば２列目の開口１２１及び開口１２３の中心は、Ｙ方向において、１列目の上側の開口１２１及び開口１２３の中心と、１列目の下側の開口１２１及び開口１２３の中心と、の間に位置することができる。

図５１（Ｃ）は、図５１（Ａ）に示す構成の変形例であり、Ｙ方向に配列される２つの開口１２１及び開口１２３の左側及び右側に、開口１２１及び開口１２３がそれぞれ１つずつ設けられる例を示している。ここで、１つの開口１２１及び開口１２３が１列目、及び３列目に設けられるとし、Ｙ方向に配列される２つの開口１２１及び開口１２３が２列目に設けられるとすると、例えば１列目の開口１２１及び開口１２３の中心、及び３列目の開口１２１及び開口１２３の中心は、Ｙ方向において、２列目の上側の開口１２１及び開口１２３の中心と、２列目の下側の開口１２１及び開口１２３の中心と、の間に位置することができる。

図５２（Ａ）は、図４（Ａ）に示す構成の変形例であり、４つの開口１２１及び開口１２３が、２行２列のマトリクス状に配列される例を示している。図５２（Ｂ）は、図５０（Ａ）に示す構成の変形例であり、Ｘ方向に配列される２つの開口１２１及び開口１２３の下側に、１つの開口１２１及び開口１２３が設けられる例を示している。ここで、Ｘ方向に配列される２つの開口１２１及び開口１２３が１行目に設けられるとし、１つの開口１２１及び開口１２３が２行目に設けられるとすると、例えば２行目の開口１２１及び開口１２３の中心は、Ｘ方向において、１行目の左側の開口１２１及び開口１２３の中心と、１行目の右側の開口１２１及び開口１２３の中心と、の間に位置することができる。

図５２（Ｃ）は、図５２（Ａ）に示す構成の変形例であり、下側の２つの開口１２１及び開口１２３が、図５２（Ａ）より右に位置する例を示している。図５２（Ｃ）に示す構成では、４つの開口１２１及び開口１２３がジグザグに配列される。

図５３（Ａ）は、図４（Ａ）に示す構成の変形例であり、９つの開口１２１及び開口１２３が、３行３列のマトリクス状に配列される例を示している。図５３（Ｂ）は、図５３（Ａ）に示す構成の変形例であり、中央の行に設けられる開口１２１及び開口１２３の個数が２つである例を示している。図５３（Ｂ）に示す例では、上の行の開口１２１及び開口１２３と、中央の行の開口１２１及び開口１２３と、がジグザグに配列される。また、図５３（Ｂ）に示す例では、下の行の開口１２１及び開口１２３と、中央の行の開口１２１及び開口１２３と、がジグザグに配列される。

トランジスタ５０に設けられる開口１２１、及び開口１２３の個数を多くすることにより、平面視における開口１２１、及び開口１２３の外周の合計を長くできる場合がある。前述のように、トランジスタ５０のチャネル幅は、例えば平面視における開口１２３の外周の長さと等しくできる。よって、トランジスタ５０に開口１２１、及び開口１２３を複数設けることにより、トランジスタ５０のチャネル幅を長くできる場合がある。一方、トランジスタ５０に設けられる開口１２１、及び開口１２３の個数を少なくすることにより、トランジスタ５０を容易に作製し、またトランジスタ５０を微細化できる場合がある。

図５４（Ａ）は、図５０（Ａ）に示す構成の変形例であり、開口１２１＿１及び開口１２３＿１の内部に設けられる半導体層１１３と、開口１２１＿２及び開口１２３＿２の内部に設けられる半導体層１１３と、が共通する例を示している。つまり、図５４（Ａ）は、トランジスタ５０が開口１２１、及び開口１２３をそれぞれ２つ有し、且つ半導体層１１３を１つ有する例を示している。図５４（Ｂ）は、図５４（Ａ）に示す一点鎖線Ａ１－Ａ２の断面図である。

図５４（Ａ）、及び図５４（Ｂ）に示す構成では、例えば半導体層１１３をフォトリソグラフィ法及びエッチング法を用いて形成する場合、フォトマスクの位置合わせ精度を低くできる。よって、トランジスタ５０を容易に作製できる。一方、図５０（Ａ）、及び図５０（Ｂ）に示す構成では、導電層１１２より電気抵抗が高い半導体層１１３の表面積を小さくできるため、トランジスタ５０のオン電流を大きくできる。なお、図５１（Ａ）乃至図５３（Ｂ）に示す構成においても、半導体層１１３を１つとすることができる。

本実施の形態で示される複数の構成例は、適宜組み合わせることができる。また、本実施の形態は、他の実施の形態と適宜組み合わせることができる。

（実施の形態２）
本実施の形態では、本発明の一態様の表示装置について、図５５及び図５６を用いて説明する。

本実施の形態では、主に、画素レイアウトについて説明する。副画素の配列に特に限定はなく、様々な方法を適用できる。副画素の配列として、例えば、ストライプ配列、Ｓストライプ配列、マトリクス配列、デルタ配列、ベイヤー配列、及びペンタイル配列等が挙げられる。

本実施の形態で図に示す副画素の平面形状は、発光領域（又は受光領域）の平面形状に相当する。

なお、副画素の平面形状として、例えば、三角形、四角形（長方形、及び正方形を含む）、五角形等の多角形、これら多角形の角が丸い形状、楕円形、又は円形等が挙げられる。

副画素を構成する回路レイアウトは、図に示す副画素の範囲に限定されず、その外側に配置されていてもよい。

図５５（Ａ）に示す画素２１には、Ｓストライプ配列が適用されている。図５５（Ａ）に示す画素２１は、副画素２３ａ、副画素２３ｂ、及び副画素２３ｃの３種類の副画素で構成される。

図５５（Ｂ）に示す画素２１は、角が丸い略三角形または略台形の平面形状を有する副画素２３ａと、角が丸い略三角形または略台形の平面形状を有する副画素２３ｂと、角が丸い略四角形又は略六角形の平面形状を有する副画素２３ｃと、を有する。また、副画素２３ｂは、副画素２３ａよりも発光面積が広い。このように、各副画素の形状及びサイズはそれぞれ独立に決定できる。例えば、信頼性の高い発光素子を有する副画素ほど、サイズを小さくできる。

図５５（Ｃ）に示す画素２１ａ、及び画素２１ｂには、ペンタイル配列が適用されている。図５５（Ｃ）では、副画素２３ａ及び副画素２３ｂを有する画素２１ａと、副画素２３ｂ及び副画素２３ｃを有する画素２１ｂと、が交互に配置されている例を示す。

図５５（Ｄ）乃至図５５（Ｆ）に示す画素２１ａ、及び画素２１ｂは、デルタ配列が適用されている。画素２１ａは上の行（１行目）に、２つの副画素（副画素２３ａ、及び副画素２３ｂ）を有し、下の行（２行目）に、１つの副画素（副画素２３ｃ）を有する。画素２１ｂは上の行（１行目）に、１つの副画素（副画素２３ｃ）を有し、下の行（２行目）に、２つの副画素（副画素２３ａ、副画素２３ｂ）を有する。

図５５（Ｄ）は、各副画素が、角が丸い略四角形の平面形状を有する例であり、図５５（Ｅ）は、各副画素が、円形の平面形状を有する例であり、図５５（Ｆ）は、各副画素が、角が丸い略六角形の平面形状を有する例である。

図５５（Ｆ）では、各副画素が、最密に配列した六角形の領域の内側に配置されている。各副画素は、その１つの副画素に着目したとき、６つの副画素に囲まれるように、配置されている。また、同じ色の光を呈する副画素が隣り合わないように設けられている。例えば、副画素２３ａに着目したとき、これを囲むように３つの副画素２３ｂと３つの副画素２３ｃが、交互に配置されるように、それぞれの副画素が設けられている。

図５５（Ｇ）は、各色の副画素がジグザグに配置されている例である。具体的には、平面視において、列方向に並ぶ２つの副画素（例えば、副画素２３ａと副画素２３ｂ、又は、副画素２３ｂと副画素２３ｃ）の上辺の位置がずれている。

図５５（Ａ）乃至図５５（Ｇ）に示す各画素において、例えば、副画素２３ａを赤色の光を呈する副画素Ｒとし、副画素２３ｂを緑色の光を呈する副画素Ｇとし、副画素２３ｃを青色の光を呈する副画素Ｂとすることが好ましい。なお、副画素の構成はこれに限定されず、副画素が呈する色とその並び順は適宜決定できる。例えば、副画素２３ｂを赤色の光を呈する副画素Ｒとし、副画素２３ａを緑色の光を呈する副画素Ｇとしてもよい。

フォトリソグラフィ法では、加工するパターンが微細になるほど、光の回折の影響を無視できなくなるため、露光によりフォトマスクのパターンを転写する際に忠実性が損なわれ、レジストマスクを所望の形状に加工することが困難になる。そのため、フォトマスクのパターンが矩形であっても、角が丸まったパターンが形成されやすい。したがって、副画素の平面形状が、多角形の角が丸い形状、楕円形、又は円形等になることがある。

なお、副画素の平面形状を所望の形状とするために、設計パターンと、転写パターンとが、一致するように、あらかじめマスクパターンを補正する技術（ＯＰＣ（Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ：光近接効果補正）技術）を用いてもよい。具体的には、ＯＰＣ技術では、例えばマスクパターン上の図形コーナー部に補正用のパターンを追加する。

図５６（Ａ）乃至図５６（Ｉ）に示すように、画素は副画素を４種類有する構成とすることができる。

図５６（Ａ）乃至図５６（Ｃ）に示す画素２１は、ストライプ配列が適用されている。

図５６（Ａ）は、各副画素が、長方形の平面形状を有する例であり、図５６（Ｂ）は、各副画素が、２つの半円と長方形をつなげた平面形状を有する例であり、図５６（Ｃ）は、各副画素が、楕円形の平面形状を有する例である。

図５６（Ｄ）乃至図５６（Ｆ）に示す画素２１は、マトリクス配列が適用されている。

図５６（Ｄ）は、各副画素が、正方形の平面形状を有する例であり、図５６（Ｅ）は、各副画素が、角が丸い略正方形の平面形状を有する例であり、図５６（Ｆ）は、各副画素が、円形の平面形状を有する例である。

図５６（Ｇ）及び図５６（Ｈ）では、１つの画素２１が、２行３列で構成されている例を示す。

図５６（Ｇ）に示す画素２１は、上の行（１行目）に、３つの副画素（副画素２３ａ、副画素２３ｂ、及び副画素２３ｃ）を有し、下の行（２行目）に、１つの副画素（副画素２３ｄ）を有する。言い換えると、画素２１は、左の列（１列目）に、副画素２３ａを有し、中央の列（２列目）に副画素２３ｂを有し、右の列（３列目）に副画素２３ｃを有し、さらに、この３列にわたって、副画素２３ｄを有する。

図５６（Ｈ）に示す画素２１は、上の行（１行目）に、３つの副画素（副画素２３ａ、副画素２３ｂ、及び副画素２３ｃ）を有し、下の行（２行目）に、３つの副画素２３ｄを有する。言い換えると、画素２１は、左の列（１列目）に、副画素２３ａ及び副画素２３ｄを有し、中央の列（２列目）に副画素２３ｂ及び副画素２３ｄを有し、右の列（３列目）に副画素２３ｃ及び副画素２３ｄを有する。図５６（Ｈ）に示すように、上の行と下の行との副画素の配置を揃える構成とすることで、例えば製造プロセスで生じうるゴミを効率良く除去することが可能となる。したがって、表示品位の高い表示装置を提供できる。

図５６（Ｉ）では、１つの画素２１が、３行２列で構成されている例を示す。

図５６（Ｉ）に示す画素２１は、上の行（１行目）に、副画素２３ａを有し、中央の行（２行目）に、副画素２３ｂを有し、１行目から２行目にわたって副画素２３ｃを有し、下の行（３行目）に、１つの副画素（副画素２３ｄ）を有する。言い換えると、画素２１は、左の列（１列目）に、副画素２３ａ、及び副画素２３ｂを有し、右の列（２列目）に副画素２３ｃを有し、さらに、この２列にわたって、副画素２３ｄを有する。

図５６（Ａ）乃至図５６（Ｉ）に示す画素２１は、副画素２３ａ、副画素２３ｂ、副画素２３ｃ、及び副画素２３ｄの４つの副画素で構成される。

副画素２３ａ、副画素２３ｂ、副画素２３ｃ、及び副画素２３ｄは、それぞれ異なる色の光を発する発光素子を有する構成とすることができる。副画素２３ａ、副画素２３ｂ、副画素２３ｃ、及び副画素２３ｄとして、Ｒ、Ｇ、Ｂ、白色（Ｗ）の４色の副画素、Ｒ、Ｇ、Ｂ、Ｙの４色の副画素、又は、Ｒ、Ｇ、Ｂ、赤外光（ＩＲ）の副画素等が挙げられる。

図５６（Ａ）乃至図５６（Ｉ）に示す各画素２１において、例えば、副画素２３ａを赤色の光を呈する副画素Ｒとし、副画素２３ｂを緑色の光を呈する副画素Ｇとし、副画素２３ｃを青色の光を呈する副画素Ｂとし、副画素２３ｄを白色の光を呈する副画素Ｗ、黄色の光を呈する副画素Ｙ、又は近赤外光を呈する副画素ＩＲのいずれかとすることが好ましい。このような構成とする場合、図５６（Ｇ）及び図５６（Ｈ）に示す画素２１では、Ｒ、Ｇ、Ｂのレイアウトがストライプ配列となるため、表示品位を高めることができる。また、図５６（Ｉ）に示す画素２１では、Ｒ、Ｇ、ＢのレイアウトがいわゆるＳストライプ配列となるため、表示品位を高めることができる。

画素２１は、受光素子を有する副画素を有してもよい。

図５６（Ａ）乃至図５６（Ｉ）に示す各画素２１において、副画素２３ａ乃至副画素２３ｄのいずれか一つを、受光素子を有する副画素としてもよい。

図５６（Ａ）乃至図５６（Ｉ）に示す各画素２１において、例えば、副画素２３ａを赤色の光を呈する副画素Ｒとし、副画素２３ｂを緑色の光を呈する副画素Ｇとし、副画素２３ｃを青色の光を呈する副画素Ｂとし、副画素２３ｄを、受光素子を有する副画素Ｓとすることが好ましい。このような構成とする場合、図５６（Ｇ）及び図５６（Ｈ）に示す画素２１では、Ｒ、Ｇ、Ｂのレイアウトがストライプ配列となるため、表示品位を高めることができる。また、図５６（Ｉ）に示す画素２１では、Ｒ、Ｇ、ＢのレイアウトがいわゆるＳストライプ配列となるため、表示品位を高めることができる。

受光素子を有する副画素Ｓが検出する光の波長は特に限定されない。副画素Ｓは、可視光及び赤外光の一方又は双方を検出する構成とすることができる。

図５６（Ｊ）及び図５６（Ｋ）に示すように、画素は副画素を５種類有する構成とすることができる。

図５６（Ｊ）では、１つの画素２１が、２行３列で構成されている例を示す。

図５６（Ｊ）に示す画素２１は、上の行（１行目）に、３つの副画素（副画素２３ａ、副画素２３ｂ、及び副画素２３ｃ）を有し、下の行（２行目）に、２つの副画素（副画素２３ｄ、及び副画素２３ｅ）を有する。言い換えると、画素２１は、左の列（１列目）に、副画素２３ａ、及び副画素２３ｄを有し、中央の列（２列目）に副画素２３ｂを有し、右の列（３列目）に副画素２３ｃを有し、さらに、２列目から３列目にわたって、副画素２３ｅを有する。

図５６（Ｋ）では、１つの画素２１が、３行２列で構成されている例を示す。

図５６（Ｋ）に示す画素２１は、上の行（１行目）に、副画素２３ａを有し、中央の行（２行目）に、副画素２３ｂを有し、１行目から２行目にわたって副画素２３ｃを有し、下の行（３行目）に、２つの副画素（副画素２３ｄ、及び副画素２３ｅ）を有する。言い換えると、画素２１は、左の列（１列目）に、副画素２３ａ、副画素２３ｂ、及び副画素２３ｄを有し、右の列（２列目）に副画素２３ｃ、及び副画素２３ｅを有する。

図５６（Ｊ）及び図５６（Ｋ）に示す各画素２１において、例えば、副画素２３ａを赤色の光を呈する副画素Ｒとし、副画素２３ｂを緑色の光を呈する副画素Ｇとし、副画素２３ｃを青色の光を呈する副画素Ｂとすることが好ましい。このような構成とする場合、図５６（Ｊ）に示す画素２１では、Ｒ、Ｇ、Ｂのレイアウトがストライプ配列となるため、表示品位を高めることができる。また、図５６（Ｋ）に示す画素２１では、Ｒ、Ｇ、ＢのレイアウトがいわゆるＳストライプ配列となるため、表示品位を高めることができる。

図５６（Ｊ）及び図５６（Ｋ）に示す各画素２１において、例えば、副画素２３ｄと副画素２３ｅのうち、少なくとも一方に、受光素子を有する副画素Ｓを適用することが好ましい。副画素２３ｄと副画素２３ｅの両方に受光素子を用いる場合、受光素子の構成が互いに異なっていてもよい。例えば、互いに検出する光の波長域が少なくとも一部が異なっていてもよい。具体的には、副画素２３ｄと副画素２３ｅのうち、一方は主に可視光を検出する受光素子を有し、他方は主に赤外光を検出する受光素子を有してもよい。

図５６（Ｊ）及び図５６（Ｋ）に示す各画素２１において、例えば、副画素２３ｄと副画素２３ｅのうち、一方に、受光素子を有する副画素Ｓを適用し、他方に、光源として用いることが可能な発光素子を有する副画素を適用することが好ましい。例えば、副画素２３ｄと副画素２３ｅのうち、一方は赤外光を呈する副画素ＩＲとし、他方は赤外光を検出する受光素子を有する副画素Ｓとすることが好ましい。

副画素Ｒ、Ｇ、Ｂ、ＩＲ、Ｓを有する画素では、副画素Ｒ、Ｇ、Ｂを用いて画像を表示しながら、副画素ＩＲを光源として用いて、副画素Ｓにて副画素ＩＲが発する赤外光の反射光を検出できる。

以上のように、本発明の一態様の表示装置は、発光素子を有する副画素からなる構成の画素について、様々なレイアウトを適用できる。また、本発明の一態様の表示装置は、画素に発光素子と受光素子との双方を有する構成を適用できる。この場合においても、様々なレイアウトを適用できる。

本実施の形態で示される複数の構成例は、適宜組み合わせることができる。また、本実施の形態は、他の実施の形態と適宜組み合わせることができる。

（実施の形態３）
本実施の形態では、本発明の一態様の表示装置について、説明する。

本実施の形態の表示装置は、高精細な表示装置とすることができる。したがって、本実施の形態の表示装置は、例えば、腕時計型、及び、ブレスレット型等の情報端末機（ウェアラブル機器）の表示部、並びに、ヘッドマウントディスプレイ（ＨＭＤ）等のＶＲ向け機器、及び、メガネ型のＡＲ向け機器等の頭部に装着可能なウェアラブル機器の表示部に用いることができる。

［表示装置１０Ａ］
図５７は、表示装置１０Ａの構成例を示す斜視図であり、図５８は、表示装置１０Ａの構成例を示す断面図である。表示装置１０Ａには、上記実施の形態１に示す表示装置１０の構成を適用できる。

表示装置１０Ａは、基板１５２と基板１０１とが貼り合わされた構成を有する。図５７では、基板１５２を破線で明示している。

表示装置１０Ａは、表示部２０、接続部１４０、回路１６４、及び配線１６５等を有する。図５７では表示装置１０ＡにＩＣ１７３及びＦＰＣ１７２が実装されている例を示している。そのため、図５７に示す構成は、表示装置１０Ａと、ＩＣ（集積回路）と、ＦＰＣと、を有する表示モジュールということもできる。

本明細書等において、ここで、表示装置の基板に、ＦＰＣ等のコネクタが取り付けられたもの、又は当該基板にＩＣが実装されたものを、表示モジュールという。

接続部１４０は、表示部２０の外側に設けられる。接続部１４０は、表示部２０の一辺又は複数の辺に沿って設けることができる。接続部１４０は、単数であっても複数であってもよい。図５７では、表示部の四辺を囲むように接続部１４０が設けられている例を示す。接続部１４０では、発光素子の共通電極と、導電層とが電気的に接続されており、当該導電層を介して共通電極に電位を供給できる。

回路１６４は、実施の形態１の図１（Ａ）に示す走査線駆動回路１１、信号線駆動回路１３、及び電源回路１５のうち少なくとも１つを有することができる。

配線１６５は、表示部２０及び回路１６４に信号及び電力を供給する機能を有する。当該信号及び電力は、ＦＰＣ１７２を介して外部から配線１６５に入力される、又はＩＣ１７３から配線１６５に入力される。

図５７では、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式又はＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式等により、基板１０１にＩＣ１７３が設けられている例を示す。ＩＣ１７３は、実施の形態１の図１（Ａ）に示す走査線駆動回路１１、信号線駆動回路１３、及び電源回路１５のうち少なくとも１つを有することができる。なお、表示装置１０Ａ及び表示モジュールは、ＩＣを設けない構成としてもよい。また、ＩＣを、例えばＣＯＦ方式により、ＦＰＣに実装してもよい。

図５８に、表示装置１０Ａの、ＦＰＣ１７２を含む領域の一部、回路１６４の一部、表示部２０の一部、接続部１４０の一部、及び、端部を含む領域の一部をそれぞれ切断したときの断面の一例を示す。

図５８に示す表示装置１０Ａは、基板１０１と基板１５２の間に、トランジスタ２０１、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、トランジスタ２０５Ｂ、発光素子６０Ｒ、発光素子６０Ｇ、及び、発光素子６０Ｂ等を有する。ここで、発光素子６０Ｒは、画素電極３１１Ｒ、及び層３１３Ｒを有する。また、発光素子６０Ｇは、画素電極３１１Ｇ、及び層３１３Ｇを有する。また、発光素子６０Ｂは、画素電極３１１Ｂ、及び層３１３Ｂを有する。層３１３Ｒ上、層３１３Ｇ上、及び層３１３Ｂ上には、共通電極３１５が設けられる。共通電極３１５は、発光素子６０Ｒ、発光素子６０Ｇ、及び発光素子６０Ｂで共有される。図５８では、トランジスタ２０５Ｒが有する導電層１１１が画素電極３１１Ｒと電気的に接続され、トランジスタ２０５Ｇが有する導電層１１１が画素電極３１１Ｇと電気的に接続され、トランジスタ２０５Ｂが有する導電層１１１が画素電極３１１Ｂと電気的に接続される例を示している。

本明細書等において、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂに共通する事項を説明する場合には、これらを区別するアルファベットを省略し、トランジスタ２０５と記載する場合がある。アルファベットで区別する他の要素についても、これらに共通する事項を説明する場合には、アルファベットを省略した符号を用いて説明する場合がある。

画素電極３１１Ｒ、画素電極３１１Ｇ、及び画素電極３１１Ｂの上面端部を覆うように、絶縁層２３７が設けられる。また、画素電極３１１Ｒ、画素電極３１１Ｇ、及び画素電極３１１Ｂには、絶縁層１０３、絶縁層１０５、絶縁層２１８、及び絶縁層２３５が有する開口を覆うように凹部が形成される。当該凹部には、絶縁層２３７が埋め込まれる。

図５８では、絶縁層２３７の断面が複数示されているが、表示装置１０Ａを上面から見た場合、絶縁層２３７は１つに繋がっている。つまり、表示装置１０Ａは、絶縁層２３７を１つ有する構成とすることができる。なお、表示装置１０Ａは、互いに分離されている複数の絶縁層２３７を有してもよい。

層３１３Ｒ、層３１３Ｇ、及び層３１３Ｂは、少なくとも発光層を有する。例えば、層３１３Ｒは、赤色の光を発する発光層を有し、層３１３Ｇは、緑色の光を発する発光層を有し、層３１３Ｂは、青色の光を発する発光層を有する。言い換えると、層３１３Ｒは、赤色の光を発する発光物質を有し、層３１３Ｇは、緑色の光を発する発光物質を有し、層３１３Ｂは、青色の光を発する発光物質を有する。以上により、発光素子６０Ｒは赤色の光を発することができ、発光素子６０Ｇは緑色の光を発することができ、発光素子６０Ｂは青色の光を発することができる。

層３１３Ｒ、層３１３Ｇ、及び層３１３Ｂは、それぞれ、正孔注入層、正孔輸送層、正孔ブロック層、電荷発生層、電子ブロック層、電子輸送層、及び電子注入層のうち１つ以上を有してもよい。

例えば、層３１３Ｒ、層３１３Ｇ、及び層３１３Ｂは、それぞれ、正孔注入層、正孔輸送層、発光層、電子輸送層、及び電子注入層をこの順で有してもよい。また、正孔輸送層と発光層との間に電子ブロック層を有してもよい。また、電子輸送層と発光層との間に正孔ブロック層を有してもよい。

例えば、層３１３Ｒ、層３１３Ｇ、及び層３１３Ｂは、それぞれ、電子注入層、電子輸送層、発光層、正孔輸送層、及び正孔注入層をこの順で有してもよい。また、電子輸送層と発光層との間に正孔ブロック層を有してもよい。また、正孔輸送層と発光層との間に電子ブロック層を有してもよい。

発光素子６０Ｒ、発光素子６０Ｇ、及び発光素子６０Ｂには、シングル構造（発光ユニットを１つだけ有する構造）を適用してもよく、タンデム構造（発光ユニットを複数有する構造）を適用してもよい。発光ユニットは、少なくとも１層の発光層を有する。

発光素子６０Ｒ、発光素子６０Ｇ、及び発光素子６０Ｂにタンデム構造を適用する場合、層３１３Ｒは、赤色の光を発する発光ユニットを複数有する構造であり、層３１３Ｇは、緑色の光を発する発光ユニットを複数有する構造であり、層３１３Ｂは、青色の光を発する発光ユニットを複数有する構造であると好ましい。各発光ユニットの間には、電荷発生層を設けることが好ましい。例えば、発光素子６０Ｒ、発光素子６０Ｇ、及び発光素子６０Ｂにタンデム構造を適用する場合、層３１３Ｒ、層３１３Ｇ、及び層３１３Ｂは、第１の発光ユニットと、第１の発光ユニット上の電荷発生層と、電荷発生層上の第２の発光ユニットと、を有することができる。

層３１３Ｒ、層３１３Ｇ、及び層３１３Ｂはそれぞれ、例えばファインメタルマスクを用いた真空蒸着法により形成できる。ファインメタルマスクを用いた真空蒸着法では、ファインメタルマスクの開口よりも広い範囲に蒸着される場合が多い。よって、ファインメタルマスクの開口よりも広い範囲に層３１３Ｒ、層３１３Ｇ、及び層３１３Ｂが形成されうる。また、層３１３Ｒ、層３１３Ｇ、及び層３１３Ｂの端部はそれぞれ、テーパ形状となる。ここで、絶縁層２３７上にも層３１３Ｒ、層３１３Ｇ、及び層３１３Ｂが形成されてもよい。なお、層３１３Ｒ、層３１３Ｇ、及び層３１３Ｂの形成に、ファインメタルマスクを用いたスパッタリング法、又はインクジェット法を用いてもよい。導電層３２３上には、層３１３Ｒ、層３１３Ｇ、及び層３１３Ｂを形成しないことが好ましい。

発光素子６０Ｒ、発光素子６０Ｇ、及び発光素子６０Ｂ上には保護層３３１が設けられている。保護層３３１と基板１５２は接着層１４２を介して接着されている。基板１５２には、遮光層３１７が設けられている。発光素子の封止には、固体封止構造又は中空封止構造等が適用できる。図５８では、基板１５２と基板１０１との間の空間が、接着層１４２で充填されており、固体封止構造が適用されている。又は、当該空間を不活性ガス（窒素又はアルゴン等）で充填し、中空封止構造を適用してもよい。このとき、接着層１４２は、発光素子と重ならないように設けられていてもよい。また、当該空間を、枠状に設けられた接着層１４２とは異なる樹脂で充填してもよい。

保護層３３１は、少なくとも表示部２０に設けられており、表示部２０全体を覆うように設けられていることが好ましい。保護層３３１は、表示部２０だけでなく、接続部１４０及び回路１６４を覆うように設けられていることが好ましい。また、保護層３３１は、表示装置１０Ａの端部にまで設けられていることが好ましい。

基板１０１の、基板１５２が重ならない領域には、接続部２０４が設けられている。接続部２０４では、配線１６５が導電層１６６及び接続層２４２を介してＦＰＣ１７２と電気的に接続されている。導電層１６６は、画素電極３１１Ｒ、画素電極３１１Ｇ及び画素電極３１１Ｂと同じ工程で形成できる。接続部２０４の上面では、導電層１６６が露出している。これにより、接続部２０４とＦＰＣ１７２とを接続層２４２を介して電気的に接続できる。

接続部１４０において、絶縁層２３５上に導電層３２３が設けられている。導電層３２３の端部は、絶縁層２３７によって覆われている。また、導電層３２３上に共通電極３１５が設けられ、例えば導電層３２３と共通電極３１５は接続部１４０において接する領域を有する。これにより、共通電極３１５は、接続部１４０に設けられた導電層３２３と電気的に接続される。導電層３２３には、画素電極３１１Ｒ、画素電極３１１Ｇ、及び画素電極３１１Ｂと同じ材料及び同じ工程で形成された導電層を用いることが好ましい。

表示装置１０Ａは、上面射出型（トップエミッション型）である。発光素子が発する光は、基板１５２側に射出される。よって、基板１５２には、可視光に対する透過性が高い材料を用いることが好ましい。一方、基板１０１に用いる材料の透光性は問わない。

共通電極３１５には、可視光に対する透過性が高い材料を用いる。画素電極３１１Ｒ、画素電極３１１Ｇ、及び画素電極３１１Ｂはそれぞれ、可視光を反射する材料を用いることが好ましい。

トランジスタ２０１及びトランジスタ２０５は、いずれも基板１０１上に形成されている。これらのトランジスタは、同一の材料及び同一の工程により作製できる。トランジスタ２０１及びトランジスタ２０５は、実施の形態１に示すトランジスタ５０と同様の構成を好適に用いることができる。また、回路１６４に設けられるトランジスタ２０１は、例えば実施の形態１の図１（Ｃ）乃至図１（Ｅ）に示すトランジスタ５１及びトランジスタ５２に適用できる。

回路１６４が有するトランジスタと、表示部２０が有するトランジスタは、同じ構造であってもよく、異なる構造であってもよい。回路１６４が有する複数のトランジスタの構造は、全て同じであってもよく、２種類以上あってもよい。同様に、表示部２０が有する複数のトランジスタの構造は、全て同じであってもよく、２種類以上あってもよい。

表示部２０が有するトランジスタの全てをＯＳトランジスタとしてもよく、表示部２０が有するトランジスタの全てをＳｉトランジスタとしてもよく、表示部２０が有するトランジスタの一部をＯＳトランジスタとし、残りをＳｉトランジスタとしてもよい。

例えば、表示部２０にＬＴＰＳトランジスタとＯＳトランジスタとの双方を用いることで、消費電力が低く、駆動能力の高い表示装置を実現できる。また、ＬＴＰＳトランジスタと、ＯＳトランジスタとを、組み合わせる構成をＬＴＰＯと呼称する場合がある。なお、例えば配線間の導通、非導通を制御するためのスイッチとして機能するトランジスタにＯＳトランジスタを適用し、電流を制御するトランジスタにＬＴＰＳトランジスタを適用することがより好ましい。

例えば、表示部２０が有するトランジスタの一は、発光素子に流れる電流を制御するためのトランジスタとして機能し、駆動トランジスタとも呼ぶことができる。駆動トランジスタのソース及びドレインの一方は、発光素子の画素電極と電気的に接続される。当該駆動トランジスタには、ＬＴＰＳトランジスタを用いることが好ましい。これにより、画素回路において発光素子に流れる電流を大きくできる。

一方、表示部２０が有するトランジスタの他の一は、画素の選択、非選択を制御するためのスイッチとして機能し、選択トランジスタとも呼ぶことができる。選択トランジスタのゲートはゲート線と電気的に接続され、ソース及びドレインの一方は、信号線と電気的に接続される。選択トランジスタには、ＯＳトランジスタを適用することが好ましい。これにより、フレーム周波数を著しく小さく（例えば１ｆｐｓ以下）しても、画素の階調を維持できるため、静止画を表示する際にドライバを停止することで、消費電力を低減できる。

基板１５２の基板１０１側の面には、遮光層３１７を設けることが好ましい。遮光層３１７は、隣り合う発光素子の間、接続部１４０、及び、回路１６４等に設けることができる。また、基板１５２の外側には各種光学部材を配置できる。

接続層２４２としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、又は異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）等を用いることができる。

［表示装置１０Ａの変形例］
図５９には、図５８の変形例を示す。図５９は、画素電極３１１が、トランジスタ２０５が有する導電層１１１に替えて、導電層１１２に電気的に接続される例を示す。

図５９に示す表示装置１０Ａにおいてはトランジスタ２０５Ｒが有する導電層１１２が画素電極３１１Ｒと電気的に接続され、トランジスタ２０５Ｇが有する導電層１１２が画素電極３１１Ｇと電気的に接続され、トランジスタ２０５Ｂが有する導電層１１２が画素電極３１１Ｂと電気的に接続されている。

［表示装置１０Ｂ］
図６０（Ａ）は、表示装置１０Ｂの構成例を示す断面図である。表示装置１０Ｂは、表示装置１０Ａの変形例であり、例えばトランジスタ２０１、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂの構成が、表示装置１０Ａと異なる。

表示装置１０Ｂが有するトランジスタ２０１及びトランジスタ２０５は、ゲートとして機能する導電層２２１、第１のゲート絶縁層として機能する絶縁層２１１、ソース及びドレインとして機能する導電層２２２ａ及び導電層２２２ｂ、半導体層２３１、第２のゲート絶縁層として機能する絶縁層２１３、並びに、ゲートとして機能する導電層２２３を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。絶縁層２１１は、導電層２２１と半導体層２３１との間に位置する。絶縁層２１３は、導電層２２３と半導体層２３１との間に位置する。図６０（Ａ）では、トランジスタ２０５Ｒが有する導電層２２２ｂが画素電極３１１Ｒと電気的に接続され、トランジスタ２０５Ｇが有する導電層２２２ｂが画素電極３１１Ｇと電気的に接続され、トランジスタ２０５Ｂが有する導電層２２２ｂが画素電極３１１Ｂと電気的に接続される例を示している。

例えば、導電層２２１には、導電層１１１に用いることができる材料と同様の材料を用いることができる。導電層２２２ａ、及び導電層２２２ｂには、導電層１１２に用いることができる材料と同様の材料を用いることができる。導電層２２３には、導電層１１５に用いることができる材料と同様の材料を用いることができる。絶縁層２１１、及び絶縁層２１３には、絶縁層１０３ａに用いることができる材料と同様の材料、又は絶縁層１０３ｂに用いることができる材料と同様の材料を用いることができる。

半導体層２３１には、半導体層１１３に用いることができる材料と同様の材料を用いることができる。ここで、半導体層２３１として例えばＬＴＰＳを用いると、トランジスタ２０１、及びトランジスタ２０５の電界効果移動度を高めることができる。よって、表示装置１０Ｂを高速に駆動させることができる。

本実施の形態の表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタ、スタガ型のトランジスタ、又は逆スタガ型のトランジスタ等を用いることができる。また、トップゲート型又はボトムゲート型のいずれのトランジスタ構造としてもよい。又は、チャネルが形成される半導体層の上下にゲートが設けられていてもよい。

トランジスタ２０１及びトランジスタ２０５には、チャネルが形成される半導体層を２つのゲートで挟持する構成が適用されている。２つのゲートを接続し、これらに同一の信号を供給することによりトランジスタを駆動してもよい。又は、２つのゲートのうち、一方に閾値電圧を制御するための電位を与え、他方に駆動のための電位を与えることで、トランジスタの閾値電圧を制御してもよい。

図６０（Ａ）に示すトランジスタ２０１は、例えば実施の形態１の図１に示す信号線駆動回路１３が有するトランジスタに適用できる。また、図６０（Ａ）に示すトランジスタ２０１は、例えば実施の形態１の図１に示す走査線駆動回路１１が有するトランジスタに適用できる。さらに、図６０（Ａ）に示すトランジスタ２０１は、例えば実施の形態１の図１に示す電源回路１５が有するトランジスタに適用できる。

図６０（Ｂ）、及び図６０（Ｃ）に、トランジスタの他の構成例を示す。

トランジスタ２０９及びトランジスタ２１０は、ゲートとして機能する導電層２２１、第１のゲート絶縁層として機能する絶縁層２１１、チャネル形成領域２３１ｉ及び一対の低抵抗領域２３１ｎを有する半導体層２３１、一対の低抵抗領域２３１ｎの一方と電気的に接続する導電層２２２ａ、一対の低抵抗領域２３１ｎの他方と電気的に接続する導電層２２２ｂ、第２のゲート絶縁層として機能する絶縁層２２５、ゲートとして機能する導電層２２３、並びに、導電層２２３を覆う絶縁層２１５を有する。絶縁層２１１は、導電層２２１とチャネル形成領域２３１ｉとの間に位置する。絶縁層２２５は、少なくとも導電層２２３とチャネル形成領域２３１ｉとの間に位置する。さらに、トランジスタを覆う絶縁層２１８を設けてもよい。

図６０（Ｂ）に示すトランジスタ２０９では、絶縁層２２５が半導体層２３１の上面及び側面を覆う例を示す。導電層２２２ａ及び導電層２２２ｂは、それぞれ、絶縁層２２５及び絶縁層２１５に設けられた開口を介して低抵抗領域２３１ｎと電気的に接続される。導電層２２２ａ及び導電層２２２ｂのうち、一方はソースとして機能し、他方はドレインとして機能する。

一方、図６０（Ｃ）に示すトランジスタ２１０では、絶縁層２２５は、半導体層２３１のチャネル形成領域２３１ｉと重なり、低抵抗領域２３１ｎとは重ならない。例えば、導電層２２３をマスクとして絶縁層２２５を加工することで、図６０（Ｃ）に示す構造を作製できる。図６０（Ｃ）では、絶縁層２２５及び導電層２２３を覆って絶縁層２１５が設けられ、絶縁層２１５の開口を介して、導電層２２２ａ及び導電層２２２ｂがそれぞれ低抵抗領域２３１ｎと電気的に接続される。

［表示装置１０Ｃ］
図６１は、表示装置１０Ｃの構成例を示す断面図である。表示装置１０Ｃは、表示装置１０Ａの変形例であり、例えばトランジスタ２０１の構成が、表示装置１０Ａと異なる。

表示装置１０Ｃが有するトランジスタ２０１は、絶縁層１０３上の導電層１１２ａ、及び導電層１１２ｂと、導電層１１２ａ上、導電層１１２ｂ上、及び絶縁層１０３上の半導体層２３１と、半導体層２３１上、導電層１１２ａ上、及び導電層１１２ｂ上の絶縁層１０５と、半導体層２３１と重なる領域を有する絶縁層１０５上の導電層１１５と、を有する。

導電層１１２ａ、及び導電層１１２ｂは、トランジスタ２０５が有する導電層１１２と同じ材料を有し、同じ工程で形成できる。導電層１１２ａは、トランジスタ２０１のソース電極又はドレイン電極の一方として機能し、導電層１１２ｂは、トランジスタ２０１のソース電極又はドレイン電極の他方として機能する。つまり、図６１に示す構成のトランジスタ２０１では、ソース電極とドレイン電極を同一の工程で形成できる。

半導体層２３１は、シリコンを用いることができ、例えばＬＴＰＳを用いることができる。半導体層２３１としてＬＴＰＳを用いると、トランジスタ２０１の電界効果移動度を高めることができる。よって、トランジスタ２０１を有する回路１６４を高速に駆動させることができる。なお、半導体層２３１が半導体層１１３と同一の材料を有してもよく、例えば半導体層２３１が金属酸化物を有してもよい。

図６１に示すトランジスタ２０１は、例えば実施の形態１の図１に示す信号線駆動回路１３が有するトランジスタに適用できる。また、図６１に示すトランジスタ２０１は、例えば実施の形態１の図１に示す走査線駆動回路１１が有するトランジスタに適用できる。さらに、図６１に示すトランジスタ２０１は、例えば実施の形態１の図１に示す電源回路１５が有するトランジスタに適用できる。なお、実施の形態１の図１（Ｃ）乃至図１（Ｅ）に示すトランジスタ５１及びトランジスタ５２に、図６１に示すトランジスタ２０１を適用してもよい。

表示装置１０Ｃにおいて、トランジスタ２０１が有する要素を、トランジスタ２０５が有する要素と同一の工程で形成できる。よって、トランジスタ２０１が有する要素を、トランジスタ２０５が有する要素と異なる工程で形成する場合より、表示装置の作製工程数を少なくできる。よって、表示装置の作製方法を簡略化できる。なお、半導体層２３１が半導体層１１３と同一の材料を有する場合、半導体層２３１は半導体層１１３と同一の工程で形成できる。

表示装置１０Ｃが有するトランジスタ２０１の構成は、表示装置１０Ｂが有するトランジスタ２０１、及びトランジスタ２０５に適用できる。この場合、トランジスタ２０１が有する半導体層と、トランジスタ２０５が有する半導体層と、を異なる工程で作製してもよい。これにより、トランジスタ２０１が有する半導体層に用いられる材料と、トランジスタ２０５が有する半導体層に用いられる材料と、を異ならせることができる。

［表示装置１０Ｄ］
図６２は、表示装置１０Ｄの構成例を示す断面図である。表示装置１０Ｄは、表示装置１０Ａの変形例であり、例えば下面射出型（ボトムエミッション型）の表示装置である点で、表示装置１０Ａと異なる。

表示装置１０Ｄにおいて、発光素子６０が発する光は、基板１０１側に射出される。基板１０１には、可視光に対する透過性が高い材料を用いることが好ましい。一方、基板１５２に用いる材料の透光性は問わない。

基板１０１とトランジスタ２０１との間、基板１０１とトランジスタ２０５との間には、遮光層３１７を形成することが好ましい。図６２では、基板１０１上に遮光層３１７が設けられ、遮光層３１７上に絶縁層３５３が設けられ、絶縁層３５３上にトランジスタ２０１、及び２０５等が設けられている例を示す。

画素電極３１１Ｒ、画素電極３１１Ｇ、及び画素電極３１１Ｂはそれぞれ、可視光に対する透過性が高い材料を用いる。共通電極３１５には可視光を反射する材料を用いることが好ましい。

表示装置１０Ｄの構成は、表示装置１０Ｂ、及び表示装置１０Ｃにも適用できる。具体的には、表示装置１０Ｂ、及び表示装置１０Ｃは、ボトムエミッション型の表示装置とすることができる。また、画素電極３１１、及び共通電極３１５の両方に、可視光に対する透過性が高い材料を用いることで、表示装置１０Ａ乃至表示装置１０Ｄを両面射出型（デュアルエミッション型）の表示装置とすることができる。デュアルエミッション型の表示装置１０では、基板１０１、及び基板１５２の両方に、可視光に対する透過性が高い材料を用いることが好ましい。

［表示装置１０Ｅ］
図６３は、表示装置１０Ｅの構成例を示す断面図である。表示装置１０Ｅは、表示装置１０Ａの変形例であり、例えば発光素子６０Ｒ、発光素子６０Ｇ、及び発光素子６０Ｂの構成が表示装置１０Ａと異なる。また、表示装置１０Ｅは、絶縁層２３７を有さない点、層３１３が画素電極３１１の上面及び側面を覆う点、並びに絶縁層３２５、絶縁層３２７、及び共通層３１４を有する点が表示装置１０Ａと異なる。

表示装置１０Ｅは、画素電極３１１Ｒ、画素電極３１１Ｇ、画素電極３１１Ｂ、及び導電層３２３の構成が異なる点、及び層３２８を有する点が、表示装置１０Ａと異なる。

図６３に示すように、発光素子６０が有する画素電極３１１は、導電層３２４と、導電層３２４上の導電層３２６と、導電層３２６上の導電層３２９と、の積層構造を有する。ここで、画素電極３１１Ｒが有する導電層３２４、導電層３２６、及び導電層３２９をそれぞれ導電層３２４Ｒ、導電層３２６Ｒ、及び導電層３２９Ｒとする。また、画素電極３１１Ｇが有する導電層３２４、導電層３２６、及び導電層３２９をそれぞれ導電層３２４Ｇ、導電層３２６Ｇ、及び導電層３２９Ｇとする。さらに、画素電極３１１Ｂが有する導電層３２４、導電層３２６、及び導電層３２９をそれぞれ導電層３２４Ｂ、導電層３２６Ｂ、及び導電層３２９Ｂとする。

導電層３２４は、絶縁層１０３、絶縁層１０５、絶縁層２１８、及び絶縁層２３５に設けられる開口を介して、トランジスタ２０５が有する導電層１１１と電気的に接続される。

導電層３２６の端部は、導電層３２４の端部、及び導電層３２９の端部より内側に位置する。つまり、導電層３２６の端部は、導電層３２４上に位置し、導電層３２６の上面及び側面は、導電層３２９で覆われる。

導電層３２４の可視光に対する透過性、及び反射性は特に限定されない。導電層３２４は、可視光に対して透過性を有する導電層、又は可視光に対して反射性を有する導電層を用いることができる。可視光に対して透過性を有する導電層として、例えば、酸化物導電層を用いることができる。具体的には、導電層３２４として、Ｉｎ－Ｓｉ－Ｓｎ酸化物（ＩＴＳＯ）を好適に用いることができる。可視光に対して反射性を有する導電層として、例えば、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、銀、スズ、亜鉛、白金、金、モリブデン、タンタル、又はタングステン等の金属、又はこれを主成分とする合金（例えば、銀とパラジウムと銅の合金（ＡＰＣ：Ａｇ－Ｐｄ－Ｃｕ））を用いることができる。導電層３２４は、可視光に対して透過性を有する導電層と、当該導電層上の反射性を有する導電層との積層構造としてもよい。導電層３２４は、導電層３２４の被形成面（ここでは、絶縁層２３５）との密着性が高い材料を適用することが好ましい。これにより、導電層３２４の膜剥がれを抑制できる。

導電層３２６は可視光に対して反射性を有する導電層を用いることができる。導電層３２６は、可視光に対して透過性を有する導電層と、当該導電層上の反射性を有する導電層との積層構造としてもよい。導電層３２６は、導電層３２４に適用できる材料を適用できる。具体的には、導電層３２６としてＩｎ－Ｓｉ－Ｓｎ酸化物（ＩＴＳＯ）と、Ｉｎ－Ｓｉ－Ｓｎ酸化物（ＩＴＳＯ）上の銀とパラジウムと銅の合金（ＡＰＣ）の積層構造を好適に用いることができる。

導電層３２９は、導電層３２４に適用できる材料を適用できる。導電層３２９は、例えば、可視光に対して透過性を有する導電層を用いることができる。具体的には、導電層３２９としてＩｎ－Ｓｉ－Ｓｎ酸化物（ＩＴＳＯ）を用いることができる。

導電層３２６に酸化されやすい材料を用いる場合、導電層３２９に酸化されにくい材料を適用し、導電層３２９で導電層３２６を覆うことにより、導電層３２６が酸化されてしまうことを抑制できる。また、導電層３２６に含まれる金属成分が析出してしまうことを抑制できる。例えば、導電層３２６に銀を含む材料を適用する場合、導電層３２９はＩｎ－Ｓｉ－Ｓｎ酸化物（ＩＴＳＯ）を好適に用いることができる。これにより、導電層３２６が酸化されることを抑制でき、銀の析出を抑制できる。

導電層３２３は、例えば、導電層３２４ｐと、導電層３２４ｐ上の導電層３２６ｐと、導電層３２６ｐ上の導電層３２９ｐとの積層構造とすることができる。導電層３２４ｐは、導電層３２４Ｒ、導電層３２４Ｇ、及び導電層３２４Ｂと同じ工程で形成できる。導電層３２６ｐは、導電層３２６Ｒ、導電層３２６Ｇ、及び導電層３２６Ｂと同じ工程で形成できる。導電層３２９ｐは、導電層３２９Ｒ、導電層３２９Ｇ、及び導電層３２９Ｂと同じ工程で形成できる。

図６３では、導電層３２９ｐの膜厚が、導電層３２９Ｒ、導電層３２９Ｇ、及び導電層３２９Ｂの膜厚と異なる例を示している。導電層３２９ｐ、導電層３２９Ｒ、導電層３２９Ｇ、及び導電層３２９Ｂに用いる材料の抵抗率に応じて、これらの膜厚を異ならせてもよい。膜厚を異ならせる場合、導電層３２９ｐは、導電層３２９Ｒ、導電層３２９Ｇ、及び導電層３２９Ｂと異なる工程で形成してもよい。又は、導電層３２９ｐを形成する工程と、導電層３２９Ｒ、導電層３２９Ｇ、及び導電層３２９Ｂを形成する工程の一部を共通にしてもよい。

導電層３２４Ｒ、導電層３２４Ｇ、及び導電層３２４Ｂには、絶縁層１０３、絶縁層１０５、絶縁層２１８、及び絶縁層２３５に設けられた開口を覆うように凹部が形成される。当該凹部には、層３２８が埋め込まれている。

層３２８は、導電層３２４Ｒ、導電層３２４Ｇ、及び導電層３２４Ｂの凹部を平坦化する機能を有する。導電層３２４Ｒ、導電層３２４Ｇ、導電層３２４Ｂ、及び層３２８上には、導電層３２４Ｒ、導電層３２４Ｇ、及び導電層３２４Ｂと電気的に接続される導電層３２６Ｒ、導電層３２６Ｇ、及び導電層３２６Ｂが設けられている。したがって、導電層３２４Ｒ、導電層３２４Ｇ、及び導電層３２４Ｂの凹部と重なる領域も発光領域として機能し、画素の開口率を高めることができる。

層３２８は絶縁層であってもよく、導電層であってもよい。層３２８には、各種無機絶縁材料、有機絶縁材料、及び導電材料を適宜用いることができる。特に、層３２８は、絶縁材料を用いて形成されることが好ましく、有機絶縁材料を用いて形成されることが特に好ましい。層３２８には、例えば、絶縁層３２７に用いることができる有機絶縁材料を適用できる。

なお、層３２８を導電層とする場合、層３２８は画素電極の一部として機能できる。

表示装置１０Ｅが有する層３２８は、表示装置１０Ａ乃至表示装置１０Ｄにも適用できる。例えば、導電層３２４Ｒ、導電層３２４Ｇ、及び導電層３２４Ｂの凹部の少なくとも一部に、絶縁層２３７の代わりに層３２８を埋め込むことができる。

図６３は、画素電極３１１の端部よりも層３１３の端部が外側に位置する例を示している。層３１３は、画素電極３１１の端部を覆うように形成される。このような構成とすることで、画素電極３１１の上面全体を発光領域とすることも可能となり、島状の層３１３の端部が画素電極３１１の端部よりも内側に位置する構成に比べて、開口率を高めることができる。また、画素電極３１１の側面を層３１３で覆うことにより、画素電極３１１と共通電極３１５とが接することを抑制できるため、発光素子６０のショートを抑制できる。

画素電極３１１と層３１３との間には、絶縁層２３７が設けられていない。これにより、隣り合う発光素子６０の間の距離を小さくできる。したがって、表示装置１０Ｅは、高精細、又は高解像度の表示装置とすることができる。また、当該絶縁層を形成するためのマスクも不要となり、表示装置の製造コストを削減できる。

層３１３は、例えば、フォトリソグラフィ法、及びエッチング法を用いて形成できる。具体的には、副画素ごとに画素電極３１１を形成した後、複数の画素電極３１１にわたって層３１３となる膜を成膜する。続いて、層３１３となる膜上にマスク層を形成し、マスク層上にフォトリソグラフィ法を用いてレジストマスクを形成する。その後、マスク層、及び層３１３となる膜を、例えばエッチング法を用いて加工し、レジストマスクを除去する。例えば、マスク層を、第１のマスク層と、第１のマスク層上の第２のマスク層と、の２層積層構造とする。この場合、第２のマスク層上にレジストマスクを形成し、第２のマスク層を加工する。続いて、レジストマスクを除去する。その後、第２のマスク層を例えばハードマスクとして、第１のマスク層、及び層３１３となる膜を加工する。これにより、１つの画素電極３１１に対して１つの島状の層３１３を形成する。よって、層３１３が副画素ごとに分割され、副画素ごとに島状の層３１３を形成できる。例えば、層３１３となる膜の成膜から加工までの工程を３回行うことにより、層３１３Ｒ、層３１３Ｇ、及び層３１３Ｂを作り分けることができる。

ファインメタルマスクを用いずに島状の層３１３を形成することにより、微細なサイズの層３１３を形成できる。また、層３１３を発光素子６０ごとに島状に設けることで、隣接する発光素子６０間のリーク電流を抑制できる。これにより、意図しない発光に起因したクロストークを防ぐことができ、コントラストの極めて高い表示装置を実現できる。特に、低輝度における電流効率の高い表示装置を実現できる。

本明細書等において、メタルマスク、又はＦＭＭ（ファインメタルマスク）を用いて作製されるデバイスをＭＭ（メタルマスク）構造のデバイスという場合がある。また、本明細書等において、メタルマスク、又はファインメタルマスクを用いることなく作製されるデバイスをＭＭＬ（メタルマスクレス）構造のデバイスという場合がある。

ファインメタルマスクを用いずに島状の層３１３を形成する場合、層３１３の表面が、表示装置の作製工程中に露出する。よって、層３１３Ｒ、層３１３Ｇ、及び層３１３Ｂは、それぞれ、発光層上のキャリア輸送層を有することが好ましい。又は、層３１３Ｒ、層３１３Ｇ、及び層３１３Ｂは、それぞれ、発光層上のキャリアブロック層を有することが好ましい。又は、層３１３Ｒ、層３１３Ｇ、及び層３１３Ｂは、それぞれ、発光層上のキャリアブロック層と、キャリアブロック層上のキャリア輸送層と、を有することが好ましい。以上により、発光層が最表面に露出することを抑制し、発光層が受けるダメージを低減できる。これにより、発光素子６０の信頼性を高めることができる。

また、発光素子６０をタンデム構造とする場合、例えば層３１３が第１の発光ユニットと、第１の発光ユニット上の電荷発生層と、電荷発生層上の第２の発光ユニットと、を有する場合、第２の発光ユニットの表面が、表示装置の作製工程中に露出する。よって、第２の発光ユニットは、発光層上のキャリア輸送層を有することが好ましい。又は、第２の発光ユニットは、発光層上のキャリアブロック層を有することが好ましい。又は、第２の発光ユニットは、発光層上のキャリアブロック層と、キャリアブロック層上のキャリア輸送層と、を有することが好ましい。以上により、発光層が最表面に露出することを抑制し、発光層が受けるダメージを低減できる。これにより、発光素子６０の信頼性を高めることができる。なお、発光ユニットを３つ以上有する場合は、最も上層に設けられる発光ユニットにおいて、発光層上のキャリア輸送層及びキャリアブロック層の一方又は双方を有することが好ましい。

隣り合う発光素子６０の間の領域には、絶縁層３２５と、絶縁層３２５上の絶縁層３２７と、が設けられている。図６３では、絶縁層３２５及び絶縁層３２７の断面が複数示されているが、表示装置１０Ｅを上面から見た場合、絶縁層３２５及び絶縁層３２７は、それぞれ１つに繋がっている。つまり、表示装置１０Ｅは、例えば絶縁層３２５及び絶縁層３２７を１つずつ有する構成とすることができる。なお、表示装置１０Ｅは、互いに分離された複数の絶縁層３２５を有してもよく、また互いに分離された複数の絶縁層３２７を有してもよい。

絶縁層３２５は、層３１３Ｒ、層３１３Ｇ、及び層３１３Ｂのそれぞれの側面と接する領域を有することが好ましい。絶縁層３２５が層３１３Ｒ、層３１３Ｇ、及び層３１３Ｂと接する領域を有する構成とすることで、層３１３Ｒ、層３１３Ｇ、及び層３１３Ｂの膜剥がれを防止できる。絶縁層３２５と層３１３Ｂ、層３１３Ｇ、又は層３１３Ｒとが密着することで、隣り合う層３１３Ｂ等が絶縁層によって固定される、又は、接着される効果を奏する。これにより、発光素子６０の信頼性を高めることができる。また、発光素子６０の作製歩留まりを高めることができる。

絶縁層３２５は、無機材料を有する絶縁層とすることができる。絶縁層３２５には、例えば、酸化絶縁膜、窒化絶縁膜、酸化窒化絶縁膜、及び窒化酸化絶縁膜等の無機絶縁膜を用いることができる。絶縁層３２５は単層構造であってもよく積層構造であってもよい。酸化絶縁膜として、酸化シリコン膜、酸化アルミニウム膜、酸化マグネシウム膜、インジウムガリウム亜鉛酸化物膜、酸化ガリウム膜、酸化ゲルマニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ランタン膜、酸化ネオジム膜、酸化ハフニウム膜、及び酸化タンタル膜等が挙げられる。窒化絶縁膜として、窒化シリコン膜及び窒化アルミニウム膜等が挙げられる。酸化窒化絶縁膜として、酸化窒化シリコン膜、及び酸化窒化アルミニウム膜等が挙げられる。窒化酸化絶縁膜として、窒化酸化シリコン膜、及び窒化酸化アルミニウム膜等が挙げられる。特に、酸化アルミニウムは、エッチングにおいて、層３１３との選択比が高く、層３１３を保護する機能を有するため、好ましい。

絶縁層３２５は、水及び酸素の少なくとも一方に対するバリア絶縁層としての機能を有することが好ましい。また、絶縁層３２５は、水及び酸素の少なくとも一方の拡散を抑制する機能を有することが好ましい。また、絶縁層３２５は、水及び酸素の少なくとも一方を捕獲、又は固着する（ゲッタリングともいう。）機能を有することが好ましい。なお、本明細書等において、バリア絶縁層とは、バリア性を有する絶縁層を指す。また、本明細書等において、バリア性とは、対応する物質の拡散を抑制する機能（透過性が低いともいう。）を指す。

絶縁層３２５が、バリア絶縁層としての機能、又はゲッタリング機能を有することで、外部から各発光素子に拡散しうる不純物（代表的には、水及び酸素の少なくとも一方）の侵入を抑制することが可能な構成となる。当該構成とすることで、信頼性の高い発光素子、さらには、信頼性の高い表示装置を提供できる。

絶縁層３２７は、絶縁層３２５に形成された凹部を充填するように、絶縁層３２５上に設けられる。絶縁層３２７は、絶縁層３２５を介して、層３１３Ｒ、層３１３Ｇ、及び層３１３Ｂのそれぞれの上面の一部及び側面と重なる構成とすることができる。絶縁層３２７は、絶縁層３２５の側面の少なくとも一部を覆うことが好ましい。絶縁層３２５及び絶縁層３２７を設けることで、隣り合う島状の層の間を埋めることができるため、島状の層上に設ける層、例えば共通電極３１５の被形成面の凹凸を低減し、当該層の被覆性を高めることができる。したがって、段切れによる接続不良を抑制できる。また、段差によって共通電極３１５の膜厚が局所的に薄くなり、電気抵抗が上昇することを抑制できる。なお、絶縁層３２７の上面はより平坦性の高い形状を有することが好ましいが、凸部、凸曲面、凹曲面、又は凹部を有してもよい。

絶縁層３２７として、有機材料を有する絶縁層を好適に用いることができる。有機材料として、感光性の有機樹脂を用いることが好ましく、例えば、アクリル樹脂を含む感光性の樹脂組成物を用いることが好ましい。なお、本明細書等において、アクリル樹脂とは、ポリメタクリル酸エステル、又はメタクリル樹脂だけを指すものではなく、広義のアクリル系ポリマー全体を指す場合がある。

発光素子６０Ｒが有する層３１３Ｒ上に、マスク層３１８Ｒが位置し、発光素子６０Ｇが有する層３１３Ｇ上に、マスク層３１８Ｇが位置し、発光素子６０Ｂが有する層３１３Ｂ上に、マスク層３１８Ｂが位置する。以下、マスク層３１８Ｒ、マスク層３１８Ｇ、及びマスク層３１８Ｂに共通する事項を説明する場合には、これらを区別するアルファベットを省略し、マスク層３１８と記載する場合がある。マスク層３１８は、発光領域を囲むように設けられる。言い換えると、マスク層３１８は、発光領域と重なる部分に開口を有する。マスク層３１８Ｒは、層３１３Ｒを形成する際に層３１３Ｒ上に設けたマスク層の一部が残存しているものである。同様に、マスク層３１８Ｇは層３１３Ｇを形成する際、マスク層３１８Ｂは層３１３Ｂを形成する際に、それぞれ設けたマスク層の一部が残存しているものである。このように、本発明の一態様の表示装置は、その作製時に層３１３を保護するために用いるマスク層が一部残存していてもよい。

なお、図６３ではマスク層３１８を単層構造としているが、マスク層３１８を積層構造としてもよい。例えば、マスク層３１８を２層積層構造としてもよく、３層以上の積層構造としてもよい。また、層３１３となる膜を形成した後、マスク層として第１のマスク層と、第１のマスク層上の第２のマスク層と、を形成する場合がある。その後、これらのマスク層を用いて層３１３Ｒ、層３１３Ｇ、及び層３１３Ｂを形成した後、第２のマスク層を除去し、その後に層３１３に達する開口を第１のマスク層に形成する場合がある。以上の場合、表示装置１０Ｅに残存するマスク層３１８は、単層構造となる。つまり、残存するマスク層３１８に含まれる層の数が、表示装置１０Ｅの作製工程で形成するマスク層３１８に含まれる層の数より少なくなる場合がある。

表示装置１０Ｅにおいて、層３１３Ｒ上、層３１３Ｇ上、層３１３Ｂ上、及び絶縁層３２７上に共通層３１４が設けられ、共通層３１４上に共通電極３１５が設けられる。共通層３１４は、共通電極３１５と同様に発光素子６０Ｒ、発光素子６０Ｇ、及び発光素子６０Ｂで共有される。発光素子６０が共通層３１４を有する場合、層３１３と共通層３１４をまとめてＥＬ層ということができる。なお、ＥＬ層に共通層３１４を含めなくてもよい。

共通層３１４は、例えば、電子注入層、又は正孔注入層を有する。又は、共通層３１４は、電子輸送層と電子注入層とを積層して有していてもよく、正孔輸送層と正孔注入層とを積層して有してもよい。ここで、共通層３１４が有する層は、層３１３は設けない構成とすることができる。例えば、共通層３１４が電子注入層を有する場合は、層３１３は電子注入層を有さなくてもよい。また、共通層３１４が正孔注入層を有する場合は、層３１３は正孔注入層を有さなくてもよい。

表示装置に共通層３１４を設ける場合、共通電極３１５は、共通層３１４の成膜後、間にエッチング等の工程を挟まずに連続して成膜できる。例えば、真空中で共通層３１４を形成した後、基板１０１を大気中に取り出すことなく、真空中で共通電極３１５を形成できる。つまり、共通層３１４と、共通電極３１５と、は真空一貫で形成できる。これにより、表示装置に共通層３１４を設けない場合より、共通電極３１５の下面を清浄な面とすることができる。以上より、層３１３を形成後、層３１３の表面を例えば大気に暴露する場合は、表示装置に共通層３１４を設けることが好ましい。

図６３では、接続部１４０に共通層３１４が設けられない例を示している。例えば、成膜エリアを規定するためのマスク（ファインメタルマスクと区別して、エリアマスク、又はラフメタルマスクともいう。）を用いることで、共通層３１４と、共通電極３１５とで成膜される領域を変えることができる。

ここで、共通層３１４の厚さ方向の電気抵抗が無視できる程度に小さい場合、導電層３２３と、共通電極３１５と、の間に共通層３１４が設けられる場合であっても、導電層３２３と、共通電極３１５との導通を確保できる。表示部２０だけでなく、接続部１４０にも共通層３１４を設けることで、例えばエリアマスクも含めたメタルマスクを用いずに、共通層３１４を形成できる。よって、表示装置１０Ｅの作製工程を簡略化できる。

図６３では表示装置１０Ｅをトップエミッション型の表示装置としているが、表示装置１０Ｅはボトムエミッション型の表示装置としてもよいし、デュアルエミッション型の表示装置としてもよい。

表示装置１０Ｅの構成は、表示装置１０Ａ乃至表示装置１０Ｄにも適用できる。具体的には、発光素子６０の構成、絶縁層２３７を有さない点、層３１３が画素電極３１１の上面及び側面を覆う点、絶縁層３２５を有する点、絶縁層３２７を有する点、及び共通層３１４を有する点のうち少なくとも１つを、表示装置１０Ａ乃至表示装置１０Ｄに適用できる。

本実施の形態で示される複数の構成例は、適宜組み合わせることができる。また、本実施の形態は、他の実施の形態と適宜組み合わせることができる。

（実施の形態４）
本実施の形態では、本発明の一態様の表示装置に用いることができる発光素子について、説明する。

図６４（Ａ）に示すように、発光素子は、一対の電極（下部電極７６１及び上部電極７６２）の間に、ＥＬ層７６３を有する。ＥＬ層７６３は、層７８０、発光層７７１、及び、層７９０等の複数の層で構成できる。

発光層７７１は、少なくとも発光物質を有する。

下部電極７６１が陽極であり、上部電極７６２が陰極である場合、層７８０は、正孔注入性の高い物質を含む層（正孔注入層）、正孔輸送性の高い物質を含む層（正孔輸送層）、及び、電子ブロック性の高い物質を含む層（電子ブロック層）のうち一つ又は複数を有する。また、層７９０は、電子注入性の高い物質を含む層（電子注入層）、電子輸送性の高い物質を含む層（電子輸送層）、及び、正孔ブロック性の高い物質を含む層（正孔ブロック層）のうち一つ又は複数を有する。下部電極７６１が陰極であり、上部電極７６２が陽極である場合、層７８０と層７９０は互いに上記と逆の構成になる。

一対の電極間に設けられた層７８０、発光層７７１、及び層７９０を有する構成は単一の発光ユニットとして機能でき、本明細書では図６４（Ａ）の構成をシングル構造と呼ぶ。

図６４（Ｂ）は、図６４（Ａ）に示す発光素子が有するＥＬ層７６３の変形例である。具体的には、図６４（Ｂ）に示す発光素子は、下部電極７６１上の層７８１と、層７８１上の層７８２と、層７８２上の発光層７７１と、発光層７７１上の層７９１と、層７９１上の層７９２と、層７９２上の上部電極７６２と、を有する。

下部電極７６１が陽極であり、上部電極７６２が陰極である場合、例えば、層７８１を正孔注入層、層７８２を正孔輸送層、層７９１を電子輸送層、層７９２を電子注入層とすることができる。また、下部電極７６１が陰極であり、上部電極７６２が陽極である場合、層７８１を電子注入層、層７８２を電子輸送層、層７９１を正孔輸送層、層７９２を正孔注入層とすることができる。このような層構造とすることで、発光層７７１に効率よくキャリアを注入し、発光層７７１内におけるキャリアの再結合の効率を高めることができる。

なお、図６４（Ｃ）及び図６４（Ｄ）に示すように、層７８０と層７９０との間に複数の発光層（発光層７７１、７７２、７７３）が設けられる構成もシングル構造のバリエーションである。なお、図６４（Ｃ）及び図６４（Ｄ）では、発光層を３層有する例を示すが、シングル構造の発光素子における発光層は、２層であってもよく、４層以上であってもよい。また、シングル構造の発光素子は、２つの発光層の間に、バッファ層を有してもよい。バッファ層として、例えば、キャリア輸送層（正孔輸送層及び電子輸送層）を用いることができる。

図６４（Ｅ）及び図６４（Ｆ）に示すように、複数の発光ユニット（発光ユニット７６３ａ及び発光ユニット７６３ｂ）が電荷発生層７８５（中間層ともいう。）を介して直列に接続された構成を本明細書ではタンデム構造と呼ぶ。なお、タンデム構造をスタック構造と呼んでもよい。タンデム構造とすることで、高輝度発光が可能な発光素子とすることができる。また、タンデム構造は、シングル構造と比べて、同じ輝度を得るために必要な電流を低減できるため、信頼性を高めることができる。

なお、図６４（Ｄ）及び図６４（Ｆ）は、表示装置が、発光素子と重なる層７６４を有する例である。図６４（Ｄ）は、層７６４が、図６４（Ｃ）に示す発光素子と重なる例であり、図６４（Ｆ）は、層７６４が、図６４（Ｅ）に示す発光素子と重なる例である。図６４（Ｄ）及び図６４（Ｆ）では、上部電極７６２側に光を取り出すため、上部電極７６２には、可視光を透過する導電膜を用いる。

層７６４としては、色変換層及びカラーフィルタ（着色層）の一方又は双方を用いることができる。

図６４（Ｃ）及び図６４（Ｄ）において、発光層７７１、発光層７７２、及び発光層７７３に、同じ色の光を発する発光物質、さらには、同じ発光物質を用いてもよい。例えば、発光層７７１、発光層７７２、及び発光層７７３に、青色の光を発する発光物質を用いてもよい。青色の光を呈する副画素においては、発光素子が発する青色の光を取り出すことができる。また、赤色の光を呈する副画素及び緑色の光を呈する副画素においては、図６４（Ｄ）に示す層７６４として色変換層を設けることで、発光素子が発する青色の光をより長波長の光に変換し、赤色又は緑色の光を取り出すことができる。また、層７６４としては、色変換層と着色層との双方を用いることが好ましい。発光素子が発する光の一部は、色変換層で変換されずにそのまま透過してしまうことがある。色変換層を透過した光を、着色層を介して取り出すことで、所望の色の光以外を着色層で吸収し、副画素が呈する光の色純度を高めることができる。

図６４（Ｃ）及び図６４（Ｄ）において、発光層７７１、発光層７７２、及び発光層７７３に、それぞれ異なる色の光を発する発光物質を用いてもよい。発光層７７１、発光層７７２、及び発光層７７３がそれぞれ発する光が補色の関係である場合、白色発光が得られる。例えば、シングル構造の発光素子は、青色の光を発する発光物質を有する発光層、及び、青色よりも長波長の可視光を発する発光物質を有する発光層を有することが好ましい。

図６４（Ｄ）に示す層７６４として、カラーフィルタを設けてもよい。白色光がカラーフィルタを透過することで、所望の色の光を得ることができる。

例えば、シングル構造の発光素子が３層の発光層を有する場合、赤色（Ｒ）の光を発する発光物質を有する発光層、緑色（Ｇ）の光を発する発光物質を有する発光層、及び、青色（Ｂ）の光を発する発光物質を有する発光層を有することが好ましい。発光層の積層順としては、陽極側から、Ｒ、Ｇ、Ｂ、又は、陽極側からＲ、Ｂ、Ｇ等とすることができる。このとき、ＲとＧ又はＢとの間にバッファ層が設けられていてもよい。

例えば、シングル構造の発光素子が２層の発光層を有する場合、青色（Ｂ）の光を発する発光物質を有する発光層、及び、黄色（Ｙ）の光を発する発光物質を有する発光層を有する構成が好ましい。当該構成をＢＹシングル構造と呼称する場合がある。

白色の光を発する発光素子は、２種類以上の発光物質を含むことが好ましい。白色発光を得るには、２以上の発光物質の各々の発光が補色の関係となるような発光物質を選択すればよい。例えば、第１の発光層の発光色と第２の発光層の発光色を補色の関係になるようにすることで、発光素子全体として白色発光する発光素子を得ることができる。また、発光層を３つ以上有する発光素子の場合も同様である。

なお、図６４（Ｃ）、図６４（Ｄ）においても、図６４（Ｂ）に示すように、層７８０と、層７９０とを、それぞれ独立に、２層以上の層からなる積層構造としてもよい。

図６４（Ｅ）及び図６４（Ｆ）において、発光層７７１と、発光層７７２とに、同じ色の光を発する発光物質、さらには、同じ発光物質を用いてもよい。例えば、各色の光を呈する副画素が有する発光素子において、発光層７７１と、発光層７７２に、それぞれ青色の光を発する発光物質を用いてもよい。青色の光を呈する副画素においては、発光素子が発する青色の光を取り出すことができる。また、赤色の光を呈する副画素及び緑色の光を呈する副画素においては、図６４（Ｆ）に示す層７６４として色変換層を設けることで、発光素子が発する青色の光をより長波長の光に変換し、赤色又は緑色の光を取り出すことができる。また、層７６４としては、色変換層と着色層との双方を用いることが好ましい。

各色の光を呈する副画素に、図６４（Ｅ）又は図６４（Ｆ）に示す構成の発光素子を用いる場合、副画素によって、異なる発光物質を用いてもよい。具体的には、赤色の光を呈する副画素が有する発光素子において、発光層７７１と、発光層７７２に、それぞれ赤色の光を発する発光物質を用いてもよい。同様に、緑色の光を呈する副画素が有する発光素子において、発光層７７１と、発光層７７２に、それぞれ緑色の光を発する発光物質を用いてもよい。青色の光を呈する副画素が有する発光素子において、発光層７７１と、発光層７７２に、それぞれ青色の光を発する発光物質を用いてもよい。このような構成の表示装置は、タンデム構造の発光素子が適用されており、かつ、ＳＢＳ構造であるといえる。そのため、タンデム構造のメリットと、ＳＢＳ構造のメリットの両方を併せ持つことができる。これにより、高輝度発光が可能であり、信頼性の高い発光素子を実現できる。

図６４（Ｅ）及び図６４（Ｆ）において、発光層７７１と、発光層７７２とに、異なる色の光を発する発光物質を用いてもよい。発光層７７１が発する光と、発光層７７２が発する光が補色の関係である場合、白色発光が得られる。図６４（Ｆ）に示す層７６４として、カラーフィルタを設けてもよい。白色光がカラーフィルタを透過することで、所望の色の光を得ることができる。

なお、図６４（Ｅ）及び図６４（Ｆ）において、発光ユニット７６３ａが１層の発光層７７１を有し、発光ユニット７６３ｂが１層の発光層７７２を有する例を示すが、これに限られない。発光ユニット７６３ａ及び発光ユニット７６３ｂは、それぞれ、２層以上の発光層を有してもよい。

図６４（Ｅ）及び図６４（Ｆ）では、発光ユニットを２つ有する発光素子を例示したが、これに限られない。発光素子は、発光ユニットを３つ以上有してもよい。なお、発光ユニットを２つ有する構成を２段タンデム構造と、発光ユニットを３つ有する構成を３段タンデム構造と、それぞれ呼称してもよい。

図６４（Ｅ）及び図６４（Ｆ）において、発光ユニット７６３ａは、層７８０ａ、発光層７７１、及び、層７９０ａを有し、発光ユニット７６３ｂは、層７８０ｂ、発光層７７２、及び、層７９０ｂを有する。

下部電極７６１が陽極であり、上部電極７６２が陰極である場合、層７８０ａ及び層７８０ｂは、それぞれ、正孔注入層、正孔輸送層、及び、電子ブロック層のうち一つ又は複数を有する。また、層７９０ａ及び層７９０ｂは、それぞれ、電子注入層、電子輸送層、及び、正孔ブロック層のうち一つ又は複数を有する。下部電極７６１が陰極であり、上部電極７６２が陽極である場合、層７８０ａと層７９０ａは互いに上記と逆の構成になり、層７８０ｂと層７９０ｂも互いに上記と逆の構成になる。

下部電極７６１が陽極であり、上部電極７６２が陰極である場合、例えば、層７８０ａは、正孔注入層と、正孔注入層上の正孔輸送層と、を有し、さらに、正孔輸送層上の電子ブロック層を有してもよい。また、層７９０ａは、電子輸送層を有し、さらに、発光層７７１と電子輸送層との間の正孔ブロック層を有してもよい。また、層７８０ｂは、正孔輸送層を有し、さらに、正孔輸送層上の電子ブロック層を有してもよい。また、層７９０ｂは、電子輸送層と、電子輸送層上の電子注入層と、を有し、さらに、発光層７７２と電子輸送層との間の正孔ブロック層を有してもよい。下部電極７６１が陰極であり、上部電極７６２が陽極である場合、例えば、層７８０ａは、電子注入層と、電子注入層上の電子輸送層と、を有し、さらに、電子輸送層上の正孔ブロック層を有してもよい。また、層７９０ａは、正孔輸送層を有し、さらに、発光層７７１と正孔輸送層との間の電子ブロック層を有してもよい。また、層７８０ｂは、電子輸送層を有し、さらに、電子輸送層上の正孔ブロック層を有してもよい。また、層７９０ｂは、正孔輸送層と、正孔輸送層上の正孔注入層と、を有し、さらに、発光層７７２と正孔輸送層との間の電子ブロック層を有してもよい。

タンデム構造の発光素子を作製する場合、２つの発光ユニットは、電荷発生層７８５を介して積層される。電荷発生層７８５は、少なくとも電荷発生領域を有する。電荷発生層７８５は、一対の電極間に電圧を印加したときに、２つの発光ユニットの一方に電子を注入し、他方に正孔を注入する機能を有する。

タンデム構造の発光素子の一例として、図６５（Ａ）乃至図６５（Ｃ）に示す構成が挙げられる。

図６５（Ａ）は、発光ユニットを３つ有する構成である。図６５（Ａ）では、複数の発光ユニット（発光ユニット７６３ａ、発光ユニット７６３ｂ、及び発光ユニット７６３ｃ）がそれぞれ電荷発生層７８５を介して、直列に接続されている。また、発光ユニット７６３ａは、層７８０ａと、発光層７７１と、層７９０ａと、を有し、発光ユニット７６３ｂは、層７８０ｂと、発光層７７２と、層７９０ｂと、を有し、発光ユニット７６３ｃは、層７８０ｃと、発光層７７３と、層７９０ｃと、を有する。なお、層７８０ｃは、層７８０ａ及び層７８０ｂに適用可能な構成を用いることができ、層７９０ｃは、層７９０ａ及び層７９０ｂに適用可能な構成を用いることができる。

図６５（Ａ）において、発光層７７１、発光層７７２、及び発光層７７３は、同じ色の光を発する発光物質を有すると好ましい。具体的には、発光層７７１、発光層７７２、及び発光層７７３が、それぞれ赤色（Ｒ）の発光物質を有する構成（いわゆるＲ＼Ｒ＼Ｒの３段タンデム構造）、発光層７７１、発光層７７２、及び発光層７７３が、それぞれ緑色（Ｇ）の発光物質を有する構成（いわゆるＧ＼Ｇ＼Ｇの３段タンデム構造）、又は発光層７７１、発光層７７２、及び発光層７７３が、それぞれ青色（Ｂ）の発光物質を有する構成（いわゆるＢ＼Ｂ＼Ｂの３段タンデム構造）とすることができる。なお、「ａ＼ｂ」は、ａの光を発する発光物質を有する発光ユニット上に、電荷発生層を介して、ｂの光を発する発光物質を有する発光ユニットが設けられていることを意味し、ａ、ｂは、色を意味する。

図６５（Ａ）において、発光層７７１、発光層７７２、及び発光層７７３のうち、一部又は全てに異なる色の光を発する発光物質を用いてもよい。発光層７７１、発光層７７２、及び発光層７７３の発光色の組み合わせは、例えば、いずれか２つが青色（Ｂ）、残りの一つが黄色（Ｙ）の構成、並びに、いずれか一つが赤色（Ｒ）、他の一つが緑色（Ｇ）、残りの一つが青色（Ｂ）の構成が挙げられる。

なお、それぞれ同じ色の光を発する発光物質としては、上記の構成に限定されない。例えば、図６５（Ｂ）に示すように、複数の発光層を有する発光ユニットを積層したタンデム型の発光素子としてもよい。図６５（Ｂ）は、２つの発光ユニット（発光ユニット７６３ａ、及び発光ユニット７６３ｂ）が電荷発生層７８５を介して直列に接続された構成である。また、発光ユニット７６３ａは、層７８０ａと、発光層７７１ａ、発光層７７１ｂ、及び発光層７７１ｃと、層７９０ａと、を有し、発光ユニット７６３ｂは、層７８０ｂと、発光層７７２ａ、発光層７７２ｂ、及び発光層７７２ｃと、層７９０ｂと、を有する。

図６５（Ｂ）においては、発光層７７１ａ、発光層７７１ｂ、及び発光層７７１ｃについて、補色の関係となる発光物質を選択し、発光ユニット７６３ａを白色発光（Ｗ）が可能な構成とする。また、発光層７７２ａ、発光層７７２ｂ、及び発光層７７２ｃについても、補色の関係となる発光物質を選択し、発光ユニット７６３ｂを白色発光（Ｗ）が可能な構成とする。すなわち、図６５（Ｂ）に示す構成は、Ｗ＼Ｗの２段タンデム構造である。なお、補色の関係となる発光物質の積層順については、特に限定はない。実施者が適宜最適な積層順を選択できる。また、図示しないが、Ｗ＼Ｗ＼Ｗの３段タンデム構造、又は４段以上のタンデム構造としてもよい。

タンデム構造の発光素子を用いる場合、黄色（Ｙ）の光を発する発光ユニットと、青色（Ｂ）の光を発する発光ユニットとを有するＢ＼Ｙ又はＹ＼Ｂの２段タンデム構造、赤色（Ｒ）と緑色（Ｇ）の光を発する発光ユニットと、青色（Ｂ）の光を発する発光ユニットとを有するＲ・Ｇ＼Ｂ又はＢ＼Ｒ・Ｇの２段タンデム構造、青色（Ｂ）の光を発する発光ユニットと、黄色（Ｙ）の光を発する発光ユニットと、青色（Ｂ）の光を発する発光ユニットとをこの順で有するＢ＼Ｙ＼Ｂの３段タンデム構造、青色（Ｂ）の光を発する発光ユニットと、黄緑色（ＹＧ）の光を発する発光ユニットと、青色（Ｂ）の光を発する発光ユニットとをこの順で有するＢ＼ＹＧ＼Ｂの３段タンデム構造、青色（Ｂ）の光を発する発光ユニットと、緑色（Ｇ）の光を発する発光ユニットと、青色（Ｂ）の光を発する発光ユニットとをこの順で有するＢ＼Ｇ＼Ｂの３段タンデム構造等が挙げられる。なお、「ａ・ｂ」は、１つの発光ユニットにａの光を発する発光物質とｂの光を発する発光物質とを有することを意味する。

図６５（Ｃ）に示すように、１つの発光層を有する発光ユニットと、複数の発光層を有する発光ユニットと、を組み合わせてもよい。

具体的には、図６５（Ｃ）に示す構成においては、複数の発光ユニット（発光ユニット７６３ａ、発光ユニット７６３ｂ、及び発光ユニット７６３ｃ）がそれぞれ電荷発生層７８５を介して直列に接続された構成である。また、発光ユニット７６３ａは、層７８０ａと、発光層７７１と、層７９０ａと、を有し、発光ユニット７６３ｂは、層７８０ｂと、発光層７７２ａ、発光層７７２ｂ、及び発光層７７２ｃと、層７９０ｂと、を有し、発光ユニット７６３ｃは、層７８０ｃと、発光層７７３と、層７９０ｃと、を有する。

例えば、図６５（Ｃ）に示す構成において、発光ユニット７６３ａが青色（Ｂ）の光を発する発光ユニットであり、発光ユニット７６３ｂが赤色（Ｒ）、緑色（Ｇ）、及び黄緑色（ＹＧ）の光を発する発光ユニットであり、発光ユニット７６３ｃが青色（Ｂ）の光を発する発光ユニットである、Ｂ＼Ｒ・Ｇ・ＹＧ＼Ｂの３段タンデム構造等を適用できる。

例えば、発光ユニットの積層数と色の順番としては、陽極側から、Ｂ、Ｙの２段構造、Ｂと発光ユニットＸとの２段構造、Ｂ、Ｙ、Ｂの３段構造、Ｂ、Ｘ、Ｂの３段構造が挙げられ、発光ユニットＸにおける発光層の積層数と色の順番としては、陽極側から、Ｒ、Ｙの２層構造、Ｒ、Ｇの２層構造、Ｇ、Ｒの２層構造、Ｇ、Ｒ、Ｇの３層構造、又は、Ｒ、Ｇ、Ｒの３層構造等とすることができる。また、２つの発光層の間に他の層が設けられていてもよい。

次に、発光素子に用いることができる材料について説明する。

下部電極７６１と上部電極７６２のうち、光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。また、表示装置が赤外光を発する発光素子を有する場合には、光を取り出す側の電極には、可視光及び赤外光を透過する導電膜を用い、光を取り出さない側の電極には、可視光及び赤外光を反射する導電膜を用いることが好ましい。

光を取り出さない側の電極にも可視光を透過する導電膜を用いてもよい。この場合、反射層と、ＥＬ層７６３との間に当該電極を配置することが好ましい。つまり、ＥＬ層７６３の発光は、当該反射層によって反射されて、表示装置から取り出されてもよい。

発光素子の一対の電極を形成する材料としては、金属、合金、電気伝導性化合物、及びこれらの混合物等を適宜用いることができる。当該材料としては、具体的には、アルミニウム、マグネシウム、チタン、クロム、マンガン、鉄、コバルト、ニッケル、銅、ガリウム、亜鉛、インジウム、スズ、モリブデン、タンタル、タングステン、パラジウム、金、白金、銀、イットリウム、及びネオジム等の金属、並びにこれらを適宜組み合わせて含む合金が挙げられる。また、当該材料としては、インジウムスズ酸化物（Ｉｎ－Ｓｎ酸化物、又はＩＴＯともいう。）、Ｉｎ－Ｓｉ－Ｓｎ酸化物（ＩＴＳＯともいう。）、インジウム亜鉛酸化物（Ｉｎ－Ｚｎ酸化物）、及びＩｎ－Ｗ－Ｚｎ酸化物等を挙げることができる。また、当該材料としては、アルミニウム、ニッケル、及びランタンの合金（Ａｌ－Ｎｉ－Ｌａ）等のアルミニウムを含む合金（アルミニウム合金）、並びに、銀とマグネシウムの合金、及び、銀とパラジウムと銅の合金（ＡＰＣ）等の銀を含む合金が挙げられる。その他、当該材料としては、上記例示のない元素周期表の第１族又は第２族に属する元素（例えば、リチウム、セシウム、カルシウム、ストロンチウム）、ユウロピウム、イッテルビウム等の希土類金属及びこれらを適宜組み合わせて含む合金、グラフェン等が挙げられる。

発光素子には、微小光共振器（マイクロキャビティ）構造が適用されていることが好ましい。したがって、発光素子が有する一対の電極の一方は、可視光に対する透過性及び反射性を有する電極（半透過・半反射電極）であることが好ましく、他方は、可視光に対する反射性を有する電極（反射電極）であることが好ましい。発光素子がマイクロキャビティ構造を有することで、発光層から得られる発光を両電極間で共振させ、発光素子から射出される光を強めることができる。

透明電極の光の透過率は、４０％以上とする。例えば、発光素子の透明電極には、可視光（波長４００ｎｍ以上７５０ｎｍ未満の光）の透過率が４０％以上である電極を用いることが好ましい。半透過・半反射電極の可視光の反射率は、１０％以上９５％以下、好ましくは３０％以上８０％以下とする。反射電極の可視光の反射率は、４０％以上１００％以下、好ましくは７０％以上１００％以下とする。また、これらの電極の抵抗率は、１×１０^－２Ωｃｍ以下が好ましい。

発光素子は少なくとも発光層を有する。また、発光素子は、発光層以外の層として、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子ブロック材料、電子注入性の高い物質、又はバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）等を含む層をさらに有してもよい。例えば、発光素子は、発光層の他に、正孔注入層、正孔輸送層、正孔ブロック層、電荷発生層、電子ブロック層、電子輸送層、及び電子注入層のうち１層以上を有する構成とすることができる。

発光素子には低分子化合物及び高分子化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。発光素子を構成する層は、それぞれ、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、又は塗布法等の方法で形成できる。

発光層は、１種又は複数種の発光物質を有する。発光物質としては、青色、紫色、青紫色、緑色、黄緑色、黄色、橙色、又は赤色等の発光色を呈する物質を適宜用いる。また、発光物質として、近赤外光を発する物質を用いることもできる。

発光物質としては、蛍光材料、燐光材料、ＴＡＤＦ材料、及び量子ドット材料等が挙げられる。

蛍光材料としては、例えば、ピレン誘導体、アントラセン誘導体、トリフェニレン誘導体、フルオレン誘導体、カルバゾール誘導体、ジベンゾチオフェン誘導体、ジベンゾフラン誘導体、ジベンゾキノキサリン誘導体、キノキサリン誘導体、ピリジン誘導体、ピリミジン誘導体、フェナントレン誘導体、及びナフタレン誘導体等が挙げられる。

燐光材料としては、例えば、４Ｈ－トリアゾール骨格、１Ｈ－トリアゾール骨格、イミダゾール骨格、ピリミジン骨格、ピラジン骨格、又はピリジン骨格を有する有機金属錯体（特にイリジウム錯体）、電子吸引基を有するフェニルピリジン誘導体を配位子とする有機金属錯体（特にイリジウム錯体）、白金錯体、及び希土類金属錯体等が挙げられる。

発光層は、発光物質（ゲスト材料）に加えて、１種又は複数種の有機化合物（ホスト材料、アシスト材料等）を有してもよい。１種又は複数種の有機化合物としては、正孔輸送性の高い物質（正孔輸送性材料）及び電子輸送性の高い物質（電子輸送性材料）の一方又は双方を用いることができる。正孔輸送性材料としては、後述の、正孔輸送層に用いることができる正孔輸送性の高い物質を用いることができる。電子輸送性材料としては、後述の、電子輸送層に用いることができる電子輸送性の高い材料を用いることができる。また、１種又は複数種の有機化合物として、バイポーラ性材料、又はＴＡＤＦ材料を用いてもよい。

発光層は、例えば、燐光材料と、励起錯体を形成しやすい組み合わせである正孔輸送性材料及び電子輸送性材料と、を有することが好ましい。このような構成とすることにより、励起錯体から発光物質（燐光材料）へのエネルギー移動であるＥｘＴＥＴ（Ｅｘｃｉｐｌｅｘ－Ｔｒｉｐｌｅｔ Ｅｎｅｒｇｙ Ｔｒａｎｓｆｅｒ）を用いた発光を効率よく得ることができる。発光物質の最も低エネルギー側の吸収帯の波長と重なるような発光を呈する励起錯体を形成するような組み合わせを選択することで、エネルギー移動がスムーズとなり、効率よく発光を得ることができる。この構成により、発光素子の高効率、低電圧駆動、長寿命を同時に実現できる。

正孔注入層は、陽極から正孔輸送層に正孔を注入する層であり、正孔注入性の高い物質を含む層である。正孔注入性の高い物質としては、芳香族アミン化合物、及び、正孔輸送性材料とアクセプター性材料（電子受容性材料）とを含む複合材料等が挙げられる。

正孔輸送性材料としては、後述の、正孔輸送層に用いることができる正孔輸送性の高い物質を用いることができる。

アクセプター性材料としては、例えば、元素周期表における第４族乃至第８族に属する金属の酸化物を用いることができる。具体的には、酸化モリブデン、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化タングステン、酸化マンガン、及び、酸化レニウムが挙げられる。中でも特に、酸化モリブデンは大気中でも安定であり、吸湿性が低く、扱いやすいため好ましい。また、フッ素を含む有機アクセプター性材料を用いることもできる。また、キノジメタン誘導体、クロラニル誘導体、及び、ヘキサアザトリフェニレン誘導体等の有機アクセプター性材料を用いることもできる。

例えば、正孔注入性の高い物質として、正孔輸送性材料と、上述の元素周期表における第４族乃至第８族に属する金属の酸化物（代表的には酸化モリブデン）とを含む材料を用いてもよい。

正孔輸送層は、正孔注入層によって陽極から注入された正孔を、発光層に輸送する層である。正孔輸送層は、正孔輸送性材料を含む層である。正孔輸送性材料としては、１×１０^－６ｃｍ^２／Ｖｓ以上の正孔移動度を有する物質が好ましい。なお、電子よりも正孔の輸送性の高い物質であれば、これら以外のものも用いることができる。正孔輸送性材料としては、π電子過剰型複素芳香族化合物（例えばカルバゾール誘導体、チオフェン誘導体、又はフラン誘導体等）、及び芳香族アミン（芳香族アミン骨格を有する化合物）等の正孔輸送性の高い物質が好ましい。

電子ブロック層は、発光層に接して設けられる。電子ブロック層は、正孔輸送性を有し、かつ、電子をブロックすることが可能な材料を含む層である。電子ブロック層には、上記正孔輸送性材料のうち、電子ブロック性を有する材料を用いることができる。

電子ブロック層は、正孔輸送性を有するため、正孔輸送層と呼ぶこともできる。また、正孔輸送層のうち、電子ブロック性を有する層を、電子ブロック層と呼ぶこともできる。

電子輸送層は、電子注入層によって陰極から注入された電子を、発光層に輸送する層である。電子輸送層は、電子輸送性材料を含む層である。電子輸送性材料としては、１×１０^－６ｃｍ^２／Ｖｓ以上の電子移動度を有する物質が好ましい。なお、正孔よりも電子の輸送性の高い物質であれば、これら以外のものも用いることができる。電子輸送性材料としては、キノリン骨格を有する金属錯体、ベンゾキノリン骨格を有する金属錯体、オキサゾール骨格を有する金属錯体、又はチアゾール骨格を有する金属錯体等の他、オキサジアゾール誘導体、トリアゾール誘導体、イミダゾール誘導体、オキサゾール誘導体、チアゾール誘導体、フェナントロリン誘導体、キノリン配位子を有するキノリン誘導体、ベンゾキノリン誘導体、キノキサリン誘導体、ジベンゾキノキサリン誘導体、ピリジン誘導体、ビピリジン誘導体、ピリミジン誘導体、又はその他、含窒素複素芳香族化合物を含むπ電子不足型複素芳香族化合物等の電子輸送性の高い物質を用いることができる。

正孔ブロック層は、発光層に接して設けられる。正孔ブロック層は、電子輸送性を有し、かつ、正孔をブロックすることが可能な材料を含む層である。正孔ブロック層には、上記電子輸送性材料のうち、正孔ブロック性を有する材料を用いることができる。

正孔ブロック層は、電子輸送性を有するため、電子輸送層と呼ぶこともできる。また、電子輸送層のうち、正孔ブロック性を有する層を、正孔ブロック層と呼ぶこともできる。

電子注入層は、陰極から電子輸送層に電子を注入する層であり、電子注入性の高い物質を含む層である。電子注入性の高い物質としては、アルカリ金属、アルカリ土類金属、又はそれらの化合物を用いることができる。電子注入性の高い物質としては、電子輸送性材料とドナー性材料（電子供与性材料）とを含む複合材料を用いることもできる。

電子注入性の高い物質の最低空軌道（ＬＵＭＯ：Ｌｏｗｅｓｔ Ｕｎｏｃｃｕｐｉｅｄ Ｍｏｌｅｃｕｌａｒ Ｏｒｂｉｔａｌ）準位は、陰極に用いる材料の仕事関数の値との差が小さい（具体的には０．５ｅＶ以下）であることが好ましい。

電子注入層には、例えば、リチウム、セシウム、イッテルビウム、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦ_ｘ、ｘは任意数）、８－（キノリノラト）リチウム（略称：Ｌｉｑ）、２－（２－ピリジル）フェノラトリチウム（略称：ＬｉＰＰ）、２－（２－ピリジル）－３－ピリジノラトリチウム（略称：ＬｉＰＰｙ）、４－フェニル－２－（２－ピリジル）フェノラトリチウム（略称：ＬｉＰＰＰ）、リチウム酸化物（ＬｉＯ_ｘ）、又は炭酸セシウム等のアルカリ金属、アルカリ土類金属、又はこれらの化合物を用いることができる。また、電子注入層は、２以上の積層構造としてもよい。当該積層構造としては、例えば、１層目にフッ化リチウムを用い、２層目にイッテルビウムを設ける構成が挙げられる。

電子注入層は、電子輸送性材料を有してもよい。例えば、非共有電子対を備え、電子不足型複素芳香環を有する化合物を、電子輸送性材料に用いることができる。具体的には、ピリジン環、ジアジン環（ピリミジン環、ピラジン環、ピリダジン環）、トリアジン環の少なくとも１つを有する化合物を用いることができる。

なお、非共有電子対を備える有機化合物のＬＵＭＯ準位は、－３．６ｅＶ以上－２．３ｅＶ以下であると好ましい。また、一般にＣＶ（サイクリックボルタンメトリ）、光電子分光法、光吸収分光法、又は逆光電子分光法等により、有機化合物の最高被占有軌道（ＨＯＭＯ：Ｈｉｇｈｅｓｔ Ｏｃｃｕｐｉｅｄ Ｍｏｌｅｃｕｌａｒ Ｏｒｂｉｔａｌ）準位及びＬＵＭＯ準位を見積もることができる。

例えば、４，７－ジフェニル－１，１０－フェナントロリン（略称：ＢＰｈｅｎ）、２，９－ジ（ナフタレン－２－イル）－４，７－ジフェニル－１，１０－フェナントロリン（略称：ＮＢＰｈｅｎ）、２，２’－（１，３－フェニレン）ビス（９－フェニル－１，１０－フェナントロリン）（略称：ｍＰＰｈｅｎ２Ｐ）、ジキノキサリノ［２，３－ａ：２’，３’－ｃ］フェナジン（略称：ＨＡＴＮＡ）、又は２，４，６－トリス［３’－（ピリジン－３－イル）ビフェニル－３－イル］－１，３，５－トリアジン（略称：ＴｍＰＰＰｙＴｚ）等を、非共有電子対を備える有機化合物に用いることができる。なお、ＮＢＰｈｅｎはＢＰｈｅｎと比較して、高いガラス転移点（Ｔｇ）を備え、耐熱性に優れる。

電荷発生層は、上述の通り、少なくとも電荷発生領域を有する。電荷発生領域は、アクセプター性材料を含むことが好ましく、例えば、上述の正孔注入層に適用可能な、正孔輸送性材料とアクセプター性材料とを含むことが好ましい。

電荷発生層は、電子注入性の高い物質を含む層を有することが好ましい。当該層は、電子注入バッファ層と呼ぶこともできる。電子注入バッファ層は、電荷発生領域と電子輸送層との間に設けられることが好ましい。電子注入バッファ層を設けることで、電荷発生領域と電子輸送層との間の注入障壁を緩和できるため、電荷発生領域で生じた電子を電子輸送層に容易に注入できる。

電子注入バッファ層は、アルカリ金属又はアルカリ土類金属を含むことが好ましく、例えば、アルカリ金属の化合物又はアルカリ土類金属の化合物を含む構成とすることができる。具体的には、電子注入バッファ層は、アルカリ金属と酸素とを含む無機化合物、又は、アルカリ土類金属と酸素とを含む無機化合物を有することが好ましく、リチウムと酸素とを含む無機化合物（酸化リチウム（Ｌｉ_２Ｏ）等）を有することがより好ましい。その他、電子注入バッファ層には、上述の電子注入層に適用可能な材料を好適に用いることができる。

電荷発生層は、電子輸送性の高い物質を含む層を有することが好ましい。当該層は、電子リレー層と呼ぶこともできる。電子リレー層は、電荷発生領域と電子注入バッファ層との間に設けられることが好ましい。電荷発生層が電子注入バッファ層を有さない場合、電子リレー層は、電荷発生領域と電子輸送層との間に設けられることが好ましい。電子リレー層は、電荷発生領域と電子注入バッファ層（又は電子輸送層）との相互作用を防いで、電子をスムーズに受け渡す機能を有する。

電子リレー層としては、銅（ＩＩ）フタロシアニン（略称：ＣｕＰｃ）等のフタロシアニン系の材料、又は、金属－酸素結合と芳香族配位子を有する金属錯体を用いることが好ましい。

なお、上述の電荷発生領域、電子注入バッファ層、及び電子リレー層は、断面形状、又は特性等によって明確に区別できない場合がある。

なお、電荷発生層は、アクセプター性材料の代わりに、ドナー性材料を有してもよい。例えば、電荷発生層としては、上述の電子注入層に適用可能な、電子輸送性材料とドナー性材料とを含む層を有してもよい。

発光ユニットを積層する際、２つの発光ユニットの間に電荷発生層を設けることで、駆動電圧の上昇を抑制できる。

本実施の形態で示される複数の構成例は、適宜組み合わせることができる。また、本実施の形態は、他の実施の形態と適宜組み合わせることができる。

（実施の形態５）
本実施の形態では、本発明の一態様の記憶装置について説明する。

［メモリセル］
本発明の一態様は、表示装置だけでなく、記憶装置にも適用できる。図６９（Ａ）は、本発明の一態様を適用できる記憶装置７０の構成例を示すブロック図である。記憶装置７０は、記憶部８０と、ワード線駆動回路７１と、ビット線駆動回路７３と、電源回路７５と、を有する。記憶部８０は、マトリクス状に配列された複数のメモリセル９３を有する。なお、電源回路７５は、記憶装置７０の外部に設けられるとしてもよい。

ワード線駆動回路７１は、配線４１を介してメモリセル９３と電気的に接続される。例えば図１（Ａ）に示す表示装置１０と同様に、配線４１は、例えば上記マトリクスの行方向に延伸する。記憶装置７０において、配線４１はワード線として機能する。

ビット線駆動回路７３は、配線４３を介してメモリセル９３と電気的に接続される。例えば図１（Ａ）に示す表示装置１０と同様に、配線４３は、例えば上記マトリクスの列方向に延伸する。記憶装置７０において、配線４３はビット線として機能する。

電源回路７５は、配線４５を介してメモリセル９３と電気的に接続される。例えば、全てのメモリセル９３を、同一の配線４５を介して電源回路７５と電気的に接続できる。配線４５は、電源線として機能する。

ワード線駆動回路７１は、データを書き込むメモリセル９３を、行ごとに選択する機能を有する。また、ワード線駆動回路７１は、データを読み出すメモリセル９３を、行ごとに選択する機能を有する。ワード線駆動回路７１は、具体的には、配線４１に信号を出力することにより、データを書き込むメモリセル９３、又はデータを読み出すメモリセル９３を選択できる。

ビット線駆動回路７３は、ワード線駆動回路７１が選択したメモリセル９３に、配線４３を介してデータを書き込む機能を有する。また、ビット線駆動回路７３は、メモリセル９３が配線４３に出力したデータを増幅し、例えば記憶装置７０の外部に出力することにより、メモリセル９３に保持されているデータを読み出す機能を有する。さらに、ビット線駆動回路７３は、メモリセル９３からのデータの読み出しの前に、配線４３をプリチャージする機能を有する。

電源回路７５は、電源電位を生成し、配線４５に供給する機能を有する。電源回路７５は、例えば高電位、又は低電位を生成し、配線４５に供給する機能を有する。

図６９（Ｂ）、図６９（Ｃ）、図６９（Ｄ）、図６９（Ｅ）、及び図６９（Ｆ）は、メモリセル９３の構成例を示す回路図である。ここで、図６９（Ｂ）、図６９（Ｃ）、図６９（Ｄ）、図６９（Ｅ）、及び図６９（Ｆ）に示すメモリセル９３を、それぞれメモリセル９３Ａ、メモリセル９３Ｂ、メモリセル９３Ｃ、メモリセル９３Ｄ、及びメモリセル９３Ｅとする。メモリセル９３Ａ、メモリセル９３Ｂ、メモリセル９３Ｃ、メモリセル９３Ｄ、及びメモリセル９３Ｅが有するトランジスタ５１、トランジスタ５２、容量５７、配線４１（配線４１ａ）、配線４３（配線４３ａ）の構成として例えば、図１（Ｃ）に示す画素回路４０Ａのトランジスタ５１、トランジスタ５２、容量５７、配線４１、配線４３の構成を適用することができる。

メモリセル９３Ａは、トランジスタ５１と、容量５７と、を有する。つまり、メモリセル９３Ａは、１Ｔｒ１Ｃ型のメモリセルである。

メモリセル９３Ａにおいて、トランジスタ５１のソース又はドレインの一方は、配線４３と電気的に接続される。トランジスタ５１のソース又はドレインの他方は、容量５７の一方の電極と電気的に接続される。トランジスタ５１のゲートは、配線４１と電気的に接続される。容量５７の他方の電極は、配線４５と電気的に接続される。

メモリセル９３Ａでは、トランジスタ５１をオン状態とすることにより、データが配線４３を介してメモリセル９３Ａに書き込まれ、トランジスタ５１をオフ状態とすることにより、書き込まれたデータが保持される。また、トランジスタ５１をオン状態とすることにより、メモリセル９３Ａに保持されているデータを配線４３に出力できるため、ビット線駆動回路７３が当該データを読み出すことができる。

メモリセル９３Ｂは、トランジスタ５１と、トランジスタ５２と、容量５７と、を有する。つまり、メモリセル９３Ｂは、２Ｔｒ１Ｃ型のメモリセルである。

メモリセル９３Ｂには、配線４１として配線４１ａ及び配線４１ｈが電気的に接続され、配線４３として配線４３ａ及び配線４３ｂが電気的に接続される。具体的には、トランジスタ５１のソース又はドレインの一方は、配線４３ａと電気的に接続される。トランジスタ５１のソース又はドレインの他方は、容量５７の一方の電極と電気的に接続される。容量５７の一方の電極は、トランジスタ５２のゲートと電気的に接続される。トランジスタ５１のゲートは、配線４１ａと電気的に接続される。容量５７の他方の電極は、配線４１ｈと電気的に接続される。トランジスタ５２のソース又はドレインの一方は、配線４３ｂと電気的に接続される。トランジスタ５２のソース又はドレインの他方は、配線４５と電気的に接続される。

メモリセル９３Ｂでは、トランジスタ５１をオン状態とすることにより、データが配線４３ａを介してメモリセル９３Ｂに書き込まれ、トランジスタ５１をオフ状態とすることにより、書き込まれたデータが保持される。よって、メモリセル９３Ｂにおいて、配線４１ａは書き込みワード線ということができ、配線４３ａは書き込みビット線ということができる。また、配線４１ｈの電位を制御することで、トランジスタ５２のゲート電位を容量結合により変化させ、配線４３ｂの電位をメモリセル９３Ｂに保持されているデータに対応する電位とすることができる。これにより、ビット線駆動回路７３は、メモリセル９３Ｂに保持されているデータを読み出すことができる。以上より、メモリセル９３Ｂにおいて、配線４１ｈは読み出しワード線ということができ、配線４３ｂは読み出しビット線ということができる。

メモリセル９３Ｃは、メモリセル９３Ｂの変形例であり、トランジスタ５２のソース又はドレインの他方が配線４１ｈと電気的に接続され、容量５７の他方の電極が配線４５と電気的に接続される例を示している。メモリセル９３Ｃは、ワード線駆動回路７１がトランジスタ５２のソース又はドレインの他方の電位を制御することにより、メモリセル９３Ｃに保持されているデータを配線４３ｂに出力できる。

メモリセル９３Ｄは、メモリセル９３Ｃの変形例であり、トランジスタ５３を有する点がメモリセル９３Ｃと異なる。メモリセル９３Ｄは、３Ｔｒ１Ｃ型のメモリセルである。

メモリセル９３Ｄには、配線４１として配線４１ａ及び配線４１ｂが電気的に接続される。具体的には、トランジスタ５３のゲートは、配線４１ｂと電気的に接続される。また、トランジスタ５２のソース又はドレインの一方は、トランジスタ５３のソース又はドレインの一方と電気的に接続される。トランジスタ５２のソース又はドレインの他方は、配線４５と電気的に接続される。トランジスタ５３のソース又はドレインの他方は、配線４３ｂと電気的に接続される。

トランジスタ５３は、スイッチとしての機能を有し、配線４１ｂの電位に基づいて、トランジスタ５２のソース又はドレインの一方と、配線４３ｂと、の間の導通状態、及び非導通状態を制御する機能を有する。トランジスタ５３をオン状態とすることにより、配線４３ｂの電位を、メモリセル９３Ｄに保持されているデータに対応する電位とすることができる。これにより、ビット線駆動回路７３は、メモリセル９３Ｄに保持されているデータを読み出すことができる。以上より、メモリセル９３Ｄにおいて、配線４１ｂは読み出しワード線ということができる。

メモリセル９３Ｅは、メモリセル９３Ｄの変形例であり、容量５７が設けられない点がメモリセル９３Ｄと異なる。メモリセル９３Ｅでは、配線４５は、トランジスタ５２のソース又はドレインの他方と電気的に接続される。

例えば、トランジスタ５２のゲート容量等の寄生容量が十分大きい場合は、容量５７を設けなくても、メモリセルにデータを保持できる。

メモリセル９３Ａ乃至メモリセル９３Ｅが有するトランジスタ５１として、ＯＳトランジスタを用いることが好ましい。前述のように、ＯＳトランジスタは、オフ電流が著しく小さい。よって、トランジスタ５１としてＯＳトランジスタを用いることにより、容量５７に蓄積した電荷を長期間保持できる。また、トランジスタ５２のゲート電位を長期間保持できる。以上により、メモリセル９３に書き込まれたデータを長期間保持できるため、リフレッシュ動作（メモリセル９３へのデータの再書き込み）の頻度を少なくできる。よって、記憶装置７０の消費電力を低減できる。

また、トランジスタ５２、及びトランジスタ５３にも、ＯＳトランジスタを用いることが好ましい。前述のように、ＯＳトランジスタは、例えば非晶質シリコンを用いたトランジスタより、電界効果移動度が高い。よって、トランジスタ５１乃至トランジスタ５３として、ＯＳトランジスタを用いることにより、記憶装置７０を高速に駆動させることができる。

メモリセル９３Ａは、ＤＯＳＲＡＭ（登録商標）ということができる。ＤＯＳＲＡＭとは、「Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（ＲＡＭ）」の略称である。ＤＯＳＲＡＭは、１Ｔｒ１Ｃ型のメモリセルを有するＲＡＭを示す。ＤＯＳＲＡＭは、ＯＳトランジスタを用いて形成されたＤＲＡＭ「Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（ＲＡＭ）」であり、外部から送られてくる情報を一時的に格納するメモリである。ＤＯＳＲＡＭは、ＯＳトランジスタのオフ電流が低いことを利用したメモリである。

メモリセル９３Ｂ乃至メモリセル９３Ｅは、ＮＯＳＲＡＭ（登録商標）ということができる。ＮＯＳＲＡＭとは、「Ｎｏｎｖｏｌａｔｉｌｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ」の略称である。ＮＯＳＲＡＭは、保持しているデータを破壊することなく読み出しとすること（非破壊読み出し）ができる。よって、ＮＯＳＲＡＭは、データ読み出し動作のみを大量に繰り返す演算処理に適している。

（実施の形態６）
本実施の形態では、本発明の一態様の電子機器について、図６６乃至図６８を用いて説明する。

本実施の形態の電子機器は、表示部に本発明の一態様の表示装置を有する。電子機器としては、例えば、テレビジョン装置、デスクトップ型若しくはノート型のパーソナルコンピュータ、コンピュータ用等のモニタ、デジタルサイネージ、パチンコ機等の大型ゲーム機等の比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、等が挙げられる。

特に、本発明の一態様の表示装置は、精細度を高めることが可能なため、比較的小さな表示部を有する電子機器に好適に用いることができる。このような電子機器としては、例えば、腕時計型及びブレスレット型の情報端末機（ウェアラブル機器）、並びに、ヘッドマウントディスプレイ等のＶＲ向け機器、メガネ型のＡＲ向け機器、及び、ＭＲ向け機器等、頭部に装着可能なウェアラブル機器等が挙げられる。

本発明の一態様の表示装置は、ＨＤ（画素数１２８０×７２０）、ＦＨＤ（画素数１９２０×１０８０）、ＷＱＨＤ（画素数２５６０×１４４０）、ＷＱＸＧＡ（画素数２５６０×１６００）、４Ｋ（画素数３８４０×２１６０）、又は８Ｋ（画素数７６８０×４３２０）等の極めて高い解像度を有していることが好ましい。特に４Ｋ、８Ｋ、又はそれ以上の解像度とすることが好ましい。また、本発明の一態様の表示装置における画素密度（精細度）は、１００ｐｐｉ以上が好ましく、３００ｐｐｉ以上が好ましく、５００ｐｐｉ以上がより好ましく、１０００ｐｐｉ以上がより好ましく、２０００ｐｐｉ以上がより好ましく、３０００ｐｐｉ以上がより好ましく、５０００ｐｐｉ以上がより好ましく、７０００ｐｐｉ以上がさらに好ましい。このように高い解像度及び高い精細度の一方又は双方を有する表示装置を用いることで、携帯型又は家庭用途等の電子機器において、臨場感及び奥行き感等をより高めることが可能となる。また、本発明の一態様の表示装置の画面比率（アスペクト比）については、特に限定はない。例えば、表示装置は、１：１（正方形）、４：３、１６：９、及び１６：１０等様々な画面比率に対応できる。

本実施の形態の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を検知、検出、又は測定する機能を含むもの）を有してもよい。

本実施の形態の電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、及びテキスト画像等）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻等を表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、記録媒体に記録されているプログラム又はデータを読み出して処理する機能、等を有することができる。なお、電子機器の機能はこれらに限られず、様々な機能を有することができる。電子機器は、複数の表示部を有してもよい。また、電子機器に例えばカメラを設け、静止画又は動画を撮影し、記録媒体（外部又はカメラに内蔵）に保存する機能、及び撮影した画像を表示部に表示する機能等を有してもよい。

図６６（Ａ）乃至図６６（Ｄ）を用いて、頭部に装着可能なウェアラブル機器の一例を説明する。これらウェアラブル機器は、ＡＲのコンテンツを表示する機能、ＶＲのコンテンツを表示する機能、ＳＲのコンテンツを表示する機能、ＭＲのコンテンツを表示する機能のうち少なくとも一つを有する。電子機器が、ＡＲ、ＶＲ、ＳＲ、及びＭＲ等の少なくとも一つのコンテンツを表示する機能を有することで、使用者の没入感を高めることが可能となる。

図６６（Ａ）に示す電子機器７００Ａ、及び、図６６（Ｂ）に示す電子機器７００Ｂは、それぞれ、一対の表示パネル７５１と、一対の筐体７２１と、通信部（図示しない）と、一対の装着部７２３と、制御部（図示しない）と、撮像部（図示しない）と、一対の光学部材７５３と、フレーム７５７と、一対の鼻パッド７５８と、を有する。

表示パネル７５１には、本発明の一態様の表示装置を適用できる。したがって極めて精細度の高い表示が可能な電子機器とすることができる。

電子機器７００Ａ、及び、電子機器７００Ｂは、それぞれ、光学部材７５３の表示領域７５６に、表示パネル７５１で表示した画像を投影できる。光学部材７５３は透光性を有するため、使用者は光学部材７５３を通して視認される透過像に重ねて、表示領域に表示された画像を見ることができる。したがって、電子機器７００Ａ、及び、電子機器７００Ｂは、それぞれ、ＡＲ表示が可能な電子機器である。

電子機器７００Ａ、及び、電子機器７００Ｂには、撮像部として、前方を撮像することのできるカメラが設けられていてもよい。また、電子機器７００Ａ、及び、電子機器７００Ｂは、それぞれ、ジャイロセンサ等の加速度センサを備えることで、使用者の頭部の向きを検知して、その向きに応じた画像を表示領域７５６に表示することもできる。

通信部は無線通信機を有し、当該無線通信機により例えば映像信号を供給できる。なお、無線通信機に代えて、又は無線通信機に加えて、映像信号及び電源電位が供給されるケーブルを接続可能なコネクタを備えていてもよい。

電子機器７００Ａ、及び、電子機器７００Ｂには、バッテリが設けられており、無線及び有線の一方又は双方によって充電できる。

筐体７２１には、タッチセンサモジュールが設けられていてもよい。タッチセンサモジュールは、筐体７２１の外側の面がタッチされることを検出する機能を有する。タッチセンサモジュールにより、使用者のタップ操作又はスライド操作等を検出し、様々な処理を実行できる。例えば、タップ操作によって動画の一時停止又は再開等の処理を実行することが可能となり、スライド操作により、早送り又は早戻しの処理を実行すること等が可能となる。また、２つの筐体７２１のそれぞれにタッチセンサモジュールを設けることで、操作の幅を広げることができる。

タッチセンサモジュールとしては、様々なタッチセンサを適用できる。例えば、静電容量方式、抵抗膜方式、赤外線方式、電磁誘導方式、表面弾性波方式、又は光学方式等、種々の方式を採用できる。特に、静電容量方式又は光学方式のセンサを、タッチセンサモジュールに適用することが好ましい。

光学方式のタッチセンサを用いる場合には、受光素子として、光電変換素子（光電変換デバイスともいう。）を用いることができる。光電変換素子の活性層には、無機半導体及び有機半導体の一方又は双方を用いることができる。

図６６（Ｃ）に示す電子機器８００Ａ、及び、図６６（Ｄ）に示す電子機器８００Ｂは、それぞれ、一対の表示部８２０と、筐体８２１と、通信部８２２と、一対の装着部８２３と、制御部８２４と、一対の撮像部８２５と、一対のレンズ８３２と、を有する。

表示部８２０には、本発明の一態様の表示装置を適用できる。したがって極めて精細度の高い表示が可能な電子機器とすることができる。これにより、使用者に高い没入感を感じさせることができる。

表示部８２０は、筐体８２１の内部の、レンズ８３２を通して視認できる位置に設けられる。また、一対の表示部８２０に異なる画像を表示させることで、視差を用いた３次元表示を行うこともできる。

電子機器８００Ａ、及び、電子機器８００Ｂは、それぞれ、ＶＲ向けの電子機器ということができる。電子機器８００Ａ又は電子機器８００Ｂを装着した使用者は、レンズ８３２を通して、表示部８２０に表示される画像を視認できる。

電子機器８００Ａ、及び、電子機器８００Ｂは、それぞれ、レンズ８３２及び表示部８２０が、使用者の目の位置に応じて最適な位置となるように、これらの左右の位置を調整可能な機構を有していることが好ましい。また、レンズ８３２と表示部８２０との距離を変えることで、ピントを調整する機構を有していることが好ましい。

装着部８２３により、使用者は電子機器８００Ａ又は電子機器８００Ｂを頭部に装着できる。なお、例えば図６６（Ｃ）においては、メガネのつる（テンプルともいう。）のような形状として例示しているがこれに限定されない。装着部８２３は、使用者が装着できればよく、例えば、ヘルメット型又はバンド型の形状としてもよい。

撮像部８２５は、外部の情報を取得する機能を有する。撮像部８２５が取得したデータは、表示部８２０に出力できる。撮像部８２５には、イメージセンサを用いることができる。また、望遠、及び広角等の複数の画角に対応可能なように複数のカメラを設けてもよい。

なお、ここでは撮像部８２５を有する例を示したが、対象物の距離を測定することのできる測距センサ（以下、検知部ともよぶ）を設ければよい。すなわち、撮像部８２５は、検知部の一態様である。検知部としては、例えばイメージセンサ、又は、ライダー（ＬＩＤＡＲ：Ｌｉｇｈｔ Ｄｅｔｅｃｔｉｏｎ ａｎｄ Ｒａｎｇｉｎｇ）等の距離画像センサを用いることができる。カメラによって得られた画像と、距離画像センサによって得られた画像とを用いることにより、より多くの情報を取得し、より高精度なジェスチャー操作を可能とすることができる。

電子機器８００Ａは、骨伝導イヤフォンとして機能する振動機構を有してもよい。例えば、表示部８２０、筐体８２１、及び装着部８２３のいずれか一又は複数に、当該振動機構を有する構成を適用できる。これにより、別途、ヘッドフォン、イヤフォン、又はスピーカ等の音響機器を必要とせず、電子機器８００Ａを装着しただけで映像と音声を楽しむことができる。

電子機器８００Ａ、及び、電子機器８００Ｂは、それぞれ、入力端子を有してもよい。入力端子には例えば映像出力機器からの映像信号、及び電子機器内に設けられるバッテリを充電するための電力等を供給するケーブルを接続できる。

本発明の一態様の電子機器は、イヤフォン７５０と無線通信を行う機能を有してもよい。イヤフォン７５０は、通信部（図示しない）を有し、無線通信機能を有する。イヤフォン７５０は、無線通信機能により、電子機器から情報（例えば音声データ）を受信できる。例えば、図６６（Ａ）に示す電子機器７００Ａは、無線通信機能によって、イヤフォン７５０に情報を送信する機能を有する。また、例えば、図６６（Ｃ）に示す電子機器８００Ａは、無線通信機能によって、イヤフォン７５０に情報を送信する機能を有する。

電子機器がイヤフォン部を有してもよい。図６６（Ｂ）に示す電子機器７００Ｂは、イヤフォン部７２７を有する。例えば、イヤフォン部７２７と制御部とは、互いに有線接続されている構成とすることができる。イヤフォン部７２７と制御部とをつなぐ配線の一部は、筐体７２１又は装着部７２３の内部に配置されていてもよい。

同様に、図６６（Ｄ）に示す電子機器８００Ｂは、イヤフォン部８２７を有する。例えば、イヤフォン部８２７と制御部８２４とは、互いに有線接続されている構成とすることができる。イヤフォン部８２７と制御部８２４とをつなぐ配線の一部は、筐体８２１又は装着部８２３の内部に配置されていてもよい。また、イヤフォン部８２７と装着部８２３とがマグネットを有してもよい。これにより、イヤフォン部８２７を装着部８２３に磁力によって固定でき、収納が容易となり好ましい。

なお、電子機器は、イヤフォン又はヘッドフォン等を接続できる音声出力端子を有してもよい。また、電子機器は、音声入力端子及び音声入力機構の一方又は双方を有してもよい。音声入力機構としては、例えば、マイク等の集音装置を用いることができる。電子機器が音声入力機構を有することで、電子機器に、いわゆるヘッドセットとしての機能を付与してもよい。

このように、本発明の一態様の電子機器としては、メガネ型（電子機器７００Ａ、及び、電子機器７００Ｂ等）と、ゴーグル型（電子機器８００Ａ、及び、電子機器８００Ｂ等）と、のどちらも好適である。

本発明の一態様の電子機器は、有線又は無線によって、イヤフォンに情報を送信できる。

図６７（Ａ）に示す電子機器６５００は、スマートフォンとして用いることのできる携帯情報端末機である。

電子機器６５００は、筐体６５０１、表示部６５０２、電源ボタン６５０３、ボタン６５０４、スピーカ６５０５、マイク６５０６、カメラ６５０７、及び光源６５０８等を有する。表示部６５０２はタッチパネル機能を備える。

表示部６５０２に、本発明の一態様の表示装置を適用できる。

図６７（Ｂ）は、筐体６５０１のマイク６５０６側の端部を含む断面概略図である。

筐体６５０１の表示面側には透光性を有する保護部材６５１０が設けられ、筐体６５０１と保護部材６５１０に囲まれた空間内に、表示パネル６５１１、光学部材６５１２、タッチセンサパネル６５１３、プリント基板６５１７、及びバッテリ６５１８等が配置されている。

保護部材６５１０には、表示パネル６５１１、光学部材６５１２、及びタッチセンサパネル６５１３が接着層（図示しない）により固定されている。

表示部６５０２よりも外側の領域において、表示パネル６５１１の一部が折り返されており、当該折り返された部分にＦＰＣ６５１５が接続されている。ＦＰＣ６５１５には、ＩＣ６５１６が実装されている。ＦＰＣ６５１５は、プリント基板６５１７に設けられた端子に接続されている。

表示パネル６５１１には本発明の一態様のフレキシブルディスプレイを適用できる。そのため、極めて軽量な電子機器を実現できる。また、表示パネル６５１１が極めて薄いため、電子機器の厚さを抑えつつ、大容量のバッテリ６５１８を搭載することもできる。また、表示パネル６５１１の一部を折り返して、画素部の裏側にＦＰＣ６５１５との接続部を配置することにより、狭額縁の電子機器を実現できる。

図６７（Ｃ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。

表示部７０００に、本発明の一態様の表示装置を適用できる。

図６７（Ｃ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチ、及び、別体のリモコン操作機７１１１により行うことができる。又は、表示部７０００にタッチセンサを備えていてもよく、指等で表示部７０００に触れることでテレビジョン装置７１００を操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有してもよい。リモコン操作機７１１１が備える操作キー又はタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７０００に表示される映像を操作できる。

なお、テレビジョン装置７１００は、受信機及びモデム等を備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、或いは受信者同士等）の情報通信を行うことも可能である。

図６７（Ｄ）に、ノート型パーソナルコンピュータの一例を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、及び外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込まれている。

表示部７０００に、本発明の一態様の表示装置を適用できる。

図６７（Ｅ）及び図６７（Ｆ）に、デジタルサイネージの一例を示す。

図６７（Ｅ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、又は操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。

図６７（Ｆ）は円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７０００を有する。

図６７（Ｅ）及び図６７（Ｆ）において、表示部７０００に、本発明の一態様の表示装置を適用できる。

表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。

表示部７０００にタッチパネルを適用することで、表示部７０００に画像又は動画を表示するだけでなく、使用者が直感的に操作でき、好ましい。また、路線情報若しくは交通情報等の情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。

図６７（Ｅ）及び図６７（Ｆ）に示すように、デジタルサイネージ７３００又はデジタルサイネージ７４００は、使用者が所持するスマートフォン等の情報端末機７３１１又は情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７０００に表示される広告の情報を、情報端末機７３１１又は情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１又は情報端末機７４１１を操作することで、表示部７０００の表示を切り替えることができる。

デジタルサイネージ７３００又はデジタルサイネージ７４００に、情報端末機７３１１又は情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数の使用者が同時にゲームに参加し、楽しむことができる。

図６８（Ａ）乃至図６８（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を検知、検出、又は測定する機能を含むもの）、マイクロフォン９００８、等を有する。表示部９００１に、本発明の一態様の表示装置を適用できる。

図６８（Ａ）乃至図６８（Ｇ）に示す電子機器の詳細について、以下説明を行う。

図６８（Ａ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えばスマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、及びセンサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字及び画像情報をその複数の面に表示できる。図６８（Ａ）では３つのアイコン９０５０を表示した例を示している。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することもできる。情報９０５１の一例としては、電子メール、ＳＮＳ、又は電話等の着信の通知、電子メール又はＳＮＳ等の題名、送信者名、日時、時刻、バッテリの残量、及び電波強度等がある。又は、情報９０５１が表示されている位置にはアイコン９０５０等を表示してもよい。

図６８（Ｂ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、携帯情報端末９１０２の上方から観察できる位置に表示された情報９０５３を確認することもできる。使用者は、携帯情報端末９１０２をポケットから取り出すことなく表示を確認し、例えば電話を受けるか否かを判断できる。

図６８（Ｃ）は、タブレット端末９１０３を示す斜視図である。タブレット端末９１０３は、一例として、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲーム等の種々のアプリケーションの実行が可能である。タブレット端末９１０３は、筐体９０００の正面に表示部９００１、カメラ９００２、マイクロフォン９００８、スピーカ９００３を有し、筐体９０００の左側面には操作用のボタンとしての操作キー９００５、底面には接続端子９００６を有する。

図６８（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、例えばスマートウォッチ（登録商標）として用いることができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６により、他の情報端末と相互にデータ伝送を行うこと、及び、充電を行うこともできる。なお、充電動作は無線給電により行ってもよい。

図６８（Ｅ）乃至図６８（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図６８（Ｅ）は携帯情報端末９２０１を展開した状態、図６８（Ｇ）は折り畳んだ状態、図６８（Ｆ）は図６８（Ｅ）と図６８（Ｇ）の一方から他方に変化する途中の状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。例えば、表示部９００１は、曲率半径０．１ｍｍ以上１５０ｍｍ以下で曲げることができる。

本実施の形態で示される複数の構成例は、適宜組み合わせることができる。また、本実施の形態は、他の実施の形態と適宜組み合わせることができる。

１０Ａ 表示装置
１０Ｂ 表示装置
１０Ｃ 表示装置
１０Ｄ 表示装置
１０Ｅ 表示装置
１０ 表示装置
１１ 走査線駆動回路
１３ 信号線駆動回路
１５ 電源回路
１７ 基準電位生成回路
２０ 表示部
２１ａ 画素
２１ｂ 画素
２１ 画素
２３ａ 副画素
２３Ｂ 副画素
２３ｂ 副画素
２３ｃ 副画素
２３ｄ 副画素
２３ｅ 副画素
２３Ｇ 副画素
２３Ｒ 副画素
２３ 副画素
４０Ａ 画素回路
４０Ａ＿２ 画素回路
４０Ｂ 画素回路
４０Ｃ 画素回路
４０Ｄ 画素回路
４０Ｅ 画素回路
４０Ｆ 画素回路
４１ａ 配線
４１ｂ 配線
４１ｃ 配線
４１ｄ 配線
４１ｅ 配線
４１ｆ 配線
４１ｇ 配線
４１ｋ 第３の導電膜
４１ 配線
４１ｈ 配線
４３ａ 配線
４３ｂ 配線
４３ｆ 第１の導電膜
４３ 配線
４５ｂ 補助配線
４５ｃ 補助配線
４５ｆ 第２の導電膜
４５ 配線
４７ｂ 配線
４７ 配線
４８ 配線
４９ 配線
５０ トランジスタ
５１ トランジスタ
５２ トランジスタ
５３ トランジスタ
５４ トランジスタ
５７ｂ 容量
５７ 容量
５８ 容量
６０Ｂ 発光素子
６０Ｇ 発光素子
６０Ｒ 発光素子
６０ 発光素子
６１ トランジスタ
６２ トランジスタ
６３ トランジスタ
６４ トランジスタ
６５ トランジスタ
６６ トランジスタ
６７ 容量
６８ 容量
６９ 液晶素子
７５ 電源回路
８０ａ 開口
８０ｂ 開口
８０ｃ 開口
８０ｄ 開口
８０Ｒ レジストマスク
８１ｂ 領域
８１ 領域
８２ 開口
８３ 開口
８４ 開口
８５ 開口
８６ 開口
８７ 開口
８７ｂ 開口
８８ａ 開口
８８ｂ 開口
８９ａ 開口
８９ｂ 開口
８９ｃ 開口
９１ 開口
９２ 開口
１０１ 基板
１０３ａ 絶縁層
１０３ｂ 絶縁層
１０３ 絶縁層
１０５ 絶縁層
１１１ａ 導電層
１１１ｂ 導電層
１１１ 導電層
１１２ａ 導電層
１１２ｂ 導電層
１１２ｃ 導電層
１１２ｄ 導電層
１１２ 導電層
１１３＿１ 半導体層
１１３＿２ 半導体層
１１３ａ 半導体層
１１３ｂ 半導体層
１１３ 半導体層
１１５ｂ 導電層
１１５ｃ 導電層
１１５ 導電層
１２１＿１ 開口
１２１＿２ 開口
１２１＿３ 開口
１２１＿４ 開口
１２１ａ 開口
１２１ｂ 開口
１２１ 開口
１２３＿１ 開口
１２３＿２ 開口
１２３＿３ 開口
１２３＿４ 開口
１２３ 開口
１４０ 接続部
１４２ 接着層
１５２ 基板
１６１ａ テーパ部
１６１ｂ テーパ部
１６４ 回路
１６５ 配線
１６６ 導電層
１７２ ＦＰＣ
１７３ ＩＣ
２０１ トランジスタ
２０４ 接続部
２０５Ｂ トランジスタ
２０５Ｇ トランジスタ
２０５Ｒ トランジスタ
２０５ トランジスタ
２０９ トランジスタ
２１０ トランジスタ
２１１ 絶縁層
２１３ 絶縁層
２１５ 絶縁層
２１８ 絶縁層
２２１ 導電層
２２２ａ 導電層
２２２ｂ 導電層
２２３ 導電層
２２５ 絶縁層
２３１ｉ チャネル形成領域
２３１ｎ 低抵抗領域
２３１ 半導体層
２３５ 絶縁層
２３７ 絶縁層
２４２ 接続層
３１１ｂ 導電層
３１１Ｂ 画素電極
３１１ｃ 導電層
３１１Ｇ 画素電極
３１１Ｒ 画素電極
３１１ 画素電極
３１３Ｂ 層
３１３Ｇ 層
３１３Ｒ 層
３１３ 層
３１４ 共通層
３１５ 共通電極
３１７ 遮光層
３１８Ｂ マスク層
３１８Ｇ マスク層
３１８Ｒ マスク層
３１８ マスク層
３２３ 導電層
３２４Ｂ 導電層
３２４Ｇ 導電層
３２４ｐ 導電層
３２４Ｒ 導電層
３２４ 導電層
３２５ 絶縁層
３２６Ｂ 導電層
３２６Ｇ 導電層
３２６ｐ 導電層
３２６Ｒ 導電層
３２６ 導電層
３２７ 絶縁層
３２８ 層
３２９Ｂ 導電層
３２９Ｇ 導電層
３２９ｐ 導電層
３２９Ｒ 導電層
３２９ 導電層
３３１ 保護層
３５３ 絶縁層
７００Ａ 電子機器
７００Ｂ 電子機器
７２１ 筐体
７２３ 装着部
７２７ イヤフォン部
７５０ イヤフォン
７５１ 表示パネル
７５３ 光学部材
７５６ 表示領域
７５７ フレーム
７５８ 鼻パッド
７６１ 下部電極
７６２ 上部電極
７６３ａ 発光ユニット
７６３ｂ 発光ユニット
７６３ｃ 発光ユニット
７６３ ＥＬ層
７６４ 層
７７１ａ 発光層
７７１ｂ 発光層
７７１ｃ 発光層
７７１ 発光層
７７２ａ 発光層
７７２ｂ 発光層
７７２ｃ 発光層
７７２ 発光層
７７３ 発光層
７８０ａ 層
７８０ｂ 層
７８０ｃ 層
７８０ 層
７８１ 層
７８２ 層
７８５ 電荷発生層
７９０ａ 層
７９０ｂ 層
７９０ｃ 層
７９０ 層
７９１ 層
７９２ 層
８００Ａ 電子機器
８００Ｂ 電子機器
８２０ 表示部
８２１ 筐体
８２２ 通信部
８２３ 装着部
８２４ 制御部
８２５ 撮像部
８２７ イヤフォン部
８３２ レンズ
６５００ 電子機器
６５０１ 筐体
６５０２ 表示部
６５０３ 電源ボタン
６５０４ ボタン
６５０５ スピーカ
６５０６ マイク
６５０７ カメラ
６５０８ 光源
６５１０ 保護部材
６５１１ 表示パネル
６５１２ 光学部材
６５１３ タッチセンサパネル
６５１５ ＦＰＣ
６５１６ ＩＣ
６５１７ プリント基板
６５１８ バッテリ
７０００ 表示部
７１００ テレビジョン装置
７１０１ 筐体
７１０３ スタンド
７１１１ リモコン操作機
７２００ ノート型パーソナルコンピュータ
７２１１ 筐体
７２１２ キーボード
７２１３ ポインティングデバイス
７２１４ 外部接続ポート
７３００ デジタルサイネージ
７３０１ 筐体
７３０３ スピーカ
７３１１ 情報端末機
７４００ デジタルサイネージ
７４０１ 柱
７４１１ 情報端末機
９０００ 筐体
９００１ 表示部
９００２ カメラ
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ アイコン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９１０３ タブレット端末
９２００ 携帯情報端末
９２０１ 携帯情報端末

Claims (12)

1. 複数の行と複数の列を有するマトリクス状に配置された複数の画素と、
   第１の信号線と、
   第２の信号線と、
   走査線と、
   絶縁層と、
   を有し、
   前記第１の信号線は、前記絶縁層を間に挟んで、前記第２の信号線と重畳する領域を有し、
   前記複数の画素のそれぞれは、第１のトランジスタと、第２のトランジスタと、を有し、
   前記第１の信号線は、第１の画素を含む一列に属する画素のそれぞれにおいて、前記第１のトランジスタのソース及びドレインの一方として機能し、
   前記第１の画素において、前記第１のトランジスタは、第１の半導体層と、第１の導電層と、前記第１の半導体層上のゲート絶縁層と、を有し、
   前記第１の導電層は、前記第１のトランジスタのソース及びドレインの他方として機能し、
   前記第１の半導体層は、前記絶縁層が有する第１開口における側壁と接する領域と、前記第１の信号線の上面と接し、かつ、前記第１開口と平面視において重畳する領域と、前記第１の導電層の上面と接する領域と、を有し、
   前記走査線は、前記ゲート絶縁層を間に挟んで前記第１の半導体層と重畳する領域を有し、
   前記走査線は、前記第１のトランジスタのゲートとして機能し、
   前記第２の信号線は、前記第１の画素を含む一行に属する画素のそれぞれにおいて、前記第２のトランジスタのソース及びドレインの一方として機能し、
   前記絶縁層は、前記第１の信号線上に位置し、
   前記第２の信号線及び前記第１の導電層は、前記絶縁層上に位置する表示装置。
2. 請求項１において、
   前記第１の画素における前記第２のトランジスタは、第２の導電層と、第２の半導体層と、を有し、
   前記第２の導電層は、前記第２のトランジスタのソース及びドレインの他方として機能し、
   前記第２の半導体層は、前記絶縁層が有する第２開口における側壁と接する領域と、前記第２の導電層の上面と接し、かつ、前記第２開口と平面視において重畳する領域と、前記第２の信号線の上面と接する領域と、を有し、
   前記絶縁層は、前記第２の導電層上に位置する表示装置。
3. 複数の行と複数の列を有するマトリクス状に配置された複数の画素と、
   第１の信号線と、
   第２の信号線と、
   走査線と、
   絶縁層と、
   を有し、
   前記第１の信号線は、前記絶縁層を間に挟んで、前記第２の信号線と重畳する領域を有し、
   前記複数の画素のそれぞれは、第１のトランジスタと、第２のトランジスタと、を有し、
   前記第１の信号線は、第１の画素を含む一列に属する画素のそれぞれにおいて、前記第１のトランジスタのソース及びドレインの一方として機能し、
   前記第１の画素において、前記第１のトランジスタは、第１の半導体層と、第１の導電層と、前記第１の半導体層上のゲート絶縁層と、を有し、
   前記第１の導電層は、前記第１のトランジスタのソース及びドレインの他方として機能し、
   前記第１の半導体層は、前記絶縁層が有する第１開口における側壁と接する領域と、前記第１の信号線の上面と接する領域と、前記第１の導電層の上面と接し、かつ、前記第１開口と平面視において重畳する領域と、を有し、
   前記走査線は、前記ゲート絶縁層を間に挟んで前記第１の半導体層と重畳する領域を有し、
   前記走査線は、前記第１のトランジスタのゲートとして機能し、
   前記第２の信号線は、前記第１の画素を含む一行に属する画素のそれぞれにおいて、前記第２のトランジスタのソース及びドレインの一方として機能し、
   前記絶縁層は、前記第２の信号線及び前記第１の導電層上に位置し、
   前記第１の信号線は、前記絶縁層上に位置する表示装置。
4. 請求項３において、
   前記第１の画素における前記第２のトランジスタは、第２の導電層と、第２の半導体層と、を有し、
   前記第２の導電層は、前記第２のトランジスタのソース及びドレインの他方として機能し、
   前記第２の半導体層は、前記絶縁層が有する第２開口における側壁と接する領域と、前記第２の導電層の上面と接する領域と、前記第２の信号線の上面と接し、かつ、前記第２開口と平面視において重畳する領域と、を有し、
   前記第２の導電層は、前記絶縁層上に位置する表示装置。
5. 請求項１または請求項３において、
   前記第１の導電層と、前記第２の信号線とは、同じ材料を用いて構成される表示装置。
6. 請求項２または請求項４において、
   前記第１の導電層と、前記第２の信号線とは、同じ材料を用いて構成され、
   前記第２の導電層と、前記第１の信号線とは、同じ材料を用いて構成される表示装置。
7. 請求項１乃至請求項４のいずれか一において、
   前記複数の画素のそれぞれにおいて、前記第２のトランジスタのゲートと、前記第１のトランジスタのソース及びドレインの一方は、電気的に接続される表示装置。
8. ｍ行ｎ列に配置された複数の画素（ｍは２以上の整数、ｎは２以上の整数）と、
   ｍ本の走査線と、
   ｎ本の信号線と、
   ｍ本の電流供給線と、
   絶縁層と、を有し、
   前記ｎ本の信号線のそれぞれは、前記絶縁層を間に挟んで前記ｍ本の電流供給線のそれぞれと重畳する領域を有し、
   前記複数の画素のそれぞれは、第１のトランジスタと、第２のトランジスタと、を有し、
   第ｈの走査線（ｈは１以上ｍ以下の整数）は、第ｈ行の画素のそれぞれが有する前記第１のトランジスタのゲートとして機能し、
   第ｋの信号線（ｋは１以上ｎ以下の整数）は、第ｋ列の画素のそれぞれが有する前記第１のトランジスタのソース及びドレインの一方として機能し、
   第ｈの電流供給線（ｈは１以上ｍ以下の整数）は、前記第ｈ行の画素のそれぞれが有する前記第２のトランジスタのソース及びドレインの一方として機能し、
   前記第ｋ列の画素のそれぞれにおいて、前記第１のトランジスタは第１の半導体層を有し、前記第１の半導体層は、前記絶縁層が有する開口における側壁と接する第１領域と、前記第ｋの信号線の上面と接する第２領域と、を有する表示装置。
9. 請求項８において、
   前記第ｈの電流供給線と、前記第ｈの走査線とは、概略平行に配置される領域を有し、
   前記第ｈの電流供給線と前記第ｈの走査線の間のスペースの幅は、前記第ｈの電流供給線の配線幅よりも狭い領域を有する表示装置。
10. 請求項８において、
    前記ｈが３以上ｍ以下の場合において、
    第（ｈ－１）の電流供給線と、前記第ｈの走査線とは、概略平行に配置される領域を有し、
    前記第（ｈ－１）の電流供給線と前記第ｈの走査線の間のスペースの幅は、前記第（ｈ－１）の電流供給線の配線幅よりも狭い領域を有する表示装置。
11. 請求項８乃至請求項１０のいずれか一において、
    前記ｎ本の信号線のそれぞれにおいて、前記ｍ本の電流供給線のそれぞれと重畳する領域は、前記絶縁層の上方に位置する表示装置。
12. 請求項８乃至請求項１０のいずれか一において、
    前記ｎ本の信号線のそれぞれにおいて、前記ｍ本の電流供給線のそれぞれと重畳する領域は、前記絶縁層の下方に位置する表示装置。

Images