JP2024017063A - wiring board - Google Patents
wiring board Download PDFInfo
- Publication number
- JP2024017063A JP2024017063A JP2022119452A JP2022119452A JP2024017063A JP 2024017063 A JP2024017063 A JP 2024017063A JP 2022119452 A JP2022119452 A JP 2022119452A JP 2022119452 A JP2022119452 A JP 2022119452A JP 2024017063 A JP2024017063 A JP 2024017063A
- Authority
- JP
- Japan
- Prior art keywords
- conductors
- conductor
- land
- pair
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 331
- 239000010410 layer Substances 0.000 description 65
- 239000011347 resin Substances 0.000 description 14
- 229920005989 resin Polymers 0.000 description 14
- 239000012792 core layer Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 9
- 239000012779 reinforcing material Substances 0.000 description 6
- VTYYLEPIZMXCLO-UHFFFAOYSA-L Calcium carbonate Chemical compound [Ca+2].[O-]C([O-])=O VTYYLEPIZMXCLO-UHFFFAOYSA-L 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- TZCXTZWJZNENPQ-UHFFFAOYSA-L barium sulfate Chemical compound [Ba+2].[O-]S([O-])(=O)=O TZCXTZWJZNENPQ-UHFFFAOYSA-L 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000004745 nonwoven fabric Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 239000004760 aramid Substances 0.000 description 2
- 229920006231 aramid fiber Polymers 0.000 description 2
- 229920003235 aromatic polyamide Polymers 0.000 description 2
- 229910000019 calcium carbonate Inorganic materials 0.000 description 2
- 239000004927 clay Substances 0.000 description 2
- 229910052570 clay Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229920001955 polyphenylene ether Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000454 talc Substances 0.000 description 2
- 229910052623 talc Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、配線基板およびそれを用いた実装構造体に関する。 The present invention relates to a wiring board and a mounting structure using the same.
従来の配線基板において、ビルドアップ用絶縁層の層間を電気的に接続するために、複数のビアホール導体が積層されることがある。このように、複数のビアホール導体が積層される場合、積層される数が多くなるほどビアホール導体の積層部分に加わる応力が大きくなる。そのため、特許文献1に記載のように、複数のビアホール導体の途中で積層させる位置をずらして、加わる応力の緩和を図る場合がある。
In conventional wiring boards, a plurality of via hole conductors are sometimes stacked to electrically connect layers of build-up insulating layers. In this manner, when a plurality of via hole conductors are stacked, the stress applied to the stacked portion of the via hole conductors increases as the number of via hole conductors increases. Therefore, as described in
しかし、差動ペア導体が互いに隣接して位置している場合、積層されたビアホール導体をずらすためのビアランド部分で、差動ペア導体同士の静電容量が増大する。そのため、差動ペア導体間におけるノイズの相互混入による誤作動の可能性が高くなる。 However, when the differential pair conductors are located adjacent to each other, the capacitance between the differential pair conductors increases in a via land portion for shifting the laminated via hole conductors. Therefore, the possibility of malfunction due to mutual mixing of noise between the differential pair conductors increases.
本開示の課題は、差動ペア導体同士の静電容量の増大が低減され、差動ペア導体間におけるノイズの相互混入が低減され電気信頼性の高い配線基板を提供することである。 An object of the present disclosure is to provide a wiring board with high electrical reliability, in which increase in capacitance between differential pair conductors is reduced and mutual mixing of noise between differential pair conductors is reduced.
本開示に係る配線基板は、(1)互いに積層されており複数のビアホールを有する複数の絶縁層と、絶縁層の表面およびビアホールに位置する複数の配線導体とを有する積層部を有する。配線導体は、互いに隣接して延在する第1ペア導体および第2ペア導体を含む。第1ペア導体および第2ペア導体は、それぞれ2つの線路導体を含む。線路導体は、絶縁層の表面に位置する複数のランド導体、およびビアホールに位置しておりランド導体と接続する複数のビアホール導体を有する。第1ペア導体は、ビアホール導体のうち複数の第1ビアホール導体、ならびにランド導体のうち第1ランド導体および第2ランド導体を含む。第2ペア導体は、ビアホール導体のうち複数の第2ビアホール導体、ならびにランド導体のうち第3ランド導体および第4ランド導体を含む。第1ランド導体は、平面透視で互いに重なるように位置する第1ビアホール導体同士を接続し、第2ランド導体は、第1ランド導体よりも第1方向に長い形状を有し、平面透視で第1方向に沿って互いに離間して位置する第1ビアホール導体同士を接続している。第3ランド導体は、平面透視で互いに重なるように位置する第2ビアホール導体同士を接続し、第4ランド導体は、第3ランド導体よりも第1方向に長い形状を有し、平面透視で第1方向に沿って互いに離間して位置する第2ビアホール導体同士を接続している。第2ランド導体と第4ランド導体とは、複数の絶縁層の異なる層間に位置している。 The wiring board according to the present disclosure has (1) a laminated portion including a plurality of insulating layers stacked on each other and having a plurality of via holes, and a plurality of wiring conductors located on the surface of the insulating layer and in the via holes. The wiring conductor includes a first pair of conductors and a second pair of conductors that extend adjacent to each other. The first pair of conductors and the second pair of conductors each include two line conductors. The line conductor has a plurality of land conductors located on the surface of the insulating layer and a plurality of via hole conductors located in the via holes and connected to the land conductors. The first pair of conductors includes a plurality of first via hole conductors among the via hole conductors, and a first land conductor and a second land conductor among the land conductors. The second pair of conductors includes a plurality of second via hole conductors among the via hole conductors, and a third land conductor and a fourth land conductor among the land conductors. The first land conductor connects the first via hole conductors that are located so as to overlap each other when seen in plan view, and the second land conductor has a shape longer in the first direction than the first land conductor, and the second land conductor has a shape that is longer in the first direction than the first land conductor. The first via hole conductors located apart from each other along one direction are connected to each other. The third land conductor connects the second via hole conductors that are located so as to overlap each other when viewed in plan view, and the fourth land conductor has a shape that is longer in the first direction than the third land conductor, and The second via hole conductors located apart from each other along one direction are connected to each other. The second land conductor and the fourth land conductor are located between different layers of the plurality of insulating layers.
(2)上記(1)に記載の配線基板において、第1ペア導体と第2ペア導体とは、2つの線路導体が各々有するビアホール導体の並ぶ方向に沿う方向に互いに隣接している。
(3)上記(1)または(2)に記載の配線基板において、第1ペア導体と第2ペア導体とは、2つの線路導体が各々有するビアホール導体の並ぶ方向と交差する方向に互いに隣接している。
(4)上記(1)~(3)のいずれかに記載の配線基板において、互いに隣接して位置している、第1ペア導体の第2ランド導体および第2ペア導体の第4ランド導体において、第2ランド導体は、第4ランド導体が位置している絶縁層の1つ上の絶縁層または1つ下の絶縁層に位置している。
(5)上記(1)~(4)のいずれかに記載の配線基板において、平面透視で互いに重なるように位置するビアホール導体の積層数は、2層以上5層以下である。
(6)上記(1)~(5)のいずれかに記載の配線基板において、第1ペア導体および第2ペア導体は、信号用導体である。
(2) In the wiring board according to (1) above, the first pair of conductors and the second pair of conductors are adjacent to each other in a direction along the direction in which the via hole conductors each of the two line conductors have are lined up.
(3) In the wiring board according to (1) or (2) above, the first pair of conductors and the second pair of conductors are adjacent to each other in a direction intersecting the direction in which the via hole conductors of the two line conductors are arranged. ing.
(4) In the wiring board according to any one of (1) to (3) above, in the second land conductor of the first pair conductor and the fourth land conductor of the second pair conductor, which are located adjacent to each other. , the second land conductor is located in an insulating layer one above or one insulating layer below the insulating layer where the fourth land conductor is located.
(5) In the wiring board according to any one of (1) to (4) above, the number of laminated layers of via hole conductors positioned so as to overlap each other in plan view is 2 or more and 5 or less.
(6) In the wiring board according to any one of (1) to (5) above, the first pair of conductors and the second pair of conductors are signal conductors.
本開示に係る実装構造体は、(7)上記(1)~(6)のいずれかに記載の配線基板と、配線基板の実装領域に位置する電子部品とを有する。 A mounting structure according to the present disclosure includes (7) the wiring board according to any one of (1) to (6) above, and an electronic component located in the mounting area of the wiring board.
本開示に係る配線基板は、上記のような構成を有することによって、差動ペア導体同士の静電容量の増大が抑制され、差動ペア導体間におけるノイズの相互混入による誤作動の危険性を低くすることができる。 By having the above configuration, the wiring board according to the present disclosure suppresses an increase in capacitance between the differential pair conductors, and reduces the risk of malfunction due to mutual mixing of noise between the differential pair conductors. It can be lowered.
本開示の一実施形態に係る配線基板を、図1および2に基づいて説明する。図1は、本開示の一実施形態に係る配線基板1に、電子部品8を実装した実装構造体10を説明するための説明図である。一実施形態に係る配線基板1は、コア層2、積層部5およびソルダーレジスト6を含む。
A wiring board according to an embodiment of the present disclosure will be described based on FIGS. 1 and 2. FIG. 1 is an explanatory diagram for explaining a
コア層2は、絶縁性を有する素材であれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド-トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの樹脂が挙げられる。これらの樹脂は2種以上を混合して用いてもよい。コア層2の厚みは特に限定されず、例えば100μm以上800μm以下である。
The
コア層2には、補強材が含まれていてもよい。補強材としては、例えば、ガラス繊維、ガラス不織布、アラミド不織布、アラミド繊維、ポリエステル繊維などの絶縁性布材が挙げられる。補強材は2種以上を併用してもよい。さらに、コア層2には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機絶縁性フィラーが分散されていてもよい。
The
コア層2には、コア層2の上下面を電気的に接続するために、スルーホール導体が位置している。スルーホール導体は、コア層2の上面から下面まで貫通するスルーホール内に位置している。スルーホール導体は、例えば、銅めっきなどの金属めっきなどで形成されている。スルーホール導体は、コア層2の両面に位置する配線導体4に接続されている。スルーホール導体は、スルーホールの内壁面のみに位置していてもよく、スルーホール内に充填されていてもよい。
A through-hole conductor is located in the
コア層2の上面および下面には、積層部5が位置している。積層部5は、絶縁層3と配線導体4とが積層された構造を有する。絶縁層3は、コア層2と同様、絶縁性を有する素材であれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド-トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの樹脂が挙げられる。これらの樹脂は2種以上を混合して用いてもよい。絶縁層3は、それぞれ同じ樹脂であってもよく、異なる樹脂であってもよい。絶縁層3とコア層2とは、同じ樹脂であってもよく、異なる樹脂であってもよい。
Laminated
絶縁層3には、補強材が含まれていてもよい。補強材としては、例えば、ガラス繊維、ガラス不織布、アラミド不織布、アラミド繊維、ポリエステル繊維などの絶縁性布材が挙げられる。補強材は2種以上を併用してもよい。さらに、絶縁層3には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機絶縁性フィラーが、分散されていてもよい。絶縁層3の厚みは特に限定されず、例えば10μm以上50μm以下である。絶縁層3は、それぞれ同じ厚みを有していてもよく、異なる厚みを有していてもよい。
The
配線導体4は、金属などの導体であれば限定されない。具体的には、配線導体4は、銅箔などの金属箔、銅めっきなどの金属めっきなどで形成されている。配線導体4の厚みは特に限定されず、例えば5μm以上25μm以下である。
The
図1に示すように、積層部5の表面には、ソルダーレジスト6が位置していてもよい。ソルダーレジスト6は樹脂で形成されており、樹脂としては、例えばアクリル変性エポキシ樹脂などが挙げられる。ソルダーレジスト6には、配線導体4と電子部品8の電極とを半田7を介して電気的に接続するために、開口が設けられている。電子部品8としては、例えば、半導体集積回路素子、オプトエレクトロニクス素子などが挙げられる。
As shown in FIG. 1, a solder resist 6 may be located on the surface of the
一実施形態に係る配線基板1において、配線導体4の少なくとも一部は、図2に示すように、互いに隣接して延在する第1ペア導体411および第2ペア導体412を含んでいる。図2は、図1に示す領域Xにおいて、ランド導体4aおよびビアホール導体4bの配置に関する一実施形態を模式的に示した説明図である。図2では、絶縁層3は省略している。第1ペア導体411および第2ペア導体412は、例えば、信号用導体である。
In the
第1ペア導体411および第2ペア導体412は、それぞれ2つの線路導体4’を含む。線路導体4’は、互いに隣接して位置しており、例えば二つの線路導体4’で差動線路として機能する。線路導体4’は、絶縁層3の表面に位置する複数のランド導体4a、および絶縁層3の上面から下面まで貫通するビアホールに位置しておりランド導体4aと接続する複数のビアホール導体4bを有する。ビアホール導体4bは、ビアホール内に充填されていてもよく、ビアホールの内壁面のみに位置していてもよい。
The
第1ペア導体411は、ビアホール導体4bのうち複数の第1ビアホール導体4b1、ならびにランド導体4aのうち第1ランド導体4a1および第2ランド導体4a2を含む。第1ランド導体4a1は、平面透視で互いに重なるように位置する第1ビアホール導体4b1同士を接続している。第1ランド導体4a1の形状は、第1ビアホール導体4b1と接続し得る形状であれば限定されない。第1ランド導体4a1は、例えば、円形状、四角形状(正方形状)などの多角形状などを有する。第1ランド導体4a1は、それぞれ同じ形状であってもよく、異なる形状であってもよく、同じ大きさであってもよく、異なる大きさであってもよい。
The
平面透視で互いに重なるように位置する第1ビアホール導体4b1の積層数は、例えば、2層以上5層以下であってもよい。このような積層数であると、ビアホール導体4bの配置領域を低減できるとともに、ランド導体4aとビアホール導体4bとの接続部に加わる応力を効率よく緩和することができる。
The number of stacked layers of the first via hole conductors 4b1 positioned so as to overlap each other in plan view may be, for example, 2 or more and 5 or less. With such a number of laminated layers, it is possible to reduce the area in which the via
第2ランド導体4a2は、第1ランド導体4a1よりも第1方向D1に長い形状を有し、平面透視で第1方向D1に沿って互いに離間して位置する第1ビアホール導体4b1同士を接続している。つまり、第2ランド導体4a2の第1方向D1の寸法は、第1ランド導体4a1の第1方向D1の寸法よりも大きい。第1方向D1とは、絶縁層3の表面に沿った任意の一方向を意味する。言い換えれば、第1方向D1は、互いに一層異なる位置にあり、上面透視で離間して位置するビアホール導体の重心点同士を結ぶ仮想線の延在方向ともいえる。第2ランド導体4a2の形状は、第2ランド導体4a2の上面側および下面側に位置する第1ビアホール導体4b1同士を、互いに離間した位置で接続し得る形状であれば限定されない。第2ランド導体4a2の形状としては、例えば、長円形状や長方形状などのような長径(長辺)と短径(短辺)とを有する形状が挙げられる。第2ランド導体4a2は、長径(長辺)が第1方向と平行となるように位置している。第2ランド導体4a2は、それぞれ同じ形状であってもよく、異なる形状であってもよく、同じ大きさであってもよく、異なる大きさであってもよい。第2ランド導体4a2の第1方向D1に垂直な方向の寸法と、第1ランド導体4a1の第1方向D1に垂直な方向の寸法と、の大小関係は問わない。
The second land conductor 4a2 has a longer shape in the first direction D1 than the first land conductor 4a1, and connects the first via hole conductors 4b1 that are spaced apart from each other along the first direction D1 in plan view. ing. That is, the dimension of the second land conductor 4a2 in the first direction D1 is larger than the dimension of the first land conductor 4a1 in the first direction D1. The first direction D1 means any one direction along the surface of the insulating
第2ペア導体412は、ビアホール導体4bのうち複数の第2ビアホール導体4b2、ならびにランド導体4aのうち第3ランド導体4a3および第4ランド導体4a4を含む。第3ランド導体4a3は、平面透視で互いに重なるように位置する第2ビアホール導体4b2同士を接続している。第3ランド導体4a3の形状は、第2ビアホール導体4b2と接続し得る形状であれば限定されない。第3ランド導体4a3の形状は、第1ランド導体4a1と同様、例えば、円形状、四角形状(正方形状)などの多角形状などを有する。第3ランド導体4a3は、それぞれ同じ形状であってもよく、異なる形状であってもよく、同じ大きさであってもよく、異なる大きさであってもよい。
The
平面透視で互いに重なるように位置する第2ビアホール導体4b2の積層数は、第1ビアホール導体4b1の積層数と同様、例えば、2層以上5層以下であってもよい。このような積層数であると、ビアホール導体4bの配置領域を低減できるとともに、ランド導体4aとビアホール導体4bとの接続部に加わる応力を効率よく緩和することができる。
The number of laminated layers of the second via hole conductors 4b2, which are positioned so as to overlap each other in plan view, may be, for example, 2 or more and 5 or less, similar to the number of laminated layers of the first via hole conductors 4b1. With such a number of laminated layers, it is possible to reduce the area in which the via
第4ランド導体4a4は、第3ランド導体4a3よりも第1方向D1に長い形状を有し、平面透視で第1方向D1に沿って互いに離間して位置する第2ビアホール導体4b2同士を接続している。つまり、第4ランド導体4a4の第1方向D1の寸法は、第3ランド導体4a3の第1方向D1の寸法よりも大きい。第1方向D1については、上述の通りである。第4ランド導体4a4の形状は、第4ランド導体4a4の上面側および下面側に位置する第2ビアホール導体4b2同士を、互いに離間した位置で接続し得る形状であれば限定されない。第4ランド導体4a4の形状としては、例えば、長円形状や長方形状などのような長径(長辺)と短径(短辺)とを有する形状が挙げられる。第4ランド導体4a4は、長径(長辺)が第1方向D1とほぼ平行となるように位置している。第4ランド導体4a4は、それぞれ同じ形状であってもよく、異なる形状であってもよく、同じ大きさであってもよく、異なる大きさであってもよい。第4ランド導体4a4の第1方向D1に垂直な方向の寸法と、第3ランド導体4a3の第1方向D1に垂直な方向の寸法と、の大小関係は問わない。 The fourth land conductor 4a4 has a longer shape in the first direction D1 than the third land conductor 4a3, and connects the second via hole conductors 4b2 that are spaced apart from each other along the first direction D1 in plan view. ing. That is, the dimension of the fourth land conductor four a4 in the first direction D1 is larger than the dimension of the third land conductor four a3 in the first direction D1. The first direction D1 is as described above. The shape of the fourth land conductor four a4 is not limited as long as it can connect the second via hole conductors four b2 located on the upper surface side and the lower surface side of the fourth land conductor four a4 at positions separated from each other. Examples of the shape of the fourth land conductor 4a4 include a shape having a major axis (long side) and a minor axis (short side), such as an elliptical shape or a rectangular shape. The fourth land conductor 4a4 is located so that its major axis (long side) is substantially parallel to the first direction D1. The fourth land conductors 4a4 may each have the same shape, may have different shapes, may have the same size, or may have different sizes. The size relationship between the dimension of the fourth land conductor 4a4 in the direction perpendicular to the first direction D1 and the dimension of the third land conductor 4a3 in the direction perpendicular to the first direction D1 does not matter.
一実施形態に係る配線基板1において、第2ランド導体4a2と第4ランド導体4a4とは、複数の絶縁層3の異なる層間に位置している。すなわち、第2ランド導体4a2と第4ランド導体4a4とは、同じ絶縁層3上に位置していない。このような構成を有することによって、第1ペア導体411および第2ペア導体412間の静電容量が低減される。その結果、差動線路間におけるノイズの相互混入による誤作動の危険性を低くすることができる。
In the
第2ランド導体4a2と第4ランド導体4a4とは、複数の絶縁層3の異なる層間に位置していれば、その差は限定されない。第2ランド導体4a2は、例えば、第4ランド導体4a4が位置している絶縁層3の1つ上の絶縁層3または1つ下の絶縁層3に位置していてもよい。図2では、第2ランド導体4a2は、第4ランド導体4a4が位置している絶縁層3の1つ下の絶縁層3に位置している。図2では、上記のように絶縁層3は省略している。
The difference between the second land conductor 4a2 and the fourth land conductor 4a4 is not limited as long as they are located between different layers of the plurality of insulating
あるいは、図3に示すように、第2ランド導体4a2は、第4ランド導体4a4が位置している絶縁層3の3つ下の絶縁層3に位置していてもよい。すなわち、第2ランド導体4a2は、例えば、第4ランド導体4a4が位置している絶縁層3の1~3つ上の絶縁層3または1~3つ下の絶縁層3に位置していてもよい。図3は、図1に示す領域Xにおいて、ランド導体4aおよびビアホール導体4bの配置に関する他の実施形態を模式的に示した説明図である。図3では、絶縁層3は省略している。
Alternatively, as shown in FIG. 3, the second land conductor 4a2 may be located in the insulating
第2ランド導体4a2は、第4ランド導体4a4が位置している絶縁層3の1~3つ上の絶縁層3または1~3つ下の絶縁層3に位置していることによって、第1ペア導体411および第2ペア導体412間の静電容量がより低減される。特に、第2ランド導体4a2は、第4ランド導体4a4が位置している絶縁層3の1~3つ上の絶縁層3または1~3つ下の絶縁層3に位置していることによって、静電容量の増大に対して優れた抑制効果が発揮される。
The second land conductor 4a2 is located in the insulating
図2および図3では、第1ペア導体411と第2ペア導体412とは、2つの線路導体4’が各々有するビアホール導体4bの並ぶ方向に沿う方向に互いに隣接している。すなわち、図2および図3では、第2ランド導体4a2の長径および第4ランド導体4a4の長径が、それぞれ第1ペア導体411および第2ペア導体412の線状の線路導体4’に沿う方向に位置している。図2および図3において「第1方向D1」は、第1ペア導体411および第2ペア導体412の線状の線路導体4’に沿う方向である。第1ペア導体411と第2ペア導体412とが、2つの線路が各々有するビアホール導体4bの並ぶ方向に沿う方向に互いに隣接していることによって、2つの線路を伝搬する信号の位相差の整合が容易となる。
In FIGS. 2 and 3, the
図4および図5に示すように、第1ペア導体411と第2ペア導体412とは、2つの線路導体4’が各々有するビアホール導体4bの並ぶ方向と交差する方向に互いに隣接していてもよい。すなわち、図4および図5では、第2ランド導体4a2の長径および第4ランド導体4a4の長径が、それぞれ第1ペア導体411および第2ペア導体412と交差する方向に位置していてもよい。図4および図5において「第1方向D1」は、第1ペア導体411および第2ペア導体412と交差する方向である。図4および5は、図1に示す領域Xにおいて、ランド導体4aおよびビアホール導体4bの配置に関するさらに他の実施形態を模式的に示した説明図である。
As shown in FIGS. 4 and 5, the
図4では、第2ランド導体4a2は、第4ランド導体4a4が位置している絶縁層3の1つ下の絶縁層3に位置している。図5では、第2ランド導体4a2は、第4ランド導体4a4が位置している絶縁層3の3つ下の絶縁層3に位置している。図4および5では、絶縁層3は省略している。第1ペア導体411と第2ペア導体412とが、2つの線路が各々有するビアホール導体4bの並ぶ方向と交差する方向に互いに隣接していることによって、第1ペア導体411および第2ペア導体412を、より密に配置することができる。
In FIG. 4, the second land conductor 4a2 is located in the insulating
本開示に係る実装構造体は、一実施形態に係る配線基板1と、配線基板1の表面に位置する電子部品8とを含む。ソルダーレジスト6の開口内の配線導体4(パッド)と電子部品8の電極とが、半田7を介して接続されている。電子部品8としては、上記のように、半導体集積回路素子、オプトエレクトロニクス素子などが挙げられる。配線基板1の両面に電子部品8が位置していてもよく、一方の表面には電子部品8が位置し、他方の表面には、例えばマザーボードなどが位置していてもよい。
A mounting structure according to the present disclosure includes a
本開示に係る配線基板は、上述の実施形態に限定されない。上述の配線基板1において積層部5には、6層の配線導体4が積層されている。しかし、配線導体4の積層数は6層より少なくともよく6層より多くてもよい。さらに配線導体4の積層数によっては、1つの線路導体4’に設けられる第2ランド導体4a2および第4ランド導体4a4が2つ以上であってもよい。
The wiring board according to the present disclosure is not limited to the above-described embodiments. In the above-described
具体的には、図2では、第1ペア導体411を構成している1つの線路導体4’には、ランド導体4aのうち下から3層目に第2ランド導体4a2が設けられている。配線導体4の積層数がさらに多い場合、例えば、ランド導体4aのうち下から6層目などに第2ランド導体4a2が、さらに設けられていてもよい。すなわち、配線導体4の積層数が多い場合、例えば2~5層おきに第2ランド導体4a2を複数設けてもよい。第4ランド導体4a4についても同様である。
Specifically, in FIG. 2, one line conductor 4' constituting the
1 配線基板
2 コア層
3 絶縁層
4 配線導体
411 第1ペア導体
412 第2ペア導体
4’ 線路導体
4a ランド導体
4a1 第1ランド導体
4a2 第2ランド導体
4a3 第3ランド導体
4a4 第4ランド導体
4b ビアホール導体
4b1 第1ビアホール導体
4b2 第2ビアホール導体
5 積層部
6 ソルダーレジスト
7 半田
8 電子部品
10 実装構造体
1
Claims (7)
前記配線導体は、互いに隣接して延在する第1ペア導体および第2ペア導体を含み、
前記第1ペア導体および前記第2ペア導体は、それぞれ2つの線路導体を含み、
該線路導体は、前記絶縁層の表面に位置する複数のランド導体、および前記ビアホールに位置しており前記ランド導体と接続する複数のビアホール導体を有しており、
前記第1ペア導体は、前記ビアホール導体のうち複数の第1ビアホール導体、ならびに前記ランド導体のうち第1ランド導体および第2ランド導体を含み、
前記第2ペア導体は、前記ビアホール導体のうち複数の第2ビアホール導体、ならびに前記ランド導体のうち第3ランド導体および第4ランド導体を含み、
前記第1ランド導体は、平面透視で互いに重なるように位置する前記第1ビアホール導体同士を接続し、
前記第2ランド導体は、前記第1ランド導体よりも第1方向に長い形状を有し、平面透視で前記第1方向に沿って互いに離間して位置する前記第1ビアホール導体同士を接続し、
前記第3ランド導体は、平面透視で互いに重なるように位置する前記第2ビアホール導体同士を接続し、
前記第4ランド導体は、前記第3ランド導体よりも第1方向に長い形状を有し、平面透視で前記第1方向に沿って互いに離間して位置する前記第2ビアホール導体同士を接続し、
前記第2ランド導体と前記第4ランド導体とは、複数の前記絶縁層の異なる層間に位置している、
配線基板。 A laminated portion having a plurality of insulating layers stacked on each other and having a plurality of via holes, and a plurality of wiring conductors located on the surface of the insulating layers and in the via holes,
The wiring conductor includes a first pair conductor and a second pair conductor extending adjacent to each other,
The first pair of conductors and the second pair of conductors each include two line conductors,
The line conductor has a plurality of land conductors located on the surface of the insulating layer, and a plurality of via hole conductors located in the via hole and connected to the land conductor,
The first pair of conductors includes a plurality of first via hole conductors among the via hole conductors, and a first land conductor and a second land conductor among the land conductors,
The second pair of conductors includes a plurality of second via hole conductors among the via hole conductors, and a third land conductor and a fourth land conductor among the land conductors,
The first land conductor connects the first via hole conductors that are positioned so as to overlap each other in plan view,
The second land conductor has a longer shape in the first direction than the first land conductor, and connects the first via hole conductors located apart from each other along the first direction in plan view,
The third land conductor connects the second via hole conductors that are positioned so as to overlap each other in plan view,
The fourth land conductor has a longer shape in the first direction than the third land conductor, and connects the second via hole conductors located apart from each other along the first direction in plan view,
The second land conductor and the fourth land conductor are located between different layers of the plurality of insulating layers,
wiring board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022119452A JP2024017063A (en) | 2022-07-27 | 2022-07-27 | wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022119452A JP2024017063A (en) | 2022-07-27 | 2022-07-27 | wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024017063A true JP2024017063A (en) | 2024-02-08 |
Family
ID=89807028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022119452A Pending JP2024017063A (en) | 2022-07-27 | 2022-07-27 | wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2024017063A (en) |
-
2022
- 2022-07-27 JP JP2022119452A patent/JP2024017063A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008218931A (en) | Multilayer printed wiring board and its manufacturing method | |
CN112885811A (en) | Vertical interconnection structure of multilayer substrate | |
JPH11177247A (en) | Wiring board | |
JP2007520888A (en) | Method for increasing routing density for circuit boards and such circuit boards | |
JP2007116010A (en) | Circuit board | |
JP2006086293A (en) | Printed wiring board and method for designing ground pattern thereof | |
JP2024017063A (en) | wiring board | |
JP7352490B2 (en) | wiring board | |
JP4793156B2 (en) | Build-up printed wiring board | |
JP6096640B2 (en) | Wiring board | |
JP7433065B2 (en) | wiring board | |
JP2020013917A (en) | Wiring board | |
JP7379140B2 (en) | wiring board | |
JP3950681B2 (en) | Transmission line board | |
JP7352328B2 (en) | Wiring board and electronic component mounting structure using the same | |
WO2023190310A1 (en) | Wiring board and mounting structure | |
JP7465823B2 (en) | Wiring Board | |
JP2016122790A (en) | Multilayer wiring board | |
JP7431865B2 (en) | wiring board | |
JP7449743B2 (en) | wiring board | |
KR20070071358A (en) | Multi layers printed circuit board and the method for producing the same | |
JP2022131672A (en) | wiring board | |
JP2023175319A (en) | wiring board | |
US20230217581A1 (en) | Wiring board | |
WO2023100894A1 (en) | Wiring board |