JP2024011944A - 電子回路及び計算機 - Google Patents

Abstract

【課題】特性を向上可能な電子回路及び計算機を提供する。【解決手段】実施形態によれば、電子回路は、帯域通過フィルタと、少なくとも１つの第１回路を含む。前記帯域通過フィルタは、複数のフィルタ共振器を含む。前記複数のフィルタ共振器に含まれる隣り合う２つは、互いに結合可能である。前記第１回路は、第１量子ビット及び第１読み出し共振器を含む。前記第１読み出し共振器は、前記第１量子ビット、及び、前記複数のフィルタ共振器の１つと結合可能である。前記帯域通過フィルタの通過帯域は、第１通過帯及び第２通過帯を含む。第１通過帯の第１リップルの大きさは、前記第２通過帯の第２リップルの大きさの１／１０以下である。【選択図】図１

Description

本発明の実施形態は、電子回路及び計算機に関する。

例えば、量子ビットを含む電子回路が計算機に応用される。電子回路において、特性の向上が望まれる。

E.Jeffrey et al., Phys. Rev. Lett., 112, 190504 (2014).

本発明の実施形態は、特性を向上可能な電子回路及び計算機を提供する。

本発明の実施形態によれば、電子回路は、帯域通過フィルタと、少なくとも１つの第１回路を含む。前記帯域通過フィルタは、複数のフィルタ共振器を含む。前記複数のフィルタ共振器に含まれる隣り合う２つは、互いに結合可能である。前記第１回路は、第１量子ビット及び第１読み出し共振器を含む。前記第１読み出し共振器は、前記第１量子ビット、及び、前記複数のフィルタ共振器の１つと結合可能である。前記帯域通過フィルタの通過帯域は、第１通過帯及び第２通過帯を含む。前記第１通過帯の第１リップルの大きさは、前記第２通過帯の第２リップルの大きさの１／１０以下である。

図１は、第１実施形態に係る電子回路を例示する模式図である。 図２（ａ）及び図２（ｂ）は、第１実施形態に係る電子回路の特性を例示するグラフである。 図３は、第１実施形態に係る電子回路の特性を例示するグラフである。 図４は、第１実施形態に係る電子回路の特性を例示するグラフである。 図５は、第１実施形態に係る電子回路の特性を例示するグラフである。 図６（ａ）及び図６（ｂ）は、電子回路の特性を例示するグラフである。 図７（ａ）及び図７（ｂ）は、電子回路の特性を例示するグラフである。 図８（ａ）及び図８（ｂ）は、電子回路の特性を例示するグラフである。 図９（ａ）及び図９（ｂ）は、電子回路の特性を例示するグラフである。 図１０（ａ）及び図１０（ｂ）は、電子回路の特性を例示するグラフである。 図１１は、第１実施形態に係る電子回路を例示する模式図である。 図１２は、第１実施形態に係る電子回路を例示する模式図である。 図１３は、第１実施形態に係る電子回路を例示する模式図である。 図１４は、第１実施形態に係る電子回路を例示する模式図である。 図１５は、電子回路の特性を例示するグラフである。 図１６（ａ）及び図１６（ｂ）は、電子回路の特性を例示するグラフである。 図１７（ａ）及び図１７（ｂ）は、電子回路の特性を例示するグラフである。 図１８（ａ）及び図１８（ｂ）は、電子回路の特性を例示するグラフである。 図１９は、第１実施形態に係る電子回路を例示する模式図である。 図２０は、第１実施形態に係る電子回路を例示する模式図である。 図２１は、第１実施形態に係る電子回路を例示する模式図である。 図２２は、第１実施形態に係る電子回路を例示する模式図である。 図２３は、第１実施形態に係る電子回路を例示する模式図である。 図２４は、第１実施形態に係る電子回路を例示する模式図である。 図２５は、第１実施形態に係る電子回路を例示する模式的平面図である。 図２６（ａ）及び図２６（ｂ）は、第１実施形態に係る電子回路の一部を例示する模式的断面図である。 図２７は、第２実施形態に係る計算機を例示する模式図である。

以下に、本発明の実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１実施形態）
図１は、第１実施形態に係る電子回路を例示する模式図である。
図１に示すように、実施形態に係る電子回路１１０は、帯域通過フィルタ５０、及び、少なくとも１つの第１回路３１を含む。

帯域通過フィルタ５０は、複数のフィルタ共振器５８ｒを含む。複数のフィルタ共振器５８ｒに含まれる隣り合う２つは、互いに結合可能である。複数のフィルタ共振器５８ｒに含まれる隣り合う２つは、例えば、電磁界結合する。電磁界結合は、例えば、電界結合及び磁界結合の少なくともいずれかを含む。電磁界結合は、例えば、容量性結合及び誘導性結合の少なくともいずれかを含んで良い。１つの例において、複数のフィルタ共振器５８ｒに含まれる隣り合う２つは、例えば、容量結合可能である。複数のフィルタ共振器５８ｒの少なくとも２つは、直列に接続される。複数のフィルタ共振器５８ｒの少なくとも２つは、直列に互いに結合する。

複数のフィルタ共振器５８ｒは、例えば、第１フィルタ共振器Ｒ（１）、第２フィルタ共振器Ｒ（２）、第３フィルタ共振器Ｒ（３）、…、及び、第Ｎフィルタ共振器Ｒ（Ｎ）を含む。「Ｎ」は、例えば、４以上の整数である。

第１回路３１は、第１量子ビット１１及び第１読み出し共振器２１を含む。第１読み出し共振器２１は、第１量子ビット１１、及び、複数のフィルタ共振器５８ｒの１つと結合可能である。第１読み出し共振器２１は、第１量子ビット１１と電磁界結合可能である。第１読み出し共振器２１は、複数のフィルタ共振器５８ｒの１つと電磁界結合可能である。

例えば、複数の第１回路３１が設けられても良い。複数の第１回路３１の１つは、複数のフィルタ共振器５８ｒの１つと結合可能である。複数の第１回路３１の別の１つは、複数のフィルタ共振器５８ｒの別の１つと結合可能である。例えば、複数の第１回路３１が、複数のフィルタ共振器５８ｒとそれぞれ結合可能でも良い。

図１に示すように、帯域通過フィルタ５０は、第１部分６１Ｐをさらに含んでも良い。第１部分６１Ｐは、信号が入力されることが可能である、第１部分６１Ｐは、複数のフィルタ共振器５８ｒの１つと結合可能である。この例では、第１部分６１Ｐは、第１フィルタ共振器Ｒ（１）と結合可能である。

図１に示すように、帯域通過フィルタ５０は、第２部分６２Ｐをさらに含んでも良い。第２部分６２Ｐは、上記の信号を出力することが可能である。第２部分６２Ｐは、複数のフィルタ共振器５８ｒの別の１つと結合可能である。この例では、第２部分６２Ｐは、第Ｎフィルタ共振器Ｒ（Ｎ）と結合可能である。

第１部分６１Ｐは、例えば、入力ポートに対応する。第２部分６２Ｐは、例えば、出力ポートに対応する。例えば、入力信号生成器６１（ＳＧ：Signal Generator）が設けられる。第１部分６１Ｐは、入力信号生成器６１からの信号を受信して、複数のフィルタ共振器５８ｒに供給可能である。例えば、出力信号増幅器６２（ＡＭＰ：Amplifier）が設けられる。第２部分６２Ｐは、複数のフィルタ共振器５８ｒの出力信号を出力信号増幅器６２へ出力可能である。

例えば、第１回路３１に含まれる第１量子ビット１１の状態が、第１読み出し共振器２１及び複数のフィルタ共振器５８ｒを介して読み出される。読み出し動作において、入力信号生成器６１からの信号が帯域通過フィルタ５０を通過し、出力信号増幅器６２で増幅される。

読み出し動作において、第１量子ビット１１の複数の状態に関する情報が得られる。第１量子ビット１１の複数の状態は、例えば、第１状態及び第２状態を含む。例えば、第１状態と第２状態との間における信号の位相の差が読み出される。これにより、第１量子ビット１１の状態が判定される。例えば、計算機において、第１状態は、「０」及び「１」の一方に対応する。第２状態は、「０」及び「１」の他方に対応する。

実施形態において、複数のフィルタ共振器５８ｒのそれぞれは、例えば、導波路共振器（ＷＧＲ：wave guide resonator）で良い。帯域通過フィルタ５０は、例えば、パーセルフィルタとして機能する。帯域通過フィルタ５０は、例えば、チェビシェフフィルタで良い。

図２（ａ）及び図２（ｂ）は、第１実施形態に係る電子回路の特性を例示するグラフである。
これらの図の横軸は、周波数ｆｒ１（ＧＨｚ）である。これらの図の縦軸は、信号強度Ｉｎｔ１（ｄＢ）である。

図２（ａ）は、帯域通過フィルタ５０の通過特性５０ｐを例示している。図２（ａ）に示すように、帯域通過フィルタ５０は、通過帯域５０ｐｂと、非通過帯域と、を含む。非通過帯域は、低周波非通過帯域５０ｌｂと高周波非通過帯域５０ｈｂとを含む。通過帯域５０ｐｂは、低周波非通過帯域５０ｌｂと高周波非通過帯域５０ｈｂとの間にある。

通過帯域５０ｐｂにおける信号強度Ｉｎｔ１（例えば通過量）は、低周波非通過帯域５０ｌｂにおける信号強度Ｉｎｔ１よりも高い。通過帯域５０ｐｂにおける信号強度Ｉｎｔ１（例えば通過量）は、高周波非通過帯域５０ｈｂにおける信号強度Ｉｎｔ１よりも高い。

例えば、通過帯域５０ｐｂにおける信号強度Ｉｎｔ１は、低周波非通過帯域５０ｌｂにおける信号強度Ｉｎｔ１の１００倍以上（例えば２０ｄＢ以上の差）である。例えば、通過帯域５０ｐｂにおける信号強度Ｉｎｔ１は、高周波非通過帯域５０ｈｂにおける信号強度Ｉｎｔ１の１００倍以上（例えば２０ｄＢ以上の差）である。

図２（ａ）に示すように、帯域通過フィルタ５０の通過帯域５０ｐｂは、第１通過帯ｗ１及び第２通過帯ｗ２を含む。この例では、第１通過帯ｗ１の周波数は、第２通過帯ｗ２の周波数よりも高い。第１通過帯ｗ１のリップル（第１リップルＲ１）は、第２通過帯ｗ２のリップル（第２リップルＲ２）よりも小さい。第１通過帯ｗ１は、通過特性が実質的に一定の通過帯である。第２通過帯ｗ２は、通過特性が一定でない通過帯である。

このような第１通過帯ｗ１及び第２通過帯ｗ２が設けられることで、例えば、通過帯域５０ｐｂと非通過帯域との間の特性の変化において、高い急峻性が得られる。例えば、非通過帯域における帯域外抑圧量Δ５０をより大きくできる。例えば、より高速の読み出し動作が可能になる。例えば、より低誤差の読み出し動作が可能になる。例えば、非通過帯域に対応して設けられる複数の第１回路３１の数（すなわち、複数の第１量子ビット１１の数）を大きくできる。例えば、より高い密度で複数の第１量子ビット１１を設けることができる。

一般のフィルタ（第１参考例）において、通過帯域５０ｐｂの全領域における信号強度Ｉｎｔ１（例えば通過量）を一定にする設計が適用される。これにより、通過帯域５０ｐｂの全領域で、均一な信号強度Ｉｎｔ１（例えば通過量）で信号を通過させることができる。第１参考例においては、通過帯域５０ｐｂの全領域においてリップルは小さい。第１参考例においては、リップルの大きさが互い異なる第１通過帯ｗ１及び第２通過帯ｗ２が設けられない。このような第１参考例においては、帯域外抑圧量Δ５０を十分に大きくするためには、たくさんの共振器を用いた多段フィルタが必要となる。第１参考例においては、多ビット化時において回路面積が大きくなりすぎる。第１参考例においては、実用的な問題が生じる。

これに対して、実施形態においては、リップルの大きさが互い異なる第１通過帯ｗ１及び第２通過帯ｗ２が設けられる。これにより、第１参考例と比べて、帯域外抑圧量Δ５０をより大きくできることが分かった。これにより、より高速の読み出し動作が可能になる。例えば、複数の第１量子ビット１１の数を大きくできる。例えば、より高い密度で複数の第１量子ビット１１を設けることができる。実施形態によれば、特性を向上可能な電子回路を提供できる。

この例では、通過帯域５０ｐｂは、第３通過帯ｗ３をさらに含む。第１通過帯ｗ１は、第２通過帯ｗ２と第３通過帯ｗ３との間にある。第１リップルＲ１の大きさは、第３通過帯ｗ３のリップル（第３リップルＲ３）よりも小さい。

図２（ｂ）は、第１部分６１Ｐと第２部分６２Ｐとの間の通過特性Ｃｈ１を例示している。この例では、複数の第１回路３１の数は、４である。図２（ｂ）には、４つの第１量子ビット１１の共振周波数１１ｐ、及び、４つの第１読み出し共振器２１の共振周波数２１ｐが例示されている。

第１読み出し共振器２１の共振周波数２１ｐは、第１通過帯ｗ１に含まれる。第１読み出し共振器２１の共振周波数２１ｐは、帯域通過フィルタ５０を低損失で通過できる。複数の共振周波数２１ｐの１つは、周波数幅（線幅２１ｗ）を有する。第１回路３１の数と、線幅２１ｗと、の積の幅は、第１通過帯ｗ１に含まれる。

第１量子ビット１１の共振周波数１１ｐは、帯域通過フィルタ５０の非通過帯域（例えば、低周波非通過帯域５０ｌｂ）に含まれる。第１量子ビット１１の共振周波数１１ｐは、帯域通過フィルタ５０の非通過帯域にある。第１量子ビット１１の共振周波数１１ｐは、帯域通過フィルタ５０を実質的に通過しない。複数の第１量子ビット１１の１つは、周波数幅（線幅１１ｗ）を有する。第１回路３１の数と、線幅１１ｗと、の積の幅は、非通過帯域（例えば、低周波非通過帯域５０ｌｂ）に含まれる。

実施形態によれば、例えば、第１量子ビット１１の減衰を抑えつつ、第１量子ビット１１の状態変化に応じた第１読み出し共振器２１の周波数変化を、適切に測定することが可能になる。

図３は、第１実施形態に係る電子回路の特性を例示するグラフである。
図３は、通過帯域５０ｐｂの特性を例示している。図３の横軸は、周波数ｆｒ１である。図３の縦軸は、信号強度Ｉｎｔ１である。

第１通過帯ｗ１における第１リップルＲ１において、信号強度Ｉｎｔ１の極大値と極小値との差が、第１リップルＲ１の大きさＲｐ１に対応する。第２通過帯ｗ２における第２リップルＲ２において、信号強度Ｉｎｔ１の極大値と極小値との差が、第２リップルＲ２の大きさＲｐ２に対応する。第３通過帯ｗ３における第３リップルＲ３において、信号強度Ｉｎｔ１の極大値と極小値との差が、第３リップルＲ３の大きさＲｐ３に対応する。

実施形態において、例えば、第１リップルＲ１の大きさＲｐ１は、第２リップルＲ２の大きさＲｐ２の１／１０以下である。例えば、第１リップルＲ１の大きさＲｐ１は、第３リップルＲ３の大きさＲｐ３の１／１０以下である。第１リップルＲ１の大きさＲｐ１は、第２リップルＲ２の大きさＲｐ２の１／５以下でも良い。例えば、第１リップルＲ１の大きさＲｐ１は、第３リップルＲ３の大きさＲｐ３の１／５以下でも良い。

図４は、第１実施形態に係る電子回路の特性を例示するグラフである。
図４の横軸は、リップル比ＲＲ１である。リップル比ＲＲ１は、第１リップルＲｐ１の大きさＲｐ１の、第２リップルＲｐ２の大きさＲｐ２に対する比（Ｒｐ１／Ｒｐ２）である。図４の縦軸は、第１読み出し共振器２１の周波数を含む周波数帯（通過帯域５０ｐｂ）における帯域通過フィルタ５０の挿入損失ＩＬである。

図４に示すように、リップル比ＲＲ１が高くなると挿入損失ＩＬが大きくなる。実用的に、挿入損失ＩＬは０．１以下であることが好ましい。実施形態において、リップル比ＲＲ１は、１／１０以下であることが好ましい。リップル比ＲＲ１は、０．０５以下でも良い。より小さい挿入損失ＩＬが得られる。

実施形態においては、リップルが小さい第１通過帯ｗ１と、リップルが大きい第２通過帯ｗ２と、が設けられる。このような特性を有する帯域通過フィルタ５０は、種々の構成を有する第１回路３１に適用できる。例えば、上記の第１参考例の設計思想においては、第１回路３１の設計が異なると、共振器間結合を変更する必要がある。第１参考例においては、帯域通過フィルタ５０の設計の変更が必要である。

これに対して、実施形態においては、リップルが小さい第１通過帯ｗ１が種々の特性の第１回路３１に適用できれば良い。実施形態に係る帯域通過フィルタ５０は、種々の設計の第１回路３１に対応できる。例えば、高い設計効率が得られる。

上記のような帯域通過フィルタ５０の特性は、複数のフィルタ共振器５８ｒにおける結合量（例えば結合係数）を適切に制御することで得られる。

図１に示すように、帯域通過フィルタ５０は、複数の結合係数ｋｘを有する。複数の結合係数ｋｘの１つは、複数のフィルタ共振器５８ｒに含まれる隣り合う２つのフィルタ共振器の結合係数である。例えば、複数の結合係数ｋｘは、第１結合係数ｋ（１）、第２結合係数ｋ（２）、…、及び、第（Ｎ－１）結合係数ｋ（Ｎ－１）を含む。

第１結合係数ｋ（１）は、第１フィルタ共振器Ｒ（１）と第２フィルタ共振器Ｒ（２）との間の結合係数である。第２結合係数ｋ（２）は、第２フィルタ共振器Ｒ（２）と第３フィルタ共振器Ｒ（３）との間の結合係数である。第（Ｎ－１）結合係数ｋ（Ｎ－１）は、第（Ｎ－１）フィルタ共振器Ｒ（Ｎ－１）と第Ｎフィルタ共振器Ｒ（Ｎ）との間の結合係数である。第（ｉ－１）結合係数ｋ（ｉ－１）は、第（ｉ－１）フィルタ共振器Ｒ（ｉ－１）と第ｉフィルタ共振器Ｒ（ｉ）との間の結合係数である。「ｉ」は、１以上Ｎ以下の整数である。

実施形態において、複数のフィルタ共振器５８ｒの数（Ｎ）が偶数である場合、複数の結合係数ｋｘの最小値と、複数の結合係数ｋｘの最大値と、の差は、複数の結合係数ｋｘの平均値の０．１倍以下である。例えば、複数の結合係数ｋｘは、実質的に同じである。このような構成により、上記の、第１通過帯ｗ１、第２通過帯ｗ２及び第３通過帯ｗ３が効果的に得られる。複数のフィルタ共振器５８ｒの数（Ｎ）が奇数である場合の例については後述する。

図１に示すように、帯域通過フィルタ５０は、第１部分外部Ｑｅを有する。第１部分外部Ｑｅは、第１部分６１Ｐと、第１部分６１Ｐと結合可能な複数のフィルタ共振器５８ｒの１つ（この例では、第１フィルタ共振器Ｒ（１））と、の間の外部Ｑである。「外部Ｑ」（外部Ｑ値）は、外部回路とフィルタ共振器との結合度を表す。「外部Ｑ」（外部Ｑ値）は、例えば、共振周波数の、バンド幅に対する比に対応する。

図１に示すように、この例では、帯域通過フィルタ５０は、第２部分外部Ｑｆを有する。第２部分外部Ｑｆは、第２部分６２Ｐと、第２部分６２Ｐと結合可能な複数のフィルタ共振器５８ｒの別の１つ（この例では、第Ｎフィルタ共振器Ｒ（Ｎ））と、の間の外部Ｑである。

複数の結合係数ｋｘは、第１部分外部Ｑｅと異なって良い。複数の結合係数ｋｘは、第２部分外部Ｑｆと異なって良い。例えば、第２部分外部Ｑｆは、第１部分外部Ｑｅと実質的に同じで良い。

図５は、第１実施形態に係る電子回路の特性を例示するグラフである。
図５は、複数のフィルタ共振器５８ｒの数（Ｎ）が偶数である場合に対応する。図５の横軸は、結合係数差Δｋである。結合係数差Δｋは、複数の結合係数ｋｘの最小値と、複数の結合係数ｋｘの最大値と、の差の、複数の結合係数ｋｘの平均値に対する比である。図５の、縦軸は、帯域通過フィルタ５０の通過帯域５０ｐｂにおける反射特性の最悪値Ｖｒ１（ｄｂ）である。反射特性の最悪値Ｖｒ１は小さいことが好ましい。

図５に示すように、結合係数差Δｋが大きくなると、反射特性の最悪値Ｖｒ１は大きくなる。反射特性の最悪値Ｖｒ１は、－１０ｄＢ以下であることが実用的に好ましい。従って、結合係数差Δｋは、１０％以下であることが好ましい。すなわち、複数の結合係数ｋｘの最小値と、複数の結合係数ｋｘの最大値と、の差は、複数の結合係数ｋｘの平均値の１／１０以下であることが好ましい。

以下、電子回路１１０の特性のシミュレーション結果の例について説明する。
図６（ａ）、図６（ｂ）、図７（ａ）、図７（ｂ）、図８（ａ）、図８（ｂ）、図９（ａ）及び図９（ｂ）は、電子回路の特性を例示するグラフである。
これらの図は、帯域通過フィルタ５０の特性を例示している。これらの図の横軸は、周波数ｆｒ１である。図６（ａ）、図７（ａ）、図８（ａ）及び図９（ａ）は、通過特性Ｓ２１を例示している。図６（ｂ）、図７（ｂ）、図８（ｂ）及び図９（ｂ）は、反射特性Ｓ１１を例示している。これらの例において、複数の結合係数ｋｘは、０．０５３であり、同じである。第１部分外部Ｑｅは、２０．０である。第２部分外部Ｑｆは、２０．０である。これらの例において、複数のフィルタ共振器５８ｒの数（Ｎ）は、偶数である。

図６（ａ）及び図６（ｂ）において、複数のフィルタ共振器５８ｒの数（Ｎ）は、４である。この例では、リップル比ＲＲ１（すなわちＲｐ１／Ｒｐ２）は、０．０１６である。

図７（ａ）及び図７（ｂ）において、複数のフィルタ共振器５８ｒの数（Ｎ）は、８である。この例では、リップル比ＲＲ１は、０．００６である。

図８（ａ）及び図８（ｂ）において、複数のフィルタ共振器５８ｒの数（Ｎ）は、２０である。この例では、リップル比ＲＲ１は、０．００５である。

図９（ａ）及び図９（ｂ）において、複数のフィルタ共振器５８ｒの数（Ｎ）は、８０である。この例では、リップル比ＲＲ１は、０．００５である。

複数のフィルタ共振器５８ｒの数（Ｎ）が大きくなると、通過帯域５０ｐｂと、非通過帯域（例えば低周波非通過帯域５０ｌｂ）と、の間における変化の急峻性が高くなる。

実施形態において、複数のフィルタ共振器５８ｒの数（Ｎ）が偶数である場合、複数の結合係数ｋｘが適切に設定されることで、適切な第１通過帯ｗ１、適切な第２通過帯ｗ２、及び、適切な第３通過帯ｗ３が得やすい。

図１０（ａ）及び図１０（ｂ）は、電子回路の特性を例示するグラフである。
これらの図は、複数の結合係数ｋｘを変化させたときのシミュレーション結果を例示している。この例では、第２部分外部Ｑｆは、第１部分外部Ｑｅと同じである。これらの図の横軸は、第１部分外部Ｑｅである。これらの図の縦軸は、複数の結合係数ｋｘである。

これらの図において、パラメータＦＢＷが変更されている。パラメータＦＢＷは、複数の共振周波数２１ｐの周波数幅（線幅２１ｗ）と、複数の共振周波数２１ｐの数と、の積の、通過帯域５０ｐｂの中心周波数ｆ０（図２（ａ）参照））に対する比である。実用的に、パラメータＦＢＷは、１０％以下であることが好ましい。例えば、複数の第１回路３１の数を大きくできる。パラメータＦＢＷが１０％以下であることで、第１通過帯ｗ１の幅が過度に大きくなることが抑制される。例えば、適切な大きさの第１通過帯ｗ１の幅により、帯域外抑圧量Δ５０をより大きくできる。例えば、通過帯域５０ｐｂと非通過帯域との間において、特性の変化の急峻性を大きくできる。パラメータＦＢＷは、例えば、１％以上で良い。パラメータＦＢＷは、例えば、０．１％以上で良い。

図１０（ａ）には、パラメータＦＢＷが１％、３．０８％及び１０％の例が示されている。図１０（ｂ）には、パラメータＦＢＷが１．５４％、及び６．１５％の例が示されている。

図１０（ａ）に例示するパラメータＦＢＷが１％の特性は、以下の第１式で近似的に表される。
ｋｘ＝（２×１０^－７）×Ｑｅ^４－（２×１０^－５）×Ｑｅ^３＋０．０００９×Ｑｅ^２－０．０２１１×Ｑｅ＋０．２３６１ …（１）
図１０（ａ）に例示するパラメータＦＢＷが１０％の特性は、以下の第１式で近似的に表される。
ｋｘ＝０．０００３×Ｑｅ^２－０．０１４×Ｑｅ＋０．２２１６ … （２）
従って、実施形態において、複数のフィルタ共振器５８ｒの数（Ｎ）が偶数である場合、複数の結合係数ｋｘの１つ（複数の結合係数ｋｘのそれぞれ）は、第１値以上第２値以下であることが好ましい。第１値は、（２×１０^－７）×Ｑｅ^４－（２×１０^－５）×Ｑｅ^３＋０．０００９×Ｑｅ^２－０．０２１１×Ｑｅ＋０．２３６１である。第２値は、０．０００３×Ｑｅ^２－０．０１４×Ｑｅ＋０．２２１６である。

このような複数の結合係数ｋｘにより、小さいリップルの第１通過帯ｗ１が適切に得られる。

例えば、第２部分６２Ｐが設けられて良い。この場合、複数の結合係数ｋｘの１つ（複数の結合係数ｋｘのそれぞれ）は、第３値以上第４値以下であることが好ましい。第３値は、（２×１０^－７）×Ｑｆ^４－（２×１０^－５）×Ｑｆ^３＋０．０００９×Ｑｆ^２－０．０２１１×Ｑｆ＋０．２３６１である。第４値は、０．０００３×Ｑｆ^２－０．０１４×Ｑｆ＋０．２２１６である。

上記のように、複数のフィルタ共振器５８ｒの数（Ｎ）が偶数である場合、複数の結合係数ｋｘが実質的に互いに同じに設定できる。１つの例において、複数のフィルタ共振器５８ｒが互いに実質的に同じ設定されて良い。これにより、複数の結合係数ｋｘが実質的に互いに同じに設定できる。

図１１は、第１実施形態に係る電子回路を例示する模式図である。
図１１に示すように、帯域通過フィルタ５０は、複数の距離ｄｘを有する。複数の距離ｄｘの１つは、複数のフィルタ共振器５８ｒに含まれる隣り合う２つの間の距離である。例えば、複数の距離ｄｘは、第１距離ｄ（１）、第２距離ｄ（２）、…、及び、第（Ｎ－１）距離ｄ（Ｎ－１）を含む。第（ｉ－１）距離ｄ（ｉ－１）は、第（ｉ－１）フィルタ共振器Ｒ（ｉ－１）と第ｉフィルタ共振器Ｒ（ｉ）との間の距離である。「ｉ」は、１以上Ｎ以下の整数である。

複数のフィルタ共振器５８ｒの数（Ｎ）が偶数である場合、複数の距離ｄｘの最小値と、複数の距離ｄｘの最大値と、の差は、複数の距離ｄｘの平均値の０．１倍以下であることが好ましい。均一な複数の距離ｄｘにより、リップルの小さい第１通過帯ｗ１が適切に得られる。

複数のフィルタ共振器５８ｒの数（Ｎ）が奇数の場合、複数のフィルタ共振器５８ｒの一部における結合係数ｋｘを他と異ならせることで、リップルの小さい第１通過帯ｗ１が適切に得られることが分かった。

図１２は、第１実施形態に係る電子回路を例示する模式図である。
図１２に示す実施形態に係る電子回路１１１においても、帯域通過フィルタ５０は、複数のフィルタ共振器５８ｒを含む。複数のフィルタ共振器５８ｒに含まれる隣り合う２つは、互いに結合可能である。第１回路３１は、第１量子ビット１１及び第１読み出し共振器２１を含む。第１読み出し共振器２１は、第１量子ビット１１、及び、複数のフィルタ共振器５８ｒの１つと結合可能である。

電子回路１１１において、複数のフィルタ共振器５８ｒの数（Ｎ）は奇数である。複数のフィルタ共振器５８ｒは、第１フィルタ共振器Ｒ（１）～第Ｎフィルタ共振器Ｒ（Ｎ）を含む。「Ｎ」は、（２ｎ＋１）である。「ｎ」は、２以上の整数である。例えば、複数のフィルタ共振器５８ｒの数（Ｎ）は、５以上の奇数である。

図１３は、第１実施形態に係る電子回路を例示する模式図である。
図１３においては、第１回路３１は省略されている。複数のフィルタ共振器５８ｒは、第（ｎ－１）フィルタ共振器Ｒ（ｎ－１）、第ｎフィルタ共振器Ｒ（ｎ）、第（ｎ＋１）フィルタ共振器Ｒ（ｎ＋１）、第（ｎ＋２）フィルタ共振器Ｒ（ｎ＋２）、及び、第（ｎ＋３）フィルタ共振器Ｒ（ｎ＋３）を含む。第（ｎ＋１）フィルタ共振器Ｒ（ｎ＋１）は、複数のフィルタ共振器５８ｒのなかで真ん中のフィルタ共振器５８ｒである。

第（ｎ－１）フィルタ共振器Ｒ（ｎ－１）と第ｎフィルタ共振器Ｒ（ｎ）との間の結合係数は、第（ｎ－１）結合係数ｋ（ｎ－１）である。第ｎフィルタ共振器Ｒ（ｎ）と第（ｎ＋１）フィルタ共振器Ｒ（ｎ＋１）との間の結合係数は、第ｎ結合係数ｋ（ｎ））である。第（ｎ＋１）フィルタ共振器Ｒ（ｎ＋１）と第（ｎ＋２）フィルタ共振器Ｒ（ｎ＋２）との間の結合係数は、第（ｎ＋１）結合係数ｋ（ｎ＋１）である。第（ｎ＋２）フィルタ共振器Ｒ（ｎ＋２）と第（ｎ＋３）フィルタ共振器Ｒ（ｎ＋３）との間の結合係数は、第（ｎ＋２）結合係数ｋ（ｎ＋２）である。

電子回路１１１において、第ｎ結合係数ｋ（ｎ）は、第（ｎ－１）結合係数ｋ（ｎ－１）とは異なる。第（ｎ＋１）結合係数ｋ（ｎ＋１）は、第（ｎ＋２）結合係数ｋ（ｎ＋２））とは異なる。第（ｎ＋２）結合係数ｋ（ｎ＋２））は、第（ｎ－１）結合係数ｋ（ｎ－１）と実質的に同じである。例えば、真ん中の位置に設けられる第（ｎ＋１）フィルタ共振器Ｒ（ｎ＋１）において、隣のフィルタ共振器５８ｒとの間の結合係数ｋｘが、他の結合係数ｋｘよりも小さく設定される。

例えば、第ｎ結合係数ｋ（ｎ）は、第（ｎ－１）結合係数ｋ（ｎ－１）の０．７倍以上０．９倍未満であることが好ましい。例えば、第ｎ結合係数ｋ（ｎ）は、第（ｎ＋２）結合係数ｋ（ｎ＋２）の０．７倍以上０．９倍未満であることが好ましい。

例えば、第（ｎ＋１）結合係数ｋ（ｎ＋１）は、第（ｎ－１）結合係数ｋ（ｎ－１）の０．７倍以上０．９倍未満であることが好ましい。例えば、第（ｎ＋２）結合係数ｋ（ｎ＋２）の０．７倍以上０．９倍未満であることが好ましい。このような結合係数ｋｘにより、複数のフィルタ共振器５８ｒの数（Ｎ）は奇数である場合に、小さいリップルの第１通過帯ｗ１が適切に得られる。

第ｎ結合係数ｋ（ｎ）は、第（ｎ＋１）結合係数ｋ（ｎ＋１）と実質的に同じで良い。第ｎ結合係数ｋ（ｎ）は、例えば、第（ｎ＋１）結合係数ｋ（ｎ＋１）の０．９５倍以上１．０５倍以下で良い。第（ｎ－１）結合係数ｋ（ｎ－１）は、第（ｎ＋２）結合係数ｋ（ｎ＋２）と実質的に同じで良い。結合係数ｋ（ｎ－１）は、第（ｎ＋２）結合係数ｋ（ｎ＋２）の０．９５倍以上１．０５倍以下で良い。

例えば、電子回路１１１において、「ｎ」は、３以上で良い。例えば、複数のフィルタ共振器５８ｒの数（Ｎ）は、７以上である。

図１３に示すように、帯域通過フィルタ５０は、複数の第１種結合係数ｋｓ１と、複数の第２種結合係数ｋｓ２と、を有する。複数の第１種結合係数ｋｓ１の１つは、第１フィルタ共振器Ｒ（１）～第ｎフィルタ共振器Ｒ（ｎ）に含まれる隣り合う２つのフィルタ共振器の間の結合係数である。複数の第１種結合係数ｋｓ１は、第１結合係数ｋ（１）～第（ｎ－１）結合係数ｋ（ｎ－１）である。複数の第１種結合係数ｋｓ１の最小値と、複数の第１種結合係数ｋｓ１の最大値と、の差は、複数の第１種結合係数ｋｓ１の平均値の０．１倍以下である。例えば、複数の第１種結合係数ｋｓ１は、実質的に互いに同じである。

複数の第２種結合係数ｋｓ２の１つは、第（ｎ＋２）フィルタ共振器Ｒ（ｎ＋２）～第（２ｎ＋１）フィルタ共振器Ｒ（２ｎ＋１）に含まれる隣り合う２つのフィルタ共振器の間の結合係数である。複数の第２種結合係数ｋｓ２は、第（ｎ＋２）結合係数ｋ（ｎ＋２）～第（２ｎ）結合係数ｋ（２ｎ）を含む。複数の第２種結合係数ｋｓ２の最小値と、複数の第２種結合係数ｋｓ２の最大値と、の差は、複数の第２種結合係数ｋｓ２の平均値の０．１倍以下である。例えば、複数の第２種結合係数ｋｓ２は、実質的に互いに同じである。

実質的に互いに同じ複数の第１種結合係数ｋｓ１と、実質的に互いに同じ複数の第２種結合係数ｋｓ２と、により、複数のフィルタ共振器５８ｒの数（Ｎ）が７以上の奇数の場合において、小さいリップルの第１通過帯ｗ１が効果的に得られる。

図１４は、第１実施形態に係る電子回路を例示する模式図である。
図１４に示すように、電子回路１１１において、帯域通過フィルタ５０は、複数の第１種距離ｄｓ１、及び、複数の第２種距離ｄｓ２を有する。

複数の第１種距離ｄｓ１の１つは、第１フィルタ共振器Ｒ（１）～第ｎフィルタ共振器Ｒ（ｎ）に含まれる隣り合う２つの間の距離である。複数の第１種距離ｄｓ１の最小値と、複数の第１種距離ｄｓ１の最大値と、の差は、複数の第１種距離ｄｓ１の平均値の０．１倍以下である。複数の第１種距離ｄｓ１は、互いに実質的に同じで良い。

複数の第２種距離ｄｓ２の１つは、第（ｎ＋２）フィルタ共振器Ｒ（ｎ＋２）～第（２ｎ＋１）フィルタ共振器Ｒ（２ｎ＋１）に含まれる隣り合う２つの間の距離である。複数の第２種距離ｄｓ２の最小値と、複数の第２種距離ｄｓ２の最大値と、の差は、複数の第２種距離ｄｓ２の平均値の０．１倍以下である。複数の第２種距離ｄｓ２は、互いに実質的に同じで良い。

電子回路１１１において、第ｎフィルタ共振器Ｒ（ｎ）と第（ｎ＋１）フィルタ共振器Ｒ（ｎ＋１）との間の距離は、複数の第１種距離ｄｓ１よりも短く、複数の第２種距離ｄｓ２よりも短い。第（ｎ＋１）フィルタ共振器Ｒ（ｎ＋１）と第（ｎ＋２）フィルタ共振器Ｒ（ｎ＋２）との間の距離は、複数の第１種距離ｄｓ１よりも短く、複数の第２種距離ｄｓ２よりも短い。

以下、複数のフィルタ共振器５８ｒの数（Ｎ）が７以上の奇数の場合において、結合係数を変えたときの特性のシミュレーション結果の例について説明する。シミュレーションにおいて、複数の第１種結合係数ｋｓ１は互いに同じである。複数の第２種結合係数ｋｓ２は、互いに同じである。複数の第２種結合係数ｋｓ２は、複数の第１種結合係数ｋｓ１と同じである。シミュレーションにおいて、第（ｎ＋１）結合係数ｋ（ｎ＋１）は、第ｎ結合係数ｋ（ｎ）と同じである。

図１５は、電子回路の特性を例示するグラフである。
図１５の横軸は、規格化結合係数差Ｄｋ１である。規格化結合係数差Ｄｋ１は、第ｎ結合係数ｋ（ｎ）の第１種結合係数ｋｓ１に対する比（ｋ（ｎ）／ｋｓ１）である。縦軸は、帯域通過フィルタ５０の通過帯域５０ｐｂにおける反射特性の最悪値Ｖｒ１（ｄｂ）である。反射特性の最悪値Ｖｒ１は小さいことが好ましい。

図１５に示すように、規格化結合係数差Ｄｋ１が８０％のときに、反射特性の最悪値Ｖｒ１は最小となる。規格化結合係数差Ｄｋ１は、例えば７０％以上９０％以下であることが好ましい。規格化結合係数差Ｄｋ１は、例えば７５％以上８５％以下であることがさらに好ましい。

すなわち、例えば、第ｎ結合係数ｋ（ｎ）は、第１種結合係数ｋｓ１の０．７倍以上０．９倍以下であることが好ましい。例えば、第ｎ結合係数ｋ（ｎ）は、第１種結合係数ｋｓ１の０．７５倍以上０．８５倍以下であることがさらに好ましい。

例えば、第ｎ結合係数ｋ（ｎ）は、第（ｎ－１）結合係数ｋ（ｎ－１））の０．７倍以上０．９倍未満であることが好ましい。第ｎ結合係数ｋ（ｎ）は、第（ｎ＋２）結合係数の０．７倍以上０．９未満であることが好ましい。第（ｎ＋１）結合係数ｋ（ｎ＋１）は、第（ｎ－１）結合係数ｋ（ｎ－１）の０．７倍以上０．９未満であることが好ましい。第（ｎ＋１）結合係数ｋ（ｎ＋１）は、第（ｎ＋２）結合係数の０．７倍以上０．９未満であることが好ましい。

複数の第１種結合係数ｋｓ１及び複数の第２種結合係数ｋｓ２は、図１０（ａ）に関して説明した第１値以上第２値以下で良い。第１値は、（２×１０^－７）×Ｑｅ^４－（２×１０^－５）×Ｑｅ^３＋０．０００９×Ｑｅ^２－０．０２１１×Ｑｅ＋０．２３６１である。第２値は、０．０００３×Ｑｅ^２－０．０１４×Ｑｅ＋０．２２１６である。複数の第１種結合係数ｋｓ１及び複数の第２種結合係数ｋｓ２は、上記の第３値以上第４値以下で良い。第３値は、（２×１０^－７）×Ｑｆ^４－（２×１０^－５）×Ｑｆ^３＋０．０００９×Ｑｆ^２－０．０２１１×Ｑｆ＋０．２３６１である。第４値は、０．０００３×Ｑｆ^２－０．０１４×Ｑｆ＋０．２２１６である。

図１６（ａ）及び図１６（ｂ）は、電子回路の特性を例示するグラフである。
これらの図は、第１構成ＣＦ１に対応する。第１構成ＣＦ１において、複数のフィルタ共振器５８ｒの数（Ｎ）は、１７である。第ｎ結合係数ｋ（ｎ）は、第１種結合係数ｋｓ１と同じである。第（ｎ＋１）結合係数ｋ（ｎ＋１）は、第ｎ結合係数ｋ（ｎ）と同じである。第２種結合係数ｋｓ２は、第１種結合係数ｋｓ１と同じである。

図１７（ａ）及び図１７（ｂ）は、電子回路の特性を例示するグラフである。
これらの図は、第２構成ＣＦ２に対応する。第２構成ＣＦ２において、複数のフィルタ共振器５８ｒの数（Ｎ）は、１７である。第ｎ結合係数ｋ（ｎ）は、第１種結合係数ｋｓ１の０．８倍である。第（ｎ＋１）結合係数ｋ（ｎ＋１）は、第ｎ結合係数ｋ（ｎ）と同じである。第２種結合係数ｋｓ２は、第１種結合係数ｋｓ１と同じである。図１６（ａ）及び図１７（ａ）は、通過特性Ｓ２１を例示している。図１６（ｂ）及び図１７（ｂ）は、反射特性Ｓ１１を例示している。

図１８（ａ）及び図１８（ｂ）は、電子回路の特性を例示するグラフである。
図１８（ａ）は、図１６（ａ）の一部を拡大して示す。図１８（ｂ）は、図１７（ａ）の一部を拡大して示す。

図１６（ａ）及び図１７（ａ）に示すように、第１構成ＣＦ１及び第２構成ＣＦ２において、比較的良好な通過特性Ｓ２１が得られる。拡大した図１８（ａ）に示すように、第１構成ＣＦ１において、必要な帯域内において通過特性Ｓ２１が実質的に０である。一方、拡大した図１８（ｂ）に示すように、第２構成ＣＦ２において、通過特性Ｓ２１は、第１構成ＣＦ１よりも０．１５ｄＢ程度大きい。すなわち、第２構成ＣＦ２における損失は、第１構成ＣＦ１における損失よりも小さい。

上記のように、第ｎ結合係数ｋ（ｎ）を第１種結合係数ｋｓ１よりも小さくすることで、通過特性Ｓ２１が実質的に０である周波数幅ｗｘを得ることができる。

図１９は、第１実施形態に係る電子回路を例示する模式図である。
図１９に示すように、実施形態に係る電子回路１１２において、帯域通過フィルタ５０の通過帯域５０ｐｂは、第１通過帯ｗ１及び第２通過帯ｗ２を含む。第３通過帯ｗ３が設けられなくても良い。電子回路１１２において、第１通過帯ｗ１の周波数は、第２通過帯ｗ２の周波数よりも高い。リップルの大きさが互い異なる第１通過帯ｗ１及び第２通過帯ｗ２が設けられることで、帯域外抑圧量Δ５０をより大きくできる。例えば、より高速の読み出し動作が可能になる。例えば、より高い密度で複数の第１量子ビット１１を設けることができる。

図２０は、第１実施形態に係る電子回路を例示する模式図である。
図２０に示すように、実施形態に係る電子回路１１３において、帯域通過フィルタ５０の通過帯域５０ｐｂは、第１通過帯ｗ１及び第２通過帯ｗ２を含む。第３通過帯ｗ３が設けられない。電子回路１１３において、第１通過帯ｗ１の周波数は、第２通過帯ｗ２の周波数よりも高い。リップルの大きさが互い異なる第１通過帯ｗ１及び第２通過帯ｗ２が設けられることで、帯域外抑圧量Δ５０をより大きくできる。例えば、より高速の読み出し動作が可能になる。例えば、より高い密度で複数の第１量子ビット１１を設けることができる。

図２１は、第１実施形態に係る電子回路を例示する模式図である。
図２１に示すように、実施形態に係る電子回路１２０において、複数のフィルタ共振器５８ｒの互いに隣でない２つが結合可能である。これを除く電子回路１２０の構成は、電子回路１１０～１１３の構成と同様で良い。

電子回路１２０において、例えば、導電部材６５ａ及び導電部材６５ｂにより、隣でない２つのフィルタ共振器５８ｒが互いに結合可能である。「飛び越し結合」により、例えば、帯域通過フィルタ５０の通過特性５０ｐにおいて、高い急峻性が得やすい。

図２２は、第１実施形態に係る電子回路を例示する模式図である。
図２２に示すように、実施形態に係る電子回路１２１において、帯域通過フィルタ５０は、第１導波路６６をさらに含む。第１導波路６６の端部は、複数のフィルタ共振器５８ｒの互いに隣でない２つの一方と結合可能である。第１導波路６６の他端部は、複数のフィルタ共振器５８ｒの互いに隣でない上記の２つの他方と結合可能である。電子回路１２１において、これを除く構成は、電子回路１１０～１１３または１２０の構成と同様で良い。

例えば、第１導波路６６の長さは、実質的に、帯域通過フィルタ５０の通過帯域５０ｐｂの中心周波数に対応する波長λの１／４の奇数倍（（２ｍ＋１）倍）の０．９倍以上１．１倍以下である。「ｍ」は、０以上の整数である。例えば、良好で現実的な特性の「飛び越し結合」が得られる。

上記の電子回路において、複数のフィルタ共振器５８ｒのそれぞれの長さは、例えば、実質的にλ／２で良い。複数のフィルタ共振器５８ｒのそれぞれの長さは、例えば、λ／２の０．９倍以上１．１倍以下で良い。例えば、複数のフィルタ共振器５８ｒのそれぞれは、半波長導波路共振器で良い。例えば、複数のフィルタ共振器５８ｒのそれぞれは、１／４波長導波路共振器でも良い。

図２３は、第１実施形態に係る電子回路を例示する模式図である。
図２３に示すように、実施形態に係る電子回路１２２は、サーキュレータ６７を含む。電子回路１２２において、これ以外の構成は、電子回路１１０～１１３、１２０または１２１の構成と同様で良い。

サーキュレータ６７は、帯域通過フィルタ５０に入力信号ＳＩ１を供給可能である。サーキュレータ６７は、帯域通過フィルタ５０から得られる出力信号ＳＯ１を取得可能である。例えば、サーキュレータ６７は、第１ポート６７ａ、第２ポート６７ｂ及び第３ポート６７ｃを含む。サーキュレータ６７において、第１ポート６７ａから入力された信号（入力信号ＳＩ１）は、第２ポート６７ｂに出力される。この際、第３ポート６７ｃは、アイソレーションされる。一方、第２ポート６７ｂから入力された信号（出力信号ＳＯ１）は、第３ポート６７ｃに出力される。この際、第１ポート６７ａは、アイソレーションされる。第３ポート６７ｃから入力された信号は、第１ポート６７ａに出力される。この際、第２ポート６７ｂは、アイソレーションされる。サーキュレータ６７により、入力信号ＳＩ１が第２ポート６７ｂに通過させる。例えば、サーキュレータ６７は、第２ポート６７ｂから入力される出力信号ＳＯ１を第３ポート６７ｃ出力させ、第１ポート６７ａに出力させない。

図２４は、第１実施形態に係る電子回路を例示する模式図である。
図２４に示すように、実施形態に係る電子回路１２３は、方向性結合器６９を含む。電子回路１２３において、これ以外の構成は、電子回路１１０～１１３、１２０または１２１の構成と同様で良い。

方向性結合器６９は、入力部６９Ｉ及び出力部６９Ｏを含む。方向性結合器６９は、入力部６９Ｉに入力された入力信号ＳＩ１を帯域通過フィルタ５０に供給可能である。出力部６９Ｏは、帯域通過フィルタ５０から得られる出力信号ＳＯ１を出力可能である。

図２５は、第１実施形態に係る電子回路を例示する模式的平面図である。
図２５は、電子回路１２１の１つの例を示している。例えば、導電層１０Ｌにより、複数のフィルタ共振器５８ｒ、複数の第１量子ビット１１、及び、複数の第１読み出し共振器２１などが形成できる。この例では、導電層１０Ｌによる第１導波路６６も設けられている。図２５に示すように、複数の第１量子ビット１１のそれぞれにおいて、複数のジョセフソン接合（第１ジョセフソン接合Ｊ１及び第２ジョセフソン接合Ｊ２など）が設けられる。複数のジョセフソン接合を含む電流経路は、閉ループとなる。電流経路により、ｄｃ－ＳＱＵＩＤ（superconducting quantum interference device）が形成される。複数のジョセフソン接合を含む電流経路で囲まれた空間は、例えば、ＳＱＵＩＤループに対応する。複数の第１量子ビット１１は、例えば、トランズモン共振器に対応する。

図２６（ａ）及び図２６（ｂ）は、第１実施形態に係る電子回路の一部を例示する模式的断面図である。
図２６（ａ）は、第１ジョセフソン接合Ｊ１を例示している。例えば、基板１０ｓの第１面１０ｆの上に、第１導電層１０ａ及び第２導電層１０ｂが設けられる。第１導電層１０ａの一部と、第２導電層１０ｂの一部と、の間に第１絶縁層１０ｉが設けられる。これらの導電層と第１絶縁層１０ｉにより第１ジョセフソン接合Ｊ１が形成される。

図２６（ｂ）は、第２ジョセフソン接合Ｊ２を例示している。例えば、基板１０ｓの第１面１０ｆの上に、第３導電層１０ｃ及び第４導電層１０ｄが設けられる。第３導電層１０ｃの一部と、第４導電層１０ｄの一部と、の間に第２絶縁層１０ｊが設けられる。これらの導電層と第２絶縁層１０ｊにより第２ジョセフソン接合Ｊ２が形成される。

第３導電層１０ｃは、第１導電層１０ａ及び第２導電層１０ｂの一方と接続または連続して良い。第４導電層１０ｄは、第１導電層１０ａ及び第２導電層１０ｂの他方と接続または連続して良い。第２絶縁層１０ｊは、第１絶縁層１０ｉと連続して良い。

第１導電層１０ａの一部から第２導電層１０ｂの一部への方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。第１導電層１０ａ、第２導電層１０ｂ、第３導電層１０ｃ及び第４導電層１０ｄは、導電層１０Ｌの一部に対応する。導電層１０Ｌは、Ｘ－Ｙ平面に沿う（図２５参照）。

図２５に示す、第１距離ｄ（１）、第２距離ｄ（２）、…、及び、第（Ｎ－１）距離ｄ（Ｎ－１）が適切に制御されることで、適切な結合係数ｋが得られる。これらの距離が短いと、結合係数ｋは高くなる。

図２５に示す、複数のフィルタ共振器５８ｒが互いに対向する長さＬｎ１が適切に定められる。長さＬｎ１が長いと、結合係数ｋは高くなる。

電子回路１２１において、複数の第１量子ビット１１のそれぞれに、複数のジョセフソン接合を含むトランズモン量子ビットが適用される。実施形態において、複数の第１量子ビット１１の少なくとも１つは、１つのジョセフソン接合を含むトランズモン量子ビットが適用されて良い。

実施形態において、基板１０ｓの第２面１０ｇにベース導電部材１０Ｍが設けられて良い。第１面１０ｆは、第２面１０ｇと導電層１０Ｌとの間にある。第２面１０ｇは、ベース導電部材１０Ｍと第１面１０ｆとの間にある。第２面１０ｇは、第１面１０ｆと反対側の面である。ベース導電部材１０Ｍは、例えば、固定電位に設定されて良い。ベース導電部材１０Ｍは、例えば、グランドプレーンで良い。第２面１０ｇは、導電性の筐体と接触しても良い。ベース導電部材１０Ｍは、導電性の筐体の少なくとも一部で良い。ベース導電部材１０Ｍと、導電層１０Ｌの一部と、が接続部材で電気的に接続されても良い。接続部材は、基板１０ｓを貫通するビアで良い。

複数の導電層１０Ｌのいくつかは、共振器及び信号線などの周りに設けられる。これらの複数の導電層１０Ｌのいくつかは、グランド層となる。グラント層に対応する複数の導電層１０Ｌは、接続導電部材１０Ｃにより互いに電気的に接続されて良い。接続導電部材１０Ｃは、例えばワイヤなどを含んで良い。接続導電部材１０Ｃは、ベース導電部材１０Ｍの少なくとも一部を含んで良い。接続導電部材１０Ｃは、基板１０ｓを貫通する導電性ビア（接続部材）を含んで良い。

（第２実施形態）
第２実施形態は、計算機に係る。
図２７は、第２実施形態に係る計算機を例示する模式図である。
図２７に示すように、実施形態に係る計算機２１０は、第１実施形態に係る電子回路（この例では電子回路１１０）と、制御部７０と、を含む。制御部７０は、第１量子ビットの状態を制御可能である。例えば、電子回路または計算機に、制御導電部材６０が設けられる。制御導電部材６０は、第１量子ビット１１の近傍に設けられて良い。制御部７０は、制御導電部材６０に交流電流を供給する。制御導電部材６０から発生する磁界が第１量子ビット１１に印加される。制御部７０は、交流電流を制御することで、第１量子ビットの状態を制御可能である。計算機２１０において、計算動作が可能である。

実施形態によれば、例えば、量子ビット情報の読み出しの高速化が可能な電子回路を提供できる。実施形態によれば、例えば、複雑な計算が可能な計算機を提供できる。実施形態によれば、例えば、計算の高速化が可能な計算機を提供できる。

実施形態は、以下の構成（例えば技術案）を含んで良い。
（構成１）
複数のフィルタ共振器を含む帯域通過フィルタであって、前記複数のフィルタ共振器に含まれる隣り合う２つは、互いに結合可能である、前記帯域通過フィルタと、
少なくとも１つの第１回路であって、前記第１回路は、第１量子ビット及び第１読み出し共振器を含み、前記第１読み出し共振器は、前記第１量子ビット、及び、前記複数のフィルタ共振器の１つと結合可能である、前記少なくとも１つの第１回路と、
を備え、
前記帯域通過フィルタの通過帯域は、第１通過帯及び第２通過帯を含み、
前記第１通過帯の第１リップルの大きさは、前記第２通過帯の第２リップルの大きさの１／１０以下である、電子回路。

（構成２）
前記通過帯域は、第３通過帯をさらに含み、
前記第１通過帯は、前記第２通過帯と前記第３通過帯との間にあり、
前記第１リップルの前記大きさは、前記第３通過帯の第３リップルの大きさの１／１０以下である、構成１に記載の電子回路。

（構成３）
前記第１読み出し共振器の共振周波数は、前記第１通過帯に含まれる、構成１または２に記載の電子回路。

（構成４）
前記第１通過帯の周波数は、前記第２通過帯の周波数よりも高い、構成３に記載の電子回路。

（構成５）
前記第１通過帯の周波数は、前記第２通過帯の周波数よりも低い、構成３に記載の電子回路。

（構成６）
前記第１量子ビットの共振周波数は、前記帯域通過フィルタの非通過帯域に含まれる、構成１～５のいずれか１つに記載の電子回路。

（構成７）
複数のフィルタ共振器を含む帯域通過フィルタであって、前記複数のフィルタ共振器に含まれる隣り合う２つは、互いに結合可能である、前記帯域通過フィルタと、
少なくとも１つの第１回路であって、前記第１回路は、第１量子ビット及び第１読み出し共振器を含み、前記第１読み出し共振器は、前記第１量子ビット、及び、前記複数のフィルタ共振器の１つと結合可能である、前記少なくとも１つの第１回路と、
を備え、
前記複数のフィルタ共振器の数は、４以上の偶数であり、
前記帯域通過フィルタは、複数の結合係数を有し、
前記複数の結合係数の１つは、前記複数のフィルタ共振器に含まれる前記隣り合う２つの間の結合係数であり、
前記複数の結合係数の最小値と、前記複数の結合係数の最大値と、の差は、前記複数の結合係数の平均値の０．１倍以下である、電子回路。

（構成８）
前記帯域通過フィルタは、信号が入力されることが可能な第１部分をさらに含み、
前記第１部分は、複数のフィルタ共振器の１つと結合可能であり、
前記第１部分と、前記第１部分と結合可能な前記複数のフィルタ共振器の前記１つと、の間の外部Ｑは、第１部分外部Ｑｅであり、
前記複数の結合係数の前記１つの結合係数は、第１値以上第２値以下であり、
前記第１値は、（２×１０^－７）×Ｑｅ^４－（２×１０^－５）×Ｑｅ^３＋０．０００９×Ｑｅ^２－０．０２１１×Ｑｅ＋０．２３６１であり、
前記第２値は、０．０００３×Ｑｅ^２－０．０１４×Ｑｅ＋０．２２１６である、構成７に記載の電子回路。

（構成９）
前記帯域通過フィルタは、前記信号を出力することが可能な第２部分をさらに含み、
前記第２部分は、複数のフィルタ共振器の別の１つと結合可能であり、
前記第２部分と、前記第２部分と結合可能な前記複数のフィルタ共振器の前記別の１つと、の間の外部Ｑは、第２部分外部Ｑｆであり、
前記複数の結合係数の前記１つの前記結合係数は、第３値以上第４値以下であり、
前記第３値は、（２×１０^－７）×Ｑｆ^４－（２×１０^－５）×Ｑｆ^３＋０．０００９×Ｑｆ^２－０．０２１１×Ｑｆ＋０．２３６１であり、
前記第４値は、０．０００３×Ｑｆ^２－０．０１４×Ｑｆ＋０．２２１６である、構成８に記載の電子回路。

（構成１０）
前記帯域通過フィルタは、複数の距離を有し、
前記複数の距離の１つは、前記複数のフィルタ共振器に含まれる前記隣り合う２つの間の距離であり、
前記複数の距離の最小値と、前記複数の距離の最大値と、の差は、前記複数の距離の平均値の０．１倍以下である、構成７～９のいずれか１つに記載の電子回路。

（構成１１）
複数のフィルタ共振器を含む帯域通過フィルタであって、前記複数のフィルタ共振器に含まれる隣り合う２つは、互いに結合可能である、前記帯域通過フィルタと、
少なくとも１つの第１回路であって、前記第１回路は、第１量子ビット及び第１読み出し共振器を含み、前記第１読み出し共振器は、前記第１量子ビット、及び、前記複数のフィルタ共振器の１つと結合可能である、前記少なくとも１つの第１回路と、
を備え、
前記複数のフィルタ共振器は、第１フィルタ共振器～第Ｎフィルタ共振器を含み、前記Ｎは、（２ｎ＋１）であり、前記ｎは、２以上の整数であり、
前記複数のフィルタ共振器は、第（ｎ－１）共振器、第ｎ共振器、第（ｎ＋１）共振器、第（ｎ＋２）共振器、及び、第（ｎ＋３）共振器を含み、
第（ｎ－１）共振器と第ｎ共振器との間の結合係数は、第（ｎ－１）結合係数であり、
第ｎ共振器と第（ｎ＋１）共振器との間の結合係数は、第ｎ結合係数であり、
第（ｎ＋１）共振器と第（ｎ＋２）共振器との間の結合係数は、第（ｎ＋１）結合係数であり、
第（ｎ＋２）共振器と第（ｎ＋３）共振器との間の結合係数は、第（ｎ＋２）結合係数であり、
前記第ｎ結合係数は、前記第（ｎ－１）結合係数の０．７倍以上０．９倍未満であり、前記第（ｎ＋２）結合係数の０．７倍以上０．９未満であり、
前記第（ｎ＋１）結合係数は、前記第（ｎ－１）結合係数の０．７倍以上０．９未満であり、前記第（ｎ＋２）結合係数の０．７倍以上０．９未満である、電子回路。

（構成１２）
前記ｎは３以上であり、
前記帯域通過フィルタは、複数の第１種結合係数と、複数の第２種結合係数と、を有し、
前記複数の第１種結合係数の１つは、第１フィルタ共振器～第ｎフィルタ共振器に含まれる隣り合う２つの結合係数であり、
前記複数の第１種結合係数の最小値と、前記複数の第１種結合係数の最大値と、の差は、前記複数の第１種結合係数の平均値の０．１倍以下であり、
前記複数の第２種結合係数の１つは、第（ｎ＋２）フィルタ共振器～第（２ｎ＋１）フィルタ共振器に含まれる隣り合う２つの結合係数であり、
前記複数の第２種結合係数の最小値と、前記複数の第２種結合係数の最大値と、の差は、前記複数の第２種結合係数の平均値の０．１倍以下である、構成１１に記載の電子回路。

（構成１３）
前記帯域通過フィルタは、信号が入力されることが可能な第１部分をさらに含み、
前記第１部分は、複数のフィルタ共振器の１つと結合可能であり、
前記第１部分と、前記第１部分と結合可能な前記複数のフィルタ共振器の前記１つと、の間の外部Ｑは、第１部分外部Ｑｅであり、
前記複数の第１種結合係数及び前記複数の第２種結合係数は、第１値以上第２値以下であり、
前記第１値は、（２×１０^－７）×Ｑｅ^４－（２×１０^－５）×Ｑｅ^３＋０．０００９×Ｑｅ^２－０．０２１１×Ｑｅ＋０．２３６１であり、
前記第２値は、０．０００３×Ｑｅ^２－０．０１４×Ｑｅ＋０．２２１６である、構成１２に記載の電子回路。

（構成１４）
前記帯域通過フィルタは、前記信号が出力されることが可能な第２部分をさらに含み、
前記第２部分は、複数のフィルタ共振器の別の１つと結合可能であり、
前記第２部分と、前記第２部分と結合可能な前記複数のフィルタ共振器の前記別の１つと、の間の外部Ｑは、第２部分外部Ｑｆであり、
前記複数の第１種結合係数及び前記複数の第２種結合係数は、第３値以上第４値以下であり、
前記第３値は、（２×１０^－７）×Ｑｆ^４－（２×１０^－５）×Ｑｆ^３＋０．０００９×Ｑｆ^２－０．０２１１×Ｑｆ＋０．２３６１であり、
前記第４値は、０．０００３×Ｑｆ^２－０．０１４×Ｑｆ＋０．２２１６である、構成１３に記載の電子回路。

（構成１５）
前記帯域通過フィルタは、複数の第１種距離及び複数の第２種距離を有し、
前記複数の第１種距離の１つは、前記第１フィルタ共振器～第ｎフィルタ共振器に含まれる隣り合う２つの間の距離であり、
前記複数の第１種距離の最小値と、前記複数の第１種距離の最大値と、の差は、前記複数の第１種距離の平均値の０．１倍以下であり、
前記複数の第２種距離の１つは、前記第（ｎ＋２）フィルタ共振器～第（２ｎ＋１）フィルタ共振器に含まれる隣り合う２つの間の距離であり、
前記複数の第２種距離の最小値と、前記複数の第２種距離の最大値と、の差は、前記複数の第２種距離の平均値の０．１倍以下である、構成１１～１４のいずれか１つに記載の電子回路。

（構成１６）
複数のフィルタ共振器の互いに隣でない２つが結合可能である、構成１～１５のいずれか１つに記載の電子回路。

（構成１７）
前記帯域通過フィルタは、第１導波路をさらに含み、
前記第１導波路の端部は、前記複数のフィルタ共振器の互いに隣でない２つの一方と結合可能であり、
前記第１導波路の他端部は、前記複数のフィルタ共振器の互いに隣でない前記２つの他方と結合可能である、構成１～１５のいずれか１つに記載の電子回路。

（構成１８）
サーキュレータをさらに備え、
前記サーキュレータは、前記帯域通過フィルタに入力信号を供給可能であり、
前記サーキュレータは、前記帯域通過フィルタから得られる出力信号を取得可能である、構成１～１７のいずれか１つに記載の電子回路。

（構成１９）
入力部及び出力部を含む方向性結合器をさらに備え、
前記方向性結合器は、前記入力部に入力された入力信号を前記帯域通過フィルタに供給可能であり、
前記出力部は、前記帯域通過フィルタから得られる出力信号を出力可能である、構成１～１７のいずれか１つに記載の電子回路。

（構成２０）
構成１～１９のいずれか１つに記載の電子回路と、
前記第１量子ビットの状態を制御可能な制御部と、
を備えた計算機。

実施形態によれば、特性を向上可能な電子回路及び計算機を提供できる。

以上、例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの例に限定されるものではない。例えば、電子回路または計算機に含まれる帯域通過フィルタ、フィルタ共振器、回路、量子ビット、共振器、導波路及び制御部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。

各例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

本発明の実施の形態として上述した電子回路及び計算機を基にして、当業者が適宜設計変更して実施し得る全ての電子回路及び計算機も、本発明の要旨を包含する限り、本発明の範囲に属する。

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０Ｃ…接続導電部材、 １０Ｌ…導電層、 １０Ｍ…ベース導電部材、 １０ａ～１０ｄ…第１～第４導電層、 １０ｆ、１０ｇ…第１、第２面、 １０ｉ、１０ｊ…第１、第２絶縁層、 １０ｓ…基板、 １１…第１量子ビット、 １１ｐ…共振周波数、 １１ｗ…線幅、 ２１…第１読み出し共振器、 ２１ｐ…共振周波数、 ２１ｗ…線幅、 ３１…第１回路、 ５０…帯域通過フィルタ、 ５０ｈｂ…高周波非通過帯域、 ５０ｌｂ…低周波非通過帯域、 ５０ｐ…通過特性、 ５０ｐｂ…通過帯域、 ５８ｒ…フィルタ共振器、 ６０…制御導電部材、 ６１…入力信号生成器、 ６１Ｐ…第１部分、 ６２…出力信号増幅器、 ６２Ｐ…第２部分、 ６５ａ、６５ｂ…導電部材、 ６６…第１導波路、 ６７…サーキュレータ、 ６７ａ～６７ｃ…第１～第３ポート、 ６９…方向性結合器、 ６９Ｉ…入力部、 ６９Ｏ…出力部、 ７０…制御部、 Δ５０…帯域外抑圧量、 Δｋ…結合係数差、 １１０～１１３、１２０～１２３…電子回路、 ２１０…計算機、 ＣＦ１、ＣＦ２…第１、第２構成、 Ｃｈ１…通過特性、 Ｄｋ１…規格化結合係数差、 ＦＢＷ…パラメータ、 ＩＬ…挿入損失、 Ｉｎｔ１…信号強度、 Ｊ１、Ｊ２…第１、第２ジョセフソン接合、 Ｌｎ１…長さ、 Ｑｅ、Ｑｆ…第１、第２部分結合係数、 Ｒ（１）～Ｒ（Ｎ）…第１～第Ｎフィルタ共振器、 Ｒ１～Ｒ３…第１～第３リップル、 ＲＲ１…リップル比、 Ｒｐ１～Ｒｐ３…大きさ、 Ｓ１１…反射特性、 Ｓ２１…通過特性、 ＳＩ１…入力信号、 ＳＯ１…出力信号、 Ｖｒ１…最悪値、 ｄ（１）～ｄ（Ｎ－１）…第１～第（Ｎ－１）距離、 ｄｓ１、ｄｓ２…第１、第２種距離、 ｄｘ…距離、 ｆ０…中心周波数、 ｆｒ１…周波数、 ｋ…結合係数、 ｋｓ１、ｋｓ２…第１、第２種結合係数、 ｋｘ…結合係数、 ｗ１～ｗ３…第１～第３通過帯、 ｗｘ…周波数幅

Claims (20)

1. 複数のフィルタ共振器を含む帯域通過フィルタであって、前記複数のフィルタ共振器に含まれる隣り合う２つは、互いに結合可能である、前記帯域通過フィルタと、
   少なくとも１つの第１回路であって、前記第１回路は、第１量子ビット及び第１読み出し共振器を含み、前記第１読み出し共振器は、前記第１量子ビット、及び、前記複数のフィルタ共振器の１つと結合可能である、前記少なくとも１つの第１回路と、
   を備え、
   前記帯域通過フィルタの通過帯域は、第１通過帯及び第２通過帯を含み、
   前記第１通過帯の第１リップルの大きさは、前記第２通過帯の第２リップルの大きさの１／１０以下である、電子回路。
2. 前記通過帯域は、第３通過帯をさらに含み、
   前記第１通過帯は、前記第２通過帯と前記第３通過帯との間にあり、
   前記第１リップルの前記大きさは、前記第３通過帯の第３リップルの大きさの１／１０以下である、請求項１に記載の電子回路。
3. 前記第１読み出し共振器の共振周波数は、前記第１通過帯に含まれる、請求項１または２に記載の電子回路。
4. 前記第１通過帯の周波数は、前記第２通過帯の周波数よりも高い、請求項３に記載の電子回路。
5. 前記第１通過帯の周波数は、前記第２通過帯の周波数よりも低い、請求項３に記載の電子回路。
6. 前記第１量子ビットの共振周波数は、前記帯域通過フィルタの非通過帯域に含まれる、請求項３に記載の電子回路。
7. 複数のフィルタ共振器を含む帯域通過フィルタであって、前記複数のフィルタ共振器に含まれる隣り合う２つは、互いに結合可能である、前記帯域通過フィルタと、
   少なくとも１つの第１回路であって、前記第１回路は、第１量子ビット及び第１読み出し共振器を含み、前記第１読み出し共振器は、前記第１量子ビット、及び、前記複数のフィルタ共振器の１つと結合可能である、前記少なくとも１つの第１回路と、
   を備え、
   前記複数のフィルタ共振器の数は、４以上の偶数であり、
   前記帯域通過フィルタは、複数の結合係数を有し、
   前記複数の結合係数の１つは、前記複数のフィルタ共振器に含まれる前記隣り合う２つの間の結合係数であり、
   前記複数の結合係数の最小値と、前記複数の結合係数の最大値と、の差は、前記複数の結合係数の平均値の０．１倍以下である、電子回路。
8. 前記帯域通過フィルタは、信号が入力されることが可能な第１部分をさらに含み、
   前記第１部分は、複数のフィルタ共振器の１つと結合可能であり、
   前記第１部分と、前記第１部分と結合可能な前記複数のフィルタ共振器の前記１つと、の間の外部Ｑは、第１部分外部Ｑｅであり、
   前記複数の結合係数の前記１つの結合係数は、第１値以上第２値以下であり、
   前記第１値は、（２×１０^－７）×Ｑｅ^４－（２×１０^－５）×Ｑｅ^３＋０．０００９×Ｑｅ^２－０．０２１１×Ｑｅ＋０．２３６１であり、
   前記第２値は、０．０００３×Ｑｅ^２－０．０１４×Ｑｅ＋０．２２１６である、請求項７に記載の電子回路。
9. 前記帯域通過フィルタは、前記信号を出力することが可能な第２部分をさらに含み、
   前記第２部分は、複数のフィルタ共振器の別の１つと結合可能であり、
   前記第２部分と、前記第２部分と結合可能な前記複数のフィルタ共振器の前記別の１つと、の間の外部Ｑは、第２部分外部Ｑｆであり、
   前記複数の結合係数の前記１つの前記結合係数は、第３値以上第４値以下であり、
   前記第３値は、（２×１０^－７）×Ｑｆ^４－（２×１０^－５）×Ｑｆ^３＋０．０００９×Ｑｆ^２－０．０２１１×Ｑｆ＋０．２３６１であり、
   前記第４値は、０．０００３×Ｑｆ^２－０．０１４×Ｑｆ＋０．２２１６である、請求項８に記載の電子回路。
10. 前記帯域通過フィルタは、複数の距離を有し、
    前記複数の距離の１つは、前記複数のフィルタ共振器に含まれる前記隣り合う２つの間の距離であり、
    前記複数の距離の最小値と、前記複数の距離の最大値と、の差は、前記複数の距離の平均値の０．１倍以下である、請求項７～９のいずれか１つに記載の電子回路。
11. 複数のフィルタ共振器を含む帯域通過フィルタであって、前記複数のフィルタ共振器に含まれる隣り合う２つは、互いに結合可能である、前記帯域通過フィルタと、
    少なくとも１つの第１回路であって、前記第１回路は、第１量子ビット及び第１読み出し共振器を含み、前記第１読み出し共振器は、前記第１量子ビット、及び、前記複数のフィルタ共振器の１つと結合可能である、前記少なくとも１つの第１回路と、
    を備え、
    前記複数のフィルタ共振器は、第１フィルタ共振器～第Ｎフィルタ共振器を含み、前記Ｎは、（２ｎ＋１）であり、前記ｎは、２以上の整数であり、
    前記複数のフィルタ共振器は、第（ｎ－１）共振器、第ｎ共振器、第（ｎ＋１）共振器、第（ｎ＋２）共振器、及び、第（ｎ＋３）共振器を含み、
    第（ｎ－１）共振器と第ｎ共振器との間の結合係数は、第（ｎ－１）結合係数であり、
    第ｎ共振器と第（ｎ＋１）共振器との間の結合係数は、第ｎ結合係数であり、
    第（ｎ＋１）共振器と第（ｎ＋２）共振器との間の結合係数は、第（ｎ＋１）結合係数であり、
    第（ｎ＋２）共振器と第（ｎ＋３）共振器との間の結合係数は、第（ｎ＋２）結合係数であり、
    前記第ｎ結合係数は、前記第（ｎ－１）結合係数の０．７倍以上０．９倍未満であり、前記第（ｎ＋２）結合係数の０．７倍以上０．９未満であり、
    前記第（ｎ＋１）結合係数は、前記第（ｎ－１）結合係数の０．７倍以上０．９未満であり、前記第（ｎ＋２）結合係数の０．７倍以上０．９未満である、電子回路。
12. 前記ｎは３以上であり、
    前記帯域通過フィルタは、複数の第１種結合係数と、複数の第２種結合係数と、を有し、
    前記複数の第１種結合係数の１つは、第１フィルタ共振器～第ｎフィルタ共振器に含まれる隣り合う２つの結合係数であり、
    前記複数の第１種結合係数の最小値と、前記複数の第１種結合係数の最大値と、の差は、前記複数の第１種結合係数の平均値の０．１倍以下であり、
    前記複数の第２種結合係数の１つは、第（ｎ＋２）フィルタ共振器～第（２ｎ＋１）フィルタ共振器に含まれる隣り合う２つの結合係数であり、
    前記複数の第２種結合係数の最小値と、前記複数の第２種結合係数の最大値と、の差は、前記複数の第２種結合係数の平均値の０．１倍以下である、請求項１１に記載の電子回路。
13. 前記帯域通過フィルタは、信号が入力されることが可能な第１部分をさらに含み、
    前記第１部分は、複数のフィルタ共振器の１つと結合可能であり、
    前記第１部分と、前記第１部分と結合可能な前記複数のフィルタ共振器の前記１つと、の間の外部Ｑは、第１部分外部Ｑｅであり、
    前記複数の第１種結合係数及び前記複数の第２種結合係数は、第１値以上第２値以下であり、
    前記第１値は、（２×１０^－７）×Ｑｅ^４－（２×１０^－５）×Ｑｅ^３＋０．０００９×Ｑｅ^２－０．０２１１×Ｑｅ＋０．２３６１であり、
    前記第２値は、０．０００３×Ｑｅ^２－０．０１４×Ｑｅ＋０．２２１６である、請求項１２に記載の電子回路。
14. 前記帯域通過フィルタは、前記信号が出力されることが可能な第２部分をさらに含み、
    前記第２部分は、複数のフィルタ共振器の別の１つと結合可能であり、
    前記第２部分と、前記第２部分と結合可能な前記複数のフィルタ共振器の前記別の１つと、の間の外部Ｑは、第２部分外部Ｑｆであり、
    前記複数の第１種結合係数及び前記複数の第２種結合係数は、第３値以上第４値以下であり、
    前記第３値は、（２×１０^－７）×Ｑｆ^４－（２×１０^－５）×Ｑｆ^３＋０．０００９×Ｑｆ^２－０．０２１１×Ｑｆ＋０．２３６１であり、
    前記第４値は、０．０００３×Ｑｆ^２－０．０１４×Ｑｆ＋０．２２１６である、請求項１３に記載の電子回路。
15. 前記帯域通過フィルタは、複数の第１種距離及び複数の第２種距離を有し、
    前記複数の第１種距離の１つは、前記第１フィルタ共振器～第ｎフィルタ共振器に含まれる隣り合う２つの間の距離であり、
    前記複数の第１種距離の最小値と、前記複数の第１種距離の最大値と、の差は、前記複数の第１種距離の平均値の０．１倍以下であり、
    前記複数の第２種距離の１つは、前記第（ｎ＋２）フィルタ共振器～第（２ｎ＋１）フィルタ共振器に含まれる隣り合う２つの間の距離であり、
    前記複数の第２種距離の最小値と、前記複数の第２種距離の最大値と、の差は、前記複数の第２種距離の平均値の０．１倍以下である、請求項１１～１４のいずれか１つに記載の電子回路。
16. 複数のフィルタ共振器の互いに隣でない２つが結合可能である、請求項１、２、７、８、９、１１、１２、１３、１４のいずれか１つに記載の電子回路。
17. 前記帯域通過フィルタは、第１導波路をさらに含み、
    前記第１導波路の端部は、前記複数のフィルタ共振器の互いに隣でない２つの一方と結合可能であり、
    前記第１導波路の他端部は、前記複数のフィルタ共振器の互いに隣でない前記２つの他方と結合可能である、請求項１、２、７、８、９、１１、１２、１３、１４のいずれか１つに記載の電子回路。
18. サーキュレータをさらに備え、
    前記サーキュレータは、前記帯域通過フィルタに入力信号を供給可能であり、
    前記サーキュレータは、前記帯域通過フィルタから得られる出力信号を取得可能である、請求項１、２、７、８、９、１１、１２、１３、１４のいずれか１つに記載の電子回路。
19. 入力部及び出力部を含む方向性結合器をさらに備え、
    前記方向性結合器は、前記入力部に入力された入力信号を前記帯域通過フィルタに供給可能であり、
    前記出力部は、前記帯域通過フィルタから得られる出力信号を出力可能である、請求項１、２、７、８、９、１１、１２、１３、１４のいずれか１つに記載の電子回路。
20. 請求項１、２、７、８、９、１１、１２、１３、１４のいずれか１つに記載の電子回路と、
    前記第１量子ビットの状態を制御可能な制御部と、
    を備えた計算機。

Images