JP2024010383A - Manufacturing method for display device - Google Patents

Manufacturing method for display device Download PDF

Info

Publication number
JP2024010383A
JP2024010383A JP2022111691A JP2022111691A JP2024010383A JP 2024010383 A JP2024010383 A JP 2024010383A JP 2022111691 A JP2022111691 A JP 2022111691A JP 2022111691 A JP2022111691 A JP 2022111691A JP 2024010383 A JP2024010383 A JP 2024010383A
Authority
JP
Japan
Prior art keywords
substrate
light emitting
inorganic light
transfer
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022111691A
Other languages
Japanese (ja)
Inventor
圭介 浅田
Keisuke Asada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2022111691A priority Critical patent/JP2024010383A/en
Priority to TW112118113A priority patent/TWI846470B/en
Publication of JP2024010383A publication Critical patent/JP2024010383A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve performance of a display device.
SOLUTION: A manufacturing method for a display device includes a step of aligning a substrate SS1 (first substrate) on which a plurality of LED elements 20 is arranged in a matrix state and a transfer substrate (second substrate). In the aligning step, the substrate SS1 and the second substrate are aligned on the basis of positional information of a plurality of alignment marks AM provided on the substrate SS1. The alignment marks AM are present in a region where the LED elements 20 are arranged. A separation distance D1 between the LED elements 20 that are adjacent to each other through each alignment mark AM is larger than a separation distance D2 of the LED elements 20 that are adjacent to each other not through one alignment mark AM.
SELECTED DRAWING: Figure 7
COPYRIGHT: (C)2024,JPO&INPIT

Description

本発明は、表示装置の製造技術に関する。 The present invention relates to a technology for manufacturing display devices.

表示装置として、基板上に、自発光素子である発光ダイオード素子が行列上に配列されたLED(Light Emitting Diode)表示装置がある。例えば、米国特許出願公開第2019/0096774号明細書特許文献1には、複数のマイクロデバイス(LED)をテンプレートからレシーバ基板に転写する際に、テンプレートにアライメントマークが形成されていることが記載されている。特表2019-511838号公報(特許文献2)には、3種類のLED素子を成長基板からターゲット基板に移送する方法が記載されている。 As a display device, there is an LED (Light Emitting Diode) display device in which light emitting diode elements, which are self-luminous elements, are arranged in a matrix on a substrate. For example, US Patent Application Publication No. 2019/0096774 Patent Document 1 describes that alignment marks are formed on the template when transferring a plurality of microdevices (LEDs) from the template to the receiver substrate. ing. Japanese Patent Publication No. 2019-511838 (Patent Document 2) describes a method for transferring three types of LED elements from a growth substrate to a target substrate.

米国特許出願公開第2019/0096774号明細書US Patent Application Publication No. 2019/0096774 特表2019-511838号公報Special table 2019-511838 publication

LED表示装置の場合、アレイ基板上に多数のLED素子が実装される。LED素子が形成されるサファイア基板からアレイ基板(バックプレーンと呼ぶ場合もある)に実装される工程において、サファイア基板から転写用基板にLED素子を転写した後、転写用基板からアレイ基板に再転写する方法が考えられる。このように、複数のLED素子を転写する場合、転写元の基板と転写先の基板との位置合わせを高精度に行うが必要になる。位置合わせの精度を向上させる技術として、アライメントマークを用いる方法がある。 In the case of an LED display device, a large number of LED elements are mounted on an array substrate. In the process of mounting the LED elements from the sapphire substrate on which they are formed to the array substrate (sometimes called a backplane), the LED elements are transferred from the sapphire substrate to the transfer substrate, and then retransferred from the transfer substrate to the array substrate. There are ways to do this. In this way, when transferring a plurality of LED elements, it is necessary to align the transfer source substrate and the transfer destination substrate with high precision. As a technique for improving the accuracy of alignment, there is a method of using alignment marks.

ここで、アライメントマークを設けるのに好適な位置は、表示装置の仕様、あるいは表示装置の製造装置の仕様に応じて異なる。しかし、表示装置の仕様、あるいは表示装置の製造装置の仕様に応じて異なる位置にアライメントマークを形成した場合、LED素子が形成されたサファイア基板の汎用性が低下する。 Here, a suitable position for providing the alignment mark differs depending on the specifications of the display device or the specifications of the display device manufacturing apparatus. However, if alignment marks are formed at different positions depending on the specifications of the display device or the specifications of the display device manufacturing apparatus, the versatility of the sapphire substrate on which the LED elements are formed is reduced.

本発明の一態様である表示装置の製造方法は、(a)第1面を備え、前記第1面上に複数の第1無機発光素子が行列状に配列された第1基板と、粘着樹脂層が形成された第2面を備える第2基板と、を準備する工程と、(b)前記第1基板と、前記第2基板との位置合わせを行う工程と、(c)前記(b)工程の後、前記複数の第1無機発光素子のそれぞれを前記第2基板上の前記粘着樹脂層に貼り付ける工程と、(d)前記(c)工程の後、前記第1基板と前記第2基板との距離を遠ざけることにより、前記複数の第1無機発光素子のそれぞれを前記第1基板から剥離させる工程と、を含んでいる。前記(b)工程では、前記第1基板の第1面に設けられた複数のアライメントマークの位置情報に基づいて前記第1基板と前記第2基板との位置合わせを行う。前記複数のアライメントマークは、前記複数の無機発光素子が配列される領域内にあり、かつ、1個のアライメントマークのそれぞれを介して隣り合う無機発光素子の離間距離は、前記1個のアライメントマークを介さずに隣り合う無機発光素子の離間距離よりも広い。 A method for manufacturing a display device, which is one aspect of the present invention, includes: (a) a first substrate having a first surface on which a plurality of first inorganic light emitting elements are arranged in a matrix; and an adhesive resin. a step of preparing a second substrate having a second surface on which a layer is formed; (b) a step of aligning the first substrate and the second substrate; and (c) the step of (b) After the step, a step of attaching each of the plurality of first inorganic light emitting elements to the adhesive resin layer on the second substrate; (d) After the step (c), attaching the first substrate and the second The method includes the step of separating each of the plurality of first inorganic light emitting elements from the first substrate by increasing the distance from the substrate. In the step (b), the first substrate and the second substrate are aligned based on position information of a plurality of alignment marks provided on the first surface of the first substrate. The plurality of alignment marks are within a region where the plurality of inorganic light emitting elements are arranged, and the distance between adjacent inorganic light emitting elements with each one alignment mark in between is equal to the distance between the one alignment mark. It is wider than the distance between adjacent inorganic light emitting elements without intervening.

一実施形態である表示装置の構成例を示す平面図である。FIG. 1 is a plan view showing an example of the configuration of a display device according to an embodiment. 図1に示す画素周辺の回路の構成例を示す回路図である。FIG. 2 is a circuit diagram showing an example of a configuration of a circuit around a pixel shown in FIG. 1. FIG. 図1に示す表示装置の複数の画素のそれぞれに配置されるLED素子の周辺構造の一例を示す拡大断面図である。2 is an enlarged cross-sectional view showing an example of a peripheral structure of an LED element arranged in each of a plurality of pixels of the display device shown in FIG. 1. FIG. 図3に示すLED素子に対する変形例を示す拡大断面図である。4 is an enlarged sectional view showing a modification of the LED element shown in FIG. 3. FIG. 図1に示す表示装置の製造工程のフローを示す説明図である。FIG. 2 is an explanatory diagram showing a flow of the manufacturing process of the display device shown in FIG. 1. FIG. 図5に示すLED保持基板準備工程において準備する基板の概要を示す平面図である。FIG. 6 is a plan view schematically showing a substrate prepared in the LED holding substrate preparation step shown in FIG. 5; 図6に示すアライメントマーク周辺の拡大平面図である。7 is an enlarged plan view of the vicinity of the alignment mark shown in FIG. 6. FIG. 図6に示すアライメントマークを設ける方法の一例を示す説明図である。7 is an explanatory diagram showing an example of a method of providing the alignment mark shown in FIG. 6. FIG. 図6に示す複数の基板のそれぞれの拡大断面図である。7 is an enlarged cross-sectional view of each of the plurality of substrates shown in FIG. 6. FIG. 図5に示す第1転写工程および第2転写工程で利用する転写用基板の一例を示す平面図である。6 is a plan view showing an example of a transfer substrate used in the first transfer step and the second transfer step shown in FIG. 5. FIG. 図10のA-A線に沿った断面図である。11 is a cross-sectional view taken along line AA in FIG. 10. FIG. 図5に示すアレイ基板準備工程で準備するアレイ基板の概要を示す断面図である。6 is a cross-sectional view schematically showing an array substrate prepared in the array substrate preparation step shown in FIG. 5. FIG. 図5に示す第1転写工程の位置合わせ工程を模式的に示す断面図である。FIG. 6 is a cross-sectional view schematically showing the positioning step of the first transfer step shown in FIG. 5. FIG. 図5に示す第1転写工程の貼り付け工程を模式的に示す断面図である。FIG. 6 is a cross-sectional view schematically showing the pasting step of the first transfer step shown in FIG. 5. FIG. 図5に示す第1転写工程の保持基板剥離工程において、複数のLED素子に選択的にレーザを照射した状態を模式的に示す断面図である。6 is a cross-sectional view schematically showing a state in which a plurality of LED elements are selectively irradiated with a laser in the holding substrate peeling step of the first transfer step shown in FIG. 5. FIG. 図5に示す第1転写工程の保持基板剥離工程において、複数のLED素子から保持基板を剥離した状態を模式的に示す断面図である。6 is a cross-sectional view schematically showing a state where the holding substrate is peeled off from a plurality of LED elements in the holding substrate peeling step of the first transfer step shown in FIG. 5. FIG. 図5に示す第2転写工程の一例を示す説明図である。6 is an explanatory diagram showing an example of the second transfer step shown in FIG. 5. FIG. 図5に示すアレイ基板実装工程の一例を示す断面図である。6 is a cross-sectional view showing an example of the array substrate mounting process shown in FIG. 5. FIG.

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一または関連する符号を付して、詳細な説明を適宜省略することがある。 Embodiments of the present invention will be described below with reference to the drawings. It should be noted that the disclosure is merely an example, and any modifications that can be easily made by those skilled in the art while maintaining the gist of the invention are naturally included within the scope of the present invention. In addition, in order to make the explanation clearer, the drawings may schematically represent the width, thickness, shape, etc. of each part compared to the actual aspect, but these are only examples, and the interpretation of the present invention is It is not limited. In addition, in this specification and each figure, elements similar to those described above with respect to the existing figures are denoted by the same or related numerals, and detailed explanations may be omitted as appropriate.

以下の実施の形態では、複数の無機発光素子を用いた表示装置の例として、複数のマイクロLED素子を備えるマイクロLED表示装置を取り上げて説明する。マイクロLED素子は、一般的なLED素子と比較して素子のサイズ(外径寸法)が小さいので、高精細な画像を表示できるというメリットがある。 In the following embodiments, a micro LED display device including a plurality of micro LED elements will be described as an example of a display device using a plurality of inorganic light emitting elements. Micro LED elements have a smaller element size (outer diameter) than general LED elements, so they have the advantage of being able to display high-definition images.

なお、自発光素子である発光ダイオード素子として、有機発光ダイオード素子(OLED:Organic Light-Emitting Diode)がある。以下の実施の形態で説明する無機発光ダイオード素子(マイクロLED素子)は、有機発光ダイオード素子とは区別される。 Note that an organic light-emitting diode (OLED) is an example of a light-emitting diode element that is a self-luminous element. The inorganic light emitting diode element (micro LED element) described in the following embodiments is distinguished from the organic light emitting diode element.

<表示装置>
まず、本実施の形態の表示装置であるマイクロLED表示装置の構成例について説明する。図1は、一実施形態である表示装置の構成例を示す平面図である。図1では、表示領域DAと周辺領域PFAとの境界、制御回路5、駆動回路6、および複数の画素PIXのそれぞれを二点鎖線で示している。図2は、図1に示す画素周辺の回路の構成例を示す回路図である。
<Display device>
First, a configuration example of a micro LED display device, which is a display device of this embodiment, will be described. FIG. 1 is a plan view showing a configuration example of a display device according to an embodiment. In FIG. 1, the boundary between the display area DA and the peripheral area PFA, the control circuit 5, the drive circuit 6, and each of the plurality of pixels PIX are indicated by two-dot chain lines. FIG. 2 is a circuit diagram showing an example of the configuration of a circuit around the pixel shown in FIG.

図1に示すように、本実施の形態の表示装置DSP1は、表示領域DAと、表示領域DAの周囲を枠状に囲む周辺領域PFAと、表示領域DA内に行列上に配列された複数の画素PIXと、を有している。また、表示装置DSP1は、基板10と、基板10上に形成された制御回路5と、基板10上に形成された駆動回路6と、を有している。 As shown in FIG. 1, the display device DSP1 of the present embodiment includes a display area DA, a peripheral area PFA surrounding the display area DA in a frame shape, and a plurality of display areas arranged in a matrix within the display area DA. It has a pixel PIX. Further, the display device DSP1 includes a substrate 10, a control circuit 5 formed on the substrate 10, and a drive circuit 6 formed on the substrate 10.

制御回路5は、表示装置DSP1の表示機能の駆動を制御する制御回路である。例えば、制御回路5は、基板10上に実装されたドライバIC(Integrated Circuit)である。図1に示す例では、制御回路5は、基板10が備える4辺のうち、一つの短辺に沿って配置されている。また、本実施の形態の例では、制御回路5は、複数の画素PIXに接続される映像信号線VL(図2参照)を駆動する信号線駆動回路を含んでいる。ただし、制御回路5の位置および構成例は、図1に示す例には限定されず、種々の変形例がある。例えば、図1において、制御回路5として示す位置に、フレキシブル基板などの回路基板が接続され、上記したドライバICは、回路基板上に搭載されている場合がある。また例えば、映像信号線VLを駆動する信号線駆動回路は、制御回路5とは別に形成されている場合がある。 The control circuit 5 is a control circuit that controls driving of the display function of the display device DSP1. For example, the control circuit 5 is a driver IC (Integrated Circuit) mounted on the substrate 10. In the example shown in FIG. 1, the control circuit 5 is arranged along one short side of the four sides of the substrate 10. Further, in the example of the present embodiment, the control circuit 5 includes a signal line drive circuit that drives a video signal line VL (see FIG. 2) connected to a plurality of pixels PIX. However, the position and configuration example of the control circuit 5 is not limited to the example shown in FIG. 1, and there are various modifications. For example, in FIG. 1, a circuit board such as a flexible board is connected to a position shown as the control circuit 5, and the above-described driver IC may be mounted on the circuit board. Further, for example, a signal line drive circuit that drives the video signal line VL may be formed separately from the control circuit 5.

駆動回路6は、複数の画素PIXのうち、走査信号線GLを駆動する回路である。駆動回路6は、制御回路5からの制御信号に基づいて、複数の走査信号線GLを駆動する。図1に示す例では、駆動回路6は、基板10が備える4辺のうち、二つの長辺のそれぞれに沿って配置されている。ただし、駆動回路6の位置および構成例は、図1に示す例には限定されず、種々の変形例がある。例えば、図1において、制御回路5として示す位置に、フレキシブル基板などの回路基板が接続され、上記した駆動回路6が回路基板上に搭載されている場合がある。 The drive circuit 6 is a circuit that drives the scanning signal line GL among the plurality of pixels PIX. The drive circuit 6 drives the plurality of scanning signal lines GL based on control signals from the control circuit 5. In the example shown in FIG. 1, the drive circuit 6 is arranged along each of two long sides of the four sides of the substrate 10. However, the position and configuration example of the drive circuit 6 is not limited to the example shown in FIG. 1, and there are various modifications. For example, in FIG. 1, a circuit board such as a flexible board may be connected to the position shown as the control circuit 5, and the above-mentioned drive circuit 6 may be mounted on the circuit board.

次に、図2を用いて画素PIXの回路構成例について説明する。なお、図2では、一つの画素PIXを代表的に取り上げて図示しているが、図1に示す複数の画素PIXのそれぞれが、図2に示す画素PIXと同様の回路を備えている。以下では、画素PIXが備えるスイッチ、キャパシタ、およびLED素子20を含む回路について、画素回路と呼称する場合がある。画素回路は、制御回路5(図1参照)から供給される映像信号Vsgに応じてLED素子20の発光状態を制御する電圧信号方式の回路である。 Next, an example of the circuit configuration of the pixel PIX will be described using FIG. 2. Note that although one pixel PIX is representatively illustrated in FIG. 2, each of the plurality of pixels PIX shown in FIG. 1 includes the same circuit as the pixel PIX shown in FIG. Hereinafter, a circuit including a switch, a capacitor, and an LED element 20 included in the pixel PIX may be referred to as a pixel circuit. The pixel circuit is a voltage signal type circuit that controls the light emitting state of the LED element 20 according to the video signal Vsg supplied from the control circuit 5 (see FIG. 1).

図2に示すように、画素PIXは、LED素子20を備えている。LED素子20は、上記したマイクロ発光ダイオードである。LED素子20はアノード電極20EA(後述する図3参照)およびカソード電極20EK(後述する図3参照)を有している。LED素子20のアノード電極20EAおよびカソード電極20EKのそれぞれは、画素PIXの端子30に電気的に接続されている。図2に示す例では、LED素子20のカソード電極20EKは、端子30Lに接続され、LED素子20のアノード電極20EAは、端子30Hに接続されている。端子30Lには相対的に低い固定電位(低電位)である電位PVSが供給され、端子30Hには、端子30Lに供給される電位よりも高い固定電位(高電位)である電位PVDが供給される。 As shown in FIG. 2, the pixel PIX includes an LED element 20. The LED element 20 is the above-mentioned micro light emitting diode. The LED element 20 has an anode electrode 20EA (see FIG. 3 described later) and a cathode electrode 20EK (see FIG. 3 described later). Each of the anode electrode 20EA and cathode electrode 20EK of the LED element 20 is electrically connected to the terminal 30 of the pixel PIX. In the example shown in FIG. 2, the cathode electrode 20EK of the LED element 20 is connected to the terminal 30L, and the anode electrode 20EA of the LED element 20 is connected to the terminal 30H. The terminal 30L is supplied with a potential PVS which is a relatively low fixed potential (low potential), and the terminal 30H is supplied with a potential PVD which is a fixed potential (high potential) higher than the potential supplied to the terminal 30L. Ru.

画素PIXは、出力スイッチBCT、駆動トランジスタDRT、および画素スイッチSSTを備えている。出力スイッチBCTは、駆動回路6から供給される制御信号Gsbに応答して、LED素子20の発光時間を制御するトランジスタである。駆動トランジスタDRTは、映像信号Vsgに応じてLED素子20のアノード電極に供給される駆動電流の電流量を制御するトランジスタである。画素スイッチSSTは、制御信号Gssに応答して画素回路と映像信号線VLとの接続状態(オンまたはオフの状態)を制御するトランジスタである。また、駆動回路6は、リセット電位の入力を制御するリセットスイッチRSTを備えている。出力スイッチBCT、駆動トランジスタDRT、画素スイッチSST、およびリセットスイッチRSTのそれぞれは、例えば薄膜トランジスタである。画素スイッチSSTがオン状態の時、画素回路には、映像信号線VLから映像信号Vsgが入力される。 Pixel PIX includes an output switch BCT, a drive transistor DRT, and a pixel switch SST. The output switch BCT is a transistor that controls the light emission time of the LED element 20 in response to a control signal Gsb supplied from the drive circuit 6. The drive transistor DRT is a transistor that controls the amount of drive current supplied to the anode electrode of the LED element 20 according to the video signal Vsg. The pixel switch SST is a transistor that controls the connection state (on or off state) between the pixel circuit and the video signal line VL in response to the control signal Gss. Further, the drive circuit 6 includes a reset switch RST that controls input of a reset potential. Each of the output switch BCT, drive transistor DRT, pixel switch SST, and reset switch RST is, for example, a thin film transistor. When the pixel switch SST is on, a video signal Vsg is input to the pixel circuit from the video signal line VL.

駆動回路6は、図示しないシフトレジスタ回路、出力バッファ回路等を含んでいる。駆動回路6は、制御回路5(図1参照)から伝送される水平走査スタートパルスに基づいてパルスを出力し、制御信号Gss、制御信号Gsb、および制御信号Gsrを出力する。 The drive circuit 6 includes a shift register circuit, an output buffer circuit, etc. (not shown). The drive circuit 6 outputs a pulse based on the horizontal scanning start pulse transmitted from the control circuit 5 (see FIG. 1), and outputs a control signal Gss, a control signal Gsb, and a control signal Gsr.

複数の走査信号線GLは、走査信号線GLA、GLB、およびリセット配線GLRを含んでいる。複数の走査信号線GLのそれぞれは、X方向に延びている。走査信号線GLAは、出力スイッチBCTのゲート電極に接続されている。走査信号線GLAに制御信号Gsbが供給されると、出力スイッチBCTがオン状態となる。走査信号線GLBは、画素スイッチSSTのゲート電極に接続されている。走査信号線GLBに制御信号Gssが供給されると、画素スイッチSSTがオン状態となる。リセット配線GLRは、出力スイッチBCTと駆動トランジスタDRTとの間、およびリセットスイッチRSTのドレイン電極に接続されている。リセットスイッチRSTのゲート電極にリセット信号である制御信号Gsrが供給されると、リセット配線GLRには、リセット電位が供給される。 The plurality of scanning signal lines GL include scanning signal lines GLA, GLB, and a reset wiring GLR. Each of the plurality of scanning signal lines GL extends in the X direction. The scanning signal line GLA is connected to the gate electrode of the output switch BCT. When the control signal Gsb is supplied to the scanning signal line GLA, the output switch BCT is turned on. The scanning signal line GLB is connected to the gate electrode of the pixel switch SST. When the control signal Gss is supplied to the scanning signal line GLB, the pixel switch SST is turned on. The reset wiring GLR is connected between the output switch BCT and the drive transistor DRT and to the drain electrode of the reset switch RST. When a control signal Gsr, which is a reset signal, is supplied to the gate electrode of the reset switch RST, a reset potential is supplied to the reset wiring GLR.

画素PIXは、保持容量Csおよび補助容量Cadを有している。保持容量Csおよび補助容量Cadは、それぞれキャパシタである。保持容量Csは、駆動トランジスタDRTのゲート電極と、端子30Hとの間に接続されている。補助容量Cadは、出力スイッチBCTのソース電極と端子30Hとの間に接続されている。補助容量Cadは、発光電流量を調整するための容量素子であり、変形例としては、補助容量Cadが配置されない場合もある。 Pixel PIX has a storage capacitor Cs and an auxiliary capacitor Cad. The holding capacitor Cs and the auxiliary capacitor Cad are each capacitors. The holding capacitor Cs is connected between the gate electrode of the drive transistor DRT and the terminal 30H. The auxiliary capacitor Cad is connected between the source electrode of the output switch BCT and the terminal 30H. The auxiliary capacitor Cad is a capacitive element for adjusting the amount of light emitted current, and as a modification, the auxiliary capacitor Cad may not be arranged.

<LED素子の周辺構造>
次に、図1に示す画素PIXに配置されるLED素子の周辺構造について説明する。図3は、図1に示す表示装置の複数の画素のそれぞれに配置されるLED素子の周辺構造の一例を示す拡大断面図である。図4は、図3に示すLED素子に対する変形例を示す拡大断面図である。
<Peripheral structure of LED element>
Next, the peripheral structure of the LED element arranged in the pixel PIX shown in FIG. 1 will be described. FIG. 3 is an enlarged cross-sectional view showing an example of a peripheral structure of an LED element arranged in each of a plurality of pixels of the display device shown in FIG. FIG. 4 is an enlarged sectional view showing a modification of the LED element shown in FIG. 3.

図3に示すアレイ基板SUB1は、基板10と、基板10上に積層された複数の絶縁層とを含む基板である。アレイ基板SUB1が有する複数の絶縁層は、無機絶縁層11、有機絶縁層12、および無機絶縁層13を含む。また、アレイ基板SUB1は、図2を用いて説明した画素PIXが備える各種の回路を含む。基板10は、面10fおよび面10fの反対側の面10bを有する。無機絶縁層11、有機絶縁層12、および無機絶縁層13のそれぞれは、基板10の面10f上に積層されている。 The array substrate SUB1 shown in FIG. 3 is a substrate including a substrate 10 and a plurality of insulating layers stacked on the substrate 10. The plurality of insulating layers that the array substrate SUB1 has include an inorganic insulating layer 11, an organic insulating layer 12, and an inorganic insulating layer 13. Further, the array substrate SUB1 includes various circuits included in the pixel PIX described using FIG. 2. The substrate 10 has a surface 10f and a surface 10b opposite to the surface 10f. Each of the inorganic insulating layer 11, the organic insulating layer 12, and the inorganic insulating layer 13 is laminated on the surface 10f of the substrate 10.

無機絶縁層11、有機絶縁層12、および無機絶縁層13のそれぞれは、積層された複数の絶縁膜から成る積層膜である場合がある。例えば、図2に示す出力スイッチBCT、駆動トランジスタDRT、および画素スイッチSSTを構成する薄膜トランジスタの半導体層は、無機絶縁層11内に形成されている。無機絶縁層11を構成する複数の無機絶縁膜のうちの一部は、薄膜トランジスタを形成するための下地層として用いられ、他の一部は、薄膜トランジスタのゲート絶縁膜として用いられる。 Each of the inorganic insulating layer 11, the organic insulating layer 12, and the inorganic insulating layer 13 may be a laminated film consisting of a plurality of laminated insulating films. For example, semiconductor layers of thin film transistors forming the output switch BCT, drive transistor DRT, and pixel switch SST shown in FIG. 2 are formed within the inorganic insulating layer 11. Some of the plurality of inorganic insulating films forming the inorganic insulating layer 11 are used as a base layer for forming a thin film transistor, and the other part is used as a gate insulating film of the thin film transistor.

図3に示すように、アレイ基板SUB1には、LED素子20が搭載されている。LED素子20は、面20fおよび面20fの反対側の面20bを備える。また、LED素子20は、面20fに配列された複数の(図3では2個の)電極20Eを備えている。複数の電極20Eは、アノード電極20EAおよびカソード電極20EKを含む。アノード電極20EAは、導電性接合材40を介して端子30Hと接続されている。カソード電極20EKは、導電性接合材40を介して端子30Lと接続されている。導電性接合材40は、例えば、半田から成る。図3では、1個のLED素子を例示しているが、アレイ基板SUB1には、複数のLED素子が行列状に搭載されている。表示装置DSP1は、アレイ基板SUB1上に搭載された複数のLED素子20を駆動することにより、画像を表示する。LED素子20から出射される光は、例えば面20b側から出射される。 As shown in FIG. 3, the LED elements 20 are mounted on the array substrate SUB1. The LED element 20 includes a surface 20f and a surface 20b opposite to the surface 20f. Furthermore, the LED element 20 includes a plurality of (two in FIG. 3) electrodes 20E arranged on a surface 20f. The plurality of electrodes 20E include an anode electrode 20EA and a cathode electrode 20EK. Anode electrode 20EA is connected to terminal 30H via conductive bonding material 40. Cathode electrode 20EK is connected to terminal 30L via conductive bonding material 40. The conductive bonding material 40 is made of, for example, solder. Although one LED element is illustrated in FIG. 3, a plurality of LED elements are mounted in a matrix on the array substrate SUB1. The display device DSP1 displays images by driving a plurality of LED elements 20 mounted on the array substrate SUB1. The light emitted from the LED element 20 is emitted from, for example, the surface 20b side.

なお、図3ではLED素子20の一例として、面20fにアノード電極20EAおよびカソード電極20EKの両方が配置される例を示した。ただし、LED素子20の構造には種々の変形例がある。例えば、図4に示すLED素子20M1の場合、面20bにカソード電極20EKが設けられ、面20fにアノード電極20EAが設けられている。図3に示すLED素子20を、図4に示すLED素子20M1に置き換える場合、カソード電極20EKに接続される端子30L(図3参照)は、LED素子20M1の面20b上に設けられる。 Note that FIG. 3 shows an example of the LED element 20 in which both the anode electrode 20EA and the cathode electrode 20EK are arranged on the surface 20f. However, there are various modifications to the structure of the LED element 20. For example, in the case of the LED element 20M1 shown in FIG. 4, a cathode electrode 20EK is provided on the surface 20b, and an anode electrode 20EA is provided on the surface 20f. When replacing the LED element 20 shown in FIG. 3 with the LED element 20M1 shown in FIG. 4, the terminal 30L (see FIG. 3) connected to the cathode electrode 20EK is provided on the surface 20b of the LED element 20M1.

<表示装置の製造方法>
次に、図1に示す表示装置DSP1の製造方法について説明する。図5は、図1に示す表示装置の製造工程のフローを示す説明図である。図5に例示するフローでは、例えば赤色用、緑色用、および青色用の3種類のLED素子を3個の第1転写用基板にそれぞれ転写した後、これらを第2転写用基板に順に転写し、第2転写用基板を介してアレイ基板に搭載する方法を取り上げて説明する。図5に示すように、本実施の形態の表示装置の製造方法は、LED保持基板準備工程、第1転写用基板準備工程、第2転写用基板準備工程、アレイ基板準備工程、第1転写工程、第2転写工程、およびアレイ基板実装工程を含んでいる。以下、各工程の詳細について説明する。
<Display device manufacturing method>
Next, a method for manufacturing the display device DSP1 shown in FIG. 1 will be described. FIG. 5 is an explanatory diagram showing a flow of the manufacturing process of the display device shown in FIG. 1. In the flow illustrated in FIG. 5, for example, three types of LED elements for red, green, and blue are transferred to three first transfer substrates, and then transferred in order to a second transfer substrate. , a method of mounting on the array substrate via the second transfer substrate will be explained. As shown in FIG. 5, the method for manufacturing a display device according to the present embodiment includes an LED holding substrate preparation step, a first transfer substrate preparation step, a second transfer substrate preparation step, an array substrate preparation step, and a first transfer step. , a second transfer step, and an array substrate mounting step. The details of each step will be explained below.

まず、図5を用いて表示装置の製造方法の概要について説明する。図3に示すLED素子20は、図5に示すLED保持基板準備工程において、LED保持基板(例えばサファイア基板)上に形成される。LED保持基板上のLED素子20は、第1転写工程および第2転写工程を経て、アレイ基板実装工程において、転写用基板からアレイ基板に転写される。本願では、サファイア基板から転写用基板に転写する第1転写工程において、サファイア基板と転写用基板との位置合わせ工程について特に詳しく説明する。また、位置合わせ工程において利用されるアライメントマークをサファイア基板上に形成する方法について詳しく説明する。 First, an outline of a method for manufacturing a display device will be explained using FIG. 5. The LED element 20 shown in FIG. 3 is formed on an LED holding substrate (for example, a sapphire substrate) in the LED holding substrate preparation step shown in FIG. The LED elements 20 on the LED holding substrate are transferred from the transfer substrate to the array substrate in the array substrate mounting process through a first transfer process and a second transfer process. In this application, in the first transfer step of transferring from the sapphire substrate to the transfer substrate, the alignment step between the sapphire substrate and the transfer substrate will be explained in detail. Furthermore, a method for forming alignment marks used in the alignment process on the sapphire substrate will be explained in detail.

<LED保持基板準備工程、第1転写用基板準備工程、第2転写用基板準備工程、およびアレイ基板準備工程>
図5に示すLED保持基板準備工程では、図6に示す基板SS1、基板SS2、および基板SS3を準備する。図6は、図5に示すLED保持基板準備工程において準備する基板の概要を示す平面図である。基板SS1、基板SS2、および基板SS3のそれぞれは、上面および下面を備えている。また、LED保持基板である基板SS1、基板SS2、および基板SS3のそれぞれは、上面および下面のうちのいずれか一方(図6に示す例では、上面上)に複数のLED素子が行列状に配列されている。
<LED holding substrate preparation process, first transfer substrate preparation process, second transfer substrate preparation process, and array substrate preparation process>
In the LED holding substrate preparation step shown in FIG. 5, the substrate SS1, the substrate SS2, and the substrate SS3 shown in FIG. 6 are prepared. FIG. 6 is a plan view schematically showing a substrate prepared in the LED holding substrate preparation step shown in FIG. 5. FIG. Each of the substrate SS1, the substrate SS2, and the substrate SS3 has an upper surface and a lower surface. Each of the LED holding substrates SS1, SS2, and SS3 has a plurality of LED elements arranged in a matrix on one of the top and bottom surfaces (in the example shown in FIG. 6, on the top surface). has been done.

詳しくは、基板SS1、基板SS2、および基板SS3には、それぞれ異なる色の光を発光するLED素子が配列されている。言い換えれば、基板SS1、基板SS2、および基板SS3のそれぞれは、複数のLED素子を保持するLED保持基板である。例えば、基板SS1の面(素子保持面)SS1tには、赤色用LED素子、緑色用LED素子、および青色用LED素子のうちの一つである第1無機発光素子21が配列されている。基板SS2の面(素子保持面)SS2tには、赤色用LED素子、緑色用LED素子、および青色用LED素子のうち、第1無機発光素子21とは異なるLED素子である第2無機発光素子22が配列されている。基板SS3の面(素子保持面)SS3tには、赤色用LED素子、緑色用LED素子、および青色用LED素子のうち、第1無機発光素子21および第2無機発光素子22とは異なるLED素子である第3無機発光素子23が配列されている。 Specifically, LED elements that emit light of different colors are arranged on the substrate SS1, the substrate SS2, and the substrate SS3, respectively. In other words, each of the substrate SS1, the substrate SS2, and the substrate SS3 is an LED holding substrate that holds a plurality of LED elements. For example, the first inorganic light emitting element 21, which is one of a red LED element, a green LED element, and a blue LED element, is arranged on the surface (element holding surface) SS1t of the substrate SS1. On the surface (element holding surface) SS2t of the substrate SS2, a second inorganic light emitting element 22 which is an LED element different from the first inorganic light emitting element 21 among a red LED element, a green LED element, and a blue LED element is disposed. are arranged. On the surface (element holding surface) SS3t of the substrate SS3, an LED element different from the first inorganic light emitting element 21 and the second inorganic light emitting element 22 among the red LED element, green LED element, and blue LED element is mounted. A certain third inorganic light emitting element 23 is arranged.

基板SS1の面SS1t上には、複数の第1無機発光素子21が行列上に配列されている。基板SS1の面SS1t上には、第2無機発光素子22および第3無機発光素子23は配置されていない。基板SS2の面SS2t上には、複数の第2無機発光素子22が行列上に配列されている。基板SS2の面SS2t上には、第1無機発光素子21および第3無機発光素子23は配置されていない。基板SS3の面SS3t上には、複数の第3無機発光素子23が行列上に配列されている。基板SS3の面SS3t上には、第1無機発光素子21および第2無機発光素子22は配置されていない。基板SS1、基板SS2、および基板SS3のそれぞれは、例えば、サファイア基板である。第1無機発光素子21、第2無機発光素子22、および第3無機発光素子23のそれぞれは、例えば、サファイア基板上に金属膜、絶縁膜、および半導体膜等を積層することにより形成されている。言い換えれば、基板SS1、基板SS2、および基板SS3のそれぞれは、LED製造用の基板である。 A plurality of first inorganic light emitting elements 21 are arranged in a matrix on the surface SS1t of the substrate SS1. The second inorganic light emitting element 22 and the third inorganic light emitting element 23 are not arranged on the surface SS1t of the substrate SS1. A plurality of second inorganic light emitting elements 22 are arranged in a matrix on the surface SS2t of the substrate SS2. The first inorganic light emitting element 21 and the third inorganic light emitting element 23 are not arranged on the surface SS2t of the substrate SS2. A plurality of third inorganic light emitting elements 23 are arranged in a matrix on the surface SS3t of the substrate SS3. The first inorganic light emitting element 21 and the second inorganic light emitting element 22 are not arranged on the surface SS3t of the substrate SS3. Each of the substrate SS1, the substrate SS2, and the substrate SS3 is, for example, a sapphire substrate. Each of the first inorganic light emitting element 21, the second inorganic light emitting element 22, and the third inorganic light emitting element 23 is formed by laminating, for example, a metal film, an insulating film, a semiconductor film, etc. on a sapphire substrate. . In other words, each of the substrate SS1, the substrate SS2, and the substrate SS3 is a substrate for manufacturing an LED.

なお、図6では、基板SS1、基板SS2、および基板SS3の平面形状を円形として図示しているが、基板SS1、基板SS2、および基板SS3の平面形状は円形に限定されず、例えば四角形など、種々の変形例がある。例えば、図6では、ウエハ形状のサファイア基板を示しているが、ウエハ形状のサファイア基板の一部分を切り出して四角形の基板として用いる場合がある。 Note that although the planar shapes of the substrate SS1, the substrate SS2, and the substrate SS3 are illustrated as circular in FIG. 6, the planar shapes of the substrate SS1, the substrate SS2, and the substrate SS3 are not limited to the circular shape, and may be square, for example, etc. There are various variations. For example, although FIG. 6 shows a wafer-shaped sapphire substrate, a portion of the wafer-shaped sapphire substrate may be cut out and used as a square substrate.

また、基板SS1の面SS1t上、基板SS2の面SS2t上、基板SS3の面SS3t上には、それぞれ、複数のアライメントマークAMが形成されている。以下では、基板SS1の面SS1t上に設けられたアライメントマークAM1およびアライメントマークAM2を取り上げて説明する。基板SS2および基板SS3にも基板SS1と同様にアライメントマークAM1およびアライメントマークAM2が設けられている。図5に示す第1転写工程の位置合わせ工程では、複数のアライメントマークAMの位置情報に基づいてサファイア基板(基板SS1)と転写用基板との位置合わせを行う。 Further, a plurality of alignment marks AM are formed on the surface SS1t of the substrate SS1, the surface SS2t of the substrate SS2, and the surface SS3t of the substrate SS3, respectively. Below, alignment mark AM1 and alignment mark AM2 provided on surface SS1t of substrate SS1 will be explained. The substrate SS2 and the substrate SS3 are also provided with an alignment mark AM1 and an alignment mark AM2 similarly to the substrate SS1. In the alignment step of the first transfer step shown in FIG. 5, the sapphire substrate (substrate SS1) and the transfer substrate are aligned based on the position information of the plurality of alignment marks AM.

図7は、図6に示すアライメントマーク周辺の拡大平面図である。図6に示すように、複数のアライメントマークAMは、複数のLED素子(無機発光素子)20が配列される領域内にある。本実施の形態の場合、アライメントマークAM1およびアライメントマークAM2は、複数のLED素子20のうちの一部が取り除かれることにより形成されたブランク領域である。アライメントマークAMとして、LED素子20とは異なる材料、あるいは異なる形状のメタルパターンを形成する方法も考えられる。その場合、複数のLED素子20を形成するプロセスにおいて、アライメントマークAMを形成するプロセスを実施する必要がある。言い換えれば、LED素子20を形成する製造工程に、アライメントマークAMを形成する工程が追加される。また、LED素子20の形成プロセスにアライメントマークAMを形成するプロセスを追加する場合、多数の基板SS1を作る際に毎回同じ位置にアライメントマークAMが形成される。この結果、LED素子20が形成されたサファイア基板の汎用性が低下する。 FIG. 7 is an enlarged plan view of the vicinity of the alignment mark shown in FIG. 6. As shown in FIG. 6, the plurality of alignment marks AM are located within a region where a plurality of LED elements (inorganic light emitting elements) 20 are arranged. In the case of this embodiment, alignment mark AM1 and alignment mark AM2 are blank areas formed by removing some of the plurality of LED elements 20. A method of forming a metal pattern of a different material or shape than that of the LED element 20 as the alignment mark AM may also be considered. In that case, in the process of forming the plurality of LED elements 20, it is necessary to perform a process of forming the alignment mark AM. In other words, the process of forming the alignment mark AM is added to the manufacturing process of forming the LED element 20. Furthermore, when adding a process for forming the alignment mark AM to the process for forming the LED element 20, the alignment mark AM is formed at the same position every time when producing a large number of substrates SS1. As a result, the versatility of the sapphire substrate on which the LED element 20 is formed is reduced.

一方、本実施の形態の場合、複数のLED素子20の一部を取り除くことで得られるブランク領域をアライメントマークAMとして機能させる。この場合、LED素子20の形成プロセスにアライメントマークAMを形成するプロセスを追加する必要はないので、サファイア基板の汎用性の低下を防止できる。なお、複数のLED素子20の一部を選択的に取り除く方法は、例えば後述するようにレーザリフトオフ処理を行う際に、遮光膜を用いる方法を例示することができる。この方法の場合、図6に示す基板SS1の面SS1t上の任意の位置にアライメントマークAMを設けることができる。例えば、図6では基板SS1の面SS1tの中央部にアライメントマークAM1が設けられ、面SSt1の周縁部にアライメントマークAM2が設けられている。しかし、本実施の形態の場合には、変形例として例えば周縁部に複数のアライメントマークAMを設ける場合もあるし、中央部に複数のアライメントマークAMを設ける場合もある。アライメントマークAMの位置は、製品の仕様や製造装置の仕様に応じて容易に変更可能である。 On the other hand, in the case of the present embodiment, a blank area obtained by removing a portion of the plurality of LED elements 20 functions as the alignment mark AM. In this case, there is no need to add a process for forming the alignment mark AM to the process for forming the LED element 20, so it is possible to prevent a decrease in the versatility of the sapphire substrate. Note that, as a method for selectively removing a part of the plurality of LED elements 20, for example, a method of using a light shielding film when performing laser lift-off processing as described later can be exemplified. In the case of this method, the alignment mark AM can be provided at any position on the surface SSlt of the substrate SS1 shown in FIG. For example, in FIG. 6, an alignment mark AM1 is provided at the center of the surface SS1t of the substrate SS1, and an alignment mark AM2 is provided at the periphery of the surface SSt1. However, in the case of this embodiment, as a modification, for example, a plurality of alignment marks AM may be provided at the peripheral portion, or a plurality of alignment marks AM may be provided at the center portion. The position of the alignment mark AM can be easily changed according to product specifications and manufacturing equipment specifications.

上記したようにアライメントマークAMは、複数のLED素子20の一部を取り除くことにより設けられたブランク領域である。このため、図7に示すように、複数のアライメントマークAMのそれぞれを介して隣り合うLED素子20の離間距離D1は、アライメントマークAMを介さずに隣り合うLED素子20の離間距離D2よりも広い。アライメントマークAMが設けられた領域では、LED素子20が形成された領域とは光の反射の方向および光の反射率が異なる。このため、ブランク領域であるアライメントマークAMであっても、後述する位置合わせ工程において位置識別用のマークとして利用可能である。 As described above, the alignment mark AM is a blank area provided by removing a portion of the plurality of LED elements 20. Therefore, as shown in FIG. 7, the separation distance D1 between the LED elements 20 that are adjacent to each other via each of the plurality of alignment marks AM is wider than the separation distance D2 between the LED elements 20 that are adjacent to each other without the alignment mark AM interposed therebetween. . The region where the alignment mark AM is provided differs in the direction of light reflection and the reflectance of light from the region where the LED element 20 is formed. Therefore, even the alignment mark AM, which is a blank area, can be used as a mark for position identification in the alignment process described later.

図8は、図6に示すアライメントマークを設ける方法の一例を示す説明図である。図9は、図6に示す複数の基板のそれぞれの拡大断面図である。なお、基板SS1、基板SS2、および基板SS3の断面構造は同様なので、代表的に1図を示し、基板SS1、基板SS2、および基板SS3に共通する構造を説明している。以下では代表例として、複数の第1無機発光素子21を備える基板SS1について説明する。ただし、以下の説明において、第1無機発光素子21を第2無機発光素子22、あるいは第3無機発光素子23に置き換え、基板SS1を基板SS2あるいは基板SS3に置き換え、面SS1tを面SS2tあるいは面SS3tに置き換えることができる。 FIG. 8 is an explanatory diagram showing an example of a method for providing the alignment mark shown in FIG. 6. FIG. 9 is an enlarged cross-sectional view of each of the plurality of substrates shown in FIG. 6. Note that since the cross-sectional structures of the substrate SS1, the substrate SS2, and the substrate SS3 are the same, one figure is shown as a representative, and the structure common to the substrate SS1, the substrate SS2, and the substrate SS3 is explained. Below, as a representative example, a substrate SS1 including a plurality of first inorganic light emitting elements 21 will be described. However, in the following description, the first inorganic light emitting element 21 is replaced with the second inorganic light emitting element 22 or the third inorganic light emitting element 23, the substrate SS1 is replaced with the substrate SS2 or the substrate SS3, and the surface SS1t is replaced with the surface SS2t or the surface SS3t. can be replaced with

図8に示すように、LED保持基板準備工程(図5参照)は、LED素子形成工程と、LED素子除去工程と、を含んでいる。LED素子形成工程では、基板SS1の面SS1t上にLED素子20を形成する。本工程では、例えば図9に示すLED素子20を形成する。 As shown in FIG. 8, the LED holding substrate preparation process (see FIG. 5) includes an LED element forming process and an LED element removing process. In the LED element forming step, the LED element 20 is formed on the surface SS1t of the substrate SS1. In this step, for example, an LED element 20 shown in FIG. 9 is formed.

図9に示す基板SS1の面SS1t上に形成された複数の第1無機発光素子21のそれぞれは、N型半導体層24と、N型半導体層24上に積層される活性層25と、活性層25上に積層されるP型半導体層26と、を備える。N型半導体層24は、アノード電極20EAおよびカソード電極20EKに共通の下地層として形成され、アノード電極20EA側に活性層25およびP型半導体層26が積層されている。アノード電極20EA側では、P型半導体層26上に透明電極層27aが形成されている。アノード電極20EA側の透明電極層27aおよびカソード電極20EK側のN型半導体層24は、無機絶縁膜であるパッシベーション膜28に覆われている。パッシベーション膜28には、アノード電極20EAおよびカソード電極20EKを形成する箇所に開口部が形成されている。各開口部にはシード層27bを介して金属電極層27cが積層されている。アノード電極20EAは、透明電極層27a、シード層27bおよび金属電極層27cの積層体である。一方、カソード電極20EKは、N型半導体層24上に積層されるシード層27bおよび金属電極層27cの積層体である。N型半導体層24と基板SS1との間には、窒化ガリウムから成るバッファ層29が形成されている。 Each of the plurality of first inorganic light emitting elements 21 formed on the surface SS1t of the substrate SS1 shown in FIG. A P-type semiconductor layer 26 stacked on 25. The N-type semiconductor layer 24 is formed as a common base layer for the anode electrode 20EA and the cathode electrode 20EK, and the active layer 25 and the P-type semiconductor layer 26 are stacked on the anode electrode 20EA side. On the anode electrode 20EA side, a transparent electrode layer 27a is formed on the P-type semiconductor layer 26. The transparent electrode layer 27a on the anode electrode 20EA side and the N-type semiconductor layer 24 on the cathode electrode 20EK side are covered with a passivation film 28, which is an inorganic insulating film. Openings are formed in the passivation film 28 at locations where the anode electrode 20EA and the cathode electrode 20EK are to be formed. A metal electrode layer 27c is laminated in each opening with a seed layer 27b interposed therebetween. The anode electrode 20EA is a laminate of a transparent electrode layer 27a, a seed layer 27b, and a metal electrode layer 27c. On the other hand, the cathode electrode 20EK is a stack of a seed layer 27b and a metal electrode layer 27c stacked on the N-type semiconductor layer 24. A buffer layer 29 made of gallium nitride is formed between the N-type semiconductor layer 24 and the substrate SS1.

図9に示す例では、例えば第1無機発光素子21の電極20Eには、図3に示す導電性接合材40が接合されていない。ただし、変形例として、図3に示す導電性接合材40が電極20Eに予め接合されている場合がある。 In the example shown in FIG. 9, the conductive bonding material 40 shown in FIG. 3 is not bonded to the electrode 20E of the first inorganic light emitting element 21, for example. However, as a modification, the conductive bonding material 40 shown in FIG. 3 may be bonded to the electrode 20E in advance.

基板SS1、基板SS2、および基板SS3のそれぞれは、例えば図5に示す第1転写工程の前に準備される。ただし、変形例としては、第1転写工程(詳しくは第1転写工程の第1転写工程の位置合わせ工程)の前に、基板SS1、基板SS2、および基板SS3の全てが予め準備されていない場合もある。例えば、基板SS2は、少なくとも図5に示す第1転写工程の第2位置合わせ工程の前に準備されていればよい。また、基板SS3は、少なくとも第1転写工程の第3位置合わせ工程の前に準備されていれば足りる。 Each of the substrate SS1, the substrate SS2, and the substrate SS3 is prepared, for example, before the first transfer step shown in FIG. 5. However, as a modified example, the case where the substrate SS1, the substrate SS2, and the substrate SS3 are not all prepared in advance before the first transfer step (specifically, the alignment step of the first transfer step of the first transfer step). There is also. For example, the substrate SS2 may be prepared at least before the second alignment step of the first transfer step shown in FIG. Further, it is sufficient that the substrate SS3 is prepared at least before the third alignment step of the first transfer step.

図8に示すLED素子除去工程では、基板SS1側から複数のLED素子の一部に選択的にレーザ例えば紫外線レーザ光UVLを照射した後、レーザが照射された一部のLED素子20を選択的に取り除く。図8に示す例では、紫外線レーザ光UVLは、基板SS1の面SS3b側から照射される。また、基板SS1の面SS1bには、開口部LSHを備えた遮光膜LSFが予め形成されている。 In the LED element removal step shown in FIG. 8, after selectively irradiating some of the plurality of LED elements from the substrate SS1 side with a laser, for example, ultraviolet laser light UVL, some of the LED elements 20 irradiated with the laser are selectively removed. remove it. In the example shown in FIG. 8, the ultraviolet laser light UVL is irradiated from the surface SS3b side of the substrate SS1. Further, a light shielding film LSF having an opening LSH is formed in advance on the surface SS1b of the substrate SS1.

遮光膜LSFを介して基板SS1の面SS1b側から紫外線レーザ光UVLを照射すると、遮光膜LSFの部分では紫外線が遮光されるので、紫外線は開口部LSHに照射された部分のみが選択的に透過する。開口部LSHを透過した紫外線は基板SS1も透過して、面SS1t上に形成されたLED素子20に照射される。 When ultraviolet laser light UVL is irradiated from the surface SS1b side of the substrate SS1 through the light-shielding film LSF, the ultraviolet rays are blocked in the light-shielding film LSF, so the ultraviolet rays are selectively transmitted only to the portion irradiated to the opening LSH. do. The ultraviolet light that has passed through the opening LSH also passes through the substrate SS1 and is irradiated onto the LED element 20 formed on the surface SS1t.

図9に示すように、LED素子20のN型半導体層24と基板SS1の面SS1tとの間には窒化ガリウムから成るバッファ層29が形成されている。レーザ光がバッファ層29に照射されると、バッファ層29の表層(面SS1t側の一部分)が改質され、基板SS1とLED素子20とを剥離させることが可能になる。バッファ層29の改質が完了した後、図8に示す粘着シートASをLED素子20に貼り付ける。その後、粘着シートASを基板SS1から遠くなる方向に引き離すと、紫外線レーザ光UVLが照射されたLED素子20は、基板SS1から剥離して粘着シートASによって除去される。また、このLED素子除去工程は、アライメントマーク形成工程と言い換えることもできる。 As shown in FIG. 9, a buffer layer 29 made of gallium nitride is formed between the N-type semiconductor layer 24 of the LED element 20 and the surface SS1t of the substrate SS1. When the buffer layer 29 is irradiated with the laser light, the surface layer (a portion on the surface SS1t side) of the buffer layer 29 is modified, and it becomes possible to separate the substrate SS1 and the LED element 20. After the modification of the buffer layer 29 is completed, an adhesive sheet AS shown in FIG. 8 is attached to the LED element 20. Thereafter, when the adhesive sheet AS is pulled away from the substrate SS1 in a direction away from the substrate SS1, the LED element 20 irradiated with the ultraviolet laser beam UVL is peeled off from the substrate SS1 and removed by the adhesive sheet AS. Moreover, this LED element removal process can also be rephrased as an alignment mark forming process.

また、図示は省略するが、基板SS1の面SS1bに形成された遮光膜LSFは、LED素子除去工程の後で除去される。以上の各工程により、複数のLED素子20のうちの一部が選択的に除去され、図7に示すアライメントマークAMが形成される。 Further, although not shown, the light shielding film LSF formed on the surface SS1b of the substrate SS1 is removed after the LED element removal step. Through each of the above steps, a part of the plurality of LED elements 20 is selectively removed, and an alignment mark AM shown in FIG. 7 is formed.

図6に示す例では、複数のアライメントマークAMは、アライメントマークAM1と、アライメントマークAM1とは異なる平面形状を備えたアライメントマークAM2と、を含んでいる。このように互いに平面形状が異なる複数のアライメントマークAMを設けた場合、LED素子20の電極の方向を確認することができる。例えば、アライメントマークAM1からアライメントマークAM2に向かう方向を第1方向として、第1方向の上手側にアノード電極を配置し、第1方向の下手側にカソード電極を配置するルールを設定したと仮定する。この場合、アライメントマークAM1およびアライメントマークAM2の位置関係を解析することにより電極の位置を把握できる。この結果、アノード電極とカソード電極の位置関係を誤ることなく転写することができる。 In the example shown in FIG. 6, the plurality of alignment marks AM includes an alignment mark AM1 and an alignment mark AM2 having a planar shape different from that of the alignment mark AM1. When a plurality of alignment marks AM having mutually different planar shapes are provided in this way, the direction of the electrodes of the LED element 20 can be confirmed. For example, assume that the first direction is the direction from alignment mark AM1 to alignment mark AM2, and a rule is set in which the anode electrode is placed on the upper side in the first direction and the cathode electrode is placed on the lower side in the first direction. . In this case, the position of the electrode can be determined by analyzing the positional relationship between alignment mark AM1 and alignment mark AM2. As a result, it is possible to transfer the anode electrode and the cathode electrode without making a mistake in their positional relationship.

図5に示す第1転写用基板準備工程および第2転写用基板準備工程では、図10および図11に示す転写用基板TR1およびTR2を準備する。図10は、図5に示す第1転写工程および第2転写工程で利用する転写用基板の一例を示す平面図である。図11は、図10のA-A線に沿った断面図である。転写用基板TR1および転写用基板TR2は、同じ構造とすることができるので、図10および図11では代表的に1図を示し、転写用基板TR1および転写用基板TR2に共通する構造を説明している。以下では代表例として、図5に示す第1転写工程に利用される転写用基板TR1について説明する。ただし、以下の説明において、転写用基板TR1と記載されている部分を転写用基板TR2と置き換えることができる。 In the first transfer substrate preparation step and the second transfer substrate preparation step shown in FIG. 5, transfer substrates TR1 and TR2 shown in FIGS. 10 and 11 are prepared. FIG. 10 is a plan view showing an example of a transfer substrate used in the first transfer step and the second transfer step shown in FIG. 5. FIG. FIG. 11 is a cross-sectional view taken along line AA in FIG. 10. Since the transfer substrate TR1 and the transfer substrate TR2 can have the same structure, FIGS. 10 and 11 representatively show one diagram to explain the structure common to the transfer substrate TR1 and the transfer substrate TR2. ing. The transfer substrate TR1 used in the first transfer step shown in FIG. 5 will be described below as a representative example. However, in the following description, the portion described as transfer substrate TR1 can be replaced with transfer substrate TR2.

図10に示すように、転写用基板TR1は、平面視において四角形を成す。転写用基板TR1は、X方向に延びる辺TRs1と、X方向に交差するY方向において辺TRs1の反対側にある辺TRs2と、Y方向に延びる辺TRs3と、X方向において辺TRs3の反対側にある辺TRs4と、を有する。また、転写用基板TR1は、図6に示す第1無機発光素子21、第2無機発光素子22、および第3無機発光素子23のいずれかを貼り付ける予定領域である素子配置領域R1と、素子配置領域R1の周囲にある周辺領域R2と、を有している。また、転写用基板TR1は、複数(図10では2個)のメタルパターンMPを有している。 As shown in FIG. 10, the transfer substrate TR1 has a rectangular shape in plan view. The transfer substrate TR1 has a side TRs1 extending in the X direction, a side TRs2 on the opposite side of the side TRs1 in the Y direction intersecting the X direction, a side TRs3 extending in the Y direction, and a side TRs3 on the opposite side of the side TRs3 in the X direction. It has a certain side TRs4. The transfer substrate TR1 also includes an element placement area R1, which is a planned area for pasting any one of the first inorganic light emitting element 21, the second inorganic light emitting element 22, and the third inorganic light emitting element 23 shown in FIG. It has a peripheral region R2 around the arrangement region R1. Further, the transfer substrate TR1 has a plurality of (two in FIG. 10) metal patterns MP.

図11に示すように、転写用基板TR1は、粘着樹脂層50が形成された面TRtと、面TRtの反対側に位置する面TRbと、を備えている。複数のメタルパターンMPのそれぞれは、面TRt上に形成され、かつ、粘着樹脂層50に覆われている。複数のメタルパターンMPは、金属材料から成るパターンであって、図5に示す第1転写工程の位置合わせ工程において、アライメントマークとして利用される。メタルパターンMPを構成する金属材料の種類は特に限定されないが、例えば銅、アルミニウムなどを例示することができる。また、メタルパターンMPは、複数のLED素子20を転写する工程において邪魔にならないような位置に配置されていることが好ましい。図10に示す例では、複数のメタルパターンMPのそれぞれは、素子配置領域R1の周囲にある周辺領域R2に形成されている。 As shown in FIG. 11, the transfer substrate TR1 includes a surface TRt on which the adhesive resin layer 50 is formed, and a surface TRb located on the opposite side of the surface TRt. Each of the plurality of metal patterns MP is formed on the surface TRt and covered with the adhesive resin layer 50. The plurality of metal patterns MP are patterns made of a metal material, and are used as alignment marks in the alignment step of the first transfer step shown in FIG. The type of metal material constituting the metal pattern MP is not particularly limited, but examples include copper and aluminum. Further, it is preferable that the metal pattern MP is placed at a position where it does not get in the way during the process of transferring the plurality of LED elements 20. In the example shown in FIG. 10, each of the plurality of metal patterns MP is formed in a peripheral region R2 around an element arrangement region R1.

粘着樹脂層50は、転写用基板TR1の面TRtと対向する面50bおよび面50bの反対側にある面50tを有している。面50tは粘着性を有し、図5に示す第1転写工程の貼り付け工程において、その粘着性によりLED素子(図6に示す第1無機発光素子21、第2無機発光素子22、および第3無機発光素子23)を保持することが可能である。また、図5に示す第1転写工程の位置合わせ工程、第2位置合わせ工程、および第3位置合わせ工程では、粘着樹脂層50を介してメタルパターンMPを視認する必要がある。このため、粘着樹脂層50は、透明性(可視光透過性)を備えている。 The adhesive resin layer 50 has a surface 50b facing the surface TRt of the transfer substrate TR1 and a surface 50t opposite to the surface 50b. The surface 50t has adhesiveness, and in the pasting process of the first transfer process shown in FIG. It is possible to hold three inorganic light emitting elements 23). Further, in the alignment step of the first transfer step, the second alignment step, and the third alignment step shown in FIG. 5, it is necessary to visually recognize the metal pattern MP through the adhesive resin layer 50. Therefore, the adhesive resin layer 50 has transparency (visible light transmittance).

また、アレイ基板準備工程では、図12に示すアレイ基板SUB1を準備する。図12は、図5に示すアレイ基板準備工程で準備するアレイ基板の概要を示す断面図である。アレイ基板SUB1の表示領域DAには、多数の端子30が行列上に配列されているが、図12では、その一部を代表的に示している。 Furthermore, in the array substrate preparation step, an array substrate SUB1 shown in FIG. 12 is prepared. FIG. 12 is a cross-sectional view schematically showing an array substrate prepared in the array substrate preparation step shown in FIG. A large number of terminals 30 are arranged in a matrix in the display area DA of the array substrate SUB1, and FIG. 12 representatively shows some of them.

図12に示すように、転写用基板TR1は、面SUBtと、面SUBtの反対側の面SUBbとを備えている。面SUBtは、図6に示す複数のLED素子20が実装される予定の実装面である。アレイ基板SUB1は、複数の端子30を有している。複数の端子30は、第1無機発光素子21(図6参照)と電気的に接続される予定の端子(第1端子)31を含む。複数の端子30は、第2無機発光素子22(図6参照)と電気的に接続される予定の端子(第2端子)32を含む。また、複数の端子30は、第3無機発光素子23(図6参照)と電気的に接続される予定の端子(第3端子)33を含む。端子31、端子32、および端子33のそれぞれは、図1に示す画素PIXの位置に対応して、行列状に配列されている。 As shown in FIG. 12, the transfer substrate TR1 includes a surface SUBt and a surface SUBb on the opposite side of the surface SUBt. The surface SUBt is a mounting surface on which a plurality of LED elements 20 shown in FIG. 6 are planned to be mounted. The array substrate SUB1 has a plurality of terminals 30. The plurality of terminals 30 include a terminal (first terminal) 31 that is scheduled to be electrically connected to the first inorganic light emitting element 21 (see FIG. 6). The plurality of terminals 30 include a terminal (second terminal) 32 that is to be electrically connected to the second inorganic light emitting element 22 (see FIG. 6). Further, the plurality of terminals 30 include a terminal (third terminal) 33 that is scheduled to be electrically connected to the third inorganic light emitting element 23 (see FIG. 6). Each of the terminals 31, 32, and 33 is arranged in a matrix corresponding to the position of the pixel PIX shown in FIG.

図12に示す例では、複数の端子30のそれぞれの上には突起電極としての導電性接合材40が予め形成されている。ただし、変形例として、導電性接合材40が端子30に予め接合されていない場合もある。 In the example shown in FIG. 12, a conductive bonding material 40 as a protruding electrode is formed on each of the plurality of terminals 30 in advance. However, as a modification, the conductive bonding material 40 may not be bonded to the terminal 30 in advance.

<第1転写工程>
次に、図5に示す第1転写程について説明する。図5に示す例では、第1転写工程は、位置合わせ工程、貼り付け工程、および保持基板剥離工程を含んでいる。第1転写工程では、LED素子20の色の数に応じて位置合わせ工程、貼り付け工程、および保持基板剥離工程のサイクルを複数回実施する。本実施の形態の例では、第1転写工程は、図6に示す基板SS1上の複数の第1無機発光素子21のそれぞれを図10に示す転写用基板TR1上に転写する工程と、基板SS2上の複数の第2無機発光素子22のそれぞれを別の新たな転写用基板TR1に転写する工程と、基板SS3上の複数の第3無機発光素子23のそれぞれをさらに別の新たな転写用基板TR1に転写する工程と、を含んでいる。以下では第1転写工程が含んでいる複数回のサイクルのうち、代表例として基板SS1上に形成された複数のLED素子20を転写用基板TR1に転写する工程について説明する。
<First transfer step>
Next, the first transfer step shown in FIG. 5 will be explained. In the example shown in FIG. 5, the first transfer process includes an alignment process, a pasting process, and a holding substrate peeling process. In the first transfer process, a cycle of an alignment process, a pasting process, and a holding substrate peeling process is performed multiple times depending on the number of colors of the LED elements 20. In the example of this embodiment, the first transfer step includes a step of transferring each of the plurality of first inorganic light emitting elements 21 on the substrate SS1 shown in FIG. 6 onto the transfer substrate TR1 shown in FIG. Transferring each of the plurality of second inorganic light emitting elements 22 above onto another new transfer substrate TR1, and transferring each of the plurality of third inorganic light emitting elements 23 on the substrate SS3 to yet another new transfer substrate. and a step of transferring it to TR1. Below, a process of transferring a plurality of LED elements 20 formed on the substrate SS1 to the transfer substrate TR1 will be described as a representative example among the plurality of cycles included in the first transfer process.

<位置合わせ工程>
図13は、図5に示す第1転写工程の位置合わせ工程を模式的に示す断面図である。図5に示す第1転写工程の位置合わせ工程では、図13に示すように、基板SS1の面SS1tと、転写用基板TR1の面TRtとの位置合わせを行う。図13に示す例では、ステージ61に保持された基板SS1と、ステージ62に保持された転写用基板TR1とが互いに対向した状態で、イメージセンサ71によりアライメントマークAM(およびメタルパターンMP)を撮影し、このアライメントマークAM(およびメタルパターンMP)の位置情報に基づいて基板SS1と転写用基板TR1との位置合わせを行う。詳しくは、基板SS1の面SS1t上に形成された複数のLED素子20のそれぞれの位置と、転写用基板TR1の面TRt上に形成された粘着樹脂層50上における素子配置領域R1の位置との関係を調整する。
<Positioning process>
FIG. 13 is a cross-sectional view schematically showing the alignment step of the first transfer step shown in FIG. 5. FIG. In the alignment step of the first transfer step shown in FIG. 5, as shown in FIG. 13, the surface SS1t of the substrate SS1 and the surface TRt of the transfer substrate TR1 are aligned. In the example shown in FIG. 13, the alignment mark AM (and metal pattern MP) is photographed by the image sensor 71 with the substrate SS1 held on the stage 61 and the transfer substrate TR1 held on the stage 62 facing each other. Then, based on the positional information of the alignment mark AM (and metal pattern MP), the substrate SS1 and the transfer substrate TR1 are aligned. Specifically, the position of each of the plurality of LED elements 20 formed on the surface SS1t of the substrate SS1 and the position of the element arrangement region R1 on the adhesive resin layer 50 formed on the surface TRt of the transfer substrate TR1. Adjust relationships.

ステージ61は、基板SS1を保持することが可能な部材である。基板SS1の面SS1bは、ステージ61の保持面61hに保持される。ステージ62は、転写用基板TR1を保持することが可能な部材である。転写用基板TR1の面TRbは、ステージ62の保持面62hに保持される。ステージ61が基板SS1を保持する方法、およびステージ62が転写用基板TR1を保持する方法としては、例えば吸着保持する方法、あるいは、基板SS1または転写用基板TR1の周縁部を図示しない固定治具(チャック)で固定する方法、などを例示することができる。また、ステージ61およびステージ62のそれぞれは、制御装置72に接続され、制御装置から出力されるコマンド信号に基づいて、互いに独立して平面方向(X-Y平面方向)に移動させることが可能な機構を備えている。 The stage 61 is a member capable of holding the substrate SS1. The surface SS1b of the substrate SS1 is held by the holding surface 61h of the stage 61. The stage 62 is a member capable of holding the transfer substrate TR1. The surface TRb of the transfer substrate TR1 is held by the holding surface 62h of the stage 62. The method for the stage 61 to hold the substrate SS1 and the method for the stage 62 to hold the transfer substrate TR1 include, for example, a suction holding method, or a fixing jig (not shown) for fixing the peripheral edge of the substrate SS1 or the transfer substrate TR1. For example, a method of fixing with a chuck), etc. Further, each of the stage 61 and the stage 62 is connected to a control device 72, and can be moved independently of each other in a plane direction (XY plane direction) based on a command signal output from the control device. Equipped with a mechanism.

イメージセンサ71は、基板SS1と転写用基板TR1との間に配置され、制御装置72とイメージセンサ71とは、電気的に接続されている。イメージセンサ71は、基板SS1側のアライメントマークAMを撮像し、画像データを制御装置72に出力する。また、イメージセンサ71は、転写用基板TR1側のアライメントマークとして複数のメタルパターンMPを撮像し、画像データを制御装置72に出力する。なお、イメージセンサ71のスコープによって、2個以上のアライメントマークAM(またはメタルパターンMP)を一括して撮像する場合と、2個以上のアライメントマークAM(またはメタルパターンMP)を順次撮像する場合とがある。 The image sensor 71 is arranged between the substrate SS1 and the transfer substrate TR1, and the control device 72 and the image sensor 71 are electrically connected. The image sensor 71 images the alignment mark AM on the substrate SS1 side and outputs image data to the control device 72. Further, the image sensor 71 images a plurality of metal patterns MP as alignment marks on the transfer substrate TR1 side, and outputs image data to the control device 72. Note that the scope of the image sensor 71 can be used to image two or more alignment marks AM (or metal patterns MP) at once, or to sequentially image two or more alignment marks AM (or metal patterns MP). There is.

イメージセンサ71から画像データを取得した制御装置72は、イメージセンサ71がメタルパターンMPの撮像を行った時のステージ62の位置情報とメタルパターンMPの画像データの解析結果からメタルパターンMPの位置を算出する。同様に、制御装置72は、イメージセンサ71がアライメントマークAMの撮像を行った時のステージ61の位置情報とアライメントマークAMの画像データの解析結果からLED素子20の位置を算出する。そして、メタルパターンMPの位置情報およびLED素子20の位置情報に基づいて、ステージ61およびステージ62の少なくとも一方をX-Y平面に沿って動作させて、予め設定された転写位置上に複数のLED素子20のそれぞれが位置するように調整する。 The control device 72 that has acquired the image data from the image sensor 71 determines the position of the metal pattern MP based on the position information of the stage 62 when the image sensor 71 imaged the metal pattern MP and the analysis result of the image data of the metal pattern MP. calculate. Similarly, the control device 72 calculates the position of the LED element 20 from the position information of the stage 61 when the image sensor 71 images the alignment mark AM and the analysis result of the image data of the alignment mark AM. Then, based on the position information of the metal pattern MP and the position information of the LED element 20, at least one of the stage 61 and the stage 62 is operated along the XY plane, and a plurality of LEDs are placed on a preset transfer position. Adjust so that each of the elements 20 is positioned.

<貼り付け工程>
図14は、図5に示す第1転写工程の貼り付け工程を模式的に示す断面図である。第1転写工程の貼り付け工程では、図14に示すように、複数のLED素子20のそれぞれを転写用基板TR1上の粘着樹脂層50に貼り付ける。
<Pasting process>
FIG. 14 is a cross-sectional view schematically showing the pasting step of the first transfer step shown in FIG. In the attaching step of the first transfer step, as shown in FIG. 14, each of the plurality of LED elements 20 is attached to the adhesive resin layer 50 on the transfer substrate TR1.

上記した位置合わせ工程において、X-Y平面に沿った方向での位置合わせを行った後の状態で、ステージ61とステージ62との距離を近づけると、基板SS1の面SS1t上に配置された複数のLED素子20のそれぞれが、転写用基板TR1に近づく。基板SS1と転写用基板TR1との距離をさらに近づけると、複数のLED素子20のそれぞれの一部分が粘着樹脂層50に接着される。この時、LED素子20のうち、図9に示す電極20Eの部分(または図3に示す導電性接合材40の部分)が粘着樹脂層50に接着される。 In the above alignment process, when the distance between the stage 61 and the stage 62 is brought closer after alignment in the direction along the XY plane, the plurality of Each of the LED elements 20 approaches the transfer substrate TR1. When the distance between the substrate SS1 and the transfer substrate TR1 is further reduced, a portion of each of the plurality of LED elements 20 is adhered to the adhesive resin layer 50. At this time, a portion of the electrode 20E shown in FIG. 9 (or a portion of the conductive bonding material 40 shown in FIG. 3) of the LED element 20 is adhered to the adhesive resin layer 50.

<保持基板剥離工程>
次に、図5に示す第1転写工程の保持基板剥離工程について説明する。図15は、図5に示す第1転写工程の保持基板剥離工程において、複数のLED素子にレーザを照射した状態を模式的に示す断面図である。図16は、図5に示す第1転写工程の保持基板剥離工程において、複数のLED素子から保持基板を剥離した状態を模式的に示す断面図である。第1転写工程の保持基板剥離工程では、図16に示すように、基板SS1と複数のLED素子20とを剥離させる。図15および図16では、見易さのため、基板SS2、基板SS3、面SS2t、面SS2b、面SS3t、および面SS3bの図示を省略するが、図14と同様に、図15および図16に示す基板SS1を、基板SS2や基板SS3に置き換えることができる。
<Holding substrate peeling process>
Next, the holding substrate peeling step of the first transfer step shown in FIG. 5 will be explained. FIG. 15 is a cross-sectional view schematically showing a state in which a plurality of LED elements are irradiated with laser in the holding substrate peeling step of the first transfer step shown in FIG. FIG. 16 is a cross-sectional view schematically showing a state in which the holding substrate is peeled off from a plurality of LED elements in the holding substrate peeling step of the first transfer step shown in FIG. In the holding substrate peeling process of the first transfer process, as shown in FIG. 16, the substrate SS1 and the plurality of LED elements 20 are peeled off. In FIGS. 15 and 16, for ease of viewing, illustrations of the substrate SS2, the substrate SS3, the surface SS2t, the surface SS2b, the surface SS3t, and the surface SS3b are omitted. The illustrated substrate SS1 can be replaced with a substrate SS2 or a substrate SS3.

保持基板である基板SS1の面SS1tと複数のLED素子20との密着界面を剥離させる方法は、例えば、レーザリフトオフと呼ばれる技術を用いることができる。レーザリフトオフと呼ばれる技術を用いる場合、図15に模式的に示すように、基板SS1の面SS1b側から基板SS1の面SS1tと複数のLED素子20との密着界面に向かって例えば紫外線レーザ光UVLを照射する。図9を用いて既に説明したように、紫外線レーザ光UVLがバッファ層29に照射されると、バッファ層29の表層(面SS1t側の一部分)が改質され、基板SS1とLED素子20とを剥離させることが可能になる。 For example, a technique called laser lift-off can be used as a method for peeling off the close contact interface between the surface SS1t of the substrate SS1, which is the holding substrate, and the plurality of LED elements 20. When using a technique called laser lift-off, as schematically shown in FIG. 15, for example, ultraviolet laser light UVL is emitted from the surface SS1b side of the substrate SS1 toward the contact interface between the surface SS1t of the substrate SS1 and the plurality of LED elements 20. irradiate. As already explained using FIG. 9, when the buffer layer 29 is irradiated with the ultraviolet laser beam UVL, the surface layer (a part on the surface SS1t side) of the buffer layer 29 is modified, and the substrate SS1 and the LED element 20 are It becomes possible to peel it off.

本実施の形態の場合、紫外線レーザ光UVLの光源UVSと、基板SS1との間(図15に示す例では、ステージ61と光源UVSとの間)に遮光膜LS2が配置されている。遮光膜LS2は複数の開口部を有し、X-Y平面に沿って移動させることが可能である。図15に示す例では、遮光膜LS2は光源UVSに取り付けられている。光源UVSと基板SS1との間に遮光膜LS2を設けることにより、複数のLED素子20のうちの一部に、紫外線レーザ光UVLを選択的に照射することができる。本実施の形態の場合、第1転写工程において、基板SS1上の複数のLED素子20のうちの一部を選択的に転写用基板TR1に転写することで、アレイ基板SUB1(図12参照)の端子配列に対応した位置にLED素子20を転写することができる。 In the case of this embodiment, a light shielding film LS2 is disposed between the light source UVS of the ultraviolet laser beam UVL and the substrate SS1 (in the example shown in FIG. 15, between the stage 61 and the light source UVS). The light shielding film LS2 has a plurality of openings and can be moved along the XY plane. In the example shown in FIG. 15, the light shielding film LS2 is attached to the light source UVS. By providing the light shielding film LS2 between the light source UVS and the substrate SS1, a portion of the plurality of LED elements 20 can be selectively irradiated with the ultraviolet laser light UVL. In the case of the present embodiment, in the first transfer step, some of the plurality of LED elements 20 on the substrate SS1 are selectively transferred to the transfer substrate TR1, thereby forming the array substrate SUB1 (see FIG. 12). The LED elements 20 can be transferred to positions corresponding to the terminal arrangement.

バッファ層29の改質が完了した後、図16に示すように、基板SS1と転写用基板TR1との距離を離す。この時、複数のLED素子20のそれぞれは、粘着樹脂層50に貼り付けられている。このため、複数のLED素子20のうち、バッファ層29が改質されたLED素子20は基板SS1から剥離され、転写用基板TR1上に複数のLED素子20が貼り付けられた構造物が得られる。一方、紫外線レーザ光UVLが照射されていないLEDは、基板SS1から剥離されず、別の転写用基板に転写される。 After the modification of the buffer layer 29 is completed, as shown in FIG. 16, the distance between the substrate SS1 and the transfer substrate TR1 is separated. At this time, each of the plurality of LED elements 20 is attached to the adhesive resin layer 50. Therefore, among the plurality of LED elements 20, the LED element 20 whose buffer layer 29 has been modified is peeled off from the substrate SS1, and a structure in which the plurality of LED elements 20 are pasted on the transfer substrate TR1 is obtained. . On the other hand, the LEDs that are not irradiated with the ultraviolet laser beam UVL are not peeled off from the substrate SS1 and are transferred to another transfer substrate.

なお、図15に示す例では、複数のLED素子20のうちの一部に選択的に紫外線レーザ光UVLを照射する例を示しているが、変形例として、全てのLED素子20に一括して紫外線レーザ光UVLを照射する場合がある。例えば、基板SS1上にLED素子20を形成する工程において、予めアレイ基板SUB1の端子配列に合わせたピッチでLED素子が形成されている場合には、本工程で全てのLED素子20を転写することができる。ただし、サファイア基板の汎用性を考慮すると、本工程において、LED素子20の配列を調整することが好ましい。 Although the example shown in FIG. 15 shows an example in which some of the plurality of LED elements 20 are selectively irradiated with ultraviolet laser light UVL, as a modified example, all the LED elements 20 are irradiated at once. Ultraviolet laser light UVL may be irradiated. For example, in the process of forming the LED elements 20 on the substrate SS1, if the LED elements are formed in advance at a pitch that matches the terminal arrangement of the array substrate SUB1, all the LED elements 20 may be transferred in this process. Can be done. However, considering the versatility of the sapphire substrate, it is preferable to adjust the arrangement of the LED elements 20 in this step.

以上の工程により転写用基板TR1上に複数の第1無機発光素子21が貼り付けられた構造体が得られる。上記した位置合わせ工程、貼り付け工程、および保持基板剥離工程を同様に実施することにより、転写用基板TR1上に複数の第2無機発光素子22(図6参照)が貼り付けられた構造体、および転写用基板TR1上に複数の第3無機発光素子23(図6参照)が貼り付けられた構造体が得られる。 Through the above steps, a structure in which a plurality of first inorganic light emitting elements 21 are pasted on the transfer substrate TR1 is obtained. A structure in which a plurality of second inorganic light emitting elements 22 (see FIG. 6) are pasted on the transfer substrate TR1 by similarly performing the above-described alignment step, pasting step, and holding substrate peeling step; A structure is obtained in which a plurality of third inorganic light emitting elements 23 (see FIG. 6) are pasted on the transfer substrate TR1.

<第2転写工程>
次に、図5に示す第2転写程について説明する。図17は、図5に示す第2転写工程の一例を示す説明図である。なお、第2転写工程では、1枚の転写用基板TR2に3種類のLED素子20を順次貼り付ける点、および剥離工程において、粘着樹脂層の粘着力の差を利用して転写用基板TR1を剥離させる点を除き、上記した第1転写工程と同様である。したがって、第2転写工程に含まれる位置合わせ工程、貼り付け工程、および保持基板剥離工程のうち、既にした説明と重複する説明は省略し、相違点を中心に説明する。
<Second transfer process>
Next, the second transfer process shown in FIG. 5 will be explained. FIG. 17 is an explanatory diagram showing an example of the second transfer step shown in FIG. 5. In addition, in the second transfer step, the three types of LED elements 20 are sequentially pasted on one transfer substrate TR2, and in the peeling step, the transfer substrate TR1 is attached using the difference in adhesive strength of the adhesive resin layer. The process is the same as the first transfer process described above except for peeling. Therefore, among the alignment process, pasting process, and holding substrate peeling process included in the second transfer process, explanations that overlap with those already given will be omitted, and the explanation will focus on the differences.

図17に示すように、第2転写工程では、複数の第1無機発光素子21と、複数の第2無機発光素子22と、複数の第3無機発光素子23と、を一つの転写用基板TR2に順番に転写する。転写用基板TR2は、粘着樹脂層51の粘着力が転写用基板TR1の粘着樹脂層50の粘着力よりも高い点を除き、転写用基板TR1と同じ構造である。例えば、図17に示すメタルパターンMPとメタルパターンMP2とは同じ金属材料から成り、かつ同じ形状から成るパターンである。 As shown in FIG. 17, in the second transfer step, a plurality of first inorganic light emitting elements 21, a plurality of second inorganic light emitting elements 22, and a plurality of third inorganic light emitting elements 23 are transferred to one transfer substrate TR2. transcribed in order. The transfer substrate TR2 has the same structure as the transfer substrate TR1, except that the adhesive force of the adhesive resin layer 51 is higher than the adhesive force of the adhesive resin layer 50 of the transfer substrate TR1. For example, metal pattern MP and metal pattern MP2 shown in FIG. 17 are made of the same metal material and have the same shape.

第2転写工程の位置合わせ工程は、第1転写工程の位置合わせ工程と同様に、図13を用いて説明したステージ61、ステージ62、イメージセンサ71、および制御装置72を利用して位置合わせを行うことができる。本工程では、転写用基板TR1の位置を特定するためのアライメントマークとして、メタルパターンMPを用いる。また、転写用基板TR2の位置を特定するためのアライメントマークとして、メタルパターンMP2を用いる。なお、第2無機発光素子22を転写する工程では、隣り合う第1無機発光素子21の間に第2無機発光素子22が配置されるように位置合わせを行う。また、第3無機発光素子23を転写する工程では、隣り合う第1無機発光素子21と第2無機発光素子22との間に第3無機発光素子23が配置されるように位置合わせを行う。 Similar to the alignment process of the first transfer process, the alignment process of the second transfer process uses the stage 61, stage 62, image sensor 71, and control device 72 described using FIG. It can be carried out. In this step, a metal pattern MP is used as an alignment mark for specifying the position of the transfer substrate TR1. Further, a metal pattern MP2 is used as an alignment mark for specifying the position of the transfer substrate TR2. In addition, in the step of transferring the second inorganic light emitting element 22, alignment is performed so that the second inorganic light emitting element 22 is arranged between adjacent first inorganic light emitting elements 21. Further, in the step of transferring the third inorganic light emitting element 23, alignment is performed so that the third inorganic light emitting element 23 is disposed between the adjacent first inorganic light emitting element 21 and second inorganic light emitting element 22.

第2転写工程の貼り付け工程は、複数のLED素子20を転写用基板TR2上に形成された粘着樹脂層51に貼り付ける点を除き、第1転写工程の貼り付け工程と同様である。また、第2転写工程の保持基板剥離工程では、上記したように粘着樹脂層50と粘着樹脂層51との粘着力の差を利用して転写用基板TR1をLED素子20から剥離させる。このため、本工程では、図15に示すような紫外線レーザ光UVLの照射を実施しない。粘着樹脂層51の粘着力(言い換えれば接着強度)は粘着樹脂層50の粘着力よりも高い。このため、転写用基板TR1と転写用基板TR2との距離を離すと、相対的に粘着力が低い粘着樹脂層50からLED素子20が剥離する。本工程により、転写用基板TR2上に複数の第1無機発光素子21、複数の第2無機発光素子22、および複数の第3無機発光素子23が貼り付けられた構造物が得られる。転写用基板TR2に搭載された複数の第1無機発光素子21、複数の第2無機発光素子22、および複数の第3無機発光素子23は、第2転写工程の開始前に転写用基板TR1上に貼り付けられた複数の第1無機発光素子21、複数の第2無機発光素子22、および複数の第3無機発光素子23とは上下が反転されている。本実施の形態の場合、図9に示すLED素子20の電極20Eが図17に示す粘着樹脂層51との対向面の反対側に配置されている。 The pasting process in the second transfer process is similar to the pasting process in the first transfer process, except that the plurality of LED elements 20 are pasted on the adhesive resin layer 51 formed on the transfer substrate TR2. Furthermore, in the holding substrate peeling step of the second transfer step, the transfer substrate TR1 is peeled off from the LED element 20 by utilizing the difference in adhesive strength between the adhesive resin layer 50 and the adhesive resin layer 51, as described above. Therefore, in this step, irradiation with ultraviolet laser light UVL as shown in FIG. 15 is not performed. The adhesive strength (in other words, adhesive strength) of the adhesive resin layer 51 is higher than the adhesive strength of the adhesive resin layer 50. Therefore, when the distance between the transfer substrate TR1 and the transfer substrate TR2 is increased, the LED element 20 is peeled off from the adhesive resin layer 50, which has relatively low adhesive strength. Through this step, a structure is obtained in which a plurality of first inorganic light emitting elements 21, a plurality of second inorganic light emitting elements 22, and a plurality of third inorganic light emitting elements 23 are pasted on the transfer substrate TR2. The plurality of first inorganic light emitting elements 21, the plurality of second inorganic light emitting elements 22, and the plurality of third inorganic light emitting elements 23 mounted on the transfer substrate TR2 are mounted on the transfer substrate TR1 before the start of the second transfer process. The plurality of first inorganic light emitting elements 21, the plurality of second inorganic light emitting elements 22, and the plurality of third inorganic light emitting elements 23 pasted on are upside down. In the case of this embodiment, the electrode 20E of the LED element 20 shown in FIG. 9 is arranged on the opposite side of the surface facing the adhesive resin layer 51 shown in FIG. 17.

<アレイ基板実装工程>
次に、図5に示すアレイ基板実装程について説明する。図18は、図5に示すアレイ基板実装工程の一例を示す断面図である。アレイ基板実装工程では、まず、図18に示すアレイ基板SUB1と転写用基板TR2との位置合わせを行う。
<Array board mounting process>
Next, the array substrate mounting process shown in FIG. 5 will be described. FIG. 18 is a cross-sectional view showing an example of the array substrate mounting process shown in FIG. 5. In the array substrate mounting process, first, the array substrate SUB1 and the transfer substrate TR2 shown in FIG. 18 are aligned.

アレイ基板実装工程では、複数の第1無機発光素子21、複数の第2無機発光素子22、および複数の第3無機発光素子23のそれぞれを一括して図12に示すアレイ基板SUB1に実装する。この時、図9に示す複数の電極20Eと、図12に示す複数の端子30とのそれぞれを確実に対向させる必要があるので、高精度の位置合わせを行う必要がある。そこで、本実施の形態でアレイ基板SUB1の面SUBt上には、メタルパターンMP3が形成されている。メタルパターンMP3は、アレイ基板実装工程においてアライメントマークとして利用されるパターンである。メタルパターンMP3は、例えば転写用基板TR2のメタルパターンMP2と同じ金属材料から成り、かつ同じ形状のパターンである。また、メタルパターンMP3は、例えば、以下で説明する位置合わせ工程において、メタルパターンMP2と対向する位置に配置されている。 In the array substrate mounting step, each of the plurality of first inorganic light emitting elements 21, the plurality of second inorganic light emitting elements 22, and the plurality of third inorganic light emitting elements 23 are collectively mounted on the array substrate SUB1 shown in FIG. 12. At this time, it is necessary to ensure that the plurality of electrodes 20E shown in FIG. 9 and the plurality of terminals 30 shown in FIG. 12 face each other, so it is necessary to perform highly accurate positioning. Therefore, in this embodiment, a metal pattern MP3 is formed on the surface SUBt of the array substrate SUB1. The metal pattern MP3 is a pattern used as an alignment mark in the array substrate mounting process. The metal pattern MP3 is made of the same metal material and has the same shape as the metal pattern MP2 of the transfer substrate TR2, for example. Further, the metal pattern MP3 is arranged at a position facing the metal pattern MP2, for example, in the alignment process described below.

本実施の形態の場合アレイ基板実装工程は、転写用基板TR2とアレイ基板SUB1とアレイ基板SUB1との位置合わせを行う位置合わせ工程を含んでいる。位置合わせ工程では、図13を用いて説明した第1転写工程の位置合わせ工程と同様に行うことができる。本工程では、アレイ基板SUB1の位置を特定するためのアライメントマークとして、メタルパターンMP3を用いる点以外は同様である。 In the case of this embodiment, the array substrate mounting process includes an alignment process of aligning the transfer substrate TR2, the array substrate SUB1, and the array substrate SUB1. The alignment process can be performed in the same way as the alignment process of the first transfer process described using FIG. 13. This process is the same except that the metal pattern MP3 is used as an alignment mark for specifying the position of the array substrate SUB1.

アレイ基板実装工程は、位置合わせ工程の後、転写用基板TR2とアレイ基板SUB1との距離を近づけて、LED素子20と、端子30とを、導電性接合材40を介して電気的に接続する接合工程を含んでいる。接合工程では、導電性接合材40を介してLED素子20の電極20E(図9参照)と、アレイ基板SUB1の端子30とが導電性接合材40を介して電気的に接続される。本工程では、導電性接合材40に熱を印加することにより溶融させて、導電性接合材40を介して電極20Eと端子30とを接合する。導電性接合材40を加熱する熱源としては、例えばレーザ光を照射する方法を例示できる。このように、加熱プロセスを含む場合、樹脂製のアライメントマークは変形する懸念がある。一方、本実施の形態の場合、転写用基板TR2のメタルパターンMP2およびアレイ基板SUB1のメタルパターンMP3のそれぞれは金属製なので、加熱プロセスを含んでいても変形を防止することができる。 In the array substrate mounting process, after the alignment process, the distance between the transfer substrate TR2 and the array substrate SUB1 is brought closer, and the LED elements 20 and the terminals 30 are electrically connected via the conductive bonding material 40. Includes a joining process. In the bonding step, the electrode 20E of the LED element 20 (see FIG. 9) and the terminal 30 of the array substrate SUB1 are electrically connected via the conductive bonding material 40. In this step, the conductive bonding material 40 is melted by applying heat, and the electrode 20E and the terminal 30 are bonded via the conductive bonding material 40. As a heat source for heating the conductive bonding material 40, for example, a method of irradiating laser light can be exemplified. As described above, when a heating process is included, there is a concern that the resin alignment mark may be deformed. On the other hand, in the case of this embodiment, since each of the metal pattern MP2 of the transfer substrate TR2 and the metal pattern MP3 of the array substrate SUB1 is made of metal, deformation can be prevented even if a heating process is included.

また、アレイ基板実装工程は、接合工程の後、複数の第1無機発光素子21、複数の第2無機発光素子22、および複数の第3無機発光素子23のそれぞれを転写用基板TR2の粘着樹脂層51から剥離させる剥離工程を含んでいる。本工程の開始時には複数の第1無機発光素子21、複数の第2無機発光素子22、および複数の第3無機発光素子23のそれぞれは、既にアレイ基板SUB1の端子30に接合されている。このため、転写用基板TR2とアレイ基板SUB1との距離を離すと、粘着樹脂層51からLED素子20が剥離する。本工程により、アレイ基板SUB1上に複数の第1無機発光素子21、複数の第2無機発光素子22、および複数の第3無機発光素子23が実装された構造物が得られる。 In the array substrate mounting process, after the bonding process, each of the plurality of first inorganic light emitting elements 21, the plurality of second inorganic light emitting elements 22, and the plurality of third inorganic light emitting elements 23 are attached to the adhesive resin of the transfer substrate TR2. It includes a peeling step of peeling off the layer 51. At the start of this process, each of the plurality of first inorganic light emitting elements 21, the plurality of second inorganic light emitting elements 22, and the plurality of third inorganic light emitting elements 23 have already been joined to the terminals 30 of the array substrate SUB1. Therefore, when the distance between the transfer substrate TR2 and the array substrate SUB1 is increased, the LED element 20 is peeled off from the adhesive resin layer 51. Through this step, a structure in which a plurality of first inorganic light emitting elements 21, a plurality of second inorganic light emitting elements 22, and a plurality of third inorganic light emitting elements 23 are mounted on the array substrate SUB1 is obtained.

なお、図5に示す例では、3種類のLED素子を順番に実装する実施態様について説明したが、実装されるLED素子の種類は3種類には限定されない。例えば、1種類のLED素子を一括して実装すればよい場合には、図5に示す第1転写工程および第2転写工程を省略し、LED保持基板から直接的にアレイ基板に実装することができる。また例えば、2種類のLED素子を実装するタイプの表示装置の製造方法の場合、図5に示す第1転写工程のサイクルを2回実施し、第2転写工程のサイクルを2回繰り返せばよい。また、4種類以上のLED素子を実装するタイプの表示装置の製造方法の場合、図5に示す第1転写工程および第2転写工程の実施回数を増やす必要がある。 Note that in the example shown in FIG. 5, an embodiment has been described in which three types of LED elements are sequentially mounted, but the types of LED elements to be mounted are not limited to three types. For example, if it is sufficient to mount one type of LED elements all at once, it is possible to omit the first transfer step and second transfer step shown in FIG. 5 and mount them directly from the LED holding substrate to the array substrate. can. For example, in the case of a method for manufacturing a display device in which two types of LED elements are mounted, the first transfer step cycle shown in FIG. 5 may be performed twice, and the second transfer step cycle may be repeated twice. Furthermore, in the case of a method of manufacturing a display device that mounts four or more types of LED elements, it is necessary to increase the number of times the first transfer step and the second transfer step shown in FIG. 5 are performed.

以上、実施の形態および代表的な変形例について説明したが、上記した技術は、例示した変形例以外の種々の変形例に適用可能である。例えば、上記した変形例同士を組み合わせてもよい。 Although the embodiment and typical modified examples have been described above, the above-described technology is applicable to various modified examples other than the illustrated modified examples. For example, the above-described modifications may be combined.

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、または、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。 It is understood that those skilled in the art will be able to come up with various changes and modifications within the scope of the idea of the present invention, and these changes and modifications will also fall within the scope of the present invention. For example, the gist of the present invention may be obtained by adding, deleting, or changing the design of components, or adding, omitting, or changing conditions to the above-mentioned embodiments as appropriate by a person skilled in the art. It is within the scope of the present invention as long as it has the following.

本発明は、表示装置や表示装置が組み込まれた電子機器に利用可能である。 INDUSTRIAL APPLICATION This invention can be utilized for a display device and an electronic device in which a display device is incorporated.

5 制御回路
6 駆動回路
10 基板
10b,10f 面
11 無機絶縁層
12,13 有機絶縁層
20,20M1 LED素子
20b,20f 面
20E 電極
20EA アノード電極
20EK カソード電極
21 第1無機発光素子
22 第2無機発光素子
23 第3無機発光素子
24 N型半導体層
25 活性層
26 P型半導体層
27a 透明電極層
27b シード層
27c 金属電極層
28 パッシベーション膜
29 バッファ層
30,30H,30L,31,32,33 端子
40 導電性接合材
50,51 粘着樹脂層
50b,50t 面
61,62 ステージ
61h,62h 保持面
71 イメージセンサ
72 制御装置
AM,AM1,AM2 アライメントマーク
AS 粘着シート
BCT 出力スイッチ
Cad 補助容量
Cs 保持容量
DA 表示領域
DRT 駆動トランジスタ
DSP1 表示装置
GL,GLA,GLB 走査信号線
GLR リセット配線
Gsb,Gsr,Gss 制御信号
MP,MP2,MP3 メタルパターン
PFA 周辺領域
PIX 画素
PVD,PVS 電位
R1 素子配置領域
R2 周辺領域
RST リセットスイッチ
SS1,SS2,SS3 基板
SS1b 面
SS1t,SS2t,SS3t 面(素子保持面)
SST 画素スイッチ
SUB1 アレイ基板
SUBb,SUBt 面
TR1,TR2 転送用基板
TRb,TRt 面
TRs1,TRs2,TRs3,TRs4 辺
UVL 紫外線レーザ光
VL 映像信号線
Vsg 映像信号
5 Control circuit 6 Drive circuit 10 Substrate 10b, 10f Surface 11 Inorganic insulating layer 12, 13 Organic insulating layer 20, 20M1 LED element 20b, 20f Surface 20E Electrode 20EA Anode electrode 20EK Cathode electrode 21 First inorganic light emitting element 22 Second inorganic light emitting element Element 23 Third inorganic light emitting element 24 N-type semiconductor layer 25 Active layer 26 P-type semiconductor layer 27a Transparent electrode layer 27b Seed layer 27c Metal electrode layer 28 Passivation film 29 Buffer layer 30, 30H, 30L, 31, 32, 33 Terminal 40 Conductive bonding material 50, 51 Adhesive resin layer 50b, 50t Surface 61, 62 Stage 61h, 62h Holding surface 71 Image sensor 72 Control device AM, AM1, AM2 Alignment mark AS Adhesive sheet BCT Output switch Cad Auxiliary capacitor Cs Holding capacitor DA Display Area DRT Drive transistor DSP1 Display device GL, GLA, GLB Scanning signal line GLR Reset wiring Gsb, Gsr, Gss Control signal MP, MP2, MP3 Metal pattern PFA Peripheral area PIX Pixel PVD, PVS Potential R1 Element placement area R2 Peripheral area RST Reset Switches SS1, SS2, SS3 Substrate SS1b Surface SS1t, SS2t, SS3t Surface (element holding surface)
SST Pixel switch SUB1 Array substrate SUBb, SUBt Surfaces TR1, TR2 Transfer substrates TRb, TRt Surfaces TRs1, TRs2, TRs3, TRs4 Side UVL Ultraviolet laser light VL Video signal line Vsg Video signal

Claims (4)

(a)第1面を備え、前記第1面上に複数の無機発光素子が行列状に配列された第1基板と、粘着樹脂層が形成された第2面を備える第2基板と、を準備する工程、
(b)前記第1基板と、前記第2基板との位置合わせを行う工程、
(c)前記(b)工程の後、前記複数の無機発光素子のそれぞれを前記第2基板上の前記粘着樹脂層に貼り付ける工程、
(d)前記(c)工程の後、前記第1基板と前記第2基板との距離を遠ざけることにより、前記複数の無機発光素子のそれぞれを前記第1基板から剥離させる工程、
を含み、
前記(b)工程では、前記第1基板の第1面に設けられた複数のアライメントマークの位置情報に基づいて前記第1基板と前記第2基板との位置合わせを行い、
前記複数のアライメントマークは、前記複数の無機発光素子が配列される領域内にあり、かつ、1個のアライメントマークを介して隣り合う無機発光素子の離間距離は、前記1個のアライメントマークを介さずに隣り合う無機発光素子の離間距離よりも広い、表示装置の製造方法。
(a) a first substrate having a first surface on which a plurality of inorganic light emitting elements are arranged in a matrix; and a second substrate having a second surface on which an adhesive resin layer is formed. the process of preparing,
(b) aligning the first substrate and the second substrate;
(c) after the step (b), attaching each of the plurality of inorganic light emitting elements to the adhesive resin layer on the second substrate;
(d) After the step (c), separating each of the plurality of inorganic light emitting elements from the first substrate by increasing the distance between the first substrate and the second substrate;
including;
In the step (b), the first substrate and the second substrate are aligned based on position information of a plurality of alignment marks provided on the first surface of the first substrate,
The plurality of alignment marks are within a region where the plurality of inorganic light emitting elements are arranged, and the distance between adjacent inorganic light emitting elements with one alignment mark in between is such that A method for manufacturing a display device in which the distance between adjacent inorganic light emitting elements is wider than the distance between adjacent inorganic light emitting elements.
請求項1において、
前記(a)工程は、
(a1)前記第1面上に前記複数の無機発光素子を形成する工程と、
(a2)前記第1基板側から前記複数の無機発光素子の一部に選択的に紫外線レーザを照射した後、前記紫外線レーザが照射された前記一部の無機発光素子を選択的に取り除く工程と、
を含む、表示装置の製造方法。
In claim 1,
The step (a) is
(a1) forming the plurality of inorganic light emitting elements on the first surface;
(a2) selectively irradiating a portion of the plurality of inorganic light emitting devices from the first substrate side with an ultraviolet laser, and then selectively removing the portion of the inorganic light emitting devices irradiated with the ultraviolet laser; ,
A method for manufacturing a display device, including:
請求項2において、
前記複数のアライメントマークは、第1アライメントマークと、前記第1アライメントマークとは異なる平面形状を備えた第2アライメントマークと、を含んでいる、表示装置の製造方法。
In claim 2,
The method for manufacturing a display device, wherein the plurality of alignment marks include a first alignment mark and a second alignment mark having a planar shape different from that of the first alignment mark.
請求項2または請求項3において、
前記(d)工程では、前記第1基板に形成された前記複数の無機発光素子のうちの一部に選択的に紫外線レーザを照射して、紫外線レーザが照射された無機発光素子を選択的に前記第2基板に転写する、表示装置の製造方法。
In claim 2 or claim 3,
In the step (d), a part of the plurality of inorganic light emitting elements formed on the first substrate is selectively irradiated with an ultraviolet laser to selectively irradiate the inorganic light emitting elements irradiated with the ultraviolet laser. A method for manufacturing a display device, the method comprising transferring onto the second substrate.
JP2022111691A 2022-07-12 2022-07-12 Manufacturing method for display device Pending JP2024010383A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022111691A JP2024010383A (en) 2022-07-12 2022-07-12 Manufacturing method for display device
TW112118113A TWI846470B (en) 2022-07-12 2023-05-16 Manufacturing method of display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022111691A JP2024010383A (en) 2022-07-12 2022-07-12 Manufacturing method for display device

Publications (1)

Publication Number Publication Date
JP2024010383A true JP2024010383A (en) 2024-01-24

Family

ID=89620995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022111691A Pending JP2024010383A (en) 2022-07-12 2022-07-12 Manufacturing method for display device

Country Status (1)

Country Link
JP (1) JP2024010383A (en)

Also Published As

Publication number Publication date
TW202404121A (en) 2024-01-16

Similar Documents

Publication Publication Date Title
JP7004777B2 (en) Color ILED display on silicon
US20210296394A1 (en) Array substrate and preparation method therefor, and display panel and display device
US10840407B2 (en) Electronic device and method for manufacturing the same
US11239214B2 (en) Display panel and manufacturing method thereof, and display device
TWI722405B (en) Display pannel
CN116682924A (en) Light-emitting device and manufacturing method thereof
US20220320056A1 (en) Light-emitting substrate, method of manufacturing light-emitting substrate, and display device
EP3547368A1 (en) Electronic device
US11942485B2 (en) Substrate having dual edge connection line and method for manufacturing the same, display panel, and display apparatus
JP2024008937A (en) Mass transfer method and system for micro light emitting diodes
TWI467522B (en) Integrated display module
JP7434037B2 (en) Mounting method of light emitting element and display device
US7741774B2 (en) Backlight module including at least one luminescence element, and method of fabricating the same
US9437621B2 (en) Method of manufacturing components of display panel assembly from same mother substrate
JP2024010383A (en) Manufacturing method for display device
US20220320041A1 (en) Method of mounting electronic component, display device and circuit board
JP2018054678A (en) Display device and manufacturing method thereof
JP2023170079A (en) Manufacturing method for display device
JP2003218392A (en) Image display and its manufacturing method
TW202238548A (en) Method for display manufacturing using groups of micro-leds and micro-led arrays
JP5477105B2 (en) Display device substrate, display device, and display device manufacturing method
JP2023072906A (en) Manufacturing method for display device, and inorganic light-emitting element holding substrate
US20220005780A1 (en) Electronic device and manufacturing method of electronic device
US20240055442A1 (en) Display device and method for manufacturing display device
JP2023023684A (en) Method of manufacturing display device