JP2023023684A - Method of manufacturing display device - Google Patents
Method of manufacturing display device Download PDFInfo
- Publication number
- JP2023023684A JP2023023684A JP2021129424A JP2021129424A JP2023023684A JP 2023023684 A JP2023023684 A JP 2023023684A JP 2021129424 A JP2021129424 A JP 2021129424A JP 2021129424 A JP2021129424 A JP 2021129424A JP 2023023684 A JP2023023684 A JP 2023023684A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- substrate
- inorganic light
- thickness
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Device Packages (AREA)
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
本発明は、表示装置の製造技術に関する。 The present invention relates to manufacturing technology for display devices.
表示装置として、基板上に、自発光素子である無機発光ダイオード素子が行列上に配列されたLED(Light Emitting Diode)表示装置がある(例えば、特許文献1(特開2020-67626号公報)参照)。また、より高精細な表示装置として、マイクロLEDと称される微小な無機発光ダイオード素子を用いたマイクロLED表示装置がある(例えば、特許文献2(特開2019-36719号公報)参照)。 As a display device, there is an LED (Light Emitting Diode) display device in which inorganic light emitting diode elements, which are self-luminous elements, are arranged in a matrix on a substrate (see, for example, Patent Document 1 (Japanese Unexamined Patent Application Publication No. 2020-67626). ). Further, as a display device with higher definition, there is a micro LED display device using minute inorganic light emitting diode elements called micro LED (see, for example, Patent Document 2 (Japanese Patent Application Laid-Open No. 2019-36719)).
LED表示装置の製造工程およびマイクロLED表示装置の製造工程には、基板上に複数のLED素子(またはマイクロLED素子)を実装する工程が含まれる。複数のLED素子を実装する工程では、複数のLED素子が基板に押し付けられる。この時、複数のLED素子を基板に押し付ける圧力(押圧力)の制御が重要である。例えば、押圧力が過大である場合には、複数のLED素子や基板の損傷の原因になる。また、押圧力が過少である場合には、基板に形成された端子とLED素子との電気的な接続信頼性が低下する原因になる。 A manufacturing process of an LED display device and a manufacturing process of a micro LED display device include a process of mounting a plurality of LED elements (or micro LED elements) on a substrate. In the process of mounting the plurality of LED elements, the plurality of LED elements are pressed against the substrate. At this time, it is important to control the pressure (pressing force) that presses the plurality of LED elements against the substrate. For example, if the pressing force is excessive, it may damage a plurality of LED elements or substrates. Further, if the pressing force is too small, it may cause deterioration in reliability of electrical connection between the terminal formed on the substrate and the LED element.
本発明の目的は、複数の無機発光ダイオード素子を用いた表示装置の性能を向上させる技術を提供することにある。 An object of the present invention is to provide a technique for improving the performance of a display device using a plurality of inorganic light emitting diode elements.
本発明の一態様である表示装置の製造方法は、以下の工程を含む。(a)複数の第1無機発光素子が行列状に配列された第1基板と、複数の第1端子が形成されたアレイ基板と、を準備する工程。(b)前記第1基板の厚さ、前記複数の第1無機発光素子のうち、一つ以上の第1無機発光素子の厚さ、および前記アレイ基板の厚さのそれぞれを計測する工程。(c)第1ステージに保持された前記第1基板と、第2ステージに保持された前記アレイ基板とを対向させた状態で、前記複数の第1無機発光素子のそれぞれと前記アレイ基板とを押し付けることにより、前記アレイ基板の前記複数の第1端子と前記複数の第1無機発光素子とを電気的に接続する工程。(d)前記(c)工程の後、前記第1基板と前記複数の第1無機発光素子とを剥離させる工程。前記(c)工程では、前記(b)工程で計測した結果に基づいて前記複数の第1無機発光素子のそれぞれと前記アレイ基板とを押し付ける強さを制御する。 A method for manufacturing a display device, which is one embodiment of the present invention, includes the following steps. (a) A step of preparing a first substrate on which a plurality of first inorganic light emitting elements are arranged in a matrix and an array substrate on which a plurality of first terminals are formed. (b) measuring the thickness of the first substrate, the thickness of one or more first inorganic light emitting elements among the plurality of first inorganic light emitting elements, and the thickness of the array substrate; (c) with the first substrate held on the first stage and the array substrate held on the second stage facing each other, each of the plurality of first inorganic light emitting elements and the array substrate are separated; A step of electrically connecting the plurality of first terminals of the array substrate and the plurality of first inorganic light emitting elements by pressing. (d) a step of separating the first substrate and the plurality of first inorganic light emitting elements after the step (c); In the step (c), the strength with which each of the plurality of first inorganic light emitting devices is pressed against the array substrate is controlled based on the result of the measurement in the step (b).
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一または関連する符号を付して、詳細な説明を適宜省略することがある。 Each embodiment of the present invention will be described below with reference to the drawings. It should be noted that the disclosure is merely an example, and those skilled in the art will naturally include within the scope of the present invention any appropriate modifications that can be easily conceived while maintaining the gist of the invention. In addition, in order to make the description clearer, the drawings may schematically show the width, thickness, shape, etc. of each part compared to the actual embodiment, but this is only an example, and the interpretation of the present invention is not intended. It is not limited. In addition, in this specification and each figure, the same or related reference numerals may be given to elements similar to those described above with respect to the previous figures, and detailed description thereof may be omitted as appropriate.
以下の実施の形態では、複数の無機発光素子を用いた表示装置の例として、複数のマイクロLED素子を備えるマイクロLED表示装置を取り上げて説明する。マイクロLED素子は、一般的なLED素子と比較して素子のサイズ(外径寸法)が小さいので、高精細な画像を表示できるというメリットがある。ただし、マイクロLED素子はサイズが小さいので、後述する発光ダイオード素子実装工程において、制御すべき押圧力のマージンが小さい。 In the following embodiments, a micro LED display device including a plurality of micro LED elements will be described as an example of a display device using a plurality of inorganic light emitting elements. Micro LED elements are smaller in size (outer diameter) than general LED elements, and therefore have the advantage of being able to display high-definition images. However, since the micro LED element is small in size, the pressing force margin to be controlled is small in the process of mounting the light emitting diode element, which will be described later.
なお、自発光素子である発光ダイオード素子として、有機発光ダイオード素子(OLED:Organic Light-Emitting Diode)がある。以下の実施の形態で説明する無機発光ダイオード素子(マイクロLED素子)は、有機発光ダイオード素子とは区別される。 As a light-emitting diode element that is a self-luminous element, there is an organic light-emitting diode element (OLED: Organic Light-Emitting Diode). Inorganic light emitting diode elements (micro LED elements) described in the following embodiments are distinguished from organic light emitting diode elements.
<表示装置>
まず、本実施の形態の表示装置であるマイクロLED表示装置の構成例について説明する。図1は、一実施形態である表示装置の構成例を示す平面図である。図1では、表示領域DAと周辺領域PFAとの境界、制御回路5、駆動回路6、および複数の画素PIXのそれぞれを二点鎖線で示している。図2は、図1に示す画素周辺の回路の構成例を示す回路図である。
<Display device>
First, a configuration example of a micro LED display device, which is the display device of this embodiment, will be described. FIG. 1 is a plan view showing a configuration example of a display device according to one embodiment. In FIG. 1, the boundary between the display area DA and the peripheral area PFA, the control circuit 5, the
図1に示すように、本実施の形態の表示装置DSP1は、表示領域DAと、表示領域DAの周囲に位置する周辺領域PFAと、表示領域DA内に行列上に配列された複数の画素PIXと、を有している。また、表示装置DSP1は、基板10と、基板10上に形成された制御回路5と、基板10上に形成された駆動回路6と、を有している。
As shown in FIG. 1, the display device DSP1 of the present embodiment includes a display area DA, a peripheral area PFA located around the display area DA, and a plurality of pixels PIX arranged in a matrix within the display area DA. and have The display device DSP1 also has a
制御回路5は、表示装置DSP1の表示機能の駆動を制御する制御回路である。例えば、制御回路5は、基板10上に実装されたドライバIC(Integrated Circuit)である。図1に示す例では、制御回路5は、基板10が備える4辺のうち、一つの短辺に沿って配置されている。また、本実施の形態の例では、制御回路5は、複数の画素PIXに接続される映像信号線VL(図2参照)を駆動する信号線駆動回路を含んでいる。ただし、制御回路5の位置および構成例は、図1に示す例には限定されず、種々の変形例がある。例えば、図1において、制御回路5として示す位置に、フレキシブル基板などの回路基板が接続され、上記したドライバICは、回路基板上に搭載されている場合がある。また例えば、映像信号線VLを駆動する信号線駆動回路は、制御回路5とは別に形成されている場合がある。
The control circuit 5 is a control circuit that controls driving of the display function of the display device DSP1. For example, the control circuit 5 is a driver IC (Integrated Circuit) mounted on the
駆動回路6は、複数の画素PIXのうち、走査信号線GLを駆動する回路である。駆動回路6は、制御回路5からの制御信号に基づいて、複数の走査信号線GLを駆動する。図1に示す例では、駆動回路6は、基板10が備える4辺のうち、二つの長辺のそれぞれに沿って配置されている。ただし、駆動回路6の位置および構成例は、図1に示す例には限定されず、種々の変形例がある。例えば、図1において、制御回路5として示す位置に、フレキシブル基板などの回路基板が接続され、上記した駆動回路6が回路基板上に搭載されている場合がある。
The
次に、図2を用いて画素PIXの回路構成例について説明する。なお、図2では、一つの画素PIXを代表的に取り上げて図示しているが、図1に示す複数の画素PIXのそれぞれが、図2に示す画素PIXと同様の回路を備えている。以下では、画素PIXが備えるスイッチ、キャパシタ、およびLED素子20を含む回路について、画素回路と呼称する場合がある。画素回路は、制御回路5(図1参照)から供給される映像信号Vsgに応じてLED素子20の発光状態を制御する電圧信号方式の回路である。
Next, a circuit configuration example of the pixel PIX will be described with reference to FIG. In FIG. 2, one pixel PIX is shown as a representative, but each of the plurality of pixels PIX shown in FIG. 1 has a circuit similar to that of the pixel PIX shown in FIG. Hereinafter, the circuit including the switch, capacitor, and
図2に示すように、画素PIXは、LED素子20を備えている。LED素子20は、上記したマイクロ発光ダイオードである。LED素子20はアノード電極20EA(後述する図3参照)およびカソード電極EK(後述する図3参照)を有している。LED素子20のアノード電極20EAおよびカソード電極20EKのそれぞれは、画素PIXの端子30に電気的に接続されている。図2に示す例では、LED素子20のカソード電極20EKは、端子30Lに接続され、LED素子20のアノード電極20EAは、端子30Hに接続されている。端子30Lには相対的に低い固定電位(低電位)である電位PVSが供給され、端子30Hには、端子30Lに供給される電位よりも高い固定電位(高電位)である電位PVDが供給される。
As shown in FIG. 2, the pixel PIX has an
画素PIXは、出力スイッチBCT、駆動トランジスタDRT、および画素スイッチSSTを備えている。出力スイッチBCTは、駆動回路6から供給される制御信号Gsbに応答して、LED素子20の発光時間を制御するトランジスタである。駆動トランジスタDRTは、映像信号Vsgに応じてLED素子20のアノード電極に供給される駆動電流の電流量を制御するトランジスタである。画素スイッチSSTは、制御信号Gssに応答して画素回路と映像信号線VLとの接続状態(オンまたはオフの状態)を制御するトランジスタである。また、駆動回路6は、リセット電位の入力を制御するリセットスイッチRSTを備えている。出力スイッチBCT、駆動トランジスタDRT、画素スイッチSST、およびリセットスイッチRSTのそれぞれは、例えば薄膜トランジスタである。画素スイッチSSTがオン状態の時、画素回路には、映像信号線VLから映像信号Vsgが入力される。
The pixel PIX has an output switch BCT, a drive transistor DRT, and a pixel switch SST. The output switch BCT is a transistor that controls the light emission time of the
駆動回路6は、図示しないシフトレジスタ回路、出力バッファ回路等を含んでいる。駆動回路6は、制御回路5(図1参照)から伝送される水平走査スタートパルスに基づいてパルスを出力し、制御信号Gss、制御信号Gsb、および制御信号Gsrを出力する。
The
複数の走査信号線GLは、走査信号線GLA、GLB、およびリセット配線GLRを含んでいる。複数の走査信号線GLのそれぞれは、X方向に延びている。走査信号線GLAは、出力スイッチBCTのゲート電極に接続されている。走査信号線GLAに制御信号Gsbが供給されると、出力スイッチBCTがオン状態となる。走査信号線GLBは、画素スイッチSSTのゲート電極に接続されている。走査信号線GLBに制御信号Gssが供給されると、画素スイッチSSTがオン状態となる。リセット配線GLRは、出力スイッチBCTと駆動トランジスタDRTとの間、およびリセットスイッチRSTのドレイン電極に接続されている。リセットスイッチRSTのゲート電極にリセット信号である制御信号Gsrが供給されると、リセット配線GLRには、リセット電位が供給される。 The plurality of scanning signal lines GL includes scanning signal lines GLA, GLB, and reset wiring GLR. Each of the multiple scanning signal lines GL extends in the X direction. The scanning signal line GLA is connected to the gate electrode of the output switch BCT. When the control signal Gsb is supplied to the scanning signal line GLA, the output switch BCT is turned on. The scanning signal line GLB is connected to the gate electrode of the pixel switch SST. When the control signal Gss is supplied to the scanning signal line GLB, the pixel switch SST is turned on. The reset wiring GLR is connected between the output switch BCT and the drive transistor DRT and to the drain electrode of the reset switch RST. When a control signal Gsr, which is a reset signal, is supplied to the gate electrode of the reset switch RST, a reset potential is supplied to the reset wiring GLR.
画素PIXは、保持容量Csおよび補助容量Cadを有している。保持容量Csおよび補助容量Cadは、それぞれキャパシタである。保持容量Csは、駆動トランジスタDRTのゲート電極と、端子30Hとの間に接続されている。補助容量Cadは、出力スイッチBCTのソース電極と端子30Hとの間に接続されている。補助容量Cadは、発光電流量を調整するための容量素子であり、変形例としては、補助容量Cadが配置されない場合もある。 The pixel PIX has a storage capacitor Cs and an auxiliary capacitor Cad. Each of the holding capacitor Cs and the auxiliary capacitor Cad is a capacitor. The holding capacitor Cs is connected between the gate electrode of the drive transistor DRT and the terminal 30H. The auxiliary capacitor Cad is connected between the source electrode of the output switch BCT and the terminal 30H. The auxiliary capacitor Cad is a capacitive element for adjusting the amount of light emission current, and as a modification example, the auxiliary capacitor Cad may not be arranged.
<LED素子の周辺構造>
次に、図1に示す画素PIXに配置されるLED素子の周辺構造について説明する。図3は、図1に示す表示装置の複数の画素のそれぞれに配置されるLED素子の周辺構造の一例を示す拡大断面図である。図4は、図3に示すLED素子に対する変形例を示す拡大断面図である。
<Peripheral Structure of LED Element>
Next, the peripheral structure of the LED element arranged in the pixel PIX shown in FIG. 1 will be described. 3 is an enlarged cross-sectional view showing an example of a peripheral structure of an LED element arranged in each of a plurality of pixels of the display device shown in FIG. 1. FIG. FIG. 4 is an enlarged cross-sectional view showing a modified example of the LED element shown in FIG.
図3に示すアレイ基板SUB1は、基板10と、基板10上に積層された複数の絶縁層とを含む基板である。アレイ基板SUB1が有する複数の絶縁層は、無機絶縁層11、有機絶縁層12、および有機絶縁層13を含む。また、アレイ基板SUB1は、図2を用いて説明した画素PIXが備える各種の回路を含む。基板10は、面10fおよび面10fの反対側の面10bを有する。無機絶縁層11、有機絶縁層12、および有機絶縁層13のそれぞれは、基板10の面10f上に積層されている。
The array substrate SUB1 shown in FIG. 3 is a substrate including a
無機絶縁層11、有機絶縁層12、および有機絶縁層13のそれぞれは、積層された複数の絶縁膜から成る積層膜である場合がある。例えば、図2に示す出力スイッチBCT、駆動トランジスタDRT、および画素スイッチSSTを構成する薄膜トランジスタの半導体層は、無機絶縁層11内に形成されている。無機絶縁層11を構成する複数の無機絶縁膜のうちの一部は、薄膜トランジスタを形成するための下地層として用いられ、他の一部は、薄膜トランジスタのゲート絶縁膜として用いられる。
Each of the inorganic insulating layer 11, the organic insulating
図3に示すように、アレイ基板SUB1には、LED素子20が搭載されている。LED素子20は、面20fおよび面20fの反対側の面20bを備える。また、LED素子20は、面20bに配列された複数の(図3では2個の)電極20Eを備えている。複数の電極20Eは、アノード電極20EAおよびカソード電極20EKを含む。アノード電極20EAは、導電性接合材40を介して端子30Hと接続されている。カソード電極20EKは、導電性接合材40を介して端子30Lと接続されている。導電性接合材40は、例えば、半田から成る。図3では、1個のLED素子を例示しているが、アレイ基板SUB1には、複数のLED素子が行列状に搭載されている。表示装置DSP1は、アレイ基板SUB1上に搭載された複数のLED素子20を駆動することにより、画像を表示する。LED素子20から出射される光は、例えば面20f側から出射される。
As shown in FIG. 3,
なお、図3ではLED素子20の一例として、面20bにアノード電極20EAおよびカソード電極20EKの両方が配置される例を示した。ただし、LED素子20の構造には種々の変形例がある。例えば、図4に示すLED素子20M1の場合、面20fにカソード電極20EKが設けられ、面20bにアノード電極20EAが設けられている。図3に示すLED素子20を、図4に示すLED素子20M1に置き換える場合、カソード電極20EKに接続される端子30L(図3参照)は、LED素子20M1の面20f上に設けられる。
As an example of the
<LED表示装置の製造方法>
次に、図1に示す表示装置DSP1の製造方法について説明する。図5は、図1に示す表示装置の製造工程のフローを示す説明図である。図5に例示するフローでは、例えば赤色用、緑色用、および青色用の3種類のLED素子をアレイ基板上に順次搭載する方法を取り上げて説明する。ただし、変形例として後述するように、複数種類のLED素子20が行列状に配列された保持基板を用いて、複数種類のLED素子を一括してアレイ基板に搭載する方法もある。
<Method for manufacturing LED display device>
Next, a method for manufacturing the display device DSP1 shown in FIG. 1 will be described. FIG. 5 is an explanatory diagram showing the flow of the manufacturing process of the display device shown in FIG. In the flow illustrated in FIG. 5, for example, a method of sequentially mounting three types of LED elements for red, green, and blue on an array substrate will be described. However, as will be described later as a modified example, there is also a method of collectively mounting a plurality of types of LED elements on an array substrate using a holding substrate in which a plurality of types of
<LED保持基板準備工程およびアレイ基板準備工程>
図5に示すLED保持基板準備工程では、図6に示す基板SS1、基板SS2、および基板SS3を準備する。図6は、図5に示すLED保持基板準備工程において準備する基板の概要を示す平面図である。基板SS1、基板SS2、および基板SS3のそれぞれは、上面および下面を備えている。また、基板SS1、基板SS2、および基板SS3のそれぞれは、上面および下面のうちのいずれか一方(図6に示す例では、上面上)に複数のLED素子が行列状に配列されている。
<LED Holding Substrate Preparing Step and Array Substrate Preparing Step>
In the LED holding substrate preparation step shown in FIG. 5, substrates SS1, SS2, and SS3 shown in FIG. 6 are prepared. 6 is a plan view showing an outline of a substrate prepared in the LED holding substrate preparation step shown in FIG. 5. FIG. Each of the substrate SS1, the substrate SS2, and the substrate SS3 has an upper surface and a lower surface. Each of the substrate SS1, the substrate SS2, and the substrate SS3 has a plurality of LED elements arranged in a matrix on either one of the upper surface and the lower surface (on the upper surface in the example shown in FIG. 6).
詳しくは、基板SS1、基板SS2、および基板SS3には、それぞれ異なる種類のLED素子が配列されている。言い換えれば、基板SS1、基板SS2、および基板SS3のそれぞれは、複数のLED素子を保持するLED保持基板である。例えば、基板SS1の上面SS1tには、赤色用LED素子、緑色用LED素子、および青色用LED素子のうちの一つである第1無機発光素子21が配列されている。基板SS2の上面SS2tには、赤色用LED素子、緑色用LED素子、および青色用LED素子のうち、第1無機発光素子21とは異なるLED素子である第2無機発光素子22が配列されている。基板SS3の上面SS3tには、赤色用LED素子、緑色用LED素子、および青色用LED素子のうち、第1無機発光素子21および第2無機発光素子とは異なるLED素子である第3無機発光素子23が配列されている。
Specifically, different types of LED elements are arranged on the substrate SS1, the substrate SS2, and the substrate SS3. In other words, each of the substrate SS1, the substrate SS2, and the substrate SS3 is an LED holding substrate holding a plurality of LED elements. For example, on the top surface SS1t of the substrate SS1, the first inorganic
基板SS1の上面SS1t上には、複数の第1無機発光素子21が行列上に配列されている。基板SS1の上面SS1t上には、第2無機発光素子22および第3無機発光素子23は配置されていない。基板SS2の上面SS2t上には、複数の第2無機発光素子22が行列上に配列されている。基板SS2の上面SS2t上には、第1無機発光素子21および第3無機発光素子23は配置されていない。基板SS3の上面SS3t上には、複数の第3無機発光素子23が行列上に配列されている。基板SS3の上面SS3t上には、第1無機発光素子21および第2無機発光素子22は配置されていない。基板SS1、基板SS2、および基板SS3のそれぞれは、例えば、サファイヤ基板である。第1無機発光素子21、第2無機発光素子22、および第3無機発光素子23のそれぞれは、例えば、サファイヤ基板上に金属膜、絶縁膜、および半導体膜等を積層することにより形成されている。
A plurality of first inorganic
なお、図6では、基板SS1、基板SS2、および基板SS3の平面形状を円形として図示しているが、基板SS1、基板SS2、および基板SS3の平面形状は円形に限定されず、例えば四角形など、種々の変形例がある。 In FIG. 6, the planar shapes of the substrate SS1, the substrate SS2, and the substrate SS3 are illustrated as being circular, but the planar shapes of the substrate SS1, the substrate SS2, and the substrate SS3 are not limited to circular, and may be rectangular, for example. There are various modifications.
本実施の形態では、第1LED素子実装工程の前に、基板SS1、基板SS2、および基板SS3の全てを予め準備し、かつ、全て種類の基板の厚さを予め計測する実施態様について説明する。この方法の場合、第1無機発光素子21、第2無機発光素子22、および第3無機発光素子23のそれぞれの厚さを予め計測するので、最も厚さの薄いLED素子(無機発光素子)20を含む基板からアレイ基板SUB1への実装を開始することができる点で好ましい。ただし、変形例としては、第1LED素子実装工程の前に、基板SS1、基板SS2、および基板SS3の全てが予め準備されていない場合もある。例えば、基板SS2は、少なくとも第2LED素子実装工程の前に準備され、かつ厚さが計測されていればよい。また、基板SS3は、少なくとも第3LED素子実装工程の前に準備され、かつ、それぞれの厚さが計測されていればよい。
In this embodiment, before the first LED element mounting process, all of the substrates SS1, SS2, and SS3 are prepared in advance, and the thicknesses of all types of substrates are measured in advance. In this method, the thickness of each of the first inorganic
また、アレイ基板準備工程では、図7に示すアレイ基板SUB1を準備する。図7は、図5に示すアレイ基板準備工程で準備するアレイ基板SUB1の概要を示す断面図である。図7に示すように、アレイ基板SUB1は、面SUBtと、面SUBtの反対側の面SUBbとを備えている。面SUBtは、図6に示す複数のLED素子20が実装される予定の実装面である。
Also, in the array substrate preparation step, the array substrate SUB1 shown in FIG. 7 is prepared. FIG. 7 is a cross-sectional view showing an outline of the array substrate SUB1 prepared in the array substrate preparation process shown in FIG. As shown in FIG. 7, the array substrate SUB1 has a surface SUBt and a surface SUBb opposite to the surface SUBt. The surface SUBt is a mounting surface on which the plurality of
アレイ基板SUB1は、複数の端子30を有している。複数の端子30は、第1無機発光素子21(図6参照)と電気的に接続される予定の端子(第1端子)31を含む。複数の端子30は、第2無機発光素子22(図6参照)と電気的に接続される予定の端子(第2端子)32を含む。また、複数の端子30は、第3無機発光素子23(図6参照)と電気的に接続される予定の端子(第3端子)33を含む。端子31、端子32、および端子33のそれぞれは、図1に示す画素PIXの位置に対応して、行列状に配列されている。
The array substrate SUB1 has
アレイ基板準備工程は、図5に示す厚さ計測工程の前であれば、保持基板準備工程との順序は限定されない。例えば、保持基板準備工程とアレイ基板準備工程とを同時に(並行して)実施することもできる。 The order of the array substrate preparation step and the holding substrate preparation step is not limited as long as it precedes the thickness measurement step shown in FIG. For example, the holding substrate preparation process and the array substrate preparation process can be performed simultaneously (in parallel).
<厚さ計測工程>
次に、図5に示す厚さ計測工程について説明する。図8は、図5に示す厚さ計測工程における計測個所の一例を模式的に示す断面図である。図9は、図5に示す厚さ計測工程における厚さの計測方法の一例を示す説明図である。
<Thickness measurement process>
Next, the thickness measurement process shown in FIG. 5 will be described. FIG. 8 is a cross-sectional view schematically showing an example of a measurement point in the thickness measurement process shown in FIG. FIG. 9 is an explanatory diagram showing an example of a thickness measuring method in the thickness measuring process shown in FIG.
本工程では、後述する第1LED素子実装工程、第2LED素子実装工程、および第3LED素子実装工程のそれぞれにおいて、図6に示す基板SS1、基板SS2または基板SS3と、図7に示すアレイ基板SUB1とを押し付ける押し込み量を制御するためのデータを採取する。このため、本工程では、図8に示す各部分において厚さを計測する。本工程では、アレイ基板SUB1の厚さTSUBを計測する。厚さTSUBは、アレイ基板SUB1の面(第1面)SUBtと、面(第2面)SUBbとの最短距離である。面SUBtは、図7に示すように有機絶縁層13の上面、端子31の上面、端子32の上面、もしくは端子33の上面である。また、面SUBbは、図3に示すように、基板10の下面10bである。
In this step, the substrate SS1, the substrate SS2 or the substrate SS3 shown in FIG. 6 and the array substrate SUB1 shown in FIG. Collect data for controlling the amount of pressing. Therefore, in this step, the thickness is measured at each portion shown in FIG. In this step, the thickness TSUB of the array substrate SUB1 is measured. The thickness TSUB is the shortest distance between the surface (first surface) SUBt and the surface (second surface) SUBb of the array substrate SUB1. The surface SUBt is the top surface of the organic insulating
また、本工程では、基板SS1の厚さTSS1を計測する。基板SS1の厚さTSS1は、基板SS1の上面SS1tと下面SS1bとの最短距離である。また、本工程では、基板SS1上に配列された複数の第1無機発光素子21のうち、一つ以上の第1無機発光素子21の厚さT21を計測する。第1無機発光素子21の厚さT21は、図3に示す面20fと、面20bとの最短距離、もしくは面20fと電極20Eの基板SUB1に対向する面との最短距離である。ただし、第1無機発光素子21の面20bもしくは電極20Eの基板SUB1と対向する面と基板SS1の下面SS1bの最短距離を計測し、この計測結果と、基板SS1の厚さTSS1との差を第1無機発光素子21の厚さT21と見なしてもよい。
Also, in this step, the thickness TSS1 of the substrate SS1 is measured. The thickness TSS1 of the substrate SS1 is the shortest distance between the top surface SS1t and the bottom surface SS1b of the substrate SS1. Also, in this step, the thickness T21 of one or more first inorganic
また、本工程では、基板SS2の厚さTSS2を計測する。基板SS2の厚さTSS2は、基板SS2の上面SS2tと下面SS2bとの最短距離である。また、本工程では、基板SS2上に配列された複数の第2無機発光素子22のうち、一つ以上の第2無機発光素子22の厚さT22を計測する。第2無機発光素子22の厚さT22は、図3に示す面20fと、面20bとの最短距離、もしくは面20fと電極20Eの基板SUB1に対向する面との最短距離である。ただし、第2無機発光素子22の面20bもしくは電極20Eの基板SUB1と対向する面と基板SS2の下面SS2bの最短距離を計測し、この計測結果と、基板SS2の厚さTSS2との差を第2無機発光素子22の厚さT22と見なしてもよい。
Also, in this step, the thickness TSS2 of the substrate SS2 is measured. The thickness TSS2 of the substrate SS2 is the shortest distance between the top surface SS2t and the bottom surface SS2b of the substrate SS2. Also, in this step, the thickness T22 of one or more second inorganic
また、本工程では、基板SS3の厚さTSS3を計測する。基板SS3の厚さTSS3は、基板SS3の上面SS3tと下面SS3bとの最短距離である。また、本工程では、基板SS3上に配列された複数の第3無機発光素子23のうち、一つ以上の第3無機発光素子23の厚さT23を計測する。第3無機発光素子23の厚さT23は、図3に示す面20fと、面20bとの最短距離、もしくは面20fと電極20Eの基板SUB1に対向する面との最短距離である。ただし、第3無機発光素子23の面20bもしくは電極20Eの基板SUB1と対向する面と基板SS3の下面SS3bの最短距離を計測し、この計測結果と、基板SS3の厚さTSS3との差を第3無機発光素子23の厚さT23と見なしてもよい。
Also, in this step, the thickness TSS3 of the substrate SS3 is measured. The thickness TSS3 of the substrate SS3 is the shortest distance between the top surface SS3t and the bottom surface SS3b of the substrate SS3. Also, in this step, the thickness T23 of one or more third inorganic
ところで、本工程では、厚さTSS1、厚さTSS2、および厚さTSS3のそれぞれを複数個所で計測してもよい。この場合、計測結果の信頼性が向上するので、後述する第1LED素子実装工程、第2LED素子実装工程、および第3LED素子実装工程のそれぞれにおいて、押圧力を精密に制御することができる。ただし、一つのサファイヤ基板上に形成される複数のLED素子20のそれぞれは、同じタイミングで一括して形成されるので、同じサファイヤ基板上に形成されている複数のLED素子20同士の厚さには、差異が生じにくい。したがって、作業効率を考慮すると、複数のLED素子20のうちの一つのLED素子の厚さ(例えば、複数の第1無機発光素子21のうち、一つの第1無機発光素子21の厚さT21、複数の第2無機発光素子22のうち、一つの第2無機発光素子22の厚さT22、および複数の第3無機発光素子23のうち、一つの第3無機発光素子23の厚さT23)を測定することが好ましい。
By the way, in this step, each of the thickness TSS1, the thickness TSS2, and the thickness TSS3 may be measured at a plurality of points. In this case, since the reliability of the measurement result is improved, the pressing force can be precisely controlled in each of the first LED element mounting process, the second LED element mounting process, and the third LED element mounting process, which will be described later. However, since each of the plurality of
本工程における厚さの計測方法は、特に限定されるものではない。ただし、LED素子20の厚さは、100μm~200μm程度である。このため、本工程での厚さの計測精度は、μmオーダーで計測する必要がある。後述する第1LED素子実装工程、第2LED素子実装工程、および第3LED素子実装工程において、図8に示す各計測個所の厚さに数μm程度のずれが生じた場合には押圧力を調整する必要があるからである。
A method for measuring the thickness in this step is not particularly limited. However, the thickness of the
μmオーダーでの厚さ計測が可能で、かつ、効率的に厚さを計測できる方法として、2個のセンサヘッドの間にワーク(被計測物)を挟んだ状態で計測する方法を例示できる。図9に示す例では、互いに対向する位置に配置されたセンサヘッド50Aおよびセンサヘッド50Bの間にワーク51を配置する。ワーク51は、図8に示すアレイ基板SUB1、基板SS1、基板SS2、基板SS3のそれぞれに相当する。センサヘッド50Aおよび50Bのそれぞれからはワーク51に向かってレーザ光52が照射される。ワーク51の面51tで反射された光をセンサヘッド50Aで、ワーク51の面51bで反射された光をセンサヘッド50Bで、それぞれ検出することにより、センサヘッド50Aからワーク51の面51tまでの距離53A、およびセンサヘッド50Bからワーク51の面51bまでの距離53Bが計測される。また、センサヘッド50Aとセンサヘッド50Bとの離間距離53Cは予め設定されているので、離間距離53Cから距離53Aおよび距離53Bの値を減じた値をワーク51の厚さT51として算出することができる。
As an example of a method capable of measuring the thickness on the order of μm and efficiently measuring the thickness, a method of measuring a workpiece (object to be measured) sandwiched between two sensor heads can be exemplified. In the example shown in FIG. 9, the
ただし、上記したように、厚さの計測方法は、μmオーダーでの厚さ計測が可能であれば、図9に示した方法以外に種々の変形例が適用可能である。例えば、ワーク51がレーザ光52を透過させる性質を持った材料である場合、ワーク51の面51tと面51bとでそれぞれ反射する光を計測し、反射光の干渉差から厚さを計測する方法がある。また、例えば、上記した方法の場合、ワーク51の表面でレーザ光52が反射される必要がある。このため、ワーク51がレーザ光52を反射し難い部材である場合には、他の方法を採用する方が好ましい場合もある。他の方法としては、例えば、超音波を利用する計測方法などを例示できる。
However, as described above, various modifications other than the method shown in FIG. 9 are applicable as long as the thickness can be measured on the order of μm. For example, when the
<第1LED素子実装工程>
次に、図5に示す第1LED素子実装工程について説明する。図10は、図5に示す第1LED素子実装工程において、第1無機発光素子が配列された基板とアレイ基板とを押し付けた状態を模式的に示す断面図である。
<First LED element mounting step>
Next, the first LED element mounting process shown in FIG. 5 will be described. 10 is a cross-sectional view schematically showing a state in which the substrate on which the first inorganic light emitting elements are arranged and the array substrate are pressed together in the first LED element mounting step shown in FIG. 5. FIG.
第1LED素子実装工程では、ステージ61に保持された基板SS1と、ステージ62に保持されたアレイ基板SUB1とを対向させた状態で、複数の第1無機発光素子21のそれぞれとアレイ基板SUB1とを押し付けることにより、アレイ基板SUB1の複数の端子31(図7参照)と複数の第1無機発光素子21とを電気的に接続する。
In the first LED element mounting step, the substrate SS1 held on the
ステージ61は、基板SS1を保持することが可能な部材である。基板SS1の下面SS1bは、ステージ61の保持面61hに保持される。ステージ62は、アレイ基板SUB1を保持することが可能な部材である。アレイ基板SUB1の面SUBbは、ステージ62の保持面62hに保持される。ステージ61が基板SS1を保持する方法、およびステージ62がアレイ基板SUB1を保持する方法としては、例えば吸着保持する方法、あるいは、基板SS1またはアレイ基板SUB1の周縁部を図示しない固定治具で固定する方法、などを例示することができる。
The
ステージ61の保持面61hと、ステージ62の保持面62hとは互いに対向している。このため、基板SS1の下面SS1bが保持面61hに保持され、アレイ基板SUB1の面SUBbが保持面62hに保持されている状態では、図10に示すように、基板SS1の上面SS1tと、アレイ基板SUB1の面SUBtとが互いに対向している。また、ステージ61およびステージ62のそれぞれは、互いに独立して平面方向(X-Y平面方向)に移動させることが可能な機構を備えている。本工程では、ステージ61およびステージ62の少なくとも一方をX-Y平面方向に移動させて、複数の第1無機発光素子21が備える電極20E(図3参照)のそれぞれがアレイ基板SUB1の端子31(図3参照)と対向するように、精密な位置合わせを行う。この時、図3に示す電極20Eには導電性接合材40が既に接合されている。したがって、X-Y平面に沿った方向での位置合わせを行うと、端子31が第1無機発光素子21の電極20Eに接合された導電性接合材40と対向した状態になる。
A holding
上記したX-Y平面に沿った方向での位置合わせを行った後の状態で、ステージ61とステージ62との距離を近づけると、基板SS1の上面SS1t上に配置された複数の第1無機発光素子21のそれぞれが、アレイ基板SUB1に近づく。この時、図3に示す複数の導電性接合材40のそれぞれは、端子31に接触する。この状態で、例えばリフロー処理(加熱処理)を行うことにより、導電性接合材40が端子31に接合するので、第1無機発光素子21の電極20Eと端子31とは、導電性接合材40を介して電気的に接続される。
When the distance between the
ここで、複数の導電性接合材40と複数の端子31とをそれぞれ接続するためには、導電性接合材40と端子31との接触面に適切な荷重が印加されている状態でリフロー処理を行う必要がある。例えば、第1無機発光素子21とアレイ基板SUB1とを押し付ける押圧力が不足している場合、導電性接合材40と端子31とがうまく接合せず、電気的な接続信頼性が低下する原因になる。一方、第1無機発光素子21とアレイ基板SUB1とを押し付ける押圧力が過剰に大きい場合、第1無機発光素子21自身、あるいは、導電性接合材40の周辺の部材が損傷する場合がある。図3に示すLED素子20は、マイクロLED素子であり、外形サイズが小さい。このため、図3に示すZ方向において、導電性接合材40と端子31との位置関係が数μm程度ずれた場合でも、上記のような課題が顕在化する可能性がある。特に、LED素子の厚さの誤差は、LED素子20の製造条件に違いにより生じる場合がある。このため、製造ロットが変わった場合などに、LED素子20の厚さが設計値から例えばμmオーダーでずれる場合がある。
Here, in order to connect the plurality of
本実施の形態の場合、図5~図9を用いて説明したように、第1LED素子実装工程の前に、厚さ計測工程を行い、図8に示すアレイ基板SUB1の厚さTSUB、基板SS1の厚さTSS1、および第1無機発光素子21の厚さT21を計測する。また、本実施の形態の第1LED素子実装工程では、厚さ計測工程で計測した結果に基づいて複数の第1無機発光素子21のそれぞれとアレイ基板SUB1とを押し付ける押し込み量を制御する。例えば、アレイ基板SUB1の厚さTSUB、基板SS1の厚さTSS1、および第1無機発光素子21の厚さT21の計測結果の合計値が設計値よりも小さい場合、ステージ61とステージ62とを近づけた後の最終的な離間距離が、予め設定された値よりも小さくなるように制御する。すなわち、第1無機発光素子21とアレイ基板SUB1とを押し付ける押し込み量を小さくする。押し込み量を小さくする程度は、アレイ基板SUB1の厚さTSUB、基板SS1の厚さTSS1、および第1無機発光素子21の厚さT21の計測結果の合計値と、設計値との差に基づいて規定される。一方、アレイ基板SUB1の厚さTSUB、基板SS1の厚さTSS1、および第1無機発光素子21の厚さT21の計測結果の合計値が設計値よりも大きい場合、ステージ61とステージ62とを近づけた後の最終的な離間距離が、予め設定された値よりも大きくなるように制御する。すなわち、第1無機発光素子21とアレイ基板SUB1とを押し付ける押し込み量を大きくする。押し込み量を大きくする程度は、アレイ基板SUB1の厚さTSUB、基板SS1の厚さTSS1、および第1無機発光素子21の厚さT21の計測結果の合計値と、設計値との差に基づいて規定される。これにより、図3に示す導電性接合材40と端子31との接触面に適切な荷重を印加した状態でリフロー処理を行うことができる。この結果、導電性接合材40を介した第1無機発光素子21の電極20Eと端子31との電気的な接続信頼性を向上させることができる。
In the case of this embodiment, as described with reference to FIGS. 5 to 9, the thickness measurement process is performed before the first LED element mounting process, and the thickness TSUB of the array substrate SUB1 and the substrate SS1 shown in FIG. and the thickness T21 of the first inorganic
ところで、図10に示す例では、ステージ61をステージの62の方向に押し下げることにより押圧力を付与する実施態様について例示的に示しているが、押圧力を付与する方法には種々の変形例がある。例えば、ステージ62をステージ61の方向に押し上げる方法、あるいはステージ61およびステージ62のそれぞれをZ方向に動作させる方法などがある。
By the way, the example shown in FIG. 10 exemplifies an embodiment in which the pressing force is applied by pushing down the
<第1保持基板剥離工程>
次に、図5に示す第1保持基板剥離工程について説明する。図11は、図5に示す第1保持基板剥離工程において、複数の第1無機発光素子から保持基板を剥離した状態を模式的に示す断面図である。第1保持基板剥離工程では、図11に示すように、第1LED素子実装工程の後、基板SS1と複数の第1無機発光素子21とを剥離させる。
<First Holding Substrate Detachment Step>
Next, the first holding substrate peeling process shown in FIG. 5 will be described. 11 is a cross-sectional view schematically showing a state in which the holding substrate is peeled off from the plurality of first inorganic light emitting elements in the first holding substrate peeling step shown in FIG. 5. FIG. In the first holding substrate peeling process, as shown in FIG. 11, the substrate SS1 and the plurality of first inorganic
保持基板である基板SS1の上面SS1tと複数の第1無機発光素子21との密着界面を剥離させる方法は、例えば、レーザリフトオフと呼ばれる技術を用いることができる。レーザリフトオフと呼ばれる技術を用いる場合、基板SS1の下面SS1b側から基板SS1の上面SS1tと複数の第1無機発光素子21との密着界面に向かって例えば紫外線レーザ光を照射する。第1無機発光素子21の面20b(図3参照)には、窒化ガリウム層が形成されている。紫外線レーザ光が第1無機発光素子21の面20bに照射されると、窒化ガリウム層の表層(面20b側の一部分)が改質され、基板SS1と第1無機発光素子21とを剥離させることが可能になる。
A technique called laser lift-off, for example, can be used as a method for separating the adhered interface between the upper surface SS1t of the substrate SS1, which is the holding substrate, and the plurality of first inorganic light-emitting
本工程により、アレイ基板SUB1上に複数の第1無機発光素子21が実装された構造物が得られる。
Through this process, a structure in which a plurality of first inorganic
<第2LED素子実装工程>
次に、図5に示す第2LED素子実装工程について説明する。図12は、図5に示す第2LED素子実装工程において、第2無機発光素子が配列された基板とアレイ基板とを押し付けた状態を模式的に示す断面図である。
<Second LED element mounting process>
Next, the second LED element mounting process shown in FIG. 5 will be described. 12 is a cross-sectional view schematically showing a state in which the substrate on which the second inorganic light emitting elements are arranged and the array substrate are pressed together in the second LED element mounting step shown in FIG. 5. FIG.
第2LED素子実装工程では、ステージ61に保持された基板SS2と、ステージ62に保持されたアレイ基板SUB1とを対向させた状態で、複数の第2無機発光素子22のそれぞれとアレイ基板SUB1とを押し付けることにより、アレイ基板SUB1の複数の端子32(図7参照)と複数の第2無機発光素子22とを電気的に接続する。
In the second LED element mounting process, the substrate SS2 held on the
基板SS2の下面SS2bは、ステージ61の保持面61hに保持される。ステージ62は、アレイ基板SUB1を保持することが可能な部材である。既に複数の第1無機発光素子21が搭載されているアレイ基板SUB1は、面SUBb側がステージ62の保持面62hに保持される。ステージ61が基板SS2を保持する方法、およびステージ62がアレイ基板SUB1を保持する方法は、既に説明したように、種々の方法がある。
A lower surface SS2b of the substrate SS2 is held by a holding
ステージ61の保持面61hと、ステージ62の保持面62hとは互いに対向している。このため、基板SS2の下面SS2bが保持面61hに保持され、アレイ基板SUB1の面SUBbが保持面62hに保持されている状態では、図12に示すように、基板SS2の上面SS2tと、アレイ基板SUB1の面SUBtとが互いに対向している。上記したように、ステージ61およびステージ62のそれぞれは、互いに独立して平面方向(X-Y平面方向)に移動させることが可能な機構を備えている。本工程では、ステージ61およびステージ62の少なくとも一方をX-Y平面方向に移動させて、複数の第2無機発光素子22が備える電極20E(図3参照)のそれぞれがアレイ基板SUB1の端子32(図3参照)と対向するように、精密な位置合わせを行う。この時、図3に示す電極20Eには導電性接合材40が既に接合されている。したがって、X-Y平面に沿った方向での位置合わせを行うと、端子32が第2無機発光素子22の電極20Eに接合された導電性接合材40と対向した状態になる。
A holding
上記したX-Y平面に沿った方向での位置合わせを行った後の状態で、ステージ61とステージ62との距離を近づけると、基板SS2の上面SS2t上に配置された複数の第2無機発光素子22のそれぞれが、アレイ基板SUB1に近づく。この時、図3に示す複数の導電性接合材40のそれぞれは、端子32に接触する。この状態で、例えばリフロー処理(加熱処理)を行うことにより、導電性接合材40が端子32に接合するので、第2無機発光素子22の電極20Eと端子32とは、導電性接合材40を介して電気的に接続される。
When the distance between the
本実施の形態の場合、第2LED素子実装工程の前に、厚さ計測工程を行い、図8に示すアレイ基板SUB1の厚さTSUB、基板SS2の厚さTSS2、および第2無機発光素子22の厚さT22を計測する。また、本実施の形態の第2LED素子実装工程では、厚さ計測工程で計測した結果に基づいて複数の第2無機発光素子22のそれぞれとアレイ基板SUBとを押し付ける押し込み量を制御する。例えば、アレイ基板SUB1の厚さTSUB、基板SS2の厚さTSS2、および第2無機発光素子22の厚さT22の計測結果の合計値が設計値よりも小さい場合、ステージ61とステージ62とを近づけた後の最終的な離間距離が、予め設定された値よりも小さくなるように制御する。すなわち、第2無機発光素子22とアレイ基板SUB1とを押し付ける押し込み量を小さくする。押し込み量を小さくする程度は、アレイ基板SUB1の厚さTSUB、基板SS2の厚さTSS2、および第1無機発光素子22の厚さT22の計測結果の合計値と、設計値との差に基づいて規定される。一方、アレイ基板SUB1の厚さTSUB、基板SS2の厚さTSS2、および第2無機発光素子22の厚さT22の計測結果の合計値が設計値よりも大きい場合、ステージ61とステージ62とを近づけた後の最終的な離間距離が、予め設定された値よりも大きくなるように制御する。すなわち、第2無機発光素子22とアレイ基板SUB1とを押し付ける押し込み量を大きくする。押し込み量を大きくする程度は、アレイ基板SUB1の厚さTSUB、基板SS2の厚さTSS2、および第2無機発光素子22の厚さT22の計測結果の合計値と、設計値との差に基づいて規定される。これにより、図3に示す導電性接合材40と端子32との接触面に適切な荷重を印加した状態でリフロー処理を行うことができる。この結果、導電性接合材40を介した第2無機発光素子22の電極20Eと端子32との電気的な接続信頼性を向上させることができる。
In the case of this embodiment, the thickness measurement process is performed before the second LED element mounting process, and the thickness TSUB of the array substrate SUB1, the thickness TSS2 of the substrate SS2 and the thickness TSS2 of the substrate SS2 shown in FIG. Measure the thickness T22. In addition, in the second LED element mounting process of the present embodiment, the pressing amount for pressing each of the plurality of second inorganic
また、複数の第1無機発光素子21のそれぞれの厚さT21(図8参照)は、複数の第2無機発光素子22のそれぞれの厚さT22(図8参照)以下であることが好ましい。第2LED素子実装工程は、アレイ基板SUB1上に既に複数の第1無機発光素子21が搭載された状態で実施される。このため、本工程において、基板SS2とアレイ基板SUB1との間に挟まれる複数の第1無機発光素子21が損傷することを抑制する観点から、厚さT21が厚さT22よりも薄いことが特に好ましい。
Moreover, it is preferable that the thickness T21 (see FIG. 8) of each of the plurality of first inorganic
<第2保持基板剥離工程>
次に、図5に示す第2保持基板剥離工程について説明する。図13は、図5に示す第2保持基板剥離工程において、複数の第2無機発光素子から保持基板を剥離した状態を模式的に示す断面図である。第2保持基板剥離工程では、図13に示すように、第2LED素子実装工程の後、基板SS2と複数の第2無機発光素子22とを剥離させる。保持基板である基板SS2の上面SS2tと複数の第2無機発光素子22との密着界面を剥離させる方法は、上記した第1保持基板剥離工程と同様に、例えば、レーザリフトオフと呼ばれる技術を用いることができる。本工程により、アレイ基板SUB1上に複数の第1無機発光素子21および複数の第2無機発光素子22が実装された構造物が得られる。
<Second Holding Substrate Peeling Step>
Next, the second holding substrate peeling process shown in FIG. 5 will be described. 13 is a cross-sectional view schematically showing a state in which the holding substrate is peeled off from the plurality of second inorganic light emitting elements in the second holding substrate peeling step shown in FIG. 5. FIG. In the second holding substrate peeling process, as shown in FIG. 13, the substrate SS2 and the plurality of second inorganic
<第3LED素子実装工程>
次に、図5に示す第3LED素子実装工程について説明する。図14は、図5に示す第3LED素子実装工程において、第3無機発光素子が配列された基板とアレイ基板とを押し付けた状態を模式的に示す断面図である。
<Third LED element mounting step>
Next, the third LED element mounting step shown in FIG. 5 will be described. 14 is a cross-sectional view schematically showing a state in which the substrate on which the third inorganic light emitting elements are arranged and the array substrate are pressed together in the third LED element mounting step shown in FIG. 5. FIG.
第3LED素子実装工程では、ステージ61に保持された基板SS3と、ステージ62に保持されたアレイ基板SUB1とを対向させた状態で、複数の第3無機発光素子23のそれぞれとアレイ基板SUB1とを押し付けることにより、アレイ基板SUB1の複数の端子33(図7参照)と複数の第3無機発光素子23とを電気的に接続する。
In the third LED element mounting step, the substrate SS3 held on the
基板SS3の下面SS3bは、ステージ61の保持面61hに保持される。ステージ62は、アレイ基板SUB1を保持することが可能な部材である。既に複数の第1無機発光素子21および複数の第2無機発光素子22が搭載されているアレイ基板SUB1は、面SUBb側がステージ62の保持面62hに保持される。ステージ61が基板SS3を保持する方法、およびステージ62がアレイ基板SUB1を保持する方法は、既に説明したように、種々の方法がある。
The lower surface SS3b of the substrate SS3 is held by the holding
ステージ61の保持面61hと、ステージ62の保持面62hとは互いに対向している。このため、基板SS3の下面SS3bが保持面61hに保持され、アレイ基板SUB1の面SUBbが保持面62hに保持されている状態では、図14に示すように、基板SS3の上面SS3tと、アレイ基板SUB1の面SUBtとが互いに対向している。上記したように、ステージ61およびステージ62のそれぞれは、互いに独立して平面方向(X-Y平面方向)に移動させることが可能な機構を備えている。本工程では、ステージ61およびステージ62の少なくとも一方をX-Y平面方向に移動させて、複数の第3無機発光素子23が備える電極20E(図3参照)のそれぞれがアレイ基板SUB1の端子33(図3参照)と対向するように、精密な位置合わせを行う。この時、図3に示す電極20Eには導電性接合材40が既に接合されている。したがって、X-Y平面に沿った方向での位置合わせを行うと、端子33が第3無機発光素子23の電極20Eに接合された導電性接合材40と対向した状態になる。
A holding
上記したX-Y平面に沿った方向での位置合わせを行った後の状態で、ステージ61とステージ62との距離を近づけると、基板SS3の上面SS3t上に配置された複数の第3無機発光素子23のそれぞれが、アレイ基板SUB1に近づく。この時、図3に示す複数の導電性接合材40のそれぞれは、端子33に接触する。この状態で、例えばリフロー処理(加熱処理)を行うことにより、導電性接合材40が端子33に接合するので、第3無機発光素子23の電極20Eと端子33とは、導電性接合材40を介して電気的に接続される。
When the distance between the
本実施の形態の場合、第3LED素子実装工程の前に、厚さ計測工程を行い、図8に示すアレイ基板SUB1の厚さTSUB、基板SS3の厚さTSS3、および第3無機発光素子23の厚さT23を計測する。また、本実施の形態の第3LED素子実装工程では、厚さ計測工程で計測した結果に基づいて複数の第3無機発光素子23のそれぞれとアレイ基板SUBとを押し付ける押し込み量を制御する。例えば、アレイ基板SUB1の厚さTSUB、基板SS3の厚さTSS3、および第3無機発光素子23の厚さT23の計測結果の合計値が設計値よりも小さい場合、ステージ61とステージ62とを近づけた後の最終的な離間距離が、予め設定された値よりも小さくなるように制御する。すなわち、第3無機発光素子23とアレイ基板SUB1とを押し付ける押し込み量を小さくする。押し込み量を小さくする程度は、アレイ基板SUB1の厚さTSUB、基板SS3の厚さTSS3、および第1無機発光素子23の厚さT23の計測結果の合計値と、設計値との差に基づいて規定される。一方、アレイ基板SUB1の厚さTSUB、基板SS3の厚さTSS3、および第3無機発光素子23の厚さT23の計測結果の合計値が設計値よりも大きい場合、ステージ61とステージ62とを近づけた後の最終的な離間距離が、予め設定された値よりも大きくなるように制御する。すなわち、第3無機発光素子23とアレイ基板SUB1とを押し付ける押し込み量を大きくする。押し込み量を大きくする程度は、アレイ基板SUB1の厚さTSUB、基板SS3の厚さTSS3、および第3無機発光素子23の厚さT23の計測結果の合計値と、設計値との差に基づいて規定される。これにより、図3に示す導電性接合材40と端子33との接触面に適切な荷重を印加した状態でリフロー処理を行うことができる。この結果、導電性接合材40を介した第3無機発光素子23の電極20Eと端子33との電気的な接続信頼性を向上させることができる。
In the case of this embodiment, the thickness measurement process is performed before the third LED element mounting process, and the thickness TSUB of the array substrate SUB1, the thickness TSS3 of the substrate SS3, and the third inorganic
また、複数の第1無機発光素子21のそれぞれの厚さT21(図8参照)は、複数の第3無機発光素子23のそれぞれの厚さT23(図8参照)以下であることが好ましい。また、複数の第2無機発光素子22のそれぞれの厚さT22(図8参照)は、複数の第3無機発光素子23のそれぞれの厚さT23以下であることが好ましい。第3LED素子実装工程は、アレイ基板SUB1上に既に複数の第1無機発光素子21および複数の第2無機発光素子22が搭載された状態で実施される。このため、本工程において、基板SS3とアレイ基板SUB1との間に挟まれる複数の第1無機発光素子21および複数の第2無機発光素子22が損傷することを抑制する観点から、厚さT21および厚さT22のそれぞれが、厚さT23よりも薄いことが特に好ましい。
Moreover, it is preferable that the thickness T21 (see FIG. 8) of each of the plurality of first inorganic
<第3保持基板剥離工程>
次に、図5に示す第3保持基板剥離工程について説明する。図15は、図5に示す第3保持基板剥離工程において、複数の第3無機発光素子から保持基板を剥離した状態を模式的に示す断面図である。第3保持基板剥離工程では、図13に示すように、第3LED素子実装工程の後、基板SS3と複数の第3無機発光素子23とを剥離させる。保持基板である基板SS3の上面SS3tと複数の第3無機発光素子23との密着界面を剥離させる方法は、上記した第1保持基板剥離工程と同様に、例えば、レーザリフトオフと呼ばれる技術を用いることができる。本工程により、アレイ基板SUB1上に複数の第1無機発光素子21、複数の第2無機発光素子22、および複数の第3無機発光素子23が実装された構造物が得られる。本工程の後、必要に応じて複数のLED素子20を保護するための保護膜などを形成し、図1に示す表示装置が得られる。
<Third Holding Substrate Peeling Step>
Next, the third holding substrate peeling process shown in FIG. 5 will be described. 15 is a cross-sectional view schematically showing a state in which the holding substrate is peeled off from the plurality of third inorganic light emitting elements in the third holding substrate peeling step shown in FIG. 5. FIG. In the third holding substrate peeling step, as shown in FIG. 13, after the third LED element mounting step, the substrate SS3 and the plurality of third inorganic
以上説明したように、本実施の形態によれば、複数のLED素子(無機発光素子)20をアレイ基板SUB1上に実装する前に、図8に示すアレイ基板SUB1の厚さTSUB、保持基板(基板SS1、基板SS2、および基板SS3)の厚さ(厚さTSS1、厚さTSS2、および厚さTSS3)、およびLED素子20の厚さ(厚さT21、厚さT22、および厚さT23)を計測することにより、実装時の押圧力を精密に制御することができる。この結果、LED素子20とアレイ基板SUB1との電気的接続信頼性を向上させることができる。
As described above, according to the present embodiment, before mounting the plurality of LED elements (inorganic light emitting elements) 20 on the array substrate SUB1, the thickness TSUB of the array substrate SUB1 shown in FIG. The thickness (thickness TSS1, thickness TSS2, and thickness TSS3) of the substrate SS1, the substrate SS2, and the substrate SS3) and the thickness of the LED element 20 (thickness T21, thickness T22, and thickness T23) are By measuring, the pressing force during mounting can be precisely controlled. As a result, the electrical connection reliability between the
なお、図5に示す例では、3種類のLED素子を順番に実装する実施態様について説明したが、実装されるLED素子の種類は3種類には限定されない。例えば、1種類のLED素子を一括して実装すればよい場合には、図5に示す第2LED素子実装工程から第3保持基板剥離工程までを省略することができる。また例えば、2種類のLED素子を実装するタイプの表示装置の製造方法の場合、図5に示す第3LED素子実装工程から第3保持基板剥離工程までを省略することができる。また、4種類以上のLED素子を実装するタイプの表示装置の製造方法の場合、図5に示す第3保持基板剥離工程の後、第1種類目~第3種類目のLED素子とは異なるLED素子を実装するLED素子実装工程と、保持基板剥離工程とを繰り返し実施することで得られる。 In the example shown in FIG. 5, an embodiment in which three types of LED elements are mounted in order has been described, but the types of LED elements to be mounted are not limited to three types. For example, when it is sufficient to collectively mount one type of LED element, the steps from the second LED element mounting step to the third holding substrate peeling step shown in FIG. 5 can be omitted. Further, for example, in the case of a method of manufacturing a display device in which two types of LED elements are mounted, the steps from the third LED element mounting step to the third holding substrate peeling step shown in FIG. 5 can be omitted. Further, in the case of a method of manufacturing a display device in which four or more types of LED elements are mounted, after the third holding substrate peeling step shown in FIG. It is obtained by repeatedly performing an LED element mounting process for mounting the element and a holding substrate peeling process.
<保持基板の変形例>
図5に対する別の変形例として、複数種類(例えば3種類)のLED素子を一括してアレイ基板SUB1上に実装する場合がある。以下、この変形例について説明する。図16は、図10に対する変形例であって、複数種類のLED素子が一括して保持された保持基板を用いてアレイ基板に実装する前の状態を模式的に示す断面図である。
<Modified Example of Holding Substrate>
As another modification to FIG. 5, a plurality of types (for example, three types) of LED elements may be collectively mounted on the array substrate SUB1. This modification will be described below. FIG. 16 is a modification to FIG. 10, and is a cross-sectional view schematically showing a state before mounting on an array substrate using a holding substrate collectively holding a plurality of types of LED elements.
図16に示す基板SS4は、上面SS4tおよび下面SS4bを有している。基板SS4の上面SS4tには、複数の第1無機発光素子21、複数の第2無機発光素子22、および複数の第2無機発光素子22を含む、複数のLED素子20が行列状に配列されている。基板SS4は、LED素子20を製造するための基板ではなく、単なる支持基板なので、サファイヤ基板である必要はない。例えば、ガラス基板などの基板を用いることができる。複数のLED素子20は、基板SS4の上面SS4t上に図示しない接着層を介して接着固定されている。
The substrate SS4 shown in FIG. 16 has a top surface SS4t and a bottom surface SS4b. A plurality of
基板SS4の上面SS4t上に複数のLED素子20を配列する方法は、例えば、図8に示すアレイ基板SUB1上に第1無機発光素子21、第2無機発光素子22、および第3無機発光素子23を順番に実装する方法を応用して適用することができる。基板SS4上にLED素子20を接着固定する場合、電気的な接続等は必要ないので、厚さ計測工程を省略することができる。ただし、基板SS4をアレイ基板SUB1に押し付けるLED実装工程の前には、厚さ計測工程が必要である。
A method of arranging a plurality of
本変形例の場合、厚さ計測工程において、複数のLED素子20のうち、最も厚さが薄いLED素子20と、最も厚さが厚いLED素子20とが検出できるように、複数個のLED素子20について厚さを計測することが好ましい。最も厚さが薄いLED素子20と、最も厚さが厚いLED素子20とを計測することにより、LED素子実装工程において、押圧力の値に許容されるマージンを算出することができる。
In the case of this modification, in the thickness measurement process, among the plurality of
本変形例の場合、複数種類のLED素子20を一括してアレイ基板SUB1上に実装するので、LED素子実装工程に要する時間は、図5に示す例よりも短縮できる。ただし、種類の異なるLED素子20は、その厚さも種類によって異なっている場合があり、LED素子20と端子30(図3参照)との電気的な接続信頼性を向上させる観点からは、図5に例示する製造方法の方が好ましい。
In the case of this modification, a plurality of types of
以上、実施の形態および代表的な変形例について説明したが、上記した技術は、例示した変形例以外の種々の変形例に適用可能である。例えば、上記した変形例同士を組み合わせてもよい。 Although the embodiment and representative modifications have been described above, the above technology can be applied to various modifications other than the illustrated modifications. For example, the modifications described above may be combined.
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、または、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。 Within the scope of the idea of the present invention, those skilled in the art can conceive of various modifications and modifications, and it is understood that these modifications and modifications also fall within the scope of the present invention. For example, additions, deletions, or design changes of components, or additions, omissions, or changes of conditions to the above-described embodiments by those skilled in the art are also subject to the gist of the present invention. is included in the scope of the present invention as long as it has
本発明は、表示装置や表示装置が組み込まれた電子機器に利用可能である。 INDUSTRIAL APPLICABILITY The present invention can be used for display devices and electronic devices incorporating display devices.
5 制御回路
6 駆動回路
10,SS1,SS2,SS3,SS4 基板
10b,10f,20b,20f,51b,51t 面
11 無機絶縁層
12 有機絶縁層
13 有機絶縁層
20,20M1 LED素子(無機発光素子)
20E 電極
20EA アノード電極
20EK カソード電極
21 第1無機発光素子
22 第2無機発光素子
23 第3無機発光素子
30,30H,30L,31,32,33 端子
40 導電性接合材
50A,50B センサヘッド
51 ワーク
52 レーザ光
53A,53B 距離
53C 離間距離
61,62 ステージ
61h,62h 保持面
BCT 出力スイッチ
Cad 補助容量
Cs 保持容量
DA 表示領域
DRT 駆動トランジスタ
DSP1 表示装置
EK カソード電極
GL,GLA,GLB 走査信号線
GLR リセット配線
Gsb,Gsr,Gss 制御信号
IC ドライバ
LED マイクロ
PFA 周辺領域
PIX 画素
PVD,PVS 電位
RST リセットスイッチ
SS1b,SS2b,SS3b,SS4b 下面
SS1t,SS2t,SS3t,SS4t 上面
SST 画素スイッチ
SUB1 アレイ基板
SUBb 面(第2面)
SUBt 面(第1面)
VL 映像信号線
Vsg 映像信号
5
20E electrode 20EA anode electrode
SUBt surface (first surface)
VL Video signal line Vsg Video signal
Claims (4)
(b)前記第1基板の厚さ、前記複数の第1無機発光素子のうち、一つ以上の第1無機発光素子の厚さ、および前記アレイ基板の厚さのそれぞれを計測する工程、
(c)第1ステージに保持された前記第1基板と、第2ステージに保持された前記アレイ基板とを対向させた状態で、前記複数の第1無機発光素子のそれぞれと前記アレイ基板とを押し付けることにより、前記アレイ基板の前記複数の第1端子と前記複数の第1無機発光素子とを電気的に接続する工程、
(d)前記(c)工程の後、前記第1基板と前記複数の第1無機発光素子とを剥離させる工程、
を含み、
前記(c)工程では、前記(b)工程で計測した結果に基づいて前記複数の第1無機発光素子のそれぞれと前記アレイ基板とを押し付ける押し込み量を制御する、表示装置の製造方法。 (a) preparing a first substrate on which a plurality of first inorganic light emitting devices are arranged in a matrix and an array substrate on which a plurality of first terminals are formed;
(b) measuring the thickness of the first substrate, the thickness of one or more first inorganic light emitting devices among the plurality of first inorganic light emitting devices, and the thickness of the array substrate;
(c) with the first substrate held on the first stage and the array substrate held on the second stage facing each other, each of the plurality of first inorganic light emitting elements and the array substrate are separated; electrically connecting the plurality of first terminals of the array substrate and the plurality of first inorganic light emitting elements by pressing;
(d) after the step (c), separating the first substrate and the plurality of first inorganic light emitting elements;
including
The method of manufacturing a display device, wherein in the step (c), a pressing amount for pressing each of the plurality of first inorganic light emitting elements and the array substrate is controlled based on the result of the measurement in the step (b).
前記(a)工程で準備する前記アレイ基板には、複数の第2端子がさらに形成されており、
(e)複数の第2無機発光素子が行列状に配列された第2基板を準備する工程、
(f)前記第2基板の厚さ、および前記複数の第2無機発光素子のうち、一つ以上の第2無機発光素子の厚さのそれぞれを計測する工程、
(g)前記(d)工程、前記(e)工程、および前記(f)工程の後、前記第1ステージに保持された前記第2基板と、前記第2ステージに保持された前記アレイ基板とを対向させた状態で、前記複数の第2無機発光素子のそれぞれと前記アレイ基板とを押し付けることにより、前記アレイ基板の前記複数の第2端子と前記複数の第2無機発光素子とを電気的に接続する工程、
(h)前記(g)工程の後、前記第2基板と前記複数の第2無機発光素子とを剥離させる工程、
を含み、
前記(g)工程では、前記(b)工程および前記(f)工程で計測した結果に基づいて前記複数の第2無機発光素子のそれぞれと前記アレイ基板とを押し付ける押し込み量を制御する、表示装置の製造方法。 In claim 1,
a plurality of second terminals are further formed on the array substrate prepared in the step (a);
(e) preparing a second substrate on which a plurality of second inorganic light emitting devices are arranged in a matrix;
(f) measuring the thickness of the second substrate and the thickness of one or more second inorganic light emitting elements among the plurality of second inorganic light emitting elements;
(g) after the steps (d), (e), and (f), the second substrate held on the first stage and the array substrate held on the second stage; are opposed to each other, and the plurality of second terminals of the array substrate and the plurality of second inorganic light emitting elements are electrically connected by pressing each of the plurality of second inorganic light emitting elements against the array substrate. connecting to
(h) a step of separating the second substrate and the plurality of second inorganic light emitting elements after the step (g);
including
A display device, wherein in the step (g), a pressing amount for pressing each of the plurality of second inorganic light emitting elements and the array substrate is controlled based on the results measured in the steps (b) and (f). manufacturing method.
前記(a)工程で準備する前記アレイ基板には、複数の第3端子がさらに形成されており、
(i)複数の第3無機発光素子が行列状に配列された第3基板を準備する工程、
(k)前記第3基板の厚さ、および前記複数の第3無機発光素子のうち、一つ以上の第3無機発光素子の厚さのそれぞれを計測する工程、
(m)前記(h)工程、前記(i)工程、および前記(k)工程の後、前記第1ステージに保持された前記第3基板と、前記第2ステージに保持された前記アレイ基板とを対向させた状態で、前記複数の第3無機発光素子のそれぞれと前記アレイ基板とを押し付けることにより、前記アレイ基板の前記複数の第3端子と前記複数の第3無機発光素子とを電気的に接続する工程、
(n)前記(m)工程の後、前記第3基板と前記複数の第3無機発光素子とを剥離させる工程、
を含み、
前記(m)工程では、前記(b)工程および前記(k)工程で計測した結果に基づいて前記複数の第3無機発光素子のそれぞれと前記アレイ基板とを押し付ける押し込み量を制御する、表示装置の製造方法。 In claim 2,
a plurality of third terminals are further formed on the array substrate prepared in the step (a);
(i) preparing a third substrate on which a plurality of third inorganic light emitting devices are arranged in a matrix;
(k) measuring the thickness of the third substrate and the thickness of one or more third inorganic light emitting elements among the plurality of third inorganic light emitting elements;
(m) after the steps (h), (i), and (k), the third substrate held on the first stage and the array substrate held on the second stage; are opposed to each other, and the plurality of third terminals of the array substrate and the plurality of third inorganic light emitting elements are electrically connected by pressing each of the plurality of third inorganic light emitting elements against the array substrate. connecting to
(n) a step of separating the third substrate and the plurality of third inorganic light emitting elements after the step (m);
including
A display device, wherein in the step (m), a pressing amount for pressing each of the plurality of third inorganic light emitting elements and the array substrate is controlled based on the results measured in the step (b) and the step (k). manufacturing method.
前記(e)工程、前記(f)工程、前記(i)工程、および前記(k)工程のそれぞれは、前記(c)工程の前に実施され、
前記(b)工程で計測された第1無機発光素子の厚さは、前記(f)工程で計測された前記第2無機発光素子の厚さ、および前記(k)工程で計測された前記第3無機発光素子の厚さのそれぞれよりも薄く、
前記(f)工程で計測された前記第2無機発光素子の厚さは、前記(k)工程で計測された前記第3無機発光素子の厚さのそれぞれよりも薄い、表示装置の製造方法。
In claim 3,
Each of the (e) step, the (f) step, the (i) step, and the (k) step is performed before the (c) step,
The thickness of the first inorganic light emitting element measured in the step (b) is the thickness of the second inorganic light emitting element measured in the step (f) and the thickness of the second inorganic light emitting element measured in the step (k). thinner than each of the thicknesses of the three inorganic light-emitting elements,
The method of manufacturing a display device, wherein the thickness of the second inorganic light emitting element measured in the step (f) is thinner than the thickness of each of the third inorganic light emitting elements measured in the step (k).
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021129424A JP2023023684A (en) | 2021-08-06 | 2021-08-06 | Method of manufacturing display device |
CN202210934987.9A CN115881759A (en) | 2021-08-06 | 2022-08-04 | Method for manufacturing display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021129424A JP2023023684A (en) | 2021-08-06 | 2021-08-06 | Method of manufacturing display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023023684A true JP2023023684A (en) | 2023-02-16 |
Family
ID=85203380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021129424A Pending JP2023023684A (en) | 2021-08-06 | 2021-08-06 | Method of manufacturing display device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2023023684A (en) |
CN (1) | CN115881759A (en) |
-
2021
- 2021-08-06 JP JP2021129424A patent/JP2023023684A/en active Pending
-
2022
- 2022-08-04 CN CN202210934987.9A patent/CN115881759A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
CN115881759A (en) | 2023-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10741739B2 (en) | Micro LED transferring method, micro LED display panel and micro LED display device | |
US10867971B2 (en) | Light emitting diode panel | |
US11482641B2 (en) | Electronic device and method for manufacturing the same | |
EP3128505A1 (en) | Mounting substrate and electronic device | |
JP2002366054A (en) | Element mounting substrate and method for repairing defective element | |
WO2021227717A1 (en) | Light emitting substrate and manufacturing method therefor, and display device | |
CN109920814B (en) | Display substrate, manufacturing method and display device | |
TWI275061B (en) | Display device | |
JP2014036060A (en) | Method and apparatus for manufacturing semiconductor device | |
CN113497165A (en) | Method for mounting light emitting element and display device | |
CN113314544A (en) | Display device | |
JP2023023684A (en) | Method of manufacturing display device | |
CN115207171A (en) | Electronic component mounting method, display device, and circuit board | |
JP4078830B2 (en) | Display device and manufacturing method of display device | |
KR20160083993A (en) | Display device | |
JP2003150075A (en) | Tiling structure for panel module, connection method for panel module, picture display device and its manufacturing method | |
JP2023059041A (en) | Method of manufacturing display device | |
CN114999338B (en) | Display panel, manufacturing method and spliced display device | |
US20220167537A1 (en) | Device for manufacturing side line, method of manufacturing side line and method of manufacturing display device | |
WO2024060263A9 (en) | Display panel, display device and tiled display device | |
US20240145453A1 (en) | Display panel and display device | |
TWI791385B (en) | Display panel, tiled display device including the same and manufacturing method thereof | |
TW202404121A (en) | Method for manufacturing display device characterized in that the spacing distance D1 of the adjacent LED elements 20 spaced by each alignment mark AM is wider than the spacing distance D2 of the adjacent LED elements 20 not spaced by an alignment mark AM, thereby improving the performance of a display device | |
KR20120077440A (en) | Flexible printed circuits board | |
JP2023072906A (en) | Manufacturing method for display device, and inorganic light-emitting element holding substrate |