JP2023170079A - Manufacturing method for display device - Google Patents
Manufacturing method for display device Download PDFInfo
- Publication number
- JP2023170079A JP2023170079A JP2022081549A JP2022081549A JP2023170079A JP 2023170079 A JP2023170079 A JP 2023170079A JP 2022081549 A JP2022081549 A JP 2022081549A JP 2022081549 A JP2022081549 A JP 2022081549A JP 2023170079 A JP2023170079 A JP 2023170079A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- light emitting
- inorganic light
- emitting elements
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 420
- 229910052751 metal Inorganic materials 0.000 claims abstract description 131
- 239000002184 metal Substances 0.000 claims abstract description 131
- 239000004840 adhesive resin Substances 0.000 claims abstract description 60
- 229920006223 adhesive resin Polymers 0.000 claims abstract description 60
- 239000011159 matrix material Substances 0.000 claims abstract description 14
- 239000011521 glass Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 120
- 230000008569 process Effects 0.000 claims description 91
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 238000012546 transfer Methods 0.000 abstract description 158
- 239000000463 material Substances 0.000 abstract description 25
- 239000010410 layer Substances 0.000 description 102
- 230000004048 modification Effects 0.000 description 26
- 238000012986 modification Methods 0.000 description 26
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 18
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 18
- 229910004444 SUB1 Inorganic materials 0.000 description 18
- 238000002360 preparation method Methods 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 12
- 239000010408 film Substances 0.000 description 12
- 238000004458 analytical method Methods 0.000 description 9
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 101150115013 DSP1 gene Proteins 0.000 description 7
- 229910052594 sapphire Inorganic materials 0.000 description 7
- 239000010980 sapphire Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 102100027123 55 kDa erythrocyte membrane protein Human genes 0.000 description 5
- 108050007394 Kinesin-like protein KIF20B Proteins 0.000 description 5
- 101100535994 Caenorhabditis elegans tars-1 gene Proteins 0.000 description 4
- 101000907578 Homo sapiens Forkhead box protein M1 Proteins 0.000 description 4
- 101000590691 Homo sapiens MAGUK p55 subfamily member 2 Proteins 0.000 description 4
- 102100032498 MAGUK p55 subfamily member 2 Human genes 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
本発明は、表示装置の製造技術に関する。 The present invention relates to a technology for manufacturing display devices.
表示装置として、基板上に、自発光素子である発光ダイオード素子が行列上に配列されたLED(Light Emitting Diode)表示装置がある。例えば、米国特許出願公開第2019/0096774号明細書(特許文献1)には、複数のマイクロデバイス(LED)をテンプレートからレシーバ基板に転写する際に、テンプレートにアライメントマークが形成されていることが記載されている。特表2019-511838号公報(特許文献2)には、3種類のLED素子を成長基板からターゲット基板に移送する方法が記載されている。 As a display device, there is an LED (Light Emitting Diode) display device in which light emitting diode elements, which are self-luminous elements, are arranged in a matrix on a substrate. For example, U.S. Patent Application Publication No. 2019/0096774 (Patent Document 1) discloses that alignment marks are formed on the template when transferring a plurality of microdevices (LEDs) from the template to the receiver substrate. Are listed. Japanese Patent Publication No. 2019-511838 (Patent Document 2) describes a method for transferring three types of LED elements from a growth substrate to a target substrate.
LED表示装置の場合、アレイ基板上に多数のLED素子が実装される。LED素子が形成されるサファイア基板からアレイ基板(バックプレーンと呼ぶ場合もある)に実装される工程において、サファイア基板から転写用基板にLED素子を転写した後、転写用基板からアレイ基板に再転写する方法が考えられる。また、アレイ基板に実装する際にLED素子の電極とアレイ基板とを対向させるため、サファイア基板から第1転写用基板、第2転写用基板の順にLED素子を転写した後、第2転写用基板からアレイ基板に再転写する方法が考えられる。このように、複数のLED素子を転写する場合、転写元の基板と転写先の基板との位置合わせが必要になる。特に、複数種類のLED素子を高密度で実装する場合には、位置合わせの精度を向上させる技術が必要になる。 In the case of an LED display device, a large number of LED elements are mounted on an array substrate. In the process of mounting the LED elements from the sapphire substrate on which they are formed to the array substrate (sometimes called a backplane), the LED elements are transferred from the sapphire substrate to the transfer substrate, and then retransferred from the transfer substrate to the array substrate. There are ways to do this. In addition, in order to make the electrodes of the LED elements and the array substrate face each other when mounted on the array substrate, the LED elements are transferred from the sapphire substrate to the first transfer substrate and then to the second transfer substrate, and then to the second transfer substrate. A possible method is to re-transfer the image onto the array substrate. In this way, when transferring a plurality of LED elements, it is necessary to align the transfer source substrate and the transfer destination substrate. In particular, when multiple types of LED elements are mounted at high density, a technique for improving alignment accuracy is required.
本発明の目的は、表示装置の性能を向上させる技術を提供することにある。 An object of the present invention is to provide a technique for improving the performance of a display device.
本発明の一態様である表示装置の製造方法は、(a)第1面を備え、前記第1面上に複数の第1無機発光素子が行列状に配列された第1基板と、ガラス基材であって、かつ、粘着樹脂層が形成された第2面を備える第2基板と、を準備する工程と、(b)前記第1基板と、前記第2基板との位置合わせを行う工程と、(c)前記(b)工程の後、前記複数の第1無機発光素子のそれぞれを前記第2基板上の前記粘着樹脂層に貼り付ける工程と、(d)前記(c)工程の後、前記第1基板と前記第2基板との距離を遠ざけることにより、前記複数の第1無機発光素子のそれぞれを前記第1基板から剥離させる工程と、を含んでいる。前記第2基板の前記第2面と前記粘着樹脂層との間には、前記粘着樹脂層を介して視認可能な複数のメタルパターンが形成されている。前記(b)工程では、前記複数のメタルパターンの位置情報に基づいて前記第1基板と前記第2基板との位置合わせを行う。 A method for manufacturing a display device, which is one embodiment of the present invention, includes: (a) a first substrate having a first surface on which a plurality of first inorganic light emitting elements are arranged in a matrix; and a glass substrate. (b) aligning the first substrate and the second substrate; and (b) aligning the first substrate and the second substrate. and (c) after the step (b), attaching each of the plurality of first inorganic light emitting elements to the adhesive resin layer on the second substrate, and (d) after the step (c). , the step of separating each of the plurality of first inorganic light emitting elements from the first substrate by increasing the distance between the first substrate and the second substrate. A plurality of metal patterns that are visible through the adhesive resin layer are formed between the second surface of the second substrate and the adhesive resin layer. In the step (b), the first substrate and the second substrate are aligned based on the positional information of the plurality of metal patterns.
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一または関連する符号を付して、詳細な説明を適宜省略することがある。 Embodiments of the present invention will be described below with reference to the drawings. It should be noted that the disclosure is merely an example, and any modifications that can be easily made by those skilled in the art while maintaining the gist of the invention are naturally included within the scope of the present invention. In addition, in order to make the explanation clearer, the drawings may schematically represent the width, thickness, shape, etc. of each part compared to the actual aspect, but these are only examples, and the interpretation of the present invention is It is not limited. In addition, in this specification and each figure, elements similar to those described above with respect to the existing figures are denoted by the same or related numerals, and detailed explanations may be omitted as appropriate.
以下の実施の形態では、複数の無機発光素子を用いた表示装置の例として、複数のマイクロLED素子を備えるマイクロLED表示装置を取り上げて説明する。マイクロLED素子は、一般的なLED素子と比較して素子のサイズ(外径寸法)が小さいので、高精細な画像を表示できるというメリットがある。 In the following embodiments, a micro LED display device including a plurality of micro LED elements will be described as an example of a display device using a plurality of inorganic light emitting elements. Micro LED elements have a smaller element size (outer diameter) than general LED elements, so they have the advantage of being able to display high-definition images.
なお、自発光素子である発光ダイオード素子として、有機発光ダイオード素子(OLED:Organic Light-Emitting Diode)がある。以下の実施の形態で説明する無機発光ダイオード素子(マイクロLED素子)は、有機発光ダイオード素子とは区別される。 Note that an organic light-emitting diode (OLED) is an example of a light-emitting diode element that is a self-luminous element. The inorganic light emitting diode element (micro LED element) described in the following embodiments is distinguished from the organic light emitting diode element.
<表示装置>
まず、本実施の形態の表示装置であるマイクロLED表示装置の構成例について説明する。図1は、一実施形態である表示装置の構成例を示す平面図である。図1では、表示領域DAと周辺領域PFAとの境界、制御回路5、駆動回路6、および複数の画素PIXのそれぞれを二点鎖線で示している。図2は、図1に示す画素周辺の回路の構成例を示す回路図である。
<Display device>
First, a configuration example of a micro LED display device, which is a display device of this embodiment, will be described. FIG. 1 is a plan view showing a configuration example of a display device according to an embodiment. In FIG. 1, the boundary between the display area DA and the peripheral area PFA, the
図1に示すように、本実施の形態の表示装置DSP1は、表示領域DAと、表示領域DAの周囲を枠状に囲む周辺領域PFAと、表示領域DA内に行列上に配列された複数の画素PIXと、を有している。また、表示装置DSP1は、基板10と、基板10上に形成された制御回路5と、基板10上に形成された駆動回路6と、を有している。
As shown in FIG. 1, the display device DSP1 of the present embodiment includes a display area DA, a peripheral area PFA surrounding the display area DA in a frame shape, and a plurality of display areas arranged in a matrix within the display area DA. It has a pixel PIX. Further, the display device DSP1 includes a
制御回路5は、表示装置DSP1の表示機能の駆動を制御する制御回路である。例えば、制御回路5は、基板10上に実装されたドライバIC(Integrated Circuit)である。図1に示す例では、制御回路5は、基板10が備える4辺のうち、一つの短辺に沿って配置されている。また、本実施の形態の例では、制御回路5は、複数の画素PIXに接続される映像信号線VL(図2参照)を駆動する信号線駆動回路を含んでいる。ただし、制御回路5の位置および構成例は、図1に示す例には限定されず、種々の変形例がある。例えば、図1において、制御回路5として示す位置に、フレキシブル基板などの回路基板が接続され、上記したドライバICは、回路基板上に搭載されている場合がある。また例えば、映像信号線VLを駆動する信号線駆動回路は、制御回路5とは別に形成されている場合がある。
The
駆動回路6は、複数の画素PIXのうち、走査信号線GLを駆動する回路である。駆動回路6は、制御回路5からの制御信号に基づいて、複数の走査信号線GLを駆動する。図1に示す例では、駆動回路6は、基板10が備える4辺のうち、二つの長辺のそれぞれに沿って配置されている。ただし、駆動回路6の位置および構成例は、図1に示す例には限定されず、種々の変形例がある。例えば、図1において、制御回路5として示す位置に、フレキシブル基板などの回路基板が接続され、上記した駆動回路6が回路基板上に搭載されている場合がある。
The
次に、図2を用いて画素PIXの回路構成例について説明する。なお、図2では、一つの画素PIXを代表的に取り上げて図示しているが、図1に示す複数の画素PIXのそれぞれが、図2に示す画素PIXと同様の回路を備えている。以下では、画素PIXが備えるスイッチ、キャパシタ、およびLED素子20を含む回路について、画素回路と呼称する場合がある。画素回路は、制御回路5(図1参照)から供給される映像信号Vsgに応じてLED素子20の発光状態を制御する電圧信号方式の回路である。
Next, an example of the circuit configuration of the pixel PIX will be described using FIG. 2. Note that although one pixel PIX is representatively illustrated in FIG. 2, each of the plurality of pixels PIX shown in FIG. 1 includes the same circuit as the pixel PIX shown in FIG. Hereinafter, a circuit including a switch, a capacitor, and an
図2に示すように、画素PIXは、LED素子20を備えている。LED素子20は、上記したマイクロ発光ダイオードである。LED素子20はアノード電極20EA(後述する図3参照)およびカソード電極20EK(後述する図3参照)を有している。LED素子20のアノード電極20EAおよびカソード電極20EKのそれぞれは、画素PIXの端子30に電気的に接続されている。図2に示す例では、LED素子20のカソード電極20EKは、端子30Lに接続され、LED素子20のアノード電極20EAは、端子30Hに接続されている。端子30Lには相対的に低い固定電位(低電位)である電位PVSが供給され、端子30Hには、端子30Lに供給される電位よりも高い固定電位(高電位)である電位PVDが供給される。
As shown in FIG. 2, the pixel PIX includes an
画素PIXは、出力スイッチBCT、駆動トランジスタDRT、および画素スイッチSSTを備えている。出力スイッチBCTは、駆動回路6から供給される制御信号Gsbに応答して、LED素子20の発光時間を制御するトランジスタである。駆動トランジスタDRTは、映像信号Vsgに応じてLED素子20のアノード電極に供給される駆動電流の電流量を制御するトランジスタである。画素スイッチSSTは、制御信号Gssに応答して画素回路と映像信号線VLとの接続状態(オンまたはオフの状態)を制御するトランジスタである。また、駆動回路6は、リセット電位の入力を制御するリセットスイッチRSTを備えている。出力スイッチBCT、駆動トランジスタDRT、画素スイッチSST、およびリセットスイッチRSTのそれぞれは、例えば薄膜トランジスタである。画素スイッチSSTがオン状態の時、画素回路には、映像信号線VLから映像信号Vsgが入力される。
Pixel PIX includes an output switch BCT, a drive transistor DRT, and a pixel switch SST. The output switch BCT is a transistor that controls the light emission time of the
駆動回路6は、図示しないシフトレジスタ回路、出力バッファ回路等を含んでいる。駆動回路6は、制御回路5(図1参照)から伝送される水平走査スタートパルスに基づいてパルスを出力し、制御信号Gss、制御信号Gsb、および制御信号Gsrを出力する。
The
複数の走査信号線GLは、走査信号線GLA、GLB、およびリセット配線GLRを含んでいる。複数の走査信号線GLのそれぞれは、X方向に延びている。走査信号線GLAは、出力スイッチBCTのゲート電極に接続されている。走査信号線GLAに制御信号Gsbが供給されると、出力スイッチBCTがオン状態となる。走査信号線GLBは、画素スイッチSSTのゲート電極に接続されている。走査信号線GLBに制御信号Gssが供給されると、画素スイッチSSTがオン状態となる。リセット配線GLRは、出力スイッチBCTと駆動トランジスタDRTとの間、およびリセットスイッチRSTのドレイン電極に接続されている。リセットスイッチRSTのゲート電極にリセット信号である制御信号Gsrが供給されると、リセット配線GLRには、リセット電位が供給される。 The plurality of scanning signal lines GL include scanning signal lines GLA, GLB, and a reset wiring GLR. Each of the plurality of scanning signal lines GL extends in the X direction. The scanning signal line GLA is connected to the gate electrode of the output switch BCT. When the control signal Gsb is supplied to the scanning signal line GLA, the output switch BCT is turned on. The scanning signal line GLB is connected to the gate electrode of the pixel switch SST. When the control signal Gss is supplied to the scanning signal line GLB, the pixel switch SST is turned on. The reset wiring GLR is connected between the output switch BCT and the drive transistor DRT and to the drain electrode of the reset switch RST. When a control signal Gsr, which is a reset signal, is supplied to the gate electrode of the reset switch RST, a reset potential is supplied to the reset wiring GLR.
画素PIXは、保持容量Csおよび補助容量Cadを有している。保持容量Csおよび補助容量Cadは、それぞれキャパシタである。保持容量Csは、駆動トランジスタDRTのゲート電極と、端子30Hとの間に接続されている。補助容量Cadは、出力スイッチBCTのソース電極と端子30Hとの間に接続されている。補助容量Cadは、発光電流量を調整するための容量素子であり、変形例としては、補助容量Cadが配置されない場合もある。 Pixel PIX has a storage capacitor Cs and an auxiliary capacitor Cad. The holding capacitor Cs and the auxiliary capacitor Cad are each capacitors. The holding capacitor Cs is connected between the gate electrode of the drive transistor DRT and the terminal 30H. The auxiliary capacitor Cad is connected between the source electrode of the output switch BCT and the terminal 30H. The auxiliary capacitor Cad is a capacitive element for adjusting the amount of light emitted current, and as a modification, the auxiliary capacitor Cad may not be arranged.
<LED素子の周辺構造>
次に、図1に示す画素PIXに配置されるLED素子の周辺構造について説明する。図3は、図1に示す表示装置の複数の画素のそれぞれに配置されるLED素子の周辺構造の一例を示す拡大断面図である。図4は、図3に示すLED素子に対する変形例を示す拡大断面図である。
<Peripheral structure of LED element>
Next, the peripheral structure of the LED element arranged in the pixel PIX shown in FIG. 1 will be described. FIG. 3 is an enlarged cross-sectional view showing an example of a peripheral structure of an LED element arranged in each of a plurality of pixels of the display device shown in FIG. FIG. 4 is an enlarged sectional view showing a modification of the LED element shown in FIG. 3.
図3に示す表示装置DSP1のアレイ基板SUB1は、基板10と、基板10上に積層された複数の絶縁層とを含む基板である。アレイ基板SUB1が有する複数の絶縁層は、無機絶縁層11、有機絶縁層12、および有機絶縁層13を含む。また、アレイ基板SUB1は、図2を用いて説明した画素PIXが備える各種の回路を含む。基板10は、面10fおよび面10fの反対側の面10bを有する。無機絶縁層11、有機絶縁層12、および有機絶縁層13のそれぞれは、基板10の面10f上に積層されている。
The array substrate SUB1 of the display device DSP1 shown in FIG. 3 is a substrate including a
無機絶縁層11、有機絶縁層12、および有機絶縁層13のそれぞれは、積層された複数の絶縁膜から成る積層膜である場合がある。例えば、図2に示す出力スイッチBCT、駆動トランジスタDRT、および画素スイッチSSTを構成する薄膜トランジスタの半導体層は、無機絶縁層11内に形成されている。無機絶縁層11を構成する複数の無機絶縁膜のうちの一部は、薄膜トランジスタを形成するための下地層として用いられ、他の一部は、薄膜トランジスタのゲート絶縁膜として用いられる。
Each of the inorganic insulating
図3に示すように、アレイ基板SUB1には、LED素子20が搭載されている。LED素子20は、面20fおよび面20fの反対側の面20bを備える。また、LED素子20は、面20fに配列された複数の(図3では2個の)電極20Eを備えている。複数の電極20Eは、アノード電極20EAおよびカソード電極20EKを含む。アノード電極20EAは、導電性接合材40を介して端子30Hと接続されている。カソード電極20EKは、導電性接合材40を介して端子30Lと接続されている。導電性接合材40は、例えば、半田から成る。図3では、1個のLED素子を例示しているが、アレイ基板SUB1には、複数のLED素子が行列状に搭載されている。表示装置DSP1は、アレイ基板SUB1上に搭載された複数のLED素子20を駆動することにより、画像を表示する。LED素子20から出射される光は、例えば面20b側から出射される。
As shown in FIG. 3, the
なお、図3ではLED素子20の一例として、面20fにアノード電極20EAおよびカソード電極20EKの両方が配置される例を示した。ただし、LED素子20の構造には種々の変形例がある。例えば、図4に示すLED素子20M1の場合、面20bにカソード電極20EKが設けられ、面20fにアノード電極20EAが設けられている。図3に示すLED素子20を、図4に示すLED素子20M1に置き換える場合、カソード電極20EKに接続される端子30L(図3参照)は、LED素子20M1の面20b上に設けられる。
Note that FIG. 3 shows an example of the
<表示装置の製造方法>
次に、図1に示す表示装置DSP1の製造方法について説明する。図5は、図1に示す表示装置の製造工程のフローを示す説明図である。図5に例示するフローでは、例えば赤色用、緑色用、および青色用の3種類のLED素子を第1転写用基板に順に転写した後、第2転写用基板を介してアレイ基板に搭載する方法を取り上げて説明する。図5に示すように、本実施の形態の表示装置の製造方法は、LED保持基板準備工程、第1転写用基板準備工程、第2転写用基板準備工程、アレイ基板準備工程、第1転写工程、第2転写工程、およびアレイ基板実装工程を含んでいる。以下、各工程の詳細について説明する。
<Display device manufacturing method>
Next, a method for manufacturing the display device DSP1 shown in FIG. 1 will be described. FIG. 5 is an explanatory diagram showing a flow of the manufacturing process of the display device shown in FIG. 1. In the flow illustrated in FIG. 5, for example, three types of LED elements for red, green, and blue are sequentially transferred onto a first transfer substrate, and then mounted on an array substrate via a second transfer substrate. Let's take up and explain. As shown in FIG. 5, the method for manufacturing a display device according to the present embodiment includes an LED holding substrate preparation step, a first transfer substrate preparation step, a second transfer substrate preparation step, an array substrate preparation step, and a first transfer step. , a second transfer step, and an array substrate mounting step. The details of each step will be explained below.
<LED保持基板準備工程、第1転写用基板準備工程、第2転写用基板準備工程、およびアレイ基板準備工程>
図5に示すLED保持基板準備工程では、図6に示す基板SS1、基板SS2、および基板SS3を準備する。図6は、図5に示すLED保持基板準備工程において準備する基板の概要を示す平面図である。基板SS1、基板SS2、および基板SS3のそれぞれは、上面および下面を備えている。また、LED保持基板である基板SS1、基板SS2、および基板SS3のそれぞれは、上面および下面のうちのいずれか一方(図6に示す例では、上面上)に複数のLED素子が行列状に配列されている。
<LED holding substrate preparation process, first transfer substrate preparation process, second transfer substrate preparation process, and array substrate preparation process>
In the LED holding substrate preparation step shown in FIG. 5, the substrate SS1, the substrate SS2, and the substrate SS3 shown in FIG. 6 are prepared. FIG. 6 is a plan view schematically showing a substrate prepared in the LED holding substrate preparation step shown in FIG. 5. FIG. Each of the substrate SS1, the substrate SS2, and the substrate SS3 has an upper surface and a lower surface. Each of the LED holding substrates SS1, SS2, and SS3 has a plurality of LED elements arranged in a matrix on one of the top and bottom surfaces (in the example shown in FIG. 6, on the top surface). has been done.
詳しくは、基板SS1、基板SS2、および基板SS3には、それぞれ異なる色の光を発光するLED素子が配列されている。言い換えれば、基板SS1、基板SS2、および基板SS3のそれぞれは、複数のLED素子を保持するLED保持基板である。例えば、基板SS1の面(素子保持面)SS1tには、赤色用LED素子、緑色用LED素子、および青色用LED素子のうちの一つである第1無機発光素子21が配列されている。基板SS2の面(素子保持面)SS2tには、赤色用LED素子、緑色用LED素子、および青色用LED素子のうち、第1無機発光素子21とは異なるLED素子である第2無機発光素子22が配列されている。基板SS3の面(素子保持面)SS3tには、赤色用LED素子、緑色用LED素子、および青色用LED素子のうち、第1無機発光素子21および第2無機発光素子22とは異なるLED素子である第3無機発光素子23が配列されている。
Specifically, LED elements that emit light of different colors are arranged on the substrate SS1, the substrate SS2, and the substrate SS3, respectively. In other words, each of the substrate SS1, the substrate SS2, and the substrate SS3 is an LED holding substrate that holds a plurality of LED elements. For example, the first inorganic
基板SS1の面SS1t上には、複数の第1無機発光素子21が行列上に配列されている。基板SS1の面SS1t上には、第2無機発光素子22および第3無機発光素子23は配置されていない。基板SS2の面SS2t上には、複数の第2無機発光素子22が行列上に配列されている。基板SS2の面SS2t上には、第1無機発光素子21および第3無機発光素子23は配置されていない。基板SS3の面SS3t上には、複数の第3無機発光素子23が行列上に配列されている。基板SS3の面SS3t上には、第1無機発光素子21および第2無機発光素子22は配置されていない。基板SS1、基板SS2、および基板SS3のそれぞれは、例えば、サファイア基板である。第1無機発光素子21、第2無機発光素子22、および第3無機発光素子23のそれぞれは、例えば、サファイア基板上に金属膜、絶縁膜、および半導体膜等を積層することにより形成されている。言い換えれば、基板SS1、基板SS2、および基板SS3のそれぞれは、LED製造用の基板(LEDウエハ)である。
A plurality of first inorganic
なお、図6では、基板SS1、基板SS2、および基板SS3の平面形状を円形として図示しているが、基板SS1、基板SS2、および基板SS3の平面形状は円形に限定されず、例えば四角形など、種々の変形例がある。 Note that although the planar shapes of the substrate SS1, the substrate SS2, and the substrate SS3 are illustrated as circular in FIG. 6, the planar shapes of the substrate SS1, the substrate SS2, and the substrate SS3 are not limited to the circular shape, and may be square, for example, etc. There are various variations.
図7は、図6に示す複数の基板のそれぞれの拡大断面図である。なお、基板SS1、基板SS2、および基板SS3の断面構造は同様なので、代表的に1図を示し、基板SS1、基板SS2、および基板SS3に共通する構造を説明している。以下では代表例として、複数の第1無機発光素子21を備える基板SS1について説明する。ただし、以下の説明において、第1無機発光素子21を第2無機発光素子22、あるいは第3無機発光素子23に置き換え、基板SS1を基板SS2あるいは基板SS3に置き換え、面SS1tを面SS2tあるいは面SS3tに置き換えることができる。
FIG. 7 is an enlarged cross-sectional view of each of the plurality of substrates shown in FIG. 6. Note that since the cross-sectional structures of the substrate SS1, the substrate SS2, and the substrate SS3 are the same, one figure is shown as a representative, and the structure common to the substrate SS1, the substrate SS2, and the substrate SS3 is explained. Below, as a representative example, a substrate SS1 including a plurality of first inorganic
図7に示す基板SS1の面SS1t上に配置された複数の第1無機発光素子21のそれぞれは、N型半導体層24と、N型半導体層24上に積層される活性層25と、活性層25上に積層されるP型半導体層26と、を備える。N型半導体層24は、アノード電極20EAおよびカソード電極20EKに共通の下地層として形成され、アノード電極20EA側に活性層25およびP型半導体層26が積層されている。アノード電極20EA側では、P型半導体層26上に透明電極層27aが形成されている。アノード電極20EA側の透明電極層27aおよびカソード電極20EK側のN型半導体層24は、無機絶縁膜であるパッシベーション膜28に覆われている。パッシベーション膜28には、アノード電極20EAおよびカソード電極20EKを形成する箇所に開口部が形成されている。各開口部にはシード層27bを介して金属電極層27cが積層されている。アノード電極20EAは、透明電極層27a、シード層27bおよび金属電極層27cの積層体である。一方、カソード電極20EKは、N型半導体層24上に積層されるシード層27bおよび金属電極層27cの積層体である。N型半導体層24と基板SS1との間には、窒化ガリウムから成るバッファ層29が形成されている。
Each of the plurality of first inorganic
図7に示す例では、例えば第1無機発光素子21の電極20Eには、図3に示す導電性接合材40が接合されていない。ただし、変形例として、図3に示す導電性接合材40が電極20Eに予め接合されている場合がある。
In the example shown in FIG. 7, the
基板SS1、基板SS2、および基板SS3のそれぞれは、例えば図5に示す第1転写工程の前に準備される。ただし、変形例としては、第1転写工程(詳しくは第1転写工程の第1位置合わせ工程)の前に、基板SS1、基板SS2、および基板SS3の全てが予め準備されていない場合もある。例えば、基板SS2は、少なくとも図5に示す第1転写工程の第2位置合わせ工程の前に準備されていればよい。また、基板SS3は、少なくとも第1転写工程の第3位置合わせ工程の前に準備されていれば足りる。 Each of the substrate SS1, the substrate SS2, and the substrate SS3 is prepared, for example, before the first transfer step shown in FIG. 5. However, as a modified example, the substrate SS1, the substrate SS2, and the substrate SS3 may not all be prepared in advance before the first transfer step (specifically, the first alignment step of the first transfer step). For example, the substrate SS2 may be prepared at least before the second alignment step of the first transfer step shown in FIG. Further, it is sufficient that the substrate SS3 is prepared at least before the third alignment step of the first transfer step.
図5に示す第1転写用基板準備工程および第2転写用基板準備工程では、図8および図9に示す転写用基板TR1およびTR2を準備する。図8は、図5に示す第1転写工程および第2転写工程で利用する転写用基板の一例を示す平面図である。図9は、図8のA-A線に沿った断面図である。転写用基板TR1および転写用基板TR2は、同じ構造とすることができるので、図8および図9では代表的に1図を示し、転写用基板TR1および転写用基板TR2に共通する構造を説明している。以下では代表例として、図5に示す第1転写工程に利用される転写用基板TR1について説明する。ただし、以下の説明において、転写用基板TR1と記載されている部分を転写用基板TR2と置き換えることができる。 In the first transfer substrate preparation step and the second transfer substrate preparation step shown in FIG. 5, transfer substrates TR1 and TR2 shown in FIGS. 8 and 9 are prepared. FIG. 8 is a plan view showing an example of a transfer substrate used in the first transfer step and the second transfer step shown in FIG. 5. FIG. FIG. 9 is a sectional view taken along line AA in FIG. 8. Since the transfer substrate TR1 and the transfer substrate TR2 can have the same structure, one diagram is representatively shown in FIGS. 8 and 9 to explain the structure common to the transfer substrate TR1 and the transfer substrate TR2. ing. The transfer substrate TR1 used in the first transfer step shown in FIG. 5 will be described below as a representative example. However, in the following description, the portion described as transfer substrate TR1 can be replaced with transfer substrate TR2.
図8に示すように、転写用基板TR1は、平面視において四角形を成す。転写用基板TR1は、X方向に延びる辺TRs1と、X方向に交差するY方向において辺TRs1の反対側にある辺TRs2と、Y方向に延びる辺TRs3と、X方向において辺TRs3の反対側にある辺TRs4と、を有する。また、転写用基板TR1は、図6に示す第1無機発光素子21、第2無機発光素子22、および第3無機発光素子23を貼り付ける予定領域である素子配置領域R1と、素子配置領域R1の周囲にある周辺領域R2と、を有している。また、転写用基板TR1は、複数(図8では2個)のメタルパターンMPを有している。
As shown in FIG. 8, the transfer substrate TR1 has a rectangular shape in plan view. The transfer substrate TR1 has a side TRs1 extending in the X direction, a side TRs2 on the opposite side of the side TRs1 in the Y direction intersecting the X direction, a side TRs3 extending in the Y direction, and a side TRs3 on the opposite side of the side TRs3 in the X direction. It has a certain side TRs4. Further, the transfer substrate TR1 includes an element placement area R1, which is a planned area for pasting the first inorganic
図9に示すように、転写用基板TR1は、粘着樹脂層50が形成された面TRtと、面TRtの反対側に位置する面TRbと、を備えたガラス基材である。言い換えれば、転写用基板TR1は、粘着樹脂層50を支持するベース基板であって、本実施の形態の場合、ガラス材料から成る。複数のメタルパターンMPのそれぞれは、ガラス基材である転写用基板TR1の面TRt上に形成され、かつ、粘着樹脂層50に覆われている。複数のメタルパターンMPは、金属材料から成るパターンであって、図5に示す第1位置合わせ工程、第2位置合わせ工程、および第3位置合わせ工程のそれぞれにおいて、アライメントマークとして利用される。メタルパターンMPを構成する金属材料の種類は特に限定されないが、例えば銅、チタン、アルミニウムなどを例示することができる。また、メタルパターンMPは、複数のLED素子20を転写する工程において邪魔にならないような位置に配置されていることが好ましい。図1に示す例では、複数のメタルパターンMPのそれぞれは、素子配置領域R1の周囲にある周辺領域R2に形成されている。図8に示す例では、平面視において、複数のメタルパターンMPのそれぞれは、転写用基板TR1の各辺(辺TRs1,TRs2,TRs3,およびTRs4)が交差する角部と、素子配置領域の角部との間に配置されている。この場合、後述する位置合わせ工程において、遠く離れた2箇所以上のメタルパターンMPの位置情報を取得することになるので、位置合わせ精度を向上させることができる。
As shown in FIG. 9, the transfer substrate TR1 is a glass base material including a surface TRt on which the
粘着樹脂層50は、転写用基板TR1の面TRtと対向する面50bおよび面50bの反対側にある面50tを有している。面50tは粘着性を有し、図5に示す第1貼り付け工程、第2貼り付け工程、および第3貼り付け工程のそれぞれにおいて、その粘着性によりLED素子(図6に示す第1無機発光素子21、第2無機発光素子22、および第3無機発光素子23)を保持することが可能である。また、図5に示す第1位置合わせ工程、第2位置合わせ工程、および第3位置合わせ工程では、粘着樹脂層50を介してメタルパターンMPを視認する必要がある。このため、粘着樹脂層50には、透明性(可視光透過性)が要求される。図9に示すように、粘着樹脂層50は、面TRtの全体を覆うように形成されている。粘着樹脂層50を構成する材料として例えばシリコーン系、ポリイミド系、アクリル系、エポキシ系等を例示することができる。
The
本実施の形態のように、アライメントマークとして利用されるパターンを、金属製のパターンとすることで、アライメントマークであるメタルパターンMPの強度を向上させることができる。例えば、樹脂などの有機材料でアライメントマークを形成した場合には、転写用基板TR1を用いた製造プロセスにおいて熱が印加された場合に、マークの形状が変形する場合がある。一方、本実施の形態のように金属性のパターンをアライメントマークとして用いれば、仮に熱が印加された場合でもマーク形状の変形を防止できる。 By using a metal pattern as the pattern used as the alignment mark as in this embodiment, the strength of the metal pattern MP, which is the alignment mark, can be improved. For example, when an alignment mark is formed using an organic material such as a resin, the shape of the mark may be deformed when heat is applied in a manufacturing process using the transfer substrate TR1. On the other hand, if a metallic pattern is used as an alignment mark as in this embodiment, deformation of the mark shape can be prevented even if heat is applied.
また、メタルパターンMPの視認性の観点からは、粘着樹脂層50からメタルパターンMPが露出していることが好ましい。粘着樹脂層50からメタルパターンMPを露出させる方法として、メタルパターンMPを避けて粘着樹脂層50を形成する方法、あるいは粘着樹脂層50上にメタルパターンMPを形成する方法が考えられる。
Further, from the viewpoint of visibility of the metal pattern MP, it is preferable that the metal pattern MP is exposed from the
しかし、メタルパターンMPを粘着樹脂層50から露出させようとすれば、以下の点で課題がある。例えば、メタルパターンMPを形成した後、粘着樹脂層50を形成する場合、例えば、キャスティング法、スリットコート法、スピンコート法などを用いて、面TRt上に粘着樹脂層50を形成する。この時、メタルパターンMPを粘着樹脂層50から露出させようとすれば、メタルパターンMPを露出させるための処理(例えば、メタルパターンMPを覆うマスクを形成する処理およびマスクを除去する処理)が必要になり、製造工程が煩雑になる。また、メタルパターンMPが粘着樹脂層50上に形成される場合、粘着樹脂層50の変形に伴ってメタルパターンMPの位置がずれる可能性がある。
However, if an attempt is made to expose the metal pattern MP from the
本実施の形態の場合には、メタルパターンMPが粘着樹脂層50に覆われている。このため、メタルパターンMPを露出させるための処理(例えば、メタルパターンMPを覆うマスクを形成する処理やこのマスクを除去する処理)を施す必要がないので、製造工程を効率化することができる。また、本実施の形態の場合、メタルパターンMPは転写用基板TR1の面TRt上に直接的に形成することができるので、仮に粘着樹脂層50が変形した場合でもメタルパターンMPの位置がずれることを防止できる。また、メタルパターンMPを構成する金属材料として、視認性が高く、かつ決められたパターン形状に加工することが容易な材料を用いることが好ましい。このような材料として、アルミニウム、銅、あるいはチタニウムを例示することができる。また、メタルパターンMPを構成する材料は単一の元素には限定されず、上記した金属材料を含む合金である場合もある。
In the case of this embodiment, the metal pattern MP is covered with an
また、転写用基板TR1,TR2のベース基材としてガラス基材を用いることで以降に示す第1転写工程及び第2転写工程におけるハンドリング性を向上させることもでき、金属材料を用いたアライメントマークはガラス基板上に任意な位置及び形状に精度よく成膜及びエッチング加工によって形成することができる。 In addition, by using a glass substrate as the base material of the transfer substrates TR1 and TR2, it is possible to improve the handling properties in the first and second transfer steps described below. It can be formed on a glass substrate in any position and shape with high precision by film formation and etching.
また、アレイ基板準備工程では、図10に示す転写用基板TR1を準備する。図10は、図5に示すアレイ基板準備工程で準備するアレイ基板の概要を示す断面図である。アレイ基板SUB1の表示領域DAには、多数の端子30が行列上に配列されているが、図10では、その一部を代表的に示している。
Furthermore, in the array substrate preparation step, a transfer substrate TR1 shown in FIG. 10 is prepared. FIG. 10 is a cross-sectional view schematically showing an array substrate prepared in the array substrate preparation step shown in FIG. A large number of
図10に示すように、転写用基板TR1は、面SUBtと、面SUBtの反対側の面SUBbとを備えている。面SUBtは、図6に示す複数のLED素子20が実装される予定の実装面である。転写用基板TR1は、複数の端子30を有している。複数の端子30は、第1無機発光素子21(図6参照)と電気的に接続される予定の端子(第1端子)31を含む。複数の端子30は、第2無機発光素子22(図6参照)と電気的に接続される予定の端子(第2端子)32を含む。また、複数の端子30は、第3無機発光素子23(図6参照)と電気的に接続される予定の端子(第3端子)33を含む。端子31、端子32、および端子33のそれぞれは、図1に示す画素PIXの位置に対応して、行列状に配列されている。
As shown in FIG. 10, the transfer substrate TR1 includes a surface SUBt and a surface SUBb on the opposite side of the surface SUBt. The surface SUBt is a mounting surface on which a plurality of
図10に示す例では、複数の端子30のそれぞれの上には突起電極としての導電性接合材40が予め形成されている。ただし、変形例として、導電性接合材40が端子30に予め接合されていない場合もある。
In the example shown in FIG. 10, a
<第1転写工程>
次に、図5に示す第1転写程について説明する。図5に示す例では、第1転写工程は、第1位置合わせ工程、第1貼り付け工程、第1保持基板剥離工程、第2位置合わせ工程、第2貼り付け工程、第2保持基板剥離工程、第3位置合わせ工程、第3貼り付け工程、および第3保持基板剥離工程を含んでいる。第1転写工程では、図6に示す基板SS1上の複数の第1無機発光素子21、基板SS2上の複数の第2無機発光素子22、および基板SS3上の複数の第3無機発光素子23のそれぞれを、予め設定された配置間隔に位置合わせをした上で、転写用基板TR1の素子配置領域R1に転写する。以下、第1転写工程の詳細について順に説明する。
<First transfer step>
Next, the first transfer step shown in FIG. 5 will be explained. In the example shown in FIG. 5, the first transfer step includes a first alignment step, a first attachment step, a first holding substrate separation step, a second alignment step, a second attachment step, and a second holding substrate separation step. , a third alignment step, a third pasting step, and a third holding substrate peeling step. In the first transfer step, a plurality of first inorganic
<第1位置合わせ工程>
図11は、図5に示す第1位置合わせ工程を模式的に示す断面図である。図5に示す第1位置合わせ工程では、図11に示すように、基板SS1の面SS1tと、転写用基板TR1の面TRtとの位置合わせを行う。図11に示す例では、ステージ61に保持された基板SS1と、ステージ62に保持された転写用基板TR1とが互いに対向した状態で、イメージセンサ71によりアライメントマークを撮影し、このアライメントマークの位置情報に基づいて基板SS1と転写用基板TR1との位置合わせを行う。詳しくは、基板SS1の面SS1t上に形成された複数の第1無機発光素子21のそれぞれの位置と、転写用基板TR1の面TRt上に形成された粘着樹脂層50上における素子配置領域R1の位置との関係を調整する。
<First alignment process>
FIG. 11 is a cross-sectional view schematically showing the first alignment step shown in FIG. 5. In the first alignment step shown in FIG. 5, as shown in FIG. 11, the surface SS1t of the substrate SS1 and the surface TRt of the transfer substrate TR1 are aligned. In the example shown in FIG. 11, the alignment mark is photographed by the
ステージ61は、基板SS1を保持することが可能な部材である。基板SS1の裏面SS1bは、ステージ61の保持面61hに保持される。ステージ62は、転写用基板TR1を保持することが可能な部材である。ガラス基材である転写用基板TR1の面TRbは、ステージ62の保持面62hに保持される。ステージ61が基板SS1を保持する方法、およびステージ62が転写用基板TR1を保持する方法としては、例えば吸着保持する方法、あるいは、基板SS1または転写用基板TR1の周縁部を図示しない固定治具(チャック)で固定する方法、などを例示することができる。また、ステージ61およびステージ62のそれぞれは、制御装置72に接続され、制御装置から出力されるコマンド信号に基づいて、互いに独立して平面方向(X-Y平面方向)に移動させることが可能な機構を備えている。
The
イメージセンサ71は、基板SS1と転写用基板TR1との間に配置され、制御装置72とイメージセンサ71とは、電気的に接続されている。イメージセンサ71は、基板SS1側のアライメントマークとして、例えば複数の第1無機発光素子21のうちの一つ以上を撮像し、画像データを制御装置72に出力する。また、イメージセンサ71は、転写用基板TR1側のアライメントマークとして複数のメタルパターンMPを撮像し、画像データを制御装置72に出力する。なお、図8で例示したように転写用基板TR1に4つのメタルパターンMPが存在する場合において、少なくとも2個以上のメタルパターンMPが撮像される。イメージセンサ71のスコープによって、2個以上のメタルパターンMPを一括して撮像する場合と、2個以上のメタルパターンMPを順次撮像する場合とがある。
The
イメージセンサ71から画像データを取得した制御装置72は、イメージセンサ71がメタルパターンMPの撮像を行った時のステージ62の位置情報とメタルパターンMPの画像データの解析結果からメタルパターンMPの位置を算出する。同様に、制御装置72は、イメージセンサ71が第1無機発光素子21の撮像を行った時のステージ61の位置情報と第1無機発光素子21の画像データの解析結果から第1無機発光素子21の位置を算出する。そして、メタルパターンMPの位置情報および第1無機発光素子21の位置情報に基づいて、ステージ61およびステージ62の少なくとも一方をX-Y平面に沿って動作させて、予め設定された転写位置上に複数の第1無機発光素子21のそれぞれが位置するように調整する。
The
<第1貼り付け工程>
図12は、図5に示す第1貼り付け工程を模式的に示す断面図である。第1貼り付け工程では、図12に示すように、複数の第1無機発光素子21のそれぞれを転写用基板TR1上の粘着樹脂層50に貼り付ける。
<First pasting process>
FIG. 12 is a cross-sectional view schematically showing the first pasting step shown in FIG. 5. In the first attachment step, as shown in FIG. 12, each of the plurality of first inorganic
上記した第1位置合わせ工程において、X-Y平面に沿った方向での位置合わせを行った後の状態で、ステージ61とステージ62との距離を近づけると、基板SS1の面SS1t上に配置された複数の第1無機発光素子21のそれぞれが、転写用基板TR1に近づく。基板SS1と転写用基板TR1との距離をさらに近づけると、複数の第1無機発光素子21のそれぞれの一部分が粘着樹脂層50に接着される。この時、LED素子20のうち、図7に示す電極20Eの部分(または図3に示す導電性接合材40の部分)が粘着樹脂層に接着される。
In the first alignment process described above, when the distance between the
<第1保持基板剥離工程>
次に、図5に示す第1保持基板剥離工程について説明する。図13は、図5に示す第1保持基板剥離工程において、複数の第1無機発光素子にレーザを照射した状態を模式的に示す断面図である。図14は、図5に示す第1保持基板剥離工程において、複数の第1無機発光素子から保持基板を剥離した状態を模式的に示す断面図である。第1保持基板剥離工程では、図14に示すように、第1保持基板押付工程の後、基板SS1と複数の第1無機発光素子21とを剥離させる。
<First holding substrate peeling process>
Next, the first holding substrate peeling process shown in FIG. 5 will be described. FIG. 13 is a cross-sectional view schematically showing a state in which a plurality of first inorganic light emitting elements are irradiated with a laser in the first holding substrate peeling step shown in FIG. FIG. 14 is a cross-sectional view schematically showing a state in which the holding substrate is peeled off from a plurality of first inorganic light emitting elements in the first holding substrate peeling step shown in FIG. In the first holding substrate peeling step, as shown in FIG. 14, after the first holding substrate pressing step, the substrate SS1 and the plurality of first inorganic
保持基板である基板SS1の面SS1tと複数の第1無機発光素子21との密着界面を剥離させる方法は、例えば、レーザリフトオフと呼ばれる技術を用いることができる。レーザリフトオフと呼ばれる技術を用いる場合、図13に模式的に示すように、基板SS1の裏面SS1b側から基板SS1の面SS1tと複数の第1無機発光素子21との密着界面に向かって例えば紫外線レーザ光UVLを照射する。図7に示すように、第1無機発光素子21のN型半導体層24と基板SS1の面SS1tとの間には窒化ガリウムから成るバッファ層29が形成されている。レーザ光がバッファ層29に照射されると、バッファ層29の表層(面SS1t側の一部分)が改質され、基板SS1と第1無機発光素子21とを剥離させることが可能になる。バッファ層29の改質が完了した後、図14に示すように、基板SS1と転写用基板TR1との距離を離す。この時、複数の第1無機発光素子21のそれぞれは、粘着樹脂層50に貼り付けられている。このため、複数の第1無機発光素子21のそれぞれは基板SS1から剥離され、転写用基板TR1上に複数の第1無機発光素子21が貼り付けられた構造物が得られる。
For example, a technique called laser lift-off can be used as a method for peeling off the close contact interface between the surface SS1t of the substrate SS1, which is the holding substrate, and the plurality of first inorganic
なお、図13に示す例では、全ての第1無機発光素子21に一括して紫外線レーザ光UVLを照射する例を示しているが、変形例として、複数の第1無機発光素子21のうちの一部に選択的に紫外線レーザ光UVLを照射する場合がある。この場合、基板SS1上に形成された複数の第1無機発光素子21のうち、紫外線レーザ光UVLが照射された第1無機発光素子21を選択的に転写用基板TR1に転写させることができる。
Although the example shown in FIG. 13 shows an example in which all the first inorganic
<第2位置合わせ工程>
図15は、図5に示す第2位置合わせ工程を模式的に示す断面図である。図5に示す第2位置合わせ工程では、図15に示すように、基板SS2と、転写用基板TR1との位置合わせを行う。本工程の開始時点では、転写用基板TR1の粘着樹脂層50上に既に複数の第1無機発光素子21が貼り付けられている。図15に示す例では、ステージ61に保持された基板SS2と、ステージ62に保持された転写用基板TR1とが互いに対向した状態で、イメージセンサ71によりアライメントマークを撮影し、このアライメントマークの位置情報に基づいて基板SS2と転写用基板TR1との位置合わせを行う。詳しくは、基板SS2の面SS2t上に形成された複数の第2無機発光素子22のそれぞれの位置と、転写用基板TR1の面TRt上に形成された粘着樹脂層50上における素子配置領域R1の位置(言い換えれば複数の第1無機発光素子21の位置)との関係を調整する。
<Second alignment process>
FIG. 15 is a cross-sectional view schematically showing the second alignment step shown in FIG. 5. In the second alignment step shown in FIG. 5, as shown in FIG. 15, the substrate SS2 and the transfer substrate TR1 are aligned. At the start of this process, a plurality of first inorganic
ステージ61、ステージ62、イメージセンサ71、および制御装置72の機能は既に説明したので、重複する説明は省略する。本工程では、イメージセンサ71は、基板SS2側のアライメントマークとして、例えば複数の第2無機発光素子22のうちの一つ以上を撮像し、画像データを制御装置72に出力する。また、イメージセンサ71は、転写用基板TR1側のアライメントマークとして複数のメタルパターンMPを撮像し、画像データを制御装置72に出力する。イメージセンサ71から画像データを取得した制御装置72は、イメージセンサ71がメタルパターンMPの撮像を行った時のステージ62の位置情報とメタルパターンMPの画像データの解析結果からメタルパターンMPの位置を算出する。同様に、制御装置72は、イメージセンサ71が第2無機発光素子22の撮像を行った時のステージ61の位置情報と第2無機発光素子22の画像データの解析結果から第2無機発光素子22の位置を算出する。そして、メタルパターンMPの位置情報および第2無機発光素子22の位置情報に基づいて、ステージ61およびステージ62の少なくとも一方をX-Y平面に沿って動作させて、予め設定された転写位置上に複数の第2無機発光素子22のそれぞれが位置するように調整する。
The functions of the
本工程において、転写用基板TR1にアライメントマークとしてのメタルパターンMPが存在しない場合、第2位置合わせ工程では、粘着樹脂層50上に既に貼り付けられた複数の第1無機発光素子21のいずれかをアライメントマークとして用いることができる。しかしこの場合、第1無機発光素子21を貼り付ける工程における位置精度の影響を受けるため、第1位置合わせ工程と比較して位置合わせ精度が低下する。
In this step, if there is no metal pattern MP as an alignment mark on the transfer substrate TR1, in the second alignment step, one of the plurality of first inorganic
一方、本実施の形態の場合、第2位置合わせ工程でも複数のメタルパターンMPをアライメントマークとして利用するので、第1位置合わせ工程と同等の精度で第2位置合わせ工程を実施することができる。このように、本実施の形態によれば、複数種類のLED素子20をそれぞれ高精度で粘着樹脂層50に貼り付けることができるので、隣り合うLED素子20の離間距離が狭い、高密度実装に対応することができる。LED素子20を高密度実装することは、表示装置の解像度の向上、あるいは、表示装置の小型化に寄与する。
On the other hand, in the case of this embodiment, since the plurality of metal patterns MP are used as alignment marks in the second alignment process, the second alignment process can be performed with the same accuracy as the first alignment process. As described above, according to the present embodiment, multiple types of
<第2貼り付け工程>
図16は、図5に示す第2貼り付け工程を模式的に示す断面図である。第2貼り付け工程では、図16に示すように、複数の第2無機発光素子22のそれぞれを転写用基板TR1上の粘着樹脂層50に貼り付ける。
<Second pasting process>
FIG. 16 is a cross-sectional view schematically showing the second pasting step shown in FIG. 5. In the second attachment step, as shown in FIG. 16, each of the plurality of second inorganic
上記した第2位置合わせ工程において、X-Y平面に沿った方向での位置合わせを行った後の状態で、ステージ61とステージ62との距離を近づけると、基板SS2の面SS2t上に配置された複数の第2無機発光素子22のそれぞれが、転写用基板TR1に近づく。基板SS2と転写用基板TR1との距離をさらに近づけると、複数の第2無機発光素子22のそれぞれの一部分が粘着樹脂層50に接着される。
In the second alignment process described above, when the distance between the
<第2保持基板剥離工程>
次に、図5に示す第2保持基板剥離工程について説明する。図17は、図5に示す第2保持基板剥離工程において、複数の第2無機発光素子から保持基板を剥離した状態を模式的に示す断面図である。第2保持基板剥離工程では、図17に示すように、第2保持基板押付工程の後、基板SS2と複数の第2無機発光素子22とを剥離させる。
<Second holding substrate peeling process>
Next, the second holding substrate peeling process shown in FIG. 5 will be explained. FIG. 17 is a cross-sectional view schematically showing a state in which the holding substrate is peeled off from a plurality of second inorganic light emitting elements in the second holding substrate peeling step shown in FIG. In the second holding substrate peeling step, as shown in FIG. 17, after the second holding substrate pressing step, the substrate SS2 and the plurality of second inorganic
保持基板である基板SS2の面SS2tと複数の第2無機発光素子22との密着界面を剥離させる方法は、図13を用いて説明した第1保持基板剥離工程と同様に、例えば、レーザリフトオフと呼ばれる技術を用いることができる。レーザリフトオフの詳細は既に説明したので、図示および重複する説明は省略する。本工程により、図17に示すように、複数の第2無機発光素子22のそれぞれは基板SS2から剥離され、転写用基板TR1上に複数の第1無機発光素子21および複数の第2無機発光素子22が貼り付けられた構造物が得られる。
The method of peeling off the close contact interface between the surface SS2t of the substrate SS2, which is the holding substrate, and the plurality of second inorganic
<第3位置合わせ工程>
図18は、図5に示す第3位置合わせ工程を模式的に示す断面図である。図5に示す第3位置合わせ工程では、図18に示すように、基板SS3と、転写用基板TR1との位置合わせを行う。本工程の開始時点では、転写用基板TR1の粘着樹脂層50上に既に複数の第1無機発光素子21および複数の第2無機発光素子22が貼り付けられている。図18に示す例では、ステージ61に保持された基板SS3と、ステージ62に保持された転写用基板TR1とが互いに対向した状態で、イメージセンサ71によりアライメントマークを撮影し、このアライメントマークの位置情報に基づいて基板SS3と転写用基板TR1との位置合わせを行う。詳しくは、基板SS3の面SS3t上に形成された複数の第3無機発光素子23のそれぞれの位置と、転写用基板TR1の面TRt上に形成された粘着樹脂層50上における素子配置領域R1の位置(言い換えれば複数の第1無機発光素子21および複数の第2無機発光素子22の位置)との関係を調整する。
<Third alignment process>
FIG. 18 is a cross-sectional view schematically showing the third alignment step shown in FIG. 5. In the third alignment step shown in FIG. 5, as shown in FIG. 18, the substrate SS3 and the transfer substrate TR1 are aligned. At the start of this process, a plurality of first inorganic
ステージ61、ステージ62、イメージセンサ71、および制御装置72の機能は既に説明したので、重複する説明は省略する。本工程では、イメージセンサ71は、基板SS3側のアライメントマークとして、例えば複数の第3無機発光素子23のうちの一つ以上を撮像し、画像データを制御装置72に出力する。また、イメージセンサ71は、転写用基板TR1側のアライメントマークとして複数のメタルパターンMPを撮像し、画像データを制御装置72に出力する。イメージセンサ71から画像データを取得した制御装置72は、イメージセンサ71がメタルパターンMPの撮像を行った時のステージ62の位置情報とメタルパターンMPの画像データの解析結果からメタルパターンMPの位置を算出する。同様に、制御装置72は、イメージセンサ71が第3無機発光素子23の撮像を行った時のステージ61の位置情報と第3無機発光素子23の画像データの解析結果から第3無機発光素子23の位置を算出する。そして、メタルパターンMPの位置情報および第3無機発光素子23の位置情報に基づいて、ステージ61およびステージ62の少なくとも一方をX-Y平面に沿って動作させて、予め設定された転写位置上に複数の第3無機発光素子23のそれぞれが位置するように調整する。
The functions of the
第2位置合わせ工程の説明でも述べたように、本実施の形態の場合、第3位置合わせ工程でも複数のメタルパターンMPをアライメントマークとして利用するので、第1位置合わせ工程と同等の精度で第3位置合わせ工程を実施することができる。本実施の形態によれば、複数種類のLED素子20をそれぞれ高精度で粘着樹脂層50に貼り付けることができるので、隣り合うLED素子20の離間距離が狭い、高密度実装に対応することができる。LED素子20を高密度実装することは、表示装置の解像度の向上、あるいは、表示装置の小型化に寄与する。
As described in the explanation of the second alignment process, in this embodiment, the plurality of metal patterns MP are used as alignment marks in the third alignment process, so Three alignment steps can be performed. According to the present embodiment, multiple types of
<第3貼り付け工程>
図19は、図5に示す第3貼り付け工程を模式的に示す断面図である。第3貼り付け工程では、図19に示すように、複数の第3無機発光素子23のそれぞれを転写用基板TR1上の粘着樹脂層50に貼り付ける。
<Third pasting process>
FIG. 19 is a cross-sectional view schematically showing the third pasting step shown in FIG. 5. In the third attachment step, as shown in FIG. 19, each of the plurality of third inorganic
上記した第3位置合わせ工程において、X-Y平面に沿った方向での位置合わせを行った後の状態で、ステージ61とステージ62との距離を近づけると、基板SS3の面SS3t上に配置された複数の第3無機発光素子23のそれぞれが、転写用基板TR1に近づく。基板SS3と転写用基板TR1との距離をさらに近づけると、複数の第3無機発光素子23のそれぞれの一部分が粘着樹脂層50に接着される。
In the third alignment process described above, when the distance between the
<第3保持基板剥離工程>
次に、図5に示す第3保持基板剥離工程について説明する。図20は、図5に示す第3保持基板剥離工程において、複数の第3無機発光素子から保持基板を剥離した状態を模式的に示す断面図である。第3保持基板剥離工程では、図20に示すように、第3保持基板押付工程の後、基板SS3と複数の第3無機発光素子23とを剥離させる。
<Third holding substrate peeling process>
Next, the third holding substrate peeling process shown in FIG. 5 will be explained. FIG. 20 is a cross-sectional view schematically showing a state in which the holding substrate is peeled off from a plurality of third inorganic light emitting elements in the third holding substrate peeling step shown in FIG. In the third holding substrate peeling step, as shown in FIG. 20, after the third holding substrate pressing step, the substrate SS3 and the plurality of third inorganic
保持基板である基板SS3の面SS3tと複数の第3無機発光素子23との密着界面を剥離させる方法は、図13を用いて説明した第1保持基板剥離工程と同様に、例えば、レーザリフトオフと呼ばれる技術を用いることができる。レーザリフトオフの詳細は既に説明したので、図示および重複する説明は省略する。本工程により、図20に示すように、複数の第3無機発光素子23のそれぞれは基板SS3から剥離され、転写用基板TR1上に複数の第1無機発光素子21、複数の第2無機発光素子22、および複数の第3無機発光素子23が貼り付けられた構造物が得られる。
The method of peeling off the close contact interface between the surface SS3t of the substrate SS3, which is the holding substrate, and the plurality of third inorganic
<第2転写工程>
次に、図5に示す第2転写程について説明する。図21~図23は、図5に示す第2転写工程に含まれる各工程を示す断面図である。第2転写工程では、まず、図21に示すように転写用基板TR1と転写用基板TR2との位置合わせを行う。図21に示す転写用基板TR2は、粘着樹脂層51の粘着力が転写用基板TR1の粘着樹脂層50の粘着力よりも高い点を除き、転写用基板TR1と同じ構造である。例えば、図21に示すメタルパターンMPとメタルパターンMP2とは同じ金属材料から成り、かつ同じ形状から成るパターンである。
<Second transfer process>
Next, the second transfer process shown in FIG. 5 will be explained. 21 to 23 are cross-sectional views showing each step included in the second transfer step shown in FIG. 5. In the second transfer step, first, as shown in FIG. 21, the transfer substrate TR1 and the transfer substrate TR2 are aligned. The transfer substrate TR2 shown in FIG. 21 has the same structure as the transfer substrate TR1, except that the adhesive force of the
第2転写工程では、複数の第1無機発光素子21、複数の第2無機発光素子22、および複数の第3無機発光素子23のそれぞれを一括して転写用基板TR2に転写する。このため、既に第1転写工程において複数のLED素子20の位置合わせが高精度で行われている場合、第2転写工程では、高精度な位置合わせを行わなくても複数のLED素子20の位置関係は維持される。ただし、次のアレイ基板実装工程において、複数のLED素子20のそれぞれをアレイ基板の端子上に確実に実装するため、本工程においても、第1位置合わせ工程、第2位置合わせ工程、および第3位置合わせ工程と同様に高精度の位置合わせを行い、転写用基板TR2に貼り付けられた複数のLED素子20とアライメントマークとしての複数のメタルパターンMP2との位置関係を精度よく維持することが好ましい。
In the second transfer step, each of the plurality of first inorganic
このため、本実施の形態の場合、第2転写工程は、転写用基板TR1と転写用基板TR2との位置合わせを行う位置合わせ工程を含んでいる。図21に示すように、位置合わせ工程では、イメージセンサ71は、ステージ61に保持された転写用基板TR1側のアライメントマークとして、複数のメタルパターンMPを撮像し、画像データを制御装置72に出力する。また、イメージセンサ71は、転写用基板TR2側のアライメントマークとして複数のメタルパターンMP2を撮像し、画像データを制御装置72に出力する。イメージセンサ71から画像データを取得した制御装置72は、イメージセンサ71がメタルパターンMP2の撮像を行った時のステージ62の位置情報とメタルパターンMP2の画像データの解析結果からメタルパターンMP2の位置を算出する。同様に、制御装置72は、イメージセンサ71がメタルパターンMPの撮像を行った時のステージ61の位置情報とメタルパターンMPの画像データの解析結果からメタルパターンMPの位置を算出する。そして、メタルパターンMPの位置情報および複数のLED素子20の位置情報に基づいて、ステージ61およびステージ62の少なくとも一方をX-Y平面に沿って動作させて、予め設定された転写位置上に複数のLED素子20のそれぞれが位置するように調整する。
Therefore, in the case of this embodiment, the second transfer step includes an alignment step of aligning the transfer substrate TR1 and the transfer substrate TR2. As shown in FIG. 21, in the alignment process, the
また、図22に示すように第2転写工程は、位置合わせ工程の後、複数の第1無機発光素子21、複数の第2無機発光素子22、および複数の第3無機発光素子23のそれぞれの一部分(図7を用いて説明したN型半導体層24または改質したバッファ層29)を転写用基板TR2の面TRt上に接着された粘着樹脂層51に貼り付ける貼り付け工程を含んでいる。また、図23に示すように第2転写工程は、貼り付け工程の後、複数の第1無機発光素子21、複数の第2無機発光素子22、および複数の第3無機発光素子23のそれぞれを転写用基板TR1の粘着樹脂層50から剥離させる剥離工程を含んでいる。粘着樹脂層51の粘着力(言い換えれば接着強度)は粘着樹脂層50の粘着力よりも高い。このため、図23に示すように、転写用基板TR1と転写用基板TR2との距離を離すと、相対的に粘着力が低い粘着樹脂層50からLED素子20が剥離する。本工程により、図23に示すように、転写用基板TR2上に複数の第1無機発光素子21、複数の第2無機発光素子22、および複数の第3無機発光素子23が貼り付けられた構造物が得られる。転写用基板TR2に搭載された複数の第1無機発光素子21、複数の第2無機発光素子22、および複数の第3無機発光素子23は、第2転写工程の開始前に転写用基板TR1上に貼り付けられた複数の第1無機発光素子21、複数の第2無機発光素子22、および複数の第3無機発光素子23とは上下が反転されている。本実施の形態の場合、図7に示すLED素子20の電極20Eが図23に示す粘着樹脂層51との対向面の反対側に配置されている。
In addition, as shown in FIG. 22, the second transfer process is performed after the alignment process, in which each of the plurality of first inorganic
<アレイ基板実装工程>
次に、図5に示すアレイ基板実装工程について説明する。図24~図26は、図5に示すアレイ基板実装工程に含まれる各工程を示す断面図である。アレイ基板実装工程では、まず、図24に示すように転写用基板TR2とアレイ基板SUB1との位置合わせを行う。
<Array board mounting process>
Next, the array substrate mounting process shown in FIG. 5 will be described. 24 to 26 are cross-sectional views showing each process included in the array substrate mounting process shown in FIG. 5. In the array substrate mounting process, first, as shown in FIG. 24, the transfer substrate TR2 and the array substrate SUB1 are aligned.
アレイ基板実装工程では、複数の第1無機発光素子21、複数の第2無機発光素子22、および複数の第3無機発光素子23のそれぞれを一括して図10に示すアレイ基板SUB1に実装する。この時、図7に示す複数の電極20Eと、図10に示す複数の端子30とのそれぞれを確実に対向させる必要があるので、高精度の位置合わせを行う必要がある。そこで、本実施の形態でアレイ基板SUB1の面SUBt上には、メタルパターンMP3が形成されている。メタルパターンMP3は、アレイ基板実装工程においてアライメントマークとして利用されるパターンである。メタルパターンMP3は、例えば転写用基板TR2のメタルパターンMP2と同じ金属材料から成り、かつ同じ形状のパターンである。また、メタルパターンMP3は、例えば、以下で説明する位置合わせ工程において、メタルパターンMP2と対向する位置に配置されている。
In the array substrate mounting step, each of the plurality of first inorganic
本実施の形態の場合アレイ基板実装工程は、転写用基板TR2とアレイ基板SUB1との位置合わせを行う位置合わせ工程を含んでいる。図24に示すように、位置合わせ工程では、イメージセンサ71は、ステージ61に保持された転写用基板TR2側のアライメントマークとして、複数のメタルパターンMP2を撮像し、画像データを制御装置72に出力する。また、イメージセンサ71は、アレイ基板SUB1側のアライメントマークとして複数のメタルパターンMP3を撮像し、画像データを制御装置72に出力する。イメージセンサ71から画像データを取得した制御装置72は、イメージセンサ71がメタルパターンMP3の撮像を行った時のステージ62の位置情報とメタルパターンMP3の画像データの解析結果からメタルパターンMP3の位置を算出する。同様に、制御装置72は、イメージセンサ71がメタルパターンMP2の撮像を行った時のステージ61の位置情報とメタルパターンMP2の画像データの解析結果からメタルパターンMP2の位置を算出する。そして、メタルパターンMP2の位置情報および複数のLED素子20の位置情報に基づいて、ステージ61およびステージ62の少なくとも一方をX-Y平面に沿って動作させて、予め設定された転写位置上(複数の端子30と対向する位置)に複数のLED素子20のそれぞれが位置するように調整する。
In the case of this embodiment, the array substrate mounting step includes an alignment step of aligning the transfer substrate TR2 and the array substrate SUB1. As shown in FIG. 24, in the alignment step, the
アレイ基板実装工程は、位置合わせ工程の後、図25に示すように、転写用基板TR2とアレイ基板SUB1との距離を近づけて、LED素子20と、端子30とを、導電性接合材40を介して電気的に接続する接合工程を含んでいる。接合工程では、導電性接合材40を介してLED素子20の電極20E(図7参照)と、アレイ基板SUB1の端子30とが導電性接合材40を介して電気的に接続される。本工程では、導電性接合材40に熱を印加することにより溶融させて、導電性接合材40を介して電極20Eと端子30とを接合する。導電性接合材40を加熱する熱源としては、例えばレーザ光を照射する方法を例示できる。このように、加熱プロセスを含む場合、樹脂製のアライメントマークは変形する懸念がある。一方、本実施の形態の場合、転写用基板TR2のメタルパターンMP2およびアレイ基板SUB1のメタルパターンMP3のそれぞれは金属製であり、樹脂に比べ熱変形の少ないガラス基材(ガラス基板)上に成膜形成されるメタルパターンMP2,MP3であるため、加熱プロセスを含んでいても変形を防止することができる。
In the array substrate mounting process, after the alignment process, as shown in FIG. This includes a bonding process for electrically connecting through the wire. In the bonding step, the
また、図26に示すようにアレイ基板実装工程は、接合工程の後、複数の第1無機発光素子21、複数の第2無機発光素子22、および複数の第3無機発光素子23のそれぞれを転写用基板TR2の粘着樹脂層51から剥離させる剥離工程を含んでいる。本工程の開始時には複数の第1無機発光素子21、複数の第2無機発光素子22、および複数の第3無機発光素子23のそれぞれは、既にアレイ基板SUB1の端子30に接合されている。このため、図26に示すように、転写用基板TR2とアレイ基板SUB1との距離を離すと、粘着樹脂層51からLED素子20が剥離する。本工程により、図26に示すように、アレイ基板SUB1上に複数の第1無機発光素子21、複数の第2無機発光素子22、および複数の第3無機発光素子23が実装された構造物が得られる。
Further, as shown in FIG. 26, in the array substrate mounting process, after the bonding process, each of the plurality of first inorganic
なお、図5に示す例では、3種類のLED素子を順番に実装する実施態様について説明したが、実装されるLED素子の種類は3種類には限定されない。例えば、1種類のLED素子を一括して実装すればよい場合には、図5に示す第1転写工程および第2転写工程を省略し、LED保持基板から直接的にアレイ基板に実装することができる。また例えば、2種類のLED素子を実装するタイプの表示装置の製造方法の場合、図5に示す第3位置合わせ工程から第3保持基板剥離工程までを省略することができる。また、4種類以上のLED素子を実装するタイプの表示装置の製造方法の場合、図5に示す第3保持基板剥離工程の後、第1種類目~第3種類目のLED素子とは異なる種類のLED素子を実装する位置合わせ工程、貼り付け工程、および保持基板剥離工程を繰り返し実施することで得られる。 Note that in the example shown in FIG. 5, an embodiment has been described in which three types of LED elements are sequentially mounted, but the types of LED elements to be mounted are not limited to three types. For example, if it is sufficient to mount one type of LED elements all at once, it is possible to omit the first transfer step and second transfer step shown in FIG. 5 and mount them directly from the LED holding substrate to the array substrate. can. Further, for example, in the case of a method of manufacturing a display device of a type in which two types of LED elements are mounted, the steps from the third alignment step to the third holding substrate peeling step shown in FIG. 5 can be omitted. In addition, in the case of a method for manufacturing a display device in which four or more types of LED elements are mounted, after the third holding substrate peeling step shown in FIG. This can be obtained by repeatedly performing the alignment process for mounting the LED elements, the pasting process, and the holding substrate peeling process.
<位置合わせの変形例>
次に、上記した位置合わせ工程の変形例について説明する。図27は、図6に示す基板の変形例を示す平面図である。図11を用いて説明した第1位置合わせ工程、図15を用いて説明した第2位置合わせ工程、および図18を用いて説明した第3位置合わせ工程のそれぞれでは、基板SS1、基板SS2および基板SS3のそれぞれにアライメントマークが形成されず、複数のLED素子20のうちの一部をアライメントマークとして利用する方法について説明した。ただし、位置合わせ精度をさらに向上させる観点からは、基板SS1、基板SS2、および基板SS3のそれぞれにもアライメントマークが形成されていることが好ましい。
<Modified example of alignment>
Next, a modification of the above alignment process will be described. FIG. 27 is a plan view showing a modification of the substrate shown in FIG. 6. In each of the first alignment process explained using FIG. 11, the second alignment process explained using FIG. 15, and the third alignment process explained using FIG. A method has been described in which an alignment mark is not formed on each of the SS3 and a part of the plurality of
図27に示す例では、基板SS1の面SS1t上には、アライメントマークAM1が形成されている。アライメントマークAM1は、複数のLED素子20が配置される領域の周囲に形成されている。図27に示す例では、2個のアライメントマークAM1が形成された例を示しているが、アライメントマークAM1の数は2個には限定されず、1個の場合もある。ただし、好ましくは2個以上のアライメントマークAM1が形成されていることが好ましい。アライメントマークAM1は、例えば金属から成るメタルパターンである。同様に、基板SS2の面SS2t上には、アライメントマークAM2が形成されている。基板SS3の面SS3t上には、アライメントマークAM3が形成されている。アライメントマークAM2およびアライメントマークAM3の材料、形状、形成位置、および形成個数は、アライメントマークAM1と同様なので重複する説明は省略する。
In the example shown in FIG. 27, an alignment mark AM1 is formed on the surface SS1t of the substrate SS1. The alignment mark AM1 is formed around a region where a plurality of
本変形例の場合、図5に示す第1位置合わせ工程、第2位置合わせ工程、および第3位置合わせ工程が上記した実施態様と相違する。第1位置合わせ工程では、図11に示す複数のメタルパターンMPの位置情報および図27に示す基板SS1のアライメントマークAM1の位置情報に基づいて基板SS1と転写用基板TR1との位置合わせを行う。同様に、第2位置合わせ工程では、図15に示す複数のメタルパターンMPの位置情報および図27に示す基板SS2のアライメントマークAM2の位置情報に基づいて基板SS2と転写用基板TR1との位置合わせを行う。同様に、第3位置合わせ工程では、図18に示す複数のメタルパターンMPの位置情報および図27に示す基板SS3のアライメントマークAM3の位置情報に基づいて基板SS3と転写用基板TR1との位置合わせを行う。 In the case of this modification, the first alignment step, the second alignment step, and the third alignment step shown in FIG. 5 are different from the above-described embodiment. In the first alignment step, the substrate SS1 and the transfer substrate TR1 are aligned based on the positional information of the plurality of metal patterns MP shown in FIG. 11 and the positional information of the alignment mark AM1 of the substrate SS1 shown in FIG. 27. Similarly, in the second alignment step, the substrate SS2 and the transfer substrate TR1 are aligned based on the positional information of the plurality of metal patterns MP shown in FIG. 15 and the positional information of the alignment mark AM2 of the substrate SS2 shown in FIG. I do. Similarly, in the third alignment step, the substrate SS3 and the transfer substrate TR1 are aligned based on the position information of the plurality of metal patterns MP shown in FIG. 18 and the position information of the alignment mark AM3 of the substrate SS3 shown in FIG. I do.
本変形例の場合、LED素子20とは別にアライメントマークを設けることにより、位置合わせ精度を向上させることができる。
In the case of this modification, by providing an alignment mark separately from the
<アライメントマークの変形例>
次に、上記した位置合わせ工程においてアライメントマークとして利用するパターンの形状について説明する。図28は、図8に対する変形例を示す平面図である、図28に示す変形例の場合、転写用基板TR1が平面形状の異なる2個以上のメタルパターンMPを備えている点で図8に示す例と異なる。
<Modified example of alignment mark>
Next, the shape of the pattern used as an alignment mark in the above-described alignment process will be explained. FIG. 28 is a plan view showing a modification to FIG. 8. In the modification shown in FIG. 28, the transfer substrate TR1 is similar to FIG. Different from the example shown.
図28に示すように、複数のメタルパターンMPは、第1メタルパターンMPP1と、第1メタルパターンMPP1とは異なる平面形状を備えた第2メタルパターンMPP2と、を含んでいる。図28に示す例では、第1メタルパターンMPP1は円形で、第2メタルパターンMPP2はL字型である。このように形状の異なる複数のメタルパターンMPを設けてある場合、位置合わせ工程において、複数のLED素子の電極の向きを認識することができる。例えば第1メタルパターンMPP1側にアノード電極、第2メタルパターンMPP2側にカソード電極が配置されるというルールが予め設定されていれば、位置合わせ工程において、複数のメタルパターンMPの画像データを取得することにより、例えば図11に示す制御装置72は、電極の向きが正しい方向に向くように調整することができる。なお、図6に示す基板SS1、基板SS2、および基板SS3のそれぞれに形成された状態での電極の向きは、オリエンタルフラット(OF)と呼ばれる方向識別部により識別が可能である。
As shown in FIG. 28, the plurality of metal patterns MP include a first metal pattern MPP1 and a second metal pattern MPP2 having a planar shape different from that of the first metal pattern MPP1. In the example shown in FIG. 28, the first metal pattern MPP1 is circular, and the second metal pattern MPP2 is L-shaped. When a plurality of metal patterns MP having different shapes are provided in this way, the orientations of the electrodes of the plurality of LED elements can be recognized in the alignment process. For example, if a rule is set in advance that an anode electrode is placed on the first metal pattern MPP1 side and a cathode electrode is placed on the second metal pattern MPP2 side, image data of a plurality of metal patterns MP is acquired in the alignment process. Thus, for example, the
図29は、図27に示す基板に形成されたアライメントマークと図8に示す転写用基板に形成されたメタルパターンとの形状が異なっている場合の位置合わせ工程におけるイメージを模式的に示す拡大平面図である。図29に示す変形例の場合、転写用基板TR1(図8参照)上に形成された複数のメタルパターンMPと、基板SS1,SS2,SS3(図27参照)上に形成されたアライメントマークAM1,AM2,AM3とは、互いに異なる形状を備えている。なお、「異なる形状」には、円形と四角形など、形状自体が異なっている場合の他、図29に示すように、パターンのサイズが異なっている場合も含む。 FIG. 29 is an enlarged plan view schematically showing an image in the alignment process when the alignment mark formed on the substrate shown in FIG. 27 and the metal pattern formed on the transfer substrate shown in FIG. 8 have different shapes. It is a diagram. In the case of the modification shown in FIG. 29, a plurality of metal patterns MP formed on the transfer substrate TR1 (see FIG. 8), alignment marks AM1, and AM2 and AM3 have mutually different shapes. Note that "different shapes" include not only cases where the shapes themselves are different, such as a circle and a square, but also cases where the sizes of the patterns are different, as shown in FIG.
本変形例の場合、例えば図11に示すイメージセンサ71により、メタルパターンMPの画像とアライメントマークAM1のマークを同じタイミングで撮像する。この時、メタルパターンMPとアライメントマークAM1とが図29に示すように互いに重なる位置で位置合わせを行う。この変形例の場合、複数のメタルパターンMPを近い位置に配置した場合でも位置合わせを行うことができる。ただし、位置合わせ精度を向上させる観点からは、図8や図28に示す例のように、複数のメタルパターンMPが周辺領域R2の角部に配置されていることでメタルパターンMPの離間距離を大きくすることが好ましい。
In the case of this modification, the image of the metal pattern MP and the mark of the alignment mark AM1 are captured at the same timing by the
以上、実施の形態および代表的な変形例について説明したが、上記した技術は、例示した変形例以外の種々の変形例に適用可能である。例えば、上記した変形例同士を組み合わせてもよい。 Although the embodiment and typical modified examples have been described above, the above-described technology is applicable to various modified examples other than the illustrated modified examples. For example, the above-described modifications may be combined.
また例えば、図5に示す製造工程では、サファイア基板から一つの転写用基板TR1に複数のLED素子を順に搭載する方法について説明した。ただし、サファイア基板上に形成されたLED素子20の配列ピッチと、アレイ基板に搭載された時のLED素子20の配列ピッチとが異なる場合、第1転写工程において、第1無機発光素子21、第2無機発光素子22、および第3無機発光素子23を、それぞれ独立した転写用基板に転写する場合がある。この変形例の場合、第2転写工程において、図5に示す第1位置合わせ工程から第3保持基板剥離工程までの各工程を実施することにより、第2転写基板TR2上に複数の第1無機発光素子21、複数の第2無機発光素子22、および複数の第3無機発光素子23が貼り付けられた構造物が得られる。この変形例に用いられる転写用基板は、図8および図9に示す転写用基板と同様のものを利用できる。ただし、粘着樹脂層の粘着力は、図9に示す粘着樹脂層50の粘着力よりも低いものとする必要がある。
Further, for example, in the manufacturing process shown in FIG. 5, a method has been described in which a plurality of LED elements are sequentially mounted on one transfer substrate TR1 from a sapphire substrate. However, if the arrangement pitch of the
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、または、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。 It is understood that those skilled in the art will be able to come up with various changes and modifications within the scope of the idea of the present invention, and these changes and modifications will also fall within the scope of the present invention. For example, the gist of the present invention may be obtained by adding, deleting, or changing the design of components, or adding, omitting, or changing conditions to the above-mentioned embodiments as appropriate by a person skilled in the art. It is within the scope of the present invention as long as it has the following.
本発明は、表示装置や表示装置が組み込まれた電子機器に利用可能である。 INDUSTRIAL APPLICATION This invention can be utilized for a display device and an electronic device in which a display device is incorporated.
5 制御回路
6 駆動回路
10 基板
10b,10f 面
11 無機絶縁層
12,13 有機絶縁層
20,20M1 LED素子
20b,20f 面
20E 電極
20EA アノード電極
20EK カソード電極
21 第1無機発光素子
22 第2無機発光素子
23 第3無機発光素子
24 N型半導体層
25 活性層
26 P型半導体層
27a 透明電極層
27b シード層
27c 金属電極層
28 パッシベーション膜
29 バッファ層
30,30H,30L,31,32,33 端子
40 導電性接合材
50,51 粘着樹脂層
50b,50t 面
61,62 ステージ
61h,62h 保持面
71 イメージセンサ
72 制御装置
AM1,AM2,AM3 アライメントマーク
BCT 出力スイッチ
Cad 補助容量
Cs 保持容量
DA 表示領域
DRT 駆動トランジスタ
DSP1 表示装置
GL 走査信号線
GLA 走査信号線
GLB 走査信号線
GLR リセット配線
Gsb 制御信号
Gsr 制御信号
Gss 制御信号
MP,MP2,MP3 メタルパターン
MPP1 第1メタルパターン
MPP2 第2メタルパターン
OF オリエンタルフラット
PFA 周辺領域
PIX 画素
PVD 電位
PVS 電位
R1 素子配置領域
R2 周辺領域
RST リセットスイッチ
SS1,SS2,SS3 基板
SS1b 裏面
SS1t,SS2t,SS3t 面(素子保持面)
SST 画素スイッチ
SUB1 アレイ基板
SUBb,SUBt 面
TR1,TR2 転写用基板
TRb,TRt 面
TRs1,TRs2,TRs3,TRs4 辺
UVL 紫外線レーザ光
VL 映像信号線
Vsg 映像信号
5
SST Pixel switch SUB1 Array substrate SUBb, SUBt Surfaces TR1, TR2 Transfer substrates TRb, TRt Surfaces TRs1, TRs2, TRs3, TRs4 Side UVL Ultraviolet laser light VL Video signal line Vsg Video signal
Claims (9)
(b)前記第1基板と、前記第2基板との位置合わせを行う工程、
(c)前記(b)工程の後、前記複数の第1無機発光素子のそれぞれを前記第2基板上の前記粘着樹脂層に貼り付ける工程、
(d)前記(c)工程の後、前記第1基板と前記第2基板との距離を遠ざけることにより、前記複数の第1無機発光素子のそれぞれを前記第1基板から剥離させる工程、
を含み、
前記第2基板の前記第2面と前記粘着樹脂層との間には、前記粘着樹脂層を介して視認可能な複数のメタルパターンが形成され、
前記(b)工程では、前記複数のメタルパターンの位置情報に基づいて前記第1基板と前記第2基板との位置合わせを行う、表示装置の製造方法。 (a) A first substrate having a first surface, on which a plurality of first inorganic light emitting elements are arranged in a matrix, and a glass substrate, on which an adhesive resin layer is formed. a second substrate having a second surface;
(b) aligning the first substrate and the second substrate;
(c) after the step (b), attaching each of the plurality of first inorganic light emitting elements to the adhesive resin layer on the second substrate;
(d) After the step (c), separating each of the plurality of first inorganic light emitting elements from the first substrate by increasing the distance between the first substrate and the second substrate;
including;
A plurality of metal patterns that are visible through the adhesive resin layer are formed between the second surface of the second substrate and the adhesive resin layer,
In the step (b), the first substrate and the second substrate are aligned based on position information of the plurality of metal patterns.
前記第1基板の前記第1面上には、アライメントマークが形成され、
前記(b)工程では、前記複数のメタルパターンの位置情報および前記第1基板のアライメントマークの位置情報に基づいて前記第1基板と前記第2基板との位置合わせを行う、表示装置の製造方法。 In claim 1,
alignment marks are formed on the first surface of the first substrate;
In the step (b), the first substrate and the second substrate are aligned based on the positional information of the plurality of metal patterns and the positional information of the alignment mark of the first substrate. .
前記第2基板上に形成された前記複数のメタルパターンと、前記第1基板上に形成された前記アライメントマークとは、互いに異なる形状を備えている、表示装置の製造方法。 In claim 2,
The method for manufacturing a display device, wherein the plurality of metal patterns formed on the second substrate and the alignment mark formed on the first substrate have mutually different shapes.
(e)第3面を備え、前記第3面上に複数の第2無機発光素子が行列状に配列された第3基板、を準備する工程、
(f)前記(d)工程の後、前記第3基板と、前記複数の第1無機発光素子が貼り付けられた状態の前記第2基板との位置合わせを行う工程、
(g)前記(f)工程の後、前記複数の第2無機発光素子のそれぞれを前記第2基板上の前記粘着樹脂層に貼り付ける工程、
(h)前記(g)工程の後、前記第3基板と前記第2基板との距離を遠ざけることにより、前記複数の第2無機発光素子のそれぞれを前記第3基板から剥離させる工程、
を更に含み、
前記(f)工程では、前記複数のメタルパターンの位置情報に基づいて前記第3基板と前記第2基板との位置合わせを行う、表示装置の製造方法。 In claim 1,
(e) preparing a third substrate having a third surface, on which a plurality of second inorganic light emitting elements are arranged in a matrix;
(f) after the step (d), aligning the third substrate with the second substrate to which the plurality of first inorganic light emitting elements are attached;
(g) after the step (f), attaching each of the plurality of second inorganic light emitting elements to the adhesive resin layer on the second substrate;
(h) After the step (g), separating each of the plurality of second inorganic light emitting elements from the third substrate by increasing the distance between the third substrate and the second substrate;
further including;
In the step (f), the third substrate and the second substrate are aligned based on position information of the plurality of metal patterns.
前記第3基板の前記第3面上には、アライメントマークが形成され、
前記(f)工程では、前記複数のメタルパターンの位置情報および前記第3基板のアライメントマークの位置情報に基づいて前記第3基板と前記第2基板との位置合わせを行う、表示装置の製造方法。 In claim 4,
alignment marks are formed on the third surface of the third substrate;
In the step (f), the third substrate and the second substrate are aligned based on the positional information of the plurality of metal patterns and the positional information of the alignment mark of the third substrate. .
(j)第4面を備え、前記第4面上に複数の第3無機発光素子が行列状に配列された第4基板、を準備する工程、
(k)前記(h)工程の後、前記第4基板と、前記複数の第1無機発光素子および前記複数の第2無機発光素子が貼り付けられた状態の前記第2基板との位置合わせを行う工程、
(m)前記(k)工程の後、前記複数の第3無機発光素子のそれぞれを前記第2基板上の前記粘着樹脂層に貼り付ける工程、
(n)前記(m)工程の後、前記第4基板と前記第2基板との距離を遠ざけることにより、前記複数の第3無機発光素子のそれぞれを前記第4基板から剥離させる工程、
を更に含み、
前記(k)工程では、前記複数のメタルパターンの位置情報に基づいて前記第4基板と前記第2基板との位置合わせを行う、表示装置の製造方法。 In claim 4,
(j) preparing a fourth substrate having a fourth surface on which a plurality of third inorganic light emitting elements are arranged in a matrix;
(k) After the step (h), the fourth substrate is aligned with the second substrate to which the plurality of first inorganic light emitting elements and the plurality of second inorganic light emitting elements are attached. The process of doing
(m) after the step (k), attaching each of the plurality of third inorganic light emitting elements to the adhesive resin layer on the second substrate;
(n) After the step (m), separating each of the plurality of third inorganic light emitting elements from the fourth substrate by increasing the distance between the fourth substrate and the second substrate;
further including;
In the step (k), the fourth substrate and the second substrate are aligned based on position information of the plurality of metal patterns.
前記第4基板の前記第4面上には、アライメントマークが形成され、
前記(k)工程では、前記複数のメタルパターンの位置情報および前記第4基板のアライメントマークの位置情報に基づいて前記第4基板と前記第2基板との位置合わせを行う、表示装置の製造方法。 In claim 6,
alignment marks are formed on the fourth surface of the fourth substrate;
In the step (k), the fourth substrate and the second substrate are aligned based on the positional information of the plurality of metal patterns and the positional information of the alignment mark of the fourth substrate. .
平面視において前記第2基板は、
前記複数の第1無機発光素子が貼り付けられる素子配置領域と、
前記素子配置領域の周囲にある周辺領域と、
を有し、
前記複数のメタルパターンは、前記周辺領域に配置されている、表示装置の製造方法。 In any one of claims 1 to 8,
In plan view, the second substrate is
an element placement area where the plurality of first inorganic light emitting elements are pasted;
a peripheral area around the element placement area;
has
The method for manufacturing a display device, wherein the plurality of metal patterns are arranged in the peripheral region.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022081549A JP2023170079A (en) | 2022-05-18 | 2022-05-18 | Manufacturing method for display device |
CN202310565475.4A CN117096139A (en) | 2022-05-18 | 2023-05-18 | Method for manufacturing display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022081549A JP2023170079A (en) | 2022-05-18 | 2022-05-18 | Manufacturing method for display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023170079A true JP2023170079A (en) | 2023-12-01 |
Family
ID=88777952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022081549A Pending JP2023170079A (en) | 2022-05-18 | 2022-05-18 | Manufacturing method for display device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2023170079A (en) |
CN (1) | CN117096139A (en) |
-
2022
- 2022-05-18 JP JP2022081549A patent/JP2023170079A/en active Pending
-
2023
- 2023-05-18 CN CN202310565475.4A patent/CN117096139A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
CN117096139A (en) | 2023-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210296394A1 (en) | Array substrate and preparation method therefor, and display panel and display device | |
US11239214B2 (en) | Display panel and manufacturing method thereof, and display device | |
US20220320056A1 (en) | Light-emitting substrate, method of manufacturing light-emitting substrate, and display device | |
CN110047899B (en) | Display panel, display device and manufacturing method | |
EP3128505A1 (en) | Mounting substrate and electronic device | |
JP2008007857A (en) | Alignment device, alignment method, and manufacturing method of display device | |
KR102417922B1 (en) | Display module having glass substrate fored side wiring and manufacturing mathod as the same | |
EP3404732A1 (en) | Electronic device and manufacturing method thereof | |
CN113707700A (en) | Display module, preparation method and display device | |
US11942485B2 (en) | Substrate having dual edge connection line and method for manufacturing the same, display panel, and display apparatus | |
US10360851B2 (en) | Display device and method of manufacturing the same | |
CN113745393A (en) | Display substrate, display panel and display device | |
JP2019165059A (en) | Die bonding apparatus and semiconductor device manufacturing method | |
JP2023170079A (en) | Manufacturing method for display device | |
CN114999338B (en) | Display panel, manufacturing method and spliced display device | |
US20220320041A1 (en) | Method of mounting electronic component, display device and circuit board | |
JP2024010383A (en) | Manufacturing method for display device | |
CN116339011A (en) | Backlight unit and display device including the same | |
JP2003218392A (en) | Image display and its manufacturing method | |
JP2005266616A (en) | Optical display device and method for manufacturing the same | |
US20240055442A1 (en) | Display device and method for manufacturing display device | |
US20220336250A1 (en) | Wafer for electronic components | |
US11948908B2 (en) | Electronic device and manufacturing method of electronic device | |
JP5477105B2 (en) | Display device substrate, display device, and display device manufacturing method | |
JP2023072906A (en) | Manufacturing method for display device, and inorganic light-emitting element holding substrate |