JP2024004565A - Signal processing device and signal processing method - Google Patents
Signal processing device and signal processing method Download PDFInfo
- Publication number
- JP2024004565A JP2024004565A JP2022104209A JP2022104209A JP2024004565A JP 2024004565 A JP2024004565 A JP 2024004565A JP 2022104209 A JP2022104209 A JP 2022104209A JP 2022104209 A JP2022104209 A JP 2022104209A JP 2024004565 A JP2024004565 A JP 2024004565A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- signal
- period
- value
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims abstract description 81
- 238000003672 processing method Methods 0.000 title claims abstract description 10
- 230000008859 change Effects 0.000 claims abstract description 18
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 26
- 238000001514 detection method Methods 0.000 description 23
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 14
- 230000006870 function Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 238000003384 imaging method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 230000002123 temporal effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
本発明は、信号処理装置及び信号処理方法に関する。 The present invention relates to a signal processing device and a signal processing method.
従来、アナログ値で表現されるセンサ値をモニターし続けることに代えて、アナログ値の変化量が閾値以上となった場合にトリガ信号を取得することにより、通信量を減らし、高速な応答を可能にする技術が知られている。当該技術で用いられるアナログ値としては、フォトダイオードにより検出される光量等を例示することができる。また、このようなアナログ値を扱うセンサとしては、動画像センサ等を例示することができる。 Conventionally, instead of continuously monitoring sensor values expressed as analog values, by acquiring a trigger signal when the amount of change in analog values exceeds a threshold, communication traffic can be reduced and faster response possible. There are known techniques to do this. An example of the analog value used in this technique is the amount of light detected by a photodiode. Moreover, a moving image sensor or the like can be exemplified as a sensor that handles such analog values.
近年、動画像センサの技術分野において、複数のフレーム画を連続して高速取得する映像信号に代えて、画素値の変化に応じた信号(以下、差分信号と記載する)を出力することにより、被写体の動きを検知するイベントベースのセンサの開発が進んでいる。このような技術を用いたセンサは、ダイナミックビジョンセンサなどとも呼ばれている。 In recent years, in the technical field of moving image sensors, instead of a video signal that continuously acquires multiple frame images at high speed, a signal corresponding to a change in pixel value (hereinafter referred to as a difference signal) is output. Event-based sensors that detect the movement of objects are being developed. Sensors using such technology are also called dynamic vision sensors.
非特許文献1に記載された技術によれば、画素に対数応答の電流電圧変換回路と差分検出回路を搭載してイベントトリガを発生し、値が時間的に変化した画素の情報が出力される。したがって、非特許文献1に記載されたセンサは高速での応答が可能であり、省電力が実現でき、車載などへの応用などが期待できる。しかしながら、このようなセンサは、差分信号だけを出力するものであり、映像信号を出力するには別のカメラを併用する必要がある。したがって、映像信号と差分信号とを用いるシステムを構築しようとした場合、システムが大型化するといった問題があった。また、非特許文献1に記載された技術によれば、フォトダイオードにより得られた信号を、差分検出回路の入力範囲に収めるために対数圧縮しており、情報が圧縮されて線形性が失われてしまうといった問題があった。
According to the technology described in Non-Patent
差分信号と映像信号の両方を取得するための装置として、非特許文献2に記載された技術を例示することができる。非特許文献2に記載された技術によれば、各画素が、差分検出回路によるイベントトリガ発生機能に加えて、通常のAPS(Active Pixel Sensor)方式での読み出し機能も備えており、差分信号と映像信号の両方を出力することができる。 As an example of a device for acquiring both a difference signal and a video signal, the technique described in Non-Patent Document 2 can be exemplified. According to the technology described in Non-Patent Document 2, in addition to the event trigger generation function using the difference detection circuit, each pixel also has a readout function using the normal APS (Active Pixel Sensor) method, and can detect difference signals and It can output both video signals.
ここで、非特許文献2に記載の技術により出力される差分信号はデジタル信号であるのに対し、映像信号はアナログ値により出力される。映像信号をデジタル信号として取り出すためには、画素エリアの外(例えば同一レイヤーの周辺部、あるいは異なるレイヤー)又はセンサチップの外(例えば異なるチップ)でA/D変換することが考えられる。いずれの構成を採用した場合であっても、システムが大型化し、差分信号との同期を取らなければならない。すなわち、非特許文献2に記載の技術を用いて、差分信号と映像信号の両方をデジタル値として用いる場合、システムが大型化し、差分信号との同期を取る制御が複雑化するといった問題があった。また、非特許文献2に記載された技術は、非特許文献1に記載された技術と同様に、フォトダイオードにより得られた信号を、差分検出回路の入力範囲に収めるために対数圧縮しており、情報が圧縮されて線形性が失われてしまうといった問題があった。
Here, the difference signal output by the technique described in Non-Patent Document 2 is a digital signal, whereas the video signal is output as an analog value. In order to extract the video signal as a digital signal, A/D conversion may be performed outside the pixel area (for example, in the periphery of the same layer or in a different layer) or outside the sensor chip (for example, in a different chip). Regardless of which configuration is adopted, the system becomes larger and must be synchronized with the differential signal. That is, when using the technology described in Non-Patent Document 2 to use both the difference signal and the video signal as digital values, there were problems such as the system becoming larger and the control for synchronizing with the difference signal becoming complicated. . Furthermore, the technique described in Non-Patent Document 2, similar to the technique described in
そこで本発明は、映像信号と、映像信号に所定の変化があったことを示す差分信号とをデジタル値として容易に取得可能な信号処理装置及び信号処理方法を提供しようとするものである。 SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a signal processing device and a signal processing method that can easily obtain a video signal and a difference signal indicating that a predetermined change has occurred in the video signal as digital values.
[1]上記の課題を解決するため、本発明の一態様による信号処理装置は、経時的に変化する値を取得する取得部と、前記取得部により取得された値に応じてカウントするカウンタ部と、前記カウンタ部によりカウントされた値に応じた第1信号と、第1期間と第2期間とを交互に繰り返す周期において、前記第1期間においてカウントされた値と前記第1期間より前の期間である前記第2期間においてカウントされた値との差分に応じた第2信号とを出力する出力部とを備えるものである。 [1] In order to solve the above problems, a signal processing device according to one aspect of the present invention includes an acquisition unit that acquires a value that changes over time, and a counter unit that counts according to the value acquired by the acquisition unit. and a first signal corresponding to the value counted by the counter section, and in a cycle in which the first period and the second period are alternately repeated, the value counted in the first period and the value counted before the first period are and an output section that outputs a second signal corresponding to a difference from the value counted during the second period.
[2]また、本発明の一態様は、上記[1]に記載の信号処理装置において、前記カウンタ部は、前記第1期間において前記取得部により取得された値に応じてカウントする第1カウンタ部と、前記第1カウンタ部とは異なるカウンタであって、前記第2期間において前記取得部により取得された値に応じてカウントする第2カウンタ部とを備え、前記取得部により取得された信号が入力される先を前記第1カウンタ部又は前記第2カウンタ部のいずれか一方に排他的に切り替える切り替えスイッチを更に備え、前記出力部は、前記第1カウンタ部に保持された値と前記第2カウンタ部に保持された値との差分に応じて前記第2信号を出力するものである。 [2] Further, one aspect of the present invention is that in the signal processing device according to [1] above, the counter unit includes a first counter that counts according to the value acquired by the acquisition unit in the first period. and a second counter unit that is a counter different from the first counter unit and counts according to the value acquired by the acquisition unit in the second period, and the second counter unit is configured to count the signal acquired by the acquisition unit in the second period. further includes a changeover switch that exclusively switches the input destination to either the first counter section or the second counter section, and the output section is configured to input the value held in the first counter section and the second counter section The second signal is output in accordance with the difference between the second signal and the value held in the second counter section.
[3]また、本発明の一態様は、上記[1]に記載の信号処理装置は、前記第1期間及び前記第2期間の終了時点において前記カウンタ部によりカウントされた値を保持するメモリ回路を更に備え、前記出力部は、前記メモリ回路に記憶された値と、前記カウンタ部に記憶された値とを比較することにより、前記第2信号を出力するものである。 [3] Moreover, one aspect of the present invention is that the signal processing device according to [1] above includes a memory circuit that holds the value counted by the counter section at the end of the first period and the second period. The output unit outputs the second signal by comparing the value stored in the memory circuit with the value stored in the counter unit.
[4]また、本発明の一態様は、上記[2]に記載の信号処理装置において、前記カウンタ部は、前記第1カウンタ部及び前記第2カウンタ部とは異なるカウンタであって、前記第1期間及び前記第2期間において前記取得部により取得された値に応じてカウントする第3カウンタ部を更に備え、前記出力部は、前記第2信号の出力に応じて、前記第3カウンタ部に保持された値を出力するものである。 [4] Further, one aspect of the present invention is that in the signal processing device according to [2] above, the counter section is a counter different from the first counter section and the second counter section, and the counter section is a counter different from the first counter section and the second counter section, and The output unit further includes a third counter unit that counts according to the values acquired by the acquisition unit in the first period and the second period, and the output unit controls the third counter unit according to the output of the second signal. It outputs the held value.
[5]また、本発明の一態様は、上記[4]に記載の信号処理装置において、前記第1カウンタ部及び前記第2カウンタ部は、それぞれ複数ビットのカウンタ素子を備え、前記第3カウンタ部は、前記第1カウンタ部及び前記第2カウンタ部にそれぞれ備えられるカウンタ素子より多いビット数のカウンタ素子を備えるものである。 [5] Further, one aspect of the present invention is that in the signal processing device according to [4] above, the first counter section and the second counter section each include a multi-bit counter element, and the third counter section The counter is provided with a counter element having a larger number of bits than the counter element provided in each of the first counter part and the second counter part.
[6]また、本発明の一態様は、上記[1]から[5]のいずれかに記載の信号処理装置において、前記第1期間及び前記第2期間は、30分の1秒より短いものである。 [6] Further, one aspect of the present invention is that in the signal processing device according to any one of [1] to [5] above, the first period and the second period are shorter than 1/30th of a second. It is.
[7]また、本発明の一態様は、上記[1]から[6]のいずれかに記載の信号処理装置において、前記カウンタ部に含まれる前記カウンタ素子のうち、最下位ビットの前記カウンタ素子は、入力信号が有効であるか否かを決定するイネーブル端子を有するものである。 [7] Moreover, one aspect of the present invention is the signal processing device according to any one of [1] to [6] above, in which the counter element of the least significant bit among the counter elements included in the counter section has an enable terminal that determines whether the input signal is valid.
[8]また、本発明の一態様は、上記[1]から[7]のいずれかに記載の信号処理装置において、前記取得部は、経時的に値が1又は0のデジタル値に変化するパルス信号を取得するものである。 [8] Further, one aspect of the present invention is the signal processing device according to any one of [1] to [7] above, wherein the acquisition unit changes the value to a digital value of 1 or 0 over time. It is used to acquire pulse signals.
[9]また、本発明の一態様は、上記[1]から[8]のいずれかに記載の信号処理装置において、前記取得部は、値が連続的に変化するアナログ信号を取得し、前記アナログ信号の値と所定の閾値との比較結果に応じてデジタル値に変換するA/D変換部を更に備えるものである。 [9] Further, one aspect of the present invention is the signal processing device according to any one of [1] to [8] above, in which the acquisition unit acquires an analog signal whose value changes continuously, and The device further includes an A/D converter that converts the value of the analog signal into a digital value according to a comparison result between the value of the analog signal and a predetermined threshold value.
[10]また、本発明の一態様は、上記[9]に記載の信号処理装置において、前記取得部は、フォトダイオードに光が入射した結果に応じた電圧値を取得するものである。 [10] Moreover, one aspect of the present invention is the signal processing device according to the above [9], in which the acquisition unit acquires a voltage value according to a result of light incident on the photodiode.
[11]また、本発明の一態様は、上記[10]に記載の信号処理装置は、前記A/D変換部により出力されるデジタル値に応じて、前記フォトダイオードにリセット電圧を印加するか否かを決定するリセットトランジスタを更に備えるものである。 [11] Further, one aspect of the present invention is that the signal processing device according to [10] above applies a reset voltage to the photodiode in accordance with the digital value output by the A/D converter. The present invention further includes a reset transistor that determines whether or not the current state has occurred.
[12]また、本発明の一態様による信号処理方法は、経時的に変化する値を取得する取得工程と、前記取得工程により取得された値に応じてカウントするカウンタ工程と、前記カウンタ工程によりカウントされた値に応じた第1信号と、第1期間と第2期間とを交互に繰り返す周期において、前記第1期間においてカウントされた値と前記第1期間より前の期間である前記第2期間においてカウントされた値との差分に応じた第2信号とを出力する出力工程とを有するものである。 [12] Further, the signal processing method according to one aspect of the present invention includes: an acquisition step of acquiring a value that changes over time; a counter step of counting according to the value acquired by the acquisition step; A first signal corresponding to a counted value and a period in which a first period and a second period are alternately repeated, the counted value in the first period and the second signal which is a period before the first period. and an output step of outputting a second signal according to the difference from the value counted during the period.
本発明によれば、映像信号と、映像信号に所定の変化があったことを示す差分信号とをデジタル値として容易に取得することができる。 According to the present invention, it is possible to easily obtain a video signal and a difference signal indicating that a predetermined change has occurred in the video signal as digital values.
[実施形態]
まず、実施形態の前提となる事項を説明する。本実施形態に係る信号処理装置及び信号処理方法は、経時的に値が変化する信号を対象として、処理を行う。経時的に値が変化する信号とは、連続的に値が変化するアナログ値及び離散的に値が変化するデジタル値の両方を含む。値が離散的に変化するデジタル値には、値が複数の離散値(例えば、8ビット=256)で表現されるデジタル値の他、0又は1の2値で表現されるパルス信号も含まれる。
[Embodiment]
First, the premises of the embodiment will be explained. The signal processing device and signal processing method according to this embodiment perform processing on signals whose values change over time. Signals whose values change over time include both analog values whose values change continuously and digital values whose values change discretely. Digital values whose values change discretely include digital values whose values are expressed as multiple discrete values (for example, 8 bits = 256), as well as pulse signals whose values are expressed as binary values of 0 or 1. .
以下の説明において、本実施形態に係る信号処理装置及び信号処理方法は、一例として、センサから出力された信号を対象とする場合について説明する。センサとは、例えば、撮像装置に用いられるイメージセンサや、ロボット制御に用いられる触覚センサ等であってもよい。その他の例としては、圧力センサ、加速度センサ、光センサ、湿度センサ、温度センサ、ホールセンサ等であってもよい。また、本実施形態に係る信号処理装置及び信号処理方法は、時間的変動をとらえるセンサや計測装置にも適用でき、広くロジック回路、駆動回路、通信回路、記録素子、ディスプレイ、アクチュエータ等にも応用することができる。
以下の一例においては、本実施形態に係る信号処理装置及び信号処理方法が、フォトダイオードの光電効果を用いて出力される信号を処理する固体撮像素子に適用される場合の一例について説明する。当該固体撮像素子は、撮像装置等に用いられる。
In the following description, the signal processing device and signal processing method according to the present embodiment will be described, as an example, in a case where signals output from a sensor are targeted. The sensor may be, for example, an image sensor used in an imaging device, a tactile sensor used in robot control, or the like. Other examples include pressure sensors, acceleration sensors, optical sensors, humidity sensors, temperature sensors, and Hall sensors. Furthermore, the signal processing device and signal processing method according to this embodiment can be applied to sensors and measurement devices that capture temporal fluctuations, and can be widely applied to logic circuits, drive circuits, communication circuits, recording elements, displays, actuators, etc. can do.
In the following example, an example in which the signal processing device and signal processing method according to the present embodiment are applied to a solid-state image sensor that processes signals output using the photoelectric effect of a photodiode will be described. The solid-state imaging device is used in an imaging device or the like.
[第1の実施形態]
以下、本発明の第1の実施形態について、図面を参照しながら説明する。
[First embodiment]
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.
図1は、第1の実施形態に係る固体撮像素子を三次元構造化した場合の一例を示す模式図である。固体撮像素子5は、複数の階層構造を有する。同図に示す一例では、第1階層L1、第2階層L2及び第3階層L3の3層構造を有する場合の一例について図示している。各階層には、半導体構造物により回路素子が形成される。各階層間は、層間絶縁膜により絶縁される。層間絶縁膜にヴィアホール(コンタクトホール)を形成することにより、各階層に形成された回路素子が接続される。
FIG. 1 is a schematic diagram showing an example of a three-dimensional structure of the solid-state image sensor according to the first embodiment. The solid-
第1階層L1には、複数のフォトダイオード(画素)が形成される。フォトダイオードは、入射した光を電気信号に変換する。具体的には、フォトダイオードは、光電効果により、入射した光の強さに応じた電気信号を出力する。ここで、フォトダイオードにより出力された電気信号を取り出すためには、A/D変換回路等の所定の電気回路を要する。図1に示すような階層構造を有せず、単層構造を採用する場合、当該所定の電気回路をフォトダイオードと同一面に形成することになるため、複数のフォトダイオード間の配置間隔が大きくなってしまう。しかしながら、図1に示すような階層構造を採用することにより、複数のフォトダイオード間に所定の電気回路を設けることを要せず、複数のフォトダイオード間の配置間隔を小さくすることができる。したがって、階層構造を採用することにより、より高密度でフォトダイオードを配置することができる。すなわち高解像度の固体撮像素子5を提供することができる。
A plurality of photodiodes (pixels) are formed in the first layer L1. A photodiode converts incident light into an electrical signal. Specifically, the photodiode outputs an electrical signal according to the intensity of incident light due to the photoelectric effect. Here, in order to extract the electrical signal output by the photodiode, a predetermined electrical circuit such as an A/D conversion circuit is required. If a single layer structure is used instead of a hierarchical structure as shown in Figure 1, the predetermined electric circuit will be formed on the same surface as the photodiode, so the spacing between the multiple photodiodes will be large. turn into. However, by adopting a hierarchical structure as shown in FIG. 1, it is not necessary to provide a predetermined electric circuit between the plurality of photodiodes, and the arrangement interval between the plurality of photodiodes can be reduced. Therefore, by employing a hierarchical structure, photodiodes can be arranged with higher density. In other words, a high-resolution solid-
第2階層L2には、フォトダイオードにより出力された電気信号をパルス信号に変換するための回路が形成される。そのため、第2階層L2に形成される回路を、A/D変換回路と記載することもできる。第2階層L2に形成される回路は、例えば複数のインバータを直列接続したインバータ―チェーン回路であってもよい。インバータチェーン回路は、フォトダイオードに接続されるインバータ素子の入力閾値電圧に応じてHレベル又はLレベルの電圧を出力する。
なお、第2階層L2には、インバータチェーン回路が形成される場合の一例に代えて、コンパレータ回路が形成されていてもよい。コンパレータ回路は、フォトダイオードにより出力された電気信号と、所定の基準電圧とを比較し、比較した結果に応じてHレベル又はLレベルの電圧を出力する。
なお、第2階層L2には、所定の遅延回路が含まれていてもよい。
A circuit for converting the electrical signal output by the photodiode into a pulse signal is formed in the second level L2. Therefore, the circuit formed in the second layer L2 can also be described as an A/D conversion circuit. The circuit formed in the second level L2 may be, for example, an inverter chain circuit in which a plurality of inverters are connected in series. The inverter chain circuit outputs an H level or L level voltage depending on the input threshold voltage of the inverter element connected to the photodiode.
Note that a comparator circuit may be formed in the second layer L2 instead of the example in which an inverter chain circuit is formed. The comparator circuit compares the electrical signal output by the photodiode with a predetermined reference voltage, and outputs an H level or L level voltage depending on the comparison result.
Note that the second layer L2 may include a predetermined delay circuit.
第3階層L3には、カウンタ回路が形成される。当該カウンタ回路は、第2階層L2に形成された回路により出力されるパルス信号の数をカウントする。当該カウンタ回路は、例えば8ビットのカウンタ素子を有し、0から255までの値をカウントする。固体撮像素子5が映像信号を出力する場合、当該カウンタ回路は、所定期間内に入力されたパルス数をカウントし、カウントした値を不図示の制御回路に出力する。固体撮像素子5が作動信号を出力する場合、当該カウンタ回路は、入力されたパルス信号の数が所定の閾値を超えたか否かを検出し、閾値を超えたと検出された場合にトリガ信号を不図示の制御回路に出力する。
A counter circuit is formed in the third layer L3. The counter circuit counts the number of pulse signals output by the circuit formed in the second layer L2. The counter circuit has, for example, an 8-bit counter element and counts values from 0 to 255. When the solid-
なお、固体撮像素子5が複数のカウンタ回路を有する場合、カウンタ回路が形成される階層は複数あってもよい。例えば、1つの画素につき2つのカウンタを有する場合、第3階層L3に加えて、第4階層L4にもカウンタ回路を形成してもよい。すなわち、固体撮像素子5は、同図に示した3層構造を有する場合の一例に限定されず、4層以上の階層構造を有していてもよいし、階層構造を有していなくてもよい(すなわち、単相基板上に各素子が形成されていてもよい)。
Note that when the solid-
以下の説明において、1つの画素及び当該画素に対応する周辺回路(例えば、A/D変換回路やカウンタ回路)を含む構成を、画素回路1と記載する。図1に示す一例では、画素回路1は、第1階層L1から第3階層L3の一部を含む3層構造を有している。画素回路1は、同図に示すように複数の階層構造を有して構成されてもよいし、単層基板上に形成されてもよい。
In the following description, a configuration including one pixel and a peripheral circuit (for example, an A/D conversion circuit or a counter circuit) corresponding to the pixel will be referred to as a
図2は、第1の実施形態に係る画素回路の回路構成の一例を示す回路図である。同図を参照しながら、画素回路1の回路構成の一例について説明する。画素回路1は、信号処理装置10と光量検出装置20とを備える。信号処理装置10は第3階層L3に、光量検出装置20は第1階層L1及び第2階層L2に形成されてもよい。
なお、以下の説明において、画素回路1の機能を便宜上、信号処理装置10と光量検出装置20とに分けて説明するが、光量検出装置20の構成の一部又は全部は、信号処理装置10に含まれていてもよい。
FIG. 2 is a circuit diagram showing an example of the circuit configuration of the pixel circuit according to the first embodiment. An example of the circuit configuration of the
Note that in the following description, for convenience, the functions of the
まず、光量検出装置20の構成について説明する。光量検出装置20は、フォトダイオード21と、インバータチェーン22と、リセットトランジスタ23とを備える。フォトダイオード21は第1階層L1に、インバータチェーン22及びリセットトランジスタ23は第2階層L2に形成されてもよい。光量検出装置20は、フォトダイオード21に入射した光の量に応じてパルス信号を出力する。したがって、所定時間内に出力されたパルス信号の数をカウントすることにより、光量検出装置20に入射した光の量を検出することができる。
First, the configuration of the light
フォトダイオード21は、アノード端子とカソード端子とを有する。アノード端子は接地され、カソード端子はインバータチェーン22の入力端子に接続される。フォトダイオードは、入射した光の量に応じて電荷を生成する。フォトダイオードにより生成された電荷は、生成された電荷の量に応じた電圧値としてインバータチェーン22に入力される。具体的には、フォトダイオードにより生成された電荷は、フォトダイオード21のカソード端子と、インバータチェーン22の入力端子との間に存在する不図示の容量成分に蓄積される。蓄積された電荷は、当該容量成分の大きさに応じて電圧となって現れ、インバータチェーン22の入力端子に入力される。当該容量成分をフローティングディフュージョンとも記載する。また、フォトダイオード21のカソード端子の電圧を電圧VPDとも記載する。
インバータチェーン22は、複数の直列接続されたインバータ素子を備える。当該インバータ素子は、具体的には、CMOS(Complementary metal―oxide―semiconductor)インバータであってもよい。図2に示す一例では、インバータチェーン22は、インバータ221と、インバータ222と、…、インバータ22nとを備える(nは1以上の自然数)。各インバータ素子は、それぞれ入力端子と出力端子とを有しており、出力端子には入力端子の電圧レベルと逆の電圧レベルが出力される。例えば、各インバータ素子の入力端子に1(ハイレベル)が入力されると、当該インバータ素子の出力端子には0(ローレベル)が出力される。また、インバータ素子の入力端子に0が入力されると、当該インバータ素子の出力端子には1が出力される。各インバータ素子は、入力閾値電圧を有し、入力端子に入力される電圧値と閾値とに応じた値を出力する。
The
ここで、インバータチェーン22に備えられるインバータ素子の数は奇数個である。すなわち、インバータチェーン22全体として、インバータチェーン22の入力端子に入力された電圧レベルを反転させ、出力端子に出力する。インバータチェーン22により出力される電圧を、出力電圧VOUTとも記載する。
Here, the number of inverter elements provided in the
また、インバータチェーン22に備えられるインバータ素子の数は、光量検出装置20に出力させたいパルス信号のパルス幅に応じて設定されてもよい。例えば、インバータチェーン22に備えられるインバータ素子の数を多くすることによりパルス幅を長くすることができる。また、インバータチェーン22に備えられるインバータ素子の数を少なくすることによりパルス幅を短くすることができる。
Furthermore, the number of inverter elements included in the
また、インバータ素子(特にインバータ221)の入力閾値電圧を調整することにより、光量検出装置20により出力される1パルスに応じた光の量を調整することができる。例えば入力閾値電圧を小さくすることにより、フォトダイオード21により多くの光が入射してからパルスが出力されるようになる。また、入力閾値電圧を大きくすることにより、フォトダイオード21により少ない光が入射してからパルスが出力されるようになる。
Further, by adjusting the input threshold voltage of the inverter element (particularly the inverter 221), the amount of light corresponding to one pulse output by the light
なお、インバータチェーン22に接続される初段のインバータ素子(フォトダイオード21に近い側のインバータ、すなわちインバータ221)に代えて、不図示のコンパレータ回路を用いてもよい。当該コンパレータ回路の入力端子の一端には、フォトダイオード21のカソード端子が接続される。また、当該コンパレータ回路の入力端子の他端には、所定の基準電圧が入力される。当該コンパレータ回路は、フォトダイオード21のカソード端子に接続された入力端子の電圧と基準電圧とに応じた電圧を出力端子に出力する。当該コンパレータ回路の後段には、所定の遅延回路が設けられていてもよい。
Note that a comparator circuit (not shown) may be used instead of the first-stage inverter element (the inverter near the
リセットトランジスタ23は、インバータチェーン22の出力電圧に応じて、フォトダイオード21にリセット電圧VRSTを供給することによりフォトダイオード21をリセットする。換言すれば、リセットトランジスタ23は、インバータチェーン22により出力されるデジタル値に応じて、フォトダイオード21にリセット電圧を印加するか否かを決定する。リセットトランジスタ23は、例えばNチャネル型のMOSFET(金属酸化膜半導体電界効果トランジスタ:metal-oxide-semiconductor field-effect transistor)であってもよい。リセットトランジスタ23がNチャネル型のMOSFETである場合、ゲート端子は、インバータチェーン22の出力端子に接続される。ソース端子は、リセット電圧VRSTを供給する電源に接続される。ドレイン端子は、フォトダイオード21のカソード端子に接続される。
ここで、リセットトランジスタ23をエンハンスメント型のNチャネル型MOSFETとする場合、リセット電圧VRSTがリセットトランジスタ23の閾値分だけ減少してフォトダイオード21に伝わる。そこで、リセットトランジスタ23をデプレッション型のNチャネル型MOSFETとしてもよい。
なお、リセットトランジスタ23をPチャネル型のMOSFETとすることも可能である。この場合、リセットトランジスタ23のゲート端子にインバータ回路を挿入する。Pチャネル型のMOSFETを用いることにより、リセット電圧VRSTがリセットトランジスタ23の閾値分だけ減少してフォトダイオード21に伝わることを抑止することができる。
The
Here, when the
Note that it is also possible to use a P-channel MOSFET as the
通常時、すなわちフォトダイオード21に光が入射していない場合、フォトダイオード21の電圧VPDはハイレベルである。フォトダイオード21の電圧VPDが光入射により低下し、インバータ221の入力閾値電圧に達すると、インバータチェーン22の出力電圧VOUTが反転し、ローレベルからハイレベルになる。インバータチェーン22によりハイレベルが出力されると、リセットトランジスタ23のソース-ドレイン間がオンし、フォトダイオード21にリセット電圧VRSTが供給され、フォトダイオード21の電圧VPDは、リセット電圧VRSTとなる。再びインバータチェーンが反転し、インバータチェーン22の出力電圧VOUTがローレベルとなると、リセットトランジスタ23のソース-ドレイン間がオフする。この動作を繰り返すことでインバータチェーン22の出力端子にはパルス信号が現れる。
In normal times, that is, when no light is incident on the
なお、フォトダイオード21は、埋め込みフォトダイオードであってもよい。フォトダイオード21が埋め込みフォトダイオードである場合、フォトダイオード21とインバータチェーン22との間には、不図示の転送トランジスタが設けられていてもよい。当該転送トランジスタは、不図示の制御部により制御され、フォトダイオード21により生成された電荷をインバータチェーン22(詳細には、転送トランジスタとインバータチェーン22との間に設けられたフローティングディフュージョン)に転送する。
Note that the
次に、信号処理装置10の構成について説明する。信号処理装置10には、経時的に値が変化する信号が入力される。信号処理装置10は、入力された信号について、入力された信号に応じたカウンタ値(例えばセンサの出力値)と、カウントされたカウンタ値が所定の閾値を超えた場合に出力される差分信号とを出力する。図2に示す一例では、信号処理装置10が、光量検出装置20により出力されたパルス信号をカウントする場合の一例について説明する。
信号処理装置10は、パルス信号取得部11と、第1カウンタ部111と、第2カウンタ部112と、トリガ信号発生回路13と、スイッチ14とを備える。以下の説明において、第1カウンタ部111と、第2カウンタ部112とを含んだ構成をカウンタ部と記載する場合がある。第1カウンタ部111と、第2カウンタ部112とは、それぞれ異なるカウンタである。
Next, the configuration of the
The
パルス信号取得部11は、経時的に変化する値を取得する。図2に示す一例において、パルス信号取得部11には、光量検出装置20から出力された信号であって、経時的に値が1又は0のデジタル値に変化するパルス信号(出力電圧VOUT)が入力される。以下の説明において、パルス信号取得部11を単に取得部と記載する場合がある。
The pulse
なお、信号処理装置10が光量検出装置20の構成の一部又は全部を含む場合、フォトダイオード21とインバータチェーン22の接続部を取得部としてもよい。この場合、取得部は、値が連続的に変化するアナログ値を取得する。更にこの場合、信号処理装置10には、インバータチェーン22も含まれる。インバータチェーン22は、アナログ値をデジタル値に変換するA/D変換部としての役割を有する。A/D変換部としてのインバータチェーン22は、フォトダイオード21の出力に応じたアナログ値と、所定の閾値(例えばインバータ素子の入力閾値電圧)との比較結果に応じて、アナログ値をデジタル値に変換する。
Note that when the
また、本実施形態において取得部は、経時的に変化する様々な値を取得可能であるが、以下に示す一例は、固体撮像素子5に用いられる画素回路1の一例であるため、取得部は、フォトダイオード21に光が入射した結果に応じた電圧値を取得する。
Further, in this embodiment, the acquisition unit is capable of acquiring various values that change over time, but since the example shown below is an example of the
カウンタ部(第1カウンタ部111及び第2カウンタ部112)は、それぞれ所定の期間に入力されたパルス信号の数をカウントする非同期式のカウンタ回路を含む。第1カウンタ部111及び第2カウンタ部112は、それぞれカウンタ回路を含むことにより、独立してパルス信号取得部11により取得された値に応じてカウント動作を行う。当該カウンタ回路は、複数ビットのカウンタ素子を含んで構成される。図2に示す一例では、複数ビットのカウンタ素子の一例として、それぞれ8ビットのカウンタ素子を含む場合の一例について説明する。第1カウンタ部111及び第2カウンタ部112は、それぞれ8ビットのカウンタ素子により0から255までカウントすることができる。
The counter sections (
複数ビットのカウンタ素子に共通する構成について、第1カウンタ部111に備えられるカウンタ素子121乃至カウンタ素子128のうち、カウンタ素子121を例に挙げて説明する。第1カウンタ部111及び第2カウンタ部112は、それぞれ既存の技術を使って任意に設計可能であるが、以下の説明では、カウンタ素子としてTフリップフロップ(T―FF)を用いる場合の一例について説明する。なお、Dフリップフロップ等を用いて、Tフリップフロップの構成を実現してもよい。
なお、第1カウンタ部111及び第2カウンタ部112は、アップカウンタ又はダウンカウンタのいずれであってもよいが、以下の説明においては、第1カウンタ部111及び第2カウンタ部112がいずれもアップカウンタとして構成される場合の一例について説明する。
The configuration common to multiple-bit counter elements will be described using the
Note that the
カウンタ素子121は、入力端子1211と、第1出力端子1212と、第2出力端子1213とを備える。入力端子1211には、パルス信号が入力される。最下位ビットであるカウンタ素子121には、光量検出装置20の出力信号が入力される。カウンタ素子122からカウンタ素子128の入力端子には、それぞれ前段のカウンタ素子の出力信号が入力される。第1出力端子1212及び第2出力端子1213は、Tフリップフロップの非反転出力端子又は反転出力端子のいずれかの信号が出力される。第1出力端子1212は、次段のカウンタ素子に出力するための端子であり、第2出力端子1213は、カウンタ値を出力するための端子である。第1出力端子1212及び第2出力端子1213は共通の端子であってもよい。
8ビットのカウンタ素子121乃至カウンタ素子128のうち、最下位ビットであるカウンタ素子121には、イネーブル端子1214が備えられる。イネーブル端子1214は、入力信号が有効であるか否かを決定する。具体的には、イネーブル端子1214は、入力される電圧レベルに応じて、入力端子1211の入力を有効又は無効に制御することができる。最下位ビットのみ無効にすることにより、最下位ビットがカウント動作を行わなくなるため、第1カウンタ部111に備えられる他のカウンタ素子についても、カウント動作を無効化することができる。
Among the 8-bit
第1カウンタ部111について説明したが、第2カウンタ部112についても同様の構成を備えていていることが好適である。
また、各カウンタ素子には、不図示のカウンタリセット信号CRSTが入力されてもよい。カウンタリセット信号CRSTがハイレベルの時には、各カウンタ素子のカウンタの値が初期値に設定され、ローレベルの時には、各カウンタ素子は通常のカウンタ動作を行う。
Although the
Further, a counter reset signal CRST (not shown) may be input to each counter element. When the counter reset signal CRST is at a high level, the counter value of each counter element is set to an initial value, and when it is at a low level, each counter element performs a normal counter operation.
トリガ信号発生回路13は、第1カウンタ部111に保持された値及び第2カウンタ部112に保持された値に基づき、トリガ信号T及び符号信号Sを生成する。
トリガ信号Tとは、所定期間に入力されるパルスの数に差分があったか否かに応じて出力される信号である。すなわち、トリガ信号Tとは差分信号である。トリガ信号Tを生成するためには、まず第1期間T1と第2期間T2とを有する期間において、第1期間T1に入力されたパルス数と、第2期間T2に入力されたパルス数との差分を求める。求められた差分の絶対値を8ビットで生成し、生成された値が所定の閾値以上であれば1を、そうでなければ0を、トリガ信号Tとする。ここで、トリガ信号Tとして差分を検出するための閾値は、ビット数として設定されてもよい。たとえば4ビットを閾値とする場合、求められた差分の絶対値を最上位ビットから順にみて、何ビット目で初めて1が現れるかを検出し、それが4ビット目以上であればトリガ信号Tを1とする。具体的には、閾値である4ビット目より上位のビットのいずれか1であればトリガ信号Tを1とする。すなわちトリガ信号Tとは、カウンタ部12に含まれる複数のカウンタ素子のうち、閾値とするビットより上位のビットのいずれかのカウンタ素子の出力値が0又は1のいずれであるかに応じて出力されてもよい。
The trigger
The trigger signal T is a signal that is output depending on whether there is a difference in the number of pulses input during a predetermined period. That is, the trigger signal T is a differential signal. In order to generate the trigger signal T, first, in a period having a first period T1 and a second period T2, the number of pulses input in the first period T1 and the number of pulses input in the second period T2 are determined. Find the difference. The absolute value of the obtained difference is generated in 8 bits, and if the generated value is greater than or equal to a predetermined threshold value, 1 is set, otherwise 0 is set as the trigger signal T. Here, the threshold value for detecting the difference as the trigger signal T may be set as the number of bits. For example, if 4 bits is used as the threshold, the absolute value of the obtained difference is looked at in order from the most significant bit, and it is detected at which bit 1 appears for the first time, and if it is the 4th bit or more, the trigger signal T is activated. Set to 1. Specifically, if any of the bits higher than the fourth bit, which is the threshold value, is 1, the trigger signal T is set to 1. In other words, the trigger signal T is output depending on whether the output value of one of the counter elements of a bit higher than the threshold bit among the plurality of counter elements included in the counter section 12 is 0 or 1. may be done.
トリガ信号Tを出力するか否かを決定するための閾値は、どの程度の光量差でトリガを発生するかの要求によって設定することができる。例えば閾値とするビットを最下位ビットに近づけることにより、より少ない光量で(換言すれば、より敏感に)トリガ信号Tを出力する。また、閾値とするビットを最上位ビットに近づけることにより、より多い光量で(換言すれば、より鈍感に)トリガ信号Tを出力する。 The threshold value for determining whether or not to output the trigger signal T can be set based on the requirement of how much difference in light amount should be used to generate a trigger. For example, by bringing the threshold value closer to the least significant bit, the trigger signal T is output with less light intensity (in other words, more sensitively). Furthermore, by bringing the bit used as the threshold closer to the most significant bit, the trigger signal T is output with a larger amount of light (in other words, with less sensitivity).
符号信号Sは、トリガ信号発生回路13により生成される信号である。また、符号信号Sは、トリガ信号発生回路13により求められた差分の符号を示す。すなわち、符号信号Sは、第1カウンタ部111に保持された値又は第2カウンタ部112に保持された値のいずれが大きいかを示す。具体的には、符号信号Sは、第2カウンタ部112に保持された値が第1カウンタ部111に保持された値より大きい場合1、小さい場合0であってもよい。すなわち、第1期間T1に入力されたパルス数が、第2期間T2に入力されたパルス数以上であれば符号信号Sを1とし、第1期間T1に入力されたパルス数が、第2期間T2に入力されたパルス数より小さければ符号信号Sを0としてもよい。
The code signal S is a signal generated by the trigger
なお、カウンタ部(第1カウンタ部111及び第2カウンタ部112)によりカウントされた値に応じて出力される信号を第1信号S1と記載する場合がある。第1信号S1は、出力されるタイミングに応じて、第1カウンタ部111又は第2カウンタ部112のいずれか一方から出力される。例えば第1信号S1は、第1期間T1終了時には第1カウンタ部111から出力され、第2期間T2終了時には第2カウンタ部112から出力されてもよい。
Note that the signal output according to the value counted by the counter section (the
また、トリガ信号発生回路13により出力される出力信号を第2信号S2と記載する場合がある。第2信号S2には、トリガ信号Tと符号信号Sとが含まれる。トリガ信号Tとは、上述したように第1期間T1と第2期間T2とを交互に繰り返す周期において、第1期間T1においてカウントされた値と第1期間T1より前の期間である第2期間T2においてカウントされた値との差分に応じた値を出力する。
なお、第1信号S1と第2信号S2とを出力する構成を、出力部と記載する場合がある。すなわち出力部は、第1期間T1においてカウントされた値(第1カウンタ部111に保持された値)と第1期間T1より前の期間である第2期間T2においてカウントされた値(第2カウンタ部112に保持された値)との差分に応じた第2信号とを出力する。
Furthermore, the output signal output by the trigger
Note that the configuration that outputs the first signal S1 and the second signal S2 may be referred to as an output section. That is, the output unit outputs the value counted in the first period T1 (the value held in the first counter section 111) and the value counted in the second period T2, which is a period before the first period T1 (the value held in the second counter section 111). 112) and a second signal corresponding to the difference from the value held in
スイッチ14は、パルス信号取得部11により取得されたパルス信号が入力される先を第1カウンタ部111又は第2カウンタ部112のいずれ一方に排他的に切り替える。具体的には、スイッチ14は、端子141、端子142及び端子143を有し、電気的な接続状態を端子143-端子141間又は端子143-端子142間のいずれか一方に切り替える。スイッチ14は、第1期間T1において端子143-端子141間、第2期間T2において端子143-端子142間に接続状態を切り替える。換言すれば、端子143-端子141間が導通している期間を第1期間T1、端子143-端子142間が導通している期間を第1期間T2という。スイッチ14は、具体的にはトランジスタ等の半導体スイッチであってもよい。
The
図3は、第1の実施形態に係るフォトダイオードに光が入射した際のパルス発生タイミングについて説明するタイミングチャートである。同図を参照しながら、フォトダイオード21に光が入射した際にインバータチェーン22が出力する出力電圧VOUTのパルス発生タイミングについて説明する。同図には、横軸を時間として、フォトダイオード21の電圧VPDの変化を波形W11として示す。また、インバータチェーン22の出力電圧VOUTを波形W12として示す。同図には、フォトダイオード21に一定の光量の光が入射し続ける場合の一例について説明する。
なお、リセットトランジスタ23により供給される電圧をリセット電圧VRST、インバータチェーン22の入力閾値電圧を閾値電圧VTHと記載する。また、インバータチェーン22が出力する出力電圧VOUTは、L又はHの2値で記載する。
FIG. 3 is a timing chart illustrating pulse generation timing when light is incident on the photodiode according to the first embodiment. Referring to the figure, the pulse generation timing of the output voltage V OUT output by the
Note that the voltage supplied by the
時刻t0以前において、フォトダイオード21に光は入射していないので、フォトダイオード21の電圧VPDはリセット電圧VRSTである。また、この状態においてインバータチェーン22にはHが入力されるため、出力電圧VOUTはLである。
時刻t0から時刻t11にかけて、フォトダイオード21に光が入射する。図3に示す一例では、フォトダイオード21に一定の光量の光が入射し続けるため、フォトダイオード21の電圧VPDは直線的に低下する。
時刻t11においてフォトダイオード21の電圧VPDが閾値電圧VTHまで低下すると、インバータチェーン22の出力電圧VOUTが反転し、Hを出力する。インバータチェーン22の出力電圧VOUTがHになると、リセットトランジスタ23がオンし、フォトダイオード21の電圧VPDはリセット電圧VRSTとなる。電圧VPDがリセット電圧VRSTとなると、インバータチェーン22にはHが入力され、出力電圧VOUTは再度反転してLとなる。
Since no light is incident on the
Light enters the
When the voltage V PD of the
時刻t11から時刻t14においても当該動作を繰り返し、結果としてインバータチェーン22の出力電圧VOUTはパルス信号を出力する。
インバータチェーンが反転を開始してから、電圧VPDがリセット電圧VRSTとなるまでの応答時間(遅延時間)により、インバータチェーン22の出力電圧VOUTのパルス幅が決定される。したがって、インバータチェーン22に含まれるインバータ素子それぞれの遅延時間の合計がパルス幅となる。
This operation is repeated from time t11 to time t14, and as a result, the output voltage V OUT of the
The pulse width of the output voltage V OUT of the
図4は、第1の実施形態に係る信号処理装置により出力される第1信号及び第2信号の出力タイミングと、カウンタ値の変化について説明するタイミングチャートである。同図を参照しながら、信号処理装置10により出力される第1信号S1及び第2信号S2の出力タイミングと、第1カウンタ部111及び第2カウンタ部112により出力されるカウンタ値の変化について説明する。
FIG. 4 is a timing chart illustrating the output timing of the first signal and the second signal output by the signal processing device according to the first embodiment and changes in the counter value. With reference to the figure, the output timing of the first signal S1 and second signal S2 output by the
図4には、第1期間T1及び第2期間T2を含む周期を2周期分示している。第1期間T1及び第2期間T2は同一の長さであってもよい。第1期間T1及び第2期間T2は繰り返し交互に行われる。例えば、第1期間T1は奇数フレームであって、第2期間T2は偶数フレームであってもよい。
なお、本実施形態では信号処理装置10が固体撮像素子5に適用される一例について説明しているため、各期間をフレームと記載する場合がある。具体的には、第1期間T1を第1フレーム、第2期間T2を第2フレーム、と記載する場合がある。
FIG. 4 shows two cycles including the first period T1 and the second period T2. The first period T1 and the second period T2 may have the same length. The first period T1 and the second period T2 are repeated and alternated. For example, the first period T1 may be an odd frame, and the second period T2 may be an even frame.
Note that since this embodiment describes an example in which the
また、同図には、横軸を時間として、第1カウンタ部111及び第2カウンタ部112が出力するカウンタ値の変化をそれぞれ示す。同図に示す一例において、第1カウンタ部111及び第2カウンタ部112はそれぞれ8ビットのカウンタ素子を備えるため、カウンタ値は、0から256の間で切り替わる。
Further, in the same figure, the horizontal axis represents time, and changes in the counter values output by the
また、同図には、切替信号SW、カウンタリセット信号CRST1、カウンタリセット信号CRST2、イネーブル信号ENの値を、それぞれL又はHの2値により示す。
切替信号SWは、スイッチ14の接続状態を切り替える。切替信号SWがHの場合はパルス信号取得部11により取得されたパルス信号が第1カウンタ部111に供給され、Lの場合は第2カウンタ部112に供給される。
カウンタリセット信号CRST1及びカウンタリセット信号CRST2は、それぞれ第1カウンタ部111及び第2カウンタ部112をリセットさせる。カウンタリセット信号CRST1がHである期間、第1カウンタ部111に備えられる各カウンタ素子の出力値は0に固定され、Lである期間、カウント動作が行われる。カウンタリセット信号CRST2がHである期間、第2カウンタ部112に備えられる各カウンタ素子の出力値は0に固定され、Lである期間、カウント動作が行われる。
イネーブル信号ENは、第1カウンタ部111及び第2カウンタ部112に共通に入力される信号である。イネーブル信号ENは、第1カウンタ部111及び第2カウンタ部112のイネーブル状態を制御する。イネーブル信号ENがLである期間、パルス信号が入力されても第1カウンタ部111及び第2カウンタ部112はいずれもカウント動作を行わず、Hである期間、パルス信号に応じたカウント動作を行う。
Further, in the figure, the values of the switching signal SW, counter reset signal CRST1, counter reset signal CRST2, and enable signal EN are each shown as two values of L or H.
The switching signal SW switches the connection state of the
The counter reset signal CRST1 and the counter reset signal CRST2 reset the
The enable signal EN is a signal commonly input to the
また、同図には、第1カウンタ部111から第1信号S1を読み込むタイミングについて映像信号読み込みタイミングV_READ1として、第2カウンタ部112から第1信号S1を読み込むタイミングについて映像信号読み込みタイミングV_READ2として記載する。また、第2信号の読み込みタイミングを差分信号読み込みタイミングT_READとして記載する。映像信号読み込みタイミングV_READ1、映像信号読み込みタイミングV_READ2及び差分信号読み込みタイミングT_READは、いずれもHを読み込みタイミングとしてL又はHの2値により示す。
Further, in the figure, the timing to read the first signal S1 from the
時刻t21において、イネーブル信号ENがオフし、カウンタ値がリセットされた(すなわち、カウンタリセット信号CRST1として1パルス入力される)後、イネーブル信号ENがオンする(すなわち、LからHに切り替わる。)。切替信号SWにHが入力された後、第1カウンタ部111のカウンタ値は、フォトダイオード21に入射する光の量に応じたカウント動作を行う。
時刻t21から時刻t22は第1カウンタ部111によりカウント動作が行われる第1期間T1である。当該期間において、パルス信号は第1カウンタ部111に入力され第2カウンタ部112に入力されないため、第2カウンタ部112はカウント動作を行わない。
At time t21, the enable signal EN is turned off and the counter value is reset (that is, one pulse is input as the counter reset signal CRST1), and then the enable signal EN is turned on (that is, switched from L to H). After H is input to the switching signal SW, the counter value of the
The period from time t21 to time t22 is a first period T1 in which the
時刻t21から時刻t22にかけて、第1カウンタ部111は0から順にカウント動作を行う。時刻t22になると、第1カウンタ部111から第1信号S1が読み出される。すなわち、映像信号読み込みタイミングV_READ1がHとなり、時刻t22におけるカウンタ値が読み出される。図4に示す一例では、時刻t22におけるカウンタ値は、200程度である。
From time t21 to time t22, the
カウンタ値の読出し期間において、誤動作を防ぐため、カウント動作を無効に設定してもよい。すなわち、イネーブル信号ENをLにしてもよい。第1カウンタ部111からの出力には一定の時間を要するため、その時間がパルス出力の周期よりも長い場合には、カウンタ値が変化してしまう場合がある。したがって、イネーブル信号ENをLにすることによりカウンタ値が変化してしまう不具合を抑止することができる。なお、以下に説明する第2カウンタ部112からの出力時についても同様である。
In order to prevent malfunction during the reading period of the counter value, the counting operation may be set to be disabled. That is, the enable signal EN may be set to L. Since the output from the
ここで、画素回路1が固体撮像素子5に備えられる場合、固体撮像素子5に備えられた複数の画素回路1からカウンタ値を読み出す必要がある。例えば、各画素回路1に備えられるカウンタ部12からの出力は、XYアドレス方式等が用いられてもよい。XYアドレス方式等を用いる場合、画素を順次選択して読み出される。また、全画素についてのカウンタ値(すなわち映像信号)を読み出すのではなく、後述のトリガ信号を用いて差分があった画素についてのカウンタ値(すなわち映像信号)のみを読み出してもよい。
Here, when the
時刻t22から時刻t23は、第2カウンタ部112がカウント動作を行う第2期間T2である。すなわち時刻t22から時刻t23において、切替信号SWはLに切り替えられ、パルス信号取得部11により取得されたパルス信号は第2カウンタ部112に供給される。また、第2期間T2の開始時において、第2カウンタ部112のカウンタ値がリセットされる(すなわち、カウンタリセット信号CRST2として1パルス入力される)。その後、第2カウンタ部112のカウンタ値は、フォトダイオード21に入射する光の量に応じたカウント動作を行う。
A period from time t22 to time t23 is a second period T2 in which the
ここで、第2期間T2において、第1カウンタ部111はカウント動作を行わず、第1期間T1においてカウントされた値を維持する。すなわち、時刻t22においてカウンタリセット信号CRST1はLを維持し、カウンタ値を0にリセットしない。
第1期間T1の長さと、第2期間T2の長さは同一であるため、フォトダイオード21に入射する光の量が同一であれば、時刻t23における第1カウンタ部111及び第2カウンタ部112にそれぞれ保持された値は理論上同一になる。第1期間T1にフォトダイオード21に入射する光の量が、第2期間T2に比べて多ければ、時刻t23において第1カウンタ部111に保持された値の方が、第2カウンタ部112に保持された値より大きくなる。また、第1期間T1にフォトダイオード21に入射する光の量が、第2期間T2に比べて小さければ、時刻t23において第1カウンタ部111に保持された値の方が、第2カウンタ部112に保持された値より小さくなる。
Here, in the second period T2, the
Since the length of the first period T1 and the length of the second period T2 are the same, if the amount of light incident on the
時刻t23になると、第2カウンタ部112から第1信号S1が読み出される。すなわち、映像信号読み込みタイミングV_READ2がHとなり、時刻t23におけるカウンタ値が読み出される。図4に示す一例では、時刻t23におけるカウンタ値は、150程度である。
カウンタ値の読出し期間において、誤動作を防ぐため、カウント動作を無効に設定してもよい。すなわち、イネーブル信号ENをLにしてもよい。
At time t23, the first signal S1 is read out from the
In order to prevent malfunction during the reading period of the counter value, the counting operation may be set to be disabled. That is, the enable signal EN may be set to L.
また、時刻t23になると、第2信号S2が読み出される。すなわち、差分信号読み込みタイミングT_READがHとなり、トリガ信号Tと符号信号Sとが読み出される。図4に示す一例において、時刻t23におけるカウンタ値は、第1カウンタ部111に保持された値の方が、第2カウンタ部112に保持された値より大きいため、符号信号Sは1となる。トリガ信号Tは、第1カウンタ部111に保持された値と第2カウンタ部112に保持された値との差分が閾値より大きいか否かにより決定される。
Furthermore, at time t23, the second signal S2 is read out. That is, the differential signal reading timing T_READ becomes H, and the trigger signal T and code signal S are read out. In the example shown in FIG. 4, the code signal S becomes 1 because the counter value held in the
なお、画素回路1が固体撮像素子5に用いられる場合、トリガ信号Tは画素アレイの周辺又は画素内に備えられるアドレス生成回路に送られてもよい。当該アドレス生成回路は、トリガ信号Tが1であった画素のアドレス情報(XY座標)を、符号Sとともに出力してもよい。
また、符号信号Sは必ずしも必須ではなく、トリガ信号Tのみを生成し、出力してもよい。
Note that when the
Further, the code signal S is not necessarily essential, and only the trigger signal T may be generated and output.
時刻t23から時刻t24にかけて再度第1周期T1となる。切替信号SWは再度Hに固定される。時刻t23において、第1カウンタ部111のカウンタ値がリセットされる。その後、第1カウンタ部111のカウンタ値は、フォトダイオード21に入射する光の量に応じたカウント動作を行う。時刻t24になると、第1カウンタ部111から第1信号S1が読み出される。図4に示す一例では、時刻t24におけるカウンタ値は、150程度である。また、時刻t24においも、第2信号S2が読み出される。当該期間における第2信号S2は、第2カウンタ部112に保持された値と、第1カウンタ部111に保持された値が比較される。すなわち、第2信号S2とは、当該期間にカウントされた値と、その直前の期間にカウントされた値とが比較される。
The first cycle T1 starts again from time t23 to time t24. The switching signal SW is fixed at H again. At time t23, the counter value of the
時刻t24から時刻t25にかけて再度第2周期T2となる。切替信号SWは再度Lに固定される。時刻t24において、第2カウンタ部112のカウンタ値がリセットされる。その後、第2カウンタ部112のカウンタ値は、フォトダイオード21に入射する光の量に応じたカウント動作を行う。時刻t25になると、第2カウンタ部112から第1信号S1が読み出される。図4に示す一例では、時刻t25におけるカウンタ値は、200程度である。また、時刻t25においも、第2信号S2が読み出される。
The second period T2 starts again from time t24 to time t25. The switching signal SW is fixed at L again. At time t24, the counter value of the
以上説明したように、第1カウンタ部111は第1期間(第1フレーム)T1においてパルス信号取得部11により取得された値に応じてカウント動作を行い、第2カウンタ部112は第2期間(第2フレーム)T2においてパルス信号取得部11により取得された値に応じてカウント動作を行う。すなわち、本実施形態によれば、各フレームにおいて、いずれかのカウンタによりカウント動作が行われる。各フレームにおいてカウントされた値は、フレームの終了時、第1カウンタ部111又は第2カウンタ部112のいずれかに保持されている。
一方、第2信号S2はフレームの終了時点において出力される。したがって、本実施形態によれば、全てのフレームにおいて、第2信号S2に応じて第1信号S1及び第2信号S2を取得することができる。
As explained above, the
On the other hand, the second signal S2 is output at the end of the frame. Therefore, according to this embodiment, it is possible to obtain the first signal S1 and the second signal S2 in accordance with the second signal S2 in all frames.
なお、第1周期T1の直前の第2周期T2においてトリガ信号Tが1であった画素のアドレス情報を用いて、第1周期T1において映像情報を読み出すよう構成してもよい。このように構成することにより、変化のあった映像情報だけを読み出すことができ、有効な情報を削減せずにデータを低減することができる。 Note that the image information may be read out in the first period T1 using the address information of the pixel for which the trigger signal T was 1 in the second period T2 immediately before the first period T1. With this configuration, only the video information that has changed can be read out, and data can be reduced without reducing effective information.
[第1の実施形態のまとめ]
以上説明した実施形態によれば、信号処理装置10は、パルス信号取得部11を備えることにより経時的に変化する値を取得し、カウンタ部(第1カウンタ部111及び第2カウンタ部112)を備えることによりパルス信号取得部11が取得した値に応じてカウント動作を行い、出力部を備えることによりカウンタ部によりカウントされた値に応じて第1信号S1を出力し、第1期間T1においてカウントされた値と第2期間T2においてカウントされた値との差分に応じた第2信号S2を出力する。第2信号S2は、第1期間T1及び第2期間T2の終了時(すなわち各フレーム)において出力される。第1信号S1は、第1カウンタ部111及び第2カウンタ部112から交互に出力される。第1信号S1はアナログ値を示すデジタル信号であり、第2信号S2は、アナログ値に差分があったことを示すトリガ信号Tを含む。したがって、したがって、本実施形態によれば、アナログ値(映像信号)と差分信号とを、デジタル値により容易に取得することができる。
[Summary of the first embodiment]
According to the embodiment described above, the
また、上述した実施形態によれば、カウンタ部は、第1カウンタ部111を備えることにより第1期間T1においてパルス信号取得部11が取得した値に応じてカウント動作を行い、第1カウンタ部111とは異なる第2カウンタ部112を備えることにより第2期間T2においてパルス信号取得部11が取得した値に応じてカウント動作を行う。また、信号処理装置10は、スイッチ14を備えることによりパルス信号取得部11により取得された信号が入力される先を第1カウンタ部111又は第2カウンタ部112のいずれか一方に排他的に切り替える。したがって、本実施形態によれば、パルス信号取得部11により取得された信号を捨てることなく、第1カウンタ部111又は第2カウンタ部112のいずれか一方に保持することができるため、第1期間T1及び第2期間T2のいずれにおいても第1信号S1を出力することができる。したがって、信号処理装置10によれば、時間的な解像度を下げることなく、アナログ値と差分信号とを取得することができる。
Further, according to the embodiment described above, the counter section includes the
また、上述した実施形態によれば、第1カウンタ部111及び第2カウンタ部112にそれぞれ含まれる複数のカウンタ素子のうち、最下位ビットのカウンタ素子(図2に示した第1カウンタ部111の一例では、カウンタ素子121)は、入力信号が有効であるか否かを決定するイネーブル端子1214を有する。カウンタ素子121は、イネーブル端子1214に入力される電圧レベルに応じて、入力されるパルス信号が有効であるか否かを決定する。最下位ビットのカウンタ素子の入力信号が有効にされない限り、後段のカウンタ素子には信号が入力されないため、第1カウンタ部111又は第2カウンタ部112全体としてカウント動作を行うことができない。したがって、本実施形態によれば、最下位ビットのみ無効にすることにより、第1カウンタ部111又は第2カウンタ部112にそれぞれ備えられる他のカウンタ素子についても、カウント動作を無効化することができる。
Further, according to the embodiment described above, among the plurality of counter elements included in the
また、上述した実施形態によれば、パルス信号取得部11は、経時的に値が1又は0のデジタル値に変化するパルス信号を取得する。したがって、本実施形態によれば、信号処理装置10は、2値で出力されるセンサの出力値についてパルス数をカウントした値と、差分信号とを出力することができる。
Further, according to the embodiment described above, the pulse
また、上述した実施形態によれば、信号処理装置10に光量検出装置20が含まれる場合、取得部は、値が連続的に変化するアナログ値を取得する。また、インバータチェーン22は、アナログ値と所定の閾値との比較結果に応じてデジタル値に変換するA/D変換部として機能する。したがって、本実施形態によれば、インバータチェーン22を備えることにより、アナログ値を出力するセンサについても、パルス信号に変換し、パルス数をカウントした値と、差分信号とを出力することができる。
Further, according to the embodiment described above, when the
また、上述した実施形態によれば、取得部は、フォトダイオード21に光が入射した結果に応じた電圧値を取得する。したがって、本実施形態によれば、映像信号と差分信号とを出力可能な固体撮像素子5を提供することができる。
Further, according to the embodiment described above, the acquisition unit acquires the voltage value according to the result of light incident on the
また、上述した実施形態によれば、信号処理装置10に光量検出装置20が含まれる場合、信号処理装置10はリセットトランジスタ23を備えることにより、A/D変換部としてのインバータチェーン22により出力されるデジタル値に応じて、フォトダイオード21にリセット電圧VRSTを印加するか否かを制御することができる。したがって、フォトダイオード21が飽和した場合であっても、フォトダイオード21をリセットすることができる。
Further, according to the embodiment described above, when the
また、上述した実施形態によれば、信号処理装置10は、インバータチェーン22と、第1カウンタ部111及び第2カウンタ部112(いずれも1ビットカウンタの直列接続)、スイッチ14という、比較的少ないトランジスタ数からなるシンプルな回路構成を採用している。本実施形態によれば、このようなシンプルな回路構成であるにもかかわらず、2種類のデジタル信号を出力することができる。また、信号処理装置10は、シンプルな回路構成であるため、画素サイズの増大を抑止することができ、高解像度な映像信号と差分情報とを出力する固体撮像素子5を提供することができる。
Further, according to the embodiment described above, the
また、本実施形態による信号処理装置10を備える固体撮像素子5を撮像装置に適用することにより、用途に応じて、常時差分情報だけを出力するモード、差分情報に加えて全画素の映像信号を出力するモード、差分情報と変化のあった映像信号だけを出力するモードを切り替え可能な撮像装置を提供することができる。当該撮像装置は、通常の撮像装置と比較して、差分情報を出力することができるため、動き情報の検出をすることができるようになる。また、全画素の映像信号を出力するモード以外では、有効な情報を削減せずに、データ量を削減することができる。
Furthermore, by applying the solid-
また、本実施形態によれば、フォトダイオード21により得られた信号を対数圧縮等していないため、光量とパルス数の関係は線形である。したがって、本実施形態によれば、撮影対象を反映した正確な映像情報および差分情報を得ることができる。
Furthermore, according to the present embodiment, the signal obtained by the
なお、図1に示したような3次元構造を採用する場合、第1カウンタ部111及び第2カウンタ部112は、それぞれ第3階層L3及び第4階層L4として構成されてもよい。3次元構造を採用することにより、画素ごとに信号処理装置10を搭載しても画素サイズの増大を避けることでき、高解像度な撮像が実現できる。
Note that when employing the three-dimensional structure as shown in FIG. 1, the
[第2の実施形態]
次に、第2の実施形態について説明する。まず、第2の実施形態の概要について説明する。第1の実施形態においては、パルス信号取得部11により取得されたパルス信号をスイッチ14により第1カウンタ部111又は第2カウンタ部112のいずれかに入力する場合の一例について説明した。第2の実施形態においては、パルス信号取得部11により取得されたパルス信号を第1カウンタ部111によりカウントし、各フレームの終了時点でカウントした値をメモリ回路に保持し、第1カウンタ部111をリセットして再度カウントし始める。したがって、第2の実施形態においては、スイッチ14を用いることなく第1の実施形態と同等の機能を実現することができる。
[Second embodiment]
Next, a second embodiment will be described. First, an overview of the second embodiment will be explained. In the first embodiment, an example has been described in which the pulse signal acquired by the pulse
図5は、第2の実施形態に係る画素回路の回路構成の一例を示す回路図である。同図を参照しながら、第2の実施形態に係る画素回路1Aの回路構成の一例について説明する。画素回路1Aの説明において、画素回路1と同様の構成については同様の符号を付して説明を省略する場合がある。画素回路1Aは、光量検出装置20を備える点において画素回路1と同様である。画素回路1Aは、信号処理装置10に代えて信号処理装置10Aを備える点において画素回路1とは異なる。信号処理装置10Aは、第1カウンタ部111Aと、データ保持部116と、トリガ信号発生回路13Aと、カウンタ出力スイッチ15とを備える。以下の説明において、第1カウンタ部111Aとデータ保持部116とを含む構成をカウンタ部とも記載する場合がある。
FIG. 5 is a circuit diagram showing an example of the circuit configuration of a pixel circuit according to the second embodiment. An example of the circuit configuration of the
第1カウンタ部111Aは、第1カウンタ部111と略同等の機能を有するが、第1カウンタ部111Aは第1信号S1を出力しない点において第1カウンタ部111とは異なる。第1カウンタ部111Aは、パルス信号取得部11により取得されたパルスをカウントし、保持された値をデータ保持部116及びトリガ信号発生回路13Aに出力する。
The
データ保持部116は、複数ビットのメモリ素子を備える。データ保持部116は、例えばメモリ素子161乃至メモリ素子168の、8ビットのメモリ素子を備えることにより、0から255までのデータを保持する。なお、データ保持部116に備えられるメモリ素子の数は、第1カウンタ部111Aに備えられるカウンタ素子の数と同等であってもよい。
データ保持部116は、既存の技術を使って任意に設計可能であるが、以下の説明では、メモリ素子161乃至メモリ素子168としてDフリップフロップ(D―FF)を用いる場合の一例について説明する。なお、Dフリップフロップに代えて、その他のフリップフロップやDRAMを用いて同等の回路を構成してもよい。
The
Although the
メモリ素子161乃至メモリ素子168には、それぞれ第1カウンタ部111Aが備えるカウンタ素子であって対応するカウンタ素子121乃至カウンタ素子128からデータが入力される。例えば、カウンタ素子121の出力値はメモリ素子161に入力され、カウンタ素子122の出力値はメモリ素子162に入力され、…、カウンタ素子127の出力値はメモリ素子167に入力され、カウンタ素子128の出力値はメモリ素子168に入力される。メモリ素子161乃至メモリ素子168は、それぞれ入力された値を保持する。データ保持部116は、自身に保持されているデータを第1信号S1として出力する。なお、第1信号S1は、第1カウンタ部111Aから出力されてもよい。
Data is input to the
複数ビットのメモリ素子に共通する構成について、メモリ素子161乃至メモリ素子168のうち、メモリ素子161を例に挙げて説明する。メモリ素子161は、入力端子1611と、第1出力端子1612と、第2出力端子1613とを備える。入力端子1611には、第1カウンタ部111Aに保持されたデータが入力される。第1出力端子1612及び第2出力端子1213は、Dフリップフロップの出力端子からの信号が出力される。第1出力端子1612は、第1信号S1としての値を出力するための端子であり、第2出力端子1613は、トリガ信号発生回路13Aに値を出力するための端子である。第1出力端子1612及び第2出力端子1613は共通の端子であってもよい。
A configuration common to multiple-bit memory elements will be described using the
カウンタ出力スイッチ15は、第1カウンタ部111Aに保持されたデータをデータ保持部116に出力するか否かを決定する。カウンタ出力スイッチ15は、スイッチ151乃至スイッチ158を備える。スイッチ151乃至スイッチ158は、カウンタ素子121乃至カウンタ素子128及びメモリ素子161乃至メモリ素子168に対応する。例えば、スイッチ151は、カウンタ素子121のデータをメモリ素子161に出力するか否かを決定する。
なお、スイッチ151の機能としては、メモリ素子161乃至メモリ素子168がD-FFである場合、D-FFが有するクロック端子の機能を用いてもよい。
The
Note that when the
データ保持部116及びカウンタ出力スイッチ15は、第1カウンタ部111Aによりカウントされた値を保持するため、データ保持部116とカウンタ出力スイッチ15とを含む構成をメモリ回路と記載する場合がある。当該メモリ回路は、第1期間及び第2期間の終了時点において、第1カウンタ部111によりカウントされた値を保持する。
Since the
トリガ信号発生回路13Aは、第1期間T1及び第2期間T2の終了時点において、第1カウンタ部111Aに保持されたデータと、データ保持部116に保持されたデータとを比較することにより、第2信号S2(すなわちトリガ信号T及び符号信号S)を生成する。出力部は、生成された第2信号S2を出力する。
The trigger
図6は、第2の実施形態に係る信号処理装置により出力される第1信号及び第2信号の出力タイミングと、カウンタ値の変化について説明するタイミングチャートである。同図を参照しながら、信号処理装置10Aにより出力される第1信号S1及び第2信号S2の出力タイミングと、第1カウンタ部111Aによりカウントされるカウンタ値及びデータ保持部116に保持されるデータの変化について説明する。
FIG. 6 is a timing chart illustrating the output timing of the first signal and the second signal output by the signal processing device according to the second embodiment, and changes in the counter value. Referring to the figure, the output timing of the first signal S1 and second signal S2 output by the
第2の実施形態においては、第1期間(第1フレーム)T1及び第2期間(第2フレーム)T2のいずれにおいても、第1カウンタ部111Aによるパルス数のカウント動作が行われる。カウントされた値は、各フレームの終了時点においてデータ保持部116にラッチされる。本実施形態において、第1期間T1及び第2期間T2における動作に差異はないが、他の実施形態との比較のため、便宜上、第1期間T1及び第2期間T2と名称を分けて記載する。
In the second embodiment, the
図6には、横軸を時間として、第1カウンタ部111によりカウントされるカウンタ値の変化と、データ保持部116に保持されるデータの変化を示す。
また、図6に示される、ラッチ信号LTは、カウンタ出力スイッチ15の制御信号である。ラッチ信号LTがHレベルのとき、第1カウンタ部111のデータがデータ保持部116に入力され、Lレベルではデータはデータ保持部116に入力されない。
カウンタリセット信号CRSTは、第1カウンタ部111のカウンタ値をリセットするための信号である。カウンタリセット信号CRSTがHである期間、第1カウンタ部111に備えられる各カウンタ素子の出力値は0に固定され、Lである期間、カウント動作が行われる。
イネーブル信号ENは、第1カウンタ部111のカウント動作を有効にするための制御信号である。イネーブル信号ENがLである期間、パルス信号が入力されても第1カウンタ部111はカウント動作を行わず、Hである期間、パルス信号に応じたカウント動作を行う。
映像信号読み込みタイミングV_READは第1信号S1が出力されるタイミングを示し、差分信号読み込みタイミングT_READはトリガ信号発生回路13Aにより第2信号S2が出力されるタイミングを示す。
FIG. 6 shows changes in the counter value counted by the
Further, the latch signal LT shown in FIG. 6 is a control signal for the
The counter reset signal CRST is a signal for resetting the counter value of the
The enable signal EN is a control signal for enabling the counting operation of the
The video signal read timing V_READ indicates the timing at which the first signal S1 is output, and the differential signal read timing T_READ indicates the timing at which the second signal S2 is output by the trigger
時刻t31において、ラッチ信号LTがHレベルになると、時刻t31の時点における第1カウンタ部111の値がデータ保持部116にラッチされる。図6に示す一例では、70程度のカウンタ値がラッチされている。
また、時刻t31において、イネーブル信号ENがLに設定され、カウント動作が無効にされ、カウンタリセット信号CRSTがHに設定される。その結果、第1カウンタ部111のカウンタ値が0にリセットされる。その後、イネーブル信号ENが解除され(すなわち、LからHに切り替わり)、時刻t31から時刻t32にかけて、第1カウンタ部111は、フォトダイオード21に入射する光量に応じてカウント動作を行う。
At time t31, when the latch signal LT becomes H level, the value of the
Further, at time t31, the enable signal EN is set to L, the counting operation is disabled, and the counter reset signal CRST is set to H. As a result, the counter value of the
時刻t32において、映像信号読み込みタイミングV_READがHとなり、第1信号S1が読み出される。また、時刻t32において、差分信号読み込みタイミングT_READがHとなり、第2信号S2が読み出される。図6に示す一例では、時刻t32における第1カウンタ部111のカウンタ値は200程度であり、データ保持部116に保持された値より大きい。
At time t32, the video signal read timing V_READ becomes H, and the first signal S1 is read out. Further, at time t32, the differential signal read timing T_READ becomes H, and the second signal S2 is read. In the example shown in FIG. 6, the counter value of the
その後、時刻t31において説明した動作を再び行うことにより、第1カウンタ部111のカウンタ値がデータ保持部116にラッチされ、第1カウンタ部111はリセットされる。
Thereafter, by performing the operation described at time t31 again, the counter value of the
時刻t33以降も同様の動作を繰り返すことにより、信号処理装置10Aは、毎フレーム第1信号S1及び第2信号S2を出力する。なお、第1信号S1を出力するか否かは、第2信号S2に含まれるトリガ信号に応じて決められてもよい。すなわち、差分が大きいフレームについてのみ映像信号を出力してもよい。
By repeating the same operation after time t33, the
[第2の実施形態のまとめ]
以上説明した実施形態によれば、信号処理装置10Aは、メモリ回路を備えることにより、第1期間T1及び第2期間T2の終了時点において第1カウンタ部111によりカウントされた値をラッチし、出力部は、ラッチ回路に記憶された値と、第1カウンタ部111に記憶された値とを比較することにより、トリガ信号Tを含む第2信号S2を出力する。このような構成を採用することにより、信号処理装置10Aは、スイッチ14を要しない。したがって、本実施形態によれば、信号処理装置10Aは、スイッチ14を要すことなく、信号処理装置10と同様の機能を実現することができる。
[Summary of second embodiment]
According to the embodiment described above, the
なお、図1に示したような3次元構造を採用する場合、第1カウンタ部111A及びデータ保持部116は、それぞれ第3階層L3及び第4階層L4として構成されてもよい。3次元構造を採用することにより、画素ごとに信号処理装置10Aを搭載しても画素サイズの増大を避けることでき、高解像度な撮像が実現できる。
In addition, when employing the three-dimensional structure as shown in FIG. 1, the
[第3の実施形態]
次に、第3の実施形態について説明する。まず、第3の実施形態の概要について説明する。第1の実施形態及び第2の実施形態においては、各フレームにおいて第1信号S1及び第2信号S2を出力することが可能であり、第2信号S2に含まれるトリガ信号Tに基づいて、第1信号S1に含まれる映像信号を取得するか否かを選択することが可能となる。しかしながら、トリガ信号Tに基づいて差分がないと判断され、映像信号を取得しないと判断した場合、その映像信号は次のフレームのデータにより上書きされ、破棄されてしまっていた。そこで本実施形態においては、差分があるまでの期間、映像信号を蓄積可能とすることを目的とする。
[Third embodiment]
Next, a third embodiment will be described. First, an overview of the third embodiment will be explained. In the first embodiment and the second embodiment, it is possible to output the first signal S1 and the second signal S2 in each frame, and the first signal S1 and the second signal S2 can be output based on the trigger signal T included in the second signal S2. It becomes possible to select whether or not to acquire the video signal included in one signal S1. However, when it is determined that there is no difference based on the trigger signal T and it is determined that the video signal is not to be acquired, the video signal is overwritten by the data of the next frame and is discarded. Therefore, in this embodiment, it is an object of the present invention to allow video signals to be stored for a period until a difference occurs.
図7は、第3の実施形態に係る画素回路の回路構成の一例を示す回路図である。同図を参照しながら、第3の実施形態に係る画素回路1Bの回路構成の一例について説明する。画素回路1Bの説明において、画素回路1と同様の構成については同様の符号を付して説明を省略する場合がある。画素回路1Bは、光量検出装置20を備える点において画素回路1と同様である。画素回路1Bは、信号処理装置10に代えて信号処理装置10Bを備える点において画素回路1とは異なる。信号処理装置10Bは、第1カウンタ部111及び第2カウンタ部112に代えて第1カウンタ部111B及び第2カウンタ部112Bを備え、更に第3カウンタ部113を備える点において画素回路1とは異なる。以下の説明において、第1カウンタ部111B、第2カウンタ部112B及び第3カウンタ部113を含む構成をカウンタ部とも記載する場合がある。
FIG. 7 is a circuit diagram showing an example of the circuit configuration of a pixel circuit according to the third embodiment. An example of the circuit configuration of the
第1カウンタ部111B及び第2カウンタ部112Bは、それぞれ第1カウンタ部111及び第2カウンタ部112と略同等の機能を有するが、第1カウンタ部111Bは第1信号S1を出力しない点において第1カウンタ部111とは異なる。信号処理装置10Bにおいて、第1カウンタ部111B及び第2カウンタ部112Bは、第2信号S2を生成するために用いられる。具体的には、第1期間T1において第1カウンタ部111によりカウント動作を行い、第2期間T2において第2カウンタ部112によりカウント動作を行う。第2期間T2の終了時点において第1カウンタ部111によりカウントされた値と第2カウンタ部112によりカウントされた値とを比較し、比較した結果に応じて第2信号S2が生成される。さらに、第2期間T2の後に再び第1期間T1を繰り返すことにより、第1期間T1の終了時点においても第2カウンタ部112によりカウントされた値と第1カウンタ部111によりカウントされた値とを比較し、比較した結果に応じて第2信号S2が生成される。
The
すなわち、第1カウンタ部111B及び第2カウンタ部112Bは、カウント動作を行う周期と、直前の周期においてカウントされた値を保持する周期とを繰り返す。第1カウンタ部111は、第1期間T1においてカウント動作を行い、第2期間T2においてカウントされた値を保持する。第2カウンタ部112は、第2期間T2においてカウント動作を行い、第1期間T1においてカウントされた値を保持する。
第1カウンタ部111Bによりカウントされるか(すなわち第1期間T1であるか)、又は第2カウンタ部112Bによりカウントされるか(すなわち第2期間T2であるか)は、スイッチ14により排他的に決定される。
That is, the
Whether it is counted by the
第3カウンタ部113は、第1カウンタ部111及び第2カウンタ部112とは異なるカウンタである。第3カウンタ部113は、第1期間T1及び第2期間T2のいずれにおいても、パルス信号取得部11により取得された値に応じてカウント動作を行う。第3カウンタ部113のカウンタ値は、差分信号に応じて読み出され、読み出しが行われた後リセットされる。すなわち出力部は、第2信号S2の出力に応じて、第3カウンタ部113に保持された値を第1信号S1として出力する。
The
すなわち本実施形態において、第2信号S2を生成するカウンタと、第1信号S1を生成するカウンタとは異なる。ここで、各カウンタが有するカウンタ素子のビット数について説明する。第1カウンタ部111、第2カウンタ部112及び第3カウンタ部113は、それぞれ複数ビットのカウンタ素子を備えるが、それぞれ異なるビット数のカウンタ素子を備えていてもよい。第1カウンタ部111B及び第2カウンタ部112Bは、トリガ信号Tの判定を行うためのカウンタであるため、1フレームで露光される量に応じたビット数を有していれば十分である。一方、第3カウンタ部113は、閾値以上の差分が発生するまで、複数フレーム間において連続してカウント動作を行う。したがって、第3カウンタ部113は、第1カウンタ部111及び第2カウンタ部112にそれぞれ備えられるカウンタ素子より多いビット数のカウンタ素子を備えていることが好適である。具体的には、第1カウンタ部111B及び第2カウンタ部112Bは、それぞれ8ビットのカウンタ素子を備えていてもよく、第3カウンタ部113は12ビットのカウンタ素子を備えていてもよい。
That is, in this embodiment, the counter that generates the second signal S2 is different from the counter that generates the first signal S1. Here, the number of bits of the counter element each counter has will be explained. The
図8は、第3の実施形態に係る信号処理装置により出力される第1信号及び第2信号の出力タイミングと、カウンタ値の変化について説明するタイミングチャートである。同図を参照しながら、信号処理装置10Bにより出力される第1信号S1及び第2信号S2の出力タイミングと、第1カウンタ部111B、第2カウンタ部112B及び第3カウンタ部113によりカウントされるカウンタ値の変化について説明する。
FIG. 8 is a timing chart illustrating the output timing of the first signal and the second signal output by the signal processing device according to the third embodiment, and changes in the counter value. Referring to the figure, the output timing of the first signal S1 and the second signal S2 outputted by the
図8には、横軸を時間として、第1カウンタ部111B、第2カウンタ部112B及び第3カウンタ部113によりそれぞれカウントされるカウンタ値の変化を示す。
また、図8に示される、トリガ信号Tは、トリガ信号発生回路13により生成される第2信号S2に含まれる信号であり、差分が所定値以上となった場合にHとなる。切替信号SWは、スイッチ14の切替状態を示す。切替信号SWがHの場合はパルス信号取得部11により取得されたパルス信号が第1カウンタ部111Bに供給され、Lの場合は第2カウンタ部112Bに供給される。カウンタリセット信号CRSTは、第3カウンタ部113のカウンタ値をリセットするための信号である。カウンタリセット信号CRSTがHである期間、第3カウンタ部113に備えられる各カウンタ素子の出力値は0に固定され、Lである期間、カウント動作が行われる。イネーブル信号ENは、第3カウンタ部113のカウント動作を有効にするための制御信号である。イネーブル信号ENがLである期間、パルス信号が入力されても第3カウンタ部113はカウント動作を行わず、Hである期間、パルス信号に応じたカウント動作を行う。映像信号読み込みタイミングV_READは第1信号S1が出力されるタイミングを示し、差分信号読み込みタイミングT_READはトリガ信号発生回路13により第2信号S2が出力されるタイミングを示す。
FIG. 8 shows changes in the counter values counted by the
Further, the trigger signal T shown in FIG. 8 is a signal included in the second signal S2 generated by the trigger
時刻t41から時刻t42において、イネーブル信号ENはLである。したがって、第3カウンタ部113はカウント動作を行わず、第3カウンタ部113の値は0に固定される。また、時刻t41から時刻t42において、切替信号SWはHであり、スイッチ14は、第1カウンタ部111Bに接続されているため、第1カウンタ部111Bはカウント動作を行う。
From time t41 to time t42, enable signal EN is L. Therefore, the
時刻t42において切替信号SWがLに切り替えられ、イネーブル信号ENが解除される(すなわち、LからHに切り替わる)。したがって、時刻t42から時刻t43において、第1カウンタ部111Bはカウンタ値を維持し、第2カウンタ部112Bはカウント動作を行う。また、時刻t42から時刻t43において、第3カウンタ部113もカウント動作を行う。
At time t42, the switching signal SW is switched to L, and the enable signal EN is canceled (that is, switched from L to H). Therefore, from time t42 to time t43, the
時刻t43において差分信号読み込みタイミングT_READがHとなり、トリガ信号Tと符号信号Sとが読み出される。しかしながらトリガ信号TはLを維持しているため、差分は所定の閾値以下である。したがって、第3カウンタ部113の値は読み出されず、第3カウンタ部113はカウント動作を続ける。すなわち、時刻t43において切替信号SWがHに切り替えられ、再び第1カウンタ部111Bがカウント動作を行う。なお、図示しないが、トリガ信号発生回路13によりトリガ信号T及び符号信号Sが生成された後、第1カウンタ部111Bにはリセット信号が入力され、第1カウンタ部111Bのカウンタ値はリセットされる。
At time t43, the differential signal read timing T_READ becomes H, and the trigger signal T and code signal S are read. However, since the trigger signal T maintains L, the difference is below the predetermined threshold. Therefore, the value of the
時刻t44において差分信号読み込みタイミングT_READがHとなり、トリガ信号Tと符号信号Sとが読み出される。同時刻においてトリガ信号TはHを出力しているため、差分は所定の閾値を超えたことを示す。したがって、映像信号読み込みタイミングV_READがHとなり、時刻t43における第3カウンタ部113の値み出される。映像信号が読み出された後、カウンタリセット信号CRSTがHとなり、第3カウンタ部113のカウンタ値がリセットされ、再び第3カウンタ部113がカウンタ動作を開始する。
また、時刻t44において切替信号SWがLに切り替えられ、再び第2カウンタ部112Bがカウント動作を行う。なお、図示しないが、この際第2カウンタ部112Bにはリセット信号が入力され、第2カウンタ部112Bのカウンタ値はリセットされる。
At time t44, the differential signal read timing T_READ becomes H, and the trigger signal T and code signal S are read out. Since the trigger signal T is outputting H at the same time, the difference indicates that the predetermined threshold value has been exceeded. Therefore, the video signal read timing V_READ becomes H, and the value of the
Further, at time t44, the switching signal SW is switched to L, and the
ここで、第1期間T1及び第2期間T2の長さについて説明する。時間的な解像度を上げるためには、第1期間T1及び第2期間T2は高速で切り替えられることが好適である。具体的には、第1期間T1及び第2期間T2は、通常のフレーム周期(例えば、1/30秒を例示することができる。)よりも短いことが好適である。したがって、第1期間T1及び第2期間T2は、30分の1秒より短いことが好適であり、30分の1秒を更に4分の1から数100分の1とした期間であることが好適である。このように第1期間T1及び第2期間T2を短くすることにより、高速でトリガ信号Tの判定を行うことができ、時間的な解像度を上げることができる。
以上の動作では、差分があったタイミングで差分があった画素のみを読み出すものとしているが、それに加えて、ある周期(たとえば1/30秒)でV_READを全画素に入れて、全画素の読み出しを行うこととしても良い。
Here, the lengths of the first period T1 and the second period T2 will be explained. In order to increase the temporal resolution, it is preferable that the first period T1 and the second period T2 be switched at high speed. Specifically, the first period T1 and the second period T2 are preferably shorter than a normal frame period (for example, 1/30 second is an example). Therefore, it is preferable that the first period T1 and the second period T2 be shorter than 1/30th of a second, and it is preferable that the first period T1 and the second period T2 be shorter than 1/30th of a second. suitable. By shortening the first period T1 and the second period T2 in this way, the trigger signal T can be determined at high speed, and the temporal resolution can be increased.
In the above operation, only pixels with a difference are read out at the timing when there is a difference, but in addition to that, V_READ is input to all pixels at a certain period (for example, 1/30 seconds), and all pixels are read out. It is also good to do this.
[第3の実施形態のまとめ]
以上説明した実施形態によれば、信号処理装置10Bは、第3カウンタ部113を備えることにより第1期間T1及び第2期間T2においてパルス信号取得部11により取得された値に応じてカウント動作を行い、第2信号S2に含まれるトリガ信号Tの出力に応じて、第3カウンタ部113に保持された値を出力する。第3カウンタ部113は、差分が生じることによりトリガ信号Tの出力が変化するまでカウント動作を続け、第3カウンタ部113のカウンタ値は第1期間T1及び第2期間T2毎にリセットされることがない。したがって本実施形態によれば、差分が生じるまでにフォトダイオード21に入射した光の量を精度よく検出することができる。
[Summary of third embodiment]
According to the embodiment described above, the
また、本実施形態によれば、トリガ信号Tの出力に応じて映像信号が出力される。したがって信号処理装置10Bを固体撮像素子5に適用した場合、固体撮像素子5は、画素毎に異なるフレームレートを有する動画を作成することができる。
Furthermore, according to this embodiment, a video signal is output in response to the output of the trigger signal T. Therefore, when the
また、以上説明した実施形態によれば、第1カウンタ部111B及び第2カウンタ部112Bは、それぞれ複数ビットのカウンタ素子を備え、第3カウンタ部113は、第1カウンタ部111B及び第2カウンタ部112Bにそれぞれ備えられるカウンタ素子より多いビット数のカウンタ素子を備える。したがって、本実施形態によれば、映像信号を出力するための第3カウンタ部113は、オーバーフローすることなく、カウント動作を行うことができる。
Further, according to the embodiment described above, the
また、以上説明した実施形態によれば、第1期間T1及び第2期間T2は、30分の1秒より短い。すなわち、信号処理装置10Bは、高速でトリガ信号Tの判定を行う。したがって、本実施形態によれば、時間的な解像度を上げることができる。
Further, according to the embodiment described above, the first period T1 and the second period T2 are shorter than 1/30th of a second. That is, the
また、第3の実施形態において、第1カウンタ部111B及び第2カウンタ部112Bを、第2の実施形態における第1カウンタ部111A及びデータ保持部116と置き換えても、同様の効果を得ることができる。
Further, in the third embodiment, even if the
本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。また、本発明はこうした実施形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内において種々の変形及び置換を加えることができる。 The effects described herein are merely illustrative or exemplary, and are not limiting. In other words, the technology according to the present disclosure can have other effects that are obvious to those skilled in the art from the description of this specification, in addition to or in place of the above effects. Further, the present invention is not limited to these embodiments in any way, and various modifications and substitutions can be made without departing from the spirit of the present invention.
5 固体撮像素子
1 画素回路
10 信号処理装置
11 パルス信号取得部
12 カウンタ部
13 トリガ信号発生回路
14 スイッチ
15 カウンタ出力スイッチ
20 光量検出装置
21 フォトダイオード
22 インバータチェーン
23 リセットトランジスタ
S1 第1信号
S2 第2信号
110 第1信号処理部
120 第2信号処理部
111 第1カウンタ部
112 第2カウンタ部
113 第3カウンタ部
116 データ保持部
T1 第1期間
T2 第2期間
5 Solid-
Claims (12)
前記取得部により取得された値に応じてカウントするカウンタ部と、
前記カウンタ部によりカウントされた値に応じた第1信号と、第1期間と第2期間とを交互に繰り返す周期において、前記第1期間においてカウントされた値と前記第1期間より前の期間である前記第2期間においてカウントされた値との差分に応じた第2信号とを出力する出力部と
を備える信号処理装置。 an acquisition unit that acquires a value that changes over time;
a counter unit that counts according to the value acquired by the acquisition unit;
A first signal corresponding to the value counted by the counter section, and a period in which the first period and the second period are alternately repeated, the value counted in the first period and the period before the first period. and an output unit that outputs a second signal according to a difference from a value counted in a certain second period.
前記第1期間において前記取得部により取得された値に応じてカウントする第1カウンタ部と、
前記第1カウンタ部とは異なるカウンタであって、前記第2期間において前記取得部により取得された値に応じてカウントする第2カウンタ部とを備え、
前記取得部により取得された信号が入力される先を前記第1カウンタ部又は前記第2カウンタ部のいずれか一方に排他的に切り替える切り替えスイッチを更に備え、
前記出力部は、前記第1カウンタ部に保持された値と前記第2カウンタ部に保持された値との差分に応じて前記第2信号を出力する
請求項1に記載の信号処理装置。 The counter section is
a first counter unit that counts according to the value acquired by the acquisition unit in the first period;
a second counter unit that is different from the first counter unit and counts according to the value acquired by the acquisition unit in the second period;
further comprising a changeover switch that exclusively switches the input destination of the signal acquired by the acquisition unit to either the first counter unit or the second counter unit,
The signal processing device according to claim 1, wherein the output section outputs the second signal according to a difference between a value held in the first counter section and a value held in the second counter section.
前記出力部は、前記メモリ回路に記憶された値と、前記カウンタ部に記憶された値とを比較することにより、前記第2信号を出力する
請求項1に記載の信号処理装置。 further comprising a memory circuit that holds the value counted by the counter section at the end of the first period and the second period,
The signal processing device according to claim 1, wherein the output section outputs the second signal by comparing a value stored in the memory circuit with a value stored in the counter section.
前記第1カウンタ部及び前記第2カウンタ部とは異なるカウンタであって、前記第1期間及び前記第2期間において前記取得部により取得された値に応じてカウントする第3カウンタ部を更に備え、
前記出力部は、前記第2信号の出力に応じて、前記第3カウンタ部に保持された値を出力する
請求項2に記載の信号処理装置。 The counter section is
further comprising a third counter unit that is a counter different from the first counter unit and the second counter unit and counts according to the value acquired by the acquisition unit in the first period and the second period,
The signal processing device according to claim 2, wherein the output section outputs the value held in the third counter section in response to the output of the second signal.
前記第3カウンタ部は、前記第1カウンタ部及び前記第2カウンタ部にそれぞれ備えられるカウンタ素子より多いビット数のカウンタ素子を備える
請求項4に記載の信号処理装置。 The first counter section and the second counter section each include a multi-bit counter element,
The signal processing device according to claim 4, wherein the third counter section includes counter elements having a larger number of bits than the counter elements included in the first counter section and the second counter section, respectively.
請求項5に記載の信号処理装置。 The signal processing device according to claim 5, wherein the first period and the second period are shorter than 1/30th of a second.
請求項5又は請求項6に記載の信号処理装置。 The signal processing device according to claim 5 or 6, wherein among the counter elements included in the counter section, the least significant bit of the counter element has an enable terminal that determines whether the input signal is valid. .
請求項1から請求項6のいずれか一項に記載の信号処理装置。 The signal processing device according to any one of claims 1 to 6, wherein the acquisition unit acquires a pulse signal whose value changes over time to a digital value of 1 or 0.
前記アナログ信号の値と所定の閾値との比較結果に応じてデジタル値に変換するA/D変換部を更に備える
請求項1から請求項6のいずれか一項に記載の信号処理装置。 The acquisition unit acquires an analog signal whose value changes continuously,
The signal processing device according to any one of claims 1 to 6, further comprising an A/D conversion unit that converts the analog signal into a digital value according to a comparison result between the value of the analog signal and a predetermined threshold.
請求項9に記載の信号処理装置。 The signal processing device according to claim 9, wherein the acquisition unit acquires a voltage value according to a result of light incident on the photodiode.
請求項10に記載の信号処理装置。 The signal processing device according to claim 10, further comprising a reset transistor that determines whether to apply a reset voltage to the photodiode according to the digital value output by the A/D conversion section.
前記取得工程により取得された値に応じてカウントするカウンタ工程と、
前記カウンタ工程によりカウントされた値に応じた第1信号と、第1期間と第2期間とを交互に繰り返す周期において、前記第1期間においてカウントされた値と前記第1期間より前の期間である前記第2期間においてカウントされた値との差分に応じた第2信号とを出力する出力工程と
を有する信号処理方法。 an acquisition step of acquiring values that change over time;
a counter step that counts according to the value acquired in the acquisition step;
A first signal corresponding to the value counted by the counter step, and a period in which the first period and the second period are alternately repeated, the value counted in the first period and the period before the first period. A signal processing method comprising: outputting a second signal according to a difference from a value counted in a certain second period.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022104209A JP2024004565A (en) | 2022-06-29 | 2022-06-29 | Signal processing device and signal processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022104209A JP2024004565A (en) | 2022-06-29 | 2022-06-29 | Signal processing device and signal processing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024004565A true JP2024004565A (en) | 2024-01-17 |
Family
ID=89540312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022104209A Pending JP2024004565A (en) | 2022-06-29 | 2022-06-29 | Signal processing device and signal processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2024004565A (en) |
-
2022
- 2022-06-29 JP JP2022104209A patent/JP2024004565A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7374242B2 (en) | Dynamic vision sensor architecture | |
US9100605B2 (en) | Global shutter with dual storage | |
KR102212100B1 (en) | Split-gate conditional-reset image sensor | |
JP4389190B2 (en) | CMOS active pixel sensor with in-pixel local exposure control function | |
JP5874912B2 (en) | High dynamic range image sensor | |
JP4529834B2 (en) | Solid-state imaging device, driving method of solid-state imaging device, and imaging device | |
US20070279506A1 (en) | Solid-state imaging device, method of driving the same, and camera | |
CN113812142B (en) | Optical sensor and optical sensing method | |
US11812169B2 (en) | Dynamic vision sensor with in-pixel digital change detection | |
WO2009042901A1 (en) | Image sensor with high dynamic range imaging and integrated motion detection | |
US10659709B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
US9258505B2 (en) | Imaging apparatus, imaging system, method for driving imaging apparatus, and method for driving imaging system | |
CN115706861A (en) | Event filtering in an event sensing system | |
Yamada et al. | A 140dB-dynamic-range MOS image sensor with in-pixel multiple-exposure synthesis | |
JP2024004565A (en) | Signal processing device and signal processing method | |
JP2024004564A (en) | Signal processing device and signal processing method | |
US12058459B2 (en) | NMOS comparator for image sensor pixel | |
WO2023126429A1 (en) | High dynamic range image sensor | |
WO2023126424A1 (en) | Event-driven high dynamic range image sensor and method | |
CN115278100A (en) | Pixel unit circuit, signal acquisition device and signal acquisition method | |
CN117813835A (en) | Pixel device, image sensor, and method of operating pixel device | |
CN118118751A (en) | Signal quantization method and image processing device | |
Kim et al. | A Wide dynamic range CMOS image senor with dual capture using floating diffusion capacitor |