JP2023552076A - 擬確率分解によるフォールトトレラントtゲート - Google Patents
擬確率分解によるフォールトトレラントtゲート Download PDFInfo
- Publication number
- JP2023552076A JP2023552076A JP2023528296A JP2023528296A JP2023552076A JP 2023552076 A JP2023552076 A JP 2023552076A JP 2023528296 A JP2023528296 A JP 2023528296A JP 2023528296 A JP2023528296 A JP 2023528296A JP 2023552076 A JP2023552076 A JP 2023552076A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- code
- encoded
- computer
- decomposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000354 decomposition reaction Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 87
- 230000009466 transformation Effects 0.000 claims abstract description 29
- 238000005070 sampling Methods 0.000 claims abstract description 26
- 238000004088 simulation Methods 0.000 claims abstract description 26
- 238000012937 correction Methods 0.000 claims abstract description 21
- 238000004821 distillation Methods 0.000 claims abstract description 16
- 230000000116 mitigating effect Effects 0.000 claims abstract description 13
- 230000015654 memory Effects 0.000 claims description 45
- 239000002096 quantum dot Substances 0.000 claims description 23
- 238000005259 measurement Methods 0.000 claims description 16
- 238000004590 computer program Methods 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 2
- 230000010363 phase shift Effects 0.000 claims 9
- 238000002360 preparation method Methods 0.000 abstract description 7
- 238000000844 transformation Methods 0.000 abstract description 4
- 238000003860 storage Methods 0.000 description 44
- 238000013459 approach Methods 0.000 description 28
- 238000010586 diagram Methods 0.000 description 25
- 238000012545 processing Methods 0.000 description 21
- 230000006870 function Effects 0.000 description 17
- 238000004891 communication Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 238000004422 calculation algorithm Methods 0.000 description 5
- 208000011580 syndromic disease Diseases 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000007726 management method Methods 0.000 description 4
- 230000006855 networking Effects 0.000 description 4
- 239000003381 stabilizer Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 238000010801 machine learning Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000003325 tomography Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000012614 Monte-Carlo sampling Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000002999 depolarising effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008451 emotion Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000001815 facial effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000028161 membrane depolarization Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 230000005233 quantum mechanics related processes and functions Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000013526 transfer learning Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 230000009012 visual motion Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/70—Quantum error correction, detection or prevention, e.g. surface codes or magic state distillation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/10—Noise analysis or noise optimisation
Abstract
量子誤り訂正及び量子誤り軽減を組み合わせた技術は、擬確率分解法を用いて低いサンプリングオーバーヘッドでフォールトトレラントTゲートのシミュレーションの実行に用いられる。いくつかの実施形態において、Tゲートは、2つの論理ビットと、マジック状態蒸留の必要性を緩和し、その結果、低いサンプリングオーバーヘッドを有するマジック状態準備とを使用してシミュレートすることができる。代替的に、Tゲートは、表面符号に対して実行された符号変形に基づいてシミュレートされ得る。ノイズは、学習された論理誤り率に基づいた擬確率分解を用いてTゲートから除去される。
Description
本開示は、量子コンピューティングに関し、より具体的には、量子コンピューティングデバイスにおける誤り軽減を容易にする技術に関する。
以下では、発明の1つ又は複数の実施形態の基本的理解を提供するために概要を提示する。この概要は、特定の実施形態、又は、請求項の主要又は重要な要素を識別すること、又は、その任意の範囲を画定することを意図するものではない。その唯一の目的は、後に提示されるより詳細な説明に対する前置きとして、簡略化された形式の概念を提示することである。本明細書に記載した1つ又は複数の実施形態において、量子コンピューティングデバイスのための誤り軽減を容易にするシステム、デバイス、コンピュータ実装方法、若しくはコンピュータプログラム製品又はその組み合わせは記載されている。
一実施形態によれば、システムは、誤り訂正符号に符号化された論理キュビット及びマジック状態又は表面符号の符号変形のうちの少なくとも1つを用いて符号化されたTゲートをシミュレートするシミュレーションコンポーネント;及び擬確率分解(quasiprobability decomposition)を用いて符号化されたTゲート上のノイズを訂正する訂正コンポーネントを含み得る。
別の実施形態によれば、コンピュータ実装方法は、前記システムによって、誤り訂正符号に符号化された論理キュビット、及びマジック状態又は表面符号の符号変形のうちの少なくとも1つを用いて符号化されたTゲートをシミュレートする段階;及び前記システムによって、擬確率分解を用いて前記符号化されたTゲート上のノイズを訂正する段階を含み得る。
別の実施形態によれば、コンピュータプログラム製品は、具現化されたプログラム命令を有するコンピュータ可読ストレージ媒体(又は複数の媒体)を含み得る。プログラム命令はプロセッサによって実行可能であり、前記プロセッサに、前記プロセッサによって、誤り訂正符号に符号化された論理キュビット及びマジック状態又は表面符号の符号変形のうちの少なくとも1つを用いて符号化されたTゲートをシミュレートさせ;及び前記プロセッサによって、擬確率分解を用いて前記符号化されたTゲート上のノイズを訂正させる。
以下の詳細な説明は単に例示であり、実施形態、若しくは実施形態の用途又は使用、又はその組み合わせを制限することを意図するものではない。更に、前述の背景又は概要の章、又は、詳細な説明の章に提示される任意の明示的又は黙示的情報によって拘束される意図はない。
ここで、図面を参照して1つ又は複数の実施形態を説明する。全体を通して、同様の参照番号は、同様の要素を指すために使用される。以下の説明において、1つ又は複数の実施形態のより完全な理解を提供するべく、説明の目的のために、多くの具体的な詳細が記載される。しかしながら、様々な場合において、これらの具体的な詳細なしで、1つ又は複数の実施形態が実施され得ることは明らかである。
古典的コンピュータは、情報を2進状態として格納又は表現する2進数(又はビット)で動作して、計算及び情報処理機能を実行する。対照的に、量子コンピューティングデバイスは、情報を2進状態と2進状態の重ね合わせとの両方として格納又は表現するキュビット(又はキュビット)で動作する。そのため、量子コンピューティングデバイスは、もつれ及び干渉などの量子力学的現象を利用する。
量子計算は、古典的計算ビットの代わりに、キュビットをその本質的な単位として使用する。キュビット(例えば、量子2進数)は、古典的ビットの量子力学的アナログである。古典的ビットが2つの基礎状態(例えば、0又は1)のうちの1つだけを利用することができるのに対し、キュビットはそれらの基礎状態の重ね合わせ(例えばα|0〉+β|1〉、ここで、α及びβは|α|2+|β|2=1となるような複素スカラである)を利用することができ、ある数のキュビットは理論的には同じ数の古典的ビットより指数関数的に多くの情報を保持することを可能にする。そのため、量子コンピュータ(例えば、古典的ビットの代わりに、又はそれに加えてキュビットを利用するコンピュータ)は、古典的コンピュータについては非常に困難であり得る問題を理論的に素早く解決することができる。古典的コンピュータのビットは単に0又は1のいずれかの値を持つ2進数であるので、例えば、スイッチ、バルブ、磁石、コイン又はこのような2つの状態を持つ他のデバイスである、2つの異なる状態を持つデバイスは、ほぼ全て古典的ビットを表現する役割を果たすことができる。キュビットは、量子の神秘性を帯びており、0と1との状態の重ね合わせを占め得る。これは、0と1との間の中間値を持つこととは違う。キュビットの状態を測定すると、その結果は0又は1のいずれかである。しかしながら、計算の過程では、キュビットはあたかも2つの状態、例えば、63% 0及び37% 1の混合を表現するように振る舞うことができる。
一般的な量子プログラムは、計算の量子的部分と古典的部分とを調整する。一般的な量子プログラムを考える場合、量子アルゴリズムの指定、アルゴリズムの実行可能形式への変換、実験又はシミュレーションの実行、結果の解析に関わるプロセス及び抽象化を識別することが有益である。これらのプロセスは、計算の中間表現に依存する。中間表現(IR:intermediate representation)は、そのソース言語記述でもターゲットマシン命令でもなく、その中間に位置するものである。コンパイラは、プログラムを変換及び最適化するプロセスでいくつかのIRを使用し得る。これらのコンパイラへの入力は、量子アルゴリズム及びコンパイル時間パラメータを説明するソースコードであり、その出力は高レベルIRを用いて表される組み合わせられた量子/古典的プログラムである。古典的コンピュータとは対照的に、量子コンピュータは確率的であり、その結果、アルゴリズム的出力の測定は、アルゴリズム固有の信頼区間内で適切な解を提供する。計算は次に、満足できる確からしさの解決手段が実現され得るまで、繰り返される。
量子コンピュータは、古典的コンピューティングデバイスよりもかなり高速にタスクを実行することができる。しかしながら、量子情報は壊れやすい性質を持っているため、量子コンピュータは本質的にノイズの多いものになる。量子誤り訂正及びフォールトトレラント量子コンピューティングの理論では、欠陥のあるデバイスで複雑な計算を確実に実行し得る方法を提案している。閾値定理は、物理ゲートのノイズレベルがゼロより大きいある一定の閾値εthより低いであれば、任意の長さの計算が任意の低い誤り率で可能であることを保証するものである。特定の回路のフォールトトレラント実装のためのコストは、ポリロガリスティックな空間オーバーヘッドである。より正確には、|C|位置を持つ回路Cについての最終的な故障確率δを保証するためには、O(log log(|C|/δ))レベルの符号化が必要となり得、その結果、O(polylog(|C|/δ))の空間オーバーヘッドとなる。現在、このオーバーヘッドはフォールトトレラント量子コンピューティングを防止する。
横断的に実装され得るゲートについて、定義上、これらのゲートは実質的な誤りを拡散しないのでフォールトトレラントであるため、フォールトオーバーヘッドが比較的に小さい。しかしながら、Eastin-Knill定理は、量子誤り訂正符号はゲートの普遍的なセットを横断的に実装することはできないことを示す。加えて、表面符号のような(自己双対)CSSコードについては、クリフォードゲートのセットが横断方向であることが知られている。ゲートの普遍的なセットを取得するために、Eastin-Knillによれば、CSSコードでは横断的に実装することができないTゲート(非クリフォードゲート)のような追加ゲートをクリフォードゲートと組み合わせる必要がある。
フォールトトレラントTゲートをほとんどないオーバーヘッドで実装することは、自明な課題ではない。1つのアプローチにより、マジック状態蒸留と呼ばれる技術は、低ノイズのマジック状態をフォールトトレラントに準備することに使用され得、それを次いでクリフォード回路でTゲートに変換し得る。図1は、マジック状態及びクリフォード演算のみを用いてTゲート102の例示的な実装を示す。このアプローチにより、フォールトトレラントTゲート(すなわち、欠陥のあるデバイスでも確実に計算を実行することができるTゲート)をフォールトトレラントマジック状態の準備のタスクに実装する問題を緩和することができる。後者のタスクは、マジック状態蒸留によって実現され得、これにより、いくつかのノイズの多いマジック状態は、忠実度のより高いより少数のマジック状態に変換される。マジック状態蒸留は、普遍的フォールトトレラント量子コンピューティングを実現するためのエレガントなアプローチであるが、低ノイズのマジック状態を取得するために使用されるマジック状態蒸留プロセスは、実際にはかなりのオーバーヘッドにつながり得る。
これら及び他の問題に対処するために、本明細書に記載した1つ又は複数の実施形態は、現在のアプローチに対してサンプリングオーバーヘッドを低減する方法で擬確率分解(QPD)法に基づいてフォールトトレラントTゲートを構築するためのシステム及び方法に向けられている。これらのシステム及び方法は、量子誤り訂正(QEC)と量子誤り軽減(QEM:quantum error mitigation)の組み合わせ-例えば、QPD法-を実装して、フォールトトレラントTゲートをシミュレートすることができる。いくつかの実施形態において、Tゲートは、2つの論理ビットと、マジック状態蒸留を回避し、結果として低いサンプリングオーバーヘッドを有するマジック状態準備とを用いてシミュレートすることができる。代替的に、表面符号上で実行される符号変形に基づいてTゲートをシミュレートすることもできる。この後者のアプローチは、マジック状態アプローチに対してサンプリングオーバーヘッドが若干大きくなるが、単一の論理キュビットを利用するだけである。
擬確率分解を用いると、フォールトトレラントTゲートは、トワイリングに基づくトモグラフィーステップを用いてシミュレートされ得、サンプリングオーバーヘッドがおよそ(1+ε)tのスケールとなり、ここで、tはTゲートの数、εは物理誤り率である。符号変形に基づくアプローチは、サブシステムコードを使用することができ、変形をソフトウェアで行うことができる。
図2は、本明細書に記載した1つ又は複数の実施形態による、フォールトトレラントTゲートを構築することができる非限定的システム200の一例のブロック図を示す。システム202は、コンピュータ実行可能コンポーネントを格納するためのメモリ220、及びメモリ220に格納されたコンピュータ実行可能コンポーネントを実行するためのメモリ220に、1つ又は複数の通信バス216を介して動作可能に結合された1つ又は複数のプロセッサ218(例えば、1つ又は複数の古典的プロセッサ)を含む。図2に示したように、コンピュータ実行可能コンポーネントは、シミュレーションコンポーネント204及び訂正コンポーネント206を含む。
シミュレーションコンポーネント204は、マジック状態又は表面符号の符号変形のうちの少なくとも1つを用いて量子Tゲートをシミュレートすることができる。訂正コンポーネント206は、擬確率分解を用いて量子Tゲート上のノイズを訂正することができる。一般的に、システム202の実施形態によって実装される技術は、これらの技術が、ノイズの多いマジック状態が使用されてもフォールトトレラントTゲートをもたらすことができるので、部分的にマジック状態蒸留を実行する必要を排除することによって、比較的低いサンプリングオーバーヘッドでフォールトトレラントTゲートをシミュレートすることができる。
上述したように、ノイズ及び誤りの影響を受けやすいため、現在の量子コンピュータは、タスクを計算することに対して、古典的コンピュータよりも優れた能力を発揮することができない。量子誤り訂正(QEC)によるフォールトトレランス(FT:Fault tolerance)は、このようなノイズ及び誤りの感度を緩和するための長期的な解決手段を提供し得る。しかしながら、QECによるFTは、一般的に現在の量子コンピュータの範囲を超えて、かなりのコンピューティングリソースを消費する。
量子誤り軽減(QEM)は、完全なFTを約束することなく、近い将来の量子コンピュータにおけるノイズ及び誤りの感度を緩和するための中間的な解決手段を提供することができる。擬確率分解(QPD:Quasiprobability decomposition)は、このようなQEM技術の1つである。
QPD法は、例えば、量子コンピュータのn個のキュビットに線形演算子Fを実装する場合、ノイズの多いハードウェアでも誤りなく実装することができる。より正確には、擬確率法は、量子状態F(ρin)自体の(ここで、ρinはn個のキュビットの初期状態)にアクセスするのではなく、実験の実行ごとに独立してサンプリング可能なランダム状態にアクセスすることができる。このランダム状態は、あらゆる測定の結果に対してF(ρin)と同じ期待値を示す。しかしながら、これにはサンプリングオーバーヘッド又はC要素の形式であるコストがかかる。C要素は、実行しなければならない追加ショットの数に関して説明される。
Gottesman-Knill定理によれば、クリフォードゲートのみを用いた量子回路は、古典的コンピュータで効率的にシミュレートされることができる。量子コンピューティングの性能を完全に活用するためには、量子コンピュータは、非クリフォードゲートを含むゲートの普遍的なセットを実装できることが必要である。しかしながら、非クリフォードゲートをフォールトトレラントな方法で実装するには、非クリフォードゲートを横断的に実装できないため、コストが高くかかる。非クリフォードゲートを含むいくつかの量子回路において、利用可能なコンピューティングリソースのうちの90%~99%はフォールトトレランスを(例えば、マジック状態蒸留を用いて)実現するタスクに専用されている。
システム202に適用されたアプローチの第1のステップによれば、Tゲートは(例えば、シミュレーションコンポーネント204によって)実装される。1つ又は複数の実施形態において、このTゲートはクリフォード回路及び図1に示した
によって与えられたマジック状態の存在を介して実装され得る。システム202によって実装される技術は、ノイズの多いTゲートが与えられたとしても、フォールトトレラントTゲートをもたらすことができるので、マジック状態自体はノイズの多くてもよく、マジック状態蒸留なしに準備することができる。この例では、|π/4?で表現されるノイズの多いマジック状態は準備され、そこからクリフォードゲート、すなわち制御されたnot(CNOT)ゲート108及び制御された位相ゲート110(示される例ではSゲート)を用いてTゲート102は横断的に実装される。示される例において、値Ψを持っているキュビット104はCNOTゲート108に提供されるが、マジック状態キュビット106は制御された位相ゲート110に提供される。シミュレーションコンポーネント204は、CNOTゲート108の出力に対して測定作業112を実行し得、制御された位相ゲート110に測定結果を提供し得る。制御された位相ゲート110の出力114-T|Ψ?によって表現され-は、Tゲートの出力としての役割を果たす。
簡潔のために、選択されたコードによって、論理ゲートS=diag(1,i),X,CNOTのノイズレス実装、論理|0?及び|+?状態の準備、Z及びX基底における論理キュビットの測定が可能であると想定する。状態ρは、
として定義されたクリフォードゲートAを用いてトワイリングされ得、ここで、|0?:Z=|π/4?は|π/4?と直交する状態である。従って、トワイリングされた状態は、
になり、ここで、2番目の等式が、
という恒等式から導かれる。
そのため、シミュレーションコンポーネント204は、まずρを準備し、次に論理Aゲートを確率1/2で適用することにより、トワイリングされた状態τを準備することができる。|0?=Z|π/4?であるので、トワイリングされた状態τは、確率
が適用されるランダムなパウリZ誤りに悩まされる理想的なマジック状態|π/4?とみなされ得る。
CNOTゲート108は、パウリZ誤りをマジック状態|π/4?からデータキュビットに伝搬する。誤りは測定に影響を与えない。そのため、図1に示したTゲート102内の理想的なマジック状態|π/4?の代わりに、トワイリングされた状態τを用いると、シミュレーションコンポーネント204は、
によって与えられたようにノイズの多いTゲートを実装し得、ここで、Τ及びΖはそれぞれ理想的なTゲート及びZゲートを実装した量子チャネルを示す;例えば、任意の単一のキュビット演算子Bに対して、T(B)=T BTTであり、Z(B)=ZBZTである。図3は、ノイズN306が存在する理想的なTゲート304に同等するとみなされ得るノイズの多いTゲート302の表現である。
次に、誤り軽減技術は、チャネル
によって記載されたノイズの多いTゲート302を、チャネルΤによって記載される(ノイズN306がない)完璧なTゲート304に変換することに使用され得る。これを実現するために、訂正コンポーネント206は、論理誤り率
についての合理的な推定値を判定し、この論理誤り率
に基づいてノイズマップNを生成し、QPD法を用いるノイズマップN-1の逆を適用することによってノイズの多いTゲート302上のノイズを訂正することができる。いくつかの実施形態において、訂正コンポーネント206は、トモグラフィ技術を用いて論理誤り率
を推定することができる。代替的に、訂正コンポーネント206のいくつかの実施形態は、
を実験的に測定することによって、論理誤り率
をより効率的に推定する別の方法を使用することができる。この代替的アプローチによれば、位相フリップチャネルは、
として定義され、ここで、Ιは恒等チャネルを示す。Τ及びΖが交わるので、任意の
に対して、
である。
従って、方程式(10)は、
を確実にする。
次いで、訂正コンポーネント204は、論理状態|+?をフォールトトレラントに準備すること、
を適用すること、及び1又は0をもたらす、{|+?,|-?}基底の結果出力を測定することによって論理誤り率
を判定することができる。シミュレーションコンポーネント204は、この回路を複数回で繰り返して、
と示された結果の期待値を推定することができ、ここで、最終ステップは、単純反復論でチェックされ得る。p=8,16,24,32,...についてのf(p)を測定することによって、
についての推定値は指数フィッティングを用いて取得され得る。
論理誤り率
が知られると、訂正コンポーネント206は、様々な誤り軽減技術を使用して、ノイズの多いTゲート
を完璧なTゲートΤの妥当な近似に変換することができる 。2つのそのような技術は以下のように説明される。
QPD法(確率的誤りキャンセルとも呼ばれる場合がある)は、ノイズの多い量子チャネルを実行できる量子ハードウェア{εi}のみにアクセスし得ながら、目的の量子チャネルF(例えば、理想的な量子ゲート)をシミュレートできる量子誤り軽減技術である。図4は、QPD法を示す例示的な回路402の表現である。ゲートU404は実行され、演算子O406によって特徴付けられた測定は実行されることを想定すると、この測定結果の期待値は、
によって表現され得る。
多くの量子回路において、期待値のみが注目される。QPD法では、[U](ρ)がハードウェア上で正確に実装できない場合でも、この期待値を推定することができる。QPD法の第1のステップによれば、量子ハードウェアが量子チャネルε1,ε2,ε3,...εMを実装し得ることが想定されると、
によって与えられた分解が、ある
を持つことが見つかり、ここで、aiは擬確率係数であり、Mは分解サイズである。この分解は、
及び
について、
として書き直され得る。
この分解であれば、毎回量子回路が実行されると、i∈{1,...,M}は分散piによりランダムに選択される。ゲートU404は、確率
でチャネルεi(ブロック306)のうちの1つによって確率的に置き換えられ、ここで、
であり、(ブロック408で測定された)測定結果はγsign(ai)で重み付けされる。
回路の末端での測定結果に正しく重み付けを行うことにより、システム202は、モンテカルロサンプリングを行うことで、理想的な量子回路の結果の真の期待値の不偏推定値を取得することができる。ある精度に到達するために実行されるサンプル数は、Ο(γ2)としてスケールする。この場合、γはQPD法のサンプリングオーバーヘッドである。
Uがノイズの多いTゲート302に対応するユニタリー演算子であると想定すると、この方法は、訂正コンポーネント206によって利用されて、
、
、
、及び
を持つ方程式(16)の形式のQPDをもたらす恒等式
を考慮して、ノイズの多いTゲート
を完璧なTゲートΤに変換し得る。
この場合、サンプリングオーバーヘッドは、
としてスケールする。
図5aは、εi=εI=0及びε2=εである場合についての方程式(4)に記載された表面エンコーディングを介して物理誤り率εの関数として方程式(26)によって与えられたサンプリングオーバーヘッドγεのプロット502である。図5bは、εi=εI=ε2/10及びε2=εである場合についてのサンプリングオーバーヘッドγεのプロット504である。
一般的に、QPD法を用いる誤り軽減は、
としてスケールする、かなりのサンプリングオーバーヘッドを生じさせ得、ここで、tはTカウントである。更に、QPD法をフォールトトレランスと組み合わせることは、より高いオーバーヘッドにもつながり得る。擬確率法を用いて、量子回路にマジック状態準備が実装されたセットアップを考える。横断的演算が全て誤りなく実行されると仮定すると、最終的な回路は
で与えられる擬確率混合回路となる。
しかしながら、横断的演算でも誤りが発生し得、それを任意に抑制することができる。従って、実際の最終状態は、
になり、ここで、εκが横断的ゲートのノイズによる影響を含んでいる。
|C|=poly(t)の現実的な場合において、コードサイズは標準的なフォールトトレラント設定のようにポリ対数的ではなく、位置の数|C|に対して多項式でスケールされる。しかしながら、QPD法の性質上、サンプリングオーバーヘッドが十分に小さい回路しか考慮されないことを想起する。すなわち、γ≦κでκ>0が大きすぎない場合はε≧Δ/κをもたらし、従って、
であり、ここで、近似ステップは、κが大きすぎない限り、十分な精度が得られる。このスケールは、標準的なフォールトトレラント設定から予測されるものと一致している。
上述のアプローチによれば、シミュレーションコンポーネント204は、(図1に関連して上述したように)マジック状態を用いてTゲートをシミュレートし、訂正コンポーネント206は、Tゲート上の論理誤り率(及び対応するノイズマップN)を学習し、(図4に関連して上述したように)このノイズを低減するためにQPDを適用する。このアプローチにより、準備したマジック状態にノイズが多くても、フォールトトレラントTゲートをもたらすことができる。そのため、マジック状態を準備するためにマジック状態蒸留を用いる必要がなく、その結果、低ノイズのマジック状態を取得するためにマジック状態蒸留を行う必要があるアプローチに対して、その結果、計算オーバーヘッドを大幅に低減させる。
Tゲートをシミュレートするためにシミュレーションコンポーネント204のいくつかの実施形態によって使用され得る、上述のマジック状態アプローチは、誤り訂正符号で符号化された2つの論理キュビット104及び106を利用する。このアプローチの代替として、シミュレーションコンポーネント204のいくつかの実施形態は、誤り訂正符号で符号化された単一の論理キュビットを利用するだけのフォールトトレラントTゲートを実装するために別のアプローチを使用することができる。これにより、フォールトトレラントTを実験的に実証するための要件を減らすことができる。この代替的アプローチは、表面符号の符号変形に基づくものである。図6は、符号変形によるフォールトトレラントTゲートの実装を示す。このアプローチによれば、表面符号602aに対して重み-1論理Z演算子を示す符号変形を行い、得られた変形されたコード602bにおいて論理Tゲートを物理Tゲートとしてシミュレートし、次いで変形されたコード602bを最初の形式に戻している。
図7は、データキュビット710(黒い点)、シンドロームキュビット708(白い点)、Zスタビライザ706、及びXスタビライザ704を含む距離d=3の5×5表面符号702の例の表現である。そのため、表面符号702は、4d2-4d+1キュビットを用い、横断方向のX、Y、Z、S及びHゲートを有する。しかしながら、本明細書で説明するアプローチは、どのコードを使用するかに本質的に依存しない。いくつかのシナリオでは、回転したコード又は二重表面符号など、他のタイプのコードを使用することが有益である場合がある。
このノイズモデルでは、CNOT、MeasX、MeasZ、PrepX、PrepZ演算及びアイドル演算の場合、CNOT の出力キュビットに脱分極チャネルを
の形式で適用することができる。
次いで、準備ゲートは確率εで理想的な出力と直交する状態を出力し、測定ゲートは確率εで誤った割り当てを出力する。従って、εd<<1及び
である場合、
であることが分かることができ、ここで、εthは表面符号の閾値を示し、κはコードサイズに依存しない普遍定数を示す。フォールトトレラント量子コンピューティングでは、
であれば、εd<<1の仮定は実際には限定されない。
図8は、1つ又は複数の実施形態による符号変形を用いるフォールトトレラントTゲートを実施するための例示的なシーケンスを示す。 このシーケンス、又は別の適切な符号変形シーケンスは、1つ又は複数の実施形態においてシミュレーションコンポーネント204によって実行され得る。この示される例では、距離d=5の9x9サブシステムの表面符号に対して符号変形が行われた。一般的には、以下で説明されるシーケンスにより、距離dの表面符号に対して符号化されたTゲートの実行を符号変形でシミュレートすることができる。
ステップ802aにおいて、各物理キュビットは、|+?状態で初期化することができ、d個のシンドローム読み出しラウンドを実行することができる。これは、論理キュビットを|+?状態で初期化する。ステップ802bにおいて、上部境界のスタビライザをオフにする。次いで、ステップ802cにおいて、北西の角に物理Tゲートが適用される。次いで、ステップ802dで、上部境界のスタビライザをオンにし、d個のシンドローム読み出しラウンドを実行する。次いで、各物理キュビットはX基底で測定され得、論理X演算子の誤り訂正された固有値が計算され得る。測定された固有値が-1である場合、論理Z誤りが宣言され得る。
図7によって要約される数値計算について、κのこの数値シミュレーションは、
をもたらす。
図7によって要約される数値計算について、κのこの数値シミュレーションは、
符号変形アプローチは、上部境界で測定された1ラウンドのシンドロームをデコーディングアルゴリズムから隠すことで、ソフトウェアで適用することができる。そのため、実際のシンドローム測定回路を変更する必要はない。
量子誤り訂正とQPD法を介した量子誤り訂正とを組み合わせることにより(QPDアシストQECとも呼ばれるアプローチ)、本明細書で説明するシステム202の実施形態は、現在の技術に対して比較的少量のサンプリングオーバーヘッドでフォールトトレラントTゲートを構築することが可能である。本明細書に記載されたTゲートのシミュレーションにマジック状態アプローチを用いた場合、QPD法を適用してTゲートへのノイズの影響を戻すことで、ノイズの多いマジック状態を用いてもフォールトトレラントTゲートをもたらすことができる。これにより、マジック状態に対してマジック状態蒸留を行う必要を排除し、それに応じてサンプリングオーバーヘッドを削減できる。代替的に、本明細書で説明する符号変形アプローチを用いれば、マジック状態アプローチのように2つの論理キュビットではなく、1つの論理キュビットだけを用いてフォールトトレラントTゲートをシミュレートすることができる。マジック状態アプローチに対してサンプリングオーバーヘッドは増加するが、符号変形アプローチは依然として現在のアプローチに対して低いサンプリングオーバーヘッドをもたらすことができる。ハードウェアに関しては、QPDアシストQECはフォールトトレラントTゲートのみを用いて実装でき、従来のQECと対照的に、マジック状態蒸留が不要なため、マジック状態工場が不要となる。
古典シミュレーションの場合と同様に、QPDアシストQECについての総シミュレーション時間のオーバーヘッドは、Tゲートの数の関数として乗数的にスケールする。QPDアシストQEC誤り軽減技術のコストは、サンプリングオーバーヘッドγε≧1であり、これは基本ゲートの物理誤り率εに依存し、Tゲートの数(Tカウント)の関数として乗数的に加算される。Tカウントtの回路では、総サンプリングオーバーヘッドは、
であり、ここで、
である。
サンプリングオーバーヘッドは
としておおよそスケールし、現実的な誤り率に対して十分に小さく、これにより、現在のデバイスで大きなTカウントに対して普遍的フォールトトレラント量子回路は合理的なサンプリングオーバーヘッドでシミュレートされ得る。
図9は、本願の1つ又は複数の実施形態による方法論を示す。説明を簡潔にするために、本明細書に示される方法論は、一連の行為として示され、説明されるが、いくつかの行為は、それに従って、本明細書に示され、説明されるものとは異なる順序で、若しくは他の行為と同時に、又はその組み合わせで発生し得るので、主題のイノベーションは行為の順序によって限定されないことを理解及び理解することであろう。例えば、当業者は、ある方法論は、状態図のような一連の相互関連する状態若しくはイベントとして代替的に表わし得ると理解及び認識するであろう。更に、全ての図示された行為が、イノベーションによる方法論を実施することを要求されるとは限らない。更に、相互作用図は、異種エンティティが方法論の異種部分を制定する場合に、本開示による方法論、又は方法を表現することができる。更に、開示された例示的な方法の2つ以上を互いに組み合わせて実施し、本明細書に記載された1つ又は複数の特徴又は利点を実現することができる。
図9は、本明細書に記載した1つ又は複数の実施形態によるフォールトトレラントTゲートを作成するための例示的な方法論900を示す。初めに、902において、誤り訂正符号に符号化された論理キュビットと、マジック状態又は表面符号の符号変形又は別の与えられたコードのうちの少なくとも1つを使用して、符号化されたTゲートが(例えば、シミュレーションコンポーネント204によって)シミュレートされる。マジック状態を使用したシミュレーションが行われるいくつかの実施形態においては、マジック状態蒸留を行わずにマジック状態を準備することができ、ノイズの多いマジック状態をもたらすことができる。符号変形によるシミュレーションが行われるいくつかの実施形態において、符号変形は、例えば重み-1論理Z演算子を示すようにコードに対して行われ得、論理Tゲートは、得られた変形されたコードにおいて物理Tゲートとしてシミュレートされ得る。904においては、ステップ902でシミュレートされた符号化されたTゲートに対して、擬確率分解を使用して(例えば、訂正コンポーネント204によって)ノイズが訂正される。
開示された主題の様々な態様についての文脈を提供するべく、図10及び後続の説明は、開示された主題の様々な態様が実装され得る好適な環境の一般的説明を提供することが意図される。実施形態は、1つ又は複数のコンピュータ上で実行可能なコンピュータ実行可能命令の一般的な文脈で上述されてきたが、当業者は、実施形態が、他のプログラムモジュールとの組み合わせで、若しくはハードウェアとソフトウェアの組み合わせとして、又はその組み合わせで実施することもできることを認識するであろう。
図10を参照すると、本明細書に記載された態様の様々な実施形態を実施するための例示的な環境1000は、コンピュータ1002を含み、コンピュータ1002は、処理ユニット1004、システムメモリ1006、及びシステムバス1008を含む。システムバス1008は、システムメモリ1006を含むがこれに限定されるものではないシステムコンポーネントを処理ユニット1004に結合する。処理ユニット1004は、商業上的に利用可能な様々なプロセッサのいずれかであり得る。デュアルマイクロプロセッサ及び他のマルチプロセッサアーキテクチャはまた、処理ユニット1004として利用され得る。
システムバス1008は、様々な市販のバスアーキテクチャのいずれかを使用する(メモリコントローラを有すか、又は、有さない)メモリバス、ペリフェラルバス、及びローカルバスに更に相互接続し得るいくつかのタイプのバス構造のうちのいずれかであり得る。システムメモリ1006は、ROM1010及びRAM1012を含む。基本入出力システム(BIOS:basic input/output system)は、ROM、消去可能プログラマブルリードオンリメモリ(EPROM:Erasable Programmable Read Only Memory)、EEPROMなどの不揮発性メモリに格納することができ、このBIOSは、起動時などコンピュータ1002内の要素間で情報を転送するのに役立つ基本ルーチンを含むものである。また、RAM1012は、データをキャッシュするためのスタティックRAMなどの高速RAMを含むことができる。
コンピュータ1002は、更に、内蔵ハードディスクドライブ(HDD)1014(例えば、EIDE、SATA)、1つ又は複数の外部ストレージデバイス1016(例えば、磁気フロッピディスクドライブ(FDD)1016、メモリスティック又はフラッシュドライブリーダ、メモリカードリーダなど)、及び光学ディスクドライブ1020(例えば、CD-ROMディスク、DVD、BDなどからの読み取り又は書き込みができる)を含んでいる。内部HDD1014がコンピュータ1002内に位置するものとして示されるが、内部HDD1014は、好適なシャーシ(不図示)における外部使用のためにも構成され得る。追加的に、環境1000には示されていないが、HDD1014に加えて、又はHDDの代わりに、ソリッドステートドライブ(SSD)が使用され得る。HDD1014、外部ストレージデバイス1016及び光学ディスクドライブ1020は、それぞれHDDインタフェース1024、外部ストレージインタフェース1026及び光学ディスクドライブインタフェース1028によってシステムバス1008に接続することが可能である。外部ドライブ実装のためのインタフェース1024は、ユニバーサルシリアルバス(USB)および電気電子技術者協会(IEEE)1394インタフェース技術のうちの少なくとも1つ又は両方を含むことができる。他の外部ドライブ接続技術は、本明細書に記載される実施形態の構想内にある。
ドライブ及びその関連するコンピュータ可読ストレージ媒体は、データ、データ構造、コンピュータ実行可能命令などの不揮発性ストレージを提供する。コンピュータ1002については、ドライブ及びストレージ媒体は、好適なデジタルフォーマットの任意のデータのストレージに適応する。上記のコンピュータ可読ストレージ媒体の説明は、それぞれのタイプのストレージデバイスに言及しているが、当業者には、コンピュータによって読み取り可能な他のタイプのストレージ媒体も、現在存在するか将来開発されるかにかかわらず、例示的な動作環境で使用できること、更に、そのようなストレージ媒体はいずれも、本明細書に記載した方法を実行するためのコンピュータ実行可能命令を含み得ることが理解できるはずである。
オペレーティングシステム1030、1つ又は複数のアプリケーションプログラム1032、他のプログラムモジュール1034、及びプログラムデータ1036を含む、ある数のプログラムモジュールは、ドライブ及びRAM1012に格納され得る。また、オペレーティングシステム、アプリケーション、モジュール、若しくはデータ、又はその組み合わせの全て又は一部をRAM1012にキャッシュすることも可能である。本明細書に記載されたシステム及び方法は、様々な市販のオペレーティングシステム又はオペレーティングシステムの組み合わせを利用して実施することができる。
コンピュータ1002は任意選択的に、エミュレーション技術を含み得る。例えば、ハイパーバイザ(不図示)又は他の中間物は、オペレーティングシステム1030のためのハードウェア環境をエミュレートし得、エミュレートされたハードウェアは任意選択的に、図10に示されるハードウェアとは異なり得る。そのような一実施形態では、オペレーティングシステム1030は、コンピュータ1002でホストされる複数のVMのうちの1つの仮想マシン(VM:virtual machine)を含み得る。更に、オペレーティングシステム1030は、アプリケーションプログラム1032のために、Java(登録商標)ランタイム環境又は.NETフレームワークなどのランタイム環境を提供することができる。ランタイム環境は、アプリケーションプログラム1032を、ランタイム環境を含む任意のオペレーティングシステム上で動作させることができる一貫性のある実行環境である。同様に、オペレーティングシステム1030はコンテナをサポートすることができ、アプリケーションプログラム1032は、例えば、アプリケーションのコード、ランタイム、システムツール、システムライブラリ、及び設定を含む、軽量でスタンドアロンの実行可能なソフトウェアのパッケージであるコンテナの形態であることが可能である。
更に、コンピュータ1002は、信頼できる処理モジュール(TPM:Trusted Processing Module)などのセキュリティモジュールでイネーブルにすることができる。例えばTPMでは、起動コンポーネントは次の時間の起動コンポーネントをハッシュ化し、その結果が確保された値と一致するのを待ってから次の起動コンポーネントをロードする。このプロセスは、コンピュータ1002のコード実行スタックの任意の層、例えば、アプリケーション実行レベル又はオペレーティングシステム(OS)カーネルレベルで適用され得、それにより、コード実行の任意のレベルでのセキュリティが可能になる。
ユーザは、1つ又は複数の有線/無線入力デバイス、例えば、キーボード1038、タッチスクリーン1040、及びマウス1042のようなポインティングデバイスを通じてコンピュータ1002にコマンド及び情報を入れ得る。他の入力デバイス(不図示)としては、マイク、赤外線(IR)リモコン、無線周波数(RF)リモコン、又は他のリモコン、ジョイスティック、仮想現実コントローラ若しくは仮想現実ヘッドセット又はその組み合わせ、ゲームパッド、スタイラスペン、画像入力デバイス、例えば、カメラ、ジェスチャセンサ入力デバイス、視覚動作センサ入力デバイス、感情又は顔検出デバイス、生体入力デバイス、例えば、指紋又は虹彩スキャナ、又は同様のものが挙げられ得る。これら及び他の入力デバイスは、システムバス1008に結合できる入力デバイスインタフェース1044を介して処理ユニット1004に接続されることが多いが、例えば、パラレルポート、IEEE1394シリアルポート、ゲームポート、USBポート、IRインタフェース、BLUETOOTH(登録商標)インタフェースなど、他のインタフェースによって接続することも可能である。
モニタ1044又は他のタイプのディスプレイデバイスはまた、ビデオアダプタ1046のようなインタフェースを介してシステムバス1008に接続され得る。モニタ1044に加え、コンピュータは、通常、例えば、スピーカ、プリンタなどの他の周辺出力デバイス(不図示)を含む。
コンピュータ1002は、リモートコンピュータ1048など、1つ又は複数のリモートコンピュータに対する有線通信、無線通信、又はその組み合わせを介した論理接続を使用して、ネットワーク化された環境において動作し得る。リモートコンピュータ1048は、ワークステーション、サーバコンピュータ、ルータ、パーソナルコンピュータ、ポータブルコンピュータ、マイクロプロセッサベースの娯楽器具、ピアデバイス、又は他の一般的なネットワークノードであり得、典型的には、コンピュータ1002に関連して説明した要素の多く又は全てを含むが、簡潔にするために、メモリ/ストレージデバイス1050のみを図示している。
図示される論理接続は、ローカルエリアネットワーク(LAN)1052、より大きなネットワーク、例えばワイドエリアネットワーク(WAN)1054、又はその組み合わせに対する有線/無線接続を含む。このようなLAN及びWANネットワーキング環境は、オフィス及び企業では当たり前で、イントラネットなどの企業規模のコンピュータネットワークを促進し、その全てが、例えば、インターネットなどのグローバルな通信ネットワークに接続することができるようになっている。
図示される論理接続は、ローカルエリアネットワーク(LAN)1052、より大きなネットワーク、例えばワイドエリアネットワーク(WAN)1054、又はその組み合わせに対する有線/無線接続を含む。このようなLAN及びWANネットワーキング環境は、オフィス及び企業では当たり前で、イントラネットなどの企業規模のコンピュータネットワークを促進し、その全てが、例えば、インターネットなどのグローバルな通信ネットワークに接続することができるようになっている。
LANネットワーキング環境において使用されるとき、コンピュータ1002は、有線、無線、又はその組み合わせの通信ネットワークインタフェース又はアダプタ1056を通じてローカルネットワーク1052に接続され得る。アダプタ1056は、LAN1052への有線又は無線通信を容易にすることができ、また、無線モードでアダプタ1056と通信するためにその上に配設された無線アクセスポイント(AP)を含むことができる。
WANネットワーキング環境において使用されるとき、コンピュータ1002は、モデム1058を含み得るか、又はインターネットによってのような、WAN1054上の通信を確立するための他の手段を介してWAN1054上の通信サーバに接続され得る。内部又は外部であり、有線又は無線デバイスであることができるモデム1058は、入力デバイスインタフェース1042を介してシステムバス1008に接続されることが可能である。ネットワーク化された環境において、コンピュータ1002又はその一部に関連して描かれたプログラムモジュールは、リモートメモリ/ストレージデバイス1050に格納することができる。図示したネットワーク接続は例示であり、コンピュータ間の通信リンクを確立する他の手段を用いることができることは理解されよう。
LANネットワーキング環境又はWANネットワーキング環境のいずれかにおいて使用されるとき、コンピュータ1002は、上記のように、外部ストレージデバイス1016に加えて、又はその代わりに、クラウドストレージシステム又は他のネットワークベースストレージシステムにアクセスし得る。概して、コンピュータ1002とクラウドストレージシステムとの間の接続が、例えばアダプタ1056又はモデム1058によって、それぞれLAN1052又はWAN1054を介して確立され得る。コンピュータ1002を関連付けられたクラウドストレージシステムに接続すると、外部ストレージインタフェース1026は、アダプタ1056若しくはモデム1058、又はその組み合わせの補助を用いて、外部ストレージの他のタイプを管理するように、クラウドストレージシステムによって提供されたストレージを管理し得る。例えば、外部ストレージインタフェース1026は、ソースがコンピュータ1002に物理的に接続されているかのように、クラウドストレージソースへのアクセスを提供するよう構成され得る。
コンピュータ1002は、例えば、プリンタ、スキャナ、デスクトップ若しくはポータブルコンピュータ又はその組み合わせ、ポータブルデータアシスタント、通信衛星、無線で検出可能なタグ(例えば、キオスク、ニューススタンド、店舗の棚など)に関連付けられた任意の機器又は位置、及び、電話のような、無線通信において動作可能に配設された任意の無線デバイス又はエンティティと通信するように動作可能であることができる。これは、ワイヤレスフィデリティ(Wi-Fi(登録商標))及びBLUETOOTH無線技術を含み得る。つまり、通信は、従来のネットワークと同様に予め定義された構造であってよく、又は単純に、少なくとも2つのデバイスの間におけるアドホック通信であってよい。
ここで図11を参照すると、例示的なクラウドコンピューティング環境1100が示される。示されるように、クラウドコンピューティング環境1100は、クラウドコンシューマによって使用されるローカルコンピューティングデバイス、例えば、パーソナルデジタルアシスタント(PDA(登録商標))又はセルラ電話1104、デスクトップコンピュータ1106、ラップトップコンピュータ1108若しくは自動車コンピュータシステム1110又はその組み合わせなどが通信し得る1つ又は複数のクラウドコンピューティングノード1102を含む。ノード1102は互いに通信してもよい。それらを、1つ又は複数のネットワーク(上記で説明したようなプライベートクラウド、コミュニティクラウド、パブリッククラウド、若しくはハイブリッドクラウド、又はそれらの組み合わせなど)において、物理的又は仮想的にグループ化してもよい(不図示)。これにより、クラウドコンピューティング環境1100は、インフラストラクチャ、プラットフォーム、若しくはソフトウェア、又はそれらの組み合わせをサービスとして提供できるようになり、そのために、クラウド利用者がローカルコンピューティングデバイス上にリソースを維持する必要はない。図11に図示されるコンピューティングデバイス1104-1110のタイプは、専ら例示的なものを意図し、コンピューティングノード1102及びクラウドコンピューティング環境1100は、任意のタイプのネットワーク若しくはネットワークアドレス指定可能な接続(例えば、ウェブブラウザを用いて)又はその両方を通して、任意のタイプのコンピュータ化されたデバイスと通信可能であることを理解されたい。
ここで図12を参照すると、クラウドコンピューティング環境1000(図11)により提供される機能抽象化層のセットが示される。本明細書に説明される他の実施形態において利用される同様の要素の繰り返しの説明は、簡潔さのために省略される。図12に示すコンポーネント、層、及び機能は単なる一例であることを意図したものであり、本発明の実施形態はこれに限定されないことを予め理解されたい。図示の通り、以下の層及び対応する機能が提供される。
ハードウェア及びソフトウェア層1202が、ハードウェアコンポーネント及びソフトウェアコンポーネントを含む。ハードウェアコンポーネントの例には、メインフレーム1204と、RISC(縮小命令セットコンピュータ)アーキテクチャベースのサーバ1206;サーバ1208;ブレードサーバ1210;格納デバイス1212;ネットワーク及びネットワークコンポーネント1214が含まれる。いくつかの実施形態では、ソフトウェアコンポーネントは、ネットワークアプリケーションサーバソフトウェア1216及びデータベースソフトウェア1218を含む。
仮想化層1220は、抽象化層を提供する。抽象化層から、仮想エンティティの以下の例が提供され得る:仮想サーバ1222、仮想ストレージ1224、仮想プライベートネットワークを含む仮想ネットワーク1226、仮想アプリケーション及びオペレーティングシステム1228、並びに、仮想クライアント1230。
一例では、管理層1232が以下で説明した機能を提供してよい。リソースプロビジョニング1234は、コンピューティングリソースと、クラウドコンピューティング環境内でタスクを遂行するために利用される他のリソースの動的獲得を提供する。計量及び価格設定1236は、リソースがクラウドコンピューティング環境内で利用される際のコスト追跡と、これらのリソースの消費に対する勘定又は請求を提供する。一例では、これらのリソースは、アプリケーション・ソフトウェア・ライセンスを含んでもよい。セキュリティが、クラウドの利用者とタスクの身元証明、及びデータとその他のリソースの保護を提供する。ユーザポータル1238は、利用者及びシステム管理者にクラウドコンピューティング環境へのアクセスを提供する。サービスレベル管理1240は、必要なサービスレベルに適合するように、クラウドコンピューティングリソースの割り当て及び管理を提供する。サービスレベル合意書(SLA)計画及び履行1242では、SLAに従って将来的に必要になることが予想されるクラウドコンピューティングリソースについての事前調整及びその調達を行う。
ワークロード層1244は、クラウドコンピューティング環境が利用され得る機能性の例を提供する。この層から提供することができるワークロード及び機能の例には、マッピング及びナビゲーション1246;ソフトウェア開発及びライフサイクル管理1248;仮想教室教育提供1250;データ解析処理1252;トランザクション処理1254と、変換学習処理1256が含まれる。本発明の様々な実施形態は、図11及び図12を参照して説明したクラウドコンピューティング環境を利用して、与えられた機械学習タスクと過去の機械学習タスクとの間の類似性を判定し、判定した類似性に基づいて、自動機械学習によって生成された人工知能モデルに対して転移学習処理を実行することができる。
上記で説明したことは、主題のイノベーションの例を含んでいる。もちろん、開示された主題を説明する目的で、コンポーネント又は方法論の考えられる全ての組み合わせを説明することは不可能であるが、当業者であれば、主題の革新の更に多くの組み合わせ及び順列が可能であることを認識することができる。従って、開示された主題は、添付の特許請求の範囲の精神及び範囲に該当する全てのそのような変更、修正及び変形を包含することを意図している。
特に、また、上記の説明されたコンポーネント、デバイス、回路、システムなどによって実行される様々な機能に関して、そのようなコンポーネントを説明するために使用される用語(「手段」への言及を含む)は、特に示されない限り、開示された構造と構造的に同等ではないとしても、開示された主題のここに例示された例示的態様において機能を実行し、説明されたコンポーネントの所定の機能(例えば、機能的同等物)を行う任意のコンポーネントに対応するように意図されている。この点に関して、開示された主題は、システムだけでなく、開示された主題の様々な方法の行為若しくはイベント又はその組み合わせを実行するためのコンピュータ実行可能命令を有するコンピュータ可読媒体を含むことも認識されるであろう。
加えて、開示された主題の特定の特徴は、いくつかの実装態様のうちの1つに関してのみ開示されたかもしれないが、かかる特徴は、任意の所与の又は特定の用途に対して所望され有利であるように、他の実装態様の1つ又は複数の他の特徴と組み合わされるかもしれない。更に、詳細な説明又は特許請求の範囲のいずれかに用語「含む(includes)」、「含み(including)」及びその変形が使用されている限り、これらの用語は、用語「備える(comprising)」と同様の方法で包括的であることを意図している。
本願において、「例示的」という用語は、一例、インスタンス、又はイラストレーションとして機能することを意味するために使用される。本明細書において「例示的」として説明されるいかなる態様又は設計も、必ずしも他の態様又は設計よりも好ましい又は有利であると解釈されるものではない。むしろ、例示的という用語を用いることで、概念を具体的に示すことを意図している。
本明細書に記載された様々な態様又は特徴は、標準的なプログラミング若しくはエンジニアリング技術又はその組み合わせを使用して、方法、装置、又は製造品として実施することができる。「製造品」という用語は、本明細書において使用される場合、任意のコンピュータ可読デバイス、キャリア、又は媒体からアクセス可能なコンピュータプログラムを包含することが意図される。例えば、コンピュータ可読媒体は、磁気ストレージデバイス(例えば、ハードディスク、フロッピディスク、磁気ストリップ...)、光学ディスク(例えば、コンパクトディスク(CD)、デジタル多用途ディスク(DVD)...)、スマートカード、フラッシュメモリデバイス(例えば、カード、スティック、キードライブ...)などを含み得るが、それだけに限定されない。
本発明は、統合の任意の可能な技術的詳細レベルにおけるシステム、方法、装置若しくはコンピュータプログラム製品又はその組み合わせであり得る。コンピュータプログラム製品は、プロセッサに本発明の態様を実行させるためのコンピュータ可読プログラム命令を有するコンピュータ可読ストレージ媒体(又は複数の媒体)を含み得る。
コンピュータ可読ストレージ媒体は、命令実行デバイスにより使用される命令を保持及び格納し得る有形デバイスであり得る。コンピュータ可読ストレージ媒体は、限定されるものではないが、例えば、電子ストレージデバイス、磁気ストレージデバイス、光学ストレージデバイス、電磁ストレージデバイス、半導体ストレージデバイス、又は、上記の任意の好適な組み合わせであり得る。コンピュータ可読ストレージ媒体のより具体的な例の非包括的リストはまた、ポータブルコンピュータディスケット、ハードディスク、ランダムアクセスメモリ(RAM)、リードオンリメモリ(ROM)、消去可能プログラマブルリードオンリメモリ(EPROM又はフラッシュメモリ)、スタティックランダムアクセスメモリ(SRAM)、ポータブルコンパクトディスクリードオンリメモリ(CD-ROM)、デジタル多用途ディスク(DVD)、メモリスティック、フロッピディスク、命令が記録されたパンチカード又は溝における凸構造などの機械的に符号化されたデバイス、及び、上記の任意の好適な組み合わせを含み得る。コンピュータ可読ストレージ媒体は、本明細書で使用するとき、それ自体が、電波又は他の自由に伝搬する電磁波、導波路又は他の伝送媒体を通じて伝搬する電磁波(例えば、光ファイバケーブルを通過する光パルス)、又は、ワイヤを通じて伝送される電気信号などの一時的な信号であると解釈されるべきではない。
コンピュータ可読ストレージ媒体は、命令実行デバイスにより使用される命令を保持及び格納し得る有形デバイスであり得る。コンピュータ可読ストレージ媒体は、限定されるものではないが、例えば、電子ストレージデバイス、磁気ストレージデバイス、光学ストレージデバイス、電磁ストレージデバイス、半導体ストレージデバイス、又は、上記の任意の好適な組み合わせであり得る。コンピュータ可読ストレージ媒体のより具体的な例の非包括的リストはまた、ポータブルコンピュータディスケット、ハードディスク、ランダムアクセスメモリ(RAM)、リードオンリメモリ(ROM)、消去可能プログラマブルリードオンリメモリ(EPROM又はフラッシュメモリ)、スタティックランダムアクセスメモリ(SRAM)、ポータブルコンパクトディスクリードオンリメモリ(CD-ROM)、デジタル多用途ディスク(DVD)、メモリスティック、フロッピディスク、命令が記録されたパンチカード又は溝における凸構造などの機械的に符号化されたデバイス、及び、上記の任意の好適な組み合わせを含み得る。コンピュータ可読ストレージ媒体は、本明細書で使用するとき、それ自体が、電波又は他の自由に伝搬する電磁波、導波路又は他の伝送媒体を通じて伝搬する電磁波(例えば、光ファイバケーブルを通過する光パルス)、又は、ワイヤを通じて伝送される電気信号などの一時的な信号であると解釈されるべきではない。
本明細書に記載されるコンピュータ可読プログラム命令は、コンピュータ可読ストレージ媒体からそれぞれのコンピューティング/処理デバイスにダウンロードされてもよく、又は、ネットワーク、例えば、インターネット、ローカルエリアネットワーク、ワイドエリアネットワーク、若しくは無線ネットワーク、又はその組み合わせを介して、外部コンピュータ又は外部ストレージデバイスにダウンロードされてもよい。ネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイヤウォール、スイッチ、ゲートウェイコンピュータ、若しくはエッジサーバ又はその組み合わせを含み得る。各コンピューティング/処理デバイス内のネットワークアダプタカード又はネットワークインタフェースは、ネットワークからコンピュータ可読プログラム命令を受信し、当該コンピュータ可読プログラム命令を、それぞれのコンピューティング/処理デバイス内のコンピュータ可読ストレージ媒体に記憶するために転送する。本発明のオペレーションを実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セットアーキテクチャ(ISA)命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路のための構成データ、又は、Smalltalk(登録商標)、C++、又は同様のものなどのオブジェクト指向プログラミング言語、Cプログラミング言語又は類似のプログラミング言語などの従来の手続き型プログラミング言語を含む1つ又は複数のプログラミング言語の任意の組み合わせで書かれたソースコード又はオブジェクトコードのいずれかであり得る。コンピュータ可読プログラム命令は、ユーザのコンピュータ上で全体的に、ユーザのコンピュータ上で部分的に、スタンドアロンのソフトウェアパッケージとして、ユーザのコンピュータ上で部分的かつリモートコンピュータ上で部分的に、又は、リモートコンピュータ若しくはサーバ上で全体的に実行し得る。後者のシナリオにおいて、リモートコンピュータは、ローカルエリアネットワーク(LAN)又はワイドエリアネットワーク(WAN)を含む任意のタイプのネットワークを通じてユーザのコンピュータに接続され得るか、又は、接続は、(例えば、インターネットサービスプロバイダを使用してインターネットを通じて)外部コンピュータに行われ得る。いくつかの実施形態において、本発明の態様を実行するべく、例えば、プログラマブルロジック回路、フィールドプログラマブルゲートアレイ(FPGA)、又は、プログラマブルロジックアレイ(PLA)を含む電子回路は、コンピュータ可読プログラム命令の状態情報を利用して電子回路をパーソナライズすることによって、コンピュータ可読プログラム命令を実行し得る。
本発明の態様は、本明細書において、本発明の実施形態による方法、装置(システム)、及びコンピュータプログラム製品のフローチャート図若しくはブロック図又はその両方を参照して、説明されている。フローチャート図若しくはブロック図、又はその両方の各ブロック、並びに、フローチャート図若しくはブロック図、又はその両方のブロックの組み合わせは、コンピュータ可読プログラム命令によって実装することができることが理解されよう。これらのコンピュータ可読プログラム命令は、機械を作成するために、汎用コンピュータ、特定用途向けコンピュータ、又は、他のプログラマブルデータ処理装置のプロセッサに提供され得る。それにより、コンピュータ又は他のプログラマブルデータ処理装置のプロセッサを介して実行する命令は、フローチャート若しくはブロック図又はその組み合わせのブロック又は複数のブロックにおいて指定される機能/行動を実装するための手段を形成する。これらのコンピュータ可読プログラム命令はまた、コンピュータ、プログラマブルデータ処理装置、若しくは他のデバイス又はその組み合わせに、特定の方式で機能するよう指示できるコンピュータ可読ストレージ媒体に格納され得る。それにより、命令を格納したコンピュータ可読ストレージ媒体は、フローチャート若しくはブロック図又はその組み合わせのブロック又は複数のブロックにおいて指定された機能/行動の態様を実装する命令を含む、製品を含む。コンピュータ可読プログラム命令はまた、コンピュータ、他のプログラマブルデータ処理装置、又は、他のデバイス上にロードされ得ることにより、一連の動作行動を、コンピュータ、他のプログラマブル装置、又は、他のデバイス上で実行させ、コンピュータ実装プロセスを作成し、それにより、コンピュータ、他のプログラマブル装置、又は、他のデバイス上で実行する命令が、フローチャート若しくはブロック図又はその組み合わせのブロック又は複数のブロックにおいて指定される機能/行動を実装する。
また、コンピュータ可読プログラム命令は、コンピュータ、他のプログラマブルデータ処理装置、又は、他のデバイスにロードして、コンピュータ、他のプログラマブル装置、又は、他のデバイス上で一連の動作手順を実行させることでコンピュータ実装プロセスを生成することもでき、これにより、コンピュータ、他のプログラマブル装置、又は、他のデバイス上で実行される命令が、フローチャート若しくはブロック図の、又はこれらの両方の単数又は複数のブロックで指定される機能/動作を実装するようになる。
図面におけるフローチャート及びブロック図は、本発明の様々な実施形態によるシステム、方法、及びコンピュータプログラム製品の考えられる実装のアーキテクチャ、機能、及び動作を示している。これに関して、フローチャート又はブロック図における各ブロックは、指定された論理機能を実装するための1つ又は複数の実行可能命令を含む、モジュール、セグメント、又は、命令の一部を表し得る。いくつかの代替的な実装において、ブロックにおいて記載される機能は、図に記載された順序とは別の順序で生じ得る。例えば、実際に、連続して示される2つのブロックは、関与する機能性に応じて、実質的に同時に実行され得るか、又は、ブロックは場合によっては、逆の順序で実行されてよい。ブロック図若しくはフローチャート図又はその組み合わせの各ブロック、及び、ブロック図若しくはフローチャート図又はその組み合わせにおけるブロックの組み合わせが、指定された機能若しくは動作を遂行する、又は特定用途向けハードウェア及びコンピュータ命令の組み合わせを実施する、特定用途向けハードウェアベースのシステムによって実装され得ることにも留意されたい。
主題は、コンピュータ若しくは複数のコンピュータ又はその両方の上で実行するコンピュータプログラム製品のコンピュータ実行可能命令の一般的文脈において上述されたが、当業者であれば、本開示は他のプログラムモジュールと組み合わせて実装されることもできることを認識し得る。概して、プログラムモジュールは、特定のタスクを実行する、及び/又は、特定の抽象データタイプを実装するルーチン、プログラム、コンポーネント、データ構造などを含む。更に、当業者であれば、本発明のコンピュータ実装方法は、シングルプロセッサ又はマルチプロセッサコンピュータシステム、ミニコンピューティングデバイス、メインフレームコンピュータ、コンピュータ、ハンドヘルドコンピューティングデバイス(例えばPDA、電話)、マイクロプロセッサベース又はプログラマブルコンシューマ用又は産業用エレクトロニクスなどを含む他のコンピュータシステム構成で実施され得ることを認識するであろう。示される態様は、通信ネットワークを介して連結されるリモート処理デバイスによってタスクが実行される分散型コンピューティング環境においても実施され得る。しかしながら、本開示の全てではないがいくつかの態様は、スタンドアロンのコンピュータで実施され得る。分散型コンピューティング環境において、プログラムモジュールは、ローカル及びリモート両方のメモリストレージデバイスに位置し得る。例えば、1つ又は複数の実施形態において、コンピュータ実行可能コンポーネントは、1つ又は複数の分散メモリユニットを含み得る、又は、それらから構成され得るメモリから実行され得る。本明細書において使用される場合、「メモリ」及び「メモリユニット」という用語は交換可能である。更に、本明細書に説明される1つ又は複数の実施形態は、分散方式(例えば、1つ又は複数の分散メモリユニットからのコードを実行するために協働的に組み合わせる、又は動作する複数のプロセッサ)でコンピュータ実行可能コンポーネントのコードを実行し得る。本明細書において使用される場合、「メモリ」という用語は、1つの位置のシングルメモリ若しくはメモリユニット、又は、1つ又は複数の位置における複数のメモリ又はメモリユニットを包含し得る。
本願において使用される場合、「コンポーネント」、「システム」、「プラットフォーム」、「インタフェース」などの用語は、コンピュータ関連エンティティ、又は、1つ又は複数の固有の機能性を有する動作機械に関連するエンティティを指し得る、及び/又は、含み得る。本明細書に開示されるエンティティは、ハードウェア、ハードウェア及びソフトウェアの組み合わせ、ソフトウェア、又は実行中のソフトウェアのいずれかであり得る。例えば、コンポーネントは、プロセッサ上で実行するプロセス、プロセッサ、オブジェクト、実行可能ファイル、実行のスレッド、プログラム、若しくはコンピュータ又はその組み合わせであり得るが、これらに限定されるものではない。実例として、サーバ上で実行されるアプリケーション及び当該サーバの両方がコンポーネントであってよい。1つ又は複数のコンポーネントは、実行のプロセス、スレッド、又はその組み合わせにおいて存在してよく、コンポーネントは、1つのコンピュータに局在してよく、2以上のコンピュータの間で分散されてよく、又はその組み合わせであり得る。別の例において、それぞれのコンポーネントは、様々なデータ構造が格納された様々なコンピュータ可読媒体から実行し得る。コンポーネントは、1つ又は複数のデータパケット(例えば、ローカルシステム、分散システム、若しくは、信号を介する他のシステム又はその組み合わせとのインターネットなどのネットワークにおける別のコンポーネントと相互作用する1つのコンポーネントからのデータ)を有する信号などに従って、ローカル及び/又はリモートプロセスを介して通信し得る。別の例として、コンポーネントは、プロセッサによって実行されるソフトウェア又はファームウェアアプリケーションによって操作される電気又は電子回路によって操作される機械部品によって提供される固有の機能性を有する装置であり得る。そのような場合において、プロセッサは、装置の内部又は外部にあり得、ソフトウェア又はファームウェアアプリケーションの少なくとも一部を実行し得る。更に別の例として、コンポーネントは、機械部品を用いず電子コンポーネントを通じて固有の機能性を提供する装置であり得、当該電子コンポーネントは、電子コンポーネントの機能性を少なくとも部分的に提供するソフトウェア又はファームウェアを実行するためのプロセッサ又は他の手段を含み得る。ある態様において、コンポーネントは、例えばクラウドコンピューティングシステム内の仮想マシンを介して電子コンポーネントをエミュレートし得る。
加えて、「又は」という用語は、排他的な「又は」ではなく、包括的な「又は」を意味することが意図されている。すなわち、別段の定めが無い限り、又は、文脈上明確でない限り、「XがA又はBを利用する」は、自然の包括的な入れ替えのいずれかを意味することが意図される。すなわち、XはAを利用する、XはBを利用する、若しくは、XはA及びBの両方を利用する場合、「XはA又はBを利用する」が前述の例のいずれかのもとで満たされる。更に、本明細書及び添付の図面に使用される冠詞「a」及び「an」は一般に、単数形を対象としていることが別様に指定されない限り、又は文脈からそれが明らかではない限り、「1つ又は複数」を意味すると解釈されるべきである。本明細書において使用される場合、用語「例」若しくは「例示的」又はその両方は、例、インスタンス、又は例示として機能することを意味するために利用される。疑義を回避するために、本明細書に開示される主題は、そのような例に限定されるものではない。加えて、「例」若しくは「例示的」又はその両方として本明細書において記載される任意の態様又は設計は、他の態様又は設計より好ましい、又は有利であると必ずしも解釈されるわけではなく、当業者に知られている同等の例示的な構造及び技法を除外する意図もない。
本明細書において利用される「プロセッサ」という用語は、これらに限定されるものではないが、シングルコアプロセッサ、ソフトウェアマルチスレッド実行能力を有するシングルプロセッサ、マルチコアプロセッサ、ソフトウェアマルチスレッド実行能力を有するマルチコアプロセッサ、ハードウェアマルチスレッド技術を有するマルチコアプロセッサ、並列プラットフォーム、及び、分散共有メモリを有する並列プラットフォームを含む実質的に任意のコンピューティング処理ユニット又はデバイスを指し得る。追加的に、プロセッサとは、集積回路、特定用途向け集積回路(ASIC)、デジタル信号プロセッサ(DSP)、フィールドプログラマブルゲートアレイ(FPGA)、プログラマブルロジックコントローラ(PLC)、コンプレックスプログラマブルロジックデバイス(CPLD)、ディスクリートゲート若しくはトランジスタロジック、ディスクリートハードウェアコンポーネント、又は、本明細書において記載される機能を実行するために設計されたそれらの任意の組み合わせを指し得る。更に、プロセッサは、空間利用を最適化し、又は、ユーザ機器のパフォーマンスを強化するべく、これらに限定されるものではないが、分子及び量子ドットベースのトランジスタ、スイッチ、及びゲートなどのナノスケールアーキテクチャを利用し得る。プロセッサはまた、コンピューティング処理ユニットの組み合わせとして実装され得る。本開示において、「格納」、「ストレージ」、「データ格納」、「データストレージ」、「データベース」及びコンポーネントのオペレーション及び機能性に関連する実質的に任意の他の情報ストレージコンポーネントなどの用語は、「メモリ」又はメモリを含むコンポーネントにおいて具現化される「メモリコンポーネント」エンティティを指すために利用される。本明細書において記載されるメモリ若しくはメモリコンポーネント又はその組み合わせは、揮発性メモリ又は不揮発性メモリのいずれかであり得るか、又は、揮発性及び不揮発性メモリの両方を含み得ることを理解されたい。限定ではなく例示として、不揮発性メモリは、リードオンリメモリ(ROM)、プログラマブルROM(PROM)、電気プログラマブルROM(EPROM)、電気消去可能ROM(EEPROM)、フラッシュメモリ、又は、非揮発性ランダムアクセスメモリ(RAM)(例えば、強誘電体RAM(FeRAM))を含み得る。揮発性メモリは、例えば外部キャッシュメモリとして動作し得るRAMを含み得る。限定ではなく例示として、RAMは、同期RAM(SRAM)、動的RAM(DRAM)、同期DRAM(SDRAM)、ダブルデータレートSDRAM(DDR SDRAM)、拡張SDRAM(ESDRAM)、Synchlink DRAM(SLDRAM)、ダイレクトRambus RAM(DRRAM)、ダイレクトRambus動的RAM(DRDRAM)及び、Rambus動的RAM(RDRAM)など多くの形式で利用可能である。追加的に、本明細書におけるシステム又はコンピュータ実装方法の開示されるメモリコンポーネントは、これら及び任意の他の好適なタイプのメモリを含むことが意図されるが、これらに限定されない。
上述のものは、システム及びコンピュータ実装方法の例を含むに過ぎない。当然、本開示を説明する目的で、コンポーネント又はコンピュータ実装方法の想定されるあらゆる組み合わせを説明することは不可能であるが、当業者であれば、本開示の多くの更なる組み合わせ及び入れ替えが可能であることを認識し得る。更に、「含む」、「有する」、「備える」などの用語が詳細な説明、特許請求の範囲、添付書類、及び図面において使用される限り、そのような用語は、「備える」という用語が請求項において移行句として利用される場合に解釈されるのと同様の方式で包括的であることが意図される。
様々な実施形態の説明は、例示の目的で提示され、包括的である、又は、開示される実施形態に限定される意図はない。説明される実施形態の範囲及び趣旨から逸脱することなく、多くの修正及び変形が、当業者には明らかであろう。本明細書において使用される専門用語は、実施形態の原理、市場で見られる技術の実用的な応用若しくはそれに対する技術的改善を最も良好に説明し、又は、本明細書において開示される実施形態を他の当業者が理解することを可能にするように選択されている。
Claims (21)
- メモリに格納されるコンピュータ実行可能コンポーネントを実行するプロセッサを備え、前記コンピュータ実行可能コンポーネントは、
誤り訂正符号に符号化された論理キュビット、及び、マジック状態又は表面符号の符号変形のうちの少なくとも1つを用いて、符号化されたTゲートをシミュレートするシミュレーションコンポーネント;及び
擬確率分解を用いて、前記符号化されたTゲート上のノイズを訂正する訂正コンポーネント
を含む、システム。 - 前記シミュレーションコンポーネントは、前記符号化されたTゲートを、クリフォードゲートを含む、2つの論理キュビットを利用する量子回路としてシミュレートし;及び
前記2つの論理キュビットのうちの1つは前記マジック状態を構成する、請求項1に記載のシステム。 - 前記量子回路は、制御されたnot(CNOT)ゲート及び制御された位相シフトゲートを含み;
前記マジック状態を構成する前記2つの論理キュビットのうちの1つ目は、前記制御された位相シフトゲートに提供され、前記CNOTゲートへの制御として提供され;
前記2つの論理キュビットのうちの2つ目は、前記CNOTゲートに提供され;及び
前記CNOTゲートの出力の測定結果は、前記制御された位相シフトゲートへの制御として提供される、請求項2に記載のシステム。 - 前記シミュレーションコンポーネントは、
与えられたコードに対して、重み-1論理Z演算子を示すように第1の符号変形を実行し、変形されたコードをもたらすこと;
論理Tゲートを前記変形されたコードにおける物理Tゲートとしてシミュレートすること;及び
前記変形されたコードに対して第2の符号変形を実行して、前記コードを、前記第1の符号変形を前記実行することの前の形式に戻すこと
により前記符号変形を用いて前記符号化されたTゲートをシミュレートする、請求項1から3のいずれか一項に記載のシステム。 - 前記訂正コンポーネントは、
前記符号化されたTゲートの誤り率を学習し、前記誤り率に基づいて、Nであるノイズマップを生成し;及び
前記擬確率分解により、N-1である前記ノイズマップの逆を適用することによって前記符号化されたTゲート上の前記ノイズを訂正する、請求項1から4のいずれか一項に記載のシステム。 - 前記訂正コンポーネントは、
Mは分解サイズであり、
aiは擬確率係数であり、
εiは量子ハードウェアに実装可能な量子チャネルであり、及び
γはサンプリングオーバーヘッドである、請求項1から5のいずれか一項に記載のシステム。 - 前記符号化されたTゲートを含む量子回路のそれぞれの実行に対して、前記訂正コンポーネントは:
分散piによりiをランダムに選択し;
ゲートUをεiに置き換え;及び
測定結果をγsign(ai)で重み付けする、
請求項1から6のいずれか一項に記載のシステム。 - 前記マジック状態又は符号変形のうちの少なくとも1つを用いた前記符号化されたTゲートのシミュレーション、及び擬確率分解を用いた前記ノイズの訂正は、前記符号化されたTゲートのフォールトトレラントシミュレーションのためのマジック状態蒸留の使用を緩和する、請求項1から7のいずれか一項に記載のシステム。
- システムによって、誤り訂正符号に符号化された論理キュビット、及びマジック状態又は表面符号の符号変形のうちの少なくとも1つを用いて符号化されたTゲートをシミュレートする段階;及び
前記システムによって、擬確率分解を用いて前記符号化されたTゲート上のノイズを訂正する段階
を備えるコンピュータ実装方法。 - 前記シミュレートする段階は、前記符号化されたTゲートを、クリフォードゲートを含む、2つの論理キュビットを利用する量子回路としてシミュレートする段階を含み;及び
前記2つの論理キュビットのうちの1つは前記マジック状態を構成する、請求項9に記載のコンピュータ実装方法。 - 前記量子回路は、制御されたnot(CNOT)ゲート及び制御された位相シフトゲートを含み;
前記マジック状態を構成する前記2つの論理キュビットのうちの1つ目は、前記制御された位相シフトゲートに提供され、前記CNOTゲートへの制御として提供され;
前記2つの論理キュビットのうちの2つ目は、前記CNOTゲートに提供され;及び
前記CNOTゲートの出力の測定結果は、前記制御された位相シフトゲートへの制御として提供される、請求項10に記載のコンピュータ実装方法。 - 前記符号変形を用いて前記符号化されたTゲートをシミュレートする前記段階は、
前記システムによって、与えられたコードに対して、重み-1論理Z演算子を示すように第1の符号変形を実行し、変形されたコードをもたらす段階;
前記システムによって、論理Tゲートを前記変形されたコードにおける物理Tゲートとしてシミュレートする段階;及び
前記システムによって、前記変形されたコードに対して第2の符号変形を実行して、前記コードを前記第1の符号変形を実行する前の形式に戻す前記段階
を含む、請求項9から11のいずれか一項に記載のコンピュータ実装方法。 - 前記訂正する段階は、
前記システムによって、前記符号化されたTゲートの誤り率を学習し、前記誤り率に基づいて、Nであるノイズマップを生成する段階;及び
前記システムによって、前記擬確率分解により、N-1である前記ノイズマップの逆を適用することによって前記符号化されたTゲート上の前記ノイズを訂正する段階を含む、請求項9から12のいずれか一項に記載のコンピュータ実装方法。 - 前記訂正する段階は、前記システムによって、
Mは分解サイズであり、
aiは擬確率係数であり、
εiは量子ハードウェアに実装可能な量子チャネルであり、及び
γはサンプリングオーバーヘッドである、請求項9から13のいずれか一項に記載のコンピュータ実装方法。 - 前記訂正する段階は、前記符号化されたTゲートを含む量子回路のそれぞれの実行に対して、
前記システムによって、分散piによりiをランダムに選択する段階;
前記システムによって、ゲートUをεiに置き換える段階;及び
前記システムによって、測定結果をγsign(ai)で重み付けする段階を含む、請求項9から14のいずれか一項に記載のコンピュータ実装方法。 - 前記マジック状態又は前記符号変形のうちの少なくとも1つを用いた前記符号化されたTゲートをシミュレートする前記段階、及び擬確率分解を用いた前記ノイズを訂正する前記段階は、前記符号化されたTゲートのフォールトトレラントシミュレーションのためのマジック状態蒸留の使用を緩和する、請求項9から15のいずれか一項に記載のコンピュータ実装方法。
- 前記システムは請求項1から8のいずれか一項に記載のシステムである、請求項9から16のいずれか一項に記載のコンピュータ実装方法。
- プロセッサに、
前記プロセッサによって、誤り訂正符号に符号化された論理キュビット及びマジック状態又は表面符号の符号変形のうちの少なくとも1つを用いて符号化されたTゲートをシミュレートする手順;及び
前記プロセッサによって、擬確率分解を用いて前記符号化されたTゲート上のノイズを訂正する手順
を実行させるためのコンピュータプログラム。 - 前記プロセッサに、
前記符号化されたTゲートを、クリフォードゲートを含む、2つの論理キュビットを利用する量子回路としてシミュレートする手順を実行させ、前記2つの論理キュビットのうちの1つは前記マジック状態を構成する、
請求項18に記載のコンピュータプログラム。 - 前記量子回路は、制御されたnot(CNOT)ゲート及び制御された位相シフトゲートを含み;
前記マジック状態を構成する前記2つの論理キュビットのうちの1つ目は、前記制御された位相シフトゲートに提供され、前記CNOTゲートへの制御として提供され;
前記2つの論理キュビットのうちの2つ目は、前記CNOTゲートに提供され;及び
前記CNOTゲートの出力の測定結果は、前記制御された位相シフトゲートへの制御として提供される、請求項19に記載のコンピュータプログラム。 - 前記プロセッサに、
与えられたコードに対して、重み-1論理Z演算子を示すように第1の符号変形を実行し、変形されたコードをもたらす手順;
論理Tゲートを前記変形されたコードにおける物理Tゲートとしてシミュレートする手順;及び
前記変形されたコードに対して第2の符号変形を実行して、前記コードを、前記第1の符号変形を実行する前記手順の前の形式に戻す手順
により前記符号変形を用いて前記符号化されたTゲートをシミュレートする手順を実行させる、請求項18から20のいずれか一項に記載のコンピュータプログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/097,652 US11308252B1 (en) | 2020-11-13 | 2020-11-13 | Fault-tolerant T-gates via quasiprobability decomposition |
US17/097,652 | 2020-11-13 | ||
PCT/EP2021/081166 WO2022101230A1 (en) | 2020-11-13 | 2021-11-09 | Fault-tolerant t-gates via quasiprobability decomposition |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023552076A true JP2023552076A (ja) | 2023-12-14 |
Family
ID=78676568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023528296A Pending JP2023552076A (ja) | 2020-11-13 | 2021-11-09 | 擬確率分解によるフォールトトレラントtゲート |
Country Status (5)
Country | Link |
---|---|
US (1) | US11308252B1 (ja) |
EP (1) | EP4244777A1 (ja) |
JP (1) | JP2023552076A (ja) |
CN (1) | CN116547680A (ja) |
WO (1) | WO2022101230A1 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019222748A1 (en) * | 2018-05-18 | 2019-11-21 | Rigetti & Co, Inc. | Computing platform with heterogenous quantum processors |
EP3933717A1 (en) * | 2020-07-02 | 2022-01-05 | Oxford University Innovation Limited | Error mitigation techniques |
-
2020
- 2020-11-13 US US17/097,652 patent/US11308252B1/en active Active
-
2021
- 2021-11-09 JP JP2023528296A patent/JP2023552076A/ja active Pending
- 2021-11-09 WO PCT/EP2021/081166 patent/WO2022101230A1/en active Application Filing
- 2021-11-09 CN CN202180076616.5A patent/CN116547680A/zh active Pending
- 2021-11-09 EP EP21810328.1A patent/EP4244777A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US11308252B1 (en) | 2022-04-19 |
CN116547680A (zh) | 2023-08-04 |
EP4244777A1 (en) | 2023-09-20 |
WO2022101230A1 (en) | 2022-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11748648B2 (en) | Quantum pulse optimization using machine learning | |
US11836576B2 (en) | Distributed machine learning at edge nodes | |
US11720826B2 (en) | Feedback loop learning between artificial intelligence systems | |
US10592368B2 (en) | Missing values imputation of sequential data | |
US11494532B2 (en) | Simulation-based optimization on a quantum computer | |
US11121725B2 (en) | Instruction scheduling facilitating mitigation of crosstalk in a quantum computing system | |
US20210350225A1 (en) | Determining multivariate time series data dependencies | |
US20200026962A1 (en) | Modeling post-lithography stochastic critical dimension variation with multi-task neural networks | |
US20230087837A1 (en) | Training data generation via reinforcement learning fault-injection | |
US11734387B2 (en) | Iterative energy-scaled variational quantum eigensolver | |
TWI804292B (zh) | 用於校準一量子解碼器之電子系統、電腦實施方法及電腦程式產品 | |
JP2023552076A (ja) | 擬確率分解によるフォールトトレラントtゲート | |
US20230186145A1 (en) | Knowledge augmented sequential decision-making under uncertainty | |
US11960970B2 (en) | Strategic pausing for quantum state leakage mitigation | |
US20220198309A1 (en) | Measurement aggregation in quantum programs | |
US20210279386A1 (en) | Multi-modal deep learning based surrogate model for high-fidelity simulation | |
US20240054375A1 (en) | Circuit reduction for exponentials of pauli operators | |
US20230133198A1 (en) | Max-cut approximate solution via quantum relaxation | |
US20220309386A1 (en) | Quantum-enhanced features for classical machine learning | |
US11928004B2 (en) | Quantum error mitigation based on scaled gates | |
US20240037439A1 (en) | Quantum system selection via coupling map comparison | |
US20240127101A1 (en) | Optimization of expectation value calculation with statevector | |
WO2023109134A1 (en) | Quantum circuit buffering | |
US20230291419A1 (en) | Maximum-likelihood decoding of quantum codes | |
US20230177372A1 (en) | Optimized selection of data for quantum circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240411 |