CN116547680A - 通过准概率分解的容错t门 - Google Patents

通过准概率分解的容错t门 Download PDF

Info

Publication number
CN116547680A
CN116547680A CN202180076616.5A CN202180076616A CN116547680A CN 116547680 A CN116547680 A CN 116547680A CN 202180076616 A CN202180076616 A CN 202180076616A CN 116547680 A CN116547680 A CN 116547680A
Authority
CN
China
Prior art keywords
gate
code
encoded
computer
logical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180076616.5A
Other languages
English (en)
Inventor
C·毕维托
D·苏特
P·泰姆
S·布拉维
J·甘贝塔
S·沃尔纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN116547680A publication Critical patent/CN116547680A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/70—Quantum error correction, detection or prevention, e.g. surface codes or magic state distillation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/10—Noise analysis or noise optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • Geometry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Evolutionary Biology (AREA)
  • Operations Research (AREA)
  • Probability & Statistics with Applications (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

使用准概率分解方法，将量子误差校正和量子误差减轻相结合的技术被用于以低采样开销模拟容错T门。在一些实施例中，可使用两个逻辑位和减少对魔幻态提取的需要且因此具有低取样开销的魔幻态准备来模拟T门。或者，可基于对表面码执行的码变形来模拟T门。基于学习的逻辑错误率使用准概率分解从T门去除噪声。

Description

通过准概率分解的容错T门
技术领域
本主题公开涉及量子计算，并且更具体地，涉及用于促进量子计算设备中的错误减轻的技术。
发明内容
以下给出了概述以提供对本发明的一个或多个实施例的基本理解。本概述不旨在标识关键或重要元素，或描绘特定实施例的任何范围或权利要求的任何范围。其唯一目的是以简化形式呈现概念，作为稍后呈现的更详细描述的序言。在本文描述的一个或多个实施例中，描述了促进量子计算设备的错误缓解的系统、设备、计算机实现的方法和/或计算机程序产品。
根据实施例，一种系统可以包括：模拟组件，其使用被编码成纠错码的逻辑量子位以及魔幻态(magic state)或表面代码的代码变形中的至少一个来模拟编码的T门；以及校正组件，其使用准概率分解来校正编码的T门上的噪声。
根据另一实施例，一种计算机实现的方法可以包括：由系统使用被编码成纠错码的逻辑量子位以及表面代码的魔幻态或代码变形中的至少一个来模拟编码的T门；以及由系统使用准概率分解来校正编码的T门上的噪声。
根据另一实施例，计算机程序产品可以包括具有程序指令的计算机可读存储介质。所述程序指令可由处理器执行以使所述处理器使用被编码成纠错码的逻辑量子位以及表面代码的魔幻态或代码变形中的至少一者来模拟编码T门；以及由处理器使用准概率分解来校正编码的T门上的噪声。
附图说明
图1示出了使用魔幻态和仅Clifford运算的T门的示例性非限制性实现。
图2示出了可以构造容错(fault-tolerant)T门的示例性非限制性系统的框图。
图3是噪声T门的表示，其可以被认为等同于其上存在噪声N的理想T门。
图4是示出准概率分解方法的示例非限制性电路的表示。
图5a是对于εi＝ε1＝0和ε2＝ε的情况，经由表面编码T门模拟方法的采样开销γ(sampling overhead)作为物理错误率ε的函数的曲线图。
图5b是对于εi＝ε1＝ε2/10和ε2＝ε的情况，经由表面编码T门模拟方法的采样开销γ作为物理错误率ε的函数的曲线图。
图6示出了通过代码变形的容错T门的实现。
图7是示例5x5表面编码的表示。
图8示出了用于使用代码变形来实现容错T门的示例性非限制性序列。
图9示出了可以创建容错T门的示例性、非限制性计算机实现的方法的流程图。
图10示出了其中可促进此处所描述的一个或多个实施例的示例、非限制性操作环境的框图。
图11描绘了根据本文描述的一个或多个实施例的云计算环境。
图12描绘了根据本文描述的一个或多个实施例的抽象模型层。
具体实施方式
以下详细描述仅是说明性的，并且不旨在限制实施例和/或实施例的应用或使用。此外，并不意图受前面的背景技术或发明内容部分或具体实施方式部分中呈现的任何明示或暗示的信息的约束。
现在参考附图描述一个或多个实施例，其中相同的附图标记始终用于表示相同的元件。在以下描述中，出于解释的目的，阐述了许多具体细节以便提供对一个或多个实施例的更透彻理解。然而，在各种情况下，显然可在没有这些特定细节的情况下实践所述一个或一个以上实施例。
传统的计算机对二进制数字(或比特)进行操作，该二进制数字将信息存储或表示为二进制状态以执行计算和信息处理功能。相反，量子计算设备对量子比特(或量子位)进行操作，量子比特将信息存储或表示为二进制状态和二进制状态的叠加两者。为此，量子计算设备利用量子力学现象，诸如纠缠和干扰。
量子计算使用量子位作为其基本单元，而不是经典的计算比特。量子位(例如，量子二进制数字)是经典比特的量子力学模拟。尽管经典比特可以仅在两个基态(例如0或1)之一上使用，但是量子位可以在这些基态的叠加上使用(例如，α|0>+β|1>，其中α和β是复数标量，使得|α|2+|β|2＝1)，从而允许多个量子位理论上比相同数量的经典比特按指数方式保持更多的信息。因此，理论上，量子计算机(例如，采用量子位代替经典位或除了经典位之外还采用量子位的计算机)可以快速地解决对于经典计算机可能极其困难的问题。由于经典计算机的比特仅仅是具有0或1的值的二进制数字，所以具有两个不同状态的几乎任何设备都可以用于表示经典比特；例如开关、阀、磁体、硬币或其它这种双态装置。量子神秘的一部分的量子位可以占据0和1状态的叠加。这与具有0和1之间的中间值不同.当测量量子位的状态时，结果是0或1，然而，在计算过程中，量子位可以表现为好像它代表两种状态的混合；例如63％的0和37％的1。
一般的量子程序协调量子和计算的经典部分。在考虑一般量子程序时，识别在指定量子算法、将算法变换成可执行形式、运行实验或模拟以及分析结果中涉及的过程和抽象是有益的。这些过程依赖于计算的中间表示。中间表示(IR)既不是其源语言描述，也不是目标机器指令，而是在它们之间的一些东西。编译器可以在翻译和优化程序的过程期间使用若干IR。这些编译器的输入是描述量子算法和编译时间参数的源代码，并且输出是使用高级IR表达的组合量子/经典程序。与传统计算机相反，量子计算机是概率性的，因此算法输出的测量在算法特定的置信区间内提供了适当的解。然后重复该计算，直到可以实现满意的可能的解确定性。
量子计算机能够比经典计算设备快得多地执行任务。然而，由于量子信息的脆弱本质，量子计算机将固有地有噪声。量子误差校正和容错量子计算的理论建议如何能够可靠地对有错误的设备执行复杂的计算。阈值定理确保，给定物理门的噪声水平低于大于零的某个恒定阈值则在任意低的错误率下任意长的计算是可能的。给定电路的容错实现的成本是多对数空间开销(polylogarithmic space overhead)。更准确地说，为了保证具有|C|位置的电路C的最终故障概率δ，可能需要O(log log(|C|/δ))个级别的编码，这导致/>的空间开销。目前，这种开销妨碍容错量子计算。
对于可以横向实现的门，容错开销相对较小，因为根据定义，这些门是容错的，因为它们不会传播实质的误差。然而，Eastin-Knill定理表明没有量子纠错码可以横向地实现一组通用门。此外，已知Clifford门组是横向于(自双)CSS代码的，例如表面代码。为了获得通用的门组，Clifford门必须与附加门例如T门(非Clifford门)组合，根据Eastin-Knill，该附加门不能横向地实现CSS代码。
以较小的开销实现容错T门是一项重要的任务。根据一种方法，可以使用被称为魔幻态提取(distillation)的技术来容错地准备具有低噪声的魔幻态，然后可以利用Clifford电路将其转换成T门。图1示出了使用魔幻态和仅Clifford运算的T门102的示例性实现。此方法可减少将容错T门(即，即使在有错误的装置上也能够可靠地执行计算的T门)实施到准备容错魔幻态的任务的问题。后一项任务可以通过魔幻态提取来实现，由此将若干噪声魔幻态转换成较少的保真度更好的魔幻态。然而，魔幻态提取是用于实现通用容错量子计算的巧妙方法，用于获得低噪声魔幻态的魔幻态提取过程在实践中可导致相当大的开销。
为了解决这些和其它问题，本文描述的一个或多个实施例涉及用于以相对于当前方法减少采样开销的方式，基于准概率分解(QPD)方法来构造容错T门的系统和方法。这些系统和方法可以实现量子纠错(QEC)和量子错误减轻(QEM)的组合-例如QPD方法-以模拟容错T门。在一些实施例中，可使用两个逻辑位和避免魔幻态提取且因此具有低取样开销的魔幻态准备来模拟T门。或者，可基于对表面码执行的码变形来模拟T门。相对于魔幻态方法，后一种方法具有稍大的采样开销，但是仅利用单个逻辑量子位。
使用准概率分解，可以使用基于旋转的层析(tomography)步骤来模拟容错T门，其中采样开销粗略地缩放为(1+ε)t，其中t是T门的数目，ε是物理错误率。
图2示出了根据本文所述的一个或多个实施例的可以构造容错T门的示例非限制性系统200的框图。系统202包括用于存储计算机可执行组件的存储器220和一个或多个处理器218(例如，一个或多个经典处理器)，该处理器118经由一条或多条通信总线216可操作地耦合到存储器220以用于执行存储在存储器220中的计算机可执行组件。如图2所示，计算机可执行组件包括模拟组件204和校正组件206。
模拟组件204可以使用魔幻态或表面代码的代码变形中的至少一个来模拟量子T门。校正组件206可使用准可探性分解来校正量子T门上的噪声。一般来说，由系统202的实施例实施的技术可部分地通过消除对执行魔幻态提取的需要而以相对低的取样额外开销来模拟容错T门，因为即使使用噪声魔幻态，这些技术也可产生容错T门。
如上所述，对噪声和错误的敏感性可能阻止当今的量子计算机在执行计算任务方面胜过传统计算机。通过量子纠错(QEC)的容错(FT)可以提供用于减轻这种噪声和错误敏感性的长期解决方案。然而，FT到QEC通常消耗超出当今量子计算机范围的大量计算资源。
量子错误减轻(QEM)可以提供一种中间解决方案，用于减轻近期量子计算机上的噪声和误差敏感性而没有完全FT的承诺。准概率分解(QPD)是一种这样的QEM技术。
QPD方法可以在噪声硬件上没有误差地在量子计算机的n量子位上实现例如线性算子更准确地说，准概率方法可以访问随机状态，该随机状态可以在实验的每次运行中独立地采样，而不是访问量子状态/>本身(其中ρin是N量子位的初始状态)。该随机状态对于任何测量的结果表现出与/>相同的期望值。然而，这是以采样开销或C因子的形式为代价的，其是根据必须执行的附加触发的数量来描述的。
根据Gottesman-Knill定理，任何仅使用Clifford门的量子电路都可以在经典计算机上有效地模拟。为了充分利用量子计算的能力，量子计算机需要能够实现一组通用的门，包括non-Clifford门。然而，以容错方式实现non-Clifford门是成本密集的，因为non-Clifford门不能横向实现。在包括non-Clifford门的一些量子电路中，90％-99％的可用计算资源专用于实现容错的任务(例如，使用魔幻态提取)。
根据系统202所应用的方法的第一步，实现T门(例如，通过模拟组件204)。在一个或多个实施例中，该T门可以通过Clifford电路和由下式给出的魔幻态的存在来实现
如图1所示。由于即使给定了噪声T门，系统202所实现的技术也能够产生容错T门，因此魔幻态本身可能是噪声，并且可以在没有魔幻态提取的情况下被准备。在该示例中，准备由|π/4>表示的噪声魔幻态，并且由此使用Clifford门横向地实现T门102；即受控非(CNOT)门108和受控相位门110(在所示示例中为S门)。在所示的例子中，具有值ψ的量子位104被提供给CNOT门108，而魔幻态量子位106被提供给受控相位门110。模拟部件204可以对CNOT门108的输出执行测量操作112，并将测量结果提供给受控相位门110。受控相位门110的输出114-由T|ψ>表示-用作T门的输出。
可以设计一些噪声状态准备电路，用于准备由下式给出的噪声魔幻态ρ
ρ≈|π/4><π/4| (2)
以致逻辑错误率
是由独立于码距离的常数限定的上限。在这种情况下，可以与物理错误率处于相同的量级。例如，假设ε1和ε2表示一和两个量子位门的误差概率，ε1表示初始化误差，对于表面代码和去极化误差模型，可以示出
其中是Bachmann-Landau符号。
为了简单起见，假设所选择的码使得能够无噪声地实现逻辑门S＝diag(1，i)、X、CNOT、逻辑|0>和|+>状态的准备、以及在Z和X基础上的逻辑量子位的测量。状态ρ可以使用定义为下系列的Clifford门A来旋转：
A：＝e-iπ/4SX＝|π/4><π/4|-|O><O|, (5)
其中|0>：＝Z|π/4>是正交于|π/4>的状态。因此旋转状态变成
其中第二等式来自等式
A|π/4><O|A+|π/4><O|＝0 (7)
因此，模拟组件204可以通过首先准备ρ然后以概率1/2应用逻辑A门来准备旋转状态τ。由于|0>＝Z|π/4>，可将旋向状态τ视为遭受以概率应用的随机Pauli Z误差的理想魔幻态|π/4>。
CNOT门108将Pauli Z错误从魔幻态|π/4>传播到数据量子位。错误对测量没有影响。因此，使用旋扭状态τ而不是图1中所示的T门102内的理想魔幻态|π/4>，模拟组件204可实现如由下式给出的噪声T门
其中和/>分别表示实现理想T和Z门的量子信道；例如，对于任何单个量子位运算符B，/>和/>图3是噪声T门302的表示，其可以被认为等同于其上存在噪声N 306的理想T门304。
接下来，可以使用误差减轻技术来将由通道描述的噪声T门302变换为由通道描述的完美T门304(没有噪声N 306)。为此，校正组件206可确定逻辑错误率/>的合理估计，基于该逻辑错误率/>生成噪声图N，并通过使用QPD方法应用噪声图的逆N-1来校正噪声T门302上的噪声。在一些实施例中，校正部件206可以使用断层摄影技术来估计逻辑错误率备选地，校正组件206的一些实施例可以使用可以通过实验测量/>来更高效地估计逻辑错误率/>的另一方法。根据该替代方法，相位翻转通道被定义为
其中表示身份信道。因为/>和/>交换，那么对于任何p∈N
对p≡0(mod 8)
Tp＝id (11)
以及
因此，等式(10)确保了
校正组件204然后可以通过准备容错逻辑状态|+>、应用并在{|+>，|->}的基础上测量输出来确定逻辑错误率/>这产生结果1或0。模拟组件204可以重复该电路多次以估计结果的期望值，表示为
其中可以用简单的迭代自变量来检查最后的步骤。通过测量p＝8、16、24、32、...的f(p)，可以使用指数拟合获得的估计。
一旦知道了逻辑错误率校正组件206就可以使用各种错误减轻技术来将有噪声的T门/>转换成理想T门/>的合理近似。下面讨论两种这样的技术。
QPD方法(有时也称为概率误差消除)是量子误差减轻技术，其允许模拟期望的量子信道(例如，理想量子门)，同时仅访问可以执行噪声量子信道{εi}的量子硬件。图4是说明QPD方法的示例电路402的表示。假设要执行门U 404，并且要执行由算子O 406表征的测量，则该测量结果的期望值可以由下式表示
Tr[O·[U](ρ)] (15)
在许多量子电路中，仅关注预期值。QPD方法允许估计该期望值，即使[U](ρ)不能在硬件上精确实现。根据QPD方法的第一步骤，如果假设量子硬件可以实现量子信道ε1、ε2、ε3、…、εM，则找到由下列表示出的分解
其中一些ai是准概率系数，M是分解大小。这种分解可以改写为
用于
以及
给定该分解，每次执行量子电路时，根据分布pi随机选择i∈{1，…，M}。在概率上用概率为|ai|/γ的信道之一εi代替门U 404(方框306)，其中
γ：＝∑i|ai| (20)
并且测量结果(在框408测量)用γsign(αi)加权。
通过在电路的末端对测量结果进行正确加权，系统202可以通过执行蒙特卡罗采样来获得理想量子电路的结果的真实期望值的无偏估计。执行以达到一定精度的样本数量标度为在这种情况下，γ是QPD方法的采样开销。
假设U是对应于有噪声的T门302的酉算子，则考虑到下列等式，该方法可以被校正组件206用来将有噪声的T门变换为完美的T门/>
其产生等式(16)形式的QPD，其中
以及
在这种情况下，采样开销缩放为
图5a是对于εi＝ε1＝0和ε2＝ε的情况，由等式(26)给出的采样开销γε的曲线图502，其作为经由等式(4)中描述的表面编码的物理错误率ε的函数。图5b是εi＝ε1＝ε2/10和ε2＝ε的情况下的采样开销γε的曲线图504。
通常，使用QPD方法的误差减轻可以产生相当大的采样开销，其缩放为其中t是T计数。此外，将QPD方法与容错相结合也可导致更高的开销。考虑其中使用准可变方法对量子电路实施魔幻态准备的设置。在假定所有横向运算都没有错误地执行的情况下，最终电路将是由下式给出的准概率混合
然而，即使横向操作也会引起误差，这可以被任意地抑制。因此，实际的最终状态将是
其中εk包括来自横向门中的噪声的影响。
误差由
可以通过增加码距而使其任意小。通过三角不等式，可以得出
其中t表示T计数。因此，为了使输出上的误差足够小，ε可以被选择为T门的数量指数地小，使得ε＝Δe-t。回想一下，在一般的容错设置中，可以选择
n＝polylog(1/ε，|C|)＝polylog(et/Δ，|C|)＝poly(t，lot(1/Δ)，log(|C|))(31)
在|C|＝poly(t)的实际情况下，代码大小在位置|C|的数量上多项式地缩放，而不是如在标准容错设置中多项式地缩放。然而，回想QPD方法的性质，仅考虑其中采样开销γ足够小的电路。即，γ≤κ，对于κ＞0，不过大，产生ε≥Δ/κ，因此
n＝polylog(1/ε，|C|)≤polylog(κ/Δ，|C|)＝poly(κ+log(1/Δ，|C|)≈polylog(1/Δ，|C|) (32)
其中只要κ不是太大，近似步骤就足够精确。该缩放与从标准容错设置所预期的缩放相匹配。
根据上述方法，模拟组件204使用魔幻态(如上结合图1所述)模拟T门，并且校正组件206学习T门上的逻辑错误率(和相应的噪声图N)并应用QPD以降低该噪声(如上结合图4所述)。即使准备好的魔幻态是有噪声的，这种方法也产生容错T门。因此，不需要使用魔幻态提取来准备魔幻态，且因此相对于需要魔幻态提取以获得低噪声魔幻态的方法，计算开销显著减少。
上述可由模拟组件204的一些实施例使用以模拟T门的魔幻态方法利用以纠错码编码的两个逻辑量子位104和106。作为该方法的替代，模拟部件204的一些实施例可以使用另一种方法来实现仅利用以纠错码编码的单个逻辑量子位的容错T门。这可以降低实验上证明容错T的要求。这种替代方法基于表面代码的代码变形。图6示出了通过代码变形的容错T门的实现。根据该方法，对表面代码602a执行代码变形以展示权重1逻辑Z运算符，在所得变形的代码602b中将逻辑T门模拟为物理T门，然后使变形的代码602b返回到其原始形式。
图7是距离d＝3的示例5X5表面代码702的表示，包括数据立方710(黑点)、校正子(syndrome)量子位708(白点)、Z稳定器706和X稳定器704。因此，表面代码702使用4d2-4d+1量子位，并且具有横向X、Y、Z、S和H门。然而，本文描述的方法基本上独立于要使用的代码。在一些情况下，使用其它类型的代码，例如旋转或双表面代码可能是有益的。
对于用于操作CNOT、MeasX、MeasZ、PrepX、PrepZ和空闲(idle)操作的噪声模型，去极化信道可以以CNOT的输出立方比特(cubits)的形式被施加
然后，准备门以概率ε输出与理想输出正交的态，并且测量门以概率ε输出不正确的赋值。因此，可以看出
如果εd<<1和
其中εth表示表面代码的阈值，κ表示与代码大小无关的通用常数。假设εd<<1在由下列给出的容错量子计算中的实践中不是限制性的
d＝polylog(C|/ε) (36)。
图8示出了根据一个或多个实施例的用于使用代码变形来实现容错T门的示例序列。在一个或多个实施例中，该序列或另一合适的代码变形序列可以由模拟组件204执行。在该示出的示例中，针对距离d＝5的9×9子系统表面代码执行的代码变形。通常，编码的T门的执行可以根据下面描述的序列经由距离d的表面代码的代码变形来模拟。
在步骤802a，每个物理量子位可以在|+>状态下被初始化，并且可以执行d校正子读出循环。这初始化|+>状态中的逻辑量子位。在步骤802b，关闭顶部边界上的稳定器(stabilizer)。然后在步骤802c，物理T门被应用于西北角落。然后，在步骤802d，打开顶部边界上的稳定器，并且执行D校正子读出循环。然后可以在X基础上测量每个物理量子位，并且可以计算逻辑X算子的误差校正特征值(eigenvalue)。如果测量的特征值是-1，则可以宣告逻辑Z误差。对于图7总结的数字，κ的这个数值模拟产生κ≈22。
通过从解码算法中隐藏顶部边界上的一轮测量的校正子，可以在软件中应用代码变形方法。因此，不需要修改实际校正子测量电路。
通过组合量子纠错和经由QPD方法(也被称为QPD辅助QEC的方法)的量子纠错，本文描述的系统202的实施例可以构造相对于当前技术具有相对少量的采样开销的容错T门。当使用本文所述的魔幻态方法来模拟T门时，应用QPD方法来回复噪声对T门的影响可产生容错T门，即使在使用噪声魔幻态时也是如此，从而消除对魔幻态执行魔幻态提取的需要且相应地减少取样开销。或者，如果使用本文所述的代码变形方法，则可以仅使用一个逻辑量子位而不是如在魔幻态方法中的两个逻辑量子位来模拟容错T门。尽管相对于魔幻态方法增加了采样开销，但代码变形方法仍可产生相对于当前方法的低采样开销。就硬件而言，QPD辅助的QEC可仅使用容错T门来实现，并且与常规QEC相比，由于魔幻态提取不是必需的，因此不需要魔幻态工厂。
如在经典模拟的情况下，QPD辅助的QEC的总模拟时间开销作为T门的数量的函数而倍增地缩放。QPD辅助的QEC误差减轻技术的代价是采样开销γε≥1，其取决于基本猫耳(basic cates)的物理误差率ε，并且作为T门的数量或T计数的函数而乘法相加。对于具有T计数t的电路，总采样开销是其中
采样开销粗略地缩放为γε≈(1+ε)，并且对于实际的错误率足够小，使得可以以合理的采样开销针对当前器件上的大T计数来模拟通用容错量子电路。
图9示出了根据本申请的一个或多个实施例的方法。尽管为了简化说明，此处所示的方法被示出并描述为一系列动作，但是可以理解和明白，本发明不受动作的次序所限制，因为根据本发明，某些动作可以按与此处所示和所述的不同的次序发生和/或与其它动作同时发生。例如，本领域技术人员将理解和明白，方法可以替换地被表示为诸如状态图中的一系列相互关联的状态或事件。此外，并非所有示出的动作都是实现根据本发明的方法所必需的。此外，根据本公开，当不同的实体制定方法的不同部分时，交互图可以表示方法或方法。此外，所公开的示例方法中的两个或更多个可以彼此组合地实现，以实现本文描述的一个或多个特征或优点。
图9示出了根据本文所述的一个或多个实施例的用于创建容错T门的示例性方法900。最初，在902，使用被编码成纠错码的逻辑量子位以及表面代码或另一给定代码的魔幻态或代码变形中的至少一个来(例如，通过模拟组件204)模拟编码的T门。在执行使用魔幻态的模拟的一些实施例中，可在不执行魔幻态提取的情况下准备魔幻态，从而产生嘈杂的魔幻态。在执行经由代码变形的模拟的一些实施例中，可以对代码执行代码变形以展示例如权重1逻辑Z运算符，并且可以将逻辑T门模拟为结果得到的变形的代码中的物理T门。在904，在步骤902所模拟的编码T门上使用准概率分解(例如，通过校正组件204)来校正噪声。
为了提供所公开的主题的各个方面的上下文，图10以及以下讨论旨在提供对其中可以实现所公开的主题的各个方面的合适环境的简要、概括描述。尽管以上在可在一个或多个计算机上运行的计算机可执行指令的一般上下文中描述了各实施例，但本领域的技术人员将认识到，各实施例也可结合其它程序模块和/或作为硬件和软件的组合来实现。
参考图10，用于实现本文描述的方面的各实施例的示例环境1000包括计算机1002，计算机1002包括处理单元1004、系统存储器1006和系统总线1008。系统总线1008将包括但不限于系统存储器1006的系统组件耦合到处理单元1004。处理单元1004可以是各种市场上可购买的处理器中的任何一种。双微处理器和其它多处理器体系结构也可用作处理单元1004。
系统总线1008可以是若干类型的总线结构中的任一种，这些总线结构还可互连到存储器总线(带有或不带有存储器控制器)、外围总线、以及使用各类市场上可购买到的总线体系结构中的任一种的局部总线。系统存储器1006包括ROM 1010和RAM 1012。基本输入/输出系统(BIOS)可以存储在诸如ROM、可擦除可编程只读存储器(EPROM)、EEPROM等非易失性存储器中，其中BIOS包含帮助诸如在启动期间在计算机1002内的元件之间传输信息的基本例程。RAM 1012还可以包括高速RAM，例如用于高速缓存数据的静态RAM。
计算机1002还包括内部硬盘驱动器(HDD)1014(例如，EIDE、SATA)、一个或多个外部存储设备1016(例如，磁软盘驱动器(FDD)1016、记忆棒或闪存驱动器读取器、存储卡读取器等)以及光盘驱动器1020(例如，其可以从CD-ROM盘、DVD、BD等读取或写入)。虽然内部HDD1014被示为位于计算机1002内，但内部HDD 1014还可被配置成在合适的机箱(未示出)中外部使用。另外，虽然在环境1000中未示出，但是除了HDD 1014之外，或者代替HDD 1014，可以使用固态驱动器(SSD)。HDD 1014、外部存储设备1016和光盘驱动器1020可以分别通过HDD接口1024、外部存储接口1026和光盘驱动器接口1028连接到系统总线1008。用于外部驱动器实现的接口1024可以包括通用串行总线(USB)和电气和电子工程师协会(IEEE)1394接口技术中的至少一个或两者。其它外部驱动器连接技术在本文描述的实施例的考虑范围内。
驱动器及其相关联的计算机可读存储介质提供数据、数据结构、计算机可执行指令等的非易失性存储。对于计算机1002，驱动器和存储介质容纳以适当的数字格式的任何数据的存储。尽管以上对计算机可读存储介质的描述涉及相应类型的存储设备，但本领域的技术人员应当理解，计算机可读的其它类型的存储介质，无论是当前存在的还是将来开发的，也可在示例操作环境中使用，并且此外，任何这样的存储介质可包含用于执行此处所描述的方法的计算机可执行指令。
多个程序模块可被存储在驱动器和RAM 1012中，包括操作系统1030、一个或多个应用程序1032、其它程序模块1034和程序数据1036。操作系统、应用程序、模块和/或数据的全部或部分也可被高速缓存在RAM 1012中。这里描述的系统和方法可以利用各种商业上可获得的操作系统或操作系统的组合来实现。
计算机1002可以可选地包括仿真技术。例如，系统管理程序(未示出)或其它中介可以为操作系统1030仿真硬件环境，并且所仿真的硬件可以可选地不同于图10中所示的硬件。在这样的实施例中，操作系统1030可以包括在计算机1002处托管的多个虚拟机(VM)中的一个虚拟机。此外，操作系统1030可以提供运行时环境，例如Java运行时环境或。NET框架，用于应用程序1032。运行时环境是允许应用程序1032在包括运行时环境的任何操作系统上运行的一致执行环境。类似地，操作系统1030可以支持容器，并且应用程序1032可以是容器的形式，其是包括例如代码、运行时、系统工具、系统库和应用的设置的轻量级、独立的、可执行的软件包。
此外，可通过诸如可信处理模块(TPM)等安全模块来启用计算机1002。例如，对于TPM，引导组件在引导组件的时间上散列下一个，并且在加载下一个引导组件之前等待结果与安全值的匹配。该过程可以在计算机1002的代码执行栈中的任何层发生，例如，应用在应用执行级或操作系统(OS)内核级，从而在任何代码执行级实现安全性。
用户可以通过一个或多个有线/无线输入设备，例如键盘1038、触摸屏1040、以及诸如鼠标1042的定点设备，将命令和信息输入到计算机1002中。其它输入设备(未示出)可包括话筒、红外(IR)遥控器、射频(RF)遥控器、或其它遥控器、操纵杆、虚拟现实控制器和/或虚拟现实头戴式耳机、游戏垫、指示笔、图像输入设备(例如，相机)、姿势传感器输入设备、视觉移动传感器输入设备、情绪或面部检测设备、生物测定输入设备(例如，指纹或虹膜扫描仪)等。这些和其它输入设备通常通过可耦合至系统总线1008的输入设备接口1044连接至处理单元1004，但也可通过其它接口，诸如并行端口、IEEE 1394串行端口、游戏端口、USB端口、IR接口、接口等连接。
监视器1044或其他类型的显示设备也可经由诸如视频适配器1046等接口连接至系统总线1008。除了监视器1044之外，计算机通常包括其它外围输出设备(未示出)，诸如扬声器、打印机等。
计算机1002可以使用经由有线和/或无线通信到一个或多个远程计算机(诸如远程计算机1048)的逻辑连接在联网环境中操作。远程计算机1048可以是工作站、服务器计算机、路由器、个人计算机、便携式计算机、基于微处理器的娱乐设备、对等设备或其它常见的网络节点，并且通常包括相对于计算机1002描述的许多或所有元件，尽管为简明起见仅示出了存储器/存储设备1050。所描绘的逻辑连接包括到局域网(LAN)1052和/或更大的网络，例如广域网(WAN)1054的有线/无线连接。这样的LAN和WAN联网环境在办公室和公司中是常见的，并且促进了诸如内联网等企业范围计算机网络，所有这些都可连接到例如因特网等全球通信网络。
当在LAN联网环境中使用时，计算机1002可通过有线和/或无线通信网络接口或适配器1056连接到局域网1052。适配器1056可以便于与LAN 1052进行有线或无线通信，其还可以包括设置在其上的无线接入点(AP)，用于以无线模式与适配器1056进行通信。
当在WAN联网环境中使用时，计算机1002可包括调制解调器1058，或者可经由用于通过WAN 1054，诸如通过因特网建立通信的其它手段连接到WAN 1054上的通信服务器。调制解调器1058可以是内置或外置的，有线或无线设备，它可以通过输入设备接口1042连接到系统总线1008。在网络化环境中，相对于计算机1002所描述的程序模块或其部分可被存储在远程存储器/存储设备1050中。可以理解，所示的网络连接是示例，并且可以使用在计算机之间建立通信链路的其它手段。
当在LAN或WAN联网环境中使用时，计算机1002可以访问云存储系统或其他基于网络的存储系统，作为如上所述的外部存储设备1016的补充或替代。通常，计算机1002和云存储系统之间的连接可以例如分别通过适配器1056或调制解调器1058在LAN 1052或WAN1054上建立。在将计算机1002连接到相关联的云存储系统时，外部存储接口1026可以在适配器1056和/或调制解调器1058的帮助下，像它将管理其他类型的外部存储一样管理由云存储系统提供的存储。例如，外部存储接口1026可以被配置为提供对云存储源的访问，就好像这些源被物理地连接到计算机1002一样。
计算机1002可以是可操作的，以与操作上布置在无线通信中的任何无线设备或实体通信，例如打印机、扫描仪、台式和/或便携式计算机、便携式数据助理、通信卫星、与无线可检测标签相关联的任何设备或位置(例如，电话亭、报亭、货架等)以及电话。这可以包括无线保真(Wi-Fi)和无线技术。因此，通信可以是如常规网络的预定义结构，或者仅仅是至少两个设备之间的自组织通信。
现在参考图11，描绘了说明性云计算环境1100。如图所示，云计算环境1100包括云消费者使用的本地计算设备可以与其通信的一个或多个云计算节点1102，本地计算设备例如个人数字助理(PDA)或蜂窝电话1104、台式计算机1106、膝上型计算机1108和/或汽车计算机系统1110。节点1102可以彼此通信。它们可以被物理地或虚拟地分组(未示出)在一个或多个网络中，诸如如上文描述的私有云、社区云、公共云或混合云或其组合。这允许云计算环境1100提供基础设施、平台和/或软件作为服务，云消费者不需要为其维护本地计算设备上的资源。应当理解，图11中所示的计算设备1104和1110的类型仅是说明性的，并且计算节点1102和云计算环境1100可以通过任何类型的网络和/或网络可寻址连接(例如，使用web浏览器)与任何类型的计算机化设备通信。
现在参考图12，示出了由云计算环境1000(图11)提供的一组功能抽象层。为了简洁，省略了在这里描述的其它实施例中采用的类似元件的重复描述。应当预先理解，图12中所示的组件、层和功能仅旨在说明，并且本发明的实施例不限于此。如所描述的，提供了下面的层和相应的功能。
硬件和软件层1202包括硬件和软件组件。硬件组件的示例包括：主机1204；基于RISC(精简指令集计算机)架构的服务器1206；服务器1208；刀片服务器1210；存储设备1212；以及网络和联网组件1214。在一些实施例中，软件组件包括网络应用服务器软件1216和数据库软件1218。
虚拟化层1220提供抽象层，从该抽象层可以提供虚拟实体的以下示例：虚拟服务器1222；虚拟存储1224；虚拟网络1226，包括虚拟专用网络；虚拟应用和操作系统1228；以及虚拟客户机1230。
在一个示例中，管理层1232可以提供以下描述的功能。资源供应1234提供了对被用来在云计算环境内执行任务的计算资源和其他资源的动态采购。计量和定价1236提供了在云计算环境中利用资源时的成本跟踪，以及用于为消耗这些资源开账单或开发票。在一个示例中，这些资源可以包括应用软件许可证。安全性为云消费者和任务提供身份验证，以及为数据和其他资源提供保护。用户门户1238为消费者和系统管理员提供对云计算环境的访问。服务级别管理1240提供云计算资源分配和管理，使得满足所需的服务级别。服务水平协议(SLA)规划和履行1242提供对云计算资源的预先安排和采购，其中根据SLA预期未来需求。
工作负载层1244提供了云计算环境可以被利用的功能的示例。可以从该层提供的工作负载和功能的示例包括：地图绘制和导航1246；软件开发和生命周期管理1248；虚拟教室教育传送1250；数据分析处理1252；交易处理1254；以及转移学习处理1256。本发明的各种实施例可以利用参考图11和12描述的云计算环境来确定给定机器学习任务与历史机器学习任务之间的相似性，并且基于所确定的相似性对由自动机器学习生成的人工智能模型执行转移学习过程。
以上所描述的包括本发明的示例。当然，不可能为了描述所公开的主题而描述组件或方法的每个可想到的组合，但是本领域的普通技术人员可以认识到，本发明的许多进一步的组合和置换是可能的。因此，所公开的主题旨在涵盖落入所附权利要求书的精神和范围内的所有此类变更、修改和变型。
特别地，关于由上述组件、设备、电路、系统等执行的各种功能，除非另外指出，否则用于描述这些组件的术语(包括对“装置”的引用)旨在对应于执行所描述的组件的指定功能的任何组件(例如，功能等效)，即使结构上不等效于所公开的结构，该组件执行所公开的主题的本文中示出的示例性方面中的功能。在这点上，还将认识到，所公开的主题包括系统以及具有用于执行所公开的主题的各种方法的动作和/或事件的计算机可执行指令的计算机可读介质。
另外，虽然可能仅针对若干实现中的一个实现公开了所公开的主题的特定特征，但是这样的特征可以与其他实现的一个或多个其他特征组合，这对于任何给定或特定应用可能是期望的和有利的。此外，就在详细描述或权利要求书中使用术语“包括”和“包含”及其变体来说，这些术语旨在以类似于术语“包含”的方式为包含性的。
在本申请中，词语“示例性”用于表示用作示例、实例或说明。本文描述为“示例性”的任何方面或设计不一定被解释为比其它方面或设计优选或有利。相反，使用词语“示例性”旨在以具体的方式呈现概念。
本文描述的各个方面或特征可以使用标准编程和/或工程技术实现为方法、装置或制品。如本文所使用的术语“制品”旨在涵盖可从任何计算机可读设备、载体或介质访问的计算机程序。例如，计算机可读介质可以包括但不限于磁存储设备(例如，硬盘、软盘、磁条…)、光盘[例如，压缩盘(CD)、数字多功能盘(DVD)…]、智能卡和闪存设备(例如，卡、棒、键驱动器…)。
本发明可以是任何可能的技术细节集成水平的系统、方法、装置和/或计算机程序产品。计算机程序产品可以包括其上具有计算机可读程序指令的计算机可读存储介质(或多个介质)，所述计算机可读程序指令用于使处理器执行本发明的各方面。计算机可读存储介质可以是能够保留和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质可以是例如但不限于电子存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或前述的任何合适的组合。计算机可读存储介质的更具体示例的非穷举列表还可以包括以下：便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式光盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、诸如上面记录有指令的打孔卡或凹槽中的凸起结构的机械编码装置，以及上述的任何适当组合。如本文所使用的计算机可读存储介质不应被解释为暂时性信号本身，诸如无线电波或其他自由传播的电磁波、通过波导或其他传输介质传播的电磁波(例如，通过光纤线缆的光脉冲)、或通过导线传输的电信号。
本文描述的计算机可读程序指令可以从计算机可读存储介质下载到相应的计算/处理设备，或者经由网络，例如因特网、局域网、广域网和/或无线网络，下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光传输光纤、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或网络接口从网络接收计算机可读程序指令，并转发计算机可读程序指令以存储在相应计算/处理设备内的计算机可读存储介质中。用于执行本发明的操作的计算机可读程序指令可以是汇编指令、指令集架构(ISA)指令、机器相关指令、微代码、固件指令、状态设置数据、集成电路的配置数据，或者以一种或多种编程语言，包括面向对象的编程语言(例如Smalltalk、C++等)和过程编程语言(例如“C”编程语言或类似的编程语言)的任何组合编写的源代码或目标代码。计算机可读程序指令可以完全在用户的计算机上执行，部分在用户的计算机上执行，作为独立的软件包执行，部分在用户的计算机上并且部分在远程计算机上执行，或者完全在远程计算机或服务器上执行。在后一种情况下，远程计算机可以通过任何类型的网络连接到用户的计算机，包括局域网(LAN)或广域网(WAN)，或者可以连接到外部计算机(例如，使用因特网服务提供商通过因特网)。在一些实施例中，为了执行本发明的各方面，包括例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)的电子电路可以通过利用计算机可读程序指令的状态信息来执行计算机可读程序指令以使电子电路个性化。
在此参考根据本发明实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述本发明的各方面。将理解，流程图和/或框图的每个框以及流程图和/或框图中的框的组合可以由计算机可读程序指令来实现。这些计算机可读程序指令可以被提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器以产生机器，使得经由计算机或其他可编程数据处理装置的处理器执行的指令创建用于实现流程图和/或框图的一个或多个框中指定的功能/动作的装置。这些计算机可读程序指令还可以存储在计算机可读存储介质中，其可以引导计算机、可编程数据处理装置和/或其他设备以特定方式工作，使得其中存储有指令的计算机可读存储介质包括制品，该制品包括实现流程图和/或框图的一个或多个框中指定的功能/动作的各方面的指令。计算机可读程序指令还可以被加载到计算机、其他可编程数据处理装置或其他设备上，以使得在计算机、其他可编程装置或其他设备上执行一系列操作动作，以产生计算机实现的过程，使得在计算机、其他可编程装置或其他设备上执行的指令实现流程图和/或框图的一个或多个框中指定的功能/动作。
计算机可读程序指令还可以被加载到计算机、其他可编程数据处理装置或其他设备上，以使得在计算机、其他可编程装置或其他设备上执行一系列操作步骤，以产生计算机实现的过程，使得在计算机、其他可编程装置或其他设备上执行的指令实现流程图和/或框图的一个或多个框中指定的功能/动作。
附图中的流程图和框图示出了根据本发明的各种实施例的系统、方法和计算机程序产品的可能实现的架构、功能和操作。在这点上，流程图或框图中的每个框可以表示指令的模块、段或部分，其包括用于实现指定的逻辑功能的一个或多个可执行指令。在一些替代实施方案中，框中所注明的功能可不按图中所注明的次序发生。例如，连续示出的两个框实际上可以基本上同时执行，或者这些框有时可以以相反的顺序执行，这取决于所涉及的功能。还将注意，框图和/或流程图图示的每个框以及框图和/或流程图图示中的框的组合可以由执行指定功能或动作或执行专用硬件和计算机指令的组合的专用的基于硬件的系统来实现。
尽管以上在运行在一个和/或多个计算机上的计算机程序产品的计算机可执行指令的一般上下文中描述了本主题，但是本领域的技术人员将认识到，本公开也可以结合其它程序模块来实现或可以结合其它程序模块来实现。通常，程序模块包括执行特定任务和/或实现特定抽象数据类型的例程、程序、组件、数据结构等。此外，本领域的技术人员可以理解，本发明的计算机实现的方法可以用其它计算机系统配置来实施，包括单处理器或多处理器计算机系统、小型计算设备、大型计算机、以及计算机、手持式计算设备(例如，PDA、电话)、基于微处理器的或可编程的消费或工业电子产品等。所示的各方面也可以在其中任务由通过通信网络链接的远程处理设备执行的分布式计算环境中实践。然而，本公开的一些方面，如果不是所有方面，可以在独立计算机上实践。在分布式计算环境中，程序模块可以位于本地和远程存储器存储设备中。例如，在一个或多个实施例中，计算机可执行组件可以从存储器执行，该存储器可以包括一个或多个分布式存储器单元或由一个或多个分布式存储器单元组成。如本文所用，术语“存储器”和“存储器单元”可互换。此外，本文描述的一个或多个实施例可以以分布式方式执行计算机可执行组件的代码，例如，多个处理器组合或协同工作以执行来自一个或多个分布式存储器单元的代码。如本文所使用的，术语“存储器”可以包含在一个位置处的单个存储器或存储器单元或者在一个或多个位置处的多个存储器或存储器单元。
如本申请中所使用的，术语“组件”、“系统”、“平台”、“接口”等可以指代和/或可以包括计算机相关的实体或与具有一个或多个特定功能的操作机器相关的实体。这里公开的实体可以是硬件、硬件和软件的组合、软件、或执行中的软件。例如，组件可以是，但不限于，在处理器上运行的进程、处理器、对象、可执行文件、执行线程、程序和/或计算机。作为说明，在服务器上运行的应用程序和服务器都可以是组件。一个或多个组件可以驻留在进程和/或执行的线程内，并且组件可以位于一个计算机上和/或分布在两个或更多计算机之间。在另一示例中，相应组件可从其上存储有各种数据结构的各种计算机可读介质执行。这些组件可以经由本地和/或远程进程进行通信，例如根据具有一个或多个数据分组的信号(例如，来自一个组件的数据，该组件经由该信号与本地系统、分布式系统中的另一个组件进行交互和/或通过诸如因特网之类的网络与其它系统进行交互)。作为另一个示例，组件可以是具有由电气或电子电路操作的机械部件提供的特定功能的装置，该电气或电子电路由处理器执行的软件或固件应用程序操作。在这种情况下，处理器可以在装置的内部或外部，并且可以执行软件或固件应用的至少一部分。作为又一示例，组件可以是通过电子组件而不是机械部件来提供特定功能的装置，其中电子组件可以包括处理器或其他装置以执行至少部分地赋予电子组件的功能的软件或固件。在一方面，组件可经由虚拟机来模拟电子组件，例如在云计算系统内。
此外，术语“或”旨在表示包含性的“或”而不是排他性的“或”。也就是说，除非另外指定，或者从上下文中清楚，否则“X采用A或B”旨在表示任何自然的包含性排列。也就是说，如果X采用A；X采用B；或者X采用A和B两者，则在任何前述实例下都满足“X采用A或B”。此外，除非另外指定或从上下文中清楚是指单数形式，否则如在本说明书和附图中使用的冠词“一”和“一个”一般应被解释为表示“一个或多个”。如本文所使用的，术语“示例”和/或“示例性的”用于表示用作示例、实例或说明。为了避免疑惑，本文公开的主题不受这些示例限制。此外，本文中描述为“示例”和/或“示例性”的任何方面或设计不一定被解释为比其它方面或设计优选或有利，也不意味着排除本领域普通技术人员已知的等效示例性结构和技术。
如在本说明书中所采用的，术语“处理器”可以指基本上任何计算处理单元或设备，包括但不限于单核处理器；具有软件多线程执行能力的单处理器；多核处理器；具有软件多线程执行能力的多核处理器；具有硬件多线程技术的多核处理器；平行平台；以及具有分布式共享存储器的并行平台。另外，处理器可以指被设计为执行本文描述的功能的集成电路、专用集成电路(ASIC)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、可编程逻辑控制器(PLC)、复杂可编程逻辑器件(CPLD)、分立门或晶体管逻辑、分立硬件组件或其任意组合。此外，处理器可以采用纳米级架构，例如但不限于基于分子和量子点的晶体管、开关和门，以便优化空间使用或增强用户设备的性能。处理器也可以实现为计算处理单元的组合。在本公开中，诸如“存储”、“存储器”、“数据存储”“数据存储库”以及与组件的操作和功能相关的基本上任何其他信息存储组件之类的术语被用来指代“存储器组件”、”体现为“存储器”的实体或包括存储器的组件。应了解，本文所描述的存储器和/或存储器组件可为易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。作为说明而非限制，非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除ROM(EEPROM)、闪存或非易失性随机存取存储器(RAM)(例如，铁电RAM(FeRAM))。易失性存储器可包括RAM，RAM可用作外部高速缓存存储器，例如作为说明而非限制，RAM可以许多形式获得，诸如同步RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双倍数据率(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、直接Rambus RAM(DRRAM)、直接Rambus动态RAM(DRDRAM)和Rambus动态RAM(RDRAM)。此外，本文所披露的系统或计算机实现的方法的存储器组件旨在包括，但不限于包括这些和任何其他合适类型的存储器
以上描述的内容仅包括系统和计算机实现的方法的示例。当然，不可能为了描述本公开而描述组件或计算机实现的方法的每个可想到的组合，但是本领域的普通技术人员可以认识到，本公开的许多进一步的组合和置换是可能的。此外，就在详细描述、权利要求书、附录和附图中使用术语“包括”、“具有”、“拥有”等来说，这些术语旨在以与术语“包含”在权利要求书中用作过渡词时所解释的类似的方式为包含性的。
已经出于说明的目的呈现了对各种实施例的描述，但是不旨在是穷举的或限于所公开的实施例。在不背离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域的普通技术人员将是显而易见的。选择本文所使用的术语以最好地解释实施例的原理、实际应用或对市场上存在的技术改进，或使本领域的其他普通技术人员能够理解本文所公开的实施例。

Claims (21)

1.一种系统，包括：
执行存储在存储器中的计算机可执行组件的处理器，其中所述计算机可执行组件包括：
模拟组件，其使用被编码成纠错码的逻辑量子位以及魔幻态或表面代码的代码变形中的至少一个来模拟编码的T门；以及
校正组件，其使用准概率分解来校正所述编码的T门上的噪声。
2.根据前一权利要求所述的系统，
其中，所述模拟组件将所述编码的T门模拟为包括Clifford门并且采用两个逻辑量子位的量子电路；以及
其中所述两个逻辑量子位中的一个包括所述魔幻态。
3.根据前一权利要求所述的系统，
其中，所述量子电路包括受控非(CNOT)门和受控相移门；
其中包括所述魔幻态的所述两个逻辑量子位中的第一逻辑量子位被提供给所述受控相移门并且被提供作为对所述CNOT门的控制；
其中，所述两个逻辑量子位中的第二逻辑量子位被提供给所述CNOT门；以及
其中，所述CNOT门的输出的测量结果被提供作为对所述受控相移门的控制。
4.根据前述权利要求中任一项所述的系统，其中，所述模拟组件使用所述代码变形通过以下步骤来模拟所述编码的T门：
对给定代码执行第一代码变形以展示权重1逻辑Z算子来产生变形的代码；
将逻辑T门模拟为所述变形的代码中的物理T门；以及
对所述变形代码执行第二代码变形以将所述代码返回到其在所述第一代码变形的所述执行之前的形式。
5.根据前述权利要求中任一项所述的系统，其中，所述校正组件：
学习所述编码的T门的错误率，并基于所述错误率产生噪声图N；以及
通过准概率分解应用所述噪声图的逆N-1来校正所述编码的T门上的所述噪声。
6.根据前述权利要求所述的系统，其中，所述校正组件根据下式求出所述准概率分解的分解
其中：
U是对应于所述编码的T门的酉算子；
M是分解尺寸；
αi是准概率系数；
εi是在量子硬件上实现的量子信道；以及
γ是采样开销。
7.根据前述权利要求所述的系统，其中，对于包括所述编码的T门的量子电路的相应执行，所述校正组件：
根据分布pi随机选择i；
用εi代替门U；以及
用γsign(αi)对测量结果加权。
8.根据前述权利要求中任一项所述的系统，其中，使用所述魔幻态或所述代码变形中的至少一个对所述编码的T门的模拟以及使用准概率分解对所述噪声的校正减轻了使用魔幻态提取来对所述编码的T门进行容错模拟。
9.一种计算机实现的方法，包括：
由系统使用被编码成纠错码的逻辑量子位以及魔幻态或表面代码的代码变形中的至少一个来模拟编码的T门；以及
由所述系统使用准概率分解来校正所述编码的T门上的噪声。
10.根据前述权利要求所述的计算机实现的方法，
其中，所述模拟包括将所述编码的T门模拟为包括Clifford门并且采用两个逻辑量子位的量子电路；以及
其中所述两个逻辑量子位中的一个包括所述魔幻态。
11.根据前述权利要求所述的计算机实现的方法，
其中，所述量子电路包括受控非(CNOT)门和受控相移门；
其中，包括所述魔幻态的所述两个逻辑量子位中的第一逻辑量子位被提供给所述受控相移门并且被提供作为对所述CNOT门的控制；
其中，所述两个逻辑量子位中的第二逻辑量子位被提供给所述CNOT门；以及
其中，所述CNOT门的输出的测量结果被提供作为对所述受控相移门的控制。
12.根据前三个权利要求中的任一项所述的计算机实现的方法，其中，使用所述代码变形来模拟所述编码的T门包括：
由所述系统对给定代码执行第一代码变形以展现权重1逻辑Z算子，从而产生变形的代码；
由所述系统将逻辑T门模拟为所述变形的代码中的物理T门；以及
由所述系统对所述变形的代码执行第二代码变形以将所述代码返回到其在执行所述第一代码变形之前的形式。
13.根据前述四个权利要求中的任一项所述的计算机实现的方法，其中，所述校正包括：
由所述系统学习所述编码的T门的错误率，并且基于所述错误率生成噪声图N；以及
由所述系统通过应用所述噪声图的逆N-1，经由所述准概率分解来校正所述编码的T门上的所述噪声。
14.根据前述权利要求所述的计算机实现的方法，其中，所述校正包括由所述系统根据下式找到所述准概率分解的分解
其中：
U是对应于所述编码的T门的酉算子；
M是分解尺寸；
αi是准概率系数；
εi是可在量子硬件上实现的量子信道；以及
γ是采样开销。
15.根据前述权利要求所述的计算机实现的方法，其中，所述校正包括针对包括所述编码的T门的量子电路的相应执行：
由所述系统根据分布pi随机地选择i；
由所述系统用εi替换门U；以及
由所述系统用γsign(αi)对测量结果加权。
16.根据前述七个权利要求中任一项所述的计算机实现的方法，其中，使用所述魔幻态或所述代码变形中的至少一个对所述编码的T门的模拟以及使用准概率分解对所述噪声的校正减轻了使用魔幻态提取来对所述编码T门进行容错模拟。
17.根据前述八项权利要求中任一项所述的计算机实现的方法，其中，所述系统是根据前述权利要求1至8中任一项所述的系统。
18.一种计算机程序产品，其包括具有程序指令嵌入的计算机可读存储介质，所述程序指令可由处理器执行以使所述处理器：
由所述处理器使用被编码成纠错码的逻辑量子位以及魔幻态或表面代码的代码变形中的至少一个来模拟编码的T门；以及
由所述处理器使用准概率分解来校正所述编码的T门上的噪声。
19.根据前述权利要求所述的计算机程序产品，其中，可由所述处理器执行的所述程序指令使所述处理器：
由所述处理器将所述编码的T门模拟为包括Clifford门并且采用两个逻辑量子位的量子电路，其中所述两个逻辑量子位中的一个包括所述魔幻态。
20.根据前述权利要求所述的计算机程序产品，
其中，所述量子电路包括受控非(CNOT)门和受控相移门；
其中，包括所述魔幻态的所述两个逻辑量子位中的第一逻辑量子位被提供给所述受控相移门并且被提供作为对所述CNOT门的控制；
其中，所述两个逻辑量子位中的第二逻辑量子位被提供给所述CNOT门；以及
其中，所述CNOT门的输出的测量结果被提供作为对所述受控相移门的控制。
21.根据前三项权利要求中任一项所述的计算机程序产品，其中，可由所述处理器执行的所述程序指令使所述处理器经由以下步骤使用所述代码变形来模拟所述编码的T门：
对给定代码执行第一代码变形以展示权重1逻辑Z算子来产生变形的代码；
将逻辑T门模拟为所述变形的代码中的物理T门；以及
对所述变形的代码执行第二代码变形以将所述代码返回到其在所述第一代码变形的所述执行之前的形式。
CN202180076616.5A 2020-11-13 2021-11-09 通过准概率分解的容错t门 Pending CN116547680A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/097,652 US11308252B1 (en) 2020-11-13 2020-11-13 Fault-tolerant T-gates via quasiprobability decomposition
US17/097,652 2020-11-13
PCT/EP2021/081166 WO2022101230A1 (en) 2020-11-13 2021-11-09 Fault-tolerant t-gates via quasiprobability decomposition

Publications (1)

Publication Number Publication Date
CN116547680A true CN116547680A (zh) 2023-08-04

Family

ID=78676568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180076616.5A Pending CN116547680A (zh) 2020-11-13 2021-11-09 通过准概率分解的容错t门

Country Status (5)

Country Link
US (1) US11308252B1 (zh)
EP (1) EP4244777A1 (zh)
JP (1) JP2023552076A (zh)
CN (1) CN116547680A (zh)
WO (1) WO2022101230A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019222748A1 (en) * 2018-05-18 2019-11-21 Rigetti & Co, Inc. Computing platform with heterogenous quantum processors
EP3933717A1 (en) * 2020-07-02 2022-01-05 Oxford University Innovation Limited Error mitigation techniques

Also Published As

Publication number Publication date
EP4244777A1 (en) 2023-09-20
JP2023552076A (ja) 2023-12-14
US11308252B1 (en) 2022-04-19
WO2022101230A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
US11748648B2 (en) Quantum pulse optimization using machine learning
US11410070B2 (en) Syndrome data compression for quantum computing devices
US11494532B2 (en) Simulation-based optimization on a quantum computer
US20200175409A1 (en) Implementation of error mitigation for quantum computing machines
US11894107B2 (en) Precision-preserving qubit reduction based on spatial symmetries in fermionic systems
Kordzanganeh et al. Benchmarking simulated and physical quantum processing units using quantum and hybrid algorithms
US20230087837A1 (en) Training data generation via reinforcement learning fault-injection
Chen et al. The learnability of Pauli noise
US11734387B2 (en) Iterative energy-scaled variational quantum eigensolver
US11551131B2 (en) Hamiltonian simulation based on simultaneous-diagonalization
TWI804292B (zh) 用於校準一量子解碼器之電子系統、電腦實施方法及電腦程式產品
AU2021378062B2 (en) Strategic pausing for quantum state leakage mitigation
CN116547680A (zh) 通过准概率分解的容错t门
US20220114468A1 (en) Efficient synthesis of optimal multi-qubit clifford circuits
US20220198309A1 (en) Measurement aggregation in quantum programs
Qureshi et al. Quantum Computing and the Design of the Ultimate Accelerator
US20220309386A1 (en) Quantum-enhanced features for classical machine learning
US20240054375A1 (en) Circuit reduction for exponentials of pauli operators
US20240037439A1 (en) Quantum system selection via coupling map comparison
US20230133198A1 (en) Max-cut approximate solution via quantum relaxation
US20230177372A1 (en) Optimized selection of data for quantum circuits
US20220358182A1 (en) Scalable error mitigation
Patil Variational Quantum Linear Solver Using Dynamic Ansatz

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination