JP2023550303A - 自己バイアス差動トランスミッタ - Google Patents

Abstract

自己バイアス差動トランスミッタが提供される。該トランスミッタは、差動信号レシーバによって供給される電源電圧によって給電される差動出力ドライバを含むことがある。該出力ドライバは、差動トランスミッタ内に含まれるトランジスタの安全動作電圧範囲を超える差動信号で出力ドライバ内の一以上のトランジスタが動作できるようにバイアス電圧を生成するバイアス電圧発生器を含むことがある。

Description

本開示は、全体としては差動トランスミッタに関しており、より具体的には、自己バイアス差動トランスミッタに関している。

差動信号は、ノイズに強く、例えば１ＧＨｚ以上の高いシグナリング速度に対応できるため、電子機器間のデータの送受信にしばしば使用される。差動シグナリングの中には、業界仕様や規格に準拠したものがある。例えば、ＣＥＡ／ＥＩＡ（Consumer Electronics Association/Electronics Industries Alliance）８６１規格で定められたＨＤＭＩ（High-Definition Media Interface）仕様は、差動シグナリングレート、電圧レベル、差動チャンネル数、差動インピーダンス等を規定している。したがって、特定のマルチメディアアプリケーションで使用される差動信号は、ＨＤＭＩ仕様又は規格で定められた電圧レベルで伝送されることがある。

電子機器は、例えばＨＤＭＩ信号等の差動信号を送受信するためのインタフェースを実装するために集積回路を使用することがある。差動信号は、集積回路全体で使用される他のトランジスタとは異なる特別な耐電圧トランジスタを使用することを集積回路に要求するような電圧レベルを有することがある。これらの耐電圧トランジスタは、集積回路にコストと複雑性を追加することがある。場合によっては、特殊な耐電圧トランジスタは、集積回路内の他のトランジスタの製造に使用されるデバイス技術の範囲では実現不可能なことがある。従って、特別な耐電圧トランジスタを用いずに、差動信号送信インタフェース等の差動信号インタフェースを実装することが望ましい場合がある。

この概要は、発明を実施するための形態において下記に更に説明する概念の選択を簡単な形で紹介するために設けられている。この概要は、請求された主題の主要な特徴又は必要不可欠な特徴を特定することを意図しておらず、請求された主題の技術的範囲を制限することも意図していない。

差動出力ドライバが開示されている。該出力ドライバは、第１トランジスタの対と複数のトランジスタとを備えることがある。該第１トランジスタの対は、差動入力信号を受け取るように構成されることがある。第１トランジスタのそれぞれは、第１安全動作電圧を有している。該複数のトランジスタは、第１トランジスタの対と差動出力ドライバの出力端子の間に結合されることがある。該複数のトランジスタは、出力端子を介して電源電圧を受け取り、第１トランジスタの対のために電源電圧の電圧レベルを低減するように構成されている。該電源電圧は、第１安全動作電圧よりも高い。

バイアス電圧ジェネレータが開示されている。該バイアス電圧ジェネレータは、第１トランジスタと第２トランジスタとオペアンプとを備えていることがある。第１トランジスタは、第１コモンモード電圧を受け取り、第１コモンモード電圧に基づいてドレイン電流を出力するように構成されることがある。第２トランジスタは、第１トランジスタからドレイン電流を受け取り、該ドレイン電流に基づいて第２コモンモード電圧を出力するように構成されることがある。オペアンプは、第２コモンモード電圧を受け取る反転入力と、基準電圧を受け取る非反転入力と、バルク電圧を第１及び第２トランジスタの基板に供給する出力とを有することがある。バルク電圧は、基準電圧に少なくとも部分的に基づいて第１及び第２トランジスタを介して第２コモンモード電圧を制御する。

本実施形態は、例として図示されており、添付図面の形態によって限定されることを意図していない。

図１は、いくつかの実装による例示的なメディアシステムを図示している。

図２は、例示的なＨＤＭＩシステムの簡略化した模式図を図示している。

図３は、バイアス電圧ジェネレータの簡略化した模式図を図示している。

図４は、可変抵抗器のブロック図である。

図５は、切り替え可能抵抗器の簡略化した模式図である。

以下の説明には、本開示の深い理解を提供するために、具体的なコンポーネント、回路及び処理の例等の多くの具体的な詳細が示されている。本出願で使用されている用語「結合された」は、直接に接続されているか、一以上の介在するコンポーネント又は回路を介して接続されていることを意味している。用語「電子システム」及び「電子デバイス」は、電子的に情報を処理可能な任意のシステムを指すために同義的に使用されることがある。また、下記の記載において説明の目的で、本開示の態様の深い理解を提供するために固有の命名法が明記されている。しかしながら、これらの具体的な詳細が例示的な実装を実施するために必要でない場合があることは当業者には明らかであろう。他の例においては、本開示を不明瞭にすることを避けるために、周知の回路及びデバイスがブロック図の形態で図示されている。以下の詳細な説明のいくつかの部分は、手順、論理ブロック、処理及びコンピュータメモリ内部のデータビットに対する演算の他の記号表現の形態で提示されている。

これらの記載と表現は、データ処理技術の当業者によって他の当業者に自己の業務の内容を最も効率的に伝えるために使用される手段である。本開示において、手順、論理ブロック、処理等は、所望の結果につながる工程又は指示の首尾一貫したシーケンスであると考えられている。当該工程は、物理量の物理的操作を必要とするものである。必要ではないものの、通常、これらの量は、コンピュータシステムにおいて格納され、伝送され、結合され、比較され、及び、他の態様で操作可能な電気的又は磁気的信号の形態をとる。しかしながら、これらの全て及び類似の用語は、適切な物理量に関連付けされるべきであり、単に、これらの量に適用される利便性のあるラベルに過ぎないことに留意すべきである。

以下の議論から明らかであるように、特に明記されていない限り、本出願全体を通じて、「アクセスする」、「受信する」、「送信する」、「用いる」、「選択する」、「判断する」、「正規化する」、「乗算する」、「平均化する」、「監視する」、「比較する」、「適用する」、「更新する」、「測定する」、「導き出す」等の用語を用いた議論は、コンピュータシステムのレジスタ及びメモリ内において物理（電子的）量として表現されているデータを操作して該コンピュータシステムのメモリ又はレジスタ又はその他のそのような情報格納装置、伝送装置又は表示装置において物理量として同様に表現される他のデータに変換するコンピュータシステム又は類似の電子コンピューティングデバイスの動作及び処理を参照するものと理解される。

図において、単一のブロックが一つの機能又は複数の機能を実行するとして説明することがある。しかしながら、実際の実施においては、当該ブロックによって実行される一つ又は複数の機能は、単一のコンポーネントにおいて実行してもよく、複数のコンポーネントに渡って実行してもよく、及び／又は、ハードウェアを用いて実行してもよく、ソフトウェアを用いて実行してもよく、ハードウェアとソフトウェアの組み合わせを用いて実行してもよい。このようなハードウェアとソフトウェアの互換性を明確に図示するために、様々な例示的なコンポーネント、ブロック、モジュール、回路及び工程を、以下では一般にその機能の観点で説明した。このような機能がハードウェア又はソフトウェアのどちらとして実装されるかは、固有の用途及びシステム全体に課せられた設計上の制約に依存する。当業者は、説明した機能を各固有の用途に合わせて様々な方法で実装することがあるが、このような実装上の選択が、本開示の範囲からの乖離を生じさせるものとして解釈すべきではない。また、例示的な入力装置は、プロセッサ、メモリ等のような周知のコンポーネントを含む、図示されたものと異なるコンポーネントを含んでいることがある。

本出願に説明した技術は、特定の方法で実装されると具体的に記載されていない限り、ハードウェア、ソフトウェア、ファームウェア又はこれらの任意の組み合わせで実装され得る。また、モジュール又はコンポーネントとして説明した任意の機構は、集積化された論理デバイスに纏めて実装されてもよいし、別々であるが協働可能な論理デバイスに分離して実装されてもよい。ソフトウェアに実装される場合、当該技術は、実行されたときに上述した一以上の方法を実行する命令を含む非一時的プロセッサ読み取り可能格納媒体によって少なくとも部分的に実現されてもよい。非一時的プロセッサ読み取り可能データ格納媒体は、梱包材を含むことがあるコンピュータプログラム製品の一部を形成することがある。

様々な実装が、全体として差動シグナリングに関している。いくつかの実装は、より具体的には、集積回路に含まれる差動信号トランスミッタに関している。一の実装では、差動信号トランスミッタが、一以上のバイアス電圧を受け取る複数のトランジスタを含み得る。該一以上のバイアス電圧は、複数のトランジスタが、さもなければ該トランジスタを損傷するであろう電圧に耐えることを可能にする。差動信号トランスミッタは、差動信号レシーバから供給電力を受け取ることがある。他の実装では、差動信号トランスミッタは、差動信号レシーバから供給電力を受け取り、差動信号トランスミッタの複数のトランジスタのためのバイアス電圧を生成するバイアス電圧ジェネレータを含むことがある。

本開示に記載される主題の特定の実装は、以下の潜在的な利点の１つ以上を実現するために実施可能である。いくつかの実装では、記載された技術は、トランジスタが損傷する可能性のある電圧レベルを有する差動信号で該トランジスタを動作可能にするために使用可能であり、それにより、差動信号インタフェースで使用されるべき特別な耐電圧デバイスの必要性を低減又は無くし、関連する集積回路のコスト及び複雑性を低減する。

図１は、いくつかの実装による例示的なメディアシステム１００を図示している。メディアシステム１００は、ＨＤＭＩ（High Definition Multimedia Interface）リンク１４０を介して表示装置１５０に結合されたメディア機器１１０を備えることがある。ＨＤＭＩリンク１４０は、メディア機器１１０と表示装置１５０との間で差動信号を送受信するための通信媒体を提供する。いくつかの他の実装では、メディア機器１１０が、任意の他の実現可能な差動信号リンクを介して表示装置１５０に結合されてもよい。メディア機器１１０は、表示装置１５０によって表示するためのマルチメディアデータを生成することがある。

メディア機器１１０は、メディアジェネレータ１２０とＨＤＭＩトランスミッタ１３０とを備えることがある。メディアジェネレータ１２０は、例えば画像データ及び／又は音声データのようなメディアデータを取得し、レンダリングし、生成し、及び／又は、作成することがある。メディアジェネレータ１２０は、差動信号として符号化し、ＨＤＭＩリンク１４０を介して表示装置１５０に送信するためにマルチメディアデータをＨＤＭＩトランスミッタ１３０に供給する。ＨＤＭＩトランスミッタ１３０は、自己バイアス出力段１３５を備えることがある。自己バイアス出力段１３５は、ＨＤＭＩリンク１４０上の差動信号を駆動するための回路部を備えることがある。

表示装置１５０は、ＨＤＭＩリンク１４０を介して差動信号を受け取るためのＨＤＭＩレシーバ１６０を備えることがある。いくつかの実装では、ＨＤＭＩレシーバ１６０は、ＨＤＭＩトランスミッタ１３０の自己バイアス出力段１３５に電力を供給することがある。すなわち、自己バイアス出力段１３５のための電力の一部または全部は、ＨＤＭＩレシーバ１６０によって供給されることがある。一の実装では、ＨＤＭＩリンク１４０に関連する電圧レベル及び終端抵抗値が、例えば、ＣＥＡ／ＥＩＡ（Consumer Electronics Association/Electronics Industries Alliance）８６１規格によって定められたＨＤＭＩ仕様のような規格によって指定されることがある。

図２は、例示的なＨＤＭＩシステム２００の簡略化された概要図である。ＨＤＭＩシステム２００は、差動出力ドライバ２１０と、ＨＤＭＩリンク２６５と、レシーバ２７０とを備えていることがある。例えば図１を参照すると、差動出力ドライバ２１０が自己バイアス出力段１３５の少なくとも一部を形成してもよく、ＨＤＭＩリンク２６５がＨＤＭＩリンク１４０の一例であってもよく、レシーバ２７０がＨＤＭＩレシーバ１６０の一例であってもよい。

レシーバ２７０は、抵抗器２７１及び２７２を含む差動信号レシーバであってもよい。抵抗器２７１及び２７２は、電圧VsupplyとＨＤＭＩリンク２６５の間に結合されることがある。いくつかの実装では、抵抗器２７１及び２７２が、その値が少なくとも部分的にＨＤＭＩ等の規格によって決定される終端抵抗器であってもよい。いくつかの態様では、Vsupplyの電圧レベルが、規格（例えば、ＨＤＭＩ）によっても規定されることがある。簡略化のため図示しないが、レシーバ２７０は、ＨＤＭＩリンク２６５を介して受け取ったデータを処理するための追加の回路を含むことがある。

差動出力ドライバ２１０は、第１トランジスタ対２２０、第２トランジスタ対２３０、第３トランジスタ対２４０、可変抵抗器２５０及び電流源２６０を備えていてもよい。差動出力ドライバ２１０は、（成分信号ＶｉｎＰ及びＶｉｎＮとして表される）差動入力信号を受け取り、（成分信号ＶｏｕｔＰ及びＶｏｕｔＮとして表される）差動出力信号を生成することがある。差動出力信号ＶｏｕｔＰ／ＶｏｕｔＮは、ＨＤＭＩリンク２６５を介して駆動されてもよい。可変抵抗器２５０は、規格によって決定される値を有する可変終端抵抗器であってもよい。

第１トランジスタ対２２０はトランジスタ２２１及び２２２を備えている。トランジスタ２２１及び２２２のゲートは、それぞれ、成分信号ＶｉｎＰ及びＶｉｎＮを受け取るように構成されている。トランジスタ２２１及び２２２のソースは、共通に結合され、電流源２６０に更に結合されることがある。第１トランジスタ対２２０は、差動入力信号ＶｉｎＰ／ＶｉｎＮに基づいて（成分信号ＬｖＯｕｔＰ及びＬｖＯｕｔＮとして表現される）第１中間差動信号を出力することがある。一の実装では、トランジスタ２２１及び２２２が、飽和モードで動作して第１中間差動信号ＬｖＯｕｔＰ／ＬｖＯｕｔＮを生成する。飽和モードでの動作は、差動出力ドライバ２１０のシグナリングエラーを低減することがある。

第２トランジスタ対２３０は、第１トランジスタ対２２０と結合されたトランジスタ２３１及び２３２を備えている。例えば、トランジスタ２３１及び２３２のソースは、それぞれ、トランジスタ２２１及び２２２のドレインと結合されることがある。第２トランジスタ対２３０は、第１中間差動信号ＬｖＯｕｔＰ／ＬｖＯｕｔＮに基づいて第２中間差動信号２６６を生成することがある。第３トランジスタ対２４０は、第２トランジスタ対２３０に結合されたトランジスタ２４１及び２４２を備えている。例えば、トランジスタ２４１及び２４２のソースは、それぞれ、トランジスタ２３１及び２３２のドレインに結合されていてもよい。可変抵抗器２５０が、トランジスタ２４１及び２４２のドレインの間に結合されている。第３トランジスタ対２４０は、第２中間差動信号２６６に基づいて、トランジスタ２４１及び２４２のドレインを介して、それぞれ、信号ＶｏｕｔＰ及びＶｏｕｔＮを生成することがある。いくつかの実装では、第２トランジスタ対２３０及び第３トランジスタ対２４０は、第１トランジスタ対２２０によって出力されたＬｖＯｕｔＰ及びＬｖＯｕｔＮ信号に対して「レベルシフト」を行ってＶｏｕｔＰ及びＶｏｕｔＮ信号をそれぞれ生成することがある。

図２の例では、トランジスタ２２１、２２２、２３１、２３２、２４１及び２４２のそれぞれが、Ｎチャネル金属－酸化物－シリコン電界効果トランジスタ（ＭＯＳＦＥＴ）として描写されている。しかしながら、他の実装では、トランジスタ２２１、２２２、２３１、２３２、２４１及び２４２の一部又は全部がＰチャネルＭＯＳＦＥＴであってもよい。他のいくつかの実装では、トランジスタ２２１、２２２、２３１、２３２、２４１及び２４２が、例えばバイポーラトランジスタ、接合型電界効果トランジスタ（ＪＦＥＴ）、フィン電界効果トランジスタ（ＦｉｎＦＥＴ）等のような任意の可能な３端子及び又は４端子半導体デバイスを含んでいてもよい。更に、トランジスタ２２１及び２２２は、第１安全動作電圧範囲を有することがあり、一方で、トランジスタ２３１、２３２、２４１及び２４２が、第１安全動作電圧範囲と異なる第２安全動作電圧範囲を有することがある。いくつかの実装では、安全動作電圧範囲は、トランジスタの信頼性に悪影響が出たり、損傷を受けたりする前に、トランジスタの２つの端子間（典型的にはソース－ドレイン間）で維持され得る最大電圧差をいう場合がある。トランジスタの安全動作電圧範囲は、トランジスタの寸法、ドープ量及び／又は他のトランジスタパラメータによって決定されることがある。いくつかの実装では、第２安全動作電圧範囲は、第１安全動作電圧範囲の２倍の電圧範囲である場合がある。更に、第１安全動作電圧範囲と第２安全動作電圧範囲とが、いずれもVsupplyよりも低い場合がある。例えば、Vsupplyは、第２安全動作電圧範囲の２倍であり、第１安全動作電圧範囲の４倍である場合がある。

図１を参照して議論したように、レシーバ２７０は、供給電力の一部又は全部を差動出力ドライバ２１０に供給することがある。例えば、Vsupplyは、抵抗器２７１及び２７２を介して差動出力ドライバ２１０に供給されることがある。Vsupplyは、第１又は第２安全動作電圧範囲よりも高いことがあり、各トランジスタを損傷することがある。いくつかの実装では、第１トランジスタ対２２０、第２トランジスタ対２３０及び第３トランジスタ対２４０が（図２に描写されているように）纏めて直列に結合され、差動出力ドライバ２１０のトランジスタがVsupplyによって損傷を受けることがないようにバイアスされる。例えば、第１、第２及び第３トランジスタ対２２０、２３０及び２４０の直列配置は、差動出力ドライバ２１０の個々のトランジスタに現れる電圧を低減する。更に、第２及び第３トランジスタ２３０及び２４０に供給されるバイアス電圧は、第１、第２及び第３トランジスタ対２２０、２３０及び２４０を流れる電流を制限し、これにより、差動出力ドライバ２１０のトランジスタへの電流ダメージを回避することがある。第１、第２及び第３トランジスタ対２２０、２３０及び２４０のこのような配置及び動作は、差動出力ドライバ２１０における特殊な耐電圧トランジスタ（又は、出力ドライバ２１０のドレインに接続される単一の従来の特殊な完全耐電圧トランジスタ）の必要性を低減又は無くし、関連する集積回路の複雑性及び／又はコストを低減することがある。一の実装では、バイアス電圧ジェネレータ（簡略化のために図示されない）が、第１バイアス電圧Ｖｂｉａｓ１、第２バイアス電圧Ｖｂｉａｓ２及び基板電圧Ｖｂｕｌｋを第２トランジスタ対２３０及び第３トランジスタ対２４０に供給することがある。Ｖｂｉａｓ１はトランジスタ２３１及び２３２のゲートに供給され、Ｖｂｉａｓ２はトランジスタ２４１及び２４２のゲートに供給され、Ｖｂｕｌｋは、トランジスタ２３１、２３２、２４１及び２４２の基板に供給される。

図３は、バイアス電圧ジェネレータ３００の簡略化された模式図を図示している。バイアス電圧ジェネレータ３００は、抵抗器３０１～３０６とトランジスタ３１０～３１３とオペアンプ３２０とを備えていることがある。いくつかの実装では、バイアス電圧ジェネレータ３００は、図１の自己バイアス出力段１３５の少なくとも一部を構成することがある。図３の例では、トランジスタ３１０～３１３は、Ｎチャネルトランジスタとして描写されている。しかしながら、他の実装では、トランジスタ３１０～３１３の一部又は全部がＰチャネルトランジスタであってもよい。いくつかの実装では、トランジスタ３１０～３１３のそれぞれが、第２トランジスタ対２３０及び第３トランジスタ対２４０のトランジスタのそれぞれと同一の安全動作電圧範囲を有していてもよい。

抵抗器３０１の第１端子はＶｏｕｔＰを受け取るように結合され、抵抗器３０１の第２端子はトランジスタ３１０のドレインに結合される。例えば図２を参照すると、抵抗器３０１の第１端子は、トランジスタ２４１のドレインに結合されることがある。同様に、抵抗器３０２の第１端子はＶｏｕｔＮを受け取るように結合され、抵抗器３０２の第２端子はトランジスタ３１０のドレインに結合される。例えば、抵抗器３０２の第１端子は、トランジスタ２４２のドレインに結合されることがある。トランジスタ３１０は、ＶｏｕｔＰとＶｏｕｔＮのコモンモード電圧に少なくとも部分的に基づいてドレイン電流ＩＤ１を供給する。いくつかの実装では、出力電圧ＶｏｕｔＰおよびＶｏｕｔＮは、少なくとも部分的に、図２のレシーバ２７０によって提供される。したがって、レシーバ２７０は、また、抵抗器３０１及び３０２を介してバイアス電圧ジェネレータ３００のための電力の一部または全部を供給することがある。

図３の例では、トランジスタ３１０～３１３の各々がダイオード接続されており、各トランジスタのゲートとドレインが互いに結合されていることを意味する。例えば、トランジスタ３１０のゲートがトランジスタ３１０のドレインに接続され、残りのトランジスタ３１１～３１３の各々のゲートとドレインとが同様に接続される。トランジスタ３１０～３１３は、更に、互いに直列に結合される。具体的には、トランジスタ３１０のソースがトランジスタ３１１のドレインに結合され、トランジスタ３１１のソースがトランジスタ３１２のドレインに結合され、トランジスタ３１２のソースがトランジスタ３１３のドレインに結合される。

抵抗器３０３の第１端子はＬｖＯｕｔＰを受け取るように結合され、抵抗器３０３の第２端子はトランジスタ３１３のソースとオペアンプ３２０の反転入力とに結合される。図２を参照すると、抵抗器３０３の第１端子は、トランジスタ２２１のドレインに結合されることがある。同様に、抵抗器３０４の第１端子はＬｖＯｕｔＮに結合され、抵抗器３０４の第２端子はオペアンプ３２０の反転入力に結合される。例えば、抵抗器３０４の第１端子が、トランジスタ２２２のドレインに結合されることがある。したがって、ＬｖＯｕｔＰとＬｖＯｕｔＮのコモンモード電圧は、オペアンプ３２０の反転入力に結合される。いくつかの実装では、抵抗器３０１～３０４の値が、規格に関連し得る差動出力ドライバ２１０の電流制限によって、少なくとも部分的に決定され得る。例えば、抵抗器３０１～３０４の値は、バイアス電圧ジェネレータ３００（これは、差動出力ドライバ２１０の一部である場合がある）が、ＨＤＭＩ規格のような規格によって規定された最大電流よりも少ない電流を消費するように選択され得る。抵抗器３０５及び３０６は、オペアンプ３２０の非反転入力に基準電圧Ｖｒｅｆを供給するための分圧器を形成する。したがって、抵抗器３０５及び３０６の値は、目標基準電圧Ｖｒｅｆに少なくとも部分的に基づいて選択され得る。さらに、抵抗器３０５及び３０６の抵抗値を大きくすることで、バイアス電圧ジェネレータ３００によって浪費される電流を低減することができる。オペアンプ３２０は、トランジスタ３１０～３１３の基板に供給される電圧Ｖｂｕｌｋを出力し、少なくとも部分的にトランジスタ３１０～３１３をバイアスするために使用され得る。

動作時において、オペアンプ３２０は、トランジスタ３１０～３１３に供給される電圧Ｖｂｕｌｋを調整することによって、その反転入力における電圧を（その非反転入力において感知される）Ｖｒｅｆと同じ電圧に駆動しようとする。いくつかの実装において、オペアンプ３２０は、Ｖｂｕｌｋを調整して、トランジスタ３１０～３１３を流れるドレイン電流ＩＤ１を制御することがある。例えば、オペアンプ３２０によって供給されるＶｂｕｌｋは、ドレイン電流ＩＤ１を制御するための非零電圧であってもよい。一方、従来の実装では、トランジスタ３１０～３１３の基板を接地またはゼロボルトに結合することがある。ドレイン電流ＩＤ１を変更することで、トランジスタ３１３のソースとオペアンプ３２０の反転入力の電圧も変更することができる。

上述したように、オペアンプ３２０は、その反転入力の電圧をＶｒｅｆと同電圧に駆動しようとする。これにより、（トランジスタ２３１及び２３２によって供給される）ＬｖＯｕｔＰ及びＬｖＯｕｔＮのコモンモード電圧がＶｒｅｆとほぼ等しくなる場合がある。例えば図２を参照すると、基準電圧Ｖｒｅｆは、（トランジスタ２３１及び２３２に結合された）トランジスタ２２１及び２２２のドレインの電圧を、これらのトランジスタが飽和モードで動作するような各レベルに維持するように設定される場合がある。トランジスタ２２１、２２２を飽和モードで動作させることは、差動出力ドライバ２１０のシグナリングエラーを低減する場合がある。

トランジスタ３１０のドレインの電圧は、ＶｏｕｔＰ及びＶｏｕｔＮ（これはＶｓｕｐｐｌｙに依存する）によって決定されることがあり、トランジスタ３１３のソースの電圧は、Ｖｒｅｆによって決定されることがある。ＶｓｕｐｐｌｙおよびＶｒｅｆは予め決められていることがあるので、トランジスタ３１０～３１３に印加される電圧も、既知であることがある。トランジスタ３１０～３１３に印加される既知の電圧差Ｖｓｕｐｐｌｙ－Ｖｒｅｆが与えられると、バイアス電圧発生器３００は、トランジスタ２２１、２２２、２３１、２３２、２４１、２４２、及び３１０～３１３をそれぞれの安全動作電圧範囲内で動作させるバイアス電圧（Ｖｂｉａｓ１、Ｖｂｉａｓ２、およびＶｂｕｌｋ）を発生するように構成され得る。いくつかの実装では、電圧差Ｖｓｕｐｐｌｙ－Ｖｒｅｆは、第１及び第２の安全動作電圧よりも大きい場合がある。

第１バイアス電圧Ｖｂｉａｓ１はトランジスタ３１２のソースによって供給され、第２バイアス電圧Ｖｂｉａｓ２はトランジスタ３１０のソースによって供給される。いくつかの実装では、トランジスタ３１０～３１３が類似の動作特性を有することがある。その結果、各トランジスタ３１０～３１３は同じ電流ＩＤ１を流すので、各トランジスタは類似のドレイン－ソース間電圧（ＶＤＳ）を有することになろう。従って、Ｖｂｉａｓ１はＶｒｅｆ＋Ｖ_ＤＳにほぼ等しく、Ｖｂｉａｓ２はＶｒｅｆ＋３Ｖ_ＤＳにほぼ等しい。従って、Ｖｂｉａｓ２はＶｂｉａｓ１より大きい。

図４は、可変抵抗器４００のブロック図である。いくつかの実装では、可変抵抗器４００が図２の可変抵抗器２５０の一例である場合がある。したがって、可変抵抗器４００の端子４０１がトランジスタ２４１のドレインに結合されることがあり、可変抵抗器４００の端子４０２がトランジスタ２４２のドレインに結合されることがある。いくつかの実装では、可変抵抗器４００が、例えば、ＨＤＭＩリンク２６５の終端抵抗器であってもよい。したがって、可変抵抗器４００の値は、差動出力ドライバ２１０又はＨＤＭＩリンク２６５に関連するインピーダンス特性に基づくことがある。例えば、差動出力ドライバ２１０が１００オームの差動インピーダンスを有するリンクに結合される場合、可変抵抗器４００は、差動出力ドライバ２１０がＨＤＭＩリンク２６５に１００オームの差動インピーダンスを提供するように構成され得る。

可変抵抗器４００は、複数（Ｎ個）のスイッチ可能抵抗器４１０（１）～４１０（Ｎ）とコントローラ４２０を含む。各スイッチ可能抵抗器４１０（１）～４１０（Ｎ）は、可変抵抗器４００の端子４０１と端子４０２の間に結合可能である。例えば、スイッチ可能抵抗器４１０（１）の第１端子４１１（１）が端子４０１に結合されることがあり、スイッチ可能抵抗器４１０（１）の第２端子４１２（１）が端子４０２に結合されることがある。各スイッチ可能抵抗器４１０（１）～４１０（Ｎ）は、異なる抵抗値を有し、コントローラ４２０によって制御（例えば、イネーブルに）されることがある。あるスイッチ可能抵抗器（例えば、４１０（１）～４１０（Ｎ）のうちの１つ）がイネーブルになると、イネーブルになったスイッチ可能抵抗器に対応する抵抗値が端子４０１と４０２の間に結合される。逆に、あるスイッチ可能抵抗器がイネーブルでない場合、イネーブルでないスイッチ可能抵抗器に対応する抵抗値は端子４０１と４０２の間に結合されない。

図５は、スイッチ可能抵抗器５００の簡略化した模式図である。いくつかの実装では、スイッチ可能抵抗器５００は、図４のスイッチ可能抵抗器４１０（１）～４１０（Ｎ）のうちのいずれかの一例であってもよい。スイッチ可能抵抗器５００は、抵抗器５０１～５０６、トランジスタ５１０～５１９、パストランジスタ５３０及び電流源５４０を備えることがある。トランジスタ５１０、５１１及び５１６～５１９の各々は、図２のトランジスタ２２１及び２２２と（例えば、安全動作電圧範囲に関して）類似していることがある。トランジスタ５１２～５１５の各々は、図２のトランジスタ２３１、２３２、２４１及び２４２と（例えば、安全動作電圧範囲に関して）類似していることがある。いくつかの態様において、トランジスタ５１０、５１１及び５１６～５１９は第１安全動作電圧範囲を有することがあり、トランジスタ５１２～５１５は第２安全動作電圧範囲を有することがある。例えば図２を参照すると、スイッチ可能抵抗器５００の端子５５０及び５５１は、それぞれトランジスタ２４１及びトランジスタ２４２のドレインに結合されることがある。例えば、端子５５０が端子４１１（１）～４１１（Ｎ）のいずれかに対応することがあり、端子５５１が端子４１２（１）～４１２（Ｎ）のいずれかに対応することがある。

抵抗器５０３は、端子５５０とトランジスタ５１０のドレインとの間に結合されている。同様に、抵抗器５０４は、端子５５１とトランジスタ５１１のドレインとの間に結合されている。抵抗器５０３及び５０４は、トランジスタ５１０及び５１１を含む第４トランジスタ対５６０によってスイッチング可能にイネーブルにされることがある終端抵抗器として機能することがある。例えば、トランジスタ５１０及び５１１がイネーブル（例えば、導通状態）である場合、抵抗器５０３及び５０４が共通に結合され、端子５５０及び５５１間の終端抵抗器として動作する。一方、トランジスタ５１０及び５１１がイネーブルにされない場合、抵抗器５０３及び５０４は、トランジスタ５１０及び５１１の高インピーダンスによって互いに効果的に切り離され、従って、端子５５０及び５５１間で終端抵抗器がイネーブルにされない。

スイッチ可能抵抗器５００の残りの構成要素は、トランジスタ５１０及び５１１の動作を制御するために使用されることがある。例えば、抵抗器５０１が端子５５０とノードＡとの間に結合され、抵抗器５０２がノードＡと端子５５１との間に結合されることがある。このようにして、ノードＡには、トランジスタ２４１及び２４２のドレインによってそれぞれに提供されるＶｏｕｔＰ及びＶｏｕｔＮのコモンモード電圧が現れることがある。抵抗器５０１および５０２の値は、スイッチ可能抵抗器５００（これは差動出力ドライバ２１０の一部であることがある）が、規格で規定された最大電流よりも少ない電流を消費するように選択されることがある。抵抗器５０５は、ノードＡとトランジスタ５１０のゲート（及びトランジスタ５１２のドレイン）の間に結合されることがある。抵抗器５０６は、ノードＡとトランジスタ５１１のゲート（及びトランジスタ５１３のドレイン）との間に結合され得る。抵抗器５０５及び５０６の値は、トランジスタ５１０及び５１１が確実に制御され得るように選択されることがある。ノードＡの電圧は、トランジスタ５１２及び５１３のドレインを介してトランジスタ５１２～５１７に少なくとも部分的に電力を供給することができる。

トランジスタ５１２のソースはトランジスタ５１４のドレインに結合され、トランジスタ５１４のソースはトランジスタ５１６のドレインに結合される。同様に、トランジスタ５１３のソースはトランジスタ５１５のドレインに結合され、トランジスタ５１５のソースはトランジスタ５１７のドレインに結合される。トランジスタ５１２及び５１３のゲートはＶｂｉａｓ２を受け取るように構成され、トランジスタ５１４及び５１５のゲートはＶｂｉａｓ１を受け取るように構成される。トランジスタ５１２～５１５の基板は、Ｖｂｕｌｋを受け取るように構成される。Ｖｂｉａｓ１、Ｖｂｉａｓ２及びＶｂｕｌｋは、トランジスタ５１２～５１５を少なくとも部分的にバイアスすることがある。Ｖｂｉａｓ１、Ｖｂｉａｓ２及びＶｂｕｌｋは、バイアス電圧発生器３００（簡略化のため図示せず）によって供給されることがある。

スイッチ可能抵抗器５００は、端子５５０及び５５１に関する差動スイッチ可能抵抗器として図示されている。当業者は、抵抗器５０１～５０６とトランジスタ５１０～５１７とが、ノードＡと電圧Ｖｂｕｌｋについて対称な差動回路を形成していると認識するであろう。したがって、ノードＡ及び電圧Ｖｂｕｌｋは、第２グループのデバイス（例えば、抵抗器５０２、５０４及び５０６、並びに、トランジスタ５１１、５１３、５１５及び５１７）に対して、第１グループのデバイス（例えば、抵抗器５０１、５０３及び５０５、並びに、トランジスタ５１０、５１２、５１４及び５１６）の独立動作を可能にする仮想接地基準点として作動することがある。いくつかの実装では、シングルエンドのスイッチ可能抵抗器を、第１又は第２グループのいずれかのデバイスを用いて実装することができる。

電流源５４０は、パストランジスタ５３０に順に結合されるトランジスタ５１９のドレイン及びゲートに結合される。パストランジスタ５３０は、ＣＮＴＬ、／ＣＮＴＬ信号により制御される。／ＣＮＴＬ信号は、トランジスタ５１８のゲートにも結合される。スイッチ可能抵抗器５００をディスエーブルにするためには、／ＣＮＴＬがハイに駆動され、ＣＮＴＬがローに駆動されてパストランジスタ５３０をオフにし、トランジスタ５１８がトランジスタ５１６及び５１７のゲートを低電圧に駆動するようにする。トランジスタ５１６、５１７のゲートがローの場合、トランジスタ５１６、５１７はオフとなり、次にトランジスタ５１２～５１５に電流が流れないようになる。その結果、トランジスタ５１０、５１１はオフとなり、抵抗器５０３、５０４が分離される。

一方、ＣＮＴＬがハイで／ＣＮＴＬがローの場合、トランジスタ５１８はオフになってパストランジスタ５３０はイネーブルになり、電流源５４０からの電圧及び／又は電流でトランジスタ５１６及び５１７のゲートをバイアスすることができる。電流源５４０からの電圧及び／又は電流は、トランジスタ５１６及び５１７がトランジスタ５１２～５１５を介して電流を引き出し、トランジスタ５１０及び５１１をオンにし、これにより抵抗器５０３を抵抗器５０４に結合させることを可能にする。その結果、抵抗器５０３及び５０４によって形成される終端抵抗器が、端子５５０及び５５１に結合される。

トランジスタ５１２～５１５は、Ｖｓｕｐｐｌｙと接地に関し、トランジスタ２３１、２３２、２４１、２４２と同様に配置され、トランジスタ５１６及び５１７は、トランジスタ２２１、２２２と同様に配置される。このため、バイアス電圧Ｖｂｉａｓ１、Ｖｂｉａｓ２及び基板電圧Ｖｂｕｌｋは、トランジスタ５１２～５１５をバイアスするために「再利用」されることがある。したがって、トランジスタ２３１、２３２、２４１及び２４２と同様に、トランジスタ５１２～５１５は、それぞれの安全動作電圧範囲を超える電圧にさらされることから保護されることがある。

当業者は、情報及び信号が、様々な異なる技術及び技法の任意のものを用いて表現され得ると理解するであろう。例えば、上述の説明全体を通じて参照されたかもしれないデータ、命令、コマンド、情報、信号、ビット、シンボル及びチップは、電圧、電流、電磁波、磁場又は磁気的粒子、光学場又は光学的粒子、又は、これらの任意の組み合わせによって表現されることがある。

上述の明細書において、実施形態は、その具体的な例を参照して説明された。しかしながら、添付の特許請求の範囲に提示されているような開示のより広い範囲から乖離することなく様々な修正及び変更が実施形態になされ得ることは明らかであろう。したがって、明細書と図面は、限定的な意味というよりも例示的な意味で評価されるべきである。

Claims (20)

1. 差動出力ドライバであって、
   差動入力信号を受け取るように構成され、それぞれが第１安全動作電圧範囲を有する第１トランジスタの対と、
   前記第１トランジスタの対と前記差動出力ドライバの出力端子の間に結合された複数のトランジスタと、
   を備え、
   前記複数のトランジスタが、前記出力端子を介して電源電圧を受け取り、前記第１トランジスタの対のために前記電源電圧の電圧レベルを下げるように構成され、
   前記電源電圧が前記第１安全動作電圧範囲より高い、
   差動出力ドライバ。
2. 前記第１トランジスタの対が、前記第１安全動作電圧範囲を超える電圧で動作されたときに損傷を受ける
   請求項１に記載の差動出力ドライバ。
3. 前記複数のトランジスタが、前記第１トランジスタの対から第１中間差動出力信号を受け取り、第２中間差動出力信号を生成するように構成された第２トランジスタの対を含み、
   前記第２トランジスタのそれぞれが、前記第１安全動作電圧範囲と異なる第２安全動作電圧範囲を有している
   請求項１に記載の差動出力ドライバ。
4. 前記第２安全動作電圧範囲が、前記第１安全動作電圧範囲の２倍である
   請求項３に記載の差動出力ドライバ。
5. 前記電源電圧が、前記第１安全動作電圧範囲及び前記第２安全動作電圧範囲よりも高い
   請求項３に記載の差動出力ドライバ。
6. 前記複数のトランジスタが、前記第２中間差動出力信号を受け取り、前記出力端子に供給される差動出力信号を生成するように構成された第３トランジスタの対を含む、
   請求項３に記載の差動出力ドライバ。
7. 前記第３トランジスタの対が、差動信号レシーバから前記電源電圧を受け取るように構成されている、
   請求項６に記載の差動出力ドライバ。
8. 更に、前記第２トランジスタの対に第１バイアス電圧を供給し、前記第３トランジスタの対に第２バイアス電圧を供給するように構成されたバイアス電圧ジェネレータを備え、
   前記第２バイアス電圧が、前記第１バイアス電圧より高い、
   請求項６に記載の差動出力ドライバ。
9. 前記バイアス電圧ジェネレータが、前記第２及び第３の対のトランジスタの基板に非零電圧を供給するように構成されている
   請求項８に記載の差動出力ドライバ。
10. 前記差動出力信号が、前記第３の対のトランジスタのドレインによって供給される
    請求項６に記載の差動出力ドライバ。
11. 更に、前記出力端子の間に結合された可変終端抵抗器を備える、
    請求項６に記載の差動出力ドライバ。
12. 前記可変終端抵抗器が、
    前記第３の対のトランジスタの第１ドレインに結合された第１端子と第４の対のトランジスタに結合された第２端子とを備える第１抵抗器と、
    前記第３の対のトランジスタの第２ドレインに結合された第１端子と前記第４の対のトランジスタに結合された第２端子とを備える第２抵抗器と、
    を備え、
    前記第４の対のトランジスタが、前記第１トランジスタの対の前記第１安全動作電圧範囲を有している
    請求項１１に記載の差動出力ドライバ。
13. 接地に結合されたソースを備え、前記第１トランジスタの対の前記第１安全動作電圧範囲を有する第５トランジスタと、
    前記第５トランジスタのドレインに結合されたソースと、前記第４の対のトランジスタの第５トランジスタのゲートに結合されたドレインとを備える第６トランジスタと、
    を更に備える
    請求項１２に記載の差動出力ドライバ。
14. 前記第６トランジスタが、前記第２トランジスタの対の前記第２安全動作電圧範囲を有している、
    請求項１３に記載の差動出力ドライバ。
15. 前記第６トランジスタの基板が非零電圧に結合されている、
    請求項１３に記載の差動出力ドライバ。
16. 第１コモンモード電圧を受け取り、前記第１コモンモード電圧に基づいてドレイン電流を出力するように構成された第１トランジスタと、
    前記第１トランジスタから前記ドレイン電流を受け取り、前記ドレイン電流に基づいて第２コモンモード電圧を出力するように構成された第２トランジスタと、
    オペアンプであって、
    前記第２コモンモード電圧を受け取る反転入力と、
    基準電圧を受け取る非反転入力と、
    バルク電圧を前記第１及び第２トランジスタの基板に供給する出力と、を備えるオペアンプと、
    を備え、
    前記バルク電圧が、前記基準電圧に少なくとも部分的に基づいて、前記第１トランジスタ及び前記第２トランジスタを介して前記第２コモンモード電圧を制御する、
    バイアス電圧ジェネレータ。
17. 前記第１トランジスタが、
    前記第１コモンモード電圧を受け取るドレインと、
    前記第１コモンモード電圧に基づいて前記ドレイン電流を供給するソースと、
    を備え、
    前記第２トランジスタが、
    前記第１トランジスタから前記ドレイン電流を受け取るドレインと、
    前記ドレイン電流に基づいて前記第２コモンモード電圧を供給するソースと、
    を備える
    請求項１６に記載のバイアス電圧ジェネレータ。
18. 前記第２トランジスタの前記ドレインに結合されたソースと、
    前記第１トランジスタの前記ソースに結合されたドレインと、
    を備える第３トランジスタを更に備え、
    前記第３トランジスタのドレインが、第１バイアス電圧を供給する、
    請求項１７に記載のバイアス電圧ジェネレータ。
19. 前記第１トランジスタが、前記第１バイアス電圧より高い第２バイアス電圧を供給する、
    請求項１８に記載のバイアス電圧ジェネレータ。
20. 前記第１コモンモード電圧と前記第２コモンモード電圧との電圧差が、前記第１トランジスタと前記第２トランジスタの安全動作電圧範囲を超えている、
    請求項１６に記載のバイアス電圧ジェネレータ。

Images