JP2023549799A - マイクロフォンアレイ較正のためのシステム及び技法 - Google Patents

Abstract

本明細書には、マイクロフォンアレイ較正のためのシステム及び技法、並びに、較正されたマイクロフォンを使用することができる通信システムが開示されている。本明細書に開示されたシステム及び技法は、マイクロフォンアレイの位相較正及び大きさ較正の両方を提供し得、ビーム形成及び他の用途の性能を向上させる。更に、（例えば、製造及び較正の時点の）マイクロフォンアレイへの較正係数のローカル記憶のための、様々なシステム及び方法が本明細書で開示される。更に、本明細書に開示された様々なシステム及び方法は、マイクロフォンアレイの較正の中央適用（例えば、動作時のエッジプロセッサ内）を含み、未較正のマイクロフォン信号を、信号チェーンの下にある較正マイクロフォン信号に置き換えることができる。

Description

関連出願の相互参照
本出願は、「Ｓｙｓｔｅｍｓ ａｎｄ Ｔｅｃｈｎｉｑｕｅｓ ｆｏｒ Ｍｉｃｒｏｐｈｏｎｅ Ａｒｒａｙ Ｃａｌｉｂｒａｔｉｏｎ」という表題の米国仮出願第６３／１１２，９６７号の利益及び優先権を主張し、その全体が参照により本明細書に組み込まれる。

本開示は、デイジーチェーン接続されたネットワーク内のシステム及び装置に関する。

電子部品が小型化し、かつ性能に対する期待が高まるにつれて、以前は機器を備えていなかったデバイス、又はそれほど機器を備えていなかったデバイスに、より多くの部品が含まれている。いくつかの設定では、（例えば、車両内の）このような部品間で信号を交換するために使用される通信基盤は、太くて重いケーブル束を必要としてきた。

本開示は、本特許出願の主題の概要を提供することを意図している。本発明の排他的又は徹底的な説明を提供することは意図していない。従来のアプローチ及び伝統的なアプローチの更なる限定及び欠点は、そのようなシステムを、図面を参照しながら本出願のこれ以降で記載されるような、本発明のいくつかの態様と比較することによって、当業者に明らかになるであろう。

本明細書には、マイクロフォンアレイ較正のためのシステム及び技法、並びに、較正されたマイクロフォンが使用され得る通信システムが開示されている。マイクロフォンのアレイが、（例えば、雑音除去用の）ビーム形成のために使用されるとき、アレイ内の異なるマイクロフォン間の製造公差は、特定のビーム形成アルゴリズムの性能劣化を引き起こす可能性がある。一般に、マイクロフォンは配布及び／又は設置されると、それ以上の較正は不可能である。マイクロフォンの使用中に利用するために、マイクロフォンに較正係数を保存するためのシステム及び方法が開示される。

一態様によれば、マイクロフォンアレイ較正のためのシステムは、テスト信号を再生するように構成された、ラウドスピーカと、テスト信号を受信し、複数のマイクロフォンアレイ信号を生成するように構成された、マイクロフォンアレイと、ラウドスピーカとマイクロフォンアレイとの間に位置決めされた、基準マイクロフォンであって、テスト信号を受信し、基準信号を生成するように構成されている、基準マイクロフォンと、複数のマイクロフォンアレイ信号及び基準信号を処理し、フィルタ係数のセットを生成し、フィルタ係数のセットをマイクロフォンアレイに送信するように構成された、較正計算機と、を備える。

いくつかの実施態様によれば、本システムは、フィルタ係数のセットを記憶するように構成されたマイクロフォンアレイに関連付けられた、メモリを更に備える。いくつかの実施態様では、メモリは、マイクロフォンアレイとともにマイクロフォンアレイモジュール上に位置決めされている。いくつかの実施態様では、メモリは、マイクロフォンアレイによってアクセス可能な、クラウドベースのメモリである。いくつかの実施態様では、メモリは、ベンダ情報、製品情報、バージョン情報、モデル情報、能力情報、シリアル番号、製造情報、構成情報、ルーティング情報、及び認証情報のうちの少なくとも１つを含む、マイクロフォン情報を記憶するように更に構成されている。

いくつかの実施態様によれば、本システムは、複数のメモリモジュールを更に備え、複数のメモリモジュールの各々が、マイクロフォンアレイのそれぞれのマイクロフォンに関連付けられている。いくつかの実施態様では、フィルタ係数は、位相較正、周波数較正、及び大きさ較正を含む。いくつかの実施態様では、本システムは、２線式インタフェースを更に備え、マイクロフォンアレイへのフィルタ係数の送信が、２線式インタフェース経由で発生する。いくつかの実施態様では、複数のマイクロフォンアレイ信号の各々は一意であり、マイクロフォンアレイの各それぞれのマイクロフォンは、フィルタ係数のセットのそれぞれのサブセットに関連付けられている。

別の態様によれば、マイクロフォンアレイ較正のための方法は、ラウドスピーカでテスト信号を再生することと、マイクロフォンアレイでテスト信号をサンプリングすることと、マイクロフォンアレイで複数のマイクロフォンアレイ信号を生成することと、基準マイクロフォンでテスト信号をサンプリングすることと、基準マイクロフォンで基準信号を生成することと、複数のマイクロフォンアレイ信号及び基準信号に基づいて、フィルタ係数のセットを生成することと、フィルタ係数のセットをマイクロフォンアレイに送信することと、を含む。

いくつかの実施態様によれば、マイクロフォンアレイでテスト信号をサンプリングすることは、マイクロフォンアレイの各それぞれのマイクロフォンでテスト信号をサンプリングすることを含む。いくつかの実施態様では、フィルタ係数のセットを生成することは、各それぞれのマイクロフォンに対するフィルタ係数のそれぞれのサブセットを生成することを含む。いくつかの実施態様によれば、本方法は、フィルタ係数のそれぞれのサブセットを各それぞれのマイクロフォンに記憶することを更に含む。いくつかの実施態様によれば、本方法は、マイクロフォンアレイ上にフィルタ係数のセットを記憶することを更に含む。いくつかの実施態様では、フィルタ係数のセットを送信することは、２線式バス経由でフィルタ係数のセットを送信することを含む。いくつかの実施態様によれば、本方法は、基準マイクロフォンを使用して、ラウドスピーカを事前較正することを更に含む。

別の態様によれば、自己較正マイクロフォンシステムは、マイクロフォンモジュールであって、音声入力信号を受信し、生のマイクロフォン出力信号を出力するように構成されたマイクロフォンであって、事前較正されている、マイクロフォンと、マイクロフォンのマイクロフォン較正係数を記憶するように構成された不揮発性メモリと、を含む、マイクロフォンモジュールと、生のマイクロフォン信号及びマイクロフォン較正係数を受信し、較正マイクロフォン信号を生成するように構成された、プロセッサと、プロセッサから較正マイクロフォン信号を受信し、較正マイクロフォン信号を出力するように構成された、マイクロフォン信号シンクと、を備える。

いくつかの実施態様によれば、フィルタ係数は、位相較正、周波数較正、及び大きさ較正のうちの少なくとも１つを提供するように構成されている。いくつかの実施態様では、本システムは、２線式バスを更に備え、プロセッサ及びマイクロフォン信号シンクは、２線式バス経由で通信する。いくつかの実施態様では、プロセッサは、較正マイクロフォン信号を生成するために、生のマイクロフォン信号及びマイクロフォン較正係数の畳み込みを実行するように更に構成されている。

本開示は、添付の図面と併せて、以下の詳細な説明から最もよく理解される。業界における標準的な慣行に従い、様々な特徴部は、必ずしも縮尺通りに描画されるわけではなく、例示の目的でのみ使用されることが強調される。縮尺が明示的又は暗示的に示されている場合、例示としての一例のみを提供する。他の実施形態では、様々な特徴部の寸法は、議論の明確さのために、任意に増大又は縮小されてもよい。この説明を容易にするために、同様の参照番号は、同様の構造要素を指定する。実施形態は、添付の図面の図において例として図示されており、限定するものとしてではない。

本発明の性質及び利点をより完全に理解するために、以下の添付の図面に関連して、好ましい実施形態の以下の詳細な説明が参照される。

図１は、様々な実施形態による、例示的な２線式通信システムのブロック図である。 図２は、様々な実施形態による、図１のシステムのノードに含まれ得る、ノードトランシーバのブロック図である。 図３は、様々な実施形態による、図１のシステム内の通信のために使用される、同期制御フレームの一部分の図である。 図４は、様々な実施形態による、図１のシステム内の通信のために使用される、スーパーフレームの図である。 図５は、様々な実施形態による、図１のシステムの異なる動作モードにおける、同期制御フレーム用の例示的なフォーマットを図示する。 図６は、様々な実施形態による、図１のシステムの異なる動作モードでの、同期応答フレーム用の例示的なフォーマットを図示する。 図７は、様々な実施形態による、図２のバスプロトコル回路の様々な構成要素のブロック図である。 図８～１１は、本明細書に記載のバスプロトコルの様々な実施形態による、２線式バスに沿った情報交換の例を図示する。 図８～１１は、本明細書に記載のバスプロトコルの様々な実施形態による、２線式バスに沿った情報交換の例を図示する。 図８～１１は、本明細書に記載のバスプロトコルの様々な実施形態による、２線式バスに沿った情報交換の例を図示する。 図８～１１は、本明細書に記載のバスプロトコルの様々な実施形態による、２線式バスに沿った情報交換の例を図示する。 図１２は、様々な実施形態による、２線式バスのリングトポロジ、及びバス上の一方向通信スキームを図示する。 図１３は、様々な実施形態による、図１のシステムにおけるノード又はホストとして機能し得る、デバイスのブロック図である。 図１４は、様々な実施形態による、マイクロフォンアレイ較正システムのブロック図である。 図１５～１７は、様々な実施形態による、マイクロフォンアレイ較正のための方法のフロー図である。 図１５～１７は、様々な実施形態による、マイクロフォンアレイ較正のための方法のフロー図である。 図１５～１７は、様々な実施形態による、マイクロフォンアレイ較正のための方法のフロー図である。 図１８は、様々な実施形態による、本明細書に開示される較正が適用され得る、マイクロフォンシステムのブロック図である。 図１９は、様々な実施形態による、マイクロフォンアレイ較正を適用する方法のフロー図である。 図２０は、様々な実施形態による、本明細書に開示されるマイクロフォンアレイ較正が適用され得る、２線式通信システムのブロック図である。 図２１～２２は、様々な実施形態による、マイクロフォンを較正し、マイクロフォンアレイ較正をそれぞれ適用する方法のフロー図である。 図２１～２２は、様々な実施形態による、マイクロフォンを較正し、マイクロフォンアレイ較正をそれぞれ適用する方法のフロー図である。

本明細書には、マイクロフォンアレイ較正のためのシステム及び技法、並びに較正されたマイクロフォンが使用され得る通信システムが開示されている。マイクロフォンのアレイが、（例えば、道路騒音除去、他の雑音除去、又は選択的なブロードキャスト用途の一部として）ビーム形成のために使用されるとき、アレイ内の異なるマイクロフォン間の製造公差は、特定のビーム形成アルゴリズムの性能劣化を引き起こし得る。いくつかの従来の較正手順は、マイクロフォンの周波数応答の大きさの差を均等化するために、マイクロフォンのフィルタ係数を生成することによって、この劣化に対処しようと試みる。しかしながら、従来の較正手順は、アレイ内のマイクロフォン全体にわたる、位相公差の影響を考慮することを怠っている。

本明細書に開示されるシステム及び技法は、マイクロフォンアレイの位相較正及び大きさ較正の両方を提供し得、ビーム形成及び他の用途の性能を向上させる。更に、（例えば、製造及び較正の時点の）マイクロフォンアレイへの較正係数のローカル記憶のための、様々なシステム及び方法が本明細書で開示される。更に、本明細書に開示される様々なシステム及び方法は、マイクロフォンアレイの較正の中央適用（例えば、動作時のエッジプロセッサ内）を含み、未較正のマイクロフォン信号を、信号チェーンの下にある較正マイクロフォン信号に置き換えることができる。本明細書に開示されるマイクロフォンアレイ較正システム及び方法ののうちのいずれかは、本明細書に開示される通信システム（例えば、システム１００）によって実装され得る。

以下の詳細な説明では、本明細書の一部を形成する添付の図面が参照され、同様の数字は全体を通して同様の部分を指定し、例解として、実施され得る実施形態が示される。本開示の範囲から逸脱することなく、他の実施形態が利用され得、構造的又は論理的変更が行われ得ることを理解されたい。したがって、以下の詳細な説明は、限定的な意味で解釈されるべきではない。

様々な動作は、特許請求される主題の理解に最も役立つ方式で、複数の別個のアクション又は動作として、順番に説明され得る。しかしながら、説明の順序は、これらの動作が必然的に順序に依存することを意味するものとして解釈されるべきではない。特に、これらの動作は、提示の順序で実行されない場合がある。説明される動作は、説明される実施形態とは異なる順序で実行されてもよい。様々な追加の動作が実行されてもよく、かつ／又は、説明される動作は、追加の実施形態では省略されてもよい。

本開示の目的のために、「Ａ及び／又はＢ」という言い回しは、（Ａ）、（Ｂ）、又は（Ａ及びＢ）を意味する。本開示の目的のために、「Ａ、Ｂ、及び／又はＣ」という言い回しは、（Ａ）、（Ｂ）、（Ｃ）、（Ａ及びＢ）、（Ａ及びＣ）、（Ｂ及びＣ）、又は（Ａ、Ｂ、及びＣ）を意味する。

本明細書では様々な構成要素を単数形で（例えば、「プロセッサ（ａ ｐｒｏｃｅｓｓｏｒ）」、「周辺デバイス（ａ ｐｅｒｉｐｈｅｒａｌ ｄｅｖｉｃｅ）」など）言及又は例示されることがあるが、これは単に議論を容易にするためのものであり、単数形で言及されたいかなる要素も、本明細書の教示による複数のそのような要素を含み得る。

本説明では、「一実施形態では（ｉｎ ａｎ ｅｍｂｏｄｉｍｅｎｔ）」又は「実施形態では（ｉｎ ｅｍｂｏｄｉｍｅｎｔｓ）」という言い回しを使用するが、これらは各々、同じ実施形態又は異なる実施形態のうちの１つ以上に言及してもよい。更に、本開示の実施形態に関して使用される場合、「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「有する（ｈａｖｉｎｇ）」などの用語は同義語である。本明細書で使用される場合、「回路」という用語は、特定用途向け集積回路（ＡＳＩＣ）、電子回路、及び光学回路、１つ以上のソフトウェアプログラム若しくはファームウェアプログラムを実行する（共有、専用、若しくはグループ）プロセッサ及び／又は（共有、専用、若しくはグループ）メモリ、記載された機能を提供する組み合わせ論理回路、及び／又は他の好適なハードウェアを指してもよく、その一部であってもよく、又はそれらを含んでもよい。

図１は、様々な実施形態による、例示的な半二重２線式通信システム１００のブロック図である。システム１００は、ホスト１１０、メインノード１０２－１、及び少なくとも１つのサブノード１０２－２を含む。図１では、３つのサブノード（０、１、及び２）が例示されている。図１における３つのサブノード１０２－２の描写は単純に例示的であり、システム１００は、所望に応じて、１つ、２つ、又はそれ以上のサブノード１０２－２を含み得る。

メインノード１０２－１は、２線式バス１０６経由でサブノード１０２－２と通信し得る。バス１０６は、バス１０６に沿ったノードをデイジーチェーン様式で接続するために、バス１０６に沿って隣接するノード間に異なる２線式バスリンクを含み得る。例えば、図１に示すように、バス１０６は、メインノード１０２－１をサブノード０に結合させるリンクと、サブノード０をサブノード１に結合させるリンクと、サブノード１をサブノード２に結合させるリンクと、を含み得る。いくつかの実施形態では、バス１０６のリンクは各々、単一の撚線対（例えば、非シールドツイストペア）から形成されてもよい。いくつかの実施形態では、バス１０６のリンクは各々、（例えば、「正側」ラインを提供するコアと、「負側」ラインを提供するシールドと、を有するか、又はその逆を有する）同軸ケーブルから形成されてもよい。２線式バスリンクは、追加の接地又は電圧源ラインを使用する必要がないように、完全な電気経路（例えば、往路電流経路及び復路電流経路）を併せて提供する。

ホスト１１０は、メインノード１０２－１をプログラムし、バス１０６に沿って送信された様々なペイロードの発信者及び受信者として機能する、プロセッサを含み得る。いくつかの実施形態では、ホスト１１０は、例えば，マイクロコントローラであり得るか、又はそれを含み得る。具体的には、ホスト１１０は、バス１０６に沿って発生する集積回路間サウンド（Ｉ２Ｓ）通信のマスタであり得る。ホスト１１０は、Ｉ２Ｓ／時分割多重（ＴＤＭ）プロトコル、シリアル周辺インタフェース（ＳＰＩ）プロトコル、及び／又は集積回路間（Ｉ２Ｃ）プロトコルを介して、メインノード１０２－１と通信し得る。いくつかの実施形態では、メインノード１０２－１は、ホスト１１０と同じハウジング内に位置する、トランシーバ（例えば、図２を参照して以下で論じる、ノードトランシーバ１２０）であってもよい。メインノード１０２－１は、構成及び読み取りのために、Ｉ２Ｃバス経由でホスト１１０によってプログラム可能であり得、全てのサブノード１０２－２のクロック、同期、及びフレーミングを生成するように構成され得る。いくつかの実施形態では、ホスト１１０とメインノード１０２－１との間のＩ２Ｃ制御バスの拡張は、バス１０６経由で送信されるデータストリームに埋め込まれ得、１つ以上のサブノード１０２－２用のレジスタ及びステータス情報にホスト１１０が直接アクセスすることを可能にし得、並びに、遠距離にわたるＩ２Ｃ対Ｉ２Ｃ通信を有効にして、ホスト１１０が周辺デバイス１０８を制御することを可能にし得る。いくつかの実施形態では、ホスト１１０とメインノード１０２－１との間のＳＰＩ制御バスの拡張は、バス１０６経由で送信されるデータストリームに埋め込まれ得、１つ以上のサブノード１０２－２用のレジスタ及びステータス情報にホスト１１０が直接アクセスすることを可能にし得、並びに、遠距離にわたるＳＰＩ対ＳＰＩ通信又はＳＰＩ対Ｉ２Ｃ通信を有効にして、ホスト１１０が周辺デバイス１０８を制御することを可能にし得る。システム１００が車両に含まれる実施形態では、ホスト１１０及び／又はメインノード１０２－１は、車両のヘッドエンドに含まれ得る。

メインノード１０２－１は、「下流」信号（例えば、バス１０６に沿ってメインノード１０２－１から離れて送信されるデータ信号、電力信号など）を生成し得、（例えば、バス１０６に沿ってメインノード１０２－１に向けて送信された）「上流」信号を受信し得る。メインノード１０２－１は、バス１０６経由で同期データ送信用のクロック信号を提供し得る。本明細書で使用される場合、「同期データ」は、バス１０６に沿った同じノードへの／からの２つの連続した送信の間に、一定の時間間隔で連続的にストリーミングされるデータ（例えば、音声信号）を含み得る。いくつかの実施形態では、メインノード１０２－１によって提供されるクロック信号は、ホスト１１０によってメインノード１０２－１に提供されるＩ２Ｓ入力から導出され得る。サブノード１０２－２は、バス１０６上で下流に送信されるか、又はバス１０６上で上流に送信されるデータフレームの可能な送信先を表す、アドレス可能なネットワーク接続点であってもよい。サブノード１０２－２はまた、下流データフレーム又は上流データフレームの可能な送信元を表してもよい。システム１００は、制御情報及び他のデータが、バス１０６経由で１つのノードから次のノードに両方向に送信されることを可能にし得る。サブノード１０２－２のうちの１つ以上はまた、バス１０６経由で送信される信号によって電力供給されてもよい。

具体的には、メインノード１０２－１及びサブノード１０２－２の各々は、（「ＡＰ」として示される）正の上流端子、（「ＡＮ」として示される）負の上流端子、（「ＢＰ」として示される）正の下流端子、及び（「ＢＮ」として示される）負の下流端子を含み得る。ノードの正の下流端子及び負の下流端子は、隣接する下流ノードの正の上流端子及び負の上流端子にそれぞれ結合され得る。図１に示すように、メインノード１０２－１は、正の上流端子及び負の上流端子を含み得るが、これらの端子は使用されない場合があり、他の実施形態では、メインノード１０２－１は、正の上流端子を及び負の上流端子を含まない場合がある。バス１０６に沿った最後のサブノード１０２－２（図１のサブノード２）は、正の下流端子及び負の下流端子を含み得るが、これらの端子は使用されない場合があり、他の実施形態では、バスに沿った最後のサブノード１０２－２は、正の下流端子及び負の下流端子を含まない場合がある。

以下に詳細に論じられるように、メインノード１０２－１は、任意選択的に、サブノード１０２－２のうちの１つ以上に向けたデータとともに、周期的に同期制御フレームを下流に送出し得る。例えば、メインノード１０２－１は、同期制御フレームを、１０２４ビット（スーパーフレームを表す）毎に周波数４８ｋＨｚで送信し得、バス１０６上の実効ビットレート４９．１５２Ｍｂｐｓをもたらす。例えば４４．１ｋＨｚを含む、他のレートがサポートされ得る。同期制御フレームは、サブノード１０２－２が各スーパーフレームの始めを識別することを可能にし得、また、物理層符号化／信号伝達と組み合わせて、各サブノード１０２－２が、その内部動作クロックをバス１０６から導出することを可能にし得る。同期制御フレームは、同期の開始を信号伝達するためのプリアンブル、並びに、様々なアドレス指定モード（例えば、通常、ブロードキャスト、発見動作）を可能にする制御フィールド、構成情報（例えば、サブノード１０２－２のレジスタへの書き込み）、Ｉ２Ｃ情報の伝達、ＳＰＩ情報の伝達、サブノード１０２－２における特定の汎用入出力（ＧＰＩＯ）ピンの遠隔制御、及び他のサービスを含み得る。プリアンブル及びペイロードデータに続く同期制御フレームの一部分は、同期制御フレーム内の情報が新しいプリアンブルと間違えられる可能性を低下させ、関連する電磁放射のスペクトルを平坦化するために、スクランブルされ得る。

同期制御フレームは、メインノード１０２－１によって最後のサブノード１０２－２として構成されたか、又はそれ自体を最後のサブノード１０２－２として自己識別した、最後のサブノード１０２－２（すなわち、図１のサブノード２）に到達するまで、（任意選択的に、メインノード１０２－１から到来し得るが、追加的又は代替的に、１つ以上の上流サブノード１０２－２から、又はサブノード１０２－２自体から到来し得る、他のデータとともに）サブノード１０２－２間を通され得る。同期制御フレームを受信すると、最後のサブノード１０２－２は、同期応答フレームを送信し得、続いて、送信が許可されている任意のデータ（例えば、指定されたタイムスロット内の２４ビットの音声サンプル）を送信し得る。同期応答フレームは、（任意選択的に、下流のサブノード１０２－２からのデータとともに）サブノード１０２－２間で上流に通され得、同期応答フレームに基づいて、各サブノード１０２－２は、もしあれば、サブノード１０２－２が送信を許可されている、タイムスロットを識別することができ得る。

いくつかの実施形態では、システム１００内のサブノード１０２－２のうちの１つ以上は、周辺デバイス１０８に結合され得、それと通信し得る。例えば、サブノード１０２－２は、以下に論じられるように、Ｉ２Ｓプロトコル、パルス密度変調（ＰＤＭ）プロトコル、ＴＤＭプロトコル、ＳＰＩプロトコル、及び／又はＩ２Ｃプロトコルを使用して、関連付けられた周辺デバイス１０８からデータを読み取り、及び／又はデータを書き込むように構成され得る。本明細書では「周辺デバイス１０８」は単数形で言及されることがあるが、これは単に議論を容易にするためのものであり、単一のサブノード１０２－２は、０個、１個、又は２個以上の周辺デバイスと結合され得る。周辺デバイス１０８に含まれ得る周辺デバイスの例としては、デジタル信号プロセッサ（ＤＳＰ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、ＡＳＩＣ、アナログデジタル変換器（ＡＤＣ）、デジタルアナログ変換器（ＤＡＣ）、コーデック、マイクロフォン、マイクロフォンアレイ、スピーカ、音声アンプ、プロトコルアナライザ、加速度計若しくは他の動きセンサ、環境状態センサ（例えば、温度センサ、湿度センサ、及び／若しくはガスセンサ）、有線通信トランシーバ若しくは無線通信トランシーバ、表示デバイス（例えば、タッチスクリーンディスプレイ）、ユーザインタフェース構成要素（例えば、ボタン、ダイヤル、若しくは他のコントロールキー）、カメラ（例えば、ビデオカメラ）、メモリデバイス、又は、データを送信及び／若しくは受信する任意の他の好適なデバイスが挙げられ得る。本明細書では、異なる周辺デバイス構成のいくつかの例を詳細に論じる。

いくつかの実施形態では、周辺デバイス１０８は、Ｉ２Ｓ通信用に構成された任意のデバイスを含み得、周辺デバイス１０８は、Ｉ２Ｓプロトコルを介して、関連付けられたサブノード１０２－２と通信し得る。いくつかの実施形態では、周辺デバイス１０８は、Ｉ２Ｃ通信用に構成された任意のデバイスを含み得、周辺デバイス１０８は、Ｉ２Ｃプロトコルを介して、関連付けられたサブノード１０２－２と通信し得る。いくつかの実施形態では、周辺デバイス１０８は、ＳＰＩ通信用に構成された任意のデバイスを含み得、周辺デバイス１０８は、ＳＰＩプロトコルを介して、関連付けられたサブノード１０２－２と通信し得る。いくつかの実施形態では、サブノード１０２－２は、いかなる周辺デバイス１０８にも結合されない場合がある。

サブノード１０２－２及びそれに関連付けられた周辺デバイス１０８は、別個のハウジングに収容され得、有線通信接続若しくは無線通信接続を通して結合され得、又は、共通のハウジングに収容され得る。例えば、周辺デバイス１０８として接続されたスピーカは、関連付けられたサブノード１０２－２用のハードウェアが、他のスピーカ部品を含むハウジング内に収容されるように、関連付けられたサブノード１０２－２（例えば、図２を参照して以下で論じる、ノードトランシーバ１２０）用のハードウェアとともにパッケージ化され得る。同じことは、任意の種類の周辺デバイス１０８にも当てはまり得る。

上記で論じたように、ホスト１１０は、マルチチャネルのＩ２Ｓ通信プロトコル、ＳＰＩ通信プロトコル、及び／又はＩ２Ｃ通信プロトコルを使用して、メインノード１０２－１と通信し得、それを制御し得る。例えば、ホスト１１０は、Ｉ２Ｓを介して、メインノード１０２－１内のフレームバッファ（図示せず）にデータを送信し得、メインノード１０２－１は、フレームバッファからデータを読み取り、バス１０６に沿ってデータを送信し得る。類似的に、メインノード１０２－１は、バス１０６を介して受信したデータを、フレームバッファ内に記憶し得、次に、Ｉ２Ｓを介してホスト１１０にデータを送信し得る。

各サブノード１０２－２は、メインノード１０２－１からの通信によって構成され得る、内部制御レジスタを有し得る。いくつかのそのようなレジスタを、以下で詳細に論じる。各サブノード１０２－２は、下流データを受信し得、データを更に下流に再送信し得る。各サブノード１０２－２は、上流データを受信及び／若しくは生成し得、並びに／又は、データを上流に再送信し得、並びに／又は、データを上流トランザクションに追加し得る。

バス１０６に沿った通信は，周期的スーパーフレームで発生し得る。各スーパーフレームは、下流同期制御フレームで開始し得、（「下流部分」とも呼ばれる）下流送信の期間、（「上流部分」とも呼ばれる）上流送信の期間、及び（バス１０６が駆動されていない）無送信の期間に分割され得、別の下流同期制御フレームの送信直前に終了し得る。メインノード１０２－１は、サブノード１０２－２のうちの１つ以上に送信するためのいくつかの下流部分と、サブノード１０２－２のうちの１つ以上から受信するためのいくつかの上流部分とで、（ホスト１１０によって）プログラムされ得る。各サブノード１０２－２は、バス１０６を下って再送信するためのいくつかの下流部分と、消費するためのいくつかの下流部分と、バス１０６を上って再送信するためのいくつかの上流部分と、サブノード１０２－２が、サブノード１０２－２から受信したデータを、関連付けられた周辺デバイス１０８から送信し得る、いくつかの上流部分とで、（メインノード１０２－１によって）プログラムされ得る。バス１０６に沿った通信は、図２～図１２を参照して以下で更に詳細に論じられる。

本明細書に開示される通信システム１００の実施形態は、全てのサブノード１０２－２が、同一のスーパーフレーム内のバス１０６経由で出力データを受信し得る（例えば、全てのサブノード１０２－２は、ノード１０２間のサンプル遅延なしに、同一の音声サンプルを受信し得る）という点で、従来の通信システムの中にあって独特の存在である。従来の通信システムでは、データは、次のフレームの下流で次のノードに渡される前に、各ノード内でバッファリングされ、処理される。その結果として、これらの従来の通信システムでは、データ送信のレイテンシは、ノードの数に依存する（各ノードは、音声サンプル１つ分の遅延を追加する）。本明細書に開示される通信システム１００では、バス１０６は、データを受信するのが第１のサブノードか最後のサブノード１０２－２かに関わらず、１サイクルのレイテンシのみを追加し得る。同じことは、上流の通信にも当てはまり、データは、どのサブノード１０２－２がデータを提供したかに関わらず、次のスーパーフレームの上流ノード１０２で利用可能であり得る。

更に、本明細書に開示される通信システム１００の実施形態では、下流データ（例えば、下流音声データ）は、メインノード１０２－１によって、又は、受信サブノード１０２－２の上流にあるサブノード１０２－２のうちのいずれかによって、バス１０６上に乗せられてもよく、同様に、上流データ（例えば、上流音声データ）は、受信ノード１０２（すなわち、メインノード１０２－１又はサブノード１０２－２）の下流にあるサブノード１０２－２のうちのいずれかによって、バス１０６上に乗せられてもよい。そのような能力は、サブノード１０２－２が、特定の時間（例えば、特定の音声サンプル時間）に、上流データ及び下流データの両方を提供することを可能にする。音声データの場合、このデータは、（スーパーフレーム境界内に入るわずかな理遅延の他に）更なる遅延なしに、任意の下流ノード１０２又は上流ノード１０２の次の音声サンプルで受信することができる。本明細書で更に論じられるように、（例えば、同期制御フレーム（ＳＣＦ）の）制御メッセージは、（特定のノード１０２又はブロードキャストをアドレス指定する）最後のノード１０２に移動し得、（例えば、同期応答フレーム（ＳＲＦ）の）上流応答は、同じスーパーフレーム内の最後の下流ノード１０２によって作成され得る。ＳＣＦによってアドレス指定されたノード１０２は、自身の応答で、上流ＳＲＦの内容を変更する。その結果として、同じ音声サンプル内で、制御及び応答は、複数のノード１０２にわたって完全に実行され得る。これはまた、（一方のノードから他方のノードにメッセージを中継するための）ノード間でサンプルレイテンシが生じる、従来の通信システムとは対照的である。

メインノード１０２－１及びサブノード１０２－２の各々は、システム１００の構成要素間の通信を管理するためのトランシーバを含み得る。図２は、様々な実施形態による、図１のシステム１００のノード（例えば、メインノード１０２－１又はサブノード１０２－２）に含まれ得る、ノードトランシーバ１２０のブロック図である。いくつかの実施形態では、ノードトランシーバ１２０は、システム１００のノードの各々に含まれ得、制御信号は、ノードトランシーバ１２０が、（例えば、メイン（ＭＡＩＮ）ピンが高のときに）メインノードとして機能するか、又は（例えば、メインピンが低のときに）サブノードとして作用するかを示すために、メインピンを介してノードトランシーバ１２０に提供され得る。

ノードトランシーバ１２０は、上流差動信号（ＤＳ）トランシーバ１２２及び下流ＤＳトランシーバ１２４を含み得る。上流ＤＳトランシーバ１２２は、図１を参照して上記で論じた正の上流端子及び負の上流端子に結合され得、下流ＤＳトランシーバ１２４は、図１を参照して上記で論じた正の下流端子及び負の下流端子に結合され得る。いくつかの実施形態では、上流ＤＳトランシーバ１２２は、低電圧ＤＳ（ＬＶＤＳ）トランシーバであってもよく、下流ＤＳトランシーバ１２４は、ＬＶＤＳトランシーバであってもよい。システム１００の各ノードは、バス１０６にＡＣ結合され得、データ信号は、バス１０６経由でタイミング情報を提供するための適切な符号化（例えば、差動マンチェスタ符号化、ニ相マーク符号化、マンチェスタ符号化、非ゼロ復帰、ラン長制限を伴う非ゼロ復帰反転（ＮＲＺＩ）符号化、又は任意の他の好適な符号化）を伴う、所定の形態のＤＳ（例えば、ＬＶＤＳ又はマルチポイントＬＶＤＳ（ＭＬＶＤＳ）又は同様の信号伝達）を使用して、（例えば、上流ＤＳトランシーバ１２２及び／又は下流ＤＳトランシーバ１２４を介して）バス１０６に沿って伝達され得る。

上流ＤＳトランシーバ１２２及び下流ＤＳトランシーバ１２４は、バスプロトコル回路１２６と通信し得、バスプロトコル回路１２６は、他の構成要素の中でも、位相ロックループ（ＰＬＬ）１２８及び電圧レギュレータ回路１３０と通信し得る。ノードトランシーバ１２０が電源投入されると、電圧レギュレータ回路１３０が、ＰＬＬ１２８によって電源投入リセットとして使用される、「電源良好」信号を立ち上げ得る。

上述のように、システム１００のサブノード１０２－２のうちの１つ以上は、データと同時にバス１０６経由で送信される電力を受信し得る。（サブノード１０２－２の一部は、それら専用に提供されるローカル電源を有するように構成され得るので、任意選択である）配電のため、（例えば、ローパスフィルタを通して、下流端子の一方を、電圧レギュレータによって提供される電圧源に接続し、他方の下流端子を接地することによって）メインノード１０２－１は、メインノード１０２－１とサブノード０との間のバスリンクにＤＣバイアスをかけてもよい。ＤＣバイアスは、５ボルト、８ボルト、自動車バッテリの電圧、又はより高い電圧などの、所定の電圧であってもよい。連続した各サブノード１０２－２は、（例えば、電圧レギュレータ回路１３０を使用して）電力を回復するために、各サブノードの上流バスリンクを選択的にタップすることができる。この電力を使用して、サブノード１０２－２自体（及び、任意選択的に、サブノード１０２－２に結合された、１つ以上の周辺デバイス１０８）に給電し得る。サブノード１０２－２はまた、上流バスリンクから回復された電力、又はローカル電源から回復された電力のいずれかで、次の順番のサブノード１０２－２用の下流バスリンクにも選択的にバイアスをかけ得る。例えば、サブノード０は、バス１０６の上流リンク上のＤＣバイアスを使用して、サブノード０自体及び／若しくは関連付けられた１つ以上の周辺デバイス１０８のための電力を回復し得、並びに／又は、サブノード０は、バス１０６の下流リンクにバイアスをかけるために、バス１０６の上流リンクから電力を回復し得る。

したがって、いくつかの実施形態では、システム１００の各ノードは、下流バスリンク経由で、次の下流ノードに電力を供給し得る。ノードの給電は、順序立てて実行されてもよい。例えば、バス１０６を介してサブノード０を発見及び構成した後、メインノード１０２－１は、サブノード１に電力を供給するために、サブノード０に、バス１０６のその下流リンクに電力を供給するよう指示し得、サブノード１が発見及び構成された後、メインノード１０２－１は、サブノード２に電力を供給するために、サブノード１に、バス１０６のその下流リンクに電力を供給するよう指示し得る（バス１０６に結合された追加のサブノード１０２－２についても同様である）。いくつかの実施形態では、サブノード１０２－２のうちの１つ以上は、その上流バスリンクから電力供給される代わりに、又はそれに追加して、ローカルで給電されてもよい。いくつかのそのような実施形態では、所与のサブノード１０２－２のためのローカル電源を使用して、１つ以上の下流サブノードに電力を供給してもよい。

いくつかの実施形態では、上流バスインタフェース回路１３２は、上流ＤＳトランシーバ１２２と電圧レギュレータ回路１３０との間に配設され得、下流バスインタフェース回路１３１は、下流ＤＳトランシーバ１２４と電圧レギュレータ回路１３０との間に配設され得る。バス１０６の各リンクは、ＡＣ（信号）成分及びＤＣ（電力）成分を搬送し得るので、上流バスインタフェース回路１３２及び下流バスインタフェース回路１３１はＡＣ成分及びＤＣ成分を分離し、ＡＣ成分を上流ＤＳトランシーバ１２２及び下流ＤＳトランシーバ１２４に提供し、ＤＣ成分を電圧レギュレータ回路１３０に提供し得る。上流ＤＳトランシーバ１２２及び下流ＤＳトランシーバ１２４のライン側のＡＣ結合は、高速双方向通信を可能にするために、トランシーバ１２２及び１２４を、ライン上のＤＣ成分から実質的に切り離す。上記で論じたように、ＤＣ成分は、給電のためにタップされてもよく、上流バスインタフェース回路１３２及び下流バスインタフェース回路１３１は、例えば、電圧レギュレータ回路１３０に提供されるＡＣ成分を低減するために、フェライト、コモンモードチョーク、又はインダクタを含んでもよい。いくつかの実施形態では、上流バスインタフェース回路１３２は、上流ＤＳトランシーバ１２２に含まれてもよく、及び／又は、下流バスインタフェース回路１３１は、下流ＤＳトランシーバ１２４に含まれてもよく、他の実施形態では、フィルタリング回路は、トランシーバ１２２及び１２４の外部であってもよい。

ノードトランシーバ１２０は、ノードトランシーバ１２０と外部デバイス１５５との間に、Ｉ２Ｓ通信、ＴＤＭ通信、及びＰＤＭ通信用のトランシーバ１２７を含み得る。本明細書では「外部デバイス１５５」は単数形で言及されることがあるが、これは単に例示を容易にするためであり、複数の外部デバイスが、Ｉ２Ｓ／ＴＤＭ／ＰＤＭトランシーバ１２７を介してノードトランシーバ１２０と通信し得る。当技術分野で周知のように、Ｉ２Ｓプロトコルは、（例えば、プリント回路基板（ＰＣＢ）上の音声チップ間で）パルス符号変調（ＰＣＭ）情報を搬送するためのものである。本明細書で使用される場合、「Ｉ２Ｓ／ＴＤＭ」は、ＴＤＭを使用する複数のチャネルへのＩ２Ｓステレオ（２チャネル）コンテンツの拡張を指し得る。当技術分野で周知のように、ＰＤＭは、シグマデルタ変換器で使用され得、具体的には、ＰＤＭフォーマットは、間引き前の、オーバーサンプリングされた１ビットのシグマデルタＡＤＣ信号を表し得る。ＰＤＭフォーマットは、デジタルマイクロフォンの出力フォーマットとしてしばしば使用される。Ｉ２Ｓ／ＴＤＭ／ＰＤＭトランシーバ１２７は、バスプロトコル回路１２６、及び外部デバイス１５５との通信用のピンと通信し得る。６本のピン（ＢＣＬＫ、ＳＹＮＣ、ＤＴＸ［１：０］、及びＤＲＸ［１：０］）が図２に示され、ＢＣＬＫピンは、Ｉ２Ｓビットクロックのために使用され得、ＳＹＮＣピンは、Ｉ２Ｓフレーム同期信号のために使用され得、ＤＴＸ［１：０］ピン及びＤＲＸ［１：０］ピンは、それぞれ送信データチャネル及び受信データチャネルのために使用される。２本の送信ピン（ＤＴＸ［１：０］）及び２つの受信ピン（ＤＲＸ［１：０］）が図２に示されているが、任意の所望の数の受信ピン及び／又は送信ピンが使用され得る。

ノードトランシーバ１２０がメインノード１０２－１に含まれる場合、外部デバイス１５５は、ホスト１１０を含み得、Ｉ２Ｓ／ＴＤＭ／ＰＤＭトランシーバ１２７は、ホスト１１０からデータを受信し、ホスト１１０のＩ２Ｓインタフェースクロックと同期してデータをホスト１１０に送出することができる、（ＢＣＬＫ及びＳＹＮＣに関する）Ｉ２Ｓスレーブを提供し得る。具体的には、Ｉ２Ｓフレーム同期信号は、ホスト１１０からの入力としてＳＹＮＣピンで受信され得、ＰＬＬ１２８は、その信号を使用してクロックを生成し得る。ノードトランシーバ１２０がサブノード１０２－２に含まれる場合、外部デバイス１５５は、１つ以上の周辺デバイス１０８を含み得、Ｉ２Ｓ／ＴＤＭ／ＰＤＭトランシーバ１２７は、周辺デバイス１０８とのＩ２Ｓ通信を制御することができる、（ＢＣＬＫ及びＳＹＮＣ用の）Ｉ２Ｓクロックマスタを提供し得る。具体的には、Ｉ２Ｓ／ＴＤＭ／ＰＤＭトランシーバ１２７は、Ｉ２Ｓフレーム同期信号を出力としてＳＹＮＣピンで提供し得る。ノードトランシーバ１２０のレジスタは、バス１０６経由でデータスロットとして、どのＩ２Ｓ／ＴＤＭチャネルかつどれだけの数のＩ２Ｓ／ＴＤＭチャネルが送信されているかを判定し得る。ノードトランシーバ１２０のＴＤＭモード（ＴＤＭＭＯＤＥ）レジスタは、ＴＤＭ送信ピン又はＴＤＭ受信ピン上の連続ＳＹＮＣパルス間で適合する、ＴＤＭチャネル数の値を記憶し得る。チャネルサイズの知識とともに、ノードトランシーバ１２０は、サンプリング時間（例えば、４８ｋＨｚ）内のビット数と一致するように、ＢＣＬＫレートを自動的に設定し得る。

ノードトランシーバ１２０は、ノードトランシーバ１２０と外部デバイス１５７との間に、Ｉ２Ｃ通信用のトランシーバ１２９を含み得る。本明細書では「外部デバイス１５７」は単数形で言及されることがあるが、これは単に例示を容易にするためであり、複数の外部デバイスが、Ｉ２Ｃトランシーバ１２９を介してノードトランシーバ１２０と通信し得る。当技術分野で周知のように、Ｉ２Ｃプロトコルは、クロック（ＳＣＬ）ライン及びデータ（ＳＤＡ）ラインを使用して、データ転送を提供する。Ｉ２Ｃトランシーバ１２９は、バスプロトコル回路１２６、及び外部デバイス１５７との通信用のピンと通信し得る。４本のピン（ＡＤＲ１、ＡＤＲ２、ＳＤＡ、及びＳＣＬ）が図２に示され、ＡＤＲ１及びＡＤＲ２は、ノードトランシーバ１２０がＩ２Ｃスレーブとして機能するとき（例えば、それがメインノード１０２－１に含まれるとき）、ノードトランシーバ１２０によって使用されるＩ２Ｃアドレスを修正するために使用され得、ＳＤＡ及びＳＣＬは、それぞれＩ２Ｃシリアルデータ及びシリアルクロック信号のために使用される。ノードトランシーバ１２０がメインノード１０２－１に含まれる場合、外部デバイス１５７は、ホスト１１０を含んでもよく、Ｉ２Ｃトランシーバ１２９は、ホスト１１０からプログラミング命令を受け取ることができる、Ｉ２Ｃスレーブを提供してもよい。具体的には、Ｉ２Ｃシリアルクロック信号は、レジスタアクセスのためのホスト１１０からの入力としてＳＣＬピンで受信されてもよい。ノードトランシーバ１２０がサブノード１０２－２に含まれる場合、外部デバイス１５７は、周辺デバイス１０８を含んでもよく、Ｉ２Ｃトランシーバ１２９は、ホスト１１０によって提供され、かつバス１０６を介してノードトランシーバ１２０に送信される命令に従って、Ｉ２Ｃトランシーバが１つ以上の周辺デバイスをプログラムすることを可能にするために、Ｉ２Ｃマスタを提供してもよい。具体的には、Ｉ２Ｃトランシーバ１２９は、Ｉ２Ｃシリアルクロック信号を出力としてＳＣＬピンで提供し得る。

ノードトランシーバ１２０は、ノードトランシーバ１２０と外部デバイス１３８との間に、ＳＰＩ通信用のトランシーバ１３６を含み得る。本明細書では「外部デバイス１３８」は単数形で言及されることがあるが、これは単に例示を容易にするためであり、複数の外部デバイスが、ＳＰＩトランシーバ１３６を介してノードトランシーバ１２０と通信し得る。当技術分野で周知のように、ＳＰＩプロトコルは、データ転送を提供するために、スレーブ選択（ＳＳ）データライン、クロック（ＢＣＬＫ）データライン、マスタアウトスレーブイン（ＭＯＳＩ）データライン、及びマスタインスレーブアウト（ＭＩＳＯ）データラインを使用し、これら４本のラインに対応するピンを図２に示す。ＳＰＩトランシーバ１３６は、バスプロトコル回路１２６、及び外部デバイス１３８との通信用のピンと通信し得る。ノードトランシーバ１２０がメインノード１０２－１に含まれる場合、外部デバイス１３８は、ホスト１１０又は別の外部デバイスを含んでもよく、ＳＰＩトランシーバ１３６は、ホスト１１０又は他の外部デバイスからのコマンドを受け取って応答することができる、ＳＰＩスレーブを提供してもよい。ノードトランシーバ１２０がサブノード１０２－２に含まれる場合、外部デバイス１３８は、周辺デバイス１０８を含んでもよく、ＳＰＩトランシーバ１３６は、ＳＰＩトランシーバ１３６が、１つ以上の周辺デバイス１０８にコマンドを送出することを可能にするために、ＳＰＩホストを提供してもよい。ＳＰＩトランシーバ１３６は、読み取りデータ先入れ先出し（ＦＩＦＯ）バッファ、及び書き込みデータＦＩＦＯバッファを含んでもよい。読み取りデータＦＩＦＯバッファは、他のノード１０２から読み取られたデータを収集するために使用され得、外部デバイス１３８が適切な読み取りコマンドを送信するとき、外部デバイス１３８によって読み取られ得る。書き込みデータＦＩＦＯバッファは、書き込みデータが別のデバイスに送信される前に、外部デバイス１３８から書き込みデータを収集するために使用され得る。

ノードトランシーバ１２０は、バスプロトコル回路１２６と通信する割り込み要求（ＩＲＱ）ピンを含み得る。ノードトランシーバ１２０がメインノード１０２－１に含まれる場合、バスプロトコル回路１２６は、ＩＲＱピンを介して、ホスト１１０に向けてイベント駆動型割り込み要求を提供し得る。ノードトランシーバ１２０がサブノード１０２－２に含まれる場合（例えば、ＭＳＴＲピンが低の場合）、ＩＲＱピンは、割り込み要求能力を有するＧＰＩＯピンとして機能し得る。ノードトランシーバ１２０は、図２に示されたものに加えて（例えば、以下に論じられるように）他のピンを含み得る。

システム１００は、いくつかの異なる動作モードのうちのいずれかで動作し得る。バス１０６上のノードは各々、どの動作モードが現在有効にされているかを示す、レジスタを有し得る。実施され得る様々な動作モードの例を、以下で説明する。スタンバイ動作モードでは、バスの活動は、包括的な電力節約を可能にするために抑制され、必要とされる唯一のトラフィックは、各ノードのＰＬＬ（例えば、ＰＬＬ１２８）の同期を維持するための、最小の下流プリアンブルである。スタンバイ動作モードでは、バス１０６全体にわたる読み取り及び書き込みはサポートされない。発見動作モードでは、メインノード１０２－１は、バス１０６に沿って所定の信号を送付して、バス１０６に沿って分布するサブノード１０２－２のトポロジを描くための、好適な応答を待ち得る。通常動作モードでは、バス１０６経由での周辺デバイス１０８へのアクセス、及び周辺デバイス１０８からのアクセスと同様に、サブノード１０２－２へのフルレジスタアクセス、及びサブノード１０２－２からのフルレジスタアクセスが利用可能であり得る。通常モードは、同期上流データの有無に関わらず、かつ同期下流データの有無に関わらず、ホスト１１０によって包括的に構成され得る。

図３は、様々な実施形態による、システム１００内の通信のために使用される、同期制御フレーム１８０の一部分の図である。具体的には、同期制御フレーム１８０は、以下に論じられるように、データクロック修復及びＰＬＬ同期のために使用され得る。上述のように、バス１０６経由での通信は、両方向で発生し得るため、通信は、下流部分と上流部分とに時分割され得る。下流部分では、同期制御フレーム及び下流データが、メインノード１０２－１から送信され得、一方、上流部分では、同期応答フレーム及び上流データが、サブノード１０２－２の各々からメインノード１０２－１に送信され得る。同期制御フレーム１８０は、プリアンブル１８２及び制御データ１８４を含み得る。各サブノード１０２－２は、受信した同期制御フレーム１８０のプリアンブル１８２を、ＰＬＬ１２８に入力するためのタイムベースとして使用するように構成され得る。これを容易にするために、プリアンブル１８２は、有効な制御データ１８４の「規則」に従わず、したがって、制御データ１８４から簡単に区別され得る。

例えば、いくつかの実施形態では、バス１０６に沿った通信は、最初にクロック、ゼロで遷移の差動マンチェスタ符号化スキームを使用して、符号化され得る。そのような符号化スキームによれば、各ビット時間はクロック遷移で開始する。データ値がゼロである場合、符号化信号は、ビット時間の中間で、再び遷移する。データ値が１である場合、符号化信号は、再び遷移しない。図５に示されたプリアンブル１８２は、（例えば、ビット時間５、７、及び８の開始時に発生しない、クロック遷移を有することによって）符号化プロトコルに違反し得、これは、プリアンブル１８２が、制御データ１８４に対する正当な（例えば、正しく符号化された）パターンのいずれとも一致しなくてもよいことを意味する。加えて、プリアンブル１８２は、制御データ１８４に対して正当なパターンを取り、かつ単一のビット時間の期間又は複数のビット時間の期間、バス１０６を強制的に高又は低にすることによって、複製することができない。図５に示されたプリアンブル１８２は単純に例示的であり、同期制御フレーム１８０は、任意の好適な方式で、制御データ１８４によって使用される符号化に違反し得る、異なるプリアンブル１８２を含み得る。

バスプロトコル回路１２６は、バス１０６から回復されたクロックで動作し、かつ、同期制御フレーム１８０を検出してＰＬＬ１２８にフレーム同期インジケータを送出する、差動マンチェスタ復号器回路を含み得る。このようにして、同期制御フレーム１８０は、システムクロック又はより高速なオーバーサンプリングクロックを使用せずに、検出され得る。その結果として、サブノード１０２－２は、サブノード１０２－２に水晶クロック源を必要とせずに、バス１０６からＰＬＬ同期信号を受信することができる。

上述のように、バス１０６に沿った通信は，周期的スーパーフレームで発生し得る。図４は、様々な実施形態による、スーパーフレーム１９０の図である。図６に示すように、スーパーフレームは、同期制御フレーム１８０で開始し得る。同期制御フレーム１８０が、ＰＬＬ１２８のタイミング源として使用される場合、スーパーフレームが通信される頻度（「スーパーフレーム周波数」）は、同期信号周波数と同じであり得る。音声データがバス１０６に沿って送信されるいくつかの実施形態では、スーパーフレーム周波数は、システム１００で使用される音声サンプリング周波数と同じ（例えば、４８ｋＨｚ又は４４．１ｋＨｚのいずれか）であり得るが、任意の好適なスーパーフレーム周波数を使用してもよい。各スーパーフレーム１９０は、下流送信の期間１９２、上流送信の期間１９４、及び無送信の期間１９６（例えば、バス１０６が駆動されていないとき）に分割され得る。

図４では、スーパーフレーム１９０は、初期の下流送信の期間１９２及び後期の上流送信の期間１９４で示されている。下流送信の期間１９２は、同期制御フレーム１８０及びＸ個の下流データスロット１９８を含み得、ここで、Ｘはゼロの可能性がある。バス１０６上の実質的に全ての信号は、ライン符号化され得、同期信号は、上記で論じたように、同期制御フレーム１８０内の同期プリアンブル１８２の形態で、メインノード１０２－１から最後のサブノード１０２－２（例えば、サブノード１０２－２Ｃ）へ、下流に転送され得る。下流データ、ＴＤＭデータ、同期データは、同期制御フレーム１８０の後のＸ個の下流データスロット１９８に含まれてもよい。下流データスロット１９８は、等しい幅を有してもよい。上記で論じたように、ＰＬＬ１２８は、バス１０６経由での通信を計時するためにノードが使用する、クロックを提供し得る。音声データを送信するためにバス１０６が使用されるいくつかの実施形態では、ＰＬＬ１２８は、音声サンプリング周波数の倍数（例えば、音声サンプリング周波数の１０２４倍、各スーパーフレームに１０２４のビットクロックをもたらす）で動作し得る。

上流送信の期間１９４は、同期応答フレーム１９７及びＹ個の上流データスロット１９９を含み得、ここで、Ｙはゼロの可能性がある。いくつかの実施形態では、各サブノード１０２－２は、下流データスロット１９８の一部分を消費し得る。最後のサブノード（例えば、図１のサブノード２）は、（最後のサブノードのレジスタに記憶された、所定の応答時間の後に）同期応答フレーム１９７で応答し得る。上流データ、ＴＤＭデータ、同期データは、同期応答フレーム１９７の直後に、上流データスロット１９９に各サブノード１０２－２によって追加されてもよい。上流データスロット１９９は、等しい幅を有してもよい。最後のサブノードではないサブノード１０２－２（例えば、図１のサブノード０及び１）は、そのレジスタのうちの１つの読み取りが、スーパーフレーム１９０の同期制御フレーム１８０において要求された場合、又は、遠隔Ｉ２Ｃ読み取りが、スーパーフレーム１９０の同期制御フレーム１８０において要求された場合、受信した同期応答フレーム１９７を、それ自体の上流応答と置き換え得る。

上記で論じたように、同期制御フレーム１８０は、各下流送信を開始し得る。いくつかの実施形態では、同期制御フレーム１８０は、６４ビット長でもよいが、任意の他の好適な長さが使用されてもよい。同期制御フレーム１８０は、上述のように、プリアンブル１８２で開始し得る。いくつかの実施形態では、同期制御フレーム１８０が、サブノード１０２－２によって下流のサブノード１０２－２に再送信されるとき、プリアンブル１８２は、再送信されるのではなく、送信サブノード１０２－２によって生成されてもよい。

同期制御フレーム１８０の制御データ１８４は、バス１０６経由でトランザクションを制御するために使用されるデータを含む、フィールドを含み得る。これらのフィールドの例を以下で論じ、いくつかの実施形態を図５に示す。具体的には、図５は、様々な実施形態による、通常モード、Ｉ２Ｃモード、及び発見モードにおける同期制御フレーム１８０用の例示的フォーマットを示す。いくつかの実施形態では、異なるプリアンブル１８２又は同期制御フレーム１８０は、通常モードへの移行が送出されるまで、サブノード１０２－２が同期制御フレーム１８０の全てを受信する必要がないように、全てスタンバイモードで使用されてもよい。

いくつかの実施形態では、同期制御フレーム１８０は、カウント（ＣＮＴ）フィールドを含み得る。ＣＮＴフィールドは、任意の好適な長さ（例えば、２ビット）を有し得、前のスーパーフレームで使用された値から増やし得る（フィールド長を法とする）。予期しないＣＮＴ値を受信するサブノード１０２－２は、割り込みを返すようにプログラムされ得る。

いくつかの実施形態では、同期制御フレーム１８０は、ノードアドレス指定（ＮＡＭ）フィールドを含み得る。ＮＡＭフィールドは、任意の好適な長さ（例えば、２ビット）を有し得、バス１０６経由で、サブノード１０２－２のレジスタへのアクセスを制御するために使用され得る。通常モードでは、サブノード１０２－２のレジスタは、サブノード１０２－２のＩＤ及びレジスタのアドレスに基づいて、読み取られ及び／又は書き込まれ得る。ブロードキャストトランザクションは、全てのサブノード１０２－２が引き受けるべき書き込みである。いくつかの実施形態では、ＮＡＭフィールドは、「無」（例えば、どんな特定のサブノード１０２－２にもアドレス指定されていないデータ）、「通常」（例えば、下記で論じるアドレスフィールドに特定された特定のサブノード１０２－２へのデータユニキャスト）、「ブロードキャスト」（例えば、全てのサブノード１０２－２にアドレス指定された）、及び「発見」を含む、４つのノードアドレス指定モードを提供し得る。

いくつかの実施形態では、同期制御フレーム１８０は、Ｉ２Ｃフィールドを含み得る。Ｉ２Ｃフィールドは、任意の好適な長さ（例えば、１ビット）を有し得、下流送信の期間１９２がＩ２Ｃトランザクションを含むことを示すために、使用され得る。Ｉ２Ｃフィールドは、ホスト１１０が、関連付けられたサブノード１０２－２に対してＩ２Ｃスレーブとして機能する周辺デバイス１０８に遠隔アクセスするための命令を提供したことを示し得る。

いくつかの実施形態では、同期制御フレーム１８０は、ノードフィールドを含み得る。ノードフィールドは、任意の好適な長さ（例えば、４ビット）を有し得、どのサブノードが、通常アクセス及びＩ２Ｃアクセスのためにアドレス指定されているかを示すために、使用され得る。発見モードでは、このフィールドは、サブノード１０２－２のノードＩＤレジスタで新たに発見されたサブノード１０２－２の識別子をプログラムするために、使用され得る。システム１００の各サブノード１０２－２は、以下に論じられるように、サブノード１０２－２がメインノード１０２－１によって発見されたとき、一意のＩＤが割り当てられ得る。いくつかの実施形態では、メインノード１０２－１はノードＩＤを有さず、一方、他の実施形態では、メインノード１０２－１はノードＩＤを有し得る。いくつかの実施形態では、バス１０６上でメインノード１０２－１に取り付けられたサブノード１０２－２（例えば、図１のサブノード０）は、サブノード０であり、連続した各サブノード１０２－２は、前のサブノードよりも１高い数を有する。しかしながら、これは単純に例示的であり、任意の好適なサブノード識別システムが使用され得る。

いくつかの実施形態では、同期制御フレーム１８０は、読み取り／書き込み（ＲＷ）フィールドを含み得る。ＲＷフィールドは、任意の好適な長さ（例えば、１ビット）を有し得、通常アクセスが読み取り（例えば、ＲＷ＝＝１）であるか、書き込み（例えば、ＲＷ＝＝０）であるかを制御するために使用され得る。

いくつかの実施形態では、同期制御フレーム１８０は、アドレスフィールドを含み得る。アドレスフィールドは、任意の好適な長さ（例えば、８ビット）を有し得、バス１０６を通して、サブノード１０２－２の特定のレジスタをアドレス指定するために使用され得る。Ｉ２Ｃトランザクションの場合、アドレスフィールドは、開始／停止、待機、ＲＷ、及びデータＶＬＤなどのＩ２Ｃ制御値に置き換えられ得る。発見トランザクションの場合、アドレスフィールドは、（例えば、図５に示すような）所定の値を有し得る。

いくつかの実施形態では、同期制御フレーム１８０は、データフィールドを含み得る。データフィールドは、任意の好適な長さ（例えば、８ビット）を有し得、通常書き込み、Ｉ２Ｃ書き込み、及びブロードキャスト書き込みのために使用され得る。（４を乗じた）ＲＥＳＰＣＹＣＳ値は、受信されている同期制御フレーム１８０の開始と、送信されている同期応答フレーム１９７の開始との間に、新たに発見されたノードが許容すべき経過サイクル数を決定するために使用され得る。ＮＡＭフィールドが発見モードを示す場合、下記で論じるノードアドレスフィールド及びデータフィールドは、好適な任意選択の乗数（例えば、４）を乗じたときに、同期制御フレーム１８０の終わりから同期応答フレーム１９７の開始までの時間をビットで示す、ＲＥＳＰＣＹＣＳ値として符号化されてもよい。このことは、新たに発見されたサブノード１０２－２が、上流送信用の適切なタイムスロットを決定することを可能にする。

いくつかの実施形態では、同期制御フレーム１８０は、巡回冗長検査（ＣＲＣ）フィールドを含み得る。ＣＲＣフィールドは、任意の好適な長さ（例えば、１６ビット）を有し得、プリアンブル１８２に続く、同期制御フレーム１８０の制御データ１８４のＣＲＣ値を送信するために、使用され得る。いくつかの実施形態では、ＣＲＣは、ＣＣＩＴＴ－ＣＲＣエラー検出スキームに従って計算され得る。

いくつかの実施形態では、プリアンブル１８２とＣＲＣフィールドとの間の同期制御フレーム１８０の少なくとも一部分は、この間隔におけるビットのシーケンスがプリアンブル１８２と周期的に一致する（したがって、新しいスーパーフレーム１９０の開始時に、サブノード１０２－２によって誤って解釈され得る）可能性を低下させるために、及び、上述のように電磁放射を低減するために、スクランブルされ得る。いくつかのそのような実施形態では、同期制御フレーム１８０のＣＮＴフィールドは、スクランブルされたフィールドが、１つのスーパーフレームから次のスーパーフレームへと異なるようにスクランブルされることを確実にするために、スクランブル論理によって使用され得る。本明細書に記載のシステム１００の様々な実施形態は、スクランブルを省略し得る。

上記で論じたように、スクランブル及び／若しくはエラー符号化などの技法に加えて、又はその代わりに、他の技法を使用して、サブノード１０２－２によってプリアンブル１８２を一意に識別できることを確実にし得るか、又は、同期制御フレーム１８０の他の場所にプリアンブル１８２が現れる可能性を低下し得る。例えば、同期制御フレーム１８０の残りの部分の特定の符号化が、それに一致する可能性を低下させるように、より長い同期シーケンスが使用されてもよい。追加的又は代替的に、同期制御フレームの残りの部分は、「０」又は「１」の固定値を適切なビットに設定することなどによって、同期シーケンスが発生し得ないように、構造化され得る。

メインノード１０２－１は、バス１０６上の通信に特有の要求と、Ｉ２Ｃ要求との両方を含む、読み取り要求及び書き込み要求をサブノード１０２－２に送出し得る。例えば、メインノード１０２－１は、（ＲＷフィールドを使用して示された）読み取り要求及び書き込み要求を、（ＮＡＭフィールド及びノードフィールドを使用して）１つ以上の指定されたサブノード１０２－２に送出し得、要求が、バス１０６に特有のサブノード１０２－２に対する要求か、サブノード１０２－２に対するＩ２Ｃ要求か、それとも、サブノード１０２－２の１つ以上のＩ２Ｃポートでサブノード１０２－２に結合されたＩ２Ｃ対応の周辺デバイス１０８に渡される、Ｉ２Ｃ要求かを示すことができる。

上流の通信については、同期応答フレーム１９７は、各上流送信を開始し得る。いくつかの実施形態では、同期応答フレーム１９７は、６４ビット長でもよいが、任意の他の好適な長さが使用されてもよい。同期応答フレーム１９７はまた、同期制御フレーム１８０のプリアンブル１８２に関して上記で論じたように、プリアンブルと、それに続くデータ部分と、をも含み得る。下流送信の終わりに、バス１０６上の最後のサブノード１０２－２は、ＲＥＳＰＣＹＣＳカウンタが満了するまで待ち得、次に、同期応答フレーム１９７を上流に送信し始め得る。上流のサブノード１０２－２が、通常の読み取りトランザクション又は書き込みトランザクションによって標的となっている場合、サブノード１０２－２は、それ自体の同期応答フレーム１９７を生成し得、下流から受信したものを置き換え得る。任意のサブノード１０２－２で、予期した時間に下流のサブノード１０２－２からの同期応答フレーム１９７が見つからない場合、サブノード１０２－２は、それ自体の同期応答フレーム１９７を生成し、それを上流に送信し始める。

同期応答フレーム１９７のデータ部分は、応答情報をメインノード１０２－１に返信するために使用されるデータを含む、フィールドを含み得る。これらのフィールドの例を以下で論じ、いくつかの実施形態を図６に示す。具体的には、図６は、様々な実施形態による、通常モード、Ｉ２Ｃモード、及び発見モードにおける同期応答フレーム１９７用の例示的フォーマットを示す。

いくつかの実施形態では、同期応答フレーム１９７は、カウント（ＣＮＴ）フィールドを含み得る。ＣＮＴフィールドは、任意の好適な長さ（例えば、２ビット）を有し得、先に受信した同期制御フレーム１８０のＣＮＴフィールドの値を送信するために、使用され得る。

いくつかの実施形態では、同期応答フレーム１９７は、肯定応答（ＡＣＫ）フィールドを含み得る。ＡＣＫフィールドは，任意の好適な長さ（例えば、２ビット）を有し得、サブノード１０２－２が同期応答フレーム１９７を生成するとき、前の同期制御フレーム１８０で受信したコマンドを肯定応答するために、そのサブノード１０２－２によって挿入され得る。ＡＣＫフィールドで通信され得る例示的なインジケータは、待機、肯定応答、否定応答（ＮＡＣＫ）、及び再試行を含む。いくつかの実施形態では、ＡＣＫフィールドは、ブロードキャストメッセージを受信して処理したことを、（例えば、ブロードキャスト肯定応答をメインノード１０２－１に送信することによって）サブノード１０２－２によって肯定応答を送信するようにサイズ設定され得る。いくつかのそのような実施形態では、サブノード１０２－２はまた、（例えば、キーパッド又はタッチスクリーンからの非ＴＤＭ入力などの、要求ベースの上流送信のために、又は、サブノード１０２－２がエラー又は緊急状態を報告したいときなどの、優先された上流送信のために使用することができる）送信するデータを、サブノード１０２－２が有するかどうかも示し得る。

いくつかの実施形態では、同期応答フレーム１９７は、Ｉ２Ｃフィールドを含み得る。Ｉ２Ｃフィールドは、任意の好適な長さ（例えば、１ビット）を有し得、先に受信した同期制御フレーム１８０のＩ２Ｃフィールドの値を送信するために、使用され得る。

いくつかの実施形態では、同期応答フレーム１９７は、ノードフィールドを含み得る。ノードフィールドは、任意の好適な長さ（例えば、４ビット）を有し得、同期応答フレーム１９７を生成するサブノード１０２－２のＩＤを送信するために、使用され得る。

いくつかの実施形態では、同期応答フレーム１９７は、データフィールドを含み得る。データフィールドは、任意の好適な長さ（例えば、８ビット）を有し得、その値は、トランザクションの種類と、同期応答フレーム１９７を生成するサブノード１０２－２のＡＣＫ応答と、に依存し得る。発見トランザクションの場合、データフィールドは、先に受信した同期制御フレーム１８０のＲＥＳＰＣＹＣＳフィールドの値を含み得る。ＡＣＫフィールドがＮＡＣＫを示すときか、又は同期応答フレーム１９７がブロードキャストトランザクションに応答しているとき、データフィールドは、（最後のサブノード１０２－２が、ブロードキャスト書き込みがエラーなしに受信されたかどうかを示し得る）ブロードキャスト肯定応答（ＢＡ）インジケータと、（発見トランザクションで新たに発見されたサブノード１０２－２が、既存のサブノード１０２－２と一致するかどうかを示す）発見エラー（ＤＥＲ）インジケータと、（ＮＡＣＫが、ＣＲＣエラーによって引き起こされたかどうかを示す）ＣＲＣエラー（ＣＥＲ）インジケータと、を含み得る。

いくつかの実施形態では、同期応答フレーム１９７は、ＣＲＣフィールドを含み得る。ＣＲＣフィールドは、任意の好適な長さ（例えば、１６ビット）を有し得、プリアンブルとＣＲＣフィールドとの間の同期応答フレーム１９７の部分のＣＲＣ値を送信するために、使用され得る。

いくつかの実施形態では、同期応答フレーム１９７は、割り込み要求（ＩＲＱ）フィールドを含み得る。ＩＲＱフィールドは、任意の好適な長さ（例えば、１ビット）を有し得、サブノード１０２－２から割り込みが信号で送られたことを示すために、使用され得る。

いくつかの実施形態では、同期応答フレーム１９７は、ＩＲＱノード（ＩＲＱＮＯＤＥ）フィールドを含み得る。ＩＲＱＮＯＤＥフィールドは、任意の好適な長さ（例えば、４ビット）を有し得、ＩＲＱフィールドによって示される割り込みを信号で送ったサブノード１０２－２のＩＤを送信するために、使用され得る。いくつかの実施形態では、ＩＲＱフィールドを生成するためのサブノード１０２－２は、それ自体のＩＤをＩＲＱＮＯＤＥフィールド内に挿入する。

いくつかの実施形態では、同期応答フレーム１９７は、第２のＣＲＣ（ＣＲＣ－４）フィールドを含み得る。ＣＲＣ－４フィールドは、任意の好適な長さ（例えば、４ビット）を有し得、ＩＲＱフィールド及びＩＲＱＮＯＤＥフィールドのＣＲＣ値を送信するために、使用され得る。

いくつかの実施形態では、同期応答フレーム１９７は、同期応答フレーム１９７の最後のビット（例えば、最後の１０ビット）として、ＩＲＱフィールド、ＩＲＱＮＯＤＥフィールド、及びＣＲＣ－４フィールドを含み得る。上記で論じたように、これらの割り込み関連フィールドは、ＣＲＣ－４の形態で、それら自体のＣＲＣ保護を有し得る（したがって、前のＣＲＣフィールドによって保護されない）。メインノード１０２－１に割り込みを信号で送る必要がある、任意のサブノード１０２－２は、その割り込み情報をこれらのフィールド内に挿入する。いくつかの実施形態では、割り込み待ちを有するサブノード１０２－２は、同じく割り込み待ちを有する更に下流の任意のサブノード１０２－２よりも、高い優先度を有し得る。バス１０６に沿った最後のサブノード１０２－２（例えば、図１のサブノード２）は、常にこれらの割り込みフィールドを投入し得る。最後のサブノード１０２－２が割り込み待ちを有さない場合、最後のサブノード１０２－２は、ＩＲＱビットを０に設定し得、ＩＲＱＮＯＤＥフィールドをそのノードＩＤに設定し得、正しいＣＲＣ－４値を提供し得る。便宜上、割り込みを伝達する同期応答フレーム１９７は、本明細書では「割り込みフレーム」と呼ばれることがある。

いくつかの実施形態では、プリアンブル１８２とＣＲＣフィールドとの間の同期応答フレーム１９７の少なくとも一部分は、放射を低減するためにスクランブルされ得る。いくつかのそのような実施形態では、同期応答フレーム１９７のＣＮＴフィールドは、スクランブルされたフィールドが、１つのスーパーフレームから次のスーパーフレームへと異なるようにスクランブルされることを確実にするために、スクランブル論理によって使用され得る。本明細書に記載のシステム１００の様々な実施形態は、スクランブルを省略し得る。

上記で論じたように、スクランブル及び／若しくはエラー符号化などの技法に加えて、又はその代わりに、他の技法を使用して、サブノード１０２－２によってプリアンブル１８２を一意に識別できることを確実にし得るか、又は、同期応答フレーム１９７の他の場所にプリアンブル１８２が現れる可能性を低下し得る。例えば、同期応答フレーム１９７の残りの部分の特定の符号化が、それに一致する可能性を低下させるように、より長い同期シーケンスが使用されてもよい。追加的又は代替的に、同期応答フレームの残りの部分は、「０」又は「１」の固定値を適切なビットに設定することなどによって、同期シーケンスが発生し得ないように、構造化され得る。

図７は、様々な実施形態による、図２のバスプロトコル回路１２６のブロック図である。バスプロトコル回路１２６は、本明細書に記載のバス１０６のプロトコルに従ってノードトランシーバ１２０の動作を制御するための、制御回路１５４を含み得る。具体的には、制御回路１５４は、送信用の同期フレーム（例えば、上記で論じたような、同期制御フレーム又は同期応答フレーム）の生成と、受信した同期フレームの処理と、受信した同期制御フレームで特定された制御動作の実行と、を制御し得る。制御回路１５４は、以下に論じられるように、プログラム可能なレジスタを含み得る。制御回路１５４は、同期制御フレームを作成及び受信し得、受信メッセージに適切に反応し（例えば、バスプロトコル回路１２６がサブノード１０２－２に含まれるときは、同期制御フレームに関連付けられ、あるいは、バスプロトコル回路１２６がメインノード１０２－１に含まれるときは、Ｉ２Ｃデバイスから）、及び、異なる動作モード（例えば、通常、発見、スタンバイなど）に対するフレーミングを調整し得る。

ノードトランシーバ１２０が、バス１０６に沿った送信に備えてデータを準備している場合、プリアンブル回路１５６は、送信用の同期フレーム用のプリアンブルを生成し、受信した同期フレームからプリアンブルを受信するように構成され得る。いくつかの実施形態では、下流同期制御フレームのプリアンブルは、１０２４ビット毎に、メインノード１０２－１によって送出され得る。上記で論じたように、１つ以上のサブノード１０２－２は、下流同期制御フレームのプリアンブルに同期し、ローカルの、位相の揃ったメインクロックをプリアンブルから生成し得る。

ＣＲＣ挿入回路１５８は、送信用同期フレーム用の１つ以上のＣＲＣを生成するように構成され得る。フレーム／圧縮回路１６０は、Ｉ２Ｓ／ＴＤＭ／ＰＤＭトランシーバ１２７（例えば、トランシーバ１２７に関連付けられたフレームバッファ）、Ｉ２Ｃトランシーバ１２９、及び／又はＳＰＩトランシーバ１３６からの入力データを取り、任意選択的に、データを圧縮し、かつ、任意選択的に、データのパリティ検査ビット又はエラー訂正符号（ＥＣＣ）を生成するように構成し得る。マルチプレクサ（ＭＵＸ）１６２は、プリアンブル回路１５６からのプリアンブルと、同期フレームと、データとを、送信用のストリームに多重化し得る。いくつかの実施形態では、送信ストリームは、スクランブル回路１６４によって、送信前にスクランブルされ得る。

例えば、いくつかの実施形態では、フレーム／圧縮回路１６０は浮動小数点圧縮スキームを適用し得る。そのような実施形態では、制御回路１５４は、繰り返し符号ビットの数を示す３ビット、それに続く符号ビット及びＮ－４ビットのデータを送信し得、ここで、Ｎは、バス１０６経由で送信されるデータのサイズである。データ圧縮の使用は、所望の場合、メインノード１０２－１によって構成され得る。

いくつかの実施形態では、ノードトランシーバ１２０に入る受信ストリームは、デスクランブル回路１６６によってデスクランブルされ得る。デマルチプレクサ（ＤＥＭＵＸ）１６８は、受信ストリームからのプリアンブルと、同期フレームと、データとを、逆多重化し得る。受信側のＣＲＣ検査回路１５９は、受信した同期フレームを、正しいＣＲＣについて検査し得る。ＣＲＣ検査回路１５９が、着信同期制御フレーム１８０のＣＲＣ不具合を識別すると、制御回路１５４は、不具合について通知され得、同期制御フレーム１８０の制御データ１８４のいずれの制御コマンドも実行しない。ＣＲＣ検査回路１５９が、着信同期応答フレーム１９７のＣＲＣ不具合を識別すると、制御回路１５４は、不具合について通知され得、ホスト１１０への送信用の割り込みを割り込みフレームに生成し得る。フレーム解除／復元回路１７０は、受信データを受け入れ得、任意選択的にそのパリティを検査し得、任意選択的にエラー検出及び訂正（例えば、単一エラー訂正、二重エラー検出（ＳＥＣＤＥＤ））を実行し得、任意選択的にデータを復元し得、Ｉ２Ｓ／ＴＤＭ／ＰＤＭトランシーバ１２７（例えば、トランシーバ１２７に関連付けられたフレームバッファ）、Ｉ２Ｃトランシーバ１２９、及び／又はＳＰＩトランシーバ１３６に受信データを書き込み得る。

上記で論じたように、上流データ及び下流データは、スーパーフレーム１９０内のＴＤＭデータスロットにおいて、バス１０６に沿って送信され得る。制御回路１５４は、バス１０６上のこれらのデータスロットの管理専用のレジスタを含んでもよく、そのいくつかの例を以下で論じる。制御回路１５４がメインノード１０２－１に含まれるとき、これらのレジスタの値は、ホスト１１０によって制御回路１５４内にプログラムされ得る。制御回路１５４がサブノード１０２－２に含まれるとき、これらのレジスタの値は、メインノード１０２－１によって制御回路１５４内にプログラムされ得る。

いくつかの実施形態では、制御回路１５４は、下流スロット（ＤＮＳＬＯＴＳ）レジスタを含み得る。ノードトランシーバ１２０がメインノード１０２－１に含まれるとき、このレジスタは、下流データスロットの総数の値を保持し得る。このレジスタはまた、メインノード１０２－１のＩ２Ｓ／ＴＤＭ／ＰＤＭトランシーバ１２７によるＩ２Ｓ／ＴＤＭ／ＰＤＭの組み合わせ受信のために使用される、データスロットの数も定義し得る。サブノード１０２－２では、ＬＤＮＳＬＯＴＳに関して以下で更に詳しく論じられるように、このレジスタは、ローカルで生成された下流スロットの追加前又は追加後に、次のサブノード１０２－２へ下流に渡される、データスロットの数を定義し得る。

いくつかの実施形態では、制御回路１５４は、ローカル下流スロット（ＬＤＮＳＬＯＴＳ）レジスタを含み得る。このレジスタは、メインノード１０２－１で未使用であってもよい。サブノード１０２－２では、このレジスタは、サブノード１０２－２が使用し、再送信しないデータスロットの数を定義し得る。代替的に、このレジスタは、バス１０６の下流リンクにサブノード１０２－２が寄与し得る、スロットの数を定義し得る。

いくつかの実施形態では、制御回路１５４は、上流スロット（ＵＰＳＬＯＴＳ）レジスタを含み得る。メインノード１０２－１では、このレジスタは、上流データスロットの総数の値を保持し得る。このレジスタはまた、メインノード１０２－１のＩ２Ｓ／ＴＤＭ／ＰＤＭトランシーバ１２７によるＩ２Ｓ／ＴＤＭ送信のために使用される、スロットの数も定義し得る。サブノード１０２－２では、このレジスタは、サブノード１０２－２がそれ自体のデータを追加し始める前に上流に渡される、データスロットの数を定義し得る。

いくつかの実施形態では、制御回路１５４は、ローカル上流スロット（ＬＵＰＳＬＯＴＳ）レジスタを含み得る。このレジスタは、メインノード１０２－１で未使用であってもよい。サブノード１０２－２では、このレジスタは、下流から受信したデータが上流に送出される前に、サブノード１０２－２がそのデータに追加するデータスロットの数を定義し得る。このレジスタはまた、サブノード１０２－２のＩ２Ｓ／ＴＤＭ／ＰＤＭトランシーバ１２７によるＩ２Ｓ／ＴＤＭ／ＰＤＭの組み合わせ受信のために使用される、データスロットの数も定義し得る。

いくつかの実施形態では、制御回路１５４は、ブロードキャスト下流スロット（ＢＣＤＮＳＬＯＴＳ）レジスタを含み得る。このレジスタは、メインノード１０２－１で未使用であってもよい。サブノード１０２－２では、このレジスタは、ブロードキャストデータスロットの数を定義し得る。いくつかの実施形態では、ブロードキャストデータスロットは、常にデータフィールドの始めに発生し得る。ブロードキャストデータスロットのデータは、複数のサブノード１０２－２によって使用され得、それらが使用されるか否かに関わらず、全てのサブノード１０２－２によって下流に渡され得る。

いくつかの実施形態では、制御回路１５４は、スロットフォーマット（ＳＬＯＴＦＭＴ）レジスタを含み得る。このレジスタは、上流送信用又は下流送信用のデータのフォーマットを定義し得る。Ｉ２Ｓ／ＴＤＭ／ＰＤＭトランシーバ１２７のデータサイズはまた、このレジスタによっても決定され得る。いくつかの実施形態では、有効なデータサイズには、８ビット、１２ビット、１６ビット、２０ビット、２４ビット、２８ビット、及び３２ビットが含まれる。このレジスタはまた、下流トラフィック又は上流トラフィック用に浮動小数点圧縮を有効にするビットを含んでもよい。浮動小数点圧縮が有効にされると、Ｉ２Ｓ／ＴＤＭデータサイズは、バス１０６経由のデータサイズよりも、４ビット大きくなり得る。システム１００の全てのノードは、データスロットが有効にされるとき、ＳＬＯＴＦＭＴに対して同じ値を有し得、これらのノードは、全てのノードが同じ値で更新されるように、ブロードキャスト書き込みによってプログラムされ得る。

図８～１１は、本明細書に記載のバスプロトコルの様々な実施形態による、バス１０６に沿った情報交換の例を図示する。具体的には、図８～１１は、各サブノード１０２－２が、周辺デバイス１０８として１つ以上のスピーカ及び／又は１つ以上のマイクロフォンに結合されている、実施形態を図示する。周辺デバイス１０８の任意の所望の配置は、本明細書に記載の技法に従って、任意の特定のサブノード１０２－２に結合され得るので、これは単純に例示的なものである。

始めに、図８は、様々な実施形態による、バス１０６上の双方向通信の信号伝達及びタイミングの考察を図示する。図８に示されているサブノード１０２－２は、様々な数のセンサ／アクチュエータ素子を有し、そのため、異なる量のデータが、様々なサブノード１０２－２に送出され得るか、又はそこから受信され得る。具体的には、サブノード１は２つの素子を有し、サブノード４は４つの素子を有し、サブノード５は３つの素子を有し、そのため、メインノード１０２－１によって送信されるデータは、サブノード１用に２つのタイムスロット、サブノード４用に４つのタイムスロット、及びサブノード５用に３つのタイムスロットを含む。同様に、サブノード０は３つの素子を有し、サブノード２は３つの素子を有し、サブノード３は３つの素子を有し、サブノード６は１つの素子を有し、サブノード７は４つの素子を有し、そのため、それらのサブノード１０２－２によって上流に送信されるデータは、対応する数のタイムスロットを含む。素子とタイムスロットとの間に、１対１の相関が存在しなくてもよいことに留意されたい。例えば、周辺デバイス１０８に含まれる、３つのマイクロフォンを有するマイクロフォンアレイは、３つのマイクロフォンからの信号を（及び、場合によってはメインノード１０２－１又は他のサブノード１０２－２から受信した情報も）組み合わせて、処理の種類に応じて、単一のタイムスロット又は複数のタイムスロットに対応し得る、単一のデータサンプルを作り出す、ＤＳＰを含み得る。

図８では、メインノード１０２－１は、ＳＣＦと、それに続いて、特定のサブノード１０２－２（ＳＤ）に結合されたスピーカ用のデータとを送信する。連続した各サブノード１０２－２は、ＳＣＦを転送し、下流サブノード１０２－２宛ての少なくともいずれかのデータもまた転送する。特定のサブノード１０２－２は、全てのデータを転送し得るか、又は、そのサブノード１０２－２宛てのデータを削除し得る。最後のサブノード１０２－２がＳＣＦを受信すると、そのサブノード１０２－２は、ＳＲＦを送信し、任意選択的にそれに続いて、サブノード１０２－２が送信することが許可されている、任意のデータを送信する。連続した各サブノード１０２－２は、下流のサブノード１０２－２からの任意のデータとともにＳＲＦを転送し、任意選択的に、特定のサブノード１０２－２（ＭＤ）に結合された１つ以上のマイクロフォンからのデータを挿入する。図８の例では、メインノード１０２－１は、（図８にアクティブスピーカとして示されている）サブノード１、４、及び５にデータを送出し、（図８にマイクロフォンアレイとして示されている）サブノード７、６、３、２、及び０からデータを受信する。

図９は、様々な実施形態による、下流ＤＳトランシーバ１２４の視点からの、下流送信からのデータの動的削除及び上流送信へのデータの挿入を概略的に図示する。図９では、図８と同様に、メインノード１０２－１は、ＳＣＦと、それに続いて、サブノード１、４、及び５（ＳＤ）用のデータを逆の順序で送信する（例えば、サブノード５のデータの後にサブノード４のデータが続き、その後にサブノード１のデータが続くなど）（メインとラベル表示された行を参照のこと）。この送信をサブノード１が受信すると、サブノード１は、それ自体のデータを削除し、ＳＣＦと、それに続く、サブノード５及びサブノード４用のデータと、のみをサブノード２に転送する。サブノード２及びサブノード３は、サブノード１によって転送されたデータが、サブノード４によって受信されるように（サブ３とラベル表示された行を参照のこと）、データを変更せずに転送する（サブ２と表示された行を参照のこと）。サブノード４は、それ自体のデータを削除し、ＳＣＦと、それに続く、サブノード５用のデータと、のみをサブノード５に転送し、同様に、サブノード５はそれ自体のデータを削除し、ＳＣＦのみをサブノード６に転送する。サブノード６は、ＳＣＦをサブノード７に転送する（サブ６と表示された行を参照のこと）。

この時点で、サブノード７は、ＳＲＦと、それに続くそれ自体のデータとを、サブノード６に送信する（サブ６と表示された行を参照のこと）。サブノード６は、ＳＲＦを、サブノード７からのデータ及びそれ自体のデータとともにサブノード５に転送し、次に、サブノード５は、ＳＲＦを、サブノード７及びサブノード６からのデータとともにサブノード４に転送する。サブノード４は、追加すべきデータを有さず、そのため単純にデータをサブノード３に転送し（サブ３と表示された行を参照のこと）、サブノード３は、データを、それ自体のデータとともにサブノード２に転送し（サブ２と表示された行を参照のこと）、次に、サブノード２は、データを、それ自体のデータとともにサブノード１に転送する。サブノード１は、追加すべきデータを有さず、そのためデータをサブノード０に転送し、サブノード０は、データを、それ自体のデータとともに転送する。結果として、メインノード１０２－１は、ＳＲＦと、それに続く、サブノード７、６、３、２、及び０からのデータと、を受信する（メインと表示された行を参照のこと）。

図１０は、図９と同様に、下流ＤＳトランシーバ１２４の視点からの、下流送信からのデータの動的削除及び上流送信へのデータの挿入の別の例を図示するが、図１０では、サブノード１０２－２は、メインノード１０２－１が下流のサブノード１０２－２の全てにデータを送出し、サブノード１０２－２の全てから戻るデータを受信するように、周辺デバイス１０８としてセンサ及びアクチュエータの両方に結合されている。また、図１０では、データは、その送信先のノードアドレス又はその送信元のノードアドレスに基づいて、順序付けられている。「Ｙ」と表示されたデータスロットは、データの完全性検査又はデータ訂正のために使用され得る。

図１１は、図９と同様に、下流ＤＳトランシーバ１２４の視点からの、下流送信からのデータの動的削除及び上流送信へのデータの挿入の別の例を図示するが、図１１では、データは、逆の順序ではなく、順次に下流及び上流に伝達される。各サブノード１０２－２におけるバッファリングは、データを選択的に追加、削除、及び／又は転送することを可能にする。

上記で論じたように、各サブノード１０２－２は、下流送信若しくは上流送信からデータを削除し得、及び／又は、下流送信若しくは上流送信にデータを追加し得る。したがって、例えば、メインノード１０２－１は、別個のデータサンプルを、いくつかのサブノード１０２－２の各々に送信し得、そのような各サブノード１０２－２は、それ自体のデータサンプルを削除し得、下流のサブノード１０２－２に向けたデータのみを転送し得る。その一方で、サブノード１０２－２は、下流のサブノード１０２－２からデータを受信し得、そのデータを追加のデータとともに転送し得る。必要なだけの少ない情報を送信することの１つの利点は、システム１００によって全体として消費される電力量を低減することである。

システム１００はまた、具体的には、サブノード１０２－２の下流スロット使用の構成を通して、メインノード１０２－１からサブノード１０２－２へのブロードキャスト送信（及びマルチキャスト送信）もサポートし得る。各サブノード１０２－２は、ブロードキャスト送信を処理し得、それを次のサブノード１０２－２に伝え得るが、特定のサブノード１０２－２は、ブロードキャストメッセージを「消費」し得る（すなわち、ブロードキャスト送信を次のサブノード１０２－２に伝えない）。

システム１００はまた、（例えば、特定のサブノード１０２－２から、１つ以上の他のサブノード１０２－２への）上流送信もサポートし得る。そのような上流送信は、ユニキャスト上流送信、マルチキャスト上流送信、及び／又はブロードキャスト上流送信を含んでもよい。下流送信に関して上記で論じたように、上流アドレス指定によって、サブノード１０２－２は、サブノード１０２－２の上流スロット使用の構成に基づいて、上流送信からデータを削除するか否か、及び／又は、次の上流のサブノード１０２－２に上流送信を伝えるか否かを判定し得る。したがって、例えば、データは、特定のサブノード１０２－２によって、メインノード１０２－１にデータを伝えることに加えて、又はその代わりに、１つ以上の他のサブノード１０２－２に伝えられ得る。そのようなサブ－サブ間の関係は、例えば、メインノード１０２－１を介して構成され得る。

したがって、様々な実施形態では、サブノード１０２－２は、情報を選択的に転送、削除、及び追加する能力を有する、アクティブ／インテリジェント中継ノードとして動作し得る。各サブノード１０２－２が、内部でデータを受信／送信する、関連するタイムスロットを分かっているので、サブノード１０２－２は、一般に、必ずしもデータの全てを復号／検討せずに、そのような機能を実行し得、したがって、タイムスロットからデータを削除するか、又はタイムスロットにデータを追加することができる。サブノード１０２－２は、全てのデータを復号／検討する必要がなくてもよいにも関わらず、サブノード１０２－２は、典型的に、送信／転送するデータを再クロックし得る。このことは、システム１００の堅牢性を高め得る。

いくつかの実施形態では、バス１０６は、リングトポロジにおける一方向通信のために構成され得る。例えば、図１２は、リングトポロジにおけるメインノード１０２－１及び４つのサブノード１０２－２の配置１２００を図示し、様々な実施形態による、配置１２００における一方向通信のための信号伝達及びタイミングの考察を図示する。そのような実施形態では、ノード内のノードトランシーバ１２０は、上流通信及び下流通信用の２つの双方向トランシーバではなく、受信専用トランシーバ（メイン入力）及び送信専用トランシーバ（メイン出力）を含み得る。図１２に示されるリンク層同期スキームでは、メインノード１０２－１は、ＳＣＦ１８０と、任意選択的にそれに続いて、様々なサブノード１０２－２に結合された３つのスピーカ用の「下流」データ１２０２と、を送信し（図８～１１を参照して上記で論じたように、異なるスピーカ用のデータは、任意の好適な順序で配置され得る）、連続した各サブノード１０２－２は、前のサブノード１０２－２からの任意の「上流」データ及びそれ自体の「上流」データとともに、同期制御フレーム１８０を転送して、「上流」データ１２０４を提供する（例えば、図８～１１を参照して上記で論じたように、８つの異なるマイクロフォンからのデータは、任意の好適な順序で配置され得る）。

本明細書に記載のように、データは、システム１００の素子間で、いくつかのやり方のうちのいずれかで通信され得る。いくつかの実施形態では、データは、（例えば、データスロット１９９を使用して）サブノード１０２－２によって上流に、又は、（例えば、データスロット１９８を使用して）サブノード１０２－２又はメインノード１０２－１によって下流に、同期データスロットのセットの一部として送出され得る。そのようなデータの量は、データスロット内のビット数を変更することによって、又は、追加のデータスロットを含めることによって、調整され得る。システム１００では、データはまた、同期制御フレーム１８０又は同期応答フレーム１９７に含めることによっても、通信され得る。このように通信されるデータは、（サブノード１０２－２に関連付けられた周辺デバイス１０８からの応答を伴う）ホスト１１０からのＩ２Ｃ制御データと、ホスト１１０／メインノード１０２－１からサブノード１０２－２への書き込みアクセス、及びサブノード１０２－２からホスト１１０／メインノード１０２－１への読み取りアクセスを含み得る、（例えば、スロット及びインタフェースの発見及び構成のための）サブノード１０２－２のレジスタへのアクセスと、周辺デバイス１０８からホスト１１０への割り込みを介したイベント信号伝達と、を含み得る。いくつかの実施形態では、ＧＰＩＯピンが、（例えば、メインノード１０２－１にＩ２Ｃ経由でＧＰＩＯピンをポーリングさせることによって、又は、サブノード１０２－２のノードトランシーバ１２０に、割り込み要求ピンで割り込みを生成させることによって）サブノード１０２－２からメインノード１０２－１へ情報を伝達するために使用され得る。例えば、いくつかのそのような実施形態では、ホスト１１０は、Ｉ２Ｃを介してメインノード１０２－１に情報を送出し得、次に、メインノード１０２－１は、その情報をＧＰＩＯピンを介してサブノード１０２－２に送出し得る。バス１０６経由で送信されるものとして本明細書で論じられる種類のデータのうちのいずれかは、これらの通信経路のうちの任意の１つ以上を使用して、送信され得る。システム１００内の他の種類のデータ及びデータ通信技法が、本明細書で開示され得る。

本開示の実施形態は、所望のように構成するために、任意の好適なハードウェア及び／又はソフトウェアを使用して、システム内に実装され得る。図１３は、様々な実施形態による、システム１００においてホスト又はノード（例えば、ホスト１１０、メインノード１０２－１、又はサブノード１０２－２）として機能し得る、デバイス１３００を概略的に図示する。いくつかの構成要素が、デバイス１３００に含まれるものとして図１３に示されているが、これらの構成要素のうちの任意の１つ以上は、用途に適するように、省略又は複製され得る。

加えて、様々な実施形態では、デバイス１３００は、図１３に示された構成要素のうちの１つ以上を含まないことがあるが、デバイス１３００は、その１つ以上の構成要素に結合するためのインタフェース回路を含んでもよい。例えば、デバイス１３００は、表示デバイス１３０６を含まないことがあるが、表示デバイス１３０６が結合され得る、表示デバイスインタフェース回路（例えば、コネクタ及びドライバ回路）を含み得る。別のセットの例では、デバイス１３００は、音声入力デバイス１３２４又は音声出力デバイス１３０８を含まないことがあるが、音声入力デバイス１３２４又は音声出力デバイス１３０８が結合され得る、音声入力又は出力デバイスインタフェース回路（例えば、コネクタ及び支援回路）を含み得る。

本明細書に開示される実施形態のうちのいずれかによる、デバイス１３００は、デバイス１３００がバス１０６に結合されるとき、バス１０６に沿った通信を管理するための、ノードトランシーバ１２０を含み得る。デバイス１３００は、ノードトランシーバ１２０に含まれ得るか、又はノードトランシーバ１２０とは別個であり得る、処理デバイス１３０２（例えば、１つ以上の処理デバイス）を含み得る。本明細書で使用される場合、「処理デバイス」という用語は、レジスタ及び／又はメモリからの電子データを処理し、その電子データを、レジスタ及び／又はメモリに記憶され得る他の電子データに変換する、任意のデバイス又はデバイスの一部分を指し得る。処理デバイス１３０２は、１つ以上のＤＳＰ、ＡＳＩＣ、中央処理ユニット（ＣＰＵ）、グラフィック処理ユニット（ＧＰＵ）、暗号プロセッサ、又は任意の他の好適な処理デバイスを含み得る。デバイス１３００は、メモリ１３０４を含み得、それ自体は、揮発性メモリ（例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ））、不揮発性メモリ（例えば、読み取り専用メモリ（ＲＯＭ））、フラッシュメモリ、固体メモリ、及び／又はハードディスクドライブなどの、１つ以上のメモリデバイスを含み得る。

いくつかの実施形態では、メモリ１３０４は、本明細書に開示される技法のうちの任意の好適なものをデバイス１３００に実行させる、プログラミング命令の作業コピー及び永久コピーを記憶するために、用いられ得る。いくつかの実施形態では、上記の技法を実行するための（非一時的コンピュータ可読記憶媒体を含む）機械アクセス可能媒体、方法、システム、及びデバイスは、２線式バス経由の通信用の、本明細書に開示される実施形態の例示としての例である。例えば、コンピュータ可読媒体（例えば、メモリ１３０４）は、処理デバイス１３０２に含まれる処理デバイスのうちの１つ以上によって実行されるとき、本明細書に開示される技法のうちのいずれかをデバイス１３００に実行させる、記憶された命令を有し得る。

いくつかの実施形態では、デバイス１３００は、別の通信チップ１３１２（例えば、１つ以上の他の通信チップ）を含み得る。例えば、通信チップ１３１２は、デバイス１３００へのデータ転送及びデバイス１３００からのデータ転送のための無線通信を管理するために構成され得る。「無線」という用語及びその派生語は、非固体媒体を通した変調電磁放射を用いてデータを通信し得る回路、デバイス、システム、方法、技法、通信チャネルなどを説明するために、使用され得る。その用語は、関連付けられたデバイスがいかなる配線も含まないことを意味しないが、いくつかの実施形態では、含まないことがある。

通信チップ１３１２は、Ｗｉ－Ｆｉ（ＩＥＥＥ８０２．１１ファミリ）、ＩＥＥＥ８０２．１６規格（例えば、ＩＥＥＥ８０２．１６－２００５修正）を含む米国電気電子学会（ＩＥＥＥ）規格、任意の修正、更新、及び／又は改訂（例えば、アドバンストＬＴＥプロジェクト、ウルトラモバイルブロードバンド（ＵＭＢ）プロジェクト（「３ＧＰＰ２」とも呼ばれるなど）を伴う、ロングタームエボリューション（ＬＴＥ）プロジェクトを含むが、これらに限定されない、いくつかの無線規格又はプロトコルのうちのいずれかを実施し得る。ＩＥＥＥ８０２．１６互換広帯域無線アクセス（ＢＷＡ）ネットワークは、一般に、ＷｉＭＡＸネットワークと呼ばれ、これは、ＩＥＥＥ８０２．１６規格の適合性試験及び相互運用性試験に合格する製品に対する認証マークである、Ｗｏｒｌｄｗｉｄｅ Ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ ｆｏｒ Ｍｉｃｒｏｗａｖｅ Ａｃｃｅｓｓを表す頭字語である。１つ以上の通信チップ１３１２は、グローバルシステムフォーモバイルコミュニケーション（ＧＳＭ）、汎用パケット無線サービス（ＧＰＲＳ）、ユニバーサル移動体通信システム（ＵＭＴＳ）、高速パケットアクセス（ＨＳＰＡ）、発展型ＨＳＰＡ（Ｅ－ＨＳＰＡ）、又はＬＴＥネットワークに従って、動作し得る。１つ以上の通信チップ１３１２は、ＧＳＭ革新のための強化データ（ＥＤＧＥ）、ＧＳＭ ＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）、ユニバーサル地上無線接続ネットワーク（ＵＴＲＡＮ）、又は発展型ＵＴＲＡＮ（Ｅ－ＵＴＲＡＮ）に従って、動作し得る。１つ以上の通信チップ１３１２は、符号分割多重アクセス（ＣＤＭＡ）、時分割多重アクセス（ＴＤＭＡ）、デジタル強化無線電気通信（ＤＥＣＴ）、発展型データ最適化（ＥＶ－ＤＯ）、及びそれらの派生物、並びに、３Ｇ、４Ｇ、５Ｇ、及びそれ以降として指定された任意の他の無線プロトコルに従って、動作し得る。他の実施形態では、通信チップ１３１２は、他の無線プロトコルに従って動作し得る。デバイス１３００は、無線通信を容易にし、及び／又は、（ＡＭ無線送信若しくはＦＭ無線送信などの）他の無線通信を受信する、アンテナ１３２２を含み得る。

いくつかの実施形態では、通信チップ１３１２は、本明細書に記載のバス１０６用のプロトコル以外のプロトコルを使用して、有線通信を管理してもよい。有線通信は、電気通信プロトコル、光通信プロトコル、又は任意の他の好適な通信プロトコルを含み得る。通信チップ１３１２によって有効にされ得る有線通信プロトコルの例としては、イーサネット、コントローラエリアネットワーク（ＣＡＮ）、Ｉ２Ｃ、ｍｅｄｉａ－ｏｒｉｅｎｔｅｄ ｓｙｓｔｅｍｓ ｔｒａｎｓｐｏｒｔ（ＭＯＳＴ）、又は任意の他の好適な有線通信プロトコルが挙げられる。

上述のように、通信チップ１３１２は、複数の通信チップを含んでもよい。例えば、第１の通信チップ１３１２は、Ｗｉ－Ｆｉ又はブルートゥース(登録商標)などの短距離無線通信専用であってもよく、第２の通信チップ１３１２は、グローバルポジショニングシステム（ＧＰＳ）、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、ＥＶ－ＤＯ、又はその他の長距離無線通信専用であってもよい。いくつかの実施形態では、第１の通信チップ１３１２は、無線通信専用であってもよく、第２の通信チップ１３１２は、有線通信専用であってもよい。

デバイス１３００は、バッテリ／電力回路１３１４を含み得る。バッテリ／電源回路１３１４は、１つ以上のエネルギー蓄積デバイス（例えば、バッテリ又はコンデンサ）、及び／又は、デバイス１３００の構成要素を、デバイス１３００とは別個のエネルギー源（例えば、ＡＣライン電源、自動車バッテリによって提供される電圧など）に結合するための回路を含み得る。例えば、バッテリ／電源回路１３１４は、図２を参照して上記で論じた上流バスインタフェース回路１３２及び下流バスインタフェース回路１３１を含み得、バス１０６上のバイアスによって充電され得る。

デバイス１３００は、表示デバイス１３０６（又は、上記で論じたような対応するインタフェース回路）を含み得る。表示デバイス１３０６は、例えば、ヘッドアップディスプレイ、コンピュータ用モニタ、プロジェクタ、タッチスクリーンディスプレイ、液晶ディスプレイ（ＬＣＤ）、発光ダイオードディスプレイ、又はフラットパネルディスプレイなどの、任意の視覚的インジケータを含み得る。

デバイス１３００は、音声出力デバイス１３０８（又は、上記で論じたような対応するインタフェース回路）を含み得る。音声出力デバイス１３０８は、例えば、スピーカ、ヘッドホン、又はイヤホンなどの、可聴インジケータを生成する任意のデバイスを含み得る。

デバイス１３００は、音声入力デバイス１３２４（又は、上記で論じたような対応するインタフェース回路）を含み得る。音声入力デバイス１３２４は、マイクロフォン、マイクロフォンアレイ、又はデジタル機器（例えば、ミディ（ＭＩＤＩ）出力を有する機器）などの、音を表す信号を生成する任意のデバイスを含み得る。

デバイス１３００は、ＧＰＳデバイス１３１８（又は、上記で論じたような対応するインタフェース回路）を含み得る。ＧＰＳデバイス１３１８は、当技術分野で周知のように、衛星を利用したシステムと通信し得、デバイス１３００の場所を受信し得る。

デバイス１３００は、別の出力デバイス１３１０（又は、上記で論じたような対応するインタフェース回路）を含み得る。別の出力デバイス１３１０の例としては、音声コーデック、映像コーデック、プリンタ、他のデバイスに情報を提供するための有線送信機若しくは無線送信機、又は追加の記憶デバイスが挙げられ得る。加えて、本明細書で論じられる周辺デバイス１０８のうちの任意の好適なものが、別の出力デバイス１３１０に含まれてもよい。

デバイス１３００は、別の入力デバイス１３２０（又は、上記で論じたような対応するインタフェース回路）を含み得る。別の入力デバイス１３２０の例としては、加速度計、ジャイロスコープ、画像取込デバイス、キーボード、（マウス、タッチペン、タッチパッドなどの）カーソル制御デバイス、バーコードリーダ、クイックレスポンス（ＱＲ）コードリーダ、又は無線自動識別（ＲＦＩＤ）リーダが挙げられ得る。加えて、本明細書で論じられるセンサ又は周辺デバイス１０８のうちの任意の好適なものが、別の入力デバイス１３２０に含まれてもよい。

デバイス１３００に関して上記に記載した表示デバイス、入力デバイス、出力デバイス、通信デバイス、又はメモリデバイスのうちの任意の好適なものが、システム１００の周辺デバイス１０８として機能してもよい。代替的又は追加的に、デバイス１３００に関して上記に記載した表示デバイス、入力デバイス、出力デバイス、通信デバイス、又はメモリデバイスのうちの好適なものが、ホスト（例えば、ホスト１１０ ）又はノード（例えば、メインノード１０２－１又はサブノード１０２－２）に含まれてもよい。

システム１００の素子は、バス１０６経由で音声制御及び／又は光制御を提供するように、選択及び構成されて得る。いくつかの実施形態では、システム１００は、バス１０６に沿ったノード１０２と通信する周辺デバイス１０８として機能する照明デバイス（例えば、ストリップライン発光ダイオード（ＬＥＤ）又は他のＬＥＤ配置）を備えた、車両又は他の環境で光制御システムとして機能するように構成されてもよく、データは、照明デバイスの色、強度、デューティサイクル、及び／又は他のパラメータを制御するために、バス１０６経由で通信されてもよい。いくつかの実施形態では、システム１００は、バス１０６に沿ったノード１０２と通信する周辺デバイス１０８として機能し得る加速度計を含むマイクロフォン又は他のデバイスを備えた、車両又は他の環境で音声制御システムとして機能するように構成されてもよく、加速度計からのデータは、バス１０６に沿った他の周辺デバイス１０８を制御するために、バス１０６経由で通信されてもよい。例えば、加速度データ又は他の所定の加速度データパターンの大きなスパイクを使用して、ノード１０２に結合された処理デバイスによる、カウベル又はドラムヒットなどの音響効果の生成を引き起こし得、その音響効果は、処理デバイスに結合されたスピーカ、及び／又は、バス１０６に沿って別のノード１０２に結合されたスピーカによって、出力され得る。システム１００のいくつかの実施形態は、本明細書に開示された照明制御技術及び／又は音声制御技術のうちのいずれかを組み合わせてもよい。

上記で論じた実施形態の様々なものは、車両設定でシステム１００を説明するが、これは単純に例示的であり、システム１００は、任意の所望の設定で実装され得る。例えば、いくつかの実施形態では、システム１００の「持ち運び可能な」実装例は、システム１００の所望の構成要素を含むポータブルハウジングを含み得、そのような実装例は、ポータブルカラオケ又は娯楽システムなどの携帯用途に特に適し得る。

上述のように、（例えば、周辺デバイス１０８のうちの１つ以上がマイクロフォンを含むシステム１００の実施形態では）アレイ内のマイクロフォンの較正は、効果的なビーム形成及び他の動作にとって重要であり得る。図１４～２２は、較正のための例示的なシステム及び技法、並びにランタイム中の較正のアプリケーションを図示する。

図１４は、様々な実施形態による、製造後の完成品性能テスト中のマイクロフォンモジュールの較正システムを図示する。図１４のシステムでは、ラウドスピーカ２１２０は、較正中のマイクロフォンモジュール２１４０に対してテスト信号ｓ（ｔ）を再生し得る。マイクロフォンモジュール２１４０は、１つのマイクロフォンを含み得るか、又はｎ個のマイクロフォンＭ_１．．．Ｍ_ｎ ２１４１．．．２１４２のアレイを含み得る。いくつかの例では、ｎ＝１であり、マイクロフォンアレイは、１つのマイクロフォンからなるアレイである。基準マイクロフォンＭ_０ ２１３０は、ラウドスピーカ２１２０とマイクロフォンモジュール２１４０との間に設置され得るか、又は、ラウドスピーカ２１２０及びマイクロフォンモジュール２１４０に対して任意の好適な既知の場所に設置され得る。マイクロフォンＭ_１．．．Ｍ_ｎは、それぞれ信号ｍ_１（ｔ）．．．ｍ_ｎ（ｔ）を生成し得、これらの信号及び基準マイクロフォン信号ｍ_０（ｔ）は、較正計算機２１１０で処理され得る。較正計算機２１１０は、任意の好適な処理デバイスを含んでもよく、例えば、パーソナルコンピュータであってもよい。較正計算機２１１０は、（本明細書では「較正係数」とも呼ばれる）フィルタ係数のセットＫ_１．．．Ｋ_ｎを生成し得、較正中のマイクロフォンモジュール２１４０にフィルタ係数を送信し得る。係数は、マイクロフォンモジュール２１４０に関連付けられた不揮発性メモリ２１４３（例えば、プログラマブル読み取り専用メモリ（ＰＲＯＭ））に記憶されてもよい。

マイクロフォンモジュールは、一般に、製造中又は製造後にテストされる。いくつかの例では、スピーカ２１２０は、基準マイクロフォン２１３０、及びマイクロフォンモジュール２１４０のマイクロフォン２１４１、２１４２の各々で受信される、トーン、チャープ、又は周波数レンジの掃引を発する。次に、マイクロフォン２１４１、２１４２の各々が仕様に合格するかどうかを判定する。受信トーンに対するマイクロフォン２１４１、２１４２の応答は、周波数測定値、大きさ測定値、及び位相測定値を含む。受信した周波数測定値、大きさ測定値、及び位相測定値が、選択されたマイクロフォン２１４１、２１４２でどのようであるかが判定されると、較正係数は、それぞれのマイクロフォン、又はマイクロフォンモジュール全体として決定され得る。様々な例では、大きさ測定値は、振幅測定値である。いくつかの例では、いくつかのマイクロフォンモジュールはテストに合格せず、廃棄される。

テストに合格するマイクロフォンモジュールは、テストトーン（又は、テストチャープ、テスト周波数掃引など）応答測定値を使用して較正され得、周波数及び位相プロットは、各マイクロフォン２１４１、２１４２用に生成され得る。周波数プロット及び位相プロットは、今後のマイクロフォン２１４１、２１４２の較正のために使用され得る。例えば、較正情報は、各マイクロフォン又はマイクロフォンモジュール全体用に生成され、今後のマイクロフォンの較正及び／又は補償のために保存され得る。いくつかの例では、変換は、各マイクロフォン２１４１、２１４２に対して生成され、これは、その後のマイクロフォンの補償及び／又は較正のために記憶され、使用され得る。いくつかの例では、較正データは、読み取り専用メモリ、プログラマブル読み取り専用メモリ（ＰＲＯＭ）、消去可能なＰＲＯＭ（ＥＰＲＯＭ）、及び電気的消去可能プログラマブル読み取り専用メモリ（ＥＥＰＲＯＭ）などの、マイクロフォンモジュール自体上のメモリに記憶される。いくつかの例では、マイクロフォンの較正データは、マイクロフォンの外側に記憶される。例えば、較正データは、マイクロフォンの使用前及び使用中に較正するために、クラウドストレージに記憶され得、デジタル信号プロセッサ（ＤＳＰ）にアクセス可能にされ得る。いくつかの例では、デジタルバスネットワーク形成機能を使用して、各マイクロフォン用に特定のマイクロフォン較正データを取り込むことができる。

いくつかの例では、マイクロフォン２１４１、２１４２の較正は、基準マイクロフォン２１３０を使用して遂行される。例えば、基準マイクロフォン２１３０は、既知の応答を有する。マイクロフォンの較正は、マイクロフォンの較正係数を生成する。較正係数は、マイクロフォンモジュールが据え付けられている場所に関係なく、較正係数がマイクロフォンに残るように、マイクロフォンモジュール上に記憶され得る。

いくつかの実施態様によれば、各マイクロフォンのために保存される較正係数は、位相データを含み、いくつかの例では、較正係数は、位相公差を含む。いくつかの実施態様では、較正係数は、複素数を含む。いくつかの例では、較正係数は、インパルス応答を含む。いくつかの例では、較正係数は、伝達関数を含む。

様々な実施態様によれば、基準マイクロフォン２１３０は、空間の基準点であり、基準マイクロフォン２１３０は、スピーカ２１２０の不確実性の主な原因となる、スピーカ２１２０から受信した音を較正する。様々な例では、基準マイクロフォン２１３０は、事前較正されている。いくつかの例では、基準マイクロフォン２１３０の周波数応答は、事前較正されている。いくつかの例では、基準マイクロフォン２１３０の周波数応答は、マイクロフォンモジュール２１４０のために使用され得る。いくつかの実施態様では、位相情報が較正に含まれ、マイクロフォンメモリ２１４３などのマイクロフォンモジュールに保存される。いくつかの例では、計算デバイスは、マイクロフォンモジュール２１４０に記憶された較正係数データを取り込み、データをマイクロフォン２１４１、２１４２に適用して、マイクロフォン２１４１、２１４２を較正する。

様々な実施態様では、マイクロフォンモジュール２１４３上のメモリは、ＥＰＲＯＭである。いくつかの例では、メモリモジュール２１４３は、ＥＥＰＲＯＭである。いくつかの例では、メモリモジュール２１４３は、ワンタイムプログラマブル（ＯＴＰ）ＥＰＲＯＭである。いくつかの実施態様では、メモリモジュール２１４３は、ベンダ情報、製品情報、バージョン情報、シリアル番号、デバイス機能、及び任意の他のマイクロフォン情報などの、追加のマイクロフォン情報を含む。いくつかの実施態様では、メモリは、マイクロフォンモジュール上のＭＣＵ又はデジタルネットワーキングチップ上に統合される。

様々な実施態様によれば、マイクロフォンモジュール自体に記憶されている較正データは、周波数データ、大きさデータ、及び位相データを含む。様々な例では、大きさデータは、振幅データを含む。いくつかの例では、較正データは、２線式インタフェース経由で通信される。いくつかの例では、較正データは、デジタルネットワーキングバスのような音声通信ネットワーク経由で通信される。

様々な実施態様によれば、較正係数は、単一のマイクロフォン用に記憶され得、較正係数は、マイクロフォンアレイ用に記憶され得る。いくつかの例では、単一の較正が、マイクロフォンアレイ用に記憶されている。例えば、マイクロフォンが中心から外れており、マイクロフォンの中心から外れた位置が較正中に発見された場合、同じ較正データを使用して、マイクロフォンの各々の中心から外れた状態を較正することができる。マイクロフォンアレイ及びマイクロフォンモジュール２１４０の特性は、一緒に較正することができる。いくつかの例では、各マイクロフォンは、個々の較正データを有する。

いくつかの例では、利得補正及び位相補正は、シフトされたマイクロフォンのように見えることがある。信号が着信時にどのように現れるかを知ることができ、信号の位置が間違っている場合は、調整を行うことができる。様々な例では、シフトは、マイクロフォンの不整合、又はマイクロフォンの設置の不整合のいずれかであり得る。両方は見分けがつかず、同じ最終結果で同時に処理することができる。

いくつかの実施態様では、モジュール２１４０のマイクロフォンは、選択された方向に対して較正され、センサ毎の較正の後、マイクロフォンモジュール２１４０のアレイのマイクロフォンは、マイクロフォン２１４１、２１４２が同一の周波数応答及び位相応答を有するように較正される。一般に、マイクロフォンが較正されると、較正係数は、マイクロフォンにとどまり、したがって、マイクロフォンが最終的に据え付けられる場所で使用され得る。

いくつかの例では、メモリ２１４３は、個々のマイクロフォンに特有のいくつかの較正データと、マイクロフォンモジュール２１４０に適用されるいくつかの較正データと、を含む。例えば、マイクロフォンアレイのマイクロフォン間の間隔などのマイクロフォンモジュール２１４０の物理的特性は、メモリ２１４３に記憶され得る。いくつかの例では、ビーム形成を運転者に適用できるように、車両ヘッドユニットに取り付けられたマイクロフォンアレイに係数が提供される。例えば、ヘッドユニットは、どの角度及び／又は方向に焦点を合わせるべきかを知り得るが、ヘッドユニットは、どのような種類のマイクロフォンアレイが据え付けられているかを知らないことがある。マイクロフォンアレイ情報をヘッドユニットが利用可能である場合、ヘッドユニットは、ビーム形成特性を計算することができる。メモリ２１４３に記憶され得るマイクロフォンモジュールに関する情報は、アレイのマイクロフォンの数、マイクロフォンの利得範囲、及びマイクロフォンの物理的特性を含む。

図１４を参照して上記で論じた較正方法のいくつかの特定の実施形態では、短時間フーリエ変換を使用して、対応する信号の周波数領域表示Ｓ（ｆ）、Ｍ_０（ｆ）、Ｍ_１（ｆ）．．．Ｍ_ｎ（ｆ）を計算し得る。

いくつかの実施態様では、システムの複数のマイクロフォンモジュール用のマイクロフォンデータは、サブノードの１つのメモリデバイス上に記憶される。いくつかの実施態様では、システムの全てのマイクロフォンモジュール用のマイクロフォンデータは、サブノードの１つのメモリデバイス上に記憶される。例えば、較正データは、オンボード処理なしで、データストレージで、サブノードに記憶され得る。いくつかの例では、データは、据え付け後のシナリオテストの後に記憶され、利用可能でオープンなメモリデバイスを有するネットワークバスノードに記憶される。

図１５は、本発明の様々な実施形態による、図１４のもののようなシステムを使用して較正中に実行され得る動作を示す、方法２２００である。ステップ２２０２では、テスト信号ｓ（ｔ）は、ラウドスピーカを通して再生される。例えば、テスト信号ｓ（ｔ）は、ラウドスピーカ２１２０を通して再生され得る。テスト信号ｓ（ｔ）は、テストトーン、チャープ、周波数掃引、又は任意の他の種類の信号であり得る。ステップ２２０４では、マイクロフォンの音声信号ｍ_０（ｔ）、ｍ_１（ｔ）、…ｍ_ｎ（ｔ）は、マイクロフォンアレイの基準マイクロフォン及びマイクロフォン（例えば、基準マイクロフォン２１３０からの基準マイクロフォンの音声信号ｍ_０（ｔ）、及びマイクロフォンモジュール２１４０のマイクロフォンアレイからのマイクロフォンの音声信号ｍ_１（ｔ）、…ｍ_ｎ（ｔ））からサンプリングされる。

ステップ２２０６では、周波数領域信号Ｓ（ｆ）、Ｍ_０（ｆ）、Ｍ_１（ｆ）、…、Ｍ_ｎ（ｆ）は、各時間領域信号ｓ（ｔ）、ｍ_０（ｔ）、ｍ_１（ｔ）、…、ｍ_ｎ（ｔ）のＮ個の音声サンプルのフレームに基づいて決定される。いくつかの例では、各時間領域信号ｓ（ｔ）、ｍ_０（ｔ）、ｍ_１（ｔ）、…、ｍ_ｎ（ｔ）のＮ個の音声サンプルのフレームのフーリエ変換は、周波数領域信号Ｓ（ｆ）、Ｍ_０（ｆ）、Ｍ_１（ｆ）、…、Ｍ_ｎ（ｆ）を計算するために使用される。ステップ２２０８では、較正係数Ｋ_１（ｔ）、…、Ｋ_ｎ（ｔ）は、各マイクロフォンＭ_１、…、Ｍ_ｎ（例えば、マイクロフォンモジュール２１４０のマイクロフォンアレイのマイクロフォン２１４１、２１４２）に対して計算される。いくつかの例では、較正係数を計算するために、スペクトル領域信号Ｍ_１（ｆ）、…、Ｍ_ｎ（ｆ）及びＳ（ｆ）又はＭ_０（ｆ）が使用される。いくつかの例では、ステップ２２０６で計算された周波数領域信号を使用して、ステップ２２０８で較正係数を決定する。いくつかの例では、基準マイクロフォンの音声信号ｍ_０（ｔ）を使用して、マイクロフォンモジュール２１４０のマイクロフォンアレイのマイクロフォン２１４１、２１４２の較正係数を決定する。ステップ２２１０では、較正係数Ｋ_１（ｔ）、…、Ｋ_ｎ（ｔ）は、マイクロフォンアレイに関連付けられた不揮発性メモリに記憶される（例えば、較正係数Ｋ_１（）、…、Ｋ_ｎ（）は、マイクロフォンモジュール２１４０のメモリ２１４３に記憶される）。

図１６は、本発明の様々な実施形態による、較正係数を決定する際に実行され得る、特定の動作を示す方法２２２０である。具体的には、いくつかの例では、方法２２２０のステップ２２２２及びステップ２２２４は、図１５の方法２２００のステップ２２０８に取って代わる。いくつかの例では、方法２２２０は、図１５の方法２２００のステップ２２０６の後に開始する。ステップ２２２２では、較正伝達関数Ｈ_１…Ｈ_ｎは、マイクロフォンモジュール２１４０の各マイクロフォン２１４１、２１４２に対して計算される。具体的には、較正伝達関数Ｈ_ｘ（ｆ）が計算され（ｘ＝１…．ｎ）、式中、

いくつかの例では、較正伝達関数は、サンプリングされたマイクロフォン音声信号ｍ_０（ｔ）、ｍ_１（ｔ）、…ｍ_ｎ（ｔ）を使用して計算される。ステップ２２２４では、Ｈ_ｘ（ｆ）の逆フーリエ変換を使用して、較正伝達関数Ｈ_１…Ｈ_ｎを使用して、較正係数Ｋ_１（）、…Ｋ_ｎ（）を計算する。ステップ２２２６では、較正係数は、マイクロフォンモジュールの不揮発性メモリ（例えば、マイクロフォンモジュール２１４０のメモリ２１４３）に記憶される。

図１６の実施形態では、Ｍ_０～Ｍ_ｘをマッピングする伝達関数（ここで、ｘは、マイクロフォン１．．．ｎのうちのいずれかを示す）は、（１）（分母である）マイクロフォンＭ_ｘ及び基準マイクロフォンＭ_０ ２１３０の時間平均相互相関積、及び（２）（分子である）Ｍ_０の自己相関積の商として計算され得る。図１６に示された較正伝達関数は、この伝達関数の逆数であり、位相シフト項ｅｘｐは、Ｍ_０とＭ_ｘとの間の時間遅延を反映し、より短いフィルタをもたらす。(i2πfd/c)有限インパルス応答（ＦＩＲ）フィルタ係数Ｋ_ｘは、較正伝達関数Ｈ_ｘ ２３１２の逆フーリエ変換を適用することによって、計算され得る。

図１７は、本発明の様々な実施形態による、較正係数を決定する際に実行され得る、特定の動作を示す方法２２４０である。具体的には、いくつかの実施例では、方法２２４０は、図１５のステップ２２０４の後に開始する。図１７に示すように、方法２２４０は、複数ステップの手順である。ステップ２２４２では、テスト信号ラウドスピーカは事前較正されている。具体的には、伝達関数Ｈ_Ｌ（ｆ）は、ラウドスピーカ信号Ｓ（ｆ）を基準マイクロフォン信号Ｍ_０（ｆ）に対応させるために、計算され得る。一例では：

ステップ２２４４では、較正伝達関数Ｈ_ｘ（ｆ）が計算される（ｘ＝１…ｎ）。具体的には：

いくつかの例では、次に、基準マイクロフォンＭ_０は、ステップ２２４４での較正伝達関数Ｈ_ｘの計算に使用されない。例えば、基準マイクロフォン信号は、Ｈ_Ｌ（ｆ）及びＳ（ｆ）の積として計算され得る。次に、フィルタ係数の計算は、上記のように実行され得る。具体的には、ステップ２２４６では、較正係数Ｋ_ｘ（ｔ）（ｘ＝１…ｎ）は、Ｈ_ｘ（ｆ）（ｘ＝１…ｎ）の逆フーリエ変換によって決定される。ステップ２２４８では、較正係数は、マイクロフォンアレイのメモリに記憶される。更に別の実施形態では、方法２２４０における較正の第１のステップは省略され得、ラウドスピーカは、テスト信号ｓ（ｔ）（例えば、平坦な周波数応答を有する点光源）を出力するために利用され得、Ｈ_Ｌ（ｆ）は、全ての周波数について１に設定され得る。

図１８は、様々な実施形態による、複数のマイクロフォンモジュールＡ_１．．．Ａ_ｍ ２４１０．．．２４２０を含むシステム２４００を図示する。システム２４００は、動作時のマイクロフォンモジュールＡ_１．．．Ａ_ｍ ２４１０．．．２４２０を示す。具体的には、マイクロフォンモジュールＡ_１．．．Ａ_ｍ ２４１０．．．２４２０は、使用のために選択された場所に据え付けられ得る。マイクロフォンモジュールＡ_１．．．Ａ_ｍ ２４１０．．．２４２０は、図１４～１７に関して上述したように、先に較正されていてもよい。システム２４００での動作中、先に実行された較正を使用して、モジュールＡ_１．．．Ａ_ｍ ２４１０．．．２４２０のマイクロフォン用のマイクロフォン信号をフィルタにかけてもよい。具体的には、較正は、マイクロフォンモジュールＡ_１．．．Ａ_ｍ ２４１０．．．２４２０の各々に対して先に実行されていてもよく、較正係数は、各マイクロフォンモジュールＡ_１．．．Ａ_ｍ ２４１０．．．２４２０のメモリ２４１３、２４２３に記憶されてもよい。図１８のシステムでは、マイクロフォン信号処理ユニット２４３０は、マイクロフォン信号シンク２４４０への（例えば、本明細書に開示されたバス１０６の実施形態のうちのいずれかであり得る）データインタフェース２４５０上のエッジプロセッサとして動作し得る。

図１９は、様々な実施形態による、ランタイム中に較正係数を適用する方法２５００を示す図である。いくつかの実装態様では、方法２５００は、図１８のマイクロフォン信号処理ユニット２４３０によって実行されてもよい。ステップ２５０２では、較正係数Ｋ_ｘｙ（）（ｘ＝１…ｎ、ｙ＝１…ｍ）は、データインタフェース２５１０を介して、メモリ２４１３、２４２３からマイクロフォンモジュールＡ_１．．．Ａ_ｍ ２４１０．．．２４２０に対して、マイクロフォン信号処理ユニット２４３０によって取り出される。ステップ２５０４では、それぞれの較正係数Ｋ_ｘｙ（）を有するマイクロフォン信号ｍ_ｘｙ（ｔ）の離散畳み込みが実行され、較正マイクロフォン信号ｎ_ｘｙ（ｔ）を生成する。

式中、ｘ＝１…ｎ、ｙ＝１…ｍである。

いくつかの例では、較正係数Ｋは、ＦＩＲフィルタとして適用される。ステップ２５０６では、元のマイクロフォン信号ｍ_ｘｙ（ｔ）は、マイクロフォン信号処理ユニット２４３０における較正マイクロフォン信号ｎ_ｘｙ（ｔ）に置き換えられる。いくつかの例では、元のマイクロフォン信号は、データインタフェースの下にある較正マイクロフォン信号に置き換えられる。ステップ２５０８では、較正マイクロフォン信号ｎ_ｘｙ（ｔ）は、元のマイクロフォン信号ｍ_ｘｙ（ｔ）、ｘ＝１…ｎ、ｙ＝１…ｍの代わりに、データインタフェース２４５０上のマイクロフォンシンク２４４０に転送される。

図２０は、本開示の様々な実施形態による、本明細書に開示された技法に従って較正されたマイクロフォンモジュールが使用され得る、例示的な設定を示す図２６００である。具体的には、図２０は、メインノード２６０２、第１のサブノード２６０４、第２のサブノード２６０６、及び第３のサブノード２６０６を含む車両を示す。メインノード２６０２は、バス１０６を介して第１のサブノード２６０４に接続され、第１のサブノード２６０４は、バス１０６を介して第２のサブノード２６０６に接続され、第２のサブノード２６０６は、バス１０６を介して第３のサブノード２６０８に接続される。したがって、メインノード２６０２、第１のサブノード２６０４、第２のサブノード２６０６、及び第３のサブノード２６０８は、本明細書に記載のように、デイジーチェーン構成で接続されている。

いくつかの例では、メインノード２６０２はヘッドユニットである。いくつかの例では、第２のサブノード２６０６及び第３のサブノード２６０８からのデジタル音声信号が、第１のサブノード２６０４に送出される。様々な例では、第１のサブノード２６０４、第２のサブノード２６０６、及び第３のサブノード２６０８のうちのいずれかは、音声処理ノードを含むことができる。同様に、メインノード２６０２は、音声処理ノードを含むことができる。様々な例では、音声処理ノードは、メインノード、マイクロフォンノード、アンプノード、緊急呼び出しノード、又は、他の多くの種類のノードであり得る。図２０の設定は車両であるが、本明細書に開示されたシステム及び技法は、任意の好適な設定で使用され得る。いくつかの実施形態では、バス１０６は、撚線対（例えば、非シールドツイストペア）を含み得る。

いくつかの実施形態では、マイクロフォンモジュールの較正は、製造時に工場で行われないことがあるが、マイクロフォンがそれぞれの意図された設定に据え付けられたときに行われてもよい。例えば、図２１は、本開示の様々な実施形態による、マイクロフォンモジュールをそれぞれの動作設定で較正するためにシステム１００によって実行され得る、マイクロフォンモジュール較正のための方法２７００を示す図である。例えば、方法２７００は、図２０に示された車両などの車両で実行され得る。しかしながら、図２１の較正手順は、所望のように、動作設定の代わりに、工場設定でシステム１００によって実行され得る。本明細書に開示された技法のうちの任意の適切なものを使用して、図２１の手順の較正係数を計算し得る。

ステップ２７０２では、バスシステムが発見され、構成される。バスシステムは、本明細書に記載されるものなど、任意の種類のバスシステムであり得る。ステップ２７０４では、基準スピーカからテスト信号が再生される。いくつかの例では、テスト信号はチャープである。基準スピーカは、バスシステムに接続され得る。いくつかの例では、基準スピーカは、バスシステムに接続されていないが、別様に、マイクロフォンシステムに接続されている。ステップ２７０６では、テスト信号が印加されている間、マイクロフォンノードがサンプリングされる。加えて、測定マイクロフォン及び／又は基準マイクロフォンが存在する場合、ステップ２７０６では、測定マイクロフォン及び／又は基準マイクロフォンがサンプリングされる。ステップ２７０８では、任意の他の較正データとともに、各マイクロフォンノードの較正係数が計算される。ステップ２７１０では、各マイクロフォンノードについての較正情報は、各マイクロフォンノードに記憶される。

図２２は、様々な実施形態による、マイクロフォンモジュールの動作手順のための方法２７５０を示す図である。方法２７５０は、本明細書に開示されたマイクロフォンモジュールの較正技法のうちのいずれかによって生成された、較正係数を抽出して使用するために、システム１００によって実行され得る。ステップ２７５２では、バスシステムが発見され、構成される。バスシステムは、本明細書に記載されるものなど、任意の種類のバスシステムであり得る。ステップ２７５４では、マイクロフォンノードから、予め記憶された情報が読み取られる。いくつかの例では、予め記憶された情報は、各マイクロフォンノードの不揮発性メモリに記憶され、予め記憶された情報は、較正情報と、ベンダ、製品、モデル番号、シリアル番号、バージョンなどの一般的なマイクロフォン情報と、を含むことができる。ステップ２７５６では、較正情報は、音声信号プロセッサを含むノードに転送される。ステップ２７５８では、マイクロフォンからの較正情報が、音声信号処理ノードに適用される。ステップ２７６０では、音声出力が再生される。音声出力は、アナログ音声出力又はデジタル音声出力であり得、スピーカ、アンプ、電話、又は任意の他の音声出力デバイスに出力され得る。

選択実施例

実施例１は、マイクロフォンモジュール較正のためのシステムであって、テスト信号を再生するように構成された、ラウドスピーカと、テスト信号を受信し、複数のマイクロフォンアレイ信号を生成するように構成された、マイクロフォンモジュールと、ラウドスピーカとマイクロフォンモジュールとの間に位置決めされた、基準マイクロフォンであって、テスト信号を受信し、基準信号を生成するように構成されている、基準マイクロフォンと、複数のマイクロフォンアレイ信号及び基準信号を処理し、フィルタ係数のセットを生成し、フィルタ係数のセットをマイクロフォンアレイに送信するように構成された、較正計算機と、を備える、システムを提供する。

実施例２は、フィルタ係数のセットを記憶するように構成されたマイクアレイに関連付けられた、メモリを更に備える、先行の実施例及び／又は後続の実施例のいずれかによるシステムを提供する。

実施例３は、メモリが、マイクロフォンアレイとともにマイクロフォンアレイモジュール上に位置決めされている、先行の実施例及び／又は後続の実施例のいずれかによるシステムを提供する。

実施例４は、メモリが、マイクロフォンアレイによってアクセス可能な、クラウドベースのメモリである、先行の実施例及び／又は後続の実施例のいずれかによるシステムを提供する。

実施例５は、メモリが、ベンダ情報、製品情報、バージョン情報、モデル情報、能力情報、シリアル番号、製造情報、構成情報、ルーティング情報、及び認証情報のうちの少なくとも１つを含む、マイクロフォン情報を記憶するように更に構成されている、先行の実施例及び／又は後続の実施例のいずれかによるシステムを提供する。

実施例６は、複数のメモリモジュールを更に備え、複数のメモリモジュールの各々が、マイクロフォンアレイのそれぞれのマイクロフォンに関連付けられている、先行の実施例及び／又は後続の実施例のいずれかによるシステムを提供する。

実施例７は、フィルタ係数が、位相較正、周波数較正、及び大きさ較正を含む、先行の実施例及び／又は後続の実施例のいずれかによるシステムを提供する。

実施例８は、２線式インタフェースを更に備え、マイクロフォンアレイへのフィルタ係数の送信が、２線式インタフェース経由で発生する、先行の実施例及び／又は後続の実施例のいずれかによるシステムを提供する。

実施例９は、複数のマイクロフォンアレイ信号の各々が一意であり、マイクロフォンアレイの各それぞれのマイクロフォンが、フィルタ係数のセットのそれぞれのサブセットに関連付けられている、先行の実施例及び／又は後続の実施例のいずれかによるシステムを提供する。

実施例１０は、マイクロフォンアレイ較正のための方法であって、ラウドスピーカでテスト信号を再生することと、マイクロフォンアレイでテスト信号をサンプリングすることと、マイクロフォンアレイで複数のマイクロフォンアレイ信号を生成することと、基準マイクロフォンでテスト信号をサンプリングすることと、基準マイクロフォンで基準信号を生成することと、複数のマイクロフォンアレイ信号及び基準信号に基づいて、フィルタ係数のセットを生成することと、フィルタ係数のセットをマイクロフォンアレイに送信することと、を含む、方法を提供する。

実施例１１は、マイクロフォンアレイでテストをサンプリングすることが、マイクロフォンアレイの各それぞれのマイクロフォンでテスト信号をサンプリングすることを含む、先行の実施例及び／又は後続の実施例のいずれかによる方法を提供する。

実施例１２は、フィルタ係数のセットを生成することが、各それぞれのマイクロフォンに対するフィルタ係数のそれぞれのサブセットを生成することを含む、先行の実施例及び／又は後続の実施例のいずれかによる方法を提供する。

実施例１３は、フィルタ係数のそれぞれのサブセットを各それぞれのマイクロフォンに記憶することを更に含む、先行の実施例及び／又は後続の実施例のいずれかによる方法を提供する。

実施例１４は、マイクロフォンアレイ上にフィルタ係数のセットを記憶することを更に含む、先行の実施例及び／又は後続の実施例のいずれかによる方法を提供する。

実施例１５は、フィルタ係数のセットを送信することが、２線式バス経由でフィルタ係数のセットを送信することを含む、先行の実施例及び／又は後続の実施例のいずれかによる方法を提供する。

実施例１６は、基準マイクロフォンを使用して、ラウドスピーカを事前較正することを更に含む、先行及び／又は以下の実施例のいずれか一項に記載の方法を提供する。

実施例１７は、自己較正マイクロフォンシステムであって、マイクロフォンモジュールであって、音声入力信号を受信し、生のマイクロフォン出力信号を出力するように構成されたマイクロフォンであって、事前較正されている、マイクロフォンと、マイクロフォンのマイクロフォン較正係数を記憶するように構成された不揮発性メモリと、を含む、マイクロフォンモジュールと、生のマイクロフォン信号及びマイクロフォン較正係数を受信し、較正マイクロフォン信号を生成するように構成された、プロセッサと、プロセッサから較正マイクロフォン信号を受信し、較正マイクロフォン信号を出力するように構成された、マイクロフォン信号シンクと、を備える、システムを提供する。

実施例１８は、マイクロフォン較正係数が、位相較正、周波数較正、及び大きさ較正のうちの少なくとも１つのために構成されている、先行の実施例及び／又は後続の実施例のいずれかによるシステムを提供する。

実施例１９は、プロセッサが、生のマイクロフォン信号の位相較正のためにマイクロフォン較正係数を使用するように更に構成されている、先行の実施例及び／又は後続の実施例のいずれかによるシステムを提供する。

実施例２０は、２線式バスを更に備え、プロセッサ及びマイクロフォン信号シンクは、２線式バス経由で通信する、先行の実施例及び／又は後続の実施例のいずれかによるシステムを提供する。

実施例２１は、プロセッサが、較正マイクロフォン信号を生成するために、生のマイクロフォン信号及びマイクロフォン較正係数の畳み込みを実行するように更に構成されている、先行の実施例及び／又は後続の実施例のいずれかによるシステムを提供する。

実施例２２は、本明細書に開示された、位相及び周波数応答較正システム及び技法のうちのいずれかを含む。

実施例２３は、先行の実施例及び／又は後続の実施例のいずれかによる主題を含み、マイクロフォンアレイ固有の較正係数の記憶を更に含む。

実施例２４は、先行の実施例及び／又は後続の実施例のいずれかによる主題を含み、複数のマイクロフォンアレイから、未較正のマイクロフォンデータへの、較正係数の中央適用を更に含む。

実施例２５は、先行の実施例及び／又は後続の実施例のいずれかによる主題を含み、元のマイクロフォン信号を較正マイクロフォン信号に置き換えることを更に含む。

実施例２６は、先行の実施例及び／又は後続の実施例のいずれかによる主題を含み、マイクロフォンアレイが、本明細書に開示された２線式通信システムのいずれかにおける周辺デバイスであることを更に特定する。

実施例２７は、マイクロフォンアレイが単一のマイクロフォンを含む、先行及び／又は以下の実施例のいずれか一項に記載の方法を提供する。

実施例２８は、マイクロフォンアレイが単一のマイクロフォンを含む、先行の実施例及び／又は後続の実施例のいずれかによるシステムを提供する。

実施例２９は、２線式バスを更に備え、メモリが、ネットワークバスのサブノード上に位置決めされている、先行の実施例及び／又は後続の実施例のいずれかによるシステムを提供する。

変形形態及び実施態様

このように、本出願の技術のいくつかの態様及び実施形態が説明してきたが、当業者には、様々な変更、修正、及び改良が容易に生じるであろうことを理解されたい。そのような変更、修正、及び改良は、本出願に記載される技術の趣旨及び範囲内であることが意図されている。例えば、当業者は、機能を実行するため、並びに／又は、本明細書に記載される結果及び／若しくは、利点のうちの１つ以上を得るための様々な他の手段及び／又は構造を容易に想定し、そのような変形及び／又は修正の各々は、本明細書に記載される実施形態の範囲内であるとみなされる。

当業者は、本明細書に記載される特定の実施形態に対する多くの等価物を認識するか、又は単なる日常的な実験を使用して確認することができるであろう。したがって、前述の実施形態は単なる例として示されており、添付の特許請求の範囲及びそれの等価物の範囲内で、発明的実施形態が、具体的に記載された以外の方法で実施され得ることを理解されたい。加えて、本明細書に記載される２つ以上の特徴、システム、物品、材料、キット、及び／又は方法の任意の組み合わせは、そのような特徴、システム、物品、材料、キット、及び／又は方法が相互に矛盾していない場合、本開示の範囲内に含まれる。

前述は、本明細書に開示された主題の１つ以上の実施形態の特徴を概説する。これらの実施形態は、当業者（ＰＨＯＳＩＴＡ）が本開示の様々な態様をよりよく理解することを可能にするために提供される。特定の十分に理解された用語、並びに基礎技術及び／又は標準は、詳細に説明されることなく参照され得る。ＰＨＯＳＩＴＡは、本開示の教示を実施するのに十分なこれらの技術及び基準における背景知識又は情報を有するか、又はそれらへのアクセスを有することが予想される。

ＰＨＯＳＩＴＡは、本明細書で紹介された実施形態と同じ目的を実行するため及び／又は同じ利点を達成するために他のプロセス、構造、又は変形を設計又は修正するための基礎として、本開示を容易に使用することができることを理解するであろう。ＰＨＯＳＩＴＡはまた、そのような等価な構造が本開示の趣旨及び範囲から逸脱しないこと、並びに本開示の趣旨及び範囲から逸脱することなく、本明細書で様々な変更、置換、及び改変を行い得ることを認識するであろう。

上記の実施形態は、多くのやり方のうちのいずれかで実装されてもよい。プロセス又は方法の性能を伴う本出願の１つ以上の態様及び実施形態は、プロセス又は方法を実行又はそれらの性能を制御するために、デバイス（例えば、コンピュータ、プロセッサ、又は他のデバイス）によって実行可能なプログラム命令を利用し得る。

この点で、様々な発明概念は、１つ以上のプログラムで符号化されたコンピュータ可読記憶媒体（又は、複数のコンピュータ可読記憶媒体）（例えば、コンピュータメモリ、１つ以上のフロッピーディスク、コンパクトディスク、光学ディスク、磁気テープ、フラッシュメモリ、フィールドプログラマブルゲートアレイ若しくは他の半導体デバイスの回路構成、又は他の有形コンピュータ記憶媒体）として具現化され得、１つ以上のプログラムが、１つ以上のコンピュータ又は他のプロセッサ上で実行されると、上記に記載した様々な実施形態のうちの１つ以上を実装する方法を実行する。

コンピュータ可読媒体は、それに格納されたプログラムが、上記に記載した態様の様々なものを実装するために、１つ以上の異なるコンピュータ又は他のプロセッサにロードされ得るように、搬送可能であり得る。いくつかの実施形態では、コンピュータ可読媒体は、非一時的媒体であり得る。

信号処理（例えば、ジェスチャ信号処理、映像信号処理、音声信号処理、アナログデジタル変換、デジタルアナログ変換）を伴う任意の集積回路に適用可能である、図面を参照して上記で論じた活動、特に専門のソフトウェアプログラム又はアルゴリズムを実行することができ、そのうちのいくつかは、デジタル化されたリアルタイムデータの処理に関連付けられ得るものであることに留意されたい。

場合によっては、本開示の教示は、実行されると、（プロセッサ又はＤＳＰなどの）プログラマブルデバイスに、本明細書に開示された方法又は機能を実行するように指示する実行可能命令を格納した、１つ以上の有形の非一時的コンピュータ可読媒体に符号化され得る。本明細書の教示が少なくとも部分的に（ＡＳＩＣ、ＩＰブロック、又はＳｏＣなどの）ハードウェアデバイスで具現化される場合、非一時的媒体は、本明細書に開示された方法又は機能を実行するための論理でハードウェアプログラムされた、ハードウェアデバイスを含み得る。教示はまた、開示されたハードウェア素子を作り出すための製造プロセスをプログラムするために使用することができる、レジスタ転送レベル（ＲＴＬ）、又はＶＨＤＬやＶｅｒｉｌｏｇなどの他のハードウェア記述言語の形態で実施することができる。

例示的な実装態様では、本明細書で概説された処理活動の少なくともいくつかの部分はまた、ソフトウェアで実装され得る。いくつかの実施形態では、これらの特徴のうちの１つ以上は、開示された図の要素の外部に提供されるハードウェアで実装され得、又は意図された機能を達成するための任意の適切な方式で統合され得る。様々な構成要素は、本明細書で概説されたような動作を達成するために連係することができる、ソフトウェア（又は、相互連係ソフトウェア）を含み得る。更に他の実施形態では、これらの要素は、それらの動作を容易にする任意の好適なアルゴリズム、ハードウェア、ソフトウェア、コンポーネント、モジュール、インタフェース、又はオブジェクトを含み得る。

任意の適切に構成されたプロセッサ構成要素は、データに関連付けられた任意の種類の命令を実行して、本明細書に詳述された動作を達成することができる。本明細書に開示された任意のプロセッサは、要素又は物品（例えば、データ）を１つの状態又は物から、別の状態又は物に変換することができる。別の例では、本明細書で概説されたいくつかの活動は、固定論理又はプログラマブル論理（例えば、プロセッサによって実行されるソフトウェア及び／又はコンピュータ命令）で実装され得、本明細書で特定された要素は、いくつかの種類のプログラマブルプロセッサ、プログラマブルデジタル論理（例えば、ＦＰＧＡ、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭ）、電気的消去可能プログラマブル読み取り専用メモリ（ＥＥＰＲＯＭ））、デジタル論理、ソフトウェア、コード、電子命令、フラッシュメモリ、光学ディスク、ＣＤ－ＲＯＭ、ＤＶＤ ＲＯＭ、磁気カード若しくは光学カード、電子命令を記憶するのに好適な他の種類の機械可読媒体、又はそれらの任意の好適な組み合わせを含むＡＳＩＣであり得る。

動作中、プロセッサは、任意の好適な種類の非一時的記憶媒体（例えば、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、ＦＰＧＡ、ＥＰＲＯＭ、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ）など）、ソフトウェア、ハードウェアに、又は、必要に応じて及び特定のニーズに基づいて、他の任意の好適なコンポーネント、デバイス、要素、若しくはオブジェクトに、情報を記憶し得る。更に、追跡される、送出される、受信される、又はプロセッサに記憶される情報は、特定のニーズ及び実装例に基づいて、任意のデータベース、レジスタ、テーブル、キャッシュ、待ち行列、制御リスト、又は記憶構造で提供され得、これらの全ては、任意の好適な時間枠で参照され得る。

本明細書で論じられるメモリ項目のうちのいずれかは、広義の「メモリ」に包含されるものとして解釈されるべきである。同様に、本明細書に記載される潜在的な処理要素、モジュール、及び機械のうちのいずれかは、広義の「マイクロプロセッサ」又は「プロセッサ」に包含されるものとして解釈されるべきである。更に、様々な実施形態では、本明細書に記載されるプロセッサ、メモリ、ネットワークカード、バス、記憶デバイス、関連周辺装置、及び他のハードウェア素子は、それらのハードウェア素子の機能をエミュレート又は仮想化するためのソフトウェア又はファームウェアによって構成されるプロセッサ、メモリ、及び他の関連デバイスによって実現され得る。

更に、コンピュータは、非限定的な例として、ラックマウント型コンピュータ、デスクトップコンピュータ、ラップトップコンピュータ、又はタブレットコンピュータなどの、いくつかの形態のうちのいずれかで具現化され得ることを理解されたい。加えて、コンピュータは、一般的にコンピュータとはみなされないが、パーソナルデジタルアシスタント（ＰＤＡ）、スマートフォン、携帯電話、ｉＰａｄ(登録商標)、又は任意の他の好適なポータブル電子デバイス又は固定電子デバイスを含む、好適な処理能力を有するデバイスに埋設され得る。

また、コンピュータは、１つ以上の入力デバイス及び出力デバイスを有し得る。これらのデバイスは、とりわけ、ユーザインタフェースを提示するために使用され得る。ユーザインタフェースを提供するために使用され得る出力デバイスの例としては、出力の視覚提示のためのプリンタ又は表示スクリーン、及び、出力の可聴提示のためのスピーカ又は他の音声生成デバイスが挙げられる。ユーザインタフェースに使用され得る入力デバイスの例としては、キーボード、並びに、マウス、タッチパッド、及びデジタイジングタブレットなどのポインティングデバイスが挙げられる。別の例として、コンピュータは、音声認識を通して、又は他の可聴フォーマットで、入力情報を受信し得る。

そのようなコンピュータは、エンタープライズネットワークなどのローカルエリアネットワーク又は広域ネットワーク、及びインテリジェントネットワーク（ＩＮ）又はインターネットを含む、任意の好適な形態の、１つ以上のネットワークによって相互接続され得る。そのようなネットワークは、任意の好適な技術に基づいてもよく、任意の好適なプロトコルに従って動作してもよく、無線ネットワーク又は有線ネットワークを含んでもよい。

コンピュータ実行可能命令は、１つ以上のコンピュータ又は他のデバイスによって実行される、プログラムモジュールなどの多くの形態であってもよい。一般に、プログラムモジュールは、特定のタスクを実行するか、又は特定の抽象データ型を実装するルーチン、プログラム、オブジェクト、コンポーネント、データ構造などを含む。典型的には、プログラムモジュールの機能は、様々な実施形態において、所望のように組み合わせるか、又は分散されてもよい。

「プログラム」又は「ソフトウェア」という用語は、本明細書では、一般的な意味で使用され、上述したような実施形態の様々な態様を実施するためにコンピュータ又は他のプロセッサをプログラムするために採用される、任意のタイプのコンピュータコード又はコンピュータ実行可能命令のセットを指す。加えて、一態様によれば、実行されると本出願の方法を実施する１つ以上のコンピュータプログラムは、単一のコンピュータ又はプロセッサ上に存在する必要はないが、本出願の様々な態様を実施するため、いくつかの異なるコンピュータ又はプロセッサ間でモジュール方式により配布され得ることを理解されたい。

また、データ構造は、任意の好適な形態でコンピュータ可読媒体に記憶され得る。説明を簡単にするために、データ構造は、データ構造内の場所を通して関連付けられたフィールドを有することが示され得る。そのような関係は、同様に、フィールド間の関係を伝達するコンピュータ可読媒体内の場所を有するフィールドのための記憶装置を割り当てることによって達成されてもよい。しかしながら、任意の好適なメカニズムを使用して、ポインタ、タグ、又は、データ要素間の関係を確立する他のメカニズムの使用を含む、データ構造のフィールド内の情報間の関係を確立し得る。

ソフトウェアで実装される場合、ソフトウェアコードは、単一のコンピュータで提供されるか、又は複数のコンピュータ間で分散されるかに関わらず、任意の好適なプロセッサ又はプロセッサの集合上で実行され得る。

本明細書に記載される機能の全部又は一部を実施するコンピュータプログラム論理は、ソースコード形態、コンピュータ実行可能形態、ハードウェア記述形態、及び様々な中間形態（例えば、マスクワーク、又はアセンブラ、コンパイラ、リンカー、若しくはロケータによって生成される形態）を含むが、これらに限定されない、様々な形態で具現化される。一例では、ソースコードは、様々なオペレーティングシステム又は動作環境とともに使用するために、オブジェクトコード、アセンブリ言語、又はＯｐｅｎＣＬ、ＲＴＬ、Ｖｅｒｉｌｏｇ、ＶＨＤＬ、Ｆｏｒｔｒａｎ、Ｃ、Ｃ＋＋、ＪＡＶＡ(登録商標)、若しくはＨＴＭＬなどの高水準言語など、様々なプログラミング言語で実施される、一連のコンピュータプログラム命令を含む。ソースコードは、様々なデータ構造及び通信メッセージを定義及び使用し得る。ソースコードは、（例えば、解釈プログラムを介した）コンピュータ実行可能形態であり得、又はソースコードは、（例えば、変換装置、アセンブラ、又はコンパイラを介して）コンピュータ実行可能形態に変換され得る。

いくつかの実施形態では、図面の任意の数の電気回路が、関連付けられた電子デバイスの基板上に実装されてもよい。基板は、電子デバイスの内部電子システムの様々な構成要素を収容することができ、また更に、他の周辺装置用のコネクタを提供することができる、一般的な回路基板であり得る。より具体的には、基板は、システムの他の構成要素を電気的に通信可能にする電気接続を提供できる。（デジタル信号プロセッサ、マイクロプロセッサ、サポートチップセットなどを含む）任意の好適なプロセッサ、メモリ素子などは、特定の構成ニーズ、処理要求、コンピュータ設計などに基づいて、基板に適切に結合され得る。

外部ストレージ、追加のセンサ、音声／映像表示用コントローラ、及び周辺デバイスなどの他の構成要素は、プラグインカードとして、ケーブルを介して基板に取り付けられてもよく、又は基板自体に組み込まれてもよい。別の例示的な実施形態では、図面の電気回路は、スタンドアロンモジュール（例えば、特定のアプリケーション又は機能を実行するように構成された、関連付けられた構成要素及び回路を有するデバイス）として実装されてもよく、又はプラグインモジュールとして、電子デバイスの特定用途向けハードウェアに実装されてもよい。

本明細書で提供される多くの例では、相互作用は、２つ、３つ、４つ、又はそれ以上の電気部品に関して記述され得ることに留意されたい。ただし、これは明確化及び例示のみを目的として行われている。システムは、任意の好適な方式で確立され得ることを理解されたい。同様の設計代替案に沿って、図面に示された構成要素、モジュール、及び要素のうちのいずれかは、様々な可能な構成で組み合わされてもよく、それらの全ては、明らかに本開示の広範な範囲内にある。

場合によっては、限られた数の電気素子のみを参照することによって、所与のフローセットのうちの１つ以上の機能をより簡単に説明し得る。図面の電気回路及びその教示は、容易に拡張可能であり、より多くの構成要素、並びに、より複雑な／洗練された配置及び構成に対応できることを理解されたい。したがって、提供される例は、範囲を制限したり、無数の他のアーキテクチャに潜在的に適用されるときの、電気回路の広範な教示を阻害したりするものではない。

また、記載のように、いくつかの態様は、１つ以上の方法として具現化され得る。方法の一部として実行される動作は、任意の好適な方法で順序付けられてもよい。したがって、例示的な実施形態では順次行為として示されているが、いくつかの動作を同時に実行することを含み得る、図示されたものと異なる順序で行為が実行される実施形態が構築され得る。

用語の解釈

本明細書で定義及び使用される全ての定義は、辞書の定義、参照により組み込まれる文書中の定義、及び／又は定義された用語の通常の意味を支配すると理解されるべきである。文脈が明確に他に要求されない限り、本明細書及び特許請求の範囲を通して、

「備える（ｃｏｍｐｒｉｓｅ）」、「備える（ｃｏｍｐｒｉｓｉｎｇ）」などは、排他的な意味又は網羅的な意味とは対照的に、包括的な意味で解釈されるべきであり、すなわち、「を含むが、これらに限定されない」という意味で解釈されるべきである。

「接続された（ｃｏｎｎｅｃｔｅｄ）」、「結合された（ｃｏｕｐｌｅｄ）」、又はそれらの任意の変形は、２つ以上の要素間の直接的又は間接的いずれかの任意の接続又は結合を意味し、要素間の結合又は接続は、物理的、論理的、又はそれらの組み合わせであり得る。

本明細書を説明するために使用される場合、「本明細書」、「上記」、「下記」、及び同様の意味の単語は、本明細書全体を指し、本明細書の任意の特定の部分を指すものではない。

２つ以上の項目のリストに関連する「又は」は、単語の以下の解釈の全て、リスト内の項目のうちのいずれか、リスト内の項目の全て、及びリスト内の項目の任意の組み合わせを網羅する。

単数形の「ａ」、「ａｎ」、及び「ｔｈｅ」はまた、任意の適切な複数形の意味を含む。

本明細書で使用される「垂直（ｖｅｒｔｉｃａｌ）」、「横（ｔｒａｎｓｖｅｒｓｅ）」、「水平（ｈｏｒｉｚｏｎｔａｌ）」、「上向き（ｕｐｗａｒｄ）」、「下向き（ｄｏｗｎｗａｒｄ）」、「前方（ｆｏｒｗａｒｄ）」、「後方（ｂａｃｋｗａｒｄ）」、「内向き（ｉｎｗａｒｄ）」、「外向き（ｏｕｔｗａｒｄ）」、「垂直（ｖｅｒｔｉｃａｌ）」、「横（ｔｒａｎｓｖｅｒｓｅ）」、「左（ｌｅｆｔ）」、「右（ｒｉｇｈｔ）」、「前（ｆｒｏｎｔ）」、「後ろ（ｂａｃｋ）」、「上部（ｔｏｐ）」、「下部（ｂｏｔｔｏｍ）」、「下（ｂｅｌｏｗ）」、「上（ａｂｏｖｅ）」、「下（ｕｎｄｅｒ）」などの方向を示す単語は、説明及び図示された装置の特定の方向に依存する。本明細書に記載される主題は、様々な別の方向を仮定し得る。したがって、これらの方向用語は厳密に定義されておらず、狭義に解釈されるべきではない。

本明細書及び特許請求の範囲において本明細書で使用される不定冠詞「ａ」及び「ａｎ」は、明確に反対に示されない限り、「少なくとも１つ」を意味すると理解されるべきである。

本明細書及び特許請求の範囲において本明細書で使用される「及び／又は（ａｎｄ／ｏｒ）」という句は、そのように結合された要素、すなわち、ある場合には結合的に存在し、他の場合には分離的に存在する要素の「いずれか一方又は両方（ｅｉｔｈｅｒ ｏｒ ｂｏｔｈ）」を意味すると理解されるべきである。「及び／又は」を用いてリストされた複数の要素は、同じ形式で解釈する必要があり、すなわち、そのように結合された要素の「１つ以上（ｏｎｅ ｏｒ ｍｏｒｅ）」である。

「及び／又は」節によって具体的に特定されたもの以外の要素は、具体的に特定されたこれらの要素に関連しているかどうかに関わらず、任意選択で存在してもよい。したがって、非限定的な例として、「Ａ及び／又はＢ」への言及は、「含む（ｃｏｍｐｒｉｓｉｎｇ）」などの制限のない言語と組み合わせて使用される場合、一実施形態では、Ａのみ（任意選択的にＢ以外の要素を含む）についての言及、別の実施形態では、Ｂのみ（任意選択的にＡ以外の要素を含む）についての言及、更に別の実施形態では、ＡとＢの両方（任意選択的に他の要素を含む）についての言及などであり得る。

本明細書の明細書及び特許請求の範囲において使用される場合、１つ以上の要素のリストに関連する「少なくとも１つ」という句は、要素のリスト内の要素のうちの任意の１つ以上から選択される少なくとも１つの要素を意味すると理解されるべきであり、要素のリスト内に具体的にリストされている各要素及び全ての要素の少なくとも１つを含む必要はなく、要素のリスト内の要素の任意の組み合わせを除外するものでもない。この定義はまた、「少なくとも１つの」という句が言及する要素のリスト内で具体的に特定される要素以外の要素が、具体的に特定されたこれらの要素に関連するか関連しないに関わらず、任意選択的に存在し得ることを可能にする。

したがって、非限定的な例として、「Ａ及びＢのうちの少なくとも１つ」（又は等価に、「Ａ又はＢのうちの少なくとも１つ」、又は等価に、「Ａ及び／又はＢのうちの少なくとも１つ」）は、一実施形態では、少なくとも１つの、任意選択的に複数を含む、Ｂが存在しない（及び、Ｂ以外の要素を任意選択的に含む）Ａを指してもよく、別の実施形態では、少なくとも１つの、任意選択的に複数を含む、Ａが存在しない（及び、Ａ以外の要素を任意選択的に含む）Ｂを指してもよく、更に別の実施形態では、少なくとも１つの、任意選択的に複数を含む、Ａを指してもよく、少なくとも１つ、任意選択的に複数を含む、Ｂ（及び、任意選択的に他の要素を含む）などを指してもよい。

本明細書で使用される場合、「間（ｂｅｔｗｅｅｎ）」という用語は、別段の指示がない限り、包括的であるべきである。例えば、「ＡとＢとの間（ｂｅｔｗｅｅｎ Ａ ａｎｄ Ｂ）」は、別段の指示がない限り、Ａ及びＢを含む。

また、本明細書で使用される語法及び専門用語は、説明目的のためであって、限定とみなされるべきではない。本明細書における「含む（ｉｎｃｌｕｄｉｎｇ）」、「備える（ｃｏｍｐｒｉｓｉｎｇ）」、又は「有する（ｈａｖｉｎｇ）」、「含む（ｃｏｎｔａｉｎｉｎｇ）」、「含む（ｉｎｖｏｌｖｉｎｇ）」、及びそれらの変形の使用は、その後にリストされる項目及びその等価物、並びに追加の項目を包含することを意味する。

特許請求の範囲及び上記の明細書において、「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「搬送する（ｃａｒｒｙｉｎｇ）」、「有する（ｈａｖｉｎｇ）」、「含む（ｃｏｎｔａｉｎｉｎｇ）」、「含む（ｉｎｖｏｌｖｉｎｇ）」、「保持する（ｈｏｌｄｉｎｇ）」、「構成される（ｃｏｍｐｏｓｅｄ ｏｆ）」などの全ての移行句は、オープンエンドであると理解されるべきであり、すなわち、を含むがこれらに限定されないことを意味する。「からなる（ｃｏｎｓｉｓｔｉｎｇ ｏｆ）」及び「から本質的になる（ｃｏｎｓｉｓｔｉｎｇ ｅｓｓｅｎｔｉａｌｌｙ ｏｆ）」という移行句のみが、それぞれ閉じた移行句又は半分閉じた移行句とする。

数々の他の変更、置換、変形、改変及び修正が、当業者に確認され得、本開示は、全てのそのような変更、置換、変形、改変及び修正を、添付の特許請求の範囲内に含まれるものとして包含することが意図される。

米国特許商標庁（ＵＳＰＴＯ）、及び追加的に、本明細書に添付の特許請求の範囲を解釈する際、本出願に関して発行された任意の特許の任意の読者を支援するために、出願人は、出願人が、（ａ）「～のための手段」又は「～のためのステップ」という語が特定の特許請求項において具体的に使用されない限り、添付の特許請求の範囲のいずれも、本明細書の出願の日に存在する米国特許法第１１２条（ｆ）を行使することを意図せず、かつ（ｂ）本開示のいかなる記述によっても、添付の特許請求の範囲に別様に反映されないいかなるやり方においても、本開示を制限することを意図しないものとみなすことを望む。

したがって、本発明は、上記の特定の実施形態に限定されるものではないと考えるべきである。様々な修正プロセス、等価プロセス、及び、本発明が適用可能であり得る多くの構造は、本開示のレビューにより、本発明が対象とする当業者に容易に明らかとなるであろう。

１００ システム
１０２ ノード
１０２－１ メインノード
１０２－２ サブノード
１０６ バス
１０８ 及び周辺デバイス
１１０ ホスト
１２０ ノードトランシーバ
１２２ トランシーバ
１２４ トランシーバ
１２６ バスプロトコル回路
１２７ トランシーバ
１２８ 位相ロックループ（ＰＬＬ）
１２９ トランシーバ
１３０ 電圧レギュレータ回路
１３１ 下流バスインタフェース回路
１３２ 上流バスインタフェース回路
１３６ トランシーバ
１３８ 外部デバイス
１５４ 制御回路
１５５ 外部デバイス
１５６ プリアンブル回路
１５７ 外部デバイス
１５８ 挿入回路
１５９ 検査回路
１６０ 圧縮回路
１６２ マルチプレクサ（ＭＵＸ）
１６４ スクランブル回路
１６６ デスクランブル回路
１６８ デマルチプレクサ（ＤＥＭＵＸ）
１７０ 復元回路
１８０ 同期制御フレーム
１８２ プリアンブル
１８４ 制御データ
１９０ スーパーフレーム
１９２ 下流送信の期間
１９４ 上流送信の期間
１９６ 無送信の期間
１９７ 同期応答フレーム
１９８ データスロット
１９９ データスロット
１２００ 配置
１２０２ データ
１２０４ データ
１３００ デバイス
１３０２ 処理デバイス
１３０４ メモリ
１３０６ 表示デバイス
１３０８ 音声出力デバイス
１３１０ 別の出力デバイス
１３１２ 通信チップ
１３１４ 電源回路
１３１８ デバイス
１３２０ 別の入力デバイス
１３２２ アンテナ
１３２４ 音声入力デバイス
２１１０ 較正計算機
２１２０ スピーカ
２１３０ 基準マイクロフォン
２１４０ モジュール
２１４０ マイクロフォンモジュール
２１４１ マイクロフォン
２１４２ マイクロフォン
２１４３ メモリ
２１４３ マイクロフォンモジュール
２２００ 方法
２２０２ ステップ
２２０４ ステップ
２２０６ ステップ
２２０８ ステップ
２２１０ ステップ
２２２０ 方法
２２２２ ステップ
２２２４ ステップ
２２２６ ステップ
２２４０ 方法
２２４２ ステップ
２２４４ ステップ
２２４６ ステップ
２２４８ ステップ
２４００ システム
２４１３ メモリ
２４２３ メモリ
２４３０ マイクロフォン信号処理ユニット
２４４０ マイクロフォン信号シンク
２４５０ データインタフェース
２５００ 方法
２５０２ ステップ
２５０４ ステップ
２５０６ ステップ
２５０８ ステップ
２５１０ データインタフェース
２６０２ メインノード
２６０４ 第１のサブノード
２６０６ 第２のサブノード
２６０８ 第３のサブノード
２７００ 方法
２７０２ ステップ
２７０４ ステップ
２７０６ ステップ
２７０８ ステップ
２７１０ ステップ
２７５０ 方法
２７５２ ステップ
２７５４ ステップ
２７５６ ステップ
２７５８ ステップ
２７６０ ステップ

Claims (20)

1. マイクロフォン較正のためのシステムであって、
   テスト信号を再生するように構成された、ラウドスピーカと、
   前記テスト信号を受信し、複数のマイクロフォンアレイ信号を生成するように構成された、マイクロフォンアレイと、
   前記ラウドスピーカと前記マイクロフォンアレイとの間に位置決めされた、基準マイクロフォンであって、前記テスト信号を受信し、基準信号を生成するように構成されている、基準マイクロフォンと、
   前記複数のマイクロフォンアレイ信号及び前記基準信号を処理し、フィルタ係数のセットを生成し、フィルタ係数の前記セットを前記マイクロフォンアレイに送信するように構成された、較正計算機と、
   を備える、システム。
2. フィルタ係数の前記セットを記憶するように構成された、前記マイクロフォンアレイに関連付けられた、メモリを更に備える、請求項１に記載のシステム。
3. 前記メモリが、前記マイクロフォンアレイとともにマイクロフォンアレイモジュール上に位置決めされている、請求項２に記載のシステム。
4. 前記メモリが、前記マイクロフォンアレイによってアクセス可能なクラウドベースのメモリである、請求項２に記載のシステム。
5. 前記メモリが、ベンダ情報、製品情報、バージョン情報、モデル情報、能力情報、シリアル番号、製造情報、構成情報、ルーティング情報、及び認証情報のうちの少なくとも１つを含む、マイクロフォン情報を記憶するように更に構成されている、請求項２に記載のシステム。
6. 複数のメモリモジュールを更に備え、前記複数のメモリモジュールの各々が、前記マイクロフォンアレイのそれぞれのマイクロフォンに関連付けられている、請求項１に記載のシステム。
7. 前記フィルタ係数が、位相較正及び大きさ較正を提供する、請求項１に記載のシステム。
8. ２線式インタフェースを更に備え、前記マイクロフォンアレイへの前記フィルタ係数の送信が、前記２線式インタフェース経由で発生する、請求項１に記載のシステム。
9. 前記複数のマイクロフォンアレイ信号の各々が一意であり、前記マイクロフォンアレイの各それぞれのマイクロフォンが、フィルタ係数の前記セットのそれぞれのサブセットに関連付けられている、請求項１に記載のシステム。
10. マイクロフォンアレイ較正のための方法であって、
    ラウドスピーカでテスト信号を再生することと、
    マイクロフォンアレイで前記テスト信号をサンプリングすることと、
    前記マイクロフォンアレイで複数のマイクロフォンアレイ信号を生成することと、
    基準マイクロフォンで前記テスト信号をサンプリングすることと、
    前記基準マイクロフォンで基準信号を生成することと、
    前記複数のマイクロフォンアレイ信号及び前記基準信号に基づいて、フィルタ係数のセットを生成することと、
    フィルタ係数の前記セットを前記マイクロフォンアレイに送信することと、
    を含む、方法。
11. 前記マイクロフォンアレイで前記テスト信号をサンプリングすることが、前記マイクロフォンアレイの各それぞれのマイクロフォンで前記テスト信号をサンプリングすることを含む、請求項１０に記載の方法。
12. フィルタ係数のセットを生成することが、各それぞれのマイクロフォンに対するフィルタ係数のそれぞれのサブセットを生成することを含む、請求項１１に記載の方法。
13. フィルタ係数の前記それぞれのサブセットを各それぞれのマイクロフォンに記憶することを更に含む、請求項１２に記載の方法。
14. 前記マイクロフォンアレイ上にフィルタ係数の前記セットを記憶することを更に含む、請求項１０に記載の方法。
15. フィルタ係数の前記セットを送信することが、２線式バス経由でフィルタ係数の前記セットを送信することを含む、請求項１０に記載の方法。
16. 前記基準マイクロフォンを使用して、前記ラウドスピーカを事前較正することを更に含む、請求項１０に記載の方法。
17. 自己較正マイクロフォンシステムであって、
    マイクロフォンモジュールであって、
    音声入力信号を受信し、生のマイクロフォン出力信号を出力するように構成されたマイクロフォンであって、事前較正されている、マイクロフォンと、
    前記マイクロフォンのマイクロフォン較正係数を記憶するように構成された不揮発性メモリと、を含む、マイクロフォンモジュールと、
    前記生のマイクロフォン信号及び前記マイクロフォン較正係数を受信し、較正マイクロフォン信号を生成するように構成された、プロセッサと、
    前記プロセッサから前記較正マイクロフォン信号を受信し、前記較正マイクロフォン信号を出力するように構成された、マイクロフォン信号シンクと、
    を備える、マイクロフォンシステム。
18. 前記マイクロフォン較正係数が、位相較正及び大きさ較正用に構成されている、請求項１７に記載のマイクロフォンシステム。
19. ２線式バスを更に備え、前記プロセッサ及び前記マイクロフォン信号シンクが、前記２線式バス経由で通信する、請求項１７に記載のマイクロフォンシステム。
20. 前記プロセッサが、前記較正マイクロフォン信号を生成するために、前記生のマイクロフォン信号及び前記マイクロフォン較正係数の畳み込みを実行するように更に構成されている、請求項１７に記載のマイクロフォンシステム。

Images