JP2023532335A - ハードマスク及びその他のパターニング応用のための高密度炭素膜を製造するための方法 - Google Patents

ハードマスク及びその他のパターニング応用のための高密度炭素膜を製造するための方法 Download PDF

Info

Publication number
JP2023532335A
JP2023532335A JP2022581496A JP2022581496A JP2023532335A JP 2023532335 A JP2023532335 A JP 2023532335A JP 2022581496 A JP2022581496 A JP 2022581496A JP 2022581496 A JP2022581496 A JP 2022581496A JP 2023532335 A JP2023532335 A JP 2023532335A
Authority
JP
Japan
Prior art keywords
diamond
stress
carbon film
mpa
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022581496A
Other languages
English (en)
Inventor
ジュイ－ユエン シュ，
プラミット マンナ，
カーティック ジャナキラマン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/915,110 external-priority patent/US20210407801A1/en
Priority claimed from US17/035,192 external-priority patent/US11664214B2/en
Priority claimed from US17/035,265 external-priority patent/US11664226B2/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2023532335A publication Critical patent/JP2023532335A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Weting (AREA)

Abstract

本開示の実施形態は、概して、集積回路の製造に関する。より具体的には、本明細書に記載の実施形態は、パターニング応用のための低応力ダイヤモンド状炭素膜を製造するための方法を提供する。１つ又は複数の実施形態では、方法は、静電チャック上に配置された基板を有する処理チャンバの処理空間に炭化水素化合物を含む堆積ガスを流すことと、静電チャックに第１のＲＦバイアスを印加することにより、処理空間内の基板の上方にプラズマを生成して、基板上に応力負荷ダイヤモンド状炭素膜を堆積させることとを含む。応力負荷ダイヤモンド状炭素膜は、５００ＭＰａ以上の圧縮応力を有する。この方法は、低応力ダイヤモンド状炭素膜を生成するため、熱アニーリング処理中に、応力負荷ダイヤモンド状炭素膜を加熱することをさらに含む。低応力ダイヤモンド状炭素膜は、５００ＭＰａ未満の圧縮応力を有する。【選択図】図３

Description

［０００１］ 本開示の実施形態は、概して、集積回路の製造に関する。より具体的には、本明細書に記載され説明される実施形態は、パターニング応用のための高密度膜の堆積のための技術を提供する。
関連技術の説明
［０００２］ 集積回路は、単一チップ上に数百万個ものトランジスタ、コンデンサ、及び抵抗器が搭載されうる複雑なデバイスへと進化を遂げている。チップ設計の進化には、より高速な回路とより高い回路密度とが、絶えず必要とされる。より高い回路密度を有するより高速な回路に対する要求により、かかる集積回路の製造に使用される材料についても、相応な要求が課されている。具体的には、集積回路構成要素の寸法がサブミクロン単位まで小さくなるにつれ、かかる構成要素から適切な電気的性能を得るために、低抵抗率の導電性材料だけでなく低誘電率の絶縁材料を使用することも、現在必要になっている。
［０００３］ より大きな集積回路密度に対する要求は、集積回路構成要素の製造に使用される処理シーケンスにも要求を課す。例えば、従来のフォトリソグラフィ技法を使用する処理シーケンスでは、基板に配置された積層体の材料層の上にエネルギー感応性レジストの層が形成される。このエネルギー感応性レジスト層は、パターンの像に露光され、フォトレジストマスクが形成される。その後、エッチング処理を使用して、マスクパターンが積層体の１つ又は複数の材料層に転写される。このエッチング処理で使用される化学エッチャントは、エネルギー感応性レジストのマスクに対してよりも、積層体の材料層に対してより高いエッチング選択性を有するように選択される。つまり、この化学エッチャントは、エネルギー感応性レジストよりもはるかに速い速度で材料積層体の１つ又は複数の層をエッチングする。レジスト上の積層体の１つ又は複数の材料層に対するエッチング選択性により、パターン転写が完了する前のエネルギー感応性レジストの消耗が防止される。
［０００４］ パターン寸法が縮小するにつれて、パターン解像度を制御するために、エネルギー感応性レジストの厚さも相応に小さくなる。このような薄いレジスト層は、化学エッチャントの浸食により、パターン転写工程中に下層の材料層をマスキングするのに不十分となることがありうる。ハードマスクと呼ばれる中間層（例えば、酸窒化ケイ素、炭化ケイ素、又は炭素膜）は、エネルギー感応性レジスト層と下層の材料層との間に使用されることが多く、化学エッチャントに対する耐性がより高いので、パターン転写を容易にする。高いエッチング選択性と速い堆積速度の両方を有するハードマスク材料が、求められている。限界寸法（ＣＤ）が小さくなっているため、既存のハードマスク材料は、下層材料（例えば酸化物及び窒化物）と比較して望ましいエッチング選択性が欠如しており、かつ多くの場合、堆積が困難である。
［０００５］ したがって、当該技術分野では、改善されたハードマスク層、及び改善されたハードマスク層を堆積するための方法が必要とされている。
［０００６］ 本開示の実施形態は、概して、集積回路の製造に関する。より具体的には、本明細書に記載され説明される実施形態は、パターニング応用のための低応力（ｒｅｄｕｃｅｄ－ｓｔｒｅｓｓ）ダイヤモンド状炭素膜膜などの高密度膜の堆積のための技法を提供する。１つ又は複数の実施形態では、基板を処理する方法は、静電チャック上に配置された基板を有する処理チャンバの処理空間に、炭化水素化合物を含む堆積ガスを流すことを含み、処理空間は約０．５ｍＴｏｒｒ～約１０Ｔｏｒｒの圧力で維持されている。この方法はまた、静電チャックに第１のＲＦバイアスを印加して、処理空間内の基板の上方にプラズマを生成し、基板上に応力負荷（ｓｔｒｅｓｓｅｄ）ダイヤモンド状炭素膜を堆積させることを含み、応力負荷ダイヤモンド状炭素膜は、５００ＭＰａ以上の圧縮応力を有する。この方法は、低応力ダイヤモンド状炭素膜を生成するため、熱アニーリング処理中に、応力負荷ダイヤモンド状炭素膜を約２００℃～約６００℃の温度で約１５秒～約６０分間加熱することをさらに含む。低応力ダイヤモンド状炭素膜は、５００ＭＰａ未満の圧縮応力と１．５ｇ／ｃｃを上回る密度とを有する。いくつかの実施例では、窒素ドープダイヤモンド状炭素膜は、１．５ｇ／ｃｃ超～約２．１ｇ／ｃｃの密度と、約２０ＭＰａ～約４００ＭＰａの圧縮応力とを有する。
［０００７］ いくつかの実施形態では、基板を処理する方法は、静電チャック上に配置された基板を有する処理チャンバの処理空間に、炭化水素化合物を含む堆積ガスを流すことを含み、処理空間は約０．５ｍＴｏｒｒ～約１０Ｔｏｒｒの圧力で維持されている。この方法はまた、基板上に応力負荷ダイヤモンド状炭素膜を堆積させるために、静電チャックに第１のＲＦバイアスを印加することにより、処理空間内の基板の上方においてプラズマを生成することを含む。応力負荷ダイヤモンド状炭素膜は、約５０原子％～約９０原子％のｓｐ３ハイブリッド炭素原子を含み、５００ＭＰａ以上の圧縮応力と１．５ｇ／ｃｃを上回る密度とを有する。この方法はまた、熱アニーリング処理の間に、応力負荷ダイヤモンド状炭素膜を含む基板をプラズマ処理チャンバから熱アニーリングチャンバへ移送することと、低応力ダイヤモンド状炭素膜を生成するため、応力負荷ダイヤモンド状炭素膜を約２００℃～約６００℃の温度で約１５秒～約６０分間加熱することとを含む。低応力ダイヤモンド状炭素膜は、約５０原子％～約９０原子％のｓｐ３ハイブリッド炭素原子を含み、約２０ＭＰａ～５００ＭＰａ未満の圧縮応力と１．５ｇ／ｃｃ超～約２．１ｇ／ｃｃの密度とを有する。
［０００８］ 他の実施形態では、基板を処理する方法は、静電チャック上に配置された基板を有する処理チャンバの処理空間に炭化水素化合物を含む堆積ガスを流すことと、静電チャックに第１のＲＦバイアスを印加することにより、処理空間内の基板の上方においてプラズマを生成し、基板上に応力負荷ダイヤモンド状炭素膜を堆積させることとを含む。応力負荷ダイヤモンド状炭素膜は、５００ＭＰａ以上の圧縮応力を有する。この方法はまた、低応力ダイヤモンド状炭素膜を生成するため、熱アニーリング処理中に、応力負荷ダイヤモンド状炭素膜を約２００℃～約６００℃の温度で約１５秒～約６０分間加熱することを含む。低応力ダイヤモンド状炭素膜は、５００ＭＰａ未満の圧縮応力と１．５ｇ／ｃｃを上回る密度とを有する。また、低応力ダイヤモンド状炭素膜の圧縮応力は、応力負荷ダイヤモンドラ状炭素膜の圧縮応力より約４０％～約９０％小さい。この方法は、低応力ダイヤモンド状炭素膜の上にパターニングされたフォトレジスト層を形成することと、パターニングフォトレジスト層に対応するパターンで低応力ダイヤモンド状炭素膜をエッチングすることと、パターンを基板にエッチングすることとをさらに含む。
［０００９］ １つ又は複数の実施形態では、極紫外線（「ＥＵＶ」）リソグラフィ処理の下層として使用するための低応力ダイヤモンド状炭素膜が提供され、約５０原子％～約９０原子％、又は約６０原子％～約７０原子％のｓｐ３ハイブリッド炭素原子を含む。低応力ドープダイヤモンド状炭素膜は、１．５ｇ／ｃｃ超～約２．１ｇ／ｃｃ、約１．５５ｇ／ｃｃ～２ｇ／ｃｃ未満、又は約１．６ｇ／ｃｃ～約１．８ｇ／ｃｃの密度と、６０ＧＰａ～約１５０ＧＰａ、又は約６５ＧＰａ～約８０ＧＰａの弾性率と、約２０ＭＰａ～約６００ＭＰａ未満、又は約２００ＭＰａ～約５００ＭＰａ、又は約２５０ＭＰａ～約４００ＭＰａの圧縮応力とを有する。
［００１０］ 上述の本開示の特徴を詳細に理解しうるように、上記で簡単に要約された本開示のより具体的な説明が、実装を参照することによって得られ、一部の実装は、付随する図面に例示されている。しかしながら、本開示が他の等しく有効な実施形態も許容しうることから、添付の図面は、本開示の典型的な実施形態のみを示すものであり、したがって、本発明の範囲を限定すると見なされないことに注意されたい。
本明細書に記載され説明される１つ又は複数の実施形態による処理を実践するために使用することができる堆積システムの概略断面図を示す。 本明細書に記載され説明される１つ又は複数の実施形態による処理を実践するために使用することができる別の堆積システムの概略断面図を示す。 本明細書に記載され説明される１つ又は複数の実施形態による図１Ａ及び図１Ｂの装置において使用されうる、静電チャックの概略断面図を示す。 本明細書に記載され説明される１つ又は複数の実施形態による基板上に配置された膜積層体の上に低応力ダイヤモンド状炭素膜を形成するための方法のフロー図を示す。 本明細書に記載され説明される１つ又は複数の実施形態による基板上に形成された膜積層体上に低応力ダイヤモンド状炭素膜を形成するためのシーケンスを示す。 本明細書に記載され説明される１つ又は複数の実施形態による基板上に形成された膜積層体上に低応力ダイヤモンド状炭素膜を形成するためのシーケンスを示す。 本明細書に記載の１つ又は複数の実施形態による低応力ダイヤモンド状炭素膜を使用する方法のフロー図を示す。
［００１７］ 理解を容易にするために、図に共通する同一の要素を指し示すために、可能な場合には、同一の参照番号を使用した。一実施形態の要素及び特徴は、さらなる記述がなくても、他の実施形態に有益に組み込むことができると考えられている。
［００１８］ 本明細書で提供される実施形態は、低応力ダイヤモンド状炭素膜と、低応力ダイヤモンド状炭素膜を基板上に堆積させるか又は形成するための方法とに関する。本開示の様々な実施形態の完全な理解をもたらすために、特定の詳細が以下の説明及び図１Ａ～図５で提示されている。様々な実行形態の説明を不必要に曖昧にすることを避けるために、プラズマ処理及びダイヤモンド状炭素膜の堆積に関連することが多い周知の構造及びシステムについて説明するその他の詳細事項は、以下の開示に明記しない。
［００１９］ 図面に示す詳細、寸法、角度、及びその他の特徴の多くは、特定の実施形態の例示に過ぎない。したがって、他の実施形態は、本開示の主旨又は範囲から逸脱することなく、他の詳細、構成要素、寸法、角度、及び特徴を有しうる。加えて、本開示のさらなる実施形態は、以下に記載された詳細のうちのいくつかがなくても、実施可能である。
［００２０］ 本明細書に記載の実施形態は、高密度（例えば、＞１．５ｇ／ｃｃ）、高弾性率（例えば、＞６０ＧＰａ）、及び低圧縮応力（例えば、＜５００ＭＰａ）を有する低応力ダイヤモンド状炭素膜の製造方法の改良を含む。本明細書に記載の実施形態により製造される低応力ダイヤモンド状炭素膜は、非晶質であり、現行のパターニング膜よりも低い応力とともに、より高いエッチング選択性を有している。本明細書に記載の実施形態により製造される低応力ダイヤモンド状炭素膜は、圧縮応力が低いだけでなく、ｓｐ３炭素含有量が高くなっている。概して、本明細書に記載の堆積処理及びアニーリング処理はまた、ハードマスク応用の現行の集積化スキームと完全な互換性がある。
［００２１］ １つ又は複数の実施形態において、低応力ダイヤモンド状炭素膜の作製又は製造は、化学気相堆積（ＣＶＤ）処理などの堆積処理中に基板上に応力負荷ダイヤモンド状炭素膜を堆積又は形成することと、次に、熱アニーリング処理中などに基板をアニーリングすることにより、応力負荷ダイヤモンド状炭素膜を低応力ダイヤモンド状炭素膜に変換することとを含む。例えば、この方法は、静電チャック上に配置された基板を有する処理チャンバの処理空間に炭化水素化合物を含む堆積ガスを流すことと、静電チャックに第１のＲＦバイアスを印加することにより、基板の上方にプラズマを生成して、基板上に応力負荷ダイヤモンド状炭素膜を堆積させることとを含む。応力負荷ダイヤモンド状炭素膜は、一般的に５００ＭＰａ以上の圧縮応力を有し、例えば約－６００ＭＰａ～約－１，０００ＭＰａの圧縮応力を有する。この方法はまた、低応力ダイヤモンド状炭素膜を生成するため、熱アニーリング処理中に、応力負荷ダイヤモンド状炭素膜を約２００℃～約６００℃の温度で約１５秒～約６０分間加熱することを含む。
［００２２］ いくつかの実施形態では、本明細書に記載の応力負荷ダイヤモンド状炭素膜は、１つ又は複数の炭化水素化合物を用いて、例えば、プラズマＣＶＤ処理及び／又は熱ＣＶＤ処理などのＣＶＤによって形成されてもよい。１つ又は複数の実施例では、１つ又は複数の炭化水素化合物、及び任意選択により１つ又は複数の希釈ガスを含む堆積ガスは、処理チャンバの処理空間に流されるか又は導入されうる。基板は処理空間内の静電チャックに位置するか、静電チャック上に配置され、静電チャックはチャッキング電極と、チャッキング電極から分離されたＲＦ電極とを有する。この方法は、基板上に応力負荷ダイヤモンド状炭素膜を堆積させるために、ＲＦ電極に第１のＲＦバイアスと、チャッキング電極に第２のＲＦバイアスとを印加することにより、基板の上、及び／又は基板の上方にプラズマを生成することをさらに含む。
［００２３］ 例示的な炭化水素化合物は、エチレン又はアセチレン（Ｃ２Ｈ２）、プロペン（Ｃ３Ｈ６）、メタン（ＣＨ４）、ブテン（Ｃ４Ｈ８）、１，３－ジメチルアダマンタン、ビシクロ［２．２．１］ヘプタ２，５－ジエン（２，５－ノルボルナジエン）、アダマンティン（Ｃ１０Ｈ１６）、ノルボルネン（Ｃ７Ｈ１０）、これらの誘導体、これらの異性体、又はこれらの任意の組み合せであるか、これらを含みうる。堆積ガスは、例えば、ヘリウム、アルゴン、キセノン、ネオン、窒素（Ｎ２）、水素（Ｈ２）、又はこれらの任意の組み合わせなど、１つ、２つ、又はそれ以上の希釈ガス、キャリアガス、及び／又はパージガスをさらに含んでもよい。いくつかの実施例では、堆積ガスは、膜の品質を向上させるために、塩素（Ｃｌ２）、四フッ化炭素（ＣＦ４）、及び／又は三フッ化窒素（ＮＦ３）などのエッチャントガスをさらに含んでもよい。
［００２４］ 基板及び／又は処理空間は、堆積処理の間、個別の温度で加熱及び維持することができる。基板及び／又は処理空間は、約５０℃、約４０℃、約２５℃、約１０℃、約５℃、約０℃、約５℃、又は約１０℃～約１５℃、約２０℃、約２３℃、約３０℃、約５０℃、約１００℃、約１５０℃、約２００℃、約３００℃、約４００℃、約５００℃、又は約６００℃まで加熱されうる。例えば、基板及び／又は処理空間は、約５０℃～約６００℃、約５０℃～約４５０℃、約５０℃～約３５０℃、約５０℃～約２００℃、約５０℃～約１００℃、約５０℃～約５０℃、約５０℃～約０℃、約４０℃～約２００℃、約４０℃～約１００℃、約４０℃～約８０℃、約４０℃～約５０℃、約４０℃～約２５℃、約４０℃～約１０℃、約４０℃～約０℃、約０℃～約６００℃、約０℃～約４５０℃、約０℃～約３５０℃、約０℃～約２００℃、約０℃～約１２０℃、約０℃～約１００℃、約０℃～約８０℃、約０℃～約５０℃、約０℃～約２５℃、約１０℃～約６００℃、約１０℃～約４５０℃、約１０℃～約３５０℃、約１０℃～約２００℃、約１０℃～約１００℃、又は約１０℃～約５０℃の温度に加熱されうる。
［００２５］ 処理チャンバの処理空間は、堆積処理の間、大気圧以下の圧力に維持される。処理チャンバの処理空間は、約０．１ｍＴｏｒｒ、約０．５ｍＴｏｒｒ、約１ｍＴｏｒｒ、約５ｍＴｏｒｒ、約１０ｍＴｏｒｒ、約５０ｍＴｏｒｒ、又は約８０ｍＴｏｒｒ～約１００ｍＴｏｒｒ、約２５０ｍＴｏｒｒ、約５００ｍＴｏｒｒ、約１Ｔｏｒｒ、約５Ｔｏｒｒ、約１０Ｔｏｒｒ、約２０Ｔｏｒｒ、約５０Ｔｏｒｒ、又は約１００Ｔｏｒｒの圧力に維持されている。例えば、処理チャンバの処理空間は、約０．１ｍＴｏｒｒ～約１０Ｔｏｒｒ、約０．１ｍＴｏｒｒ～約５Ｔｏｒｒ、約０．１ｍＴｏｒｒ～約１Ｔｏｒｒ、約０．１ｍＴｏｒｒ～約５００ｍＴｏｒｒ、約０．１ｍＴｏｒｒ～約１００ｍＴｏｒｒ、約０．１ｍＴｏｒｒ～約１０ｍＴｏｒｒ、約１ｍＴｏｒｒ～約１０Ｔｏｒｒ、約１ｍＴｏｒｒ～約５Ｔｏｒｒ、約１ｍＴｏｒｒ～約１Ｔｏｒｒ、約１ｍＴｏｒｒ～約５００ｍＴｏｒｒ、約１ｍＴｏｒｒ～約１００ｍＴｏｒｒ、約１ｍＴｏｒｒ～約１０ｍＴｏｒｒ、約５ｍＴｏｒｒ～約１０Ｔｏｒｒ、約５ｍＴｏｒｒ～約５Ｔｏｒｒ、約５ｍＴｏｒｒ～約１Ｔｏｒｒ、約５ｍＴｏｒｒ～約５００ｍＴｏｒｒ、約５ｍＴｏｒｒ～約１００ｍＴｏｒｒ、又は約５ｍＴｏｒｒ～約１０ｍＴｏｒｒの圧力に維持されている。１つ又は複数の実施例では、プラズマを生成し、約０℃～約５０℃の温度に維持された基板上に応力負荷ダイヤモンド状炭素膜を堆積させる際に、処理空間は約０．５ｍＴｏｒｒ～約１０Ｔｏｒｒ、約１ｍＴｏｒｒ～約５００ｍＴｏｒｒ、又は約５ｍＴｏｒｒ～約１００ｍＴｏｒｒの圧力に保持される。
［００２６］ プラズマ（例えば、容量結合プラズマ）は、頂部及び底部の電極又は側部電極のいずれかから形成されうる。これらの電極は、単一の電力供給電極から、二重の（ｄｕａｌ）電力供給電極から、又は複数の周波数（約３５０ＫＨｚ、約２ＭＨｚ、約１３．５６ＭＨｚ、約２７ＭＨｚ、約４０ＭＨｚ、約６０ＭＨｚ、及び約１００ＭＨｚなどであるが、これらに限定されるわけではない）を伴うより多くの電極から、形成されてよく、薄い応力負荷ダイヤモンド状炭素膜を堆積させるために、本明細書で列挙されている反応ガスのいずれか又はすべてと共に、ＣＶＤシステムにおいて代替的に又は同時に使用される。
［００２７］ １つ又は複数の実施形態では、応力負荷ダイヤモンド状炭素膜は、約１０℃に維持された基板ペデスタルを有する処理チャンバであって、圧力が約２ｍＴｏｒｒに維持され、静電チャックに約２，５００ワット（約１３．５６ＭＨｚ）のバイアスを印加することにより基板レベル又はその上方において生成されたプラズマを有する、処理チャンバ内で堆積される。他の実施形態では、約２ＭＨｚで約１，０００ワットの追加のＲＦ電力もまた、静電チャックに供給され、基板レベルでデュアルバイアスプラズマを生成する。
［００２８］ 本明細書に記載され説明される実施形態は、任意の適切な薄膜堆積システムを使用して実行されうるプラズマ化学気相堆積（ＰＥ‐ＣＶＤ）処理を参照して以下で説明される。適切なシステムの例には、ＤＸＺ（登録商標）処理チャンバ、ＰＲＥＣＩＳＩＯＮ５０００（登録商標）システム、ＰＲＯＤＵＣＥＲ（登録商標）システム、ＰＲＯＤＵＣＥＲ（登録商標）ＧＴ（商標）システム、ＰＲＯＤＵＣＥＲ（登録商標）ＸＰ Ｐｒｅｃｉｓｉｏｎ（商標）システム、ＰＲＯＤＵＣＥＲ（登録商標）ＳＥ（商標）システム、Ｓｙｍ３（登録商標）処理チャンバ、及びＭｅｓａ（商標）処理チャンバを使用可能なＣＥＮＴＵＲＡ（登録商標）システムが含まれており、これらはすべて、カリフォルニア州サンタクララに所在するＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｉｎｃ．から入手可能である。ＰＥ－ＣＶＤ処理を実施可能な他のツールも、本明細書に記載の実施形態から恩恵を受けるよう適合されうる。加えて、本明細書に記載のＣＶＤ処理を可能にする任意のシステムを有利に使用することができる。本明細書に記載の任意の装置の説明は例示的なものであり、本明細書に記載された実施形態の範囲を制限するものとして理解又は解釈するべきではない。
［００２９］ １つ又は複数の実施形態では、応力負荷ダイヤモンド状炭素膜を含む基板は、本明細書に記載され説明されるように、応力負荷ダイヤモンド状炭素膜を低応力ダイヤモンド状炭素膜に変換するために、１つ又は複数の熱アニーリング処理にさらに曝露される。いくつかの実施形態では、応力負荷ダイヤモンド状炭素膜を含む基板は、堆積されたのと同じ処理チャンバ（例えば、プラズマ処理チャンバ）内で熱アニールすることができる。すなわち、応力負荷ダイヤモンド状炭素膜を堆積させた後、同じ処理チャンバ内でアニールして、低応力ダイヤモンド状炭素膜を生成することができる。
［００３０］ 他の実施形態では、応力負荷ダイヤモンド状炭素膜を含む基板を第１の処理チャンバ（例えば、プラズマ処理チャンバ）から第２の処理チャンバ（例えば、熱アニーリングチャンバ）に移送し、熱アニーリング処理に曝露して応力負荷ダイヤモンド状炭素膜を低応力ダイヤモンド状炭素膜に変換させる。例えば、製造プロセスには、応力負荷ダイヤモンド状炭素膜を含む基板を第１の処理チャンバから取り出すこと、応力負荷ダイヤモンド状炭素膜を含む基板を熱アニーリングチャンバに配置すること、低応力ダイヤモンド状炭素膜を生成するため、熱アニーリング処理中に応力負荷ダイヤモンド状炭素膜を加熱すること、次に低応力ダイヤモンド状炭素膜を含む基板を熱アニーリングチャンバから取り出すことが含まれうる。
［００３１］ 応力負荷ダイヤモンド状炭素膜、基板、及び／又は処理チャンバは、低応力ダイヤモンド状炭素膜を生成するため、熱アニーリング処理中に、約２００℃、約２５０℃、約３００℃、約３５０℃、約３７５℃、約３９０℃、又は約４００℃～約４１０℃、約４２５℃、約４５０℃、約４７５℃、約５００℃、約５５０℃、約６００℃、約６５０℃、約７００℃、又は約８００℃で加熱される。例えば、応力負荷ダイヤモンド状炭素膜、基板、及び／又は処理チャンバは、低応力ダイヤモンド様炭素膜を生成するため、熱アニーリング処理中に、約２００℃～約８００℃、約２００℃～約７００℃、約２００℃～約６００℃、約２００℃～約５００℃、約２００℃～約４５０℃、約２００℃～約４００℃、約２００℃～約３５０℃、約２００℃～約３００℃、約３００℃～約６００℃、約３００℃～約５００℃、約３００℃～約４５０℃、約３００℃～約４００℃、約３００℃～約３５０℃、約３５０℃～約６００℃、約３５０℃～約５００℃、約３５０℃～約４５０℃、約３５０℃～約４２０℃、約３５０℃～約４００℃、約３５０℃～３８０℃、約３８０℃～約４２０℃、または約３９０℃～約４１０℃の温度で加熱される。
［００３２］ 応力負荷ダイヤモンド状炭素膜、基板、及び／又は処理チャンバは、低応力ダイヤモンド状炭素膜を生成するため、熱アニーリング処理中に、約１５秒、約３０秒、約１分、約１．５分、約２分、約３分、約４分、又は約５分～約６分、約８分、約１０分、約１２分、約１５分、約２０分、約３０分、約４０分、約５０分、約６０分、約７５分、約９０分間、又はそれ以上加熱される。例えば、応力負荷ダイヤモンド状炭素膜、基板、及び／又は処理チャンバは、低応力ダイヤモンド状炭素膜を生成するため、熱アニーリング処理中に、約１５秒～約９０分、約１５秒～約７５分、約１５秒～約６０分、約１５秒～約４５分、約１５秒～約３０分、約１５秒～約２０分、約１５秒～約１０分、約１５秒～約５分、約１５秒～約３分、約１５秒～約１分、約１５秒～約３０秒、約１分～約９０分、約１分～約７５分、約１分～約６０分、約１分～約４５分、約１分～約３０分、約１分～約２０分、約１分～約１０分、約１分～約５分、約１分～約３分、約３分～約９０分、約３分～約７５分、約３分～約６０分、約３分～約４５分、約３分～約３０分、約３分～約２０分、約３分～約１０分、約３分～約８分、約３分～約５分、約４分～約８分、または約４分～約６分間加熱される。
［００３３］ １つ又は複数の実施例では、応力負荷ダイヤモンド状炭素膜、基板、及び／又は処理チャンバは、低応力ダイヤモンド状炭素膜を生成するため、熱アニーリング処理中に、約２００℃～約６００℃の温度で約１５秒～約６０分間加熱される。いくつかの実施例では、応力負荷ダイヤモンド状炭素膜、基板、及び／又は処理チャンバは、低応力ダイヤモンド状炭素膜を生成するため、熱アニーリング処理中に、約３００℃～約５００℃の温度で約２分～約１５分間加熱される。他の実施例では、応力負荷ダイヤモンド状炭素膜、基板、及び／又は処理チャンバは、低応力ダイヤモンド状炭素膜を生成するため、熱アニーリング処理中に、約３５０℃～約４５０℃の温度で約３分～約８分間加熱される。
［００３４］ 応力負荷ダイヤモンド状炭素膜を含む基板は、熱アニーリング処理の間、処理チャンバ内に位置するか、配置される。処理チャンバは、プラズマ処理チャンバ、熱アニーリング処理チャンバ、真空チャンバ、堆積チャンバ（例えば、ＣＶＤチャンバ）、又は基板を熱的に加熱するために使用できる他のタイプのチャンバであるか、これらを含みうる。処理チャンバ内の処理空間は、熱アニーリング処理中に、真空下、及び／又は、処理ガス又はアニーリングガスを含む環境下にありうる。例示的な処理ガス又はアニーリングガスは、窒素（Ｎ２）、アルゴン、ヘリウム、ネオン、又はこれらの任意の組み合わせであるか、これらを含みうる。
［００３５］ 処理チャンバ内の処理空間は、熱アニーリング処理中に、約０．５ｍＴｏｒｒ、約１ｍＴｏｒｒ、約５ｍＴｏｒｒ、約１０ｍＴｏｒｒ、約５０ｍＴｏｒｒ、約１００ｍＴｏｒｒ、約５００ｍＴｏｒｒ～約８００ｍＴｏｒｒ、約１Ｔｏｒｒ、約２Ｔｏｒｒ、約５Ｔｏｒｒ、約８Ｔｏｒｒ、約１０Ｔｏｒｒ、約２０Ｔｏｒｒ、約５０Ｔｏｒｒ、又は約１００Ｔｏｒｒの圧力を有しうる。例えば、処理チャンバ内の処理空間は、熱アニーリング処理中に、約５ｍＴｏｒｒ～約１００Ｔｏｒｒ、約１０ｍＴｏｒｒ～約１００Ｔｏｒｒ、約１００ｍＴｏｒｒ～約１００Ｔｏｒｒ、約５００ｍＴｏｒｒ～約１００Ｔｏｒｒ、約１Ｔｏｒｒ～約１００Ｔｏｒｒ、約５Ｔｏｒｒ～約１００Ｔｏｒｒ、約１０Ｔｏｒｒ～約１００Ｔｏｒｒ、約２５Ｔｏｒｒ～約１００Ｔｏｒｒ、約５０Ｔｏｒｒ～約１００Ｔｏｒｒ、約０．５ｍＴｏｒｒ～約２０Ｔｏｒｒ、約５ｍＴｏｒｒ～約２０Ｔｏｒｒ、約１０ｍＴｏｒｒ～約２０Ｔｏｒｒ、約１００ｍＴｏｒｒ～約２０Ｔｏｒｒ、約５００ｍＴｏｒｒ～約２０Ｔｏｒｒ、約１Ｔｏｒｒ～約２０Ｔｏｒｒ、約５Ｔｏｒｒ～約２０Ｔｏｒｒ、約１０Ｔｏｒｒ～約２０Ｔｏｒｒ、約０．５ｍＴｏｒｒ～約１Ｔｏｒｒ、約５ｍＴｏｒｒ～約１Ｔｏｒｒ、約５ｍＴｏｒｒ～約１Ｔｏｒｒ、約１０ｍＴｏｒｒ～約１Ｔｏｒｒ、約１００ｍＴｏｒｒ～約１Ｔｏｒｒ、約５００ｍＴｏｒｒ～約１Ｔｏｒｒの圧力を有しうる。
［００３６］ アニーリング処理は、ダイヤモンド状炭素膜からの圧縮応力を大幅に減少させ、その結果、応力負荷ダイヤモンド状炭素膜の圧縮応力の多くは、ひとたび低応力ダイヤモンド状炭素膜に変換されると、緩和、軽減、又は除去される。密度、弾性率、ｓｐ３ハイブリッド炭素原子濃度、水素濃度など、応力負荷ダイヤモンド状炭素膜の他の多くの特性は、これから生成される低応力ダイヤモンド状炭素膜と同じか、実質的に類似している。
［００３７］ 低応力ダイヤモンド状炭素膜の圧縮応力は、低応力膜が作られる元となる応力負荷ダイヤモンド状炭素膜の圧縮応力よりも小さい。いくつかの実施例では、低応力ダイヤモンド状炭素膜の圧縮応力は、応力負荷ダイヤモンド状炭素膜の圧縮応力よりも約２５％、約３０％、約３５％、約４０％、約４５％、約５０％、又は約５５％～約６０％、約６５％、約７０％、約７５％、約８０％、約８５％、約９０％、又は約９５％小さくなっている。例えば、低応力ダイヤモンド状炭素膜の圧縮応力は、応力負荷ダイヤモンド状炭素膜の圧縮応力よりも、約２５％～約９５％、約２５％～約９０％、約２５％～約８０％、約２５％～約７５％、約２５％～約７０％、約２５％～約６０％、約２５％～約５５％、約２５％～約５０％、約２５％～約４０％、約４０％～約９５％、約４０％～約９０％、約４０％～約８０％、約４０％～約７５％、約４５％、約４０％～約４０％。約４０％～約７０％、約４０％～約６０％、約４０％～約５５％、約４０％～約５０％、約５０％～約９５％、約５０％～約９０％、約５０％～約８０％、約５０％～約７５％、約５０％～約７０％、約５０％～約６０％、約６０％～約７０％、約６０％～約８０％、又は約６０％～約９０％小さくなっている。
［００３８］ 応力負荷ダイヤモンド状炭素膜は、５００ＭＰａ以上、例えば、約５２５ＭＰａ、約５５０ＭＰａ、約５７５ＭＰａ、約６００ＭＰａ、約６２５ＭＰａ、又は約６５０ＭＰａ～約６７５ＭＰａ、約７００ＭＰａ、約７２５ＭＰａ、約７５０ＭＰａ、約８００ＭＰａ、約８５０ＭＰａ、約９００ＭＰａ、約９５０ＭＰａ、約１，０００ＭＰａ、約１，１００ＭＰａ、約１，２００ＭＰａ、又はこれを上回る圧縮応力を有しうる。例えば、応力負荷ダイヤモンド状炭素膜は、５００ＭＰａ～約１，２００ＭＰａ、５００ＭＰａ～約１，０００ＭＰａ、５００ＭＰａ～約９００ＭＰａ、５００ＭＰａ～約８５０ＭＰａ、５００ＭＰａ～約８００ＭＰａ、５００ＭＰａ～約７５０ＭＰａ、５００ＭＰａ～約７２５ＭＰａ、５００ＭＰａ～約７００ＭＰａ、５００ＭＰａ～約６７５ＭＰａ、５００ＭＰａ～約６５０ＭＰａ、５００ＭＰａ～約６２５ＭＰａ、５００ＭＰａ～約６００ＭＰａ、約６００ＭＰａ～約１，２００ＭＰａ、約６００ＭＰａ～約１，０００ＭＰａ、約６００ＭＰａ～約９００ＭＰａ、約６００ＭＰａ～約８５０ＭＰａ、約６００ＭＰａ～約８００ＭＰａ、約６００ＭＰａ～約７５０ＭＰａ、約６００ＭＰａ～約７２５ＭＰａ、約６００ＭＰａ～約７００ＭＰａ、約６００ＭＰａ～約６７５ＭＰａ、約６００ＭＰａ～約６５０ＭＰａ、約６００ＭＰａ～約６２５ＭＰａ、約６５０ＭＰａ～約１，２００ＭＰａ、約６５０ＭＰａ～約１，０００ＭＰａ、約６５０ＭＰａ～約９００ＭＰａ、約６５０ＭＰａ～約８５０ＭＰａ、約６５０ＭＰａ～約８００ＭＰａ、約６５０ＭＰａ～約７５０ＭＰａ、約６５０ＭＰａ～約７２５ＭＰａ、又は約６５０ＭＰａ～約７００ＭＰａの圧縮応力を有しうる。
［００３９］ 低応力ダイヤモンド状炭素膜は、５００ＭＰａ未満、例えば、約１０ＭＰａ、約２０ＭＰａ、約５０ＭＰａ、約８０ＭＰａ、約１００ＭＰａ、約１２５ＭＰａ、約１５０ＭＰａ、約１７５ＭＰａ、約２００ＭＰａ、約２２５ＭＰａ、約２５０ＭＰａ、約２７５ＭＰａ、又は約３００ＭＰａ～約３２５ＭＰａ、約３５０ＭＰａ、約３７５ＭＰａ、約４００ＭＰａ、約４２５ＭＰａ、約４５０ＭＰａ、約４７５ＭＰａ、約４９０ＭＰａ、約４９５ＭＰａ、約４９９ＭＰａ、又は‐５００ＭＰａ未満の圧縮応力を有しうる。例えば、低応力ダイヤモンド状炭素膜は、約２０ＭＰａ～５００ＭＰａ未満、約５０ＭＰａ～５００ＭＰａ未満、約８０ＭＰａ～５００ＭＰａ未満、約１００ＭＰａ～５００ＭＰａ未満、約１５０ＭＰａ～５００ＭＰａ未満、約２００ＭＰａ～５００ＭＰａ未満、約２２５ＭＰａ～５００ＭＰａ未満、約２５０ＭＰａ～５００ＭＰａ未満、約２７５ＭＰａ～５００ＭＰａ未満、約３００ＭＰａ～５００ＭＰａ未満、約３２５ＭＰａ～５００ＭＰａ未満、約３５０ＭＰａ～５００ＭＰａ未満、約３７５ＭＰａ～５００ＭＰａ未満、約４００ＭＰａ～５００ＭＰａ未満、約４５０ＭＰａ～５００ＭＰａ未満、約２０ＭＰａ～４００ＭＰａ未満約５０ＭＰａ～約４００ＭＰａ、約８０ＭＰａ～約４００ＭＰａ、約１００ＭＰａ～約４００ＭＰａ、約１５０ＭＰａ～約４００ＭＰａ、約２００ＭＰａ～約４００ＭＰａ、約２２５ＭＰａ～約４００ＭＰａ、約２５０ＭＰａ～約４００ＭＰａ、約２７５ＭＰａ～約４００ＭＰａ、約３００ＭＰａ～約４００ＭＰａ、約３２５ＭＰａ～約４００ＭＰａ、約３５０ＭＰａ～約４００ＭＰａ、約３７５ＭＰａ～約４００ＭＰａ、約２０ＭＰａ～約３００ＭＰａ、約５０ＭＰａ～約３００ＭＰａ、約８０ＭＰａ～約３００ＭＰａ、約１００ＭＰａ～約３００ＭＰａ、約１５０ＭＰａ～約３００ＭＰａ、約２００ＭＰａ～約３００ＭＰａ、約２２５ＭＰａ～約３００ＭＰａ、約２５０ＭＰａ～約３００ＭＰａ、又は約２７５ＭＰａ～約３００ＭＰａの圧縮応力を有しうる。
［００４０］ １つ又は複数の実施例では、応力負荷ダイヤモンド状炭素膜は、約６００ＭＰａ～約１，０００ＭＰａの圧縮応力を有し、ひとたび低応力ダイヤモンド状炭素膜に変換されると、約２０ＭＰａ～約４００ＭＰａ、又は約１５０ＭＰａ～約４００ＭＰａの圧縮応力を有する。いくつかの実施例では、応力負荷ダイヤモンド状炭素膜は、約６５０ＭＰａ～約９００ＭＰａの圧縮応力を有し、ひとたび低応力ダイヤモンド状炭素膜に変換されると、約５０ＭＰａ～約３５０ＭＰａ、又は約２００ＭＰａ～約３５０ＭＰａの圧縮応力を有する。他の実施例では、応力負荷ダイヤモンド状炭素膜は、約７００ＭＰａ～約８５０ＭＰａの圧縮応力を有し、ひとたび低応力ダイヤモンド状炭素膜に変換されると、約１００ＭＰａ～約３２５ＭＰａ、又は約２５０ＭＰａ～約３２５ＭＰａの圧縮応力を有する。
［００４１］ １つ又は複数の実施形態では、ＲＰＳを通じて水素ラジカルが供給され、これが、ｓｐ２ハイブリッド炭素原子の選択的エッチングにつながり、ひいては膜のｓｐ３ハイブリッド炭素原子の分画（ｆｒａｃｔｉｏｎ）をさらに増大させ、これによりエッチング選択性をさらに高める。低応力ダイヤモンド状炭素膜の高いエッチング選択性は、既存の生成膜よりも高い密度及び弾性率を有することによって実現される。理論に縛られるわけではないが、密度及び弾性率の向上は、低応力ダイヤモンド状炭素膜中のｓｐ３ハイブリッド炭素原子の含有量の増大によりもたらされると考えられており、この含有量の増大は、低い圧力とプラズマ出力との組み合わせによって実現されうる。
［００４２］ 応力負荷ダイヤモンド状炭素膜及び低応力ダイヤモンド状炭素膜の各々は、それぞれのダイヤモンド状炭素膜中の炭素原子の総量を基準にして、少なくとも４０原子％（ａｔ％）、約４５ａｔ％、約５０ａｔ％、約５５ａｔ％、又は約５８ａｔ％～約６０ａｔ％、約６５ａｔ％、約７０ａｔ％、約７５ａｔ％、約８０ａｔ％、約８５ａｔ％、約８８ａｔ％、約９０ａｔ％、約９２ａｔ％、又は約９５ａｔ％であるｓｐ３ハイブリッド炭素原子の濃度又は割合（例えば、ｓｐ３ハイブリッド炭素原子含有量）を個別に有しうる。例えば、応力負荷ダイヤモンド状炭素膜及び低応力ダイヤモンド状炭素膜の各々はそれぞれのダイヤモンド状炭素膜中の炭素原子の総量を基準にして、少なくとも４０ａｔ％～約９５ａｔ％、約４５ａｔ％～約９５ａｔ％、約５０ａｔ％～約９５ａｔ％、約５０ａｔ％～約９０ａｔ％、約５０ａｔ％～約８５ａｔ％、約５０ａｔ％～約８０ａｔ％、約５０ａｔ％～約７５ａｔ％、約５０ａｔ％～約７０ａｔ％、約５０ａｔ％～約６５ａｔ％、約５５ａｔ％～約７５ａｔ％、約５５ａｔ％～約７０ａｔ％、約５５ａｔ％～約６５ａｔ％、約５５ａｔ％～約６０ａｔ％、約６０ａｔ％～約８０ａｔ％、約６０ａｔ％～約７５ａｔ％、約６０ａｔ％～約７０ａｔ％、約６０ａｔ％～約６５ａｔ％、約６５ａｔ％～約９５ａｔ％、約６５ａｔ％～約９０ａｔ％、約６５ａｔ％～約８５ａｔ％、約６５ａｔ％～約８０ａｔ％、約６５ａｔ％～約７５ａｔ％、約６５ａｔ％～約７０ａｔ％、約６５ａｔ％～約６８ａｔ％、約７５ａｔ％～約９５ａｔ％、約７５ａｔ％～約９０ａｔ％、約７５ａｔ％～約８５ａｔ％、約７５ａｔ％～約８０ａｔ％、又は約７５ａｔ％～約７８ａｔ％であるｓｐ３ハイブリッド炭素原子の濃度又は割合を個別に有しうる。
［００４３］ いくつかの実施形態では、応力負荷ダイヤモンド状炭素膜及び低応力ダイヤモンド状炭素膜の各々は、６０ａｔ％未満、例えば、５５ａｔ％未満又は５０ａｔ％未満のｓｐ２ハイブリッド炭素原子の濃度又は割合（例えば、ｓｐ２ハイブリッド炭素原子含有量）を個別に有しうる。応力負荷ダイヤモンド状炭素膜及び低応力ダイヤモンド状炭素膜の各々は、それぞれのダイヤモンド状炭素膜中の炭素原子の総量を基準にして、約５ａｔ％、約１０ａｔ％、約１５ａｔ％、約２０ａｔ％、約２５ａｔ％、約２８ａｔ％、約３０ａｔ％、約３２ａｔ％、約３５ａｔ％、約３６ａｔ％、約３８ａｔ％、約４０ａｔ％、約４５ａｔ％、約５０ａｔ％、約５５ａｔ％、又は約６０ａｔ％であるｓｐ２ハイブリッド炭素原子の濃度又は割合を個別に有しうる。例えば、応力負荷ダイヤモンド状炭素膜及び低応力ダイヤモンド状炭素膜の各々は、それぞれのダイヤモンド状炭素膜中の炭素原子の総量を基準にして、約５ａｔ％～約６０ａｔ％、約５ａｔ％～約５０ａｔ％、約５ａｔ％～約４５ａｔ％、約５ａｔ％～約４０ａｔ％、約５ａｔ％～約３８ａｔ％、約５ａｔ％～約３６ａｔ％、約５ａｔ％～約３５ａｔ％、約５ａｔ％～約３２ａｔ％、約５ａｔ％～約３０ａｔ％、約５ａｔ％～約２５ａｔ％、約５ａｔ％～約２０ａｔ％、約５ａｔ％～約１５ａｔ％、約５ａｔ％～約１０ａｔ％、約２０ａｔ％～約６０ａｔ％、約２０ａｔ％～約５０ａｔ％、約２０ａｔ％～約４５ａｔ％、約２０ａｔ％～約４０ａｔ％、約２０ａｔ％～約３８ａｔ％、約２０ａｔ％～約３６ａｔ％、約２０ａｔ％～約３５ａｔ％、約２０ａｔ％～約３２ａｔ％、約２０ａｔ％～約３０ａｔ％、約２０ａｔ％～約２５ａｔ％、約２０ａｔ％～約２２ａｔ％、約３０ａｔ％～約６０ａｔ％、約３０ａｔ％～約５０ａｔ％、約３０ａｔ％～約４５ａｔ％、約３０ａｔ％～約４０ａｔ％、約３０ａｔ％～約３８ａｔ％、約３０ａｔ％～約３６ａｔ％、約３０ａｔ％～約３５ａｔ％、約３０ａｔ％～約３２ａｔ％、約３２ａｔ％～約３８ａｔ％、約３２ａｔ％～約３６ａｔ％、約３２ａｔ％～約３４ａｔ％、約３４ａｔ％～約３８ａｔ％、約３４ａｔ％～約３６ａｔ％であるｓｐ２ハイブリッド炭素原子の濃度又は割合を個別に有しうる。
［００４４］ 応力負荷ドープダイヤモンド状炭素膜及び低応力ダイヤモンド状炭素膜の各々は、１．５ｇ／ｃｃ（グラム／立方センチメートル（ｃｍ３））を上回る密度、例えば、約１．５５ｇ／ｃｃ、約１．６ｇ／ｃｃ、約１．６５ｇ／ｃｃ、又は約１．６８ｇ／ｃｃ～約１．７ｇ／ｃｃ、約１．７２ｇ／ｃｃ、約１．７５ｇ／ｃｃ、約１．７８ｇ／ｃｃ、約１．８ｇ／ｃｃ、約１．８５ｇ／ｃｃ、約１．９ｇ／ｃｃ、約１．９５ｇ／ｃｃ、約１．９８ｇ／ｃｃ、約２ｇ／ｃｃ、約２．０５ｇ／ｃｃ、約２．１ｇ／ｃｃ、又はこれを上回る密度を個別に有する。例えば、応力負荷ドープダイヤモンド状炭素膜及び低応力ダイヤモンド状炭素膜の各々は、１．５ｇ／ｃｃ超～約２．１ｇ／ｃｃ、１．５ｇ／ｃｃ超～約２．０５ｇ／ｃｃ、１．５ｇ／ｃｃ超～約２ｇ／ｃｃ、１．５ｇ／ｃｃ超～約１．９ｇ／ｃｃ、１．５ｇ／ｃｃ超～約１．８５ｇ／ｃｃ、１．５ｇ／ｃｃ超～約１．８ｇ／ｃｃ、１．５ｇ／ｃｃ超～約１．７８ｇ／ｃｃ、１．５ｇ／ｃｃ超～約１．７５ｇ／ｃｃ、１．５ｇ／ｃｃ超～約１．７２ｇ／ｃｃ、１．５ｇ／ｃｃ超～約１．７ｇ／ｃｃ、１．５ｇ／ｃｃ超～約１．６８ｇ／ｃｃ、１．５ｇ／ｃｃ超～約１．６５ｇ／ｃｃ、１．５ｇ／ｃｃ超～約１．６ｇ／ｃｃ、約１．６ｇ／ｃｃ～約２．１ｇ／ｃｃ、約１．６ｇ／ｃｃ～約２．０５ｇ／ｃｃ、約１．６ｇ／ｃｃ～約２ｇ／ｃｃ、約１．６ｇ／ｃｃ～約１．９ｇ／ｃｃ、約１．６ｇ／ｃｃ～約１．８５ｇ／ｃｃ、約１．６ｇ／ｃｃ～約１．８ｇ／ｃｃ、約１．６ｇ／ｃｃ～約１．７８ｇ／ｃｃ、約１．６ｇ／ｃｃ～約１．７５ｇ／ｃｃ、約１．６ｇ／ｃｃ～約１．７２ｇ／ｃｃ、約１．６ｇ／ｃｃ～約１．７ｇ／ｃｃ、約１．６ｇ／ｃｃ～約１．６８ｇ／ｃｃ、約１．６ｇ／ｃｃ～約１．６５ｇ／ｃｃ、約１．６８ｇ／ｃｃ～約２．１ｇ／ｃｃ、約１．６８ｇ／ｃｃ～約２．０５ｇ／ｃｃ、約１．６８ｇ／ｃｃ～約２ｇ／ｃｃ、約１．６８ｇ／ｃｃ～約１．９ｇ／ｃｃ、約１．６８ｇ／ｃｃ～約１．８５ｇ／ｃｃ、約１．６８ｇ／ｃｃ～約１．８ｇ／ｃｃ、約１．６８ｇ／ｃｃ～約１．７８ｇ／ｃｃ、約１．６８ｇ／ｃｃ～約１．７５ｇ／ｃｃ、約１．６８ｇ／ｃｃ～約１．７２ｇ／ｃｃ、約１．６８ｇ／ｃｃ～約１．７ｇ／ｃｃ、約１．７ｇ／ｃｃ～約１．７５ｇ／ｃｃ、約１．７ｇ／ｃｃ～約１．７２ｇ／ｃｃ、約１．５５ｇ／ｃｃ～２ｇ／ｃｃ未満、約１．６ｇ／ｃｃ～２ｇ／ｃｃ未満、約１．６５ｇ／ｃｃ～２ｇ／ｃｃ未満、約１．６８ｇ／ｃｃ～２ｇ／ｃｃ未満、約１．７ｇ／ｃｃ～２ｇ／ｃｃ未満、約１．７２ｇ／ｃｃ～２ｇ／ｃｃ未満、約１．７５ｇ／ｃｃ～２ｇ／ｃｃ未満、又は約１．８ｇ／ｃｃ～２ｇ／ｃｃ未満の密度を個別に有する。
［００４５］ 応力負荷ドープダイヤモンド状炭素膜及び低応力ダイヤモンド状炭素膜の各々は、約５Å、約１０Å、約５０Å、約１００Å、約１５０Å、約２００Å、又は約３００Å～約４００Å、約５００Å、約６００Å、約７００Å、約８００Å、約１，０００Å、約２，０００Å、約３，０００Å、約５，０００Å、約６，０００Å、約８，０００Å、約１０，０００Å、約１５，０００Å、約２０，０００Å、又はこれを上回る厚さを個別に有しうる。例えば、応力負荷ドープダイヤモンド状炭素膜及び低応力ダイヤモンド状炭素膜の各々は、約５Å～約２０，０００Å、約５Å～約１０，０００Å、約５Å～約５，０００Å、約５Å～約３，０００Å、約５Å～約２，０００Å、約５Å～約１，０００Å、約５Å～約５００Å、約５Å～約２００Å、約５Å～約１００Å、約５Å～約５０Å、約２００Å～約２０，０００Å、約２００Å～約１０，０００Å、約２００Å～約６，０００Å、約２００Å～約５，０００Å、約２００Å～約３，０００Å、約２００Å～約２，０００Å、約２００Å～約１，０００Å、約２００Å～約５００Å、約６００Å～約３，０００Å、約６００Å～約２，０００Å、約６００Å～約１，５００Å、約６００Å～約１，０００Å、約６００Å～約８００Å、約１，０００Å～約２０，０００Å、約１，０００Å～約１０，０００Å、約１，０００Å～約５，０００Å、約１，０００Å～約３，０００Å、約１，０００Å～約２，０００Å、約２，０００Å～約２０，０００Å、又は約２，０００Å～約３，０００Åの厚さを個別に有しうる。
［００４６］ 応力負荷ドープダイヤモンド状炭素膜及び低応力ダイヤモンド状炭素膜の各々は、２を上回る、例えば、約２．１、約２．２、約２．３、約２．４又は約２．５～約２．６、約２．７、約２．８、約２，９、又は約３の屈折率又はｎ値（６３３ｎｍにおけるｎ）を個別に有しうる。例えば、応力負荷ドープダイヤモンド状炭素膜及び低応力ダイヤモンド状炭素膜の各々は、２超～約３、２超～約２．８、２超～約２．５、２超～約２．３、約２．１～約３、約２．１～約２．８、約２．１～約２．５、約２．１～約２．３、約２．３～約３、約２．３～約２．８、又は約２．３～約２．５の屈折率又はｎ値（６３３ｎｍにおけるｎ）を個別に有しうる。
［００４７］ 応力負荷ドープダイヤモンド状炭素膜及び低応力ダイヤモンド状炭素膜の各々は、０．１を上回る、例えば、約０．１５、約０．２、約０．２５、又は約０．３の吸光係数又はｋ値（６３３ｎｍにおけるｋ）を個別に有しうる。例えば、応力負荷ドープダイヤモンド状炭素膜及び低応力ダイヤモンド状炭素膜の各々は、０．１超～約０．３、０．１超～約０．２５、０．１超～約０．２、０．１超～約０．１５、約０．２～約０．３、約０．２～約０．２５の吸光係数又はｋ値（６３３ｎｍにおけるｋ）を個別に有しうる。
［００４８］ 応力負荷ドープダイヤモンド状炭素膜及び低応力ダイヤモンド状炭素膜の各々は、５０ＧＰａ超又は６０ＧＰａ超の、例えば、約６５ＧＰａ、約７０ＧＰａ、約７５ＧＰａ、約９０ＧＰａ、約１００ＧＰａ、約１２５ＧＰａ、又は約１５０ＧＰａ～約１７５ＧＰａ、約２００ＧＰａ、約２５０ＧＰａ、約２７５ＧＰａ、約３００ＧＰａ、約３５０ＧＰａ、又は約４００ＧＰａの弾性率を個別に有しうる。例えば、応力負荷ドープダイヤモンド状炭素膜及び低応力ダイヤモンド状炭素膜の各々は、６０ＧＰａ超～約４００ＧＰａ、６０ＧＰａ超～約３５０ＧＰａ、６０ＧＰａ超～約３００ＧＰａ、６０ＧＰａ超～約２５０ＧＰａ、６０ＧＰａ超～約２００ＧＰａ、６０ＧＰａ超～約１５０ＧＰａ、６０ＧＰａ超～約１２５ＧＰａ、６０ＧＰａ超～約１００ＧＰａ、６０ＧＰａ超～約８０ＧＰａ、約６５ＧＰａ～約４００ＧＰａ、約６５ＧＰａ～約３５０ＧＰａ、約６５ＧＰａ～約３００ＧＰａ、約６５ＧＰａ～約２５０ＧＰａ、約６５ＧＰａ～約２００ＧＰａ、約６５ＧＰａ～約１５０ＧＰａ、約６５ＧＰａ～約１２５ＧＰａ、約６５ＧＰａ～約１００ＧＰａ、約６５ＧＰａ～約８０ＧＰａ、約８０ＧＰａ～約４００ＧＰａ、約８０ＧＰａ～約３５０ＧＰａ、約８０ＧＰａ～約３００ＧＰａ、約８０ＧＰａ～約２５０ＧＰａ、約８０ＧＰａ～約２００ＧＰａ、約８０ＧＰａ～約１５０ＧＰａ、約８０ＧＰａ～約１２５ＧＰａ、又は約８０ＧＰａ～約１００ＧＰａの弾性率を個別に有しうる。１つ又は複数の実施例では、応力負荷ドープダイヤモンド状炭素膜及び低応力ダイヤモンド状炭素膜の各々は、前述の弾性率を有し、約６００Åの厚さを個別に有しうる。
［００４９］ いくつかの実施形態では、低応力ダイヤモンド状炭素膜は、極紫外線（「ＥＵＶ」）リソグラフィ処理のための下層である。いくつかの実施形態では、低応力ダイヤモンド状炭素膜は、ＥＵＶリソグラフィ処理用の下層であり、膜中の炭素原子の総量を基準にして約４０％～約９０％の含有量のｓｐ３ハイブリッド炭素原子と、１．５ｇ／ｃｃ超～約１．９ｇ／ｃｃの密度と、約６０ＧＰａ～約１５０ＧＰａ、又は約２００ＧＰａ以上の弾性率を有する。
［００５０］ 図１Ａは、本明細書に記載の実施形態による、応力負荷ダイヤモンド状炭素膜の堆積を実施するために使用されうる基板処理システム１３２の概略図を示している。基板処理システム１３２は、ガスパネル１３０及びコントローラ１１０に連結された処理チャンバ１００を含む。処理チャンバ１００は、一般的に、上部壁１２４、側壁１０１、及び底部壁１２２を含み、これらの壁が処理空間１２６を画定する。基板支持アセンブリ１４６が、処理チャンバ１００の処理空間１２６内に設けられる。基板支持アセンブリ１４６は、一般的に、ステム１６０によって支持される静電チャック１５０を含む。静電チャック１５０は、典型的には、アルミニウム、セラミック、及びその他の適切な材料から製造されうる。静電チャック１５０は、変位機構（図示せず）を使用して、処理チャンバ１００の内部で垂直方向に動かされうる。
［００５１］ 真空ポンプ１０２は、処理チャンバ１００の底部に形成されたポートに連結されている。真空ポンプ１０２は、処理チャンバ１００内を所望のガス圧を保つために使用される。真空ポンプ１０２は、処理チャンバ１００から、後処理ガス及び処理の副生成物を排出する。
［００５２］ 基板処理システム１３２は、チャンバ圧力を制御するために処理チャンバ１００と真空ポンプ１０２との間に位置付けられた、チャンバ圧力制御用の追加装置、例えば、バルブ（スロットルバルブや隔離バルブなど）をさらに含みうる。
［００５３］ 複数の開孔１２８を有するガス分配アセンブリ１２０が、静電チャック１５０の上方で、処理チャンバ１００の上部に配置される。ガス分配アセンブリ１２０の開孔１２８は、処理チャンバ１００内に処理ガス（例えば、堆積ガス、希釈ガス、キャリアガス、バージガス）を導入するために利用される。開孔１２８は、種々の処理要件のために様々な処理ガスの流れを容易にするため、種々のサイズ、数量、分配態様、形状、設計、及び直径を有しうる。ガス分配アセンブリ１２０はガスパネル１３０に接続され、ガスパネル１３０は、処理中に様々なガスを処理空間１２６に供給することを可能にする。基板１９０の表面１９１上への材料の堆積をもたらす処理ガスの熱分解を強化するために、ガス分配アセンブリ１２０から出る処理混合ガスからプラズマが形成される。
［００５４］ ガス分配アセンブリ１２０と静電チャック１５０とは、処理空間１２６内に離間した電極の対を形成しうる。ガス分配アセンブリ１２０と静電チャック１５０との間でプラズマの生成を促進するために、１つ又は複数のＲＦ電源１４０が、整合ネットワーク１３８（これは任意選択である）を通じて、ガス分配アセンブリ１２０にバイアス電位を提供する。代替的に、ＲＦ電源１４０及び整合ネットワーク１３８は、ガス分配アセンブリ１２０に、静電チャック１５０に、又はガス分配アセンブリ１２０と静電チャック１５０の両方に連結されうるか、或いは、処理チャンバ１００の外部に配置されたアンテナ（図示せず）に連結されうる。１つ又は複数の実施例では、ＲＦ電源１４０は、約３５０ＫＨｚ、約２ＭＨｚ、約１３．５６ＭＨｚ、約２７ＭＨｚ、約４０ＭＨｚ、約６０ＭＨｚ、又は約１００ＭＨｚの周波数で、電力を発生させうる。いくつかの実施形態では、ＲＦ電源１４０は、約５０ｋＨｚ～約１３．６ＭＨｚの周波数で、約１００ワット～約３，０００ワットの電力を供給しうる。他の実施例では、ＲＦ電源１４０は、約５０ｋＨｚ～約１３．６ＭＨｚの周波数で、約５００ワット～約１，８００ワットの電力を供給しうる。
［００５５］ コントローラ１１０は、中央処理装置（ＣＰＵ）１１２、メモリ１１６、及び支持回路１１４を含み、これらは、処理シーケンスを制御し、ガスパネル１３０からのガス流を調節するために利用される。ＣＰＵ１１２は、産業用設定で使用できる任意の形態の汎用コンピュータプロセッサであってもよい。ソフトウェアルーチンは、メモリ１１６に、例えば、ランダムアクセスメモリ、読出専用メモリ、フロッピー、又はハードディスクドライブ、或いはその他の形態のデジタルストレージに記憶されうる。支持回路１１４は、従来的にはＣＰＵ１１２に接続され、キャッシュ、クロック回路、入出力システム、電力供給源などを含みうる。コントローラ１１０と基板処理システム１３２の様々な構成要素との間の双方向通信は、多数の信号ケーブル（信号バス１１８と総称され、その一部が図１Ａに示されている）を通じて処理される。
［００５６］ 図１Ｂは、本明細書に記載された実施形態を実践するために使用することができる別の基板処理システム１８０の概略断面図を示している。基板処理システム１８０は、ガスパネル１３０から、側壁１０１を経て基板１９０の表面１９１の端から端まで処理ガスを流すよう構成されていることを除けば、図１Ａの基板処理システム１３２に類似している。加えて、図１Ａに示しているガス分配アセンブリ１２０が電極１８２で置換されている。電極１８２は、二次的な電荷生成装置として構成されうる。１つ又は複数の実施形態では、電極１８２は、ケイ素含有電極である。
［００５７］ 図２は、本明細書に記載の実施形態を実践する上で使用されうる図１Ａ及び図１Ｂの処理システムにおいて使用される、基板支持アセンブリ１４６の概略断面図を示している。図２を参照するに、静電チャック１５０は、静電チャック１５０の上面１９２の上に支持されている基板１９０の温度を制御するのに適した、ヒータ素子１７０を含みうる。ヒータ素子１７０は、静電チャック１５０に埋設されうる。静電チャック１５０は、ヒータ電源１０６からの電流がヒータ素子１７０に印加されることによって、抵抗加熱されうる。ヒータ電源１０６は、ＲＦフィルタ２１６を通じて連結されうる。ＲＦフィルタ２１６は、ヒータ電源１０６をＲＦエネルギーから保護するために使用されうる。ヒータ素子１７０は、ニッケル－鉄－クロム合金（例えば、ＩＮＣＯＬＯＹ（登録商標））のシース管内に封入されたニッケル－クロムワイヤから作製されうる。ヒータ素子１７０により生成された熱を制御し、ひいては基板１９０及び静電チャック１５０を膜堆積中に実質的に一定の温度に維持するよう、ヒータ電源１０６から供給される電流はコントローラ１１０によって調整される。供給される電流は、静電チャック１５０の温度を約５０℃～約６００℃に選択的に制御するよう、調節されうる。
［００５８］ 図１を参照するに、従来の様態では、静電チャック１５０の温度をモニタするために、静電チャック１５０に温度センサ１７２（熱電対など）が埋設されうる。測定された温度は、ヒータ素子１７０に供給される電力を制御して、基板を望ましい温度に維持するために、コントローラ１１０によって使用される。
［００５９］ 静電チャック１５０は、チャッキング電極２１０を含み、これは導電性材料のメッシュであってよい。チャッキング電極２１０は、静電チャック１５０に埋設されうる。チャッキング電極２１０はチャッキング電源２１２に連結されており、通電されると、基板１９０を静電チャック１５０の上面１９２に静電クランプする。
［００６０］ チャッキング電極２１０は、単極若しくは双極の電極として構成されてもよく、又は別の適切な構成を有してもよい。チャッキング電極２１０は、ＲＦフィルタ２１４を通じてチャッキング電源２１２に連結されてよく、チャッキング電源２１２は、直流（ＤＣ）電力を供給して、基板１９０を静電チャック１５０の上面１９２に静電固定する。ＲＦフィルタ２１４は、処理チャンバ１００内のプラズマ形成に利用されるＲＦ電力が、チャンバの外で電気機器を損傷すること、又は電気的障害を引き起こすことを防止する。静電チャック１５０は、窒化アルミニウム又は酸化アルミニウム（例えば、アルミナ）などのセラミック材料から製造されうる。代替的に、静電チャック１５０は、ポリイミド、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリアリールエーテルケトン（ＰＡＥＫ）などのポリマーから製造されうる。
［００６１］ 電力印加システム２２０が、基板支持アセンブリ１４６に連結される。電力印加システム２２０は、ヒータ電源１０６、チャッキング電源２１２、第１の高周波（ＲＦ）電源２３０、及び第２のＲＦ電源２４０を含みうる。電力印加システム２２０は、コントローラ１１０と、コントローラ１１０及び第１のＲＦ電源２３０と第２のＲＦ電源２４０の両方と通信可能なセンサデバイス２５０とを含みうる。コントローラ１１０はさらに、基板１９０に材料の層を堆積させるように、第１のＲＦ電源２３０と第２のＲＦ電源２４０からのＲＦ電力を印加することにより、処理ガスからのプラズマを制御するために利用されうる。
［００６２］ 上述したように、静電チャック１５０は、
一態様では、基板１９０をチャックするよう機能すると同時に、第１のＲＦ電極としても機能しうるチャッキング電極２１０を含む。静電チャック１５０は、第２のＲＦ電極２６０も含んでよく、チャッキング電極２１０と共に、プラズマを調整するためにＲＦ電力を印加しうる。第１のＲＦ電源２３０は、第２のＲＦ電極２６０に連結されてもよいが、第２のＲＦ電源２４０は、チャッキング電極２１０に連結されてもよい。第１のＲＦ電源２３０と第２のＲＦ電源２４０のそれぞれのために、第１の整合ネットワークと第２の整合ネットワークが設けられてもよい。第２のＲＦ電極２６０は、図示しているような導電性材料の固体金属プレートであってもよい。代替的に、第２のＲＦ電極２６０は、導電性材料のメッシュであってもよい。
［００６３］ 第１のＲＦ電源２３０及び第２のＲＦ電源２４０は、同じ周波数で、又は異なる周波数で電力を発生させうる。１つ又は複数の実施形態では、第１のＲＦ電源２３０と第２のＲＦ電源２４０の一方又は両方が、約３５０ＫＨｚ～約１００ＭＨｚ（例えば、３５０ＫＨｚ、２ＭＨｚ、１３．５６ＭＨｚ、２７ＭＨｚ、４０ＭＨｚ、６０ＭＨｚ、又は１００ＭＨｚ）の周波数で、個別に電力を発生させうる。１つ又は複数の実施形態では、第１のＲＦ電源２３０は、１３．５６ＭＨｚの周波数で電力を発生させることができ、第２のＲＦ電源２４０は、２ＭＨｚの周波数で電力を発生させることができ、或いはその逆も可能である。第１のＲＦ電源２３０と第２のＲＦ電源２４０の一方又は両方からのＲＦ電力が、プラズマを調整するために変更されうる。例えば、センサデバイス２５０は、第１のＲＦ電源２３０と第２のＲＦ電源２４０の一方又は両方からのＲＦエネルギーをモニタするために使用されうる。センサデバイス２５０からのデータは、コントローラ１１０に送信されてよく、コントローラ１１０は、第１のＲＦ電源２３０及び第２のＲＦ電源２４０によって印加される電力を変更するために利用されうる。
［００６４］ １つ又は複数の実施形態では、静電チャック１５０は、チャッキング電極２１０とＲＦ電極とを互いに分離し、第１のＲＦバイアスをＲＦ電極２６０に印加し、第２のＲＦバイアスをチャッキング電極２１０に印加することが可能である。１つ又は複数の実施例では、第１のＲＦバイアスは、約３５０ＫＨｚ～約１００ＭＨｚの周波数で、約１０ワット～約３，０００ワットの電力で供給され、第２のＲＦバイアスは、約３５０ＫＨｚ～約１００ＭＨｚの周波数で、約１０ワット～約３，０００ワットの電力で供給される。他の実施例では、第１のＲＦバイアスは、約１３．５６ＭＨｚの周波数で、約２，５００ワット～約３，０００ワットの電力で供給され、第２のＲＦバイアスは、約２ＭＨｚの周波数で、約８００ワット～約１，２００ワットの電力で供給される。
［００６５］ １つ又は複数の実施形態では、１つ又は複数の炭化水素化合物を含む堆積ガスは、ＰＥ－ＣＶＤチャンバなどの処理チャンバの処理空間に流されるか又は導入されてもよい。炭化水素化合物及び希釈ガスは、個別に処理空間に流されるか又は導入されうる。いくつかの実施例では、１つ又は複数の基板が処理チャンバ内の静電チャック上に配置される。静電チャックは、チャッキング電極とＲＦ電極を別々に有することができる。ＲＦ電極に第１のＲＦバイアスを、チャッキング電極に第２のＲＦバイアスを印加することにより、基板又はその近傍（例えば、基板レベル）でプラズマを点火又は発生させることができる。応力負荷ダイヤモンド状炭素膜は、基板上に堆積又は形成される。いくつかの実施形態では、パターニングされたフォトレジスト層は、応力負荷ダイヤモンド状炭素膜の上に堆積又は形成されてよく、応力負荷ダイヤモンド状炭素膜は、パターニングされたフォトレジスト層に対応するパターンでエッチング又は形成され、また、パターンは基板にエッチング又は形成される。他の実施形態では、応力負荷ダイヤモンド状炭素膜は、低応力ダイヤモンド状炭素膜に変換され、次にパターニングされたフォトレジスト層は、低応力ダイヤモンド状炭素膜の上に堆積又は形成されてよく、低応力ダイヤモンド状炭素膜は、パターニングされたフォトレジスト層に対応するパターンでエッチング又は形成され、また、パターンは基板にエッチング又は形成される。
［００６６］ 一般的に、応力負荷ダイヤモンド状炭素膜を形成するために、以下の例示的な堆積処理パラメータが使用されてもよい。基板温度は、約５０℃～約３５０℃（例えば、約４０℃～約１００℃、約１０℃～約１００℃、又は約１０℃～約５０℃）の範囲であってよい。チャンバ圧力は、約０．５ｍＴｏｒｒ～約１０Ｔｏｒｒ（例えば、約２ｍＴｏｒｒ～約５０ｍＴｏｒｒ、又は約２ｍＴｏｒｒ～約１０ｍＴｏｒｒ）のチャンバ圧力の範囲であってよい。炭化水素化合物の流量は、約２０ｓｃｃｍ～約５，０００ｓｃｃｍ（例えば、約５０ｓｃｃｍ～約１，０００ｓｃｃｍ、約１００ｓｃｃｍ～約２００ｓｃｃｍ、又は約１５０ｓｃｃｍ～約２００ｓｃｃｍ）であってよい。希釈ガス又はパージガス（例えば、Ｈｅ）の流量は、約１ｓｃｃｍ～約３，０００ｓｃｃｍ（例えば、約５ｓｃｃｍ～約５００ｓｃｃｍ、約１０ｓｃｃｍ～約１５０ｓｃｃｍ、又は約２０ｓｃｃｍ～約１００ｓｃｃｍ）であってよい。応力負荷ダイヤモンド状炭素膜は、約２００Å～約６，０００Å（用途に応じて、例えば、約３００Å～約５，０００Å、約４００Å～約８００Å、約２，０００Å～約３，０００Å、又は約５Å～約２００Å）の厚さに堆積されてもよい。１つ又は複数の実施例では、処理パラメータは、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能な堆積チャンバにおける３００ｍｍ基板向けの処理パラメータの例を提示するものである。
［００６７］ 図３は、本開示の一実施形態による、基板上に配置された膜積層体の上に低応力ダイヤモンド状炭素膜を形成するための方法３００のフロー図を示す。膜積層体上に形成された応力負荷ダイヤモンド状炭素膜は、例えば、膜積層体に階段状構造を形成するためのハードマスクとして利用されうる。図４Ａ、図４Ｂは、方法３００により基板上に配置された膜積層体の上に低応力ダイヤモンド状炭素膜を形成するためのシーケンスを示す、概略断面図である。三次元半導体デバイス向けに膜積層体に階段状構造を製造するために利用される膜積層体の上に形成されうるハードマスク層に関連して、方法３００について後述しているが、方法３００は、他のデバイス製造応用においても、有利に使用されうる。さらに、図３に示している工程は、同時に、及び／又は図３に示している順序とは異なる順序で、実施されうることも理解されたい。
［００６８］ 方法３００は、工程３１０において、基板（図４Ａに示す基板４０２など）を、処理チャンバ（図１Ａ又は図１Ｂに示す処理チャンバ１００など）の中に位置付けることによって始まる。基板４０２は、図１Ａ、図１Ｂ、及び図２に示している基板１９０でありうる。基板４０２は、静電チャック（例えば、静電チャック１５０の上面１９２）の上に位置付けられうる。基板４０２は、膜積層体４０４が上部に配置された、ケイ素系材料、又は必要に応じて任意の適切な絶縁材料若しくは導電材料であってもよく、これらの材料は、膜積層体４０４において構造４００（例えば、階段状構造）を形成するために利用されうる。
［００６９］ 図４Ａに示される実施形態に示すように、基板４０２は、実質的に平面的な表面、平坦ではない表面、又は構造がその上に形成された実質的に平面的な表面を有しうる。膜積層体４０４が、基板４０２上に形成されている。１つ又は複数の実施形態では、膜積層体４０４は、フロントエンド処理又はバックエンド処理においてゲート構造、接触構造、又は相互接続構造を形成するために、利用されうる。方法３００は、膜積層体４０４でメモリ構造（ＮＡＮＤ構造など）に使用される階段状構造を形成するために、膜積層体４０４に対して実施されうる。１つ又は複数の実施形態では、基板４０２は、結晶シリコン（例えば、Ｓｉ＜１００＞又はＳｉ＜１１１＞）、酸化ケイ素、ストレインドシリコン、シリコンゲルマニウム、ドープされた又はドープされていないポリシリコン、ドープされた又はドープされていないシリコン基板、パターニングされた又はパターニングされていない基板シリコンオンインシュレータ（ＳＯＩ）、炭素がドープされた酸化ケイ素、窒化ケイ素、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料であってもよい。基板４０２は、様々な寸法、例えば２００ｍｍ、３００ｍｍ、４５０ｍｍ、又はその他の直径を有してもよく、矩形又は方形のパネルであってもよい。別途明記されない限り、本明細書に記載の実施形態及び実施例は、直径２００ｍｍ、直径３００ｍｍ、又は直径４５０ｍｍの基板上で実行される。基板４０２でＳＯＩ構造が利用される実施形態では、基板４０２は、シリコン結晶基板に配置された埋め込み型誘電体層を含みうる。本明細書に記載の１つ又は複数の実施形態では、基板４０２は、結晶シリコン基板であってもよい。
［００７０］ １つ又は複数の実施形態では、基板４０２上に配置された膜積層体４０４は、多数の垂直に積層された層を有しうる。膜積層体４０４は、膜積層体４０４において繰り返し形成される第１の層（４０８ａ１、４０８ａ２、４０８ａ３、．．．、４０８ａｎとして示される）、及び第２の層（４０８ｂ１、４０８ｂ２、４０８ｂ３、．．．、４０８ｂｎとして示される）を含むペアを含みうる。これらのペアは、交互に重なる第１の層（４０８ａ１、４０８ａ２、４０８ａ３、．．．、４０８ａｎとして示される）と、第２の層（４０８ｂ１、４０８ｂ２、４０８ｂ３、．．．、４０８ｂｎとして示される）とを含み、第１の層と第２の層のペアが目標数に達するまで、繰り返し形成される。
［００７１］ 膜積層体４０４は、三次元メモリチップなどの半導体チップの一部であってもよい。第１の層（４０８ａ１、４０８ａ２、４０８ａ３、．．．、４０８ａｎとして示される）と、第２の層（４０８ｂ１、４０８ｂ２、４０８ｂ３、．．．、４０８ｂｎとして示される）の反復層が図４Ａ、図４Ｂに３つ示されているが、必要に応じて、第１の層と第２の層の反復するペアが任意の目標数だけ利用されてもよいことに留意されたい。
［００７２］ １つ又は複数の実施形態では、膜積層体４０４を利用して、３次元メモリチップ用の複数のゲート構造を形成することができる。膜積層体４０４において形成された第１の層４０８ａ１、４０８ａ２、４０８ａ３、．．．、４０８ａｎは、第１の誘電体層であってもよく、第２の層４０８ｂ１、４０８ｂ２、４０８ｂ３、．．．、４０８ｂｎは、第２の誘電体層であってもよい。第１の層４０８ａ１、４０８ａ２、４０８ａ３、．．．、４０８ａｎ、及び第２の層４０８ｂ１、４０８ｂ２、４０８ｂ３、．．．、４０８ｂｎの形成に利用されうる適切な誘電体層には、とりわけ、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭化ケイ素、酸炭化ケイ素、窒化チタン、酸化物と窒化物の複合物、窒化物層を挟む少なくとも１つ又は複数の酸化物層、及びこれらの組み合わせが含まれうる。１つ又は複数の実施形態では、誘電体層は、４を上回る誘電率を有する、高誘電率材料であってもよい。高誘電率材料の適切な例としては、ハフニウム酸化物、ジルコニウム酸化物、チタン酸化物、ハフニウム酸化ケイ素、又はハフニウムケイ酸塩、ハフニウムアルミニウム酸化物、又はハフニウムアルミネート、ジルコニウム酸化ケイ素又はジルコニウムケイ酸塩、タンタル酸化物、アルミニウム酸化物、アルミニウムドープ二酸化ハフニウム、ビスマスストロンチウムチタン（ＢＳＴ）、及び白金ジルコニウムチタン（ＰＺＴ）、これらのドーパント、又はこれらの任意の組み合わせが含まれる。
［００７３］ １つ又は複数の実施例では、第１の層４０８ａ１、４０８ａ２、４０８ａ３、．．．、４０８ａｎは、酸化ケイ素層であり、第２の層４０８ｂ１、４０８ｂ２、４０８ｂ３、．．．、４０８ｂｎは、第１の層４０８ａ１、４０８ａ２、４０８ａ３、．．．、４０８ａｎの上に配置された窒化ケイ素層又はポリシリコン層である。１つ又は複数の実施形態では、第１の層４０８ａ１、４０８ａ２、４０８ａ３、．．．、４０８ａｎは、の厚さは、約５０Å～約１，０００Å（例えば、約５００Å）で制御されてよく、第２の層４０８ｂ１、４０８ｂ２、４０８ｂ３、．．．、４０８ｂｎの各々の厚さは、約５０Å～約１，０００Å（例えば、約５００Å）で制御されてよい。膜積層体４０４は、約１００Å～約２，０００Åの総厚を有しうる。１つ又は複数の実施形態では、膜積層体４０４の総厚は、約３ミクロン～約１０ミクロンであり、技術が進歩するにつれて変化することになる。
［００７４］ 基板４０２上に膜積層体４０４が存在するか否かに関わらず、基板４０２の任意の表面又は任意の部分に低応力ダイヤモンド状炭素膜が形成されうることに留意されたい。
［００７５］ 工程３２０では、チャッキング電圧が静電チャックに印加されて、基板４０２が静電チャックにクランプされるか、その上に配置される。基板４０２が静電チャック１５０の上面１９２に位置付けられる１つ又は複数の実施形態では、処理中、上面１９２が基板４０２を支持してクランプする。静電チャック１５０は、基板４０２を上面１９２に密着させ、裏側堆積を防止する。チャッキング電極２１０を介して、基板４０２に電気バイアスが提供される。チャッキング電極２１０は、チャッキング電極２１０にバイアス電圧を供給するチャッキング電源２１２と、電気的に通信可能でありうる。１つ又は複数の実施形態では、チャッキング電圧は、約１０ボルト～約３，０００ボルト、約１００ボルト～約２，０００ボルト、又は約２００ボルト～約１，０００ボルトである。
［００７６］ 工程３２０では、いくつかの処理パラメータが処理に合わせて調節されうる。３００ｍｍ基板の処理に適した１つ又は複数の実施形態では、処理空間内の処理圧力は、約０．１ｍＴｏｒｒ～約１０Ｔｏｒｒ（例えば、約２ｍＴｏｒｒ～約５０ｍＴｏｒｒ、又は約５ｍＴｏｒｒ～約２０ｍＴｏｒｒ）に維持されうる。３００ｍｍ基板の処理に適したいくつかの実施形態では、処理温度及び／又は基板温度は、約５０℃～約３５０℃（例えば、約０℃～約５０℃、又は約１０℃～約２０℃）に維持されうる。
［００７７］ １つ又は複数の実施形態では、一定のチャッキング電圧が基板４０２に印加される。いくつかの実施形態では、チャッキング電圧は、静電チャック１５０へとパルス化されうる。他の実施形態では、基板の温度を制御するためにチャッキング電圧が印加されている間、裏側ガスが基板４０２に適用されうる。裏側ガスは、ヘリウム、アルゴン、ネオン、窒素（Ｎ２）、水素（Ｈ２）、又はこれらの任意の組み合わせであるか、これらを含みうる。
［００７８］ 工程３３０では、第１のＲＦバイアスを静電チャックに印加することにより、基板において、例えば、基板に隣接して、又は基板レベルの近傍で、プラズマが生成される。基板において生成されるプラズマは、基板と静電チャックとの間のプラズマ領域内で生成されうる。第１のＲＦバイアスは、約３５０ＫＨｚ～約１００ＭＨｚ（例えば、３５０ＫＨｚ、約２ＭＨｚ、約１３．５６ＭＨｚ、約２７ＭＨｚ、約４０ＭＨｚ、約６０ＭＨｚ、又は約１００ＭＨｚ）の周波数で、約１０ワット～約３，０００ワットになりうる。１つ又は複数の実施形態では、第１のＲＦバイアスは、約１３．５６ＭＨｚの周波数で、約２，５００ワット～約３，０００ワットの電力で供給される。１つ又は複数の実施形態では、第１のＲＦバイアスは、第２のＲＦ電極２６０を介して、静電チャック１５０に供給される。第２のＲＦ電極２６０は、第２のＲＦ電極２６０にバイアス電圧を供給する第１のＲＦ電源２３０と電気的に通信可能でありうる。１つ又は複数の実施形態では、バイアス電力は、約１０ワット～約３，０００ワット、約２，０００ワット～約３，０００ワット、又は約２，５００ワット～約３，０００ワットである。第１のＲＦ電源２３０は、約３５０ＫＨｚ～約１００ＭＨｚ（例えば、約３５０ＫＨｚ、約２ＭＨｚ、約１３．５６ＭＨｚ、約２７ＭＨｚ、約４０ＭＨｚ、約６０ＭＨｚ、又は約１００ＭＨｚ）の周波数で電力を発生させうる。
［００７９］ １つ又は複数の実施形態では、工程３３０は、第２のＲＦバイアスを静電チャックに印加することをさらに含む。第２のＲＦバイアスは、約３５０ＫＨｚ～約１００ＭＨｚ（例えば、約３５０ＫＨｚ、約２ＭＨｚ、約１３．５６ＭＨｚ、約２７ＭＨｚ、約４０ＭＨｚ、約６０ＭＨｚ、又は約１００ＭＨｚ）の周波数で、約１０ワット～約３，０００ワットになりうる。いくつかの実施形態では、第２のＲＦバイアスは、約２ＭＨｚの周波数で、約８００ワット～約１，２００ワットの電力で供給される。他の実施例では、第２のＲＦバイアスは、チャッキング電極２１０を介して基板４０２に供給される。チャッキング電極２１０は、チャッキング電極２１０にバイアス電圧を供給する第２のＲＦ電源２４０と、電気的に通信可能でありうる。１つ又は複数の実施例では、バイアス電力は、約１０ワット～約３，０００ワット、約５００ワット～約１，５００ワット、又は約８００ワット～約１，２００ワットである。第２のＲＦ電源２４０は、約３５０ＫＨｚ～約１００ＭＨｚ（例えば、約３５０ＫＨｚ、約２ＭＨｚ、約１３．５６ＭＨｚ、約２７ＭＨｚ、約４０ＭＨｚ、約６０ＭＨｚ、又は約１００ＭＨｚ）の周波数で電力を発生させうる。１つ又は複数の実施形態では、工程３２０中に供給されるチャッキング電圧は、工程３３０中にも維持される。
［００８０］ いくつかの実施形態では、工程３３０中に、第１のＲＦバイアスは、チャッキング電極２１０を介して基板４０２に供給され、第２のＲＦバイアスは、第２のＲＦ電極２６０を介して基板４０２に供給されうる。１つ又は複数の実施形態では、第１のＲＦバイアスは約２，５００ワット（約１３．５６ＭＨｚ）であり、第２のＲＦバイアスは約１，０００ワット（約２ＭＨｚ）である。
［００８１］ 工程３４０では、膜積層体上に応力負荷ダイヤモンド状炭素膜を形成するために、堆積ガスが処理空間１２６内に流される。堆積ガスは、ガスパネル１３０から、ガス分配アセンブリ１２０を通して、又は側壁１０１を介して、処理空間１２６内に流されうる。堆積ガスは、１つ又は複数の窒素ドーパント化合物を含む。炭化水素化合物は、物質の任意の状態における、１つ、２つ、又はそれ以上の炭化水素化合物であるか、これらを含みうる。炭化水素化合物は、液体又は気体のいずれでもよいが、材料の計量、制御、及び処理空間への供給に必要なハードウェアを簡略化するために、前駆体のいずれかが室温で蒸気であれば、いくつかの利点が実現される場合がある。
［００８２］ 堆積ガスは、不活性ガス、希釈ガス、エッチャントガス、又はこれらの組み合わせをさらに含みうる。１つ又は複数の実施形態では、工程３２０中に供給されるチャッキング電圧は、工程３４０中にも維持される。いくつかの実施形態では、工程３２０中に確立された処理条件及び工程３３０中に形成されたプラズマは、工程３４０中にも維持される。
［００８３］ １つ又は複数の実施形態では、炭化水素化合物は気体の炭化水素又は液体の炭化水素である。炭化水素は、１つ又は複数のアルカン、１つ又は複数のアルケン、１つ又は複数のアルキン、１つ又は複数の芳香族、或いはこれらの任意の組み合わせであるか、これらを含みうる。いくつかの実施形態では、炭化水素化合物は、一般式ＣｘＨｙで表され、ここで、ｘは１～２０の範囲を有し、ｙは１～２０の範囲を有する。適切な炭化水素化合物としては、例えば、Ｃ２Ｈ２、Ｃ３Ｈ６、ＣＨ４、Ｃ４Ｈ８、１，３－ジメチルアダマンタン、ビシクロ［２．２．１］ヘプタ－２，５－ジエン（２，５－ノルボルナジエン）、アダマンティン（Ｃ１０Ｈ１６）、ノルボルネン（Ｃ７Ｈ１０）、或いはこれらの任意の組み合わせが含まれる。１つ又は複数の実施例では、エチンは、表面移動度の向上を可能にする、より安定した中間種を形成するため利用される。
［００８４］ 炭化水素化合物は、１つ又は複数のアルカン（例えば、ＣｎＨ２ｎ＋２、ｎは１～２０）であるか、これらを含みうる。適切な炭化水素化合物には、アルカン（例えば、メタン（ＣＨ４）、エタン（Ｃ２Ｈ６）、プロパン（Ｃ３Ｈ８）、ブタン（Ｃ４Ｈ１０）及びその異性体イソブタン、ペンタン（Ｃ５Ｈ１２）、ヘキサン（Ｃ６Ｈ１４）及びその異性体イソペンタンとネオペンタン、ヘキサン（Ｃ６Ｈ１４）及びその異性体２－メチルペンタン、３－メチルペンタン、２，３－ジメチルブタン、並びに２，２－ジメチルブタン、又はこれらの組み合わせ）が含まれる。
［００８５］ 炭化水素化合物は、１つ又は複数のアルケン（例えば、ＣｎＨ２ｎ、ｎは１～２０）であるか、これらを含みうる。適切な炭化水素化合物には、例えば、エチレン、プロピレン（Ｃ３Ｈ６）、ブチレン及びその異性体、ペンテン及びその異性体などのアルケン類、ブタジエン、イソプレン、ペンタジエン、ヘキサジエンなどのジエン類、又はこれらの組み合わせが含まれる。さらに適切な炭化水素には、例えば、ハロゲン化されたアルケン（例えば、モノフルオロエチレン、ジフルオロエチレン、トリフルオロエチレン、テトラフルオロエチレン、モノクロロエチレン、ジクロロエチレン、トリクロロエチレン、テトラクロロエチレン、又はこれらの任意の組み合わせ）が含まれる。
［００８６］ 炭化水素化合物は、１つ又は複数のアルキン（例えば、ＣｎＨ２ｎ２、ｎは１～２０）であるか、これらを含みうる。適切な炭化水素には、例えば、アルキン（例えば、アセチレン（Ｃ２Ｈ４）、プロピン（Ｃ３Ｈ４）、ブチレン（Ｃ４Ｈ８）、ビニルアセチレン、又はこれらの組み合わせ）が含まれる。
［００８７］ 炭化水素化合物は、１つ又は複数の芳香族炭化水素化合物（例えば、ベンゼン、スチレン、トルエン、キシレン、エチルベンゼン、アセトフェノン、安息香酸メチル、酢酸フェニル、フェノール、クレゾール、フラン等）、α－テルピネン、シメン、１，１，３，３－テトラメチルブチルベンゼン、ｔ－ブチルエーテル、ｔ－ブチルエチレン、メチルメタアクリレート、及びｔ－ブチルフルフリルエーテル、化学式Ｃ３Ｈ２及びＣ５Ｈ４を有する化合物、ハロゲン化芳香族化合物（モノフルオロベンゼン、ジフルオロベンゼン、テトラフルオロベンゼン、ヘキサフルオロベンゼン、又はこれらの任意の組み合わせを含む）であるか、これらを含みうる。
［００８８］ １つ又は複数の実施形態では、堆積ガスは、１つ又は複数の希釈ガス、１つ又は複数のキャリアガス、及び／又は、１つ又は複数のパージガスをさらに含む。とりわけ、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、キセノン（Ｘｅ）、水素（Ｈ２）、窒素（Ｎ２）、アンモニア（ＮＨ３）、一酸化窒素（ＮＯ）、又はこれらの任意の組み合わせなどの適切な希釈ガス、キャリアガス、及び／又はパージガスが、堆積ガスと共に処理空間１２６に共流されるか、又は他の方法で供給されてもよい。応力負荷ダイヤモンド状炭素膜の密度及び堆積速度を制御するために、アルゴン、ヘリウム、及び窒素が使用されうる。場合によっては、Ｎ２及び／又はＮＨ３の添加は、後述するように、応力負荷ダイヤモンド状炭素膜中の水素比率を制御するために使用されうる。代替的に、堆積中に希釈ガスが使用されないこともある。
［００８９］ いくつかの実施形態では、堆積ガスは、エッチャントガスをさらに含む。適切なエッチャントガスは、塩素（Ｃｌ２）、フッ素（Ｆ２）、フッ化水素（ＨＦ）、四フッ化炭素（ＣＦ４）、三フッ化窒素（ＮＦ３）、又はこれらの組み合わせであるか、これらを含む。理論に縛られるわけではないが、エッチャントガスは、膜からｓｐ２ハイブリッド炭素原子を選択的のエッチングし、ひいては膜中のｓｐ３ハイブリッド炭素原子の分画を増大させ、これにより、応力負荷ダイヤモンド状炭素膜４１２のエッチング選択性が高まると考えられている。
［００９０］ １つ又は複数の実施形態では、工程３４０において、応力負荷ダイヤモンド状炭素膜４１２が基板上に堆積又は形成された後に、応力負荷ダイヤモンド状炭素膜４１２は水素ラジカルに曝露される。いくつかの実施形態では、応力負荷ダイヤモンド状炭素膜は、工程３４０の堆積処理中に、水素ラジカルに曝露される。他の実施形態では、水素ラジカルは、ＲＰＳ内で形成され、処理領域に供給される。理論に縛られるわけではないが、応力負荷ダイヤモンド状炭素膜を水素ラジカルに曝露することは、ｓｐ２ハイブリッド炭素原子を選択的エッチングにつながり、その結果、膜のｓｐ３ハイブリッド炭素原子の分画を増大させ、これにより、エッチング選択性を高めると考えられている。
［００９１］ 工程３５０において、基板上に応力負荷ダイヤモンド状炭素膜４１２が形成された後、基板がチャック解除される。工程３５０の間、チャッキング電圧はオフにされる。反応性ガスもオフにされ、任意選択により、処理チャンバからパージされる。１つ又は複数の実施形態では、ＲＦ電力は、工程３５０の間、低減される（例えば、約２００ワット）。任意選択により、コントローラ１１０がインピーダンスの変化をモニタして、静電荷がＲＦ経路を通って接地に散逸したかどうかを判断する。基板が静電チャックからチャック解除されると、残留ガスは処理チャンバからパージされる。処理チャンバはポンプダウンされ、基板は、リフトピンで持ち上げられてチャンバの外に移送される。
［００９２］ いくつかの代替的な実施形態では、操作３５０で基板をチャック解除する前に、低応力ダイヤモンド状炭素膜を生成するため、同じ処理チャンバ内の熱アニーリング処理中に、応力負荷ダイヤモンド状炭素膜４１２を含む基板を加熱することができる。
［００９３］ １つ又は複数の実施形態では、操作３５０の後、応力負荷ダイヤモンド状炭素膜４１２を含む基板は、リフトピンで持ち上げられて、プラズマ処理チャンバの外に移送される。操作３６０において、基板は、熱アニーリングチャンバ、真空チャンバ、堆積チャンバ、又は熱アニーリング処理を実施するために使用できる他のタイプの処理チャンバなど、別の処理チャンバに導入される。応力負荷ダイヤモンド状炭素膜４１２を含む基板は、低応力ダイヤモンド状炭素膜を生成するため、熱アニーリング処理中に、約２００℃～約６００℃の温度で約１５秒～約６０分間加熱される。
［００９４］ 図５は、本明細書に記載され説明される１つ又は複数の実施形態による低応力ダイヤモンド状炭素膜を使用する方法５００のフロー図を示す。低応力ダイヤモンド状炭素膜４１２は、基板上に形成された後に、エッチング処理において、三次元構造（階段状構造など）を形成するためのパターニングマスクとして利用されうる。低応力ダイヤモンド状炭素膜４１２は、標準的なフォトレジストパターニング技法を使用してパターニングされうる。工程５１０では、低応力ダイヤモンド状炭素膜４１２の上に、パターニングされたフォトレジスト（図示せず）が形成されうる。工程５２０では、低応力ダイヤモンド状炭素膜４１２は、パターニングされたフォトレジスト層に対応するパターンでエッチングされてよく、その後、工程５３０で、基板４０２にこのパターンがエッチングされる。工程５４０では、基板４０２のエッチングされた部分の中に、材料が堆積されうる。低応力ダイヤモンド状炭素膜４１２は、過酸化水素と硫酸を含む溶液を使用して除去されうる。過酸化水素と硫酸を含む例示的な溶液の１つは、ピラニア溶液又はピラニア腐食液として既知である。低応力ダイヤモンド状炭素膜４１２は、酸素とハロゲン（例えばフッ素又は塩素）を含有するエッチング化学物質（例えばＣｌ２／Ｏ２、ＣＦ４／Ｏ２、Ｃｌ２／Ｏ２／ＣＦ４）を使用しても除去されうる。低応力ダイヤモンド状炭素膜４１２は、化学機械研磨（ＣＭＰ）処理によっても除去されうる。
極紫外線（ＥＵＶ）パターニング方式
［００９５］ 極紫外線（ＥＵＶ）パターンニング方式において金属含有フォトレジストを使用する場合、半導体デバイスにおける極小不具合（ｎａｎｏｆａｉｌｕｒｅｓ）（例えばブリッジ形成の欠陥及び間隔形成の欠陥）を防止するために、下層の選択が重要になる。ＥＵＶパターニング（リソグラフィ）方式向けの従来の下層は、スピンオンカーボン（ＳＯＣ）材料である。しかし、パターンニング中に、スズなどの金属は、例えばＳＯＣ材料を通って拡散し、半導体デバイスの極小不具合につながる。このような極小不具合は、半導体性能を引き下げ、劣化させ、妨害するよう作用する。
［００９６］ その一方で、本明細書に記載の高密度炭素膜は、優れた膜品質を有する（例えば、硬度及び密度が向上している）。このような硬度及び密度により、高密度炭素膜が、従来型のＳＯＣ膜よりも大幅に、金属侵入に対するより強力なバリアとして作用すること、及び極小不具合を防ぐ（最低でも低減する）ことが、可能になる。１つ又は複数の実施形態では、極紫外線（ＥＵＶ）リソグラフィ処理の向けの下層として使用される低応力ダイヤモンド状炭素膜が提供される。
［００９７］ １つ又は複数の実施形態では、ＥＵＶリソグラフィ処理用の下層として使用される低応力ダイヤモンド状炭素膜は、本明細書に記載の任意の膜でありうる。低応力ダイヤモンド状炭素膜は、低応力ダイヤモンド状炭素膜中の炭素原子の総量を基準にして、約４０％～約９０％のｓｐ３ハイブリッド炭素原子含有量と、約－２０ＭＰａ～約－６００ＭＰａ未満、約－１５０ＭＰａ～約－６００ＭＰａ未満、又は約－２００ＭＰａ～約－６００ＭＰａ未満（例えば、約２２５ＭＰａ～約５００ＭＰａ、又は約２５０ＭＰａ～約４００ＭＰａ）の圧縮応力と、６０ＧＰａ超～約２００ＧＰａ、又は６０ＧＰａ超～約１５０ＧＰａの弾性率と、約１．５ｇ／ｃｃ超～約２．１ｇ／ｃｃ、約１．５５ｇ／ｃｃ～２ｇ／ｃｃ未満（例えば、約１．６ｇ／ｃｃ～約１．８ｇ／ｃｃ、約１．６５ｇ／ｃｃ～約１．７５ｇ／ｃｃ、又は約１．６８ｇ／ｃｃ～約１．７２ｇ／ｃｃ）の密度とを有しうる。
［００９８］ このように、半導体デバイスの三次元積層を製造するための階段状構造の形成に使用されうる低応力ダイヤモンド状炭素膜であるか、これを含むハードマスク層を形成するための、方法及び装置が提供される。所望の強固な膜特性とエッチング選択性を有するハードマスク層として、低応力ダイヤモンド状炭素膜を利用することによって、結果として得られる、膜積層体で形成される構造物の寸法及びプロファイル制御の向上が得られ、半導体デバイスの三次元積層向けの応用における、チップデバイスの電気的性能が強化されうる。
［００９９］ つまり、本開示の利点の一部により、基板上に低応力ダイヤモンド状炭素膜を堆積又は形成するための処理がもたらされる。典型的なＰＥ－ＣＶＤハードマスク膜は、ハイブリッドｓｐ３原子の割合が非常に低く、ゆえに、弾性率及びエッチング選択性も低い。本明細書に記載のいくつかの実施形態では、低プロセス圧力（１Ｔｏｒｒ未満）及び底部駆動（ｂｏｔｔｏｍ ｄｒｉｖｅｎ）プラズマにより、約６０％以上のハイブリッドｓｐ３原子を有するドープされた膜の製造が可能になり、これは、従来から入手可能なハードマスク膜と比較して、エッチング選択性の改善をもたらす。加えて、本明細書に記載の実施形態のいくつかは低い基板温度で実施され、これにより、現在可能な温度よりもずっと低い温度で、その他の誘電体膜の堆積も可能になり、これまでＣＶＤによって対処することができなかった、低い熱収支を伴う応用の可能性が開かれる。加えて、本明細書に記載の実施形態のいくつかは、ＥＵＶリソグラフィ処理向けの下層として使用されうる。
［００１００］ 上述は、本開示の実施形態を対象としているが、本開示の基本的な範囲から逸脱せずに本開示の他の実施形態及び更なる実施形態が考案されてよく、本開示の範囲は、以下の特許請求の範囲によって決定される。本明細書に記載の全ての文書は、この本文と矛盾しない限りにおいて、あらゆる優先文書及び／又は試験手順を含め、参照により本明細書に援用される。上述の概要及び具体的な実施形態から自明であるように、本開示の形態が図示され、説明されているが、本開示の主旨及び範囲から逸脱することなく、様々な改変が行われうる。したがって、これによって本開示を限定することは意図されていない。同様に、「備える／含む（ｃｏｍｐｒｉｓｉｎｇ）」という語は、米国法の解釈での「含む（ｉｎｃｌｕｄｉｎｇ）」という語の同義語であると見なされる。同様に、組成物、要素、又は要素の群に「備える／含む（ｃｏｍｐｒｉｓｉｎｇ）」という移行表現（ｔｒａｎｓｉｔｉｏｎａｌ ｐｈｒａｓｅ）が先行する場合は常に、組成物、１つ又は複数の要素の列挙に先だって「実質的に～からなる（ｃｏｎｓｉｓｔｉｎｇ ｅｓｓｅｎｔｉａｌｌｙ ｏｆ）」、「～からなる（ｃｏｎｓｉｓｔｉｎｇ ｏｆ）」、「～からなる群から選択される（ｓｅｌｅｃｔｅｄ ｆｒｏｍ ｔｈｅ ｇｒｏｕｐ ｏｆ ｃｏｎｓｉｓｔｉｎｇ ｏｆ）」、又は「～である（ｉｓ）」という移行表現を有する同じ組成物又は要素の群も想定され、その逆もまた同様であると、理解される。
［００１０１］ ある種の実施形態及び特徴は、数値の上限のセット及び数値の下限のセットを使用して説明されている。別途指示されない限り、任意の２つの値の組み合わせ（例えば、任意の下方値と任意の上方値との組み合わせ、任意の２つの下方値の組み合わせ、及び／又は任意の２つの上方値の組み合わせ）を含む範囲が想定されると、認識すべきである。以下の１つ又は複数の請求項には、ある種の下限、上限、及び範囲が記載されている。

Claims (20)

  1. 基板を処理する方法であって、
    静電チャック上に配置された基板を有する処理チャンバの処理空間に炭化水素化合物を含む堆積ガスを流すことであって、前記処理空間は約０．５ｍＴｏｒｒ～約１０Ｔｏｒｒの圧力に維持されている、堆積ガスを流すことと、
    前記静電チャックに第１のＲＦバイアスを印加することによって前記処理空間内の前記基板の上方にプラズマを生成し、前記基板上に５００ＭＰａ以上の圧縮応力を有する応力負荷ダイヤモンド状炭素膜を堆積させることと、
    ５００ＭＰａ未満の圧縮応力及び１．５ｇ／ｃｃを上回る密度を有する低応力ダイヤモンド状炭素膜を生成するため、熱アニーリング処理中に、前記応力負荷ダイヤモンド状炭素膜を約２００℃～約６００℃の温度で約１５秒～約６０分間加熱することと、
    を含む方法。
  2. 前記応力負荷ダイヤモンド状炭素膜を含む前記基板を前記処理チャンバから取り出すことと、
    前記熱アニーリング処理中に、前記応力負荷ダイヤモンド状炭素膜を加熱して、前記低応力ダイヤモンド状炭素膜を生成するため、前記応力負荷ダイヤモンド状炭素膜を含む前記基板を熱アニーリングチャンバに配置することと、
    前記低応力ダイヤモンド状炭素膜を含む前記基板を、前記熱アニーリングチャンバから取り出すことと、
    をさらに含む、請求項１に記載の方法。
  3. 前記低応力ダイヤモンド状炭素膜を生成するため、前記熱アニーリング処理中に、前記応力負荷ダイヤモンド状炭素膜が、約３００℃～約５００℃の温度で約２分～約１５分間加熱される、請求項２に記載の方法。
  4. 前記熱アニーリングチャンバが、前記熱アニーリング処理中に、約１０ｍＴｏｒｒ～約１００Ｔｏｒｒの圧力で維持される、請求項２に記載の方法。
  5. 前記低応力ダイヤモンド状炭素膜を生成するため、前記熱アニーリング処理中に、前記応力負荷ダイヤモンド状炭素膜が、窒素（Ｎ２）、アルゴン、ヘリウム、ネオン、又はこれらの任意の組み合わせを含むガスを含む環境下で加熱される、請求項２に記載の方法。
  6. 低応力ダイヤモンド状炭素膜の前記圧縮応力が、前記応力負荷ダイヤモンド状炭素膜の前記圧縮応力より約４０％～約９０％小さい、請求項１に記載の方法。
  7. 前記応力負荷ダイヤモンド状炭素膜が、約６００ＭＰａ～約１，０００ＭＰａの圧縮応力を有し、前記低応力ダイヤモンド状炭素膜が、約１５０ＭＰａ～約４００ＭＰａの圧縮応力を有する、請求項１に記載の方法。
  8. 前記低応力ダイヤモンド状炭素膜が、６０ＧＰａ超～約２００ＧＰａの弾性率を有する、請求項１に記載の方法。
  9. 前記低応力ダイヤモンド状炭素膜が、約１．５５ｇ／ｃｃ～２ｇ／ｃｃ未満の密度を有する、請求項１に記載の方法。
  10. 前記処理空間が、約５ｍＴｏｒｒ～約１００ｍＴｏｒｒの圧力に維持され、前記基板が、前記プラズマを生成して、前記基板上に前記応力負荷ダイヤモンド状炭素膜を堆積させる際に、約０℃～約５０℃の温度に維持される、請求項１に記載の方法。
  11. 前記低応力ダイヤモンド状炭素膜が、約５０原子％～約９０原子％のｓｐ３ハイブリッド炭素原子を含む、請求項１に記載の方法。
  12. 前記炭化水素化合物が、エチレン、プロペン、メタン、ブテン、１，３－ジメチルアダマンタン、ビシクロ［２．２．１］ヘプタ２，５－ジエン、アダマンティン、ノルボルネン、又はこれらの任意の組み合わせを含む、請求項１に記載の方法。
  13. 前記堆積ガスが、ヘリウム、アルゴン、キセノン、ネオン、水素（Ｈ２）、又はこれらの組み合わせをさらに含む、請求項１に記載の方法。
  14. 前記基板において前記プラズマを生成することが、前記静電チャックに第２のＲＦバイアスを印加することをさらに含み、前記静電チャックは、チャッキング電極と、該チャッキング電極から分離されているＲＦ電極とを有し、前記第１のＲＦバイアスは前記ＲＦ電極に印加され、前記第２のＲＦバイアスは前記チャッキング電極に印加される、請求項１に記載の方法。
  15. 前記基板で前記プラズマを生成することは、前記静電チャックに第２のＲＦバイアスを印加することをさらに含み、前記第１のＲＦバイアスが、約３５０ＫＨｚ～約１００ＭＨｚの周波数で、約１０ワット～約３，０００ワットの電力で供給され、前記第２のＲＦバイアスが、約３５０ＫＨｚ～約１００ＭＨｚの周波数で、約１０ワット～約３，０００ワットの電力で供給される、請求項１に記載の方法。
  16. 基板を処理する方法であって、
    静電チャック上に配置された基板を有するプラズマ処理チャンバの処理空間に炭化水素化合物を含む堆積ガスを流すことであって、前記処理空間は約０．５ｍＴｏｒｒ～約１０Ｔｏｒｒの圧力に維持されている、堆積ガスを流すことと、
    前記静電チャックに第１のＲＦバイアスを印加することによって前記処理空間内の前記基板の上方にプラズマを生成し、前記基板上に、約５０原子％～約９０原子％のｓｐ３ハイブリッド炭素原子を含み、５００ＭＰａ以上の圧縮応力及び１．５ｇ／ｃｃを上回る密度を有する応力負荷ダイヤモンド状炭素膜を堆積させることと、
    前記応力負荷ダイヤモンド状炭素膜を含む前記基板を前記プラズマ処理チャンバから熱アニーリングチャンバへ移送することと、
    約５０原子％～約９０原子％のｓｐ３ハイブリッド炭素原子を含み、約２０ＭＰａ～５００ＭＰａ未満の圧縮応力及び１．５ｇ／ｃｃを上回る密度を有する低応力ダイヤモンド状炭素膜を生成するため、熱アニーリング処理中に、前記応力負荷ダイヤモンド状炭素膜を約２００℃～約６００℃の温度で約１５秒～約６０分間加熱することと、
    を含む方法。
  17. 低応力ダイヤモンド状炭素膜の前記圧縮応力が、前記応力負荷ダイヤモンド状炭素膜の前記圧縮応力より約４０％～約９０％小さい、請求項１６に記載の方法。
  18. 前記応力負荷ダイヤモンド状炭素膜が、約６００ＭＰａ～約１，０００ＭＰａの圧縮応力及び約１．５５ｇ／ｃｃ～２ｇ／ｃｃ未満の密度を有し、前記低応力ダイヤモンド状炭素膜が、約１５０ＭＰａ～約４００ＭＰａの圧縮応力及び約１．５５ｇ／ｃｃ～２ｇ／ｃｃ未満の密度を有する、請求項１６に記載の方法。
  19. 前記低応力ダイヤモンド状炭素膜が、６０ＧＰａ超～約２００ＧＰａの弾性率を有する、請求項１６に記載の方法。
  20. 基板を処理する方法であって、
    静電チャック上に配置された基板を有する処理チャンバの処理空間に、炭化水素化合物を含む堆積ガスを流すことと、
    前記静電チャックに第１のＲＦバイアスを印加することによって前記処理空間内の前記基板の上方にプラズマを生成し、前記基板上に、５００ＭＰａ以上の圧縮応力を有する応力負荷ダイヤモンド状炭素膜を堆積させることと、
    ５００ＭＰａ未満の圧縮応力及び１．５ｇ／ｃｃ超～約２．１ｇ／ｃｃの密度を有する低応力ダイヤモンド状炭素膜を生成するため、熱アニーリング処理中に、前記応力負荷ダイヤモンド状炭素膜を約２００℃～約６００℃の温度で約１５秒～約６０分間加熱することであって、低応力ダイヤモンド状炭素膜の前記圧縮応力は、前記応力負荷ダイヤモンド状炭素膜の前記圧縮応力より約４０％～約９０％小さい、加熱することと、
    前記低応力ダイヤモンド状炭素膜の上にパターニングされたフォトレジスト層を形成することと、
    前記パターニングされたフォトレジスト層に対応するパターンで、前記低応力ダイヤモンド状炭素膜をエッチングすることと、
    前記パターンを前記基板にエッチングすることと、
    を含む方法。
JP2022581496A 2020-06-29 2021-06-07 ハードマスク及びその他のパターニング応用のための高密度炭素膜を製造するための方法 Pending JP2023532335A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US16/915,110 2020-06-29
US16/915,110 US20210407801A1 (en) 2020-06-29 2020-06-29 Methods for producing high-density doped-carbon films for hardmask and other patterning applications
US17/035,192 2020-09-28
US17/035,192 US11664214B2 (en) 2020-06-29 2020-09-28 Methods for producing high-density, nitrogen-doped carbon films for hardmasks and other patterning applications
US17/035,265 US11664226B2 (en) 2020-06-29 2020-09-28 Methods for producing high-density carbon films for hardmasks and other patterning applications
US17/035,265 2020-09-28
PCT/US2021/036195 WO2022005704A1 (en) 2020-06-29 2021-06-07 Methods for producing high-density carbon films for hardmasks and other patterning applications

Publications (1)

Publication Number Publication Date
JP2023532335A true JP2023532335A (ja) 2023-07-27

Family

ID=79317112

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2022580390A Pending JP2023532883A (ja) 2020-06-29 2021-06-07 ハードマスク及びその他のパターニング応用のための高密度窒素ドープ炭素膜を製造するための方法
JP2023500017A Pending JP2023533711A (ja) 2020-06-29 2021-06-07 ハードマスク及びその他のパターニング応用のための高密度ドープ炭素膜を製造するための方法
JP2022581496A Pending JP2023532335A (ja) 2020-06-29 2021-06-07 ハードマスク及びその他のパターニング応用のための高密度炭素膜を製造するための方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2022580390A Pending JP2023532883A (ja) 2020-06-29 2021-06-07 ハードマスク及びその他のパターニング応用のための高密度窒素ドープ炭素膜を製造するための方法
JP2023500017A Pending JP2023533711A (ja) 2020-06-29 2021-06-07 ハードマスク及びその他のパターニング応用のための高密度ドープ炭素膜を製造するための方法

Country Status (5)

Country Link
JP (3) JP2023532883A (ja)
KR (3) KR20230029911A (ja)
CN (3) CN115917707A (ja)
TW (3) TW202200825A (ja)
WO (3) WO2022005704A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090029067A1 (en) * 2007-06-28 2009-01-29 Sciamanna Steven F Method for producing amorphous carbon coatings on external surfaces using diamondoid precursors
US20110244142A1 (en) * 2010-03-30 2011-10-06 Applied Materials, Inc. Nitrogen doped amorphous carbon hardmask
US20140335700A1 (en) * 2013-05-10 2014-11-13 Infineon Technologies Ag Carbon Layers for High Temperature Processes
US9520295B2 (en) * 2015-02-03 2016-12-13 Lam Research Corporation Metal doping of amorphous carbon and silicon films used as hardmasks in substrate processing systems
US10544505B2 (en) * 2017-03-24 2020-01-28 Applied Materials, Inc. Deposition or treatment of diamond-like carbon in a plasma reactor
CN117524848A (zh) * 2017-06-08 2024-02-06 应用材料公司 用于硬掩模及其他图案化应用的高密度低温碳膜

Also Published As

Publication number Publication date
CN115917707A (zh) 2023-04-04
CN116075920A (zh) 2023-05-05
CN115885366A (zh) 2023-03-31
KR20230029911A (ko) 2023-03-03
JP2023532883A (ja) 2023-08-01
WO2022005703A1 (en) 2022-01-06
KR20230027297A (ko) 2023-02-27
JP2023533711A (ja) 2023-08-04
TW202200826A (zh) 2022-01-01
TW202200825A (zh) 2022-01-01
TW202200836A (zh) 2022-01-01
KR20230029912A (ko) 2023-03-03
WO2022005704A1 (en) 2022-01-06
WO2022005700A1 (en) 2022-01-06

Similar Documents

Publication Publication Date Title
JP7301931B2 (ja) ハードマスク及びその他のパターニング応用のための高密度低温炭素膜
US11728168B2 (en) Ultra-high modulus and etch selectivity boron-carbon hardmask films
JP2013540359A (ja) 超高選択性ドープアモルファスカーボン剥離性ハードマスクの開発および集積
US11664226B2 (en) Methods for producing high-density carbon films for hardmasks and other patterning applications
JP2023532335A (ja) ハードマスク及びその他のパターニング応用のための高密度炭素膜を製造するための方法
US11664214B2 (en) Methods for producing high-density, nitrogen-doped carbon films for hardmasks and other patterning applications
WO2023200697A1 (en) Methods of forming thermally stable carbon film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240528