JP2023531071A - デバイス固有データを使用する自動試験機器及び方法 - Google Patents

デバイス固有データを使用する自動試験機器及び方法 Download PDF

Info

Publication number
JP2023531071A
JP2023531071A JP2022580126A JP2022580126A JP2023531071A JP 2023531071 A JP2023531071 A JP 2023531071A JP 2022580126 A JP2022580126 A JP 2022580126A JP 2022580126 A JP2022580126 A JP 2022580126A JP 2023531071 A JP2023531071 A JP 2023531071A
Authority
JP
Japan
Prior art keywords
data
channel processing
processing unit
dut
specific
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022580126A
Other languages
English (en)
Inventor
サウアー、マティアス
ポエッペ、オラフ
ヒリゲス、クラウス・ダイエッター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JP2023531071A publication Critical patent/JP2023531071A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834Automated test systems [ATE]; using microprocessors or computers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3177Testing of logic operation, e.g. by logic analysers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/02Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/02Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
    • G01R13/029Software therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868Complete testing stations; systems; procedures; software aspects
    • G01R31/287Procedures; Software aspects
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/50Testing arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Environmental & Geological Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

【解決手段】自動試験機器は、鍵及び/又は認証情報及び/又はID及び/又は構成情報を含む入力データ及び/又はデバイス固有データをマッチングモジュールにブロードキャスト及び/又は特定アップロードするように構成されたテスタ制御部を含む。自動試験機器は、被試験デバイスを試験するための被試験デバイス適合データを取得するために、デバイス固有データを使用して入力データを変換するように構成されたチャネル処理ユニットを更に含む。チャネル処理ユニットは、DUTデータを評価するために、デバイス固有データを使用してDUTデータを処理するように更に構成される。自動試験機器において1又は複数の被試験デバイスを試験するための方法及びコンピュータプログラムも開示される。【選択図】図1a

Description

本発明による実施形態は、例えば、マルチサイト試験のための自動試験機器に関する。
本発明による別の実施形態は、被試験デバイスを試験する方法に関する。
本発明による別の実施形態は、当該方法を実行するためのコンピュータプログラムに関する。
概して言えば、本発明による実施形態は、マルチサイト試験のための効率的で安全なデバイス固有の通信を提供することに関する。
更に、本発明による実施形態は、マルチサイト試験のための効率的かつ安全なデバイス固有の通信を提供するための自動試験機器及び方法に関する。
従来のデバイス試験の概念では、自動試験機器は通常、被試験デバイス(DUT)を試験するために使用される。被試験デバイスと自動試験機器との間の試験インターフェースは、iJTAG、RSN、又はIEEE1687などの異なる通信プロトコルを使用することができる。試験を実行する間、試験プログラムは全てのDUTに対して同一であり得るが、試験実行及び試験データは同一ではない場合があることが認識されている。このフレームワークにおいて、マルチサイト試験は、複数のDUTを並行して試験するための周知の手法であり、これにより、例えば、総試験時間が短縮され、したがってコストが削減される。その一方で、例えば、データストリーム計算に必要とされる(高い)計算労力のために、マルチサイト試験の効率が脅かされることが分かっている。他の脅威は、例えば、デバイス固有の通信及び例えば保護された又はパケット化されたインターフェースを介する直接的なデバイス相互作用による制限されたブロードキャスト効率であり得ることも分かっている。
更に、従来のデバイス試験の概念では、メモリ及び計算ユニットを含む集中処理ユニットが使用される。集中チャネルアーキテクチャでは、データは、ローカルデータ変換(例えば、デバイス固有、DUT固有)を実行することができない中央処理装置上で転送され、計算される必要があり、これは、デバイス固有の通信のための高い通信オーバヘッドを引き起こすことが分かっている。
チャネル処理ユニットを用いたデバイス固有の通信について開示した技術が提案されている。例えば、米国特許出願公開第2018/0196103(A1)号には、半導体デバイスの試験を行うことができる自動試験機器システムが開示されている。特表2009-508142号には、被試験デバイスを試験するテスタが開示されている。米国特許出願公開第2019/0383873(A1)号には、複数のDUTを試験するための試験及び測定デバイスが開示されている。米国特許出願公開第2004/0044939(A1)号には、異なるタイプの半導体デバイスを試験するためのシステムが開示されている。
米国特許出願公開第2018/0196103(A1)号明細書 特表2009-508142号公報 米国特許出願公開第2019/0383873(A1)号明細書 米国特許出願公開第2004/0044939(A1)号明細書
この状況を考慮して、複雑さ、試験スループット及び安全性の間の改善されたトレードオフを提供する試験概念が必要とされている。
本発明による一実施形態は、1又は複数の被試験デバイス(DUT)を試験するための自動試験機器であって、テスタ制御部を含む自動試験機器を提供する。
テスタ制御部は、例えば、鍵及び/又は認証情報及び/又はID及び/又は構成情報を含み得るデバイス固有データをマッチングモジュールにブロードキャスト及び/又は特にアップロードするように構成された集中試験フロー管理部を含む。例えば、テスタ制御部は、同じデータを複数の接続されたチャネル処理ユニットに同時にブロードキャストする。
更に、集中試験フロー管理部は、例えば、入力データ(例えば、入力テスタコマンドストリーム、又はDUTストリーム、又はブロードキャストデータ、又は共有データ、又は異なるDUTに対して等しいデータ、又は共通の予想結果データ)をブロードキャストし、かつ/又はマッチングモジュールに特にアップロードするように構成することができる。
自動試験機器は、例えば、テスタデータバスを介してテスタ制御部に結合されたチャネル処理ユニットを更に含む。
更に、チャネル処理ユニットは、被試験デバイスを試験するための(例えば、被試験デバイスへの提供のための、又は被試験デバイスからの応答データの評価のための)被試験デバイス適合データ(例えば、プロトコル認識データ、又は個々の被試験デバイスに適合されたデータ、又は被試験デバイスに適合された予想結果データ)を取得するために、ローカルデバイス固有データ(例えば、ローカルデバイス固有情報、及び/又は鍵、及び/又は認証情報、及び/又はID、及び/又は構成)を使用して、入力データ(例えば、入力テスタコマンドストリーム、又はDUTストリーム、又はブロードキャストデータ、又は共有データ、又は異なるDUTに等しいデータ、又は共通の予想結果データ)を変換(又は処理)するように構成される。
代替として、又は加えて、チャネル処理ユニットは、DUTを試験又は評価するために(例えば、通信ペイロードを抽出することによって、又はDUTからのデータ伝送を評価することによって、又はデバイス非依存若しくは非DUT固有情報を取得するために)、(例えば、ローカル)デバイス固有データを使用してDUTデータ(例えば、DUTからのデータ、例えば、デバイス固有鍵のようなデバイス固有データによって決定されるプロトコルを使用するデータ)を処理する(例えば、デバイス固有鍵を使用して変換若しくは分析若しくは復号化する、又はパケットカウンタ、デバイスIDのようなデバイス固有プロトコル情報を使用してプロトコルからアンラップする)ように構成される。したがって、デバイス固有データ(例えば、鍵及び/又は認証情報及び/又はID及び/又は構成)は、例えば、ローカルメモリ(例えば、チャネル処理ユニットのローカルメモリ)に記憶されるように構成される。
記載された自動試験機器は、テスタ制御部とチャネル処理ユニットとの間の帯域幅の制限によって引き起こされる自動試験機器における試験スループットの過剰な制限が、1又は複数のチャネル処理ユニットにおけるデバイス固有の処理を使用して克服され得るという知見に基づいている。
したがって、チャネル処理ユニットにローカルに記憶されたデバイス固有データを使用して(又は、異なるチャネル処理ユニットに記憶された異なるデバイス固有データさえも使用して)、テスタ制御部によって提供され得るチャネル処理ユニットの入力データを変換することによって、異なるチャネル処理ユニットへの過剰なデータ量の伝送を回避しながら、複数のチャネル処理ユニットを含む自動試験機器において異なる被試験デバイスを試験するためのデバイス固有の被試験デバイス適合データを取得することが可能である。
例えば、デバイス固有データを使用してチャネル処理ユニットにおいて試験データのデバイス固有適合を実行することによって、異なる(デバイス固有に適合された)試験データをチャネル処理ユニットに転送する必要はもはやなく、むしろ、共通の(同一の)試験データ及び(比較的)少量のデバイス固有データをチャネル処理ユニットに転送するのに十分であり得、共通の試験データは、例えば、チャネル処理ユニットに(例えば、帯域幅を節約するように)ブロードキャストされ得る。したがって、テスタ制御部からチャネル処理ユニットに転送されるデータの量は、全ての被試験デバイスのための個々の(デバイス固有に適合された)試験データがテスタ制御部からチャネル処理ユニットに転送される従来の解決策よりもはるかに少なくすることができる。
同様に、チャネル処理ユニットにおいてDUTデータの評価のためにデバイス固有データを使用することによって、(予想されるDUTデータを記述する)異なるデバイス固有検証データをチャネル処理ユニットに通信し、又は完全なDUTデータを評価のためにテスタ制御部に転送したりする必要がなくなる。むしろ、チャネル処理ユニットからテスタ制御部に転送されるデータの量は、DUTからのDUTデータの評価のために、チャネル処理ユニット内にローカルに(一部の場合では、異なる被試験デバイスのDUTデータの評価に共通して使用される共通データとともに)記憶されたデバイス固有データ(比較的小さいデータ量を含み得る)を使用することによって低減することができる。例えば、デバイス固有データは、DUTデータを復号化するため、かつ/又はDUT固有通信プロトコルを実装するために使用され得る。
更に、デバイス固有データをチャネル処理ユニットに直接記憶することによって、高度のセキュリティ及び機密性を達成することができる。例えば、デバイス固有データをチャネル処理ユニットに記憶することは、デバイス固有データをテスタ制御部に記憶することよりも節約することができる。これは、チャネル処理ユニットは、それらの典型的に非常に固有の組み込みアーキテクチャに起因して攻撃を受ける可能性が低いためである。
更に、チャネル処理ユニットにおいてデバイス固有データを使用して処理を実装することは、チャネル処理ユニットにおいて利用可能な処理能力を考慮すると、典型的には実装が容易であることが分かっている。更に、チャネル処理ユニットは、多くの場合、処理工数を処理することができるように、テスタ制御部よりもリアルタイム(又はジャストインタイム)処理に適合している。
結論として、上述の概念は、複雑さ、試験スループット、及び安全性の間の良好なトレードオフを提供することができる。
更に、説明される自動試験機器はまた、この概念が、高度なセキュリティアーキテクチャを使用することによって安全なマルチサイトDUT試験を達成するのに役立ち得る安全な通信アプローチの文脈において効率的であるという知見に基づいている。セキュリティ機構は、例えば、試験及びデバッグインターフェースが内部デバイス構造に不正にアクセスすることを防止するために、暗号化/復号化されたDUT(デバイス固有)通信を含むことができる。更に、試験後に依然としてアクティブである機能インターフェースは、保護を必要とする場合がある。更なるセキュリティ機構は、例えば、あるレベルのアクセスを許可することを指す認可(例えば、ある特定の試験のみが、例えば、DUTに適用され得る)、又は、例えば、ユーザのアイデンティティを確認することを指す認証であり得る。更に、DUTとチャネル処理ユニットとの間の通信は、例えばパケットカウンタ及び/又はエラー訂正コード及び/又はエラー識別コードを使用することによって、更に保護することができる。これにより、マルチサイト試験の状況において可能な限り高いセキュリティが保証される。したがって、上述の概念を使用して、デバイス固有の処理(例えば、デバイス固有のデータ、例えばデバイス固有の暗号化情報又は認可情報を使用したチャネル処理ユニットの入力データの変換)をチャネル処理ユニットにおいて実行することができ、これにより、テスタ制御部の処理負荷及びテスタ制御部からチャネル処理ユニットに又はその逆に転送されるデータ量を低減することができ、テスタ制御部よりもセキュリティ攻撃を受けにくいチャネル処理ユニットに秘密情報を記憶させることによってセキュリティを向上させることができる。
更に、本発明は、効率的なデバイス固有の通信を可能にするものであり、テスタ制御部とチャネル処理ユニットとの間の通信は、可能な限りデバイスに依存しないように実行される。例えば、これは、入力データがテスタ制御部によってテスタデータバスを介して異なるチャネル処理ユニットにブロードキャストされる結果分析アプローチによって達成され得る。異なるチャネル処理ユニットにおいて、入力データは、DUTからのそれぞれの(例えば、抽出された)結果データと比較されてもよく、それぞれの試験結果は、メモリに記憶される。それぞれの試験結果(上流結果データ)が入力データと異なる場合、それぞれの試験結果データ及び/又は入力データとそれぞれの試験結果データとの間の差は、例えば、圧縮され、テスタ制御部に伝送され得る。テスタ制御部に伝送されるデータは、追加的に(又は所望により)DUTシグネチャを含み得る。結論として、チャネル処理ユニット上の結果分析アプローチは、バストラフィック及びCPU要件を低減することによって、試験時間の両方を最小限にすることができる。
更なる効率及びセキュリティは、例えば、チャネル処理ユニット内のその個々のメモリ及び計算能力を用いて、テスタコマンドのローカル実行を提供する、サンドボックス化されたチャネル処理ユニットを用いて達成することができる。したがって、デバイス固有の機能はまた、効率的なデバイス固有の計算工程を可能にするために、サードパーティソフトウェアをアップロードすることによって更新することができる。
好ましい実施形態では、チャネル処理ユニットは、デバイス固有チャネル及びDUTインターフェースを用いて、1又は複数のDUTのうちの1つと通信するように構成される。これは、被試験デバイス適合データを被試験デバイスに通信するために、かつ/又は被試験デバイスからDUTデータを受信するために達成される。当該DUTインターフェースは、例えば、iJTAGインターフェース(IEEE1687インターフェース)又はRSNインターフェース又はDebugのうちの1つ、又はIEEE1149.10インターフェース又はSATAインターフェース又はUSBインターフェースなどの高帯域幅インターフェースのうちの1つであってもよい。
好ましい実施形態では、チャネル処理ユニットは、テスタインターフェース(例えば、データバス又はインターフェース又は専用バス)を使用して中央テスタ制御部と通信するように構成される。テスタインターフェースは、例えば、iJTAGインターフェース(IEEE1687インターフェース)又はRSNインターフェース又はDebugのうちの1つ、又はIEEE1149.10インターフェース又はSATAインターフェース又はUSBインターフェースなどの高帯域幅インターフェースのうちの1つであってもよい。しかしながら、高速パラレルインターフェース又はイーサネット(登録商標)インターフェースのような任意の他のタイプのインターフェースが使用されてもよい。
好ましい実施形態では、テスタ制御部は、テスタインターフェースを介して複数のチャネル処理ユニットに入力データをブロードキャストするように構成される。入力データ(例えば、入力テスタコマンドストリーム、又はDUTストリーム、又はブロードキャストデータ、又は共有データ、又は異なるDUTについて等しいデータ、又は共通の予想結果データ)をブロードキャストする場合、同じ入力データが複数のチャネル処理ユニットに伝送されてもよい。また、ブロードキャストは、異なるチャネル処理ユニットへの同じデータの個々の伝送よりも著しく帯域幅効率がよく、更には、異なるチャネル処理ユニットへの異なる(デバイス固有の)データの個々の伝送よりもはるかに帯域幅効率がよい。
好ましい実施形態では、テスタインターフェースは、テスタ制御部及び複数のチャネル処理ユニットに結合されたテスタデータバスである。特に、デバイス通信ユニットによってデバイス固有の方法で適合され得る等しいデータを、かかるテスタデータバスを介して、テスタ制御部からデバイス通信ユニットに効率的に転送することができる。
好ましい実施形態では、チャネル処理ユニットは、揮発性記憶装置(例えば、メモリ)及び/又は不揮発性記憶装置(例えば、ソリッドステートディスク)と、計算ユニット(例えば、CPU、ASIC、FPGA)とを含む。更に、チャネル処理ユニットは、デバイス固有データをチャネル処理ユニットの記憶装置に記憶し、テスタ制御部から送信された入力データを、計算ユニットを使用して変換するように構成される。例えば、入力データは、デバイス固有データを使用することによって、被試験デバイス適合データに変換されてよい。代替として、又は加えて、チャネル処理ユニットは、計算ユニットを使用して、例えばDUTから送信されたDUTデータを処理するように構成される。DUTデータ処理は、例えば、データ圧縮及び/又はデータ暗号化及び/又は生成された署名などの包含を含む。
デバイス固有データをチャネル処理ユニットのメモリに記憶し、それをデバイス固有試験データの生成(DUT試験の前に、又はDUT試験中に「オンザフライ」で実行され得る)に使用することによって、テスタ制御部とデバイス通信ユニットとの間で大量のデバイス固有試験データを交換する必要性を克服することができる。むしろ、比較的少量のデバイス固有データのみが、試験制御部からデバイス通信ユニットにアップロードされる必要があり得、デバイス通信ユニットは、それ自体の計算ユニットを使用して(例えば、デバイスに依存しない共通の試験データに基づいて)比較的大量の被試験デバイス適合データを生成することができる。同様に、チャネル処理ユニットは、例えば、デバイス固有データを使用して、例えば、被試験デバイスから受信したDUTデータを解凍又は復号化することによって、デバイスに依存しない結果データを抽出することができ、この「デバイスに依存しない」結果データは、例えば、被試験デバイスを試験に合格又は不合格として分類するために使用することができる。これにより、テスタ制御部の処理負荷を低く抑えることができ、テスタインターフェースを介して転送されるデータ量を小さく抑えることができるので、ボトルネックを回避することができる。
好ましい実施形態では、チャネル処理ユニットは、1又は複数のサンドボックスを含み、サンドボックスは、例えば、個々のメモリ及び個々の計算能力を用いてコマンドを実行するように構成される。換言すれば、サンドボックスは、例えば、自身のコマンドを実行し、自身のデータを使用する仮想環境である。更に、1又は複数のサンドボックスは、例えば、デバイス固有データを使用して入力データを変換し、かつ/又はDUTから受信した結果を(例えば、個々の計算能力を用いて)分析するように構成することができる。例えば、サンドボックスの使用により、安全な方法で、被試験デバイスに適合され得る1又は複数のプログラムを実行するためのチャネル処理ユニットを提供することができる。例えば、サンドボックスで実行されるプログラムは、(自動試験機器の製造業者によってではなく)自動試験機器のユーザによって提供されてもよく、例えば、チャネル処理ユニットの基本的な機能を妨害するリスクを有することなく、デバイス固有データを使用して入力データの上述の変換を実行してもよい。換言すれば、サンドボックスは、例えば、被試験デバイスに適合させることができる当該ユーザ提供プログラムを、チャネル処理ユニットの他の機能(十分に制御されたデータ交換が依然として可能であり得る)から「隔離」することができる。したがって、1又は複数のユーザ提供プログラムは、チャネル処理ユニットの1又は複数のサンドボックス内で安全に実行されて、DUTに提供されるデータ及び/又はDUTから受信したデータのデバイス固有処理を実行することができる。
好ましい実施形態では、チャネル処理ユニットは、複数のサンドボックスを含み、サンドボックスは、異なるサンドボックスが互いに隔離(分離)されるように、1又は複数の保護されたインターフェースを使用してホストチャネル処理ユニットと通信するように構成される。これにより、高度な安全性及び安定性が提供される。
好ましい実施形態では、チャネル処理ユニットは、1又は複数のサンドボックスを含み、サンドボックスは、デバイス固有データ(例えば、デバイス固有暗号鍵又はデバイス固有認証情報を使用した入力データ、複数のDUTに共通の入力データの暗号化、又はデバイス固有復号化鍵又はデバイス固有認証情報を使用したDUTデータの復号化、又はデバイス固有識別子のような他のデバイス固有情報を使用した入力データ又はDUTデータの処理)を使用してデバイス固有機能を実行するように構成される。したがって、サンドボックスは、デバイス固有の処理をサポートすることができる。
好ましい実施形態では、自動試験機器は、1又は複数のサンドボックスにソフトウェアをアップロードして、サンドボックスを使用した入力データ又はDUTデータのデバイス固有の処理を可能にするように構成される。したがって、デバイス固有の機能は、効率的なデバイス固有の計算工程(例えば、デバイス構成を知っている特定のDUTインターフェースとの通信)を可能にするために、サードパーティソフトウェアからアップロードすることによって更新することができる。
好ましい実施形態では、チャネル処理ユニットは、チャネル処理ユニットと被試験デバイスとの間の通信(例えば、一方向通信又は双方向通信)を(例えば、暗号化/復号化を使用して、かつ/又はエラー検出機構を使用して、かつ/又はエラー訂正機構を使用して、かつ/又は認証機構を使用して)保護するために、デバイス固有データを使用してデバイス固有の通信プロトコルを実装するように構成される。したがって、安全性が重要な被試験デバイスへの個々の試験アクセスは、安全性を損なうことなく、かつ試験制御部とデバイス通信ユニットとの間のインターフェースに過剰な負荷をかけることなく達成することができる。
更に、それぞれのDUTと通信するプロトコルは、例えば、HW又はSWにおいてプログラム可能であり、したがって再構成可能である。プロトコルを意識した試験が実行される場合、プロトコルの状態の効率的なトレースが必要とされ得る。被試験デバイスとチャネル処理ユニットとの間の通信は、当該方法のうちの1又は複数によって保護することができる。チャネル処理ユニットは、例えば、エラーを検出し、訂正可能なエラーを訂正することができる。エラー検出機構は、例えば、巡回冗長検査とすることができる。エラー訂正機構は、例えば、ビタビ(Viterbi)復号化の前方エラー訂正符号又はブロック符号であってもよい(又はそれを含んでもよい)。
好ましい実施形態では、チャネル処理ユニットは計算ユニットを含み、計算ユニット(CPU、ASIC、FPGA)は、1又は複数のDUTインターフェースと相互作用するように構成される。更に、計算ユニットは、被試験デバイス適合データを取得するために、(例えば、デバイス通信ユニットの)入力データをデバイス固有に暗号化し、かつ/又は、DUTデータをデバイス固有に復号化し、かつ/又は、DUTデータに対してエラー検出(例えば、エラー識別)を実行し(すなわち、DUTデータのエラーを検出し)、かつ/又は、DUTデータに対してエラー訂正を実行し(すなわち、DUTから送信された元のDUTデータの再構築を可能にし)、かつ/又は、被試験デバイス適合データを取得するために、又はDUTデータを評価するために、1又は複数のパケットカウンタを使用して通信プロトコルを実装し、かつ/又は、被試験デバイス適合データを取得するために、又はDUTデータを評価するために、1又は複数のデバイス固有又はデバイス特有の識別子を使用して通信プロトコルを実装するように構成される。チャネル処理ユニット上に1又は複数のかかる機能を実装することによって、(例えば、複数のチャネル処理ユニットを使用して、複数の被試験デバイスの試験を協調させ得る)テスタ制御部の負荷が低減され、テスタインターフェース上のデータ量を適度に小さく保つことができる。
好ましい実施形態では、チャネル処理ユニットは、計算ユニットを含み、計算ユニット(CPU、ASIC、FPGA)は、HW(ASIC/FPGA)及び/又はSWにおいて通信プロトコルを実装するように構成される。換言すれば、チャネル処理ユニットは、それぞれのDUTがサポートする特定のプロトコルによってDUTと通信するように構成されてもよく、特定のプロトコルは、計算ユニットのHW又はSWにおいてプログラム可能である。ハードウェア及びソフトウェアの両方のソリューションは、それらの特定の利点を有する。ハードウェア実装は、典型的にはより高速であり、非常に高い帯域幅の通信インターフェースの必要性に対応するために必要であり得るが、ソフトウェア実装は、典型的にはより柔軟に構成可能である。
好ましい実施形態では、テスタ制御部(例えば、テスタ制御部の一部であってもよいセキュリティ認証情報ユニット及び/又は鍵ユニット)は、セキュリティ認証情報及び/又は鍵を取得(例えば、受信又は生成)し、セキュリティ認証情報及び/又は鍵を1又は複数のチャネル処理ユニットにブロードキャストし、かつ/又はセキュリティ認証情報及び/又は鍵を(例えば、暗号化された形態で)一致するチャネル処理ユニットに特にアップロードするように構成される。したがって、セキュリティ認証情報又は鍵の効率的な集中型配布を達成することができ、これにより、試験環境における自動試験機器の使用が容易になる。一方、少なくとも認証情報又は鍵のために、テスタ制御部とチャネル処理ユニットとの間の安全な通信を使用することによって、機密性を保証することができる。
好ましい実施形態では、テスタ制御部(例えば、セキュリティ認証情報ユニット及び/又は鍵ユニット)は、セキュリティ認証情報及び/又は鍵(例えば、自動試験機器の公開鍵のような自動試験機器固有のセキュリティ認証情報又は鍵)を取得(生成)し、1又は複数のDUTにブロードキャストするように構成される。
好ましい実施形態では、チャネル処理ユニットにおける通信プロトコル実装は、以下の項目のうちの1又は複数を使用する(考慮する)ように構成される。
・1又は複数のパケットカウンタ
・デバイス固有のコンテンツ(例えば、デバイスID)とのハンドシェイク
・タイムスタンプを含む同期通信
・通信規格(例えば、IEEE1687.x、IEEE1500、IEEE1149.x)の実装
これにより、特定のDUTに適合した通信を確立することができる。個々のDUTのプロトコルニーズ(パケットカウンタデバイスID、セキュリティ証明書又は署名など)は、テスタ制御部とチャネル処理ユニットとの間の通信において過剰な帯域幅ニーズを有することなく考慮することができる。
好ましい実施形態では、チャネル処理ユニットは、上流結果データ(例えば、被試験デバイスからのDUTデータ)を記憶するように、かつ/又は上流結果データを分析する(例えば、予想結果データを使用して、例えば、予想結果データと比較して)ように構成される。上流結果データの分析は、上流結果データと予想結果データとの間に差があるかどうかを特定することであり、その差は、それぞれのDUT上の製造欠陥を反映することができる。チャネル処理ユニットは、上流結果データを前処理し(例えば、圧縮し)、かつ/又は前処理された及び/若しくは圧縮された上流結果データをテスタインターフェースを介してテスタ制御部に伝送(転送)するように更に構成される。これにより、テスタ制御部及びテスタインターフェースの負荷が小さい状態で試験結果を取得することができる。
好ましい実施形態では、自動試験機器は、複数のチャネル処理ユニットを含み、テスタ制御部は、共通データを複数のチャネル処理ユニットに(例えば、同時に、例えばブロードキャストを使用して、例えばテスタデータバスを介して)提供するように構成される。換言すれば、テスタ制御部は、同じ(共通の)データを、複数の接続されたチャネル処理ユニットに同時にブロードキャストする。
更に、異なるチャネル処理ユニットは、例えば、異なる被試験デバイスに関連付けられた異なるデバイス固有データを使用して、共通データを異なる被試験デバイスのための異なる被試験デバイス適合データに変換するように構成される。更に、異なるチャネル処理ユニットは、異なる被試験デバイスを試験するために異なる被試験デバイス適合データを使用するように構成される。したがって、チャネル処理ユニット内の特定の被試験デバイスに適合された共通データを、帯域幅効率の良い方法で転送することができ、それによって、テスタインターフェース上の負荷を低く保つことができる。
好ましい実施形態では、テスタ制御部は、複数のチャネル処理ユニットに共通の刺激データ(例えば、デバイス固有の暗号化、デバイス固有の識別子、デバイス固有の構成のような被試験デバイス固有の特性を除いて、例えば、被試験デバイスに出力される信号を定義することができる中央データストリーム)を提供するように構成される。更に、チャネル処理ユニットは、ローカルデバイス固有データを使用して共通刺激データを変換するように構成される。したがって、ボトルネックとしてのテスタインターフェースを回避しながら、複数の被試験デバイスの効率的な同時試験が可能である。
好ましい実施形態では、チャネル処理ユニットは、(例えば、個々のデバイスに適合された)(例えば、デバイス固有又はデバイス特有の方法で暗号化された、又はデバイス特有の鍵又はデバイス特有の認証情報を使用した)デバイス固有の通信を提供するために、ローカルデバイス固有データ又はデバイス特有データを使用して共通刺激データを変換するように構成される。したがって、被試験デバイスの個々の特性(認証情報、鍵、証明書、デバイスIDなど)を効率的に考慮することができる。
好ましい実施形態では、自動試験機器は、複数のチャネル処理ユニットを含み、テスタ制御部は、共通の予想結果データを複数のチャネル処理ユニットに(例えば、同時に、例えばブロードキャストを使用して、例えばテスタデータバスを介して)提供するように構成される。更に、異なるチャネル処理ユニットは、共通の予想結果データを使用して、それぞれの被試験デバイスに関連するそれぞれの試験結果を取得するように構成される。したがって、チャネル処理ユニットは、分散された方法で試験結果を決定することができ、完全なDUTデータをテスタ制御部に伝送することを回避する。デバイス個別の特性は、デバイス固有のデータを使用した評価において考慮されてもよく、デバイス固有のデータはまた、試験結果の評価に先立って、テスタ制御部からチャネル処理ユニットにアップロードされてもよい。デバイス固有データは、例えば、DUTからのDUTデータを復号化するため、又はDUTとの信頼できる接続を確立するため、又はDUTによって使用される通信プロトコルを評価するために使用されてもよい。
好ましい実施形態では、自動試験機器は、複数のチャネル処理ユニットを含み、テスタ制御部は、共通の予想結果データを複数のチャネル処理ユニットに(例えば、同時に、例えばブロードキャストを使用して、例えばテスタデータバスを介して)提供するように構成される。更に、異なるチャネル処理ユニットは、異なる被試験デバイスに関連付けられた異なるデバイス固有データを使用して、異なる被試験デバイスからのそれぞれのDUTデータからそれぞれの結果データを抽出し、それぞれの被試験デバイスに関連付けられたそれぞれの試験結果を取得するために、それぞれの結果データを共通の予想結果データと比較するように構成される。したがって、ボトルネックを回避して、DUTデータの分散処理を実行することができる。
実施形態は、テスタ制御部及びチャネル処理ユニットを含む自動試験機器において1又は複数の被試験デバイスを試験するための方法を提供する。本方法は、被試験デバイスを試験するための(例えば、被試験デバイスに提供するための、又は被試験デバイスからの応答データを評価するための)被試験デバイス適合データ(例えば、プロトコル認識データ、又は個々の被試験デバイスに適合されたデータ、又は被試験デバイスに適合された予想結果データ)を取得するために、チャネル処理ユニットにおいて、ローカルデバイス固有データ(ローカルデバイス固有情報及び/又は鍵及び/又は認証情報及び/又はID及び/又は構成)を使用して入力データ(例えば、DUTストリーム、入力テスタコマンドストリーム又はブロードキャストデータ又は共有データ又は異なるDUTに対して等しいデータ又は共通の予想結果データ)を変換することを含む。本方法は、チャネル処理ユニットにおいて、DUTからのDUTデータ(例えば、デバイス固有鍵のようなデバイス固有データによって決定されるプロトコルを使用するデータ)を、ローカルデバイス固有データを使用して処理して(例えば、デバイス固有の鍵を使用して変換又は分析又は復号化するか、又はパケットカウンタ、デバイスIDのようなデバイス固有のプロトコル情報を使用してプロトコルからアンラップして)、DUTを試験及び評価し(通信ペイロードを抽出し、又はDUTからのデータ伝送を評価し)、デバイス非依存又は非DUT固有情報を取得することを更に含む。
しかしながら、本明細書で説明される方法は、所望により、自動試験機器に関しても、本明細書で開示される特徴、機能、及び詳細のいずれかによって補足されてもよいことに留意されたい。本方法は、所望により、かかる特徴、機能、及び詳細を個々に、又は組み合わせて補足することができることに留意されたい。
本発明による実施形態を、添付の図面を参照して以下に説明する。
本発明の一実施形態による、被試験デバイスにデバイス固有の通信を提供するための自動試験機器のブロック概略図を示す。 本発明の一実施形態による、被試験デバイスにデバイス固有の通信を提供するための自動試験機器のブロック概略図を示す。 本発明の一実施形態による、被試験デバイスにデバイス固有の通信を提供するための自動試験機器のブロック概略図を示す。 本発明の一実施形態によるチャネル処理ユニットのブロック概略図を示す。 本発明の一実施形態による、チャネル処理ユニット内のサンドボックスのブロック概略図を示す。 本発明の一実施形態による、セキュリティモジュールを有するチャネル処理ユニットのブロック概略図を示す。 本発明の一実施形態による、認証情報管理のための自動試験機器のブロック概略図を示す。 本発明の一実施形態による、プロトコル実装ユニットを含むチャネル処理ユニットのブロック概略図を示す。 本発明の一実施形態による、上流結果データの前処理を伴うチャネル処理ユニットのブロック概略図を示す。 本発明の一実施形態による、チャネル処理ユニット内のサンドボックスのブロック概略図を示す。 従来の自動試験機器のブロック図を示す。
図面の詳細な説明
1.図1a及び図1bによる自動試験機器
図1aは、本発明の一実施形態による自動試験機器100のブロック概略図を示している。
自動試験機器100は、入力データ114a(例えば、DUTストリーム、又は入力テスタコマンドストリーム、又はブロードキャストデータ、又は共有データ、又は異なるDUTに対して等しいデータ、又は共通の予想結果データ)及びデバイス固有データ114bをマッチングモジュールに(例えば、チャネル処理ユニットに)ブロードキャスト及び/又は特にアップロードするように構成されたテスタ制御部110を含む。
自動試験機器100は、被試験デバイス130を試験するための被試験デバイス適合データ126を取得するために、デバイス固有データ114bを使用して入力データ114aを変換するように構成されたチャネル処理ユニット124を更に含む。代替として、又は加えて、自動試験機器100は、DUT130を試験又は評価するために、デバイス固有データ114bを使用してDUT130からのDUTデータ128を処理するように構成される。
したがって、チャネル処理ユニットは、分散された方法で被試験デバイス適合データを生成することができ、これは、異なる被試験デバイス適合データを、全てがテスタ制御部に結合され得る異なるチャネル処理ユニットに伝送することを回避するのに役立ち得る。例えば、入力データ114a(デバイスに依存せず、個々のDUTに適合されていない場合がある)のデータ量は、デバイス固有データよりも著しく大きい場合があり、デバイス固有データは、例えば、個々のDUTごとに異なる場合がある。その結果、複数のチャネル処理ユニットを含む自動試験機器において、少量のデバイス固有データを異なるチャネル処理ユニットに個別に送信することのみが必要であり得る。また、例えば、異なるチャネル処理ユニットを使用して複数の被試験デバイスの同時試験を処理することができるテスタ制御部は、この機能がテスタ制御部に結合された1又は複数のチャネル処理ユニットによって引き継がれるので、「入力データ」のDUT固有の(DUT個別の)適合を実行する必要がなくなる。
更に、図1aの自動試験機器は、所望により、本明細書に開示される特徴、機能、及び詳細のいずれかによって、個別に、かつ組み合わせて、補足されてもよいことに留意されたい。
図1bは、本発明の一実施形態による自動試験機器100のブロック概略図を示している。
自動試験機器100は、テスタ制御部110を含む。テスタ制御部110は、1又は複数の整合モジュールに(例えば、一致するチャネル処理ユニット124a~124zに)入力データ114aをブロードキャスト及び/又は特にアップロードするように構成された集中試験フロー管理部112を含む。更に、集中試験フロー管理部は、1又は複数のマッチングモジュールに(例えば、一致するチャネル処理ユニット124a~124zに)デバイス固有データ114b(例えば、鍵、及び/又は認証情報、及び/又はID、及び/又は構成)をブロードキャスト及び/又は特にアップロードするように構成される。
自動試験機器100は、テスタ120を更に含む。テスタは、(テスタ制御部110の一部である)集中試験フロー管理部112と、複数のチャネル処理ユニット124a~124zとに結合されたテスタデータバス122を含む。テスタデータバス122は、(テスタ制御部110の一部である)集中試験フロー管理部112からデバイス固有データ114bを有する入力データ114aを受信(又は取得)し、入力データ114aをチャネル処理ユニット124a~124zのうちの1又は複数に転送するように構成される。チャネル処理ユニット124aは、メモリユニット124a-1と、計算ユニット124a-2とを有する。デバイス固有データ114bは、メモリユニット124a-1に記憶されている。入力データ114aは、被試験デバイス130a-1を試験するための被試験デバイス適合データ126を取得するために、計算ユニット124a-2においてデバイス固有データ114bとともに処理される。
チャネル処理ユニット124aは、被試験デバイス適合データを、ロードボード又はプローブカード130上に搭載されたDUT130a-1に伝送するように構成される。被試験デバイス適合データは、デバイス固有チャネル1.1及びそれぞれのDUTインターフェースによってそれぞれのDUT130a-1に伝送される。DUTインターフェースは、例えば、PCIe物理インターフェース又はUSB物理インターフェースに結合されてもよいが、JTAGインターフェース、iJTAGインターフェース、又は任意の他の適切なインターフェースを含んでもよい。
被試験デバイス適合データは、(例えば、システムオンチップを試験するための)試験プログラムのプログラムコード及び/又は処理されるべきデータを表してよく、DUT130a-1上で使用(例えば、実行又は処理)されてよい。試験実行後、DUTデータ128は、それぞれのDUTインターフェース及びデバイス固有チャネル1.1によってチャネル処理ユニット124aに伝送される。チャネル処理ユニット124aは、例えば、上流結果データ(例えば、それぞれの結果データ、又は被試験デバイスからのDUTデータ)を抽出するために、デバイス固有データを使用してそれぞれのDUTデータを処理するように構成される。したがって、チャネル処理ユニット124aは、上流結果データをメモリユニットに記憶し、かつ/又は予想結果データを使用して上流結果データを分析し、又は予想結果データと比較するように構成される。換言すれば、上流結果データの分析は、上流結果データと予想結果データとの間に差があるかどうかを特定することであり、その差は、それぞれのDUT上の製造欠陥を反映することができる。更に、上流結果データは、チャネル処理ユニット124aによって、前処理され、かつ/又は圧縮され、かつ/又はテスタデータバス(インターフェース)122を介してテスタ制御部110に伝送(転送)され得る。
マルチサイトDUT試験では、試験効率を高めることが重要な役割を果たす。効率的な試験方法を用いてバストラフィック及びCPU要件を低減することは、全体的なコスト及び試験時間を低減するのに役立ち得る。DUTプラットフォーム上にソフトウェア又はハードウェアに関連する欠陥又は故障がない場合、複数のDUTに適用される試験は、同じ又は同様の結果を有する傾向を有し得る。この点を考慮して、本発明のチャネル処理ユニットでは、計算ユニットにおいて比較演算を適用してもよい。したがって、計算ユニットにおいて、テスタ制御部からの共通の予想結果データが、DUTからのそれぞれの試験結果データと比較される。比較動作の後、共通の予想される試験結果データとそれぞれの試験結果データとの間の差のみが圧縮され、テスタ制御部110に伝送されてもよい。これにより、バストラフィック及びテスタ制御部に対するCPU要件を低減することができる。
DUT試験効率に寄与する別の(所望による)特徴は、より良好なメモリ(124a-1~124z-1)及び計算(124a-2~124z-2)リソース利用を提供する所望によるサンドボックス化である。チャネル処理ユニット124a~124zは、所望により、1又は複数のサンドボックス(例えば、参照番号124z-3で示されるような)を含むことができ、1又は複数のサンドボックス124z-3は、アーキテクチャに応じてリソース共有の有無にかかわらず、仮想個別メモリ124z-1及び計算124z-2の機能を用いてコマンドを実行するように構成される。1又は複数のサンドボックス124z-3は、デバイス固有データ114bを使用して入力データ114aを変換するように構成され、かつ/又は1又は複数のサンドボックス124z-3は、DUT130から受信した結果を個々の計算能力で分析するように構成される。更に、自動試験機器100は、1又は複数のサンドボックス124z-3にソフトウェアをアップロードして、サンドボックス124z-3を使用して入力データ114a又はDUTデータ128のデバイス固有の処理を可能にするように構成される。したがって、サンドボックス化機能は、仮想の個々のメモリ及び計算能力が、隔離された環境においてDUT130a-1を試験することを可能にする。
追加の注釈として、所望により、2つ以上の被試験デバイス(例えば、DUT130a-1及び130a-2)が、例えば、別個のチャネル(例えば、図2に示されるようなチャネル1.1及びチャネル1.2)を使用して、単一のチャネル処理ユニットに(例えば、チャネル処理ユニット124aに)結合され得ることに留意されたい。しかしながら、一部の実施形態では、単一のDUTがチャネル処理ユニットに結合されてもよい。また、例えば、DUTが非常に多数のピンを含み、かつ/又は複数の潜在的に独立したインターフェースから構成される場合、複数のチャネル処理ユニットが単一のDUTを試験するために使用される場合があり得る。
しかし、テスタ120は、必ずしも構成要素124zを有する必要がないことにも留意されたい。むしろ、所望により、当該構成要素の1又は複数を省略又は変更することができる。
更に、自動試験機器100は、所望により、本明細書に開示される特徴、機能、及び詳細のいずれかによって、個別に、かつ組み合わせて、補足され得ることに留意されたい。
2.図2による実施例
図2は、本発明の一実施形態による、被試験デバイス230a-1にデバイス固有の通信を提供するための自動試験機器200のブロック概略図を示している。
自動試験機器200は、テスタ制御部210を含む。テスタ制御部210は、1又は複数のマッチングモジュールに入力データ(例えば、データ114a)及びデバイス固有データ(例えば、データ114b)をブロードキャスト及び/又は特にアップロードするように構成された集中試験フロー管理部212を含む。
自動試験機器100は、テスタ220を更に含む。テスタは、テスタデータバス222を含み、これは、集中試験フロー管理部212及び複数のチャネル処理ユニット224a~224mに結合される。テスタデータバス222は、集中試験フロー管理部212からデバイス固有データを有する入力データを受信し、入力データを複数のチャネル処理ユニット224a~224mに転送するように構成される。チャネル処理ユニット224aは、メモリユニット224a-1と、計算ユニット224a-2とを有する。デバイス固有データは、メモリユニット224a-1に記憶されている。入力データは、被試験デバイス230a-1を試験するための被試験デバイス適合データ126を取得するために、計算ユニット224a-2においてデバイス固有データで処理される。
チャネルごとの処理ユニットの使用は、入力データを(ローカル)デバイス固有データ(例えば、ローカルデバイス固有情報及び/又は鍵及び/又は認証情報及び/又はID及び/又は構成)で変換する。暗号化/復号化されたデバイス固有の通信は、インターフェース(例えば、チャネル1.1及びチャネル1.2)が内部デバイス構造に不正アクセスするのを防止するために使用される。
更に、自動試験機器200は、所望により、本明細書に開示される特徴、機能、及び詳細のいずれかによって、個別に、かつ組み合わせて、補足され得ることに留意されたい。
3.図3による実施例
図3は、本発明の一実施形態によるチャネル処理ユニット320のブロック概略図を示している。チャネル処理ユニット320は、例えば、チャネル処理ユニット124a~124z又はチャネル処理ユニット224a~224mの代わりをすることができる。
チャネル処理ユニット320は、メモリ320a及び計算ユニット320bを含む。メモリ320aユニットは、データ(例えば、鍵及び/又は認証情報及び/又はIDを含み得るデバイス固有データ)及び構成を記憶するように構成される。チャネル処理ユニット320は、例えば、安全なデバイス通信又は安全なデバイス通信符号化及びローカルデバイス固有情報を有するプロトコル認識(又はプロトコル認識符号化)を使用することによって、入力データ(例えば、DUTストリーム又は入力テスタコマンドストリーム又はブロードキャストデータ又は共有データ又は異なるDUTに等しいデータ又は共通の予想結果データ)をデバイス固有データ又はデバイス固有の通信に変換するように構成される。安全なデバイス通信は、DUT通信の暗号化若しくは復号化、又は特定のレベルのアクセスを許可することを指す認可、又はユーザの身元を確認することを指す認証によって達成される。
更に、安全なデバイス通信に関して、DUTとチャネル処理ユニットとの間の通信は、(代替的に又は追加的に)パケットカウンタ及び/又はエラー訂正コード及び/又はエラー識別コードを使用することによって更に保護されてもよい。
プロトコル認識データ(例えば、被試験デバイス適合データ、又は個々の被試験デバイスに適合されたデータ、又は被試験デバイスに適合された予想結果データ)は、例えば、テスタ制御部から送信された入力データをローカルデバイス固有情報で変換することによって得られる。
したがって、チャネル処理ユニット320は、高いセキュリティレベルを保証しながら、テスタ制御部及びテスタデータバスの負荷を低減するのに役立つことができる。
更に、チャネル処理ユニット300は、所望により、本明細書に開示される特徴、機能、及び詳細のいずれかによって、個別に、かつ組み合わせて、補足され得ることに留意されたい。
4.図4による実施例
図4は、本発明の一実施形態によるチャネル処理ユニット内のサンドボックスのブロック概略図を示している。
チャネル処理ユニット420(例えば、本明細書に開示される任意のチャネル処理ユニットに取って代わり得る)は、所望により、少なくとも1つのサンドボックス420cを含んでもよく、少なくとも1つのサンドボックス420cは、メモリユニット420a及び計算420bユニットを含む(又はそれらを関連付けている)。
少なくとも1つのサンドボックス420cは、デバイス固有データを使用して入力データを変換するように構成され、かつ/又は少なくとも1つのサンドボックス420cは、DUT430から受信した結果を個々の計算能力で分析するように構成される。更に、自動試験機器400は、少なくとも1つのサンドボックス420cにソフトウェアをアップロードして、サンドボックス420cを使用した入力データ又はDUTデータのデバイス固有の処理を可能にするように構成される。更に、サンドボックスは、サンドボックスからDUTへの、かつ/又はその逆のデータの提供を可能にするために、チャネル処理ユニットの残りの部分への安全で明確なインターフェースを含むことができる。したがって、サンドボックス機能は、仮想の個々のメモリ及び計算能力が、隔離された環境においてDUT430を試験することを可能にする。
更に、チャネル処理ユニット400は、所望により、本明細書に開示される特徴、機能、及び詳細のいずれかによって、個別に、かつ組み合わせて、補足され得ることに留意されたい。
5.図5による実施例
図5は、本発明の一実施形態によるセキュリティモジュールを有するチャネル処理ユニットのブロック概略図を示している。
チャネル処理ユニット520(例えば、本明細書に開示されるチャネル処理ユニットのうちのいずれかに取って代わり得る)は、メモリ520aと、計算ユニット520bとを含む。計算ユニット520bは、セキュリティモジュール520cを更に含む。デバイス固有データ(例えば、鍵、認証情報、ID、及び構成)は、DUT通信の前にローカルメモリ520aに記憶される。セキュリティモジュール520cを含む計算ユニット520bは、DUTインターフェースと相互作用するように構成される。
セキュリティモジュールは、暗号化/復号化、又は認可、又は認証機能を管理及び実行することによって、DUT通信を保護するように構成される。更に、DUTとチャネル処理ユニットとの間の通信は、例えば、DUTデータがチャネル処理ユニットによって受信した後に通信チャネル(例えば、伝送媒体)に関連するエラーを検出するために、パケットカウンタ及び/又はエラー訂正コード及び/又はエラー識別コードを使用することによって更に保護することができる。エラー識別コード及びエラー訂正コードは、入力データにいくらかの冗長性を追加し、伝送されたデータ(例えば、被試験デバイスに適合されたデータ)の整合性をチェックすること、及びチャネル伝送に起因して破損したときに受信したデータを回復することを可能にする。エラー識別(検出)コードは、例えば、巡回冗長検査であってもよい(又はそれを含んでもよい)。エラー訂正符号は、典型的には、1又は複数の前方エラー訂正符号(例えば、ビタビ復号化、ブロック符号)及び/又は自動再送要求などであってもよい(又はそれらを含んでもよい)。
更に、チャネル処理ユニット500は、所望により、本明細書に開示される特徴、機能、及び詳細のいずれかによって、個別に、かつ組み合わせて、補足され得ることに留意されたい。
6.図6による実施例
図6は、本発明の一実施形態による認証情報管理のための自動試験機器600のブロック概略図を示している。
テスタ制御部610は、集中試験フロー管理部612を含み、集中試験フロー管理部612は、セキュア認証情報614ユニットを更に含む。テスタ制御部は、セキュリティ認証情報及び/又は鍵(例えば、自動試験機器600の公開鍵のような自動試験機器600固有のセキュリティ認証情報又は鍵)を取得(例えば、受信又は生成)し、1又は複数のマッチングモジュール(例えば、本明細書に開示されるチャネル処理ユニットのいずれかに対応し得るチャネル処理ユニット524a~624m)及び/又は1又は複数のDUTに(例えば、セキュリティ認証情報又は鍵を)ブロードキャスト及び/又は特にアップロードするように構成される。更に、暗号化は、CPUに知られているテスタ固有の認証情報によって(又はそれを使用して)適用され得る。
更に、自動試験機器600は、所望により、本明細書に開示される特徴、機能、及び詳細のいずれかによって、個別に、かつ組み合わせて、補足され得ることに留意されたい。
7.図7による実施例
図7は、本発明の一実施形態によるプロトコル実装ユニットを含むチャネル処理ユニットのブロック概略図を示している。
チャネル処理ユニット720(本明細書に開示されるチャネル処理ユニットのうちのいずれかに取って代わり得る)は、メモリ720aと、計算ユニット720bとを含む。計算ユニット720bは、プロトコル実装ユニット720cを更に含む。それぞれのDUTと通信するプロトコルは、ハードウェア又はソフトウェアでプログラム可能であり、したがって再構成可能である。計算ユニット720bは、1又は複数のDUTインターフェースと相互作用するように構成される。
チャネル処理ユニット720における通信プロトコル実装は、例えば、1又は複数のパケットカウンタ、及び/又はデバイス固有のコンテンツ(例えば、デバイスID)とのハンドシェイク、及び/又はタイムスタンプを含む同期通信、及び/又はIEEE1687.x、又はIEEE1500、又はIEEE1149.xなどの通信規格の実装を使用する(考慮する)ように構成される。
計算ユニット720bにおいてプロトコル実装を使用することによって、プロトコルオーバヘッドがチャネル処理ユニットによって生成され得るので、テスタ制御部からチャネル処理ユニットへのデータアップロードの量を小さく保つことができる。また、デバイス固有のプロトコルの態様がチャネル処理ユニットの側に導入され、これもまた、テスタバスの負荷を大幅に低減する。
更に、チャネル処理ユニット700は、所望により、本明細書に開示される特徴、機能、及び詳細のいずれかによって、個別に、かつ組み合わせて、補足され得ることに留意されたい。
8.応用
以下、図8~図9を参照して、一部の応用例について説明する。
図8は、上流の結果の局所的な前処理の結果が記憶され、予想結果と比較される第1のシナリオのブロック概略図を示している。
チャネル処理ユニット820(本明細書に開示されるチャネル処理ユニットのうちのいずれかに取って代わり得る)は、メモリ820aと、計算ユニット820bとを含む。メモリユニット820aは、(複数の被試験デバイスに共通であり得る)テスタ制御部によって提供される共通の予想結果データを記憶し得る予想結果ユニット又はメモリユニット分820a-1を含む。更に、計算ユニット820bは、受信したDUTデータ(又は、例えばデバイス固有データを使用して、デバイス固有又はデバイス個別の方法で前処理された前処理済みDUTデータ)と、メモリユニット820aに記憶され得る予想結果データ(例えば、チャネル処理ユニットによってデバイス固有データを使用してデバイス固有の方法で処理された予想結果データ)とを比較し得る比較器ユニット820b-1を含む。
チャネル処理ユニット820は、例えば、上流結果データ(例えば、それぞれの結果データ、又は被試験デバイスからのDUTデータ)を抽出するために、デバイス固有データを使用してそれぞれのDUTデータを処理(又は前処理)するように構成される。したがって、チャネル処理ユニット820は、例えば、上流結果データをメモリユニット820aに記憶するように構成されている。更に、チャネル処理ユニット820は、例えば、予想結果データを使用して上流結果データを分析するように構成される。これは、(計算ユニット820bの一部である)比較器ユニット820b-1において、上流結果データを(メモリユニット820aの一部である)予想結果ユニット820a-1に記憶された予想結果データと比較することによって達成され得る。
更に、上流結果データは、例えば、チャネル処理ユニットによって前処理され、かつ/又は圧縮され、かつ/又はテスタデータバス(インターフェース)822を介してテスタ制御部に伝送(転送)されてもよい。上流結果データは、例えば、データの高速交換のためにデータ量を低減し、伝送時間を短縮するために圧縮されてもよい。
自動試験機器800は、例えば、試験シーケンスにおける試験実行プログラム全体に基づいて、被試験デバイスの試験(例えば、プログラムのアップロード、及び/又は試験プログラムの1又は複数の部分の実行、及び/又は結果データのダウンロード、及び/又はデバッグ)を制御するように構成される。チャネル処理ユニット820は、例えば、シーケンス実行(例えば、DUTに提供される信号内のエッジのタイミングの調整)を制御し、特定のタイミング調整を有するデジタルデータストリーム又は信号のシーケンスをドライバに転送するシーケンシングに出力を提供するように構成される。
ドライバは、シーケンシングから入力を取得し、(例えば、インタラクティブな)インターフェース(例えば、iJTAGインターフェース又はRSNインターフェース又はIEEE-1687インターフェースであってよい)を介して被試験デバイスと通信するように構成される。ドライバは、例えば、アナログ電圧レベルを追加又は調整するように構成されてもよく、又は、ドライバは、マルチプレクサのように動作して、被試験デバイスを異なる電圧レベル間で切り替えて、被試験ドライバが許容できる電圧レベルをチェックしてもよい。
ドライバはシーケンスを刺激し、シーケンスは次にデータ通信チャネルを介して転送され、DUTインターフェースを通じて被試験デバイスと通信される。例えば、種々の電圧及び周波数レベルにわたる被試験デバイスの機能は、ドライバによって刺激されたシーケンスを通じてチェックされ得る。一部の場合では、DUTから受信したシーケンスとDUTによって送信されたシーケンスは、完全にビットごとに同一でなければならない。DUTドライバは、例えば、受信したシーケンスのエラーをチェックするDfTインターフェースを介して、データシーケンスを自動試験機器800に送信してもよい。チャネル処理ユニットは、例えば、受信したシーケンス(DUTデータ)を、計算ユニットの一部である比較器において予想結果と比較するように構成されることに留意されたい。
概して言えば、異なるアプローチが可能である。一例として、チャネル処理ユニットは、テスタ制御部から共通予想結果データを受信し、共通予想結果データをデバイス適合予想結果データに変換し、デバイス適合予想結果データを記憶し、デバイス適合予想結果データとDUTから受信したDUTデータとの比較を実行して、DUTを評価することができる。代替的に、チャネル処理ユニットは、(複数のDUTに共通する)共通予想結果データを記憶し、デバイス固有データを使用してDUTデータから結果データを抽出し(それによってデバイス個別のプロトコル特徴を考慮し)、抽出された結果データを共通結果データと比較し、それによってDUTを評価してもよい。しかしながら、異なる処理操作も可能である。
図9は、本発明の一実施形態によるサンドボックス化されたチャネル処理ユニット920が表される第2のシナリオのブロック概略図を示している。
チャネル処理ユニット920は、少なくとも1つのサンドボックス920cを含み、サンドボックス920cは、メモリユニット920a及び計算ユニット920bを含む。メモリユニット920aは、デバイス固有データ及び構成を記憶するように構成される。
自動試験機器900は、少なくとも1つのサンドボックス920cにソフトウェアをアップロードして、サンドボックス920cを使用した入力データ又はDUTデータのデバイス固有の処理を可能にするように構成される。同様に、デバイス固有の機能は、効率的なデバイス固有の計算工程(例えば、デバイス構成を知っている特定のDUTインターフェースとの通信)を可能にするために、サードパーティソフトウェアからアップロードすることによって更新することができる。
サンドボックス化されたチャネル処理ユニット920は、シーケンス実行を制御し、特定のタイミング調整を有する信号のシーケンスをドライバに転送するシーケンシングに出力を提供するように構成される。ドライバは、信号のデジタルシーケンスを取得し、アナログ電圧レベルを追加又は調整するように構成され、DUTインターフェースを介して被試験デバイス930aに信号を転送することができる。例えば、種々の電圧及び周波数レベルにわたる被試験デバイスの機能は、ドライバによって刺激されるシーケンスを通してチェックされる。DUTドライバは、例えば、DfTインターフェースを介してデバッグインターフェースにシーケンスを送信することができる。デバッグインターフェースは、例えば、DUTデータのシーケンスをダウンロードし、受信したシーケンスのエラーをチェックするために、それを自動試験機器900に転送することができる。
しかしながら、自動試験機器800、900は、所望により、本明細書に開示される特徴、機能、及び詳細のいずれかによって、個別に、かつ組み合わせて、補足され得ることに留意されたい。
9.図10による従来の解決策
図10は、従来の自動試験機器1000のブロック概略図を示している。しかしながら、従来の自動試験機器1000は、DUT固有(又はデバイス固有)のチャネル処理ユニットが存在せず、暗号化/復号化、又はエラー検出機構の利用、又はエラー訂正機構の使用、又は認証機構の利用などのセキュリティ面が存在しないという事実を除いて、自動試験機器100、200、又は600と同様であることに留意されたい。むしろ、従来技術の解決策は、ローカルデータ変換を実行することができない集中チャネルアーキテクチャに依存する。更に、集中チャネルアーキテクチャを使用すると、データを中央処理装置に転送し、中央処理装置上で計算する必要がある。この場合、中央処理動作に起因して、デバイス固有の通信のための高い通信オーバヘッド又はボトルネックが生じる。
10.結論
以下では、一部の結論を提供する。また、本発明の態様が開示され、これらは個別に又は組み合わせて使用されてもよく、所望により他の実施形態のいずれかに個別に及び組み合わせて導入されてもよい。
本発明による実施形態は、マルチサイトDUT試験において効率的で安全なデバイス固有の通信を生成する。
本発明の一態様によれば、チャネルごとの処理ユニットを使用して、ローカルデバイス固有の(又はローカルデバイス固有のデータを有する)中央データストリームを変換する。
一態様によれば、このようにして、暗号化されたデバイス固有の通信を実行することができる。
別の態様によれば、チャネル処理ユニット(又は複数のチャネル処理ユニット)との通信は、(例えば、個々の暗号鍵又は個々の認証情報のような個々の被試験デバイスの特性が、例えばテスタ制御部とチャネル処理ユニットとの間で通信される主データ量において考慮されないという意味で)可能な限りデバイスに依存しない。
例えば、図2による自動試験機器をこの目的のために使用することができる。
以下では、チャネル処理ユニットに関連する一部の態様について説明する。
一態様によれば、チャネル処理ユニットは、入力テスタコマンドストリームをデバイス固有の通信、例えば、安全なデバイス通信及び/又はローカルデバイス固有情報を有するプロトコル認識に変換することができる。
一態様によれば、中央処理装置は、(例えば、テスタ制御部を実装することができる)外部ワークステーションへの透過的な入出力ストリームを使用することができる。
一態様によれば、本発明による実施形態は、バストラフィック及び/又はCPU要件を低減するために、チャネル処理ユニット上で直接結果分析を可能にする(又は実行する)。
一態様によれば、チャネル処理ユニットは、ストレージ(例えば、メモリ)とコンピューティング(例えば、CPU及び/又はASIC及び/又はFPGA)とを組み合わせる。
例えば、図3によるチャネル処理ユニットは、これらの態様を実装するために使用され得る。
一態様によれば、チャネル処理ユニットは、サンドボックス化を使用し得る。
例えば、サンドボックス化は、その個々のメモリ及び計算能力(アーキテクチャに応じてリソース共有の有無にかかわらず)を用いたテスタコマンドのローカル実行を含むことができる。
一態様によれば、サンドボックスは、1つのサンドボックスが他のサンドボックスから分離されるように、保護されたインターフェースを使用してホストチャネル処理ユニットと通信する。一部の実施形態では、サンドボックス間通信は、(例えば、構成を使用して)特に許可された場合にのみ可能である。
一態様によれば、チャネルごとに1又は複数のサンドボックスが存在し得る。
1又は複数のサンドボックスを使用するチャネル処理ユニットの一例を図4に示す。
以下では、本発明の態様による応用について説明する。
一態様によれば、本発明による実施形態は、安全なデバイス通信を実行するために使用され得る。
一態様によれば、デバイス固有データ(例えば、鍵、認証情報、ID、構成)は、通信の前にローカルメモリに記憶される。
別の態様によれば、コンピューティングモジュールは、例えば、通信の保護を達成するために(例えば、暗号化及び/又は復号化を使用して、かつ/又はパッケージカウンタを使用して、かつ/又はエラー訂正及びエラー識別コードを使用してなど)、DUTインターフェースと相互作用する。
一態様によれば、通信プロトコルの実装は、ハードウェア又はソフトウェアであってもよい。
安全なデバイス通信を使用するチャネル処理ユニットの一例が図5に示されている。
一態様によれば、セキュアなデバイス通信は、認証情報管理を含む。
例えば、第1の工程では、認証情報(デバイス固有又はデバイス同一)が、試験フロー管理に提示される。
更に、例えば、第2の工程では、チャネル処理ユニットへのアップロードがあり、これは、ブロードキャストを使用して、又はマッチングモジュールへの特定のアップロードを使用して実行され得る。
更に、一態様によれば、CPU(例えば、テスタ制御部のCPU及びチャネル処理ユニットのCPU)に知られているテスタ固有の認証情報による(例えば、認証情報の)暗号化があってもよい。
認証情報管理を使用する自動試験機器の一例を図6に示す。
一態様によれば、本発明による実施形態は、安全なマルチサイトプロトコル認識試験を実行するように適合される。
本発明の一態様によれば、チャネル処理ユニット上のプロトコル実装は、例えば、
-パケットカウンタ、及び/又は
-デバイス固有のコンテンツ、例えばidとのハンドシェイク、及び/又は
-効率的な非マルチサイト同期プロトコル認識通信(例えば、デバイス固有の部分のローカル処理を使用する)、及び/又は
-例えばIEEE1687.x、IEEE1500、IEEE1149.4などの通信規格の実装を考慮することができる。
安全なマルチスタンダードプロトコル認識試験のためのチャネル処理ユニットの一例が図7に示されている。
一態様によれば、本発明による実施形態は、上流結果のローカル前処理を使用する。
一態様によれば、予想結果は、(例えば、第1の工程において)チャネル処理ユニットに記憶される。
一態様によれば、試験実行時に、上流結果データは、(例えば、シグネチャ生成を使用して、かつ/又は試験結果圧縮を使用して)テスタバスインターフェース上での伝送の前に分析及び前処理される。
これは、マルチサイトの効率的なインタラクティブ試験フロー実行を可能にする。
上流結果のローカル前処理を使用するチャネル処理ユニット(又は試験チェーン)の一例が図8に示されている。
別の態様によれば、顧客は、コードをサンドボックスにアップロードすることができる。
一態様によれば、デバイス固有の機能は、顧客によって指定されるように、サンドボックス化されたチャネル処理ユニット上で直接実行することができる。これにより、効率的なデバイス固有の計算工程が可能となる。例えば、これは、デバイス構成を知っている特定のDfT(試験用設計)インターフェースとの通信を可能にする。更に、これは、マルチサイトの効率的なインタラクティブ試験フローの実行を可能にし得る。
チャネル処理ユニット(又は試験チェーン)の一例が図9に示されている。
以下では、従来の解決策に対する本発明の実施形態の一部の利点について説明する。しかしながら、本発明による実施形態が、以下で言及される利点の一部又は全部を含む必要はないことに留意されたい。
本発明の実施形態によれば、自動試験機器の一部であるDUT固有(デバイス固有)チャネル処理ユニットが開示される。換言すれば、本発明による実施形態は、DUT固有の通信を導入することによって通信オーバヘッドを改善するという問題を解決する。例えば、標準的な手法では、並列に試験される複数のDUTが、中央処理装置に完全な処理負荷を構築する。一方、DUT固有の処理は、それぞれのチャネル処理ユニットにおいて実行され、インターフェース(又はデータバス)を介した通信オーバヘッドを改善する。
本発明による実施形態は、高度なセキュリティアーキテクチャを使用することによって安全なマルチサイトDUT試験を達成するために、安全な通信アプローチに基づいている。セキュリティ機構は、暗号化/復号化されたDUT通信、又はエラー検出/エラー訂正若しくは認証機構に依存する。更に、DUTとチャネル処理ユニットとの間の通信は、例えば、パケットカウンタ及び/又はエラー訂正コード及び/又はエラー識別コードを使用することによって更に保護される。これにより、マルチサイト試験の状況において可能な限り高いセキュリティが保証される。
更に、本発明による実施形態は、効率的なデバイス固有の通信を可能にする。特に、これは、結果分析アプローチ及びサンドボックス化されたチャネル処理ユニットアプローチによって達成される。例えば、結果解析手法では、DUTからのそれぞれの試験結果データが、チャネル処理ユニット内のテスタ制御部によってブロードキャストされた共通の予想結果データと比較される。それぞれの試験結果(上流結果データ)が共通の予想結果データと異なる場合、それぞれの試験結果データ及び/又は共通の予想される試験結果データとそれぞれの試験結果データとの間の差が圧縮され、テスタ制御部に伝送される。結論として、チャネル処理ユニットに対する結果解析アプローチは、バストラフィック及びCPU要件を低減することによって、試験時間を最小化する。一部の実施形態では、効率的なデバイス固有の計算工程を可能にするために、サードパーティソフトウェアからアップロードすることによってデバイス固有の機能が更新され得る、サンドボックス化されたチャネル処理ユニットが使用される。例えば、カスタマイズされたDUT試験を第三者から実行することができる。
結論として、本発明による実施形態は、効率的かつ安全な方法で被試験デバイスを試験するために使用することができ、したがって、他の概念よりも有利である。
11.代替的な実装形態
本明細書で説明される(及び図に示される)メモリは、例えば、揮発性として(例えば、RAM、DDR、組み込みメモリなどを使用して)、及び/又は不揮発性として(例えば、SSD、HDD、フラッシュなどを使用して)実装され得ることに留意されたい。
一部の態様を装置の文脈で説明してきたが、これらの態様が対応する方法の説明も表すことは明らかであり、ブロック又はデバイスは方法工程又は方法工程の特徴に対応する。同様に、方法工程の文脈で説明される態様はまた、対応する装置の対応するブロック又は項目又は特徴の説明を表す。方法工程の一部又は全部は、例えばマイクロプロセッサ、プログラマブルコンピュータ又は電子回路のようなハードウェア装置によって(又はそれを使用して)実行されてもよい。一部の実施形態では、最も重要な方法工程のうちの1又は複数は、かかる装置によって実行されてもよい。
特定の実装形態の要件に応じて、本発明の実施形態は、ハードウェア又はソフトウェアで実装され得る。この実装形態は、それぞれの方法が実行されるようにプログラム可能なコンピュータシステムと協働する(又は協働し得る)電子的に読み取り可能な制御信号を記憶したデジタル記憶媒体、例えばフロッピー(登録商標)ディスク、DVD、ブルーレイ、CD、ROM、PROM、EPROM、EEPROM又はフラッシュメモリを使用して実行されてもよい。したがって、デジタル記憶媒体はコンピュータ可読であってもよい。
本発明による一部の実施形態は、電子可読制御信号を有するデータキャリアを含み、電子可読制御信号は、本明細書で説明される方法のうちの1つが実行されるように、プログラム可能なコンピュータシステムと協働することが可能である。
概して、本発明の実施形態は、プログラムコードを有するコンピュータプログラム製品として実装することができ、プログラムコードは、コンピュータプログラム製品がコンピュータ上で実行されるときに方法のうちの1つを実行するように動作可能である。プログラムコードは、例えば、機械可読キャリアに記憶されてもよい。
他の実施形態は、機械可読キャリア上に記憶された、本明細書で説明される方法のうちの1つを実行するためのコンピュータプログラムを含む。
したがって、換言すれば、本発明の方法の一実施形態は、コンピュータプログラムがコンピュータ上で実行されるときに、本明細書に記載の方法のうちの1つを実行するためのプログラムコードを有するコンピュータプログラムである。
したがって、本発明の方法の更なる実施形態は、本明細書に記載の方法のうちの1つを実行するためのコンピュータプログラムを記録したデータキャリア(又はデジタル記憶媒体、又はコンピュータ可読媒体)である。データキャリア、デジタル記憶媒体又は記録された媒体は、典型的には有形及び/又は非移行的である。
したがって、本発明の方法の更なる実施形態は、本明細書に記載された方法の1つを実行するためのコンピュータプログラムを表すデータストリーム又は信号のシーケンスである。例えば、データストリーム又は信号のシーケンスは、例えば、インターネットを介して、データ通信接続を介して転送されるように構成され得る。
更なる実施形態は、本明細書に記載の方法の1つを実行するように構成又は適合された処理手段、例えばコンピュータ又はプログラム可能な論理デバイスを含む。
更なる実施形態は、本明細書に記載の方法のうちの1つを実行するためのコンピュータプログラムがインストールされたコンピュータを含む。
本発明による更なる実施形態は、本明細書で説明される方法のうちの1つを実行するためのコンピュータプログラムを受信機に(例えば、電子的に又は光学的に)転送するように構成された装置又はシステムを含む。受信機は、例えば、コンピュータ、モバイルデバイス、メモリデバイスなどであってもよい。装置又はシステムは、例えば、コンピュータプログラムを受信機に転送するためのファイルサーバを含むことができる。
一部の実施形態では、プログラム可能論理デバイス(例えば、フィールドプログラマブルゲートアレイ)が、本明細書に説明される方法の機能の一部又は全部を行うために使用されてもよい。一部の実施形態では、フィールドプログラマブルゲートアレイは、本明細書に説明される方法のうちの1つを行うために、マイクロプロセッサと協働してもよい。概して、方法は、任意のハードウェア装置によって実行されることが好ましい。
本明細書で説明される装置は、ハードウェア装置を使用して、又はコンピュータを使用して、又はハードウェア装置とコンピュータとの組み合わせを使用して実装され得る。
本明細書で説明される装置、又は本明細書で説明される装置の任意の構成要素は、少なくとも部分的にハードウェア及び/又はソフトウェアで実装され得る。
本明細書で説明される方法は、ハードウェア装置を使用して、又はコンピュータを使用して、又はハードウェア装置とコンピュータとの組み合わせを使用して実行され得る。
本明細書で説明される方法、又は本明細書で説明される装置の任意の構成要素は、ハードウェア及び/又はソフトウェアによって少なくとも部分的に実行され得る。
上述の実施形態は、本発明の原理を単に例示するものである。本明細書に記載された構成及び詳細の変更及び変形が他の当業者に明らかであることが理解される。したがって、添付の特許請求の範囲によってのみ限定され、本明細書の実施形態の記述及び説明によって提示される特定の詳細によって限定されないことが意図される。

Claims (24)

  1. 1又は複数の被試験デバイスを試験するための自動試験機器であって、前記自動試験機器は、
    テスタ制御部と、
    チャネル処理ユニットと、を含み、
    前記チャネル処理ユニットは、前記被試験デバイスを試験するための被試験デバイス適合データを取得するために、デバイス固有データを使用して入力データを変換するように構成され、
    かつ/又は
    前記チャネル処理ユニットは、DUTを試験するために、デバイス固有データを使用してDUTデータを処理するように構成されている、
    自動試験機器。
  2. 前記チャネル処理ユニットは、前記被試験デバイス適合データを前記被試験デバイスに通信し、かつ/又は前記被試験デバイスから前記DUTデータを受信するために、
    デバイス固有チャネルを用いて、前記1又は複数のDUTのうちの1つと通信するように構成されている、
    請求項1に記載の自動試験機器。
  3. 前記チャネル処理ユニットは、テスタインターフェースを使用して前記テスタ制御部と通信するように構成されている、
    請求項1又は2に記載の自動試験機器。
  4. 前記テスタ制御部は、前記テスタインターフェースを介して、複数のチャネル処理ユニットに入力データをブロードキャストするように構成されている、
    請求項3に記載の自動試験機器。
  5. 前記テスタインターフェースは、前記テスタ制御部及び複数のチャネル処理ユニットに結合されたテスタデータバスである、
    請求項3又は4に記載の自動試験機器。
  6. 前記チャネル処理ユニットは、揮発性記憶装置又は不揮発性記憶装置と、計算ユニットと、を含み、
    前記チャネル処理ユニットは、前記デバイス固有データを前記チャネル処理ユニットの前記記憶装置に記憶するように構成され、
    前記チャネル処理ユニットは、前記計算ユニットを使用して前記入力データを変換し、かつ/又は前記計算ユニットを使用して前記DUTデータを処理するように構成されている、
    請求項1から5のいずれか一項に記載の自動試験機器。
  7. 前記チャネル処理ユニットは、1又は複数のサンドボックスを含み、
    前記1又は複数のサンドボックスは、個々のメモリを用いてコマンドを実行するように構成され、かつ/又は
    前記1又は複数のサンドボックスは、前記デバイス固有データを使用して前記入力データを変換するように構成され、かつ/又は
    前記1又は複数のサンドボックスは、前記DUTから受信した結果を分析するように構成されている、
    請求項1から6のいずれか一項に記載の自動試験機器。
  8. 前記チャネル処理ユニットは、複数のサンドボックスを含み、
    前記サンドボックスは、異なるサンドボックスが互いに隔離されるように、1又は複数の保護されたインターフェースを使用してホストチャネル処理ユニットと通信するように構成されている、
    請求項1から7のいずれか一項に記載の自動試験機器。
  9. 前記チャネル処理ユニットは、1又は複数のサンドボックスを含み、1又は複数のサンドボックスは、前記デバイス固有データを使用してデバイス固有機能を実行するように構成されている、
    請求項1から8のいずれか一項に記載の自動試験機器。
  10. 前記自動試験機器は、ソフトウェアを1又は複数のサンドボックスにアップロードして、前記サンドボックスを使用して前記入力データ又は前記DUTデータのデバイス固有の処理を可能にするように構成されている、
    請求項7から9のいずれか一項に記載の自動試験機器。
  11. 前記チャネル処理ユニットは、前記チャネル処理ユニットと前記被試験デバイスとの間の通信を保護するために、前記デバイス固有データを使用して通信プロトコルを実装するように構成されている、
    請求項1から10のいずれか一項に記載の自動試験機器。
  12. 前記チャネル処理ユニットは、計算ユニットを含み、
    前記計算ユニットは、1又は複数のDUTインターフェースと相互作用するように構成され、前記計算ユニットは、前記被試験デバイス適合データを取得するために、前記入力データを暗号化し、かつ/あるいは前記被試験デバイス適合データを取得するために又は前記DUTデータを評価するために、前記DUTデータを復号化し、かつ/又は前記DUTデータに対してエラー検出を実行し、かつ/又は前記DUTデータに対してエラー訂正を実行し、かつ/又は1又は複数のパケットカウンタを使用して通信プロトコルを実装し、かつ/あるいは前記被試験デバイス適合データを取得するために又は前記DUTデータを評価するために、1又は複数のデバイス固有識別子を使用して通信プロトコルを実装するように構成されている、
    請求項1から11のいずれか一項に記載の自動試験機器。
  13. 前記チャネル処理ユニットは、計算ユニットを含み、
    前記計算ユニットは、HW及び/又はSWにおいて通信プロトコルを実装するように構成されている、
    請求項1から12のいずれか一項に記載の自動試験機器。
  14. 前記テスタ制御部は、セキュリティ認証情報及び/又は鍵を取得するように構成され、
    前記テスタ制御部は、前記セキュリティ認証情報及び/又は鍵を前記1又は複数のチャネル処理ユニットにブロードキャストし、かつ/あるいは前記セキュリティ認証情報及び/又は鍵を一致するチャネル処理ユニットに特にアップロードするように構成されている、
    請求項1から13のいずれか一項に記載の自動試験機器。
  15. 前記テスタ制御部は、セキュリティ認証情報を取得し、かつ/又は1若しくは複数のDUTにブロードキャストするように構成されている、
    請求項1から14のいずれか一項に記載の自動試験機器。
  16. 前記チャネル処理ユニットにおける通信プロトコルの実装は、以下の
    ・1又は複数のパケットカウンタ
    ・デバイス固有の内容を伴うハンドシェイク
    ・同期通信
    ・通信規格の実装
    の項目のうちの1又は複数を使用するように構成されている、
    請求項1から15のいずれか一項に記載の自動試験機器。
  17. 前記チャネル処理ユニットは、上流結果を記憶し、かつ/又は上流結果データを分析し、かつ/又は前記上流結果データを前処理し、かつ/又は前処理及び/若しくは圧縮された上流結果データを前記テスタ制御部に伝送するように構成されている、
    請求項1から16のいずれか一項に記載の自動試験機器。
  18. 前記自動試験機器は、複数のチャネル処理ユニットを含み、
    前記テスタ制御部は、前記複数のチャネル処理ユニットに共通データを提供するように構成され、
    異なるチャネル処理ユニットは、異なるデバイス固有データを使用して前記共通データを異なる被試験デバイス適合データに変換し、前記異なる被試験デバイス適合データを使用して前記異なる被試験デバイスを試験するように構成されている、
    請求項1から17のいずれか一項に記載の自動試験機器。
  19. 前記テスタ制御部は、複数のチャネル処理ユニットに共通刺激データを提供するように構成され、
    前記チャネル処理ユニットは、デバイス固有データを使用して前記共通刺激データを変換するように構成されている、
    請求項1から18のいずれか一項に記載の自動試験機器。
  20. 前記チャネル処理ユニットは、デバイス固有の通信を提供するために、デバイス特有のデータ又はデバイス特有のデータを使用して前記共通刺激データを変換するように構成されている、
    請求項19に記載の自動試験機器。
  21. 前記自動試験機器は、複数のチャネル処理ユニットを含み、
    前記テスタ制御部は、前記複数のチャネル処理ユニットに共通の予想結果データを提供するように構成され、
    異なるチャネル処理ユニットは、前記共通の予想結果データを使用して、前記それぞれの被試験デバイスに関連するそれぞれの試験結果を取得するように構成されている、
    請求項1から20のいずれか一項に記載の自動試験機器。
  22. 前記自動試験機器は、複数のチャネル処理ユニットを含み、
    前記テスタ制御部は、前記複数のチャネル処理ユニットに共通の予想結果データを提供するように構成され、
    異なるチャネル処理ユニットは、異なるデバイス固有データを使用してそれぞれのDUTデータからそれぞれの結果データを抽出することと、
    前記それぞれの被試験デバイスに関連するそれぞれの試験結果を取得するために、前記それぞれの結果データを前記共通の予想結果データと比較することと、
    を行うように構成されている、
    請求項1から21のいずれか一項に記載の自動試験機器。
  23. テスタ制御部及びチャネル処理ユニットを含む自動試験機器において1又は複数の被試験デバイスを試験する方法であって、前記方法は、
    前記チャネル処理ユニットにおいて、前記被試験デバイスを試験するための被試験デバイス適合データを取得するために、デバイス固有データを使用して入力データを変換すること、
    及び/又は、
    前記チャネル処理ユニットにおいて、DUTを試験するために、デバイス固有データを使用してDUTデータを処理すること
    を含む、方法。
  24. コンピュータ上で実行されるときに請求項23に記載の方法を実行するためのコンピュータプログラム。
JP2022580126A 2020-07-21 2020-07-21 デバイス固有データを使用する自動試験機器及び方法 Pending JP2023531071A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2020/070600 WO2022017590A1 (en) 2020-07-21 2020-07-21 Automated test equipment and method using device specific data

Publications (1)

Publication Number Publication Date
JP2023531071A true JP2023531071A (ja) 2023-07-20

Family

ID=71786921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022580126A Pending JP2023531071A (ja) 2020-07-21 2020-07-21 デバイス固有データを使用する自動試験機器及び方法

Country Status (6)

Country Link
US (1) US20230100093A1 (ja)
JP (1) JP2023531071A (ja)
KR (1) KR20230002716A (ja)
CN (1) CN115605767A (ja)
TW (1) TWI816129B (ja)
WO (1) WO2022017590A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11971450B2 (en) * 2021-12-02 2024-04-30 Rohde & Schwarz Gmbh & Co. Kg Electronic tester and testing method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69326004T2 (de) * 1993-09-20 1999-11-25 Hewlett Packard Gmbh Testapparat mit grosser Kapazität
JPH07325130A (ja) * 1994-06-02 1995-12-12 Fuji Electric Co Ltd 自動試験機
US20030016738A1 (en) * 2001-07-18 2003-01-23 Boolos Timothy L. Testing system and method of non-invasive testing
US7240250B2 (en) 2002-08-29 2007-07-03 Seagate Technology Llc Head degradation characterization for a data storage device
KR101025407B1 (ko) * 2006-03-13 2011-03-28 베리지 (싱가포르) 피티이. 엘티디. 테스트 데이터 처리 디바이스 및 방법, 테스트 장치 및 컴퓨터 판독가능 매체
KR100736673B1 (ko) * 2006-08-01 2007-07-06 주식회사 유니테스트 반도체 소자 테스트 장치
WO2008077429A1 (en) 2006-12-22 2008-07-03 Verigy (Singapore) Pte. Ltd. Tester, method for testing a device under test and computer program
US7808258B2 (en) * 2008-06-26 2010-10-05 Freescale Semiconductor, Inc. Test interposer having active circuit component and method therefor
KR101416320B1 (ko) * 2008-08-11 2014-07-08 삼성전자주식회사 반도체 테스트 장치
JP5816144B2 (ja) * 2012-08-30 2015-11-18 株式会社アドバンテスト テストプログラムおよび試験システム
US11009550B2 (en) 2013-02-21 2021-05-18 Advantest Corporation Test architecture with an FPGA based test board to simulate a DUT or end-point
JP7471240B2 (ja) 2018-06-14 2024-04-19 テクトロニクス・インコーポレイテッド 試験測定装置及び試験測定装置の送信部

Also Published As

Publication number Publication date
TW202223422A (zh) 2022-06-16
TWI816129B (zh) 2023-09-21
KR20230002716A (ko) 2023-01-05
CN115605767A (zh) 2023-01-13
WO2022017590A1 (en) 2022-01-27
US20230100093A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
US10102500B2 (en) System and method for performing serialization of devices
US20190370159A1 (en) System and method for managing electronic assets
US11562101B2 (en) On-device bitstream validation
US9678896B2 (en) System and method for hardware based security
US10254337B2 (en) System and method for establishing a trusted diagnosis/debugging agent over a closed commodity device
US20110010770A1 (en) System and method for performing key injection to devices
US11105850B2 (en) Secure debug system for electronic devices
CN108347361B (zh) 应用程序测试方法、装置、计算机设备和存储介质
US20230100093A1 (en) Automated test equipment and method using device specific data
CN114500039B (zh) 基于安全管控的指令下发方法及系统
US11250167B2 (en) Secure external SoC debugging
US20100023748A1 (en) Self checking encryption and decryption based on statistical sampling
CN102521533A (zh) 一种遥控指令码版本验证方法
CN106445807B (zh) 用于智能终端的应用安装包检测方法及装置
US20180121660A1 (en) Apparatus and method for dynamic binary analysis on hardware board
CN115993525B (zh) 基于Ymodem协议的芯片批量样本测试、验证方法
CN112084518B (zh) 基于通讯控制模块的安全辨识方法
CN114285584B (zh) 一种加密算法实验系统
CN112445659B (zh) 一种多协议高速serdes测试实现方法及系统
Kalayappan et al. Providing accountability in heterogeneous systems-on-chip
CN113783832A (zh) 一种区块链常用密码学算法sdk包的开发制作方法及装置
CN116074037A (zh) 接口鉴权方法、装置、设备及存储介质
CN117951036A (zh) 用户识别卡安全检测方法、设备及计算机可读存储介质
CN116032532A (zh) 空中下载服务的授权方法、装置、设备及计算机存储介质

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240405