JP2023523254A - 符号化方法及び装置、復号方法及び装置、並びにデバイス - Google Patents

Abstract

符号化方法及び装置、復号方法及び装置、並びにデバイスが提供される。符号化方法は、K個の符号化対象ビットを取得するステップ であって、Kは正の整数である、ステップ（S301）と、第1の生成行列を決定するステップであって、第1の生成行列は予め設定された位置関係に基づいて分布される少なくとも2つのサブブロックを含み、サブブロックは複数の第1の生成行列コアを含む、ステップ（S302）と、第1の生成行列に基づいて第2の生成行列を生成するステップであって、第2の生成行列はT個のサブブロックを含み、T個のサブブロックのうちの2つの隣接するサブブロック間の位置関係は予め設定された位置関係に基づいて決定され、Tは正の整数である、ステップ（S303）と、第2の生成行列に基づいてK個の符号化対象ビットをポーラ符号化して、符号化ビットを取得する、ステップ（S304）とを含む。これにより、符号化／復号の複雑さを低減することはできる。

Description

この出願は、参照によりその全体が本願に組み入れられる、2020年4月22日付で中国国家知識産権局に出願された「符号化方法及び装置、復号方法及び装置、並びにデバイス」なる名称の中国特許出願第202010323605．X号に基づく優先権を主張する。

この出願は、通信技術の分野に関し、特に、符号化方法及び装置、復号方法及び装置、並びにデバイスに関する。

通信技術の分野では、通信デバイス（例えば、端末デバイス又は基地局）は、ポーラ符号（Polar符号）を使用してチャネル符号化及び復号を行ないうる。

ポーラ符号を使用することによって復号が行われる場合、符号化／復号（符号化及び／又は復号）の複雑さは、通常、符号長に関連する。より大きい符号長は、符号化／復号の複雑さがより高いことを示す。符号長が非常に大きい（例えば、符号長が16384より大きい）場合には、ポーラ符号を使用することによって符号化／復号を実行する複雑さが非常に高く、結果として符号化／復号性能を低下させる。

この出願の実施形態は、符号化／復号の複雑さを低減するために、符号化方法及び装置、復号方法及び装置、並びにデバイスを提供する。

第1の態様によれば、この出願の一実施形態は符号化方法を提供する。符号化方法は、K個の符号化対象ビットを取得するステップであって、Kは正の整数である、ステップと、第1の生成行列を決定するステップであって、第1の生成行列は予め設定された位置関係に基づいて分布される少なくとも2つのサブブロックを含み、サブブロックは複数の第1の生成行列コアを含む、ステップと、第1の生成行列に基づいて第2の生成行列を生成するステップであって、第2の生成行列はT個のサブブロックを含み、T個のサブブロックのうちの2つの隣接するサブブロック間の位置関係は予め設定された位置関係に基づいて決定され、Tは正の整数である、ステップと、第2の生成行列に基づいてK個の符号化対象ビットをポーラ符号化して符号化ビットを取得する、ステップとを含む。

前述のプロセスでは、K個の符号化対象ビットが符号化される必要があるとき、第1の生成行列が最初に決定され、次に第2の生成行列が第1の生成行列に基づいて生成され、K個の符号化対象ビットが第2の生成行列に基づいてポーラ符号化される。第1の生成行列は、予め設定された位置関係に基づいて分布される少なくとも2つのサブブロックを含み、各サブブロックは複数の第1の生成行列コアを含み、第2の生成行列はT個のサブブロックを含み、T個のサブブロックのうちの2つの隣接するサブブロック間の位置関係は、予め設定された位置関係に基づいて決定される。したがって、第2の生成行列は、前述の予め設定された位置関係に従って配置される複数のサブブロックを含み、各サブブロックは複数の第1の生成行列コアを含むことが知見され得る。したがって、第2の生成行列に基づいてK個の符号化対象ビットをポーラ符号化するステップは、複数の短い符号をポーラ符号化し、複数の短い符号を結合して符号化結果を取得するステップと等価である。これにより、符号化の複雑さを低減することができる。

想定し得る実施において、T個のサブブロックのうちの2つの隣接するサブブロック間の位置関係は、予め設定された位置関係と同じである。

前述のプロセスにおいて、第2の生成行列内のT個のサブブロックのうちの2つの隣接するサブブロック間の位置関係は、予め設定された位置関係と同じであり、その結果、短い符号は同じ結合方式を有し、符号化の複雑さは低い。

想定し得る実施では、少なくとも2つのサブブロックに重複部分が存在する。

前述のプロセスでは、2つのサブブロック間に重複部分が存在するため、異なる短い符号が結合されることができる。

想定し得る実施では、第1の生成行列コアがサブブロックの第1の対角線に含まれる。

想定し得る実施では、サブブロック内の複数の第1の生成行列コアが下三角形式で分布される。

想定し得る実施において、サブブロック内の第1の生成行列コアの分布は、第2の生成行列コア内の第1の要素の分布と同じであり、第2の生成行列コアに含まれる要素の数は、サブブロックに含まれるサブ行列の数と同じであり、サブブロックに含まれるサブ行列が第1の生成行列コア又は零行列である。

前述のプロセスでは、サブブロック内の第1の生成行列コアの分布が第2の生成行列コア内の第1の要素の分布と同じであるため、短い符号の結合態様は既存の符号化方式と同様であり、したがって、符号化の複雑さは低い。

想定し得る実施では、第1の生成行列が2つのサブブロックを含む。

前述のプロセスでは、第2の生成行列が少量のサブブロックを含み、第2の生成行列は構築するのに容易である。

想定し得る実施では、サブブロックに含まれるサブ行列の数が2＊2であり、サブブロックに含まれるサブ行列が第1の生成行列コア又は零行列である。

想定し得る実施では、第1の生成行列が第1のサブブロック及び第2のサブブロックを含み、第1のサブブロック内の第1のサブ行列が第2のサブブロック内の第2のサブ行列と重複し、第1のサブブロック内の第1のサブ行列の座標が（2、2）であり、第2のサブブロック内の第2のサブ行列の座標が（1、1）である。

前述のプロセスでは、第2の生成行列が第2の生成行列の二次対角線の方向で対称であるため、符号化の複雑さは低く、復号の複雑さも低い。

想定し得る実施では、サブブロックに含まれるサブ行列の数が4＊4であり、サブブロックに含まれるサブ行列が第1の生成行列コア又は零行列である。

想定し得る実施では、第1の生成行列が第1のサブブロック及び第2のサブブロックを含み、第1のサブブロック内の4つの第1のサブ行列が第2のサブブロック内の4つの第2のサブ行列と重複する。第1のサブブロック内の4つの第1のサブ行列の座標は、（3、3）、（3、4）、（4、3）、及び（4、4）であり、第2のサブブロック内の4つの第2のサブ行列の座標は、（1、1）、（1、2）、（2、1）、及び（2、2）である。

前述のプロセスでは、第2の生成行列が第2の生成行列の二次対角線の方向で対称であるため、符号化の複雑さは低く、復号の複雑さも低い。

想定し得る実施では、K個の符号化対象ビットが情報ビットである。第2の生成行列に基づいてK個の符号化対象ビットをポーラ符号化して符号化ビットを取得する、ステップは、K個の符号化対象ビットに対応する複数のサブチャネルにおいて最も高い信頼度を有するK個のサブチャネルを決定するステップと、信頼度が最も高いK個のサブチャネルに基づいてK個の符号化対象ビットの位置を決定するステップと、K個の符号化対象ビットの位置に基づいて符号化対象シーケンスを決定するステップであって、符号化対象シーケンスがK個の符号化対象ビット及び凍結ビットを含む、ステップと、第2の生成行列に基づいて符号化対象シーケンスをポーラ符号化して符号化ビットを取得する、ステップとを含む。

前述のプロセスでは、情報ビットを送信するために最も高い信頼度を有するサブチャネルが選択され、したがって、符号化性能が高い。

想定し得る実施では、複数のサブチャネルがサブチャネルのP個のグループを含み、Pは正の整数である。K個の符号化対象ビットに対応する複数のサブチャネルにおいて信頼度が最も高いK個のサブチャネルを決定するステップは、サブチャネルのi番目のグループの信頼度に基づいてサブチャネルのi番目のグループからX_i個の第1のサブチャネルを決定するステップを含み、X_i個の第1のサブチャネルはサブチャネルのi番目のグループ内の信頼度が最も高いX_i個のサブチャネルであり、iは整数であり、1≦i≦Pであり、X_iは正の整数であり、

である。最も高い信頼度を有するK個のサブチャネルは、第1のサブチャネルを含む。

第2の態様によれば、この出願の一実施形態は復号方法を提供する。本方法は、ポーラ符号化ビット情報を受信するステップと、第2の生成行列に基づいてビット情報をポーラ復号してポーラ復号ビットを取得する、ステップとを含む。第2の生成行列は、第1の生成行列に基づいて生成され、第1の生成行列は、予め設定された位置関係に基づいて分布される少なくとも2つのサブブロックを含み、サブブロックは複数の第1の生成行列コアを含み、第2の生成行列はT個のサブブロックを含み、T個のサブブロックのうちの2つの隣接するサブブロック間の位置関係は、予め設定された位置関係に基づいて決定され、Tは正の整数である。

前述の復号プロセスにおいて、第1の生成行列は、予め設定された位置関係に基づいて分布される少なくとも2つのサブブロックを含み、各サブブロックが複数の第1の生成行列コアを含み、第2の生成行列がT個のサブブロックを含み、T個のサブブロックのうちの2つの隣接するサブブロック間の位置関係は、予め設定された位置関係に基づいて決定される。したがって、第2の生成行列は、前述の予め設定された位置関係に従って配置される複数のサブブロックを含み、各サブブロックは複数の第1の生成行列コアを含むことが知見され得る。したがって、第2の生成行列に基づいてビット情報をポーラ復号するステップは、複数の短い符号を分離し、分離された短い符号を復号するステップと等価である。短い符号の復号の複雑度のため、復号の複雑度は低い。

想定し得る実施において、T個のサブブロックのうちの2つの隣接するサブブロック間の位置関係は、予め設定された位置関係と同じである。

前述のプロセスにおいて、第2の生成行列内のT個のサブブロックのうちの2つの隣接するサブブロック間の位置関係は、予め設定された位置関係と同じであり、その結果、短い符号は同じ結合方式を有し、復号の複雑さは低い。

想定し得る実施では、少なくとも2つのサブブロックに重複部分が存在する。

前述のプロセスでは、2つのサブブロック間に重複部分が存在するため、異なる短い符号が結合されることができる。

想定し得る実施では、第1の生成行列コアがサブブロックの第1の対角線に含まれる。

想定し得る実施では、サブブロック内の複数の第1の生成行列コアが下三角形式で分布される。

想定し得る実施において、サブブロック内の第1の生成行列コアの分布は、第2の生成行列コア内の第1の要素の分布と同じであり、第2の生成行列コアに含まれる要素の数は、サブブロックに含まれるサブ行列の数と同じであり、サブブロックに含まれるサブ行列が第1の生成行列コア又は零行列である。

前述のプロセスでは、サブブロック内の第1の生成行列コアの分布が第2の生成行列コア内の第1の要素の分布と同じであるため、短い符号の結合態様は既存の復号態様と同様であり、したがって、復号の複雑さは低い。

想定し得る実施では、第1の生成行列が2つのサブブロックを含む。

前述のプロセスでは、第2の生成行列が少量のサブブロックを含み、第2の生成行列は構築するのに容易である。

想定し得る実施では、サブブロックに含まれるサブ行列の数が2＊2であり、サブブロックに含まれるサブ行列が第1の生成行列コア又は零行列である。

想定し得る実施では、第1の生成行列が第1のサブブロック及び第2のサブブロックを含み、第1のサブブロック内の第1のサブ行列が第2のサブブロック内の第2のサブ行列と重複し、第1のサブブロック内の第1のサブ行列の座標が（2、2）であり、第2のサブブロック内の第2のサブ行列の座標が（1、1）である。

前述のプロセスでは、第2の生成行列が第2の生成行列の二次対角線の方向で対称であり、したがって、復号の複雑さは低い。

想定し得る実施では、サブブロックに含まれるサブ行列の数が4＊4であり、サブブロックに含まれるサブ行列が第1の生成行列コア又は零行列である。

想定し得る実施では、第1の生成行列が第1のサブブロック及び第2のサブブロックを含み、第1のサブブロック内の4つの第1のサブ行列が第2のサブブロック内の4つの第2のサブ行列と重複する。第1のサブブロック内の4つの第1のサブ行列の座標は、（3、3）、（3、4）、（4、3）、及び（4、4）であり、第2のサブブロック内の4つの第2のサブ行列の座標は、（1、1）、（1、2）、（2、1）、及び（2、2）である。

前述のプロセスでは、第2の生成行列が第2の生成行列の二次対角線の方向で対称であり、したがって、復号の複雑さは低い。

想定し得る実施では、ビット情報がN’個の第1の対数尤度比LLRシーケンスを含み、N’が正の整数である。

想定し得る実施では、N’個の第1のLLRがT個の第1のLLRシーケンスを含み、第1のLLRシーケンスが少なくとも2つの第1のLLRを含む。ポーラ復号は、T個の第1のLLRシーケンスに対応するT個の第2のLLRシーケンスを決定するステップであって、第1のLLRシーケンスのうちの1つが未符号化ビットの1つ以上のグループに対応し、第2のLLRシーケンスのうちの1つが未符号化ビットの1つのグループに対応する、ステップと、T個の第2のLLRシーケンスに基づいてポーラ復号を実行するステップとを含む。

前述のプロセスでは、まず、T個の結合された第1のLLRシーケンスが分離され、T個の分離された第2のLLRシーケンスを取得し、つぎに、T個の分離された第2のLLRシーケンスが復号される。第2のLLRシーケンスの長さは短いため、第2のLLRシーケンスの復号の複雑度は低く、復号の複雑度は低い。

想定し得る実施において、T個の第1のLLRシーケンスに対応するT個の第2のLLRシーケンスを決定するステップは、i番目の第1のLLRシーケンスと最初の（i－1）個の第2のLLRシーケンスのうちの少なくとも1つとに基づいてi番目の第2のLLRシーケンスを決定するステップであって、iが2～Tの整数である、ステップを含む。

前述のプロセスでは、i番目の第2のLLRシーケンスが決定されると、i番目の第1のLLRシーケンスと分離された最初の（i－1）個の 第2のLLRシーケンスのうちの少なくとも1つとに基づいて第1のLLRシーケンスが分離され、i番目の第2のLLRシーケンスを取得する。

想定し得る実施では、符号ブロックの結合度が2である。i番目の第1のLLRシーケンスと最初の（i－1）個 の第2のLLRシーケンスのうちの少なくとも1つとに基づいてi番目の第2のLLRシーケンスを決定するステップは、i番目の第1のLLRシーケンスと（i－1）番目 の第2のLLRシーケンスとに基づいてi番目の第2のLLRシーケンスを決定するステップを含む。

想定し得る実施では、1番目の第2のLLRシーケンスが1番目の第1のLLRシーケンスと同じである。

想定し得る実施では、符号ブロックの結合度が4である。i番目の第1のLLRシーケンスと最初の（i－1）個の第2のLLRシーケンスのうちの少なくとも1つとに基づいてi番目の第2のLLRシーケンスを決定するステップは、i番目の第1のLLRシーケンスと（i－2）番目の第2のLLRシーケンスとに基づいてi番目の第2のLLRシーケンスを決定するステップであって、iが3～Tの整数である、ステップを含む。

想定し得る実施では、1番目の第2のLLRシーケンスが1番目の第1のLLRシーケンスと同じであり、2番目の第2のLLRシーケンスが2番目の第1のLLRシーケンスと同じである。

想定し得る実施において、ポーラ復号は、以下の態様で、すなわち、T番目の第2のLLRシーケンスに基づいてT番目の復号結果を取得することを決定し、i番目の第2のLLRシーケンスと、（i＋1）番目の復号結果からT番目の復号結果までのうちの少なくとも1つとに基づいてi番目の復号結果を決定するような方法で、T個の第2のLLRシーケンスに基づいて実行されてもよく、iは1～T－1の整数である。

前述のプロセスでは、第2のLLRシーケンス（短い符号）が復号され、復号結果を取得し、したがって、復号の複雑度は低い。

想定し得る実施では、符号ブロックの結合度が2である。i番目の第2のLLRシーケンスと（i＋1）番目の復号結果からT番目の復号結果までのうちの少なくとも1つとに基づいてi番目の復号結果を決定するステップは、（i＋1）番目の復号結果、（i＋1）番目の第1のLLRシーケンス、及び、i番目の第2のLLRシーケンスに基づいてi番目の復号結果を決定するステップを含む。

第3の態様によれば、この出願の一実施形態は符号化方法を提供する。方法は、K個の符号化対象ビットを取得するステップであって、Kが正の整数である、ステップと、第1の生成行列を決定するステップであって、第1の生成行列が第1の行列ブロック及び第2の行列ブロックを含み、第1の行列ブロックが第1の生成行列の左上隅に位置し、第2の行列ブロックが第1の生成行列の右下隅に位置し、第1の行列ブロックが第2の行列ブロックと同じであり、第1の行列ブロック内の第1の要素と第2の行列ブロック内の第2の要素との間の距離が、第1の生成行列の対角線方向でuであり、uが1以上の整数である、ステップと、符号化長と前記第1の生成行列とに基づいて第2の生成行列を決定するステップであって、第2の生成行列がT個の第1の生成行列を含み、T個の第1の生成行列が第2の生成行列の対角線に沿って分布され、T個の第1の生成行列内の（a＋1）番目の第1の生成行列の第1の行列ブロックがa番目の第1の生成行列の第2の行列ブロックと重複し、aが1以上の整数であり、Tが2以上の整数である、ステップと、第2の生成行列に基づいてK個の符号化対象ビットをポーラ符号化して符号化ビットを取得する、ステップとを含む。

前述のプロセスでは、K個の符号化対象ビットが符号化される必要があるとき、第1の生成行列が最初に決定され、次に第2の生成行列が第1の生成行列に基づいて生成され、K個の符号化対象ビットが第2の生成行列に基づいてポーラ符号化される。第1の生成行列が自己相似性を有し、第2の生成行列が複数の第1の行列ブロックを含むため、第2の生成行列に基づいてK個の符号化対象ビットをポーラ符号化するステップは、複数の短い符号をポーラ符号化して符号化結果を取得し、複数の短い符号を結合するステップと等価である。これにより、符号化の複雑さを低減することができる。

想定し得る実施では、第1の行列ブロック及び第2の行列ブロックに重複要素は存在しない。

想定し得る実施では、第1の生成行列のサイズがv＊vであり、第1の生成行列内の要素がa_i，j＝a_{i＋u，j＋u}を満たし、iは整数であり、jは整数であり、vは正の整数であり、uは整数であり、1≦i＜v、1≦j＜v、1＜i＋u≦v、及び1＜j＋u≦vである。

前述のプロセスでは、第1の生成行列がa_i，j＝a_{i＋u，j＋u}を満たすとき、第1の生成行列は自己相似性を満たす。第2の生成行列に基づいてK個の符号化対象ビットをポーラ符号化するステップは、複数の短い符号をポーラ符号化し、複数の短い符号を結合して、符号化結果を取得するステップと等価である。これにより、符号化の複雑さを低減することができる。

想定し得る実施において、第1の生成行列内の要素は、第1の生成行列の二次対角線に沿って対称である。

前述のプロセスでは、第1の生成行列内の要素が第1の生成行列の二次対角線に沿って対称であるため、符号化の複雑さは低い。

想定し得る実施において、Tは、第1の条件が満たされることをできるようにする最小整数であり、第1の条件は、第2の生成行列のサイズが符号化長以上であることである。

想定し得る実施では、Tが以下の関係、すなわち、v＋（T－1）＊u＜N^’≦v＋T＊uを満たし、ここで、vは第1の生成行列のサイズであり、N’は符号化長であり、N’は1より大きい整数である。

前述のプロセスでは、第2の生成行列の過度に大きい又は小さいサイズは回避されることができ、したがって、符号化の複雑さは低い。

第4の態様によれば、この出願の一実施形態は復号方法を提供する。本方法は、ポーラ符号化ビット情報を受信するステップと、第2の生成行列に基づいてビット情報をポーラ復号して、ポーラ復号ビットを取得する、ステップとを含む。第2の生成行列が第1の生成行列に基づいて生成され、第1の生成行列が第1の行列ブロック及び第2の行列ブロックを含み、第1の行列ブロックが第1の生成行列の左上隅に位置し、第2の行列ブロックが第1の生成行列の右下隅に位置し、第1の行列ブロックが第2の行列ブロックと同じであり、第1の行列ブロック内の第1の要素と第2の行列ブロック内の第2の要素との間の距離は、第1の生成行列の対角線方向でuであり、uが1以上の整数である。第2の生成行列がT個の第1の生成行列を含み、T個の第1の生成行列が第2の生成行列の対角線に沿って分布され、T個の第1の生成行列内の（a＋1）番目の第1の生成行列の第1の行列ブロックがa番目の第1の生成行列の第2の行列ブロックと重複し、aが1以上の整数であり、Tが2以上の整数である。

前述のプロセスでは、第1の生成行列が自己相似性を有するため、第2の生成行列が複数の第1の行列ブロックを含む。したがって、第2の生成行列に基づいてビット情報をポーラ復号するステップは、複数の短い符号を分離し、分離された短い符号を復号するステップと等価である。短い符号の復号の複雑度のため、復号の複雑度は低い。

想定し得る実施では、第1の行列ブロック及び第2の行列ブロックに重複要素は存在しない。

想定し得る実施では、第1の生成行列のサイズがv＊vであり、第1の生成行列内の要素がa_i，j＝a_{i＋u，j＋u}を満たし、iは整数であり、jは整数であり、vは正の整数であり、uは整数であり、1≦i＜v、1≦j＜v、1＜i＋u≦v、及び1＜j＋u≦vである。

前述のプロセスでは、第1の生成行列がa_i，j＝a_{i＋u，j＋u}を満たすとき、第1の生成行列は自己相似性を満たす。第2の生成行列に基づいてK個の復号対象ビットをポーラ復号するステップは、複数の短い符号をポーラ復号し、複数の短い符号を結合して、復号結果を取得するステップと等価である。これにより、復号の複雑さを低減することができる。

想定し得る実施において、第1の生成行列内の要素は、第1の生成行列の二次対角線に沿って対称である。

前述のプロセスでは、第1の生成行列内の要素が第1の生成行列の二次対角線に沿って対称であるため、復号の複雑さは低い。

想定し得る実施において、Tは、第1の条件が満たされることをできるようにする最小整数であり、第1の条件は、第2の生成行列のサイズが復号長以上であることである。

想定し得る実施において、Tは、以下の関係、すなわち、v＋（T－1）＊u＜N^’≦v＋T＊uを満たし、vは第1の生成行列のサイズであり、N’は復号長であり、N’は1より大きい整数である。

前述のプロセスでは、第2の生成行列の過度に大きい又は小さいサイズは回避されることができ、したがって、復号の複雑さは低い。

想定し得る実施では、ビット情報がN’個の第1の対数尤度比LLRシーケンスを含み、N’が正の整数である。

想定し得る実施では、N’個の第1のLLRがT個の第1のLLRシーケンスを含み、第1のLLRシーケンスが少なくとも2つの第1のLLRを含む。ポーラ復号は、T個の第1のLLRシーケンスに対応するT個の第2のLLRシーケンスを決定するステップであって、第1のLLRシーケンスのうちの1つが未符号化ビットの1つ以上のグループに対応し、第2のLLRシーケンスのうちの1つが未符号化ビットの1つのグループに対応する、ステップと、T個の第2のLLRシーケンスに基づいてポーラ復号を実行するステップとを含む。

前述のプロセスでは、まず、T個の結合された第1のLLRシーケンスが最初に分離され、T個の分離された第2のLLRシーケンスを取得し、つぎに、T個の分離された第2のLLRシーケンスが復号される。第2のLLRシーケンスの長さは短いため、第2のLLRシーケンスの復号の複雑度は低く、復号の複雑度は低い。

想定し得る実施において、T個の第1のLLRシーケンスに対応するT個の第2のLLRシーケンスを決定するステップは、i番目の第1のLLRシーケンスと最初の（i－1）個の第2のLLRシーケンスのうちの少なくとも1つとに基づいてi番目の第2のLLRシーケンスを決定するステップであって、iが2～Tの整数である、ステップを含む。

前述のプロセスでは、i番目の第2のLLRシーケンスが決定されると、i番目の第1のLLRシーケンスと分離された最初の（i－1）個の 第2のLLRシーケンスのうちの少なくとも1つとに基づいて第1のLLRシーケンスが分離され、i番目の第2のLLRシーケンスを取得する。

想定し得る実施では、符号ブロックの結合度が2である。i番目の第1のLLRシーケンスと最初の（i－1）個 の第2のLLRシーケンスのうちの少なくとも1つとに基づいてi番目の第2のLLRシーケンスを決定するステップは、i番目の第1のLLRシーケンスと（i－1）番目 の第2のLLRシーケンスとに基づいてi番目の第2のLLRシーケンスを決定するステップを含む。

想定し得る実施では、1番目の第2のLLRシーケンスが1番目の第1のLLRシーケンスと同じである。

想定し得る実施では、符号ブロックの結合度が4である。i番目の第1のLLRシーケンスと最初の（i－1）個の第2のLLRシーケンスのうちの少なくとも1つとに基づいてi番目の第2のLLRシーケンスを決定するステップは、i番目の第1のLLRシーケンスと（i－2）番目の第2のLLRシーケンスとに基づいてi番目の第2のLLRシーケンスを決定するステップであって、iが3～Tの整数である、ステップを含む。

想定し得る実施では、1番目の第2のLLRシーケンスが1番目の第1のLLRシーケンスと同じであり、2番目の第2のLLRシーケンスが2番目の第1のLLRシーケンスと同じである。

想定し得る実施において、ポーラ復号は、以下の態様で、すなわち、T番目の第2のLLRシーケンスに基づいてT番目の復号結果を取得することを決定し、i番目の第2のLLRシーケンスと、（i＋1）番目の復号結果からT番目の復号結果までのうちの少なくとも1つとに基づいてi番目の復号結果を決定するような方法で、T個の第2のLLRシーケンスに基づいて実行されてもよく、iは1～T－1の整数である。

前述のプロセスでは、第2のLLRシーケンス（短い符号）が復号され、復号結果を取得し、したがって、復号の複雑度は低い。

想定し得る実施では、符号ブロックの結合度が2である。i番目の第2のLLRシーケンスと（i＋1）番目の復号結果からT番目の復号結果までのうちの少なくとも1つとに基づいてi番目の復号結果を決定するステップは、（i＋1）番目の復号結果、（i＋1）番目の第1のLLRシーケンス、及び、i番目の第2のLLRシーケンスに基づいてi番目の復号結果を決定するステップを含む。

第5の態様によれば、この出願の一実施形態は、取得モジュールと、決定モジュールと、生成モジュールと、符号化モジュールとを含む符号化装置を提供する。

取得モジュールは、K個の符号化対象ビットを取得するように構成され、Kは正の整数である。

決定モジュールは、第1の生成行列を決定するように構成される。第1の生成行列は、予め設定された位置関係に基づいて分布される少なくとも2つのサブブロックを含み、サブブロックは複数の第1の生成行列コアを含む。

生成モジュールは、第1の生成行列に基づいて第2の生成行列を生成するように構成される。第2の生成行列はT個のサブブロックを含み、T個のサブブロックのうちの2つの隣接するサブブロック間の位置関係は、予め設定された位置関係に基づいて決定され、Tは正の整数である。

符号化モジュールは、第2の生成行列に基づいてK個の符号化対象ビットをポーラ符号化して、符号化ビットを取得する、するように構成される。

想定し得る実施において、T個のサブブロックのうちの2つの隣接するサブブロック間の位置関係は、予め設定された位置関係と同じである。

想定し得る実施では、少なくとも2つのサブブロックに重複部分が存在する。

想定し得る実施では、サブブロックの第1の対角線が第1の生成行列コアを含む。

想定し得る実施では、サブブロック内の複数の第1の生成行列コアが下三角形式で分布される。

想定し得る実施において、サブブロック内の第1の生成行列コアの分布は、第2の生成行列コア内の第1の要素の分布と同じであり、第2の生成行列コアに含まれる要素の数は、サブブロックに含まれるサブ行列の数と同じであり、サブブロックに含まれるサブ行列が第1の生成行列コア又は零行列である。

想定し得る実施では、第1の生成行列が2つのサブブロックを含む。

想定し得る実施では、サブブロックに含まれるサブ行列の数が2＊2であり、サブブロックに含まれるサブ行列が第1の生成行列コア又は零行列である。

想定し得る実施では、第1の生成行列が第1のサブブロック及び第2のサブブロックを含み、第1のサブブロック内の第1のサブ行列が第2のサブブロック内の第2のサブ行列と重複し、及び、第1のサブブロック内の第1のサブ行列の座標が（2、2）であり、第2のサブブロック内の第2のサブ行列の座標が（1、1）である。

想定し得る実施では、サブブロックに含まれるサブ行列の数が4＊4であり、サブブロックに含まれるサブ行列が第1の生成行列コア又は零行列である。

想定し得る実施では、第1の生成行列が第1のサブブロック及び第2のサブブロックを含み、第1のサブブロック内の4つの第1のサブ行列が第2のサブブロック内の4つの第2のサブ行列と重複する。

第1のサブブロック内の4つの第1のサブ行列の座標は、（3、3）、（3、4）、（4、3）、及び（4、4）であり、及び、第2のサブブロック内の4つの第2のサブ行列の座標は、（1、1）、（1、2）、（2、1）、及び（2、2）である。

想定し得る実施では、K個の符号化対象ビットが情報ビットである。符号化モジュールは、K個の符号化対象ビットに対応する複数のサブチャネル内で最も高い信頼度を有するK個のサブチャネルを決定し、信頼度が最も高いK個のサブチャネルに基づいてK個の符号化対象ビットの位置を決定し、K個の符号化対象ビットの位置に基づいて符号化対象シーケンスを決定し、符号化対象シーケンスがK個の符号化対象ビット及び凍結ビットを含み、符号化ビットを取得するために、第2の生成行列に基づいて符号化対象シーケンスをポーラ符号化して、符号化ビットを取得する、ように特に構成される。

想定し得る実施では、複数のサブチャネルがサブチャネルのP個のグループを含み、Pは正の整数である。符号化モジュールは、サブチャネルのi番目のグループの信頼度に基づいてサブチャネルのi番目のグループからX_i個の第1のサブチャネルを決定し、X_i個の第1のサブチャネルがサブチャネルのi番目のグループ内で最も高い信頼度を有するX_i個のサブチャネルであり、iが整数であり、1≦i≦Pであり、X_iが正の整数であり、

である、ように特に構成される。

最も高い信頼度を有するK個のサブチャネルは、第1のサブチャネルを含む。

第6の態様によれば、この出願の一実施形態は、受信モジュールと復号モジュールとを含む復号装置を提供する。

受信モジュールは、ポーラ符号化ビット情報を受信するように構成される。

復号モジュールは、第2の生成行列に基づいてビット情報をポーラ復号して、ポーラ復号ビットを取得する、するように構成される。

第2の生成行列は、第1の生成行列に基づいて生成され、第1の生成行列は、予め設定された位置関係に基づいて分布される少なくとも2つのサブブロックを含み、サブブロックは複数の第1の生成行列コアを含み、第2の生成行列はT個のサブブロックを含み、T個のサブブロックのうちの2つの隣接するサブブロック間の位置関係は、予め設定された位置関係に基づいて決定され、Tは正の整数である。

想定し得る実施において、T個のサブブロックのうちの2つの隣接するサブブロック間の位置関係は、予め設定された位置関係と同じである。

想定し得る実施では、少なくとも2つのサブブロックに重複部分が存在する。

想定し得る実施では、サブブロックの第1の対角線が第1の生成行列コアを含む。

想定し得る実施では、サブブロック内の複数の第1の生成行列コアが下三角形式で分布される。

想定し得る実施において、サブブロック内の第1の生成行列コアの分布は、第2の生成行列コア内の第1の要素の分布と同じであり、第2の生成行列コアに含まれる要素の数は、サブブロックに含まれる要素の数と同じであり、サブブロックに含まれる要素は第1の生成行列コア又は零行列である。

想定し得る実施では、第1の生成行列が2つのサブブロックを含む。

想定し得る実施では、サブブロックに含まれる要素の数が2＊2であり、サブブロックに含まれる要素は第1の生成行列コア又は零行列である。

想定し得る実施では、第1の生成行列が第1のサブブロック及び第2のサブブロックを含み、第1のサブブロック内の第1の要素が第2のサブブロック内の第2の要素と重複し、及び第1のサブブロック内の第1の要素の座標が（2、2）であり、第2のサブブロック内の第2の要素の座標が（1、1）である。

想定し得る実施では、サブブロックに含まれる要素の数が4＊4であり、サブブロックに含まれる要素は第1の生成行列コア又は零行列である。

想定し得る実施では、第1の生成行列が第1のサブブロック及び第2のサブブロックを含み、第1のサブブロック内の4つの第1の要素が第2のサブブロック内の4つの第2の要素と重複する。

第1のサブブロック内の4つの第1の要素の座標は、（3、3）、（3、4）、（4、3）、及び（4、4）であり、及び、第2のサブブロック内の4つの第2の要素の座標は、（1、1）、（1、2）、（2、1）、及び（2、2）である。

想定し得る実施では、ビット情報がN’個の第1の対数尤度比LLRシーケンスを含み、N’が正の整数である。

想定し得る実施では、N’個の第1のLLRがT個の第1のLLRシーケンスを含み、第1のLLRシーケンスが少なくとも2つの第1のLLRを含む。復号モジュールは、T個の第1のLLRシーケンスに対応するT個の第2のLLRシーケンスを決定し、第1のLLRシーケンスのうちの1つが未符号化ビットの1つ以上のグループに対応し、第2のLLRシーケンスのうちの1つが未符号化ビットの1つのグループに対応し、及び、T個の第2のLLRシーケンスに基づいてポーラ復号を実行する、ように特に構成される。

想定し得る実施において、復号モジュールは、i番目の第1のLLRシーケンスと最初の（i－1）個の第2のLLRシーケンスのうちの少なくとも1つとに基づいてi番目の第2のLLRシーケンスを決定し、iが2～Tの整数である、ように特に構成される。

想定し得る実施では、符号ブロックの結合度が2である。復号モジュールは、i番目の第1のLLRシーケンスと（i－1）番目の第2のLLRシーケンスとに基づいてi番目の第2のLLRシーケンスを決定する、ように特に構成される。

想定し得る実施では、1番目の第2のLLRシーケンスが1番目の第1のLLRシーケンスと同じである。

想定し得る実施では、符号ブロックの結合度が4である。復号モジュールは、i番目の第1のLLRシーケンスと（i－2）番目の第2のLLRシーケンスとに基づいてi番目の第2のLLRシーケンスを決定し、iが3～Tの整数である、ように特に構成される。

想定し得る実施において、1番目の第2のLLRシーケンスは1番目の第1のLLRシーケンスと同じであり、2番目の第2のLLRシーケンスは2番目の第1のLLRシーケンスと同じである。

想定し得る実施において、復号モジュールは、T番目の第2のLLRシーケンスに基づいてT番目の復号結果を取得することを決定し、及びi番目の第2のLLRシーケンスと（i＋1）番目の復号結果からT番目の復号結果までのうちの少なくとも1つとに基づいてi番目の復号結果を決定し、iが1～T－1の整数である、ように特に構成される。

想定し得る実施では、符号ブロックの結合度が2である。復号モジュールは、（i＋1）番目の復号結果と、（i＋1）番目の第1のLLRシーケンスと、i番目の第2のLLRシーケンスとに基づいて、i番目の復号結果を決定する、ように特に構成される。

第7の態様によれば、この出願の一実施形態は、取得モジュールと、決定モジュールと、生成モジュールと、符号化モジュールとを含む符号化装置を提供する。

取得モジュールは、K個の符号化対象ビットを取得するように構成され、Kは正の整数である。

決定モジュールは、第1の生成行列を決定するように構成される。第1の生成行列が第1の行列ブロック及び第2の行列ブロックを含み、第1の行列ブロックが第1の生成行列の左上隅に位置し、第2の行列ブロックが第1の生成行列の右下隅に位置し、第1の行列ブロックが第2の行列ブロックと同じであり、第1の行列ブロック内の第1の要素と第2の行列ブロック内の第2の要素との間の距離は、第1の生成行列の対角線方向でuであり、uは1以上の整数である。

生成モジュールは、符号化長及び第1の生成行列に基づいて第2の生成行列を生成するように構成される。第2の生成行列がT個の第1の生成行列を含み、T個の第1の生成行列が第2の生成行列の対角線に沿って分布され、T個の第1の生成行列内の（a＋1）番目の第1の生成行列の第1の行列ブロックがa番目の第1の生成行列の第2の行列ブロックと重複し、aが1以上の整数であり、Tが2以上の整数である。

符号化モジュールは第2の生成行列に基づいてK個の符号化対象ビットをポーラ符号化して、符号化ビットを取得する、ように構成される。

想定し得る実施では、第1の行列ブロック及び第2の行列ブロックに重複要素は存在しない。

想定し得る実施では、第1の生成行列のサイズがv＊vであり、第1の生成行列内の要素はa_i，j＝a_{i＋u，j＋u}を満たし、iは整数であり、jは整数であり、vは正の整数であり、uは整数であり、1≦i＜v、1≦j＜v、1＜i＋u≦v、及び1＜j＋u≦vである。

想定し得る実施において、第1の生成行列内の要素は、第1の生成行列の二次対角線に沿って対称である。

想定し得る実施において、Tは、第1の条件が満たされることをできるようにする最小整数であり、第1の条件は、第2の生成行列のサイズが符号化長以上であることである。

想定し得る実施では、Tが以下の関係、すなわち、v＋（T－1）＊u＜N^’≦v＋T＊uを満たし、ここで、vは第1の生成行列のサイズであり、N’は符号化長であり、N’は1より大きい整数である。

第8の態様によれば、この出願の一実施形態は、受信モジュールと復号モジュールとを含む復号装置を提供する。

受信モジュールは、ポーラ符号化ビット情報を受信するように構成される。

復号モジュールは、第2の生成行列に基づいてビット情報をポーラ復号して、ポーラ復号ビットを取得するように構成される。第2の生成行列は、第1の生成行列に基づいて生成される。

第1の生成行列が第1の行列ブロック及び第2の行列ブロックを含み、第1の行列ブロックが第1の生成行列の左上隅に位置し、第2の行列ブロックが第1の生成行列の右下隅に位置し、第1の行列ブロックが第2の行列ブロックと同じであり、第1の行列ブロック内の第1の要素と第2の行列ブロック内の第2の要素との間の距離は、第1の生成行列の対角線方向でuであり、uは1以上の整数である。

第2の生成行列がT個の第1の生成行列を含み、T個の第1の生成行列が第2の生成行列の対角線に沿って分布され、T個の第1の生成行列内の（a＋1）番目の第1の生成行列の第1の行列ブロックがa番目の第1の生成行列の第2の行列ブロックと重複し、aが1以上の整数であり、Tが2以上の整数である。

想定し得る実施では、第1の行列ブロック及び第2の行列ブロックに重複要素は存在しない。

想定し得る実施では、第1の生成行列のサイズがv＊vであり、第1の生成行列内の要素はa_i，j＝a_{i＋u，j＋u}を満たし、iは整数であり、jは整数であり、vは正の整数であり、uは整数であり、1≦i＜v、1≦j＜v、1＜i＋u≦v、及び1＜j＋u≦vである。

想定し得る実施において、第1の生成行列内の要素は、第1の生成行列の二次対角線に沿って対称である。

想定し得る実施において、Tは、第1の条件が満たされることをできるようにする最小整数であり、第1の条件は、第2の生成行列のサイズが符号化長以上であることである。

想定し得る実施では、Tが以下の関係、すなわち、v＋（T－1）＊u＜N^’≦v＋T＊uを満たし、ここで、vは第1の生成行列のサイズであり、N’は符号化長であり、N’は1より大きい整数である。

想定し得る実施では、ビット情報がN’個の第1の対数尤度比LLRシーケンスを含み、N’が正の整数である。

想定し得る実施では、N’個の第1のLLRがT個の第1のLLRシーケンスを含み、第1のLLRシーケンスが少なくとも2つの第1のLLRを含む。復号モジュールは、T個の第1のLLRシーケンスに対応するT個の第2のLLRシーケンスを決定し、第1のLLRシーケンスのうちの1つが未符号化ビットの1つ以上のグループに対応し、第2のLLRシーケンスのうちの1つが未符号化ビットの1つのグループに対応し、及び、T個の第2のLLRシーケンスに基づいてポーラ復号を実行する、ように特に構成される。

想定し得る実施において、復号モジュールは、i番目の第1のLLRシーケンスと最初の（i－1）個の第2のLLRシーケンスのうちの少なくとも1つとに基づいてi番目の第2のLLRシーケンスを決定し、iが2～Tの整数である、ように特に構成される。

想定し得る実施では、符号ブロックの結合度が2である。復号モジュールは、i番目の第1のLLRシーケンスと（i－1）番目の第2のLLRシーケンスとに基づいてi番目の第2のLLRシーケンスを決定する、ように特に構成される。

想定し得る実施では、1番目の第2のLLRシーケンスが1番目の第1のLLRシーケンスと同じである。

想定し得る実施では、符号ブロックの結合度が4である。復号モジュールは、i番目の第1のLLRシーケンスと（i－2）番目の第2のLLRシーケンスとに基づいてi番目の第2のLLRシーケンスを決定し、iが3～Tの整数である、ように特に構成される。

想定し得る実施において、1番目の第2のLLRシーケンスは1番目の第1のLLRシーケンスと同じであり、2番目の第2のLLRシーケンスは2番目の第1のLLRシーケンスと同じである。

想定し得る実施において、復号モジュールは、T番目の第2のLLRシーケンスに基づいてT番目の復号結果を取得することを決定し、及びi番目の第2のLLRシーケンスと（i＋1）番目の復号結果からT番目の復号結果までのうちの少なくとも1つとに基づいてi番目の復号結果を決定し、iが1～T－1の整数である、ように特に構成される。

想定し得る実施では、符号ブロックの結合度が2である。復号モジュールは、（i＋1）番目の復号結果と、（i＋1）番目の第1のLLRシーケンスと、i番目の第2のLLRシーケンスとに基づいて、i番目の復号結果を決定する、ように特に構成される。

第9の態様によれば、この出願の一実施形態は、メモリと、プロセッサと、コンピュータプログラムとを含む符号化装置を提供する。コンピュータプログラムはメモリに記憶され、プロセッサは、第1の態様の任意の実施に係る符号化方法を行なうためにコンピュータプログラムを実行する。

第10の態様によれば、この出願の一実施形態は、メモリと、プロセッサと、コンピュータプログラムとを含む符号化装置を提供する。コンピュータプログラムはメモリに記憶され、プロセッサは、第2の態様の任意の実施に係る復号方法を行なうためにコンピュータプログラムを実行する。

第11の態様によれば、この出願の一実施形態は、メモリと、プロセッサと、コンピュータプログラムとを含む符号化装置を提供する。コンピュータプログラムはメモリに記憶され、プロセッサは、第3の態様の任意の実施に係る符号化方法を行なうためにコンピュータプログラムを実行する。

第12の態様によれば、この出願の一実施形態は、メモリと、プロセッサと、コンピュータプログラムとを含む符号化装置を提供する。コンピュータプログラムはメモリに記憶され、プロセッサは、第4の態様の任意の実施に係る復号方法を行なうためにコンピュータプログラムを実行する。

第13の態様によれば、この出願の一実施形態は記憶媒体を提供する。記憶媒体はコンピュータプログラムを含み、コンピュータプログラムは、第1の態様の任意の実施に係る符号化方法を実行するために使用される。

第14の態様によれば、この出願の一実施形態は記憶媒体を提供する。記憶媒体はコンピュータプログラムを含み、コンピュータプログラムは、第2の態様の任意の実施に係る復号方法を実行するために使用される。

第15の態様によれば、この出願の一実施形態は記憶媒体を提供する。記憶媒体はコンピュータプログラムを含み、コンピュータプログラムは、第3の態様の任意の実施に係る符号化方法を実行するために使用される。

第16の態様によれば、この出願の一実施形態は記憶媒体を提供する。記憶媒体はコンピュータプログラムを含み、コンピュータプログラムは、第4の態様の任意の実施に係る復号方法を実行するために使用される。

第17の態様によれば、この出願の一実施形態は符号化装置を提供する。符号化装置は、入力インタフェース及び論理回路を含むことができる。

入力インタフェースは、K個の符号化対象ビットを取得するように構成され、Kは正の整数である。

論理回路は、第1の生成行列を決定し、第1の生成行列が予め設定された位置関係に基づいて分布される少なくとも2つのサブブロックを含み、サブブロックが複数の第1の生成行列コアを含み、第1の生成行列に基づいて第2の生成行列を生成し、第2の生成行列がT個のサブブロックを含み、T個のサブブロックのうちの2つの隣接するサブブロック間の位置関係が予め設定された位置関係に基づいて決定され、Tが正の整数であり、第2の生成行列に基づいてK個の符号化対象ビットをポーラ符号化して、符号化ビットを取得する、ように構成される。

想定し得る実施において、論理回路は、第1の態様の任意の実施に係る符号化方法を更に実行することができる。

第18の態様によれば、この出願の一実施形態は復号装置を提供する。復号装置は、入力インタフェース及び論理回路を含むことができる。

入力インタフェースは、ポーラ符号化ビット情報を受信するように構成される。

論理回路は、第2の生成行列に基づいてビット情報をポーラ復号して、ポーラ復号ビットを取得する、ように構成される。第2の生成行列は、第1の生成行列に基づいて生成され、第1の生成行列は、予め設定された位置関係に基づいて分布される少なくとも2つのサブブロックを含み、サブブロックは複数の第1の生成行列コアを含み、第2の生成行列はT個のサブブロックを含み、T個のサブブロックのうちの2つの隣接するサブブロック間の位置関係は、予め設定された位置関係に基づいて決定され、Tは正の整数である。

想定し得る実施において、論理回路は、第2の態様の任意の実施に係る復号方法を更に実行することができる。

第19の態様によれば、この出願の一実施形態は、符号化装置の構造の概略図を提供する。符号化装置は、入力インタフェース及び論理回路を含むことができる。

入力インタフェースは、K個の符号化対象ビットを取得するように構成され、Kは正の整数である。

論理回路は、第1の生成行列を決定し、第1の生成行列が第1の行列ブロック及び第2の行列ブロックを含み、第1の行列ブロックが第1の生成行列の左上隅に位置し、第2の行列ブロックが第1の生成行列の右下隅に位置し、第1の行列ブロックが第2の行列ブロックと同じであり、第1の行列ブロック内の第1の要素と第2の行列ブロック内の第2の要素との間の距離が、第1の生成行列の対角線方向でuであり、uが1以上の整数であり、符号化長と第1の生成行列とに基づいて第2の生成行列を決定し、第2の生成行列がT個の第1の生成行列を含み、T個の第1の生成行列が第2の生成行列の対角線に沿って分布され、T個の第1の生成行列内の（a＋1）番目の第1の生成行列の第1の行列ブロックがa番目の第1の生成行列の第2の行列ブロックと重複し、aが1以上の整数であり、Tが2以上の整数であり、第2の生成行列に基づいてK個の符号化対象ビットをポーラ符号化して、符号化ビットを取得する、ように構成される。

想定し得る実施において、論理回路は、第3の態様の任意の実施に係る符号化方法を更に実行することができる。

第20の態様によれば、この出願の一実施形態は復号装置を提供する。復号装置は、入力インタフェース及び論理回路を含むことができる。

入力インタフェースは、ポーラ符号化ビット情報を受信するように構成される。

論理回路は、第2の生成行列に基づいてビット情報をポーラ復号して、ポーラ復号ビットを取得する、ように構成される。第2の生成行列が第1の生成行列に基づいて生成され、第1の生成行列が第1の行列ブロック及び第2の行列ブロックを含み、第1の行列ブロックが第1の生成行列の左上隅に位置し、第2の行列ブロックが第1の生成行列の右下隅に位置し、第1の行列ブロックが第2の行列ブロックと同じであり、第1の行列ブロック内の第1の要素と第2の行列ブロック内の第2の要素との間の距離は、第1の生成行列の対角線方向でuであり、uが1以上の整数である。第2の生成行列がT個の第1の生成行列を含み、T個の第1の生成行列が第2の生成行列の対角線に沿って分布され、T個の第1の生成行列内の（a＋1）番目の第1の生成行列の第1の行列ブロックがa番目の第1の生成行列の第2の行列ブロックと重複し、aが1以上の整数であり、Tが2以上の整数である。

想定し得る実施において、論理回路は、第4の態様の任意の実施に係る復号方法を更に実行することができる。

この出願の実施形態は、符号化方法及び装置、復号方法及び装置、並びにデバイスを提供する。K個の符号化対象ビットが符号化される必要があるとき、第1の生成行列が最初に決定され、その後、第2の生成行列が第1の生成行列に基づいて生成され、K個の符号化対象ビットが第2の生成行列に基づいてポーラ符号化される。第1の生成行列は、予め設定された位置関係に基づいて分布される少なくとも2つのサブブロックを含み、各サブブロックは複数の第1の生成行列コアを含み、第2の生成行列はT個のサブブロックを含み、T個のサブブロックのうちの2つの隣接するサブブロック間の位置関係は、予め設定された位置関係に基づいて決定される。したがって、第2の生成行列は、前述の予め設定された位置関係に従って配置される複数のサブブロックを含み、各サブブロックは複数の第1の生成行列コアを含むことが知見され得る。したがって、第2の生成行列に基づいてK個の符号化対象ビットをポーラ符号化するステップは、複数の短い符号をポーラ符号化し、複数の短い符号を結合して、符号化結果を取得するステップと等価である。これにより、符号化の複雑さを低減することができる。前述の符号化方法に基づいて符号化して取得された符号語が復号されると、復号の複雑さは低減されることができる。

この出願に係る通信システムのアーキテクチャ図である。 この出願の一実施形態に係る符号化の図である。 この出願の一実施形態に係る符号化方法の概略フローチャートである。 この出願の一実施形態に係るサブブロックの概略図である。 この出願の一実施形態に係る第1の生成行列の概略図である。 この出願の一実施形態に係る他の第1の生成行列の概略図である。 この出願の一実施形態に係る更に他の第1の生成行列の概略図である。 この出願の一実施形態に係る第2の生成行列の概略図である。 この出願の一実施形態に係る他の第2の生成行列の概略図である。 この出願の一実施形態に係る更に他の第2の生成行列の概略図である。 この出願の一実施形態に係る第3の生成行列の概略図である。 この出願の一実施形態に係る他の第3の生成行列の概略図である。 この出願の一実施形態に係る復号プロセスの概略図である。 この出願の一実施形態に係る他の復号プロセスの概略図である。 この出願の一実施形態に係る符号化の他の図である。 この出願の一実施形態に係る符号化の更に他の図である。 この出願の一実施形態に係る符号化の更に他の図である。 この出願の一実施形態に係る他の符号化方法の概略フローチャートである。 この出願の一実施形態に係る更に他の第1の生成行列の概略図である。 この出願の一実施形態に係る更に他の第1の生成行列の概略図である。 この出願の一実施形態に係る更なる第1の生成行列の概略図である。 この出願の一実施形態に係る更に別の第1の生成行列の概略図である。 この出願の一実施形態に係る更に別の第1の生成行列の概略図である。 この出願の一実施形態に係る更に他の第2の生成行列の概略図である。 この出願の一実施形態に係る第2の生成行列を生成するプロセスの概略図である。 この出願の一実施形態に係る更に他の第2の生成行列の概略図である。 この出願の一実施形態に係る更なる第2の生成行列の概略図である。 この出願の一実施形態に係る更に別の第2の生成行列の概略図である。 この出願の一実施形態に係る復号の概略図である。 この出願の一実施形態に係る復号プロセスの概略図である。 この出願の一実施形態に係る他の復号プロセスの概略図である。 この出願の一実施形態に係る復号性能の概略図である。 この出願の一実施形態に係る復号性能の他の概略図である。 この出願の一実施形態に係る復号性能の更に他の概略図である。 この出願の一実施形態に係る符号化装置の構造の概略図である。 この出願の一実施形態に係る復号装置の構造の概略図である。 この出願の一実施形態に係る他の符号化装置の構造の概略図である。 この出願の一実施形態に係る他の復号装置の構造の概略図である。 この出願の一実施形態に係る更に他の符号化装置のハードウェア構造の概略図である。 この出願の一実施形態に係る更に他の復号装置のハードウェア構造の概略図である。 この出願の一実施形態に係る更に他の符号化装置の構造の概略図である。 この出願の一実施形態に係る更に他の復号装置の構造の概略図である。 この出願の一実施形態に係る更に他の符号化装置の構造の概略図であり、及び この出願の一実施形態に係る更に他の復号装置の構造の概略図である。

この出願の実施形態は、Polarコーディングが用いられる様々な分野、例えば、データ記憶分野、光ネットワーク通信分野、及び無線通信分野で用いられうる。この出願の実施形態で言及される無線通信システムは、狭帯域のモノのインターネット（narrow band－internet of things、NB－IoT）システム、Wimaxシステム、ロングタームエボリューション（long term evolution、LTE）システム、及び次世代5 G移動通信システム新無線（new radio、NR）の3つの適用シナリオ、すなわち、高度モバイルブロードバンド（enhanced mobile broad band、eMBB）、超高信頼・低遅延通信（ultra reliable low latency communication、URLLC）、及び大規模マシンタイプ通信（massive machine－type communications、mMTC）を含むが、これらに限定されない。勿論、Polarコーディングが用いられる他の分野が存在し得る。これは、この出願では特に限定されない。この出願の実施形態は、例えば、大スループットのサービスシナリオ、高解像度ビデオサービスシナリオ、大規模ファイル転送サービスシナリオ、並びに無線通信のための仮想現実（virtual reality、VR）／拡張現実（augmented reality、略してAR）、及びハイブリッド自動再送要求（hybrid automatic repeat request、HARQ）などのマルチメディアサービスを含むがこれらに限定されない、長い符号長を有する通信シナリオに適用可能である。

理解を容易にするために、以下では、図1を参照して、この出願の実施形態が適用可能な通信システムのアーキテクチャ図について説明する。

図1は、この出願に係る通信システムのアーキテクチャ図である。図1を参照されたい。送信デバイス101及び受信デバイス102が含まれる。

任意選択で、送信デバイス101が端末デバイスである場合、受信デバイス102はネットワークデバイスである。送信デバイス101がネットワークデバイスである場合、受信デバイス102は端末デバイスである。

図1を参照されたい。送信デバイス101はエンコーダを含み、その結果、送信デバイス101はpolar符号化を実行し、符号化シーケンスを出力することができる。レートマッチングされ、インタリーブされ、変調された後、符号化シーケンスは、チャネルを介して受信デバイス102に送信される。受信デバイス102はデコーダを含む。受信デバイス102は、送信デバイス101によって送信される信号を受信し、受信した信号を復号することができる。

なお、図1は、通信システムのアーキテクチャ図の一例に過ぎず、通信システムのアーキテクチャ図を限定するものではない。

理解を容易にするために、以下では、この出願の実施形態における概念を説明する。

端末デバイスとしては、移動局（mobile station、MS）、移動端末（mobile terminal、MT）、携帯電話（mobile telephone、MT）、携帯電話（handset）、携帯機器（portable equipment）などが挙げられるが、これらに限定されない。端末デバイスは、無線アクセスネットワーク（radio access network、RAN）を介して1つ以上のコアネットワークと通信することができる。例えば、端末デバイスは、モバイルフォン（又は「セル」フォンと呼ばれる）、無線通信機能を有するコンピュータなどであってもよい。或いは、端末デバイスは、ポータブル、ポケットサイズ、ハンドヘルド、コンピュータ内蔵、又は車載のモバイル装置又はデバイスであってもよい。

ネットワークデバイスは、LTEシステムにおける進化型ノードB（evolutional node B、eNB又はeNodeB）であってもよく、ネットワークデバイスは、5G通信システムにおけるgNB、送受信ポイント（transmission reception point、TRP）、マイクロ基地局などであってもよく、ネットワークデバイスは、中継局、アクセスポイント、車載デバイス、ウェアラブルデバイス、又は将来の進化型公衆陸上移動網（public land mobile network、PLMN）のネットワークデバイス、複数の技術を統合した別のネットワークの基地局、様々な他の進化型ネットワークの基地局などであってもよい。

ポーラコーディング：ポーラコーディングは、あるいは、polar符号化／復号であってもよく、ポーラコーディングは、以下の2つの態様で説明されてもよい。

ある態様では、符号化プロセスは、生成行列、すなわち

を使用することによって表わされ得る。

は行ベクトルであり、

であり、Nは符号長であり、Nは1以上の整数であり、u_iは未符号化ビットであり、iは1～Nの整数であり、

は情報ビット及び／又は凍結ビットを含み、すなわち、u_iは情報ビット又は凍結ビットであってもよい。情報ビットは、情報を伝えるために使用されるビットであり、情報ビットは、巡回冗長検査（Cyclic Redundancy Check、CRC）ビット及び／又はパリティ検査（Parity Check、PC）ビットを含むことができる。凍結ビットはパディングビットであり、凍結ビットは通常0であり得る。

G_Nは生成行列であり、G_NはN＊N行列であり、

であり、B_NはN＊N反転行列であり、例えば、B_Nはビット反転（bit reversal）行列であってもよく、

であり、

はlog_2（N）個の行列F₂のクロネッカー（kronecker）積である。上記の加算及び乗算の両方は、バイナリガロア体（galois field）における演算である。G_Nは、生成行列コアとも呼ばれ得る。

別の態様では、符号化プロセスは、符号化のダイアグラムを用いて表現されてもよい。

以下、図2を参照して符号化のダイアグラムについて説明する。

図2は、この出願の一実施形態に係る符号化のダイアグラムである。図2を参照されたい。符号化のダイアグラムに対応する符号化長は8であり、第1の列の各円は1つの情報ビット又は凍結ビットを表わし、第1の列に示されるu₁、u₂、…、u₈は未符号化ビット（情報ビット又は凍結ビット）であり、ここで、u₄、u₆、u₇、u₈ は情報ビットであり、u₁、u₂、u₃、u₅は凍結ビットである。第1列以外の列の各円は、1つの部分和（partial sum）ビットを表わす。最後の列のx₁、x₂、…、x₈ は符号化ビットである。各バタフライダイアグラム（図の右側に示す）は、2ビットの1つの分極、すなわち

を表わす。

ポーラ符号化プロセスでは、符号長がより大きいことは、符号化の複雑さがより高いことを示す。例えば、現在の技術におけるポーラ符号化の複雑度はO（N＊log_2（N））である。この技術的問題を解決するために、この出願の一実施形態は符号化方法を提供する。符号化プロセスでは、短い符号に対応する生成行列が処理されて最終生成行列を取得することができ、最終生成行列に基づいてポーラ符号化が実行される。これは、複数の短い符号をポーラ符号化し、複数の短い符号を結合して、符号化結果を取得することと等価である。これにより、符号化の複雑さを低減することができる。

最終生成行列に基づいて符号化が実行されるとき、符号化の複雑さが低減されることができる。

この出願のこの実施形態では、行列の開始座標（左上隅の座標）が（1、1）である例が説明に使用されることが留意されるべきである。勿論、行列内の開始座標は、あるいは（0、0）であってもよい。これは、この出願のこの実施形態では特に限定されない。

図3は、この出願の一実施形態による符号化方法の概略フローチャートである。図3を参照されたい。本方法は、以下のステップを含むことができる。

S301：K個の符号化対象ビットを取得する。

Kは正の整数である。

任意選択で、K個の符号化対象ビットは、情報ビット及び凍結ビットを含む。或いは、K個の符号化対象ビットの全てが情報ビットである。

S302：第1の生成行列を決定する。

第1の生成行列は、予め設定された位置関係に基づいて分布される少なくとも2つのサブブロックを含み、サブブロックは複数の第1の生成行列コアを含む。

第1の生成行列コアはG_Nであってもよく、N＝2ⁿであり、nは正の整数である。実際の適用プロセスでは、実際の要件に従ってNの値が設定されることができる。例えば、Nは予め設定された値であってもよい。

サブブロックは、第1の生成行列コア及び零行列（0_Nとして表わすことができる）を含みうる。第1の生成行列コアのサイズは、零行列のサイズと同じである。例えば、第1の生成行列コアのサイズがN＊Nである場合、零行列のサイズもN＊Nである。説明を容易にするために、以下では、第1の生成行列コア又は零行列はサブ行列と呼ばれる。

この出願のこの実施形態では、行列のサイズは、行列が行数及び列数を含むことを意味し、行列のサイズはM＊N（Mは行列の行数であり、Nは行列の列数である）で表わされることができることが留意されるべきである。行列が正方行列（正方行列）である場合、行列のサイズは行数又は列数で表わされてもよい。例えば、行列がN行N列の場合、行列のサイズがN＊Nで表わされてもよく、行列のサイズがNで表わされてもよい。

以下、図4を参照してサブブロックについて説明する。

図4は、この出願のこの実施形態に係るサブブロックの概略図である。図4を参照されたい。サブブロックは、複数のサブ行列を含む。図4では、サブ行列の数が16である例が説明のために使用される。各サブ行列はN＊N個の要素を含む。例えば、要素は0又は1であってもよい。サブ行列は、G_N又は0_Nであってもよい。Nが2に等しい場合、

である。

任意選択で、第1の生成行列コア（G_N）は、サブブロックの第1の対角線に含まれる。第1の対角線は、サブブロックの主対角線であってもよい。例えば、図4を参照されたい。サブブロックの主対角線上に位置するサブ行列はG_Nであり、例えば、座標（1、1）、（2、2）、（3、3）、及び（4、4）のサブ行列はG_Nである。

任意選択で、サブブロック内の複数の第1の生成行列コアは、下三角形式で分布される。例えば、図4を参照されたい。サブブロック内の複数のG_Nは、下三角状に分布される。

任意選択で、サブブロック内の第1の生成行列コアの分布は、第2の生成行列コア内の第1の要素の分布と同じである。第1の要素は1であってもよい。第2の生成行列コア内の要素の分布は

を満たし、第2の生成行列コア内の要素の数は、第1の生成行列コア内の要素の数と同じであっても異なっていてもよい。例えば、第2の生成行列コアが

であり、サブブロックが図4に示される場合、サブブロックにおけるG_Nの分布は、第2の生成行列コアにおける1の分布と同じであり、サブブロックにおける0_Nの分布は、それに対応して、第2の生成行列コアにおける0の分布と同じである。

以下、具体例を用いてサブブロックについて説明する。

例1：第2の生成行列コアが

である場合、サブブロックは

であってもよく、サブブロックに含まれるサブ行列の数は2＊2である。サブブロックにおけるG_Nの分布は、第2の生成行列コアにおける要素1の分布と同じである。

N＝2の場合、

である。サブブロック内のG_Nに

が代入され、サブブロックを

として求める。

N＝4の場合、

である。サブブロック内のG_Nに

が代入され、サブブロックを

として求める。

例2：第2の生成行列コアが

である場合、サブブロックは

であってもよく、サブブロック内のG_Nの分布は第2の生成行列コア内の要素1の分布と同じである。

N＝2の場合、

である。サブブロック内のG_Nに

が代入され、サブブロックを

として求める。

第1の生成行列は、予め設定された位置関係に基づいて分配される少なくとも2つのサブブロックを含む。任意選択で、第1の生成行列に含まれるサブブロックの数は2であってもよい。

任意選択で、第1の生成行列内の少なくとも2つのサブブロックに重複部分が存在する。例えば、第1の生成行列内の2つの隣接するサブブロックごとに重複部分が存在する。隣接する2つのサブブロックがサブブロック1及びサブブロック2である場合、サブブロック1の右下隅領域の要素は、サブブロック2の左上隅領域の要素と重複する。

例えば、第1の生成行列が2つのサブブロック（サブブロック1及びサブブロック2と呼ばれる）を含むとき、予め設定された位置関係は、サブブロック1が第1の生成行列の左上部分に位置し、サブブロック2が第1の生成行列の右下部分に位置し、サブブロック1の右下隅領域がサブブロック2の左上隅領域と重複する、ということであってもよい。

次に、図5A～図5Cを参照して、第1の生成行列について説明する。

図5Aは、この出願のこの実施形態に係る第1の生成行列の概略図である。図5Bは、この出願のこの実施形態に係る他の第1の生成行列の概略図である。図5Cは、この出願のこの実施形態に係る更に他の第1の生成行列の概略図である。

図5Aを参照されたい。第1の生成行列は、第1のサブブロック及び第2のサブブロックとして示される2つのサブブロックを含む。第1のサブブロックは、第2のサブブロックと同じである。第1のサブブロックは、第1の生成行列の左上部分に位置し、第2のサブブロックは、第1の生成行列の右下部分に位置する。第1のサブブロックの右下隅領域は第2のサブブロックの左上隅領域と重複し、第1のサブブロックの右下隅領域の要素の分布は第2のサブブロックの左上隅領域の要素の分布と同じである。

図5Bを参照されたい。第1の生成行列は、第1のサブブロック及び第2のサブブロックを含み、第1のサブブロック及び第2のサブブロックのそれぞれは

である。この場合、第1の生成行列は

であってもよい。第1のサブブロックは、第1の生成行列の左上部分に位置し、第2のサブブロックは、第1の生成行列の右下部分に位置する。第1のサブブロック内の第1のサブ行列は、第2のサブブロック内の第2のサブ行列と重複する。第1のサブブロック内の第1のサブ行列の座標は（2、2）であり、第2のサブブロック内の第2のサブ行列の座標は（1、1）である。

図5Cを参照されたい。第1の生成行列は、第1のサブブロック及び第2のサブブロックを含み、第1のサブブロック及び第2のサブブロックのそれぞれは

である。この場合、第1の生成行列は

であってもよい。第1のサブブロックは、第1の生成行列の左上部分に位置し、第2のサブブロックは、第1の生成行列の右下部分に位置する。第1のサブブロック内の4つの第1のサブ行列は、第2のサブブロック内の4つの第2のサブ行列と重複する。第1のサブブロック内の4つの第1のサブ行列の座標は、（3、3）、（3、4）、（4、3）、及び（4、4）であり、第2のサブブロック内の4つの第2のサブ行列の座標は、（1、1）、（1、2）、（2、1）、及び（2、2）である。

説明及び閲覧を容易にするために、図5B及び図5Cでは、図において0_Nのマークが省略されており、すなわち、図5Bから図5Cの全ての空白のサブ行列が0_Nであることが留意されるべきである。

S303：第1の生成行列に基づいて第2の生成行列を生成する。

第2の生成行列はT個のサブブロックを含み、T個のサブブロックのうちの2つの隣接するサブブロック間の位置関係は、予め設定された位置関係に基づいて決定され、Tは正の整数である。任意選択で、T個のサブブロックのうちの隣接する2つのサブブロック間の位置関係は、予め設定された位置関係と同じである。

第2の生成行列に含まれるサブブロックの数Tは、第1の生成行列、サブブロックのサイズ、及び符号化長N’に基づいて決定されてもよく、第2の生成行列は、第1の生成行列及び数Tに基づいて生成される。

任意選択で、Tは、第1の条件が満たされることをできるようにする最小の整数であり、第1の条件は、第2の生成行列のサイズが符号化長以上であることである。第2の生成行列は正方行列であり、第2の生成行列のサイズは、第2の生成行列に含まれる行又は列の数によって表わされてもよく、すなわち、第2の生成行列のサイズは、第2の生成行列に含まれる行又は列の数である。

例えば、Tは以下の関係を満たす。
v＋（T－2）＊u＜N^’≦v＋（T－1）＊u、
式中、
vはサブブロックのサイズ（前記サブブロックは正方行列であり、vは前記サブブロックに含まれる要素の行又は列の数を表わす）であり、N’は符号化長であり、N’は1より大きい整数であり、uは2つの隣接するサブブロック間の距離である。隣接する2つのサブブロック間の距離は、隣接する2つのサブブロック内の第1の要素（例えば、第1の要素は、サブブロック内の座標（1、1）を有する要素であってもよい）間の距離（行番号の差又は列番号の差）によって表わされてもよい。

例えば、サブブロックのサイズvが512であり、符号化長N’が2048であり、隣接する2つのサブブロック間の距離uが256である場合、Tは7である。

例えば、サブブロックのサイズvが512であり、符号化長N’が1500であり、隣接する2つのサブブロック間の距離uが256である場合、Tは5である。

以下、図6A～図6Cを参照して、具体例を用いて第2の生成行列を説明する。

図6Aは、この出願のこの実施形態に係る第2の生成行列の概略図である。図6Aを参照すると、第1の生成行列は2つのサブブロックを含み、各サブブロックは16個のサブ行列を含み、サブ行列の一部はG_Nであり、サブ行列の一部は0_Nである。図6Aは、2つのサブブロックの位置関係を示す。

各サブ行列のサイズが128（128行128列を含む）である場合、サブブロックのサイズは512であり、第1の生成行列内の2つのサブブロック間の距離は256である。符号化長N’が2048である場合、第2の生成行列は、サブブロック1、サブブロック2、．．．、サブブロック6、及びサブブロック7として示される7つのサブブロックを含む。7つのサブブロック内の2つごとの隣接するサブブロック間の位置関係は、第1の生成行列内の2つのサブブロック間の位置関係と同じである。第2の生成行列のサイズ（第2の生成行列に含まれる行又は列の数）は2048である。

図6Bは、この出願のこの実施形態に係る他の第2の生成行列の概略図である。図6Bを参照されたい。第1の生成行列は2つのサブブロックを含み、各サブブロックは16個のサブ行列を含み、サブ行列の一部はG_Nであり、サブ行列の一部は0_Nであると仮定される。図6Bは、2つのサブブロックの位置関係を示す。

各サブ行列のサイズが128（128行128列を含む）である場合、サブブロックのサイズは512であり、第1の生成行列内の2つのサブブロック間の距離は256である。符号化長N’が1500である場合、第2の生成行列は、サブブロック1、サブブロック2、サブブロック3、サブブロック4、及びサブブロック5として示される5つのサブブロックを含み、5つのサブブロック内の2つの隣接するサブブロックごとの位置関係は、第1の生成行列内の2つのサブブロック間の位置関係と同じである。第2の生成行列のサイズ（第2の生成行列に含まれる行又は列の数）は1536である。

図6Cは、この出願のこの実施形態に係る更に他の第2の生成行列の概略図である。図6Cを参照されたい。第1の生成行列は2つのサブブロックを含み、各サブブロックは4つのサブ行列を含み、サブ行列の一部はG_Nであり、サブ行列の一部は0_Nであると仮定される。図6Cは、2つのサブブロックの位置関係を示す。

各サブ行列のサイズが128（128行128列を含む）である場合、サブブロックのサイズは256であり、第1の生成行列内の2つのサブブロック間の距離は128である。符号化長N’が1024である場合、第2の生成行列は、サブブロック1、サブブロック2、．．．、サブブロック6、及びサブブロック7として示される7つのサブブロックを含む。7つのサブブロック内の2つごとの隣接するサブブロック間の位置関係は、第1の生成行列内の2つのサブブロック間の位置関係と同じである。第2の生成行列のサイズ（第2の生成行列に含まれる行又は列の数）は1024である。

図6A～図6Cでは、G_Nを除く全てのサブ行列が0_Nであることが留意されるべきである。説明及び閲覧を容易にするために、図では0_Nのマークが省略されており、すなわち、図6A～図6Cの全ての空白のサブ行列は0_Nである。

なお、図6A～図6Cは、第2の生成行列の一例を示したに過ぎず、第2の生成行列を限定するものではない。勿論、代替的に別の第2の生成行列があってもよい。これは、この出願のこの実施形態では特に限定されない。

S304．第2の生成行列に基づいてK個の符号化対象ビットをポーラ符号化して、符号化ビットを取得する。

第2の生成行列のサイズが符号化長に等しい場合、K個の符号化対象ビットが第2の生成行列に基づいてポーラ符号化されて、符号化ビットを取得する。

第2の生成行列のサイズが符号化長より大きい場合、第2の生成行列において第3の生成行列が最初に決定され、K個の符号化対象ビットが第3の生成行列に基づいてポーラ符号化されて、符号化ビットを取得する。第3の生成行列は、第2の生成行列の左上隅領域から取られた行列であり、又は、第3の生成行列は、第2の生成行列の右下隅領域から取られた行列である。第3生成行列は、正方行列である。

次に、図7A及び図7Bを参照して、第3の生成行列について説明する。

図7Aは、この出願のこの実施形態に係る第3の生成行列の概略図である。図7Aを参照されたい。符号化長が1500であり、第2の生成行列のサイズが1536である場合、サイズ1500を有する行列は、第2の生成行列の左上隅領域から第3の生成行列とされ得る。

図7Bは、この出願のこの実施形態に係る他の第3の生成行列の概略図である。図7Bを参照されたい。符号化長が1500であり、第2の生成行列のサイズが1536である場合、サイズ1500を有する行列は、第2の生成行列の右下隅領域から第3の生成行列とされ得る。

K個の符号化対象ビットがポーラ符号化される場合、信頼度が最も高いK個のサブチャネルは、K個の符号化対象ビットに対応する複数のサブチャネルから決定されてもよく、K個の符号化対象ビットの位置は、信頼度が最も高いK個のサブチャネルに基づいて決定されてもよく、符号化対象シーケンスは、K個の符号化対象ビットの位置に基づいて決定されてもよく、この場合、符号化対象シーケンスは、K個の符号化対象ビット及び凍結ビットを含み、符号化対象シーケンスは、第2の生成行列に基づいてポーラ符号化されて、符号化ビットを取得してもよい。

任意選択で、K個の符号化対象ビットの位置は、最も高い信頼度を有するK個のサブチャネルに対応する位置である。K個の符号化対象ビットの位置が決定された後、情報ビット（符号化対象ビット）がK個の符号化対象ビットの位置に埋められ、凍結ビットが他の位置に埋められて、符号化シーケンスを取得する。符号化シーケンスはN’ビットを含み、N’ビットはK個の情報ビット及びN’－K個の凍結ビットを含む。

例えば、符号化長が8であり、符号化対象ビットの数が4であり、8つのサブチャネルの中で最も高い信頼度を有するサブチャネルがサブチャネル4、サブチャネル6、サブチャネル7、及びサブチャネル8である場合、サブチャネル4、サブチャネル6、サブチャネル7、及びサブチャネル8に対応する位置が情報ビットを搬送するために使用され、他のサブチャネルが凍結ビットを搬送するために使用される。この場合、符号化対象シーケンスは00010111とすることができ、1は情報ビットを表わし、0は凍結ビットを表わす。

最も高い信頼度を有するK個のサブチャネルは、以下の方式で決定されることができる。

第1の方式：
サブチャネルのP個のグループが複数のサブチャネルから決定され、Pは正の整数である。X_i個の第1のサブチャネルは、サブチャネルのi番目のグループの信頼度に基づいてサブチャネルのi番目のグループから決定され、最高の信頼度を有するK個のサブチャネルは、サブチャネルの各グループで決定された第1のサブチャネルを含み、X_i個の第1のサブチャネルは、サブチャネルのi番目のグループにおいて最高の信頼度を有するX_i個のサブチャネルであり、iは整数であり、1≦i≦Pであり、X_iは正の整数であり、

である。

任意選択で、サブチャネルのグループに含まれるサブチャネルの数は、サブマトリクスのサイズと同じであってもよい。例えば、サブマトリクスのサイズが16である場合、サブチャネルのグループは16個のサブチャネルを含む。

任意選択で、サブチャネルのグループに含まれるサブチャネルの数は、サブブロックのサイズと同じであってもよい。例えば、サブブロックのサイズが64である場合、サブチャネルのグループは64個のサブチャネルを含む。

サブチャネルの各グループの信頼度は、事前に計算され記憶されてもよい。サブチャネルの各グループの信頼度は、以下の2つの方式で記憶されてもよい。

方式1：記憶された信頼度のランキングシーケンスは、r＝｛r₁、r₂、．．．、r_N｝を満たし、ここで、r_iはサブチャネルのグループのサブチャネルシーケンス番号を表わし、rシーケンス内のr_iの位置は、全てのサブチャネルにおけるサブチャネルr_iの信頼度ランキングを表わし、より高いランキングはより高い信頼度を示しうる。

例えば、サブチャネルのグループが8つのサブチャネルを含み、8つのサブチャネルのシーケンス番号が1、2、．．．、7、及び8であり、信頼度ランキングシーケンスがr＝｛4、5、3、6、7、2、1、8｝である場合、それは8つのサブチャネルの信頼度が以下を満たすことを示す：サブチャネル4＞サブチャネル5＞サブチャネル3＞サブチャネル6＞サブチャネル7＞サブチャネル2＞サブチャネル1＞サブチャネル8。

方式2：記憶された信頼度のランク付けシーケンスは、w＝｛w₁、w₂、．．．、w_N｝を満たし、式中、w_iは、サブチャネルのグループ内のi番目のサブチャネルの信頼度の値を表わし、w_iが大きいほどi番目のサブチャネルの信頼度が高いことを示し、w_i＞w_jである場合、それはi番目のサブチャネルの信頼度がj番目のサブチャネルの信頼度より大きいことを示す。

例えば、サブチャネルのグループが8つのサブチャネルを含み、信頼度のランキングシーケンスがw＝｛2．1、3、4．5、5、3．2、2、2．6、7｝を満たす場合、それは8つのサブチャネルの信頼度が表1に別々に示されていることを示す。

任意選択で、異なるグループ内のサブチャネルの信頼度のランキングは同じであっても異なっていてもよい。異なるグループ内のサブチャネルの信頼度のランキングが同じである場合、サブチャネルの1つのグループのみの信頼度が記憶され得る。

第2の方式：
符号化長に対応する全てのサブチャネルの信頼度が計算され、サブチャネルは全てのサブチャネルの信頼度の降順にソートされ、ソートされたサブチャネルの最初のK個のサブチャネルは、最も高い信頼度を有するK個のサブチャネルとして決定される。

任意選択で、符号化長に対応する全てのサブチャネルの信頼度を事前に計算されることができ、信頼度のシーケンスが記憶される。プロトコルによってサポートされる最大符号化長がN＊Tである場合、T個の信頼度シーケンスが事前に計算され記憶されてもよく、Nはサブ行列のサイズであり、T個の信頼度シーケンスの長さはT、2T、3T、．．．、及びN＊Tである。

実際の適用プロセスでは、符号化長N’が以下の条件：t’－1＜N’＜t’を満たす場合、長さt’＊Nを有する事前記憶された信頼度シーケンスが選択されることができ、t’＊Nの長さを有する信頼度シーケンスから最も高い信頼度を有するK個のサブチャネルが決定されることができる。

この出願のこの実施形態に示されるサブチャネルの信頼度の計算は、短い符号内信頼度計算及び短い符号間信頼度計算を含む。短い符号内の信頼度の計算は、既存の計算方法と同じである。

任意選択で、第2の生成行列が異なる場合、サブチャネル信頼度を計算する方法も異なる。以下、図8A～図Bを参照して、具体例を使用してサブチャネル信頼度を計算する方式を説明する。

例1：第2の生成行列は図6Cに示す第2の生成行列であると仮定され、第2の生成行列に対応する符号化は2結合符号化とも呼ばれ得る。

以下では、8Aを参照して、サブチャネル信頼度決定プロセスについて説明する。

図8Aは、この出願の一実施形態に係る復号プロセスの概略図である。図8Aを参照されたい。

はサブチャネルのi番目のグループの入力される第1の信頼度であり、

はサブチャネルのi番目のグループの計算される第3の信頼度であり、iは1～8の整数である。f演算がf（m₁、m₂）＝Φ^－1（1－（1－Φ（m₁））（1－Φ（m₂）））であり、ここで、

であり、Φ^－1（x）はΦ（x）の逆関数である。

図8Aを参照されたい。まずサブチャネルの第1のグループの第2の信頼度m₁はサブチャネルの第1のグループの第1の信頼度

であると決定され、つぎに、m₁及び

に対してf演算が実行されて、サブチャネルの第2のグループの第2の信頼度m₂を取得し、つぎに、m₂及び

に対してf演算が実行されて、サブチャネルの第3のグループの第2の信頼度m₃を取得し、この方法は、サブチャネルの8つのグループの第2の信頼度が得られるまで類推によって適用される。これは、式：

を使用して表わされる。

図8Aを参照されたい。サブチャネルの第8のグループの第3の信頼度

はサブチャネルの第8のグループの第2の信頼度m₈であると最初に決定され、つぎに、サブチャネルの第7のグループの第3の信頼度

は

とm₇との和であると決定され、つぎに、サブチャネルの第6のグループの第3の信頼度

は

とm₆との和であると決定され、この方法は、サブチャネルの第1のグループの第3の信頼度が得られるまで類推によって適用される。これは、式：

を使用して表わされる。

図8Bは、この出願の一実施形態に係る他の復号プロセスの概略図である。図8Bを参照されたい。

はサブチャネルのi番目のグループの入力された第1の信頼度であり、f演算は図8Aに示されるf演算と同じである。

まず、

が

に基づいて計算され、ここで

である。

次に、m_iが

に基づいて計算され、ここで

である。

次に、上記の計算されたパラメータに基づいて

が計算され、ここで

である。

次に、サブチャネルの最終信頼度

が前述の計算されたパラメータに基づいて計算され、ここで

である。

以下、符号化の図を参照して、この出願における符号化方法を説明する。

図9Aは、この出願の本実施形態に係る符号化の他のダイアグラムである。符号化のダイアグラムに対応する第2の生成行列は、図6Cの第2の生成行列である。

図9Aを参照されたい。図2に示された符号化のダイアグラムと比較して、図9Aの左端のブロックは、1つの情報ビット又は1つの凍結ビットを表わすのではなく、短い符号を符号化するダイアグラムを表わす。例えば、短い符号の符号長は、サブ行列のサイズNであってもよい。第1列以外の各列の円は、1つの部分と1ビットを表わすのではなく、1つの部分と1ビットベクトルを表わす。

上記の符号化／復号のダイアグラムでは、長さNの各短い符号の分極の数（符号化／復号のダイアグラムの段階における列の数）はlog_2（N）である。これに基づき、短い符号が更に2回分極され、符号長N’の長い符号が得られる。したがって、符号長N’の長い符号の分極の数はlog_2（N）＋2であり、更に、符号化／復号の総複雑度はN’＊（log_2（N）＋2）である。NはN’と共に変化しない定数に設定され得るので、N’が非常に大きいとき、定数項は無視されてもよく、符号化／復号の複雑さはO（N’）である。

この出願に示されるポーラ符号は、結合ポーラ符号と呼ばれる場合がある。符号化のダイアグラムの観点から、結合ポーラ符号を符号化するダイアグラムは、長いポーラ符号を符号化する元の図の再結合又はクリッピングと考えられることができる。以下、図9B及び図9Cを参照して、符号化のダイアグラムを詳細に説明する。

図9Bは、この出願のこの実施形態に係る符号化の更に他のダイアグラムである。図9Bを参照されたい。長いポーラ符号を符号化する元のダイアグラムから幾つかの列が、抽出された後、結合ポーラ符号を符号化するダイアグラムを取得するために結合されてもよい。

図9Cは、この出願の本実施形態に係る符号化の更に他のダイアグラムである。図9Cを参照されたい。長いポーラ符号を符号化する元のダイアグラムから幾つかの行及び幾つかの列が抽出され、つぎに、結合ポーラ符号を符号化するダイアグラムを取得するために結合されてもよい。

符号化ビットを取得した後、送信端は符号化ビットを送信する。レートマッチングされ、インタリーブされ、変調された後、符号化ビットは、チャネルを介して受信端に送信される。

この出願のこの実施形態で提供される符号化方法によれば、K個の符号化対象ビットが符号化される必要があるとき、まず、第1の生成行列が決定され、次に、第2の生成行列が第1の生成行列に基づいて生成され、K個の符号化対象ビットが第2の生成行列に基づいてポーラ符号化される。第1の生成行列は、予め設定された位置関係に基づいて分布される少なくとも2つのサブブロックを含み、各サブブロックは複数の第1の生成行列コアを含み、第2の生成行列はT個のサブブロックを含み、T個のサブブロックのうちの2つの隣接するサブブロック間の位置関係は、予め設定された位置関係に基づいて決定される。したがって、第2の生成行列は、前述の予め設定された位置関係に従って配置される複数のサブブロックを含み、各サブブロックは複数の第1の生成行列コアを含むことが知見され得る。したがって、第2の生成行列に基づいてK個の符号化対象ビットをポーラ符号化するステップは、複数の短い符号をポーラ符号化し、複数の短い符号を結合して、符号化結果を取得するステップと等価である。これにより、符号化の複雑さを低減することができる。

次に、図10を参照して、他の符号化方法について説明する。

図10は、この出願の一実施形態に係る他の符号化方法の概略フローチャートである。図10を参照されたい。本方法は、以下のステップを含みうる。

S1001：K個の符号化対象ビットを取得する。

Kは正の整数である。

なお、ステップS1001を行なう処理については、ステップS301を参照されたい。ここでは詳細は繰り返されない。

S1002：第1の生成行列を決定する。

図10の実施形態における第1の生成行列は、図3の実施形態におけるサブブロックと同等であり、図3の実施形態におけるサブブロックの説明は、図10の実施形態における第1の生成行列に適用可能であることが留意されるべきである。ここでは詳細は繰り返されない。

第1の生成行列は第1の行列ブロック及び第2の行列ブロックを含み、第1の行列ブロックは第1の生成行列の左上隅に位置し、第2の行列ブロックは第1の生成行列の右下隅に位置し、第1の行列ブロックは第2の行列ブロックと同じであり、第1の行列ブロック内の第1の要素と第2の行列ブロック内の第2の要素との間の距離（以下、略して第1の行列ブロックと第2の行列ブロックとの間の距離であってもよい）は、第1の生成行列の対角線方向でuであり、uは1以上の整数である。

任意選択で、第1の要素は、第1の行列ブロックの左上隅の要素であってもよく、第2の要素は、第2の生成行列の左上隅の要素であってもよい。第1の要素と第2の要素との間の距離は、第1の要素と第2の要素との行番号の差、又は第1の要素と第2の要素との列番号の差である。例えば、第1の要素は0又は1である。

第1の生成行列内の全ての要素は、第1の行列ブロック及び第2の行列ブロックを除いて、要素0であってもよい。

任意選択で、第1の行列ブロック及び第2の行列ブロックは1つ以上のサブ行列を含んでもよく、サブ行列はG_N又は0_Nであってもよい。第1の行列ブロック及び第2の行列ブロックのそれぞれは正方行列である。G_N及び0_Nの説明については、図3に示す実施形態を参照されたい。

第1の生成行列は、自己相似性（又はシフト自己相似性と呼ばれる）を満たす。自己相似性は、第1の生成行列内の第1の行列ブロックが予め設定された距離だけ移動（例えば、第1の生成行列の主対角線に沿って移動）した後、第1の行列ブロックが第2の行列ブロックの位置に移動することができ、第1の行列ブロック内の内容が第2の行列ブロック内の内容と同じであることを意味する。第1の生成行列が自己相似性を有する場合、第1の生成行列の要素はa_i，j＝a_{i＋u，j＋u}を満たし、iは整数であり、jは整数であり、vは第1の生成行列のサイズであり、uは整数であり、1≦i＜v、1≦j＜v、1＜i＋u≦v、及び 1＜j＋u≦vである。

以下、図11A～図11Cを参照して、第1の生成行列が第1の行列ブロック及び第2の行列ブロックを含むことを説明する。

図11Aは、この出願のこの実施形態に係る更に他の第1の生成行列の概略図である。図11Aを参照されたい。第1の生成行列は、第1の行列ブロック及び第2の行列ブロックを含み、第1の行列ブロックは、第1の生成行列の左上隅（又は左上隅領域と呼ばれる）に位置し、第2の行列ブロックは、第1の生成行列の右下隅（又は右下隅領域と呼ばれる）に位置する。第1の行列ブロックは、第2の行列ブロックと同じである。第1の生成行列と第2の生成行列とが互いに重複する。

図11Bは、この出願のこの実施形態に係る更に他の第1の生成行列の概略図である。図11Bを参照されたい。第1の生成行列は、第1の行列ブロック及び第2の行列ブロックを含み、第1の行列ブロックは、第1の生成行列の左上隅（又は左上隅領域と呼ばれる）に位置し、第2の行列ブロックは、第1の生成行列の右下隅（又は右下隅領域と呼ばれる）に位置する。第1の行列ブロックは、第2の行列ブロックと同じである。第1の生成行列と第2の生成行列との間に特定の距離があり、すなわち、第1の生成行列の右下隅の要素（略して要素1）と第2の生成行列の左上隅の要素（略して要素2）との間に特定の距離がある。例えば、要素2と要素1の行番号の差は1より大きい。

図11Cは、この出願のこの実施形態に係る更なる第1の生成行列の概略図である。図11Cを参照されたい。第1の生成行列は、第1の行列ブロック及び第2の行列ブロックを含み、第1の行列ブロックは、第1の生成行列の左上隅（又は左上隅領域と呼ばれる）に位置し、第2の行列ブロックは、第1の生成行列の右下隅（又は右下隅領域と呼ばれる）に位置する。第1の行列ブロックは、第2の行列ブロックと同じである。第1の生成行列は第2の生成行列に隣接しており、すなわち、第1の生成行列の右下隅の要素（略して要素1）は、第2の生成行列の左上隅の要素（略して要素2）に隣接している。例えば、要素2の行番号は要素1の行番号よりも1だけ大きく、要素2の列番号は要素1の列番号よりも1だけ大きい。

任意選択で、第1の生成行列の要素は、第1の生成行列の二次対角線に沿って対称である。

以下は、具体例を使用して第1の生成行列を示す。

図12Aは、この出願のこの実施形態に係る更に他の第1の生成行列の概略図である。図12Aを参照されたい。第1の生成行列は、第1の行列ブロック及び第2の行列ブロックを含み、第1の行列ブロック及び第2の行列ブロックのそれぞれは1つのG_Nを含む。Nが128である場合、第1の行列ブロックと第2の行列ブロックとの間の距離は128である。

図12Bは、この出願のこの実施形態に係る更なる別の第1の生成行列の概略図である。図12Bを参照すると、第1の生成行列は第1の行列ブロック及び第2の行列ブロックを含み、第1の行列ブロック及び第2の行列ブロックのそれぞれは4つのサブ行列を含む。Nが128である場合、第1の行列ブロックと第2の行列ブロックとの間の距離は256である。

説明及び閲覧を容易にするために、図12A及び図12Bでは、図において0_Nのマークが省略され、すなわち、図12A及び図12Bの全ての空白のサブ行列が0_Nであることが留意されるべきである。図12A及び図12Bは、第1の生成行列の一例を示すに過ぎず、第1の生成行列を限定するものではない。

S1003：符号化長及び第1の生成行列に基づいて第2の生成行列を決定する。

第2の生成行列はT個の第1の生成行列を含み、T個の第1の生成行列は第2の生成行列の対角線（対角線は主対角線であってもよい）に沿って分布され、T個の第1の生成行列の（a＋1）番目の第1の生成行列の第1の行列ブロックはa番目の第1の生成行列の第2の行列ブロックと重複し、aは1以上の整数であり、Tは2以上の整数である。

次に、図13を参照して、第2の生成行列について説明する。

図13は、この出願のこの実施形態に係る更に別の第2の生成行列の概略図である。図13を参照されたい。第2の生成行列は、5つの第1の生成行列を含む。5つの第1の生成行列は、第2の生成行列の主対角線に沿って分布され、第1の生成行列の参照番号は、第2の生成行列の主対角線の下方向及び右方向の延長方向に連続的に増加し、第2の生成行列の左上隅の行列は、1番目の第1の生成行列である。例えば、図13を参照されたい。参照符号1で示す第1の生成行列は1番目の第1の生成行列であり、参照符号2で示す第1の生成行列は2番目の第1の生成行列であり、この方法は類推によって適用される。参照符号5で示す第1の生成行列は、5番目の第1の生成行列である。

図13を参照されたい。1番目の第1の生成行列の第2の行列ブロックは、2番目の第1の生成行列の第1の行列ブロックと重複する。2番目の第1の生成行列の第2の行列ブロックは、3番目の第1の生成行列の第1の行列ブロックと重複する。3番目の第1の生成行列の第2の行列ブロックは、4番目の第1の生成行列の第1の行列ブロックと重複する。4番目の第1の生成行列の第2の行列ブロックは、5番目の第1の生成行列の第1の行列ブロックと重複する。

Tは、第1の条件が満たされることをできるようにする最小の整数であり、第1の条件は、第2の生成行列のサイズが符号化長以上であることである。

例えば、Tは以下の関係を満たす。
v＋（T－2）＊u＜N^’≦v＋（T－1）＊u、式中、
vは第1の生成行列のサイズであり、N’は符号化長であり、N’は1より大きい整数である。

例えば、第1の生成行列のサイズvが512であり、符号化長N’が2048であり、2つの隣接するサブブロック間の距離uが256である場合、Tは7である。

例えば、第1の生成行列のサイズvが512であり、符号化長N’が1500であり、2つの隣接するサブブロック間の距離uが256である場合、Tは5である。

任意選択で、第2の生成行列に含まれる第1の生成行列の数Tは、符号化長及び第1の生成行列に基づいて決定されてもよく、次いで、第2の生成行列は、第1の生成行列及び数Tに基づいて生成される。例えば、第1の生成行列は、第1の生成行列の主対角線の方向でT－1回コピー及び移動されて、第2の生成行列を取得してもよい。1回移動する距離はuであり、移動距離は移動した行又は列の数である。例えば、3行分移動した場合、移動距離は3となる。

次に、図14を参照して、第1の生成行列に基づいて第2の生成行列を生成するプロセスについて説明する。

図14は、この出願のこの実施形態に係る第2の生成行列を生成するプロセスの概略図である。図14を参照されたい。第1の生成行列は16個のサブ行列を含み、サブ行列の一部はG_Nであり、サブ行列の一部は0_Nである。第1の生成行列は自己相似性を満たし、第1の生成行列内の第1の行列ブロックと第2の行列ブロックとの間の距離（行間隔又は列間隔）はuである。第2の生成行列が3つの第1の生成行列を含むと決定された場合、第1の生成行列はコピーされ、2回移動される必要がある。

図14を参照されたい。初めてコピーして移動する過程では、第1の生成行列1がコピーされ、コピーした第1の生成行列1が主対角線方向にu行だけ（u行に対応する対角線距離は

である)移動されて第1の生成行列2を得る。第1の生成行列2の第1の行列ブロックは、第1の生成行列1の第2の行列ブロックと重複する。

図14を参照されたい。2回目のコピー及び移動の過程では、第1の生成行列2がコピーされ、コピーされた第1の生成行列2が主対角線の方向にu行だけ移動され（u行に対応する対角線距離は

である）、第1の生成行列3を得る。第1の生成行列3の第1の行列ブロックは、第1の生成行列2の第2の行列ブロックと重複する。

第2の生成行列は、第1の生成行列1、第1の生成行列2、及び第1の生成行列3を含むと決定される。

図14は、第1の生成行列に基づいて第2の生成行列を生成する例示的な方法を示しているに過ぎず、その方法を限定するものではないことが留意されるべきである。図14では、G_Nを除く全てのサブ行列が0_Nである。説明及び閲覧を容易にするために、図では0_Nのマークが省略され、すなわち、図14の全ての空白のサブ行列は0_Nである。

以下、図15A～図15Cを参照して、具体例を用いて第2の生成行列を説明する。

図15Aは、この出願のこの実施形態に係る更に別の他の第2の生成行列の概略図である。図15Aを参照されたい。第1の生成行列は16個のサブ行列を含み、サブ行列の一部はG_Nであり、サブ行列の一部は0_Nである。第1の生成行列は自己相似性を満たす。

各サブマトリクスのサイズが128（128行128列を含む）である場合、サブブロックのサイズは512であり、第1の生成行列内の2つのサブブロック間の距離は256である。符号化長N’が2048である場合、第2の生成行列は、7つの第1の生成行列を含み、7つの第1の生成行列の2つの隣接する生成行列ごとの後者の第1の生成行列の第1の行列ブロックは、前者の第1の生成行列の第2の行列ブロックと重複し、第2の生成行列のサイズ（第2の生成行列に含まれる行又は列の数）は2048である。

図15Bは、この出願のこの実施形態に係る更なる第2の生成行列の概略図である。図15Bを参照されたい。第1の生成行列は16個のサブ行列を含み、サブ行列の一部はG_Nであり、サブ行列の一部は0_Nである。第1の生成行列は自己相似性を満たす。

各サブマトリクスのサイズが128（128行128列を含む）である場合、サブブロックのサイズは512であり、第1の生成行列内の2つのサブブロック間の距離は256である。符号化長N’が1500である場合、第2の生成行列は、5つの第1の生成行列を含み、5つの第1の生成行列の2つの隣接する生成行列ごとの後者の第1の生成行列の第1の行列ブロックは、前者の第1の生成行列の第2の行列ブロックと重なり、第2の生成行列のサイズ（第2の生成行列に含まれる行又は列の数）は1536である。

図15Cは、この出願のこの実施形態に係る更に別の第2の生成行列の概略図である。図15Cを参照されたい。第1の生成行列は16個のサブ行列を含み、サブ行列の一部はG_Nであり、サブ行列の一部は0_Nである。第1の生成行列は自己相似性を満たす。

各サブマトリクスのサイズが128（128行128列を含む）である場合、サブブロックのサイズは256であり、第1の生成行列内の2つのサブブロック間の距離は128である。符号化長N’が1024である場合、第2の生成行列は、7つの第1の生成行列を含み、7つの第1の生成行列の2つの隣接する生成行列ごとの後者の第1の生成行列の第1の行列ブロックは、前者の第1の生成行列の第2の行列ブロックと重複し、第2の生成行列のサイズ（第2の生成行列に含まれる行又は列の数）は1024である。

図15A～図15Cでは、G_Nを除く全てのサブ行列が0_Nであることが留意されるべきである。説明及び閲覧を容易にするために、図では0_Nのマークが省略され、すなわち、図15A～図15Cの全ての空白のサブ行列は0_Nである。

S1004：第2の生成行列に基づいてK個の符号化対象ビットをポーラ符号化して、符号化ビットを取得する。

なお、ステップS1004を実行するプロセスについては、ステップS304を参照されたい。ここでは詳細は繰り返されない。

この出願のこの実施形態で提供される符号化方法によれば、K個の符号化対象ビットが符号化される必要があるとき、第1の生成行列が最初に決定され、次に第2の生成行列が第1の生成行列に基づいて生成され、K個の符号化対象ビットが第2の生成行列に基づいてポーラ符号化される。第1の生成行列は自己相似性を有し、第2の生成行列は複数の第1の行列ブロックを含むので、第2の生成行列に基づいてK個の符号化対象ビットをポーラ符号化することは、複数の短い符号をポーラ符号化し、複数の短い符号を結合して、符号化結果を取得することと等価である。これにより、符号化の複雑さを低減することができる。

前述の符号化方法のいずれか1つに基づいて、以下で、前述の符号化方法に基づく復号方法について説明する。

図16は、この出願の一実施形態に係る復号の概略図である。図16を参照されたい。本方法は、以下のステップを含むことができる。

S1601：ポーラ符号化ビット情報を受信する。

ビット情報は、N’個の第1の対数尤度比（likelihood rate、LLR）シーケンスを含み、N’は正の整数である。例えば、信号を受信した後、受信端は、信号に対して復調などの処理を実行して、N’個の第1のLLRを取得し、受信したN’個の第1のLLRに基づいてポーラ復号を実行する。送信端がビット1を送信するかビット0を送信するかにかかわらず、受信端は誤った決定を行なう可能性がある。信号rが与えられると、尤度比は、受信端によって1を正しく決定する確率p（r｜b＝1）］ に対する、受信端によって0を正しく決定する確率p（r｜b＝0）の比である。演算処理を容易にするために、尤度比は自然対数である。この場合、対数尤度比、すなわち、LLR＝ln ［p（r｜b＝0）／p（r｜b＝1）］ が求められることができる。LLRは浮動小数点数であってもよい。

S1602：第2の生成行列に基づいてビット情報をポーラ復号して、ポーラ復号ビットを取得する。

任意選択で、第2の生成行列は、図3の実施形態におけるポーラ符号化行列である。第2の生成行列の関連する説明については、図3に示す実施形態を参照されたい。ここでは詳細は繰り返されない。

任意選択で、第2の生成行列は図10の実施形態におけるポーラ符号化行列である。第2の生成行列の関連する説明については、図10に示される実施形態を参照されたい。ここでは詳細は繰り返されない。

図3又は図10に示す実施形態では、符号化シーケンスはN’個の未符号化ビットを含み、N’個の未符号化ビットはK個の情報ビット及びN’－K個の凍結ビットを含む。N’個のビットは、未符号化ビットのT個のグループを含むことができ、各グループの未符号化ビットは、N個の未符号化ビットを含み、すなわち、N’＝N＊Tである。

N’個の第1のLLRはT個の第1のLLRシーケンスを含む。言い換えれば、N’個の第1のLLRはT個の第1のLLRシーケンスに分割されてもよく、第1のLLRシーケンスのうちの1つはN個のLLRを含む。

第1のLLRシーケンスのうちの1つは、未符号化ビットの2つ以上のグループに関連され得る。例えば、符号化シーケンスが8つのグループの未符号化ビットを含み、図6Cが第2の生成行列を示す場合、N’個の第1のLLRは8個の第1のLLRシーケンスを含み、表2は8個の第1のLLRシーケンスと未符号化ビットのグループとの間の関係を示す。

表2を参照されたい。第1のLLRシーケンス1は未符号化ビットの第1のグループ及び未符号化ビットの第2のグループに関連され、第1のLLRシーケンス2は未符号化ビットの第2のグループ及び未符号化ビットの第3のグループに関連され、この方法は類推によって適用される。

正確な復号を実行するために、第1のLLRシーケンスは、各第1のLLRシーケンスに対応する第2のLLRシーケンスを取得するために分離されてもよく、その結果、1／2 LLRシーケンスは未符号化ビットの1つのグループに対応する。例えば、表2に示す第1のLLRシーケンスは、8つの第2のLLRシーケンスを得るために分離される。表3は、8つの第2のLLRシーケンスと未符号化ビットのグループとの関係を示す。

表2を参照されたい。第1のLLRシーケンス1は未符号化ビットの第1のグループに関連され、第1のLLRシーケンス2は未符号化ビットの第2のグループに関連され、この方法は類推によって適用される。

任意選択で、第2のLLRシーケンスは、以下の方式で、すなわち、i番目の第1のLLRシーケンスと最初の（i－1）個の第2のLLRシーケンスのうちの少なくとも1つとに基づいてi番目の第2のLLRシーケンスを決定することで、第1のLLRシーケンスに基づいて決定されてもよく、iは2～Tの整数である。

任意選択で、ポーラ復号は、以下の方式で、すなわち、T番目の第2のLLRシーケンスに基づいてT番目の復号結果を取得することを決定し、i番目の第2のLLRシーケンスと（i＋1）番目の復号結果からT番目の復号結果までのうちの少なくとも1つとに基づいてi番目の復号結果を決定することで、T個の第2のLLRシーケンスに基づいて実行されてもよく、iは1～T－1の整数である。

以下、具体例を使用して、第2のLLRシーケンスを決定し、T個の第2のLLRシーケンスに基づいてポーラ復号を実行するプロセスについて説明する。

例1：第2の生成行列は図6Cに示す第2の生成行列であると仮定され、第2の生成行列に対応する符号化は2結合符号化とも呼ばれ得る。

i番目の第2のLLRシーケンスは、以下の方式で、すなわち、i番目の第1のLLRシーケンスと（i－1）番目の第2のLLRシーケンスとに基づいてi番目の第2のLLRシーケンスを決定することで決定されてもよく、1番目の第2のLLRシーケンスは1番目の第1のLLRシーケンスと同じである。

i番目の復号結果は、以下の方式で、すなわち、（i＋1）番目の復号結果、（i＋1）番目の第1のLLRシーケンス、及びi番目の第2のLLRシーケンスに基づいてi番目の復号結果を決定することで決定されてもよい。

以下、図17を参照して、前述の第2の生成行列に対応する復号プロセスを説明する。

図17は、この出願のこの実施形態に係る復号プロセスの概略図である。図17を参照すると、

はi番目の第1のLLRシーケンスであり、l_iはi番目の第2のLLRシーケンスであり、u_iは符号化されないi番目のビットシーケンスであり、c_iは符号化されたi番目のビットシーケンスであり、iは1～8の整数である。f演算は、f（L₁、L₂）＝sgn（L₁）sgn（L₂）min（｜L₁｜、｜L₂｜）である。g演算は

であり、cはuを得るために符号化される。

N’LLRを受信した後、受信端は、受信したN’LLRを8個の第1のLLRシーケンスに分割し、8個の第1のLLRシーケンスは、

として表わされる。8個の第1のLLRシーケンスに対応する第2のLLRシーケンスは、l₁、l₂、l₃、l₄、l₅、l₆、l₇、及びl₈として表わされる。

図17を参照されたい。最初に1番目の第2のLLRシーケンスl₁が決定され、1番目の第2のLLRシーケンスl₁及び2番目の第1のLLRシーケンス

に対してf演算が実行されて2番目の第2のLLRシーケンスl₂が取得され、2番目の第2のLLRシーケンスl₂及び3番目の第1のLLRシーケンス

に対してf演算が実行されて3番目の第2のLLRシーケンスl₃が取得され、この方法は、8つの第2のLLRシーケンスが取得されるまで類推によって適用される。これは、式：

を使用して表わされる。

図17を参照すると、8番目の復号結果u₈を得るために、8番目の第2のLLRシーケンスl₈が最初に復号化のためのデコーダに入力され、u₈はN個の復号ビットを含む。u₈は、8番目の符号化ビットシーケンスc₈を得るために符号化される。c₈、

、及びl₇に対してg演算が実行されてg演算結果

を得て、g演算結果

が復号のためにデコーダに入力されて7番目の復号結果u₇を得て、u₇が符号化され第7番目の符号化ビットシーケンスc₇を得る。c₇、

、及びl₆に対してg演算が実行されてg演算結果

を得て、g演算結果

が復号のためにデコーダに入力されて、6番目の復号結果u₆を得る。この方法は、1番目の復号結果u₁が決定されるまで類推によって適用される。

例2：第2の生成行列は図14に示す第2の生成行列であると仮定され、第2の生成行列に対応する符号化は4結合符号化とも呼ばれ得る。

i番目の第2のLLRシーケンスは、以下の方式で、すなわち、i番目の第1のLLRシーケンス及び（i－2）番目の第2のLLRシーケンスに基づいてi番目の第2のLLRシーケンスを決定することで決定されてもよく、iは3～Tの整数である。1番目の第2のLLRシーケンスは1番目の第1のLLRシーケンスと同じであり、2番目の第2のLLRシーケンスは2番目の第1のLLRシーケンスと同じである。

以下、図18を参照して、前述の第2の生成行列に対応する復号プロセスを説明する。

図18は、この出願の本実施形態に係る他の復号プロセスの概略図である。図18のf演算は、図17のg演算と同じであってもよい。

図17を参照されたい。

はi番目の第1のLLRシーケンスである。N’LLRを受信した後、受信端は、受信したN’LLRを8個の第1のLLRシーケンスに分割し、8個の第1のLLRシーケンスは、

として表わされる。

まず、

が

に基づいて計算され、ここで

である。

はi番目の第2のLLRシーケンスである。

次に、l_iが

に基づいて計算され、ここで

である。

次に、前述の計算されたパラメータに基づいて復号が実行され、l₈が復号のためのデコーダに入力されて、8番目の復号結果u₈を得て、u₈はN個の復号されたビットを含む。u₈は、8番目の符号化ビットシーケンスc₈を得るために符号化される。

に対してg演算が実行され、g演算結果

が復号のためにデコーダに入力されて7番目の復号結果u₇を得る。u₇が符号化されて7番目の符号化ビットシーケンスc₇を得る。

に対してg演算が実行され、g演算結果

を得て、

に対してg演算が実行され、g演算結果

を得て、ここで、

は、

に対するg演算の結果である。

が復号のためにデコーダに入力されて、6番目の復号結果u₆を得る。この方法は、1番目の復号結果u₁が決定されるまで類推によって適用される。

以下、図19を参照して、この出願における復号方法の復号性能について説明する。

図19は、この出願の一実施形態に係る復号性能の概略図である。図19を参照されたい。横軸は信号対雑音比（signal to noise ratio、SNR）を表わし、縦軸はブロック誤り率（Block Error Rate、BLER）を表わす。

図19を参照されたい。符号長が2048であり、情報ビットの数が1024であり、結合が行われない（既存の方式）場合、破線は性能曲線を示す。符号長が16384であり、情報ビット数Kが8129であり、二結合演算が行われる場合（例えば、図6Cは、第2の生成行列を示す）、実線は性能曲線を示す。図19から、性能利得は、この出願に示された方法で約1 dBであり得ることが知見され得る。

実際の適用プロセスでは、長いポーラ符号と比較して、結合ポーラ符号は、性能損失なしに複雑さがより少ない。符号長が特定の値まで増加すると、より広い範囲での結合は大きな性能利得をもたらすことができない。以下、図20Aを参照しながら説明を行なう。

図20Aは、この出願のこの実施形態に係る復号性能の他の概略図である。図20Aを参照されたい。符号長が65536であり、情報ビットの数Kが32768であり、結合が行われない（既存の方式）場合、実線は性能曲線を示す。符号長が65536、情報ビット数Kが32768であり、二結合演算が行われる場合（例えば、図6Cは、第2の生成行列を示す）、破線は性能曲線を示す。符号長が65536であり、情報ビットの数Kが32768であり、4結合演算が実行される場合（例えば、図14は、第2の生成行列を示す）、別の破線は性能曲線を示す。

図20Bは、この出願のこの実施形態に係る復号性能の更に別の概略図である。図20Bを参照されたい。符号長が131072であり、情報ビットの数Kが65536であり、結合が行われない（既存の方式）場合、実線は性能曲線を示す。符号長が131072、情報ビット数Kが65536であり、二結合演算が行われる場合（例えば、図6Cは、第2の生成行列を示す）、破線は性能曲線を示す。符号長が131072であり、情報ビットの数Kが65536であり、4結合演算が実行される場合（例えば、図14は、第2の生成行列を示す）、別の破線は性能曲線を示す。

結合範囲がより大きい場合、符号化／復号の複雑度はより高くなる。更に、図20A及び図20Bから、結合範囲又は幅がある程度制限されてもよく、又は適切な結合度が選択されてもよく、その結果、ソフトウェア及びハードウェア実装の複雑さは、性能損失を伴うことなく可能な限り低減されることができることが知見され得る。

図21は、この出願の一実施形態に係る符号化装置の構造の概略図である。図21を参照されたい。符号化装置10は、取得モジュール11と、決定モジュール12と、生成モジュール13と、符号化モジュール14とを含むことができる。

取得モジュール11は、K個の符号化対象ビットを取得するように構成され、Kは正の整数である。

決定モジュール12は、第1の生成行列を決定するように構成される。第1の生成行列は、予め設定された位置関係に基づいて分布される少なくとも2つのサブブロックを含み、サブブロックは複数の第1の生成行列コアを含む。

生成モジュール13は、第1の生成行列に基づいて第2の生成行列を生成するように構成される。第2の生成行列はT個のサブブロックを含み、T個のサブブロックのうちの2つの隣接するサブブロック間の位置関係は、予め設定された位置関係に基づいて決定され、Tは正の整数である。

符号化モジュール14は、符号化ビットを取得するために、第2の生成行列に基づいてK個の符号化対象ビットをポーラ符号化するように構成される。

任意選択で、取得モジュール11は、図3の実施形態におけるステップS301を実行してもよい。

任意選択で、決定モジュール12は、図3の実施形態におけるステップS302を実行してもよい。

任意選択で、生成モジュール13は、図3の実施形態におけるステップS303を実行してもよい。

任意選択で、符号化モジュール13は、図3の実施形態におけるステップS304を実行してもよい。

この出願のこの実施形態に示される符号化装置は、前述の方法の実施形態に示される技術的解決策を実施できることが留意されるべきである。実施原理及びその有益な効果は、方法の実施形態のものと同様である。ここでは詳細は繰り返されない。

想定し得る実施において、T個のサブブロックのうちの2つの隣接するサブブロック間の位置関係は、予め設定された位置関係と同じである。

想定し得る実施では、少なくとも2つのサブブロックに重複部分が存在する。

想定し得る実施では、サブブロックの第1の対角線が第1の生成行列コアを含む。

想定し得る実施では、サブブロック内の複数の第1の生成行列コアが下三角形式で分布される。

想定し得る実施において、サブブロック内の第1の生成行列コアの分布は、第2の生成行列コア内の第1の要素の分布と同じであり、第2の生成行列コアに含まれる要素の数は、サブブロックに含まれるサブ行列の数と同じであり、サブブロックに含まれるサブ行列が第1の生成行列コア又は零行列である。

想定し得る実施では、第1の生成行列が2つのサブブロックを含む。

想定し得る実施では、サブブロックに含まれるサブ行列の数が2＊2であり、サブブロックに含まれるサブ行列が第1の生成行列コア又は零行列である。

想定し得る実施では、第1の生成行列が第1のサブブロック及び第2のサブブロックを含み、第1のサブブロック内の第1のサブ行列が第2のサブブロック内の第2のサブ行列と重複し、及び、第1のサブブロック内の第1のサブ行列の座標が（2、2）であり、第2のサブブロック内の第2のサブ行列の座標が（1、1）である。

想定し得る実施では、サブブロックに含まれるサブ行列の数が4＊4であり、サブブロックに含まれるサブ行列が第1の生成行列コア又は零行列である。

想定し得る実施では、第1の生成行列が第1のサブブロック及び第2のサブブロックを含み、第1のサブブロック内の4つの第1のサブ行列が第2のサブブロック内の4つの第2のサブ行列と重複する。

第1のサブブロック内の4つの第1のサブ行列の座標は、（3、3）、（3、4）、（4、3）、及び（4、4）であり、及び、
第2のサブブロック内の4つの第2のサブ行列の座標は、（1、1）、（1、2）、（2、1）、及び（2、2）である。

想定し得る実施では、K個の符号化対象ビットが情報ビットである。符号化モジュール14は、
K個の符号化対象ビットに対応する複数のサブチャネル内で最も高い信頼度を有するK個のサブチャネルを決定し、
信頼度が最も高いK個のサブチャネルに基づいてK個の符号化対象ビットの位置を決定し、
K個の符号化対象ビットの位置に基づいて符号化対象シーケンスを決定し、
符号化対象シーケンスがK個の符号化対象ビット及び凍結ビットを含み、符号化ビットを取得するために、第2の生成行列に基づいて符号化対象シーケンスをポーラ符号化する、
ように特に構成される。

想定し得る実施では、複数のサブチャネルがサブチャネルのP個のグループを含み、Pは正の整数である。符号化モジュール14は、
サブチャネルのi番目のグループの信頼度に基づいてサブチャネルのi番目のグループからX_i個の第1のサブチャネルを決定し、
X_i個の第1のサブチャネルがサブチャネルのi番目のグループ内で最も高い信頼度を有するX_i個のサブチャネルであり、iが整数であり、1≦i≦Pであり、X_iが正の整数であり、

である、ように特に構成される。

最も高い信頼度を有するK個のサブチャネルは、第1のサブチャネルを含む。

この出願のこの実施形態に示される符号化装置は、前述の方法の実施形態に示される技術的解決策を実施できることが留意されるべきである。実施原理及びその有益な効果は、方法の実施形態のものと同様である。ここでは詳細は繰り返されない。

図22は、この出願の一実施形態に係る復号装置の構造の概略図である。図22を参照されたい。復号装置20は、受信モジュール21及び復号モジュール22を含むことができる。

受信モジュール21は、ポーラ符号化ビット情報を受信するように構成される。

復号モジュール22は、ポーラ復号ビットを取得するために、第2の生成行列に基づいてビット情報をポーラ復号するように構成される。

第2の生成行列は、第1の生成行列に基づいて生成され、第1の生成行列は、予め設定された位置関係に基づいて分布される少なくとも2つのサブブロックを含み、サブブロックは複数の第1の生成行列コアを含み、第2の生成行列はT個のサブブロックを含み、T個のサブブロックのうちの2つの隣接するサブブロック間の位置関係は、予め設定された位置関係に基づいて決定され、Tは正の整数である。

任意選択で、受信モジュール21は、図16の実施形態におけるステップS1601を実行してもよい。

任意選択で、復号モジュール22は、図16の実施形態におけるステップS1602を実行してもよい。

この出願のこの実施形態に示される符号化装置は、前述の方法の実施形態に示される技術的解決策を実施できることが留意されるべきである。実施原理及びその有益な効果は、方法の実施形態のものと同様である。ここでは詳細は繰り返されない。

想定し得る実施において、T個のサブブロックのうちの2つの隣接するサブブロック間の位置関係は、予め設定された位置関係と同じである。

想定し得る実施では、少なくとも2つのサブブロックに重複部分が存在する。

想定し得る実施では、サブブロックの第1の対角線が第1の生成行列コアを含む。

想定し得る実施では、サブブロック内の複数の第1の生成行列コアが下三角形式で分布される。

想定し得る実施において、サブブロック内の第1の生成行列コアの分布は、第2の生成行列コア内の第1の要素の分布と同じであり、第2の生成行列コアに含まれる要素の数は、サブブロックに含まれる要素の数と同じであり、サブブロックに含まれる要素は第1の生成行列コア又は零行列である。

想定し得る実施では、第1の生成行列が2つのサブブロックを含む。

想定し得る実施では、サブブロックに含まれる要素の数が2＊2であり、サブブロックに含まれる要素は第1の生成行列コア又は零行列である。

想定し得る実施では、第1の生成行列が第1のサブブロック及び第2のサブブロックを含み、第1のサブブロック内の第1の要素が第2のサブブロック内の第2の要素と重複し、及び
第1のサブブロック内の第1の要素の座標が（2、2）であり、第2のサブブロック内の第2の要素の座標が（1、1）である。

想定し得る実施では、サブブロックに含まれる要素の数が4＊4であり、サブブロックに含まれる要素は第1の生成行列コア又は零行列である。

想定し得る実施では、第1の生成行列が第1のサブブロック及び第2のサブブロックを含み、第1のサブブロック内の4つの第1の要素が第2のサブブロック内の4つの第2の要素と重複する。

第1のサブブロック内の4つの第1の要素の座標は、（3、3）、（3、4）、（4、3）、及び（4、4）であり、及び、
第2のサブブロック内の4つの第2の要素の座標は、（1、1）、（1、2）、（2、1）、及び（2、2）である。

想定し得る実施では、ビット情報がN’個の第1の対数尤度比LLRシーケンスを含み、N’が正の整数である。

想定し得る実施では、N’個の第1のLLRがT個の第1のLLRシーケンスを含み、第1のLLRシーケンスが少なくとも2つの第1のLLRを含む。復号モジュール22は、
T個の第1のLLRシーケンスに対応するT個の第2のLLRシーケンスを決定し、第1のLLRシーケンスのうちの1つが未符号化ビットの1つ以上のグループに対応し、第2のLLRシーケンスのうちの1つが未符号化ビットの1つのグループに対応し、及び
T個の第2のLLRシーケンスに基づいてポーラ復号を実行する、
ように特に構成される。

想定し得る実施において、復号モジュール22は、
i番目の第1のLLRシーケンスと最初の（i－1）個の第2のLLRシーケンスのうちの少なくとも1つとに基づいてi番目の第2のLLRシーケンスを決定し、iが2～Tの整数である、
ように特に構成される。

想定し得る実施では、符号ブロックの結合度が2である。復号モジュール22は、
i番目の第1のLLRシーケンスと（i－1）番目の第2のLLRシーケンスとに基づいてi番目の第2のLLRシーケンスを決定する、
ように特に構成される。

想定し得る実施では、1番目の第2のLLRシーケンスが1番目の第1のLLRシーケンスと同じである。

想定し得る実施では、符号ブロックの結合度が4である。復号モジュール22は、
i番目の第1のLLRシーケンスと（i－2）番目の第2のLLRシーケンスとに基づいてi番目の第2のLLRシーケンスを決定し、iが3～Tの整数である、
ように特に構成される。

想定し得る実施において、1番目の第2のLLRシーケンスは1番目の第1のLLRシーケンスと同じであり、
2番目の第2のLLRシーケンスは2番目の第1のLLRシーケンスと同じである。

想定し得る実施において、復号モジュール22は、
T番目の第2のLLRシーケンスに基づいてT番目の復号結果を取得することを決定し、
及びi番目の第2のLLRシーケンスと（i＋1）番目の復号結果からT番目の復号結果までのうちの少なくとも1つとに基づいてi番目の復号結果を決定し、iが1～T－1の整数である、
ように特に構成される。

想定し得る実施では、符号ブロックの結合度が2である。復号モジュール22は、
（i＋1）番目の復号結果と、（i＋1）番目の第1のLLRシーケンスと、i番目の第2のLLRシーケンスとに基づいて、i番目の復号結果を決定する、
ように特に構成される。

この出願のこの実施形態に示される符号化装置は、前述の方法の実施形態に示される技術的解決策を実施できることが留意されるべきである。実施原理及びその有益な効果は、方法の実施形態のものと同様である。ここでは詳細は繰り返されない。

図23は、この出願の一実施形態に係る他の符号化装置の構造の概略図である。図23を参照されたい。符号化装置30は、取得モジュール31と、決定モジュール32と、生成モジュール33と、符号化モジュール34とを含むことができる。

取得モジュール31は、K個の符号化対象ビットを取得するように構成され、Kは正の整数である。

決定モジュール32は、第1の生成行列を決定するように構成されている。第1の生成行列が第1の行列ブロック及び第2の行列ブロックを含み、第1の行列ブロックが第1の生成行列の左上隅に位置し、第2の行列ブロックが第1の生成行列の右下隅に位置し、第1の行列ブロックが第2の行列ブロックと同じであり、第1の行列ブロック内の第1の要素と第2の行列ブロック内の第2の要素との間の距離は、第1の生成行列の対角線方向でuであり、uは1以上の整数である。

生成モジュール33は、符号化長及び第1の生成行列に基づいて第2の生成行列を生成するように構成される。第2の生成行列がT個の第1の生成行列を含み、T個の第1の生成行列が第2の生成行列の対角線に沿って分布され、T個の第1の生成行列内の（a＋1）番目の第1の生成行列の第1の行列ブロックがa番目の第1の生成行列の第2の行列ブロックと重複し、aが1以上の整数であり、Tが2以上の整数である。

符号化モジュール34は、符号化ビットを取得するために、第2の生成行列に基づいてK個の符号化対象ビットをポーラ符号化するように構成される。

任意選択で、取得モジュール31は、図10の実施形態におけるステップS1001を実行してもよい。

任意選択で、決定モジュール32は、図10の実施形態におけるステップS1002を実行してもよい。

任意選択で、生成モジュール33は、図10の実施形態におけるステップS1003を実行してもよい。

任意選択で、符号化モジュール34は、図10の実施形態におけるステップS1004を実行してもよい。

この出願のこの実施形態に示される符号化装置は、前述の方法の実施形態に示される技術的解決策を実施できることが留意されるべきである。実施原理及びその有益な効果は、方法の実施形態のものと同様である。ここでは詳細は繰り返されない。

想定し得る実施では、第1の行列ブロック及び第2の行列ブロックに重複要素は存在しない。

想定し得る実施では、第1の生成行列のサイズがv＊vであり、第1の生成行列内の要素はa_i，j＝a_{i＋u，j＋u}を満たし、
iは整数であり、jは整数であり、vは正の整数であり、uは整数であり、1≦i＜v、1≦j＜v、1＜i＋u≦v、及び1＜j＋u≦vである。

想定し得る実施において、第1の生成行列内の要素は、第1の生成行列の二次対角線に沿って対称である。

想定し得る実施において、Tは、第1の条件が満たされることをできるようにする最小整数であり、第1の条件は、第2の生成行列のサイズが符号化長以上であることである。

想定し得る実施では、Tが以下の関係、すなわち、
v＋（T－1）＊u＜N^’≦v＋T＊uを満たし、ここで、
vは第1の生成行列のサイズであり、N’は符号化長であり、N’は1より大きい整数である。

この出願のこの実施形態に示される符号化装置は、前述の方法の実施形態に示される技術的解決策を実施できることが留意されるべきである。実施原理及びその有益な効果は、方法の実施形態のものと同様である。ここでは詳細は繰り返されない。

図24は、この出願の一実施形態に係る他の復号装置の構造の概略図である。図24を参照されたい。復号装置40は、受信モジュール41及び復号モジュール42を含むことができる。

受信モジュール41は、ポーラ符号化ビット情報を受信するように構成される。

復号モジュール42は、ポーラ復号ビットを取得するために、第2の生成行列に基づいてビット情報をポーラ復号するように構成される。第2の生成行列は、第1の生成行列に基づいて生成される。

第1の生成行列が第1の行列ブロック及び第2の行列ブロックを含み、第1の行列ブロックが第1の生成行列の左上隅に位置し、第2の行列ブロックが第1の生成行列の右下隅に位置し、第1の行列ブロックが第2の行列ブロックと同じであり、第1の行列ブロック内の第1の要素と第2の行列ブロック内の第2の要素との間の距離は、第1の生成行列の対角線方向でuであり、uは1以上の整数である。

第2の生成行列がT個の第1の生成行列を含み、T個の第1の生成行列が第2の生成行列の対角線に沿って分布され、T個の第1の生成行列内の（a＋1）番目の第1の生成行列の第1の行列ブロックがa番目の第1の生成行列の第2の行列ブロックと重複し、aが1以上の整数であり、Tが2以上の整数である。

任意選択的に、受信モジュール41は、図16の実施形態のS1601を実行することができる。

任意選択で、復号モジュール42は、図16の実施形態におけるステップS1602を実行してもよい。

この出願のこの実施形態に示される符号化装置は、前述の方法の実施形態に示される技術的解決策を実施できることが留意されるべきである。実施原理及びその有益な効果は、方法の実施形態のものと同様である。ここでは詳細は繰り返されない。

想定し得る実施では、第1の行列ブロック及び第2の行列ブロックに重複要素は存在しない。

想定し得る実施では、第1の生成行列のサイズがv＊vであり、第1の生成行列内の要素はa_i，j＝a_{i＋u，j＋u}を満たし、
iは整数であり、jは整数であり、vは正の整数であり、uは整数であり、1≦i＜v、1≦j＜v、1＜i＋u≦v、及び1＜j＋u≦vである。

想定し得る実施において、第1の生成行列内の要素は、第1の生成行列の二次対角線に沿って対称である。

想定し得る実施において、Tは、第1の条件が満たされることをできるようにする最小整数であり、第1の条件は、第2の生成行列のサイズが符号化長以上であることである。

想定し得る実施では、Tが以下の関係、すなわち、
v＋（T－1）＊u＜N^’≦v＋T＊uを満たし、ここで、
vは第1の生成行列のサイズであり、N’は符号化長であり、N’は1より大きい整数である。

想定し得る実施では、ビット情報がN’個の第1の対数尤度比LLRシーケンスを含み、N’が正の整数である。

想定し得る実施では、N’個の第1のLLRがT個の第1のLLRシーケンスを含み、第1のLLRシーケンスが少なくとも2つの第1のLLRを含む。復号モジュール42は、
T個の第1のLLRシーケンスに対応するT個の第2のLLRシーケンスを決定し、第1のLLRシーケンスのうちの1つが未符号化ビットの1つ以上のグループに対応し、第2のLLRシーケンスのうちの1つが未符号化ビットの1つのグループに対応し、及び
T個の第2のLLRシーケンスに基づいてポーラ復号を実行する、
ように特に構成される。

想定し得る実施において、復号モジュール42は、
i番目の第1のLLRシーケンスと最初の（i－1）個の第2のLLRシーケンスのうちの少なくとも1つとに基づいてi番目の第2のLLRシーケンスを決定し、iが2～Tの整数である、
ように特に構成される。

想定し得る実施では、符号ブロックの結合度が2である。復号モジュール42は、
i番目の第1のLLRシーケンスと（i－1）番目の第2のLLRシーケンスとに基づいてi番目の第2のLLRシーケンスを決定する、
ように特に構成される。

想定し得る実施では、1番目の第2のLLRシーケンスが1番目の第1のLLRシーケンスと同じである。

想定し得る実施では、符号ブロックの結合度が4である。復号モジュール42は、
i番目の第1のLLRシーケンスと（i－2）番目の第2のLLRシーケンスとに基づいてi番目の第2のLLRシーケンスを決定し、iが3～Tの整数である、
ように特に構成される。

想定し得る実施において、1番目の第2のLLRシーケンスは1番目の第1のLLRシーケンスと同じであり、
2番目の第2のLLRシーケンスは2番目の第1のLLRシーケンスと同じである。

想定し得る実施において、復号モジュール42は、
T番目の第2のLLRシーケンスに基づいてT番目の復号結果を取得することを決定し、及び
i番目の第2のLLRシーケンスと（i＋1）番目の復号結果からT番目の復号結果までのうちの少なくとも1つとに基づいてi番目の復号結果を決定し、iが1～T－1の整数である、
ように特に構成される。

想定し得る実施では、符号ブロックの結合度が2である。復号モジュール42は、
（i＋1）番目の復号結果と、（i＋1）番目の第1のLLRシーケンスと、i番目の第2のLLRシーケンスとに基づいて、i番目の復号結果を決定する、
ように特に構成される。

この出願のこの実施形態に示される符号化装置は、前述の方法の実施形態に示される技術的解決策を実施できることが留意されるべきである。実施原理及びその有益な効果は、方法の実施形態のものと同様である。ここでは詳細は繰り返されない。

図25は、この出願の一実施形態に係る更に他の符号化装置のハードウェア構造の概略図である。図25を参照されたい。符号化装置50は、プロセッサ51及びメモリ52を含むことができる。

メモリ52は、コンピュータプログラムを記憶するように構成され、中間データを記憶するように更に構成されてもよい。

プロセッサ51は、前述の符号化方法のステップを実施するために、メモリに記憶されたコンピュータプログラムを実行するように構成される。詳細については、前述の方法実施形態の関連する説明を参照されたい。

任意選択で、メモリ52は、独立していてもよく、又はプロセッサ51と一体化されていてもよい。幾つかの実装形態では、メモリ52は、符号化装置50の外部に配置されてもよい。

メモリ52がプロセッサ51から独立した構成要素である場合、符号化装置50は、メモリ52とプロセッサ51とを接続するように構成されたバス53を更に含むことができる。

任意選択で、符号化装置50は送信機を更に含んでもよい。例えば、送信機は、符号化ビットを送信するように構成される。

本実施形態で提供される符号化装置50は、端末デバイス又はネットワークデバイスであってもよく、前述の符号化方法を実行するように構成されてもよい。その実装形態及び技術的効果は、符号化方法のものと同様である。この実施形態では、ここでは詳細を繰り返されない。

図26は、この出願の一実施形態に係る更に他の復号装置のハードウェア構造の概略図である。図26を参照されたい。復号装置60は、プロセッサ61及びメモリ62を含むことができる。

メモリ62は、コンピュータプログラムを記憶するように構成され、中間データを記憶するように更に構成されてもよい。

プロセッサ61は、メモリに記憶されたコンピュータプログラムを実行して、前述の復号方法のステップを実施するように構成される。詳細については、前述の方法実施形態の関連する説明を参照されたい。

任意選択で、メモリ62は、独立していてもよく、又はプロセッサ61と一体化されていてもよい。幾つかの実装形態では、メモリ62は、復号装置60の外部に配置されてもよい。

メモリ62がプロセッサ61から独立したデバイスである場合、復号装置60は、メモリ62とプロセッサ61とを接続するように構成されたバス63を更に含むことができる。

任意選択で、復号装置60は受信機を更に含んでもよい。例えば、受信機は、ポーラ符号化ビット情報を受信するように構成される。

本実施形態で提供される復号装置60は、端末デバイス又はネットワークデバイスであってもよく、前述の復号方法を実行するように構成されてもよい。その実装形態及び技術的効果は、復号方法のものと同様である。この実施形態では、ここでは詳細を繰り返されない。

図27は、この出願の一実施形態による更に別の符号化装置の構造の概略図である。図27を参照されたい。符号化装置70は、入力インタフェース71及び論理回路72を含むことができる。

入力インタフェース71は、K個の符号化対象ビットを取得するように構成されており、Kは正の整数である。

論理回路72は、第1の生成行列を決定し、第1の生成行列が予め設定された位置関係に基づいて分布される少なくとも2つのサブブロックを含み、サブブロックが複数の第1の生成行列コアを含み、第1の生成行列に基づいて第2の生成行列を生成し、第2の生成行列がT個のサブブロックを含み、T個のサブブロックのうちの2つの隣接するサブブロック間の位置関係が予め設定された位置関係に基づいて決定され、Tが正の整数であり、符号化ビットを取得するために第2の生成行列に基づいてK個の符号化対象ビットをポーラ符号化する、ように構成される。

任意選択で、入力インタフェース71は、図21の実施形態における取得モジュール11の機能を有してもよい。論理回路72は、図21の実施形態における決定モジュール11、生成モジュール13、及び符号化モジュール14の機能を有することができる。

任意選択で、論理回路72は、図25の実施形態におけるプロセッサ61の機能を有してもよい。論理回路72は、符号化方法における他のステップを更に実行することができる。

任意選択で、符号化装置70は出力インタフェースを更に含んでもよい。例えば、出力インタフェースは、符号化ビットを出力することができる。

この出願のこの実施形態で提供される符号化装置70は、前述の方法の実施形態に示された技術的解決策を実施することができる。実施原理及びその有益な効果は、方法の実施形態と同様である。ここでは詳細は繰り返されない。

図28は、この出願の一実施形態による更に別の復号装置の構造の概略図である。図28を参照されたい。復号装置80は、入力インタフェース81及び論理回路82を含むことができる。

入力インタフェース81は、ポーラ符号化ビット情報を受信するように構成される。

論理回路82は、第2の生成行列に基づいてビット情報をポーラ復号して、ポーラ復号ビットを得るように構成されている。第2の生成行列は、第1の生成行列に基づいて生成され、第1の生成行列は、予め設定された位置関係に基づいて分布される少なくとも2つのサブブロックを含み、サブブロックは複数の第1の生成行列コアを含み、第2の生成行列はT個のサブブロックを含み、T個のサブブロックのうちの2つの隣接するサブブロック間の位置関係は、予め設定された位置関係に基づいて決定され、Tは正の整数である。

任意選択で、入力インタフェース81は、図22の実施形態における受信モジュール21の機能を有してもよい。論理回路82は、図22の実施形態における復号モジュール22の機能を有することができる。

任意選択で、入力インタフェース81は、図26の実施形態における受信機の機能を有してもよい。論理回路82は、図26の実施形態におけるプロセッサ61の機能を有してもよい。論理回路82は、復号方法における他のステップを更に実行することができる。

任意選択で、復号装置80は出力インタフェースを更に含んでもよい。例えば、出力インタフェースは、復号結果を出力してもよい。

この出願のこの実施形態で提供される復号装置80は、前述の方法の実施形態に示された技術的解決策を実施することができる。実施原理及びその有益な効果は、方法の実施形態と同様である。ここでは詳細は繰り返されない。

図29は、この出願の一実施形態による更に別の符号化装置の構造の概略図である。図29を参照されたい。符号化装置90は、入力インタフェース91及び論理回路92を含むことができる。

入力インタフェース91は、K個の符号化対象ビットを取得するように構成されており、Kは正の整数である。

論理回路92は、第1の生成行列を決定し、第1の生成行列が第1の行列ブロック及び第2の行列ブロックを含み、第1の行列ブロックが第1の生成行列の左上隅に位置し、第2の行列ブロックが第1の生成行列の右下隅に位置し、第1の行列ブロックが第2の行列ブロックと同じであり、第1の行列ブロック内の第1の要素と第2の行列ブロック内の第2の要素との間の距離が、第1の生成行列の対角線方向でuであり、uが1以上の整数であり、符号化長と第1の生成行列とに基づいて第2の生成行列を決定し、第2の生成行列がT個の第1の生成行列を含み、T個の第1の生成行列が第2の生成行列の対角線に沿って分布され、T個の第1の生成行列内の（a＋1）番目の第1の生成行列の第1の行列ブロックがa番目の第1の生成行列の第2の行列ブロックと重複し、aが1以上の整数であり、Tが2以上の整数であり、符号化ビットを取得するために、第2の生成行列に基づいてK個の符号化対象ビットをポーラ符号化する、ように構成される。

任意選択で、入力インタフェース91は、図23の実施形態における取得モジュール31の機能を有してもよい。論理回路92は、図23の実施形態における決定モジュール32、生成モジュール33、及び符号化モジュール34の機能を有することができる。

任意選択で、論理回路92は、図25の実施形態におけるプロセッサ61の機能を有してもよい。論理回路92は、符号化方法における他のステップを更に実行することができる。

任意選択で、符号化装置90は出力インタフェースを更に含んでもよい。例えば、出力インタフェースは、符号化ビットを出力することができる。

この出願のこの実施形態で提供される符号化装置90は、前述の方法の実施形態に示された技術的解決策を実施することができる。実施原理及びその有益な効果は、方法の実施形態と同様である。ここでは詳細は繰り返されない。

図30は、この出願の一実施形態による更に別の復号装置の構造の概略図である。図30を参照されたい。復号装置100は、入力インタフェース101及び論理回路102を含むことができる。

入力インタフェース101は、ポーラ符号化ビット情報を受信するように構成される。

論理回路102は、第2の生成行列に基づいてビット情報をポーラ復号して、ポーラ復号ビットを得るように構成されている。第2の生成行列が第1の生成行列に基づいて生成され、第1の生成行列が第1の行列ブロック及び第2の行列ブロックを含み、第1の行列ブロックが第1の生成行列の左上隅に位置し、第2の行列ブロックが第1の生成行列の右下隅に位置し、第1の行列ブロックが第2の行列ブロックと同じであり、第1の行列ブロック内の第1の要素と第2の行列ブロック内の第2の要素との間の距離は、第1の生成行列の対角線方向でuであり、uが1以上の整数である。第2の生成行列がT個の第1の生成行列を含み、T個の第1の生成行列が第2の生成行列の対角線に沿って分布され、T個の第1の生成行列内の（a＋1）番目の第1の生成行列の第1の行列ブロックがa番目の第1の生成行列の第2の行列ブロックと重複し、aが1以上の整数であり、Tが2以上の整数である。

任意選択で、入力インタフェース101は、図24の実施形態における受信モジュール41の機能を有してもよい。論理回路102は、図24の実施形態における復号モジュール42の機能を有することができる。

任意選択で、入力インタフェース101は、図26の実施形態における受信機の機能を有してもよい。論理回路102は、図26の実施形態におけるプロセッサ61の機能を有してもよい。論理回路102は、復号方法における他のステップを更に実行することができる。

任意選択で、復号装置100は出力インタフェースを更に含んでもよい。例えば、出力インタフェースは、復号結果を出力してもよい。

この出願のこの実施形態で提供される復号装置100は、前述の方法の実施形態に示された技術的解決策を実施することができる。実施原理及びその有益な効果は、方法の実施形態と同様である。ここでは詳細は繰り返されない。

この出願の一実施形態は、記憶媒体を更に提供する。記憶媒体はコンピュータプログラムを含み、コンピュータプログラムは前述の符号化方法を実行するために使用される。

この出願の一実施形態は、記憶媒体を更に提供する。記憶媒体はコンピュータプログラムを含み、コンピュータプログラムは前述の復号方法を実行するために使用される。

この出願の一実施形態は、メモリ及びプロセッサを含むチップ又は集積回路を更に提供する。

メモリは、プログラム命令を記憶するように構成され、中間データを記憶するように更に構成されてもよい。

プロセッサは、前述の符号化方法を実行するために、メモリに記憶されたプログラム命令を呼び出すように構成される。

任意選択で、メモリは独立していてもよく、又はプロセッサと統合されていてもよい。幾つかの実装形態では、メモリは、チップ又は集積回路の外部に代替的に配置されてもよい。

この出願の一実施形態は、メモリ及びプロセッサを含むチップ又は集積回路を更に提供する。

メモリは、プログラム命令を記憶するように構成され、中間データを記憶するように更に構成されてもよい。

プロセッサは、前述の復号方法を実行するために、メモリに記憶されたプログラム命令を呼び出すように構成される。

任意選択で、メモリは独立していてもよく、又はプロセッサと統合されていてもよい。幾つかの実装形態では、メモリは、チップ又は集積回路の外部に代替的に配置されてもよい。

この出願の一実施形態は、プログラムプロダクトを更に提供する。プログラムプロダクトはコンピュータプログラムを含み、コンピュータプログラムは記憶媒体に記憶され、コンピュータプログラムは前述の符号化方法を実行するために使用される。

この出願の一実施形態は、プログラムプロダクトを更に提供する。プログラムプロダクトはコンピュータプログラムを含み、コンピュータプログラムは記憶媒体に記憶され、コンピュータプログラムは前述の復号方法を実行するために使用される。

本発明の実施形態で開示された内容を参照して説明された方法又はアルゴリズムステップは、ハードウェアによって実施されてもよく、又はソフトウェア命令を実行することによってプロセッサによって実施されてもよい。ソフトウェア命令は、対応するソフトウェアモジュールを含むことができる。ソフトウェアモジュールは、ランダムアクセスメモリ（Random Access Memory、RAM）、フラッシュメモリ、読み出し専用メモリ（Read Only Memory、ROM）、消去可能プログラマブル読み出し専用メモリ（Erasable Programmable ROM、EPROM）、電気的消去可能プログラマブル読み出し専用メモリ（Electrically EPROM、EEPROM）、レジスタ、ハードディスク、リムーバブルハードディスク、コンパクトディスク読み出し専用メモリ（CD－ROM）、又は当技術分野で周知の他の任意の形態の記憶媒体に記憶されることができる。例えば、記憶媒体はプロセッサに結合され、その結果、プロセッサは記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができる。当然ながら、記憶媒体はプロセッサの構成要素であってもよい。プロセッサ及び記憶媒体は、ASIC内に配置されてもよい。加えて、ASICは、基地局又は端末に配置されてもよい。確かに、プロセッサ及び記憶媒体は、個別の構成要素として受信デバイスに存在し得る。

プロセッサは、中央処理装置（英語：Central Processing Unit、略してCPU）であってもよいし、別の汎用プロセッサ、デジタル信号プロセッサ（英語：Digital Signal Processor、略してDSP）、特定用途向け集積回路（英語：Application Specific Integrated Circuit、略してASIC）などであってもよいことを理解されたい。汎用プロセッサはマイクロプロセッサであってもよく、又はプロセッサは任意の従来のプロセッサなどであってもよい。本発明を参照して開示された方法のステップは、ハードウェアプロセッサを使用することによって直接実行及び達成されてもよく、又はプロセッサ内のハードウェア及びソフトウェアモジュールの組み合わせを使用することによって実行及び達成されてもよい。

メモリは、高速RAMメモリを含むことができ、不揮発性メモリNVM、例えば、少なくとも1つの磁気ディスクメモリを含むことができ、又は、USBフラッシュドライブ、リムーバブルハードディスク、読み出し専用メモリ、磁気ディスク、光ディスクなどであってもよい。

バスは、業界標準アーキテクチャ（Industry Standard Architecture、ISA）バス、周辺構成要素相互接続（Peripheral Component、PCI）バス、拡張業界標準アーキテクチャ（Extended Industry Standard Architecture、EISA）バスなどであってもよい。バスは、アドレスバス、データバス、制御バスなどに分類されることができる。表現を容易にするために、この出願の添付の図面におけるバスは、ただ1つのバス又はただ1つのタイプのバスに限定されない。

記憶媒体は、任意のタイプの揮発性又は不揮発性記憶デバイス又はそれらの組み合わせ、例えば、スタティックランダムアクセスメモリ（SRAM）、電気的消去可能プログラマブル読み出し専用メモリ（EEPROM）、又は消去可能プログラマブル読み出し専用メモリ（EPROM）、プログラマブル読み出し専用メモリ（PROM）、読み出し専用メモリ（ROM）、磁気メモリ、フラッシュメモリ、ディスク、又は光ディスクによって実装されてもよい。記憶媒体は、汎用又は専用のコンピュータによってアクセス可能な任意の利用可能な媒体であってもよい。

この出願において、「少なくとも1つ」は、1つ以上を意味し、「複数の」は、2つ以上を意味する。「及び／又は」という用語は、関連付けられる対象を記述するための関連付け関係を記述し、3つの関係が存在し得ることを表わす。例えば、A及び／又はBは、以下のケース、すなわち、Aのみが存在するケース、AとBとの両方が存在するケース、及びBのみが存在するケースを表わし得、A及びBは単数であっても複数であってもよい。加えて、本明細書における記号「／」は、関連付けられた対象間の「又は」関係を一般に示す。以下のもの（要素）のうちの少なくとも1つ又はその同様の表現は、単数のもの（要素）又は複数のもの（要素）の任意の組み合わせを含む、これらのものの任意の組み合わせを指す。例えば、a、b、又はcの少なくとも1つの項目（piece）は、a、b、c、a－b、a－c、b－c、又はa－b－cを示すことができ、a、b、及びcは単数であっても複数であってもよい。

前述の1つ以上の例では、本発明の実施形態で説明された機能は、ハードウェア、ソフトウェア、ファームウェア、又はそれらの任意の組み合わせを使用して実装され得ることを当業者は理解するはずである。機能がソフトウェアを使用して実施される場合、機能は、コンピュータ可読媒体に記憶されてもよく、又はコンピュータ可読媒体上の1つ以上の命令又は符号として送信されてもよい。コンピュータ可読媒体は、コンピュータ記憶媒体と通信媒体とを含む。通信媒体は、ある1つの場所から別の場所へのコンピュータプログラムの伝送を容易にするいずれかの媒体を含む。記憶媒体は、汎用又は専用のコンピュータによってアクセス可能な任意の利用可能な媒体であってもよい。

本発明で提供される幾つかの実施形態では、開示された装置及び方法は他の方法で実施されてもよいことを理解されたい。例えば、説明されている装置の実施形態は例に過ぎない。例えば、モジュールへの分割は、論理的な機能分割にすぎず、実際の実装形態では他の分割であってもよい。例えば、複数のモジュールが別のシステムに組み入れられたり別のシステムに統合されたりしてもよいし、幾つかの特徴が無視されたり実行されなかったりしてもよい。加えて、表示又は議論される相互結合又は直接結合又は通信接続は、一部のインタフェースを通して実装されてもよい。装置又はモジュール間の間接結合又は通信接続は、電気的、機械的、又は他の形態で実施されてもよい。

別々の部分として記載されたモジュールは、物理的に別々であってもなくてもよく、モジュールとして表示された部分は、物理ユニットであってもなくてもよく、1つの位置に配置されてもよく、複数のネットワークユニット上に分布されてもよい。モジュールの一部又は全部は、実施形態の解決策の目的を達成するための実際の要件に従って選択されてもよい。

加えて、本発明の実施形態における機能モジュールは、1つの処理ユニットに統合されてもよく、又はモジュールのそれぞれは、物理的に単独で存在してもよく、又は2つ以上のモジュールが1つのモジュールに統合される。モジュールによって統合されたユニットは、ハードウェアの形態で実装されてもよく、又はハードウェア及びソフトウェア機能ユニットの形態で実装されてもよい。

10 符号化装置
11 取得モジュール
12 決定モジュール
13 生成モジュール
14 符号化モジュール
20 復号装置
21 受信モジュール
22 復号モジュール
30 符号化装置
31 取得モジュール
32 決定モジュール
33 生成モジュール
34 符号化モジュール
40 復号装置
41 受信モジュール
42 復号モジュール
50 符号化装置
51 プロセッサ
52 メモリ
53 バス
60 復号装置
61 プロセッサ
62 メモリ
70 符号化装置
71 入力インタフェース
72 論理回路
80 復号装置
81 入力インタフェース
82 論理回路
90 符号化装置9
91 入力インタフェース
92 論理回路
100 復号装置1
101 入力インタフェース
101 送信デバイス
102 論理回路
102 受信デバイス

ネットワークデバイスは、LTEシステムにおける進化型ノードB（evoled node B、eNB又はeNodeB）であってもよく、ネットワークデバイスは、5G通信システムにおけるgNB、送受信ポイント（transmission reception point、TRP）、マイクロ基地局などであってもよく、ネットワークデバイスは、中継局、アクセスポイント、車載デバイス、ウェアラブルデバイス、又は将来の進化型公衆陸上移動網（public land mobile network、PLMN）のネットワークデバイス、複数の技術を統合した別のネットワークの基地局、様々な他の進化型ネットワークの基地局などであってもよい。

任意選択で、第2の生成行列が異なる場合、サブチャネル信頼度を計算する方法も異なる。以下、図8A～図8Bを参照して、具体例を使用してサブチャネル信頼度を計算する方式を説明する。

任意選択で、符号化モジュール13は、図3の実施形態におけるステップS304を実行してもよい。

この出願のこの実施形態に示される復号装置は、前述の方法の実施形態に示される技術的解決策を実施できることが留意されるべきである。実施原理及びその有益な効果は、方法の実施形態のものと同様である。ここでは詳細は繰り返されない。

この出願のこの実施形態に示される復号装置は、前述の方法の実施形態に示される技術的解決策を実施できることが留意されるべきである。実施原理及びその有益な効果は、方法の実施形態のものと同様である。ここでは詳細は繰り返されない。

この出願のこの実施形態に示される復号装置は、前述の方法の実施形態に示される技術的解決策を実施できることが留意されるべきである。実施原理及びその有益な効果は、方法の実施形態のものと同様である。ここでは詳細は繰り返されない。

この出願のこの実施形態に示される復号装置は、前述の方法の実施形態に示される技術的解決策を実施できることが留意されるべきである。実施原理及びその有益な効果は、方法の実施形態のものと同様である。ここでは詳細は繰り返されない。

Claims (56)

1. K個の符号化対象ビットを取得するステップであって、Kは正の整数である、ステップと、
   第1の生成行列を決定するステップであって、前記第1の生成行列は、予め設定された位置関係に基づいて分布される少なくとも2つのサブブロックを含み、前記サブブロックは、複数の第1の生成行列コアを含む、ステップと、
   前記第1の生成行列に基づいて第2の生成行列を生成するステップであって、前記第2の生成行列はT個のサブブロックを含み、前記T個のサブブロックのうちの2つの隣接するサブブロック間の位置関係は、前記予め設定された位置関係に基づいて決定され、Tは正の整数である、ステップと、
   前記第2の生成行列に基づいて前記K個の符号化対象ビットをポーラ符号化して符号化ビットを取得する、ステップと
   を含む、符号化方法。
2. 前記T個のサブブロックのうちの隣接する2つのサブブロック間の前記位置関係は、前記予め設定された位置関係と同じである、請求項1に記載の方法。
3. 前記少なくとも2つのサブブロックに重複部分が存在する、請求項1又は2に記載の方法。
4. 前記サブブロックの第1の対角線は前記第1の生成行列コアを含む、請求項1から3のいずれか一項に記載の方法。
5. 前記サブブロック内の前記複数の第1の生成行列コアは下三角形式で分布される、請求項1から4のいずれか一項に記載の方法。
6. 前記サブブロック内の前記第1の生成行列コアの分布は第2の生成行列コア内の第1の要素の分布と同じであり、前記第2の生成行列コアに含まれる要素の数は前記サブブロックに含まれるサブ行列の数と同じであり、前記サブブロックに含まれるサブ行列は前記第1の生成行列コア又は零行列である、請求項1から5のいずれか一項に記載の方法。
7. 前記サブブロックに含まれるサブ行列の数は2＊2であり、前記サブブロックに含まれる前記サブ行列は前記第1の生成行列コア又は前記零行列である、請求項6に記載の方法。
8. 前記第1の生成行列は第1のサブブロック及び第2のサブブロックを含み、前記第1のサブブロック内の第1のサブ行列は前記第2のサブブロック内の第2のサブ行列と重複し、
   前記第1のサブブロック内の第1のサブ行列の座標は（2、2）であり、前記第2のサブブロック内の前記第2のサブ行列の座標は（1、1）である、
   請求項7に記載の方法。
9. 前記サブブロックに含まれるサブ行列の数は4＊4であり、前記サブブロックに含まれる前記サブ行列は前記第1の生成行列コア又は前記零行列である、請求項6に記載の方法。
10. 前記第1の生成行列は第1のサブブロック及び第2のサブブロックを含み、前記第1のサブブロック内の4つの第1のサブ行列は前記第2のサブブロック内の4つの第2のサブ行列と重複し、
    前記第1のサブブロック内の前記4つの第1のサブ行列の座標は（3、3）、（3、4）、（4、3）、及び、（4、4）であり、
    前記第2のサブブロック内の前記4つの第2のサブ行列の座標は（1、1）、（1、2）、（2、1）、及び、（2、2）である、
    請求項9に記載の方法。
11. ポーラ符号化ビット情報を受信するステップと、
    第2の生成行列に基づいて前記ビット情報をポーラ復号して、ポーラ復号ビットを取得する、ステップと
    を含み、
    前記第2の生成行列は第1の生成行列に基づいて生成され、前記第1の生成行列は、予め設定された位置関係に基づいて分布される少なくとも2つのサブブロックを含み、前記サブブロックは複数の第1の生成行列コアを含み、前記第2の生成行列はT個のサブブロックを含み、前記T個のサブブロックのうちの2つの隣接するサブブロック間の位置関係は前記予め設定された位置関係に基づいて決定され、Tは正の整数である、
    復号方法。
12. 前記T個のサブブロックのうちの隣接する2つのサブブロック間の前記位置関係は、前記予め設定された位置関係と同じである、請求項11に記載の方法。
13. 前記ビット情報はN’個の第1の対数尤度比LLRシーケンスを含み、N’は正の整数である、請求項11又は12に記載の方法。
14. 前記N’個の第1のLLRはT個の第1のLLRシーケンスを含み、前記第1のLLRシーケンスは少なくとも2つの第1のLLRを含み、ポーラ復号は、
    前記T個の第1のLLRシーケンスに対応するT個の第2のLLRシーケンスを決定するステップであって、前記第1のLLRシーケンスのうちの1つは未符号化ビットの1つ以上のグループに対応し、前記第2のLLRシーケンスのうちの1つは未符号化ビットの1つのグループに対応する、ステップと、
    前記T個の第2のLLRシーケンスに基づいてポーラ復号を実行するステップと
    を含む、請求項13に記載の方法。
15. 前記T個の第1のLLRシーケンスに対応するT個の第2のLLRシーケンスを決定する前記ステップは、
    i番目の第1のLLRシーケンスと最初の（i－1）個の 第2のLLRシーケンスのうちの少なくとも1つとに基づいてi番目の第2のLLRシーケンスを決定するステップであって、iは2～Tの整数である、ステップ
    を含む、請求項14に記載の方法。
16. 前記T個の第2のLLRシーケンスに基づいてポーラ復号を実行する前記ステップは、
    T番目の第2のLLRシーケンスに基づいてT番目の復号結果を取得することを決定するステップと、
    前記第iの第2のLLRシーケンスと、（i＋1）番目の復号結果からT番目の復号結果までのうちの少なくとも1つとに基づいて、i番目の復号結果を決定するステップであって、iは1～T－1の整数である、ステップと
    を含む、請求項14又は15に記載の方法。
17. K個の符号化対象ビットを取得するステップであって、Kは正の整数である、ステップと、
    第1の生成行列を決定するステップであって、前記第1の生成行列は第1の行列ブロック及び第2の行列ブロックを含み、前記第1の行列ブロックは前記第1の生成行列の左上隅に位置し、前記第2の行列ブロックは前記第1の生成行列の右下隅に位置し、前記第1の行列ブロックは前記第2の行列ブロックと同じであり、前記第1の行列ブロック内の第1の要素と前記第2の行列ブロック内の第2の要素との間の距離は、前記第1の生成行列の対角線方向でuであり、uは1以上の整数である、ステップと、
    符号化長と前記第1の生成行列とに基づいて第2の生成行列を決定するステップであって、前記第2の生成行列はT個の第1の生成行列を含み、前記T個の第1の生成行列は前記第2の生成行列の対角線に沿って分布され、前記T個の第1の生成行列内の（a＋1）番目の第1の生成行列の第1の行列ブロックはa番目の第1の生成行列の第2の行列ブロックと重複し、aは1以上の整数であり、Tは2以上の整数である、ステップと、
    前記第2の生成行列に基づいて前記K個の符号化対象ビットをポーラ符号化して、符号化ビットを取得するステップと、
    を含む、符号化方法。
18. 前記第1の行列ブロック及び前記第2の行列ブロックに重複要素が存在しない、請求項17に記載の方法。
19. 前記第1の生成行列のサイズはv＊vであり、前記第1の生成行列内の要素はa_i，j＝a_{i＋u，j＋u}を満たし、
    iは整数であり、jは整数であり、vは正の整数であり、uは整数であり、1≦i＜v、1≦j＜v、1＜i＋u≦v、及び 1＜j＋u≦vである、
    請求項17又は18に記載の方法。
20. Tは、第1の条件は満たされることをできるようにする最小整数であり、前記第1の条件は、前記第2の生成行列のサイズは前記符号化長以上であることである、請求項17から19のいずれか一項に記載の方法。
21. ポーラ符号化ビット情報を受信するステップと、
    第2の生成行列に基づいて前記ビット情報をポーラ復号して、ポーラ復号ビットを取得する、ステップであって、前記第2の生成行列は第1の生成行列に基づいて生成される、ステップと
    を含み、
    前記第1の生成行列は第1の行列ブロック及び第2の行列ブロックを含み、前記第1の行列ブロックは前記第1の生成行列の左上隅に位置し、前記第2の行列ブロックは前記第1の生成行列の右下隅に位置し、前記第1の行列ブロックは前記第2の行列ブロックと同じであり、前記第1の行列ブロック内の第1の要素と前記第2の行列ブロック内の第2の要素との間の距離は、前記第1の生成行列の対角線方向でuであり、uは1以上の整数であり、
    前記第2の生成行列はT個の第1の生成行列を含み、前記T個の第1の生成行列は前記第2の生成行列の対角線に沿って分布され、前記T個の第1の生成行列内の（a＋1）番目の第1の生成行列の第1の行列ブロックはa番目の第1の生成行列の第2の行列ブロックと重複し、aは1以上の整数であり、Tは2以上の整数である、
    復号方法。
22. 前記第1の生成行列のサイズはv＊vであり、前記第1の生成行列内の要素はa_i，j＝a_{i＋u，j＋u}を満たし、
    iは整数であり、jは整数であり、vは正の整数であり、uは整数であり、1≦i＜v、1≦j＜v、1＜i＋u≦v、及び 1＜j＋u≦vである、
    請求項21に記載の方法。
23. Tは、第1の条件が満たされることをできるようにする最小整数であり、前記第1の条件は、前記第2の生成行列のサイズが前記符号化長以上であることである、請求項21又は22に記載の方法。
24. 前記ビット情報はN’個の第1の対数尤度比LLRシーケンスを含み、N’は正の整数である、請求項21から23のいずれか一項に記載の方法。
25. 入力インタフェースと論理回路とを備える符号化装置であって、
    前記入力インタフェースは、K個の符号化対象ビットを取得するように構成され、Kは正の整数であり、
    前記論理回路は、第1の生成行列を決定し、前記第1の生成行列は予め設定された位置関係に基づいて分布された少なくとも2つのサブブロックを含み、前記サブブロックは複数の第1の生成行列コアを含み、前記第1の生成行列に基づいて第2の生成行列を生成し、前記第2の生成行列はT個のサブブロックを含み、前記T個のサブブロックのうちの2つの隣接するサブブロック間の位置関係は前記予め設定された位置関係に基づいて決定され、Tは正の整数であり、前記第2の生成行列に基づいて前記K個の符号化対象ビットをポーラ符号化して、符号化ビットを取得する、ように構成される、
    符号化装置。
26. 前記論理回路は、請求項2から10のいずれか一項に記載の符号化方法を実行するように更に構成される、請求項25に記載の装置。
27. 入力インタフェースと論理回路とを備える符号化装置であって、
    前記入力インタフェースは、K個の符号化対象ビットを取得するように構成され、Kは正の整数であり、
    前記論理回路は、第1の生成行列を決定し、前記第1の生成行列は第1の行列ブロック及び第2の行列ブロックを含み、前記第1の行列ブロックは前記第1の生成行列の左上隅に位置し、前記第2の行列ブロックは前記第1の生成行列の右下隅に位置し、前記第1の行列ブロックは前記第2の行列ブロックと同じであり、前記第1の行列ブロック内の第1の要素と前記第2の行列ブロック内の第2の要素との間の距離は前記第1の生成行列の対角線方向でuであり、uは1以上の整数であり、符号化長と前記第1の生成行列とに基づいて第2の生成行列を決定し、前記第2の生成行列はT個の第1の生成行列を含み、前記T個の第1の生成行列は前記第2の生成行列の対角線に沿って分布され、前記T個の第1の生成行列内の（a＋1）番目の第1の生成行列の第1の行列ブロックはa番目の第1の生成行列の第2の行列ブロックと重複し、aは1以上の整数であり、Tは2以上の整数であり、第2の生成行列に基づいて前記K個の符号化対象ビットをポーラ符号化して、符号化ビットを取得する、ように構成される、
    符号化装置。
28. 前記論理回路は、請求項18から20のいずれか一項に記載の符号化方法を実行するように更に構成される、請求項27に記載の装置。
29. メモリと、プロセッサと、コンピュータプログラムとを備える符号化装置であって、前記コンピュータプログラムが前記メモリに記憶され、前記プロセッサは、請求項1から10のいずれか一項に記載の符号化方法又は請求項17から20のいずれか一項に記載の符号化方法を行うために前記コンピュータプログラムを実行する、符号化装置。
30. コンピュータ可読記憶媒体であって、前記記憶媒体はコンピュータプログラムを含み、前記コンピュータプログラムは、請求項1から10のいずれか一項に記載の符号化方法又は請求項17から20のいずれか一項に記載の符号化方法を行うために使用される、コンピュータ可読記憶媒体。
31. コンピュータプログラムプロダクトであって、前記コンピュータプログラムプロダクトがコンピュータ上で実行されると、
    請求項1から10のいずれか一項に記載の符号化方法が行われ、又は
    請求項17から20のいずれか一項に記載の符号化方法が行われる、
    コンピュータプログラムプロダクト。
32. コンピュータプログラムであって、前記コンピュータプログラムがコンピュータ上で実行されると、
    請求項1から10のいずれか一項に記載の符号化方法が行われ、又は
    請求項17から20のいずれか一項に記載の符号化方法が行われる、
    コンピュータプログラム。
33. 取得モジュールと、決定モジュールと、生成モジュールと、符号化モジュールとを備える符号化装置であって、
    前記取得モジュールはK個の符号化対象ビットを取得するように構成され、Kは正の整数であり、前記決定モジュールは第1の生成行列を決定するように構成され、前記第1の生成行列は、予め設定された位置関係に基づいて分布される少なくとも2つのサブブロックを含み、前記サブブロックは複数の第1の生成行列コアを含み、
    前記生成モジュールは、前記第1の生成行列に基づいて第2の生成行列を生成するように構成され、前記第2の生成行列はT個のサブブロックを含み、前記T個のサブブロックの2つの隣接するサブブロック間の位置関係は、前記予め設定された位置関係に基づいて決定され、Tは正の整数であり、及び
    前記符号化モジュールは、前記第2の生成行列に基づいて前記K個の符号化対象ビットをポーラ符号化して、符号化ビットを取得する、ように構成される、
    符号化装置。
34. 前記T個のサブブロックのうちの隣接する2つのサブブロック間の前記位置関係は、前記予め設定された位置関係と同じである、請求項33に記載の装置。
35. 前記少なくとも2つのサブブロックに重複部分が存在する、請求項33又は34に記載の装置。
36. 前記サブブロックの第1の対角線は前記第1の生成行列コアを含む、請求項33から35のいずれか一項に記載の装置。
37. 前記サブブロック内の前記複数の第1の生成行列コアは下三角形式で分布される、請求項33から36のいずれか一項に記載の装置。
38. 前記サブブロック内の前記第1の生成行列コアの分布は第2の生成行列コア内の第1の要素の分布と同じであり、前記第2の生成行列コアに含まれる要素の数は前記サブブロックに含まれるサブ行列の数と同じであり、前記サブブロックに含まれるサブ行列は前記第1の生成行列コア又は零行列である、請求項33から37のいずれか一項に記載の装置。
39. 前記サブブロックに含まれるサブ行列の数は2＊2であり、前記サブブロックに含まれる前記サブ行列は前記第1の生成行列コア又は前記零行列である、請求項38に記載の装置。
40. 前記第1の生成行列は第1のサブブロック及び第2のサブブロックを含み、前記第1のサブブロック内の第1のサブ行列は前記第2のサブブロック内の第2のサブ行列と重複し、
    前記第1のサブブロック内の第1のサブ行列の座標は（2、2）であり、前記第2のサブブロック内の前記第2のサブ行列の座標は（1、1）である、
    請求項39に記載の装置。
41. 前記サブブロックに含まれるサブ行列の数は4＊4であり、前記サブブロックに含まれる前記サブ行列は前記第1の生成行列コア又は前記零行列である、請求項38に記載の装置。
42. 前記第1の生成行列は第1のサブブロック及び第2のサブブロックを含み、前記第1のサブブロック内の4つの第1のサブ行列は前記第2のサブブロック内の4つの第2のサブ行列と重複し、
    前記第1のサブブロック内の前記4つの第1のサブ行列の座標は（3、3）、（3、4）、（4、3）、及び、（4、4）であり、
    前記第2のサブブロック内の前記4つの第2のサブ行列の座標は（1、1）、（1、2）、（2、1）、及び、（2、2）である、
    請求項41に記載の装置。
43. 受信モジュールと復号モジュールとを備える復号装置であって、
    前記受信モジュールは、ポーラ符号化ビット情報を受信するように構成され、
    前記復号モジュールは、第2の生成行列に基づいて前記ビット情報をポーラ復号して、ポーラ復号ビットを取得する、ように構成され、
    前記第2の生成行列は第1の生成行列に基づいて生成され、前記第1の生成行列は、予め設定された位置関係に基づいて分布される少なくとも2つのサブブロックを含み、前記サブブロックは複数の第1の生成行列コアを含み、前記第2の生成行列はT個のサブブロックを含み、前記T個のサブブロックのうちの2つの隣接するサブブロック間の位置関係は、前記予め設定された位置関係に基づいて決定され、Tは正の整数である、
    復号装置。
44. 前記T個のサブブロックのうちの隣接する2つのサブブロック間の前記位置関係は、前記予め設定された位置関係と同じである、請求項43に記載の装置。
45. 前記ビット情報はN’個の第1の対数尤度比LLRシーケンスを含み、N’は正の整数である、請求項43又は44に記載の装置。
46. 前記N’個の第1のLLRはT個の第1のLLRシーケンスを含み、前記第1のLLRシーケンスは少なくとも2つの第1のLLRを含み、前記復号モジュールは、
    前記T個の第1のLLRシーケンスに対応するT個の第2のLLRシーケンスを決定し、前記第1のLLRシーケンスのうちの1つは未符号化ビットの1つ以上のグループに対応し、前記第2のLLRシーケンスのうちの1つは未符号化ビットの1つのグループに対応し、
    前記T個の第2のLLRシーケンスに基づいてポーラ復号を実行する、
    ように特に構成される、請求項45に記載の装置。
47. 前記復号モジュールは、
    i番目の第1のLLRシーケンスと、最初の（i－1）個の 第2のLLRシーケンスのうちの少なくとも1つとに基づいて、i番目の第2のLLRシーケンスを決定し、iは2～Tの整数である、
    ように更に構成される、請求項46に記載の装置。
48. 前記復号モジュールは、
    T番目の第2のLLRシーケンスに基づいてT番目の復号結果を取得し、
    前記i番目の第2のLLRシーケンスと、（i＋1）番目 の復号結果からT番目の復号結果までのうちの少なくとも1つとに基づいて、i番目の復号結果を決定し、iは1～T－1の整数である、ように特に構成される、請求項46又は47に記載の装置。
49. 取得モジュールと、決定モジュールと、生成モジュールと、符号化モジュールとを備える符号化装置であって、
    前記取得モジュールはK個の符号化対象ビットを取得するように構成されており、Kは正の整数であり、
    前記決定モジュールは第1の生成行列を決定するように構成され、前記第1の生成行列は第1の行列ブロック及び第2の行列ブロックを含み、前記第1の行列ブロックは前記第1の生成行列の左上隅に位置し、前記第2の行列ブロックは前記第1の生成行列の右下隅に位置し、前記第1の行列ブロックは前記第2の行列ブロックと同じであり、前記第1の行列ブロック内の第1の要素と前記第2の行列ブロック内の第2の要素との間の距離は、前記第1の生成行列の対角線方向でuであり、uは1以上の整数であり、
    前記生成モジュールは、符号化長と前記第1の生成行列とに基づいて第2の生成行列を決定するように構成され、前記第2の生成行列はT個の第1の生成行列を含み、前記T個の第1の生成行列は前記第2の生成行列の対角線に沿って分布され、前記T個の第1の生成行列内の（a＋1）番目の第1の生成行列の第1の行列ブロックはa番目の第1の生成行列の第2の行列ブロックと重複し、aは1以上の整数であり、Tは2以上の整数であり、
    前記符号化モジュールは、前記第2の生成行列に基づいて前記K個の符号化対象ビットをポーラ符号化して、符号化ビットを取得する、ように構成される、
    符号化装置。
50. 前記第1の行列ブロック及び前記第2の行列ブロックに重複要素が存在しない、請求項49に記載の装置。
51. 前記第1の生成行列のサイズはv＊vであり、前記第1の生成行列内の要素はa_i，j＝a_{i＋u，j＋u}を満たし、
    iは整数であり、jは整数であり、vは正の整数であり、uは整数であり、1≦i＜v、1≦j＜v、1＜i＋u≦v、及び 1＜j＋u≦vである、
    請求項49又は50に記載の装置。
52. Tは、第1の条件が満たされることをできるようにする最小整数であり、前記第1の条件は、前記第2の生成行列のサイズが前記符号化長以上であることである、請求項49から51のいずれか一項に記載の装置。
53. 受信モジュールと復号モジュールとを備える復号装置であって、
    前記受信モジュールは、ポーラ符号化ビット情報を受信するように構成され、
    前記復号モジュールは、第2の生成行列に基づいて前記ビット情報をポーラ復号して、ポーラ復号ビットを取得する、ように構成され、前記第2の生成行列は第1の生成行列に基づいて生成され、
    前記第1の生成行列は第1の行列ブロック及び第2の行列ブロックを含み、前記第1の行列ブロックは前記第1の生成行列の左上隅に位置し、前記第2の行列ブロックは前記第1の生成行列の右下隅に位置し、前記第1の行列ブロックは前記第2の行列ブロックと同じであり、前記第1の行列ブロック内の第1の要素と前記第2の行列ブロック内の第2の要素との間の距離は、前記第1の生成行列の対角線方向でuであり、uは1以上の整数であり、
    前記第2の生成行列はT個の第1の生成行列を含み、前記T個の第1の生成行列は前記第2の生成行列の対角線に沿って分布され、前記T個の第1の生成行列の（a＋1）番目の第1の生成行列の第1の行列ブロックはa番目の第1の生成行列の第2の行列ブロックと重複し、aは1以上の整数であり、Tは2以上の整数である、
    復号装置。
54. 前記第1の生成行列のサイズはv＊vであり、前記第1の生成行列内の要素はa_i，j＝a_{i＋u，j＋u}を満たし、
    iは整数であり、jは整数であり、vは正の整数であり、uは整数であり、1≦i＜v、1≦j＜v、1＜i＋u≦v、及び 1＜j＋u≦vである、
    請求項53に記載の装置。
55. Tは、第1の条件が満たされることをできるようにする最小整数であり、前記第1の条件は、前記第2の生成行列のサイズが前記符号化長以上であることである、請求項53又は54に記載の装置。
56. 前記ビット情報はN’個の第1の対数尤度比LLRシーケンスを含み、N’は正の整数である、請求項53から55のいずれか一項に記載の装置。

Images