JP2023522517A - 双方向ｄｃ／ｄｃコンバータ及びその制御方法、装置、記憶媒体 - Google Patents

Abstract

本願は双方向ＤＣ／ＤＣコンバータ及びその制御方法、装置、記憶媒体を提供する。制御方法は、現在の制御周期で第１整流モジュールが出力する第１電圧値を取得するステップと、現在の制御周期で第２整流モジュールが出力する第２電圧値を取得するステップと、所定の参照電圧値及び前記第２電圧値に応じて現在の制御周期における前記双方向ＤＣ／ＤＣコンバータの理論電圧制御量を計算するステップと、前記理論電圧制御量及び前記第１電圧値に応じて次の制御周期における前記双方向ＤＣ／ＤＣコンバータの実際出力電圧を設定するステップと、を含む。次の制御周期の電圧追跡誤差を減少させることができる。また、ＰＩパラメータを使用して制御を行う必要がなく、出力される理論電圧制御量は周波数ではなくスイッチング信号であるため、切り替え時における周波数ホッピング現象を回避できる。

Description

[関連出願の相互参照]
本願は、２０２１年０３月１６日に提出された名称が「双方向ＤＣ／ＤＣコンバータ及びその制御方法、装置、記憶媒体」の中国特許出願２０２１１０２８３６８９３の優先権を主張し、該出願の全内容は引用により本明細書に組み込まれている。

本願は電池充電の技術分野に関し、具体的には、双方向ＤＣ／ＤＣコンバータ及びその制御方法、装置、記憶媒体に関する。

ＣＬＬＬＣ絶縁型双方向ＤＣ／ＤＣコンバータは、その優れたソフトスイッチング特性、及び高効率のために車両に広く使用されている。このタイプのトポロジーの主流の変調戦略はＦＭ変調＋ＰＩ制御である。しかしながら、このような制御戦略は様々な作業条件及び負荷条件に応じてＰＩパラメータを何度も調整する必要があり、且つ動的性能が低く、ＰＩコントローラが出力する制御量であるスイッチング周波数は負荷が広範囲に切り替えられるとき、周波数ホッピング現象が生じる。また、回路のパッシブ素子の数が多すぎ、回路モードが複雑であるため、従来の制御戦略では回路のダイナミクスを記述する数学モデルを正確に確立することは困難であり、誤差が大きい。

本願の実施例は、次の制御周期の電圧追跡誤差を減少させることができる双方向ＤＣ／ＤＣコンバータ及びその制御方法、装置、記憶媒体を提供することを目的とする。且つ、ＰＩパラメータを使用して制御を行う必要がなく、出力される理論電圧制御量は周波数ではなくスイッチング信号であるため、切り替え時における周波数ホッピング現象を回避することができる。

第１態様によれば、本願の実施例は双方向ＤＣ／ＤＣコンバータの制御方法を提供し、ソース側は順に前記双方向ＤＣ／ＤＣコンバータの第１整流モジュール及び第２整流モジュールによってターゲット側に電気エネルギーを伝送し、前記方法は、現在の制御周期で第１整流モジュールが出力する第１電圧値を取得するステップと、現在の制御周期で第２整流モジュールが出力する第２電圧値を取得するステップと、所定の参照電圧値及び前記第２電圧値に応じて現在の制御周期における前記双方向ＤＣ／ＤＣコンバータの理論電圧制御量を計算するステップと、前記理論電圧制御量及び前記第１電圧値に応じて次の制御周期における前記双方向ＤＣ／ＤＣコンバータの実際出力電圧を設定するステップと、を含む。

本願の実施例に係る双方向ＤＣ／ＤＣコンバータ制御方法は、所定の参照電圧値及び前記第２電圧値に基づいて次の制御周期の電圧追跡誤差を最も小さくする又は比較的小さくする理論電圧制御量を計算し、次に、該理論電圧制御量及び第１整流モジュールが出力する第１電圧値と組み合わせて該双方向ＤＣ／ＤＣコンバータの次の給電の実際出力電圧を調整し、それにより次の制御周期の電圧追跡誤差を減少させる有益な効果を実現し、また、ＰＩパラメータを使用して制御を行う必要がなく、出力される理論電圧制御量は周波数ではなくスイッチング信号であるため、切り替え時における周波数ホッピング現象を回避できる。

いくつかの実施例では、前記理論電圧制御量及び前記第１電圧値に応じて次の制御周期における前記双方向ＤＣ／ＤＣコンバータの実際出力電圧を設定する前記ステップは、前記理論電圧制御量及び前記第１電圧値に応じてスイッチング信号を生成し、次の制御周期における前記双方向ＤＣ／ＤＣコンバータの実際出力電圧を制御するステップを含む。

いくつかの実施例では、前記理論電圧制御量及び前記第１電圧値に応じてスイッチング信号を生成する前記ステップは、前記理論電圧制御量と前記第１電圧値とを比較してスイッチング信号を生成するステップであって、前記スイッチング信号は、前記第１整流モジュールの制御端子に送信されて前記第１整流モジュールが次の制御周期で出力する第１電圧値を制御し、さらに次の制御周期における前記双方向ＤＣ／ＤＣコンバータの実際出力電圧を制御することに用いられるステップを含む。本願の実施例は、スイッチング信号を生成し、次の制御周期における該第１整流モジュールの出力電圧を制御し、さらに次の制御周期における該双方向ＤＣ／ＤＣコンバータの実際出力電圧を制御することで、次の制御周期の追跡誤差を低減させることができる。

いくつかの実施例では、前記理論電圧制御量及び前記第１電圧値に応じて次の制御周期における前記双方向ＤＣ／ＤＣコンバータの実際出力電圧を設定する前記ステップは、前記電圧制御量及び前記第１電圧値をヒステリシスコンパレータに出力して比較を行ってスイッチング信号を生成するステップと、前記スイッチング信号は前記第１整流モジュールの制御端子に出力されて前記第１整流モジュールが次の制御周期で出力する第１電圧値を調整し、さらに次の制御周期における前記双方向ＤＣ／ＤＣコンバータの実際出力電圧を制御することに用いられるステップと、を含む。本願の実施例は、従来技術に比べて、スイッチング周波数情報を生成し、次に対応するスイッチング信号に変換する必要がなく、発振器の使用を減少させることができ、コストを削減させ、効率を向上させることができる。

いくつかの実施例では、前記第１整流モジュールは第１ブリッジアーム及び第２ブリッジアームを備え、前記理論電圧制御量及び前記第１電圧値に応じて次の制御周期における前記双方向ＤＣ／ＤＣコンバータの実際出力電圧を設定する前記ステップは、前記電圧制御量と前記第１電圧値とを比較して次の制御周期の第１スイッチング信号及び第２スイッチング信号を得るステップを含み、前記第１スイッチング信号は前記第１ブリッジアームの上部ブリッジアームと第２ブリッジアームの下部ブリッジアームのオンとオフを制御することに用いられ、前記第２スイッチング信号は前記第１ブリッジアームの下部ブリッジアームと前記第２ブリッジアームの上部ブリッジアームのオンとオフを制御することに用いられる。

いくつかの実施例では、現在の制御周期において、前記第１電圧値が第１区間にあると、次の制御周期において、前記第１ブリッジアームの上部ブリッジアームと第２ブリッジアームの下部ブリッジアームはオンになり、前記第１ブリッジアームの下部ブリッジアームと前記第２ブリッジアームの上部ブリッジアームはオフになり、現在の制御周期において、前記第１電圧値が第２区間にあると、次の制御周期において、前記第１ブリッジアームの上部ブリッジアームと第２ブリッジアームの下部ブリッジアームはオフになり、前記第１ブリッジアームの下部ブリッジアームと前記第２ブリッジアームの上部ブリッジアームはオンになる。

いくつかの実施例では、前記第１電圧値は制御周期ごとに１つの谷値Ｖ_１１及び１つのピーク値Ｖ_２２を含み、前記第１区間は（－Ｕ_{ｃ１＿ｏｆｆ}，Ｖ_ｌ１］と［Ｖ_ｌ１，Ｕ_{ｃ１＿ｏｆｆ}）の和集合であり、前記第２区間は［Ｖ_２２，Ｕ_{ｃ１＿ｏｆｆ}）と（Ｕ_{ｃ１＿ｏｆｆ}，Ｖ_２２］の和集合であり、Ｕ_{ｃ１＿ｏｆｆ}は理論電圧制御量である。

いくつかの実施例では、所定の参照電圧値及び前記第２電圧値に応じて現在の制御周期における前記双方向ＤＣ／ＤＣコンバータの理論電圧制御量を計算する前記ステップは、現在の制御周期と次の制御周期の電圧制御量の第１関係を取得するステップと、前記所定の参照電圧及び次の周期の電圧制御量に応じて追跡誤差の評価関数を設定するステップと、所定の参照電圧値、前記第２電圧値、前記第１関係及び前記評価関数に応じて現在の制御周期における前記双方向ＤＣ／ＤＣコンバータの理論電圧制御量を計算するステップと、を含む。

いくつかの実施例では、所定の参照電圧値、前記第２電圧値、前記第１関係及び前記評価関数に応じて現在の制御周期における前記双方向ＤＣ／ＤＣコンバータの理論電圧制御量を計算する前記ステップは、前記第１関係及び前記評価関数に応じて所定の計算式を得るステップと、前記所定の計算式、前記第２電圧値及び前記所定の参照電圧に応じて、次の制御周期における前記双方向ＤＣ／ＤＣコンバータの電圧追跡誤差を最も小さくする理論電圧制御量を計算するステップと、を含む。

いくつかの実施例では、所定の参照電圧値及び前記第２電圧値に応じて現在の制御周期における前記双方向ＤＣ／ＤＣコンバータの理論電圧制御量を計算する前記ステップは、式Ｕ_{ｃ１＿ｏｆｆ}（ｋ）＝［Ｃ_１Ｕ_０（ｋ）Ｕ_ｒｅｆ－Ｃ_１Ｕ_０ ^２（ｋ）＊（１－Ｔｓ／Ｒ_ＬＣ１）－４Ｃ_ｏｓｓＶ_ｉｎ ^２］／（４Ｃ_１Ｖ_ｉｎ）に応じて次の制御周期における前記双方向ＤＣ／ＤＣコンバータの電圧追跡誤差を最も小さくする理論電圧制御量を計算するステップを含み、Ｕ_{ｃ１＿ｏｆｆ}（ｋ）は現在の制御周期の理論電圧制御量であり、Ｃ_１は第１コンデンサの容量値であり、前記第１整流モジュールは順に第１コンデンサによって前記第２整流モジュールに接続され、Ｕ_０（ｋ）は現在の制御周期の第２電圧値、Ｕ_ｒｅｆは参照電圧値、Ｔｓは前記制御周期の期間、Ｖ_ｉｎは前記直流電圧の電圧値であり、Ｃ_ｏｓｓは第１スイッチングトランジスタ、第２スイッチングトランジスタ、第３スイッチングトランジスタ及び第４スイッチングトランジスタの寄生容量値であり、Ｒ_Ｌは前記第２整流モジュールの出力負荷抵抗の抵抗値であり、前記第２スイッチングトランジスタ及び前記第３スイッチングトランジスタは前記第１ブリッジアームを構成し、前記第１スイッチングトランジスタ及び前記第４スイッチングトランジスタは第２ブリッジアームを構成する。

第２態様によれば、本願の実施例は双方向ＤＣ／ＤＣコンバータをさらに提供し、接続された第１直流電力を第１交流電力に変換して出力する第１整流モジュールと、一次側が第１コンデンサによって前記第１整流モジュールに接続され、前記第１交流電力を受信し、二次側が第２交流電力を出力する変圧器と、前記二次側に接続され、前記第２交流電力を整流し、整流された第２直流電力を出力する第２整流モジュールと、前記第２整流モジュールの出力端子及び前記第１コンデンサの入力端子にそれぞれ接続され、現在の制御周期で第１整流モジュールが出力する第１電圧値及び第２直流電力の第２電圧値を取得し、所定の参照電圧値及び前記第２電圧値に応じて現在の制御周期における前記双方向ＤＣ／ＤＣコンバータの理論電圧制御量を計算し、次の制御周期の電圧追跡誤差を低減させ、前記理論電圧制御量及び前記第１電圧値に応じて次の制御周期における前記第２整流モジュールの実際出力電圧を設定する制御モジュールと、を備える。

本願の実施例に係る双方向ＤＣ／ＤＣコンバータは、所定の参照電圧値及び前記第２電圧値に基づいて次の制御周期の電圧追跡誤差を最も小さくする又は比較的小さくする理論電圧制御量を計算し、次に、該理論電圧制御量及び第１整流モジュールが出力する第１電圧値と組み合わせて該双方向ＤＣ／ＤＣコンバータの次の給電の実際出力電圧を調整し、それにより次の制御周期の電圧追跡誤差を減少させる有益な効果を実現し、また、ＰＩパラメータを使用して制御を行う必要がなく、出力される理論電圧制御量は周波数ではなくスイッチング信号であるため、切り替え時における周波数ホッピング現象を回避でき、また、従来技術に比べて、スイッチング周波数情報を生成し、次に対応するスイッチング信号に変換する必要がなく、発振器の使用を減少させることができ、コストを削減させ、効率を向上させることができる。

いくつかの実施例では、前記制御モジュールは、前記第１コンデンサ及び前記第１整流モジュールに接続され、第１電圧値を取得する第１サンプリングユニットと、前記第２整流モジュールの出力端子に接続され、第２電圧値を取得する第２サンプリングユニットと、前記第２サンプリングユニットに接続され、前記参照電圧値及び前記第２電圧値に応じて現在の制御周期の理論電圧制御量を計算し、次の制御周期の電圧追跡誤差を低減させることに用いられる予測コントローラと、前記第１サンプリングユニット及び前記予測コントローラに接続され、前記理論電圧制御量と前記第１電圧値とを比較し、比較結果に基づいてスイッチング信号を生成し、前記スイッチング信号を前記第１整流モジュールの制御端子に送信することに用いられる比較ユニットと、を備える。

いくつかの実施例では、前記比較ユニットはヒステリシスコンパレータである。

いくつかの実施例では、前記第１整流モジュールは第１ブリッジアーム及び第２ブリッジアームを備え、前記第１ブリッジアームは第１スイッチングトランジスタ及び第３スイッチングトランジスタを備え、前記第２ブリッジアームは第２スイッチングトランジスタ及び第４スイッチングトランジスタを備え、前記第１スイッチングトランジスタの入力端子と前記第２スイッチングトランジスタの入力端子は接続され、ソース側の正極と接続することに用いられ、前記第３スイッチングトランジスタの出力端子と前記第４スイッチングトランジスタの出力端子は接続され、ソース側の負極と接続することに用いられ、前記第１スイッチングトランジスタの出力端子は前記第３スイッチングトランジスタの入力端子に接続され、前記第１コンデンサによって前記変圧器の一次側の正端子に接続され、前記第２スイッチングトランジスタの出力端子は前記第４スイッチングトランジスタの入力端子に接続され、且つ前記変圧器の一次側の負端子に接続され、前記制御モジュールは前記第１スイッチングトランジスタ、第２スイッチングトランジスタ、第３スイッチングトランジスタ及び第４スイッチングトランジスタの制御端子にそれぞれ接続される。

いくつかの実施例では、現在の制御周期において、前記第１電圧値が第１区間にあると、次の制御周期において、前記第１スイッチングトランジスタと第４スイッチングトランジスタはオンになり、前記第２スイッチングトランジスタと第３スイッチングトランジスタはオフになり、現在の制御周期において、前記第１電圧値が第２区間にあると、次の制御周期において、前記第１スイッチングトランジスタと第４スイッチングトランジスタはオフになり、第２スイッチングトランジスタと第３スイッチングトランジスタはオンになる。

いくつかの実施例では、前記第１電圧値は制御周期ごとに１つの谷値Ｖ_１１及び１つのピーク値Ｖ_２２を含み、前記第１区間は（－Ｕ_{ｃ１＿ｏｆｆ}，Ｖ_ｌ１］と［Ｖ_ｌ１，Ｕ_{ｃ１＿ｏｆｆ}）の和集合であり、前記第２区間は［Ｖ_２２，Ｕ_{ｃ１＿ｏｆｆ}）と（Ｕ_{ｃ１＿ｏｆｆ}，Ｖ_２２］の和集合であり、Ｕ_{ｃ１＿ｏｆｆ}は理論電圧制御量である。

いくつかの実施例では、前記理論電圧制御量は関係式Ｕ_{ｃ１＿ｏｆｆ}（ｋ）＝［Ｃ_１Ｕ_０（ｋ）Ｕ_ｒｅｆ－Ｃ_１Ｕ_０ ^２（ｋ）＊（１－Ｔｓ／Ｒ_ＬＣ１）－４Ｃ_ｏｓｓＶ_ｉｎ ^２］／（４Ｃ_１Ｖ_ｉｎ）を満たし、次の制御周期における前記双方向ＤＣ／ＤＣコンバータの電圧追跡誤差を最も小さくする現在の制御周期の理論電圧制御量を計算し、Ｕ_{ｃ１＿ｏｆｆ}（ｋ）は現在の制御周期の理論電圧制御量であり、Ｃ_１は第１コンデンサの容量値であり、前記第１整流モジュールは順に第１コンデンサによって前記第２整流モジュールに接続され、Ｕ_０（ｋ）は現在の制御周期の第２電圧値、Ｕ_ｒｅｆは参照電圧値、Ｔｓは前記制御周期の期間、Ｖ_ｉｎは前記直流電圧の電圧値であり、Ｃ_ｏｓｓは第１スイッチングトランジスタ、第２スイッチングトランジスタ、第３スイッチングトランジスタ及び第４スイッチングトランジスタの寄生容量値であり、Ｒ_Ｌは前記第２整流モジュールの出力負荷抵抗の抵抗値である。

第３態様によれば、本願の実施例は双方向ＤＣ／ＤＣコンバータの制御装置をさらに提供し、ソース側は順に前記双方向ＤＣ／ＤＣコンバータの第１整流モジュール及び第２整流モジュールによってターゲット側に電気エネルギーを伝送し、前記装置は、現在の制御周期で第１整流モジュールが出力する第１電圧値を取得することに用いられる第１取得モジュールと、現在の制御周期で第２整流モジュールが出力する第２電圧値を取得することに用いられる第２取得モジュールと、次の制御周期の電圧追跡誤差を低減させるように、所定の参照電圧値及び前記第２電圧値に応じて現在の制御周期における前記双方向ＤＣ／ＤＣコンバータの理論電圧制御量を計算することに用いられる計算モジュールと、前記理論電圧制御量及び前記第１電圧値に応じて次の制御周期における前記双方向ＤＣ／ＤＣコンバータの実際出力電圧を設定することに用いられる制御モジュールと、を備える。

第４態様によれば、本願の実施例は記憶媒体をさらに提供し、コンピュータプログラムが記憶されており、前記コンピュータプログラムがプロセッサによって実行されると、第１態様のいずれか一項に記載の方法を実行する。

上記説明は単に本願の技術案の概要であり、本願の技術的手段をより明確に理解するために、明細書の内容に従って実施することができ、本願の上記及びほかの目的、特徴及び利点をより明確でわかりやすくするために、以下、本願の具体的な実施形態を例示する。

以下の好適実施形態の詳細な説明を閲覧することによって、ほかの様々な利点及び長所は当業者にとって明らかになる。図面は好適実施形態を示すことを目的とするためのものであり、本願を限定するものではない。すべての図面において、同じ符号は同じ部材を示す。図面において、

本願の実施例における双方向ＤＣ／ＤＣコンバータの第１の構造模式図である。 本願の実施例における双方向ＤＣ／ＤＣコンバータの第２の構造模式図である。 本願の実施例における双方向ＤＣ／ＤＣコンバータの主制御モジュールの構造図である。 本願の実施例における双方向ＤＣ／ＤＣコンバータの波形図である。 本願の実施例における双方向ＤＣ／ＤＣコンバータの制御方法のフローチャートである。 本願の実施例における双方向ＤＣ／ＤＣコンバータの制御装置の構造図である。 本願の実施例における電子機器の構造図である。

以下、図面を参照しながら本願の技術案の実施例を詳細に説明する。以下の実施例は単に本願の技術案をより明確に説明することに用いられるため、単に例示的なものであり、本願の保護範囲を限定するものではない。

特に定義されていない限り、本明細書で使用されるすべての技術及び科学用語は当業者が通常理解する意味と同じであり、本明細書で使用される用語は単に具体的な実施例を説明することを目的とし、本願を限定するものではない。本願の明細書、特許請求の範囲及び上記図面の簡単な説明における用語「備える」、「有する」及びそれらの任意の変形は、非排他的な包含をカバーすることを意図する。

本願の実施例の説明では、技術用語「第１」、「第２」などは単に異なる対象を区別することに用いられ、相対的な重要性を指示又は暗示したり、指示される技術的特徴の数、特定の順序又は主従関係を暗黙的に示したりするものではないと理解すべきである。本願の実施例の説明では、特に明確に限定されていない限り、「複数」の意味は２つ以上である。

本願における「実施例」への言及は、実施例を参照して説明される特定の特徴、構造又は特性が本願の少なくとも１つの実施例に含まれてもよいことを意味する。明細書の様々な場所で該用語が出現することは、必ずしもすべてが同じ実施例を指すわけではなく、ほかの実施例と相互に排他的に独立した又は候補の実施例でもない。当業者が明示的及び暗黙的に理解できるように、本明細書で説明された実施例はほかの実施例と組み合わせることができる。

本願の実施例の説明では、用語「及び／又は」は、単に関連対象の関連関係を説明し、３種の関係が存在することを示し、例えば、Ａ及び／又はＢは、Ａのみが存在すること、Ａ及びＢの両方が存在すること、Ｂのみが存在することという３種の場合を示してもよい。また、本明細書における文字「／」は、一般的に前後の関連対象が「又は」の関係であることを示す。

本願の実施例の説明では、用語「複数」とは、２つ以上（２つを含む）を意味し、同様に、「複数組」とは、２組以上（２組を含む）を意味し、「複数枚」とは、２枚以上（２枚を含む）を意味する。

本願の実施例の説明では、技術用語「中心」、「縦方向」、「横方向」、「長さ」、「幅」、「厚さ」、「上」、「下」、「前」、「後」、「左」、「右」、「垂直」、「水平」、「頂」、「底」、「内」、「外」、「時計回り」、「反時計回り」、「軸方向」、「径方向」、「周方向」などで指示される方位又は位置関係は図示に基づく方位又は位置関係であり、本願の実施例を説明しやすくし説明を簡素化するためのものに過ぎず、係る装置又は素子が必ず特定の方位を有したり、特定の方位で構成及び操作されたりすることを指示又は暗示するものではなく、従って、本願の実施例を制限しないと理解すべきである。

本願の実施例の説明では、特に明確な規定及び限定がない限り、技術用語「取り付け」、「連結」、「接続」、「固定」などは広義に理解すべきであり、例えば、固定的接続、取り外し可能な接続、又は一体的な接続であってもよく、機械的接続、電気的接続であってもよく、直接接続、中間媒体を介する間接的接続、２つの素子の内部の連通又は２つの素子の相互作用関係であってもよい。当業者であれば、具体的な状況に応じて本願の実施例における上記用語の具体的な意味を理解することができる。

図１に示すように、図１は本願の実施例における双方向ＤＣ／ＤＣコンバータの構造図である。該双方向ＤＣ／ＤＣコンバータ１００は第１整流モジュール１０１、第２整流モジュール１０２、第１コンデンサＣ１、変圧器１０４及び主制御モジュール１０５を備える。該第１整流モジュール１０１、該第１コンデンサＣ１、該変圧器１０４及び該第２整流モジュール１０２は順に接続される。該主制御モジュール１０５は該第１コンデンサ及び該第１整流モジュール１０１のノードに接続され、該主制御モジュール１０５は該第２整流モジュール１０２の出力端子に接続され、該主制御モジュール１０５はさらに該第１整流モジュール１０１の制御端子に接続される。ソース側２００は該第１整流モジュール１０１の入力端子に接続され、ターゲット側３００は該第２整流モジュール１０２の出力端子に接続される。該ソース側２００は該双方向ＤＣ／ＤＣコンバータ１００によって該ターゲット側３００に電気エネルギーを伝送する。

該ソース側２００は直流電源であってもよく、ターゲット側３００は充電対象の電池パックであってもよい。

該第１整流モジュール１０１は該ソース側２００が入力する第１直流電力を受信し、該第１直流電力を第１交流電力に変換して出力することに用いられる。該第１交流電力は該第１コンデンサＣ１によって該変圧器１０４に伝送され、電圧上昇又は電圧降下変化を経た第１交流電力は該第２整流モジュール１０２に入力され、該第１交流電力は該第２整流モジュール１０２によって整流されて対応する第２直流電力を出力し、該第２直流電力は該ターゲット側に入力される。

該主制御モジュール１０５は第１整流モジュールが現在の制御周期で出力する第１交流電力の第１電圧値及び第２直流電力の第２電圧値を取得することに用いられ、所定の参照電圧値及び前記第２電圧値に応じて現在の制御周期における前記双方向ＤＣ／ＤＣコンバータの理論電圧制御量を計算し、次の制御周期の電圧追跡誤差を低減させ、理論電圧制御量及び第１電圧値に応じて次の制御周期における前記第２整流モジュール１０２の実際出力電圧である次の制御周期における該ＤＣ／ＤＣコンバータの実際出力電圧を設定することに用いられる。

以下、回路図を参照しながら該双方向ＤＣ／ＤＣコンバータを詳細に説明する。

図２に示すように、該第１整流モジュール１０１は第１ブリッジアーム及び第２ブリッジアームを備える。該第１ブリッジアームは第１スイッチングトランジスタＳ１及び第３スイッチングトランジスタＳ３を備える。該第１スイッチングトランジスタＳ１は該第１ブリッジアームの上部ブリッジアーム、該第３スイッチングトランジスタＳ３は該第１ブリッジアームの下部ブリッジアームである。該第２ブリッジアームは第２スイッチングトランジスタＳ２及び第４スイッチングトランジスタＳ４を備える。該第２スイッチングトランジスタＳ２は該第２ブリッジアームの上部ブリッジアーム、該第４スイッチングトランジスタＳ４は該第２ブリッジアームの下部ブリッジアームである。該第１スイッチングトランジスタＳ１の入力端子と前記第２スイッチングトランジスタＳ２の入力端子は接続され、ソース側の正極と接続することに用いられ、前記第３スイッチングトランジスタＳ３の出力端子と前記第４スイッチングトランジスタＳ４の出力端子は接続され、ソース側の負極と接続することに用いられ、前記第１スイッチングトランジスタＳ１の出力端子は前記第３スイッチングトランジスタＳ３の入力端子に接続され、前記第１コンデンサＣ１によって前記変圧器１０４の一次側の正端子に接続され、前記第２スイッチングトランジスタＳ２の出力端子は前記第４スイッチングトランジスタＳ４の入力端子に接続され、且つ前記変圧器１０４の一次側の負端子に接続される。主制御モジュール１０５は前記第１スイッチングトランジスタＳ１、第２スイッチングトランジスタＳ２、第３スイッチングトランジスタＳ３及び第４スイッチングトランジスタＳ４の制御端子にそれぞれ接続される。

本実施例では、該第１スイッチングトランジスタＳ１、第２スイッチングトランジスタＳ２、第３スイッチングトランジスタＳ３及び第４スイッチングトランジスタＳ４はいずれもＰＭＯＳトランジスタであり、勿論、ＮＭＯＳトランジスタ又はほかのタイプのスイッチングトランジスタを使用してもよい。該第１スイッチングトランジスタＳ１、第２スイッチングトランジスタＳ２、第３スイッチングトランジスタＳ３及び第４スイッチングトランジスタＳ４はいずれもＰＭＯＳトランジスタであり、寄生容量はいずれもＣｏｓｓでマークされる。該第１スイッチングトランジスタＳ１と該第４スイッチングトランジスタＳ４のスイッチング状態は同じであり、該第２スイッチングトランジスタＳ２と該第３スイッチングトランジスタＳ３のスイッチング状態は同じであり、該第１スイッチングトランジスタＳ１と該第２スイッチングトランジスタＳ２のスイッチング状態は反対である。

いくつかの実施例では、該第２整流モジュール１０２は第５スイッチングトランジスタＱ１、第６スイッチングトランジスタＱ２、第７スイッチングトランジスタＱ３及び第８スイッチングトランジスタＱ４を備えてもよい。該第５スイッチングトランジスタＱ１及び該第７スイッチングトランジスタＱ３は該第２整流モジュール１０２の第３ブリッジアームを構成し、該第６スイッチングトランジスタＱ２及び第８スイッチングトランジスタＱ４は該第２整流モジュール１０２の第４ブリッジアームを構成する。

該第５スイッチングトランジスタＱ１の入力端子は該第６スイッチングトランジスタＱ２の入力端子に接続され、且つターゲット側の正極に接続され、該第５スイッチングトランジスタＱ１の出力端子は該第７スイッチングトランジスタＱ３の入力端子に接続され、且つ該変圧器１０４の二次側の正端子に接続される。該第７スイッチングトランジスタＱ３の出力端子は該第８スイッチングトランジスタＱ４の出力端子に接続され、且つ該ターゲット側の負極に接続される。該第６スイッチングトランジスタＱ２の出力端子は該第８スイッチングトランジスタＱ４の入力端子に接続され、且つ該変圧器１０４の二次側の負端子に接続される。

第５スイッチングトランジスタＱ１、第６スイッチングトランジスタＱ２、第７スイッチングトランジスタＱ３及び第８スイッチングトランジスタＱ４はいずれもＰＭＯＳトランジスタであり、ダイオードとして使用されることに相当する。該第５スイッチングトランジスタＱ１、第６スイッチングトランジスタＱ２、第７スイッチングトランジスタＱ３及び第８スイッチングトランジスタＱ４の寄生容量はＣｏｓｓである。

いくつかの実施例では、該双方向ＤＣ／ＤＣコンバータは第１インダクタＬ１、第２インダクタＬ２、第２コンデンサＣ２、フィルタリングコンデンサＣ０及び出力負荷抵抗ＲＬをさらに備える。
該第１インダクタＬ１の一端は該第１スイッチングトランジスタ及び第３スイッチングトランジスタの共通ノードに接続され、該第１インダクタＬ１の他端は該第１コンデンサＣ１の一端に接続され、該第１コンデンサＣ１の他端は該変圧器１０４の一次側の正端子に接続される。該第１インダクタＬ１は該第１コンデンサＣ１とともにＬＣ共振回路を構成してもよい。

該第２インダクタＬ２の一端は該変圧器１０４の二次側の正端子に接続され、該第２インダクタＬ２の他端は該第２コンデンサＣ２の一端に接続され、該第２コンデンサＣ２の他端は該第５スイッチングトランジスタ及び第７スイッチングトランジスタの共通ノードに接続される。該第２インダクタＬ２は該第２コンデンサＣ２とともにＬＣ共振回路を構成する。

いくつかの実施例では、該主制御モジュール１０５の各機能は１つのチップ内に集積されてもよく、コンピュータプログラムの方式に基づいて該主制御モジュール１０５の各機能を実現する。例えば、電池管理システムに集積されてもよい。

別のいくつかの実施例では、図３に示すように、該主制御モジュール１０５は、第１サンプリングユニット１０５１、第２サンプリングユニット１０５２、予測コントローラ１０５３及び比較ユニット１０５４を備えてもよい。

該第１サンプリングユニット１０５１は前記第１コンデンサＣ１及び前記第１整流モジュール１０１の共通ノードに接続され、第１電圧値を取得する。第２サンプリングユニット１０５２は前記第２整流モジュール１０２の出力端子に接続され、第２電圧値を取得する。予測コントローラ１０５３は前記第２サンプリングユニット１０５２に接続され、前記参照電圧値及び前記第２電圧値に応じて現在の制御周期の理論電圧制御量を計算し、次の制御周期の電圧追跡誤差を低減させることに用いられ、比較ユニット１０５４は前記第１サンプリングユニット１０５１及び前記予測コントローラ１０５３に接続され、前記理論電圧制御量と前記第１電圧値とを比較し、比較結果に基づいてスイッチング信号を生成し、前記スイッチング信号を前記第１整流モジュール１０１の制御端子に送信することに用いられる。

該第１サンプリングユニット１０５１は一般的なサンプリングシングルチャネルであってもよく、例えば、分圧式サンプリング回路と対応するアナログデジタル変換器との組み合わせであり、分圧式サンプリング回路は該第１コンデンサＣ１の入力端子の電圧を検出し、次に該アナログデジタル変換器によってデジタル信号に変換して第１電圧値を得る。勿論、これに限定されない。

該第２サンプリングユニット１０５２は一般的なサンプリングシングルチャネルであり、例えば、分圧式サンプリング回路と対応するアナログデジタル変換器との組み合わせであり、分圧式サンプリング回路は該第２整流モジュール１０２の出力端子の電圧を検出し、次に該アナログデジタル変換器によってデジタル信号に変換して第２電圧値を得る。

該予測コントローラ１０５３はチップであってもよく、該予測コントローラの機能をコンピュータの形式で電池管理システムに集積してもよい。

該予測コントローラ１０５３は以下の式によって次の制御周期における前記双方向ＤＣ／ＤＣコンバータの電圧追跡誤差を最も小さくする又は比較的小さくする現在の制御周期の理論電圧制御量を計算してもよい。

Ｕ_{ｃ１＿ｏｆｆ}（ｋ）＝［Ｃ_１Ｕ_０（ｋ）Ｕ_ｒｅｆ－Ｃ_１Ｕ_０ ^２（ｋ）＊（１－Ｔ_Ｓ／Ｒ_ＬＣ_１）－４Ｃ_ｏｓｓＶ_ｉｎ ^２］／（４Ｃ_１Ｖ_ｉｎ）

Ｕ_{ｃ１＿ｏｆｆ}（ｋ）は現在の制御周期の理論電圧制御量であり、Ｃ_１は第１コンデンサの容量値であり、前記第１整流モジュールは順に第１コンデンサ及び変圧器によって前記第２整流モジュールに接続され、Ｕ_０（ｋ）は現在の制御周期の第２電圧値、Ｕ_ｒｅｆは参照電圧値、Ｔ_Ｓは前記制御周期の期間、Ｖ_ｉｎは第１直流電圧の電圧値であり、Ｃ_ｏｓｓは第１スイッチングトランジスタＳ１、第２スイッチングトランジスタＳ２、第３スイッチングトランジスタＳ３及び第４スイッチングトランジスタＳ４の寄生容量値であり、ＲＬは前記第２整流モジュール１０２の出力負荷抵抗の抵抗値であり、前記第１スイッチングトランジスタＳ１及び前記第３スイッチングトランジスタＳ３は前記第１ブリッジアームを構成し、前記第２スイッチングトランジスタＳ２及び前記第４スイッチングトランジスタＳ４は第２ブリッジアームを構成する。

該比較ユニット１０５４は、例えば、ヒステリシスコンパレータなどのコンパレータを使用してもよい。該スイッチング信号は第１スイッチング信号及び第２スイッチング信号を含んでもよい。第１スイッチング信号は該第１スイッチングトランジスタ及び第４スイッチングトランジスタの制御端子に出力され、第２スイッチング信号は該第２スイッチングトランジスタ及び第３スイッチングトランジスタの制御端子に出力され、第１スイッチング信号と第２スイッチング信号は逆相信号である。

図４に示すように、現在の制御周期において、前記第１電圧値が第１区間にあると、次の制御周期において、前記第１ブリッジアームの上部ブリッジアームと第２ブリッジアームの下部ブリッジアームはオンになり（Ｓ１とＳ４はオンになり）、前記第１ブリッジアームの下部ブリッジアームと第２ブリッジアームの上部ブリッジアームはオフになり（Ｓ２とＳ３はオフになり、）、現在の制御周期において、前記第１電圧値が第２区間にあると、次の制御周期において、前記第１ブリッジアームの上部ブリッジアームと第２ブリッジアームの下部ブリッジアームはオフになり（Ｓ１とＳ４はオフになり）、前記第１ブリッジアームの下部ブリッジアームと第２ブリッジアームの上部ブリッジアームはオンになる（Ｓ２とＳ３はオンになる）。

第１電圧値は制御周期ごとに１つの谷値Ｖ_１１及び１つのピーク値Ｖ_２２を含み、第１区間は（－Ｕ_{ｃ１＿ｏｆｆ}，Ｖ_ｌ１］と［Ｖ_ｌ１，Ｕ_{ｃ１＿ｏｆｆ}）の和集合であり、第２区間は［Ｖ_２２，Ｕ_{ｃ１＿ｏｆｆ}）と（Ｕ_{ｃ１＿ｏｆｆ}，Ｖ_２２］の和集合であり、Ｕ_{ｃ１＿ｏｆｆ}は理論電圧制御量である。

１つの周期Ｔ_Ｓにおいて該双方向ＤＣ／ＤＣコンバータに入力される平均入力電流Ｉ_ｉｎは式（１）で示されてもよい。

Ｉ_ｉｎ＝（４Ｃ_１Ｕ_{ｃ１＿ｏｆｆ}＋８Ｃ_ｏｓｓＶ_ｉｎ）／Ｔ_Ｓ＝４Ｃ_１Ｕ_{ｃ１＿ｏｆｆ}ｆ_Ｓ＋８Ｃ_ｏｓｓＶ_ｉｎｆ_Ｓ…（１）

該ｆ_Ｓ＝１／Ｔ_Ｓである。

従って、入力電力Ｐ_ｉｎは式（２）で示されてもよい。

Ｐ_ｉｎ＝（４Ｃ_１Ｕ_{ｃ１＿ｏｆｆ}ｆ_Ｓ＋８Ｃ_ｏｓｓＶ_ｉｎｆ_Ｓ）Ｖ_ｉｎ…（２）。

該双方向ＤＣ／ＤＣコンバータの伝送効率が１であり、出力Ｐ_ｏｕがＰ_ｉｎ＝Ｐ_ｏｕｔを満たすとすると、１つの制御周期における共振空洞（第１インダクタＬ１、第１コンデンサＣ１、変圧器、第２インダクタＬ２、及び第２コンデンサＣ２からなる）の平均出力電流Ｉ_ｏｕｔは式（３）で示されてもよい。

Ｉ_ｏｕｔ＝Ｐ_ｏｕｔ／Ｕ_０＝（４Ｃ_１Ｕ_{ｃ１＿ｏｆｆ}ｆ_ＳＶ_ｉｎ＋８Ｃ_ｏｓｓＶ_ｉｎｆ_ＳＶ_ｉｎ）／Ｕ０…（３）。

以上からわかるように、式（３）のＵ_{ｃ１＿ｏｆｆ}を除き、残りはいずれも既知の量であり、この場合、Ｕ_{ｃ１＿ｏｆｆ}を制御することによってＩ_ｏｕｔの値を制御することができる。

後段の第２整流モジュールの出力負荷抵抗ＲＬとフィルタリングコンデンサＣ０とで構成されるＲＣ回路に対して、式（４）のように微分モデリングを行うようにしてもよい。

Ｃ_０ｄＵ_０／ｄｔ＋Ｕ_０／Ｒ_Ｌ＝Ｉ_ｏｕｔ…（４）

Ｒ_Ｌは出力負荷抵抗ＲＬの抵抗値であり、Ｕ_０は第２整流モジュールが出力する第２直流電力の第２電圧値である。

フォワードオイラー法の展開式（４）を使用して、式（５）を得る。

Ｃ_０Ｕ_０（ｋ＋１）－Ｕ_０（ｋ）／Ｔ_Ｓ＋Ｕ_０（ｋ）／Ｒ_Ｌ＝Ｉ_ｏｕｔ（ｋ）…（５）。

ｋは回路が安定状態で動作する１つの制御周期であり、ｋ＋１はＫに対応する制御周期の次の制御周期をマークし、展開して式（６）を得ることができる。

Ｕ_０（ｋ＋１）＝（１－Ｔ_Ｓ／Ｒ_ＬＣ_０）＊Ｕ_０（ｋ）＋Ｉ_ｏｕｔ（ｋ）＊Ｔ_Ｓ／Ｃ_０…（６）。

式（６）によって、ｋ制御周期の回路パラメータに応じて次の制御周期の出力電圧をリアルタイムで予測することができ、Ｉ_ｏｕｔ（ｋ）は式（３）から与えられてもよい。以上の分析に基づいて、参照電圧Ｕ_ｒｅｆに対する出力電圧のリアルタイムな追跡を実現し、且つ追跡誤差を最も小さくするために、最適化評価関数を式（７）に設定する。

Ｊ_ｏｐｔ＝｛Ｕ_０（ｋ＋１）－Ｕ_ｒｅｆ｝^２…（７）。

式（７）に応じて、次の制御周期の電圧追跡誤差Ｊ_ｏｐｔを最も小さくする制御量を算出することができ、すなわち、
Ｕ_{ｃ１＿ｏｆｆ}（ｋ）＝［Ｃ_１Ｕ_０（ｋ）Ｕ_ｒｅｆ－Ｃ_１Ｕ_０ ^２（ｋ）＊（１－Ｔ_Ｓ／Ｒ_ＬＣ_１）－４Ｃ_ｏｓｓＶ_ｉｎ ^２］／（４Ｃ_１Ｖ_ｉｎ）である。

以上の式に応じて、次の制御周期の電圧追跡誤差を最も小さくする現在の制御周期の理論電圧制御量を算出することができる。

以上からわかるように、本願の実施例に係る双方向ＤＣ／ＤＣコンバータは、所定の参照電圧値及び前記第２電圧値に基づいて次の制御周期の電圧追跡誤差を最も小さくする又は比較的小さくする理論電圧制御量を計算し、次に、該理論電圧制御量及び第１整流モジュールが出力する第１電圧値と組み合わせて該双方向ＤＣ／ＤＣコンバータの次の給電の実際出力電圧を調整し、それにより次の制御周期の電圧追跡誤差を減少させる有益な効果を実現し、また、すべての作業条件で非常に迅速な動的応答を得ることができ、予測制御はパラメータ調整をスムーズに回避でき、各制御周期に理論電圧制御量を直接計算し、出力される理論電圧制御量は周波数ではなくスイッチング信号であり、それによりパルス周波数変調器を使用して対応するスイッチング信号を生成する必要がなく、遅延を低減させ、デバイスのコストを削減させることができる。

図５に示すように、図５は本願のいくつかの実施例における双方向ＤＣ／ＤＣコンバータの制御方法であり、上記いずれかの実施例における双方向ＤＣ／ＤＣコンバータの主制御モジュールに用いられる。該双方向ＤＣ／ＤＣコンバータの制御方法は、以下のステップＳ２０１～Ｓ２０４を含む。
Ｓ２０１、現在の制御周期で第１整流モジュールが出力する第１電圧値を取得する。

Ｓ２０２、現在の制御周期で第２整流モジュールが出力する第２電圧値を取得し、ソース側は順に前記第１整流モジュール及び前記第２整流モジュールによってターゲット側に電気エネルギーを伝送する。

Ｓ２０３、所定の参照電圧値及び前記第２電圧値に応じて現在の制御周期における前記双方向ＤＣ／ＤＣコンバータの理論電圧制御量を計算する。

Ｓ２０４、前記理論電圧制御量及び前記第１電圧値に応じて次の制御周期における前記双方向ＤＣ／ＤＣコンバータの実際出力電圧を設定する。

該ステップＳ２０１では、該第１電圧値は、第１サンプリングユニットが対応するノードの電圧に対してサンプリング及びアナログデジタル変換を行うことで得られてもよい。

該ステップＳ２０２では、第２電圧値は、第２サンプリングユニットが該第２整流モジュールの出力ノードの電圧に対してサンプリング及びアナログデジタル変換を行うことで得られてもよい。

該ステップＳ２０３では、上記実施例で推論された式を使用して該理論電圧制御量を計算してもよい。該式は以下の通りである。

Ｕ_{ｃ１＿ｏｆｆ}（ｋ）＝［Ｃ_１Ｕ_０（ｋ）Ｕ_ｒｅｆ－Ｃ_１Ｕ_０ ^２（ｋ）＊（１－Ｔ_Ｓ／Ｒ_ＬＣ_１）－４Ｃ_ｏｓｓＶ_ｉｎ ^２］／（４Ｃ_１Ｖ_ｉｎ）

次の制御周期における前記双方向ＤＣ／ＤＣコンバータの電圧追跡誤差を最も小さくする又は比較的小さくする現在の制御周期の理論電圧制御量を計算する。Ｕ_{ｃ１＿ｏｆｆ}（ｋ）は現在の制御周期の理論電圧制御量であり、Ｃ_１は第１コンデンサの容量値であり、前記第１整流モジュールは順に第１コンデンサ及び変圧器によって前記第２整流モジュールに接続され、Ｕ_０（ｋ）は現在の制御周期の第２電圧値、Ｕ_ｒｅｆは参照電圧値、Ｔ_Ｓは前記制御周期の期間、Ｖ_ｉｎは第１直流電圧の電圧値であり、Ｃ_ｏｓｓは第１スイッチングトランジスタＳ１、第２スイッチングトランジスタＳ２、第３スイッチングトランジスタＳ３及び第４スイッチングトランジスタＳ４の寄生容量値であり、ＲＬは前記第２整流モジュール１０２の出力負荷抵抗の抵抗値であり、前記第１スイッチングトランジスタＳ１及び前記第３スイッチングトランジスタＳ３は前記第１ブリッジアームを構成し、前記第２スイッチングトランジスタＳ２及び前記第４スイッチングトランジスタＳ４は第２ブリッジアームを構成する。

いくつかの実施例では、該ステップＳ０３は、Ｓ１０３１、現在の制御周期と次の制御周期の電圧制御量の第１関係を取得するサブステップと、Ｓ１０３２、前記所定の参照電圧及び次の周期の電圧制御量に応じて追跡誤差の評価関数を設定するサブステップと、Ｓ１０３３、所定の参照電圧値、前記第２電圧値、前記第１関係及び前記評価関数に応じて現在の制御周期における前記双方向ＤＣ／ＤＣコンバータの理論電圧制御量を計算するサブステップと、を含む。

該ステップＳ１０３１では、該第１関係は上記実施例における式である。

Ｕ_０（ｋ＋１）＝（１－Ｔ_Ｓ／Ｒ_ＬＣ_０）＊Ｕ_０（ｋ）＋Ｉ_ｏｕｔ（ｋ）＊Ｔ_Ｓ／Ｃ_０

該ステップＳ１０３２では、評価関数は上記実施例におけるＪ_ｏｐｔ＝｛Ｕ_０（ｋ＋１）－Ｕ_ｒｅｆ｝^２であり、Ｊ_ｏｐｔが最も小さいと、最小追跡誤差を得る。

該ステップＳ１０３３では、まず、前記第１関係及び前記評価関数に応じて所定の計算式を得て、次に、前記所定の計算式、前記第２電圧値及び前記所定の参照電圧に応じて、次の制御周期における前記双方向ＤＣ／ＤＣコンバータの電圧追跡誤差を最も小さくする理論電圧制御量を計算する。該所定の式は、
Ｕ_{ｃ１＿ｏｆｆ}（ｋ）＝［Ｃ_１Ｕ_０（ｋ）Ｕ_ｒｅｆ－Ｃ_１Ｕ_０ ^２（ｋ）＊（１－Ｔ_Ｓ／Ｒ_ＬＣ_１）－４Ｃ_ｏｓｓＶ_ｉｎ ^２］／（４Ｃ_１Ｖ_ｉｎ）である。

該ステップＳ２０４では、スイッチング信号を出力して該第１整流モジュールの各スイッチングトランジスタのオンとオフを調整することによって次の制御周期の実際出力電圧を調整する目的を達成する。

いくつかの実施例では、該ステップＳ２０４は、前記理論電圧制御量及び前記第１電圧値に応じてスイッチング信号を生成し、次の制御周期における前記双方向ＤＣ／ＤＣコンバータの実際出力電圧を制御するステップを含んでもよい。該スイッチング信号は１つの信号であってもよく、複数の信号であってもよく、それにより第１整流モジュールの各スイッチングトランジスタのスイッチング制御を実現する。

いくつかの実施例では、前記理論電圧制御量及び前記第１電圧値に応じてスイッチング信号を生成する前記ステップは、前記理論電圧制御量と前記第１電圧値とを比較してスイッチング信号を生成するステップであって、前記スイッチング信号は、前記第１整流モジュールの制御端子に送信されて前記第１整流モジュールが次の制御周期で出力する第１電圧値を制御し、さらに次の制御周期における前記双方向ＤＣ／ＤＣコンバータの実際出力電圧を制御することに用いられるステップを含む。

該第１整流モジュールは第１整流ブリッジ及び第２整流ブリッジを備えるため、該制御信号は第１制御信号及び第２制御信号を含む。

該ステップＳ２０４は具体的には、前記電圧制御量と前記第１電圧値とを比較して次の制御周期の第１スイッチング信号及び第２スイッチング信号を得て、前記第１スイッチング信号は前記第１ブリッジアームの上部ブリッジアームと第２ブリッジアームの下部ブリッジアームのオンとオフを制御することに用いられ、前記第２スイッチング信号は前記第１ブリッジアームの下部ブリッジアームと前記第２ブリッジアームの上部ブリッジアームのオンとオフを制御することに用いられる。該第１ブリッジアームの上部ブリッジアームは第１スイッチングトランジスタ、第１ブリッジアームの下部ブリッジアームは第３スイッチングトランジスタ、該第２ブリッジアームの上部ブリッジアームは第２スイッチングトランジスタ、該第２ブリッジアームの下部ブリッジアームは第４スイッチングトランジスタである。

前記第１電圧値が第１区間にあると、次の制御周期において、前記第１ブリッジアームの上部ブリッジアームと第２ブリッジアームの下部ブリッジアームはオンになり、前記第１ブリッジアームの下部ブリッジアームと前記第２ブリッジアームの上部ブリッジアームはオフになり、現在の制御周期において、前記第１電圧値が第２区間にあると、次の制御周期において、前記第１ブリッジアームの上部ブリッジアームと第２ブリッジアームの下部ブリッジアームはオフになり、前記第１ブリッジアームの下部ブリッジアームと前記第２ブリッジアームの上部ブリッジアームはオンになる。

該第１電圧値は制御周期ごとに１つの谷値Ｖ_１１及び１つのピーク値Ｖ_２２を含み、第１区間は（－Ｕ_{ｃ１＿ｏｆｆ}，Ｖ_ｌ１］と［Ｖ_ｌ１，Ｕ_{ｃ１＿ｏｆｆ}）の和集合であり、第２区間は［Ｖ_２２，Ｕ_{ｃ１＿ｏｆｆ}）と（Ｕ_{ｃ１＿ｏｆｆ}，Ｖ_２２］の和集合であり、Ｕ_{ｃ１＿ｏｆｆ}は理論電圧制御量である。

以上からわかるように、本願の実施例に係る双方向ＤＣ／ＤＣコンバータの制御方法は、現在の制御周期で第１整流モジュールが出力する第１電圧値を取得し、現在の制御周期で第２整流モジュールが出力する第２電圧値を取得し、ソース側は順に前記第１整流モジュール及び前記第２整流モジュールによってターゲット側に電気エネルギーを伝送し、所定の参照電圧値及び前記第２電圧値に応じて現在の制御周期における前記双方向ＤＣ／ＤＣコンバータの理論電圧制御量を計算し、前記理論電圧制御量及び前記第１電圧値に応じて次の制御周期における前記双方向ＤＣ／ＤＣコンバータの実際出力電圧を設定し、それにより、次の制御周期の電圧追跡誤差を減少させる有益な効果を実現し、また、すべての作業条件で非常に迅速な動的応答を得ることができる。

図６に示すように、図６は本願のいくつかの実施例における双方向ＤＣ／ＤＣコンバータの制御装置の構造図である。該装置は第１取得モジュール３０１、第２取得モジュール３０２、計算モジュール３０３及び制御モジュール３０４を備える。

該第１取得モジュール３０１は現在の制御周期で第１整流モジュールが出力する第１電圧値を取得することに用いられ、該第１電圧値は、第１サンプリングユニットが対応するノードの電圧に対してサンプリング及びアナログデジタル変換を行うことで得られてもよい。

該第２取得モジュール３０２は、現在の制御周期で第２整流モジュールが出力する第２電圧値を取得することに用いられ、ソース側は順に前記第１整流モジュール及び前記第２整流モジュールによってターゲット側に電気エネルギーを伝送し、第２電圧値は、第２サンプリングユニットが該第２整流モジュールの出力ノードの電圧に対してサンプリング及びアナログデジタル変換を行うことで得られてもよい。

該計算モジュール３０３は、次の制御周期の電圧追跡誤差を低減させるように、所定の参照電圧値及び前記第２電圧値に応じて現在の制御周期における前記双方向ＤＣ／ＤＣコンバータの理論電圧制御量を計算することに用いられ、上記実施例で推論された式を使用して該理論電圧制御量を計算してもよい。該式は以下の通りである。

Ｕ_{ｃ１＿ｏｆｆ}（ｋ）＝［Ｃ_１Ｕ_０（ｋ）Ｕ_ｒｅｆ－Ｃ_１Ｕ_０ ^２（ｋ）＊（１－Ｔ_Ｓ／Ｒ_ＬＣ_１）－４Ｃ_ｏｓｓＶ_ｉｎ ^２］／（４Ｃ_１Ｖ_ｉｎ）

次の制御周期における前記双方向ＤＣ／ＤＣコンバータの電圧追跡誤差を最も小さくする又は比較的小さくする現在の制御周期の理論電圧制御量を計算する。Ｕ_{ｃ１＿ｏｆｆ}（ｋ）は現在の制御周期の理論電圧制御量であり、Ｃ_１は第１コンデンサの容量値であり、前記第１整流モジュールは順に第１コンデンサ及び変圧器によって前記第２整流モジュールに接続され、Ｕ_０（ｋ）は現在の制御周期の第２電圧値、Ｕ_ｒｅｆは参照電圧値、Ｔ_Ｓは前記制御周期の期間、Ｖ_ｉｎは第１直流電圧の電圧値であり、Ｃ_ｏｓｓは第１スイッチングトランジスタＳ１、第２スイッチングトランジスタＳ２、第３スイッチングトランジスタＳ３及び第４スイッチングトランジスタＳ４の寄生容量値であり、ＲＬは前記第２整流モジュール１０２の出力負荷抵抗の抵抗値であり、前記第１スイッチングトランジスタＳ１及び前記第３スイッチングトランジスタＳ３は前記第１ブリッジアームを構成し、前記第２スイッチングトランジスタＳ２及び前記第４スイッチングトランジスタＳ４は第２ブリッジアームを構成する。

該制御モジュール３０４は、前記理論電圧制御量及び前記第１電圧値に応じて次の制御周期における前記双方向ＤＣ／ＤＣコンバータの実際出力電圧を設定することに用いられる。スイッチング信号を出力して該第１整流モジュールの各スイッチングトランジスタのオンとオフを調整することによって次の制御周期の実際出力電圧を調整する目的を達成する。

いくつかの実施例では、該制御モジュール３０４は、前記理論電圧制御量及び前記第１電圧値に応じてスイッチング信号を生成し、次の制御周期における前記双方向ＤＣ／ＤＣコンバータの実際出力電圧を制御することに用いられる。該スイッチング信号は１つの信号であってもよく、複数の信号であってもよく、それにより第１整流モジュールの各スイッチングトランジスタのスイッチング制御を実現する。

いくつかの実施例では、前記理論電圧制御量及び前記第１電圧値に応じてスイッチング信号を生成する前記ステップは、前記理論電圧制御量と前記第１電圧値とを比較してスイッチング信号を生成するステップであって、前記スイッチング信号は、前記第１整流モジュールの制御端子に送信されて前記第１整流モジュールが次の制御周期で出力する第１電圧値を制御し、さらに次の制御周期における前記双方向ＤＣ／ＤＣコンバータの実際出力電圧を制御することに用いられるステップを含む。

該第１整流モジュールは第１整流ブリッジ及び第２整流ブリッジを備えるため、該制御信号は第１制御信号及び第２制御信号を含む。

該制御モジュール３０４は、前記電圧制御量と前記第１電圧値とを比較して次の制御周期の第１スイッチング信号及び第２スイッチング信号を得ることに用いられ、前記第１スイッチング信号は前記第１ブリッジアームの上部ブリッジアームと第２ブリッジアームの下部ブリッジアームのオンとオフを制御することに用いられ、前記第２スイッチング信号は前記第１ブリッジアームの下部ブリッジアームと前記第２ブリッジアームの上部ブリッジアームのオンとオフを制御することに用いられる。該第１ブリッジアームの上部ブリッジアームは第１スイッチングトランジスタ、第１ブリッジアームの下部ブリッジアームは第３スイッチングトランジスタ、該第２ブリッジアームの上部ブリッジアームは第２スイッチングトランジスタ、該第２ブリッジアームの下部ブリッジアームは第４スイッチングトランジスタである。

前記第１電圧値が第１区間にあると、次の制御周期において、前記第１ブリッジアームの上部ブリッジアームと第２ブリッジアームの下部ブリッジアームはオンになり、前記第１ブリッジアームの下部ブリッジアームと前記第２ブリッジアームの上部ブリッジアームはオフになり、現在の制御周期において、前記第１電圧値が第２区間にあると、次の制御周期において、前記第１ブリッジアームの上部ブリッジアームと第２ブリッジアームの下部ブリッジアームはオフになり、前記第１ブリッジアームの下部ブリッジアームと前記第２ブリッジアームの上部ブリッジアームはオンになる。

該第１電圧値は制御周期ごとに１つの谷値Ｖ_１１及び１つのピーク値Ｖ_２２を含み、第１区間は（－Ｕ_{ｃ１＿ｏｆｆ}，Ｖ_ｌ１］と［Ｖ_ｌ１，Ｕ_{ｃ１＿ｏｆｆ}）の和集合であり、第２区間は［Ｖ_２２，Ｕ_{ｃ１＿ｏｆｆ}）と（Ｕ_{ｃ１＿ｏｆｆ}，Ｖ_２２］の和集合であり、Ｕ_{ｃ１＿ｏｆｆ}は理論電圧制御量である。

以上からわかるように、本願の実施例に係る双方向ＤＣ／ＤＣコンバータの制御装置は、現在の制御周期で第１整流モジュールが出力する第１電圧値を取得し、現在の制御周期で第２整流モジュールが出力する第２電圧値を取得し、ソース側は順に前記第１整流モジュール及び前記第２整流モジュールによってターゲット側に電気エネルギーを伝送し、所定の参照電圧値及び前記第２電圧値に応じて現在の制御周期における前記双方向ＤＣ／ＤＣコンバータの理論電圧制御量を計算し、前記理論電圧制御量及び前記第１電圧値に応じて次の制御周期における前記双方向ＤＣ／ＤＣコンバータの実際出力電圧を設定し、それにより次の制御周期の電圧追跡誤差を減少させる有益な効果を実現し、また、すべての作業条件で非常に迅速な動的応答を得ることができる。

図７は本願の実施例に係る電子機器の構造模式図であり、本願は電子機器４を提供し、プロセッサ４０１とメモリ４０２とを備え、プロセッサ４０１とメモリ４０２は通信バス４０３及び／又はほかの形態の接続機構（図示せず）によって相互接続され且つ相互通信し、メモリ４０２はプロセッサ４０１に実行可能なコンピュータプログラムが記憶され、コンピューティング機器が運転すると、プロセッサ４０１は該コンピュータプログラムを実行し、実行時、上記実施例のいずれかの選択可能な実施形態における方法を実行する。

本願の実施例は記憶媒体を提供し、前記コンピュータプログラムがプロセッサにより実行されると、上記実施例のいずれかの選択可能な実施形態における方法を実行する。記憶媒体は、例えば、スタティックランダムアクセスメモリ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、ＳＲＡＭと略称）、電気的消去可能なプログラマブル読み出し専用メモリ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ、ＥＥＰＲＯＭと略称）、消去可能なプログラマブル読み出し専用メモリ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ、ＥＰＲＯＭと略称）、プログラマブル読み出し専用メモリ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ、ＰＲＯＭと略称）、読み出し専用メモリ（Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ、ＲＯＭと略称）、磁気メモリ、フラッシュメモリ、磁気ディスク又は光ディスクなど任意のタイプの揮発性又は不揮発性記憶装置又はそれらの組み合わせによって実現されてもよい。

最後に、説明する必要がある点として、以上の各実施例は単に本願の技術案を説明するために用いられ、それを限定するためのものではない。上記各実施例を参照して本願を詳細に説明したが、当業者が理解できるように、上記各実施例に記載の技術案を変更したり、又はその一部又はすべての技術的特徴に対して同等置換を行ったりすることができ、これらの変更や置換は、対応する技術案の趣旨を本願の各実施例の技術案の範囲から逸脱させることがなく、本願の特許請求の範囲及び明細書の範囲に含まれるべきである。特に、構造上の矛盾がない限り、各実施例で言及される各技術的特徴は任意に組み合わせることができる。本願は明細書に開示されている特定の実施例に限定されることなく、特許請求の範囲に属するすべての技術案を含む。

１０１ 第１整流モジュール
１０２ 第２整流モジュール
１０４ 変圧器
１０５ 主制御モジュール
２００ ソース側
３００ ターゲット側

Claims (19)

1. 双方向ＤＣ／ＤＣコンバータの制御方法であって、ソース側は順に前記双方向ＤＣ／ＤＣコンバータの第１整流モジュール及び第２整流モジュールによってターゲット側に電気エネルギーを伝送し、
   現在の制御周期で第１整流モジュールが出力する第１電圧値を取得するステップと、
   現在の制御周期で第２整流モジュールが出力する第２電圧値を取得するステップと、
   所定の参照電圧値及び前記第２電圧値に応じて現在の制御周期における前記双方向ＤＣ／ＤＣコンバータの理論電圧制御量を計算するステップと、
   前記理論電圧制御量及び前記第１電圧値に応じて次の制御周期における前記双方向ＤＣ／ＤＣコンバータの実際出力電圧を設定するステップと、を含む、ことを特徴とする双方向ＤＣ／ＤＣコンバータの制御方法。
2. 前記理論電圧制御量及び前記第１電圧値に応じて次の制御周期における前記双方向ＤＣ／ＤＣコンバータの実際出力電圧を設定する前記ステップは、
   前記理論電圧制御量及び前記第１電圧値に応じてスイッチング信号を生成し、次の制御周期における前記双方向ＤＣ／ＤＣコンバータの実際出力電圧を制御するステップを含む、ことを特徴とする請求項１に記載の方法。
3. 前記理論電圧制御量及び前記第１電圧値に応じてスイッチング信号を生成する前記ステップは、
   前記理論電圧制御量と前記第１電圧値とを比較してスイッチング信号を生成するステップであって、前記スイッチング信号は、前記第１整流モジュールの制御端子に送信されて前記第１整流モジュールが次の制御周期で出力する第１電圧値を調整し、さらに次の制御周期における前記双方向ＤＣ／ＤＣコンバータの実際出力電圧を制御することに用いられるステップを含む、ことを特徴とする請求項２に記載の方法。
4. 前記理論電圧制御量及び前記第１電圧値に応じて次の制御周期における前記双方向ＤＣ／ＤＣコンバータの実際出力電圧を設定する前記ステップは、
   前記理論電圧制御量及び前記第１電圧値をヒステリシスコンパレータに出力して比較を行って、スイッチング信号を生成するステップであって、前記スイッチング信号は、前記第１整流モジュールの制御端子に送信されて前記第１整流モジュールが次の制御周期で出力する第１電圧値を調整し、さらに次の制御周期における前記双方向ＤＣ／ＤＣコンバータの実際出力電圧を制御することに用いられるステップを含む、ことを特徴とする請求項１に記載の方法。
5. 前記第１整流モジュールは第１ブリッジアーム及び第２ブリッジアームを備え、
   前記理論電圧制御量及び前記第１電圧値に応じて次の制御周期における前記双方向ＤＣ／ＤＣコンバータの実際出力電圧を設定する前記ステップは、
   前記理論電圧制御量と前記第１電圧値とを比較して次の制御周期の第１スイッチング信号及び第２スイッチング信号を得るステップを含み、前記第１スイッチング信号は前記第１ブリッジアームの上部ブリッジアームと第２ブリッジアームの下部ブリッジアームのオンとオフを制御することに用いられ、前記第２スイッチング信号は前記第１ブリッジアームの下部ブリッジアームと前記第２ブリッジアームの上部ブリッジアームのオンとオフを制御することに用いられる、ことを特徴とする請求項３又は４に記載の方法。
6. 現在の制御周期において、前記第１電圧値が第１区間にあると、次の制御周期において、前記第１ブリッジアームの上部ブリッジアームと前記第２ブリッジアームの下部ブリッジアームはオンになり、前記第１ブリッジアームの下部ブリッジアームと前記第２ブリッジアームの上部ブリッジアームはオフになり、
   現在の制御周期において、前記第１電圧値が第２区間にあると、次の制御周期において、前記第１ブリッジアームの上部ブリッジアームと前記第２ブリッジアームの下部ブリッジアームはオフになり、前記第１ブリッジアームの下部ブリッジアームと前記第２ブリッジアームの上部ブリッジアームはオンになる、ことを特徴とする請求項５に記載の方法。
7. 前記第１電圧値は制御周期ごとに１つの谷値Ｖ１１及び１つのピーク値Ｖ２２を含み、
   前記第１区間は（－Ｕ_{ｃ１＿ｏｆｆ}，Ｖ_ｌ１］と［Ｖ_ｌ１，Ｕ_{ｃ１＿ｏｆｆ}）の和集合であり、
   前記第２区間は［Ｖ_２２，Ｕ_{ｃ１＿ｏｆｆ}）と（Ｕ_{ｃ１＿ｏｆｆ}，Ｖ_２２］の和集合であり、Ｕ_{ｃ１＿ｏｆｆ}は理論電圧制御量である、ことを特徴とする請求項６に記載の方法。
8. 所定の参照電圧値及び前記第２電圧値に応じて前記現在の制御周期における前記双方向ＤＣ／ＤＣコンバータの理論電圧制御量を計算する前記ステップは、
   現在の制御周期と次の制御周期の電圧制御量の第１関係を取得するステップと、
   前記所定の参照電圧及び次の制御周期の電圧制御量に応じて追跡誤差の評価関数を設定するステップと、
   前記所定の参照電圧値、前記第２電圧値、前記第１関係及び前記評価関数に応じて現在の制御周期における前記双方向ＤＣ／ＤＣコンバータの理論電圧制御量を計算するステップと、を含む、ことを特徴とする請求項５に記載の方法。
9. 前記所定の参照電圧値、前記第２電圧値、前記第１関係及び前記評価関数に応じて現在の制御周期における前記双方向ＤＣ／ＤＣコンバータの理論電圧制御量を計算する前記ステップは、
   前記第１関係及び前記評価関数に応じて所定の計算式を得るステップと、
   前記所定の計算式、前記第２電圧値及び前記所定の参照電圧に応じて、次の制御周期における前記双方向ＤＣ／ＤＣコンバータの電圧追跡誤差を最も小さくする理論電圧制御量を計算するステップと、を含む、ことを特徴とする請求項８に記載の方法。
10. 所定の参照電圧値及び前記第２電圧値に応じて現在の制御周期における前記双方向ＤＣ／ＤＣコンバータの理論電圧制御量を計算する前記ステップは、
    式Ｕ_{ｃ１＿ｏｆｆ}（ｋ）＝［Ｃ_１Ｕ_０（ｋ）Ｕ_ｒｅｆ－Ｃ_１Ｕ_０ ^２（ｋ）＊（１－Ｔｓ／Ｒ_ＬＣ１）－４Ｃ_ｏｓｓＶ_ｉｎ ^２］／（４Ｃ_１Ｖ_ｉｎ）に応じて次の制御周期における前記双方向ＤＣ／ＤＣコンバータの電圧追跡誤差を最も小さくする理論電圧制御量を計算するステップを含み、
    Ｕ_{ｃ１＿ｏｆｆ}（ｋ）は現在の制御周期の理論電圧制御量であり、Ｃ_１は第１コンデンサの容量値であり、前記第１整流モジュールは順に第１コンデンサによって前記第２整流モジュールに接続され、Ｕ_０（ｋ）は現在の制御周期の第２電圧値、Ｕ_ｒｅｆは参照電圧値、Ｔｓは制御周期の期間、Ｖ_ｉｎは第１電圧値であり、Ｃ_ｏｓｓは第１スイッチングトランジスタ、第２スイッチングトランジスタ、第３スイッチングトランジスタ及び第４スイッチングトランジスタの寄生容量値であり、Ｒ_Ｌは前記第２整流モジュールの出力負荷抵抗の抵抗値であり、前記第２スイッチングトランジスタ及び前記第３スイッチングトランジスタは前記第１ブリッジアームを構成し、前記第１スイッチングトランジスタ及び前記第４スイッチングトランジスタは第２ブリッジアームを構成する、ことを特徴とする請求項５に記載の方法。
11. 双方向ＤＣ／ＤＣコンバータであって、
    接続された第１直流電力を第１交流電力に変換して出力する第１整流モジュールと、
    一次側が第１コンデンサによって前記第１整流モジュールに接続され、前記第１交流電力を受信し、二次側が第２交流電力を出力する変圧器と、
    前記二次側に接続され、前記第２交流電力を整流し、整流された第２直流電力を出力する第２整流モジュールと、
    前記第２整流モジュールの出力端子及び前記第１コンデンサの入力端子にそれぞれ接続され、現在の制御周期で第１整流モジュールが出力する第１電圧値及び第２直流電力の第２電圧値を取得し、所定の参照電圧値及び前記第２電圧値に応じて現在の制御周期における前記双方向ＤＣ／ＤＣコンバータの理論電圧制御量を計算し、次の制御周期の電圧追跡誤差を低減させ、前記理論電圧制御量及び前記第１電圧値に応じて次の制御周期における前記第２整流モジュールの実際出力電圧を設定する制御モジュールと、を備える、ことを特徴とする双方向ＤＣ／ＤＣコンバータ。
12. 前記制御モジュールは、
    前記第１コンデンサ及び前記第１整流モジュールに接続され、第１電圧値を取得する第１サンプリングユニットと、
    前記第２整流モジュールの出力端子に接続され、第２電圧値を取得する第２サンプリングユニットと、
    前記第２サンプリングユニットに接続され、前記参照電圧値及び前記第２電圧値に応じて現在の制御周期の理論電圧制御量を計算し、次の制御周期の電圧追跡誤差を低減させることに用いられる予測コントローラと、
    前記第１サンプリングユニット及び前記予測コントローラに接続され、前記理論電圧制御量と前記第１電圧値とを比較し、比較結果に基づいてスイッチング信号を生成し、前記スイッチング信号を前記第１整流モジュールの制御端子に送信することに用いられる比較ユニットと、を備える、ことを特徴とする請求項１１に記載の双方向ＤＣ／ＤＣコンバータ。
13. 前記比較ユニットはヒステリシスコンパレータである、ことを特徴とする請求項１２に記載の双方向ＤＣ／ＤＣコンバータ。
14. 前記第１整流モジュールは第１ブリッジアーム及び第２ブリッジアームを備え、
    前記第１ブリッジアームは第１スイッチングトランジスタ及び第３スイッチングトランジスタを備え、
    前記第２ブリッジアームは第２スイッチングトランジスタ及び第４スイッチングトランジスタを備え、
    前記第１スイッチングトランジスタの入力端子と前記第２スイッチングトランジスタの入力端子は接続され、ソース側の正極と接続することに用いられ、前記第３スイッチングトランジスタの出力端子と前記第４スイッチングトランジスタの出力端子は接続され、ソース側の負極と接続することに用いられ、前記第１スイッチングトランジスタの出力端子は前記第３スイッチングトランジスタの入力端子に接続され、前記第１コンデンサによって前記変圧器の一次側の正端子に接続され、前記第２スイッチングトランジスタの出力端子は前記第４スイッチングトランジスタの入力端子に接続され、且つ前記変圧器の一次側の負端子に接続され、
    前記制御モジュールは前記第１スイッチングトランジスタ、第２スイッチングトランジスタ、第３スイッチングトランジスタ及び第４スイッチングトランジスタの制御端子にそれぞれ接続される、ことを特徴とする請求項１１に記載の双方向ＤＣ／ＤＣコンバータ。
15. 次の制御周期において、前記第１スイッチングトランジスタと第４スイッチングトランジスタはオンになり、前記第２スイッチングトランジスタと第３スイッチングトランジスタはオフになり、
    現在の制御周期において、前記第１電圧値が第２区間にあると、次の制御周期において、前記第１スイッチングトランジスタと第４スイッチングトランジスタはオフになり、第２スイッチングトランジスタと第３スイッチングトランジスタはオンになる、ことを特徴とする請求項１４に記載の双方向ＤＣ／ＤＣコンバータ。
16. 前記第１電圧値は制御周期ごとに１つの谷値Ｖ_１１及び１つのピーク値Ｖ_２２を含み、前記第１区間は（－Ｕ_{ｃ１＿ｏｆｆ}，Ｖ_ｌ１］と［Ｖ_ｌ１，Ｕ_{ｃ１＿ｏｆｆ}）の和集合であり、
    前記第２区間は［Ｖ_２２，Ｕｃ_{１＿ｏｆｆ}）と（Ｕ_{ｃ１＿ｏｆｆ}，Ｖ_２２］の和集合であり、Ｕ_{ｃ１＿ｏｆｆ}は理論電圧制御量である、ことを特徴とする請求項１５に記載の双方向ＤＣ／ＤＣコンバータ。
17. 前記理論電圧制御量は、関係式
    Ｕ_{ｃ１＿ｏｆｆ}（ｋ）＝［Ｃ_１Ｕ_０（ｋ）Ｕ_ｒｅｆ－Ｃ_１Ｕ_０ ^２（ｋ）＊（１－Ｔｓ／Ｒ_ＬＣ１）－４Ｃ_ｏｓｓＶ_ｉｎ ^２］／（４Ｃ_１Ｖ_ｉｎ）を満たし、次の制御周期における前記双方向ＤＣ／ＤＣコンバータの電圧追跡誤差を最も小さくする現在の制御周期の理論電圧制御量を計算し、
    Ｕ_{ｃ１＿ｏｆｆ}（ｋ）は現在の制御周期の理論電圧制御量であり、Ｃ_１は第１コンデンサの容量値であり、前記第１整流モジュールは順に第１コンデンサによって前記第２整流モジュールに接続され、Ｕ_０（ｋ）は現在の制御周期の第２電圧値、Ｕ_ｒｅｆは参照電圧値、Ｔｓは制御周期の期間、Ｖ_ｉｎは前記直流電圧の電圧値であり、Ｃ_ｏｓｓは第１スイッチングトランジスタ、第２スイッチングトランジスタ、第３スイッチングトランジスタ及び第４スイッチングトランジスタの寄生容量値であり、Ｒ_Ｌは前記第２整流モジュールの出力負荷抵抗の抵抗値である、ことを特徴とする請求項１６に記載の双方向ＤＣ／ＤＣコンバータ。
18. 双方向ＤＣ／ＤＣコンバータの制御装置であって、ソース側は順に前記双方向ＤＣ／ＤＣコンバータの第１整流モジュール及び第２整流モジュールによってターゲット側に電気エネルギーを伝送し、
    現在の制御周期で第１整流モジュールが出力する第１電圧値を取得することに用いられる第１取得モジュールと、
    現在の制御周期で第２整流モジュールが出力する第２電圧値を取得することに用いられる第２取得モジュールと、
    次の制御周期の電圧追跡誤差を低減させるように、所定の参照電圧値及び前記第２電圧値に応じて現在の制御周期における前記双方向ＤＣ／ＤＣコンバータの理論電圧制御量を計算することに用いられる計算モジュールと、
    前記理論電圧制御量及び前記第１電圧値に応じて次の制御周期における前記双方向ＤＣ／ＤＣコンバータの実際出力電圧を設定することに用いられる制御モジュールと、を備える、ことを特徴とする双方向ＤＣ／ＤＣコンバータの制御装置。
19. 記憶媒体であって、コンピュータプログラムが記憶されており、前記コンピュータプログラムがプロセッサにより実行されると、請求項１－１０のいずれか一項に記載の方法を実行する、ことを特徴とする記憶媒体。

Images