JP2023514069A - デバイス用ウェーハレベルパッケージ - Google Patents

デバイス用ウェーハレベルパッケージ Download PDF

Info

Publication number
JP2023514069A
JP2023514069A JP2022544678A JP2022544678A JP2023514069A JP 2023514069 A JP2023514069 A JP 2023514069A JP 2022544678 A JP2022544678 A JP 2022544678A JP 2022544678 A JP2022544678 A JP 2022544678A JP 2023514069 A JP2023514069 A JP 2023514069A
Authority
JP
Japan
Prior art keywords
bonding
substrate
package
layer
wafer level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022544678A
Other languages
English (en)
Inventor
リー，ジェ－ウン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Valtion Teknillinen Tutkimuskeskus
Original Assignee
Valtion Teknillinen Tutkimuskeskus
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Valtion Teknillinen Tutkimuskeskus filed Critical Valtion Teknillinen Tutkimuskeskus
Publication of JP2023514069A publication Critical patent/JP2023514069A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0038—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS using materials for controlling the level of pressure, contaminants or moisture inside of the package, e.g. getters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055—Grooves
    • B81C1/00063—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00285—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS using materials for controlling the level of pressure, contaminants or moisture inside of the package, e.g. getters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/093—Conductive package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Micromachines (AREA)

Abstract

本発明の一例示的態様によれば、デバイス用ウェーハレベルパッケージ（１００）が提供され、パッケージ（１００）は、第１の基板（１１）及び第２の基板（２２）と、第１の基板（１１）と第２の基板（２２）との間にある、シールリング（４０）及びボンディング層（３０）を含む封止構造と、第１の基板（１１）の表面にある横方向電気的接続線路（５０）と、を含み、横方向電気的接続線路（５０）は、パッケージ（１００）の内側のデバイスとパッケージ（１００）の外側の電気回路との間の電気的接続を形成する為にシールリング（４０）を通り抜けて延びる。

Description

本発明はデバイス用ウェーハレベルパッケージに関し、特に、微小電気機械システム（ＭＥＭＳ）用のウェーハレベルパッケージに関する。
微小電気機械システム（ＭＥＭＳ）は、小型化された機械的且つ電気機械的素子であり、例えば、超微細加工技術を用いて作られるデバイス及び構造である。ＭＥＭＳは、サイズが１～１００μｍの構成要素から成り、ＭＥＭＳデバイスのサイズは、大まかには、２０μｍ～１ｍｍの範囲にある。
ＭＥＭＳは、そのサイズが小さいこと、その組成、並びにその製造方法の要求が極めて厳しいことから、電気的故障を起こしやすく、機械的損傷を受けやすい。その為、ＭＥＭＳデバイスはパッケージングする必要があり、パッケージングは、例えば、シールリングでつながった２つのウェーハの間にデバイスを密封することによって行われる。２つのウェーハをボンディングによって結合することに用いられるボンディング温度及びボンディング力が不均一であると、ＭＥＭＳの品質が低下する可能性がある。共融温度付近での溶融、及びボンディング力が不均一であると、ＭＥＭＳのシールリングエリアから出たボンディング材が過剰に押しつぶされる可能性がある。これは、ウェーハ間のボイド形成やギャップ寸法のばらつきにつながる可能性がある。更に、一般的に用いられるボンディング技術では、小さいプロセスウィンドウしか得られず、ボンディングのミスアライメントを引き起こす可能性がある。更に、電気的接続は一般に、パッケージングの内側及び外側でのパッドによる困難で複雑な構造によって形成される。
そこで、ウェーハパッケージングの封止構造の構造及び製造方法を改良することが必要とされている。
本発明は、上記従来の技術における課題を解決するためになされたものである。
本発明は、独立請求項の特徴によって定義される。幾つかの特定実施形態が従属請求項において定義される。
本発明の第１の態様によれば、デバイス用ウェーハレベルパッケージが提供され、パッケージは、第１の基板及び第２の基板と、第１の基板と第２の基板との間にある、シールリング及びボンディング層を含む封止構造と、第１の基板の表面にある横方向電気的接続線路と、を含み、横方向電気的接続線路は、パッケージの内側のデバイスとパッケージの外側の電気回路との間の電気的接続を形成する為にシールリングを通り抜けて延びる。パッケージは、シールリング内に複数のマイクロリングを含み、ボンディング層の材料の少なくとも一部がマイクロリング間に配置される。
本発明の一実施形態によれば、ボンディング層は第２の基板の表面にある。
本発明の一実施形態によれば、マイクロリングは、シールリングの表面にある突起によって形成される。
本発明の一実施形態によれば、シールリングは誘電体材料を含む。
本発明の一実施形態によれば、パッケージは、第１の基板上にマイクロリングパターンを含む。
本発明の第２の態様によれば、デバイス用ウェーハレベルパッケージを形成する方法が提供され、本方法は、第１の基板の表面に横方向電気的接続線路を作成するステップと、第１の基板の表面と、横方向電気的接続線路の一部の上とにシールリングを作成するステップと、シールリングの表面に第１のボンディング材層を作成するステップと、第２の基板の表面に第２のボンディング材層を作成するステップと、第１のボンディング材層を第２のボンディング材層にボンディングしてボンディング層を形成するステップと、を含み、横方向電気的接続線路は、パッケージの内側のデバイスとパッケージの外側の電気回路との間の電気的接続を形成する為にシールリングを通り抜けて延びる。本方法は、シールリング内に複数のマイクロリングを設けることによって、ボンディングプロセス中に上記材料が融解したときにボンディング層の材料の少なくとも一部をマイクロリング間に制限するステップを含む。
本発明の一実施形態によれば、第１のボンディング材層を第２のボンディング材層にボンディングするステップは、共晶ボンディング、過渡液相ボンディング、又はガラスフリットウェーハボンディングによって行われる。
本発明の一実施形態によれば、本ウェーハレベルパッケージはＭＥＭＳデバイス向けである。
本発明には利点が幾つもある。本発明は横方向電気的接続線路を提供し、これは、パッケージの内側のデバイスとパッケージの外側の電気回路との間の電気的接続を形成する為にシールリングを通り抜けて延びる。更に、ボンディング基板間のボンディング層（例えば、融解したゲルマニウム－アルミニウム合金）の押しつぶし制御がマイクロリングによって行われる。更に、マイクロリングは、基板のボンディング（特に基板の共晶ボンディング）においてプロセスウィンドウを大きくする。マイクロリングは又、マイクロリングの高さを厳密にすることにより、温度及び圧力の不均一（ボイド等）に影響されない厳密なギャップを実現する。本発明は、ウェーハレベルパッケージの為の良好且つ均一なボンディング強度を実現する。本発明は又、局所的にギザギザを付けて摩擦を増やすことによりボンディング基板間のスリップミスアライメントを減らして、ボンディング品質を向上させる。
本発明の少なくとも幾つかの実施形態によるウェーハレベルパッケージのシールリングの一部を示す。 本発明の少なくとも幾つかの実施形態によるデバイス用ウェーハレベルパッケージのシールリングの一部を示す。 本発明の少なくとも幾つかの実施形態によるデバイス用ウェーハレベルパッケージのシールリングの一部を示す。 本発明の少なくとも幾つかの実施形態によるシールリング構造の一部の上面図を示す。 本発明の少なくとも幾つかの実施形態によるデバイス用ウェーハレベルパッケージを示す。 乃至 本発明の少なくとも幾つかの実施形態による、デバイス用ウェーハレベルパッケージの形成方法を示す。 乃至 本発明の少なくとも幾つかの実施形態によるマイクロリング設計の断面図を示す。 本発明の少なくとも幾つかの実施形態によるマイクロリング構造の上面図を示す。 乃至 本発明の少なくとも幾つかの実施形態による、第１の構造の製造方法を示す。 乃至 本発明の少なくとも幾つかの実施形態による、第２の構造の製造方法を示す。 乃至 本発明の少なくとも幾つかの実施形態による、第１の構造の製造方法を示す。 乃至 本発明の少なくとも幾つかの実施形態による、第２の構造の製造方法を示す。 乃至 本発明の少なくとも幾つかの実施形態による、第１の構造の製造方法を示す。
本文脈では「基板」という用語はウェーハを包含し、例えば、ＭＥＭＳデバイスウェーハ及びキャップウェーハを包含する。
本発明の少なくとも幾つかの実施形態の目的は、（特に微小電気機械システム（ＭＥＭＳ）デバイス用の）高品質ウェーハレベルパッケージを提供することであり、その封止構造は、温度及び圧力の不均一（ボイド等）に影響されない良好な電気的接続並びに厳密なギャップ制御を実現する。
図１は、幾つかの実施形態によるデバイス用ウェーハレベルパッケージ１００の一部を示す。デバイス用ウェーハレベルパッケージ１００は、第１の基板１１及び第２の基板２２と、第１の基板１１と第２の基板２２との間にある、シールリング４０及びボンディング層３０を含む封止構造と、第１の基板１１の表面にある横方向電気的接続線路５０及び／又はダミー線路５１と、を含み、横方向電気的接続線路５０は、パッケージの内側のデバイスとパッケージの外側の電気回路との間の電気的接続を形成する為にシールリング４０を通り抜けて延びる。このように、電気的接続は、シンプルながら信頼性の高い構造によって形成される。一実施形態では、横方向電気的接続線路５０及びダミー線路５１は、組成は同じであるが、パターン及び配置、並びに構造の目的に違いがある。横方向電気的接続線路５０が、パッケージの内側のデバイスとパッケージの外側の外部回路との間の電気的接触を形成する為のものであるのに対し、ダミー線路５１は、シールリング４０の下の、横方向電気的接続線路５０の周囲の表面を均一にならしてシールリング４０の厚さを制御しやすくする為にそこにある。
図１～３は、デバイス用ウェーハレベルパッケージ１００が第２の基板２２の表面にボンディング層３０を含むことを示している。ボンディング層３０は、ウェーハレベルパッケージ１００の第１の基板１１と第２の基板１２とをボンディングで結合することを可能にする。
幾つかの実施形態によれば、ボンディング層３０は共晶合金を含む。共晶合金は、２つ以上の金属を含んでよい。適切な共晶合金として、例えば、ゲルマニウム－アルミニウム合金、金－スズ合金、金－ゲルマニウム合金、金－シリコン合金、金－インジウム合金、又は銅－スズ合金がある。
他の幾つかの実施形態によれば、ボンディング層３０は金属間化合物ボンディング層である。金属間化合物ボンディング層は、銅－スズ合金、金－インジウム合金、又は銀－スズ合金等の金属合金を含んでよい。
代替として、ボンディング層３０は、ガラスフリットウェーハボンディング層であってよい。ガラスフリットボンディングは、表面の粗さに対する許容度が高く、基板の高トポグラフィを取り込むことが可能である。
図１～３は、パッケージ１００が複数の（例えば、２個、３個、又は４個以上の）マイクロリング３３をシールリング４０内に含むことを示している。マイクロリングは、ボンディング層３０の材料（例えば、融解金属）をピンチオフ効果によってマイクロリング間に制限し、マイクロリングの外側の、ボンディング層３０の材料の水平方向の押しつぶしを制御する。マイクロリングは又、マイクロリングの高さを厳密にすることにより、厳密なギャップ制御を実現する。マイクロリングは、ギャップへのボンディング材の流れを均一にすることにより、温度及び圧力の不均一（ボイド等）に影響されないギャップを実現する。ボンディング層は、第２の副構造（図示せず）の表面全体に広がってよい。更に、マイクロリングはボンディングのプロセスウィンドウを大きくする。更にマイクロリングは、局所的にギザギザを付けて摩擦を増やすことにより、第１の基板と第２の基板との間のスリップミスアライメントを減らす。
幾つかの実施形態によれば、マイクロリング３３は、シールリング４０の表面にある突起によって形成される。マイクロリング３３は、シールリング４０の表面に広がる連続リングによって形成されてよい。従って、マイクロリング３３はキャビティの周囲に広がってよい。
図４は、幾つかの実施形態によるシールリング構造の上面図を示す。シールリングの断面方向の幅は、例えば、４０～３００μｍ（６０～１００μｍ等）であってよい。横方向電気的接続線路５０は、シールリング４０を通り抜けてウェーハレベルパッケージの外側に延びる。横方向電気的接続線路５０の幅は、例えば、５～３０μｍ（１０～２０μｍ等）であってよい。横方向電気的接続線路５０は、パッケージの内側のデバイスとパッケージの外側の電気回路との間の電気的接続を可能にする。
図４は更に、シールリング内にダミー線路５１が設けられていることを示している。ダミー線路は、シールリング４０の下の表面を均一にならす。ダミー線路５０の幅は、例えば、１～２０μｍ（２～５μｍ等）であってよい。ダミー線路５１同士の間隔、並びに横方向電気的接続線路５０とダミー線路５１の間隔は、例えば、２～２０μｍ（３～１０μｍ等）であってよい。横方向電気的接続線路５０及びダミー線路５１の厚さは、例えば、０．２～５μｍ（０．５～１μｍ等）であってよい。
図３は、パッケージ１００が第２の基板２２の中に微細溝３４を含むことを示している。この微細溝は、マイクロリング３３を第２の基板２２に対して位置合わせすることを可能にする。
図５は、パッケージ１００が第２の基板２２の中にキャビティ６０を含むことを示している。
図５は更に、パッケージ１００がキャビティ６０の表面にゲッタ６１を含むことを示している。このゲッタは、真空を形成及び保持する為に使用されてよい。このゲッタは、薄膜ゲッタであってよい。このゲッタは、キャビティ中に放出されると見込まれるガス（例えば、水蒸気、酸素、一酸化炭素、二酸化炭素、窒素、水素、及び／又は他のガス）の一部又は全てを吸収する。
一実施形態では、第１の基板１１及び第２の基板２２は、シリコン又はセラミックを含む。シリコンは、疲労することが極めて少ない為、非常に信頼性の高い基板材料であり、長期にわたって壊れずに動作することが可能である。シリコンは、単結晶形態では、ヒステリシスがほとんどない為、エネルギー散逸がほとんどない。適切なセラミック基板は、例えば、窒化シリコン、窒化アルミニウム、窒化チタン、又はシリコンカーバイドである。ウルツ鉱型構造の窒化アルミニウムは焦電性及び圧電性を示し、これにより、例えば、垂直力及びせん断力に対する感度を有するセンサの製造が可能になる。窒化チタンは、導電率が高く、弾性係数が大きい。
一実施形態によれば、横方向電気的接続線路５０及びダミー線路５１は、モリブデン、アルミニウム、又は銅等の金属を含む。これらの金属により、パッケージの内側のデバイスとパッケージの外側の電気回路との間の横方向電気的接続線路において良好且つ信頼性の高い電気的接続が可能になる。
一実施形態によれば、シールリング４０は、絶縁層で覆われた誘電体材料、セラミック材料、又は金属を含む。シールリングは、例えば、二酸化シリコン（ＳｉＯ２）、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化シリコン（Ｓｉ３Ｎ４）、シリコンカーバイド（ＳｉＣ）、又は酸化アルミニウム（Ａｌ２Ｏ３）でコーティングされた銅又はニッケルを含んでよい。二酸化シリコンは、ボンディング層３０の為の良好なぬれ面と、良好な電気絶縁性とを提供する。
マイクロリング３３は、シールリング４０と同じ材料を含んでよく、又は同じ材料で形成されてよく、その材料は、例えば、二酸化シリコン（ＳｉＯ２）、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化シリコン（Ｓｉ３３Ｎ４）、シリコンカーバイド（ＳｉＣ）、又は酸化アルミニウム（Ａｌ２Ｏ３）でコーティングされた銅又はニッケルである。
一実施形態によれば、ゲッタは、ガスを吸収しやすい金属を含む。例えば、ゲッタは、チタン、アルミニウム、ジルコニウム、ボロン、コバルト、カルシウム、ストロンチウム、又はトリウムのうちの少なくとも１つを含んでよい。
一実施形態によれば、パッケージ１００は、第１の基板１１上にマイクロリングパターン９０を含む。マイクロリングパターン９０は、例えば、シリコン（Ｓｉ）、二酸化シリコン（ＳｉＯ２）、金属、又は半導体材料を含んでよい。マイクロリングパターン９０は、シールリング４０の材料（例えば、融解金属）をピンチオフ効果によってマイクロリング間に制限する。マイクロリングパターンは又、マイクロリングパターンの高さを厳密にすることにより、厳密なギャップ制御を実現する。
代替として、ダミー線路５１がマイクロリングパターン９０を形成してよい。
図６Ａ及び６Ｂは、デバイス用ウェーハレベルパッケージ１００を形成する一方法が、第１の基板１１の表面に横方向電気的接続線路５０（図６Ａ及び６Ｂには示さず）を作成するステップと、第１の基板１１の表面の、横方向電気的接続線路５０の一部の上にシールリング４０を作成するステップと、シールリング４０の表面に第１のボンディング材層３１を作成するステップと、第２の基板２２の表面に第２のボンディング材層３２を作成するステップと、第１のボンディング材層３１を第２のボンディング材層３２にボンディングしてボンディング層３０を形成するステップと、を含む、デバイス用ウェーハレベルパッケージ１００を形成する方法を含むことを示している。パッケージ１００の内側のデバイスとパッケージ１００の外側の電気回路との間の電気的接続を形成する為に、横方向電気的接続線路５０はシールリング４０を通り抜けて延びる。
ウェーハレベルパッケージ１００の各層（例えば、第１のボンディング材層３１及び第２のボンディング材層３２）を堆積させることは、一堆積プロセスによって行われてよい。堆積プロセスは、例えば、物理気相堆積（ＰＶＤ）又は化学気相堆積（ＣＶＤ）を含んでよい。
第１のボンディング材層３１及び第２のボンディング材層３２の厚さはそれぞれ、例えば、０．３～０．８μｍ（０．４～０．７μｍ等）であってよい。マイクロリング３３の厚さも、例えば、０．３～０．８μｍ（０．４～０．７μｍ等）であってよい。
幾つかの実施形態によれば、第１のボンディング材層３１を第２のボンディング材層３２にボンディングすることは、共晶ボンディングによって実現される。最初に、温度を、共晶合金の共晶温度より低い値まで上昇させてよい。次に、第１の基板及び第２の基板の両方の加熱が均一になるように、温度を、短時間の間、一定に保持してよい。その後、温度を、共晶点を超える温度まで上昇させてよい。最後に、構造を、共晶温度を下回る温度まで冷却してよい。
共晶ボンディングでは、ボンディング中に強い接触力を使用する必要がない。共晶ボンディングは、表面平坦度の不規則さ、かき傷、及び粒子に対しては、直接ウェーハボンディング法に比べてさほど敏感ではない。これは、共晶ボンディングプロセスが終始液相で進行する為である。
幾つかの実施形態によれば、共晶ボンディングは、共晶合金の共晶温度を１０～２０℃上回る温度で行われる。アルミニウム－ゲルマニウムボンディングは、例えば、３９０℃で行われてよい。金－スズボンディングは、例えば、２９０℃で行われてよい。金－シリコンボンディングは、例えば、３７５℃で行われてよい。金－ゲルマニウムボンディングは、例えば、４３５℃で行われてよい。
代替として、第１のボンディング材層３１を第２のボンディング材層３２にボンディングすることは、過渡液相ボンディングによって実現されてよい。過渡液相ボンディングは結果として、金属間化合物ボンディング層をもたらす。この先進的なはんだボンディングプロセスにより、高品質のハーメチックシールを、他のボンディング技術より低い温度で形成することが可能である。過渡液相ボンディングでは、１つの薄い（典型的には厚さが１～１０μｍの）金属層を使用する。この金属層は、熱プロセス中にボンディング相手の中に拡散して、再溶融温度がボンディング温度より高い金属間化合物層を形成する。金属間化合物ボンディング層は、ほとんどの普通の共晶合金のボンディング温度より低いボンディング温度で形成可能である。従って、金属間化合物ボンディング層は、製造温度を低くすることが必要な用途で使用されてよい。
過渡液相ボンディングは、共晶ボンディングと同様に行われてよい。即ち、最初に、温度を、ボンディング温度より低い値まで上昇させてよい。次に、第１の基板及び第２の基板の両方の加熱が均一になるように、温度を、短時間の間、一定に保持してよい。その後、温度を、ボンディング温度を超える温度まで上昇させてよい。最後に、構造を、ボンディング温度を下回る温度まで冷却してよい。
幾つかの実施形態によれば、過渡液相ボンディングは、１５０～３００℃の温度で行われてよい。
代替として、第１のボンディング材層３１を第２のボンディング材層３２にボンディングすることは、ガラスフリットウェーハボンディングによって実現されてよい。ガラスフリットウェーハボンディングでは、ボンディング用中間層として低融点ガラスを使用する。ボンディングは、印加された接触力で基板を加熱することによって行われる。
ボンディングは、ボンディングチャンバ内で行われてよい。ボンディングチャンバ内では制御された真空圧が生成可能である。この真空圧は、例えば、０．８×１０－５ｍｂａｒであってよい。ボンディングチャンバには１つ以上の不活性ガス（アルゴン及び窒素等）が導入されてよい。
図９Ａは、第１の基板１１の上にシールリング４０が堆積されてよいことを示している。シールリング４０の厚さは、例えば、０．３～１μｍ（０．４～０．６μｍ等）であってよい。
幾つかの実施形態によれば、本方法は、シールリング４０内に複数のマイクロリング３３を設けるステップを含んでよい。マイクロリングをシールリング内に設けることは、図９Ｂに示すようにシールリングをパターニングすることによって行われてよい。マイクロリングは、ボンディング層３０の材料の少なくとも一部をマイクロリング３３間に制限する。
図７Ａ～７Ｃは、幾つかの実施形態によるマイクロリング３３の設計の断面図を示す。マイクロリングは、シールリング４０内に設けられる。第１のボンディング材層３１は、シールリング４０及びマイクロリング３３の上に設けられる。マイクロリングの高さは、例えば、０．５μｍであってよい。マイクロリング間のギャップの幅、及びマイクロリングの形状は、例えば、封止構造又はプロセスパラメータの好ましい特性に従って選択されてよい。
図８は、幾つかの実施形態によるマイクロリング３３の構造の上面図を示す。シールリング４０内には複数の（例えば、２つの）マイクロリング３３が設けられてよい。マイクロリングの幅は、例えば、０．５～１５μｍであってよい。
幾つかの実施形態によれば、本方法は、酸化物層を堆積させるステップを含んでよい。酸化物層は、例えば、第１の基板１１、第２の基板２２、第１のボンディング材層３１、第２のボンディング材層３２、シールリング４０、及び横方向電気的接続線路５０の上に堆積されてよい。酸化物層は、層が酸素及び／又は蒸気に曝されてその層上に薄い表面層が成長する熱酸化によって成長してよい。（典型的にはシリコンの）第１の基板１１及び第２の基板２２の酸化物層は、二酸化シリコン（ＳｉＯ２）を含んでよい。酸化物層は、ウェーハレベルパッケージの各層が酸化するのを防ぐ。
図９Ｂ、９Ｄ、及び１０Ｂが示すところによれば、幾つかの実施形態によれば、本方法は、シールリング４０、酸化物層、第１の材料層３１、及び／又は第２の材料層３２をパターニングするステップを含む。パターニングは、ウェーハレベルパッケージの各層から幾つかのエリアを除去する為に行われてよい。パターニングは、リソグラフィ、電子ビームリソグラフィ、イオンビームリソグラフィ、イオントラック技術、Ｘ線リソグラフィ、又はダイヤモンドパターニングによって行われてよい。
幾つかの実施形態によれば、本方法は、第１のボンディング材層３１を第２のボンディング材層３２にボンディングする前に酸化物層を除去するステップを含む。酸化物層の除去は、例えば、プラズマクリーニング、ウェットケミカルエッチング、又はドライケミカルエッチングによって行われてよい。
図１２Ｄが示すところによれば、幾つかの実施形態によれば、本方法は、第２の基板２２の中にキャビティ６０を形成するステップを含む。このキャビティは、例えば、シリコンウェットエッチング又はシリコンドライエッチングによって形成されてよい。
幾つかの実施形態によれば、本方法は、第２の基板２２の中のキャビティ６０の上にゲッタ６１を形成するステップを含む。ゲッタ６１は、ゲッタ堆積プロセスによって形成されてよい。ゲッタの堆積は、例えば、スパッタリング、抵抗蒸着、電子ビーム蒸着。又は他の適切な堆積技術を使用することによって行われてよい。
次に、デバイス用ウェーハパッケージングの封止構造を形成する方法について、例示的実施形態を用いて、より詳細に論じる。
図９Ａ～９Ｄは、幾つかの実施形態による、第１の構造１０の製造方法を示す。最初に、第１の基板１１の表面に横方向電気的接続線路５０及びダミー線路５１を設けてよい（図示せず）。次に、図９Ａに示すように、横方向電気的接続線路５０及びダミー線路５１の上にシールリング４０を堆積させてよい。シールリング４０は、図９Ｂに示すようにパターニングされてよい。その後、図９Ｃに示すように、シールリングの上に第１のボンディング材層３１を堆積させてよい。最後に、図９Ｄに示すように、シールリング層及び第１のボンディング材層がパターニングされてよい。
図１０Ａ及び１０Ｂは、幾つかの実施形態による、第２の構造２０の製造方法を示す。最初に、図１０Ａに示すように、第２の基板２２の上に第２のボンディング材層３２を堆積させる。次に、図１０Ｂに示すように、第２のボンディング材層をパターニングする。
図１１Ａ～１１Ｂは、本発明の幾つかの実施形態による、第１の構造１０の製造方法を示す。最初に、図１１Ａに示すように、第１の基板１１の上に酸化物層８０（例えば、酸化シリコン（ＳｉＯ２））を生成する。次に、酸化物層の上に横方向電気的接続線路５０及びダミー線路５１を設ける（図１１Ｂ）。その後、横方向電気的接続線路５０及びダミー線路５１の酸化を防ぐ為に、横方向電気的接続線路５０及びダミー線路５１の上に金属又は金属酸化物層８０（例えば、アルミニウム又は酸化アルミニウム（Ａｌ２Ｏ３）層）を堆積させてよい。金属又は金属酸化物層の上に第１のボンディング材層３１を堆積させてよい。図１１Ｃに示すように、第１のボンディング材層３１の上に金属又は金属酸化物層８０（例えば、アルミニウム又は酸化アルミニウム（Ａｌ２Ｏ３）層）を堆積させてよい。
図１２Ａ～１２Ｅは、幾つかの実施形態による、第２の構造２０の製造方法を示す。最初に、第２の基板２２の裏側に位置合わせマーク７０を生成し、チップ番号付けを行ってよい（図１２Ａ）。次に、第２の基板２２の上に第２のボンディング材層３２を設け、図１２Ｂに示すように、第１のボンディング材層をパターニングする。その後、第１のボンディング材層３１の上に酸化物層８０を堆積させてよい。酸化物層８０をパターニングしてよい（図１２Ｃ）。酸化物層８０が除去されてよく、これは、例えば、ボンディングの前のプラズマクリーニング、ウェットケミカルエッチング、又はドライケミカルエッチングによって行われてよい。更に、第２の基板２２の中にキャビティ６０が形成されてよく、これは、シリコンウェットエッチング又はシリコンドライエッチングによって行われてよい（図１２Ｄ）。最後に任意選択で、図１２Ｅに示すように、キャビティ６０の表面にゲッタ６１を堆積させる。
図１３Ａ～１３Ｃは、本発明の幾つかの実施形態による、第１の構造１０の製造方法を示す。最初に、第１の基板１１の表面に、横方向電気的接続線路５０と、更に任意選択でダミー線路５１とを設けてよい（図示せず）。次に、図１３Ａに示すように、第１の基板１１の上にマイクロリングパターン９０を作成する。その後、マイクロリングパターン９０上及び第１の基板１１の表面と、横方向電気的接続線路５０の一部の上とにシールリング４０を堆積させる（図１３Ｂ）。シールリング４０は、マイクロリングパターン９０の形状を再現する。最後に、図１３Ｃに示すように、シールリングの上に第１のボンディング材層３１を堆積させてよい。
代替として、ダミー線路５１がマイクロリングパターン９０を形成してよい。
幾つかの実施形態によれば、封止構造はＭＥＭＳデバイス向けであってよい。但し、この封止構造は他のデバイスでも使用されてよく、例えば、自動車用デバイス（例えば、ライダー部品及びタイヤ圧センサ）、ＲＦ部品（例えば、スイッチ、フィルタ、インダクタ、及びアンテナ）、パッシブフォトニックデバイス（例えば、シリコン導波管及び変調器、マイクロスペクトロメータ部品、及びプラズモニクスデバイス）において使用されてよい。
少なくとも幾つかの実施形態によれば、機械的ボンドは、マイクロリング３３が機械的ボンドの形成に関与しないように、ボンディング層３０によってのみ形成される。
当然のことながら、開示された本発明の実施形態は、本明細書で開示された特定の構造、処理手順、又は材料に限定されず、当業者であれば理解されるであろう、その等価物まで拡張される。更に、当然のことながら、本明細書で使用された術語は、特定の実施形態の説明の為にのみ使用されており、限定的であることを意図されていない。
本明細書を通しての「一実施形態（ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」又は「一実施形態（ａｎ ｅｍｂｏｄｉｍｅｎｔ）」への参照は、その実施形態に関連して説明された特定の特徴、構造、又は特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。従って、本明細書全体の様々な場所での「一実施形態では（ｉｎ ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」又は「一実施形態では（ｉｎ ａｎ ｅｍｂｏｄｉｍｅｎｔ）」という語句の出現は、必ずしも全てが同じ実施形態を参照しているわけではない。
本明細書で使用されている複数のアイテム、構造要素、組成要素、及び／又は材料は、便宜上、一般的なリストに存在してよい。しかしながら、これらのリストは、リストの各要素が別個且つ固有の要素として個別に識別されるかのように解釈されるべきである。従って、そのようなリストの個々の要素は、反対の意味で示されているのでない限り、それらが一般的なグループに存在することにのみ基づいて、同じリストの他の任意の要素の事実上の等価物として解釈されるべきである。更に、本明細書では、本発明の様々な実施形態及び実施例は、それらの様々な構成要素に関しては代替形態と併せて参照されてよい。当然のことながら、そのような実施形態、実施例、及び代替形態は、互いの事実上の等価物として解釈されるべきではなく、本発明の別個且つ独立の表現と見なされるべきである。
更に、記載の特徴、構造、又は特性は、１つ以上の実施形態において任意の適切な様式で組み合わされてよい。ここまでの説明では、本発明の実施形態が十分理解されるように、長さ、幅、形状等の例のような様々な具体的詳細を示されている。しかしながら、当業者であれば理解されるように、本発明は、これらの具体的詳細のうちの１つ以上がなくても、或いは、他の方法、構成要素、材料等によっても実施可能である。他の例では、よく知られている構造、材料、又は動作が詳しく図示又は説明されていないが、これは、本発明の態様が曖昧にならないようにする為である。
上述の各実施例は、本発明の原理を１つ以上の特定用途において例示したものであるが、当業者であれば明らかなように、発明的能力を行使することなく、且つ、本発明の原理及び概念から逸脱しない限り、実施態様の形式、用法、及び細部の様々な変更が行われてよい。従って、本発明は、後述の特許請求項によって限定される場合を除いて限定されないものとする。
本文書では「含む（ｔｏ ｃｏｍｐｒｉｓｅ）」及び「含む（ｔｏ ｉｎｃｌｕｄｅ）」という動詞は、記載されていない特徴の存在を排除することも必要とすることもない開放的限定（ｏｐｅｎ ｌｉｍｉｔａｔｉｏｎｓ）として使用されている。従属請求項に記載された特徴は、特に別段に明記されない限りは、相互に自由に組み合わされてよい。更に、当然のことながら、「ａ」又は「ａｎ」、即ち、単数形の使用は、本文書全体を通して複数性を排除しない。
参照符号リスト
１０ 第１の構造
１１ 第１の基板
２０ 第２の構造
２２ 第２の基板
３０ ボンディング層
３１ 第１のボンディング材層
３２ 第２のボンディング材層
３３ マイクロリング
３４ 微細溝
４０ シールリング
５０ 横方向電気的接続線路
５１ ダミー線路
６０ キャビティ
６１ ゲッタ
７０ 位置合わせマーク
８０ 酸化物層
９０ マイクロリングパターン
１００ ウェーハレベルパッケージ

Claims (19)

  1. デバイス用ウェーハレベルパッケージ（１００）であって、
    第１の基板（１１）及び第２の基板（２２）と、
    前記第１の基板（１１）と前記第２の基板（２２）との間にシールリング（４０）及びボンディング層（３０）を含む封止構造と、
    前記第１の基板（１１）の表面にある横方向電気的接続線路（５０）であって、前記パッケージ（１００）の内側の前記デバイスと前記パッケージ（１００）の外側の電気回路との間の電気的接続を形成する為に前記シールリング（４０）を通り抜けて延びる前記横方向電気的接続線路（５０）と、
    を含み、
    前記シールリング（４０）内に複数のマイクロリング（３３）を含み、前記ボンディング層（３０）の材料の少なくとも一部が前記マイクロリング（３３）間に配置されることを特徴とする
    パッケージ（１００）。
  2. 前記ボンディング層（３０）は前記第２の基板（２２）の表面にある、請求項１に記載のウェーハレベルパッケージ（１００）。
  3. 前記マイクロリング（３３）は、前記シールリング（４０）の表面にある突起によって形成される、請求項１～２のいずれか一項に記載のウェーハレベルパッケージ（１００）。
  4. 前記シールリング（４０）は誘電体材料を含む、請求項１～３のいずれか一項に記載のウェーハレベルパッケージ（１００）。
  5. 前記パッケージ（１００）は前記第２の基板（２２）の中にキャビティ（６０）を含む、請求項１～４のいずれか一項に記載のウェーハレベルパッケージ（１００）。
  6. 前記パッケージ（１００）は前記キャビティ（６０）の表面にゲッタ（６１）を含む、請求項５に記載のウェーハレベルパッケージ（１００）。
  7. 前記パッケージ（１００）は前記第１の基板（１１）上にマイクロリングパターン（９０）を含む、請求項１～６のいずれか一項に記載のウェーハレベルパッケージ（１００）。
  8. 前記パッケージ（１００）はＭＥＭＳデバイス向けである、請求項１～７のいずれか一項に記載のウェーハレベルパッケージ（１００）。
  9. デバイス用ウェーハレベルパッケージ（１００）を形成する方法であって、
    第１の基板（１１）の表面に横方向電気的接続線路（５０）を作成するステップと、
    前記第１の基板（１１）の表面と、前記横方向電気的接続線路（５０）の一部の上とにシールリング（４０）を作成するステップと、
    前記シールリング（４０）の表面に第１のボンディング材層（３１）を作成するステップと、
    第２の基板（２２）の表面に第２のボンディング材層（３２）を作成するステップと、
    前記第１のボンディング材層（３１）を前記第２のボンディング材層（３２）にボンディングしてボンディング層（３０）を形成するステップと、
    を含み、
    前記パッケージ（１００）の内側の前記デバイスと前記パッケージ（１００）の外側の電気回路との間の電気的接続を形成する為に、前記横方向電気的接続線路（５０）は前記シールリング（４０）を通り抜けて延び、
    前記シールリング（４０）内に複数のマイクロリング（３３）を設けることによって、前記ボンディング層（３０）の材料の少なくとも一部を前記マイクロリング（３３）間に制限するステップを含むことを特徴とする、
    方法。
  10. 前記マイクロリング（３３）は、前記シールリング（４０）の表面にある突起によって形成される、請求項９に記載の方法。
  11. 前記シールリング（４０）は誘電体材料を含む、請求項９～１０のいずれか一項に記載の方法。
  12. 前記第１のボンディング材層（３１）及び前記第２のボンディング材層（３２）の上に酸化物層を堆積させるステップを含む、請求項９～１１のいずれか一項に記載の方法。
  13. 前記シールリング（４０）、前記酸化物層、前記第１の材料層（３１）、及び／又は前記第２の材料層（３２）をパターニングするステップを含む、請求項１１又は１２に記載の方法。
  14. 前記第２の基板（２２）の中にキャビティ（６０）を形成し、前記キャビティ（６０）の表面にゲッタ（６１）をゲッタ堆積プロセスによって形成するステップを含む、請求項９～１３のいずれか一項に記載の方法。
  15. 前記第１のボンディング材層（３１）を前記第２のボンディング材層（３２）にボンディングする前記ステップは、共晶ボンディング、過渡液相ボンディング、又はガラスフリットウェーハボンディングによって行われる、請求項９～１４のいずれか一項に記載の方法。
  16. 共晶ボンディングは、共晶合金の共晶温度を１０～２０℃上回る温度で行われる、請求項１５に記載の方法。
  17. 過渡液相ボンディングは１５０～３００℃の温度で行われる、請求項１５に記載の方法。
  18. 前記第１の基板（１１）上にマイクロリングパターン（９０）を設けるステップを含む、請求項９～１７のいずれか一項に記載の方法。
  19. 前記ウェーハレベルパッケージ（１００）はＭＥＭＳデバイス向けである、請求項９～１８のいずれか一項に記載の方法。
JP2022544678A 2020-01-24 2021-01-25 デバイス用ウェーハレベルパッケージ Pending JP2023514069A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI20205075 2020-01-24
FI20205075A FI20205075A1 (en) 2020-01-24 2020-01-24 Disc level housing for the device
PCT/FI2021/050044 WO2021148722A1 (en) 2020-01-24 2021-01-25 Wafer level package for device

Publications (1)

Publication Number Publication Date
JP2023514069A true JP2023514069A (ja) 2023-04-05

Family

ID=74494938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022544678A Pending JP2023514069A (ja) 2020-01-24 2021-01-25 デバイス用ウェーハレベルパッケージ

Country Status (5)

Country Link
US (1) US20230050181A1 (ja)
EP (1) EP4093698B1 (ja)
JP (1) JP2023514069A (ja)
FI (1) FI20205075A1 (ja)
WO (1) WO2021148722A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20205914A1 (en) 2020-09-21 2022-03-22 Teknologian Tutkimuskeskus Vtt Oy Disc level component packaging

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6406636B1 (en) * 1999-06-02 2002-06-18 Megasense, Inc. Methods for wafer to wafer bonding using microstructures
EP1495491B1 (de) * 2002-04-15 2020-12-16 Schott AG Verfahren zum verbinden von substraten und verbundelement
JP2008218811A (ja) * 2007-03-06 2008-09-18 Hitachi Metals Ltd 機能素子パッケージ

Also Published As

Publication number Publication date
FI20205075A1 (en) 2021-07-25
EP4093698A1 (en) 2022-11-30
EP4093698B1 (en) 2024-03-06
US20230050181A1 (en) 2023-02-16
WO2021148722A1 (en) 2021-07-29
EP4093698C0 (en) 2024-03-06

Similar Documents

Publication Publication Date Title
KR101364623B1 (ko) 게터 물질을 함유한 마이크로기계 소자를 제조하는 방법 및이러한 방법에 의해 제조된 소자
JP4495711B2 (ja) 機能素子及びその製造方法
EP1961036B1 (en) Wafer level hermetic bond using metal alloy with raised feature
US7443017B2 (en) Package having bond-sealed underbump
US7723141B2 (en) Encapsulation in a hermetic cavity of a microelectronic composite, particularly of a MEMS
JP3864134B2 (ja) 低温の酸化防止ハーメチックシーリング方法
EP1722004B1 (en) Substrate with a metallization bonding layer
JP3126977B2 (ja) 補強された直接結合銅構造体
US20100062565A1 (en) Substrate Bonding with Bonding Material Having Rare Earth Metal
US8288211B2 (en) Wafer level hermetic bond using metal alloy with keeper layer
TW201718390A (zh) 使用金屬矽化物形成的互補式金屬氧化物半導體微機電系統整合
TW201542309A (zh) 用於將二個載體裝置作共晶結合的方法
JP2023514069A (ja) デバイス用ウェーハレベルパッケージ
Cheng et al. Localized bonding with PSG or indium solder as intermediate layer
US20060286388A1 (en) Anodic bonding process for ceramics
JP4964505B2 (ja) 半導体装置およびその製造方法、並びに電子部品
JP2023544110A (ja) デバイス用ウェハレベルパッケージ
JP5774855B2 (ja) パッケージ及びその製造方法
Okada et al. Room temperature vacuum sealing using surfaced activated bonding with Au thin films [microresonator example]
WO2017213652A1 (en) Thermocompression bonding with raised feature
TWI397159B (zh) 微機電系統晶片及其封裝方法
US20160343684A1 (en) Thermocompression bonding with raised feature

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231212