JP2023500899A - 微小ソースからのエネルギー生成 - Google Patents

Abstract

本発明は、n個のキャパシタと2n個のスイッチ（n ∈ N）によって形成された少なくとも1つのキャパシタスタックと、バッファキャパシタとして該キャパシタスタックの外側にある少なくとも1つのさらなるキャパシタと、少なくとも2つの追加スイッチと、DC入力ソースと、を備え、ナノクーロンレンジ以下の微小電荷を収集するためのデバイスを開示する。n個のキャパシタは、DC入力ソースによって順次次々に充電されるように設けられており、キャパシタスタック内の2n個のスイッチは、n個のキャパシタをDC入力ソースに順次結合させる。少なくとも1つのさらなるキャパシタは、キャパシタスタックのn個のキャパシタから一度に充電されるように設けられている。さらに、本発明は、スイッチを選択的に閉じることによって、1つのキャパシタをDC入力ソースに次々と結合することによって、少なくとも1つのキャパシタスタックのn個のキャパシタ（n ∈ N）を順次充電するステップと、キャパシタスタックのn個のキャパシタをキャパシタスタックの外側にある少なくとも1つのさらなるキャパシタに放電させるステップと、を含む微小電荷収集の方法を開示する。加えて、数ミリボルトの電位を持つソースから電荷を収集するための、本発明に係るデバイスまたは方法の使用法が開示されている。【選択図】図７

Description

本発明は、n個のキャパシタと2n個のスイッチ（n ∈ N）によって形成された少なくとも1つのキャパシタスタックと、バッファキャパシタとして該キャパシタスタックの外側にある少なくとも1つのさらなるキャパシタと、少なくとも2つの追加スイッチと、DC入力ソースと、を備え、ナノクーロンレンジ以下の微小電荷を収集するためのデバイスを開示する。n個のキャパシタは、DC入力ソースによって順次次々に充電されるように設けられており、キャパシタスタック内の2n個のスイッチは、n個のキャパシタをDC入力ソースに順次結合させる。少なくとも1つのさらなるキャパシタは、キャパシタスタックのn個のキャパシタから一度に充電されるように設けられている。さらに、本発明は、スイッチを選択的に閉じることにより、1つのキャパシタをDC入力ソースに次々と結合することによって、少なくとも1つのキャパシタスタックのn個のキャパシタ（n ∈ N）を順次充電するステップと、キャパシタスタックのn個のキャパシタをキャパシタスタックの外側にある少なくとも1つのさらなるキャパシタに放電させるステップと、を含む微小電荷収集の方法を開示する。加えて、数ミリボルトの電位を持つソースから電荷を収集するための、本発明に係るデバイスまたは方法の使用法が開示されている。

携帯電話、ハンドヘルドコンピューティングデバイス、ワイヤレスセンサ、遠隔監視アプリケーション、医療デバイスなどのポータブル電子機器の急速な小型化により、信頼性の高い電源の確保は依然として重要な技術課題となっている。バッテリーは電源として頻繁に使用されるが、常に充電や交換の必要性が伴う。より多くのアプリケーションで、バッテリの充電や交換は、経済的、物流的に非現実的である、手間がかかる、または危険の可能性がある。

例えば、ペースメーカーの電源としてバッテリが使われている。バッテリの寿命が終わった場合、充電するか、新しいバッテリに交換する必要がある。従来の充電システムには、例えば、磁気誘導（US 3867950 A1）または太陽バッテリ（US 2009326597 AA）が使用されている。これらのシステムでは、ペースメーカーを充電するために、患者の体外にある追加の技術的デバイスを使用しなければならないという問題があり、必要に応じて技術者または患者が、ペースメーカーの性能状態をチェックしたり、バッテリー充電の手順を実行する必要がある。通常、この手順は、患者にとって好ましいものではない。

もう1つの側面は、関心が高まっている、いわゆるモノのインターネット（IoT）である。IoTとは、相互に関連するコンピューティングデバイス、機械及びデジタルマシン、モノ、動物、又は人などが、人間同士や人間とコンピュータの相互作用を必要とせず、ネットワーク上でデータの転送を可能にする固有の識別子を与えられたシステムを指す。当然、それらの固有の識別子はワイヤレス電源を必要とし、外部電源（コンセントなど）による充電や、電源の交換が不要であることが非常に望ましい。

したがって、このようなアプリケーションのために、コンセントなどの外部電源による充電や交換が不要な電源を提供することは、経済的に非常に重要である。これにより、このようなアプリケーションは外部電源に依存しなくなる。さらに、ペースメーカーのようにバッテリの充電や交換がユーザーにとって不便であったり、潜在的に危険であったりする場合にも、より高いセキュリティに向けた大きな一歩を踏み出すことができる。

したがって、本発明の目的は、従来技術の上述の欠点を克服し、電源として使用することができ、外部電源による再充電や交換が不要なデバイスを提供することである。

したがって、本発明は、電気エネルギー源から（例えば、周囲の環境から）、ポータブル電子機器に電源を供給できる量の微小電荷を収集するデバイスおよび方法を提供するものであり、エネルギー源自体の小さな電圧レベルは、あらゆる種類のポータブル電子機器の電源として使用するには低すぎるものである。本発明は、生体電気信号、無線信号、熱源、あるいは振動などの電気エネルギー源を対象としており、これは電気エネルギーの電圧レベルが数ミリボルトの範囲であることを意味している。

本発明は、電荷収集用デバイスを提供するものであって、電荷収集用デバイスは、
・ n個のキャパシタと2n個のスイッチで形成される少なくとも1個のキャパシタスタック；
・ バッファキャパシタとして該少なくとも1つのキャパシタスタックの外側にある少なくとも1つのさらなるキャパシタ；
・ 該少なくとも1つのキャパシタスタックの外側にある、少なくとも2つの追加スイッチ；
・ DC入力ソース；
・ CMOSロジック；を備え、
該少なくとも1つのキャパシタスタックの該2n個のスイッチは、該n個のキャパシタをDC入力ソースに選択的に結合し；
該少なくとも1つのキャパシタスタックの該n個のキャパシタは、該DC入力ソースによって順次次々に充電されるように設けられており；
該少なくとも1つのキャパシタスタックの外側にある、該少なくとも1つのさらなるキャパシタは、該キャパシタスタックの該n個のキャパシタから一度に充電されるように設けられており；
n ∈ N （nは、自然数Nに含まれる）である。

さらに、本発明は、n個のキャパシタと2n個のスイッチで形成される少なくとも1つのキャパシタスタックと、バッファキャパシタとして該キャパシタスタックの外側にある少なくとも1つのさらなるキャパシタと、少なくとも2つの追加のスイッチと、DC入力ソースと、を備える電荷収集のための方法を提供するものであって、該方法は、
・ 該スイッチを選択的に閉じることにより、該キャパシタスタックの該n個のキャパシタが順次DC入力ソースに結合して充電されるステップ；
・ 該キャパシタスタックの該n個のキャパシタを、該キャパシタスタックの外側にある該少なくとも1個のさらなるキャパシタに放電するステップ；
を含み、
n ∈ N （nは、自然数Nに含まれる）である。

加えて、数ミリボルトの電位を持つソースから電荷を収集するための、本発明に係るデバイスまたは本発明に係る方法の使用法が開示されている。

（詳細な説明）
本発明に係るデバイスは、少なくとも1つのDC入力ソースを備える。DC入力ソースは、数ミリボルトの電位を有している。好ましくは、DC入力ソースの電位は、1mV以上100mV以下、より好ましくは1mV以上50mV以下、最も好ましくは1mV以上10mV以下である。

この範囲の電位を有するエネルギー源としては、例えば、生体電気信号、無線信号、熱源、または振動が適している。本発明の1つの実施形態では、DC入力として神経電位からの生体電気信号を使用する。神経細胞の生体電気信号は、通常、60mVの電位と、20～200kΩの内部抵抗を有している。

本発明の好ましい実施形態では、デバイスは、ナノクーロンレンジ以下の微小電荷を収集するために設けられている。

さらに、本発明に係るデバイスは、少なくとも1つのキャパシタスタックを備え、キャパシタスタックは、n個のキャパシタと2n個のスイッチによって形成されており、n ∈ N （nは、自然数Nに含まれる）である。キャパシタスタックは、建設的に収容可能な数のキャパシタを備えることができる。本発明の1つの実施形態では、nは2～20であり、より好ましくは2～14である。キャパシタスタックのn個のキャパシタは、DC入力ソースによって順次次々に充電されるように設けられている。

キャパシタスタックの2n個のスイッチは、すべてのキャパシタがDC入力ソースから順次次々に充電されるように、n個のキャパシタをDC入力ソースに選択的に結合する。スイッチの制御およびシーケンスは、マイクロエレクトロニクスに共通の通常のCMOSロジックから生成される。

少なくとも1つのさらなるキャパシタが、キャパシタスタックの外側にあり、バッファキャパシタとして機能する。本発明によれば、少なくとも1つのさらなるキャパシタは、少なくとも1つのキャパシタスタックのn個のキャパシタから一度に充電されるように設けられている。本発明の好ましい実施形態では、デバイスは、バッファキャパシタとして、キャパシタスタックの外側に、1つのさらなるキャパシタを備える。本発明のさらに好ましい実施形態では、デバイスは、バッファキャパシタとして、キャパシタスタックの外側に、2つのさらなるキャパシタを備える。

さらに、デバイスは、キャパシタスタックの外側に、少なくとも2つの追加スイッチを備える。本発明の好ましい実施形態では、デバイスは、キャパシタスタックの外側に、2つの追加スイッチを備える。追加スイッチは、キャパシタスタックを、キャパシタスタックの外側にある少なくとも1つのさらなるキャパシタ、またはさらなるキャパシタスタックに選択的に結合するために設けられている。

さらに好ましい実施形態では、デバイスは、キャパシタスタックの外側に、4つの追加スイッチを備える。好ましくは、デバイスが、少なくとも1つのキャパシタスタックの外側に第1のさらなるキャパシタを備え、少なくとも1つのキャパシタスタックの外側に第2のさらなるキャパシタを備える場合、デバイスは、少なくとも1つのキャパシタスタックの外側に4つの追加スイッチを備える。この実施形態では、2つの追加スイッチは、少なくとも1つのキャパシタスタックをキャパシタスタックの外側にある第1のさらなるキャパシタに選択的に接続するために設けられ、2つのさらなる追加スイッチは、少なくとも1つのキャパシタスタックをキャパシタスタックの外側にある第2のさらなるキャパシタに選択的に接続するために設けられている。

したがって、好ましい1つの実施形態では、本発明に係るデバイスは、少なくとも1つのキャパシタスタックの外側にあるバッファキャパシタとして、キャパシタスタックの外側に2つのさらなるキャパシタを備え、少なくとも1つのキャパシタスタックの外側に4つの追加スイッチを備える。

スタックとしての物理的な構造から、キャパシタスタックのn個のキャパシタは、すべて電気的に直列に接続されている。さらに、本発明の1つの実施形態では、少なくとも1つのキャパシタスタックは、少なくとも3つの導電プレートを備え、導電プレートは、上面および下面を有し、少なくとも1つの導電プレートの上面は、第1のキャパシタの一部であり、少なくとも1つの導電プレートの下面は、隣接するさらなるキャパシタの一部である。さらに、キャパシタスタックは、キャパシタが形成されるように、導電プレートの間に絶縁材料を備える。

本発明の好ましい実施形態では、n個のキャパシタを有するキャパシタスタックは、（m＝n＋1）個の導電プレートを備える。本発明によれば、第1の導電プレート（m＝1）の下面と第2の導電プレート（m＝2）の上面との間に、第1のコンダクタ n＝1 が形成される。隣接するコンダクタ（n=2）は、第2の導電プレート（m=2）の下面と第3の導電プレート（m=3）の上面との間（以下同様）に形成される。

本発明に従って形成されたキャパシタの静電容量は、1nFから1fF、さらにはそれ以下と、非常に広い範囲となる。これは、プレートの形状とプレート間に使用される誘電体材料に依存する。

本発明によるn個のキャパシタを有するキャパシタスタックにおけるコンダクタの配置は、内側の導電プレート、すなわちプレートm＝2～m＝nがスタックの外側に対して寄生容量を形成しないか、ごく小さな寄生容量しか形成しないという利点を有している。寄生容量は当技術分野でよく知られている。これらはキャパシタと周囲との境界面で発生し、キャパシタの充電サイクルのたびに充電される必要があるため、不要なものである。このプロセスは、キャパシタの充電効率を低下させ、充電終了時の電圧を低下させる。そのため、従来技術において、いずれのキャパシタも周囲との2つの境界面を有するが故に、寄生容量が発生する2つの境界面を有する。

本発明に係るキャパシタスタックは、n個のキャパシタを提供することができ、最初のキャパシタと最後のキャパシタのみが周囲に対して実質的な境界面を有している。そのため、有利なことに、これら2つの境界面でのみ寄生容量が形成されることになる。従って、キャパシタスタックのn個のキャパシタの充電効率が上昇し、充電終了電圧も上昇する。

さらに、本発明の好ましい実施形態では、すべてのキャパシタが電気的に直列に接続される。

本発明の好ましい1つの実施形態では、デバイスは集積回路であり、スイッチはトランジスタとして実現され、キャパシタは集積回路技術による導電プレートによって実現される。

好ましくは、導電プレートは、金属またはポリシリコン、あるいは集積回路技術によるその他の導電性材料を含む群から選択された材料で作られている。最適な金属は、銅、アルミニウムおよびタングステンである。

本発明の1つの実施形態では、絶縁材料は、SiO₂、SiNおよびHf₂O、およびそれらのスタックを含む群から選択される。

上記のように、キャパシタスタックは、電界を内部にうまく閉じ込めることができるため、印加された電荷を蓄えることに関しては、内部的にほぼ完璧である。残念ながら、最初と最後の導電プレートには、まだいくらかの寄生容量が形成される。このような外部寄生容量に蓄えられたエネルギーを失わないために、本発明によれば、インダクタを適用して、共振回路構成で中間保管を行うことができる。

従って、本発明の1つの実施形態では、デバイスは、付加的にインダクタを備える。

好ましくは、小型のインダクタが集積回路にモノリシックに組み込まれる。本発明によれば、スイッチング周波数は、寄生容量とインダクタンスの共振周波数が、キャパシタスタックの総充電／放電サイクル時間の逆数に等しくなるように、十分に高く選択される。また、キャパシタの充電／放電タイミングは、正弦曲線に近似するように調整する必要がある。

100個の巻線が25mm²サイズの一般的なチップに巻き付けられた場合、集積回路における実際のインダクタンスの値は、1～10μHの範囲になる。寄生容量の値は、一般的なキャパシタスタックでは、1～10pFの範囲となる。この設定の場合、共振周波数は、10～200MHzの間にある。結果として、キャパシタスタックのキャパシタの充電周波数は、2n高くする必要がある。

他の好ましい実施形態では、デバイスは、複数のキャパシタスタックを備え、各キャパシタスタックは、他のキャパシタスタックを充電するために設けられており、1つのキャパシタスタックは、キャパシタスタックの外側にある少なくとも1つのさらなるキャパシタを充電するために設けられている。それにより、本発明に係る順次微小電荷収集のカスケード接続が可能である。

複数のキャパシタスタックがキャパシタスタックの外側にあるスイッチによって接続されていることが好ましく、最も好ましくは常に2つのキャパシタスタックがキャパシタスタックの外側にある2つのスイッチによって接続されている。本発明の1つの実施形態では、デバイスは、x個のキャパシタスタックと、キャパシタスタックの外側に、2x個のスイッチを備える。本発明の1つの実施形態では、デバイスは、現在の半導体製造技術の能力の範囲内となるように、1～20個のキャパシタスタック、好ましくは5～15個、最も好ましくは13～15個のキャパシタスタックを備える。

しかし、さらなるキャパシタスタックの充電周波数は、第1のキャパシタスタックの充電周波数よりn倍遅い（nは、第1のキャパシタスタックのキャパシタの数）。原理的には、第1のキャパシタスタックのn個のキャパシタは、DC入力ソースによって次々に充電される。その後、第1のキャパシタスタックのn個のキャパシタは、さらなるキャパシタスタックの1個のキャパシタに一度に放電される。さらなるキャパシタスタックがk個のキャパシタによって形成される場合、さらなるキャパシタスタックのk個のキャパシタを次々に充電するために、k回の充電サイクルが必要となる。さらなるキャパシタスタックのすべてのキャパシタが充電されると、キャパシタスタックの外側にある、さらなるキャパシタに一度に放電される。合計すると、放電全体は、第1のキャパシタスタックの充電周波数よりも低い周波数k・nで生じる。第2のスタックの最大電圧は、DC入力ソースの供給電圧のk・n倍となる。例えば、DC入力ソースで10mVを入力し、各キャパシタスタックに10個のキャパシタを有する場合、最大で1Vの出力を実現することができる。

本発明によれば、さらなるキャパシタスタックのそれぞれは、別のキャパシタスタックからの正または負電圧によって給電されるように設けられている。そのため、キャパシタスタックを接続する、キャパシタスタックの外側にあるスイッチは、それに応じて順番に配置される必要がある。第1のキャパシタスタックが正または負の電荷を供給する場合、第2のキャパシタスタックの充電はそれに応じて行われなければならない。

神経電位からの生体電気信号が微小電荷のソースとして使用される場合、本発明に係るデバイスは、DC入力ソースとして、神経細胞に接触する針または針床を提供する。それにより、本発明に係るデバイスでは、組織内の複数の細胞から低電荷を収集することができる。本発明によれば、針床の針は互いに離隔され、はんだバンプによって裏面に接続される。針から集積回路の入力に接続できるように、集積回路が同じ位置にはんだバンプを有するのが理想的である。この入力は、本発明に係るDC入力ソースとして機能する。

したがって、本発明の好ましい実施形態では、DC入力ソースは、神経細胞に接触する針または針床であり、針床の針は、互いに離隔され、はんだバンプによって裏面に接続されている。上記のように、針または針床の針は、はんだバンプによってキャパシタスタックに接続されている。

半導体回路技術は容易に拡張可能であるため、本発明に係るデバイスは、針床の針の数まで容易に増設することができる。好ましくは、針床は2～2000本の針を有し、より好ましくは50～1500本、最も好ましくは100～1000本の針を有する。本発明の好ましい実施形態では、集積回路は、針床の針の数と同じ数の、本発明に係るデバイスを備える。

したがって、本発明の別の好ましい実施形態では、DC入力ソースは、神経細胞に接触する針床であり、針床の各針が、はんだバンプによってキャパシタスタックに接続されている。

本発明の実施形態では、スイッチのシーケンスは、マイクロエレクトロニクスに共通の通常のCMOSロジックから生成される。CMOSロジックを機能させるためには、数百ミリボルトの電圧が必要である。典型的な従来の半導体技術では、1V程度か、それよりわずかに低い電圧で動作する。本発明に係るデバイスは、ソースで数ミリボルトから始まるエネルギーを収集するため、この電圧はCMOS-ロジックを動作させるには低すぎる。

しかし、収集とカスケード接続の後、CMOSロジックを動作させるのに十分な、1V域の電圧を得ることができる。このため、ロジックに電力を供給し、スイッチを操作して微小なソースからエネルギー収集を行うために、起動回路が必要となる。

このために、コイルを使った磁気結合が提案される。外側のコイルが交流電流で励起されると、交流磁界を生成する。この磁界を通じて起動エネルギーが集積回路上のコイルに伝わり、集積回路が起動エネルギーを回収する。

本発明の好ましい実施形態では、デバイスは、他のコイルとの磁気結合による起動エネルギーを受け取るために設けられたコイルをさらに備える。

本発明のさらなる態様は、電荷を収集するための方法、特にナノクーロンレンジ以下の微小電荷を収集するための方法に関するものである。本発明に係る利点および有利な実施形態は、本発明に係る方法にも適用され、その逆もまた同様である。

さらに、本発明は、n個のキャパシタと2n個のスイッチで形成される少なくとも1つのキャパシタスタックと、バッファキャパシタとして該キャパシタスタックの外側にある少なくとも1つのさらなるキャパシタと、少なくとも2つの追加のスイッチと、DC入力ソースと、を備える電荷収集のための方法を提供するものであって、該方法は、
・ 該スイッチを選択的に閉じることにより、該キャパシタスタックの該n個のキャパシタが順次DC入力ソースに結合して充電されるステップ；
・ 該キャパシタスタックの該n個のキャパシタを、該キャパシタスタックの外側にある該少なくとも1個のさらなるキャパシタに放電するステップ；
を含み、
n ∈ N （nは、自然数Nに含まれる）である。

本発明の好ましい実施形態では、ナノクーロンレンジ以下の微小電荷が収集される。

本発明の方法の好ましい実施形態では、キャパシタスタックのn個のキャパシタは、n回の充電サイクルで順次次々に充電され、キャパシタスタックのn個のキャパシタは、n＋1番目のサイクルでキャパシタスタックの外側にある少なくとも1個のさらなるキャパシタに一度に放電される。

基本的に、キャパシタスタックのキャパシタは、どの順番で充電されてもよい。しかし、周囲との境界面で発生する寄生容量の再充電を低減するために、以下のような充電方式が提案される。本発明の好ましい実施形態では、キャパシタスタックのn個のキャパシタは、n回の充電サイクルで順次次々に充電され、最初のキャパシタが充電され、その後、最初のキャパシタの隣にあるキャパシタが充電され、その後、すべてのn個のキャパシタが充電されるまで、前に充電されたキャパシタの隣にあるキャパシタが充電される。

キャパシタスタックの全てのキャパシタが充電されると、キャパシタスタックの全てのキャパシタは、キャパシタスタックの外側にある、少なくとも1つのさらなるキャパシタに一度に放電される。これは、キャパシタスタックのスイッチとキャパシタスタックの外側にあるスイッチを選択的に閉じることによって行われる。

本発明のさらなる実施形態では、キャパシタスタックのバイポーラ充電を行うことができる。基本的に、キャパシタスタックの各キャパシタは、キャパシタのどのプレートが接地されているかによって、正または負電圧に充電され得る。既に述べたように、キャパシタスタック内のキャパシタは順次ロードされている。一方のプレートが接地されている間、もう一方のプレートは入力電圧の一部に充電される。つまり、現在接地されているプレートより上のキャパスタスタック内のキャパシタは正電圧にプッシュされ、現在接地されているプレートより下のプレートは負電圧にプッシュされる。従って、キャパシタスタック内のスイッチを適切に閉じ、それによってキャパシタスタック内の各キャパシタの接地プレートを選択することによって、キャパシタスタックのキャパシタを正または負電圧に充電することができる。

キャパシタスタックのバイポーラ充電が行われる場合、好ましくはキャパシタスタックの外側にある、2つのさらなるキャパシタがバッファキャパシタとして使用される。本発明のこの実施形態では、少なくとも1つのキャパシタスタックは、最初に正電圧で充電され、キャパシタスタック内のすべてのキャパシタが充電された後、キャパシタスタックのすべてのキャパシタは、キャパシタスタックの外側にある、第1のさらなるキャパシタに放電される。その後、キャパシタスタックのキャパシタは、負電圧で充電され、キャパシタスタック内のすべてのキャパシタが充電された後、キャパシタスタックのすべてのキャパシタは、キャパシタスタックの外側にある、第2のさらなるキャパシタに放電される。

周囲との境界面で発生する寄生容量も各充電手順で充電されなければならないため、キャパシタスタック内のキャパシタ間を「飛び回る」（jump around）のではなく、常に隣接するキャパシタを充電するのが最も有利である。したがって、キャパシタスタックのバイポーラ充電が行われる場合、キャパシタスタックのキャパシタが順次充電され、n個のキャパシタは、キャパシタスタックの外側にある第1のさらなるキャパシタに放電され、その後、キャパシタスタックのn個のキャパシタは逆順で順次充電され、n個のキャパシタが充電された後、n個のキャパシタはキャパシタスタックの外側にある第2のさらなるキャパシタに放電される。

したがって、本発明の好ましい実施形態では、キャパシタスタックのn個のキャパシタが順次充電された後、n個のキャパシタは、キャパシタスタックの外側にある第1のさらなるキャパシタに放電され、その後、キャパシタスタックのn個のキャパシタは逆順で順次充電され、n個のキャパシタが充電された後、n個のキャパシタはキャパシタスタックの外側にある第2のさらなるキャパシタに放電される。

本発明によれば、キャパシタスタックのn個のキャパシタを、さらなるキャパシタスタックの1個のキャパシタに一度に放電させることができる。

第2のキャパシタスタックのための充電シーケンスは、第1のスタックから派生し、そのタイミングに連動する。第1のキャパシタスタックをバッファ容量に放電する代わりに、第2のキャパシタスタックを形成するキャパシタの1つに放電する。 基本的には、第2のキャパシタスタックのどのキャパシタでもよいが、実際には、第2のキャパシタスタックの充電は、すでに述べたのと同じ方法に従う。つまり、キャパシタスタックのキャパシタの充電は、隣接するキャパシタを充電することによって行う必要がある。第2のキャパシタスタックにも外側に寄生容量がロードされているため、説明したように第2のスタックを順次充電すると、各ステップで寄生容量に流れる電荷が最小限に抑えられる。

放電回路の実施形態の1つは、バイポーラ設定である。これにより、第2のキャパシタスタックには、シーケンスに応じて負と正の電荷を充電することができる。 第2のキャパシタスタックに負電荷が転送される場合、スタックの電荷が逆極性で加算され、この電荷が第2のスタックに蓄積されて減算されないように、トランジスタのスイッチが操作されることに注意する必要がある。

本発明に係る順次電荷収集を並列化することで、エネルギー収集が倍増し、デバイスの出力電力が増加する。

さらに、13の図面と3つの実施例によって本発明を説明する。

図1は、キャパシタスタックのキャパシタを示す。 図2は、グラウンドに対して寄生容量を有する、一般的なMIM容量を示す。 図3A、Bは、インダクタを備えるキャパシタスタックを示す。 図4は、DC入力ソースとしての針床を示す。 図5は、追加コイルを備えるデバイスを示す。 図6は、2つのキャパシタスタックを備えるデバイスを示す。 図7は、キャパシタスタックの3個のキャパシタを充電および放電するための電気回路を示す。 図8は、キャパシタスタックのn個のキャパシタを充電および放電するための電気回路（A）と、スイッチのタイミング（B）を示す。 図9は、キャパシタスタックの3個のキャパシタを負電圧で充電し、放電する電気回路を示す。 図10は、キャパシタスタックの3個のキャパシタを負電圧または正電圧で充電し、放電する電気回路を示す。 図11は、キャパシタスタックの3つのキャパシタを負電圧と正電圧で充電し、放電する際の、スイッチのタイミング（A）と、容量の電圧の簡略化されたタイミング（B）を示す。 図12は、正電圧でキャパシタを充電するための、集積トランジスタを有する電気回路（A）と、正電圧または負電圧でキャパシタを充電するための、集積トランジスタを有する電気回路（B）を示す。 図13は、キャパシタスタックのバイポーラ放電を示す。

図1は、本発明に係るキャパシタスタックの構造を示す図である。M1～Mn+1は、導電プレートであり、絶縁材料I1～Inの層によって分離されている。このように、第1のキャパシタC1は、導電プレートM1の下面、絶縁材料層I1、導電プレートM2の上面によって形成される。隣接するキャパシタC2は、導電プレートM2の下面、絶縁材料層I2、導電プレートM3の上面によって形成される。導電プレートMnの下面、絶縁層In、導電プレートMn+1の上面によって形成されるキャパシタCnまで、同じ方法でさらなるキャパシタが形成される。したがって、本発明に係るキャパシタスタックを使用することによって、導電プレートM1の上面と導電プレートMn+1の下面のみが周囲との実質的な境界面を有し、この部分で寄生容量が発生することになる。

図2に、従来技術によるMIMキャパシタの構造を示す。導電プレートM2およびM1は、絶縁材料I1の層によって分離され、キャパシタC1が形成される。導電プレートM2の上面は、周囲の空気との境界面を有し、それによって寄生容量CAが発生する。さらに、導電プレートM1の下面は、アイソレータ1および基板2との境界面を有している。MIMキャパシタの場合、アイソレータ1はSiO₂からなり、基板2はシリコンからなる。また、この境界面では、寄生容量CSが発生する。従来技術では、すべてのキャパシタにおいて2つの寄生容量が発生し、キャパシタの充電効率を低下させる。

本発明に係るキャパシタスタックの設計を用いることにより、充電効率が向上する。キャパシタスタックは、n個のキャパシタによって形成され、キャパシタスタックは、少なくとも3つの導電プレートを備え、少なくとも1つの導電プレートは、第1のキャパシタの一部であり、導電プレートの下面が隣接する第2のキャパシタの一部である。この設計により、キャパシタスタック内の各キャパシタの、周囲との境界面による2つの寄生容量が発生しなくなる。その代わりに、2つの寄生容量が発生し、1つはキャパシタスタックの上部導電プレートと周囲との境界面上であり、もう1つはキャパシタスタックの下部導電プレートと周囲との境界面である。

キャパシタスタックによって形成された寄生キャパシタに蓄えられたエネルギーを周囲に奪われないようにするため、1つの実施形態では、図3（A）および（B）に示すように、本発明はインダクタを備える。図3（A）は、典型的な層状設計のキャパシタスタックを示しており、M1～Mn+1が導電プレート、I1～Inが絶縁材料の層である。キャパシタスタックに接続されているのは、インダクタ3である。図3（B）は、キャパシタスタック全体として1つの寄生容量4と、電気回路の一部としてのインダクタ3から生じる寄生容量を示す図である。

本発明の1つの実施形態では、DC入力ソースとして、神経細胞に接触する針または針床が使用される。図4は、針支持部11によって固定された複数の針10によって形成された針床を示す。各針10は、バンプ12によってキャパシタスタックに接続されている。集積回路を使用して、キャパシタスタックがマイクロチップ13上に配置されている。本発明に係る設計は、複数の神経細胞からエネルギーを採取することを可能にする。

デバイスのCMOSロジックが動作できるようにするためには、CMOSロジックに電力を供給するための起動が必要である。したがって、本発明の1つの実施形態では（図5に示す）、デバイスは、別の外部コイル21との磁気結合によって起動エネルギーを受け取るために設けられたコイル22をさらに備え、それによって外部コイル21がAC電圧源20に接続される。コイル22は、CMOSロジックが磁界を介したエネルギーで電力を供給できるように、デバイスの他の部品23に接続されており、こうして、起動のためのエネルギーを提供する。

図6は、本発明の実施形態を示し、デバイスは、2つのキャパシタスタック31、32を備えている。キャパシタスタックの電気回路は、グレーのブロック30、33として図示されている。第1のキャパシタスタック31は、針10によって神経細胞のソースUBから収集された微小電荷によって充電され、神経組織は抵抗Rを有している。キャパシタスタックのキャパシタは、キャパシタスタック31のすべてのキャパシタが充電されるまで、本発明にしたがって充電される。第1のキャパシタスタック31は、スイッチE1およびE2によって第2のキャパシタスタック32およびその電気回路33に接続されている。E1およびE2が閉じている場合、キャパシタスタック32の1つのキャパシタは、キャパシタスタック31のキャパシタによって一度に充電される。次のステップでは、キャパシタスタック31のキャパシタはソースUBによって再び充電され、キャパシタスタック31のすべてのキャパシタが充電された後、スイッチE1およびE2を適切な方法で閉じることによって、キャパシタスタック32のさらなるキャパシタ内に一度に放電される。この充電スキームは、キャパシタスタック32のすべてのキャパシタが充電されるまで繰り返される。次に、キャパシタスタック32の全てのキャパシタは、スイッチE3およびE4を閉じることにより、キャパシタスタックの外側にある、さらなるキャパシタ34内に一度に放電される。出力電圧がUEとして図示されている。好ましくは、キャパシタスタックのキャパシタは、常に隣接するキャパシタを充電することによって、次々に充電される。当然ながら、本発明に係るデバイスの充電および放電スキームは、デバイスが2つ以上のキャパシタスタック（例えば、最大20個のキャパシタスタック）を備える場合、アナログ方式で使用される。

図7に、デバイスの1つの実施形態の電気回路を示す。この実施形態では、デバイスは、3つのキャパシタC1、C2、C3と、スイッチLB1、LB2、LB3、LM1、LM2、LM3によって形成される1つのキャパシタスタックを備えている。キャパシタスタックの外側にある2つの追加スイッチE1およびE2、キャパシタスタックの外側にある、1つのさらなるキャパシタCA、およびDC入力ソースUB。DC入力ソースUBとして、神経細胞から微小電荷を収集する針10が用いられており、神経組織の抵抗がRとして図示されている。キャパシタはすべて本発明に従って積層され、順次充電される。キャパシタC1は、スイッチLB1およびLM1を同時に閉じることによって充電される。その後、スイッチが開かれ、スイッチLB2およびLM2を閉じることによってC2が充電される。3回目のサイクルでは、スイッチLB3およびLM3が閉じられ、キャパシタC3が充電される。E1およびE2を閉じることによって、キャパシタスタックのポンプ電圧を1つのさらなるキャパシタCAに放電することができる。従って、キャパシタCAは、キャパシタスタック（C1、C2、C3）のキャパシタによって一度に充電され、バッファキャパシタとして機能する。図3の回路は、キャパシタスタック内のキャパシタよりも1サイクル多く必要とする。つまり、この特定のケースでは、C1、C2およびC3の充電に3サイクルが、スタックからキャパシタCAへ放電するためにさらに1サイクルが必要となる。出口には、参照符号41が付されている。

電気回路は、キャパシタスタック内の任意の数のキャパシタに対して、同じように使用することができる。キャパシタスタック内の追加の各キャパシタは、2つの追加のロードスイッチで補完しなければならない。また、これは、キャパシタスタック内の追加のキャパシタごとに、追加のロードサイクルを導入しなければならないことを意味する。図8（A）に、C1、C2、C3からCnまでのn個のキャパシタを有するキャパシタスタックの適切な電気回路を示す。図8（B）に、スイッチのタイミングを示す。グラフは、時間tに応じたスイッチの状態を示している。スイッチの閉じた状態は、ボックスとして示されている。すべてのキャパシタをキャパシタスタックの外側にある、さらなるキャパシタに放電することを含む、キャパシタスタック内のすべてのキャパシタの1回の充電サイクルには、参照符号50が付されている。見てわかるように、最初にスイッチLB1とLM1を閉じ、キャパシタC1を充電する。次に、LB1とLM1を開き、LM2とLB2を閉じてC2を充電する。LBnとLMnを閉じてキャパシタCnを充電するまで同様である。その後、スイッチE1とE2を閉じて、キャパシタスタックのすべてのキャパシタをキャパシタスタックの外側にある、さらなるキャパシタに一度に放電する。放電には、さらに参照符号51が付されている。

また、本発明に係るデバイスは、負の読み出し電圧を生成することができる。よって、図9に示すような電気回路が使用される。示されているデバイスは、キャパシタスタックに3つのキャパシタ（C1、C2、C3）を備えている。すべての参照符号は、図8に示す電気回路ですでに使用されている参照符号に対応している。負電圧を生成するためには、キャパシタスタックのキャパシタの充電順序を逆にする。つまり、この場合、最初にC3が充電され、次にC2が充電され、その後C1が充電される。このため、E1を閉じることによって上部プレートをグラウンドに接続する。キャパシタスタックの静電容量は順次充電され、一方のプレートが接地されている間、もう一方のプレートは入力電圧の一部に充電される。これは、現在接地されているプレートの上のキャパシタスタックの静電容量が正電圧にプッシュされるのに対し、現在接地されているプレートの下の静電容量は負の電圧にプッシュされることを意味する。すでに説明したように、好ましくは、キャパシタスタックのキャパシタは次々に充電され、常に隣接するキャパシタが充電される。

キャパシタスタックの上部および下部の導電プレートからの寄生容量（デバイスの寄生容量に最大の影響を与える）も、各充電サイクルで充電されなければならない。このため、キャパシタスタック内で隣接するキャパシタを常にロードすることが最も有利である。したがって、正電圧と負電圧の生成を組み合わせることが最も有利である。図10に、適切な電気回路を示す。キャパシタスタックの3つのキャパシタC1、C2、C3をこの順番で順次充電した後、スイッチEP1およびEP2を同時に閉じて、キャパシタスタックのキャパシタをキャパシタスタックの外側にある、さらなるキャパシタ44へ放電する。これにより、キャパシタ44は正電圧に充電される。次に、キャパシタスタックのキャパシタの充電順序を逆にし、最初にC3、次にC2、その後にC1を充電する。スイッチEN1およびEN2を同時に閉じることにより、キャパシタスタックのキャパシタは、キャパシタスタックの外側にある、さらなるキャパシタ45に放電され、キャパシタ45を効果的に負電圧に充電する。正の出口には参照符号42、負の出口は符号43が付されている。

図10に示す電気回路のスイッチのタイミングを、電圧のタイミング（図11（B））とともに図11（A）に示す。正充電サイクル60の間、静電容量は、LB1、LM1-LB2、LM2-LB3、LM3を順番に閉じることによって、C1-C2-C3の順序で充電され、続いて放電サイクルが続き、スイッチEP1とEP2が同時に閉じられる。この後、LB3、LM3 - LB2、LM2 - LB1、LM1を順次閉じることによって、逆の順序：C3-C2-C1で負充電サイクルが実行され、続いてスイッチEN1およびEN2を同時に閉じることで、キャパシタスタックのキャパシタをキャパシタ45内に放電する。

図11（B）は、電圧のタイミングを示す。ただし、これは原理を詳しく説明するために、かなり簡略化したスケッチであることに留意すべきである。図10に示される電位V1～V4は、キャパシタスタック内の導電プレートに対応している。この表現では、回路の充電は多くの反復の後に安定し、すべてのキャパシタが全量まで充電され、出力キャパシタ44または45のそれぞれにアンロードされる出力電流はないと仮定している。キャパシタスタック全体が揺れ動き、充電ソース64からの電圧をキャパシタスタックのキャパシタの数だけ乗算していることがわかる。全体電位は線65で示され、キャパシタ44に放電された電圧の量は参照符号62で示され、キャパシタ45に放電された電圧の量は参照符号63で示される。

図7は、金属アイソレータスタックを用いて、コンパクトなキャパシタスタックを構築する方法を示している。集積トランジスタによるスイッチング素子の実装では、MOSトランジスタのダイオード効果を考慮し、半導体材料中の拡散を考慮する必要がある。図12（A）および（B）は、図7のキャパシタスタックを集積トランジスタで実現した場合の充電用の部分回路を示す。規則性が見られ、キャパシタスタックをn個のキャパシタに拡張する機能がある。キャパシタスタックは、上部プレートと下部プレートのどちらが接地されているかによって、正電圧と負電圧を生成する。選択されていないトランジスタが開かないようにするための、2つの仕組みがある。

図12（A）は、スタック内の最も正の電位と最も負の電位の間のゲート電圧を採用している。また、バルク技術を使用する場合、すべての（NMOSトランジスタの）p基板は、回路内で最も負の電圧に接続する必要がある。そうしないと、ソース／バルクまたはドレイン／バルクダイオードの動作により、機能が阻害される可能性がある。SOI技術やFDSOI技術では、バルクダイオードがないため、この制約がない。

図12（B）では、正と負の両方の電圧が使われている。ここでは、NMOSトランジスタのゲートは0と正の電源の間の電圧でスイッチングされ、PMOSトランジスタは0と負の電源の間の電圧でスイッチングされる。これにより、キャパシタスタックへの選択されていない経路は、接続されていないという意味で常に開いている。選択された経路は、NLnとNMnに正の電源を供給し、PLnとPMnは負の電源電圧を受け取る。

放電は、個々のキャパシタ電圧の和が求められるキャパシタスタックの上部プレートと下部プレートから発生する。正または負の電圧の放電は、上部導電プレートと下部導電プレートのどちらが接地されているかで決まる。図13に、適切な放電回路を示す。

下部導電プレートはPM1を通して接地され、キャパシタスタックの上部導電プレートはPE1を通してキャパシタスタックの外側にあるバッファキャパシタCPに接続されている。PM1とPE1は、ゲートが負電源（VNN）に接続されているときに両方ともアクティブになる。これらのトランジスタを通る経路を遮断するために、ゲートは両方とも正電源（VPP）にプルされている。

負の電圧を読み出すために、上部導電プレートがNM2を通して接地され、下部導電プレートがNE2を通してキャパシタスタックの外側にあるバッファキャパシタCNに接続される。両NMOSトランジスタは、ゲート電圧が正電源VPPにプルされているときにアクティブになる。ブロッキングのため、ゲート電位は両方とも負電源（VNN）にプルされる。

実施例1
9個のキャパシタを備える1つのキャパシタスタックを有する、本発明に係るデバイスは、10mVの入力電圧ソースに接続される。電圧源の内部抵抗は100kOhmである。キャパシタスタックの各キャパシタは100pFの静電容量を有し、90%まで充電される。1個のキャパシタを充電するためのサイクルタイムは、25μsである。9個のキャパシタのスタックは、一般的に250μs（9回の充電サイクル＋25μsの1回の放電サイクル）のサイクルタイムを必要とする。10mVの入力は、81mVの出力を生成する。これは、生体電気エネルギーの採取に適用される設定の1つである。

実施例2
2個のキャパシタスタックを備える本発明に係るデバイスは、10mVの入力電圧ソースに接続される。各キャパシタスタックは、100pFの静電容量を有する10個のキャパシタを備えている。本発明によれば、キャパシタスタックのキャパシタは、最大効率である100%まで次々に充電される。したがって、第1のスタックの各キャパシタは10mVに充電される。第1のキャパシタスタックのすべてのキャパシタが充電された後、第1のキャパシタスタックのすべてのキャパシタが、第2のキャパシタスタックの最上段のキャパシタに放電される。従って、第2のキャパシタスタックの最上段のキャパシタは、100mVに充電される。次に、第1のキャパシタスタックのキャパシタは、再び10mVまで次々に充電される。続いて、第1のキャパシタスタックのすべてのキャパシタは、第2のキャパシタスタックのさらなるキャパシタに放電され、それにより、第2のキャパシタスタックのさらなるキャパシタは、前に充電された第2のキャパシタスタックのキャパシタの隣接するキャパシタである。このスキームは、第2のキャパシタスタックのすべてのキャパシタが充電されるまで繰り返される。その後、第2のキャパシタスタックのすべてのキャパシタは、キャパシタスタックの外側にあるバッファキャパシタに放電される。この方法により、最大出力1Vが実現された。この例は、電荷収集のカスケード接続により、最初の入力ソースが電圧として供給するよりも大幅に高い電圧を生成する、実施形態を示すものである。

実施例3
実施例2で説明したものと同じデバイスを使用し、第1および第2のキャパシタスタックの各キャパシタの充電効率を50%とした。10mVの入力電圧ソースで、250mVの出力電圧が実現された。この実施形態は、充電時間が短縮されてキャパシタが不完全に充電される場合に提供される。

参照リスト

Claims (15)

1. 電荷収集のためのデバイスであって、
   ・ n個のキャパシタと2n個のスイッチで形成される少なくとも1個のキャパシタスタック；
   ・ バッファキャパシタとして該少なくとも1つのキャパシタスタックの外側にある少なくとも1つのさらなるキャパシタ；
   ・ 該少なくとも1つのキャパシタスタックの外側にある、少なくとも2つの追加スイッチ；
   ・ DC入力ソース；
   ・ CMOSロジック；を備え、
   該少なくとも1つのキャパシタスタックの該2n個のスイッチは、該n個のキャパシタをDC入力ソースに選択的に結合し；
   該少なくとも1つのキャパシタスタックの該n個のキャパシタは、該DC入力ソースによって順次次々に充電されるように設けられており；
   該少なくとも1つのキャパシタスタックの外側にある、該少なくとも1つのさらなるキャパシタは、該キャパシタスタックの該n個のキャパシタから一度に充電されるように設けられており、
   n ∈ Nである、前記デバイス。
2. 前記キャパシタスタックは、上面および下面を有する、少なくとも3つの導電プレート；を備え、
   該少なくとも1つの導電プレートの該上面がキャパシタの一部であり、該少なくとも1つの導電プレートの該下面が隣接するキャパシタの一部であることを特徴とする請求項1に記載のデバイス。
3. 前記デバイスは、集積回路であり、該集積回路は、スイッチがトランジスタとして実現され、キャパシタが集積回路技術による導電プレートによって実現されていることを特徴とする、請求項1又は2に記載のデバイス。
4. 前記デバイスは、前記少なくとも1つのキャパシタスタックの外側にあるバッファキャパシタとして前記キャパシタスタックの外側にある2つのさらなるキャパシタと、前記少なくとも1つのキャパシタスタックの外側にある4つの追加スイッチと、を備えることを特徴とする、請求項1～3のいずれか一項に記載のデバイス。
5. さらにインダクタを備えることを特徴とする、請求項1～4のいずれか一項に記載のデバイス。
6. 前記デバイスは、複数のキャパシタスタックを備え、各キャパシタスタックは、他のキャパシタスタックを充電するために設けられており、1つのキャパシタスタックは、該キャパシタスタックの外側にある少なくとも1つのさらなるキャパシタを充電するために設けられていることを特徴とする、請求項1～5のいずれか一項に記載のデバイス。
7. 前記DC入力ソースは、神経細胞に接触する針または針床であり、該針床の針は、互いに離隔され、はんだバンプによって裏面に接続されていることを特徴とする、請求項1～6のいずれか一項に記載のデバイス。
8. 前記DC入力ソースは、神経細胞に接触する針床であり、該針床の各針が、はんだバンプによってキャパシタスタックに接続されていることを特徴とする、請求項7に記載のデバイス。
9. 前記デバイスは、他のコイルとの磁気結合による起動エネルギーを受け取るために設けられるコイルをさらに備えることを特徴とする、請求項1～8のいずれか一項に記載のデバイス。
10. n個のキャパシタと2n個のスイッチで形成される少なくとも1つのキャパシタスタックと、バッファキャパシタとして該キャパシタスタックの外側にある少なくとも1つのさらなるキャパシタと、少なくとも2つの追加のスイッチと、DC入力ソースと、を備える電荷収集のための方法であって、
    ・ 該スイッチを選択的に閉じることにより、該キャパシタスタックの該n個のキャパシタが順次DC入力ソースに結合して充電されるステップ；
    ・ 該キャパシタスタックの該n個のキャパシタを、該キャパシタスタックの外側にある該少なくとも1個のさらなるキャパシタに放電するステップ；を含み、
    n ∈ Nである、前記方法。
11. 前記キャパシタスタックの前記n個のキャパシタは、n回の充電サイクルで順次次々に充電され、前記キャパシタスタックの前記n個のキャパシタは、n＋1番目のサイクルで前記キャパシタスタックの外側にある前記少なくとも1個のさらなるキャパシタに一度に放電されることを特徴とする、請求項10に記載の方法。
12. 前記キャパシタスタックの前記n個のキャパシタは、n回の充電サイクルで順次次々に充電され、最初のキャパシタが充電され、その後、最初のキャパシタの隣にあるキャパシタが充電され、その後、すべてのn個のキャパシタが充電されるまで、前に充電されたキャパシタの隣にあるキャパシタが充電されることを特徴とする、請求項10又は請求項11に記載の方法。
13. 前記キャパシタスタックの前記n個のキャパシタが順次充電された後、前記n個のキャパシタは、前記キャパシタスタックの外側にある第1のさらなるキャパシタに放電され、その後、前記キャパシタスタックの前記n個のキャパシタは逆順で順次充電され、前記n個のキャパシタが充電された後、前記n個のキャパシタは前記キャパシタスタックの外側にある第2のさらなるキャパシタに放電されることを特徴とする、請求項12に記載の方法。
14. キャパシタスタックの前記n個のキャパシタが、さらなるキャパシタスタックの1個のキャパシタに一度に放電されることを特徴とする、請求項10から請求項13のいずれか一項に記載の方法。
15. DC入力として、神経電位からの生体電気信号を用いることを特徴とする、請求項1から9のいずれか一項に記載のデバイス、または請求項10から請求項14のいずれか一項に記載の方法。

Images