JP2023182943A - 通信システム及び電子制御装置 - Google Patents

通信システム及び電子制御装置 Download PDF

Info

Publication number
JP2023182943A
JP2023182943A JP2022096235A JP2022096235A JP2023182943A JP 2023182943 A JP2023182943 A JP 2023182943A JP 2022096235 A JP2022096235 A JP 2022096235A JP 2022096235 A JP2022096235 A JP 2022096235A JP 2023182943 A JP2023182943 A JP 2023182943A
Authority
JP
Japan
Prior art keywords
signal
target device
abnormality detection
target
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022096235A
Other languages
English (en)
Inventor
篤朗 古森
Atsuro Komori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Astemo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Astemo Ltd filed Critical Hitachi Astemo Ltd
Priority to JP2022096235A priority Critical patent/JP2023182943A/ja
Publication of JP2023182943A publication Critical patent/JP2023182943A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Small-Scale Networks (AREA)

Abstract

【課題】直列に接続される複数の対象装置の中で異常が発生しても、異常のない対象装置に対する通信ができる通信システムを提供する。【解決手段】通信システム1は、直列に接続される複数の対象装置と、始端の対象装置に対して信号を送信し、終端の対象装置から信号を受信する制御装置11と、対象装置の入力信号及び出力信号に基づき、対象装置の異常を検出する異常検出部と、対象装置ごとに設置され、異常検出部の検出結果に応じて、対象装置の入力信号と出力信号とを切り替えて次段の対象装置又は制御装置11に出力する通信切り替え部とを備える。【選択図】 図1

Description

本発明は、通信システム及び電子制御装置に関する。
車内通信等でよく利用されるSPI(Serial Peripheral Interface)通信において、一つの制御装置(マイクロコントローラ)と複数の対象装置(制御装置の周辺IC)との間で通信する場合に、必要な通信端子を減らす手段の一つとしてデイジーチェーンが利用される。デイジーチェーンは、複数の対象装置を直列に接続するものであるため、途中の対象装置で異常が発生すると、制御装置が、異常が発生していない対象装置に対する通信ができなくなる問題が発生する。そこで、デイジーチェーン接続の異常を検知する技術が提案されている(特許文献1参照)。
特許文献1では、「異常検知方法では、通信異常を起こした異常個所を特定し、かかる異常個所よりも異常検知装置に近いセルモニタICに対して制御を行う」と記載されている。
特開2018-194336号公報
上述のように、従来、デイジーチェーン接続の通信異常を検知する技術では、かかる異常個所よりも異常検知装置に近く、正常に通信可能な対象装置との通信を行うことが可能であるが、異常のある対象装置以降の全ての対象装置に対する通信ができなくなる。すなわち、通信異常のない対象装置に対する通信ができない課題がある。
本発明は上記課題を解決するためになされたものであり、本発明の目的は、直列に接続される複数の対象装置の中で異常が発生しても、異常のない対象装置に対する通信ができる通信システムを提供することである。
本発明は、直列に接続される複数の対象装置と、始端の対象装置に対して信号を送信し、終端の対象装置から信号を受信する制御装置と、対象装置の入力信号及び出力信号に基づき、対象装置の異常を検出する異常検出部と、対象装置ごとに設置され、異常検出部の検出結果に応じて、対象装置の入力信号と出力信号とを切り替えて次段の対象装置又は制御装置に出力する通信切り替え部とを備える。
上記構成の本発明によれば、直列に接続される複数の対象装置の中で異常が発生しても、異常のない対象装置に対する通信ができる。
上記以外の課題、構成及び効果は、以下の実施の形態の説明により明らかにされる。
本発明の第1実施形態に係る通信システムの構成例を示すブロック図である。 本発明の第1実施形態に係る通信システムにおける処理の手順を示すフローチャートである。 本発明の第1実施形態に係る電子制御装置の機能構成例を示すブロック図である。 本発明の第1実施形態に係る電子制御装置のハードウェア構成例を示すブロック図である。 本発明の第2実施形態に係る通信システムの構成例を示すブロック図である。 本発明の第2実施形態に係る電子制御装置の機能構成例を示すブロック図である。
以下、本発明を実施するための形態について、添付図面を参照して説明する。本明細書及び図面において、実質的に同一の機能又は構成を有する構成要素については、同一の符号を付することにより重複する説明を省略する。
<第1実施形態>
[通信システムの構成例]
図1は、本実施形態に係る通信システム1の構成例を示すブロック図である。図1に示すように、通信システム1は、制御装置11と、対象装置12及び対象装置13と、異常検出部21及び異常検出部23と、通信切り替え部22及び通信切り替え部24とを備える。対象装置12及び対象装置13は、デイジーチェーン等により直列に接続されており、SPI通信により、各種の信号を送受信可能である。異常検出部及び通信切り替え部は、対象装置ごとに設置される。なお、図1に示す通信システム1の構成では、対象装置が2つのみ備えられているが、本発明はこれに限定されず、通信システム1において、3つ以上の対象装置を配置してもよい。図1に示す通信システム1では、制御装置11と、対象装置12及び対象装置13は、いずれも電子制御装置(ECU:Electronic Control Unit)の一例として用いられる。
制御装置(制御装置11)は、直列に接続される複数の対象装置の始端の対象装置(対象装置12)に対して信号を送信し、終端の対象装置(対象装置13)から信号を受信する。具体的には、制御装置11は、通信路C1を介して信号を対象装置12に送信する。対象装置12は、通信路C2、通信切り替え部22、通信路C3を介して信号を対象装置13へ送信する。対象装置13は、通信路C4、通信切り替え部24、通信路C5を介して信号を制御装置11へ送信する。
異常検出部(異常検出部21)は、対象装置(対象装置12)の入力信号及び出力信号に基づき、対象装置12の異常を検出する。具体的には、異常検出部21は、通信路C1及び通信路C2から入力される信号(対象装置12の入力信号及び出力信号)を監視し、通信路C1の信号に基づいて予測される通信路C2の信号と、実際に通信路C2から入力される信号とを比較して対象装置12の異常を検出する。異常検出部21は、通信路C2の実際の信号と予測信号とが同じである場合、対象装置12に異常がないと判定する。一方、異常検出部21は、通信路C2の実際の信号と予測信号とが同じでない場合、対象装置12に異常があると判定する。例えば、通信路C2の実際の信号で構成されるデータが、規定のフォーマットを満たしていない場合に対象装置12に異常があると判定される。異常検出部21は、対象装置12に異常があると判定した場合、異常信号A1を通信切り替え部22に送信する。なお、異常検出部23は、異常検出部21と同様に動作して、通信路C3及びC4から入力される信号を監視して対象装置13の異常を検出するため、重複説明を省略する。また。異常検出部23は、対象装置13に異常があると判定した場合、異常信号A2を通信切り替え部24に送信する。
通信切り替え部(通信切り替え部22)は、異常検出部(異常検出部21)の検出結果に応じて、対象装置(対象装置12)の入力信号と出力信号とを切り替えて次段の対象装置(対象装置13)に出力する。具体的には、通信切り替え部(通信切り替え部22)は、異常検出部21から異常信号A1を受信した場合、すなわち、異常検出部(異常検出部21)の検出結果が、対象装置(対象装置12)に異常があることを示す場合、通信路C3を介して対象装置12の入力信号(通信路C1の信号)を次段の対象装置(対象装置13)に出力する。この時、通信路C2の信号は対象装置13に送信されない。一方、通信切り替え部(通信切り替え部22)は、異常検出部(異常検出部21)の検出結果が、対象装置(対象装置12)に異常がないことを示す場合、通信路C3を介して対象装置12の出力信号(通信路C2の信号)を次段の対象装置(対象装置13)に送信する。
通信切り替え部24は、通信切り替え部22と同様に動作して、異常検出部23の検出結果に応じて、対象装置13の入力信号と出力信号とを切り替えて次段の対象装置に出力する。なお、図1では、対象装置13がデイジーチェーン上の終端(制御装置11の遠端側)にあるため、通信切り替え部24は、通信路C5を介して、対象装置13の入力信号と出力信号とを切り替えて制御装置に出力する。
本実施形態では、異常がない各対象装置は、受信した信号に対して処理せずに、そのまま、次段の対象装置に送信することを想定する。例えば、通信路C1の信号に基づいて異常検出部21が予測する通信路C2の信号は所定の遅延がされた通信路C1の信号である。なお、本発明はこれに限定されず、各対象装置は、受信した信号に対して所定の処理(例えば、ビット変換)を行い、処理後の信号を次段の対象装置に送信してもよい。この場合、例えば、通信路C1の信号に基づいて異常検出部21が予測する通信路C2の信号は、対象装置12における所定の処理後の通信路C1の信号である。なお、各対象装置における信号に対する処理は、同じ処理に限定されない。
[通信システムにおける処理の流れ]
図2は、本実施形態に係る通信システム1における処理の手順を示すフローチャートである。以下に説明する処理は、制御装置11が対象装置に対して信号を送信する度に実行される。
まず、制御装置11は、制御信号等である信号を、通信路C1を介して対象装置12に送信し、通信路C1の信号を異常検出部21及び通信切り替え部22にも送信する(ステップS101)。
次いで、対象装置12は、制御装置11から通信路C1の信号を受信し、対象装置12の出力信号である通信路C2の信号を異常検出部21及び通信切り替え部22に送信する(ステップS102)。
次いで、異常検出部21は、通信路C2の予測信号を生成する(ステップS103)。この処理では、異常検出部21は、通信路C1の信号に基づいて通信路C2の信号を予測して通信路C2の予測信号を生成する。
次いで、異常検出部21は、通信路C2の信号と通信路C2の予測信号とを比較して対象装置12に通信異常があるか否かを判定する(ステップS104)。この処理では、異常検出部21は、通信路C2の信号と通信路C2の予測信号とが同じである場合に、対象装置12に通信異常がないと判定し(ステップS104のNo判定)、異常信号A1を出力しない。一方、異常検出部21は、通信路C2の信号と通信路C2の予測信号とが異なる場合に、対象装置12に通信異常があると判定し(ステップS104のYES判定)、異常信号A1を通信切り替え部22に出力する。
ステップS104の処理において、通信切り替え部22は、異常検出部21から異常信号A1を受信していない場合(No判定である場合)、通信路C2の信号を、通信路C3を介して対象装置13に送信する(ステップS105)。また、この処理では、通信切り替え部22は、通信路C2の信号を異常検出部23及び通信切り替え部24に送信する。
一方、ステップS104の処理において、通信切り替え部22は、異常検出部21から異常信号A1を受信した場合(YES判定である場合)、通信路C1の信号を、通信路C3を介して対象装置13に送信する(ステップS106)。また、この処理では、通信切り替え部22は、通信路C1の信号を異常検出部23及び通信切り替え部24に送信する。
ステップS105又はステップS106の処理後、対象装置13は、対象装置12から通信路C3の信号を受信し、対象装置13の出力信号である通信路C4の信号を異常検出部23及び通信切り替え部24に送信する(ステップS107)。
次いで、異常検出部23は、通信路C4の予測信号を生成する(ステップS108)。この処理では、異常検出部23は、通信路C3の信号に基づいて通信路C4の信号を予測して通信路C4の予測信号を生成する。
次いで、異常検出部23は、通信路C4の信号と通信路C4の予測信号とを比較して対象装置13に通信異常があるか否かを判定する(ステップS109)。この処理では、異常検出部23は、通信路C4の信号と通信路C4の予測信号とが同じである場合に、対象装置13に通信異常がないと判定し(ステップS109のNo判定)、異常信号A2を出力しない。一方、異常検出部23は、対象装置13に通信異常があると判定し(ステップS109のYES判定)、異常信号A2を通信切り替え部24に出力する。
ステップS109の処理において、通信切り替え部24は、異常検出部23から異常信号A2を受信していない場合(No判定である場合)、通信路C4の信号を、通信路C5を介して制御装置11に送信する(ステップS110)。
一方、ステップS109の処理において、通信切り替え部24は、異常検出部23から異常信号A2を受信した場合(YES判定である場合)、通信路C3の信号を、通信路C5を介して制御装置11に送信する(ステップS111)。
ステップS110又はステップS111の処理後、通信システム1における処理は終了する。
なお、上述した通信システム1における処理は、制御装置11が対象装置12又は13に対して信号を送信する度に実行される。例えば、異常が発生した対象装置が正常に回復した場合、制御装置11が対象装置に対して再度信号を送信する際、正常動作に回復した対象装置は、異常がないと判定される。
そこで、一旦、異常が発生した対象装置12又は13であっても、その後、異常が解消されると、再び使用可能としてよい。復帰可能な異常として、例えば、対象装置12又は13の熱暴走等が想定される。異常が解消されると、対象装置12又は13に対して設けられる異常検出部21又は23が、異常が解消したことを示す信号A1又はA2を通信切り替え部22又は24に出力する。以降の処理では、通信切り替え部22又は24は、復帰した対象装置12又は13が出力する信号を次段の装置に送信する。
[電子制御装置の機能構成例]
図3は、本実施形態に係る電子制御装置100の機能構成例を示すブロック図である。図3には、本実施形態に係る電子制御装置100の各機能構成部のみが示され、その他の機能構成部の図示及び説明は省略される。
電子制御装置100は、図3に示すように、制御部101と、対象部102及び対象部103と、異常検出部21及び異常検出部23と、通信切り替え部22及び通信切り替え部24とを有する。図3に示す電子制御装置100では、制御部101がマイクロコンピューターで構成され、対象部102及び対象部103がIC(Integrated Circuit)で構成される。
電子制御装置100は、図1に示す通信システム1の機能を含む電子制御装置であるため、制御部101、対象部102及び対象部103が、図1に示す制御装置11、対象装置12及び対象装置13のそれぞれと同様の機能を有する。また、電子制御装置100の異常検出部21、異常検出部23、通信切り替え部22及び通信切り替え部24の機能も、図1で説明したこれらの構成部と同じである。
図3に示す電子制御装置100は、単独の装置として用いられる他、図1に示した通信システム1の制御装置11、対象装置12及び対象装置13に置き換えて構成されてもよい。この場合、制御装置11、対象装置12及び対象装置13に置き換えて構成された電子制御装置100自身が各装置の内部で異常検出処理を行い、さらに、対象装置12及び対象装置13に対して設けられた異常検出部21,23が対象装置12及び対象装置13の異常検出処理を行うことができる。
[電子制御装置のハードウェア構成例]
図4は、本実施形態に係る電子制御装置のハードウェア構成例を示すブロック図である。電子制御装置100の機能は、マイクロコンピューター等の情報処理装置により実現される。電子制御装置100は、図4に示すように、CPU(Central Processing Unit)100aと、ROM(Read Only Memory)100bと、RAM(Random Access Memory)100cと、記憶装置100dと、入出力インターフェース100eとを有する。バス100fは、各構成部間を電気的に接続して、各構成部間における信号の入出力が行われる信号経路である。
CPU100aは、電子制御装置100内の各部の動作を制御する。例えば、CPU100aは、電子制御装置100における対象装置の異常を検出する処理、異常を検出した場合の信号切り替え処理等を制御する。
ROM100bは、例えば、不揮発性メモリ等の記憶媒体で構成され、CPU100aが実行及び参照するプログラムやデータ等を記憶する。
RAM100cは、例えば、揮発性メモリ等の記憶媒体で構成され、CPU100aが行う各処理に必要な情報(データ)を一時的に記憶する。
記憶装置100dは、CPU100aによって実行されるプログラムを格納したコンピューター読取可能な非一過性の記録媒体で構成され、例えばHDD(Hard Disk Drive)等の記憶装置で構成される。記憶装置100dは、CPU100aが各部を制御するためのプログラム、OS(Operating System)、コントローラー等のプログラム、データを記憶する。なお、記憶装置100dに記憶されるプログラム、データの一部は、ROM100bに記憶されてもよい。また、記憶装置100dは、HDDに限定されず、例えば、SSD(Solid State Drive)、CD(Compact Disc)-ROM、DVD(Digital Versatile Disc)-ROM等の記録媒体であってもよい。
入出力インターフェース100eは、CPU100aの制御により、外部との信号の送受信を行う。
なお、本実施形態では、異常検出部21及び異常検出部23を独立した構成とする通信システム及び車両制御装置の構成例を説明したが、本発明はこれに限定されない。例えば、異常検出部21及び異常検出部23を制御装置11の内部に設けてもよい。この場合、制御装置11に対して、図4に示すハードウェア構成例が適用され、CPU100aにより、異常検出部21及び異常検出部23の機能が実現される。また、図1に示した異常検出部21,23及び通信切り替え部22,24に対して、図4に示すハードウェア構成例が適用され、CPU100aにより、異常検出部21,23及び通信切り替え部22,24の機能が実現されてもよい。
[効果]
上述したように、本実施形態では、デイジーチェーンにより接続される(直列に接続される)各対象装置に対して、異常検出部及び通信切り替え部が設けられる。通信切り替え部は、異常検出部から異常信号を入力した場合、接続する対象装置の入力信号、当該対象装置の次段の対象装置に出力する。このような構成により、直列に接続される複数の対象装置の中で異常が発生しても、異常のない対象装置に対する通信ができる。
<第2実施形態>
[通信システムの構成例]
図5は、本実施形態に係る通信システム2の構成例を示すブロック図である。図5と図1を比較して分かるように、通信システム2は、図1に示す通信システム1の各構成部に加え、信号切り替え部31を備える。また、通信システム2では、通信システム1のように対象装置ごとに異常検出部を設けることなく、全ての対象装置に対して、1つの異常検出部25が設けられている。なお、通信システム2における信号切り替え部31及び異常検出部25以外の各部の機能は、図1で説明した各部と同様であるため、重複説明を省略する。図5に示す通信システム1においても、制御装置11と、対象装置12及び対象装置13は、いずれも電子制御装置の一例として用いられる。
信号切り替え部31は、各対象装置12又は13に入力される入力信号と、各対象装置12又は13から出力される出力信号と、異常検出部25から入力される後述の選択信号S1とに基づき、異常検出部25の検出対象である対象装置12又は13の入力信号及び出力信号を、それぞれ、信号S2及び信号S3として異常検出部25に出力する。例えば、異常検出部25から入力される選択信号S1が、対象装置12を選択する信号である場合、信号切り替え部31は、通信路C1の信号を信号S2として出力し、通信路C2の信号を信号S3として出力する。
異常検出部25は、信号切り替え部31へ対象装置を選択する選択信号S1を出力する。選択信号S1は、デイジーチェーン接続された対象装置12,13の順に出力されてもよい。また、制御装置11に距離が近い対象装置12の方が異常発生時の影響が大きいことから、制御装置11に距離が近い対象装置12を選択する選択信号S1の方が、対象装置13を選択する選択信号S1よりも高い頻度で出力されてもよい。また、異常検出部25は、信号切り替え部31から入力した信号S2及び信号S3に基づいて、検出対象である対象装置12又は13の異常を検出する。異常検出部25は、検出対象である対象装置12又は対象装置13が正常であると判定する場合、異常信号を出力しない。
一方、異常検出部25は、検出対象である対象装置12又は対象装置13が異常であると判定した場合、異常信号を検出対象である対象装置12又は対象装置13に接続される通信切り替え部22又は通信切り替え部24に出力する。例えば、異常検出部25の検出対象が対象装置12である場合、異常検出部25は、対象装置12を選択する選択信号S1を信号切り替え部31に出力すると、信号切り替え部31から対象装置12の入出力信号(通信路C1の信号及び通信路C2の信号)として信号S2及び信号S3が入力される。そして、異常検出部25は、信号S2及び信号S3(通信路C1の信号及び通信路C2の信号)に基づいて、対象装置12の異常を検出する。異常検出部25は、対象装置12の異常を検出した場合、異常信号A1を対象装置12に接続される通信切り替え部22に出力する。通信切り替え部22は、異常信号A1が入力されると、対象装置12から出力される信号を、対象装置13に出力せず、通信路C1から入力される信号を対象装置13に出力する。
異常検出部25は、対象装置13に対しても、対象装置12に対して行った上述した処理と同様の処理を行い、対象装置13の異常を検出した場合、異常信号A2を対象装置13に接続される通信切り替え部24に出力する。
なお、本実施形態では、異常検出部25は、デイジーチェーン上で、制御装置11の近端側の対象装置から遠端側の対象装置まで、順番に異常検知の検知対象とする。しかしながら、本発明は、これに限定されず、例えば、監視レベルの強いものから弱いものまで順番に異常検知の検知対象とする等、必要に応じて検知対象の順番を任意に設定してもよい。
[電子制御装置の機能構成例]
図6は、本実施形態に係る電子制御装置200の機能構成例を示すブロック図である。図6には、本実施形態に係る電子制御装置200の各機能構成部のみが示され、その他の機能構成部の図示及び説明は省略される。図6に示す電子制御装置200では、制御部201がマイクロコンピューターで構成され、対象部202及び対象部203がICで構成される。
電子制御装置200は、図6に示すように、制御部201と、対象部202及び対象部203と、通信切り替え部22及び通信切り替え部24と、信号切り替え部31と、異常検出部25とを有する。電子制御装置200は、図5に示す通信システム2の機能を含む電子制御装置であるため、制御部201、対象部202及び対象部203が、図5に示す制御装置11、対象装置12及び対象装置13のそれぞれと同様の機能を有する。また、電子制御装置200の通信切り替え部22、通信切り替え部24、信号切り替え部31及び異常検出部25の機能も、図5で説明したこれらの構成部と同じである。また、電子制御装置200のハードウェア構成は、図4に示す電子制御装置100のハードウェア構成と同様であるため、重複説明を省略する。
図6に示す電子制御装置200は、単独の装置として用いられる他、図5に示した通信システム2の制御装置11、対象装置12及び対象装置13に置き換えて構成されてもよい。この場合、制御装置11、対象装置12及び対象装置13に置き換えて構成された電子制御装置200自身が各装置の内部で異常検出処理を行い、さらに、異常検出部25が対象装置12及び対象装置13の異常検出処理を行うことができる。
なお、本実施形態では、信号切り替え部31及び異常検出部25を独立構成部とする通信システム及び車両制御装置の構成例を説明したが、本発明はこれに限定されない。例えば、信号切り替え部31及び異常検出部25を制御装置11の内部に設けてもよい。
また、本実施形態では、直列に接続される全ての対象装置に対して1つの信号切り替え部及び1つの異常検出部が設けられる構成例を説明したが、本発明はこれに限定されない。直列に接続される複数の対象装置を所定数のグループに分け、分けられたグループごとに信号切り替え部及び異常検出部を設けてもよい。例えば、デイジーチェーンにより接続される20個の対象装置を4つのグループに分ける場合、1グループに5つの対象装置が設けられる。そして、4つのグループのそれぞれに1つの信号切り替え部及び1つの異常検出部を設ける。また、信号切り替え部は、設置されたグループにおいて、異常検出部がグループ内の対象装置を選択する選択信号に基づき、選択された対象装置の入力信号及び出力信号を異常検出部に出力する。なお、直列に接続される複数の対象装置を複数のグループに分ける方法は任意である。例えば、1グループに1つの対象装置しか設けられなくてもよいし、グループごとに異なる数の対象装置が設けられてもよい。
[効果]
上述したように、本実施形態では、直列に接続される全ての対象装置、又は、対象装置が複数に分けられた各グループのそれぞれに対して、1つの信号切り替え部及び1つの異常検出部が設けられる。信号切り替え部は、異常検出部からの選択信号に応じて、各対象装置の入力信号及び出力信号を切り替えて異常検出部に出力する。このような構成により、信号切り替え部及び異常検出部を対象装置の数より少なめに設けることができるため、第1実施形態と同じ効果を得るとともに、通信システム及び車両制御装置の構成を簡易化にすることもできる。
1,2…通信システム、11…制御装置、12,13…対象装置、21,23,25…異常検出部、22,24…通信切り替え部、31…信号切り替え部、100,200…電子制御装置、101,201…制御部、102,103,202,203…対象部

Claims (6)

  1. 直列に接続される複数の対象装置と、
    始端の前記対象装置に対して信号を送信し、終端の前記対象装置から信号を受信する制御装置と、
    前記対象装置の入力信号及び出力信号に基づき、前記対象装置の異常を検出する異常検出部と、
    前記対象装置ごとに設置され、前記異常検出部の検出結果に応じて、前記対象装置の入力信号と出力信号とを切り替えて次段の対象装置又は前記制御装置に出力する通信切り替え部と、を備える
    通信システム。
  2. 前記通信切り替え部は、
    前記異常検出部の検出結果が異常である場合に、前記対象装置の入力信号を次段の対象装置又は前記制御装置に出力し、
    前記異常検出部の検出結果が異常でない場合に、前記対象装置の出力信号を次段の対象装置又は前記制御装置に出力する
    請求項1に記載の通信システム。
  3. 前記対象装置ごとに前記異常検出部を有する
    請求項2に記載の通信システム。
  4. 複数の前記対象装置を所定数のグループに分け、前記グループごとに前記異常検出部を有し、
    前記グループごとに、前記異常検出部が前記グループ内の前記対象装置を選択する選択信号に基づき、選択された前記対象装置の入力信号及び出力信号を前記異常検出部に出力する信号切り替え部を前記グループごとに有する
    請求項2に記載の通信システム。
  5. 前記異常検出部及び前記信号切り替え部を前記制御装置の内部に設置する
    請求項4に記載の通信システム。
  6. 直列に接続される複数の対象部の始端の前記対象部に対して信号を送信し、終端の前記対象部から信号を受信する制御部と、
    前記対象部の入力信号及び出力信号に基づき、前記対象部の異常を検出する異常検出部と、
    前記対象部ごとに設置され、前記異常検出部の検出結果に応じて、前記対象部の入力信号と出力信号とを切り替えて次段の対象部又は前記制御部に出力する通信切り替え部と、を備える
    電子制御装置。
JP2022096235A 2022-06-15 2022-06-15 通信システム及び電子制御装置 Pending JP2023182943A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022096235A JP2023182943A (ja) 2022-06-15 2022-06-15 通信システム及び電子制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022096235A JP2023182943A (ja) 2022-06-15 2022-06-15 通信システム及び電子制御装置

Publications (1)

Publication Number Publication Date
JP2023182943A true JP2023182943A (ja) 2023-12-27

Family

ID=89321324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022096235A Pending JP2023182943A (ja) 2022-06-15 2022-06-15 通信システム及び電子制御装置

Country Status (1)

Country Link
JP (1) JP2023182943A (ja)

Similar Documents

Publication Publication Date Title
JP6599054B2 (ja) 異常判定装置、異常判定方法及び異常判定プログラム
CN110967641B (zh) 蓄电池监控系统及方法
US10536306B2 (en) Ground short circuit portion detecting apparatus, ground short circuit portion detecting method, and computer-readable recording medium
JP2019526217A (ja) 車両用の電流分配器及びヒューズシステム
JP6899699B2 (ja) 異常検知装置および異常検知方法
KR20080082605A (ko) 기술적 장치, 특히 차량을 위한 통신 시스템
US7953009B2 (en) Vehicle communication method and communication device
JP2023182943A (ja) 通信システム及び電子制御装置
US11336281B2 (en) Output module for industrial control system
US6854081B1 (en) Initializing/diagnosing system in on-chip multiprocessor system
JP5566131B2 (ja) A/d変換装置
US7903539B2 (en) Electronic control unit
US20030140268A1 (en) Signal validation and arbitration system and method
JP2021005637A (ja) 制御装置
US11680991B2 (en) Voltage measurement device, voltage detection circuit, and voltage detection method
US8140921B2 (en) System for elevator electronic safety device
US6381714B1 (en) Error detection method, error detection apparatus, and network system
EP4310519A1 (en) Vehicle ground connection diagnostic apparatus, method, and software
US11784386B2 (en) Fault protected signal splitter apparatus
US20240140448A1 (en) Electronic Control Device, On-Vehicle Control System, and Redundant Function Control Method
WO2023084624A1 (ja) 車載制御装置
EP4365741A1 (en) Method and apparatus for selective input/output (io) terminal safe-stating for independent on-chip applications
JP2004102906A (ja) 制御システム
JP2007026038A (ja) パス監視システム,パス監視方法,およびパス監視プログラム
US7752517B2 (en) Test device and method for circuit device and manufacturing method for the same