JP2023181840A - 光モジュール、及び光通信デバイス - Google Patents

Abstract

【課題】安定した電源電圧の供給を実現する光モジュールと、これを用いた光通信デバイスを提供する。【解決手段】光モジュールは、光回路が形成された光集積素子と、前記光集積素子を駆動する電子集積素子と、前記光集積素子と前記電子集積素子を電気的に接続するインタポーザと、を備え、前記インタポーザの第１の主面側に前記光集積素子が配置され、前記第１の主面と反対側の第２の主面側に前記電子集積素子が配置され、前記インタポーザは電源供給配線と、前記電源供給配線に接続されて前記光集積素子に第１の電源電圧を供給する第１の電源供給部と、前記電源供給配線に接続されて前記電子集積素子に第２の電源電圧を供給する第２の電源供給部とを有する。【選択図】図１

Description

本開示は、光モジュール、及び光通信デバイスに関する。

光信号は高速、大容量の信号伝送に適しており、情報及び通信の分野で広く使用されている。近年、シリコンチップの上に微細な光回路を高密度に集積するシリコンフォトニクス技術の進展により、従来よりも高機能で小型の素子が作製されている。データ伝送に対する要求も高くなり、単純な「１」と「０」のオンオフ変調（ＯＯＫ：on-off keying）に替えて、パルス振幅変調（ＰＡＭ：pulse amplitude modulation）、四相位相変調（ＱＰＳＫ：quadrature phase shift keying）、直交振幅変調（ＱＡＭ：quadrature amplitude modulation）など、様々な変調方式が適所で採用されている。

変調方式の多様化に加えて、波長多重（ＷＤＭ：wavelength division multiplexing）伝送により、１本の光ファイバで伝送するデータ量を増やしている。変調多値度、または多重される波長の数が増えるほど、光モジュールにも複雑な回路構成が求められる。複雑な光回路は、シリコンフォトニクス技術により、コンパクトな光集積素子（ＰＩＣ：photonic integrated chip）として実現されている。

プリント回路基板（ＰＣＢ：printed circuit board）から供給される信号を、インタポーザとＥＩＣを経由してＰＩＣに接続する構成が知られている。また、インタポーザから供給される電源電圧を、光集積素子を垂直方向に貫通する貫通シリコン電極（ＴＶＣ：through-silicon via）で素子表面の光回路と、ＥＩＣに供給する構成が知られている。

特開２０１５－２１６１６９号公報 特開２０１５－１３０５０３号公報 特表２０１８－５０９７５３号公報

ＰＩＣを動作させるために、専用の電子集積素子（ＥＩＣ：electronic integrated chip）が用いられる。信号の品質（シグナル・インテグリティ）の観点から、ＥＩＣはＰＩＣの対応する回路素子と最短距離で接続されるのが望ましい。シグナル・インテグリティを高く保つには、ＥＩＣとＰＩＣに供給される電源電圧の品質（パワー・インテグリティ）を高く保つことが重要である。電源電圧を抵抗の高い配線層で供給すると、電流による電圧降下が生じ、素子や回路に供給される電圧レベルが変動する。不安定な電源で素子や回路が動作すると、信号の品質が劣化する。

安定した電源供給を行うには、低抵抗の配線を用いるのが望ましい。ＥＩＣを経由して電源電圧を供給する場合、抵抗の低い最表層またはその近傍の配線は主信号の送受信に用いられる場合もあり、最表層近傍の配線のすべてを電源電圧の供給に割り当てることは難しい。一方、光集積素子を垂直に貫通するＴＳＶは、直径が数ミクロンから数十ミクロンの細い配線である。ＴＳＶを用いて大きな電流を供給するには、多数のＴＳＶが必要になる。また、シリコン基板とＴＳＶとの熱膨張率の差により、ＴＳＶの周囲に応力が発生する。この応力によりシリコン導波路の屈折率が複雑に変化して、設計した動作を示さなくなる。これを避けるにはシリコン導波路をＴＳＶから離れた位置に配置する必要がある。ＰＩＣに多数のＴＳＶを設けると、光回路形成のためのエリアが狭められ、ＰＩＣが大型化する。

本開示の一つの側面では、安定した電源電圧の供給を実現する光モジュールと、これを用いた光通信デバイスの提供を目的とする。

実施形態の光モジュールは、
光回路が形成された光集積素子と、
前記光集積素子を駆動する電子集積素子と、
前記光集積素子と前記電子集積素子を電気的に接続するインタポーザと、
を備え、
前記インタポーザの第１の主面側に前記光集積素子が配置され、前記第１の主面と反対側の第２の主面側に前記電子集積素子が配置され、
前記インタポーザは電源供給配線と、前記電源供給配線に接続されて前記光集積素子に第１の電源電圧を供給する第１の電源供給部と、前記電源供給配線に接続されて前記電子集積素子に第２の電源電圧を供給する第２の電源供給部とを備える。

安定した電源電圧の供給を実現する光モジュールと、これを用いた光通信デバイスが提供される。

実施形態の光モジュールの模式図である。 図１の光モジュールを用いた光通信デバイスの模式図である。 図２の光通信デバイスの概略ブロック図である。 光通信デバイスの組立工程図である。 光通信デバイスの組立工程図である。 光通信デバイスの組立工程図である。 光通信デバイスの組立工程図である。 光通信デバイスの組立工程図である。 光通信デバイスの組立工程図である。 光通信デバイスの組立工程図である。 光通信デバイスの組立工程図である。 変形例の光通信デバイスの模式図である。 実施形態と比較例の光通信デバイスのシミュレーション結果を示す図である。 図６の比較例の構成例を示す図である。 図６の比較例の別の構成例を示す図である。

実施形態の光モジュールでは、光回路が形成された光集積素子をインタポーザの一方の主面に設け、光集積素子を駆動する電子集積素子を、インタポーザの反対側の主面に設ける。ここで、「主面」とは基板の厚さ方向と直交する面であり、光集積素子、及び電子集積素子との電気的及び機械的な接続に用いられる面である。インタポーザに形成された電源供給用の配線から、光集積素子と電子集積素子のそれぞれに、電源電圧を直接供給することで、安定した電源電圧の供給を実現する。

図１は、実施形態の光モジュール４０の模式図である。光モジュール４０は、光回路１１が形成された光集積素子（図中で「ＰＩＣ」と表記）１０と、光集積素子１０を駆動する電子集積素子（図中で「ＥＩＣ」と表記）３０と、光集積素子１０と電子集積素子３０を電気的に接続するインタポーザ２０とを備える。インタポーザ２０の第１の主面２０１に光集積素子１０が設けられ、第１の主面２０１と反対側の第２の主面２０２に電子集積素子３０が設けられている。

光集積素子１０に形成された光回路１１は、バンプ電極１５によってインタポーザ２０の第１の主面２０１に接続され、アンダーフィル１６で接続が強化されている。電子集積素子３０は、光回路１１と電気的に接続される電気回路（図中で「ＤＲＶ／ＴＩＡ」と表記）３１と、外部の電子部品との間で高速の信号処理を行う信号処理回路（図中で「ＤＡＣ／ＡＤＣ」と標記）３２を有する。電気回路３１には、光回路１１に含まれる光素子を駆動するドライバや、光回路１１で生成された光電流を電圧信号に変換するトランスインピーダンスアンプ（ＴＩＡ）等の電子回路が形成されている。信号処理回路３２には、デジタル－アナログ変換器（ＤＡＣ）やアナログ－デジタル変換器（ＡＤＣ）が含まれる。

電気回路３１と信号処理回路３２は、バンプ電極３５によってインタポーザ２０の第２の主面２０２に接続され、アンダーフィル３６で接続が強化されている。インタポーザ２０の第２の主面２０２に、電源強化用のデカップリングコンデンサ２２などの部品が搭載されていてもよい。

インタポーザ２０には、電源及びグランド配線（以下で「電源／グランド配線」と称する）２３と、信号線２４が形成されている。便宜上、電源電圧とグランド電位を供給する電源／グランド配線を太い実線で示し、信号を伝送する配線を太い点線で示す。電源電圧は、電源／グランド配線２３の電源供給配線から、光集積素子１０と電子集積素子３０のそれぞれに、直接供給される。光集積素子１０と電子集積素子３０への電源供給の観点から、インタポーザ２０は多層配線を有する基板であることが望ましく、樹脂、セラミック、シリコン、ガラスなどの基板を用いることができる。電源／グランド配線２３は、たとえば銅箔をエッチングして形成された低抵抗の配線であり、バンプ電極１５、及び３５に電気的に接続されている。

電源／グランド配線２３は、インタポーザ２０の第１の主面２０１及び第２の主面２０２と平行な配線層に形成されている。この配線層は、上述したように銅箔等で形成され、通常のＬＳＩ配線よりも厚く、選択の自由度が高い。たとえば、電源／グランド配線２３の厚さを３０～６０μｍとすることで、電子集積素子３０で用いられている一般的なＬＳＩ配線層の３０倍の厚さとすることができる。電源／グランド配線２３の厚さはまた、光集積素子１０に設けられる電極または配線の厚さよりも厚い。十分な厚さを持つ低抵抗の電源／グランド配線２３から、光集積素子１０と電子集積素子３０のそれぞれに直接、電源電圧を供給することで、安定した電源供給が実現される。

インタポーザ２０の配線層は、ベタ配線（solid pattern）とすることも可能である。この場合、配線抵抗を２桁以上下げることができる。電源／グランド配線２３に関しては、電源プレーンとグランドプレーンをペアにする、電源プレーンをグランドプレーンで挟むなど、電源を安定化させる一般的なテクニックを使ってもよい。

電源／グランド配線２３から、インタポーザ２０の垂直方向に延びるビア配線２６ａによって、光集積素子１０と電子集積素子３０に電源電圧が供給される。ビア配線２６ａは光集積素子１０に電源電圧を供給する第１ビア配線２６１と、電子集積素子３０に電源電圧を供給する第２ビア配線２６２を含む。第１ビア配線２６１は、電源／グランド配線２３に接続されて光集積素子に光集積素子用の電源電圧を供給する第１の電源供給部の一例である。第２ビア配線２６２は、電源／グランド配線２３に接続されて電子集積素子に電子集積素子用の電源電圧を供給する第２の電源供給部の一例である。ビア配線２６ａはＴＳＶに比べて直径が十分に大きく、たとえば直径１００μｍのフィルドビア（内部が銅メッキで充填されたビア）を用いることができる。直径１００μｍのフィルドビア１個の断面積は、直径１０μｍのＴＳＶの１００本分に相当する。

電源／グランド配線２３から電子集積素子３０への電源供給は、電源供給配線とグランド配線の一対のビア配線２６ａだけでなく、多数のビア対を用いてもよい。電子集積素子３０への電源供給に、未使用のビア配線２６ａをすべて割り当てることも可能である。これにより安定したパワーインテグリティが期待できる。

図１の構成により、数千から数万本のＴＳＶに相当する電源供給が実現される。光集積素子に電源供給用のＴＳＶを設ける構成では、ＴＳＶとシリコンの熱膨張係数の差に起因する応力の影響を回避するために、導波路形成を回避するキープアウトゾーンが必要になる。キープアウトゾーンは、少なくともＴＳＶの径の３倍以上に設定され、光回路形成エリアを有効利用できない。これに対し、インタポーザ２０の電源供給配線である垂直方向のビア配線２６ａは、バンプ電極１５を介して光回路１１に接続されるので、光集積素子１０にキープアウトゾーンを設ける必要はない。光集積素子１０では、光回路１１の形成エリアを有効利用できる。

光集積素子１０の光回路１１と、電子集積素子３０の電気回路３１は、インタポーザ２０を厚さ方向に貫通する信号用のビア配線２６ｂによって最短距離で接続されている。光回路１１と電気回路３１の間の信号はノイズに弱いため、光回路１１と電気回路３１を、インタポーザ２０を挟んで対応する位置に配置し、直線経路で接続することが望ましい。光回路１１と電気回路３１を接続するビア配線２６ｂを貫通ビアとして形成しても、直径が十分に大きく、低抵抗の信号配線が得られる。インタポーザ２０の使用は、電源電圧の供給だけでなく、信号伝送の点でも有利である。

信号線２４と、電源／グランド配線２３の双方とも、インタポーザ２０の厚さ分だけ経路が長くなる。しかし、インタポーザ２０の厚さ分だけ経路長が増加しても、シグナル・インテグリティおよびパワーインテグリティの劣化にほとんど影響しない。その程度の経路長の増加による影響は設計でカバーできる範囲であり、光モジュール４０の動作に支障はないからである。

図１の構成では、光集積素子１０とインタポーザ２０は、光回路１１が形成された領域だけでオーバーラップしている。光集積素子１０は、光回路１１以外の領域で、フェルール１２に保持された光ファイバ１３に接続されている。複数本の光ファイバ１３がフェルール１２に保持されていてもよい。フェルール１２は、接着剤１４で光集積素子１０の表面に固定されており、光ファイバ１３の先端は、光集積素子１０に形成された光カプラに光学的に接続されている。光ファイバ１３とフェルール１２は、後述するように、光モジュール４０がメイン基板に搭載された後に接続されてもよい。

図２は、図１の光モジュール４０を用いた光通信デバイス１００の模式図である。光通信デバイス１００は、メインボード５０と、このメインボード５０に実装された光モジュール４０を備える。メインボード５０は、マザーボードであってもよいし、パッケージ基板、コパッケージ実装基板などであってもよい。メインボード５０の光モジュール４０を実装する実装面５０１に段差５１が形成されている。光モジュール４０の光集積素子１０は、段差５１に位置する。インタポーザ２０のうち、光集積素子１０にオーバーラップしない領域は、メインボード５０の実装面５０１に接合されている。

インタポーザ２０は、メインボード５０と、段差５１上の光集積素子１０とにまたがっている。インタポーザ２０に形成された電源／グランド配線２３は、バンプ電極１５を介して、メインボード５０の電源／グランド配線５３に接続されている。インタポーザ２０に形成された信号線２４は、バンプ電極１５を介して、メインボード５０の信号線５４に接続されている。

メインボード５０の実装面５０１には、バンプ電極５５を介して電子部品６０が搭載されている。電子部品６０とメインボード５０の間の接続は、アンダーフィル５６によって強化されている。電子部品６０は、ＣＰＵ、デジタル信号プロセッサ（ＤＳＰ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、スイッチングＬＳＩなどである。電子部品６０は、信号線５４と、信号線２４を介して、電子集積素子３０の信号処理回路３２と接続されている。

高速データが通過する信号線２４、及び５４は、最短であることが望ましい。換言すると、電子部品６０と電子集積素子３０は、最短の経路で接続されているのが望ましい。電子部品６０がＤＳＰだとすると、電子部品６０で生成されたデジタルデータ信号は、バンプ電極５５、信号線５４、及び信号線２４を通って、信号処理回路３２に入力される。デジタルデータ信号は信号処理回路３２でアナログ電気信号に変換され、電気回路３１で増幅されて光回路１１を駆動する駆動信号が生成される。駆動信号は、インタポーザ２０を貫通する信号線２４であるビア配線２６ｂを通って、光回路１１に入力される。

光ファイバ１３から入力され、光回路１１で受光された光信号は、光電流として、インタポーザ２０のビア配線２６ｂから電子集積素子３０の電気回路３１に入力される。光電流は、電気回路３１で電圧信号に変換され、信号処理回路３２でデジタル信号に変換される。デジタル信号は、インタポーザ２０の信号線２４とメインボード５０の信号線５４を通って、電子部品６０に入力される。

電源電圧は、メインボード５０の電源／グランド配線５３から、インタポーザ２０に供給される。上述したように、インタポーザ２０には、基板面（第１の主面２０１、及び第２の主面２０２）と平行な方向に複数の電源／グランド配線２３が形成されており、電源／グランド配線２３から電子集積素子３０と光集積素子１０のそれぞれに、必要な電源電圧が供給される。インタポーザ２０の電源／グランド配線２３をベタ配線として形成することも可能であり、電子集積素子３０と光集積素子１０の双方に、電源電圧を安定して供給できる。

図３は、図２の光通信デバイスの概略ブロック図である。光通信デバイス１００は、光トランシーバとして機能する。光通信デバイス１００は、電子部品６０、電子集積素子３０、及び光集積素子１０を有する。

光集積素子１０の光回路１１は、送信側に変調器１１１を有し、受信側に受光器１１２を有する。電子集積素子３０は、送信側に電気回路３１のドライバ（ＤＲＶ）と、信号処理回路３２のＤＡＣを有し、受信側に電気回路３１のＴＩＡと、信号処理回路３２のＡＤＣを有する。

光集積素子１０に供給される電源電圧は、たとえば、変調器１１１に印加されるＤＣバイアスや、受光器１１２を動作させるバイアス電圧として用いられ得る。変調器１１１で変調された光信号は、送信側の光ファイバ１３Ｔｘに出力される。受信側で、光ファイバ１３Ｒｘから光回路１１に入射した光信号は、受光器１１２で検出され、電流信号として電気回路３１に出力される。

電子集積素子３０に供給される電源電圧は、電気回路３１と信号処理回路３２の動作に使用される。電気回路３１のドライバ（ＤＲＶ）やＴＩＡを構成するトランジスタの電源電圧や、ゲート電圧に使用され、また、ＤＡＣとＡＣＤの電源として使用される。インタポーザ２０を介して、電子集積素子３０と光集積素子１０のそれぞれに、直接、電源電圧が供給され、安定した電源電圧の供給が実現されている。

＜光通信デバイスの組み立て＞
図４Ａから図４Ｈは、光通信デバイス１００の組立工程図である。このうち、図４Ａから図４Ｅまでは、光モジュール４０の組立工程に関する。図４Ａで、インタポーザ２０の上に、必要に応じて部品２２を実装する。インタポーザ２０は、公知の多層配線基板の製造方法で作製され、たとえば銅箔をエッチングするサブトラクティブ法で形成される。絶縁層と銅箔を交互に張り合わせて適切なパターンに加工することで、電源／グランド配線２３、信号線２４、ビア配線２６ａ、２６ｂが形成されたインタポーザ２０が得られる。インタポーザ２０上への部品の実装は任意であるが、電源強化用のデカップリングコンデンサ等の部品２２を実装してもよい。

図４Ｂで、インタポーザ２０の第２の主面２０２に、電子集積素子３０をフリップチップ実装（ボンディング）する。電子集積素子３０には、上述した電気回路３１と信号処理回路３２が形成されている。電気回路３１と信号処理回路３２が形成された面がインタポーザ２０の第２の主面２０２と対向するように位置合わせされ、バンプ電極３５によって第２の主面２０２に設けられている電極パッドに接合される。図４Ｃで、電子集積素子３０とインタポーザ２０の間の空間にアンダーフィル材を注入し、硬化してアンダーフィル３６を形成する。

図４Ｄで、インタポーザ２０の第１の主面２０１に、光集積素子１０をフリップチップ実装する。光集積素子１０の光回路１１が形成されている面がインタポーザ２０の第１の主面２０１と対向するように位置合わせされ、バンプ電極１５によって第１の主面２０１に設けられている電極パッドに接合される。図４Ｅで、光集積素子１０とインタポーザ２０の間の空間にアンダーフィル材を注入し、硬化してアンダーフィル１６を形成する。

インタポーザ２０への電子集積素子３０と光集積素子１０の実装順序は、逆にしてもよい。いずれの素子を先に実装するかは、製造の容易さで決めることができる。図４Ｅの段階、すなわち、インタポーザ２０の第１の主面２０１と第２の主面２０２に、それぞれ光集積素子１０と電子集積素子３０が実装されると、光モジュール４０が得られる。

図４Ｆで、あらかじめ電子部品６０が搭載されているメインボード５０に、光モジュール４０をフリップチップ実装する。メインボード５０上で、電子部品６０はバンプ電極５５によりフリップチップ実装されている。電子部品６０とメインボード５０の間の接合はアンダーフィル５６により強化されている。電子部品６０は、ＣＰＵ、スイッチングＬＳＩ、ＤＳＰ、ＦＰＧＡなどである。

光モジュール４０は、インタポーザ２０の光集積素子１０とオーバーラップしていない領域で、第１の主面２０１がメインボード５０と対向するように位置合わせされ、バンプ電極１５によりメインボード５０に接合される。この接合で、光集積素子１０は、メインボード５０に形成された段差５１に位置する。

図４Ｇで、インタポーザ２０とメインボード５０の間の空間にアンダーフィル材５７を注入し、光集積素子１０と段差５１の間の空間にアンダーフィル材５８を注入し、硬化する。図４Ｈで、光ファイバ１３を保持するフェルール１２を、接着剤１４で光集積素子１０に固定する。外部光配線となる光ファイバ１３は、光集積素子１０に形成された光カプラと光学的に接続される。一般的に、光ファイバ１３や光学用の接着剤１４は高温に弱いため、光通信デバイス１００の組立の最後に光ファイバ１３を接続する。これにより、光通信デバイス１００が得られる。

光通信デバイス１００では、光集積素子１０と電子集積素子３０がインタポーザ２０を介して最短距離で接続されている。メインボード５０から供給される電源電圧は、インタポーザ２０に形成された電源／グランド配線２３（図２参照）から、光集積素子１０と電子集積素子３０のそれぞれに、直接供給される。安定した電源供給が実現され、光通信デバイス１００、または光モジュール４０で、良好な信号品質が得られる。

＜光通信デバイスの変形例＞
図５は、変形例の光通信デバイス１００Ａの模式図である。光通信デバイス１００Ａは光モジュール４０Ａと、光モジュール４０を搭載するメインボード５０Ａを備える。図２の構成では、メインボード５０に段差５１を形成して、インタポーザ２０の第１の主面２０１に接合された光集積素子１０を収容していた。図５の変形例では、インタポーザ２０Ａに段差２１を形成し、段差２１で光集積素子１０をインタポーザ２０に接続する。

光モジュール４０Ａは、光回路１１が形成された光集積素子１０と、光集積素子１０を駆動、制御する電子／電気部品６０Ａと、光集積素子１０と電子／電気部品６０Ａを電気的に接続するインタポーザ２０Ａを有する。インタポーザ２０Ａは、段差２１が形成された第１の主面２０１と、第１の主面２０１と反対側の第２の主面２０２を有する。第１の主面２０１に光集積素子１０が接合され、第２の主面２０２に、電子／電気部品６０Ａが接合されている。

電子／電気部品６０Ａは、ドライバ（ＤＲＶ）、ＴＩＡなどを含む電気回路６１と、ＤＡＣ、ＡＤＣ等を含む信号変換回路６２と、演算処理回路６３とを有する。電子／電気部品６０Ａのうち、電気回路６１は、インタポーザ２０Ａの段差２１を挟んで、光回路１１と対向する位置に設けられている。演算処理回路６３は、ＣＰＵ、ＤＳＰ、スイッチングＬＳＩ等と同等の信号処理機能を有する。

インタポーザ２０Ａには、第２の主面２０２に近い位置で、第２の主面２０２と平行に延びる電源／グランド配線２３Ａを有する。この電源／グランド配線２３Ａは、インタポーザ２０Ａの段差２１に延びて、光集積素子１０の光回路１１に直接、電源電圧を供給する。電源／グランド配線２３Ａはまた、電子／電気部品６０Ａの電気回路６１、信号変換回路６２、及び演算処理回路６３に直接、電源電圧を供給する。電源／グランド配線２３Ａに接続されて光集積素子１０に光集積素子用の電源電圧を供給する第１ビア配線２６１は、第１の電源供給部として機能する。電源／グランド配線２３Ａに接続されて電子／電気部品６０Ａに電子／電気部品用の電源電圧を供給する第２ビア配線２６２は、第２の電源供給部として機能する。電源／グランド配線２３Ａは、インタポーザ２０の最表面、またはその近傍で、十分な膜厚のベタ膜として形成されており、低抵抗の電源供給配線が実現される。

水平方向の電源／グランド配線２３Ａは、インタポーザ２０Ａの垂直（厚さ）方向に延びるビア配線２６によって、メインボード５０Ａの電源／グランド配線５３に接続されている。ビア配線２６は、１００μｍの大きな直径を持ち、電圧低下が抑制される。

インタポーザ２０Ａには、垂直方向に延びる多数の信号線２４が形成されている。破線で示す信号線２４のうち、段差２１で主面と垂直な方向に延びる信号線２４は、光集積素子１０の光回路１１と、電子／電気部品６０Ａの電気回路６１を最短距離で接続する。段差２１以外の領域に設けられた垂直方向の信号線２４は、インタポーザ２０Ａを厚さ方向に貫通して、電子／電気部品６０Ａの信号変換回路６２と演算処理回路６３を、メインボード５０Ａの信号線５４に最短距離で接続する。信号線２４の直径は１００μｍ程度と十分に大きく、高速の信号伝送を確実に行うことができる。

図５の光通信デバイス１００Ａでは、光集積素子１０に、水平方向から光ファイバ１３が接続されている。フェルール１２Ａは、光ファイバ１３の端面が、光集積素子１０に形成されている光導波路と端面結合するように光ファイバ１３を保持する。この構成で、光通信デバイス１００Ａは安定した電源電圧で動作し、良好な信号品質を維持することができる。

図６は、実施形態と比較例の光通信デバイスのシミュレーション結果を示す。実施例の光通信デバイスは、図２の光通信デバイス１００であり、メインボード５０から供給される電源電圧は、インタポーザ２０の電源／グランド配線２３から、光集積素子１０と電子集積素子３０のそれぞれに直接供給される。比較例の光通信デバイスは、図７Ａまたは図７Ｂの構成を有する。

図７Ａの比較例では、基板（図中で「ＳＵＢ」と表記）１５０の電源／グランド配線１２３から供給される電源電圧は、インタポーザ１２０を通って、電子集積素子１３０に供給される。インタポーザ１２０を通る配線のうち、太い実線は電源／グランド電圧供給用の配線であり、太い点線は信号配線である。電子集積素子１３０に供給された電源電圧の一部は、電子集積素子１３０から光集積素子１１０に供給される。電子集積素子１３０の信号処理回路（ＤＡＣ／ＡＤＣ）１３２、及び電気回路（ＤＲＶ／ＴＩＡ）１３１に供給される電源電圧も、電子集積素子１３０から光集積素子１１０に供給される電源電圧も、電子集積素子１３０の内部配線に依存する。

電源電圧供給用の内部配線として、グローバル配線と呼ばれる表層に最も近い配線層を使用したとしても、配線の厚さは１～２μｍ程度であり、配線層の数も２～３層程度と少ない。これらのグローバル配線は、他の信号伝送にも用いられるため、グローバル配線のすべてを電源供給配線に割り当てることはできない。さらに、ＬＳＩプロセスの制約として、面積当たりのパターン比率を一定以下にする必要があり、ベタ配線を使えない。これらの理由で、電子集積素子１３０の内部配線の抵抗は高く、電流による電圧降下が生じ、電気回路（ＤＲＶ／ＴＩＡ）１３１に到達する電圧が小さくなる。動作状態で電流が変動すると、電気回路（ＤＲＶ／ＴＩＡ）１３１に到達する電圧も変動し、電気回路（ＤＲＶ／ＴＩＡ）１３１は不安定な電源で動作する。そのため信号が劣化する。

図７Ｂの比較例では、基板１５０の電源／グランド配線１２３から光集積素子１１０に供給された電源電圧は、光集積素子１１０を貫通するＴＳＶ１０８により、光回路１１に供給される。電源電圧は、光集積素子１１０から電子集積素子１３０に供給される。ＴＳＶ１０８は直径１０～３０μｍ程度の細い配線であり、大きな電流を供給するために多数のＴＳＶ１０８を用いる。各ＴＳＶ１０８で抵抗が高く、電子集積素子１３０に供給される電源電圧が変動する。ＴＳＶ１０８には、応力緩和のためにキープアウトゾーンが必要であり、光回路の形成可能なエリアが狭くなるという問題もある。

図６に戻って、比較例と実施形態のそれぞれで、電子集積素子の送信側の変調器駆動出力のアイパターン（eye diagram）をシミュレーションする。シミュレーションで用いた比較例は、図７Ａの構成である。光モジュールは１００Ｇｂｐｓ（２５Ｇｂｐｓ×４チャンネル）とする。１チャンネルだけを駆動したときは、実施形態、比較例ともに、波形に十分なアイの開口が認められる。４チャンネルを同時に駆動したとき、比較例では、電子集積素子ＥＩＣの内部配線による電源供給の不安定さが影響し、アイ開口が非常に小さくなる。これに対し、実施形態の構成で、４チャンネル同時駆動しても、アイ開口にほとんど変化がない。これは、十分なパワーインテグリティが確保されていることを示す。

図７Ｂの比較例の構成を用いたときも、シミュレーション結果は、図６の比較例と同様に、４チャンネル同時駆動のときにアイ開口が非常に狭くなる。ＴＳＶを用いてＰＣＩからＥＩＣへ電源電圧を供給するときに、電流による電圧低下の影響で、電源供給が不安定になるからである。大量のＴＳＶで実施形態と同レベルのパワーインテグリティを確保することも可能であるが、キープアウトゾーンによる光回路エリアの消失とのトレードオフになる。

実施形態の光モジュールと光通信デバイスによると、安定した電源供給により、多チャンネルでの光通信でもアイ開口を適正に維持し、良好な信号品質が維持される。データレートの増大や信号処理の複雑化により、パワーインテグリティの重要性は高まっている中で、インタポーザから電源供給が必要な各ブロックに、直接電源電圧を供給する。配線長の変化は、インタポーザの基板厚程度であり、設計で対処可能である。これにより、信号品質の劣化を抑制して、十分なパワーインテグリティを確保できる。

特定の構成例に基づいて実施形態を説明してきたが、その他の変形例も実施形態に含まれる。たとえば、電子集積素子３０の信号処理回路３２を、ＤＡＣ／ＡＤＣ機能付きのＤＳＰとし、メインボード５０に搭載される電子部品６０をスイッチングＬＳＩとしてもよい。この場合、メインボード５０に複数の光モジュールを搭載し、スイッチングＬＳＩで接続を切り替える構成にしてもよい。また、メインボード５０に電子部品６０としてＬＳＩやＣＰＵを搭載して、光通信デバイス１００をサーバブレードとして用いてもよい。いずれの場合も、光モジュールで安定した電源供給が実現されているので、光モジュールで生成される信号の品質を維持することができる。

図１の構成で、光ファイバ１３を光集積素子１０の光回路１１が設けられる面に対して垂直または斜め方向から接続する替わりに、水平方向から接続してもよい。この場合は、光ファイバ１３の端面と、光集積素子１０に形成された光導波路の端面を光学的に結合してもよい。

１０ 光集積素子
１１ 光回路
１２ フェルール
１３ 光ファイバ
２０、２０Ａ インタポーザ
２３、２３Ａ、５３ 電源／グランド配線（電源供給配線）
２４、５４ 信号線
２６、２６ａ、２６ｂ ビア配線
２６１ 第１ビア配線（第１の電源供給部）
２６２ 第２ビア配線（第２の電源供給部）
２０１ 第１の主面
２０２ 第２の主面
３０ 電子集積素子
３１、６１ 電気回路
３２ 信号処理回路
４０、４０Ａ 光モジュール
５０、５０Ａ メインボード
５０１ 実装面
６０ 電子部品
６０Ａ 電子／電気部品
６２ 信号変換回路
６３ 演算処理回路
１００、１００Ａ 光通信デバイス

Claims (10)

1. 光回路が形成された光集積素子と、
   前記光集積素子を駆動する電子集積素子と、
   前記光集積素子と前記電子集積素子を電気的に接続するインタポーザと、
   を備え、
   前記インタポーザの第１の主面側に前記光集積素子が配置され、前記第１の主面と反対側の第２の主面側に前記電子集積素子が配置され、
   前記インタポーザは電源供給配線と、前記電源供給配線に接続されて前記光集積素子に第１の電源電圧を供給する第１の電源供給部と、前記電源供給配線に接続されて前記電子集積素子に第２の電源電圧を供給する第２の電源供給部とを備えてなる、
   光モジュール。
2. 前記電子集積素子は、前記光回路を駆動する電気回路を有し、
   前記光集積素子と前記電子集積素子は、前記光回路と前記電気回路が前記インタポーザに形成された信号線で最短接続される位置に配置されている、
   請求項１に記載の光モジュール。
3. 前記インタポーザの前記電源供給配線の厚さは、前記電子集積素子の内部配線の厚さよりも厚い、
   請求項１または２に記載の光モジュール。
4. 前記光集積素子の一部は前記インタポーザにオーバーラップされ、前記光集積素子の前記インタポーザにオーバーラップされていない領域に光ファイバが接続されている、
   請求項１または２に記載の光モジュール。
5. 前記光ファイバは、前記光集積素子の前記光回路が設けられている面に対して略垂直または水平方向から接続される、
   請求項４に記載の光モジュール。
6. 前記インタポーザは前記第１の主面に段差を有し、
   前記光集積素子は前記段差に設けられている、
   請求項１または２に記載の光モジュール。
7. 前記電源供給配線は、前記第２の主面の近傍で前記第２の主面と平行に前記段差まで延び、前記段差で、前記第１の電源供給部により前記電源供給配線から前記光集積素子に前記電源電圧が供給される、
   請求項６に記載の光モジュール。
8. メインボードと、前記メインボードに実装された光モジュールとを備える光通信デバイスにおいて、
   前記光モジュールは、光回路が形成された光集積素子と、前記光集積素子を駆動する電子集積素子と、前記光集積素子と前記電子集積素子を電気的に接続するインタポーザと、を備え、前記インタポーザの第１の主面側に前記光集積素子が設けられ、前記第１の主面と反対側の第２の主面側に前記電子集積素子が設けられ、前記インタポーザは電源供給配線と、前記電源供給配線に接続されて前記光集積素子に第１の電源電圧を供給する第１の電源供給部と、前記電源供給配線に接続されて前記電子集積素子に第２の電源電圧を供給する第２の電源供給部とを有し、
   前記インタポーザの前記電源供給配線は、前記メインボードに形成された第２の電源供給配線に接続されている、
   光通信デバイス。
9. 前記光モジュールの前記光集積素子と前記インタポーザは積層方向で一部オーバーラップし、
   前記メインボードは前記光モジュールを実装する実装面に段差を有し、
   前記インタポーザは、前記光集積素子にオーバーラップしない領域で前記メインボードの前記実装面に接合され、前記光集積素子は前記メインボードの前記段差に位置する、
   請求項８に記載の光通信デバイス。
10. 前記光モジュールの前記インタポーザは前記第１の主面に段差を有し、前記光モジュールの前記光集積素子は前記段差に設けられ、
    前記光モジュールの前記電子集積素子は前記インタポーザを貫通するビア配線で前記メインボードの信号線に接続されている、
    請求項８に記載の光通信デバイス。

Images