JP2023178174A - Light emitting element and method for manufacturing light emitting element - Google Patents

Light emitting element and method for manufacturing light emitting element Download PDF

Info

Publication number
JP2023178174A
JP2023178174A JP2022179895A JP2022179895A JP2023178174A JP 2023178174 A JP2023178174 A JP 2023178174A JP 2022179895 A JP2022179895 A JP 2022179895A JP 2022179895 A JP2022179895 A JP 2022179895A JP 2023178174 A JP2023178174 A JP 2023178174A
Authority
JP
Japan
Prior art keywords
layer
light emitting
active
active layer
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022179895A
Other languages
Japanese (ja)
Inventor
浩司 奥野
Koji Okuno
浩一 五所野尾
Koichi Goshonoo
昌輝 大矢
Masateru Oya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to US18/201,986 priority Critical patent/US20230395750A1/en
Priority to CN202310644954.5A priority patent/CN117174794A/en
Publication of JP2023178174A publication Critical patent/JP2023178174A/en
Pending legal-status Critical Current

Links

Abstract

To improve the surface flatness of an intermediate layer.SOLUTION: A light emitting element is a group III nitride semiconductor light emitting element, and comprises: an n-layer 11 made of an n-type group III nitride semiconductor; a first active layer 14 provided on the n-layer and having a specified emission wavelength; an intermediate layer 15 provided on the first active layer and made of a group III nitride semiconductor containing In, a second active layer 16 with an emission wavelength different from the first active layer, provided on the intermediate layer, and the intermediate layer has an In composition set to have a band gap that does not absorb light emitted from the first active layer and the second active layer.SELECTED DRAWING: Figure 1

Description

本発明は、発光素子およびその製造方法に関するものである。 The present invention relates to a light emitting device and a method for manufacturing the same.

近年、ディスプレイの高精細化が求められており、1ピクセルを1~100μmオーダーの微細なLEDとするマイクロLEDディスプレイが注目されている。フルカラーとする方式は各種知られているが、たとえば青、緑、赤の各色を発光する3つの活性層を同一基板上に順に積層する方式が知られている。この場合、各活性層を個別に駆動するために、活性層の間に中間層を形成する必要がある。 In recent years, there has been a demand for higher definition displays, and micro LED displays, in which each pixel is a minute LED on the order of 1 to 100 μm, are attracting attention. Various methods for achieving full color are known; for example, a method is known in which three active layers emitting blue, green, and red light are sequentially laminated on the same substrate. In this case, in order to drive each active layer individually, it is necessary to form an intermediate layer between the active layers.

特許第5854419号公報Patent No. 5854419

中間層は活性層の積層後に成膜しなければならない。そのため、中間層は低温で成膜して活性層への熱ダメージを回避する必要があった。しかし、中間層を低温で成膜すると、中間層の品質や表面平坦性が悪化し、その上に形成する活性層までも品質が低下してしまう問題があった。 The intermediate layer must be deposited after the active layer is deposited. Therefore, it was necessary to form the intermediate layer at a low temperature to avoid thermal damage to the active layer. However, when the intermediate layer is formed at a low temperature, the quality and surface flatness of the intermediate layer deteriorates, and the quality of the active layer formed thereon also deteriorates.

そこで本発明の目的は、中間層の表面平坦性を向上させることである。 Therefore, an object of the present invention is to improve the surface flatness of the intermediate layer.

本発明の一態様は、
III族窒化物半導体からなる発光素子において、
n型のIII族窒化物半導体からなるn層と、
前記n層上に設けられ、所定の発光波長の第1活性層と、
前記第1活性層上に設けられ、Inを含むIII族窒化物半導体からなる中間層と、
前記中間層上に設けられ、前記第1活性層とは異なる発光波長の第2活性層と、
を有し、
前記中間層は、前記第1活性層および前記第2活性層から発光した光を吸収しないバンドギャップとなるようにIn組成が設定されている、発光素子にある。
One aspect of the present invention is
In a light emitting device made of a group III nitride semiconductor,
an n layer made of an n-type group III nitride semiconductor;
a first active layer provided on the n-layer and having a predetermined emission wavelength;
an intermediate layer provided on the first active layer and made of a group III nitride semiconductor containing In;
a second active layer provided on the intermediate layer and having an emission wavelength different from that of the first active layer;
has
In the light emitting device, the intermediate layer has an In composition set so as to have a band gap that does not absorb light emitted from the first active layer and the second active layer.

また本発明の一態様は、
III族窒化物半導体からなる発光素子の製造方法において、
n型のIII族窒化物半導体からなるn層を形成する工程と、
前記n層上に所定の発光波長の第1活性層を形成する工程と、
前記第1活性層上に、Inを含むIII族窒化物半導体からなる中間層を成長温度700~1000℃で形成する工程と、
前記中間層上に、前記第1活性層とは異なる発光波長の第2活性層を形成する工程と、
を有し、
前記中間層は、前記第1活性層および前記第2活性層から発光した光を吸収しないバンドギャップとなるようにIn組成を設定する、発光素子の製造方法にある。
Further, one aspect of the present invention is
In a method for manufacturing a light emitting device made of a group III nitride semiconductor,
forming an n layer made of an n-type group III nitride semiconductor;
forming a first active layer with a predetermined emission wavelength on the n-layer;
forming an intermediate layer made of a group III nitride semiconductor containing In on the first active layer at a growth temperature of 700 to 1000°C;
forming a second active layer having an emission wavelength different from that of the first active layer on the intermediate layer;
has
In the method of manufacturing a light emitting device, the intermediate layer has an In composition set so as to have a band gap that does not absorb light emitted from the first active layer and the second active layer.

本発明によれば、中間層の表面平坦性を向上させることができる。 According to the present invention, the surface flatness of the intermediate layer can be improved.

第1実施形態の発光素子の構成を示した図。FIG. 1 is a diagram showing the configuration of a light emitting element according to a first embodiment. 変形例の発光素子の構成を示した図。The figure which showed the structure of the light emitting element of a modification. 変形例の発光素子の構成を示した図。The figure which showed the structure of the light emitting element of a modification. 第1実施形態の発光素子の等価回路を示した図。FIG. 3 is a diagram showing an equivalent circuit of the light emitting element of the first embodiment. 第1実施形態の発光素子の製造工程を示した図。FIG. 3 is a diagram showing the manufacturing process of the light emitting device of the first embodiment. 第1実施形態の発光素子の製造工程を示した図。FIG. 3 is a diagram showing the manufacturing process of the light emitting device of the first embodiment. 第1実施形態の発光素子の製造工程を示した図。FIG. 3 is a diagram showing the manufacturing process of the light emitting device of the first embodiment. 第1実施形態の発光素子の製造工程を示した図。FIG. 3 is a diagram showing the manufacturing process of the light emitting device of the first embodiment. 第2実施形態の発光素子の構成を示した図。FIG. 7 is a diagram showing the configuration of a light emitting element according to a second embodiment. 第3実施形態の発光素子の構成を示した図。FIG. 7 is a diagram showing the configuration of a light emitting element according to a third embodiment. 実験例1の発光素子の構成を示した図。FIG. 3 is a diagram showing the configuration of a light emitting element of Experimental Example 1. 第3活性層18の表面を撮影したAFM像。An AFM image taken of the surface of the third active layer 18. 駆動電流と外部量子効率の関係を示したグラフ。A graph showing the relationship between drive current and external quantum efficiency. 発光スペクトルを示したグラフ。A graph showing the emission spectrum. 発光スペクトルを示したグラフ。A graph showing the emission spectrum. 発光スペクトルを示したグラフ。A graph showing the emission spectrum. 発光スペクトルを示したグラフ。A graph showing the emission spectrum. 第3活性層18の表面を撮影したAFM像。An AFM image taken of the surface of the third active layer 18. 駆動電流と外部量子効率の関係を示したグラフ。A graph showing the relationship between drive current and external quantum efficiency. 第4実施形態における発光素子の構成を示した図。FIG. 7 is a diagram showing the configuration of a light emitting element in a fourth embodiment. 第4実施形態における発光素子の等価回路を示した図。FIG. 7 is a diagram showing an equivalent circuit of a light emitting element in a fourth embodiment. 第5実施形態における発光素子の構成を示した図。FIG. 7 is a diagram showing the configuration of a light emitting element in a fifth embodiment. 成長速度を変化させたときの量子井戸構造層518Cの井戸層表面のAFM像。AFM images of the well layer surface of the quantum well structure layer 518C when the growth rate is changed. In固相比/In気相比を変化させたときの量子井戸構造層518Cの井戸層表面のAFM像。AFM images of the well layer surface of the quantum well structure layer 518C when the In solid phase ratio/In gas phase ratio is changed. アンモニアの分圧を変化させたときの量子井戸構造層518Cの井戸層表面のAFM像。AFM images of the well layer surface of the quantum well structure layer 518C when the partial pressure of ammonia is changed.

III族窒化物半導体からなる発光素子は、n型のIII族窒化物半導体からなるn層と、前記n層上に設けられ、所定の発光波長の第1活性層と、前記第1活性層上に設けられ、Inを含むIII族窒化物半導体からなる中間層と、前記中間層上に設けられ、前記第1活性層とは異なる発光波長の第2活性層と、を有する。前記中間層は、前記第1活性層および前記第2活性層から発光した光を吸収しないバンドギャップとなるようにIn組成が設定されている。 A light emitting element made of a group III nitride semiconductor includes an n layer made of an n-type group III nitride semiconductor, a first active layer provided on the n layer and having a predetermined emission wavelength, and a first active layer provided on the n layer and having a predetermined emission wavelength; an intermediate layer made of a Group III nitride semiconductor containing In, and a second active layer provided on the intermediate layer and emitting light at a different wavelength from that of the first active layer. The intermediate layer has an In composition set so as to have a band gap that does not absorb light emitted from the first active layer and the second active layer.

また、前記第2活性層側から前記中間層に達する溝と、前記第2活性層上に設けられ、p型のIII族窒化物半導体からなる第1のp層と、前記溝底面に露出する前記中間層上に設けられ、p型のIII族窒化物半導体からなる第2のp層と、前記第1のp層上に設けられた第1のp電極と、前記第2のp層上に設けられた第2のp電極と、を有していてもよい。 Further, a groove reaching the intermediate layer from the second active layer side, a first p layer provided on the second active layer and made of a p-type group III nitride semiconductor, and a first p layer exposed on the bottom surface of the groove. a second p-layer provided on the intermediate layer and made of a p-type group III nitride semiconductor; a first p-electrode provided on the first p-layer; and a second p-layer provided on the second p-layer. and a second p-electrode provided at.

また、前記中間層は、前記第1活性層側から順に、p型の第1層と、p型の第2層と、n型の第3層と、n型の第4層が積層された構造を有し、前記第2層のp型不純物濃度は前記第1層のp型不純物濃度よりも高く、前記第3層のn型不純物濃度は前記第4層のn型不純物濃度よりも高く、前記第2層と前記第3層はトンネル接合構造を形成しており、前記第2活性層上に設けられたp層と、前記p層側から前記第4層に達する溝と、前記p層上に設けられたp電極と、前記溝の底面に露出する前記第4層上に設けられた電極と、を有していてもよい。再成長界面が存在しないようにすることができ、デバイス特性の悪化を抑制することができる。 Further, the intermediate layer includes a p-type first layer, a p-type second layer, an n-type third layer, and an n-type fourth layer stacked in order from the first active layer side. The p-type impurity concentration of the second layer is higher than the p-type impurity concentration of the first layer, and the n-type impurity concentration of the third layer is higher than the n-type impurity concentration of the fourth layer. , the second layer and the third layer form a tunnel junction structure, a p-layer provided on the second active layer, a trench reaching the fourth layer from the p-layer side, and a It may have a p-electrode provided on the layer and an electrode provided on the fourth layer exposed at the bottom of the groove. The regrowth interface can be prevented from existing, and deterioration of device characteristics can be suppressed.

前記第2層および前記第3層のIn組成は、前記第1層および前記第4層のIn組成よりも高くてもよい。トンネル接合構造によるトンネル確率をより高めることができる。また、前記第2層のIn組成は、前記第3層のIn組成よりも高くてもよい。また、前記第2層の厚さは前記第1層の厚さよりも薄く、前記第3層の厚さは前記第4層の厚さよりも薄くてもよい。 The In compositions of the second layer and the third layer may be higher than the In compositions of the first layer and the fourth layer. The tunnel probability due to the tunnel junction structure can be further increased. Moreover, the In composition of the second layer may be higher than the In composition of the third layer. Moreover, the thickness of the second layer may be thinner than the thickness of the first layer, and the thickness of the third layer may be thinner than the thickness of the fourth layer.

前記中間層はInGaNであってもよい。前記中間層のIn組成は10%以下であってもよい。前記中間層は、InがドープされたGaNであってもよい。 The intermediate layer may be InGaN. The In composition of the intermediate layer may be 10% or less. The intermediate layer may be In-doped GaN.

III族窒化物半導体からなる発光素子の製造方法は、n型のIII族窒化物半導体からなるn層を形成する工程と、前記n層上に所定の発光波長の第1活性層を形成する工程と、前記第1活性層上に、Inを含むIII族窒化物半導体からなる中間層を成長温度700~1000℃で形成する工程と、前記中間層上に、前記第1活性層とは異なる発光波長の第2活性層を形成する工程と、を有する。前記中間層は、前記第1活性層および前記第2活性層から発光した光を吸収しないバンドギャップとなるようにIn組成を設定する。 A method for manufacturing a light emitting device made of a group III nitride semiconductor includes a step of forming an n layer made of an n-type group III nitride semiconductor, and a step of forming a first active layer having a predetermined emission wavelength on the n layer. a step of forming an intermediate layer made of a group III nitride semiconductor containing In on the first active layer at a growth temperature of 700 to 1000° C.; forming a second active layer of wavelength. The intermediate layer has an In composition set so as to have a band gap that does not absorb light emitted from the first active layer and the second active layer.

また、前記第2活性層側から前記中間層に達する溝を形成する工程と、前記第2活性層上と前記溝底面に露出する前記中間層上に、p型のIII族窒化物半導体からなる第1のp層と第2のp層をそれぞれ形成する工程と、前記第1のp層上と前記第2のp層上に、第1のp電極と第2のp電極をそれぞれ形成する工程と、を有していてもよい。 Further, the step of forming a groove reaching the intermediate layer from the second active layer side, and forming a groove made of a p-type group III nitride semiconductor on the second active layer and on the intermediate layer exposed at the bottom surface of the groove. forming a first p-layer and a second p-layer, respectively, and forming a first p-electrode and a second p-electrode on the first p-layer and the second p-layer, respectively; It may have a step.

前記中間層は、前記第1活性層側から順に、p型の第1層と、p型の第2層と、n型の第3層と、n型の第4層を積層して形成し、前記第2層のp型不純物濃度を前記第1層のp型不純物濃度よりも高く、前記第3層のn型不純物濃度を前記第4層のn型不純物濃度よりも高くし、前記第2層と前記第3層はトンネル接合構造を形成するようにし、前記第2活性層上にp層を形成する工程と、前記p層側から前記第4層に達する溝を形成する工程と、前記p層上にp電極を形成する工程と、前記溝の底面に露出する前記第4層上に電極を形成する工程と、を有していてもよい。 The intermediate layer is formed by laminating, in order from the first active layer side, a p-type first layer, a p-type second layer, an n-type third layer, and an n-type fourth layer. , the p-type impurity concentration of the second layer is higher than the p-type impurity concentration of the first layer, the n-type impurity concentration of the third layer is higher than the n-type impurity concentration of the fourth layer, and the second layer and the third layer form a tunnel junction structure, a step of forming a p layer on the second active layer, and a step of forming a groove reaching the fourth layer from the p layer side, The method may include the steps of forming a p-electrode on the p-layer and forming an electrode on the fourth layer exposed at the bottom of the groove.

上記III族窒化物半導体からなる発光素子の製造方法において、前記第2層および前記第3層のIn組成を前記第1層および前記第4層のIn組成よりも高くしてもよい。また、前記第2層のIn組成を前記第3層のIn組成よりも高くしてもよい。また、前記第2層の厚さを前記第1層の厚さよりも薄くし、前記第3層の厚さを前記第4層の厚さよりも薄くしてもよい。また、前記第2層および前記第3層の成長温度を、前記第1層および前記第4層の成長温度よりも低くしてもよい。 In the above method for manufacturing a light emitting device made of a Group III nitride semiconductor, the In compositions of the second layer and the third layer may be higher than the In compositions of the first layer and the fourth layer. Further, the In composition of the second layer may be higher than the In composition of the third layer. Moreover, the thickness of the second layer may be made thinner than the thickness of the first layer, and the thickness of the third layer may be made thinner than the thickness of the fourth layer. Further, the growth temperature of the second layer and the third layer may be lower than the growth temperature of the first layer and the fourth layer.

また、上記III族窒化物半導体からなる発光素子の製造方法において、前記中間層のIn組成は10%以下としてもよい。また、前記中間層はInGaNであってもよい。また、前記中間層は、InがドープされたGaNであってもよい。 Furthermore, in the method for manufacturing a light emitting device made of a Group III nitride semiconductor, the In composition of the intermediate layer may be 10% or less. Furthermore, the intermediate layer may be made of InGaN. Furthermore, the intermediate layer may be made of GaN doped with In.

(第1実施形態)
図1は、第1実施形態の発光素子の構成を示した図である。第1実施形態の発光素子は青、緑、赤のそれぞれを発光可能である。また、第1実施形態の発光素子は、基板の裏面側から光を取り出すフリップチップ型であり、図示しない実装基板にフェイスダウンで実装されている。なお、第1実施形態は1ピクセルが1チップの構造であるが、モノリシック型であってもよい。つまり、第1実施形態の素子構造が同一基板上にマトリクス状に配列されたマイクロLEDディスプレイ素子としてもよい。
(First embodiment)
FIG. 1 is a diagram showing the configuration of a light emitting element according to the first embodiment. The light emitting element of the first embodiment can emit blue, green, and red light, respectively. Furthermore, the light emitting element of the first embodiment is of a flip-chip type that takes out light from the back side of the substrate, and is mounted face down on a mounting substrate (not shown). Note that in the first embodiment, one pixel has a structure of one chip, but a monolithic type may be used. In other words, it may be a micro LED display element in which the element structure of the first embodiment is arranged in a matrix on the same substrate.

第1実施形態の発光素子は、図1に示すように、基板10と、n層11と、ESD層12と、下地層13と、第1活性層14と、第1中間層15と、第2活性層16と、第2中間層17と、第3活性層18と、保護層19と、再成長層20A~20Cと、電子ブロック層21A~21Cと、p層22A~22Cと、n電極23と、p電極24A~24Cと、を有している。 As shown in FIG. 1, the light emitting device of the first embodiment includes a substrate 10, an n-layer 11, an ESD layer 12, a base layer 13, a first active layer 14, a first intermediate layer 15, and a first intermediate layer 15. 2 active layer 16, second intermediate layer 17, third active layer 18, protective layer 19, regrowth layers 20A to 20C, electron block layers 21A to 21C, p layers 22A to 22C, n electrode 23, and p-electrodes 24A to 24C.

基板10は、III族窒化物半導体を成長させる成長基板である。たとえば、サファイア、Si、GaNなどである。 The substrate 10 is a growth substrate on which a group III nitride semiconductor is grown. For example, sapphire, Si, GaN, etc.

n層11は、低温バッファ層や高温バッファ層(図示しない)を介して基板10上に設けられたn型の半導体である。ただし、バッファ層は必要に応じて設ければよく、基板がGaNである場合などにはバッファ層を設けなくともよい。n層11は、たとえばn-GaN、n-AlGaNなどである。Si濃度は、たとえば1×1018~100×1018cm-3である。 The n-layer 11 is an n-type semiconductor provided on the substrate 10 via a low-temperature buffer layer and a high-temperature buffer layer (not shown). However, the buffer layer may be provided as necessary, and the buffer layer may not be provided when the substrate is GaN. The n-layer 11 is made of, for example, n-GaN, n-AlGaN, or the like. The Si concentration is, for example, 1×10 18 to 100×10 18 cm −3 .

ESD層12は、n層11上に設けられた半導体層であり、静電耐圧向上のために設ける層である。ESD層12は必要に応じて設ければよく、省略してよい。ESD層12は、たとえば、ノンドープまたは低濃度にSiがドープされたGaN、InGaN、またはAlGaNである。 The ESD layer 12 is a semiconductor layer provided on the n-layer 11, and is a layer provided to improve electrostatic breakdown voltage. The ESD layer 12 may be provided as necessary and may be omitted. The ESD layer 12 is, for example, undoped or lightly doped with Si, GaN, InGaN, or AlGaN.

下地層13は、ESD層12上に設けられた超格子構造の半導体層であり、下地層13上に形成される半導体層の格子歪みを緩和するための層である。下地層13も必要に応じて設ければよく、省略してもよい。下地層13は、組成の異なるIII族窒化物半導体薄膜(たとえばGaN、InGaN、AlGaNのうち2つ)を交互に積層させたものであり、ペア数はたとえば3~30である。ノンドープでもよいし、Siを1×1017~100×1017cm-3程度ドープしてもよい。また、歪を緩和できるのでれば超格子構造である必要はない。第1活性層14とのヘテロ界面で格子定数差が小さくなるような材料であればよく、たとえば、InGaN層、AlInN層、AlGaIn層であってもよい。 The base layer 13 is a semiconductor layer with a superlattice structure provided on the ESD layer 12, and is a layer for relaxing the lattice strain of the semiconductor layer formed on the base layer 13. The base layer 13 may also be provided if necessary, and may be omitted. The base layer 13 is formed by alternately stacking Group III nitride semiconductor thin films having different compositions (for example, two of GaN, InGaN, and AlGaN), and the number of pairs is, for example, 3 to 30. It may be non-doped, or it may be doped with Si at about 1×10 17 to 100×10 17 cm −3 . Further, it is not necessary to have a superlattice structure as long as strain can be alleviated. Any material may be used as long as it has a small difference in lattice constant at the heterointerface with the first active layer 14, and may be, for example, an InGaN layer, an AlInN layer, or an AlGaIn layer.

第1活性層14は、下地層13上に設けられたSQWまたはMQW構造の発光層である。発光波長は青色であり、430~480nmである。第1活性層14はAlGaNからなる障壁層とInGaNからなる井戸層を交互に1~7ペア積層させた構造である。より好ましくは1~5ペア、さらに好ましくは1~3ペアである。 The first active layer 14 is a light emitting layer with an SQW or MQW structure provided on the base layer 13. The emission wavelength is blue and ranges from 430 to 480 nm. The first active layer 14 has a structure in which one to seven pairs of barrier layers made of AlGaN and well layers made of InGaN are alternately laminated. More preferably 1 to 5 pairs, still more preferably 1 to 3 pairs.

第1中間層15は、第1活性層14上に設けられた半導体層であり、第1活性層14と第2活性層16の間に位置している。第1中間層15は、第1活性層14からの発光と第2活性層16からの発光とを個別に制御可能とするために設ける層である。また、後述の第2溝31を形成する際に第1活性層14をエッチングダメージから保護する役割も有する。 The first intermediate layer 15 is a semiconductor layer provided on the first active layer 14 and is located between the first active layer 14 and the second active layer 16. The first intermediate layer 15 is a layer provided so that light emission from the first active layer 14 and light emission from the second active layer 16 can be individually controlled. It also has the role of protecting the first active layer 14 from etching damage when forming a second groove 31, which will be described later.

第1中間層15の材料は、Inを含むIII族窒化物半導体であり、たとえばInGaNとするのがよい。Inによるサーファクタント効果によって第1中間層15表面の荒れを抑制し、表面平坦性を向上させることができる。また、格子歪みを緩和させることができる。第1中間層15のIn組成(III族窒化物半導体のIII族金属全体に占めるInのモル比)は、第1活性層14および第2活性層16から発光した光を吸収しないバンドギャップとなるように設定されていればよい。好ましいIn組成は、10%以下、より好ましくは5%以下、さらに好ましくは2%以下である。In組成が10%よりも大きいと、第1中間層15の表面が荒れる原因となる。Inは0%よりも大きければ任意であり、ドープレベル(混晶を形成しないレベル)でもよい。たとえばIn濃度が1×1014cm-3以上1×1022cm-3以下のGaNである。 The material of the first intermediate layer 15 is a group III nitride semiconductor containing In, and is preferably InGaN, for example. The surfactant effect of In can suppress roughness on the surface of the first intermediate layer 15 and improve surface flatness. Furthermore, lattice distortion can be alleviated. The In composition of the first intermediate layer 15 (the molar ratio of In to the entire group III metal of the group III nitride semiconductor) has a band gap that does not absorb light emitted from the first active layer 14 and the second active layer 16. It is sufficient if it is set as follows. A preferable In composition is 10% or less, more preferably 5% or less, and still more preferably 2% or less. If the In composition is greater than 10%, the surface of the first intermediate layer 15 may become rough. In is optional as long as it is greater than 0%, and may be at a doping level (a level that does not form a mixed crystal). For example, GaN has an In concentration of 1×10 14 cm −3 or more and 1×10 22 cm −3 or less.

また、第1中間層15には不純物がドープされていてもよい。好ましくはn型不純物である。たとえば、Si濃度が1×1017~1000×1017cm-3、好ましくは10×1017~100×1017cm-3、さらに好ましくは20×1017~80×1017cm-3であってもよい。 Further, the first intermediate layer 15 may be doped with an impurity. Preferably it is an n-type impurity. For example, the Si concentration is 1×10 17 to 1000×10 17 cm −3 , preferably 10×10 17 to 100×10 17 cm −3 , and more preferably 20×10 17 to 80×10 17 cm −3 . It's okay.

第1中間層15の厚さは、20~150nmとすることが好ましい。150nmよりも厚いと、第1中間層15の表面が荒れる原因となり得る。また、20nmよりも薄いと、後述の第2溝31を形成する際に第2溝31の深さを第1中間層15内とする制御が難しくなる可能性がある。より好ましくは30~100nm、さらに好ましくは50~80nmである。 The thickness of the first intermediate layer 15 is preferably 20 to 150 nm. If it is thicker than 150 nm, the surface of the first intermediate layer 15 may become rough. Moreover, if it is thinner than 20 nm, it may become difficult to control the depth of the second groove 31 within the first intermediate layer 15 when forming the second groove 31, which will be described later. More preferably 30 to 100 nm, still more preferably 50 to 80 nm.

第2活性層16は、第1中間層15上に設けられたSQWまたはMQW構造の発光層である。発光波長は緑色であり、510~570nmである。第2活性層16はGaNからなる障壁層とInGaNからなる井戸層を交互に1~7ペア積層させた構造である。より好ましくは1~5ペア、さらに好ましくは1~3ペアである。また、第1活性層14のペア数と等しいか少ないことが好ましく、少ないことがより好ましい。 The second active layer 16 is a light emitting layer with an SQW or MQW structure provided on the first intermediate layer 15. The emission wavelength is green and ranges from 510 to 570 nm. The second active layer 16 has a structure in which one to seven pairs of barrier layers made of GaN and well layers made of InGaN are alternately laminated. More preferably 1 to 5 pairs, still more preferably 1 to 3 pairs. Further, it is preferably equal to or less than the number of pairs in the first active layer 14, and more preferably less.

第2中間層17は、第2活性層16上に設けられた半導体層であり、第2活性層16と第3活性層18の間に位置している。第2中間層17は、第1中間層15と同様の理由により設けられたものであり、第2活性層16からの発光と第3活性層18からの発光とを個別に制御可能とするために設ける層である。また、後述の第3溝32を形成する際に第2活性層16をエッチングダメージから保護する役割も有する。 The second intermediate layer 17 is a semiconductor layer provided on the second active layer 16 and is located between the second active layer 16 and the third active layer 18. The second intermediate layer 17 is provided for the same reason as the first intermediate layer 15, and is to enable separate control of light emission from the second active layer 16 and light emission from the third active layer 18. This is a layer provided in It also has the role of protecting the second active layer 16 from etching damage when forming a third groove 32, which will be described later.

第2中間層17の材料は、第1中間層15と同様である。第1中間層15と第2中間層17を同一材料としてもよい。また、第2中間層17にも第1中間層15と同様に不純物がドープされていてもよい。また、第2中間層17の厚さも第1中間層15と同様であり、第1中間層15と第2中間層17の厚さを同一としてもよい。ただし、第1中間層15よりも薄くし、In組成も第1中間層15より大きくすることが好ましい。緑色発光の第2活性層16は、青色発光の第1活性層14よりも熱ダメージを受けやすく、界面での歪みの影響が大きくなるためである。 The material of the second intermediate layer 17 is the same as that of the first intermediate layer 15. The first intermediate layer 15 and the second intermediate layer 17 may be made of the same material. Further, the second intermediate layer 17 may also be doped with an impurity similarly to the first intermediate layer 15. Further, the thickness of the second intermediate layer 17 is also the same as that of the first intermediate layer 15, and the first intermediate layer 15 and the second intermediate layer 17 may have the same thickness. However, it is preferable to make it thinner than the first intermediate layer 15 and to have a larger In composition than the first intermediate layer 15. This is because the green-emitting second active layer 16 is more susceptible to thermal damage than the blue-emitting first active layer 14, and the influence of distortion at the interface is greater.

第3活性層18は、第2中間層17上に設けられたSQWまたはMQW構造の発光層である。発光波長は赤色であり、590~700nmである。第3活性層18はInGaNからなる障壁層とInGaNからなる井戸層を交互に1~7ペア積層させた構造である。より好ましくは1~5ペア、さらに好ましくは1~3ペアである。また、第2活性層16のペア数と等しいか少ないことが好ましく、少ないことがより好ましい。 The third active layer 18 is a light emitting layer with an SQW or MQW structure provided on the second intermediate layer 17. The emission wavelength is red and ranges from 590 to 700 nm. The third active layer 18 has a structure in which one to seven pairs of barrier layers made of InGaN and well layers made of InGaN are alternately laminated. More preferably 1 to 5 pairs, still more preferably 1 to 3 pairs. Further, it is preferably equal to or less than the number of pairs in the second active layer 16, and more preferably less.

保護層19は、第3活性層18上に設けられた半導体層である。保護層19は、活性層を保護するとともに、電子ブロック層としても機能する層である。保護層19は、第3活性層18の井戸層よりもバンドギャップの広い材料であればよく、AlGaN、GaN、InGaNなどである。保護層19の厚さは、2.5~50nmが好ましく、より好ましくは5~25nmである。保護層19に不純物をドープしてもよく、Mgをドープしてもよい。その場合、Mg濃度は1×1018~1000×1018cm-3とするのがよい。 The protective layer 19 is a semiconductor layer provided on the third active layer 18. The protective layer 19 is a layer that protects the active layer and also functions as an electron blocking layer. The protective layer 19 may be made of a material having a wider band gap than the well layer of the third active layer 18, such as AlGaN, GaN, and InGaN. The thickness of the protective layer 19 is preferably 2.5 to 50 nm, more preferably 5 to 25 nm. The protective layer 19 may be doped with impurities, or may be doped with Mg. In that case, the Mg concentration is preferably 1×10 18 to 1000×10 18 cm −3 .

保護層19の一部領域はエッチングされて溝が設けられ、保護層19から第2中間層17に達する第3溝32、第1中間層15に達する第2溝31、n層11に達する第1溝30が設けられている。 A portion of the protective layer 19 is etched to form grooves, including a third groove 32 that reaches from the protective layer 19 to the second intermediate layer 17, a second groove 31 that reaches the first intermediate layer 15, and a third groove that reaches the n-layer 11. One groove 30 is provided.

再成長層20A~20Cは、保護層19上、第3溝32底面に露出する第2中間層17上、第2溝31底面に露出する第1中間層15上にそれぞれ設けられている。再成長層20A~20Cの構成は保護層19と同様である。 The regrown layers 20A to 20C are provided on the protective layer 19, on the second intermediate layer 17 exposed on the bottom surface of the third groove 32, and on the first intermediate layer 15 exposed on the bottom surface of the second groove 31, respectively. The structure of the regrown layers 20A to 20C is similar to that of the protective layer 19.

電子ブロック層21A~21Cは、再成長層20A~20C上にそれぞれ設けられた半導体層であり、n層11から注入された電子を第1活性層14、第2活性層16、第3活性層18に効率よく閉じ込めるためにブロックする層である。電子ブロック層はGaNやAlGaNの単層でもよいし、AlGaN、GaN、InGaNのうち2以上を積層させた構造や、組成比のみ替えて積層させた構造であってもよい。また、超格子構造としてもよい。電子ブロック層21A~21Cの厚さは、5~50nmが好ましく、より好ましくは5~25nmである。電子ブロック層21A~21CのMg濃度は1×1019~100×1019cm-3とするのがよい。 The electron blocking layers 21A to 21C are semiconductor layers provided on the regrowth layers 20A to 20C, respectively, and block electrons injected from the n layer 11 into the first active layer 14, the second active layer 16, and the third active layer. This is a blocking layer to efficiently confine the particles to 18. The electron block layer may be a single layer of GaN or AlGaN, or may have a structure in which two or more of AlGaN, GaN, and InGaN are laminated, or a structure in which they are laminated with only the composition ratio changed. Alternatively, it may have a superlattice structure. The thickness of the electron block layers 21A to 21C is preferably 5 to 50 nm, more preferably 5 to 25 nm. The Mg concentration of the electron block layers 21A to 21C is preferably 1×10 19 to 100×10 19 cm −3 .

p層22A~22Cは、電子ブロック層21A~21C上にそれぞれ設けられた半導体層であり、電子ブロック層21側から順に第1層、第2層で構成されている。第1層は、p-GaN、p-InGaNが好ましい。第1層の厚さは10~500nmが好ましく、より好ましくは10~200nm、さらに好ましくは10~100nmである。第1層のMg濃度は1×1019~100×1019cm-3とするのがよい。第2層は、p-GaN、p-InGaNが好ましい。第2層の厚さは2~50nmが好ましく、より好ましくは4~20nm、さらに好ましくは6~10nmである。第2層のMg濃度は1×1020~100×1020cm-3とするのがよい。 The p layers 22A to 22C are semiconductor layers provided on the electron block layers 21A to 21C, respectively, and are composed of a first layer and a second layer in order from the electron block layer 21 side. The first layer is preferably p-GaN or p-InGaN. The thickness of the first layer is preferably 10 to 500 nm, more preferably 10 to 200 nm, even more preferably 10 to 100 nm. The Mg concentration of the first layer is preferably 1×10 19 to 100×10 19 cm −3 . The second layer is preferably p-GaN or p-InGaN. The thickness of the second layer is preferably 2 to 50 nm, more preferably 4 to 20 nm, even more preferably 6 to 10 nm. The Mg concentration of the second layer is preferably 1×10 20 to 100×10 20 cm −3 .

なお、第1実施形態では、再成長層20A~20C、電子ブロック層21A~21C、p層22A~22Cはそれぞれ分離して設けられているが、一続きにしてもよい(図2参照)。この場合、第3溝32の側面や第2溝31の側面にも再成長層、電子ブロック層、p層が形成されることとなるが、素子の動作にはほとんど影響しない。その理由は次の通りである。p電極24A、p電極24B、p電極24Cがそれぞれ空間的に十分に分離されていれば、p電極24A、p電極24B、p電極24Cの間をつなぐp層の抵抗が非常に高いために電流はほとんど流れない。加えて、ホールは移動度が低いため、電極と接触している領域から正孔は横方向に広がらず、電極直下のpnジャンクションを縦方向へ支配的に流れる。そのため再成長層20A~20C、電子ブロック層21A~21C、p層22A~22Cが一続きであっても素子の動作に影響がないのである。すなわち、p電極24Aに電流を流した場合、p電極24Aの直下に電流が流れ、その結果p電極24A直下の活性層が発光し、p電極24B、24C直下の活性層に電流が流れて発光することはほとんどないのである。 In the first embodiment, the regrowth layers 20A to 20C, the electron block layers 21A to 21C, and the p layers 22A to 22C are provided separately, but they may be provided as one continuous layer (see FIG. 2). In this case, a regrowth layer, an electron block layer, and a p-layer are also formed on the side surfaces of the third groove 32 and the second groove 31, but this hardly affects the operation of the device. The reason is as follows. If the p-electrode 24A, the p-electrode 24B, and the p-electrode 24C are sufficiently separated spatially, the resistance of the p-layer connecting between the p-electrode 24A, the p-electrode 24B, and the p-electrode 24C is very high, so that no current flows. There is almost no flow. In addition, since holes have low mobility, they do not spread laterally from the region in contact with the electrode, but flow predominantly in the vertical direction through the pn junction directly under the electrode. Therefore, even if the regrown layers 20A to 20C, the electron block layers 21A to 21C, and the p layers 22A to 22C are continuous, the operation of the device is not affected. That is, when a current is applied to the p-electrode 24A, the current flows directly under the p-electrode 24A, and as a result, the active layer directly under the p-electrode 24A emits light, and the current flows to the active layer directly under the p-electrodes 24B and 24C, causing light emission. There is very little to do.

また、図3のように、第3溝32の側面や第2溝31の側面に絶縁膜27を設けてもよい。この絶縁膜27は、再成長層20A~20C、電子ブロック層21A~21C、p層22A~22Cを選択成長させる際のマスクを残したものである。 Further, as shown in FIG. 3, the insulating film 27 may be provided on the side surfaces of the third groove 32 and the side surfaces of the second groove 31. This insulating film 27 remains as a mask for selectively growing the regrowth layers 20A to 20C, the electron block layers 21A to 21C, and the p layers 22A to 22C.

n電極23は、第1溝30の底面に露出するn層11上に設けられた電極である。基板10が導電性材料である場合には、第1溝30を設けずに基板10裏面にn電極23を設けてもよい。n電極23の材料は、たとえばTi/Alである。 The n-electrode 23 is an electrode provided on the n-layer 11 exposed at the bottom of the first groove 30. When the substrate 10 is made of a conductive material, the n-electrode 23 may be provided on the back surface of the substrate 10 without providing the first groove 30. The material of the n-electrode 23 is, for example, Ti/Al.

p電極24A~24Cは、p層22A~22C上にそれぞれ設けられた電極である。p電極24A~24Cの材料は、たとえばAg、Ni/Au、Co/Au、ITO、などである。 P electrodes 24A to 24C are electrodes provided on p layers 22A to 22C, respectively. The material of the p electrodes 24A to 24C is, for example, Ag, Ni/Au, Co/Au, ITO, or the like.

第1実施形態の発光素子の動作について説明する。第1実施形態の発光素子では、p電極24Aとn電極23の間に電圧を印加することで第3活性層18から赤色の光を発光させることができ、p電極24Bとn電極23の間に電圧を印加することで第2活性層16から緑色の光を発光させることができ、p電極24Cとn電極23の間に電圧を印加することで第1活性層14から青色の光を発光させることができる。また、青色、緑色、赤色のうち2以上を同時に発光させることもできる。このように、第1実施形態の発光素子では、電圧を印加する電極の選択によって青、緑、赤の発光を制御することができ、ディスプレイの1ピクセルとして利用することができる。 The operation of the light emitting element of the first embodiment will be explained. In the light emitting device of the first embodiment, red light can be emitted from the third active layer 18 by applying a voltage between the p electrode 24A and the n electrode 23, and the red light can be emitted between the p electrode 24B and the n electrode 23. By applying a voltage to the second active layer 16, green light can be emitted, and by applying a voltage between the p-electrode 24C and the n-electrode 23, the first active layer 14 can emit blue light. can be done. Furthermore, two or more of blue, green, and red can be emitted at the same time. In this manner, the light emitting element of the first embodiment can control blue, green, and red light emission by selecting the electrode to which voltage is applied, and can be used as one pixel of a display.

図4に第1実施形態の発光素子の等価回路を示す。図4に示すように、第1実施形態の発光素子は、青色、緑色、赤色のLEDが1素子内に形成された構造であり、1素子でフルカラーの発光を実現することができる。そのため、青色、緑色、赤色のLEDを個別に準備してそれらを同一基板に配列させて1ピクセルのフルカラーの発光素子を作製するよりも、1素子のサイズを非常に小さくすることが可能である。さらに、第1実施形態の構造であれば、青色、緑色、赤色のLEDを個別に準備して配列する工程を省くことができ、製造コストも大幅に低減でき、非常に低コストのフルカラー発光素子、およびそれを応用した発光ディスプレイを実現することができる。 FIG. 4 shows an equivalent circuit of the light emitting element of the first embodiment. As shown in FIG. 4, the light emitting element of the first embodiment has a structure in which blue, green, and red LEDs are formed in one element, and full-color light emission can be realized with one element. Therefore, it is possible to make the size of one element much smaller than by preparing blue, green, and red LEDs individually and arranging them on the same substrate to create a full-color light-emitting element of one pixel. . Furthermore, with the structure of the first embodiment, the process of preparing and arranging blue, green, and red LEDs individually can be omitted, and the manufacturing cost can be significantly reduced, resulting in a very low-cost full-color light emitting device. , and a light-emitting display using it can be realized.

ここで、第1実施形態では、第1中間層15、第2中間層17がInを含むため、Inのサーファクタント効果によって第1中間層15、第2中間層17の表面平坦性を向上させることができ、第2活性層16や第3活性層18の表面平坦性も向上させることができる。また、下地層13と第1活性層14との格子定数差によって生じる格子歪みも緩和させることができる。その結果、第1実施形態の発光素子によれば発光効率を向上させることができる。 Here, in the first embodiment, since the first intermediate layer 15 and the second intermediate layer 17 contain In, the surface flatness of the first intermediate layer 15 and the second intermediate layer 17 can be improved due to the surfactant effect of In. The surface flatness of the second active layer 16 and the third active layer 18 can also be improved. Furthermore, lattice strain caused by a difference in lattice constant between the base layer 13 and the first active layer 14 can also be alleviated. As a result, the light emitting element of the first embodiment can improve luminous efficiency.

次に、第1実施形態の発光素子の製造工程について、図を参照に説明する。 Next, the manufacturing process of the light emitting device of the first embodiment will be explained with reference to the drawings.

まず、基板10を用意し、水素や窒素、必要に応じてアンモニアを加えて、基板の熱処理を行う。 First, the substrate 10 is prepared, and the substrate is heat-treated by adding hydrogen, nitrogen, and, if necessary, ammonia.

次に、基板10上にバッファ層を形成し、バッファ層上にn層11、ESD層12、下地層13、第1活性層14、第1中間層15、第2活性層16、第2中間層17、第3活性層18、保護層19を順に形成する(図5参照)。各層の好ましい成長温度は次の通りである。 Next, a buffer layer is formed on the substrate 10, and the n-layer 11, the ESD layer 12, the base layer 13, the first active layer 14, the first intermediate layer 15, the second active layer 16, and the second intermediate layer are formed on the buffer layer. Layer 17, third active layer 18, and protective layer 19 are formed in this order (see FIG. 5). The preferred growth temperature for each layer is as follows.

第1活性層14の成長温度は、700~950℃が好ましい。結晶品質を向上でき、発光効率を高めることができる。第1活性層14は井戸層と障壁層で構成されるが、井戸層と障壁層は同じ温度で形成してもよいし、上記温度範囲内で異なる温度としてもよい。異なる温度とする場合は、井戸層の成長温度を障壁層の成長温度よりも低いことが好ましい。 The growth temperature of the first active layer 14 is preferably 700 to 950°C. Crystal quality can be improved and luminous efficiency can be increased. The first active layer 14 is composed of a well layer and a barrier layer, but the well layer and the barrier layer may be formed at the same temperature or may be formed at different temperatures within the above temperature range. If the temperatures are different, it is preferable that the growth temperature of the well layer is lower than the growth temperature of the barrier layer.

第1中間層15の成長温度は、700~1000℃が好ましい。第1活性層14への熱ダメージを抑制するためである。また、700℃よりも低いと貫通転位に起因したピットや点欠陥が生じやすくなってしまう。より好ましくは800~950℃、さらに好ましくは850~950℃である。 The growth temperature of the first intermediate layer 15 is preferably 700 to 1000°C. This is to suppress thermal damage to the first active layer 14. Further, if the temperature is lower than 700°C, pits and point defects due to threading dislocations are likely to occur. The temperature is more preferably 800 to 950°C, even more preferably 850 to 950°C.

第2活性層16の成長温度は、650~950℃が好ましい。結晶品質を向上でき、発光効率を高めることができる。第2活性層16は井戸層と障壁層で構成されるが、井戸層と障壁層は同じ温度で形成してもよいし、上記温度範囲内で異なる温度としてもよい。異なる温度とする場合は、井戸層の成長温度を障壁層の成長温度よりも低くすることが好ましい。また、第2活性層16の成長温度は、第1活性層14の成長温度よりも低いことが好ましい。 The growth temperature of the second active layer 16 is preferably 650 to 950°C. Crystal quality can be improved and luminous efficiency can be increased. The second active layer 16 is composed of a well layer and a barrier layer, but the well layer and the barrier layer may be formed at the same temperature or may be formed at different temperatures within the above temperature range. When the temperatures are different, it is preferable that the growth temperature of the well layer is lower than the growth temperature of the barrier layer. Further, the growth temperature of the second active layer 16 is preferably lower than the growth temperature of the first active layer 14.

第2中間層17の成長温度は、第1中間層15の成長温度と同様の範囲が好ましい。ただし、第2中間層17の成長温度は、第1中間層15の成長温度よりも低くすることが好ましい。緑色発光の第2活性層16は、青色発光の第1活性層14よりも熱ダメージを受けやすく、界面での歪みの影響が大きくなるためである。 The growth temperature of the second intermediate layer 17 is preferably in the same range as the growth temperature of the first intermediate layer 15. However, the growth temperature of the second intermediate layer 17 is preferably lower than the growth temperature of the first intermediate layer 15. This is because the green-emitting second active layer 16 is more susceptible to thermal damage than the blue-emitting first active layer 14, and the influence of distortion at the interface is greater.

第3活性層18の成長温度は、500~950℃が好ましい。結晶品質を向上でき、発光効率を高めることができる。第3活性層18は井戸層と障壁層で構成されるが、井戸層と障壁層は同じ温度で形成してもよいし、上記温度範囲内で異なる温度としてもよい。異なる温度とする場合は、井戸層の成長温度を障壁層の成長温度よりも低くすることが好ましい。また、第3活性層18の成長温度は、第2活性層16の成長温度よりも低いことが好ましい。 The growth temperature of the third active layer 18 is preferably 500 to 950°C. Crystal quality can be improved and luminous efficiency can be increased. The third active layer 18 is composed of a well layer and a barrier layer, but the well layer and the barrier layer may be formed at the same temperature or may be formed at different temperatures within the above temperature range. When the temperatures are different, it is preferable that the growth temperature of the well layer is lower than the growth temperature of the barrier layer. Further, the growth temperature of the third active layer 18 is preferably lower than the growth temperature of the second active layer 16.

保護層19の成長温度は、500~950℃が好ましい。第1活性層14、第2活性層16、第3活性層18への熱ダメージを抑制するためである。保護層19の結晶性向上のためには成長温度が高い方が好ましく、より好ましくは600~900℃、さらに好ましくは700~900℃である。 The growth temperature of the protective layer 19 is preferably 500 to 950°C. This is to suppress thermal damage to the first active layer 14, second active layer 16, and third active layer 18. In order to improve the crystallinity of the protective layer 19, the growth temperature is preferably high, more preferably from 600 to 900°C, still more preferably from 700 to 900°C.

次に、保護層19表面の一部領域を第2中間層17に達するまでドライエッチングして第3溝32を形成し、第1中間層15に達するまでドライエッチングして第2溝31を形成する(図6参照)。第3溝32、第2溝31は、第2中間層17、第1中間層15の中間の厚さまでエッチングすることが好ましい。 Next, a partial region of the surface of the protective layer 19 is dry-etched until reaching the second intermediate layer 17 to form a third groove 32, and dry-etched until reaching the first intermediate layer 15 to form a second groove 31. (See Figure 6). It is preferable that the third groove 32 and the second groove 31 be etched to a thickness between the second intermediate layer 17 and the first intermediate layer 15.

次に、保護層19上、第3溝32によって露出した第2中間層17上、および第2溝31によって露出した第1中間層15上に、再成長層20A~20Cを形成する。成長温度は保護層19と同様である。ここで、再成長層20A~20Cは図2のように一続きとなるように形成してもよい。また、図3のように第3溝32や第2溝31の側面に絶縁膜27を形成し、これをマスクとして再成長層20A~20Cを選択成長させることで、再成長層20A~20Cがそれぞれ分離して形成されるようにしてもよい。 Next, regrown layers 20A to 20C are formed on the protective layer 19, on the second intermediate layer 17 exposed by the third groove 32, and on the first intermediate layer 15 exposed by the second groove 31. The growth temperature is the same as that of the protective layer 19. Here, the regrowth layers 20A to 20C may be formed continuously as shown in FIG. Further, as shown in FIG. 3, an insulating film 27 is formed on the side surfaces of the third groove 32 and the second groove 31, and the regrown layers 20A to 20C are selectively grown using this as a mask. They may be formed separately.

次に、再成長層20A~20C上に電子ブロック層21A~21Cを形成する。電子ブロック層21A~21Cの成長温度は、750~1000℃が好ましい。第1活性層14、第2活性層16、第3活性層18への熱ダメージを抑制するためである。より好ましくは750~950℃、さらに好ましくは800~900℃である。 Next, electron block layers 21A to 21C are formed on the regrown layers 20A to 20C. The growth temperature of the electron block layers 21A to 21C is preferably 750 to 1000°C. This is to suppress thermal damage to the first active layer 14, second active layer 16, and third active layer 18. The temperature is more preferably 750 to 950°C, even more preferably 800 to 900°C.

次に、電子ブロック層21A~21C上にp層22A~22Cを形成する(図7参照)。p層22A~22Cの成長温度は、650~1000℃が好ましい。より好ましくは700~950℃、さらに好ましくは750~900℃である。 Next, p layers 22A to 22C are formed on the electron block layers 21A to 21C (see FIG. 7). The growth temperature of the p layers 22A to 22C is preferably 650 to 1000°C. The temperature is more preferably 700 to 950°C, even more preferably 750 to 900°C.

次に、p層22C表面の一部領域をn層11に達するまでドライエッチングして第1溝30を形成する(図8参照)。そして、第1溝30の底面に露出するn層11上にn電極23を形成し、p層22A~22C上にp電極24A~24Cを形成する。以上によって第1実施形態の発光素子が製造される。 Next, a first groove 30 is formed by dry etching a part of the surface of the p layer 22C until it reaches the n layer 11 (see FIG. 8). Then, an n-electrode 23 is formed on the n-layer 11 exposed at the bottom of the first groove 30, and p-electrodes 24A-24C are formed on the p-layers 22A-22C. The light emitting device of the first embodiment is manufactured through the above steps.

(第2実施形態)
第2実施形態の発光素子は、図9に示すように、第1実施形態の発光素子において、第1中間層15、第2中間層17を、第1中間層215、第2中間層217に置き換えたものである。
(Second embodiment)
As shown in FIG. 9, the light emitting element of the second embodiment is different from the light emitting element of the first embodiment in that the first intermediate layer 15 and the second intermediate layer 17 are replaced with the first intermediate layer 215 and the second intermediate layer 217. It has been replaced.

第1中間層215は、第1活性層14側から順にノンドープ層215A、n型層215Bを積層させた構造である。ノンドープ層215A、n型層215Bは不純物を除いて同一材料からなり、GaNまたはInGaNである。第1実施形態の第1中間層15と同様の材料が好ましい。ノンドープ層215Aはノンドープであり、n型層215BはSiドープである。n型層215BのSi濃度は、1×1017~1000×1017cm-3とすることが好ましい。第1中間層215の厚さは、第1中間層15と同様とすることが好ましい。すなわち、20~150nmとすることが好ましい。また、ノンドープ層215Aの厚さは、10nm以上とすることが好ましい。エッチング深さの制御性および第1活性層14へのエッチングダメージを回避するためである。また、n型層215Bの厚さは、10nm以上とすることが好ましい。各活性層の発光特性を独立に制御するためである。n型層215BはSiを変調ドープしてもよく、n型層215Bの一部領域にノンドープの領域があってもよい。 The first intermediate layer 215 has a structure in which a non-doped layer 215A and an n-type layer 215B are laminated in order from the first active layer 14 side. The non-doped layer 215A and the n-type layer 215B are made of the same material except for impurities, and are GaN or InGaN. The same material as the first intermediate layer 15 of the first embodiment is preferable. The non-doped layer 215A is non-doped, and the n-type layer 215B is Si-doped. The Si concentration of the n-type layer 215B is preferably 1×10 17 to 1000×10 17 cm −3 . The thickness of the first intermediate layer 215 is preferably the same as that of the first intermediate layer 15. That is, it is preferably 20 to 150 nm. Further, the thickness of the non-doped layer 215A is preferably 10 nm or more. This is for controlling the etching depth and avoiding etching damage to the first active layer 14. Further, the thickness of the n-type layer 215B is preferably 10 nm or more. This is to independently control the light emitting characteristics of each active layer. The n-type layer 215B may be modulated and doped with Si, or there may be a non-doped region in a part of the n-type layer 215B.

第2中間層217は、第2活性層16側から順にノンドープ層217A、n型層217Bを積層させた構造である。ノンドープ層217A、n型層217Bは、ノンドープ層215A、n型層215Bと同様の構造である。つまり、ノンドープ層217A、n型層217Bは不純物を除いて同一材料であり、GaNまたはInGaNである。また、ノンドープ層217Aはノンドープ、n型層217BはSiドープである。ただし、第1中間層215よりも薄くし、In組成も第1中間層215より大きくすることが好ましい。第2中間層17の場合と同様の理由である。つまり、緑色発光の第2活性層16は、青色発光の第1活性層14よりも熱ダメージを受けやすく、界面での歪みの影響が大きくなるためである。 The second intermediate layer 217 has a structure in which a non-doped layer 217A and an n-type layer 217B are laminated in order from the second active layer 16 side. The non-doped layer 217A and the n-type layer 217B have the same structure as the non-doped layer 215A and the n-type layer 215B. That is, the non-doped layer 217A and the n-type layer 217B are made of the same material except for impurities, and are GaN or InGaN. Further, the non-doped layer 217A is non-doped, and the n-type layer 217B is doped with Si. However, it is preferable to make it thinner than the first intermediate layer 215 and to have a larger In composition than the first intermediate layer 215. The reason is the same as in the case of the second intermediate layer 17. In other words, the green-emitting second active layer 16 is more susceptible to thermal damage than the blue-emitting first active layer 14, and the effect of distortion at the interface is greater.

第3溝32は、第2中間層217のノンドープ層217Aに達する深さとなっている。このように、p電極24B下において第2中間層17のn型層217Bを除去することで第2活性層16上にn型層が位置しないようにし、第2活性層16が発光するようにしている。また、第2溝31は、第1中間層215のノンドープ層215Aに達する深さとなっている。これも同様の理由であり、p電極24C下において第1中間層15のn型層215Bを除去することで第1活性層14上にn型層が位置しないようにし、第1活性層14が発光するようにしている。 The third groove 32 has a depth that reaches the non-doped layer 217A of the second intermediate layer 217. In this way, by removing the n-type layer 217B of the second intermediate layer 17 below the p-electrode 24B, the n-type layer is not located on the second active layer 16, so that the second active layer 16 emits light. ing. Further, the second groove 31 has a depth that reaches the non-doped layer 215A of the first intermediate layer 215. This is also for the same reason, by removing the n-type layer 215B of the first intermediate layer 15 below the p-electrode 24C, the n-type layer is not located on the first active layer 14, and the first active layer 14 is It is made to emit light.

ここで、pn接合間距離について説明する。pn接合間距離は、ゼロバイアス時に空乏化している膜厚に相当する。LEDにおいては高濃度のアクセプタ不純物を持つp層と、高濃度のドナー不純物を持つn層とに挟まれたノンドープもしくは低ドープの活性層の総膜厚に相当する。 Here, the distance between pn junctions will be explained. The distance between pn junctions corresponds to the thickness of a depleted film at zero bias. In an LED, it corresponds to the total film thickness of a non-doped or lightly doped active layer sandwiched between a p layer with a high concentration of acceptor impurities and an n layer with a high concentration of donor impurities.

第1中間層215、第2中間層217をノンドープとする場合、pn接合間距離(空乏層の厚さ)は、p電極24A下の領域においてはアクセプタ不純物を高ドープされた電子ブロック層21Aからドナー不純物を高ドープされたn層11までの距離、すなわち、第1活性層14、第2活性層16、第3活性層18と、第1中間層15、第2中間層17を含む膜厚に相当する。また、p電極24B下においてはアクセプタ不純物を高ドープされた電子ブロック層21Bからn層11までの距離、すなわち、第1活性層14、第2活性層16と、第1中間層15と、第2中間層17の一部を含む膜厚に相当する。また、p電極24C下においてはアクセプタ不純物を高ドープされた電子ブロック層21Cからn層11までの距離、すなわち、第1活性層14と、第1中間層15の一部を含む膜厚に相当する。 When the first intermediate layer 215 and the second intermediate layer 217 are non-doped, the distance between the p-n junctions (thickness of the depletion layer) is such that in the region under the p-electrode 24A, the acceptor impurity is removed from the heavily doped electron blocking layer 21A. The distance to the n-layer 11 heavily doped with donor impurities, that is, the film thickness including the first active layer 14, second active layer 16, third active layer 18, first intermediate layer 15, and second intermediate layer 17 corresponds to Further, below the p-electrode 24B, the distance from the electron blocking layer 21B heavily doped with acceptor impurities to the n-layer 11, that is, the distance between the first active layer 14, the second active layer 16, the first intermediate layer 15, and the This corresponds to the film thickness including a part of the second intermediate layer 17. Further, below the p-electrode 24C, the distance from the electron blocking layer 21C heavily doped with acceptor impurities to the n-layer 11 corresponds to the film thickness including the first active layer 14 and a part of the first intermediate layer 15. do.

そのため、これら3つの場合でそれぞれpn接合間距離が異なり、駆動電圧や電流注入効率、逆方向電流が異なってしまう。また、p電極24Aに電圧を印加して第3活性層18を発光させたい場合に、電子と正孔のキャリアがすべての活性層に供給されてしまい、第2活性層16や第1活性層14からも発光してしまう可能性がある。同様に、p電極24Bに電圧を印加して第2活性層16を発光させたい場合に第1活性層14からも発光してしまう可能性がある。 Therefore, the distance between the pn junctions is different in these three cases, and the driving voltage, current injection efficiency, and reverse current are different. Furthermore, when applying a voltage to the p-electrode 24A to cause the third active layer 18 to emit light, carriers of electrons and holes are supplied to all the active layers, and the second active layer 16 and the first active layer 14 may also emit light. Similarly, when it is desired to cause the second active layer 16 to emit light by applying a voltage to the p-electrode 24B, there is a possibility that the first active layer 14 will also emit light.

第2実施形態では、このような問題を中間層の構造で解決している。つまり、第2実施形態では、第1中間層15をノンドープ層215A、ドナー不純物が高濃度にドープされたn型層215Bの2層とし、第2中間層17をノンドープ層217A、ドナー不純物が高濃度にドープされたn型層217Bの2層とし、n型層215B、217BにSiをドープしてn型としている。 In the second embodiment, such a problem is solved by the structure of the intermediate layer. That is, in the second embodiment, the first intermediate layer 15 is made of two layers, the non-doped layer 215A and the n-type layer 215B doped with a high concentration of donor impurities, and the second intermediate layer 17 is made of the non-doped layer 217A, which is a non-doped layer 217A and an n-type layer 215B doped with a high concentration of donor impurities. There are two layers, a heavily doped n-type layer 217B, and the n-type layers 215B and 217B are doped with Si to make them n-type.

そのため、pn接合間距離は、p電極24A下の領域においては電子ブロック層21Aから第2中間層217のn型層217Bまでの距離、p電極24B下の領域においては電子ブロック層21Bから第1中間層215のn型層215Bまでの距離、p電極24C下の領域においては電子ブロック層21Cからn層11までの距離となる。すなわち、すべての電極下におけるpn接合間距離は、複数の活性層を含まず、1つの活性層と中間層のうちノンドープ層とを含む総膜厚に相当することとなる。ここで、第1中間層215のノンドープ層215A、第2中間層17のノンドープ層217Aの厚さを適切に制御することで、これら3つの場合でpn接合間距離を等しくすることができる。その結果、これら3つの場合で駆動電圧や電流注入効率、逆方向電流のばらつきを抑えることができ、均一な制御が可能となる。さらに、これら3つの場合でpn接合間には第1活性層14、第2活性層16、第3活性層18がそれぞれ1つしか含まれず、中間層のn型層が正孔にとって障壁層となるため、正孔が中間層のn型層を超えて下部の活性層へ注入され難くなる。その結果、pn接合間に位置する発光させたい活性層以外が発光してしまうことを抑制できる。 Therefore, the distance between pn junctions is the distance from the electron block layer 21A to the n-type layer 217B of the second intermediate layer 217 in the region under the p electrode 24A, and the distance from the electron block layer 21B to the first The distance from the intermediate layer 215 to the n-type layer 215B is the distance from the electron block layer 21C to the n-layer 11 in the region below the p-electrode 24C. That is, the distance between pn junctions under all electrodes corresponds to the total film thickness including one active layer and the non-doped layer of the intermediate layer, excluding the plurality of active layers. Here, by appropriately controlling the thicknesses of the non-doped layer 215A of the first intermediate layer 215 and the non-doped layer 217A of the second intermediate layer 17, the distance between the pn junctions can be made equal in these three cases. As a result, variations in drive voltage, current injection efficiency, and reverse current can be suppressed in these three cases, and uniform control becomes possible. Furthermore, in these three cases, only one first active layer 14, one second active layer 16, and one third active layer 18 are included between the p-n junctions, and the intermediate n-type layer acts as a barrier layer for holes. Therefore, it becomes difficult for holes to be injected into the lower active layer beyond the n-type intermediate layer. As a result, it is possible to prevent parts of the active layer located between the pn junctions other than the active layer to emit light from being emitted.

(第3実施形態)
第3実施形態の発光素子は、図10に示すように、第1実施形態の発光素子において、第2活性層16、第3活性層18を、第2活性層316、第3活性層318に置き換えたものである。
(Third embodiment)
As shown in FIG. 10, the light emitting device of the third embodiment is different from the light emitting device of the first embodiment in that the second active layer 16 and the third active layer 18 are replaced with the second active layer 316 and the third active layer 318. It has been replaced.

第2活性層316は、歪緩和層316AとSQWまたはMQWの量子井戸構造層(発光層)316Bを順に積層させた構造である。量子井戸構造層316Bについては第1実施形態の第2活性層16と同様の構造である。 The second active layer 316 has a structure in which a strain relaxation layer 316A and an SQW or MQW quantum well structure layer (light emitting layer) 316B are laminated in this order. The quantum well structure layer 316B has the same structure as the second active layer 16 of the first embodiment.

歪緩和層316Aは、障壁層と井戸層を順に積層させたSQW構造であり、発光しないように井戸層の厚さを薄く調整した量子井戸構造である。たとえば井戸層の厚さを1nm以下とすることで発光しないようにすることができる。障壁層はAlGaN、井戸層はInGaNである。歪緩和層316Aの井戸層のバンド端エネルギーに相当する波長は、量子井戸構造層316Bの発光波長よりも短ければよく、たとえば第2活性層16の発光波長が500~560nmであれば400~460nmである。好ましくは量子井戸構造層316Bの発光波長よりも40~100nm短くする。この場合、歪緩和層316Aの成長温度は、700~800℃である。 The strain relaxation layer 316A has an SQW structure in which a barrier layer and a well layer are sequentially laminated, and is a quantum well structure in which the thickness of the well layer is adjusted to be thin so as not to emit light. For example, by setting the thickness of the well layer to 1 nm or less, it is possible to prevent the well layer from emitting light. The barrier layer is AlGaN, and the well layer is InGaN. The wavelength corresponding to the band edge energy of the well layer of the strain relaxation layer 316A may be shorter than the emission wavelength of the quantum well structure layer 316B, for example, if the emission wavelength of the second active layer 16 is 500 to 560 nm, it is 400 to 460 nm. It is. Preferably, the wavelength is 40 to 100 nm shorter than the emission wavelength of the quantum well structure layer 316B. In this case, the growth temperature of the strain relaxation layer 316A is 700 to 800°C.

歪緩和層316Aの井戸層のバンド端エネルギーに相当する波長は、第1活性層14の発光波長と等しくしてもよい。この場合、第1活性層14と同様の成長温度で成長させてもよい。 The wavelength corresponding to the band edge energy of the well layer of the strain relaxation layer 316A may be equal to the emission wavelength of the first active layer 14. In this case, it may be grown at the same growth temperature as the first active layer 14.

歪緩和層316Aの井戸層におけるバンド端エネルギーの制御は、井戸層の厚さで制御することができる。すなわち、歪緩和層316Aの井戸層の厚さを十分に薄くすることで井戸内のサブバンドのエネルギーが上昇しバンド端エネルギーが大きくなる。これにより、量子井戸構造層316Bの発光波長よりも短くしてもよい。成長温度は任意であるが、量子井戸構造層316Bと同様の成長温度で成長させてもよい。さらに、歪緩和層316Aの井戸層の膜厚を薄くすると、サブバンドがさらに上昇し、障壁層とのエネルギー差が小さくなる。すなわち、障壁層のバンド端エネルギーに近くなる。その結果、歪緩和層316Aの井戸層におけるキャリアの閉じ込めがされ難くなり、発光しにくくなることから、量子井戸構造層316Bの障壁層の一部として機能するとともに、歪緩和の効果も同時に得られる。このように、量子井戸構造層316Bの井戸層よりもキャリア閉じ込めの悪い井戸層を持つ歪緩和層316Aを形成することで、発光しない歪緩和層316Aを形成することができる。 The band edge energy in the well layer of the strain relaxation layer 316A can be controlled by the thickness of the well layer. That is, by making the thickness of the well layer of the strain relaxation layer 316A sufficiently thin, the energy of the subband within the well increases and the band edge energy increases. Thereby, the emission wavelength may be shorter than the emission wavelength of the quantum well structure layer 316B. Although the growth temperature is arbitrary, it may be grown at the same growth temperature as the quantum well structure layer 316B. Furthermore, if the thickness of the well layer of the strain relaxation layer 316A is made thinner, the subband will further rise, and the energy difference with the barrier layer will become smaller. That is, it becomes close to the band edge energy of the barrier layer. As a result, it becomes difficult for carriers to be confined in the well layer of the strain relaxation layer 316A, making it difficult to emit light, so that it functions as a part of the barrier layer of the quantum well structure layer 316B and also provides a strain relaxation effect at the same time. . In this way, by forming the strain relaxation layer 316A having a well layer with worse carrier confinement than the well layer of the quantum well structure layer 316B, it is possible to form the strain relaxation layer 316A that does not emit light.

要するに、歪緩和層316A全体の実効的な格子定数が、第1中間層15の格子定数と量子井戸構造層316Bの格子定数の間となるように歪緩和層316Aの材料や層構成が設定され、かつ、歪緩和層316Aが発光しないように井戸層の厚さが設定されていればよい。 In short, the material and layer structure of the strain relaxation layer 316A are set so that the effective lattice constant of the entire strain relaxation layer 316A is between the lattice constant of the first intermediate layer 15 and the lattice constant of the quantum well structure layer 316B. , and the thickness of the well layer may be set so that the strain relaxation layer 316A does not emit light.

歪緩和層316Aは障壁層と井戸層を2ペア以上積層させたMQW構造としてもよいが、第2活性層316が厚くなるのでSQW構造とすることが好ましい。 Although the strain relaxation layer 316A may have an MQW structure in which two or more pairs of barrier layers and well layers are laminated, it is preferable to have an SQW structure because the second active layer 316 becomes thick.

以上のように歪緩和層316Aを設けることで、その上に積層される量子井戸構造層316Bの歪を緩和させることができ、量子井戸構造層316Bの井戸層の結晶品質を向上させることができる。 By providing the strain relaxation layer 316A as described above, the strain of the quantum well structure layer 316B stacked thereon can be relaxed, and the crystal quality of the well layer of the quantum well structure layer 316B can be improved. .

第2活性層316の厚さに対する第1活性層14の厚さの比が30%以下となるように設定することが好ましい。より効率的に量子井戸構造層316Bの歪を緩和させることができるとともに、pn接合間距離が各p電極24A~24C下で一定となり、各p電極24A~24C下でのデバイス特性を均一にできる。 It is preferable to set the ratio of the thickness of the first active layer 14 to the thickness of the second active layer 316 to be 30% or less. Strain in the quantum well structure layer 316B can be more efficiently relaxed, and the distance between p-n junctions becomes constant under each p-electrode 24A to 24C, making device characteristics uniform under each p-electrode 24A to 24C. .

第3活性層318は、第1歪緩和層318Aと、第2歪緩和層318Bと、SQWまたはMQWの量子井戸構造層318Cを順に積層させた構造である。量子井戸構造層318Cについては第1実施形態の第3活性層18と同様の構造である。 The third active layer 318 has a structure in which a first strain relaxation layer 318A, a second strain relaxation layer 318B, and an SQW or MQW quantum well structure layer 318C are laminated in this order. The quantum well structure layer 318C has the same structure as the third active layer 18 of the first embodiment.

第1歪緩和層318Aは、第2活性層316の歪緩和層316Aと同様の構造である。第1歪緩和層318Aの井戸層のバンド端エネルギーに相当する波長は、量子井戸構造層316Bの発光波長よりも短ければよく、たとえば400~460nmである。 The first strain relief layer 318A has a similar structure to the strain relief layer 316A of the second active layer 316. The wavelength corresponding to the band edge energy of the well layer of the first strain relaxation layer 318A may be shorter than the emission wavelength of the quantum well structure layer 316B, for example, 400 to 460 nm.

第2歪緩和層318Bは、第2歪緩和層318Bの井戸層のバンド端エネルギーに相当する波長が量子井戸構造層318Cの発光波長よりも短く、第1歪緩和層318Aの井戸層のバンド端エネルギーに相当する波長よりも長い。たとえば、510~570nmである。それ以外は第1歪緩和層318Aと同様である。 The second strain relaxation layer 318B has a wavelength corresponding to the band edge energy of the well layer of the second strain relaxation layer 318B that is shorter than the emission wavelength of the quantum well structure layer 318C, and a band edge of the well layer of the first strain relaxation layer 318A. longer than the wavelength corresponding to the energy. For example, it is 510 to 570 nm. Other than that, it is the same as the first strain relaxation layer 318A.

第1歪緩和層318Aの井戸層のバンド端エネルギーに相当する波長と第2歪緩和層318Bの井戸層のバンド端エネルギーに相当する波長の差、および第2歪緩和層318Bの井戸層のバンド端エネルギーに相当する波長と量子井戸構造層318Cの発光波長の差は、40~100nmとすることが好ましい。 The difference between the wavelength corresponding to the band edge energy of the well layer of the first strain relaxation layer 318A and the wavelength corresponding to the band edge energy of the well layer of the second strain relaxation layer 318B, and the band of the well layer of the second strain relaxation layer 318B. The difference between the wavelength corresponding to the edge energy and the emission wavelength of the quantum well structure layer 318C is preferably 40 to 100 nm.

第3活性層318の厚さに対する第1活性層14の厚さの比や、第3活性層318の厚さに対する第2活性層316の厚さの比は、30%以下となるように設定することが好ましい。より効率的に量子井戸構造層318Cの歪を緩和させることができるとともに、pn接合間距離が各p電極24A~24C下で一定となり、各p電極24A~24C下でのデバイス特性を均一にできる。 The ratio of the thickness of the first active layer 14 to the thickness of the third active layer 318 and the ratio of the thickness of the second active layer 316 to the thickness of the third active layer 318 are set to be 30% or less. It is preferable to do so. Strain in the quantum well structure layer 318C can be more efficiently relaxed, and the distance between p-n junctions becomes constant under each p-electrode 24A to 24C, making device characteristics uniform under each p-electrode 24A to 24C. .

このように第1歪緩和層318A、第2歪緩和層318Bを設けることで、段階的に歪を緩和させることができ、その上に積層される量子井戸構造層318Cの歪を効果的に緩和させることができる。その結果、量子井戸構造層318Cの井戸層の品質を向上させることができる。 By providing the first strain relaxation layer 318A and the second strain relaxation layer 318B in this way, strain can be relaxed in stages, and the strain of the quantum well structure layer 318C stacked thereon can be effectively relaxed. can be done. As a result, the quality of the well layer of the quantum well structure layer 318C can be improved.

なお、第3活性層318では第1歪緩和層318A、第2歪緩和層318Bによって2段階に歪を緩和させているが、歪緩和層を3つ以上設けて3段階以上に歪を緩和させてもよい。また、第2活性層316においても、歪緩和層316Aを複数にして段階的に歪を緩和させてもよい。 Note that in the third active layer 318, the strain is relaxed in two stages by the first strain relaxation layer 318A and the second strain relaxation layer 318B, but the strain can be relaxed in three or more stages by providing three or more strain relaxation layers. It's okay. Further, in the second active layer 316 as well, a plurality of strain relaxation layers 316A may be provided to relieve strain in stages.

また、第1活性層14においても、同様にして歪緩和層を設けてよい。この場合、歪緩和層の成長温度は、たとえば、800~900℃である。 Furthermore, a strain relaxation layer may be provided in the first active layer 14 in the same manner. In this case, the growth temperature of the strain relaxation layer is, for example, 800 to 900°C.

(他の変形例)
本実施形態の発光素子は、第1活性層14、第2活性層16、第3活性層18の3つの活性層を有するものであったが、発光波長が互いに異なる2以上の活性層を有する構造であれば本発明は適用できる。また、発光色も青、緑、赤に限らず、異なる発光波長であれば任意である。
(Other variations)
Although the light emitting device of this embodiment has three active layers, the first active layer 14, the second active layer 16, and the third active layer 18, it has two or more active layers with different emission wavelengths. The present invention is applicable to any structure. Furthermore, the color of the emitted light is not limited to blue, green, or red, but may be any color as long as the emitted light has a different wavelength.

本実施形態の発光素子は、PWM回路によりPWM駆動して発光を制御することが好ましい。パルス幅とパルス周期によって光強度を容易に制御でき、駆動電流の違いによる波長シフトも抑制できる。 It is preferable that the light emitting element of this embodiment is PWM driven by a PWM circuit to control light emission. Light intensity can be easily controlled by the pulse width and pulse period, and wavelength shifts due to differences in drive current can also be suppressed.

(実験結果)
次に、本実施形態に関する実験結果について説明する。
(Experimental result)
Next, experimental results regarding this embodiment will be explained.

(実験1)
第1実施形態の発光素子から第2中間層17と第3活性層18を省き、さらに再成長層20B、電子ブロック層21B、p層22B、p電極24Bを省き、第1中間層15に替えて第2実施形態の第1中間層215とし、第2活性層16に替えて第3実施形態の第2活性層316とした発光素子を作製した(図11参照、以下実験例1の発光素子とする)。第1中間層215はIn組成が5%のInGaNとした。第2活性層316の歪緩和層316Aにおける井戸層のバンド端エネルギーに相当する波長は、第1活性層14の発光波長と同様にし、SQW構造とした。
(Experiment 1)
The second intermediate layer 17 and the third active layer 18 are omitted from the light emitting device of the first embodiment, and the regrowth layer 20B, electron block layer 21B, p layer 22B, and p electrode 24B are omitted and replaced with the first intermediate layer 15. A light-emitting element was fabricated using the first intermediate layer 215 of the second embodiment and the second active layer 316 of the third embodiment instead of the second active layer 16 (see FIG. 11, hereinafter the light-emitting element of Experimental Example 1). ). The first intermediate layer 215 was made of InGaN with an In composition of 5%. The wavelength corresponding to the band edge energy of the well layer in the strain relaxation layer 316A of the second active layer 316 was set to be the same as the emission wavelength of the first active layer 14, resulting in an SQW structure.

図12は、実験例1の発光素子の第2活性層316の表面を撮影したAFM像である。図12中、上段は10μm角の範囲、下段は2μm角の範囲を示している。比較のため、第1中間層215をGaNとし、それ以外は実験例2と同様とした場合(実験例2)も示す。図12のように、実験例1では、実験例2に比べてピットの密度が低くかった。また、表面平坦性RMSは、10μm角の範囲では、実験例1が0.88nm、実験例2が2.6nm、2μm角の範囲では、実験例1が0.78nm、実験例2が3.1nmであり、いずれの場合も実験例1の方が実験例2に比べて小さかった。この結果、第1中間層215中のInがサーファクタントとして作用し、第1中間層215の表面平坦性が改善したことで、その上の第2活性層316の表面平坦性、結晶品質も向上したことがわかる。 FIG. 12 is an AFM image taken of the surface of the second active layer 316 of the light emitting element of Experimental Example 1. In FIG. 12, the upper row shows a 10 μm square range, and the lower row shows a 2 μm square range. For comparison, a case (Experimental Example 2) in which the first intermediate layer 215 is made of GaN and the rest is the same as Experimental Example 2 is also shown. As shown in FIG. 12, in Experimental Example 1, the pit density was lower than in Experimental Example 2. Moreover, the surface flatness RMS is 0.88 nm for Experimental Example 1 and 2.6 nm for Experimental Example 2 in a 10 μm square range, and 0.78 nm for Experimental Example 1 and 3.7 nm for Experimental Example 2 in a 2 μm square range. 1 nm, which was smaller in Experimental Example 1 than in Experimental Example 2 in both cases. As a result, the In in the first intermediate layer 215 acts as a surfactant, and the surface flatness of the first intermediate layer 215 is improved, thereby improving the surface flatness and crystal quality of the second active layer 316 thereon. I understand that.

図9は、実験例1と実験例2の発光素子について、駆動電流と外部量子効率の関係を示したグラフである。外部量子効率は、p電極24Bに電圧を印加して第2活性層316を発光させた場合である。図9のように、実験例1は実験例2に比べて外部量子効率が高かった。このことから、第2活性層316の結晶品質が向上したことで外部量子効率が向上したことがわかる。 FIG. 9 is a graph showing the relationship between drive current and external quantum efficiency for the light emitting elements of Experimental Example 1 and Experimental Example 2. The external quantum efficiency is when a voltage is applied to the p-electrode 24B to cause the second active layer 316 to emit light. As shown in FIG. 9, Experimental Example 1 had a higher external quantum efficiency than Experimental Example 2. This shows that the external quantum efficiency was improved due to the improved crystal quality of the second active layer 316.

(実験2)
第1活性層14の発光波長を430nm、第2活性層16の発光波長を520nm、第3活性層18の発光波長を630nmとした第1実施形態の発光素子(図1に示す発光素子、以下、実験例3の発光素子)について、p電極24Aに電流を注入し、その発光スペクトルを測定した。n型層215B、n型層217BのSi濃度は、1×1018cm-3、2×1018cm-3、3×1018cm-3の3パターンとした。また、比較のためn型層215B、n型層217Bをノンドープに替えた場合も発光スペクトルを測定した。
(Experiment 2)
The light-emitting element of the first embodiment (the light-emitting element shown in FIG. 1, hereinafter referred to as the light-emitting element shown in FIG. , the light emitting device of Experimental Example 3), a current was injected into the p-electrode 24A, and its emission spectrum was measured. The Si concentrations of the n-type layer 215B and the n-type layer 217B were set to three patterns: 1×10 18 cm −3 , 2×10 18 cm −3 , and 3×10 18 cm −3 . For comparison, the emission spectrum was also measured when the n-type layer 215B and the n-type layer 217B were replaced with non-doped layers.

図14~17は、発光スペクトルを示したグラフであり、図14はSi濃度が3×1018cm-3、図15は2×1018cm-3、図16は1×1018cm-3、図17はノンドープである。図17のように、ノンドープの場合、第3活性層18の赤色発光だけでなく、第1活性層14の青色発光も生じており、赤色発光は弱く、青色発光が強いことがわかった。一方、図14~16のように、Siドープの場合、赤色発光も青色発光と同程度かそれ以上に強くなり、Si濃度が高いほど青色発光の強度が低下した。第2活性層16の青色発光の強度が低下する代わりに緑色発光も若干現れているが、図14のようにSi濃度が十分に高くなれば緑色発光の強度も低下した。この結果、第1中間層15、第2中間層17にSiドープのn型層215B、n型層217Bを導入することで、発光させたい活性層である第3活性層18以外の活性層(第1活性層14、第2活性層16)からの発光を抑制できることがわかった。 14 to 17 are graphs showing emission spectra; FIG. 14 has a Si concentration of 3×10 18 cm −3 , FIG. 15 has a Si concentration of 2×10 18 cm −3 , and FIG. 16 has a Si concentration of 1×10 18 cm −3 , FIG. 17 is non-doped. As shown in FIG. 17, in the case of non-doping, not only red light emission from the third active layer 18 but also blue light emission from the first active layer 14 occurred, and it was found that the red light emission was weak and the blue light emission was strong. On the other hand, as shown in FIGS. 14 to 16, in the case of Si doping, the red emission was as strong as or stronger than the blue emission, and the higher the Si concentration, the lower the intensity of the blue emission. Although the intensity of the blue emission of the second active layer 16 decreased, some green emission also appeared, but as shown in FIG. 14, when the Si concentration became sufficiently high, the intensity of the green emission also decreased. As a result, by introducing the Si-doped n-type layer 215B and n-type layer 217B into the first intermediate layer 15 and the second intermediate layer 17, active layers other than the third active layer 18 which is the active layer desired to emit light ( It was found that light emission from the first active layer 14 and the second active layer 16) can be suppressed.

(実験3)
図18は、実験例2と実験例4の発光素子の量子井戸構造層316Cの表面を撮影したAFM像である。実験例4は、実験例2において第2活性層316に歪緩和層316Aを設けなかった場合である。図16中、上段は10μm角の範囲、下段は2μm角の範囲を示している。図18のように、表面平坦性RMSは、10μm角の範囲では、実験例2が2.6nm、実験例4が3.8nm、2μm角の範囲では、実験例2が3.1nm、実験例4が3.3nmであり、いずれの場合も実験例2の方が実験例4に比べて小さかった。すなわち、表面平坦性が改善していた。この結果、第2活性層316に歪緩和層316Aを導入したことで、その上の量子井戸構造層316Bの歪が緩和し、表面平坦性や結晶品質が向上したことがわかる。
(Experiment 3)
FIG. 18 is an AFM image taken of the surface of the quantum well structure layer 316C of the light emitting elements of Experimental Examples 2 and 4. Experimental Example 4 is a case where the strain relaxation layer 316A was not provided in the second active layer 316 in Experimental Example 2. In FIG. 16, the upper row shows a 10 μm square range, and the lower row shows a 2 μm square range. As shown in FIG. 18, the surface flatness RMS is 2.6 nm for Experimental Example 2 and 3.8 nm for Experimental Example 4 in a 10 μm square range, and 3.1 nm for Experimental Example 2 and 3.1 nm for Experimental Example 4 in a 2 μm square range. 4 was 3.3 nm, and Experimental Example 2 was smaller than Experimental Example 4 in both cases. That is, the surface flatness was improved. The results show that by introducing the strain relaxation layer 316A into the second active layer 316, the strain of the quantum well structure layer 316B thereon is relaxed, and the surface flatness and crystal quality are improved.

図19は、実験例2と実験例4の発光素子について、駆動電流と外部量子効率の関係を示したグラフである。外部量子効率は、p電極24Aに電圧を印加して第2活性層316を発光させた場合である。図19のように、実験例2は実験例4に比べて外部量子効率が高かった。このことから、第2活性層316の歪が緩和し、表面平坦性や結晶品質が向上したことで外部量子効率が向上したことがわかる。 FIG. 19 is a graph showing the relationship between drive current and external quantum efficiency for the light emitting elements of Experimental Example 2 and Experimental Example 4. The external quantum efficiency is when a voltage is applied to the p-electrode 24A to cause the second active layer 316 to emit light. As shown in FIG. 19, Experimental Example 2 had a higher external quantum efficiency than Experimental Example 4. From this, it can be seen that the strain in the second active layer 316 was relaxed and the surface flatness and crystal quality were improved, so that the external quantum efficiency was improved.

(第4実施形態)
図20は、第4実施形態における発光素子の構成を示した図であり、基板主面に垂直な面での断面図である。第4実施形態における発光素子は、図20に示すように、第1実施形態の発光素子における構成の一部を次のように変更したものである。第1実施形態と同様の構成については同一の符号を付して説明を省略する。
(Fourth embodiment)
FIG. 20 is a diagram showing the configuration of a light emitting element in the fourth embodiment, and is a sectional view taken in a plane perpendicular to the main surface of the substrate. As shown in FIG. 20, the light emitting element in the fourth embodiment has a part of the configuration of the light emitting element in the first embodiment modified as follows. Components similar to those in the first embodiment are given the same reference numerals and explanations will be omitted.

図20のように、第1中間層15、第2中間層17に替えて、第1中間層415、第2中間層417を設けている。また、保護層19、再成長層20A~20C、電子ブロック層21A~21C、p層22A~22Cを省き、第3活性層18上に電子ブロック層421A、p層422を設け、p層422上にp電極24Aを設けている。つまり、第4実施形態の発光素子には再成長層は存在していない。また、第2溝31底面に露出する第1中間層415上に第1電極424B、第3溝32底面に露出する第2中間層417上に第2電極424Cを設けている。また、第2活性層16と第2中間層17の間、および第1活性層14と第1中間層15の間に電子ブロック層421B、421Cをそれぞれ挿入している。 As shown in FIG. 20, instead of the first intermediate layer 15 and the second intermediate layer 17, a first intermediate layer 415 and a second intermediate layer 417 are provided. In addition, the protective layer 19, the regrowth layers 20A to 20C, the electron block layers 21A to 21C, and the p layers 22A to 22C are omitted, and an electron block layer 421A and a p layer 422 are provided on the third active layer 18, and on the p layer 422. A p-electrode 24A is provided. In other words, the light emitting device of the fourth embodiment does not have a regrown layer. Further, a first electrode 424B is provided on the first intermediate layer 415 exposed on the bottom surface of the second groove 31, and a second electrode 424C is provided on the second intermediate layer 417 exposed on the bottom surface of the third groove 32. Further, electron blocking layers 421B and 421C are inserted between the second active layer 16 and the second intermediate layer 17, and between the first active layer 14 and the first intermediate layer 15, respectively.

電子ブロック層421Cは、第1活性層14上に設けられたp型の層であり、第1活性層14と第1中間層15の間に位置している。電子ブロック層421Cは、再成長層ではなく、第1活性層14上に連続的に成長させている点を除いて、電子ブロック層21A~21Cと同様である。 The electron block layer 421C is a p-type layer provided on the first active layer 14 and is located between the first active layer 14 and the first intermediate layer 15. The electron block layer 421C is similar to the electron block layers 21A to 21C, except that it is not a regrown layer but is grown continuously on the first active layer 14.

第1中間層415は、第1活性層14側から順に、第1層415A、第2層415B、第3層415C、第4層415Dを順に積層させた構造であり、第2溝31の底面に第4層415Dが露出している。第2層415B、第3層415Cはトンネル接合構造を形成している。このように、第1中間層415は、第1実施形態の第1中間層15と同様の機能に加えて、トンネル接合の機能を有している。 The first intermediate layer 415 has a structure in which a first layer 415A, a second layer 415B, a third layer 415C, and a fourth layer 415D are laminated in order from the first active layer 14 side, and the bottom surface of the second groove 31 The fourth layer 415D is exposed. The second layer 415B and the third layer 415C form a tunnel junction structure. In this way, the first intermediate layer 415 has a tunnel junction function in addition to the same function as the first intermediate layer 15 of the first embodiment.

第1層415Aは、電子ブロック層421C上に設けられた半導体層である。第1活性層14を効率的に発光させるためには、第1活性層14をp型の層とn型の層で挟むことが好ましく、そのp型のコンタクト層として第1層415Aを設けている。 The first layer 415A is a semiconductor layer provided on the electron block layer 421C. In order to make the first active layer 14 emit light efficiently, it is preferable to sandwich the first active layer 14 between a p-type layer and an n-type layer, and the first layer 415A is provided as the p-type contact layer. There is.

第1層415Aの材料は、第1実施形態における第1中間層15と不純物を除いて同様である。すなわち、Inを含むIII族窒化物半導体であり、たとえばInGaNとするのがよい。Inによるサーファクタント効果によって第1中間層415表面の荒れを抑制し、表面平坦性を向上させることができる。また、格子歪みを緩和させることができる。第1中間層415のIn組成は、第1活性層14、第2活性層16、および第3活性層18から発光した光を吸収しないバンドギャップとなるように設定されていればよい。 The material of the first layer 415A is the same as that of the first intermediate layer 15 in the first embodiment except for impurities. That is, it is a group III nitride semiconductor containing In, and is preferably InGaN, for example. The surfactant effect of In can suppress the surface roughness of the first intermediate layer 415 and improve the surface flatness. Furthermore, lattice distortion can be alleviated. The In composition of the first intermediate layer 415 may be set so as to have a band gap that does not absorb light emitted from the first active layer 14, the second active layer 16, and the third active layer 18.

第1層415Aの好ましいIn組成は、10%以下、より好ましくは5%以下、さらに好ましくは2%以下である。In組成が10%よりも大きいと、第1中間層415の表面が荒れる原因となる。Inは0%よりも大きければ任意であり、ドープレベル(混晶を形成しないレベル)でもよい。たとえばIn濃度が1×1014cm-3以上1×1022cm-3以下のGaNである。 The preferable In composition of the first layer 415A is 10% or less, more preferably 5% or less, and still more preferably 2% or less. If the In composition is greater than 10%, the surface of the first intermediate layer 415 may become rough. In is optional as long as it is greater than 0%, and may be at a doping level (a level that does not form a mixed crystal). For example, GaN has an In concentration of 1×10 14 cm −3 or more and 1×10 22 cm −3 or less.

第1層415Aはp型不純物であるMgがドープされたp型半導体である。たとえば、Mg濃度が1×1018~1×1020cm-3、好ましくは5×1018~1×1020cm-3、さらに好ましくは1×1019~1×1020cm-3であってもよい。ノンドープでもよいが、上記のようにMgがドープされていることが好ましい。第1層415Aは、厚さ方向においてIn組成に傾斜を設ける分極ドープを用いてもよい。この場合はノンドープでもよい。また、第1層415Aの下層である電子ブロック層421CからのMg拡散によって第3層415CにMgがドープされてもよい。この場合、電子ブロック層421CのMg濃度は1×1019~1×1021cm-3の範囲がよい。 The first layer 415A is a p-type semiconductor doped with Mg, which is a p-type impurity. For example, if the Mg concentration is 1×10 18 to 1×10 20 cm −3 , preferably 5×10 18 to 1×10 20 cm −3 , more preferably 1×10 19 to 1×10 20 cm −3 , It's okay. Although it may be non-doped, it is preferably doped with Mg as described above. The first layer 415A may use polarization dope that provides a gradient in the In composition in the thickness direction. In this case, it may be non-doped. Further, the third layer 415C may be doped with Mg by Mg diffusion from the electron block layer 421C, which is the lower layer of the first layer 415A. In this case, the Mg concentration of the electron block layer 421C is preferably in the range of 1×10 19 to 1×10 21 cm −3 .

第1層415Aの厚さは、10~300nmとすることが好ましい。300nmよりも厚いと、第1中間層415の表面が荒れる原因となり得る。また、10nmよりも薄いと、第1活性層14の発光効率を十分に高めることができない可能性がある。より好ましくは20~200nm、さらに好ましくは30~100nmである。 The thickness of the first layer 415A is preferably 10 to 300 nm. If it is thicker than 300 nm, the surface of the first intermediate layer 415 may become rough. Moreover, if it is thinner than 10 nm, there is a possibility that the luminous efficiency of the first active layer 14 cannot be sufficiently increased. More preferably 20 to 200 nm, still more preferably 30 to 100 nm.

第2層415Bは、第1層415A上に設けられた半導体層である。第2層415Bと第3層415Cの積層によりトンネル接合構造を形成する。 The second layer 415B is a semiconductor layer provided on the first layer 415A. A tunnel junction structure is formed by stacking the second layer 415B and the third layer 415C.

第2層415Bの材料は、第1層415Aと不純物を除いて同様である。第2層415BのIn組成は第1層415Aや第4層415DのIn組成とは異なっていてもよく、その場合、第1層415Aや第4層415DのIn組成よりも高い方が好ましい。トンネル接合構造によるトンネル確率をより高めることができる。第2層415Bの好ましいIn組成の範囲は、第1層415Aと同様である。 The material of the second layer 415B is the same as that of the first layer 415A except for impurities. The In composition of the second layer 415B may be different from the In composition of the first layer 415A and the fourth layer 415D, and in that case, it is preferably higher than the In composition of the first layer 415A and the fourth layer 415D. The tunnel probability due to the tunnel junction structure can be further increased. The preferable In composition range of the second layer 415B is the same as that of the first layer 415A.

第2層415Bはp型不純物であるMgがドープされたp型半導体である。Mg濃度は、1×1020~1×1021cm-3である。第2層415BのMg濃度は第1層415AのMg濃度よりも高い。 The second layer 415B is a p-type semiconductor doped with Mg, which is a p-type impurity. The Mg concentration is 1×10 20 to 1×10 21 cm −3 . The Mg concentration of the second layer 415B is higher than the Mg concentration of the first layer 415A.

第2層415Bの厚さは、5~50nmである。この範囲であれば、トンネル接合構造のトンネル確率を十分に高めることができる。より好ましくは5~35nm、さらに好ましくは5~20nmである。また、第2層415Bの厚さは、第1層415Aよりも薄いことが好ましい。 The thickness of the second layer 415B is 5 to 50 nm. Within this range, the tunneling probability of the tunnel junction structure can be sufficiently increased. More preferably 5 to 35 nm, still more preferably 5 to 20 nm. Further, the thickness of the second layer 415B is preferably thinner than the first layer 415A.

第3層415Cは、第2層415B上に設けられた半導体層である。第2層415Bと第3層415Cとの積層によりトンネル接合構造を形成する。このトンネル接合構造によってn型の第3層415Cからp型の第2層415Bへトンネル効果によって電流が流れるようにし、ホールが第1活性層14に供給されるようにしている。 The third layer 415C is a semiconductor layer provided on the second layer 415B. A tunnel junction structure is formed by stacking the second layer 415B and the third layer 415C. This tunnel junction structure allows current to flow from the n-type third layer 415C to the p-type second layer 415B by a tunnel effect, and holes are supplied to the first active layer 14.

第3層415Cの材料は、第1層415Aと不純物を除いて同様である。第3層415CのIn組成は第1層415Aや第4層415DのIn組成とは異なっていてもよく、その場合、第1層415Aや第4層415DのIn組成よりも高い方が好ましい。トンネル接合構造によるトンネル確率をより高めることができる。また、第3層415CのIn組成は、第2層415BのIn組成と異なっていてもよい。その場合、第3層415CのIn組成は、第2層415BのIn組成よりも低いことが好ましい。第3層415Cの好ましいIn組成の範囲は、第1層415Aと同様である。 The material of the third layer 415C is the same as that of the first layer 415A except for impurities. The In composition of the third layer 415C may be different from the In composition of the first layer 415A and the fourth layer 415D, and in that case, it is preferably higher than the In composition of the first layer 415A and the fourth layer 415D. The tunnel probability due to the tunnel junction structure can be further increased. Further, the In composition of the third layer 415C may be different from the In composition of the second layer 415B. In that case, the In composition of the third layer 415C is preferably lower than the In composition of the second layer 415B. The preferable In composition range of the third layer 415C is the same as that of the first layer 415A.

第3層415Cはn型不純物であるSiがドープされたn型半導体である。Si濃度は、1×1020~1×1021cm-3である。 The third layer 415C is an n-type semiconductor doped with Si, which is an n-type impurity. The Si concentration is 1×10 20 to 1×10 21 cm −3 .

第2層415Bと第3層415Cとの接合界面付近には、SiとMgが共ドープされた層が、意図的、もしくは自然形成的に存在していてもよい。Mgはメモリー効果により炉内に残留しやすいので、第3層415Cや第4層415DにMgがドープされていてもよい。ただし、第3層415C、第4層415DのMg濃度はそれぞれのSi濃度よりも低くなるようにする必要がある。 A layer co-doped with Si and Mg may exist intentionally or naturally near the bonding interface between the second layer 415B and the third layer 415C. Since Mg tends to remain in the furnace due to the memory effect, the third layer 415C and the fourth layer 415D may be doped with Mg. However, the Mg concentration of the third layer 415C and the fourth layer 415D needs to be lower than their respective Si concentrations.

第3層415Cの厚さは、1~30nmである。この範囲であれば、トンネル接合構造のトンネル確率を十分に高めることができる。より好ましくは2~25nm、さらに好ましくは5~20nmである。また、第3層415Cの厚さは、第4層415Dよりも薄いことが好ましい。 The thickness of the third layer 415C is 1 to 30 nm. Within this range, the tunneling probability of the tunnel junction structure can be sufficiently increased. More preferably 2 to 25 nm, still more preferably 5 to 20 nm. Further, the thickness of the third layer 415C is preferably thinner than the fourth layer 415D.

上述のように、トンネル接合構造を形成する第2層415B、第3層415Cは、Inを含むのでバンドギャップが小さくなり、トンネル確率が高くなる。なお、第2層415Bと第3層415Cの間でトンネル接合する範囲で、第2層415Bと第3層415Cの間にさらに層を設けてもよい。たとえば、第2層415BのMgが第3層415Cに拡散するのを抑制するための緩衝層を設けてもよい。 As described above, since the second layer 415B and the third layer 415C that form the tunnel junction structure contain In, the band gap becomes small and the tunneling probability becomes high. Note that an additional layer may be provided between the second layer 415B and the third layer 415C within a range where a tunnel junction is formed between the second layer 415B and the third layer 415C. For example, a buffer layer may be provided to suppress Mg in the second layer 415B from diffusing into the third layer 415C.

第4層415Dは、第3層415C上に設けられた半導体層である。第2活性層16を効率的に発光させるためには、第2活性層16をp型の層とn型の層で挟むことが好ましく、そのn型のコンタクト層として第4層415Dを設けている。また、第2溝31を形成する際に第3層415Cに達して露出してしまわないようにする層である。 The fourth layer 415D is a semiconductor layer provided on the third layer 415C. In order to make the second active layer 16 emit light efficiently, it is preferable to sandwich the second active layer 16 between a p-type layer and an n-type layer, and the fourth layer 415D is provided as the n-type contact layer. There is. This layer also prevents the third layer 415C from reaching and being exposed when forming the second groove 31.

第4層415Dの材料は、第1実施形態における第1中間層15と不純物を除いて同様である。In組成は第1層415Aと異なっていてもよい。 The material of the fourth layer 415D is the same as that of the first intermediate layer 15 in the first embodiment except for impurities. The In composition may be different from that of the first layer 415A.

第4層415Dはn型不純物であるSiがドープされたn型半導体である。たとえば、Si濃度が1×1017~1×1020cm-3、好ましくは1×1018~1×1019cm-3、さらに好ましくは2×1018~8×1018cm-3であってもよい。第3層415CのSi濃度は第4層415Dの不純物濃度よりも高い。 The fourth layer 415D is an n-type semiconductor doped with Si, which is an n-type impurity. For example, if the Si concentration is 1×10 17 to 1×10 20 cm −3 , preferably 1×10 18 to 1×10 19 cm −3 , more preferably 2×10 18 to 8×10 18 cm −3 , It's okay. The Si concentration of the third layer 415C is higher than the impurity concentration of the fourth layer 415D.

第4層415Dの厚さは、10~500nmとすることが好ましい。500nmよりも厚いと、第1中間層415の表面が荒れる原因となり得る。また、10nmよりも薄いと、第2活性層16の発光効率を十分に高めることができない可能性がある。また、第2溝31を形成する際に第2溝31の深さを第4層415D内とする制御が難しくなる可能性がある。より好ましくは10~200nm、さらに好ましくは10~100nmである。第4層415Dの厚さは、第1層415Aの厚さと異なっていてもよい。 The thickness of the fourth layer 415D is preferably 10 to 500 nm. If it is thicker than 500 nm, the surface of the first intermediate layer 415 may become rough. Moreover, if it is thinner than 10 nm, there is a possibility that the luminous efficiency of the second active layer 16 cannot be sufficiently increased. Furthermore, when forming the second groove 31, it may become difficult to control the depth of the second groove 31 to be within the fourth layer 415D. More preferably 10 to 200 nm, still more preferably 10 to 100 nm. The thickness of the fourth layer 415D may be different from the thickness of the first layer 415A.

電子ブロック層421Bは、第2活性層16上に設けられたp型の層であり、第2活性層16と第2中間層17の間に位置している。電子ブロック層421Bは、再成長層ではなく、第2活性層16上に連続的に成長させている点を除いて、電子ブロック層21A~21Cと同様である。 The electron block layer 421B is a p-type layer provided on the second active layer 16, and is located between the second active layer 16 and the second intermediate layer 17. The electron block layer 421B is similar to the electron block layers 21A to 21C, except that it is not a regrown layer but is grown continuously on the second active layer 16.

第2中間層417は、第2活性層16側から順に、第1層417A、第2層417B、第3層417C、第4層417Dを積層させた構造であり、第3溝32の底面に第4層417Dが露出している。第2層417B、第3層417Cはトンネル接合構造を形成している。このように、第2中間層417は、第1実施形態の第2中間層17と同様の機能に加えて、トンネル接合の機能を有している。 The second intermediate layer 417 has a structure in which a first layer 417A, a second layer 417B, a third layer 417C, and a fourth layer 417D are laminated in order from the second active layer 16 side. The fourth layer 417D is exposed. The second layer 417B and the third layer 417C form a tunnel junction structure. In this way, the second intermediate layer 417 has a tunnel junction function in addition to the same function as the second intermediate layer 17 of the first embodiment.

第1層417A、第2層417B、第3層417C、第4層417Dは、それぞれ第1中間層415の第1層415A、第2層415B、第3層415C、第4層415Dと同様である。第2層417B、第3層417Cの積層によってトンネル接合構造を形成し、n型の第3層417Cからp型の第2層417Bへトンネル効果によって電流が流れるようにし、ホールが第2活性層16に供給されるようにしている。 The first layer 417A, second layer 417B, third layer 417C, and fourth layer 417D are the same as the first layer 415A, second layer 415B, third layer 415C, and fourth layer 415D of the first intermediate layer 415, respectively. be. A tunnel junction structure is formed by stacking the second layer 417B and the third layer 417C, and current flows from the n-type third layer 417C to the p-type second layer 417B by the tunnel effect, and holes are transferred to the second active layer. 16.

第1中間層415、第2中間層417はすべての層がInGaNで構成されているため、実施形態1の第1中間層15、第2中間層17と同様の効果が得られる。つまり、表面平坦性を向上させることができ、格子歪みを緩和させることができる。 Since all the layers of the first intermediate layer 415 and the second intermediate layer 417 are made of InGaN, the same effects as the first intermediate layer 15 and the second intermediate layer 17 of the first embodiment can be obtained. In other words, surface flatness can be improved and lattice distortion can be alleviated.

第1中間層415の平均In組成と第2中間層417の平均In組成は異なっていてもよい。第2中間層417の平均In組成は第1中間層415の平均In組成よりも高いことが好ましい。 The average In composition of the first intermediate layer 415 and the average In composition of the second intermediate layer 417 may be different. The average In composition of the second intermediate layer 417 is preferably higher than the average In composition of the first intermediate layer 415.

電子ブロック層421Aは、第3活性層18上に設けられたp型の層である。電子ブロック層421Aは、再成長層ではなく第3活性層18上に連続的に成長させている点を除いて、電子ブロック層21A~21Cと同様である。 The electron block layer 421A is a p-type layer provided on the third active layer 18. The electron block layer 421A is similar to the electron block layers 21A to 21C, except that it is grown continuously on the third active layer 18 instead of being a regrown layer.

p層422は、電子ブロック層421A上に設けられた層である。p層422は、再成長層ではなく電子ブロック層421A上に連続的に成長させている点を除いて、p層22Aと同様である。 The p layer 422 is a layer provided on the electron block layer 421A. P layer 422 is similar to p layer 22A, except that it is grown continuously on electron block layer 421A rather than on a regrown layer.

p層422に替えて、第2層415Bと第3層415C、あるいは第2層417Bと第3層417Cのようなトンネル接合構造としてもよい。この場合、p電極24Aに替えてnコンタクトの材料を用いた電極とすることができ、第1電極424B、第2電極424Cと同一材料とすることができる。そのため、同一工程ですべての電極を形成することができる。 Instead of the p layer 422, a tunnel junction structure such as a second layer 415B and a third layer 415C, or a second layer 417B and a third layer 417C may be used. In this case, an electrode using an n-contact material can be used instead of the p-electrode 24A, and can be made of the same material as the first electrode 424B and the second electrode 424C. Therefore, all electrodes can be formed in the same process.

第1電極424Bは、第3溝32の底面に露出する第2中間層417の第4層417D上に設けられている。また、第2電極424Cは、第2溝31の底面に露出する第1中間層415の第4層415D上に設けられている。第1電極424B、第2電極424Cはアノード電極とカソード電極を兼ねている。第1電極424B、第2電極424Cはn型のInGaNにオーミックコンタクトできる材料であればよく、たとえばTi/Alを用いることができる。n電極23と同一材料でもよい。 The first electrode 424B is provided on the fourth layer 417D of the second intermediate layer 417 exposed at the bottom of the third groove 32. Further, the second electrode 424C is provided on the fourth layer 415D of the first intermediate layer 415 exposed on the bottom surface of the second groove 31. The first electrode 424B and the second electrode 424C serve as an anode electrode and a cathode electrode. The first electrode 424B and the second electrode 424C may be made of any material that can make ohmic contact with n-type InGaN; for example, Ti/Al can be used. It may be made of the same material as the n-electrode 23.

なお、第4実施形態の発光素子において、第2活性層16、第3活性層18を、第3実施形態の第2活性層316、第3活性層318にそれぞれ置き換えてもよい。その場合、第2活性層316の歪緩和層316Aは、第1中間層415から量子井戸構造層316BへのMg拡散に対する緩衝層として機能する。また、第3活性層318の第1歪緩和層318A、第2歪緩和層318Bは、第2中間層417から量子井戸構造層318CへのMg拡散に対する緩衝層として機能する。そのため、発光効率の低下を抑制することができる。 Note that in the light emitting device of the fourth embodiment, the second active layer 16 and the third active layer 18 may be replaced with the second active layer 316 and the third active layer 318 of the third embodiment, respectively. In that case, the strain relaxation layer 316A of the second active layer 316 functions as a buffer layer against Mg diffusion from the first intermediate layer 415 to the quantum well structure layer 316B. Further, the first strain relaxation layer 318A and the second strain relaxation layer 318B of the third active layer 318 function as buffer layers against Mg diffusion from the second intermediate layer 417 to the quantum well structure layer 318C. Therefore, a decrease in luminous efficiency can be suppressed.

その他第1~3実施形態で述べた各種変形は第4実施形態においても適用できる。たとえば、第1実施形態と第4実施形態を次のように組み合わせてもよい。第4実施形態において、第2中間層417はそのままトンネル接合構造を有したものとし、第1中間層415は第1実施形態の第1中間層15に替え第1実施形態と同様に再成長層20C、電子ブロック層21C、p層22Cを設けた構成としてもよい。 Various other modifications described in the first to third embodiments can also be applied to the fourth embodiment. For example, the first embodiment and the fourth embodiment may be combined as follows. In the fourth embodiment, the second intermediate layer 417 has a tunnel junction structure as it is, and the first intermediate layer 415 is replaced with the first intermediate layer 15 of the first embodiment and is a regrown layer as in the first embodiment. 20C, an electronic block layer 21C, and a p-layer 22C may be provided.

このような構成は次のような利点がある。青色発光の第1活性層14は発光効率が高く再成長による発光効率の低下が起きてもさほど支障はない。一方で緑色発光の第2活性層16は発光効率が低く再成長による発光効率の低下は可能な限り避けたい。そこで、青色発光の素子領域は第1実施形態のように溝形成と再成長で形成し、緑色発光の素子領域は第4実施形態のようにトンネル接合構造を利用して形成すれば、青、緑、赤の発光効率のばらつきを小さくすることができる。 Such a configuration has the following advantages. The blue-emitting first active layer 14 has a high luminous efficiency, so even if the luminous efficiency decreases due to regrowth, there is no problem. On the other hand, the second active layer 16 that emits green light has low luminous efficiency, and it is desired to avoid a decrease in luminous efficiency due to regrowth as much as possible. Therefore, if the blue light emitting element region is formed by trench formation and regrowth as in the first embodiment, and the green light emitting element region is formed using a tunnel junction structure as in the fourth embodiment, the blue, Variations in luminous efficiency for green and red can be reduced.

第4実施形態の発光素子の動作について説明する。第4実施形態の発光素子では、p電極24Aと第1電極424Bの間に電圧を印加することで第3活性層18から赤色の光を発光させることができる。また、第1電極424Bと第2電極424Cの間に電圧を印加することで第2活性層16から緑色の光を発光させることができる。また、第2電極424Cとn電極23の間に電圧を印加することで第1活性層14から青色の光を発光させることができる。 The operation of the light emitting element of the fourth embodiment will be explained. In the light emitting element of the fourth embodiment, red light can be emitted from the third active layer 18 by applying a voltage between the p electrode 24A and the first electrode 424B. Further, by applying a voltage between the first electrode 424B and the second electrode 424C, the second active layer 16 can emit green light. Further, by applying a voltage between the second electrode 424C and the n-electrode 23, blue light can be caused to be emitted from the first active layer 14.

また、青色、緑色、赤色のうち2以上を同時に発光させることもできる。具体的には以下のように電圧を印加する。青色、緑色、赤色のすべてを発光させる場合には、p電極24Aとn電極23の間に電圧を印加する。緑色と赤色を同時に発光させる場合には、p電極24Aと第2電極424Cの間に電圧を印加する。青色と緑色を同時に発光させる場合には、第1電極424Bとn電極23の間に電圧を印加する。青色と赤色を同時に発光させる場合には、p電極24Aと第1電極424Bの間、および第2電極424Cとn電極23との間に電圧を印加する。 Furthermore, two or more of blue, green, and red can be emitted at the same time. Specifically, voltage is applied as follows. When emitting all blue, green, and red light, a voltage is applied between the p-electrode 24A and the n-electrode 23. When emitting green and red light at the same time, a voltage is applied between the p-electrode 24A and the second electrode 424C. When emitting blue and green light at the same time, a voltage is applied between the first electrode 424B and the n-electrode 23. When emitting blue and red light simultaneously, a voltage is applied between the p-electrode 24A and the first electrode 424B and between the second electrode 424C and the n-electrode 23.

このように、第4実施形態の発光素子では、電圧を印加する電極の選択によって青、緑、赤の発光を制御することができ、ディスプレイの1ピクセルとして利用することができる。 In this manner, the light emitting element of the fourth embodiment can control blue, green, and red light emission by selecting the electrode to which voltage is applied, and can be used as one pixel of a display.

図21に第4実施形態の発光素子の等価回路を示す。第4実施形態の発光素子は、赤色LED、第1のトンネルジャンクション(逆順のトンネルダイオード)、緑色LED、第2のトンネルジャンクション、青色LEDを縦列接続し、赤色LEDと第1のトンネルジャンクションの接続部、および緑色LEDと第2のトンネルジャンクションの接続部から電極を引き出した構成と等価である。第4実施形態の発光素子もまた、第1実施形態の発光素子と同様に、青色、緑色、赤色のLEDが1素子内に形成された構造であり、1素子でフルカラーの発光を実現することができる。 FIG. 21 shows an equivalent circuit of the light emitting element of the fourth embodiment. The light emitting element of the fourth embodiment has a red LED, a first tunnel junction (tunnel diode in reverse order), a green LED, a second tunnel junction, and a blue LED connected in cascade, and a connection between the red LED and the first tunnel junction. This is equivalent to a configuration in which the electrode is drawn out from the connecting portion of the green LED and the second tunnel junction. Similarly to the light emitting element of the first embodiment, the light emitting element of the fourth embodiment has a structure in which blue, green, and red LEDs are formed in one element, and full color light emission can be achieved with one element. Can be done.

次に、第4実施形態の発光素子の製造工程について説明する。 Next, the manufacturing process of the light emitting device of the fourth embodiment will be explained.

まず、第1実施形態と同様に、基板10を用意し熱処理を行う。その後、基板10上に、バッファ層、n層11、ESD層12、下地層13、第1活性層14、電子ブロック層421C、第1中間層415、第2活性層16、電子ブロック層421B、第2中間層417、第3活性層18、電子ブロック層421A、p層422をMOCVD法によって順に形成する。 First, similarly to the first embodiment, the substrate 10 is prepared and heat treated. After that, on the substrate 10, a buffer layer, an n-layer 11, an ESD layer 12, a base layer 13, a first active layer 14, an electron block layer 421C, a first intermediate layer 415, a second active layer 16, an electron block layer 421B, The second intermediate layer 417, the third active layer 18, the electron block layer 421A, and the p layer 422 are formed in this order by MOCVD.

ここで、第1中間層415、第2中間層417の成長温度は、第1実施形態の第1中間層15、第2中間層17と同様の範囲である。第2中間層417の成長温度は、第1中間層415の成長温度よりも低くすることが好ましい。緑色発光の第2活性層16は、青色発光の第1活性層14よりも熱ダメージを受けやすく、界面での歪みの影響が大きくなるためである。 Here, the growth temperature of the first intermediate layer 415 and the second intermediate layer 417 is in the same range as that of the first intermediate layer 15 and the second intermediate layer 17 of the first embodiment. The growth temperature of the second intermediate layer 417 is preferably lower than the growth temperature of the first intermediate layer 415. This is because the green-emitting second active layer 16 is more susceptible to thermal damage than the blue-emitting first active layer 14, and the influence of distortion at the interface is greater.

また、第1中間層415の形成において、第2層415B、第3層415Cの成長温度は、第1層415A、第4層415Dの成長温度よりも低くすることが好ましい。結晶性を高め、トンネル接合におけるトンネル効果をより高めるためである。また、第2中間層417の形成においても、第2層417B、第3層417Cの成長温度を第1層417A、第4層417Dの成長温度よりも低くすることが好ましい。 Further, in forming the first intermediate layer 415, the growth temperature of the second layer 415B and the third layer 415C is preferably lower than the growth temperature of the first layer 415A and the fourth layer 415D. This is to improve crystallinity and further enhance the tunnel effect in the tunnel junction. Also, in forming the second intermediate layer 417, it is preferable that the growth temperature of the second layer 417B and the third layer 417C be lower than the growth temperature of the first layer 417A and the fourth layer 417D.

次に、p層422表面の一部領域を第2中間層417の第4層417Dに達するまでドライエッチングして第3溝32を形成し、第1中間層415の第4層415Dに達するまでドライエッチングして第2溝31を形成し、n層11に達するまでドライエッチングして第1溝30を形成する。 Next, a part of the surface of the p layer 422 is dry etched until it reaches the fourth layer 417D of the second intermediate layer 417 to form the third groove 32, and then until it reaches the fourth layer 415D of the first intermediate layer 415. A second groove 31 is formed by dry etching, and a first groove 30 is formed by dry etching until the n layer 11 is reached.

次に、第1溝30の底面に露出するn層11上にn電極23を形成し、p層422上にp電極24A、第3溝32の底面に第1電極424B、第2溝31の底面に第2電極424Cを形成する。第1電極424B、第2電極424Cをn電極23と同一材料とする場合には、n電極23と同一工程で同時に形成することができる。以上によって第4実施形態の発光素子が製造される。 Next, the n-electrode 23 is formed on the n-layer 11 exposed at the bottom of the first groove 30, the p-electrode 24A is formed on the p-layer 422, the first electrode 424B is formed on the bottom of the third groove 32, and the A second electrode 424C is formed on the bottom surface. When the first electrode 424B and the second electrode 424C are made of the same material as the n-electrode 23, they can be formed simultaneously in the same process as the n-electrode 23. The light emitting device of the fourth embodiment is manufactured through the above steps.

以上、第4実施形態における発光素子は、第1中間層415および第2中間層417にトンネル接合構造を設けることで、電子ブロック層やp層の再成長層を設ける必要がなくなっている。再成長界面には、エッチングダメージ、大気暴露による不純物汚染、再成長による熱ダメージが生じるため、pn間に再成長界面が存在すると、デバイス特性を悪化させる可能性がある。しかし第4実施形態の発光素子には再成長層がなく、pn間に再成長界面が存在しないため、このような問題は生じない。 As described above, in the light emitting device according to the fourth embodiment, by providing the tunnel junction structure in the first intermediate layer 415 and the second intermediate layer 417, there is no need to provide an electron block layer or a p-layer regrowth layer. Since etching damage, impurity contamination due to exposure to the atmosphere, and thermal damage due to regrowth occur at the regrowth interface, the presence of the regrowth interface between pn may deteriorate device characteristics. However, since the light emitting device of the fourth embodiment does not have a regrown layer and there is no regrown interface between p and n, such a problem does not occur.

第1~4実施形態では、第3活性層18および第3活性層318の量子井戸構造層318Cにおける井戸層としてInGaNを用いているが、Eu(ユウロピウム)ドープのIII族窒化物半導体、特にGaNを用いることもできる。この場合も赤色発光させることができ、発光波長はおよそ620nmである。EuドープGaNを用いる場合、活性層の歪緩和が必要なくなるので、第3活性層318のような第1歪緩和層318Aや第2歪緩和層318Bは設けなくともよい。井戸層にEuドープGaNを用いる場合、障壁層はたとえばAlGaNである。 In the first to fourth embodiments, InGaN is used as the well layer in the third active layer 18 and the quantum well structure layer 318C of the third active layer 318. You can also use In this case as well, red light can be emitted, and the emission wavelength is approximately 620 nm. When Eu-doped GaN is used, strain relief of the active layer is not required, so the first strain relief layer 318A and the second strain relief layer 318B, such as the third active layer 318, may not be provided. When Eu-doped GaN is used for the well layer, the barrier layer is, for example, AlGaN.

同様に、Pr(プラセオジウム)ドープのIII族窒化物半導体、特にGaNを用いてもよい。赤色発光材料として用いることができる。 Similarly, Pr (praseodymium) doped Group III nitride semiconductors, in particular GaN, may be used. It can be used as a red light emitting material.

また、第2活性層16および第2活性層316の量子井戸構造層316Bにおける井戸層として、Tb(テルビウム)ドープのIII族窒化物半導体、特にGaNを用いることもできる。この場合も緑色発光させることができる。 Further, as well layers in the second active layer 16 and the quantum well structure layer 316B of the second active layer 316, a Tb (terbium)-doped group III nitride semiconductor, particularly GaN, can also be used. In this case as well, green light can be emitted.

また、第1活性層14における井戸層として、Tm(ツリウム)ドープのIII族窒化物半導体、特にGaNを用いることもできる。この場合も青色発光させることができる。 Further, as the well layer in the first active layer 14, a Tm (thulium)-doped group III nitride semiconductor, particularly GaN, can also be used. In this case as well, blue light can be emitted.

(第5実施形態)
図22は、第5実施形態における発光素子の構成を示した図であり、基板主面に垂直な面での断面図である。第5実施形態における発光素子は、黄色から赤色の発光色であり、図22に示すように、基板510と、n層511と、下地層513と、活性層518と、電子ブロック層521と、p層522と、n電極523と、p電極524と、を有している。
(Fifth embodiment)
FIG. 22 is a diagram showing the configuration of a light emitting element in the fifth embodiment, and is a sectional view taken in a plane perpendicular to the main surface of the substrate. The light emitting element in the fifth embodiment emits light from yellow to red, and as shown in FIG. It has a p layer 522, an n electrode 523, and a p electrode 524.

基板510、n層511、下地層513は、第1実施形態における基板10、n層11、下地層13とそれぞれ同様である。また、n層511と下地層513の間にESD層12を設けてもよい。 The substrate 510, the n-layer 511, and the base layer 513 are the same as the substrate 10, the n-layer 11, and the base layer 13 in the first embodiment, respectively. Furthermore, the ESD layer 12 may be provided between the n-layer 511 and the base layer 513.

下地層513は、超格子構造層と高濃度n型GaN層の積層とすることが好ましい。超格子構造層は、n型InGaNとn型GaNを交互に積層させたものが好ましく、ペア数はたとえば3~30である。Si濃度はたとえば1×1017~1×1019cm-3である。超格子構造層上の高濃度n型GaN層のSi濃度は、1×1018~1×1019cm-3とするのが好ましい。また、高濃度n型GaN層は活性層518と接することが好ましい。 The base layer 513 is preferably a stack of a superlattice structure layer and a high concentration n-type GaN layer. The superlattice structure layer is preferably one in which n-type InGaN and n-type GaN are alternately stacked, and the number of pairs is, for example, 3 to 30. The Si concentration is, for example, 1×10 17 to 1×10 19 cm −3 . The Si concentration of the high concentration n-type GaN layer on the superlattice structure layer is preferably 1×10 18 to 1×10 19 cm −3 . Further, it is preferable that the high concentration n-type GaN layer be in contact with the active layer 518.

活性層518は、下地層513上に設けられた層である。活性層518は、第1歪緩和層518Aと、第2歪緩和層518Bと、SQWまたはMQWの量子井戸構造層518Cを順に積層させた構造である。 Active layer 518 is a layer provided on base layer 513. The active layer 518 has a structure in which a first strain relaxation layer 518A, a second strain relaxation layer 518B, and an SQW or MQW quantum well structure layer 518C are laminated in this order.

第1歪緩和層518A、第2歪緩和層518Bは、第3実施形態の第3活性層318における第1歪緩和層318A、第2歪緩和層318Bとそれぞれ同様である。第3実施形態と同様に、第1歪緩和層518A、第2歪緩和層518Bを設けることで、段階的に歪を緩和させることができ、その上に積層される量子井戸構造層518Cの歪を効果的に緩和させることができる。その結果、量子井戸構造層518Cの井戸層の品質を向上させることができる。第1歪緩和層518A、第2歪緩和層518Bは、SQWとすることが好ましい。 The first strain relief layer 518A and the second strain relief layer 518B are the same as the first strain relief layer 318A and the second strain relief layer 318B in the third active layer 318 of the third embodiment, respectively. Similarly to the third embodiment, by providing the first strain relaxation layer 518A and the second strain relaxation layer 518B, strain can be relaxed in stages, and the strain of the quantum well structure layer 518C stacked thereon can be reduced in stages. can be effectively alleviated. As a result, the quality of the well layer of the quantum well structure layer 518C can be improved. It is preferable that the first strain relaxation layer 518A and the second strain relaxation layer 518B are made of SQW.

第3実施形態における第1歪緩和層318A、第2歪緩和層318Bの各種変形例は、第1歪緩和層518A、第2歪緩和層518Bに対しても同様に適用できる。 Various modifications of the first strain relief layer 318A and the second strain relief layer 318B in the third embodiment can be similarly applied to the first strain relief layer 518A and the second strain relief layer 518B.

量子井戸構造層518Cは、第2歪緩和層518B上に設けられたSQWまたはMQW構造の発光層である。発光波長は黄色から赤色であり、560~700nmである。第3活性層18はInGaNからなる井戸層と井戸層よりもIn組成の低いInGaNからなる障壁層を交互に1~7ペア積層させた構造である。より好ましくは1~5ペア、さらに好ましくは1~3ペアである。また、第2活性層16のペア数と等しいか少ないことが好ましく、少ないことがより好ましい。最も好ましいのはSQWとすることである。量子井戸構造層518Cの井戸層は、In組成が35%以上のInGaNである。 The quantum well structure layer 518C is a light emitting layer with an SQW or MQW structure provided on the second strain relaxation layer 518B. The emission wavelength is yellow to red and 560 to 700 nm. The third active layer 18 has a structure in which one to seven pairs of well layers made of InGaN and barrier layers made of InGaN having an In composition lower than that of the well layers are laminated alternately. More preferably 1 to 5 pairs, still more preferably 1 to 3 pairs. Further, it is preferably equal to or less than the number of pairs in the second active layer 16, and more preferably less. The most preferred is SQW. The well layer of the quantum well structure layer 518C is InGaN with an In composition of 35% or more.

電子ブロック層521は、活性層518上に設けられた層である。電子ブロック層521は、第4実施形態の電子ブロック層421Aと同様である。 The electron block layer 521 is a layer provided on the active layer 518. The electronic block layer 521 is similar to the electronic block layer 421A of the fourth embodiment.

p層522は、電子ブロック層521上に設けられた層である。p層522は、第4実施形態のp層422と同様である。 The p layer 522 is a layer provided on the electron block layer 521. The p layer 522 is similar to the p layer 422 of the fourth embodiment.

p層522の一部はエッチングされてn層11に達する溝が設けられ、その溝の底面に露出するn層11上にn電極523が設けられている。n電極523の材料はn電極23と同様である。また、p電極524はp層522上に設けられている。p電極524の材料はp電極24A~24Cと同様である。 A portion of the p layer 522 is etched to provide a groove reaching the n layer 11, and an n electrode 523 is provided on the n layer 11 exposed at the bottom of the groove. The material of the n-electrode 523 is the same as that of the n-electrode 23. Furthermore, a p-electrode 524 is provided on the p-layer 522. The material of p-electrode 524 is the same as that of p-electrodes 24A to 24C.

次に、第5実施形態の発光素子の製造工程について説明する。 Next, the manufacturing process of the light emitting device of the fifth embodiment will be explained.

まず、第1実施形態と同様に、基板10を用意し熱処理を行う。その後、基板10上に、バッファ層、n層11、下地層13、活性層518、電子ブロック層521、p層522をMOCVD法によって順に形成する。量子井戸構造層518Cの形成方法については後で詳細に説明する。なお、MOCVD法において用いる原料ガスはたとえば以下の通りである。Ga原料ガスにはTMG(トリメチルガリウム)やTEG(トリエチルガリウム)、In原料ガスにはTMI(トリメチルインジウム)、Al原料ガスにはTMA(トリメチルアルミニウム)、N原料ガスにはアンモニア、Siドーパントガスにはシラン、Mgドーパントガスにはビス(シクロペンタジエニル)マグネシウム、キャリアガスには水素や窒素を用いる。 First, similarly to the first embodiment, the substrate 10 is prepared and heat treated. Thereafter, a buffer layer, an n-layer 11, a base layer 13, an active layer 518, an electron block layer 521, and a p-layer 522 are sequentially formed on the substrate 10 by MOCVD. A method for forming the quantum well structure layer 518C will be described in detail later. Note that the raw material gases used in the MOCVD method are, for example, as follows. TMG (trimethyl gallium) or TEG (triethyl gallium) for Ga source gas, TMI (trimethyl indium) for In source gas, TMA (trimethyl aluminum) for Al source gas, ammonia for N source gas, and Si dopant gas. is silane, bis(cyclopentadienyl)magnesium is used as the Mg dopant gas, and hydrogen or nitrogen is used as the carrier gas.

電子ブロック層521、p層522の成長温度は、935℃以下とすることが好ましい。活性層518への熱ダメージを抑制し、発光効率の低下を抑制するためである。成長温度の下限はたとえば600℃である。より好ましくは650~900℃である。また、p層522の成長温度は電子ブロック層521の成長温度よりも高くすることが好ましい。 The growth temperature of the electron block layer 521 and the p-layer 522 is preferably 935° C. or lower. This is to suppress thermal damage to the active layer 518 and suppress a decrease in luminous efficiency. The lower limit of the growth temperature is, for example, 600°C. More preferably it is 650 to 900°C. Further, it is preferable that the growth temperature of the p layer 522 is higher than the growth temperature of the electron block layer 521.

次に、p層522の所定領域をドライエッチングしてn層11に達する溝を形成し、溝の底面にn電極523、p層522上にp電極524を形成する。以上によって第5実施形態における発光素子が製造される。 Next, a predetermined region of the p layer 522 is dry etched to form a groove reaching the n layer 11, and an n electrode 523 is formed on the bottom of the groove and a p electrode 524 is formed on the p layer 522. The light emitting device according to the fifth embodiment is manufactured through the above steps.

次に、量子井戸構造層518Cの形成方法について詳細に説明する。量子井戸構造層518Cの井戸層は、In組成が35%以上のInGaNであり、高品質な結晶を得ることが困難であった。発明者らは高品質なIn組成35%以上のInGaNを得るべく鋭意研究開発を進めたところ、高品質なInGaNが得られる方法を見出した。以下にその方法を説明する。 Next, a method for forming the quantum well structure layer 518C will be described in detail. The well layer of the quantum well structure layer 518C is InGaN with an In composition of 35% or more, and it has been difficult to obtain a high-quality crystal. The inventors conducted intensive research and development to obtain high-quality InGaN with an In composition of 35% or more, and discovered a method for obtaining high-quality InGaN. The method will be explained below.

量子井戸構造層518Cの成長温度は、700℃以下とする。成長温度の下限はたとえば550℃である。成長温度をInNの分解温度(630℃)近傍とすることで、InNの分解、再蒸発を抑制することができ、高いIn組成のInGaN(特にIn組成35%以上)を形成することができる。好ましくは650℃以下であり、より好ましくは610~650℃、さらに好ましくは620~640℃、最も好ましくは625~635℃である。 The growth temperature of the quantum well structure layer 518C is 700° C. or lower. The lower limit of the growth temperature is, for example, 550°C. By setting the growth temperature near the decomposition temperature of InN (630° C.), decomposition and re-evaporation of InN can be suppressed, and InGaN with a high In composition (particularly an In composition of 35% or more) can be formed. The temperature is preferably 650°C or lower, more preferably 610 to 650°C, even more preferably 620 to 640°C, and most preferably 625 to 635°C.

量子井戸構造層518Cの成長速度は、0.8nm/min以下とする。低い成長温度における原料原子のマイグレーション不足による表面荒れや、異常成長、ドロップレットを抑制するためである。ドロップレットは、結晶表面にInの塊が形成されたものである。好ましくは0.75nm/min以下、より好ましくは0.7nm/min以下、さらに好ましくは0.5nm/min以下である。成長速度の下限は特に限定しないが、あまり成長速度が遅いと量子井戸構造層518Cの形成に時間がかかってしまうので、0.05nm/min以上が好ましい。 The growth rate of the quantum well structure layer 518C is set to 0.8 nm/min or less. This is to suppress surface roughness, abnormal growth, and droplets due to insufficient migration of raw material atoms at low growth temperatures. A droplet is a lump of In formed on a crystal surface. Preferably it is 0.75 nm/min or less, more preferably 0.7 nm/min or less, still more preferably 0.5 nm/min or less. The lower limit of the growth rate is not particularly limited, but if the growth rate is too slow, it will take time to form the quantum well structure layer 518C, so it is preferably 0.05 nm/min or more.

In固相比/In気相比は、0.75~1とする。ここでIn気相比は、InGaNを形成する際の原料ガスにおけるIII族金属全体に占めるInのモル比である。また、In固相比は、形成されるInGaN結晶におけるIII族金属全体に占めるInのモル比である。In固相比/In気相比は、成長温度、In気相比、VIII比などによって制御することができる。In固相比/In気相比をこのような範囲とすることで、InGaNの異常成長やドロップレットを抑制することができる。より好ましいIn固相比/In気相比は、0.85~1、さらに好ましくは0.9~1である。 The In solid phase ratio/In gas phase ratio is set to 0.75 to 1. Here, the In gas phase ratio is the molar ratio of In to the entire group III metal in the raw material gas when forming InGaN. In addition, the In solid phase ratio is the molar ratio of In to the entire group III metal in the formed InGaN crystal. The In solid phase ratio/In gas phase ratio can be controlled by the growth temperature, In gas phase ratio, VIII ratio, and the like. By setting the In solid phase ratio/In gas phase ratio within such a range, abnormal growth and droplets of InGaN can be suppressed. A more preferable In solid phase ratio/In gas phase ratio is 0.85 to 1, and even more preferably 0.9 to 1.

成長温度、成長速度、In固相比/In気相比を上記範囲とすることで、In組成が35%以上のInGaNであっても、高品質な結晶を得ることができる。上記のように成長温度を700℃以下と低くしているため、アンモニアの分解効率が低くなり、原料原子のマイグレーションが生じにくく、高品質なInGaNが得られにくくなっているが、成長速度を上記範囲とすることでそのような問題を解消することができ、高品質なInGaNを得ることができる。 By setting the growth temperature, growth rate, and In solid phase ratio/In gas phase ratio within the above ranges, a high quality crystal can be obtained even if the InGaN has an In composition of 35% or more. As mentioned above, since the growth temperature is low at 700°C or less, the decomposition efficiency of ammonia is low, and migration of raw material atoms is difficult to occur, making it difficult to obtain high-quality InGaN. Such a problem can be solved by setting the value within the range, and high quality InGaN can be obtained.

In気相比は、40%以上とすることが好ましい。In固相比/In気相比を上記範囲に制御することが容易となり、InGaNの異常成長やドロップレットを抑制することができる。また、In気相比は、55%以下とすることが好ましい。 The In gas phase ratio is preferably 40% or more. It becomes easy to control the In solid phase ratio/In gas phase ratio within the above range, and abnormal growth and droplets of InGaN can be suppressed. Further, the In gas phase ratio is preferably 55% or less.

Ga原料ガスの分圧は1×10-6~3×10-6atm、In原料ガスの分圧は1×10-6~3×10-6atmとすることが好ましい。InGaNの異常成長を抑制し、成長速度を安定させるためである。Ga原料ガスは、たとえばTMG(トリメチルガリウム)やTEG(トリエチルガリウム)であり、In原料ガスは、たとえばTMI(トリメチルインジウム)である。 The partial pressure of the Ga source gas is preferably 1×10 −6 to 3×10 −6 atm, and the partial pressure of the In source gas is preferably 1×10 −6 to 3×10 −6 atm. This is to suppress abnormal growth of InGaN and stabilize the growth rate. The Ga source gas is, for example, TMG (trimethyl gallium) or TEG (triethyl gallium), and the In source gas is, for example, TMI (trimethyl indium).

量子井戸構造層518Cの障壁層の成長速度は、量子井戸構造層518Cの井戸層の成長速度と同等もしくは速い方がよい。また、量子井戸構造層518Cの障壁層の成長温度は、量子井戸構造層518Cの井戸層の成長温度と同等もしくは高い方がよい。高くする場合は、井戸層の成長温度と同温で2~20nmの第1の障壁層を形成してから、温度を高くして第2の障壁層を積層するとよい。こうすることで高In組成の井戸層が昇温中に熱分解することを防止することができる。第1の障壁層、第2の障壁層は、井戸層よりもIn組成が低いInGaNでもよい。もちろん、GaN、AlGaN、AlGaInNでもよく、それらの組み合わせでもよい。 The growth rate of the barrier layer of the quantum well structure layer 518C is preferably equal to or faster than the growth rate of the well layer of the quantum well structure layer 518C. Further, the growth temperature of the barrier layer of the quantum well structure layer 518C is preferably equal to or higher than the growth temperature of the well layer of the quantum well structure layer 518C. When increasing the temperature, it is preferable to form a first barrier layer with a thickness of 2 to 20 nm at the same temperature as the growth temperature of the well layer, and then laminate the second barrier layer at a higher temperature. By doing so, it is possible to prevent the well layer having a high In composition from being thermally decomposed during temperature rise. The first barrier layer and the second barrier layer may be made of InGaN having a lower In composition than the well layer. Of course, it may be GaN, AlGaN, AlGaInN, or a combination thereof.

N原料ガスの分圧は、0.15~0.2atmとすることが好ましい。アンモニアの分解によって発生するHによるInNの分解や再蒸発を抑制することができ、InGaNの品質を高めることができる。なお、キャリアガスの窒素はN原料ガスではない。 The partial pressure of the N source gas is preferably 0.15 to 0.2 atm. Decomposition and re-evaporation of InN due to H 2 generated by decomposition of ammonia can be suppressed, and the quality of InGaN can be improved. Note that the carrier gas nitrogen is not an N source gas.

VIII比(III金属原料ガスに対するアンモニアのモル比)は、30000~80000とすることが好ましい。この範囲であれば、InGaNの品質を高めることができる。 The VIII ratio (molar ratio of ammonia to III metal source gas) is preferably 30,000 to 80,000. Within this range, the quality of InGaN can be improved.

量子井戸構造層518Cの成長温度は、第1歪緩和層518Aおよび第2歪緩和層518Bの成長温度よりも低くすることが好ましい。第1歪緩和層518A、第2歪緩和層518Bへの熱ダメージを抑制するためである。また、第2歪緩和層518Bの成長温度は、第1歪緩和層518Aの成長温度よりも低くすることが好ましい。 The growth temperature of the quantum well structure layer 518C is preferably lower than the growth temperature of the first strain relaxation layer 518A and the second strain relaxation layer 518B. This is to suppress thermal damage to the first strain relaxation layer 518A and the second strain relaxation layer 518B. Further, the growth temperature of the second strain relaxation layer 518B is preferably lower than the growth temperature of the first strain relaxation layer 518A.

量子井戸構造層518Cの成長速度は、第1歪緩和層518Aおよび第2歪緩和層518Bの成長速度よりも遅くすることが好ましい。量子井戸構造層518Cをより高品質に形成することができる。また、第2歪緩和層518Bの成長速度は、第1歪緩和層518Aの成長速度よりも遅くすることが好ましい。 The growth rate of the quantum well structure layer 518C is preferably slower than the growth rate of the first strain relaxation layer 518A and the second strain relaxation layer 518B. The quantum well structure layer 518C can be formed with higher quality. Further, it is preferable that the growth rate of the second strain relief layer 518B is slower than the growth rate of the first strain relief layer 518A.

量子井戸構造層518C形成時のIn気相比は、第1歪緩和層518Aおよび第2歪緩和層518B形成時のIn気相比よりも小さいことが好ましい。量子井戸構造層518Cをより高品質に形成することができる。 The In vapor phase ratio when forming the quantum well structure layer 518C is preferably smaller than the In vapor phase ratio when forming the first strain relaxation layer 518A and the second strain relaxation layer 518B. The quantum well structure layer 518C can be formed with higher quality.

以上、第5実施形態によれば、In組成35%以上のInGaNについて高品質な結晶を得ることができ、特に、In組成40%以上の赤色発光材料となるInGaNを形成することができる。そのため、量子井戸構造層518C中の井戸層を高品質に形成することができ、発光効率の高い赤色発光のIII族窒化物半導体からなる発光素子を実現することができる。 As described above, according to the fifth embodiment, a high-quality crystal of InGaN with an In composition of 35% or more can be obtained, and in particular, InGaN that is a red light-emitting material with an In composition of 40% or more can be formed. Therefore, the well layer in the quantum well structure layer 518C can be formed with high quality, and a light emitting element made of a group III nitride semiconductor that emits red light with high luminous efficiency can be realized.

(第5実施形態の変形形態)
第5実施形態における発光素子の活性層518は、第1~4実施形態における発光素子の第3活性層18、318としても用いることができる。
(Variation of the fifth embodiment)
The active layer 518 of the light emitting device in the fifth embodiment can also be used as the third active layer 18, 318 of the light emitting device in the first to fourth embodiments.

また、第5実施形態におけるInGaNの形成方法は、発光素子だけでなく、太陽電池や光触媒などのInGaNにも利用することができる。 Furthermore, the method for forming InGaN in the fifth embodiment can be used not only for light emitting devices but also for InGaN for solar cells, photocatalysts, and the like.

また、第5実施形態によれば、In組成35%以上のInGaNだけでなく、In組成35%以上のIII族窒化物半導体について品質を高めることができる。たとえば、In組成が35%以上のAlGaInNについても品質を高めることができる。 Furthermore, according to the fifth embodiment, it is possible to improve the quality not only of InGaN with an In composition of 35% or more, but also of group III nitride semiconductors with an In composition of 35% or more. For example, the quality of AlGaInN with an In composition of 35% or more can also be improved.

次に、第5実施形態に関する実験結果について説明する。 Next, experimental results regarding the fifth embodiment will be explained.

(実験4)
成長速度を変化させて量子井戸構造層518Cを形成した。成長温度は637℃、In気相比は、47.5%、アンモニア流量は27slm、とした。また、VIII比は48000、27000、20000とし、成長速度をそれぞれ0.48nm/min、0.72nm/min、0.96nm/minとした。また、In固相比はそれぞれ42.0%、40.0%、41.0%となり、In固相比/In気相比はそれぞれ88.4%、84.2%、86.3%であった。
(Experiment 4)
The quantum well structure layer 518C was formed by changing the growth rate. The growth temperature was 637° C., the In gas phase ratio was 47.5%, and the ammonia flow rate was 27 slm. Further, the VIII ratio was set to 48000, 27000, and 20000, and the growth rate was set to 0.48 nm/min, 0.72 nm/min, and 0.96 nm/min, respectively. In addition, the In solid phase ratio was 42.0%, 40.0%, and 41.0%, respectively, and the In solid phase ratio/In gas phase ratio was 88.4%, 84.2%, and 86.3%, respectively. there were.

図23は、成長速度を変化させたときの量子井戸構造層518Cの井戸層表面のAFM像である。実際の井戸層と同じ膜厚2~3nmを有するInGaN層の表面である。図23(a)は成長速度0.48nm/min、(b)は0.72nm/min、(c)は0.96nm/minの場合である。 FIG. 23 is an AFM image of the well layer surface of the quantum well structure layer 518C when the growth rate is changed. This is the surface of an InGaN layer having the same thickness of 2 to 3 nm as the actual well layer. FIG. 23A shows the case where the growth rate is 0.48 nm/min, FIG. 23B shows the case where the growth rate is 0.72 nm/min, and FIG. 23C shows the case where the growth rate is 0.96 nm/min.

図23(a)のように、成長速度0.48nm/minの場合は井戸層表面にドロップレットはあまり見られず、ドロップレットの密度は1×10cm-2、ドロップレットの直径はおよそ30nmであった。 As shown in FIG. 23(a), when the growth rate is 0.48 nm/min, few droplets are observed on the well layer surface, the droplet density is 1×10 7 cm −2 , and the droplet diameter is approximately It was 30 nm.

また、図23(b)のように、成長速度0.72nm/minの場合、井戸層表面には成長速度0.48nm/minの場合よりも多くのドロップレットが見られ、ドロップレットの密度は1×10cm-2、ドロップレットの直径はおよそ30nmであった。 Furthermore, as shown in FIG. 23(b), when the growth rate is 0.72 nm/min, more droplets are seen on the well layer surface than when the growth rate is 0.48 nm/min, and the droplet density is 1×10 8 cm −2 and the droplet diameter was approximately 30 nm.

また、図23(c)のように、成長速度0.96nm/minの場合、井戸層表面には成長速度0.72nm/minの場合よりもさらに多くのドロップレットが見られ、そのサイズも大きく、ドロップレットの密度は4×10cm-2、ドロップレットの直径はおよそ50nmであった。 Furthermore, as shown in FIG. 23(c), when the growth rate is 0.96 nm/min, more droplets are seen on the well layer surface than when the growth rate is 0.72 nm/min, and their size is also larger. The droplet density was 4×10 8 cm −2 and the droplet diameter was approximately 50 nm.

この結果から、ドロップレット低減のためにはInGaNの成長速度は0.75nm/min以下が好ましく、0.5nm/minがより好ましいことが分かった。 From this result, it was found that in order to reduce droplets, the growth rate of InGaN is preferably 0.75 nm/min or less, and more preferably 0.5 nm/min.

(実験5)
In固相比/In気相比を変化させて量子井戸構造層518Cを形成した。成長温度は637℃、成長速度は、0.48nm/min、アンモニア流量は27slm、とした。また、VIII比は40000、40000、48000、51000とし、In気相比はそれぞれ57%、52.5%、47,5%、45%とした。In固相比はいずれも42.0%となり、In固相比/In気相比はそれぞれ73.7%、80.0%、88.4%、93.3%であった。
(Experiment 5)
The quantum well structure layer 518C was formed by changing the In solid phase ratio/In gas phase ratio. The growth temperature was 637° C., the growth rate was 0.48 nm/min, and the ammonia flow rate was 27 slm. Further, the VIII ratio was set to 40000, 40000, 48000, and 51000, and the In gas phase ratio was set to 57%, 52.5%, 47.5%, and 45%, respectively. The In solid phase ratios were all 42.0%, and the In solid phase ratios/In gas phase ratios were 73.7%, 80.0%, 88.4%, and 93.3%, respectively.

図24は、In固相比/In気相比を変化させたときの量子井戸構造層518Cの井戸層表面のAFM像である。図24(a)はIn固相比/In気相比73.7%、(b)は80.0%、(c)は88.4%、(d)は93.3%の場合である。 FIG. 24 is an AFM image of the well layer surface of the quantum well structure layer 518C when the In solid phase ratio/In gas phase ratio is changed. Figure 24(a) shows the case where the In solid phase ratio/In gas phase ratio is 73.7%, (b) is 80.0%, (c) is 88.4%, and (d) is 93.3%. .

図24(a)のように、In固相比/In気相比が73.7%の場合、井戸層表面にはドロップレットが多く見られ、そのサイズも大きく、ドロップレットの密度は7.5×10cm-2、ドロップレットの直径はおよそ130nmであった。 As shown in FIG. 24(a), when the In solid phase ratio/In gas phase ratio is 73.7%, many droplets are seen on the surface of the well layer, their size is large, and the droplet density is 7.7%. 5×10 7 cm −2 and the droplet diameter was approximately 130 nm.

また図24(b)のように、In固相比/In気相比が80.0%の場合、井戸層表面には73.7%の場合よりもドロップレットが少なく、大きさも小さかった。ドロップレットの密度は5.0×10cm-2、ドロップレットの直径はおよそ80nmであった。 Further, as shown in FIG. 24(b), when the In solid phase ratio/In gas phase ratio was 80.0%, there were fewer droplets on the well layer surface than when the droplets were 73.7%, and their sizes were smaller. The droplet density was 5.0×10 7 cm −2 and the droplet diameter was approximately 80 nm.

また図24(c)のように、In固相比/In気相比が88.4%の場合、井戸層表面には80.0%の場合よりもさらにドロップレットが少なく、大きさも小さかった。ドロップレットの密度は1.0×10cm-2、ドロップレットの直径はおよそ30nmであった。 Furthermore, as shown in Fig. 24(c), when the In solid phase ratio/In gas phase ratio was 88.4%, there were fewer droplets on the well layer surface than when the ratio was 80.0%, and the size was smaller. . The droplet density was 1.0×10 7 cm −2 and the droplet diameter was approximately 30 nm.

また図24(d)のように、In固相比/In気相比が93.3%の場合、井戸層表面にはドロップレットが見られなかった。 Further, as shown in FIG. 24(d), when the In solid phase ratio/In gas phase ratio was 93.3%, no droplets were observed on the surface of the well layer.

この結果から、In固相比/In気相比は0.75以上が好ましく、0.85以上がより好ましく、0.9以上がさらに好ましいことが分かった。 From this result, it was found that the In solid phase ratio/In gas phase ratio is preferably 0.75 or more, more preferably 0.85 or more, and even more preferably 0.9 or more.

(実験6)
アンモニアの分圧を変化させて量子井戸構造層518Cを形成した。成長温度は637℃、とした。また、キャリアガス(窒素)の流量を142slm、130slm、110slmの三段階とし、それぞれに対しアンモニアの流量を15slm、27slm、47slmとして、アンモニアの分圧を0.096atm、0.172atm、0.299atmとした。また、VIII比はそれぞれに対し27000、48000、85000とし、In気相比はいずれも47.5%とした。成長速度はいずれの場合も0.48nm/minとなり、In固相比はそれぞれ40%、42%、40%、In固相比/In気相比はそれぞれ84.2%、88.4%、84.2%となった。
(Experiment 6)
A quantum well structure layer 518C was formed by changing the partial pressure of ammonia. The growth temperature was 637°C. In addition, the flow rate of the carrier gas (nitrogen) was set to three levels: 142 slm, 130 slm, and 110 slm, and the flow rate of ammonia was set to 15 slm, 27 slm, and 47 slm, respectively, and the partial pressure of ammonia was set to 0.096 atm, 0.172 atm, and 0.299 atm. And so. Further, the VIII ratios were respectively set to 27,000, 48,000, and 85,000, and the In gas phase ratios were all set to 47.5%. The growth rate was 0.48 nm/min in both cases, the In solid phase ratio was 40%, 42%, and 40%, respectively, and the In solid phase ratio/In gas phase ratio was 84.2%, 88.4%, respectively. It was 84.2%.

図25は、アンモニアの分圧を変化させたときの量子井戸構造層518Cの井戸層表面のAFM像である。図25(a)はアンモニアの分圧0.096atm、(b)は0.172atm、(c)は0.299atmの場合である。 FIG. 25 is an AFM image of the well layer surface of the quantum well structure layer 518C when the partial pressure of ammonia is changed. FIG. 25(a) shows the case where the partial pressure of ammonia is 0.096 atm, (b) is 0.172 atm, and (c) is 0.299 atm.

図25(a)のように、アンモニアの分圧が0.096atmの場合、井戸層表面にはドロップレットが見られた。ドロップレットの密度は5.0×10cm-2、ドロップレットの直径はおよそ50nmであった。 As shown in FIG. 25(a), when the partial pressure of ammonia was 0.096 atm, droplets were observed on the surface of the well layer. The droplet density was 5.0×10 7 cm −2 and the droplet diameter was approximately 50 nm.

また図25(b)のように、アンモニアの分圧が0.172atmの場合、井戸層表面にはドロップレットが見られたが、アンモニアの分圧が0.096atmの場合よりも少なく、大きさも小さかった。ドロップレットの密度は1.0×10cm-2、ドロップレットの直径はおよそ30nmであった。 Furthermore, as shown in Fig. 25(b), when the partial pressure of ammonia was 0.172 atm, droplets were observed on the surface of the well layer, but they were smaller and smaller than when the partial pressure of ammonia was 0.096 atm. It was small. The droplet density was 1.0×10 7 cm −2 and the droplet diameter was approximately 30 nm.

また図25(c)のように、アンモニアの分圧が0.299atmの場合、井戸層表面にはアンモニアの分圧が0.172atmの場合よりも多くのドロップレットが見られ、大きさも大きかった。ドロップレットの密度は5.0×10cm-2、ドロップレットの直径はおよそ50nmであった。 Furthermore, as shown in Figure 25(c), when the partial pressure of ammonia was 0.299 atm, more droplets were seen on the well layer surface than when the partial pressure of ammonia was 0.172 atm, and the size was larger. . The droplet density was 5.0×10 7 cm −2 and the droplet diameter was approximately 50 nm.

この結果から、アンモニアの分圧は、0.15~0.2atmが好ましいことが分かった。また、VIII比は、30000~80000が好ましいことが分かった。 From this result, it was found that the partial pressure of ammonia is preferably 0.15 to 0.2 atm. Further, it was found that the VIII ratio is preferably 30,000 to 80,000.

本発明の発光素子は、フルカラーディスプレイなどに適用することができる。 The light emitting element of the present invention can be applied to full color displays and the like.

10:基板
11:n層
12:ESD層
13:下地層
14:第1活性層
15、215、415:第1中間層
16、316:第2活性層
17、217,417:第2中間層
18、318:第3活性層
19:保護層
20A~20C:再成長層
21A~21C、421A~C、521:電子ブロック層
22A~22C、522:p層
23:n電極
24A~24C:p電極
215A、217A:ノンドープ層
215B、217B:n型層
316A:歪緩和層
316B、318C、518C:量子井戸構造層
318A、518A:第1歪緩和層
318B、518B:第2歪緩和層
518:活性層
10: Substrate 11: N layer 12: ESD layer 13: Base layer 14: First active layer 15, 215, 415: First intermediate layer 16, 316: Second active layer 17, 217, 417: Second intermediate layer 18 , 318: Third active layer 19: Protective layer 20A to 20C: Regrowth layer 21A to 21C, 421A to C, 521: Electronic block layer 22A to 22C, 522: P layer 23: N electrode 24A to 24C: P electrode 215A , 217A: Non-doped layer 215B, 217B: N-type layer 316A: Strain relaxation layer 316B, 318C, 518C: Quantum well structure layer 318A, 518A: First strain relaxation layer 318B, 518B: Second strain relaxation layer 518: Active layer

Claims (19)

III族窒化物半導体からなる発光素子において、
n型のIII族窒化物半導体からなるn層と、
前記n層上に設けられ、所定の発光波長の第1活性層と、
前記第1活性層上に設けられ、Inを含むIII族窒化物半導体からなる中間層と、
前記中間層上に設けられ、前記第1活性層とは異なる発光波長の第2活性層と、
を有し、
前記中間層は、前記第1活性層および前記第2活性層から発光した光を吸収しないバンドギャップとなるようにIn組成が設定されている、発光素子。
In a light emitting device made of a group III nitride semiconductor,
an n layer made of an n-type group III nitride semiconductor;
a first active layer provided on the n-layer and having a predetermined emission wavelength;
an intermediate layer provided on the first active layer and made of a group III nitride semiconductor containing In;
a second active layer provided on the intermediate layer and having an emission wavelength different from that of the first active layer;
has
The intermediate layer has an In composition set so as to have a band gap that does not absorb light emitted from the first active layer and the second active layer.
前記第2活性層側から前記中間層に達する溝と、
前記第2活性層上に設けられ、p型のIII族窒化物半導体からなる第1のp層と、
前記溝底面に露出する前記中間層上に設けられ、p型のIII族窒化物半導体からなる第2のp層と、
前記第1のp層上に設けられた第1のp電極と、
前記第2のp層上に設けられた第2のp電極と、
を有する、請求項1に記載の発光素子。
a groove reaching the intermediate layer from the second active layer side;
a first p layer provided on the second active layer and made of a p-type group III nitride semiconductor;
a second p layer made of a p-type group III nitride semiconductor, provided on the intermediate layer exposed at the bottom surface of the groove;
a first p-electrode provided on the first p-layer;
a second p-electrode provided on the second p-layer;
The light emitting device according to claim 1, comprising:
前記中間層は、前記第1活性層側から順に、p型の第1層と、p型の第2層と、n型の第3層と、n型の第4層が積層された構造を有し、
前記第2層のp型不純物濃度は前記第1層のp型不純物濃度よりも高く、前記第3層のn型不純物濃度は前記第4層のn型不純物濃度よりも高く、前記第2層と前記第3層はトンネル接合構造を形成しており、
前記第2活性層上に設けられたp層と、
前記p層側から前記第4層に達する溝と、
前記p層上に設けられたp電極と、
前記溝の底面に露出する前記第4層上に設けられた電極と、
を有する、請求項1に記載の発光素子。
The intermediate layer has a structure in which a p-type first layer, a p-type second layer, an n-type third layer, and an n-type fourth layer are laminated in order from the first active layer side. have,
The p-type impurity concentration of the second layer is higher than the p-type impurity concentration of the first layer, and the n-type impurity concentration of the third layer is higher than the n-type impurity concentration of the fourth layer. and the third layer form a tunnel junction structure,
a p layer provided on the second active layer;
a groove reaching the fourth layer from the p-layer side;
a p-electrode provided on the p-layer;
an electrode provided on the fourth layer exposed on the bottom surface of the groove;
The light emitting device according to claim 1, comprising:
前記第2層および前記第3層のIn組成は、前記第1層および前記第4層のIn組成よりも高い、請求項3に記載の発光素子。 4. The light emitting device according to claim 3, wherein the In compositions of the second layer and the third layer are higher than the In compositions of the first layer and the fourth layer. 前記第2層のIn組成は、前記第3層のIn組成よりも高い、請求項3または請求項4に記載の発光素子。 5. The light emitting device according to claim 3, wherein the second layer has a higher In composition than the third layer. 前記第2層の厚さは前記第1層の厚さよりも薄く、前記第3層の厚さは前記第4層の厚さよりも薄い、請求項3に記載の発光素子。 4. The light emitting device according to claim 3, wherein the second layer has a thickness thinner than the first layer, and the third layer has a thickness thinner than the fourth layer. 前記中間層はInGaNである、請求項1~3のいずれか1項に記載の発光素子。 The light emitting device according to claim 1, wherein the intermediate layer is InGaN. 前記中間層のIn組成は10%以下である、請求項1~3のいずれか1項に記載の発光素子。 The light emitting device according to claim 1, wherein the intermediate layer has an In composition of 10% or less. 前記中間層は、InがドープされたGaNである、請求項1~3のいずれか1項に記載の発光素子。 The light emitting device according to claim 1, wherein the intermediate layer is In-doped GaN. III族窒化物半導体からなる発光素子の製造方法において、
n型のIII族窒化物半導体からなるn層を形成する工程と、
前記n層上に所定の発光波長の第1活性層を形成する工程と、
前記第1活性層上に、Inを含むIII族窒化物半導体からなる中間層を成長温度700~1000℃で形成する工程と、
前記中間層上に、前記第1活性層とは異なる発光波長の第2活性層を形成する工程と、
を有し、
前記中間層は、前記第1活性層および前記第2活性層から発光した光を吸収しないバンドギャップとなるようにIn組成を設定する、
ことを特徴とする発光素子の製造方法。
In a method for manufacturing a light emitting device made of a group III nitride semiconductor,
forming an n layer made of an n-type group III nitride semiconductor;
forming a first active layer with a predetermined emission wavelength on the n-layer;
forming an intermediate layer made of a group III nitride semiconductor containing In on the first active layer at a growth temperature of 700 to 1000°C;
forming a second active layer having an emission wavelength different from that of the first active layer on the intermediate layer;
has
The intermediate layer has an In composition set so as to have a band gap that does not absorb light emitted from the first active layer and the second active layer.
A method for manufacturing a light emitting element, characterized by:
前記第2活性層側から前記中間層に達する溝を形成する工程と、
前記第2活性層上と前記溝底面に露出する前記中間層上に、p型のIII族窒化物半導体からなる第1のp層と第2のp層をそれぞれ形成する工程と、
前記第1のp層上と前記第2のp層上に、第1のp電極と第2のp電極をそれぞれ形成する工程と、を有する請求項10に記載の発光素子の製造方法。
forming a groove reaching the intermediate layer from the second active layer side;
forming a first p layer and a second p layer made of a p-type group III nitride semiconductor on the second active layer and on the intermediate layer exposed at the bottom surface of the trench, respectively;
11. The method for manufacturing a light emitting device according to claim 10, comprising the step of forming a first p electrode and a second p electrode on the first p layer and the second p layer, respectively.
前記中間層は、前記第1活性層側から順に、p型の第1層と、p型の第2層と、n型の第3層と、n型の第4層を積層して形成し、
前記第2層のp型不純物濃度を前記第1層のp型不純物濃度よりも高く、前記第3層のn型不純物濃度を前記第4層のn型不純物濃度よりも高くし、前記第2層と前記第3層はトンネル接合構造を形成するようにし、
前記第2活性層上にp層を形成する工程と、
前記p層側から前記第4層に達する溝を形成する工程と、
前記p層上にp電極を形成する工程と、
前記溝の底面に露出する前記第4層上に電極を形成する工程と、
を有する、請求項10に記載の発光素子の製造方法。
The intermediate layer is formed by laminating, in order from the first active layer side, a p-type first layer, a p-type second layer, an n-type third layer, and an n-type fourth layer. ,
The p-type impurity concentration of the second layer is higher than the p-type impurity concentration of the first layer, the n-type impurity concentration of the third layer is higher than the n-type impurity concentration of the fourth layer, and layer and the third layer form a tunnel junction structure;
forming a p-layer on the second active layer;
forming a groove reaching the fourth layer from the p-layer side;
forming a p-electrode on the p-layer;
forming an electrode on the fourth layer exposed at the bottom of the groove;
The method for manufacturing a light emitting device according to claim 10.
前記第2層および前記第3層のIn組成を前記第1層および前記第4層のIn組成よりも高くする、請求項12に記載の発光素子の製造方法。 13. The method for manufacturing a light emitting device according to claim 12, wherein the In composition of the second layer and the third layer is higher than the In composition of the first layer and the fourth layer. 前記第2層のIn組成を前記第3層のIn組成よりも高くする、請求項12または請求項13に記載の発光素子の製造方法。 The method for manufacturing a light emitting device according to claim 12 or 13, wherein the In composition of the second layer is higher than the In composition of the third layer. 前記第2層の厚さを前記第1層の厚さよりも薄くし、前記第3層の厚さを前記第4層の厚さよりも薄くする、請求項12に記載の発光素子の製造方法。 13. The method of manufacturing a light emitting device according to claim 12, wherein the second layer is thinner than the first layer, and the third layer is thinner than the fourth layer. 前記第2層および前記第3層の成長温度を、前記第1層および前記第4層の成長温度よりも低くする、請求項12に記載の発光素子の製造方法。 13. The method for manufacturing a light emitting device according to claim 12, wherein the growth temperature of the second layer and the third layer is lower than the growth temperature of the first layer and the fourth layer. 前記中間層のIn組成は10%以下である、ことを特徴とする請求項10~12のいずれか1項に記載の発光素子の製造方法。 13. The method for manufacturing a light emitting device according to claim 10, wherein the intermediate layer has an In composition of 10% or less. 前記中間層はInGaNである、ことを特徴とする請求項10~12のいずれか1項に記載の発光素子の製造方法。 13. The method for manufacturing a light emitting device according to claim 10, wherein the intermediate layer is made of InGaN. 前記中間層は、InがドープされたGaNである、ことを特徴とする請求項10~12のいずれか1項に記載の発光素子の製造方法。 13. The method for manufacturing a light emitting device according to claim 10, wherein the intermediate layer is made of GaN doped with In.
JP2022179895A 2022-06-02 2022-11-09 Light emitting element and method for manufacturing light emitting element Pending JP2023178174A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/201,986 US20230395750A1 (en) 2022-06-02 2023-05-25 Light emitting element
CN202310644954.5A CN117174794A (en) 2022-06-02 2023-06-01 Light-emitting element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022090539 2022-06-02
JP2022090539 2022-06-02

Publications (1)

Publication Number Publication Date
JP2023178174A true JP2023178174A (en) 2023-12-14

Family

ID=89123921

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022179894A Pending JP2023178173A (en) 2022-06-02 2022-11-09 Method for manufacturing group III nitride semiconductor
JP2022179895A Pending JP2023178174A (en) 2022-06-02 2022-11-09 Light emitting element and method for manufacturing light emitting element

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2022179894A Pending JP2023178173A (en) 2022-06-02 2022-11-09 Method for manufacturing group III nitride semiconductor

Country Status (1)

Country Link
JP (2) JP2023178173A (en)

Also Published As

Publication number Publication date
JP2023178173A (en) 2023-12-14

Similar Documents

Publication Publication Date Title
JP6589987B2 (en) Nitride semiconductor light emitting device
US8569738B2 (en) Semiconductor light emitting device, wafer, method for manufacturing semiconductor light emitting device, and method for manufacturing wafer
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
US9324908B2 (en) Nitride semiconductor light-emitting element
TWI493753B (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP3890930B2 (en) Nitride semiconductor light emitting device
US20130099201A1 (en) Light emitting diode and method of fabricating the same
US20100133506A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
US20140084242A1 (en) Group iii nitride semiconductor light-emitting device
JP5504618B2 (en) Group III nitride semiconductor light-emitting device and method for manufacturing the same
US9318645B2 (en) Nitride semiconductor light-emitting element
KR20130058406A (en) Semiconductor light emitting device
KR100818269B1 (en) Nitride Based Compound Semiconductor Light Emitting Device
WO2018163824A1 (en) Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
JP2004214337A (en) Nitride semiconductor light emitting device
JP2016143771A (en) Epitaxial wafer, semiconductor light-emitting element, light-emitting device, and manufacturing method of epitaxial wafer
TWI545798B (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP2023178174A (en) Light emitting element and method for manufacturing light emitting element
CN112802869A (en) White light LED with adjustable single-chip integrated nitride light-emitting wavelength and preparation method thereof
JP2008227103A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT
US20230395750A1 (en) Light emitting element
JP2019117950A (en) Electronic component
JP2019033284A (en) Semiconductor light-emitting device and method for manufacturing the same
JP2023177714A (en) Light emitting element and method for manufacturing light emitting element
JP2014143338A (en) Nitride semiconductor light-emitting element