JP2023170383A - ゼロクロス検出装置及び負荷駆動システム - Google Patents

Abstract

【課題】半波整流に対応可能なゼロクロス検出装置を提供する。
【解決手段】ゼロクロス検出装置（１０）は、基準電位から見た交流電圧（Ｖ_ＡＣ）の印加端（ＴＭ２）よりダイオード（Ｄ２）を介して入力電圧（Ｖ１）を受けるよう構成された入力端子（ＩＮ）と、入力端子と基準電位を有する端子との間に設けられた抵抗を含む入力回路（１１）と、入力電圧が閾電圧を超えるタイミングの間隔に基づき交流電圧の周期の長さを検出するよう構成された周期検出回路（１３、１４）と、交流電圧の各周期において入力電圧がピークをとるピークタイミングを検出するよう構成されたピーク検出回路（１５）と、周期検出回路の検出結果及びピーク検出回路の検出結果に基づき交流電圧のゼロクロスタイミングを検出するよう構成されたゼロクロスタイミング検出回路（１６）と、を備える。
【選択図】図３

Description

本開示は、ゼロクロス検出装置及び負荷駆動システムに関する。

交流電圧のゼロクロスを検出する装置が広く用いられている。この種の装置は、基本的に、交流電圧の全波整流が行われるシステムにて用いられる。

国際公開２０１９／０２６７０６号

他方、システムによっては半波整流が用いられる。半波整流に対応可能なゼロクロス検出技術の開発が要望される。

本開示は、半波整流に対応可能なゼロクロス検出装置及び負荷駆動システムを提供することを目的とする。

本開示に係るゼロクロス検出装置は、基準電位から見た交流電圧の印加端よりダイオードを介して入力電圧を受けるよう構成された入力端子と、前記入力端子と前記基準電位を有する端子との間に設けられた抵抗を含む入力回路と、前記入力電圧が閾電圧を超えるタイミングの間隔に基づき前記交流電圧の周期の長さを検出するよう構成された周期検出回路と、前記交流電圧の各周期において前記入力電圧がピークをとるピークタイミングを検出するよう構成されたピーク検出回路と、前記周期検出回路の検出結果及び前記ピーク検出回路の検出結果に基づき前記交流電圧のゼロクロスタイミングを検出するよう構成されたゼロクロスタイミング検出回路と、を備える。

本開示によれば、半波整流に対応可能なゼロクロス検出装置及び負荷駆動システムを提供することが可能となる。

図１は、本開示の実施形態に係る負荷駆動システムの全体構成図である。 図２は、本開示の実施形態に係るゼロクロス検出ＩＣの外観斜視図である。 図３は、本開示の実施形態に係るゼロクロス検出ＩＣの内部構成図である。 図４は、本開示の実施形態に係り、ゼロクロス検出ＩＣの動作に関わるタイミングチャートである。 図５は、本開示の実施形態に係り、ゼロクロス検出ＩＣにおける入力回路の変形構成を示す図である。

以下、本開示の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、機能部、回路、素子又は部品等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、機能部、回路、素子又は部品等の名称を省略又は略記することがある。

まず、本開示の実施形態の記述にて用いられる幾つかの用語について説明を設ける。レベルとは電位のレベルを指し、任意の注目した信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。任意の注目した信号又は電圧について、信号又は電圧がハイレベルにあるとは厳密には信号又は電圧のレベルがハイレベルにあることを意味し、信号又は電圧がローレベルにあるとは厳密には信号又は電圧のレベルがローレベルにあることを意味する。信号についてのレベルは信号レベルと表現されることがあり、電圧についてのレベルは電圧レベルと表現されることがある。任意の注目した信号又は電圧において、ローレベルからハイレベルへの切り替わりをアップエッジと称し、ローレベルからハイレベルへの切り替わりのタイミングをアップエッジタイミングと称する。アップエッジをライジングエッジに読み替えて良い。同様に、任意の注目した信号又は電圧において、ハイレベルからローレベルへの切り替わりをダウンエッジと称し、ハイレベルからローレベルへの切り替わりのタイミングをダウンエッジタイミングと称する。ダウンエッジをフォーリングエッジに読み替えて良い。任意の回路素子、配線、ノードなど、回路を形成する複数の部位間についての接続とは、特に記述なき限り、電気的な接続を指すと解して良い。

Ｗｉ－Ｆｉ（登録商標）、ＡＩスピーカ等の普及により、様々な負荷装置は常時電波を受信できる状態にあることが要求され、故に常時通電が必要となることが多い。一方で負荷装置では待機電力の低減が求められる。この対策にゼロクロス検出（交流電圧のゼロクロス検出）が有効である。しかしながら、一般的なゼロクロス検出装置は、全波整流が行われるシステムで用いられることが前提となっており、半波整流が行われるシステムに対応できない。特に例えば交流電圧で駆動する照明装置では半波整流が利用されることが多く、全波整流を前提としたゼロクロス検出装置では対応ができない。本開示の実施形態では、半波整流に対応可能なゼロクロス検出装置を説明する。

図１に本開示の実施形態に係る負荷駆動システムＳＹＳの全体構成図を示す。負荷駆動システムＳＹＳは、一対の電力入力端子ＴＭ１及びＴＭ２と、ゼロクロス検出装置の例であるゼロクロス検出ＩＣ１０と、マイクロコンピュータ２０と、電力変換回路３０及び４０と、整流ダイオードＤ１及びＤ２と、入力コンデンサＣ１と、負荷装置ＬＤと、を備える。ゼロクロス検出ＩＣ１０は、以下、単にＩＣ１０と略記され得る。

図２はＩＣ１０の外観斜視図である。ＩＣ１０は、半導体基板上に形成された半導体集積回路を有する半導体チップと、半導体チップを収容する筐体（パッケージ）と、筐体からＩＣ１０の外部に対して露出する複数の外部端子と、を備えた電子部品である。半導体チップを樹脂にて構成された筐体（パッケージ）内に封入することでＩＣ１０が形成される。尚、図２に示されるＩＣ１０の外部端子の数及びＩＣ１０の筐体の種類は例示に過ぎず、それらを任意に設計可能である。図１には、上記複数の外部端子に含まれる電源端子ＶＣＣ、入力端子ＩＮ、グランド端子ＧＮＤ及び信号出力端子ＯＵＴが示されている。これら以外の外部端子もＩＣ１０に設けられる。

外部の交流電圧源（不図示）から一対の電力入力端子ＴＭ１及びＴＭ２に対して交流電圧Ｖ_ＡＣが供給される。交流電圧Ｖ_ＡＣは商用交流電圧であって良い。交流電圧Ｖ_ＡＣは、例えば、５０Ｈｚ（ヘルツ）又は６０Ｈｚの交流１００Ｖである。但し、交流電圧Ｖ_ＡＣの周波数及び大きさは任意である。ここでは、電力入力端子ＴＭ１が固定されたグランド電位（基準電位）を持ち、グランド電位から見た交流電圧Ｖ_ＡＣが電力入力端子ＴＭ２に加わると考える。故に電力入力端子ＴＭ２は交流電圧Ｖ_ＡＣの印加端に相当する。グランド電位は０Ｖ（ボルト）である。グランド電位を有する配線又は金属部はグランドとも称される。本実施形態において、特に基準を設けずに示される電圧はグランド電位から見た電圧を表す。

電力入力端子ＴＭ１は配線ＷＲ１に接続され、電力入力端子ＴＭ２は配線ＷＲ２に接続される。故に、配線ＷＲ１にはグランド電位が加わり、配線ＷＲ２には交流電圧Ｖ_ＡＣが加わる。負荷装置ＬＤは配線ＷＲ１及びＷＲ２に接続され、交流電圧Ｖ_ＡＣに基づいて駆動する。

整流ダイオードＤ１及びＤ２の各アノードは配線ＷＲ２に接続され、故に交流電圧Ｖ_ＡＣを受ける。ダイオードＤ１のカソードと入力コンデンサＣ１の正極は配線ＷＲ３に接続される。入力コンデンサＣ１は正極及び負極を２つの端子として有し、入力コンデンサＣ１の負極から見て正極に高い電位が加わる。入力コンデンサＣ１の負極は配線ＷＲ１に接続される。

整流ダイオードＤ１及び入力コンデンサＣ１は交流電圧Ｖ_ＡＣを半波整流及び平滑化する半波整流回路（半波整流平滑回路）を形成し、当該半波整流回路により配線ＷＲ３に脈流電圧Ｖ_Ｐが生じる。詳細には整流ダイオードＤ１により交流電圧Ｖ_ＡＣが半波整流され、整流ダイオードＤ１の半波整流により得られた電圧が入力コンデンサＣ１にて平滑化されることで、配線ＷＲ３に脈流電圧Ｖ_Ｐが生じる。

電力変換回路３０は脈流電圧Ｖ_Ｐを受け、脈流電圧Ｖ_Ｐを直流電圧Ｖ_ＤＣ１に変換する。電力変換回路４０は直流電圧Ｖ_ＤＣ１を受け、直流電圧Ｖ_ＤＣ１を直流電圧Ｖ_ＤＣ２に変換する。直流電圧Ｖ_ＤＣ１及びＶ_ＤＣ２は互いに異なる所定の正の直流電圧値を有する。

ＩＣ１０の電源端子ＶＣＣに対し直流電圧Ｖ_ＤＣ１が供給される。ＩＣ１０は電源端子ＶＣＣに供給された直流電圧を電源電圧として用いて動作する。直流電圧Ｖ_ＤＣ１ではなく直流電圧Ｖ_ＤＣ２が電源端子ＶＣＣに供給されても良い。ＩＣ１０の入力端子ＩＮは整流ダイオードＤ２のカソードが接続される。入力端子ＩＮに加わる電圧を記号“Ｖ１”にて参照し、入力電圧Ｖ１と称する。ＩＣ１０のグランド端子ＧＮＤは配線ＷＲ１に接続される。故にグランド端子ＧＮＤはグランド電位を有する。ＩＣ１０の信号出力端子ＯＵＴはマイクロコンピュータ２０に接続される。ＩＣ１０は信号出力端子ＯＵＴからゼロクロス検出信号Ｓ_ＺＸを出力し、マイクロコンピュータ２０に供給する。

マイクロコンピュータ２０は、電力変換回路４０の出力端子及び配線ＷＲ１に接続され、電力変換回路４０から出力される直流電圧Ｖ_ＤＣ２を電源電圧として用いて動作する。尚、直流電圧Ｖ_ＤＣ１又はＶ_ＤＣ２にて動作する他の任意の負荷（不図示）が負荷駆動システムＳＹＳに設けられ得る。マイクロコンピュータ２０は負荷装置ＬＤに対する制御装置として機能する。マイクロコンピュータ２０はゼロクロス検出信号Ｓ_ＺＸに基づき負荷装置ＬＤの動作を制御する。例えば、負荷装置ＬＤが調光機能を有する照明装置である場合、マイクロコンピュータ２０はゼロクロス検出信号Ｓ_ＺＸに基づき照明装置の発光輝度（照度）を調整する。

図３にＩＣ１０の内部構成を示す。ＩＣ１０は、入力回路１１、電圧源１２、コンパレータ１３、周期演算回路１４、ピーク検出回路１５及び信号出力回路１６を備える。

入力回路１１は入力端子ＩＮとグランドとの間に設けられた１以上の抵抗を有する。ここでは、入力回路１１は分圧抵抗１１ａ及び１１ｂの直列回路を有する分圧回路であるとする。分圧抵抗１１ａの第１端は入力端子ＩＮに接続されて入力電圧Ｖ１を受ける。分圧抵抗１１ａの第２端はノードＮＤ１１にて分圧抵抗１１ｂの第１端に接続される。分圧抵抗１１ｂの第２端はグランドに接続される（即ちグランド電位を有するグランド端子ＧＮＤに接続される）。ノードＮＤ１１には入力電圧Ｖ１の分圧が生じ、当該分圧（即ちノードＮＤ１１に生じる電圧）を参照電圧Ｖ２と称する。分圧抵抗１１ａ、１１ｂの抵抗値を、夫々、Ｒ１１ａ、Ｒ１１ｂで表す。そうすると、参照電圧Ｖ２は“Ｖ２＝Ｖ１×Ｒ１１ｂ／（Ｒ１１ａ＋Ｒ１１ｂ）”にて表される。尚、分圧抵抗１１ａ及び１１ｂの各々は、複数の抵抗素子の直列回路にて構成されていても良い。

電圧源１２は所定の直流電圧である判定電圧Ｖ_ＲＥＦを生成及び出力する。判定電圧Ｖ_ＲＥＦはグランド電位を基準とする正の直流電圧値（例えば２ボルト）を持つ。

コンパレータ１３は反転入力端子、非反転入力端子及び出力端子を有する。コンパレータ１３の非反転入力端子はノードＮＤ１１に接続されて参照電圧Ｖ２を受ける。コンパレータ１３の反転入力端子には判定電圧Ｖ_ＲＥＦが入力される。コンパレータ１３は参照電圧Ｖ２を判定電圧Ｖ_ＲＥＦと比較し、それらの高低関係を表す比較結果信号Ｓ_ＣＭＰを周期演算回路１４に出力する。比較結果信号Ｓ_ＣＭＰはハイレベル又はローレベルの信号レベルを有する二値信号である。コンパレータ１３は、参照電圧Ｖ２が判定電圧Ｖ_ＲＥＦよりも高いときにはハイレベルの比較結果信号Ｓ_ＣＭＰを出力し、参照電圧Ｖ２が判定電圧Ｖ_ＲＥＦよりも低いときにはローレベルの比較結果信号Ｓ_ＣＭＰを出力する。参照電圧Ｖ２が判定電圧Ｖ_ＲＥＦとちょうど一致するとき、比較結果信号Ｓ_ＣＭＰのレベルはハイレベル及びローレベルの何れかとなる。

周期演算回路１４は、コンパレータ１３からの比較結果信号Ｓ_ＣＭＰに基づき交流電圧Ｖ_ＡＣの周期の長さを導出及び検出する。このように、コンパレータ１３と周期演算回路１４との協働により、交流電圧Ｖ_ＡＣの周期の長さを検出する周期検出回路が形成される。以下、交流電圧Ｖ_ＡＣの周期の長さを周期長と称し、記号“ｔ_ＰＲ”にて表す。導出された周期長ｔ_ＰＲは周期演算回路１４から信号出力回路１６に供給される。周期長ｔ_ＰＲは交流電圧Ｖ_ＡＣの１周期の時間長さである。故に例えば、交流電圧Ｖ_ＡＣの周波数が５０Ｈｚである場合において周期演算回路１４にて導出される周期長ｔ_ＰＲに誤差がなければ、導出される周期長ｔ_ＰＲは２０ミリ秒である。

ピーク検出回路１５はノードＮＤ１１に接続されて参照電圧Ｖ２を受ける。ピーク検出回路１５は、参照電圧Ｖ２に基づき交流電圧Ｖ_ＡＣの各周期において入力電圧Ｖ１がピークをとるタイミングを検出し、検出結果を示すピーク検出信号Ｓ_ＰＥＡＫを生成及び出力する。ピーク検出信号Ｓ_ＰＥＡＫはピーク検出回路１５から信号出力回路１６に供給される。

信号出力回路１６は、ゼロクロスタイミング検出回路として機能し、周期長ｔ_ＰＲ及びピーク検出信号Ｓ_ＰＥＡＫに基づいて交流電圧Ｖ_ＡＣのゼロクロスタイミングを検出する。そして、信号出力回路１６は、ゼロクロスタイミングの検出結果を示す信号をゼロクロス検出信号Ｓ_ＺＸとして生成及び出力する。ゼロクロス検出信号Ｓ_ＺＸは信号出力回路１６から出力端子ＯＵＴを通じてマイクロコンピュータ２０に供給される。

交流電圧Ｖ_ＡＣのゼロクロスタイミングとは、交流電圧Ｖ_ＡＣのゼロクロスが生じるタイミングを指す。交流電圧Ｖ_ＡＣのゼロクロスには、交流電圧Ｖ_ＡＣの負から正へのゼロクロスと、交流電圧Ｖ_ＡＣの正から負へのゼロクロスと、がある。交流電圧Ｖ_ＡＣの負から正へのゼロクロスとは、詳細には交流電圧Ｖ_ＡＣの瞬時値が負の値から正の値へ切り替わることを指す。交流電圧Ｖ_ＡＣの瞬時値が負の値から正の値へ切り替わる際に交流電圧Ｖ_ＡＣの瞬時値がゼロとなるタイミング（従って電力入力端子ＴＭ１及びＴＭ２間の電位差がゼロとなるタイミング）は、交流電圧Ｖ_ＡＣの負から正へのゼロクロスタイミングである。交流電圧Ｖ_ＡＣの正から負へのゼロクロスとは、詳細には交流電圧Ｖ_ＡＣの瞬時値が正の値から負の値へ切り替わることを指す。交流電圧Ｖ_ＡＣの瞬時値が正の値から負の値へ切り替わる際に交流電圧Ｖ_ＡＣの瞬時値がゼロとなるタイミング（従って電力入力端子ＴＭ１及びＴＭ２間の電位差がゼロとなるタイミング）は、交流電圧Ｖ_ＡＣの正から負へのゼロクロスタイミングである。

図４にＩＣ１０の動作に関わるタイミングチャートを示す。図４では、上から下に向けて、交流電圧Ｖ_ＡＣ、入力電圧Ｖ１、参照電圧Ｖ２、比較結果信号Ｓ_ＣＭＰ、ピーク検出信号Ｓ_ＰＥＡＫ、ゼロクロス検出信号Ｓ_ＺＸの波形が、実線波形として示される。交流電圧Ｖ_ＡＣは正弦波の波形を有し、交流電圧Ｖ_ＡＣの振幅の値を振幅値ＡＭＰと称する（ＡＭＰ＞０）。

交流電圧Ｖ_ＡＣの瞬時値の上昇過程において交流電圧Ｖ_ＡＣの瞬時値がゼロとなるとき、交流電圧Ｖ_ＡＣの位相は０°であると考える。そうすると、交流電圧Ｖ_ＡＣの位相が９０°であるとき、交流電圧Ｖ_ＡＣの瞬時値は振幅値ＡＭＰを有し、交流電圧Ｖ_ＡＣの位相が２７０°であるとき、交流電圧Ｖ_ＡＣの瞬時値は値（－ＡＭＰ）を有する。交流電圧Ｖ_ＡＣの位相が１８０°であるとき、交流電圧Ｖ_ＡＣの瞬時値はゼロである。即ち、交流電圧Ｖ_ＡＣの位相が０°となるタイミングは交流電圧Ｖ_ＡＣの負から正へのゼロクロスタイミングであり、交流電圧Ｖ_ＡＣの位相が１８０°となるタイミングは交流電圧Ｖ_ＡＣの正から負へのゼロクロスタイミングである。

ＩＣ１０が起動した後、交流電圧Ｖ_ＡＣの最初の周期を交流電圧Ｖ_ＡＣの第１番目の周期と捉える。時刻Ｔ_１１は交流電圧Ｖ_ＡＣの第１番目の周期における負から正へのゼロクロスタイミングであり、時刻Ｔ_１１において交流電圧Ｖ_ＡＣの瞬時値はゼロである。時刻Ｔ_１１から後述の時刻Ｔ_２１の直前までは交流電圧Ｖ_ＡＣの第１番目の周期に属する。時刻Ｔ_１１から時刻Ｔ_１２を経由して時刻Ｔ_１３に至るまで交流電圧Ｖ_ＡＣの瞬時値は単調に増大してゆき、時刻Ｔ_１３にて交流電圧Ｖ_ＡＣの瞬時値は振幅値ＡＭＰと一致する。時刻Ｔ_１３から交流電圧Ｖ_ＡＣの瞬時値は振幅値ＡＭＰより値（－ＡＭＰ）へと単調に低下し、その低下の過程における時刻Ｔ_１４にて交流電圧Ｖ_ＡＣの瞬時値はゼロとなる。即ち、時刻Ｔ_１４は交流電圧Ｖ_ＡＣの第１番目の周期における正から負へのゼロクロスタイミングである。時刻Ｔ_１４を経由し、交流電圧Ｖ_ＡＣの第１番目の周期において交流電圧Ｖ_ＡＣの瞬時値が値（－ＡＭＰ）にまで低下した後、交流電圧Ｖ_ＡＣの瞬時値の変化方向は増加方向に転じ、時刻Ｔ_２１にて交流電圧Ｖ_ＡＣの瞬時値はゼロに達する。

時刻Ｔ_２１は交流電圧Ｖ_ＡＣの第２番目の周期における負から正へのゼロクロスタイミングであり、時刻Ｔ_２１において交流電圧Ｖ_ＡＣの瞬時値はゼロである。時刻Ｔ_２１から後述の時刻Ｔ_３１の直前までは交流電圧Ｖ_ＡＣの第２番目の周期に属する。時刻Ｔ_２１から時刻Ｔ_２２を経由して時刻Ｔ_２３に至るまで交流電圧Ｖ_ＡＣの瞬時値は単調に増大してゆき、時刻Ｔ_２３にて交流電圧Ｖ_ＡＣの瞬時値は振幅値ＡＭＰと一致する。時刻Ｔ_２３から交流電圧Ｖ_ＡＣの瞬時値は振幅値ＡＭＰより値（－ＡＭＰ）へと単調に低下し、その低下の過程における時刻Ｔ_２４にて交流電圧Ｖ_ＡＣの瞬時値はゼロとなる。即ち、時刻Ｔ_２４は交流電圧Ｖ_ＡＣの第２番目の周期における正から負へのゼロクロスタイミングである。時刻Ｔ_２４を経由し、交流電圧Ｖ_ＡＣの第２番目の周期において交流電圧Ｖ_ＡＣの瞬時値が値（－ＡＭＰ）にまで低下した後、交流電圧Ｖ_ＡＣの瞬時値の変化方向は増加方向に転じ、時刻Ｔ_３１にて交流電圧Ｖ_ＡＣの瞬時値はゼロに達する。

時刻Ｔ_３１は交流電圧Ｖ_ＡＣの第３番目の周期における負から正へのゼロクロスタイミングであり、時刻Ｔ_３１において交流電圧Ｖ_ＡＣの瞬時値はゼロである。時刻Ｔ_３１から後述の時刻Ｔ_４１の直前までは交流電圧Ｖ_ＡＣの第３番目の周期に属する。時刻Ｔ_３１から時刻Ｔ_３２を経由して時刻Ｔ_３３に至るまで交流電圧Ｖ_ＡＣの瞬時値は単調に増大してゆき、時刻Ｔ_３３にて交流電圧Ｖ_ＡＣの瞬時値は振幅値ＡＭＰと一致する。時刻Ｔ_３３から交流電圧Ｖ_ＡＣの瞬時値は振幅値ＡＭＰより値（－ＡＭＰ）へと単調に低下し、その低下の過程における時刻Ｔ_３４にて交流電圧Ｖ_ＡＣの瞬時値はゼロとなる。即ち、時刻Ｔ_３４は交流電圧Ｖ_ＡＣの第３番目の周期における正から負へのゼロクロスタイミングである。時刻Ｔ_３４を経由し、交流電圧Ｖ_ＡＣの第３番目の周期において交流電圧Ｖ_ＡＣの瞬時値が値（－ＡＭＰ）にまで低下した後、交流電圧Ｖ_ＡＣの瞬時値の変化方向は増加方向に転じ、時刻Ｔ_４１にて交流電圧Ｖ_ＡＣの瞬時値はゼロに達する。

整流ダイオードＤ２により交流電圧Ｖ_ＡＣの半波整流が行われ、半波整流により得られた電圧が入力電圧Ｖ１として入力端子ＩＮに加わる。時刻Ｔ_１１において入力電圧Ｖ１は０Ｖであるとする。そうすると、交流電圧Ｖ_ＡＣの第１番目の周期において、時刻Ｔ_１１から時刻Ｔ_１２を経由し時刻Ｔ_１３に至るまで入力電圧Ｖ１は単調増加し、その後、入力電圧Ｖ１は単調減少する。

分圧抵抗１１ａ及び１１ｂの夫々に並列に付加される寄生容量（不図示）の作用により、時刻Ｔ_１１の後、交流電圧Ｖ_ＡＣの各周期において入力電圧Ｖ１は０Ｖまで低下しない。交流電圧Ｖ_ＡＣの第２番目の周期において、時刻Ｔ_２１より若干の時間が経過してから入力電圧Ｖ１が再び上昇を開始し、その後、時刻Ｔ_２２を経由して時刻Ｔ_２３に至るまで入力電圧Ｖ１は単調増加し、時刻Ｔ_２３の後、入力電圧Ｖ１は単調減少する。同様に、交流電圧Ｖ_ＡＣの第３番目の周期において、時刻Ｔ_３１より若干の時間が経過してから入力電圧Ｖ１が再び上昇を開始し、その後、時刻Ｔ_３２を経由して時刻Ｔ_３３に至るまで入力電圧Ｖ１は単調増加し、時刻Ｔ_３３の後、入力電圧Ｖ１は単調減少する。

参照電圧Ｖ２は入力電圧Ｖ１の分圧であるため、入力電圧Ｖ１と連動して増減する。入力電圧Ｖ１及び参照電圧Ｖ２は周期的に変動する脈流電圧であり、入力電圧Ｖ１及び参照電圧Ｖ２の周波数は交流電圧Ｖ_ＡＣの周波数と一致する。

時刻Ｔ_１２は、交流電圧Ｖ_ＡＣの第１番目の周期において“Ｖ２＜Ｖ_ＲＥＦ”の状態から“Ｖ２＞Ｖ_ＲＥＦ”の状態へ切り替わる時刻であり、時刻Ｔ_１２にて比較結果信号Ｓ_ＣＭＰに第１回目のアップエッジが生じる。その後、交流電圧Ｖ_ＡＣの第１番目の周期において“Ｖ２＞Ｖ_ＲＥＦ”の状態から“Ｖ２＜Ｖ_ＲＥＦ”の状態へ切り替わるときに比較結果信号Ｓ_ＣＭＰに第１回目のダウンエッジが生じる。交流電圧Ｖ_ＡＣの第１番目の周期において比較結果信号Ｓ_ＣＭＰのダウンエッジは時刻Ｔ_１４にて生じることもあるし、時刻Ｔ_１４より前又は後で生じることもある。

同様に、時刻Ｔ_２２は、交流電圧Ｖ_ＡＣの第２番目の周期において“Ｖ２＜Ｖ_ＲＥＦ”の状態から“Ｖ２＞Ｖ_ＲＥＦ”の状態へ切り替わる時刻であり、時刻Ｔ_２２にて比較結果信号Ｓ_ＣＭＰに第２回目のアップエッジが生じる。その後、交流電圧Ｖ_ＡＣの第２番目の周期において“Ｖ２＞Ｖ_ＲＥＦ”の状態から“Ｖ２＜Ｖ_ＲＥＦ”の状態へ切り替わるときに比較結果信号Ｓ_ＣＭＰに第２回目のダウンエッジが生じる。交流電圧Ｖ_ＡＣの第２番目の周期において比較結果信号Ｓ_ＣＭＰのダウンエッジは時刻Ｔ_２４にて生じることもあるし、時刻Ｔ_２４より前又は後で生じることもある。

同様に、時刻Ｔ_３２は、交流電圧Ｖ_ＡＣの第３番目の周期において“Ｖ２＜Ｖ_ＲＥＦ”の状態から“Ｖ２＞Ｖ_ＲＥＦ”の状態へ切り替わる時刻であり、時刻Ｔ_３２にて比較結果信号Ｓ_ＣＭＰに第３回目のアップエッジが生じる。その後、交流電圧Ｖ_ＡＣの第３番目の周期において“Ｖ２＞Ｖ_ＲＥＦ”の状態から“Ｖ２＜Ｖ_ＲＥＦ”の状態へ切り替わるときに比較結果信号Ｓ_ＣＭＰに第３回目のダウンエッジが生じる。交流電圧Ｖ_ＡＣの第３番目の周期において比較結果信号Ｓ_ＣＭＰのダウンエッジは時刻Ｔ_３４にて生じることもあるし、時刻Ｔ_３４より前又は後で生じることもある。

“Ｖ２＜Ｖ_ＲＥＦ”の状態とは参照電圧Ｖ２が判定電圧Ｖ_ＲＥＦより低い状態を指し、“Ｖ２＞Ｖ_ＲＥＦ”の状態とは参照電圧Ｖ２が判定電圧Ｖ_ＲＥＦより高い状態を指す。図４に示される電圧Ｖ_ＴＨは、“Ｖ_ＴＨ×Ｒ１１ｂ／（Ｒ１１ａ＋Ｒ１１ｂ）＝Ｖ_ＲＥＦ”を満たす閾電圧を表す。故に、“Ｖ２＜Ｖ_ＲＥＦ”が成立するときには“Ｖ１＜Ｖ_ＴＨ”が成立し、“Ｖ２＞Ｖ_ＲＥＦ”が成立するときには“Ｖ１＞Ｖ_ＴＨ”が成立する。“Ｖ２＜Ｖ_ＲＥＦ”と“Ｖ１＜Ｖ_ＴＨ”とは互いに等価であり、“Ｖ２＞Ｖ_ＲＥＦ”と“Ｖ１＞Ｖ_ＴＨ”とは互いに等価である。

尚、時刻Ｔ_１１の後、交流電圧Ｖ_ＡＣの各周期において入力電圧Ｖ１は０Ｖまで低下しないと述べたが、時刻Ｔ_１１の後、入力電圧Ｖ１が０Ｖまで低下することがあっても構わない。何れにせよ、交流電圧Ｖ_ＡＣの各周期において、比較結果信号Ｓ_ＣＭＰにアップエッジが生じた後、交流電圧Ｖ_ＡＣの瞬時値の低下過程にて又は交流電圧Ｖ_ＡＣの瞬時値が負である期間にて“Ｖ２＞Ｖ_ＲＥＦ”の状態から“Ｖ２＜Ｖ_ＲＥＦ”の状態に切り替わる（換言すれば“Ｖ１＞Ｖ_ＴＨ”の状態から“Ｖ１＜Ｖ_ＴＨ”の状態に切り替わる）よう、入力回路１１が構成されているものとする。

ピーク検出回路１５は、参照電圧Ｖ２に基づき参照電圧Ｖ２がピークをとるタイミングを検出する。参照電圧Ｖ２がピークをとるタイミングを参照電圧Ｖ２のピークタイミングと称する。参照電圧Ｖ２のピークタイミングとは、参照電圧Ｖ２の各周期において参照電圧Ｖ２がピークをとるタイミング（即ち参照電圧Ｖ２の瞬時値が最大となるタイミング）を指す。

入力電圧Ｖ１の各周期において入力電圧Ｖ１がピークをとるタイミング（即ち入力電圧Ｖ１の瞬時値が最大となるタイミング）を、入力電圧Ｖ１のピークタイミングと称する。交流電圧Ｖ_ＡＣの各周期において交流電圧Ｖ_ＡＣがピークをとるタイミング（即ち交流電圧Ｖ_ＡＣの瞬時値が最大となるタイミング）を、交流電圧Ｖ_ＡＣのピークタイミングと称する。交流電圧Ｖ_ＡＣの瞬時値が最大値（振幅値ＡＭＰ）を持つときに入力電圧Ｖ１の瞬時値も最大となり且つ参照電圧Ｖ２の瞬時値も最大となる。このため、交流電圧Ｖ_ＡＣの各周期において、交流電圧Ｖ_ＡＣのピークタイミングと、入力電圧Ｖ１のピークタイミングと、参照電圧Ｖ２のピークタイミングと、は互いに一致する。

ピーク検出回路１５は、交流電圧Ｖ_ＡＣの各周期において参照電圧Ｖ２に基づき参照電圧Ｖ２のピークタイミングを検出することで、入力電圧Ｖ１のピークタイミング又は交流電圧Ｖ_ＡＣのピークタイミングを検出するとも言える。

ピーク検出信号Ｓ_ＰＥＡＫは、比較結果信号Ｓ_ＣＭＰと同様にハイレベル又はローレベルの信号レベルを有する二値信号である。ピーク検出回路１５は、ピーク検出信号Ｓ_ＰＥＡＫのレベルを原則としてローレベルに設定し、参照電圧Ｖ２がピークをとるタイミングにてピーク検出信号Ｓ_ＰＥＡＫにアップエッジを生じさせ、微小時間を経てピーク検出信号Ｓ_ＰＥＡＫにダウンエッジを生じさせる。即ち、ピーク検出回路１５は、参照電圧Ｖ２のピークタイミングにてピーク検出信号Ｓ_ＰＥＡＫを微小時間だけハイレベルとする。交流電圧Ｖ_ＡＣの第１、第２、第３番目の周期では、夫々、時刻Ｔ_１３、Ｔ_２３、Ｔ_３３が、参照電圧Ｖ２のピークタイミングに相当するため、ピーク検出回路１５は時刻Ｔ_１３、Ｔ_２３及びＴ_３３の夫々にてピーク検出信号Ｓ_ＰＥＡＫにアップエッジを生じさせる。

周期演算回路１４は、比較結果信号Ｓ_ＣＭＰのアップエッジタイミングの間隔に基づき周期長ｔ_ＰＲ（交流電圧Ｖ_ＡＣの周期の長さ）を導出及び検出する。任意の時刻において、周期演算回路１４は、比較結果信号Ｓ_ＣＭＰのアップエッジタイミングの内、互いに隣接する直近の２つのアップエッジタイミングを特定し、特定した２つのアップエッジタイミングの間隔を周期長ｔ_ＰＲとして検出する。従って例えば、交流電圧Ｖ_ＡＣの第２番目の周期において時刻Ｔ_２２の後には、時刻Ｔ_１２と時刻Ｔ_２２とが上記２つのアップエッジタイミングとして特定され、時刻Ｔ_１２及びＴ_２２間の間隔が周期長ｔ_ＰＲとして検出される。同様に例えば、交流電圧Ｖ_ＡＣの第３番目の周期において時刻Ｔ_３２の後には、時刻Ｔ_２２と時刻Ｔ_３２とが上記２つのアップエッジタイミングとして特定され、時刻Ｔ_２２及びＴ_３２間の間隔が周期長ｔ_ＰＲとして検出される。交流電圧Ｖ_ＡＣの第４番目以降の各周期についても同様である。

比較結果信号Ｓ_ＣＭＰのアップエッジは参照電圧Ｖ２が判定電圧Ｖ_ＲＥＦを超えるときに発生する、即ち“Ｖ２＜Ｖ_ＲＥＦ”から“Ｖ２＞Ｖ_ＲＥＦ”への遷移タイミングにて発生する。一方、上述したように、“Ｖ２＜Ｖ_ＲＥＦ”と“Ｖ１＜Ｖ_ＴＨ”とは互いに等価であって且つ“Ｖ２＞Ｖ_ＲＥＦ”と“Ｖ１＞Ｖ_ＴＨ”とは互いに等価である。故に、周期演算回路１４は、入力電圧Ｖ１が閾電圧Ｖ_ＴＨを超えるタイミング（詳細には、“Ｖ１＜Ｖ_ＴＨ”から“Ｖ１＞Ｖ_ＴＨ”への遷移タイミング）の間隔に基づき周期長ｔ_ＰＲを導出及び検出する、とも言える。

信号出力回路１６は、交流電圧Ｖ_ＡＣの各周期において、ピーク検出信号Ｓ_ＰＥＡＫのアップエッジタイミングから第１遅延時間後に交流電圧Ｖ_ＡＣの正から負へのゼロクロスが生じると推定及び検出し、ピーク検出信号Ｓ_ＰＥＡＫのアップエッジタイミングから第２遅延時間後に交流電圧Ｖ_ＡＣの負から正へのゼロクロスが生じると推定及び検出する。第１遅延時間は周期演算回路１４により導出された周期長ｔ_ＰＲの１／４倍である。第２遅延時間は周期演算回路１４により導出された周期長ｔ_ＰＲの３／４倍である。

ゼロクロス検出信号Ｓ_ＺＸは、比較結果信号Ｓ_ＣＭＰと同様にハイレベル又はローレベルの信号レベルを有する二値信号である。信号出力回路１６は、周期演算回路１４により周期長ｔ_ＰＲが導出される前において、ゼロクロス検出信号Ｓ_ＺＸをローレベルに維持する。周期演算回路１４により周期長ｔ_ＰＲが導出された後、信号出力回路１６は、ピーク検出信号Ｓ_ＰＥＡＫにてアップエッジが生じるごとに、ピーク検出信号Ｓ_ＰＥＡＫのアップエッジタイミングから第１遅延時間だけ後においてゼロクロス検出信号Ｓ_ＺＸにアップエッジを生じさせ、ピーク検出信号Ｓ_ＰＥＡＫのアップエッジタイミングから第２遅延時間だけ後においてゼロクロス検出信号Ｓ_ＺＸにダウンエッジを生じさせる。

故に、周期演算回路１４及びピーク検出回路１５の夫々にて検出誤差が無ければ、ゼロクロス検出信号Ｓ_ＺＸにおいて、時刻Ｔ_２４にてアップエッジが生じ、時刻Ｔ_３１にてダウンエッジが生じ、時刻Ｔ_３４にてアップエッジが生じ、時刻Ｔ_４１にてダウンエッジが生じる。ゼロクロス検出信号Ｓ_ＺＸのアップエッジは交流電圧Ｖ_ＡＣにて正から負へのゼロクロスが生じたことを表す。従って、ゼロクロス検出信号Ｓ_ＺＸのアップエッジタイミングは交流電圧Ｖ_ＡＣの正から負へのゼロクロスタイミングを表す。ゼロクロス検出信号Ｓ_ＺＸのダウンエッジは交流電圧Ｖ_ＡＣにて負から正へのゼロクロスが生じたことを表す。従って、ゼロクロス検出信号Ｓ_ＺＸのダウンエッジタイミングは交流電圧Ｖ_ＡＣの負から正へのゼロクロスタイミングを表す。

信号出力回路１６は、ピーク検出信号Ｓ_ＰＥＡＫにてアップエッジが生じたとき、その時点で周期演算回路１４にて導出されている最新の周期長ｔ_ＰＲに基づき、ゼロクロス検出信号Ｓ_ＺＸにおける次回のアップエッジタイミング及びダウンエッジタイミングを決定する。

例えば、時刻Ｔ_２３において周期演算回路１４により導出されている最新の周期長ｔ_ＰＲは、時刻Ｔ_１２及びＴ_２２間の間隔に相当する。故に、時刻Ｔ_２３にてピーク検出信号Ｓ_ＰＥＡＫにアップエッジが生じたとき、信号出力回路１６は、時刻Ｔ_２３から時刻Ｔ_１２及びＴ_２２間の間隔の１／４倍が経過した時点でゼロクロス検出信号Ｓ_ＺＸにアップエッジを生じさせ、時刻Ｔ_２３から時刻Ｔ_１２及びＴ_２２間の間隔の３／４倍が経過した時点でゼロクロス検出信号Ｓ_ＺＸにダウンエッジを生じさせる。同様に例えば、時刻Ｔ_３３において周期演算回路１４により導出されている最新の周期長ｔ_ＰＲは、時刻Ｔ_２２及びＴ_３２間の間隔に相当する。故に、時刻Ｔ_３３にてピーク検出信号Ｓ_ＰＥＡＫにアップエッジが生じたとき、信号出力回路１６は、時刻Ｔ_３３から時刻Ｔ_２２及びＴ_３２間の間隔の１／４倍が経過した時点でゼロクロス検出信号Ｓ_ＺＸにアップエッジを生じさせ、時刻Ｔ_３３から時刻Ｔ_２２及びＴ_３２間の間隔の３／４倍が経過した時点でゼロクロス検出信号Ｓ_ＺＸにダウンエッジを生じさせる。

このように、ＩＣ１０によれば、半波整流に対応して交流電圧Ｖ_ＡＣのゼロクロスを良好に検出できる。

以下の複数の実施例の中で、負荷駆動システムＳＹＳに関わる幾つかの変形技術等を説明する。本実施形態にて上述した事項は、特に記述無き限り且つ矛盾無き限り、以下の各実施例に適用される。各実施例において、上述の事項と矛盾する事項がある場合には、各実施例での記載が優先されて良い。また矛盾無き限り、以下に示す複数の実施例の内、任意の実施例に記載した事項を、他の任意の実施例に適用することもできる（即ち複数の実施例の内の任意の２以上の実施例を組み合わせることも可能である）。

＜＜第１実施例＞＞
第１実施例を説明する。入力回路１１はＩＣ１０の外部に設けられてＩＣ１０に対して外付け接続されても良い。この場合には、ＩＣ１０とＩＣ１０に外付け接続された入力回路１１とでゼロクロス検出装置が形成される、と考えることができる。

＜＜第２実施例＞＞
第２実施例を説明する。入力電圧Ｖ_ＩＮの振幅が十分に小さい又はＩＣ１０のダイナミックレンジが十分に大きい場合などにあっては、図５に示す如く、入力端子ＩＮとグランドとに接続された単一の抵抗１１ｃにて入力回路１１が形成されても良い。この場合、抵抗１１ｃの両端間電圧が参照電圧Ｖ２となるので参照電圧Ｖ２は入力電圧Ｖ１と同じとなり、判定電圧Ｖ_ＲＥＦは閾電圧Ｖ_ＴＨと同じとなる。

＜＜第３実施例＞＞
第３実施例を説明する。ＩＣ１０における演算回路１４は、比較結果信号Ｓ_ＣＭＰに基づき交流電圧Ｖ_ＡＣの周波数を検出する周波数演算回路であっても良い、又は、周波数演算回路を含んでいても良い。周期長ｔ_ＰＲは交流電圧Ｖ_ＡＣの周波数の逆数に相当するので、周期長ｔ_ＰＲの導出及び検出と、交流電圧Ｖ_ＡＣの周波数の導出及び検出とは、互いに等価である。演算回路１４にて交流電圧Ｖ_ＡＣの周波数が検出される場合、検出された周波数の逆数が演算回路１４にて求められることで周期長ｔ_ＰＲが導出されれば良い。

＜＜第４実施例＞＞
第４実施例を説明する。

任意の信号又は電圧に関して、上述の主旨を損なわない形で、それらのハイレベルとローレベルの関係は上述したものの逆とされ得る。

負荷装置ＬＤの例として照明装置を挙げたが、負荷装置ＬＤは交流電圧Ｖ_ＡＣに基づいて駆動する任意の負荷であって良い。但し特に例えば、ゼロクロス検出信号Ｓ_ＺＸに基づきマイクロコンピュータ２０によって動作が制御される負荷が負荷装置ＬＤとして想定される。

本開示の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本開示の実施形態の例であって、本開示ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。

＜＜付記＞＞
上述の実施形態にて具体的構成例が示された本開示について付記を設ける。

本開示の一側面に係るゼロクロス検出装置（１０）は、基準電位（グランド）から見た交流電圧（Ｖ_ＡＣ）の印加端（ＴＭ２）よりダイオード（Ｄ２）を介して入力電圧（Ｖ１）を受けるよう構成された入力端子（ＩＮ）と、前記入力端子と前記基準電位を有する端子との間に設けられた抵抗を含む入力回路（１１）と、前記入力電圧が閾電圧（Ｖ_ＴＨ）を超えるタイミングの間隔に基づき前記交流電圧の周期の長さ（ｔ_ＰＲ）を検出するよう構成された周期検出回路（１３、１４）と、前記交流電圧の各周期において前記入力電圧がピークをとるピークタイミングを検出するよう構成されたピーク検出回路（１５）と、前記周期検出回路の検出結果及び前記ピーク検出回路の検出結果に基づき前記交流電圧のゼロクロスタイミングを検出するよう構成されたゼロクロスタイミング検出回路（１６）と、を備える構成（第１の構成）である。

これにより、半波整流が行われるシステムにおいて交流電圧のゼロクロス（ゼロクロスタイミング）を検出することが可能となる。

上記第１の構成に係るゼロクロス検出装置において、前記入力回路において前記入力電圧に応じた参照電圧（Ｖ２）が生成され、前記周期検出回路は、前記参照電圧に基づき前記周期の長さを検出し、前記ピーク検出回路は、前記参照電圧に基づき前記ピークタイミングを検出する構成（第２の構成）であっても良い。

上記第２の構成に係るゼロクロス検出装置において、前記入力回路は、前記入力端子と前記基準電位を有する端子との間に設けられた複数の分圧抵抗（１１ａ、１１ｂ）の直列回路を有し、前記直列回路にて前記入力電圧の分圧が前記参照電圧として生成される構成（第３の構成）であっても良い。

上記第２又は第３の構成に係るゼロクロス検出装置において、前記周期検出回路は、前記参照電圧を所定電圧（Ｖ_ＲＥＦ）と比較するよう構成されたコンパレータ（１３）と、前記コンパレータの比較結果に基づき前記交流電圧の周期の長さを導出するよう構成された演算回路（１４）と、を有する構成（第４の構成）であっても良い。

これにより、半波整流が行われるシステムにおいて交流電圧の周期の長さを良好に導出できる。

上記第４の構成に係るゼロクロス検出装置において、前記演算回路は、前記参照電圧が前記所定電圧より低い状態から前記所定電圧より高い状態へ遷移するタイミングの間隔を前記交流電圧の周期の長さとして導出する構成（第５の構成）であっても良い。

上記第１～第５の構成の何れかに係るゼロクロス検出装置において、前記ゼロクロスタイミング検出回路は、前記ピークタイミングから遅延時間後に前記交流電圧のゼロクロスが生じると検出し、前記遅延時間は、前記周期検出回路にて検出された前記周期の長さの１／４倍又は３／４倍に相当する構成（第６の構成）であっても良い。

上記第１～第５の構成の何れかに係るゼロクロス検出装置において、前記ゼロクロスタイミング検出回路は、前記ピークタイミングから第１遅延時間後に前記交流電圧の正から負へのゼロクロスが生じると検出し、前記ピークタイミングから第２遅延時間後に前記交流電圧の負から正へのゼロクロスが生じると検出し、前記第１遅延時間は、前記周期検出回路にて検出された前記周期の長さの１／４倍に相当し、前記第２遅延時間は、前記周期検出回路にて検出された前記周期の長さの３／４倍に相当する構成（第７の構成）であっても良い。

上記第１～第７の構成の何れかに係るゼロクロス検出装置において、前記入力電圧が前記閾電圧を超えるタイミングは、前記入力電圧が前記閾電圧より低い状態から前記閾電圧より高い状態へ遷移するタイミングである構成（第８の構成）であっても良い。

上記第１～第８の構成の何れかに係るゼロクロス検出装置において、前記ゼロクロスタイミング検出回路は、前記ゼロクロスタイミングの検出結果を示すゼロクロス検出信号（Ｓ_ＺＸ）を出力する構成（第９の構成）であっても良い。

上記第１～第９の構成の何れかに係るゼロクロス検出装置において、前記基準電位を有する第１電力入力端子（ＴＭ１）から見て第２電力入力端子（ＴＭ２）に前記交流電圧が加わり、前記第２電力入力端子が前記ダイオードのアノードに接続されることで前記ダイオードのカソードに前記入力電圧が加わる構成（第１０の構成）であっても良い。

本開示の一側面に係る負荷駆動システム（ＳＹＳ）は、上記第１０の構成に係るゼロクロス検出装置と、前記第１電力入力端子及び前記第２電力入力端子に接続され、前記交流電圧に基づき駆動するよう構成された負荷装置（ＬＤ）と、前記第１電力入力端子及び前記第２電力入力端子に接続され、前記交流電圧の半波整流及び平滑化を行うことで脈流電圧を生成するよう構成された半波整流回路（Ｄ１、Ｃ１）と、前記脈流電圧に基づき生成された直流電圧を電源電圧として用い、前記ゼロクロス検出装置による前記ゼロクロスタイミングの検出結果に基づき前記負荷装置を制御するよう構成された制御装置（２０）と、を備える構成（第１１の構成）である。

ＳＹＳ 負荷駆動システム
ＴＭ１、ＴＭ２ 電力入力端子
ＶＣＣ 電源端子
ＩＮ 入力端子
ＧＮＤ グランド端子
ＯＵＴ 信号出力端子
１０ ゼロクロス検出ＩＣ
２０ マイクロコンピュータ
３０、４０ 電力変換回路
Ｄ１、Ｄ２ 整流ダイオード
Ｃ１ 入力コンデンサ
１１ 入力回路
１１ａ、１１ｂ 分圧抵抗
１１ｃ 抵抗
１２ 電圧源
１３ コンパレータ
１４ 周期演算回路
１５ ピーク検出回路
１６ 信号出力回路
Ｖ_ＡＣ 交流電圧
Ｖ１ 入力電圧
Ｖ２ 参照電圧
Ｖ_ＲＥＦ 判定電圧
Ｖ_ＴＨ 閾電圧
Ｖ_Ｐ 脈流電圧
Ｖ_ＤＣ１、Ｖ_ＤＣ２ 直流電圧
Ｓ_ＣＭＰ 比較検出信号
Ｓ_ＰＥＡＫ ピーク検出信号
Ｓ_ＺＸ ゼロクロス検出信号
ｔ_ＰＲ 周期長

Claims (11)

1. 基準電位から見た交流電圧の印加端よりダイオードを介して入力電圧を受けるよう構成された入力端子と、
   前記入力端子と前記基準電位を有する端子との間に設けられた抵抗を含む入力回路と、
   前記入力電圧が閾電圧を超えるタイミングの間隔に基づき前記交流電圧の周期の長さを検出するよう構成された周期検出回路と、
   前記交流電圧の各周期において前記入力電圧がピークをとるピークタイミングを検出するよう構成されたピーク検出回路と、
   前記周期検出回路の検出結果及び前記ピーク検出回路の検出結果に基づき前記交流電圧のゼロクロスタイミングを検出するよう構成されたゼロクロスタイミング検出回路と、を備える
   、ゼロクロス検出装置。
2. 前記入力回路において前記入力電圧に応じた参照電圧が生成され、
   前記周期検出回路は、前記参照電圧に基づき前記周期の長さを検出し、
   前記ピーク検出回路は、前記参照電圧に基づき前記ピークタイミングを検出する
   、請求項１に記載のゼロクロス検出装置。
3. 前記入力回路は、前記入力端子と前記基準電位を有する端子との間に設けられた複数の分圧抵抗の直列回路を有し、
   前記直列回路にて前記入力電圧の分圧が前記参照電圧として生成される
   、請求項２に記載のゼロクロス検出装置。
4. 前記周期検出回路は、
   前記参照電圧を所定電圧と比較するよう構成されたコンパレータと、
   前記コンパレータの比較結果に基づき前記交流電圧の周期の長さを導出するよう構成された演算回路と、を有する
   、請求項２に記載のゼロクロス検出装置。
5. 前記演算回路は、前記参照電圧が前記所定電圧より低い状態から前記所定電圧より高い状態へ遷移するタイミングの間隔を前記交流電圧の周期の長さとして導出する
   、請求項４に記載のゼロクロス検出装置。
6. 前記ゼロクロスタイミング検出回路は、前記ピークタイミングから遅延時間後に前記交流電圧のゼロクロスが生じると検出し、
   前記遅延時間は、前記周期検出回路にて検出された前記周期の長さの１／４倍又は３／４倍に相当する
   、請求項１～５の何れかに記載のゼロクロス検出装置。
7. 前記ゼロクロスタイミング検出回路は、前記ピークタイミングから第１遅延時間後に前記交流電圧の正から負へのゼロクロスが生じると検出し、前記ピークタイミングから第２遅延時間後に前記交流電圧の負から正へのゼロクロスが生じると検出し、
   前記第１遅延時間は、前記周期検出回路にて検出された前記周期の長さの１／４倍に相当し、
   前記第２遅延時間は、前記周期検出回路にて検出された前記周期の長さの３／４倍に相当する
   、請求項１～５の何れかに記載のゼロクロス検出装置。
8. 前記入力電圧が前記閾電圧を超えるタイミングは、前記入力電圧が前記閾電圧より低い状態から前記閾電圧より高い状態へ遷移するタイミングである
   、請求項１に記載のゼロクロス検出装置。
9. 前記ゼロクロスタイミング検出回路は、前記ゼロクロスタイミングの検出結果を示すゼロクロス検出信号を出力する
   、請求項１に記載のゼロクロス検出装置。
10. 前記基準電位を有する第１電力入力端子から見て第２電力入力端子に前記交流電圧が加わり、前記第２電力入力端子が前記ダイオードのアノードに接続されることで前記ダイオードのカソードに前記入力電圧が加わる
    、請求項１に記載のゼロクロス検出装置。
11. 請求項１０に記載のゼロクロス検出装置と、
    前記第１電力入力端子及び前記第２電力入力端子に接続され、前記交流電圧に基づき駆動するよう構成された負荷装置と、
    前記第１電力入力端子及び前記第２電力入力端子に接続され、前記交流電圧の半波整流及び平滑化を行うことで脈流電圧を生成するよう構成された半波整流回路と、
    前記脈流電圧に基づき生成された直流電圧を電源電圧として用い、前記ゼロクロス検出装置による前記ゼロクロスタイミングの検出結果に基づき前記負荷装置を制御するよう構成された制御装置と、を備える
    、負荷駆動システム。

Images