JP2023167333A - Manufacturing method of wiring board - Google Patents

Manufacturing method of wiring board Download PDF

Info

Publication number
JP2023167333A
JP2023167333A JP2022078436A JP2022078436A JP2023167333A JP 2023167333 A JP2023167333 A JP 2023167333A JP 2022078436 A JP2022078436 A JP 2022078436A JP 2022078436 A JP2022078436 A JP 2022078436A JP 2023167333 A JP2023167333 A JP 2023167333A
Authority
JP
Japan
Prior art keywords
layer
forming
film layer
wiring board
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022078436A
Other languages
Japanese (ja)
Inventor
真生 早川
Masao Hayakawa
勇希 伊藤
Yuki Ito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2022078436A priority Critical patent/JP2023167333A/en
Publication of JP2023167333A publication Critical patent/JP2023167333A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

To provide a manufacturing method of a wiring board with high reliability.SOLUTION: A manufacturing method of a wiring board comprises the steps of: preparing a lamination body containing a first insulation layer 11 and a first conductive layer 12 containing a conductive pad 12a; forming a coated insulation layer 10 having an open 10a exposing an upper surface of the conductive pad 12a; forming a metal film layer 101 covering a whole region of an upper surface of the coated insulation layer 10 and an inner surface of the open 10a; forming a resist layer on the metal film layer 101; forming a resist open part exposing the upper surface of the metal film layer 101 to the resist layer; forming a plated film layer 102 in the resist open part; removing the resist layer; and forming a metal post 100 containing the metal film layer 101 and the plated film layer 102 by removing the metal film layer 101 exposed by removing the resist layer. The manufacturing method comprises a step of executing a process of removing a residue in the resist open part before the formation of the plated film layer 102.SELECTED DRAWING: Figure 1

Description

本発明は配線基板の製造方法に関する。 The present invention relates to a method for manufacturing a wiring board.

特許文献1には、接続パッドに連結されるメタルポストを備える基板の製造方法が開示されている。特許文献1に開示される基板の製造方法では、メタルポストは、ソルダーレジスト層における接続パッドの上面を露出させる開放部内を被覆するシード層上に形成される。 Patent Document 1 discloses a method for manufacturing a board including metal posts connected to connection pads. In the method for manufacturing a substrate disclosed in Patent Document 1, a metal post is formed on a seed layer that covers an open portion of a solder resist layer that exposes the upper surface of a connection pad.

特開2010-129996号公報Japanese Patent Application Publication No. 2010-129996

特許文献1に開示されている基板の製造方法では、ソルダーレジスト層の開放部内を被覆するシード層は、シード層上の全域に設けられるメタルポスト形成用の感光性レジストの露光、現像の工程によって形成される開口部内に露出する。開口部内に露出するシード層上には、感光性レジストの残渣が残留する場合があり、メタルポスト形成不良を引き起こし得ると考えられる。 In the substrate manufacturing method disclosed in Patent Document 1, the seed layer covering the inside of the open portion of the solder resist layer is formed by exposing and developing a photosensitive resist for forming metal posts provided over the entire area on the seed layer. exposed within the opening formed. Residues of the photosensitive resist may remain on the seed layer exposed in the opening, and it is thought that this may cause defective metal post formation.

本発明の配線基板の製造方法は、第1絶縁層と、前記第1絶縁層上に形成され導体パッドを含む第1導体層と、を含む積層体を用意することと、前記第1導体層上に前記導体パッドの上面を露出させる開口を備える被覆絶縁層を形成することと、前記被覆絶縁層の上面及び前記開口の内面の全域を被覆する金属膜層を形成することと、前記金属膜層上を被覆するレジスト層を形成することと、前記レジスト層に、前記開口内における前記金属膜層の上面を露出させるレジスト開口部を形成することと、前記レジスト開口部内にめっき膜層を形成し、前記金属膜層及び前記めっき膜層を含む金属ポストを形成することと、前記レジスト層を除去することと、前記レジスト層の除去により露出する前記金属膜層を除去することと、を含んでいる。前記めっき膜層を形成する前に、前記レジスト開口部内の残渣を除去する処理を実施することを含んでいる。 A method for manufacturing a wiring board according to the present invention includes preparing a laminate including a first insulating layer and a first conductor layer formed on the first insulating layer and including conductor pads; forming a covering insulating layer having an opening that exposes the upper surface of the conductive pad; forming a metal film layer covering the entire upper surface of the covering insulating layer and the inner surface of the opening; forming a resist layer covering the layer, forming a resist opening in the resist layer to expose an upper surface of the metal film layer in the opening, and forming a plating film layer in the resist opening. and forming a metal post including the metal film layer and the plating film layer, removing the resist layer, and removing the metal film layer exposed by removing the resist layer. I'm here. The method includes performing a process of removing residue within the resist opening before forming the plating film layer.

本発明の実施形態によれば、金属膜層とめっき膜層とが良好に密着し、形成される金属ポストの不良の発生が抑制される、信頼性の高い配線基板の製造方法が提供され得ると考えられる。 According to embodiments of the present invention, a highly reliable method for manufacturing a wiring board can be provided in which a metal film layer and a plating film layer are in good contact with each other, and occurrence of defects in formed metal posts is suppressed. it is conceivable that.

本発明の一実施形態の方法により製造される配線基板の一例を示す断面図。FIG. 1 is a cross-sectional view showing an example of a wiring board manufactured by a method according to an embodiment of the present invention. 本発明の一実施形態の製造方法の一例を示す図。1 is a diagram showing an example of a manufacturing method according to an embodiment of the present invention. 本発明の一実施形態の製造方法の一例を示す図。1 is a diagram showing an example of a manufacturing method according to an embodiment of the present invention. 本発明の一実施形態の製造方法の一例を示す図。1 is a diagram showing an example of a manufacturing method according to an embodiment of the present invention. 本発明の一実施形態の製造方法の一例を示す図。1 is a diagram showing an example of a manufacturing method according to an embodiment of the present invention. 本発明の一実施形態の製造方法の一例を示す図。1 is a diagram showing an example of a manufacturing method according to an embodiment of the present invention. 本発明の一実施形態の製造方法の一例を示す図。1 is a diagram showing an example of a manufacturing method according to an embodiment of the present invention. 本発明の一実施形態の製造方法の一例を示す図。1 is a diagram showing an example of a manufacturing method according to an embodiment of the present invention. 本発明の一実施形態の製造方法の一例を示す図。1 is a diagram showing an example of a manufacturing method according to an embodiment of the present invention. 本発明の一実施形態の製造方法の一例を示す図。1 is a diagram showing an example of a manufacturing method according to an embodiment of the present invention. 本発明の一実施形態の製造方法の一例を示す図。1 is a diagram showing an example of a manufacturing method according to an embodiment of the present invention.

次に、図面を参照しながら本発明の一実施形態である配線基板の製造方法によって製造される配線基板について説明する。なお、以下、参照される図面においては、各構成要素の正確な比率を示すことは意図されておらず、本実施形態の特徴が理解され易いように描かれている。図1には、本実施形態の配線基板の一例である配線基板1の断面が部分的に示されている。配線基板1は、交互に積層される絶縁層及び導体層で形成されており、図1にはその一部の絶縁層10、11及び導体層12が示されている。図示される配線基板1の一方の面Fは、半導体素子などの外部の電子部品が搭載される部品搭載面であり得る。 Next, a wiring board manufactured by a wiring board manufacturing method according to an embodiment of the present invention will be described with reference to the drawings. Note that the drawings referred to hereinafter are not intended to show exact proportions of each component, but are drawn so that the features of the present embodiment can be easily understood. FIG. 1 partially shows a cross section of a wiring board 1, which is an example of the wiring board of this embodiment. The wiring board 1 is formed of insulating layers and conductor layers that are alternately laminated, and FIG. 1 shows some of the insulating layers 10 and 11 and the conductor layer 12. One surface F of the illustrated wiring board 1 may be a component mounting surface on which external electronic components such as semiconductor elements are mounted.

図1に示される、配線基板1の一方の面Fは、被覆絶縁層10、及び、被覆絶縁層10に形成される開口10a内を充填するとともに被覆絶縁層10から配線基板1の外側へ突出する形状の金属ポスト100の表面(上面及び側面)から構成されている。 One surface F of the wiring board 1 shown in FIG. 1 fills the insulating cover layer 10 and the opening 10a formed in the insulating cover layer 10, and protrudes from the insulating cover layer 10 to the outside of the wiring board 1. It is made up of the surfaces (upper surface and side surfaces) of a metal post 100 having a shape of .

図1では、配線基板1が有し得る複数の絶縁層11及び導体層12のうち、一方の面F側におけるそれぞれ3層の絶縁層11及び導体層12が図示されている。実施形態の配線基板は、1又は2層以上の絶縁層11、及び、1又は2層以上の導体層12を有しており、最も一方の面Fに近い絶縁層11及び導体層12上に被覆絶縁層10が形成されている。配線基板1が有する絶縁層11及び導体層12の層数は特に限定されず、適宜増減され得る。なお、最も一方の面Fに近い絶縁層11は第1絶縁層11とも称され、最も一方の面Fに近い導体層12は第1導体層12とも称される。 In FIG. 1, among the plurality of insulating layers 11 and conductive layers 12 that the wiring board 1 may have, three insulating layers 11 and three conductive layers 12 on one surface F side are illustrated. The wiring board of the embodiment has one or more insulating layers 11 and one or more conductor layers 12, and the insulating layer 11 and the conductor layer 12 closest to one surface F are A covering insulating layer 10 is formed. The number of insulating layers 11 and conductor layers 12 that wiring board 1 has is not particularly limited, and can be increased or decreased as appropriate. Note that the insulating layer 11 closest to one surface F is also referred to as a first insulating layer 11, and the conductor layer 12 closest to one surface F is also referred to as a first conductor layer 12.

なお、実施形態の配線基板の説明では、配線基板を構成する各構成要素の、配線基板の厚さ方向における一方の面F側が「上側」、「外側」又は単に「上」、「外」と称され、一方の面Fの反対側が「下側」、「内側」又は単に「下」、「内」と称される。従って、各構成要素における一方の面F側の面は「上面」とも称され、一方の面Fの反対側を向く面は「下面」とも称される。 In the description of the wiring board of the embodiment, one surface F side in the thickness direction of the wiring board of each component constituting the wiring board is referred to as "upper side", "outside", or simply "upper" or "outer". The opposite side of one surface F is referred to as the "lower side", "inside", or simply "lower" or "inner". Therefore, the surface of each component on the side of one surface F is also referred to as the "upper surface", and the surface facing opposite to the one surface F is also referred to as the "lower surface".

導体層12は任意の導体パターンを有している。導体層12は、絶縁層11を貫通するように形成されているビア導体13を介して絶縁層11の反対側の導体層12と電気的に接続され得る。 The conductor layer 12 has an arbitrary conductor pattern. The conductor layer 12 can be electrically connected to the conductor layer 12 on the opposite side of the insulating layer 11 via a via conductor 13 formed to penetrate the insulating layer 11 .

図示される3層の導体層12のうち最も上側(最も一方の面Fの近く)に形成される導体層12は、導体パッド12aを含むパターンに形成されている。導体パッド12aは、その上に形成される金属ポスト100を介して、半導体素子などの外部の電子部品が有する接続用のパッドと電気的に接続され得る。すなわち、導体パッド12aは部品搭載パッドであり得る。 The uppermost conductor layer 12 (closest to one surface F) among the three illustrated conductor layers 12 is formed in a pattern including conductor pads 12a. The conductor pad 12a can be electrically connected to a connection pad of an external electronic component such as a semiconductor element via a metal post 100 formed thereon. That is, the conductor pad 12a may be a component mounting pad.

図示されるように、導体パッド12aの開口10a内に露出する部分には、凹部が形成される場合がある。導体パッド12aの上面に凹部が形成されることにより、金属ポスト100(具体的には第1層101)と導体パッド12aとの接合面が比較的大きくされ、導体パッド12aと金属ポスト100とのより強固な接合が実現される場合がある。 As illustrated, a recess may be formed in the portion of the conductor pad 12a exposed within the opening 10a. By forming the recess on the upper surface of the conductor pad 12a, the bonding surface between the metal post 100 (specifically, the first layer 101) and the conductor pad 12a is made relatively large, and the connection between the conductor pad 12a and the metal post 100 is made relatively large. A stronger bond may be achieved.

金属ポスト100は、第1層101及び第1層101上に形成される第2層102を有している。金属ポスト100を構成する第1層101は、開口10aの内面を被覆している。具体的には、第1層101は、被覆絶縁層10に形成されている開口10aの底部に露出する導体パッド12aの上面及び開口10aの内壁面(側壁面)を被覆している。図示の例では、第1層101は、さらに開口10aの周縁部分における被覆絶縁層10の上面をも被覆している。第2層102は第1層101の上面の全域を被覆している。図示の例では、金属ポスト100は、第2層102の上側に、さらに、第2層102の上面全域を覆う第3層103、及び、第3層103の上面全域を覆う第4層104を有している。 The metal post 100 has a first layer 101 and a second layer 102 formed on the first layer 101. The first layer 101 forming the metal post 100 covers the inner surface of the opening 10a. Specifically, the first layer 101 covers the upper surface of the conductive pad 12a exposed at the bottom of the opening 10a formed in the covering insulating layer 10 and the inner wall surface (side wall surface) of the opening 10a. In the illustrated example, the first layer 101 further covers the upper surface of the covering insulating layer 10 at the peripheral portion of the opening 10a. The second layer 102 covers the entire upper surface of the first layer 101. In the illustrated example, the metal post 100 further includes a third layer 103 covering the entire upper surface of the second layer 102 and a fourth layer 104 covering the entire upper surface of the third layer 103 on the upper side of the second layer 102. have.

配線基板1を構成する絶縁層11は、エポキシ樹脂等の任意の絶縁性樹脂を用いて形成され得る。ポリイミド樹脂、BT樹脂(ビスマレイミド-トリアジン樹脂)、ポリフェニレンエーテル樹脂、フェノール樹脂等も用いられ得る。絶縁層11はシリカなどの無機フィラーを含んでいてもよい。図示される例の配線基板1においては、絶縁層11は芯材を含んでいないが、必要に応じてガラス繊維やアラミド繊維などの芯材を含んでもよい。芯材を含むことで配線基板1の強度が向上し得る。複数の絶縁層11は、それぞれ異なる材料で構成されてもよく、全てが同じ材料で形成されてもよい。 The insulating layer 11 constituting the wiring board 1 may be formed using any insulating resin such as epoxy resin. Polyimide resins, BT resins (bismaleimide-triazine resins), polyphenylene ether resins, phenol resins, etc. may also be used. The insulating layer 11 may contain an inorganic filler such as silica. In the illustrated example of the wiring board 1, the insulating layer 11 does not include a core material, but may include a core material such as glass fiber or aramid fiber as necessary. By including the core material, the strength of the wiring board 1 can be improved. The plurality of insulating layers 11 may be made of different materials, or may be made of the same material.

導体層12は、銅やニッケルなど、適切な導電性を有する任意の材料を用いて形成され得る。導体層12は、例えば、電解めっき膜(好ましくは電解銅めっき膜)、もしくは無電解めっき膜(好ましくは無電解銅めっき膜)、又はこれらの組み合わせによって形成され、好ましくは、図示のように、無電解めっき膜層121及び電解めっき膜層122の2層構造で形成されている。しかし、配線基板1を構成する各導体層12の構成は、図1に例示される多層構造に限定されない。例えば、金属箔、無電解めっき膜層、及び電解めっき膜層の3層構造で構成されてもよい。また、無電解めっき膜層、又は電解めっき膜層の単層の構造とされてもよい。 Conductor layer 12 may be formed using any suitable electrically conductive material, such as copper or nickel. The conductor layer 12 is formed of, for example, an electrolytic plated film (preferably an electrolytic copper plated film), an electroless plated film (preferably an electroless copper plated film), or a combination thereof, and preferably, as shown in the figure, It is formed with a two-layer structure of an electroless plated film layer 121 and an electrolytic plated film layer 122. However, the configuration of each conductor layer 12 constituting wiring board 1 is not limited to the multilayer structure illustrated in FIG. 1 . For example, it may have a three-layer structure of a metal foil, an electroless plated film layer, and an electrolytic plated film layer. Further, it may have a single-layer structure of an electroless plated film layer or an electrolytic plated film layer.

ビア導体13は、図1に示されるように、導体層12を構成している無電解めっき膜層121及び電解めっき膜層122と一体的に形成され得る。図示の例では、ビア導体13は絶縁層11に形成される導通用孔13a内を充填するいわゆるフィルドビアであり、導通用孔13a内の底面及び内壁面を被覆する無電解めっき膜121と電解めっき膜122とで構成されている。 As shown in FIG. 1, the via conductor 13 may be formed integrally with the electroless plated film layer 121 and the electrolytic plated film layer 122 that constitute the conductor layer 12. In the illustrated example, the via conductor 13 is a so-called filled via that fills the conductive hole 13a formed in the insulating layer 11, and is coated with an electroless plated film 121 and electrolytic plated film 121 that covers the bottom surface and inner wall surface of the conductive hole 13a. It is composed of a membrane 122.

被覆絶縁層10は任意の絶縁性の樹脂材料を用いて形成される。被覆絶縁層10は、例えば、感光性のポリイミド樹脂やエポキシ樹脂等を用いて形成され得る。被覆絶縁層10は、導体パッド12aの縁部と、導体パッド12a上に形成される金属ポスト100の側面と、導体パッド12aを含む導体層12のパターンの間から露出する絶縁層11の上面とを覆っている。被覆絶縁層10はソルダーレジスト層であり得る。 The insulating cover layer 10 is formed using any insulating resin material. The covering insulating layer 10 may be formed using, for example, photosensitive polyimide resin, epoxy resin, or the like. The covering insulating layer 10 covers the edge of the conductive pad 12a, the side surface of the metal post 100 formed on the conductive pad 12a, and the upper surface of the insulating layer 11 exposed between the patterns of the conductive layer 12 including the conductive pad 12a. is covered. Covering insulating layer 10 may be a solder resist layer.

金属ポスト100を構成する第1層101は、銅又はニッケルなどの任意の導電性金属を含む金属膜層であり得る。第1層101は無電解めっき膜層であり得る。第1層101はスパッタ膜層を含む場合もあり得る。なお、図示の例では、金属ポスト100によって充填される開口10aが被覆絶縁層10の上側から導体パッド12aに向かって縮径する形状に形成されているが、開口10aはこの形状に限定されない。被覆絶縁層10の厚さ方向において同径の略円柱状にも形成され得る。 The first layer 101 constituting the metal post 100 may be a metal film layer containing any conductive metal such as copper or nickel. The first layer 101 may be an electroless plated film layer. The first layer 101 may include a sputtered film layer. In the illustrated example, the opening 10a filled with the metal post 100 is formed in a shape whose diameter decreases from the upper side of the insulating cover layer 10 toward the conductor pad 12a, but the opening 10a is not limited to this shape. It may also be formed into a substantially cylindrical shape having the same diameter in the thickness direction of the covering insulating layer 10 .

金属ポスト100を構成する第2層102は、任意の導電性金属を含むめっき膜層であり得る。第2層102は、配線基板の製造方法について後述されるように、第1層101を給電層として形成される電解めっき膜層であり得る。第2層102は、例えば、電解銅めっき膜層として形成され得る。第2層102の上面に形成される第3層103は、例えば、ニッケルめっき層であり得る。第3層103の上面に形成される第4層104は、例えば、錫めっき層であり得る。 The second layer 102 constituting the metal post 100 may be a plating film layer containing any conductive metal. The second layer 102 may be an electroplated film layer formed using the first layer 101 as a power supply layer, as will be described later regarding the method for manufacturing a wiring board. The second layer 102 may be formed, for example, as an electrolytic copper plating layer. The third layer 103 formed on the upper surface of the second layer 102 may be, for example, a nickel plating layer. The fourth layer 104 formed on the upper surface of the third layer 103 may be, for example, a tin plating layer.

実施形態の製造方法によって製造される配線基板においては、詳しくは製造方法に関して後述されるように、第1層101と第2層102との間に介在し得る異物が除去され、従って、第1層101と第2層102との密着性が比較的優れたものとなっている。具体的には、電解めっき膜層であり得る第2層102の形成において、異物(例えばレジスト残渣)の第1層101と第2層102との界面に残留する量が比較的少なく、従って、第1層101と第2層102とが密着性良く形成されている。 In the wiring board manufactured by the manufacturing method of the embodiment, foreign matter that may be present between the first layer 101 and the second layer 102 is removed, as will be described in detail later regarding the manufacturing method. The adhesion between the layer 101 and the second layer 102 is relatively excellent. Specifically, in forming the second layer 102, which may be an electroplated film layer, the amount of foreign matter (for example, resist residue) remaining at the interface between the first layer 101 and the second layer 102 is relatively small, and therefore, The first layer 101 and the second layer 102 are formed with good adhesion.

以下に、図1に示される配線基板1を製造する方法が、図2A~図2Jを参照しながら説明される。図2A~図2Jにおいては、図1と同様に、配線基板の全体は図示されず、配線基板1における金属ポスト100が形成される側の部分的な断面のみが図示される。なお、以下、配線基板1を製造する方法の説明においては、上述の配線基板1の説明と同様に、配線基板1を構成する各要素において、配線基板1の一方の面F(図1参照)が形成される側を「上」、「上側」、「外側」、又は単に「外」と称する。 A method for manufacturing the wiring board 1 shown in FIG. 1 will be described below with reference to FIGS. 2A to 2J. 2A to 2J, similarly to FIG. 1, the entire wiring board is not shown, and only a partial cross section of the wiring board 1 on the side where the metal post 100 is formed is shown. Note that in the following description of the method for manufacturing the wiring board 1, similarly to the above description of the wiring board 1, in each element constituting the wiring board 1, one surface F of the wiring board 1 (see FIG. 1) is used. The side on which it is formed is referred to as the "upper", "upper side", "outer", or simply "outer".

先ず、例えば、ビルドアップ方式による一般的な配線基板の製造方法により、最外の導体層12の積層までが完了した積層体が準備される。図2Aには、ビルドアップ方式により、絶縁層(第1絶縁層)11、及び、第1絶縁層11に接する、導体パッド12aが含まれる導体層(第1導体層)12までの積層が完了した、積層体1pが示されている。 First, a laminate in which the lamination of the outermost conductor layer 12 has been completed is prepared, for example, by a general wiring board manufacturing method using a build-up method. FIG. 2A shows that the build-up method has completed the stacking of an insulating layer (first insulating layer) 11 and a conductor layer (first conductor layer) 12 that is in contact with the first insulating layer 11 and includes a conductor pad 12a. A laminate 1p is shown.

次いで、図2Bに示されるように、導体パッド12a、及び、導体パッド12aを含む導体層12の導体パターンから露出する絶縁層11上に、被覆絶縁層10が形成される。被覆絶縁層10は、例えば、感光性のエポキシ樹脂又はポリイミド樹脂などを含む絶縁性の樹脂で形成される。例えば、スプレーコーティング、カーテンコーティング、又はフィルム貼り付けなどによって、感光性を有するエポキシ樹脂膜が形成されることで、例えばソルダーレジスト層である被覆絶縁層10が形成され得る。 Next, as shown in FIG. 2B, the covering insulating layer 10 is formed on the insulating layer 11 exposed from the conductor pad 12a and the conductor pattern of the conductor layer 12 including the conductor pad 12a. The insulating cover layer 10 is made of, for example, an insulating resin including photosensitive epoxy resin or polyimide resin. For example, the covering insulating layer 10, which is a solder resist layer, can be formed by forming a photosensitive epoxy resin film by spray coating, curtain coating, film adhesion, or the like.

被覆絶縁層10には、金属ポスト100(図1参照)が形成されるべき位置に対応して、導体パッド12aを露出させる開口10aが形成される。開口10aは、例えば、金属ポスト100が形成されるべき位置に対応する開口パターンを有するマスクを用いた露光及び現像によって形成され得る。 Openings 10a are formed in the covering insulating layer 10 to expose conductor pads 12a, corresponding to positions where metal posts 100 (see FIG. 1) are to be formed. The opening 10a may be formed, for example, by exposure and development using a mask having an opening pattern corresponding to the position where the metal post 100 is to be formed.

被覆絶縁層10に対する開口10aの形成の後、開口10aの内面には、例えば、過硫酸塩や過酸化水素水などの酸化剤を含むエッチング液を使用してソフトエッチング処理が施され得る。このソフトエッチング処理により、図示されるように、開口10a内に露出する導体パッド12aには、導体パッド12aの厚さが減少する方向に凹む凹部が形成される場合がある。導体パッド12aの上面に凹部が形成されることにより、続いて導体パッド12a上に形成される金属ポスト100と導体パッド12aとの接合面が比較的大きくされ、導体パッド12aと金属ポスト100とのより強固な接合が実現される場合がある。 After the opening 10a is formed in the covering insulating layer 10, the inner surface of the opening 10a may be subjected to a soft etching process using, for example, an etching solution containing an oxidizing agent such as persulfate or hydrogen peroxide. By this soft etching process, as shown in the figure, a concave portion may be formed in the conductor pad 12a exposed within the opening 10a, recessed in a direction in which the thickness of the conductor pad 12a decreases. By forming the recess on the upper surface of the conductor pad 12a, the bonding surface between the metal post 100 and the conductor pad 12a that is subsequently formed on the conductor pad 12a is made relatively large, and the contact surface between the conductor pad 12a and the metal post 100 is made relatively large. A stronger bond may be achieved.

続いて、図2Cに示されるように、開口10aの内面(導体パッド12aの上面、及び、開口10aの内壁面)並びに、被覆絶縁層10の上面の全体に亘って、例えば、無電解めっきによって、例えば無電解銅めっき膜層である金属膜層(第1層)101が形成される。金属膜層である第1層101は、例えば銅を含むターゲットを用いたスパッタリングによっても形成される場合がある。 Subsequently, as shown in FIG. 2C, the entire inner surface of the opening 10a (the upper surface of the conductor pad 12a and the inner wall surface of the opening 10a) and the upper surface of the covering insulating layer 10 is coated, for example, by electroless plating. A metal film layer (first layer) 101, which is, for example, an electroless copper plating film layer, is formed. The first layer 101, which is a metal film layer, may be formed by sputtering using a target containing copper, for example.

次いで、図2Dに示されるように、第1層101上に電解めっき用のめっきレジスト101rが形成される。具体的には、被覆絶縁層10の開口10aの内側の領域及び被覆絶縁層10の上面の上側を含む、第1層101上の全域を被覆するように、例えば、感光性のポリヒドロキシエーテル樹脂、エポキシ樹脂、フェノール樹脂、又はポリイミド樹脂などを含むめっきレジストが、例えば、スプレーコーティング又はフィルムの貼り付けなどによって全域に形成される。 Next, as shown in FIG. 2D, a plating resist 101r for electrolytic plating is formed on the first layer 101. Specifically, for example, a photosensitive polyhydroxy ether resin is applied so as to cover the entire area on the first layer 101, including the area inside the opening 10a of the insulating cover layer 10 and the upper side of the upper surface of the insulating cover layer 10. A plating resist containing, for example, epoxy resin, phenolic resin, or polyimide resin is formed over the entire area by, for example, spray coating or film attachment.

次いで、図2Eに示されるように、めっきレジスト101rに対する、例えば、適切な開口パターンを有するマスクを用いた露光及び現像によって、レジスト開口部101roが形成される。レジスト開口部101roは、配線基板1の一方の面を構成する金属ポスト100(図1参照)が有するべき配置パターンに応じた、開口パターンを有するマスクを用いて形成され得る。形成されるレジスト開口部101roは、その内側に、被覆絶縁層10に形成されている開口10aの全域を含むと共に、開口10aの周縁における、被覆絶縁層10の上面の部分も含むように形成され得る。 Next, as shown in FIG. 2E, resist openings 101ro are formed in the plating resist 101r by, for example, exposing and developing the plating resist 101r using a mask having an appropriate opening pattern. The resist opening 101ro may be formed using a mask having an opening pattern corresponding to the arrangement pattern that the metal post 100 (see FIG. 1) that forms one surface of the wiring board 1 should have. The formed resist opening 101ro is formed so as to include inside thereof the entire area of the opening 10a formed in the insulating cover layer 10, as well as a portion of the upper surface of the insulating cover layer 10 at the periphery of the opening 10a. obtain.

レジスト開口部101roの形成においては、レジスト101rの現像工程におけるレジスト101rの残渣(スカム)がレジスト開口部内に残留し得る。具体的には、図示されるように、レジスト開口部101roの内側に露出する第1層101上、及び、レジスト101rで構成されるレジスト開口部101roの内壁面に残渣101rsが付着した状態となり得る。これらの残渣101rsが開口10a内に残留した状態で第1層101上に第2層102(図1参照)が形成される場合には、第1層101と第2層102との界面に残渣101rsが介在した状態となり、接合不良が生じる場合がある。 In forming the resist opening 101ro, residues (scum) of the resist 101r from the development process of the resist 101r may remain in the resist opening. Specifically, as illustrated, the residue 101rs may adhere to the first layer 101 exposed inside the resist opening 101ro and to the inner wall surface of the resist opening 101ro made of the resist 101r. . If the second layer 102 (see FIG. 1) is formed on the first layer 101 with these residues 101rs remaining in the opening 10a, the residues will remain at the interface between the first layer 101 and the second layer 102. 101rs may be present, resulting in poor bonding.

本実施形態の配線基板の製造方法においては、レジスト開口部101roの内面に対して、残渣101rsを除去する処理(デスカム処理)が実施される。残渣101rsを除去する処理は、酸素プラズマ又はCF4(四フッ化炭素)プラズマを用いるドライプロセス、又は、薬液を用いるウェットプロセスにより実施され得る。この処理が実施されることにより、レジスト開口部101ro内の残渣101rsは除去され、図2Fに示される状態となる。 In the wiring board manufacturing method of this embodiment, a process (descum process) for removing the residue 101rs is performed on the inner surface of the resist opening 101ro. The process for removing the residue 101rs can be performed by a dry process using oxygen plasma or CF4 (carbon tetrafluoride) plasma, or a wet process using a chemical solution. By performing this process, the residue 101rs in the resist opening 101ro is removed, resulting in the state shown in FIG. 2F.

デスカム処理に酸素プラズマが使用される場合には、残渣101rsの存在量の程度により、アルゴン-酸素混合プラズマ、又は、フッ化炭素-酸素混合プラズマの照射処理が行われる場合もあり得る。 When oxygen plasma is used for the descum treatment, irradiation treatment with argon-oxygen mixed plasma or fluorocarbon-oxygen mixed plasma may be performed depending on the amount of residue 101rs present.

また、デスカム処理がウェットプロセスで実施される場合には、残渣除去液として過酸化マンガン酸や硫酸等の酸化剤を含む薬液(酸溶液)が用いられ得る。光酸発生剤(PAG)又は熱酸発生剤(TAG)が含まれる薬液が使用される場合もあり得る。これらの薬液が、噴射ノズルによってレジスト開口部101roを含む範囲に噴射され、残留物101rsは薬液との反応により分解される。残留物101rsの分解後、例えばアルカリ水溶液を含むリンス液によって洗浄され、レジスト開口部101ro内の残渣101rsが除去され得る。 Further, when the descum treatment is performed by a wet process, a chemical solution (acid solution) containing an oxidizing agent such as manganic acid peroxide or sulfuric acid may be used as the residue removing solution. Chemical solutions containing photoacid generators (PAGs) or thermal acid generators (TAGs) may also be used. These chemical solutions are sprayed by a spray nozzle into a range including the resist opening 101ro, and the residue 101rs is decomposed by reaction with the chemical solution. After the residue 101rs is decomposed, the residue 101rs inside the resist opening 101ro can be removed by cleaning with a rinsing liquid containing an alkaline aqueous solution, for example.

続いて、レジスト開口部101ro内にめっき膜層(第2層)102が形成される。第1層101を給電層として用いた電解めっきにより、レジスト開口部101ro内に第2層102として電解めっき膜層が形成され得る。被覆絶縁層10の開口10aの内部及び被覆絶縁層10上面の上側を含む、レジスト開口部101roの内部における給電層上(第1層101上)に、例えば、電解銅めっき膜である第2層102が形成される。 Subsequently, a plating film layer (second layer) 102 is formed within the resist opening 101ro. By electrolytic plating using the first layer 101 as a power supply layer, an electroplated film layer can be formed as the second layer 102 within the resist opening 101ro. A second layer, which is, for example, an electrolytic copper plating film, is placed on the power supply layer (on the first layer 101) inside the resist opening 101ro, including the inside of the opening 10a of the insulation coating layer 10 and the upper side of the top surface of the insulation coating layer 10. 102 is formed.

上述の、レジスト開口部101ro内面に対するデスカム処理が施されていることにより、第2層102は、第1層101上に比較的良好な密着性を有して形成され得る。第1層101と第2層102との界面での接合不良は抑制されると考えられる。第1層101を給電層とする電解めっきの条件(温度、電流密度、めっき時間など)が適切に調整されることにより、第2層102の厚さが調整され得る。 By performing the above-described descum treatment on the inner surface of the resist opening 101ro, the second layer 102 can be formed on the first layer 101 with relatively good adhesion. It is considered that bonding defects at the interface between the first layer 101 and the second layer 102 are suppressed. The thickness of the second layer 102 can be adjusted by appropriately adjusting the conditions (temperature, current density, plating time, etc.) of electrolytic plating using the first layer 101 as a power supply layer.

次いで図2Hに示されるように、第2層102上の第3層103、及び、第3層103上の第4層104が形成される。第3層103は、例えばニッケルを主成分とするニッケルめっき液を用いて、第2層102を直接被覆するニッケルめっき層として形成され得る。第4層104は、例えば錫を主成分とする錫めっき液を用いて、第3層103を被覆する錫めっき層として形成され得る。 Next, as shown in FIG. 2H, a third layer 103 on the second layer 102 and a fourth layer 104 on the third layer 103 are formed. The third layer 103 may be formed as a nickel plating layer that directly covers the second layer 102 using, for example, a nickel plating solution containing nickel as a main component. The fourth layer 104 may be formed as a tin plating layer covering the third layer 103 using, for example, a tin plating solution containing tin as a main component.

第4層104には、例えば、第2層102よりも融点が低く、リフロー処理に因り溶融して半球形状に成形され得る金属が用いられ得る。第4層104は、例えば錫、銀、及び銅を含むソルダーペーストの充填によって形成される場合がある。第4層104は、その積層後にリフロー処理され、これにより、第3層103と第4層104との間に合金層が形成され、第3層103と第4層104とが接合される。図示されるように、このリフロー処理によって第4層104は、半球状に成形され得る。 The fourth layer 104 may be made of, for example, a metal that has a lower melting point than the second layer 102 and can be melted and formed into a hemispherical shape by reflow processing. The fourth layer 104 may be formed by filling a solder paste containing, for example, tin, silver, and copper. The fourth layer 104 is subjected to a reflow treatment after lamination, thereby forming an alloy layer between the third layer 103 and the fourth layer 104, and joining the third layer 103 and the fourth layer 104. As illustrated, the fourth layer 104 can be formed into a hemispherical shape through this reflow process.

次いで、めっきレジスト101rが除去され、図2Iに示されるように、被覆絶縁層10上の第1層101が露出する。 Next, the plating resist 101r is removed, and the first layer 101 on the covering insulating layer 10 is exposed, as shown in FIG. 2I.

次いで、被覆絶縁層10上の、露出する第1層101がエッチングにより除去され、図2Jに示されるように、被覆絶縁層10が露出すると共に金属ポスト100の形成が完了する。配線基板1の形成が完了する。 Next, the exposed first layer 101 on the insulating cover layer 10 is removed by etching, and as shown in FIG. 2J, the insulating cover layer 10 is exposed and the formation of the metal post 100 is completed. Formation of wiring board 1 is completed.

実施形態の配線基板の製造方法は、各図面を参照して説明された方法に限定されず、その条件や順序などは適宜変更され得る。実施形態の配線基板の製造方法は、少なくとも、第2層102が形成される前に、めっきレジスト101rのレジスト開口部101ro内面に、残渣を除去する処理が施されればよく、現に製造される配線基板の構造に応じて、一部の工程が省略されてもよく、別の工程が追加されてもよい。例えば、被覆絶縁層10の開口10aは、UVレーザーを使用して被覆絶縁層10を部分的に除去することで形成される場合もあり得る。 The method of manufacturing the wiring board of the embodiment is not limited to the method described with reference to each drawing, and the conditions, order, etc. may be changed as appropriate. In the method for manufacturing the wiring board of the embodiment, at least before the second layer 102 is formed, it is sufficient that the inner surface of the resist opening 101ro of the plating resist 101r is subjected to a process for removing a residue, and the wiring board is actually manufactured. Depending on the structure of the wiring board, some steps may be omitted or other steps may be added. For example, the opening 10a in the insulating cover layer 10 may be formed by partially removing the insulating cover layer 10 using a UV laser.

1 配線基板
10 被覆絶縁層
11 絶縁層
12 導体層
12a 導体パッド
100 金属ポスト
101 第1層(金属膜層)
102 第2層(めっき膜層)
103 第3層
104 第4層
10a 開口
101r めっきレジスト
101ro レジスト開口部
101rs 残渣
1 Wiring board 10 Covering insulating layer 11 Insulating layer 12 Conductor layer 12a Conductor pad 100 Metal post 101 First layer (metal film layer)
102 Second layer (plated film layer)
103 Third layer 104 Fourth layer 10a Opening 101r Plating resist 101ro Resist opening 101rs Residue

Claims (7)

第1絶縁層と、前記第1絶縁層上に形成され導体パッドを含む第1導体層と、を含む積層体を用意することと、
前記第1導体層上に前記導体パッドの上面を露出させる開口を備える被覆絶縁層を形成することと、
前記被覆絶縁層の上面及び前記開口の内面の全域を被覆する金属膜層を形成することと、
前記金属膜層上を被覆するレジスト層を形成することと、
前記レジスト層に、前記開口内における前記金属膜層の上面を露出させるレジスト開口部を形成することと、
前記レジスト開口部内にめっき膜層を形成し、前記金属膜層及び前記めっき膜層を含む金属ポストを形成することと、
前記レジスト層を除去することと、
前記レジスト層の除去により露出する前記金属膜層を除去することと、
を含む、配線基板の製造方法であって、
前記めっき膜層を形成する前に、前記レジスト開口部内の残渣を除去する処理を実施することを含んでいる。
preparing a laminate including a first insulating layer and a first conductor layer formed on the first insulating layer and including conductor pads;
forming an insulating covering layer on the first conductor layer having an opening that exposes the upper surface of the conductor pad;
forming a metal film layer covering the entire upper surface of the covering insulating layer and the inner surface of the opening;
forming a resist layer covering the metal film layer;
forming a resist opening in the resist layer that exposes the upper surface of the metal film layer within the opening;
forming a plating film layer within the resist opening, and forming a metal post including the metal film layer and the plating film layer;
removing the resist layer;
removing the metal film layer exposed by removing the resist layer;
A method for manufacturing a wiring board, the method comprising:
The method includes performing a process of removing residue within the resist opening before forming the plating film layer.
請求項1記載の配線基板の製造方法であって、前記残渣を除去する前記処理には酸素プラズマが用いられる。 2. The method of manufacturing a wiring board according to claim 1, wherein oxygen plasma is used in the treatment for removing the residue. 請求項1記載の配線基板の製造方法であって、前記残渣を除去する前記処理には残渣除去液が用いられる。 2. The method of manufacturing a wiring board according to claim 1, wherein a residue removing liquid is used in the treatment for removing the residue. 請求項1記載の配線基板の製造方法であって、前記金属膜層を形成することは、無電解銅めっき処理を含んでいる。 2. The method of manufacturing a wiring board according to claim 1, wherein forming the metal film layer includes electroless copper plating. 請求項1記載の配線基板の製造方法であって、前記めっき膜層を形成することは、前記金属膜層を給電層として用いる電解銅めっき処理を含んでいる。 2. The method of manufacturing a wiring board according to claim 1, wherein forming the plating film layer includes electrolytic copper plating using the metal film layer as a power supply layer. 請求項5記載の配線基板の製造方法であって、前記めっき膜層の形成後、前記めっき膜層上にニッケルめっき層を形成すること、及び、前記ニッケルめっき層上に錫めっき層を形成することをさらに含んでいる。 6. The method for manufacturing a wiring board according to claim 5, further comprising forming a nickel plating layer on the plating film layer after forming the plating film layer, and forming a tin plating layer on the nickel plating layer. It includes even more. 請求項6記載の配線基板の製造方法であって、前記錫めっき層をリフロー処理によって成形することをさらに含んでいる。 7. The method of manufacturing a wiring board according to claim 6, further comprising molding the tin plating layer by a reflow process.
JP2022078436A 2022-05-11 2022-05-11 Manufacturing method of wiring board Pending JP2023167333A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022078436A JP2023167333A (en) 2022-05-11 2022-05-11 Manufacturing method of wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022078436A JP2023167333A (en) 2022-05-11 2022-05-11 Manufacturing method of wiring board

Publications (1)

Publication Number Publication Date
JP2023167333A true JP2023167333A (en) 2023-11-24

Family

ID=88838422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022078436A Pending JP2023167333A (en) 2022-05-11 2022-05-11 Manufacturing method of wiring board

Country Status (1)

Country Link
JP (1) JP2023167333A (en)

Similar Documents

Publication Publication Date Title
US20110209911A1 (en) Wiring board and method for manufacturing the same
JP5913063B2 (en) Wiring board
JP2010171387A (en) Circuit board structure and production method therefor
JP4376891B2 (en) Semiconductor module
WO1999026458A1 (en) Multilayer printed wiring board and method for manufacturing the same
JP7430481B2 (en) Wiring board, semiconductor device, and wiring board manufacturing method
JP5058929B2 (en) Wiring board and manufacturing method thereof
JP2023167333A (en) Manufacturing method of wiring board
JP2011216519A (en) Method of manufacturing wiring board
JP2005229138A (en) Wiring substrate
JP2023045568A (en) Wiring board and method for manufacturing wiring board
JP4891578B2 (en) Wiring board and manufacturing method thereof
JP4238242B2 (en) Wiring board
JP2010067888A (en) Wiring board and method of manufacturing the same
JP2004165238A (en) Plastic package and its manufacturing method
JP2024008718A (en) Method of manufacturing wiring board
JP4238235B2 (en) Wiring board
JP7129476B2 (en) Laminate and its manufacturing method
JP2023172732A (en) wiring board
JP2022131743A (en) Wiring board with built-in component and manufacturing method of wiring board with built-in component
JP2024035489A (en) Wiring board and manufacturing method of the same
JP2022167591A (en) Manufacturing method of wiring board
JP2022108637A (en) Wiring board and manufacturing method thereof
JP4591098B2 (en) Manufacturing method of semiconductor device mounting substrate
JP2005223365A (en) Wiring substrate