JP2023151525A

JP2023151525A - 遮断器

Info

Publication number: JP2023151525A
Application number: JP2022061185A
Authority: JP
Inventors: 康宏福田; Yasuhiro Fukuda
Original assignee: Panasonic Intellectual Property Management Co Ltd
Current assignee: Panasonic Intellectual Property Management Co Ltd
Priority date: 2022-03-31
Filing date: 2022-03-31
Publication date: 2023-10-16

Abstract

【課題】半導体スイッチの保護の信頼性の向上を図る。
【解決手段】遮断器１００は、第１端子１１と、第２端子１２と、半導体スイッチ２と、電流検出部４１と、遮断処理部４２と、保護回路５と、を備える。第１端子１１は、電源９１に接続される。第２端子１２は、負荷９２に接続される。半導体スイッチ２は、第１端子１１と第２端子１２との間に接続されている。電流検出部４１は、第１端子１１と第２端子１２との間を流れる電流を検出する。遮断処理部４２は、電流検出部４１で検出された検出電流が所定条件を満たすと、半導体スイッチ２をオフする。所定条件は、検出電流の大きさが所定の閾値を超えることを含む。保護回路５は、半導体スイッチ２と並列に接続されている。保護回路５は、ツェナーダイオード５１と抵抗素子５２との直列回路を含む。
【選択図】図１

Description

本開示は、一般に遮断器に関し、より詳細には半導体スイッチを備えた遮断器に関する。

非特許文献１には、ＳＳＣＢ（solid-state circuit breaker）に適用される双方向スイッチが記載されている。この双方向スイッチは、逆直列接続（ソース同士が接続）されたＭＯＳＭＥＴｓ（metal-oxide-semiconductorfield-effect transistor）により実現される。ＳＳＣＢでは、双方向スイッチと並列に、過電圧保護素子として機能する双方向ＴＶＳ（transient-voltage-suppression）ダイオードが配置されている。このＳＳＣＢでは、故障電流が検出されると、トリップ信号が双方向スイッチへ送信されて、電流が遮断される。

Kenan Askan et al."Bidirectional Switch Based on Silicon High Voltage Superjunction MOSFETs and TVS Diode Used in Low Voltage DC SSCB", PCIM Europe 2019

非特許文献１に記載のＳＳＣＢのような遮断器では、トリップ信号により双方向スイッチ（半導体スイッチ）がオフされると、配線のインピーダンス等に起因して、開閉サージ（遮断サージ）が発生し得る。非特許文献１に記載のＳＳＣＢでは、開閉サージによる電圧が、ＴＶＳダイオードの両端間にかかる。そのため、ＴＶＳダイオードの耐圧が低いと、過電圧によりＴＶＳダイオードが故障して、双方向スイッチが保護できなくなる可能性がある。

本開示は、半導体スイッチの保護の信頼性の向上を図ることを目的とする。

本開示の一態様の遮断器は、第１端子と、第２端子と、半導体スイッチと、電流検出部と、遮断処理部と、保護回路と、を備える。前記第１端子は、電源に接続される。前記第２端子は、負荷に接続される。前記半導体スイッチは、前記第１端子と前記第２端子との間に接続されている。前記電流検出部は、前記第１端子と前記第２端子との間を流れる電流を検出する。前記遮断処理部は、前記電流検出部で検出された検出電流が所定条件を満たすと、前記半導体スイッチをオフする。前記所定条件は、前記検出電流の大きさが所定の閾値を超えることを含む。前記保護回路は、前記半導体スイッチと並列に接続されている。前記保護回路は、ツェナーダイオードと抵抗素子との直列回路を含む。

本開示によれば、半導体スイッチの保護の信頼性の向上を図ることができる、という利点がある。

図１は、一実施形態に係る遮断器を含む回路を示すブロック図である。図２は、同上の遮断器の制御装置のブロック図である。図３は、同上の遮断器の制御装置の差動増幅回路の回路図である。図４は、同上の遮断器の制御装置の加算回路の回路図である。図５は、同上の遮断器の制御装置の比較遅延回路の回路図である。図６は、同上の遮断器の動作を説明するためのグラフである。図７は、同上の遮断器の第１保護回路の回路図である。図８は、同上の遮断器の動作を説明するためのグラフである。

以下、実施形態に係る遮断器１００について、図面を用いて説明する。ただし、下記の実施形態は、本開示の様々な実施形態の１つに過ぎない。下記の実施形態は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。また、下記の実施形態において説明する各図は、模式的な図であり、図中の各構成要素の大きさ及び厚さそれぞれの比が必ずしも実際の寸法比を反映しているとは限らない。

（１）概要
図１に示すように、本実施形態の遮断器１００は、第１端子１１と、第２端子１２と、半導体スイッチ２と、電流検出部４１と、遮断処理部４２と、保護回路５と、を備える。

第１端子１１は、電源９１に接続される。第２端子１２は、負荷９２に接続される。半導体スイッチ２は、第１端子１１と第２端子１２との間に接続されている。

電流検出部４１は、第１端子１１と第２端子１２との間を流れる電流を検出する。遮断処理部４２は、電流検出部４１で検出された検出電流が所定条件を満たすと、半導体スイッチ２をオフする。所定条件は、検出電流の大きさが所定の閾値（電流閾値）を超えることを含む。

保護回路５は、半導体スイッチ２と並列に接続されている。保護回路５は、ツェナーダイオード５１と抵抗素子５２との直列回路を含む。

本実施形態の遮断器１００では、遮断処理部４２によって半導体スイッチ２がオフされると、開閉サージによる電圧が、ツェナーダイオード５１と抵抗素子５２との直列回路を含む保護回路５にかかる。そのため、ツェナーダイオード５１に印加される電圧の大きさは、抵抗素子５２を有していない保護回路を備える比較例の遮断器と比較して、小さくなる。そのため、ツェナーダイオード５１の耐圧を超える電圧が、ツェナーダイオード５１にかかり難くなる。これにより、ツェナーダイオード５１が故障する可能性が低減され、結果的に半導体スイッチ２の保護の信頼性の向上を図ることが可能となる。

ところで、非特許文献１に記載のＳＳＣＢ（遮断器）のようにＴＶＳダイオード（ツェナーダイオード）のみで双方向スイッチ（半導体スイッチ）を保護する場合、保護の信頼性を向上させるために、耐圧の高いＴＶＳダイオードを用いることも考えられる。しかしながら、耐圧の高いツェナーダイオード（ＴＶＳダイオード）はコストが高く、コストアップとなり得る。これに対し、本実施形態の遮断器１００では、ツェナーダイオード５１にかかる電圧を、抵抗素子５２を有していない保護回路を備える比較例の遮断器と比べて小さくできる。そのため、ツェナーダイオード５１として比較的低耐圧の素子を用いることが可能となり、コストダウンを図ることが可能となる。

また、耐圧の高いツェナーダイオードは、耐圧の低いツェナーダイオードと比較してサイズが大きくなり得る。そのため、耐圧の高いツェナーダイオードを用いると、遮断器のサイズも大きくなり得る。これに対し、本実施形態の遮断器１００では、ツェナーダイオード５１として、比較的低耐圧であって小型の素子を用いることが可能であるため、遮断器１００の小型化を図ることが可能となる。

（２）詳細
以下、本実施形態の遮断器１００について、図面を参照してより詳細に説明する。

図１に示すように、遮断器１００は、第１端子１１と、第２端子１２と、第３端子１３と、第４端子１４と、半導体スイッチ２と、電流センサ３と、制御装置４と、保護回路（以下、「第１保護回路」ともいう）５と、第２保護回路６と、接点装置７と、を備えている。

第１端子１１及び第３端子１３は、遮断器１００の一対の入力端子である。第１端子１１及び第３端子１３の間には、外部の電源９１が、第１配線９１０を介して接続される。電源９１からの電力が、第１端子１１及び第３端子１３を介して遮断器１００へ入力される。第１端子１１（又は第３端子１３）と電源９１との間に、別の部材（例えばスイッチ、センサ等）が接続されていてもよい。

第１配線９１０は、第１端子１１と電源９１との間をつなぐ電線９１１と、第３端子１３と電源９１との間をつなぐ電線９１２と、を含む。図１では、第１配線９１０のラインインピーダンス（特性インピーダンス）を、抵抗及びインダクタの回路記号で示してある。

電源９１は、例えば交流電源である。電源９１は、例えば１００Ｖの交流電源である。ただし、これに限らず、電源９１は、例えば２００Ｖの交流電源であってもよいし、直流電源であってもよい。

第２端子１２及び第４端子１４は、遮断器１００の一対の出力端子である。第２端子１２及び第４端子１４の間には、外部の負荷９２が、第２配線９２０を介して接続される。第１端子１１及び第３端子１３を介して遮断器１００へ入力された電力が、第２端子１２及び第４端子１４を介して負荷９２へ出力される。第２端子１２（又は第４端子１４）と負荷９２との間に、別の部材（例えばスイッチ、センサ等）が接続されていてもよい。

第２配線９２０は、第２端子１２と負荷９２との間をつなぐ電線９２１と、第４端子１４と負荷９２との間をつなぐ電線９２２と、を含む。図１では、第２配線９２０のラインインピーダンスを、抵抗及びインダクタの回路記号で示してある。

負荷９２は、例えば交流電力で動作する交流負荷である。負荷９２は、例えば、白熱灯、モータ等である。ただし、これに限らず、負荷９２は、交流電力又は直流電力で動作する任意の電気機器であってよい。

半導体スイッチ２は、第１端子１１と第２端子１２との間に接続されている。図１に示すように、半導体スイッチ２は、第１半導体スイッチ素子２１と、第２半導体スイッチ素子２２と、第１ダイオード２３と、第２ダイオード２４と、を備えている。

第１半導体スイッチ素子２１及び第２半導体スイッチ素子２２の各々は、制御端子、第１主端子及び第２主端子を有する。第１半導体スイッチ素子２１及び第２半導体スイッチ素子２２の各々の制御端子は、制御装置４に接続されている。第１半導体スイッチ素子２１及び第２半導体スイッチ素子２２の各々は、制御装置４から与えられる駆動信号Ｓ１（図１参照）に応じてオンオフされる。第１半導体スイッチ素子２１及び第２半導体スイッチ素子２２の各々は、例えば、ＭＯＳＦＥＴである。より詳細には、第１半導体スイッチ素子２１及び第２半導体スイッチ素子２２の各々は、ｎチャネルＭＯＳＦＥＴである。ここで、ｎチャネルＭＯＳＦＥＴは、ノーマリオフ型のＳｉ系ＭＯＳＦＥＴである。第１半導体スイッチ素子２１及び第２半導体スイッチ素子２２の各々では、制御端子、第１主端子及び第２主端子が、それぞれ、ゲート端子、ドレイン端子及びソース端子である。

半導体スイッチ２では、第１半導体スイッチ素子２１のソース端子と第２半導体スイッチ素子２２のソース端子とが、互いに接続されている。すなわち、第１半導体スイッチ素子２１と第２半導体スイッチ素子２２とは、いわゆる逆直列接続されている。

第１半導体スイッチ素子２１のドレイン端子は、第１端子１１と接続されている。ここでは、第１半導体スイッチ素子２１のドレイン端子は、接点装置７及び電流センサ３を介して第１端子１１と接続されている。第２半導体スイッチ素子２２のドレイン端子は、第２端子１２と接続されている。

半導体スイッチ２では、第１ダイオード２３は、第１半導体スイッチ素子２１の寄生ダイオードである。また、第２ダイオード２４は、第２半導体スイッチ素子２２の寄生ダイオードである。第１ダイオード２３及び第２ダイオード２４の各々は、アノード及びカソードを有する。第１ダイオード２３のアノードとカソードは、第１半導体スイッチ素子２１の第２主端子（ソース端子）と第１主端子（ドレイン端子）とにそれぞれ接続されている。第２ダイオード２４のアノードとカソードは、第２半導体スイッチ素子２２の第２主端子（ソース端子）と第１主端子（ドレイン端子）とにそれぞれ接続されている。

電流センサ３は、第１端子１１と半導体スイッチ２との間に接続されている。電流センサ３は、第１端子１１と第２端子１２との間を流れる電流に応じた検出情報を生成する。電流センサ３は、例えばシャント抵抗である。この場合、電流センサ３は、検出情報として、シャント抵抗に流れる電流に応じた電圧を生成する。

制御装置４は、半導体スイッチ２の動作を制御する。制御装置４は、半導体スイッチ２の第１半導体スイッチ素子２１及び第２半導体スイッチ素子２２に与える駆動信号Ｓ１の信号レベルをＨレベルとＬレベルとの間で切り換えることで、半導体スイッチ２の動作を制御する。本実施形態の遮断器１００では、制御装置４は、第１半導体スイッチ素子２１及び第２半導体スイッチ素子２２にＨレベルの駆動信号Ｓ１を出力し、第１半導体スイッチ素子２１及び第２半導体スイッチ素子２２をオンすることで、半導体スイッチ２をオンする。また、制御装置４は、第１半導体スイッチ素子２１及び第２半導体スイッチ素子２２にＬレベルの駆動信号Ｓ１を出力し、第１半導体スイッチ素子２１及び第２半導体スイッチ素子２２をオフすることで、半導体スイッチ２をオフする。

制御装置４は、１以上のプロセッサ及びメモリを有するコンピュータシステムを含んでいる。コンピュータシステムのメモリに記録されたプログラムを、コンピュータシステムのプロセッサが実行することにより、制御装置４の少なくとも一部の機能が実現される。プログラムは、メモリに記録されていてもよいし、インターネット等の電気通信回線を通して提供されてもよく、メモリカード等の非一時的記録媒体に記録されて提供されてもよい。

図１に示すように、制御装置４は、スイッチ制御部４０と、電流検出部４１と、遮断処理部４２と、を備えている。スイッチ制御部４０、電流検出部４１及び遮断処理部４２は、実体のある構成ではなく、制御装置４により実現される機能を示している。

制御装置４は、例えば、第１端子１１と第３端子１３との間に接続された整流回路から供給される電力を、動作電力として用いて動作する。整流回路は、整流用ダイオードを含む。整流用ダイオードは、例えば、カソードが第１端子１１と接続され、アノードが第３端子１３と接続されている。整流回路は、例えば、第１半導体スイッチ素子２１及び第２半導体スイッチ素子２２の接続点と、第３端子１３及び第４端子１４の接続点と、の間に接続されていてもよい。

スイッチ制御部４０は、制御信号を出力して、半導体スイッチ２の動作（ここではオンオフ）を制御する。スイッチ制御部４０は、例えば、制御装置４の筐体に設けられた操作部への操作に応じて、半導体スイッチ２のオンオフを制御する。スイッチ制御部４０は、例えば、外部の通信装置から通信により取得した信号に応じて、半導体スイッチ２のオンオフを制御する。例えば、スイッチ制御部４０は、半導体スイッチ２をオンする場合、Ｈレベルの制御信号を出力し、半導体スイッチ２をオフする場合、Ｌレベルの制御信号を出力する。

電流検出部４１は、第１端子１１と第２端子１２との間を流れる電流を検出する。すなわち、電流検出部４１は、半導体スイッチ２と第１保護回路５と第２保護回路６との並列回路８（図１参照）を流れる電流を検出する。電流検出部４１は、電流センサ３で生成された検出情報を受け取り、受け取った検出情報に基づいて第１端子１１と第２端子１２との間を流れる電流を検出する。以下、電流検出部４１によって検出される電流を「検出電流」ともいう。

遮断処理部４２は、半導体スイッチ２をオンしている状態（制御装置４が半導体スイッチ２をオンしている状態）で、電流検出部４１で検出された検出電流が所定条件を満たすと、半導体スイッチ２をオフする。所定条件は、検出電流の大きさが所定の閾値を超えることを含む。

より詳細には、制御装置４は、図２に示すように高速検知回路４００を備えている。高速検知回路４００は、例えば、差動増幅回路４０１と、加算回路４０２と、比較遅延回路４０３と、を備えている。例えば、差動増幅回路４０１と加算回路４０２とによって、電流検出部４１が構成される。比較遅延回路４０３によって、遮断処理部４２が構成される。

図３に示すように、差動増幅回路４０１は、第１入力端Ｔ１と、第２入力端Ｔ２と、オペアンプＯＰ１と、抵抗Ｒ１～Ｒ４と、出力端Ｔ３と、を備えている。抵抗Ｒ１は、第１入力端Ｔ１とオペアンプＯＰ１の反転入力端子との間に接続されている。抵抗Ｒ２は、オペアンプＯＰ１の出力端子と反転入力端子との間に接続されている。抵抗Ｒ３は、第２入力端Ｔ２とオペアンプＯＰ１の非反転入力端子との間に接続されている。抵抗Ｒ４は、オペアンプＯＰ１の非反転入力端子及び抵抗Ｒ３の接続点と、グランドと、の間に接続されている。

第１入力端Ｔ１と第２入力端Ｔ２との間には、電流センサ３におけるシャント抵抗の両端電圧が入力される。差動増幅回路４０１は、第１入力端Ｔ１と第２入力端Ｔ２との間に入力された電圧を、抵抗Ｒ１～Ｒ４の抵抗値で決まる増幅率で増幅して、出力端Ｔ３から出力する。

制御装置４は、例えば、差動増幅回路４０１を２つ備えている。２つの差動増幅回路４０１のうちの一方は、第１端子１１の電位が第３端子１３の電位よりも高い交流電圧の正の半周期にシャント抵抗で発生する電圧を増幅する。２つの差動増幅回路４０１のうちの他方は、第１端子１１の電位が第３端子１３の電位よりも低い交流電圧の負の半周期にシャント抵抗で発生する電圧を増幅する。

図４に示すように、加算回路４０２は、第１入力端Ｔ１１と、第２入力端Ｔ１２と、オペアンプＯＰ１１と、抵抗Ｒ１１～Ｒ１４と、出力端Ｔ１３と、を備えている。抵抗Ｒ１１は、第１入力端Ｔ１１とオペアンプＯＰ１１の非反転入力端子との間に接続されている。抵抗Ｒ１２は、第２入力端Ｔ１２とオペアンプＯＰ１の非反転入力端子との間に接続されている。抵抗Ｒ１３と抵抗Ｒ１４の直列回路が、オペアンプＯＰ１１の出力端子とグランドとの間に接続されている。抵抗Ｒ１３とＲ１４との接続点が、オペアンプＯＰ１１の反転入力端子と接続されている。抵抗Ｒ１１～Ｒ１４の抵抗値は、例えば等しい大きさに設定される。

第１入力端Ｔ１１に、２つの差動増幅回路４０１のうちの一方からの出力電圧が入力され、第２入力端Ｔ１２に、２つの差動増幅回路４０１のうちの他方からの出力電圧が入力される。加算回路４０２は、第１入力端Ｔ１１に入力された電圧と第２入力端Ｔ１２に入力された電圧との和の電圧を、出力端Ｔ１３から出力する。

図５に示すように、比較遅延回路４０３は、第１入力端Ｔ２１と、第２入力端Ｔ２２と、コンパレータＣＰ２１と、抵抗Ｒ２１と、コンデンサＣ２１と、出力端Ｔ２３と、を備えている。第１入力端Ｔ２１は、コンパレータＣＰ２１の反転入力端子と接続されている。第２入力端Ｔ２２は、コンパレータＣＰ２１の非反転入力端子と接続されている。抵抗Ｒ２１は、コンパレータＣＰ２１の出力端子と出力端Ｔ２３との間に接続されている。コンデンサＣ２１は、出力端Ｔ２３及び抵抗Ｒ２１の接続点と、グランドと、の間に接続されている。

第１入力端Ｔ２１には、閾値電圧Ｖｔｈが入力される。閾値電圧Ｖｔｈは、例えば、一定の直流電圧を出力する直流電源の出力電圧を、分圧回路で分圧して生成される。第２入力端Ｔ２２には、加算回路４０２の出力電圧が入力される。非反転入力端子（第２入力端Ｔ２２）への入力電圧が反転入力端子（第１入力端Ｔ２１）への入力電圧よりも小さい場合、コンパレータＣＰ２１の出力電圧は、Ｌレベル（負電源端子の電位；例えば０Ｖ）となる。非反転入力端子（第２入力端Ｔ２２）への入力電圧が反転入力端子（第１入力端Ｔ２１）への入力電圧よりも大きい場合、コンパレータＣＰ２１の出力電圧は、Ｈレベル（正電源端子の電位）となる。すなわち、コンパレータＣＰ２１は、加算回路４０２の出力電圧が閾値電圧Ｖｔｈよりも小さい場合はＬレベルの電圧を出力し、加算回路４０２の出力電圧が閾値電圧Ｖｔｈを超えるとＨレベルの電圧を出力する。

抵抗Ｒ２１及びコンデンサＣ２１は、遅延回路４０４を構成する。遅延回路４０４は、抵抗Ｒ２１の抵抗値及びコンデンサＣ２１の容量で決まる遅延時間で、コンパレータＣＰ２１の出力端子の電位の変化に対して、出力端Ｔ２３の電位の変化を遅延させる。

高速検知回路４００では、電流センサ３におけるシャント抵抗を流れる電流の大きさが比較的小さくて加算回路４０２の出力電圧が閾値電圧Ｖｔｈ未満の場合、比較遅延回路４０３からＬレベルの出力信号が出力される。シャント抵抗を流れる電流の大きさが増加して加算回路４０２の出力電圧が閾値電圧Ｖｔｈを超えると、遅延回路４０４による遅延時間の経過後、比較遅延回路４０３からＨレベルの出力信号が出力される。遅延回路４０４があることで、例えば、落雷又は静電気放電（ＥＳＤ：Electrostatic Discharge）等に起因する単発的な（一過性の）大電流がシャント抵抗に流れても、比較遅延回路４０３の出力信号はＬレベルに維持される。比較遅延回路４０３の出力信号が、高速検知回路４００からの出力信号となる。

制御装置４は、例えばＡＮＤ回路を更に備える。ＡＮＤ回路には、高速検知回路４００の出力信号（比較遅延回路４０３の出力信号）を反転させた信号と、スイッチ制御部４０からの制御信号と、が入力される。ＡＮＤ回路の出力信号が、駆動信号Ｓ１として、半導体スイッチ２の第１半導体スイッチ素子２１及び第２半導体スイッチ素子２２の制御端子へ入力される。すなわち、半導体スイッチ２は、高速検知回路４００の出力信号がＬレベル（検出電流の大きさが小さい）かつスイッチ制御部４０の制御信号がＨレベルの場合、入力される駆動信号Ｓ１がＨレベルとなりオンされる。一方、半導体スイッチ２は、スイッチ制御部４０の制御信号がＬレベルの場合、入力される駆動信号Ｓ１がＬレベルとなりオフされる。また、半導体スイッチ２は、高速検知回路４００の出力信号がＨレベルとなる（検出電流の大きさが大きい）と、入力される駆動信号Ｓ１がＬレベルとなりオフされる。

ところで、遮断器１００を含む回路に、人或いは物が接近したり触れたりすると、人等が有する浮遊容量に蓄えられた電荷が回路に流れて、静電気放電が発生し、図６に示すようなサージ電流Ｉ１が遮断器１００に流れる場合がある。遮断器１００は、このようなサージ電流Ｉ１を検出しても、半導体スイッチ２をオフしないことが望ましい。そのため、本実施形態の遮断器１００では、遅延回路４０４を設けることで、大電流が一瞬だけ流れても半導体スイッチ２をオンに維持している。すなわち、本実施形態の遮断器１００では、半導体スイッチ２をオフするための所定条件は、検出電流の大きさが所定の閾値を超える状態が、所定時間継続することを含んでいる。

また、負荷９２が容量性負荷（例えば白熱灯）或いは誘導性負荷（例えばモータ）の場合、半導体スイッチ２がオフからオンされて電源９１から負荷９２への電力の供給が開始されると、図６に示すような突入電流Ｉ２が遮断器１００を含む回路に流れる場合がある。このような突入電流Ｉ２の検出に応じて半導体スイッチ２をオフしてしまうと、容量性負荷或いは誘導性負荷への電力の供給が難しくなる。そのため、遮断器１００は、突入電流Ｉ２を検出しても、半導体スイッチ２をオフしないことが望ましい。本実施形態の遮断器１００では、閾値電圧Ｖｔｈ及び遅延回路４０４の遅延時間を調整することで、突入電流Ｉ２に相当する電流を検出しても半導体スイッチ２をオンに維持している。本実施形態の遮断器１００では、閾値電圧Ｖｔｈ、及び遅延回路４０４の遅延時間は、例えば図６に示す領域Ａ１０の電流が検出された場合に半導体スイッチ２をオフするように、設定されている。

要するに、制御装置４の遮断処理部４２が半導体スイッチ２をオフするのは、突入電流Ｉ２の電流範囲よりも大きな電流が、半導体スイッチ２に所定時間流れた時である（図６の領域Ａ１０参照）。このような大きな電流は、例えば負荷９２で短絡が発生したとき等に発生する場合がある（短絡電流）。

半導体スイッチ２に大電流（短絡電流）が流れている状態で半導体スイッチ２がオフされると、電流の時間変化及び配線のインピーダンスに依存して開閉サージ（開閉過電圧）が発生する。本実施形態の遮断器１００は、このような開閉サージから半導体スイッチ２を保護するため、第１保護回路５及び第２保護回路６を備えている。

図１に示すように、第１保護回路５は、半導体スイッチ２と並列に接続されている。第２保護回路６は、第１保護回路５と並列に接続されている。すなわち、半導体スイッチ２と第１保護回路５と第２保護回路６との並列回路８が、第１端子１１と第２端子１２との間に接続されている。

図１に示すように、第１保護回路５は、ツェナーダイオード５１と抵抗素子５２との直列回路を含む。

ツェナーダイオード５１は、例えばＴＶＳダイオードである。ツェナーダイオード５１は、例えば双方向ツェナーダイオードである。ツェナーダイオード５１は、例えば双方向ＴＶＳダイオードである。ツェナーダイオード５１は、例えば、カソード同士が接続された２つのツェナーダイオードで構成されていてもよい。

抵抗素子５２は、ツェナーダイオード５１と直列に接続されている。

本実施形態の遮断器１００では、第１保護回路５は、図７に示すように、直列に接続された複数（ここでは、３個）のツェナーダイオード５１を備えている。図７に示すように、第１保護回路５は、抵抗素子５２を複数（ここでは、３個）備えている。各抵抗素子５２は、隣り合う２つのツェナーダイオード５１の間に配置されている。

第１保護回路５の両端間に印加される電圧が、ツェナーダイオード５１のツェナー電圧（直列接続された複数のツェナーダイオード５１を含む場合、ツェナー電圧の合計）以下の場合、第１保護回路５には実質的に電流が流れない。一方、第１保護回路５の両端間に印加される電圧がツェナーダイオード５１のツェナー電圧を超えると、第１保護回路５に電流が流れる。

図１に示すように、第２保護回路６は、バリスタ６１を含む。ここでは、第２保護回路６は、バリスタ６１を１つのみ備えている。

第２保護回路６の両端間に印加される電圧がバリスタ６１のバリスタ電圧以下の場合、第２保護回路６には実質的に電流が流れない。第２保護回路６の両端間に印加される電圧がバリスタ６１のバリスタ電圧を超えると、第２保護回路６に電流が流れる。ただし、バリスタ６１は、バリスタ６１の両端間の電圧を、実質的にクランプ電圧以下に制限する。

第２保護回路６におけるバリスタ６１のバリスタ電圧は、第１保護回路５におけるツェナーダイオード５１のツェナー電圧（直列接続された複数のツェナーダイオード５１を含む場合、ツェナー電圧の合計）よりも大きい。

接点装置７は、半導体スイッチ２を含む電路を、電源９１から物理的に切り離すための装置である。接点装置７は、ここでは、第１リレー７１と第２リレー７２とを備えている。第１リレー７１は、第１端子１１と半導体スイッチ２との間（ここでは、第１端子１１と電流センサ３との間）に接続されている。第２リレー７２は、第３端子１３と第４端子１４との間に接続されている。第１リレー７１及び第２リレー７２の各々は、例えばソレノイドリレーである。

接点装置７では、遮断器１００に大電流が流れると、第１リレー７１及び第２リレー７２がこれを検出して第１リレー７１及び第２リレー７２がオフ（開極）される。これにより、半導体スイッチ２を含む電路が、電源９１から物理的に切り離される。なお、接点装置７の動作時間（大電流が流れてから接点装置７の第１リレー７１及び第２リレー７２がオフされる迄にかかる時間）は、半導体スイッチ２のオフ時間（電流センサ３による検出電流の大きさが閾値を超えてから半導体スイッチ２がオフされる迄にかかる時間）よりも、長い。

（３）動作
本実施形態の遮断器１００の動作について説明する。

図１に示すように、第１端子１１と第３端子１３との間には電源９１が接続され、第２端子１２と第４端子１４との間には負荷９２が接続される。電源９１からの電力を負荷９２に供給する場合、接点装置７がオンされ、半導体スイッチ２が制御装置４によってオンされる。これにより、電源９１からの電力が、半導体スイッチ２を通って負荷９２へと供給される。

この状態で、例えば、負荷９２で短絡が発生すると、第２端子１２と第４端子１４との間の電路の抵抗が急激に減少する。これにより、遮断器１００を含む回路に大電流（短絡電流）が流れ、電流センサ３のシャント抵抗に流れる電流も急増する。制御装置４は、電流センサ３の検出情報に基づいて大電流の発生を検出し、半導体スイッチ２をオフするように駆動信号Ｓ１をＬレベルとする。これにより、半導体スイッチ２が強制的にオフされる。制御装置４は、交流電圧のゼロクロス（位相角が０°又は１８０°となる時点）を待つことなく、半導体スイッチ２をオフする。

半導体スイッチ２に電流が流れている状態で半導体スイッチ２がオフされると、配線のインピーダンス等に起因して、開閉サージ（遮断サージ）が発生する。開閉サージによる電圧は、並列回路８（半導体スイッチ２、第１保護回路５及び第２保護回路６）にかかることになる。

ここで、上述のように、第２保護回路６はバリスタ６１を備えている。そのため、開閉サージに起因してバリスタ６１にかかる電圧がバリスタ電圧を超えると、バリスタ６１が導通してバリスタ６１に電流が流れ始める。第２保護回路６では、バリスタ６１に電流が流れることで、開閉サージのエネルギーの一部がバリスタ６１に吸収される。

また、開閉サージが発生しても、第２保護回路６の両端間に発生する電圧は、バリスタ６１のクランプ電圧にクランプされる。そのため、半導体スイッチ２の両端間の電圧も、バリスタ６１のクランプ電圧にクランプされる。すなわち、遮断器１００が第２保護回路６を備えていることで、半導体スイッチ２に印加される電圧の大きさの上限を、バリスタ６１のクランプ電圧に制限することが可能となる。

また、半導体スイッチ２と同様、第１保護回路５の両端間にも、第２保護回路６の両端間の電圧がかかる。そのため、第１保護回路５には、第２保護回路６の両端間にかかる電圧とツェナー電圧（ツェナー電圧の合計）との差分に相当する電圧が抵抗素子５２の両端間に発生する大きさの電流が、流れることになる。すなわち、第２保護回路６の両端間にかかる電圧は、第１保護回路５では、ツェナーダイオード５１と抵抗素子５２とに案分されて印加される。そのため、第１保護回路５では、抵抗素子５２がない比較例の保護回路の場合と比較して、ツェナーダイオード５１に印加される電圧の大きさが小さくなる。また、第１保護回路５が複数のツェナーダイオード５１を備えている場合、一つあたりのツェナーダイオード５１にかかる電圧は、更に小さくなる。

第１保護回路５では、ツェナーダイオード５１及び抵抗素子５２に電流が流れることで、開閉サージのエネルギーの一部がツェナーダイオード５１及び抵抗素子５２に吸収される。

このように、本実施形態の遮断器１００は、ツェナーダイオード５１、抵抗素子５２、及びバリスタ６１を備えていることで、開閉サージのエネルギーを、ツェナーダイオード５１、抵抗素子５２、及びバリスタ６１に案分させて吸収させることができる。これにより、例えばツェナーダイオードのみに開閉サージのエネルギーを吸収させる比較例の場合と比べて、ツェナーダイオードにかかる負荷を小さくすることが可能となり、半導体スイッチ２の保護の信頼性の向上を図ることが可能となる。

図８に、本実施形態の遮断器１００における、バリスタ６１、ツェナーダイオード５１、及び抵抗素子５２によってそれぞれ吸収される開閉サージのエネルギーの、時間変化の一例のグラフを示す。図８において、領域「Ａ６１」は、バリスタ６１によって吸収されるエネルギーを示し、領域「Ａ５１」は、ツェナーダイオード５１によって吸収されるエネルギーを示し、領域「Ａ５２」は、抵抗素子５２によって吸収されるエネルギーを示している。図８では、見やすさのために、領域Ａ５２を白抜き表示し、領域Ａ５１及び領域Ａ６１には異なるドットハッチングを付している。例えば、遮断器１００の定格が２０Ａであって定格の１０倍の電流を検出すると遮断処理部４２が半導体スイッチ２をオフする構成の場合、図８における横軸の最大値は数１００μｓ程度であり、縦軸の最大値は１００ｋＷ程度である。

図８に示すように、開閉サージが発生した初期には、バリスタ６１、ツェナーダイオード５１、及び抵抗素子５２によってエネルギーが吸収される。時間経過により並列回路８にかかる電圧がバリスタ６１のバリスタ電圧より小さくなると、第２保護回路６には実質的に電流が流れなくなり（図８の時点ｔ１０）、その後は主としてツェナーダイオード５１と抵抗素子５２とによってエネルギーが吸収されることになる。

本実施形態の遮断器１００では、図８に示すように、バリスタ６１、ツェナーダイオード５１、及び抵抗素子５２それぞれによって、略同じ程度のエネルギーが吸収されるように、バリスタ６１の特性、ツェナーダイオード５１の特性、及び抵抗素子５２の特性（抵抗値）等が設定されている。また、バリスタ６１の特性、ツェナーダイオード５１の特性、及び抵抗素子５２の特性は、半導体スイッチ２に過大な電圧がかからないように、設定されている。特に限定されないが、例えば、バリスタ６１のバリスタ電圧は、電源９１が交流１００Ｖの場合は２７０Ｖ程度、電源９１が交流２００Ｖの場合は３５０Ｖ程度である。また、抵抗素子５２の抵抗値（第１保護回路５が複数の抵抗素子５２を含む場合、抵抗値の合計）は、例えば０．５～３Ω程度の値である。抵抗素子５２の抵抗値は、例えば２Ω程度の値であってもよい。

接点装置７は、短絡電流による大電流を検出すると、第１リレー７１及び第２リレー７２をオフする。これにより、半導体スイッチ２を含む電路が、電源９１から物理的に切り離される。これにより、電源９１から遮断器１００へ電流が供給される可能性が低減され、半導体スイッチ２の保護の信頼性が更に向上し得る。

（４）変形例
上記の実施形態は、本開示の様々な実施形態の１つに過ぎない。上記の実施形態は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。上記の実施形態及び以下に説明する変形例は、適宜組み合わせて適用可能である。

本開示における遮断器１００は、例えば制御装置４等にコンピュータシステムを含んでいる。コンピュータシステムは、ハードウェアとしてのプロセッサ及びメモリを主構成とする。コンピュータシステムのメモリに記録されたプログラムをプロセッサが実行することによって、本開示における例えば制御装置４等の機能が実現される。プログラムは、コンピュータシステムのメモリに予め記録されてもよく、電気通信回線を通じて提供されてもよく、コンピュータシステムで読み取り可能なメモリカード、光学ディスク、ハードディスクドライブ等の非一時的記録媒体に記録されて提供されてもよい。

コンピュータシステムのプロセッサは、半導体集積回路（ＩＣ）又は大規模集積回路（ＬＳＩ）を含む１ないし複数の電子回路で構成される。ここでいうＩＣ又はＬＳＩ等の集積回路は、集積の度合いによって呼び方が異なっており、システムＬＳＩ、ＶＬＳＩ（Very Large Scale Integration）、又はＵＬＳＩ（Ultra Large Scale Integration）と呼ばれる集積回路を含む。さらに、ＬＳＩの製造後にプログラムされる、ＦＰＧＡ（Field-Programmable Gate Array）、又はＬＳＩ内部の接合関係の再構成若しくはＬＳＩ内部の回路区画の再構成が可能な論理デバイスについても、プロセッサとして採用することができる。複数の電子回路は、１つのチップに集約されていてもよいし、複数のチップに分散して設けられていてもよい。複数のチップは、１つの装置に集約されていてもよいし、複数の装置に分散して設けられていてもよい。ここでいうコンピュータシステムは、１以上のプロセッサ及び１以上のメモリを有するマイクロコントローラを含む。したがって、マイクロコントローラについても、半導体集積回路又は大規模集積回路を含む１ないし複数の電子回路で構成される。

また、遮断器１００の制御装置４等における複数の機能が、１つの筐体内に集約されていることは遮断器１００に必須の構成ではない。制御装置４等の構成要素は、複数の筐体に分散して設けられていてもよい。反対に、制御装置４等の機能の一部が、１つの筐体内に集約されていてもよい。また、制御装置４等の少なくとも一部の機能は、例えば、サーバ又はクラウド（クラウドコンピューティング）等によって実現されてもよい。

一変形例において、第１半導体スイッチ素子２１及び第２半導体スイッチ素子２２は、ＭＯＳＦＥＴ以外の半導体素子、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）等であってもよい。

一変形例において、半導体スイッチ２のオンとは、第１半導体スイッチ素子２１と第２半導体スイッチ素子２２との両方がオンされることに限られず、正の半周期において第１半導体スイッチ素子２１をオンすること及び／又は負の半周期において第２半導体スイッチ素子２２をオンすることであってもよい。半導体スイッチ２のオフとは、第１半導体スイッチ素子２１と第２半導体スイッチ素子２２との両方がオフされることに限られず、正の半周期において第１半導体スイッチ素子２１をオフすること及び／又は負の半周期において第２半導体スイッチ素子２２をオフすることであってもよい。

一変形例において、電流センサ３は、シャント抵抗に限られず、例えばホール素子、カレントトランス、ロゴスキーセンサ等であってもよい。電流センサ３の種類に応じて、適宜の回路構成の電流検出部４１が用いられ得る。

一変形例において、電流センサ３は、例えば第３端子１３と第４端子１４とを接続する電線に流れる電流を検出することで、第１端子１１と第２端子１２との間を流れる電流を間接的に検出してもよい。

一変形例において、遮断器１００は電流センサ３を備えていなくてもよく、電流検出部４１は外部の電流センサから検出情報を取得してもよい。

一変形例において、制御装置４の回路構成は実施形態の構成に限られず、検出電流に応じて半導体スイッチ２をオフ可能な適宜の回路構成が用いられ得る。

一変形例において、制御装置４は、差動増幅回路４０１を一つのみ備え、シャント抵抗と差動増幅回路４０１のとの間に介在する整流器を備えていてもよい。

一変形例において、所定条件は、検出電流の時間変化の大きさ（変化量）が所定の閾値（変化量閾値）を超えることを更に含んでもよい。

一変形例において、閾値電圧Ｖｔｈは、可変（調整可能）であってもよい。

一変形例において、第１保護回路５は、ツェナーダイオード５１を１つのみ備えていてもよい。その場合、第２保護回路６におけるバリスタ６１のバリスタ電圧は、第１保護回路５におけるツェナーダイオード５１のツェナー電圧よりも大きくてもよい。

一変形例において、遮断器１００は、第２保護回路６（バリスタ６１）を備えていなくてもよい。第２保護回路６がなくても、抵抗素子５２を有さない第１保護回路を備えた比較例の場合と比べて、ツェナーダイオード５１にかかる電圧を小さくできるので、半導体スイッチ２の保護の信頼性の向上を図ることが可能となる。

一変形例において、接点装置７は、第１リレー７１と第２リレー７２とのうちのいずれか一方のみを備えていてもよい。また、接点装置７は、半導体スイッチ２を含む電路を電源９１から物理的に切り離すことができれば、ソレノイドリレー以外の機構を備えていてもよい。

（５）態様
以上説明した実施形態及び変形例から明らかなように、本明細書には以下の態様が開示されている。

第１の態様の遮断器（１００）は、第１端子（１１）と、第２端子（１２）と、半導体スイッチ（２）と、電流検出部（４１）と、遮断処理部（４２）と、保護回路（５）と、を備える。第１端子（１１）は、電源（９１）に接続される。第２端子（１２）は、負荷（９２）に接続される。半導体スイッチ（２）は、第１端子（１１）と第２端子（１２）との間に接続されている。電流検出部（４１）は、第１端子（１１）と第２端子（１２）との間を流れる電流を検出する。遮断処理部（４２）は、電流検出部（４１）で検出された検出電流が所定条件を満たすと、半導体スイッチ（２）をオフする。所定条件は、検出電流の大きさが所定の閾値を超えることを含む。保護回路（５）は、半導体スイッチ（２）と並列に接続されている。保護回路（５）は、ツェナーダイオード（５１）と抵抗素子（５２）との直列回路を含む。

この態様によれば、抵抗素子（５２）がない場合と比較して、ツェナーダイオード（５１）に印加され得る電圧の大きさを小さくすることが可能となり、ツェナーダイオード（５１）の故障の可能性を低減することが可能となり、半導体スイッチ（２）の保護の信頼性の向上を図ることが可能となる。

第２の態様の遮断器（１００）では、第１の態様において、保護回路（５）としての第１保護回路（５）及び半導体スイッチ（２）と並列に接続された第２保護回路（６）を更に備える。第２保護回路（６）は、バリスタ（６１）を含む。

この態様によれば、開閉サージのエネルギーの一部をバリスタ（６１）に吸収させることが可能となり、半導体スイッチ（２）の保護の信頼性の更なる向上を図ることが可能となる。

第３の態様の遮断器（１００）では、第２の態様において、第１保護回路（５）は、ツェナーダイオード（５１）を１つのみ備える。第２保護回路（６）におけるバリスタ（６１）のバリスタ電圧は、第１保護回路（５）におけるツェナーダイオード（５１）のツェナー電圧よりも大きい。

第４の態様の遮断器（１００）では、第１の態様において、保護回路（５）は、直列に接続された複数のツェナーダイオード（５１）を備える。

この態様によれば、一つあたりのツェナーダイオード（５１）にかかる電圧を小さくすることが可能となり、ツェナーダイオード（５１）の故障の可能性を低減することが可能となり、半導体スイッチ（２）の保護の信頼性の向上を図ることが可能となる。

第５の態様の遮断器（１００）では、第４の態様において、保護回路（５）としての第１保護回路（５）及び半導体スイッチ（２）と並列に接続された第２保護回路（６）を更に備える。第２保護回路（６）は、バリスタ（６１）を含む。

第６の態様の遮断器（１００）では、第５の態様において、第２保護回路（６）におけるバリスタ（６１）のバリスタ電圧は、第１保護回路（５）における複数のツェナーダイオード（５１）のツェナー電圧の合計よりも大きい。

第７の態様の遮断器（１００）では、第１～第６のいずれか１つの態様において、所定条件は、検出電流の大きさが所定の閾値を超える状態が、所定時間継続することを更に含む。

この態様によれば、半導体スイッチ（２）の保護の信頼性の向上を図ることが可能となる。

１００遮断器
１１第１端子
１２第２端子
２半導体スイッチ
４１電流検出部
４２遮断処理部
５保護回路（第１保護回路）
５１ツェナーダイオード
５２抵抗素子
６第２保護回路
６１バリスタ
９１電源
９２負荷

Claims

電源に接続される第１端子と、
負荷に接続される第２端子と、
前記第１端子と前記第２端子との間に接続された半導体スイッチと、
前記第１端子と前記第２端子との間を流れる電流を検出する電流検出部と、
前記電流検出部で検出された検出電流が、前記検出電流の大きさが所定の閾値を超えることを含む所定条件を満たすと、前記半導体スイッチをオフする遮断処理部と、
ツェナーダイオードと抵抗素子との直列回路を含み、前記半導体スイッチと並列に接続された保護回路と、
を備える、
遮断器。
バリスタを含み、前記保護回路としての第１保護回路及び前記半導体スイッチと並列に接続された、第２保護回路を更に備える、
請求項１に記載の遮断器。
前記第１保護回路は、前記ツェナーダイオードを１つのみ備え、
前記第２保護回路における前記バリスタのバリスタ電圧は、前記第１保護回路における前記ツェナーダイオードのツェナー電圧よりも大きい、
請求項２に記載の遮断器。
前記保護回路は、直列に接続された複数の前記ツェナーダイオードを備える、
請求項１に記載の遮断器。
バリスタを含み、前記保護回路としての第１保護回路及び前記半導体スイッチと並列に接続された、第２保護回路を更に備える、
請求項４に記載の遮断器。
前記第２保護回路における前記バリスタのバリスタ電圧は、前記第１保護回路における前記複数のツェナーダイオードのツェナー電圧の合計よりも大きい、
請求項５に記載の遮断器。
前記所定条件は、前記検出電流の大きさが前記所定の閾値を超える状態が、所定時間継続することを更に含む、
請求項１～６のいずれか１項に記載の遮断器。