JP2023140396A - 磁気ディスク装置 - Google Patents

Abstract

【課題】性能が高い磁気ディスク装置を提供すること。【解決手段】磁気ディスク装置が備える複数のコントローラチップのそれぞれは、バッファ制御回路と調停回路とを備え、複数のアクチュエータ系のうちの一を制御する。第１のコントローラチップは、第１のコントローラチップに備わるバッファ制御回路を介してバッファメモリに接続され、かつ、第２のコントローラチップに接続される。第２のコントローラチップは、第１のコントローラチップと第３のコントローラチップとに接続される。第２のコントローラチップに備わる調停回路は、第３のコントローラチップと第１のコントローラチップとの間のデータ転送と、複数のアクチュエータ系のうちの第２のコントローラチップが制御するアクチュエータ系と第１のコントローラチップとの間のデータ転送と、の間の調停を実行する。【選択図】図３

Description

本実施形態は、磁気ディスク装置に関する。

複数のアクチュエータによって複数の磁気ヘッドのそれぞれを独立に移動させることができる磁気ディスク装置が知られている。

米国特許第８９６６３５４号明細書

一つの実施形態は、性能が高い磁気ディスク装置を提供することを目的とする。

一つの実施形態によれば、磁気ディスクと、複数のアクチュエータ系と、複数のコントローラチップと、バッファメモリと、を備える。複数のアクチュエータ系は、磁気ディスクにライト／リードを実行する。複数のコントローラチップのそれぞれは、バッファ制御回路と調停回路とを備え、複数のアクチュエータ系のうちの一つを制御する。複数のコントローラチップは、第１のコントローラチップと、第２のコントローラチップと、第３のコントローラチップと、を含む。第１のコントローラチップは、第１のコントローラチップに備わるバッファ制御回路を介してバッファメモリに接続され、かつ、第２のコントローラチップに接続される。第２のコントローラチップは、第１のコントローラチップと第３のコントローラチップとに接続される。第２のコントローラチップに備わる調停回路は、第３のコントローラチップと第１のコントローラチップとの間のデータ転送と、複数のアクチュエータ系のうちの第２のコントローラチップが制御するアクチュエータ系と第１のコントローラチップとの間のデータ転送と、の間の調停を実行する。

図１は、実施形態にかかる磁気ディスク装置の構成の一例を示す図である。 図２は、第１の実施形態の各コントローラのハードウェア構成の一例を示す模式的な図である。 図３は、第１の実施形態の３つのコントローラ間の接続の一例を示す模式的な図である。 図４は、第１の実施形態の複数のコントローラ間の接続の別の一例を示す模式的な図である。 図５は、第２の実施形態の複数のコントローラ間の接続の別の一例を示す模式的な図である。 図６は、第３の実施形態の複数のコントローラ間の接続の別の一例を示す模式的な図である。

以下に添付図面を参照して、実施形態にかかる磁気ディスク装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

（第１の実施形態）
図１は、実施形態にかかる磁気ディスク装置１の構成の一例を示す図である。磁気ディスク装置１は、ホスト２に接続可能である。磁気ディスク装置１とホスト２との間の通信路の規格は、特定の規格に限定されない。一例では、ＳＡＳ（Serial Attached SCSI）が採用され得る。

ホスト２は、例えばプロセッサ、パーソナルコンピュータ、またはサーバなどが該当する。磁気ディスク装置１は、ホスト２からアクセスコマンド（リードコマンドおよびライトコマンド）を受け付けることができる。

磁気ディスク装置１は、スピンドルモータ（ＳＰＭ）１１と、スピンドルモータ１１の回転軸１２を中心に回転する複数の磁気ディスク１０を備える。ここでは一例として、磁気ディスク装置１は、５枚の磁気ディスク１０－１，１０－２，１０－３，１０－４，１０－５を備える。

５枚の磁気ディスク１０のおもて面および裏面には、データの記録が可能な記録面が形成されている。つまり、５枚の磁気ディスク１０は、１０個の記録面を有する。１０個の記録面のそれぞれにアクセスするために、磁気ディスク装置１は、１０個の記録面に対応する１０個の磁気ヘッドＨＤ１～ＨＤ１０を備える。

なお、ここでは一例として、スピンドルモータ１１とは反対の側を、おもて面と表記する。スピンドルモータ１１の側を、裏面と表記する。なお、おもて面および裏面の定義はこれらに限定されない。

磁気ヘッドＨＤ１は、磁気ディスク１０－１の裏面に対向するように設けられている。磁気ヘッドＨＤ２は、磁気ディスク１０－１のおもて面に対向するように設けられている。磁気ヘッドＨＤ３は、磁気ディスク１０－２の裏面に対向するように設けられている。磁気ヘッドＨＤ４は、磁気ディスク１０－２のおもて面に対向するように設けられている。磁気ヘッドＨＤ５は、磁気ディスク１０－３の裏面に対向するように設けられている。磁気ヘッドＨＤ６は、磁気ディスク１０－３のおもて面に対向するように設けられている。磁気ヘッドＨＤ７は、磁気ディスク１０－４の裏面に対向するように設けられている。磁気ヘッドＨＤ８は、磁気ディスク１０－４のおもて面に対向するように設けられている。磁気ヘッドＨＤ９は、磁気ディスク１０－５の裏面に対向するように設けられている。磁気ヘッドＨＤ１０は、磁気ディスク１０－５のおもて面に対向するように設けられている。

磁気ディスク装置１は、個別に駆動される３個以上のアクチュエータ系２０を備える。ここでは一例として、磁気ディスク装置１は、３個のアクチュエータ系２０－１，２０－２，２０－３を備える。

アクチュエータ系２０－１，２０－２，２０－３のうちの第１アクチュエータ系２０－１は、２個のアクチュエータアーム２１、３個のサスペンション２２、およびボイスコイルモータ（ＶＣＭ）２３－１を備える。磁気ヘッドＨＤ１～ＨＤ３のそれぞれは、当該３個のサスペンション２２の何れかの先端に取り付けられている。

３アクチュエータ系２０－１，２０－２，２０－３のうちの第２アクチュエータ系２０－２は、２個のアクチュエータアーム２１、４個のサスペンション２２、およびボイスコイルモータ（ＶＣＭ）２３－２を備える。磁気ヘッドＨＤ４～ＨＤ７のそれぞれは、当該４個のサスペンション２２の何れかの先端に取り付けられている。

アクチュエータ系２０－１，２０－２，２０－３のうちの第３アクチュエータ系２０－３は、２個のアクチュエータアーム２１、３個のサスペンション２２、およびボイスコイルモータ（ＶＣＭ）２３－３を備える。磁気ヘッドＨＤ８～ＨＤ１０のそれぞれは、当該３個のサスペンション２２の何れかの先端に取り付けられている。

アクチュエータ系２０－１，２０－２，２０－３は、回転軸２４を中心に回転可能である。回転軸２４は、回転軸１２に並行かつ回転軸１２から離間した位置に設けられている。ボイスコイルモータ２３－１は、第１アクチュエータ系２０－１を、回転軸２４を中心に所定の範囲内で回転させることができる。よって、第１アクチュエータ系２０－１は、磁気ヘッドＨＤ１～ＨＤ３を、対向する記録面に対して径方向に一括に相対移動させる。

同様に、ボイスコイルモータ２３－２は、第２アクチュエータ系２０－２を、回転軸２４を中心に所定の範囲内で回転させることができる。ボイスコイルモータ２３－３は、第３アクチュエータ系２０－３を、回転軸２４を中心に所定の範囲内で回転させることができる。よって、第２アクチュエータ系２０－２は、磁気ヘッドＨＤ４～ＨＤ７を、対向する記録面に対して径方向に一括に相対移動させる。また、第３アクチュエータ系２０－３は、磁気ヘッドＨＤ８～ＨＤ１０を、対向する記録面に対して径方向に一括に相対移動させる。

磁気ディスク装置１は、さらに、第１アクチュエータ系２０－１に対応したヘッドアンプＩＣ２５－１、ドライバＩＣ２６－１、およびコントローラ３０－１と、第２アクチュエータ系２０－２に対応したヘッドアンプＩＣ２５－２、ドライバＩＣ２６－２、およびコントローラ３０－２と、第３アクチュエータ系２０－３に対応したヘッドアンプＩＣ２５－３、ドライバＩＣ２６－３およびコントローラ３０－３と、を備える。

各ヘッドアンプＩＣ２５は、対応するコントローラ３０から出力されるライトデータに応じたライト電流を対応するアクチュエータ系２０が備える何れか１つの磁気ヘッドＨＤに供給する。また、各ヘッドアンプＩＣ２５は、対応するアクチュエータ系２０が備える何れか１つの磁気ヘッドＨＤから出力されるリード信号を増幅して、対応するコントローラ３０に供給する。

各ドライバＩＣ２６は、対応するコントローラ３０による制御の下で、対応するアクチュエータ系２０が備えるボイスコイルモータ２３に駆動電流を供給する。なお、ドライバＩＣ２６－１，２６－２，２６－３のうちのドライバＩＣ２６－１は、ボイスコイルモータ２３－１に駆動電流を供給するほか、コントローラ３０－１による制御の下で、スピンドルモータ１１にもスピンドルモータ１１を回転させるための駆動電流を供給する。

磁気ディスク装置１は、さらに、ホスト２と磁気ディスク１０の群との間のデータ転送のためのバッファメモリ２７を備える。バッファメモリ２７には、ホスト２から受信したライトデータが磁気ディスク１０へのライトが完了するまで保持されたり、磁気ディスク１０からリードされたデータがホスト２への送信が完了するまで保持されたりする。

コントローラ３０－１には、ホスト２およびバッファメモリ２７が接続されている。コントローラ３０－１は、ホスト２から受信したデータをバッファメモリ２７に格納したり、磁気ディスク１０からリードされたデータをバッファメモリ２７に格納したりする。また、コントローラ３０－１は、磁気ディスク１０からリードされバッファメモリ２７に格納されたデータをホスト２に送信したりする。

コントローラ３０－２は、コントローラ３０－１に接続されている。また、コントローラ３０－３は、コントローラ３０－２を介してコントローラ３０－１に接続されている。コントローラ３０－２とバッファメモリ２７との間のデータ転送は、コントローラ３０－１を介して行われる。また、コントローラ３０－３とバッファメモリ２７との間のデータ転送は、コントローラ３０－１およびコントローラ３０－２を介して行われる。

このように、第１の実施形態によれば、ホスト２およびバッファメモリ２７からみて、コントローラ３０－１、コントローラ３０－２、およびコントローラ３０－３がこの順番で直列に接続されている。これらのコントローラ３０の接続関係に関して、ホスト２に近い側を「上流」、ホスト２から遠い側を「下流」と表記する場合がある。

コントローラ３０－１は、ホスト２およびバッファメモリ２７に接続され、ホスト２およびバッファメモリ２７に対して直接にデータ転送を実行することができる。これに対し、コントローラ３０－２，３０－３は、少なくともコントローラ３０－１を経由してバッファメモリ２７に対してデータ転送を実行する。従って、コントローラ３０－１はコントローラ３０－２，３０－３よりも多くの機能を担うことになる。コントローラ３０－１は、他のコントローラ３０よりも多くの機能を担うという意味で、コントローラ３０－１をメインコントローラと表記する場合がある。また、コントローラ３０－２，３０－３のそれぞれをサブコントローラ、と表記する場合がある。

コントローラ３０－１，３０－２，３０－３は、共通したハードウェア構成を有する。例えば、製造者は、同じ型式番号の３個のコントローラ３０をコントローラ３０－１，３０－２，３０－３として組み付けることができる。製造者は、各コントローラ３０に対して外部ピンによる設定またはソフトウェア的な設定などを行うことによって、各コントローラ３０を、コントローラ３０－１として機能させるか、コントローラ３０－２として機能させるか、またはコントローラ３０－３として機能させるかを設定する。よって、製造者は、コントローラ３０－１，３０－２，３０－３のそれぞれを個別に設計する場合に比べ、少ない手間および費用で磁気ディスク装置１を製造することが可能である。なお、コントローラ３０－１，３０－２，３０－３は、共通したハードウェア構成を有していなくてもよい。

各コントローラ３０は、複数の素子が単一チップに集積されたSystem-on-a-Chip（ＳｏＣ）と称される大規模集積回路（ＬＳＩ）として構成される。各コントローラ３０は、実施形態のコントローラチップの一例である。なお、１つのコントローラ３０の機能の一部は、別のチップとして構成されてもよし、任意の機能が各コントローラ３０に追加されてもよい。また、３つのコントローラ３０－１，３０－２，３０－３は、樹脂などによって一体に封止されて、１つのパッケージとして構成されてもよい。

ここで、実施形態と比較される技術について説明する。実施形態と比較される技術は、比較例と表記される。比較例によれば、それぞれ個別にアクチュエータ系を制御する複数のコントローラのうちのメインコントローラがホストおよびバッファメモリに接続され、サブコントローラである他の１以上のコントローラはメインコントローラに直列に接続される。各サブコントローラは、自身に接続されたアクチュエータ系を介したデータ転送（第１のデータ転送と表記する）と、下流側、即ちホストから遠い側、に接続された他のサブコントローラとメインコントローラとの間の自身を介したデータ転送（第２のデータ転送と表記する）とを、優先度をつけて切り替える。

例えば、第１のデータ転送の優先度を第２のデータ転送よりも高く設定される。そのような場合、各サブコントローラは、第１のデータ転送が実行されている間には第２のデータ転送を開始することができない。このように、優先度に応じてデータ転送の切り替えが実行される場合、より下流側に位置するサブコントローラほどデータ転送の速度が遅くなる。よって、ホストからみた場合、データの格納先の磁気ディスクによってライト／リードの性能にばらつきが生じる。

複数のアクチュエータ系を備える磁気ディスク装置においては、各アクチュエータ系が磁気ディスクに対して同程度に高い速度でライト／リードを実行したとき、磁気ディスク装置の性能が最大になる。しかしながら、比較例によれば、各アクチュエータ系毎にデータ転送の速度にどうしてもばらつきが生じるため、磁気ディスク装置の性能を高くすることができない。

そこで、第１の実施形態では、下流側に位置するコントローラ３０に関するデータ転送の速度の低下を抑制するために、各コントローラ３０に調停回路３８が設けられる。

図２は、第１の実施形態の各コントローラ３０のハードウェア構成の一例を示す模式的な図である。

コントローラ３０は、ＣＰＵ（Central Processing Unit）３１、ＲＡＭ（Random Access Memory）３２、データ通信回路３３ａ、データ通信回路３３ｂ、バッファ制御回路３４、ホスト制御回路３５、読み書き制御回路３６、スイッチ群３７、および調停回路３８を備える。

バッファ制御回路３４は、バッファメモリ２７へのアクセスを制御する回路である。ホスト制御回路３５は、ホスト２に対する通信を制御する回路である。データ通信回路３３ａ、３３ｂは、他のコントローラ３０に対する通信を制御する回路である。

読み書き制御回路３６は、ヘッドアンプＩＣ２５およびアクチュエータ系２０を介した磁気ディスク１０へのライトおよびリードを制御するための回路である。例えば、読み書き制御回路３６は、デジタルデータを、磁気ヘッドＨＤに供給される信号に変換したり、磁気ヘッドＨＤから出力された信号をデジタルデータに変換したりする。読み書き制御回路３６は、リードライトチャネルとも称される。

ＣＰＵ３１は、コンピュータプログラムを実行することができるプロセッサである。ＣＰＵ３１は、ファームウェアプログラムを実行することによって、アクチュエータ系２０にアサインされた磁気ディスク１０に対するアクセスの制御、などを実行する。

ＣＰＵ３１は、例えば、自身が実行するファームウェアプログラムをＲＡＭ３２にロードする。そして、ＣＰＵ３１は、ＲＡＭ３２にロードされたファームウェアプログラムを実行する。

また、メインコントローラ（即ち例えばコントローラ３０－１）に具備されたＣＰＵ３１は、メインコントローラ用のファームウェアプログラムに従い、上記に述べた制御に加えて、次に述べる処理を実行する。即ち、ＣＰＵ３１は、ホスト２から受信したコマンドを解釈、ホスト２とバッファメモリ２７との間のユーザデータの転送、磁気ディスク１０に対するアクセスを３個のアクチュエータ系２０の何れかにアサインする処理、などを実行する。

スイッチ群３７は、コントローラ３０内のいくつかの回路間の接続を切り替える。即ち、コントローラ３０内のいくつかの回路間の接続関係は可変であり、スイッチ群３７に入力される接続設定に従って回路間の接続関係が決定される。

一例では、回路間の接続関係を定める接続設定は、ＣＰＵ３１が実行するファームウェアプログラムに予め組み込まれている。ＣＰＵ３１は、ファームウェアプログラムを実行することにより、当該ファームウェアプログラムに組み込まれた接続設定をスイッチ群３７に入力する。すると、スイッチ群３７は、接続設定によって定められた接続関係を実現する。

スイッチ群３７は、例えば、マルチプレクサの群として構成される。接続設定は、スイッチ群３７を構成する各マルチプレクサに入力される選択信号の群である。なお、スイッチ群３７の構成および接続設定の構成はこれに限定されない。

なお、接続設定は、必ずしもファームウェアプログラムかスイッチ群３７に入力されなくてもよい。コントローラ３０に外部ピンが設けられ、スイッチ群３７への接続設定は外部ピンから入力されるよう、コントローラ３０が構成されてもよい。

調停回路３８は、２以上のデータ転送が衝突した場合、当該２以上のデータ転送を調停する。

図３は、第１の実施形態の３つのコントローラ３０間の接続の一例を示す模式的な図である。

メインコントローラであるコントローラ３０－１では、スイッチ群３７には、接続設定＃１が入力される。スイッチ群３７は、接続設定＃１に従い、バッファ制御回路３４とデータ通信回路３３ａとを接続し、バッファ制御回路３４と読み書き制御回路３６とを接続する。

コントローラ３０－１では、ヘッドアンプＩＣ２５－１およびアクチュエータ系２０－１を介した磁気ディスク１０とバッファメモリ２７との間のデータ転送と、データ通信回路３３ａを介した下流側のコントローラ３０とバッファメモリ２７との間のデータ転送と、は、バッファ制御回路３４によって調停される。バッファ制御回路３４による調停の方式は特定の方式に限定されない。バッファ制御回路３４による調停の方式としては、一例では、ラウンドロビン方式が採用される。バッファメモリ２７とホスト２との間のデータ転送は、ホスト制御回路３５によって制御される。

サブコントローラであるコントローラ３０－２では、スイッチ群３７には、接続設定＃２が入力される。スイッチ群３７は、接続設定＃２に従い、上流側のコントローラ３０－１のデータ通信回路３３ａと調停回路３８とを接続し、調停回路３８とデータ通信回路３３ａとを接続し、調停回路３８とデータ通信回路３３ｂとを接続する。また、スイッチ群３７は、読み書き制御回路３６とデータ通信回路３３ｂとを接続する。

コントローラ３０－２では、アクチュエータ系２０－２に対するアクセスは、データ通信回路３３ｂと読み書き制御回路３６とを介して実行される。データ通信回路３３ｂ、ヘッドアンプＩＣ２５－２、およびアクチュエータ系２０－２を介した磁気ディスク１０とバッファメモリ２７との間のデータ転送と、データ通信回路３３ａを介した下流側のコントローラ３０とバッファメモリ２７との間のデータ転送とは、調停回路３８によって調停される。調停回路３８による調停の方式は特定の方式に限定されない。一例では、調停回路３８の調停の方式として、ラウンドロビン方式が採用される。

もう１つのサブコントローラであるコントローラ３０－３では、スイッチ群３７には、接続設定＃３が入力される。スイッチ群３７は、接続設定＃３に従い、上流側のコントローラ３０－２のデータ通信回路３３ａと調停回路３８とを接続し、調停回路３８とデータ通信回路３３ｂとを接続し、読み書き制御回路３６とデータ通信回路３３ｂとを接続する。

コントローラ３０－３では、アクチュエータ系２０－３に対するアクセスは、調停回路３８、データ通信回路３３ｂ、および読み書き制御回路３６を介して実行される。コントローラ３０－３は最も下流側に位置するため、コントローラ３０－３では２以上のデータ転送が衝突することはない。よって、コントローラ３０－３では、調停回路３８は調停を行わない。

このように、コントローラ３０－２では、調停回路３８によって、下流側に接続されたコントローラ３０（つまりコントローラ３０－３）とコントローラ３０－１（より詳しくはバッファメモリ２７）との間のデータ転送と、自身が制御するアクチュエータ系２０にかかるデータ転送と、が調停される。これによって、コントローラ３０－２では当該２つのデータ転送の速度のばらつきを抑制することが可能である。よって、下流側に位置するサブコントローラのデータ転送の速度の低下が抑制され、３つのアクチュエータ系にかかるデータ転送の速度を均等に近づけることができる。よって、磁気ディスク装置１の性能が向上する。

なお、以上に述べた説明では、３個のコントローラ３０がホストからみて直列に接続された。４個以上のコントローラ３０が直列に接続されてもよい。４個以上のコントローラ３０が直列に接続される場合、例えば、最も上流側のコントローラ３０では接続設定＃１が使用され、最も下流側のコントローラ３０では接続設定＃３が使用され、上流側と下流側との両方に別のコントローラ３０が接続されるコントローラ３０では接続設定＃２が使用される。これによって、４個以上のコントローラ３０が直列に接続される場合でも、下流側に位置するサブコントローラのデータ転送の速度の低下が抑制され得る。

また、図３に述べた接続例によれば、最も上流側のコントローラ３０であるコントローラ３０－１に、コントローラ３０－２およびコントローラ３０－３が直列に接続された。コントローラ３０－１には、２個のサブコントローラが並列に接続されてもよい。

図４は、第１の実施形態の複数のコントローラ３０間の接続の別の一例を示す模式的な図である。この例では、磁気ディスク装置１は４個のコントローラ３０を有することとしている。

図４に示される例では、最も上流側のコントローラ３０であるコントローラ３０－１に、コントローラ３０－２およびコントローラ３０－３が直列に接続されている。より詳細には、コントローラ３０－１のデータ通信回路３３ａにコントローラ３０－２が接続され、コントローラ３０－２のデータ通信回路３３ｂにコントローラ３０－３が接続されている。これら３個のコントローラ３０－１，３０－２，３０－３の接続関係は、図３に示された接続関係と同じである。

コントローラ３０－１のデータ通信回路３３ｂには、さらに別のコントローラ３０－４が接続されている。つまり、コントローラ３０－２とコントローラ３０－４とは、コントローラ３０－１に並列に接続されている。

コントローラ３０－４では、スイッチ群３７には、接続設定＃４が入力される。スイッチ群３７は、接続設定＃４に従い、上流側のコントローラ３０－１のデータ通信回路３３ｂと調停回路３８とを接続し、調停回路３８とデータ通信回路３３ｂとを接続し、読み書き制御回路３６とデータ通信回路３３ｂとを接続する。

コントローラ３０－４では、アクチュエータ系２０－４に対するアクセスは、調停回路３８、データ通信回路３３ｂ、および読み書き制御回路３６を介して実行される。コントローラ３０－４は、最も下流側に位置するため、調停回路３８は調停を行わない。

このように、コントローラ３０－１の２個のデータ通信回路３３ａ，３０ｂを用いて、コントローラ３０－１には２個のサブコントローラが並列に接続され得る。

以上述べたように、第１の実施形態によれば、コントローラ３０－１は、コントローラ３０－１に備わるバッファ制御回路３４を介してバッファメモリ２７に接続され、かつコントローラ３０－２に接続される。コントローラ３０－２は、コントローラ３０－１とコントローラ３０－２とに接続される。コントローラ３０－２に備わる調停回路３８は、コントローラ３０－３とコントローラ３０－１との間のデータ転送と、アクチュエータ系２０－２とコントローラ３０－１との間のデータ転送と、の間の調停を実行する。

よって、下流側に位置するサブコントローラのホスト２からみたデータ転送の速度の低下が抑制され、３つのアクチュエータ系にかかるデータ転送の速度を均等に近づけることができる。よって、磁気ディスク装置１の性能が向上する。

また、第１の実施形態によれば、調停回路３８による調停の方式は、ラウンドロビン方式である。なお、調停回路３８による調停の方式はこれに限定されない。

なお、第１の実施形態によれば、各コントローラ３０は、データ通信回路３３ａと、データ通信回路３３ｂと、を備える。コントローラ３０－２に備わるスイッチ群３７によって、コントローラ３０－１に備わるデータ通信回路３３ａとコントローラ３０－２に備わる調停回路３８とが接続される。コントローラ３０－２に備わるスイッチ群３７によって、コントローラ３０－２に備わる調停回路３８とコントローラ３０－２に備わるデータ通信回路３３ａに接続される。コントローラ３０－２に備わるデータ通信回路３３ａにコントローラ３０－３が接続される。

このように、スイッチ群３７によって調停回路３８を含めたいくつかの回路間の接続関係が決まる。

また、第１の実施形態によれば、コントローラ３０－１に備わるスイッチ群３７によって、コントローラ３０－１に備わるデータ通信回路３３ａは、コントローラ３０－１に備わるバッファ制御回路３４に接続される。コントローラ３０－１は、コントローラ３０－１に備わるデータ通信回路３３ａと、コントローラ３０－１に備わるバッファ制御回路３４とを介してバッファメモリ２７とコントローラ３０－２との間のデータ転送およびバッファメモリ２７とコントローラ３０－３の間のデータ転送を実行する。

そして、コントローラ３０－１に備わるバッファ制御回路３４は、バッファメモリ２７とコントローラ３０－２との間のデータ転送と、バッファメモリ２７とコントローラ３０－３の間のデータ転送と、アクチュエータ系２０－１とバッファメモリ２７との間のデータ転送と、の間の調停を実行する。

よって、下流側に位置するサブコントローラのホスト２からみたデータ転送の速度の低下が抑制され、３つのアクチュエータ系にかかるデータ転送の速度を均等に近づけることができる。よって、磁気ディスク装置１の性能が向上する。

また、第１の実施形態によれば、図４を用いて説明されたように、コントローラ３０－１に備わるデータ通信回路３３ｂは、コントローラ３０－４に備わる調停回路３８に接続される。

よって、コントローラ３０－１には２つのサブコントローラが並列に接続され得る。

（第２の実施形態）
第１の実施形態によれば、各コントローラは２つのデータ通信回路を備えた。各コントローラは３以上のデータ通信回路を備えていてもよい。

例えば、図５に示されるように、各コントローラ４０は３個のデータ通信回路３３ａ，３３ｂ，３３ｃを備える。図５に示される例によれば、メインコントローラであるコントローラ４０－１だけでなく、サブコントローラであるコントローラ４０－２，４０－３においても、さらに下流側の２つのコントローラ４０が並列に接続される。

このように、各コントローラが備えるデータ通信回路３３を増加させることによって、各サブコントローラは下流側に複数のサブコントローラが並列に接続されることが可能になる。

（第３の実施形態）
第３の実施形態では、調停回路を用いずに各コントローラにおける複数のデータ転送の調停を可能にする構成を説明する。

例えば図６に示されるように、ホスト２からみて３つのコントローラ５０－１，５０－２，５０－３が直列に接続されている場合、より下流側に位置するコントローラ５０ほど早い周波数で動作せしめられる。

つまり、各コントローラ５０は、動作周波数が可変に構成される。図６に示された例によれば、最も上流側のコントローラでありメインコントローラであるコントローラ５０－１は、周波数ｆ１で動作するように設定されている。コントローラ５０－１に接続されたコントローラ５０－２は、ｆ１よりも高い周波数ｆ２で動作するように設定されている。コントローラ５０－２に下流側に接続されたコントローラ５０－３は、ｆ２よりも高い周波数ｆ３で動作するように設定されている。

このように、各サブコントローラ５０には、接続された位置が下流側ほど動作周波数が高く設定される。つまり、下流側のサブコントローラ５０にかかる瞬間的なデータ転送が高くなる。よって、下流側に位置するサブコントローラのホスト２からみたデータ転送の速度の低下が抑制され、３つのアクチュエータ系にかかるデータ転送の速度を均等に近づけることができる。よって、磁気ディスク装置１の性能が向上する。

以上述べたように、第１の実施形態、第２の実施形態、および第３の実施形態によれば、ホスト２からみたアクチュエータ系２０毎のデータ転送の速度を均一に近付けつつ回転軸１２方向に多数のアクチュエータ系２０を設けることが可能である。

なお、近年、磁気ディスク装置１の筐体の回転軸１２方向の厚みを増やして、搭載される磁気ディスク１０の数を多くすることが検討されている。このような、磁気ディスク１０の数が多い磁気ディスク装置にも第１の実施形態、第２の実施形態、または第３の実施形態を適用することが可能である。第１の実施形態、第２の実施形態、および第３の実施形態によれば、磁気ディスク１０の数に応じてアクチュエータ系２０の数を増やしても、各アクチュエータ系２０毎のデータ転送の速度をできるだけ均一に近付けることが可能である。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ 磁気ディスク装置、２ ホスト、１０，１０－１，１０－２，１０－３，１０－４，１０－５ 磁気ディスク、１１ スピンドルモータ、１２ 回転軸、２０，２０－１，２０－２，２０－３ アクチュエータ系、２１ アクチュエータアーム、２２ サスペンション、２３，２３－１，２３－２，２３－３ ボイスコイルモータ、２４ 回転軸、２５，２５－１，２５－２，２５－３ ヘッドアンプＩＣ、２６，２６－１，２６－２，２６－３ ドライバＩＣ、２７ バッファメモリ、３０，３０－１，３０－２，３０－３，３０－４，４０，４０－１，４０－２，４０－３，５０，５０－１，５０－２，５０－３ コントローラ、３１ ＣＰＵ、３２ ＲＡＭ、３３，３３ａ，３３ｂ，３３ｃ データ通信回路、３４ バッファ制御回路、３５ ホスト制御回路、３６ 読み書き制御回路、３７ スイッチ群、３８ 調停回路。

Claims (7)

1. 磁気ディスクと、
   前記磁気ディスクにライト／リードを実行する複数のアクチュエータ系と、
   それぞれはバッファ制御回路と調停回路とを備え、前記複数のアクチュエータ系のうちの一を制御する、複数のコントローラチップと、
   バッファメモリと、
   を備え、
   前記複数のコントローラチップは、第１のコントローラチップと、第２のコントローラチップと、第３のコントローラチップと、を含み、
   前記第１のコントローラチップは、前記第１のコントローラチップに備わる前記バッファ制御回路を介して前記バッファメモリに接続され、かつ、前記第２のコントローラチップに接続され、
   前記第２のコントローラチップは、前記第１のコントローラチップと前記第３のコントローラチップとに接続され、
   前記第２のコントローラチップに備わる前記調停回路は、前記第３のコントローラチップと前記第１のコントローラチップとの間のデータ転送と、前記複数のアクチュエータ系のうちの前記第２のコントローラチップが制御するアクチュエータ系と前記第１のコントローラチップとの間のデータ転送と、の間の調停を実行する、
   磁気ディスク装置。
2. 前記調停は、ラウンドロビン方式の調停である、
   請求項１に記載の磁気ディスク装置。
3. 前記複数のコントローラチップのそれぞれは、第１通信回路と、第２通信回路と、スイッチ群と、を備え、
   前記第２のコントローラチップに備わる前記スイッチ群によって、前記第１のコントローラチップに備わる前記第１通信回路と前記第２のコントローラチップに備わる前記調停回路とが接続され、
   前記第２のコントローラチップに備わる前記スイッチ群によって、前記第２のコントローラチップに備わる前記調停回路と前記第２のコントローラチップに備わる前記第１通信回路とが接続され、
   前記第２のコントローラチップに備わる前記第１通信回路と前記第３のコントローラチップとが接続される、
   請求項１または請求項２に記載の磁気ディスク装置。
4. 前記第１のコントローラチップに備わる前記スイッチ群によって、前記第１のコントローラチップに備わる前記第１通信回路は、前記第１のコントローラチップに備わる前記バッファ制御回路に接続され、
   前記第１のコントローラチップは、前記第１のコントローラチップに備わる前記第１通信回路と、前記第１のコントローラチップに備わる前記バッファ制御回路と、を介して前記バッファメモリと前記第２のコントローラチップとの間のデータ転送および前記第３のコントローラチップと前記バッファメモリとの間のデータ転送を実行する、
   請求項３に記載の磁気ディスク装置。
5. 前記第１のコントローラチップに備わる前記バッファ制御回路は、前記バッファメモリと前記第２のコントローラチップとの間のデータ転送と、前記第３のコントローラチップと前記バッファメモリとの間のデータ転送と、前記複数のアクチュエータ系のうちの前記第１のコントローラチップが制御するアクチュエータ系と前記バッファメモリとの間のデータ転送と、の間の調停を実行する、
   請求項４に記載の磁気ディスク装置。
6. 前記複数のコントローラチップは、第４のコントローラチップを備え、
   前記第１のコントローラチップに備わる前記第２通信回路は、前記第４のコントローラチップの前記調停回路に接続される、
   請求項３に記載の磁気ディスク装置。
7. 磁気ディスクと、
   前記磁気ディスクにライト／リードを実行する複数のアクチュエータ系と、
   それぞれはバッファ制御回路を備え、前記複数のアクチュエータ系のうちの一を制御する、複数のコントローラチップと、
   バッファメモリと、
   を備え、
   前記複数のコントローラチップは、第１のコントローラチップと、第２のコントローラチップと、第３のコントローラチップと、を含み、
   前記第１のコントローラチップは、前記第１のコントローラチップに備わる前記バッファ制御回路を介して前記バッファメモリに接続され、かつ、前記第２のコントローラチップに接続され、かつ第１の周波数で動作し、
   前記第２のコントローラチップは、前記第１のコントローラチップと前記第３のコントローラチップとに接続され、かつ前記第１の周波数よりも高い第２の周波数で動作し、
   前記第３のコントローラチップは、前記第２の周波数より高い第３の周波数で動作する、
   磁気ディスク装置。

Images